KR20200118230A - 자성 막들을 이용한 커플링된 인덕터 구조체들 - Google Patents
자성 막들을 이용한 커플링된 인덕터 구조체들 Download PDFInfo
- Publication number
- KR20200118230A KR20200118230A KR1020207028317A KR20207028317A KR20200118230A KR 20200118230 A KR20200118230 A KR 20200118230A KR 1020207028317 A KR1020207028317 A KR 1020207028317A KR 20207028317 A KR20207028317 A KR 20207028317A KR 20200118230 A KR20200118230 A KR 20200118230A
- Authority
- KR
- South Korea
- Prior art keywords
- wire
- shell
- inductor
- magnetized
- wires
- Prior art date
Links
- 239000012811 non-conductive material Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims description 45
- 230000001939 inductive effect Effects 0.000 claims description 41
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 17
- 239000000696 magnetic material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- -1 but not limited to Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000237983 Trochidae Species 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/288—Shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/008—Electric or magnetic shielding of printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
제1 와이어, 비도전성 재료, 및 셸을 포함하는 인덕터가 개시된다. 비도전성 재료는 제1 와이어를 커버할 수 있으며, 제1 와이어의 각각의 단부의 일부분은 커버되지 않는다. 셸은 상부 부분 및 하부 부분을 포함하고, 제1 부분과 제2 부분 사이에 적어도 하나의 자화된 층 및 적어도 하나의 갭을 포함할 수 있다. 셸은 비도전성 재료의 일부분을 또한 둘러쌀 수 있다.
Description
우선권 정보
본 출원은 2016년 9월 22일자로 출원되고 발명의 명칭이 "COUPLED INDUCTOR STRUCTURES UTILIZING MAGNETIC FILMS"인 미국 가특허 출원 제62/398,352호에 대한 우선권을 주장하며, 상기 출원은 이로써 본 명세서에 충분하게 그리고 완전하게 기재된 것처럼 그 전체가 참고로 포함된다.
기술분야
본 명세서에 기술된 실시예들은 자기 수동 회로 컴포넌트들의 분야에 관한 것이다. 보다 상세하게는, 이러한 실시예들은 유도성 디바이스들(inductive devices)을 생성하기 위한 구조체 및 그것들을 생성하는 방법에 관한 것이다.
관련 기술의 설명
예를 들어, 인덕터들과 같은, 자기 디바이스들이 다양한 회로들에서 사용될 수 있다. 인덕터들은 전류의 변동들(fluctuations)에 저항하는 데 사용될 수 있다. 인덕터들의 전류 안정화 특성은 인덕터들을 전력 공급 회로들 및 전압 레귤레이팅 회로들(voltage regulating circuits)에서 유용하도록 만들어 주며, 저잡음 전력 신호들을 발생시키는 데 도움이 된다. 인덕터들은 무선 회로들에서, 특히 안테나 회로의 일부로서 또한 사용될 수 있다.
인덕터 설계들은 다른 회로 컴포넌트들과 비교할 때 상당한 양의 회로 보드 공간을 소비할 수 있다. 이로 인해, 일부 전자 디바이스들, 특히 스마트폰들과 같은 소형 휴대용 디바이스들은 예를 들어, 공간을 절약하기 위해 최소 수의 인덕터들을 사용할 수 있다. 인덕터들의 수를 제한하는 것은 감소된 성능을 갖는 보다 복잡한 회로 설계들을 결과할 수 있다. 상당한 공간을 소비하지 않으면서 회로들에 구현될 수 있는 인덕터 설계가 요망된다.
유도성 디바이스의 다양한 실시예들이 개시된다. 대체로 말하면, 제1 와이어, 비도전성 재료, 및 셸(shell)을 포함하는 인덕터가 개시된다. 비도전성 재료는 제1 와이어를 커버할 수 있으며, 제1 와이어의 각각의 단부의 일부분은 커버되지 않는다. 셸은 상부 부분 및 하부 부분을 포함하고, 제1 부분과 제2 부분 사이에 적어도 하나의 자화된 층 및 적어도 하나의 갭(gap)을 포함할 수 있다. 셸은 비도전성 재료의 일부분을 또한 둘러쌀 수 있다.
추가 실시예에서, 제1 와이어의 단면은 적어도 4개의 측면을 포함할 수 있다. 다른 실시예에서, 셸의 상부 부분은 복수의 자화된 층들을 포함할 수 있으며, 여기서 각각의 층은 비도전성 재료의 층에 의해 분리되고, 여기서 각각의 자화된 층의 자기적 특성들은 서로 상이하다.
일 실시예에서, 제2 와이어는 비도전성 재료에 의해 둘러싸일 수 있다. 제2 와이어는 제1 와이어에 평행할 수 있고, 비도전성 재료는 제2 와이어와 셸 사이의 그리고 제2 와이어와 제1 와이어 사이의 영역을 충전(fill)시킬 수 있다.
다른 실시예에서, 제1 와이어 및 제2 와이어 둘 다의 단면 각각은 오각형 형상에 대응할 수 있다. 제1 와이어의 적어도 하나의 인접 측면(adjacent side)은 제2 와이어의 최근접 측면(closest side)에 대해 경사질(oblique) 수 있다.
추가 실시예에서, 셸의 상부 부분의 단면은 제1 와이어와 제2 와이어 사이에 형성된 채널을 포함할 수 있다. 채널의 깊이는 제1 와이어에 그리고 제2 와이어에 미리 결정된 양의 인덕턴스를 부여하도록 구성될 수 있다. 일 실시예에서, 셸의 상부 부분은 제1 부분 및 제2 부분을 포함할 수 있으며, 제1 부분과 제2 부분 사이에 다른 갭이 있다.
하기의 상세한 설명은 첨부 도면들을 참조하며, 이제 도면들이 간단히 설명된다.
도 1은 인덕터의 일 실시예의 2개의 뷰: (a) 3차원 뷰, 및 (b) 단면 뷰(cross sectional view)를 예시한다.
도 2는 인덕터의 다른 실시예의 단면을 예시한다.
도 3은 2개의 도면을 포함한다. 도 3(a)는 인덕터의 추가 실시예의 단면을 묘사한다. 도 3(b)는 자기 셸에 채널을 포함하는 인덕터의 유사한 실시예의 단면을 묘사한다.
도 4는 그레이딩된 자기 셸(graded magnetic shell)을 갖는 인덕터의 일 실시예의 일부분의 단면을 예시한다.
도 5는 상이한 형상의 와이어들을 갖는 인덕터의 일 실시예를 예시한다.
도 6은 자기 셸에 채널을 갖는 다른 인덕터의 일 실시예를 예시한다.
도 7은 2개의 유사한 유도성 구조체를 결합시키는 것(combining)에 의해 생성되는 인덕터의 일 실시예를 도시한다.
도 8은 감소된 수의 와이어들을 갖는 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 다른 실시예를 묘사한다.
도 9는 2개의 도면을 포함한다. 도 9(a)는 2개의 구조체 사이에 갭을 포함하는, 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예를 예시한다. 도 9(b)는 2개의 구조체 사이에 갭을 갖지 않는, 2개의 유사한 유도성 구조체를 사용하여 생성되는 인덕터의 유사한 실시예를 예시한다.
도 10은 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예의 정렬을 예시한다.
도 11은 인덕터를 구성(construct)하기 위한 방법의 일 실시예의 흐름 다이어그램을 도시한다.
도 12는 인덕터를 구성하기 위한 방법의 다른 실시예의 흐름 다이어그램을 도시한다.
본 개시내용은 다양한 수정들 및 대안의 형태들을 허용하지만, 그의 특정 실시예들은 도면들에서 예로서 도시되고, 본 명세서에서 상세하게 설명될 것이다. 그렇지만, 도면들 및 이에 대한 상세한 설명은 본 개시내용을 예시된 특정 형태로 제한하는 것으로 의도되지 않으며, 반대로, 의도는 첨부된 청구항들에 의해 한정되는 바와 같은 본 개시내용의 사상 및 범주 내에 속하는 모든 수정들, 등가물들 및 대안들을 커버하는 것임이 이해되어야 한다. 본 명세서에서 사용되는 표제들은 오직 구성 목적들을 위한 것이며 설명의 범주를 제한하기 위해 사용되는 것으로 의도되지 않는다. 본 출원 전반에 걸쳐 사용되는 바와 같이, "~수 있다(may)"라는 단어는 필수적이라는 의미(mandatory sense)(즉, 반드시 그러해야 함을 의미함)가 아니라, 허용적인 의미(permissive sense)(즉, ~할 가능성을 가짐을 의미함)로 사용된다. 이와 유사하게, "포함한다(include, includes)" 및 "포함하는(including)"이라는 단어들은, 포함하지만 이로 제한되지 않는다는 것을 의미한다.
다양한 유닛들, 회로들, 또는 다른 컴포넌트들이 태스크(task) 또는 태스크들을 수행하도록 "구성되는(configured to)" 것으로서 설명될 수 있다. 그러한 맥락들에서, "~하도록 구성되는"은, 동작 동안에 태스크 또는 태스크들을 수행하는 "회로부를 갖는다는 것"을 일반적으로 의미하는, 구조체에 대한 폭넓은 기재(broad recitation)이다. 그와 같이, 유닛/회로/컴포넌트는 유닛/회로/컴포넌트가 현재 온(on) 상태가 아니더라도 태스크를 수행하도록 구성될 수 있다. 일반적으로, "~하도록 구성된"에 대응하는 구조체를 형성하는 회로부는 하드웨어 회로들을 포함할 수 있다. 이와 유사하게, 설명에서의 편의를 위해, 다양한 유닛들/회로들/컴포넌트들은 태스크 또는 태스크들을 수행하는 것으로서 설명될 수 있다. 그러한 설명은 "~하도록 구성된"이라는 문구를 포함하는 것으로 해석되어야 한다. 하나 이상의 태스크를 수행하도록 구성된 유닛/회로/컴포넌트를 언급하는 것은 그 유닛/회로/컴포넌트에 대해 35 U.S.C. § 112, (f) 단락의 해석을 적용하지 않는 것으로 명확히 의도된다. 보다 일반적으로, 임의의 요소에 대한 언급은, 표현(language) "~하기 위한 수단" 또는 "~하기 위한 단계"가 구체적으로 언급되지 않는 한, 그 요소에 대해 35 U.S.C. §112, (f) 단락의 해석을 적용하지 않는 것으로 명확히 의도된다.
도 1은 인덕터의 일 실시예의 2개의 뷰: (a) 3차원 뷰, 및 (b) 단면 뷰(cross sectional view)를 예시한다.
도 2는 인덕터의 다른 실시예의 단면을 예시한다.
도 3은 2개의 도면을 포함한다. 도 3(a)는 인덕터의 추가 실시예의 단면을 묘사한다. 도 3(b)는 자기 셸에 채널을 포함하는 인덕터의 유사한 실시예의 단면을 묘사한다.
도 4는 그레이딩된 자기 셸(graded magnetic shell)을 갖는 인덕터의 일 실시예의 일부분의 단면을 예시한다.
도 5는 상이한 형상의 와이어들을 갖는 인덕터의 일 실시예를 예시한다.
도 6은 자기 셸에 채널을 갖는 다른 인덕터의 일 실시예를 예시한다.
도 7은 2개의 유사한 유도성 구조체를 결합시키는 것(combining)에 의해 생성되는 인덕터의 일 실시예를 도시한다.
도 8은 감소된 수의 와이어들을 갖는 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 다른 실시예를 묘사한다.
도 9는 2개의 도면을 포함한다. 도 9(a)는 2개의 구조체 사이에 갭을 포함하는, 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예를 예시한다. 도 9(b)는 2개의 구조체 사이에 갭을 갖지 않는, 2개의 유사한 유도성 구조체를 사용하여 생성되는 인덕터의 유사한 실시예를 예시한다.
도 10은 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예의 정렬을 예시한다.
도 11은 인덕터를 구성(construct)하기 위한 방법의 일 실시예의 흐름 다이어그램을 도시한다.
도 12는 인덕터를 구성하기 위한 방법의 다른 실시예의 흐름 다이어그램을 도시한다.
본 개시내용은 다양한 수정들 및 대안의 형태들을 허용하지만, 그의 특정 실시예들은 도면들에서 예로서 도시되고, 본 명세서에서 상세하게 설명될 것이다. 그렇지만, 도면들 및 이에 대한 상세한 설명은 본 개시내용을 예시된 특정 형태로 제한하는 것으로 의도되지 않으며, 반대로, 의도는 첨부된 청구항들에 의해 한정되는 바와 같은 본 개시내용의 사상 및 범주 내에 속하는 모든 수정들, 등가물들 및 대안들을 커버하는 것임이 이해되어야 한다. 본 명세서에서 사용되는 표제들은 오직 구성 목적들을 위한 것이며 설명의 범주를 제한하기 위해 사용되는 것으로 의도되지 않는다. 본 출원 전반에 걸쳐 사용되는 바와 같이, "~수 있다(may)"라는 단어는 필수적이라는 의미(mandatory sense)(즉, 반드시 그러해야 함을 의미함)가 아니라, 허용적인 의미(permissive sense)(즉, ~할 가능성을 가짐을 의미함)로 사용된다. 이와 유사하게, "포함한다(include, includes)" 및 "포함하는(including)"이라는 단어들은, 포함하지만 이로 제한되지 않는다는 것을 의미한다.
다양한 유닛들, 회로들, 또는 다른 컴포넌트들이 태스크(task) 또는 태스크들을 수행하도록 "구성되는(configured to)" 것으로서 설명될 수 있다. 그러한 맥락들에서, "~하도록 구성되는"은, 동작 동안에 태스크 또는 태스크들을 수행하는 "회로부를 갖는다는 것"을 일반적으로 의미하는, 구조체에 대한 폭넓은 기재(broad recitation)이다. 그와 같이, 유닛/회로/컴포넌트는 유닛/회로/컴포넌트가 현재 온(on) 상태가 아니더라도 태스크를 수행하도록 구성될 수 있다. 일반적으로, "~하도록 구성된"에 대응하는 구조체를 형성하는 회로부는 하드웨어 회로들을 포함할 수 있다. 이와 유사하게, 설명에서의 편의를 위해, 다양한 유닛들/회로들/컴포넌트들은 태스크 또는 태스크들을 수행하는 것으로서 설명될 수 있다. 그러한 설명은 "~하도록 구성된"이라는 문구를 포함하는 것으로 해석되어야 한다. 하나 이상의 태스크를 수행하도록 구성된 유닛/회로/컴포넌트를 언급하는 것은 그 유닛/회로/컴포넌트에 대해 35 U.S.C. § 112, (f) 단락의 해석을 적용하지 않는 것으로 명확히 의도된다. 보다 일반적으로, 임의의 요소에 대한 언급은, 표현(language) "~하기 위한 수단" 또는 "~하기 위한 단계"가 구체적으로 언급되지 않는 한, 그 요소에 대해 35 U.S.C. §112, (f) 단락의 해석을 적용하지 않는 것으로 명확히 의도된다.
크기 및 비용 제약으로 인해, 인덕터들이 소형 휴대용 전자기기에서 충분히 이용되지 않을(under-utilized) 수 있다. 인덕터들은 일부 전력 공급, 전압 레귤레이션, 무선, 및 전류 레귤레이션 설계들의 성능을 개선시킬 수 있다. 따라서, 휴대용 전자기기에서의 사용을 위해 작고 비용 효율적인 인덕터 설계를 갖는 것에 장점들이 존재할 수 있다. 일부 실시예들에서, IC의 패키징 상에 또는 그 내에 마운팅되는(mounted), 집적 회로(IC)에 커플링되는 하나 이상의 유도성 회로 요소를 포함함으로써 회로 보드 상의 공간을 확보하는(freeing) 것이 유리할 수 있다.
"인덕터"가 자신을 통해 흐르는 전류의 변화에 저항하는 전자 컴포넌트를 지칭한다는 것에 유의한다. 전류가 인덕터를 통해 흐를 때, 전류의 흐름으로부터 생기는 일부 에너지가 자기장에 일시적으로 저장된다. 인덕터를 통과하는 전류가 변할 때, 결과적인 자기장의 변화는 인덕터에 전압을 유도하며, 이 전압은 전류의 변화에 대항한다. 자기장에 의해 부여되는 전류 변화에 대한 대항(opposition)의 양은, 인덕턴스라고 흔히 지칭되는, 전류의 변화율에 대한 전압의 비에 의해 특징지어진다. 인덕터들은 다양한 회로 응용들에서 이용될 수 있고, 원하는 인덕턴스 값을 달성하기 위해 다양한 제조 방법들을 사용하여 구성될 수 있다.
인덕터의 일 실시예의 2개의 뷰가 도 1에 제시되어 있다. 인덕터(100)의 3차원 뷰는 도 1a에 도시되어 있는 반면, 단면 뷰는 도 1b에 도시되어 있다. 인덕터(100)는 비도전성 재료(104)에 의해 둘러싸인 와이어들(101a 및 101b)을 포함한다. 자화된 셸은 상부 자화된 셸 세그먼트(102) 및 하부 자화된 셸 세그먼트(103)로부터 생성된다. 자화된 셸 세그먼트들(102 및 103)은 셸 갭들(105a 및 105b)에 의해 서로 분리된다. 와이어들(101a 및 101b)의 각각의 단부는 비도전성 재료(104) 및 자화된 셸 세그먼트들(102 및 103)을 넘어 연장되고, 각자의 회로 노드들에 커플링될 수 있으며, 그로써 와이어들(101a 및 101b)을 통해 전송되는 신호들에 인덕턴스를 추가할 수 있다. 일부 실시예들에서, 단자들은 와이어들(101a 및 101b)의 각각의 단부에 커플링될 수 있어, 인덕터(100)로부터 각자의 회로 노드들로의 접속점들을 제공할 수 있다.
와이어들(101a 및 101b)은, 금, 구리, 알루미늄, 및 이와 유사한 것과 같은, 그러나 이로 제한되지 않는, 임의의 적당한 도전성 재료로 이루어질(consist of) 수 있다. 와이어들(101a 및 101b)은 형상이 대략 동일한 것으로 도시되어 있다. 그렇지만, 다른 실시예들에서, 와이어(101b)는 와이어(101a)와 상이한 형상을 가질 수 있다. 2개의 와이어(101)가 도시되어 있지만, 하나의 와이어, 또는 3개 이상의 와이어와 같은, 임의의 적당한 수가 사용될 수 있다. 비도전성 재료(104)는, 실리콘 이산화물(즉, 유리), 고무, 플라스틱, 또는 이들의 조합과 같은, 그러나 이로 제한되지 않는, 임의의 적당한 물질을 포함할 수 있다. 비도전성 재료(104)는 와이어들(101a 및 101b)과 자화된 셸 세그먼트들(102a 및 102b와 103a 및 103b) 사이의 공간을 충전시켜 와이어들(101a 및 101b)에 대한 지지를 제공하고 와이어들(101a 및 101b)을 서로는 물론 자화된 셸 세그먼트들(102 및 103)로부터 도전적으로(conductively) 격리시키는 데 사용될 수 있다. 상부 자화된 셸 세그먼트(102) 및 하부 자화된 셸 세그먼트(103)는 집합적으로 와이어들(101a 및 101b)의 길이를 따라 자화된 셸을 형성하여, 와이어들(101a 및 101b)과 연관된 인덕턴스의 양을 증가시킨다. 자화된 셸 세그먼트들(102 및 103)은, 철, 코발트, 또는 니켈로 제조된 재료들을 포함하지만, 이로 제한되지 않는, 자화될 수 있는 임의의 적당한 화합물로 이루어질 수 있다.
와이어들(101a 및 101b) 각각에서의 인덕턴스의 양은 인덕터(100)의 몇몇 특성들에 기초하여 결정될 수 있다. 예를 들어, 자화된 셸 세그먼트들(102 및 103)의 길이는 물론, 자화된 셸 세그먼트들(102 및 103)의 자기적 특성들은 와이어들(101a 및 101b) 중 어느 하나에 흐르는 전류에 의해 발생되는 자기장에 영향을 미칠 수 있다. 자기장에 노출되는 와이어들(101a 및 101b) 각각의 표면적은 인덕턴스의 양은 물론, 와이어들(101a 및 101b) 각각의 외측 표면(outer surface)과 자화된 셸 세그먼트들(102 및 103)의 내측 표면(inner surface) 사이의 거리에 추가로 영향을 미칠 수 있다.
예시된 실시예에서, 와이어들(101a 및 101b)은 서로 도전적으로 격리되지만, 유도적으로(inductively) 커플링된다. 와이어(101a)를 통해 흐르는(running) 전류가 와이어(101b) 상의 인덕턴스를 증가 또는 감소시킬 수 있고, 그 반대일 수 있다. 각각의 와이어 내의 전류들이 동일한 방향인 경우, 각각의 와이어 상에서 인덕턴스의 양이 증가될 수 있다. 반대로, 전류들이 반대 방향들인 경우, 각각의 와이어에서 인덕턴스의 양이 감소될 수 있다.
셸 갭들(105a 및 105b)은 인덕터(100)의 포화 전류를 제어하기 위해 포함될 수 있다. 본 명세서에 사용되는 바와 같이, "포화 전류"는 자화된 셸 세그먼트들(102 및 103) 중 어느 하나 또는 둘 다가 자기장 한계(magnetic field limit)에 도달하는 것을 결과하는 와이어(101a) 또는 와이어(101b) 중 어느 하나를 통한 전류의 양에 대응한다. 와이어(101a) 또는 와이어(101b) 중 어느 하나를 통한 전류는 자화된 셸 세그먼트들(102 및 103)에서의 자기장을 증가시킨다. 와이어를 통한 전류가 증가함에 따라, 셸 세그먼트들의 자기장도 증가한다. 포화 전류는 어느 한 자화된 셸 세그먼트(102 또는 103)(또는 둘 다)가 자화의 한계에 도달하게 하는, 즉 자화된 셸 세그먼트(102 또는 103)에서의 자기장이 동일한 레이트로 증가하는 것을 중지하게 하는 와이어를 통한 전류의 양에 대응한다. 인덕터(100)의 어느 한 와이어를 통한 전류가 포화 전류에 도달하는 경우, 인덕터(100)를 통해 이동하는(traveling) 신호는 예상된 양의 인덕턴스를 받지 않을 수 있고, 인덕터(100)에 커플링된 회로의 동작이 부정적으로 영향을 받을 수 있다.
셸 갭들(105a 및 105b)의 형상 및 상대적 간격들(relative separations)이 포화 전류 레벨을 수정하도록 인덕터(100)의 제조 동안 조정될 수 있다. 예를 들어, 셸 갭(105a) 및/또는 셸 갭(105b)의 폭을 증가시키는 것은 포화 전류를 증가시켜, 인덕터(100)가 보다 높은 전류 값들을 통과시킬 수 있게 해줄 수 있다. 자화된 셸 세그먼트들(102 및 103) 사이의 약간의 오정렬(misalignment)이 인덕터(100)의 특성들에 상당한 영향을 미치지 않을 수 있기 때문에, 셸 갭들(105a 및 105b)은 또한 인덕터(100)의 제조를 보다 용이하게 할 수 있다.
도 1의 인덕터(100)가 개시된 개념들의 설명(demonstration)을 위한 일 예에 불과하다는 점에 유의한다. 예시된 컴포넌트들이 반드시 축척대로 도시되어 있지는 않다. 예시된 형상들은, 비록 직선들로 도시되어 있지만, 반도체 제조 프로세스와 같은, 제조 프로세스와 부합하는 곡선들 및 둘쭉날쭉한 에지들(jagged edges)을 포함할 수 있다.
도 2로 이동하면, 다른 인덕터의 일 실시예의 단면이 예시되어 있다. 인덕터(200)는 도 1의 인덕터(100)의 변형이고, 비도전성 재료(204)에 의해 둘러싸인 와이어들(201a 및 201b)을 포함한다. 자화된 셸은 상부 자화된 셸 세그먼트들(202a 및 202b) 및 하부 자화된 셸 세그먼트들(203a 및 203b)로부터 생성된다. 자화된 셸 세그먼트들(202a 및 202b와 203a 및 203b) 각각은 셸 갭들(205a 내지 205d) 중 하나에 의해 가장 가까운 인접 셸 세그먼트로부터 분리된다. 인덕터(100)와 마찬가지로, 와이어들(201a 및 201b)의 각각의 단부는 각자의 회로 노드들에 커플링될 수 있고, 그로써 와이어들(201a 및 201b)을 통해 전송되는 신호들에 인덕턴스를 추가할 수 있다. 인덕터(200)의 컴포넌트들은, 이하에서 설명되는 바와 같은 차이점들을 제외하고는, 인덕터(100)의 유사하게 명명되고 번호가 매겨진 컴포넌트들의 설명에 대응한다.
셸 갭들(205c 및 205d)은 인덕터(200)의 포화 전류를 추가로 제어하기 위해 추가될 수 있다. 인덕터(100)의 설명과 유사하게, 자화된 셸 세그먼트들(202a 및 202b와 203a 및 203b) 사이의 갭들은 인덕터(200)의 포화 전류를 증가시킬 수 있다. 셸 갭들(205c 및 205d)을 셸 갭들(205a 및 205b)에 추가하는 것은 포화 전류 레벨들을 추가로 증가시킬 수 있어, 인덕터(200)가 셸 갭들(205c 및 205d)을 갖지 않는 것보다 높은 전류를 통과시킬 수 있게 해줄 수 있다.
부가적으로, 일부 제조 프로세스들에서, 셸 갭들(205c 및 205d)의 폭들은 셸 갭들(205a 및 205b)의 폭들보다 제어하기 더 쉬울 수 있다. 비록 4개의 갭이 예시되어 있지만, 예컨대, 3개의 갭만이 포함되도록 셸 갭(205d)을 제거하는 것과 같이, 임의의 적당한 수의 셸 갭들(205)이 포함될 수 있다. 더욱이, 셸 갭들(205c 및 205d)은 자화된 셸 세그먼트들(202a 및 202b와 203a 및 203b)을 따라 임의의 적당한 지점에 배치될 수 있다. 그렇지만, 셸 갭들(205c 및 205d)의 비대칭 정렬은 와이어(201b)에 비해 와이어(201a)에 대해 상이한 포화 전류들을 결과할 수 있다.
도 2의 인덕터(200)가 설명 목적들을 위한 일 예라는 점에 유의한다. 개시된 주제에 중점을 두기 위해 일부 동작 상세들이 생략되었다. 예시된 컴포넌트들은 축척대로 도시되지 않을 수 있다. 다른 실시예들은 보다 많은 컴포넌트들을 포함할 수 있다.
도 3을 참조하면, 인덕터의 2개의 유사한 실시예가 도시되어 있다. 도 3(a)는 인덕터의 추가 실시예의 단면을 묘사하고 있으며, 도 3(b)는 자기 셸에 채널을 포함하는 인덕터의 유사한 실시예의 단면을 묘사한다. 인덕터(300)는 도 1의 인덕터(100)의 다른 실시예이고, 비도전성 재료(304)에 의해 둘러싸인 와이어들(301a 및 301b)을 포함한다. 인덕터(100)에서와 같이, 자화된 셸은 상부 자화된 셸 세그먼트(302a) 및 하부 자화된 셸 세그먼트(303)로부터 생성된다. 자화된 셸 세그먼트들(302a 및 303)은 셸 갭들(305a 및 305b)에 의해 서로 분리된다. 와이어들(101a 및 101b)의 각각의 단부는 비도전성 재료(104) 및 자화된 셸 세그먼트들(102 및 103)을 넘어 연장되고, 각자의 회로 노드들에 커플링될 수 있다.
예시된 실시예에서, 인덕터(300)의 형태 및 기능은 인덕터(100)에 대한 설명과 유사하다. 인덕터(100)와 비교하여, 인덕터(300)는 셸 갭들(305a 및 305b) 옆에 상부 자화된 셸 세그먼트(302a)의 연장부들을 포함한다. 이 연장부들은 인덕터(300)에 원하는 포화 전류를 설정하기 위한 부가 제어를 제공할 수 있다.
그에 부가하여, 와이어들(301a 및 301b)은, 모따기된(chamfered) 또는 베벨링된(beveled) 에지를 생성하도록 각각의 와이어의 상부 2개의 코너를 제거함으로써 생성되는, 육각형 형상을 갖는다. 인덕터(300)의 중심 근방의 2개의 베벨링된 에지는, 일부 실시예들에서, 와이어들(301a 및 301b) 각각의 인접한 대향 측면들(facing sides)의 표면적을 감소시킴으로써 와이어(301a)와 와이어(301b) 사이의 유도성 커플링(inductive coupling)의 양을 감소시킬 수 있다. 인덕터(300)의 외부 에지들(outside edges)에 가장 가까운 2개의 베벨링된 에지는 상부 자화된 셸 세그먼트(302a)가 와이어들(301a 및 301b) 각각에 보다 가깝게 될 수 있게 해준다. 자화된 셸을 와이어들에 보다 가깝게 하는 것은 와이어들(301a 및 301b)이 상부 자화된 셸 세그먼트(302a)로부터의 자기장의 보다 강한 부분에 있게 해줄 수 있으며, 그로써 와이어들(301a 및 301b)을 통해 보다 높은 레벨의 인덕턴스를 생성할 수 있다.
도 3(b)의 인덕터(310)는, 상부 자화된 셸 세그먼트(302b)에의 채널(306)의 추가를 갖는, 인덕터(300)의 피처들(features)을 포함한다. 인덕터(300)와 마찬가지로, 인덕터(310)는 와이어들(301a 및 301b), 비도전성 재료(304), 및 하부 자화된 셸 세그먼트(303)를 포함한다.
인덕터(300)와 비교하여, 인덕터(310)는 와이어들(301a 및 301b)에 평행하게 이어지는 채널(306)을 포함한다. 예시된 실시예에서, 채널(306)은 상부 자화된 셸 세그먼트(302b)의 부분들이 와이어들(301a 및 301b) 각각에 보다 가까워질 수 있게 해주며, 그로써 상부 자화된 셸 세그먼트(302b)와 와이어들(301a 및 301b) 사이의 유도성 커플링을 증가시킨다. 채널(306)의 추가는, 일부 실시예들에서, 채널(306)이 전기 접촉을 이루지 않으면서 와이어들(301a 및 301b) 각각에 보다 가까워질 수 있게 해줌으로써, 와이어들(301a 및 301b)의 베벨링된 에지 설계와 결합될 때 추가로 이득을 볼 수 있다.
채널(306)의, 도 3(b)에서 라벨 "d"로 표기된, 깊이가 특정 특성들을 인덕터(310)에 부여하도록 조정될 수 있다. 보다 큰 깊이는 상부 자화된 셸 세그먼트(302b)와 와이어들(301a 및 301b) 사이의 보다 많은 커플링을 제공할 수 있지만, 와이어(301a)와 와이어(301b) 사이의 유도성 커플링을 감소시킬 수 있다. 채널(306)의 폭(도 6에서 "h"로 라벨링됨)이 인덕터(310)의 특정 특성들을 수정하도록 마찬가지로 조정될 수 있다.
도 3에서의 인덕터들(300 및 310)이 설명 목적을 위한 예들이라는 점에 유의한다. 개시된 주제에 중점을 두기 위해 일부 동작 상세들이 생략되었다. 다른 실시예들에서, 부가 와이어들(301)과 같은, 부가 컴포넌트들이 포함될 수 있다. 예시된 컴포넌트들의 상대적 크기들 및 형상들은 축척대로 도시된 것으로 의도되지 않으며, 각각의 인덕터(300 및 310)의 구성에서 사용되는 제조 프로세스에 기초하여 상이할 수 있다. 비록 인덕터(310)가 채널(306)을 상부 자화된 셸 세그먼트(302b)의 일부로서 도시하고 있지만, 다른 실시예들에서, 채널(306)에 부가하여, 또는 채널(306) 대신에, 다른 채널이 하부 자화된 셸 세그먼트(303)의 일부로서 생성될 수 있다.
도 4로 진행하면, 그레이딩된 자기 셸을 갖는 인덕터의 일 실시예의 일부분의 단면이 묘사되어 있다. 인덕터(400)는 인덕터(100) 또는 인덕터(200)의 일부분에 대응할 수 있고, 자화된 셸의 보다 상세한 실시예를 예시한다. 인덕터(400)는 와이어(401) 및 하부 자화된 셸 세그먼트(403)를 포함한다. 다수의 자화된 셸 세그먼트 층들(402a 내지 402d)이 다수의 비도전성 재료 층들(404a 내지 404d) 사이에 배치된다.
예시된 실시예에서, 상부 셸 세그먼트는 자화된 셸 세그먼트 층들(402a 내지 402d)을 각각의 자화된 층을 분리시키는 비도전성 재료 층들(404b 내지 404d)과 함께 적층(layering)함으로써 생성된다. 자화된 셸 세그먼트 층들(402a 내지 402d) 각각은, 일부 실시예들에서, 상이한 자기적 특성들을 가질 수 있다. 자화된 물체의 자기장은 물체로부터의 거리가 증가함에 따라 더 약하다. 자화된 셸 세그먼트 층(402a)으로부터의 자기장이 자화된 셸 세그먼트 층(402d)과 동일한 경우, 와이어(401)는 층(402d)의 자기장보다 층(402a)의 자기장을 더 많이 받을 것이다. 층(402a)에 대한 자화된 셸 세그먼트 층(402d)의 자기장의 강도를 증가시킴으로써, 와이어(401)는 각각의 자화된 층으로부터 유사한 양의 자기장을 받을 수 있다.
예시된 실시예에서, 각각의 자화된 셸 세그먼트 층(402a 내지 402d)의 자기장은 와이어(401)로부터의 그 각자의 거리에 대응하여 증가된다. 일부 실시예들에서, 자화된 셸 세그먼트 층들(402a 내지 402d) 각각의 자기장은 층(402)의 두께를 조정하는 것에 의해, 각각의 층(402)을 생성하는 데 상이한 재료를 사용하는 것에 의해, 각각의 층을 상이한 자화 프로세스를 거치게 하는 것에 의해, 또는 이들의 임의의 조합으로 결정될 수 있다. 그에 부가하여, 각각의 비도전성 재료 층(404a 내지 404d)의 두께 및/또는 조성은 인덕터(400)의 원하는 특성들을 생성하도록 조정될 수 있다.
적층된(layered) 자기 셸은 와이어(401)를 통한 인덕턴스의 양을 조정하기 위한 프로세스는 물론, 인덕터(400)에 대한 포화 전류를 조정하기 위한 프로세스를 제공할 수 있다. 비록 예시되어 있지는 않지만, 하부 자화된 셸 세그먼트(403)는 이러한 적층 접근법(layered approach)을 사용하여 또한 생성될 수 있다.
도 4에 예시된 실시예가 예시적인 구조체라는 점에 유의한다. 개시된 주제의 특정 양태들을 부각시키기(highlight) 위해 인덕터(400)의 일부분만이 도시되어 있다. 다른 실시예들에서, 임의의 적당한 수의 층들이 사용될 수 있다. 예시된 실시예는 본 명세서에 개시된 다른 인덕터 구조체들과 조합하여 사용될 수 있다.
이제 도 5로 이동하면, 상이한 형상의 와이어들을 갖는 인덕터의 일 실시예가 도시되어 있다. 인덕터(500)는 도 1에서의 인덕터(100)의 다른 변형이다. 인덕터(100)와 유사하게, 인덕터(500)는 비도전성 재료(504)에 의해 둘러싸인 2개의 와이어(501a 및 501b)를 포함한다. 상부 및 하부 자화된 셸 세그먼트들(502 및 503)은, 제각기, 집합적으로 와이어들(501a 및 501b) 둘레에 자화된 셸을 형성한다. 인덕터(100)에 대한 설명이, 이하에 언급된 것을 제외하고는, 인덕터(500)에 적용된다.
예시된 실시예에서, 인덕터(500)는 와이어들(501a 및 501b)의 단면 형상에 의해 인덕터(100)와 상이하다. 인덕터(100)의 와이어들(101a 및 101b)의 단면은 직사각형들로서 도시되어 있는 반면, 와이어들(501a 및 501b)의 단면은 비대칭 오각형 형상들로서 예시되어 있다. 와이어들(501a 및 501b)의 대향 측면들(506)은 서로로부터 멀어지게 각져(angled) 있으며, 예컨대, 서로 경사져 있으며, 그로써 와이어(501a)와 와이어(501b) 사이의 유도성 커플링의 양을 감소시킨다. 측면들(506)의 각도들은 와이어들(501a 및 501b) 사이의 원하는 양의 커플링을 달성하도록 조정될 수 있다.
와이어들(501a 및 501b)의 다른 측면들은 상부 및 하부 자화된 셸 세그먼트들(502 및 503)의 대응하는 측면들에 대략 평행하게 생성될 수 있다. 와이어들(501a 및 501b)의 측면들을 자화된 셸의 대응하는 측면들에 평행하게 제조함으로써, 와이어들(501a 및 501b)과 상부 및 하부 자화된 셸 세그먼트들(502 및 503) 사이에 커플링된 자기장이 증가될 수 있고, 일부 실시예들에서, 인덕터(100)에 비해 더 균일할 수 있다. 와이어들(501a 및 501b)은 형상이 대략 동일한 것으로 도시되어 있다. 그렇지만, 다른 실시예들에서, 와이어(501b)는 와이어(501a)와 상이한 크기 및/또는 형상을 가질 수 있다.
본 명세서에 사용되는 바와 같이, "평행"이 2개의 완벽하게 등거리인 물체를 암시하려는 것으로 의도되지 않는다는 점에 유의한다. 그 대신에, "평행"은, 현대의 제조 능력들의 한계들 내에서, 서로로부터 거리가 대략 균일한 2개 이상의 물체를 설명하려는 것으로 의도된다. 본 기술분야의 통상의 기술자가 평행한 와이어들이, 본 명세서에 사용되는 바와 같이, 서로 실질적으로 평행하지만, 제조 능력들의 한계들로 인해 몇 도만큼 서로 어긋나게(askew) 이어질 수 있는 2개 이상의 와이어를 지칭한다는 것을 이해할 것임에 유의한다.
도 5가 일 예에 불과하다는 점에 추가로 유의한다. 다른 실시예들에서, 인덕터(500)의 구조는 예시된 구조와 상이할 수 있다. 예를 들어, 비록 각각의 와이어에 대한 5개의 측면이 도시되어 있지만, 대응하는 자기 셸의 다양한 형상들에 대응하기 위해 임의의 적당한 수의 측면들이 이용될 수 있다.
이제 도 6을 살펴보면, 자기 셸에 채널을 갖는 인덕터의 다른 실시예가 도시되어 있다. 인덕터(600)는 구조가 도 3(b)에서의 인덕터(310)와 유사하다. 인덕터(600)의 컴포넌트들은, 언급된 경우를 제외하고는, 인덕터(310)에 관해 앞서 설명된 바와 같다. 인덕터(600)는 와이어들(601a 및 601b), 비도전성 재료(604), 및 상부 및 하부 자화된 셸 세그먼트들(602 및 603)을 포함한다. 채널(606)은 상부 자화된 셸(602)에 포함된다. 인덕터(600)는, 셸 갭들(605a 및 605b)을 도 1에서의 인덕터(100)에 관해 설명된 셸 갭들(105a 및 105b)과 유사한 채로 두면서, 상부 자화된 셸 세그먼트(302a)의 연장부들을 배제하는 것에 의해 인덕터(310)와 상이하다. 이 연장부들을 배제하는 것은 인덕터(600)를 제조하기 위한 프로세스를 단순화시킬 수 있다.
도 6에서의 인덕터(600)가 설명 목적들을 위한 일 예라는 점에 유의한다. 개시된 주제에 중점을 두기 위해 일부 동작 상세들이 생략되었다. 예시된 구조체들은 축척대로 도시되지 않을 수 있다. 다른 실시예들은 보다 많은 컴포넌트들을 포함할 수 있다.
도 7을 살펴보면, 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예가 예시되어 있다. 제1 유도성 구조체(700a)는 비도전성 재료(704a)에 의해 둘러싸이고 자화된 셸 세그먼트(702a)에 의해 부분적으로 커버된 와이어들(701a 및 701b)을 포함한다. 제2 유도성 구조체(700b)는 비도전성 재료(704b)에 의해 둘러싸이고 자화된 셸 세그먼트(702b)에 의해 부분적으로 커버된 와이어들(701c 및 701d)을 포함한다.
인덕터(700)는 구조체(700b)를 반전시키고 구조체(700b)를 구조체(700a)의 하부에 부착시키는 것에 의해 유도성 구조체들(700a 및 700b)을 결합시킴으로써 형성된다. 유도성 구조체들(700a 및 700b) 둘 다는, 일부 실시예들에서, 반도체 제조 프로세스에서 생성될 수 있다. 구조체(700a)는, 예를 들어, 비도전성 에폭시와 같은, 임의의 적당한 접착제를 사용하여 구조체(700b)에 부착될 수 있다. 갭(703)은 접착제는 물론 부가의 비도전성 재료를 포함할 수 있다. 도 1에서의 인덕터(100)에 관해 논의된 셸 갭들(105a 및 105b)과 유사하게, 구조체들(700a 및 700b) 사이의 갭(703)은, 인덕턴스의 양과 같은, 원하는 특성들을 달성하고 와이어들(701a 내지 701d)을 통한 포화 전류의 레벨을 제어하도록 조정될 수 있다. 일부 실시예들에서, 와이어들(701a 내지 701d)은 서로 도전적으로 격리될 수 있어, 인덕터(700)가 4개의 개별 신호를 통과시킬 수 있게 할 수 있다. 다른 실시예들에서, 와이어들(701a 및 701b)은, 제각기, 와이어들(701c 및 701d)에 도전적으로 커플링될 수 있어, 인덕터(700)가 2개의 신호를 통과시킬 수 있게 할 수 있다. 그러한 실시예들에서, 와이어들(701a 및 701c)은 물론, 와이어들(701b 및 701d)은, 금속 비아들, 인접 측면들 상의 금속 범프들, 및 이와 유사한 것과 같은, 임의의 적당한 방법을 사용하여 부착될 수 있다.
도 7이 일 예에 불과하다는 점에 유의한다. 비록 구조체들(700a 및 700b) 각각에 2개의 와이어가 도시되어 있지만, 임의의 적당한 수의 와이어들이 사용될 수 있다. 본 명세서에 개시된 다른 유도성 구조체들은 인덕터(700)에 관해 개시된 개념들과 조합하여 사용될 수 있다.
도 8로 이동하면, 감소된 수의 와이어들을 갖는 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 다른 실시예가 예시되어 있다. 제1 유도성 구조체(800a)는 비도전성 재료(804a)에 의해 둘러싸이고 자화된 셸 세그먼트(802a)에 의해 부분적으로 커버된 와이어(801a)를 포함한다. 제2 유도성 구조체(800b)는 비도전성 재료(804b)에 의해 둘러싸이고 자화된 셸 세그먼트(802b)에 의해 부분적으로 커버된 와이어(801b)를 포함한다.
인덕터(800)는 설계가 인덕터(700)와 유사하고 인덕터(700)에 대한 설명이, 따라서, 인덕터(800)에 적용될 수 있다. 인덕터(800)는 구조체들(800a 및 800b) 각각당 상이한 수의 와이어들의 사용을 보여준다. 구조체당 2개의 와이어 대신에, 구조체들(800a 및 800b) 각각은, 제각기, 와이어(801a 및 801b)를 포함한다. 와이어들(801a 및 801b)은 인덕터(800)를 통하는 단일 도체를 형성하도록 부착될 수 있거나, 인덕터(800)가 2개의 도체를 포함하도록 격리될 수 있다. 앞서 인덕터(700)에 대해 설명된 바와 같이, 인덕터(800)의 유도 파라미터들(inductive parameter)을 수정하기 위해 구조체들(800a 및 800b) 사이의 갭(갭(803))의 폭이 조정될 수 있다.
도 8이 개시된 개념들을 설명하기 위한 일 예임에 유의한다. 예시된 컴포넌트들의 상대적 크기들 및 형상들은 축척대로 도시된 것으로 의도되지 않으며, 인덕터(800)의 구성에서 사용되는 제조 프로세스에 기초하여 상이할 수 있다.
이제 도 9를 살펴보면, 2개의 도면이 도시되어 있다. 도 9(a)는 2개의 구조체 사이에 갭을 포함하는, 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예를 예시하고 있는 반면, 도 9(b)는 2개의 구조체 사이에 갭을 갖지 않는 인덕터의 유사한 실시예를 예시한다. 인덕터(900)는 도 7에 도시된 인덕터(700)의 다른 변형이다. 인덕터(900)는 비도전성 재료(904a)에 의해 둘러싸이고 자화된 셸 세그먼트(902a)에 의해 부분적으로 커버된 와이어들(901a 및 901b)을 포함하는 제1 유도성 구조체(900a)를 포함한다. 제2 유도성 구조체(900b)는 비도전성 재료(904b)에 의해 둘러싸이고 자화된 셸 세그먼트(902b)에 의해 부분적으로 커버된 와이어들(901c 및 901d)을 포함한다. 유도성 구조체들(900a 및 900b)은, 제각기, 채널들(905a 및 905b)을 또한 포함한다.
인덕터(900)는 인덕터(700)에 관해 앞서 설명된 바와 같이 생성될 수 있다. 채널들(905a 및 905b)의 추가는, 와이어들(901a 내지 901d) 상에서의 인덕턴스의 레벨 및 포화 전류 레벨과 같은, 인덕터(900)의 파라미터들을 제어하기 위한 추가 능력들을 제공할 수 있다. 비록 채널들(905a 및 905b)이, 폭 및 깊이를 포함하여, 유사한 형상들을 갖는 것으로 도시되어 있지만, 각각의 채널은 원하는 특성들을 달성하기 위해 독립적으로 성형될(shaped) 수 있다. 일부 실시예들에서, 채널들(905a 및 905b) 중 어느 하나가 생략될 수 있어, 인덕터(900)의 일 측면 상에 단일 채널을 남길 수 있다.
도 7에서의 인덕터(700)에 관해 논의된 갭(703)과 유사하게, 구조체들(900a 및 900b) 사이의 갭(903)이, 채널들(905a 및 905b)과 조합하여, 원하는 특성들을 추가로 달성하도록 조정될 수 있다. 와이어들(901a 내지 901d)은 서로 도전적으로 격리될 수 있어, 인덕터(900)가 4개의 개별 신호를 통과시킬 수 있게 할 수 있다.
인덕터(900)와 유사하게, 도 9(b)에서의 인덕터(910)는, 각각이 각자의 자화된 셸, 자화된 셸 세그먼트(902c) 및 자화된 셸 세그먼트(902d)를 갖는, 유도성 구조체들(910a 및 910b)을 포함한다. 자화된 셸 세그먼트들(902c 및 902d) 각각은 채널(905c) 및 채널(905d) 중 각자의 것을 포함한다. 인덕터(910)는 갭(903)의 제거에 의해 인덕터(900)와 상이하다. 인덕터(900)의 와이어들(901a 및 901c)은 물론, 와이어들(901b 및 901d)은, 제각기, 와이어들(901e 및 901f)을 생성하도록 조인된다(joined). 각각이 유도성 구조체들(910a 및 910b)에 포함된, 와이어들(901e 및 901f)의 2개의 반부(halves)는, 금속 비아들, 인접 측면들 상의 금속 범프들, 및 이와 유사한 것과 같은, 임의의 적당한 방법을 사용하여 부착될 수 있다. 이와 유사하게, 비도전성 재료(904a 및 904b)는 와이어들(901e 및 901f) 둘 다를 둘러싸는 단일 비도전성 재료(904c)를 형성하도록 조인된다.
자화된 셸들(902c 및 902d)은 맞닿는(touching) 것으로 예시된다. 그렇지만, 다른 실시예들에서, 자화된 셸들(902c 및 902d)은, 인덕터(910)의 한쪽 또는 양쪽에서 2개의 자화된 셸 사이에 갭을 남기도록 트리밍되거나(trimmed) 다른 방식으로 단축될(shortened) 수 있다. 부가적으로, 인덕터(910)는 도 3의 와이어들(301a 및 301b)과 유사하게, 코너들에서 베벨링된, 와이어들(901e 및 901f)의 형상에 관해 인덕터(900)와 상이하다. 와이어들(901e 및 901f)의 이러한 코너들을 베벨링(beveling)하는 것은 자화된 셸 세그먼트들(902c 및 902d)에 대한 유도성 커플링을 증가시킬 수 있다.
인덕터(910)는, 일부 실시예들에서, 유사한 크기의 인덕터들에 대해, 본 명세서에 개시된 다른 실시예들 중 일부보다 많은 양의 인덕턴스를 제공할 수 있다. 와이어들(901e 및 901f)의 인접 측면들은, 예를 들어, 도 3에서의 와이어들(301a 및 301b)보다, 2개의 와이어 사이에 더 많은 양의 유도성 커플링을 제공할 수 있다. 그에 부가하여, 채널들(905c 및 905d) 각각의 폭들 및 깊이들을 변경할 수 있는 능력은 자화된 셸들(902c 및 902d)로부터 와이어들(901e 및 901f) 각각에 커플링되는 인덕턴스의 양을 조정하는 능력을 제공할 수 있다.
도 9에서의 인덕터들(900 및 910)이 예들에 불과하다는 점에 유의한다. 예를 들어, 본 명세서의 다른 곳에 도시된 다양한 기하구조들을 포함하는, 컴포넌트들의 상대적 형상들 및 크기들이 다양한 실시예들에 대해 또한 상이할 수 있다. 예를 들어, 와이어들(901e 및 901f)의 베벨링된 코너들이 생략되어, 와이어들을 직사각형 형상으로 남길 수 있다. 다른 실시예들에서, 인덕터(900)에 포함된 와이어들(901)의 수가 다를 수 있다.
이제 도 10으로 이동하면, 2개의 유사한 유도성 구조체를 결합시키는 것에 의해 생성되는 인덕터의 일 실시예의 정렬이 예시된다. 인덕터(1000)는 도 7에서의 인덕터(700)에 대해 개시된 개념들의 추가 변형이다. 인덕터(1000)는, 와이어들(1001a 및 1001b), 비도전성 재료(1004a), 자기 셸 세그먼트(1002a), 및 채널(1005)을 포함하는, 제1 유도성 구조체(1000a)를 포함한다. 제2 유도성 구조체(1000b)는 와이어들(1001c 및 1001d), 비도전성 재료(1004b), 및 자기 셸 세그먼트(1002b)를 포함한다.
예시된 실시예에서, 유도성 구조체들(1000a 및 1000b)이, 구조체(1000a)는 채널(1005)을 포함하는 반면, 구조체(1000b)는 채널을 포함하지 않는다는 점에서, 비유사(dissimilar)하다는 점에 유의한다. 부가적으로, 와이어들(1001a 및 1001b)은 대략 오각형 형상이지만, 와이어들(1001c 및 1001d)은 형상이 직사각형이다. 유도성 구조체들이 단일 인덕터로 조인되기 위해 서로의 "미러 이미지들(mirror images)"이도록 요구되지 않는다는 것을 설명하기 위해 비유사점들(dissimilarities)이 포함되어 있다.
확대된 뷰(1003)는 구조체(1000b)에 대한 구조체(1000a)의 오정렬의 상세 이미지를 예시한다. 예시된 실시예에서, 2개의 구조체, 상세하게는 자기 셸 세그먼트들(1002a 및 1002b)의 오정렬은 인덕터(1000)에 대한 원하지 않는 특성들을 결과할 수 있다. 인덕터(1000)를 통한 인덕턴스의 양은, 일부 실시예들에서, 오정렬로 인해 감소될 수 있다. 본 명세서에 개시된 바와 같은, 다른 조정들은 오정렬로 인한 잠재적 감소들을 완화시키는 데 사용될 수 있다. 예를 들어, 와이어들(1001a 내지 1001d)의 크기들 및 형상들, 채널(1005)의 폭들 및 깊이들, 자기 셸 세그먼트들(1002a 및 1002b)의 두께의 임의의 조합이, 다른 특성들과 함께, 제조 프로세스의 허용오차들(tolerances)로 인한 인덕턴스의 양의 잠재적 감소들을 보상하도록 조정될 수 있다.
인덕터(1000)가 자화된 셸 세그먼트들(1002a 및 1002b)의 최근접 지점들에서 자화된 셸 세그먼트들(1002a 및 1002b)의 연장부들을 포함하지 않는다는 점에 유의한다. 도 1에서의 인덕터(100)를 참조하면, 상부 자화된 셸 세그먼트(102) 및 하부 자화된 셸 세그먼트(103) 둘 다는, 와이어들(101a 및 101b)로부터 멀어지게 그리고 서로 대략 평행하게, 바깥쪽으로 연장된다. 자화된 셸 세그먼트들(102 및 103)이 도 4에 관해 설명된 바와 같은 적층 프로세스(layered process)를 사용하여 생성되는 경우, 셸 갭들(105a 및 105b)에서 외부 층들(outside layers)은 내부 층들(inside layers)보다 더 멀리 떨어져 있다. 이러한 동일하지 않은 거리는 전류가 어느 한 와이어(101a 또는 101b)를 통해 흐를 때 발생되는 자기장의 손실을 야기할 수 있다.
이와 달리, 자화된 셸 세그먼트들(1002a 및 1002b)은 서로 어긋나게 끝난다. 확대된 뷰(1003)에 도시된 바와 같이, 자화된 셸 세그먼트들(1002a 및 1002b)이 적층되어 있는 경우, 각각의 층은 대향하는 자화된 셸 세그먼트(1002) 내의 대응하는 층으로부터 대략 동일한 거리에 있다. 구조체(1000a)가 구조체(1000b)에 오정렬되더라도, 자화된 셸 세그먼트들(1002a 및 1002b)의 각자의 층들 사이의 거리들은 각각의 층에 대해 유사할 수 있다. 인덕터(100)와 비교하여, 자화된 셸 세그먼트들(1002a 및 1002b)의 층들 사이의 이러한 보다 높은 레벨의 일관성은 전류가 와이어들(101a 내지 101d) 중 임의의 것을 통해 흐를 때 발생되는 자기장의 감소된 손실을 결과할 수 있다.
도 10이 일 실시예에 불과하다는 점에 유의한다. 유도성 디바이스(1000)의 요소들은 본 명세서에 개시된 다른 개념들과 조합될 수 있다. 예시된 컴포넌트들의 상대적 스케일들은 다른 실시예들에서 상이할 수 있다.
본 명세서에 개시된 인덕터 구조체들의 임의의 적당한 조합이 고려된다는 점에 또한 유의한다. 예를 들어, 도 9에서의 인덕터(900)와 유사한 미러링된 인덕터 설계를 형성하기 위해 도 2에서의 인덕터(200)에 도시된 셸 갭들이 도 5에서의 인덕터(500)의 성형된 와이어들과 조합되고 제2 그러한 구조체와 조합될 수 있다. 하나 이상의 채널이 자화된 셸들에 또한 추가될 수 있다.
도 11로 이동하면, 인덕터를 구성하기 위한 방법의 일 실시예의 흐름 다이어그램이 도시되어 있다. 방법(1100)은, 예를 들어, 본 명세서에 제시된 인덕터들(100 내지 1000) 중 임의의 것과 같은, 유도성 구조체를 생성하기 위한 제조 프로세스에 적용될 수 있다. 도 1 및 도 11의 흐름 다이어그램을 집합적으로 참조하면, 방법(1100)은 블록(1101)에서 시작된다.
셸의 상부 부분이 생성된다(블록(1102)). 자화된 셸의 상부 부분은 상부 자화된 셸 세그먼트(102)와 같은 형상으로 형성된다. 예컨대, 물리적 기상 퇴적(PVD) 프로세스 또는 화학적 기상 퇴적(CVD) 프로세스를 통해 자성 재료를 퇴적시키는 것과 같은, 다양한 방법들이 자화된 셸의 상부 부분을 생성하는 데 이용될 수 있다. 자성 재료는 철, 니켈, 코발트, 또는 다른 자성 물질을 포함할 수 있다. 자성 재료는 퇴적되기 전에 자화될 수 있거나, 퇴적 이후에 자화될 수 있다. 일부 실시예들에서, 자화된 셸의 상부 부분은 도 4에서의 자화된 셸 세그먼트 층들(402a 내지 402d)에 대해 설명된 바와 같이, 자성 재료의 층들을 비자성, 비도전성 재료의 층들과 교번시킴으로써, 생성될 수 있다. 자기 셸의 상부 부분은 본 명세서에 예시된 상부 자화된 셸 세그먼트들의 임의의 형상을 포함하는, 임의의 적당한 형상에 대응할 수 있다. 하나 이상의 셸 갭은, 일부 실시예들에서, 도 2에서의 상부 자기 셸 세그먼트들(202a 및 202b)과 유사한 자기 셸의 상부 부분을 생성하도록 갭을 셸 내로 에칭함으로써 셸이 생성된 후에 자화된 셸 내에 생성될 수 있다.
비도전성 재료가 자기 셸의 상부 부분 내에 배치된다(블록(1104)). 예를 들어, 실리콘 산화물(유리), 질화물, 플라스틱, 고무, 및 이와 유사한 것과 같은, 비도전성 재료가 자기 셸의 이전에 형성된 상부 부분 내에 배치된다. 플라스틱 또는 고무 화합물들이 유사한 CVD 또는 PVD 프로세스를 사용하여 퇴적될 수 있다. 유리 재료는 먼저 실리콘 층(예컨대, 폴리실리콘 층)을 배치하고 이를 고온 하에서 높은 산소 레벨들에 노출시킴으로써 생성될 수 있다. 유사한 프로세스에서 산소를 질소로 대체함으로써 질화물 층이 생성될 수 있다. 완료될 때, 비도전성 재료는 자기 셸의 상부 부분 내의 공간의 전부 또는 대부분을 충전시킬 수 있다.
하나 이상의 와이어가 비도전성 재료 내에 생성된다(블록(1106)). 도전성 금속이 와이어를 형성하도록 추가될 수 있기 전에, 채널들이 비도전성 재료 내로 에칭될 필요가 있을 수 있다. 도 1을 참조하면, 비도전성 재료가 추가된 후에, 와이어들(101a 및 101b)에 의해 점유되는 공간이 비도전성 재료에 의해 충전될 수 있다. 와이어들(101a, 101b), 도 3에서의 와이어들(301a 및 301b), 또는 도 5에서의 와이어들(501a 및 501b)에 대응하는 형상들을 포함한, 와이어들에 대한 원하는 형상에 대응하는 채널들을 형성하기 위해 에칭 프로세스가 사용될 수 있다. 하나 이상의 와이어에 대해 채널들이 생성된 후에, 예를 들어, 퇴적 프로세스를 사용하여, 예를 들어, 알루미늄, 구리, 또는 금과 같은, 도전성 금속이 채널들 내에 배치된다. 일부 실시예들에서, 부가의 비도전성 재료가 새로 형성된 와이어들을 커버하도록 추가될 수 있다.
자기 셸의 하부 부분이 생성된다(블록(1108)). 자기 셸의 하부 부분은, 블록(1102)에 설명된 바와 같이, 상부 부분을 생성하는 데 사용되는 것과 유사한 프로세스를 사용하여 형성된다. 일부 실시예들에서, 자기 셸의 하부 부분을 생성하기 전에 평탄화 단계가 수행될 수 있다. 도 7 내지 도 10에 도시된 것과 같은 인덕터 구조체가 제조되고 있는 경우, 자기 셸의 하부 부분이 생략될 수 있고, 그 대신에, 2개의 구조체가 동작들(1102 내지 1106)을 사용하여 생성되고, 이어서 2개의 구조체가 접착제를 사용하여 조인된다. 이 방법은 블록(1110)에서 종료된다.
도 11에서의 방법(1100)이 인덕터의 일 실시예를 제조하기 위한 예시적인 프로세스임에 유의한다. 동작들은 명확함을 위해 단순화되었다. 다른 실시예들에서, 보다 많거나 보다 적은 동작들이 포함될 수 있다.
도 12로 진행하면, 인덕터를 구성하기 위한 방법의 일 실시예의 흐름 다이어그램이 도시된다. 도 11에서의 방법(1100)과 유사한, 방법(1200)은, 예를 들어, 본 명세서에 제시된 인덕터들(100 내지 600) 중 임의의 것과 같은, 유도성 구조체를 제조하기 위한 프로세스에 적용될 수 있다. 도 1 및 도 12의 흐름 다이어그램을 집합적으로 참조하면, 방법(1200)은 블록(1201)에서 시작된다.
셸의 하부 부분이 생성된다(블록(1202)). 자화된 셸의 하부 부분은 하부 자화된 셸 세그먼트(103)와 같은 형상으로 형성된다. 자화된 셸의 하부 부분은, 방법(1100)의 블록(1102)에서 앞서 설명된 것과 유사한 프로세스들을 사용하여, 유사한 재료들로부터 생성될 수 있다. 이전에 개시된 바와 같이, 자성 재료는 퇴적되기 전에 자화될 수 있거나, 퇴적 이후에 자화될 수 있다. 일부 실시예들에서, 자화된 셸의 하부 부분은 도 4에서의 자화된 셸 세그먼트 층들(402a 내지 402d)에 대해 설명된 바와 같이, 자성 재료의 층들을 비자성, 비도전성 재료의 층들과 교번시킴으로써, 생성될 수 있다. 자기 셸의 하부 부분은 도 6에 관해 설명된 바와 같이 채널 갭을 포함할 수 있거나 포함하지 않을 수 있다. 하나 이상의 셸 갭은, 일부 실시예들에서, 도 2에서의 하부 자기 셸 세그먼트들(203a 및 203b)과 유사한 자기 셸의 하부 부분을 생성하도록 갭을 셸 내로 에칭함으로써 셸이 생성된 후에 자화된 셸 내에 생성될 수 있다.
비도전성 재료가 자기 셸의 하부 부분 위에 배치된다(블록(1204)). 예를 들어, 실리콘 산화물, 질화물, 플라스틱, 또는 고무와 같은, 비도전성 재료가 자기 셸의 이전에 형성된 하부 부분 위에 배치된다. 방법(1100)의 블록(1104)에 관해 앞서 개시된 것과 같은 임의의 적당한 프로세스가 비도전성 재료를 배치하는 데 사용될 수 있다. 비도전성 재료는, 예를 들어, 도 2에서의 셸 갭(205a 및 205b)과 같은 갭의 원하는 폭에 대응하는 두께로 배치될 수 있다. 다른 실시예들에서, 비도전성 재료는 갭의 원하는 폭보다 두껍게 배치될 수 있고, 이어서 과잉분(excess)이, 예컨대, 에칭 또는 평탄화 프로세스와 같은 프로세스를 사용하여 제거될 수 있다.
하나 이상의 와이어가 비도전성 재료 위에 생성된다(블록(1206)). 예를 들어, 알루미늄, 구리, 또는 금과 같은, 도전성 금속이, 예를 들어, 퇴적 프로세스를 사용하여, 비도전성 재료의 위에 배치된다. 일부 실시예들에서, 금속이 비도전성 재료 전부 위에 퇴적될 수 있고, 이어서 와이어들을 원하는 형상으로 남겨두도록 과잉 금속이 에칭 제거될 수 있다. 그에 부가하여, 비도전성 재료는 와이어들(101a 및 101b) 및 비도전성 재료(504)에 의해, 도 5에 도시된 것과 같은 비-직사각형 와이어 형상을 지원하도록 성형될 수 있다.
부가의 비도전성 재료가 하나 이상의 와이어 위에 그리고 그 둘레에 배치된다(블록(1208)). 부가의 비도전성 재료가 블록(1206)에서 생성된 하나 이상의 와이어 둘레에 배치된다. 일부 실시예들에서, 비도전성 재료는 자화된 셸의 상부 부분에 대한 원하는 형상과 합치(conform)하도록 배치된 후에 에칭된다.
자기 셸의 상부 부분이 생성된다(블록(1210)). 자기 셸의 상부 부분은, 블록(1202)에 설명된 바와 같이, 하부 부분을 생성하는 데 사용되는 것과 유사한 프로세스를 사용하여 형성된다. 상부 부분에 대한 형상을 확립하기 위해 하나 이상의 와이어를 둘러싸는 비도전성 재료가 자기 셸의 상부 부분을 생성하기 전에 에칭될 수 있다. 예를 들어, 도 6을 참조하면, 채널(605)을 생성하기 위해 채널이 비도전성 재료 내로 에칭될 수 있다. 상부 자기 셸은, 예를 들어, 철, 니켈, 코발트, 또는 다른 자성 물질과 같은 자성 재료의 하나 이상의 층을 사용하여 생성된다. 앞서 설명된 바와 같이, 상부 자화된 층은 도포 이전에 또는 생성된 후에 자화될 수 있다. 이 방법은 블록(1212)에서 종료된다.
도 12에서의 방법(1200)이 인덕터의 일 실시예를 제조하기 위한 예시적인 프로세스임에 유의한다. 동작들은 명확함을 위해 단순화되었다. 다른 실시예들에서, 보다 많거나 보다 적은 동작들이 포함될 수 있다.
특정 실시예들이 앞서 설명되었지만, 특정 특징과 관련하여 단일 실시예만이 설명된 경우에도, 이 실시예들은 본 개시내용의 범주를 제한하는 것으로 의도되지 않는다. 본 개시내용에 제공된 특징들의 예들은 달리 언급되지 않는 한 제한적인 것이 아니라 예시적인 것으로 의도된다. 상기의 설명은 본 개시내용의 이익을 취하는 본 기술분야의 통상의 기술자에게 명백할 것인 바와 같이 그러한 대안들, 수정들, 및 등가물들을 포괄하는 것으로 의도된다.
본 개시내용의 범주는, 본 명세서에서 다루어진 문제점들 중 임의의 것 또는 전부를 완화시키든 그렇지 않든 간에, 본 명세서에 (명시적으로 또는 묵시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 특징들의 임의의 그러한 조합에 대해 본 출원(또는 그에 대한 우선권을 주장하는 출원)의 심사 동안에 새로운 청구항들이 작성될 수 있다. 상세하게는, 첨부된 청구항들을 참조하면, 종속 청구항들로부터의 특징들은 독립 청구항들의 특징들과 조합될 수 있으며, 각자의 독립 청구항들로부터의 특징들은 첨부된 청구항들에 열거된 특정 조합들로만이 아니라 임의의 적절한 방식으로 조합될 수 있다.
Claims (20)
- 장치로서,
인덕터를 포함하고, 상기 인덕터는:
제1 와이어;
상기 제1 와이어에 평행한 제2 와이어;
상기 제1 와이어 및 상기 제2 와이어를 커버하는 비도전성 재료; 및
상기 비도전성 재료의 일부분을 커버하는 상부 부분 및 하부 부분을 포함하는 셸
을 포함하고, 상기 상부 부분 및 상기 하부 부분은 각각 적어도 하나의 자화된 층을 포함하고, 상기 셸의 상기 상부 부분의 단부들은 상기 셸의 상기 하부 부분의 단부들을 지나 연장되는, 장치. - 제1항에 있어서, 상기 셸의 상기 상부 부분 및 하부 부분의 부분들은 동일 평면에 있는, 장치.
- 제1항에 있어서, 상기 셸은 상기 상부 부분과 상기 하부 부분 사이에 갭들을 포함하고, 상기 갭들은 상기 셸의 길이에 대해 상기 제1 및 제2 와이어들에 평행하게 이어지는, 장치.
- 제1항에 있어서, 상기 셸의 상기 하부 부분은 제1 부분 및 제2 부분을 포함하고, 상기 셸의 상기 하부 부분의 상기 제1 부분과 상기 제2 부분 사이에는 상기 비도전성 재료가 커버되지 않은 갭이 존재하고, 상기 갭은 상기 셸의 길이에 대해 상기 제1 및 제2 와이어들에 평행하게 이어지는, 장치.
- 제1항에 있어서, 상기 셸의 상기 상부 부분은 복수의 자화된 층을 포함하고, 각각의 층은 비도전성 재료의 층에 의해 분리되는, 장치.
- 제5항에 있어서, 상기 복수의 자화된 층 중 제1 자화된 층의 자기장의 강도는 상기 제1 자화된 층보다 상기 제1 및 제2 와이어들에 더 가까운 상기 복수의 자화된 층 중 제2 자화된 층의 자기장의 강도보다 큰, 장치.
- 장치로서,
인덕터를 포함하고, 상기 인덕터는:
제1 와이어;
상기 제1 와이어에 평행한 제2 와이어;
상기 제1 와이어 및 상기 제2 와이어를 커버하는 비도전성 재료; 및
상기 비도전성 재료의 일부분을 커버하는 상부 부분 및 하부 부분을 포함하는 셸
을 포함하고, 상기 상부 부분 및 상기 하부 부분은 각각 적어도 하나의 자화된 층을 포함하고, 상기 셸의 상기 상부 부분의 단면은 상기 제1 와이어와 상기 제2 와이어 사이에 형성된 채널을 포함하고, 상기 셸의 상기 상부 부분의 단부들은 상기 셸의 상기 하부 부분의 단부들을 지나 연장되는, 장치. - 제7항에 있어서, 상기 채널은 상기 셸의 상기 상부 부분의 길이에 대해 상기 제1 및 제2 와이어들에 평행하게 이어지는, 장치.
- 제7항에 있어서, 상기 셸의 상기 상부 부분 및 하부 부분의 부분들은 동일 평면에 있는, 장치.
- 제7항에 있어서, 상기 셸의 상기 상부 부분은 복수의 자화된 층을 포함하고, 각각의 층은 비도전성 재료의 층에 의해 분리되는, 장치.
- 제10항에 있어서, 상기 복수의 자화된 층 중 제1 자화된 층의 자기장의 강도는 상기 제1 자화된 층보다 상기 제1 및 제2 와이어들에 더 가까운 상기 복수의 자화된 층 중 제2 자화된 층의 자기장의 강도보다 큰, 장치.
- 제7항에 있어서, 상기 셸은 상기 상부 부분과 상기 하부 부분 사이에 제1 갭을 포함하는, 장치.
- 장치로서,
제1 인덕터 - 상기 제1 인덕터는:
제1 와이어;
상기 제1 와이어에 평행한 제2 와이어;
상기 제1 와이어 및 상기 제2 와이어를 커버하는 제1 비도전성 재료; 및
상기 제1 비도전성 재료의 일부분을 둘러싸는 제1 상부 셸
을 포함하고, 상기 제1 상부 셸은 적어도 하나의 자화된 층을 포함함 -; 및
제2 인덕터 - 상기 제2 인덕터는:
제3 와이어;
상기 제3 와이어에 평행한 제4 와이어;
상기 제3 와이어 및 상기 제4 와이어를 커버하는 제2 비도전성 재료; 및
상기 제2 비도전성 재료의 일부분을 둘러싸는 제2 상부 셸
을 포함하고, 상기 제2 상부 셸은 적어도 하나의 자화된 층을 포함함 -
를 포함하고;
유도성 디바이스를 형성하기 위해 상기 제2 인덕터가 반전되어 상기 제1 인덕터의 하부 상에 부착되며, 상기 제1 와이어와 상기 제3 와이어는 서로 평행한, 장치. - 제13항에 있어서, 상기 제1 와이어는 상기 제3 와이어에 도전적으로(conductively) 커플링되고, 상기 제2 와이어는 상기 제 4 와이어에 도전적으로 커플링되는, 장치.
- 제14항에 있어서, 상기 도전적으로 커플링된 제1 와이어 및 제3 와이어의 단면은 상기 제2 및 제4 와이어들에 특정량의 유도성 커플링을 부여하는 형상을 형성하는, 장치.
- 제15항에 있어서, 상기 형상은 8각형인, 장치.
- 제13항에 있어서, 상기 제1 상부 셸의 단면은 상기 제1 와이어와 상기 제2 와이어 사이에 형성된 제1 채널을 포함하고, 상기 제2 상부 셸의 단면은 상기 제3 와이어와 상기 제4 와이어 사이에 형성된 제2 채널을 포함하는, 장치.
- 제13항에 있어서, 상기 제1 상부 셸 및 상기 제2 상부 셸은 각각 복수의 자화된 층을 포함하고, 각각의 층은 비도전성 재료의 층에 의해 분리되는, 장치.
- 제18항에 있어서, 상기 복수의 자화된 층 중 제1 자화된 층의 자기장의 강도는 상기 제1 자화된 층보다 상기 제1 및 제2 와이어들에 더 가까운 상기 복수의 자화된 층 중 제2 자화된 층의 자기장의 강도보다 큰, 장치.
- 제13항에 있어서, 상기 유도성 디바이스는 상기 제1 상부 셸과 상기 제2 상부 셸 사이에 갭들을 포함하고, 상기 갭들은 상기 제1 및 제2 상부 셸들의 길이에 대해 상기 제1 및 제2 와이어들에 평행하게 이어지는, 장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662398352P | 2016-09-22 | 2016-09-22 | |
| US62/398,352 | 2016-09-22 | ||
| PCT/US2017/048506 WO2018057227A1 (en) | 2016-09-22 | 2017-08-24 | Coupled inductor structures utilizing magnetic films |
| KR1020197005059A KR102163677B1 (ko) | 2016-09-22 | 2017-08-24 | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197005059A Division KR102163677B1 (ko) | 2016-09-22 | 2017-08-24 | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200118230A true KR20200118230A (ko) | 2020-10-14 |
| KR102380114B1 KR102380114B1 (ko) | 2022-03-30 |
Family
ID=59966820
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197005059A KR102163677B1 (ko) | 2016-09-22 | 2017-08-24 | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
| KR1020207028317A KR102380114B1 (ko) | 2016-09-22 | 2017-08-24 | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197005059A KR102163677B1 (ko) | 2016-09-22 | 2017-08-24 | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US11430606B2 (ko) |
| JP (2) | JP6801091B2 (ko) |
| KR (2) | KR102163677B1 (ko) |
| CN (1) | CN109643598A (ko) |
| DE (1) | DE112017004761T5 (ko) |
| GB (3) | GB2600069B (ko) |
| TW (2) | TWI657464B (ko) |
| WO (1) | WO2018057227A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3886126A4 (en) * | 2018-12-17 | 2021-12-22 | Huawei Technologies Co., Ltd. | THIN FILM COIL AND MANUFACTURING PROCESS FOR IT, INTEGRATED CIRCUIT AND TERMINAL DEVICE |
| JP7485505B2 (ja) | 2019-08-09 | 2024-05-16 | 日東電工株式会社 | インダクタ |
| JP7334558B2 (ja) * | 2019-09-25 | 2023-08-29 | 株式会社村田製作所 | インダクタ部品 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0935937A (ja) * | 1995-05-17 | 1997-02-07 | Alps Electric Co Ltd | インダクタンス素子 |
| JP2006303405A (ja) * | 2005-03-23 | 2006-11-02 | Sumida Corporation | インダクタ |
| US20080003760A1 (en) * | 2006-06-30 | 2008-01-03 | Gardner Donald S | Magnetic vias for inductors and transformers in integrated circuits |
| US20080003699A1 (en) * | 2006-06-30 | 2008-01-03 | Gardner Donald S | Laminated magnetic material for inductors in integrated circuits |
| JP2009033106A (ja) * | 2007-07-27 | 2009-02-12 | Taida Electronic Ind Co Ltd | 磁性素子の製造方法及び磁性素子 |
| JP2014175349A (ja) * | 2013-03-06 | 2014-09-22 | Murata Mfg Co Ltd | 積層インダクタ |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342725A (ja) * | 1993-06-02 | 1994-12-13 | Hitachi Ltd | ワイヤトランスおよびその製造方法並びにワイヤトランスを搭載した電源装置 |
| JP2683503B2 (ja) * | 1993-09-02 | 1997-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 磁性膜構造 |
| US5609946A (en) | 1995-10-03 | 1997-03-11 | General Electric Company | High frequency, high density, low profile, magnetic circuit components |
| JP3373350B2 (ja) * | 1996-02-16 | 2003-02-04 | 日本電信電話株式会社 | 磁性部品およびその製法 |
| US6683522B2 (en) * | 1999-02-24 | 2004-01-27 | Milli Sensor Systems & Actuators, Inc. | Planar miniature inductors and transformers |
| US6870456B2 (en) * | 1999-11-23 | 2005-03-22 | Intel Corporation | Integrated transformer |
| US6990725B2 (en) * | 2001-10-05 | 2006-01-31 | Fontanella Mark D | Fabrication approaches for the formation of planar inductors and transformers |
| CN1210729C (zh) * | 2002-10-30 | 2005-07-13 | 威盛电子股份有限公司 | 多层对称式电感 |
| WO2012166134A1 (en) | 2011-06-01 | 2012-12-06 | Analogic Corporation | Shielded power coupling device |
| US7307502B2 (en) * | 2003-07-16 | 2007-12-11 | Marvell World Trade Ltd. | Power inductor with reduced DC current saturation |
| JP4012526B2 (ja) * | 2004-07-01 | 2007-11-21 | Ｔｄｋ株式会社 | 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法 |
| KR100726262B1 (ko) | 2004-08-05 | 2007-06-08 | 스미다 코포레이션 | 자기 소자 |
| EP1770836B1 (de) * | 2005-09-29 | 2015-04-22 | OSRAM Opto Semiconductors GmbH | Laserdiodenvorrichtung, Laseranordnung mit mindestens einer Laserdiodevorrichtung und optisch gepumpter Laser |
| US20080157910A1 (en) | 2006-12-29 | 2008-07-03 | Park Chang-Min | Amorphous soft magnetic layer for on-die inductively coupled wires |
| US7468899B1 (en) * | 2007-01-09 | 2008-12-23 | National Semiconductor Corporation | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits |
| US20100283570A1 (en) * | 2007-11-14 | 2010-11-11 | Lavoie Adrien R | Nano-encapsulated magnetic particle composite layers for integrated silicon voltage regulators |
| US8102236B1 (en) * | 2010-12-14 | 2012-01-24 | International Business Machines Corporation | Thin film inductor with integrated gaps |
| US8717136B2 (en) * | 2012-01-10 | 2014-05-06 | International Business Machines Corporation | Inductor with laminated yoke |
| TWI627642B (zh) | 2012-08-21 | 2018-06-21 | 乾坤科技股份有限公司 | 可變耦合電感器 |
| CN103021625A (zh) | 2012-11-30 | 2013-04-03 | 芜湖国睿兆伏电子股份有限公司 | 一种大电流高频平面电感及其制作方法 |
| JP2014192185A (ja) | 2013-03-26 | 2014-10-06 | Shinshu Univ | 高周波回路基板 |
| CN104702234B (zh) * | 2013-12-10 | 2018-05-29 | 国家电网公司 | 一种适用于高压霍尔电压传感器的电磁干扰滤波器 |
| US9047890B1 (en) | 2013-12-30 | 2015-06-02 | International Business Machines Corporation | Inductor with non-uniform lamination thicknesses |
| BR112015029238A2 (pt) | 2014-12-24 | 2017-07-25 | Intel Corp | componentes passivos integrados em um encapsulamento de circuito integrado empilhado |
| CN204809004U (zh) * | 2015-07-15 | 2015-11-25 | 惠州市鑫感佳电子科技有限公司 | 扣合式低感大功率电感 |
| CN204857392U (zh) | 2015-08-05 | 2015-12-09 | 天津市鲲鹏电子有限公司 | 一种新型三相五柱大功率高频电抗器 |
-
2017
- 2017-08-24 CN CN201780053118.2A patent/CN109643598A/zh active Pending
- 2017-08-24 GB GB2200938.5A patent/GB2600069B/en active Active
- 2017-08-24 GB GB1900928.1A patent/GB2566880B/en active Active
- 2017-08-24 KR KR1020197005059A patent/KR102163677B1/ko active IP Right Grant
- 2017-08-24 KR KR1020207028317A patent/KR102380114B1/ko active IP Right Grant
- 2017-08-24 JP JP2019511928A patent/JP6801091B2/ja active Active
- 2017-08-24 WO PCT/US2017/048506 patent/WO2018057227A1/en active Application Filing
- 2017-08-24 US US16/335,075 patent/US11430606B2/en active Active
- 2017-08-24 GB GB2113995.1A patent/GB2596692B/en active Active
- 2017-08-24 DE DE112017004761.7T patent/DE112017004761T5/de active Pending
- 2017-08-31 TW TW106129797A patent/TWI657464B/zh active
- 2017-08-31 TW TW108104770A patent/TWI703587B/zh active
-
2020
- 2020-11-25 JP JP2020194865A patent/JP7171680B2/ja active Active
-
2022
- 2022-08-29 US US17/823,017 patent/US20220406522A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0935937A (ja) * | 1995-05-17 | 1997-02-07 | Alps Electric Co Ltd | インダクタンス素子 |
| JP2006303405A (ja) * | 2005-03-23 | 2006-11-02 | Sumida Corporation | インダクタ |
| US20080003760A1 (en) * | 2006-06-30 | 2008-01-03 | Gardner Donald S | Magnetic vias for inductors and transformers in integrated circuits |
| US20080003699A1 (en) * | 2006-06-30 | 2008-01-03 | Gardner Donald S | Laminated magnetic material for inductors in integrated circuits |
| JP2009033106A (ja) * | 2007-07-27 | 2009-02-12 | Taida Electronic Ind Co Ltd | 磁性素子の製造方法及び磁性素子 |
| JP2014175349A (ja) * | 2013-03-06 | 2014-09-22 | Murata Mfg Co Ltd | 積層インダクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190032474A (ko) | 2019-03-27 |
| GB202113995D0 (en) | 2021-11-17 |
| US20220406522A1 (en) | 2022-12-22 |
| GB2566880B (en) | 2022-01-12 |
| GB2600069A (en) | 2022-04-20 |
| JP7171680B2 (ja) | 2022-11-15 |
| JP2021048399A (ja) | 2021-03-25 |
| TW201921389A (zh) | 2019-06-01 |
| US20190221365A1 (en) | 2019-07-18 |
| US11430606B2 (en) | 2022-08-30 |
| GB201900928D0 (en) | 2019-03-13 |
| TWI657464B (zh) | 2019-04-21 |
| TWI703587B (zh) | 2020-09-01 |
| GB2600069B (en) | 2022-07-13 |
| DE112017004761T5 (de) | 2019-06-27 |
| GB2596692A (en) | 2022-01-05 |
| TW201814741A (zh) | 2018-04-16 |
| GB2596692B (en) | 2022-07-06 |
| KR102380114B1 (ko) | 2022-03-30 |
| JP2019530216A (ja) | 2019-10-17 |
| GB202200938D0 (en) | 2022-03-09 |
| WO2018057227A1 (en) | 2018-03-29 |
| CN109643598A (zh) | 2019-04-16 |
| JP6801091B2 (ja) | 2020-12-16 |
| KR102163677B1 (ko) | 2020-10-12 |
| GB2566880A (en) | 2019-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7171680B2 (ja) | 磁性膜を利用した結合インダクタ構造 | |
| US11309114B2 (en) | Stacked body and method of producing stacked body | |
| US10998130B2 (en) | Coil component having resin walls | |
| US10403431B2 (en) | Coil component, coil module, and method for manufacturing coil component | |
| KR101798370B1 (ko) | 코일 부품 | |
| KR101879176B1 (ko) | 코일 부품 | |
| US10643782B2 (en) | Magnetic component and power module | |
| KR101871657B1 (ko) | 코일 부품 및 그 제조 방법 | |
| JP7267641B2 (ja) | Ｍｅｍｓソレノイドインダクタ及びその製造方法 | |
| KR102463336B1 (ko) | 인덕터 어레이 | |
| CN105009236A (zh) | 基板内被耦式电感器结构 | |
| US10438736B2 (en) | Magnetic component and manufacturing method thereof | |
| KR101846817B1 (ko) | 코일 부품 | |
| US20170352458A1 (en) | Planar coil | |
| KR20160051695A (ko) | 코일 부품 및 그 제조 방법 | |
| KR101846150B1 (ko) | 코일 부품 | |
| CN114628108B (zh) | 线圈部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |