KR20200105751A - 미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법 - Google Patents

미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법 Download PDF

Info

Publication number
KR20200105751A
KR20200105751A KR1020200020753A KR20200020753A KR20200105751A KR 20200105751 A KR20200105751 A KR 20200105751A KR 1020200020753 A KR1020200020753 A KR 1020200020753A KR 20200020753 A KR20200020753 A KR 20200020753A KR 20200105751 A KR20200105751 A KR 20200105751A
Authority
KR
South Korea
Prior art keywords
pattern
substrate
metal
salt
carbon
Prior art date
Application number
KR1020200020753A
Other languages
English (en)
Other versions
KR102360405B1 (ko
Inventor
하루튠얀 아브틱
Original Assignee
혼다 기켄 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 혼다 기켄 고교 가부시키가이샤 filed Critical 혼다 기켄 고교 가부시키가이샤
Publication of KR20200105751A publication Critical patent/KR20200105751A/ko
Application granted granted Critical
Publication of KR102360405B1 publication Critical patent/KR102360405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

금속 다이칼코게나이드의 원자층의 패턴을 성장시키는 방법으로서, 이 방법은 기재(substrate)를 제공하는 단계, 기재 상에 탄소 나노구조체의 정렬된 패턴을 제공하는 단계, 탄소 나노구조체의 패턴의 제1 부분과 접촉하는 제1 금속 부분 및 탄소 나노구조체의 패턴의 제2 부분과 접촉하는 제2 금속 부분을 제공하는 단계, 기재 및 탄소 나노구조체의 패턴 상에 염 층을 침착시키는 단계, 탄소 나노구조체의 패턴을 저항 가열하여 기재로부터 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거하는 단계로서, 기재로부터 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거함으로써 기재 상에 염 패턴이 제공되는, 상기 단계; 및 염 패턴 상에 금속 다이칼코게나이드의 원자층을 성장시키는 단계를 포함하며, 금속 다이칼코게나이드의 원자층은 미리-결정된 폭을 각각 갖는 정렬된 패턴으로 제공된다. 본 발명의 방법에 따라 제조되는, 금속 다이칼코게나이드의 원자층의 패턴이 또한 개시된다.

Description

미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법{METHOD FOR DIRECT PATTERNED GROWTH OF ATOMIC LAYER METAL DICHALCOGENIDES WITH PRE-DEFINED WIDTH}
본 발명은 일반적으로 금속 다이칼코게나이드의 원자층의 패턴을 성장시키는 방법에 관한 것이다.
무어(Moore)의 산업 법칙(즉, 조밀한 집적 회로 내의 트랜지스터의 수는 약 2년마다 2배로 됨)을 고려하면, 계속되는 수요를 충족시키기 위해 전자장치를 계속 크기 조정(scaling)하는 것이 필수적이다. 그러나, 일반적으로 이용되는 리소그래피 공정은 마스크 해상도 문제(일반적으로 약 10 내지 15 nm) 및/또는 필요한 합성-후 처리(예를 들어, 다양한 물질을 사용한 코팅 및 다른 기재(substrate)로의 전사)에 의해 제한되며, 이는 불가피하게 단층의 오염 및 그의 내재하는 특성을 야기한다.
최근에, 금속 다이칼코게나이드의 원자층은, 특히 신세대 회로와 관련하여, 그의 유망한 광전자 및 촉매 특성으로 인해 강렬한 연구 대상이 되었다. 그러나, 현재의 수요에 바람직할 수 있는, 낮은 나노스케일의 폭을 갖는 단층 리본을 제조하는 신뢰성 있는 방법이 현재는 없다.
본 발명은 미리-결정된 폭, 특히 5 나노미터 미만의 폭을 갖는 금속 다이칼코게나이드, 특히 전이 금속 다이칼코게나이드의 원자층의 패턴을 성장시키는 방법에 관한 것이다. 본 방법은 기재를 제공하는 단계; 기재 상에 탄소 나노구조체의 정렬된 패턴을 제공하는 단계; 탄소 나노구조체의 패턴의 2개 이상의 개별 부분과 접촉하는 금속을 제공하는 단계; 기재 및 탄소 나노구조체의 패턴 상에 염 층을 침착시키는 단계; 탄소 나노구조체의 패턴을 저항 가열하여 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거하는 단계로서, 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거함으로써 잔류 염 층에 상응하는 염 패턴이 제공되는, 상기 단계; 및 염 패턴 상에 금속 다이칼코게나이드의 원자층을 성장시키는 단계
를 포함할 수 있으며; 금속 다이칼코게나이드의 원자층은 미리-결정된 폭을 갖는 정렬된 패턴으로 제공된다.
본 발명은 또한 본 명세서에 기재된 바와 같은 방법에 의해 제공되는 금속 다이칼코게나이드의 패턴 및 이의 사용 방법에 관한 것이다.
도 1은 본 발명의 태양에 따른, 탄소 나노구조체의 정렬된 스트립이 침착된 예시적인 기재를 나타낸다.
도 2는 본 발명의 태양에 따른, 탄소 나노구조체의 패턴의 2개 이상의 개별 부분과 접촉하여 제공되는 금속의 예를 나타낸다.
도 3은 본 발명의 태양에 따른, 기재 및 탄소 나노구조체의 패턴 상에 침착된 염 층의 예를 나타낸다.
도 4는 본 발명의 태양에 따른 전기 회로망을 나타낸다.
도 5는 본 발명의 태양에 따른, 기재 재료의 패턴 및 금속 다이칼코게나이드의 원자층의 패턴을 갖는 기재를 나타낸다.
도 6a는 본 발명의 태양에 따른, 탄소 나노구조체의 정렬된 패턴을 성장시키는 예시적인 방법을 나타낸다.
도 6b는 본 발명의 태양에 따른, 탄소 나노구조체의 정렬된 패턴을 성장시키는 예시적인 방법을 나타낸다.
본 발명은 미리-결정된 폭, 특히 5 나노미터 미만의 폭을 갖는 금속 다이칼코게나이드, 특히 전이 금속 다이칼코게나이드의 원자층의 패턴을 성장시키는 방법에 관한 것이다. 본 방법은 기재를 제공하는 단계; 기재 상에 탄소 나노구조체의 정렬된 패턴을 제공하는 단계; 탄소 나노구조체의 패턴의 2개 이상의 개별 부분과 접촉하는 금속을 제공하는 단계; 기재 및 탄소 나노구조체의 패턴 상에 염 층을 침착시키는 단계; 탄소 나노구조체의 패턴을 저항 가열하여 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거하는 단계로서, 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거함으로써 잔류 염 층에 상응하는 염 패턴이 제공되는, 상기 단계; 및 염 패턴 상에 금속 다이칼코게나이드의 원자층을 성장시키는 단계
를 포함할 수 있으며; 금속 다이칼코게나이드의 원자층은 미리-결정된 폭을 갖는 정렬된 패턴으로 제공된다. 본 발명은 또한 본 명세서에 기재된 바와 같은 방법에 의해 제공되는 금속 다이칼코게나이드의 패턴 및 이의 사용 방법에 관한 것이다.
본 방법은 기재를 제공하는 단계를 포함할 수 있다. 일부 태양에 따르면, 기재는 본 명세서에 기재된 바와 같은 방법에 따라 사용하기에 적합한 임의의 불활성 재료일 수 있다. 본 발명에 따라 유용한 기재의 예에는 SiO2, Si, c-사파이어, 플루오로플로고파이트 운모(fluorophlogopite mica), SrTiO3, h-BN, 또는 이들의 조합을 포함하거나 그로 이루어진 기재가 포함되지만 이로 한정되지 않는다. SiO2 기재가 본 명세서에서 예시적인 기재로서 기술되는 경우, 임의의 적합한 기재가 그에 더하여 또는 그 대신에 사용될 수 있음이 이해되어야 한다.
본 방법은 기재 상에 탄소 나노구조체의 정렬된 패턴을 제공하는 단계를 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "패턴"은 재료의 구성된 형상을 지칭한다. 일부 태양에 따르면, 탄소 나노구조체의 정렬된 패턴은, 대안적으로 본 명세서에서 "밴드" 또는 "리본"으로 지칭되는, 탄소 나노구조체의 정렬된 "스트립"을 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "정렬된"은 2개 이상의 패턴이 그들 사이에 대략 일정한 간격을 제공하도록 배향된 정렬을 지칭한다. 예를 들어, 도 1은 탄소 나노구조체의 정렬된 스트립(12)이 침착된, SiO2 기재와 같은 기재(11)를 도시한다. 일부 태양에 따르면, 탄소 나노구조체의 정렬된 스트립(12)은 기재(11)의 대략 제1 단부(16)로부터 기재(11)의 대략 제2 단부(17)까지 연장되도록 제공될 수 있다. 도 1에 도시된 바와 같이, 제1 스트립(121)과 제2 스트립(122) 사이의 거리(15)가 기재의 길이(13)를 따라 대략 일정하도록, 탄소 나노구조체의 정렬된 스트립(12)의 제1 스트립(121)이 정렬된 스트립의 제2 스트립(122)과 정렬된다. 일부 태양에 따르면, 패턴은 수평으로 정렬될 수 있다. 본 발명과 관련하여, 그리고 특히 도 1과 관련하여 용어 "수평"은 단지 기재의 길이(13), 즉 기재의 폭(14)보다 큰 치수를 지칭하는 것으로 이해되어야 한다. 그러나, 용어 "수평", "수직", "길이", 및 "폭"은 공간에서 탄소 나노구조체의 패턴 및/또는 기재의 배향을 반드시 제한하는 것은 아니다. 본 명세서의 도면은 폭(14)보다 큰 길이(13)를 갖는 직사각형 형상을 갖는 예시적인 기재를 도시하지만, 이 기재는 다각형 형상(삼각형, 정사각형, 오각형, 육각형 등), 타원형 형상(원형, 난형 등), 및 이들의 조합을 포함하지만 이로 한정되지 않는, 본 명세서에 기재된 바와 같은 방법과 함께 사용하기에 허용가능한 임의의 형상을 가질 수 있는 것으로 또한 이해되어야 한다.
본 명세서에 사용되는 바와 같이, 용어 "나노구조체"는 나노스케일의 적어도 하나의 치수, 즉 적어도 약 0.1 내지 100 nm의 치수를 갖는 구조체를 지칭한다. "나노구조체"에는 나노시트, 나노튜브, 나노입자(예를 들어, 다면체 나노입자), 나노스피어, 나노와이어, 나노큐브, 및 이들의 조합이 포함되지만 이로 한정되지 않는 것으로 이해되어야 한다. 나노시트는 나노스케일의 두께를 갖는 시트를 포함할 수 있다. 나노튜브는 나노스케일의 직경을 갖는 튜브를 포함할 수 있다. 나노입자는, 각각의 공간 치수가 나노스케일인 입자를 포함할 수 있다. 일부 태양에 따르면, 탄소 나노구조체는 단일벽 나노튜브(SWNT), 다중벽 나노튜브(MWNT), 및 이들의 조합을 포함하지만 이로 한정되지 않는, 구리 나노튜브를 포함할 수 있다. SWNT 및/또는 MWNT는 직경이 약 0.1 내지 100 nm, 선택적으로 약 0.1 내지 50 nm, 선택적으로 약 0.1 내지 25 nm, 선택적으로 약 0.1 내지 10 nm, 선택적으로 약 0.1 내지 5 nm, 및 선택적으로 약 1 nm일 수 있다. 화학 증착(CVD)을 포함하지만 이로 한정되지 않는, 본 발명과 조화를 이루는 당업계에 공지된 임의의 수단에 의해, 탄소 나노구조체의 정렬된 패턴이 기재 상에 제공될 수 있음이 이해되어야 한다. 예를 들어, 기재 상에 촉매 입자의 콜로이드성 분산물을 제공하고, CVD에 의해 그 상에 탄소 나노구조체를 성장시킴으로써, 및/또는 기재 상에 촉매 전구체 입자의 콜로이드성 분산물을 제공하고, 촉매 전구체 입자를 가열하여 촉매 입자를 형성하고, CVD에 의해 그 상에 탄소 나노구조체를 성장시킴으로써, 기재 상에 탄소 나노구조체의 정렬된 패턴이 제공될 수 있다.
도 6a는 본 명세서에 기재된 바와 같은 탄소 나노구조체의 정렬된 패턴을 성장시키는 예시적인 방법을 나타낸다. 특히, 도 6a는 촉매 입자(62)가 기재(61)의 제1 단부(63) 근처에 제공되어 있는 기재(61)를 도시한다. 이러한 예에서, 선택적으로 불활성 가스와 같은 캐리어 가스와 함께 탄소 공급원 가스가 제공될 수 있다. 탄소 공급원 및/또는 불활성 가스는 탄소 나노구조체(64)의 성장이 선택된 방향으로, 예를 들어 기재(61)의 제2 단부(65)를 향하여 진행되기에 충분한 유량으로 제공될 수 있다. 충분한 유량의 예에는 1000 sccm 이상, 선택적으로 2000 sccm 이상, 및 선택적으로 3000 scm 이상이 포함되지만 이로 한정되지 않는다. 이러한 방식으로, 탄소 나노구조체(64)의 정렬된 패턴이 제공될 수 있으며, 이들 패턴은 기재(61)의 제1 단부(63)로부터 기재(61)의 제2 단부(65)까지 연장된다. 각각의 촉매 입자(62) 상에 하나의 나노구조체가 성장할 수 있는 것으로 이해되어야 한다. 대안적으로, 각각의 촉매 입자(62) 상에 2개 이상의 나노구조체가 성장할 수 있다.
도 6b는 본 명세서에 기재된 바와 같은 탄소 나노구조체의 정렬된 패턴을 성장시키는 다른 예시적인 방법을 나타낸다. 도 6a에 도시된 예와 유사하게, 도 6b에 도시된 예는 기재(61)의 제1 단부(63) 근처에 촉매(66)를 제공하는 것을 포함할 수 있다. 도 6b에 도시된 바와 같이, 촉매(66)는 촉매 재료의 박막 스트립, 예를 들어 약 5 내지 20 nm의 두께를 갖는 필름을 포함할 수 있다. 이어서, 촉매 재료(66)의 박막 스트립은, 도 6a에 도시된 촉매 입자(62)와 유사한, 별개의 촉매 입자(62)를 제공하도록 불활성 환경에서 열처리를 거칠 수 있다. 이어서, 본 방법은 도 6a와 관련하여 기술된 바와 같이 진행될 수 있는데, 즉 탄소 나노구조체(64)의 성장이 선택된 방향으로, 예를 들어 기재의 제2 단부(65)를 향하여 진행되기에 충분한 유량으로 탄소 공급원 가스 및 선택적으로 캐리어 가스가 제공될 수 있다.
일부 태양에 따르면, 본 명세서에 기재된 바와 같이 기재 상에 촉매 재료의 박막 스트립을 제공하기 위해 마스크가 사용될 수 있다. 이 예에서, 마스크는 제거될 수 있고, 촉매 재료의 박막 스트립은 본 명세서에 기재된 바와 같은 열처리를 거쳐 촉매 입자를 제공할 수 있다. 추가적으로 또는 대안적으로, 기재 상에 촉매 재료 및/또는 촉매 입자의 박막 스트립을 제공하기 위해 리소그래피 공정이 사용될 수 있다.
본 발명에 따라 유용한 탄소 공급원의 예에는 탄화수소, 알코올, 에스테르, 케톤, 방향족, 알데하이드, 및 이들의 조합이 포함되지만 이로 한정되지 않는다. 예를 들어, 탄소 공급원은 자일렌, 프로판, 부탄, 부텐, 에틸렌, 에탄올, 일산화탄소, 부타디엔, 펜탄, 펜텐, 메탄, 에탄, 아세틸렌, 이산화탄소, 나프탈렌, 헥산, 사이클로헥산, 벤젠, 메탄올, 프로판올, 프로필렌, 상업적 연료 가스(예를 들어, 액화 석유 가스, 천연 가스 등), 및 이들의 조합으로부터 선택될 수 있다.
본 발명에 따라 유용한 불활성 가스의 예에는 헬륨(He), 라돈(Rd), 네온(Ne), 아르곤(Ar), 제논(Xe), 질소(N), 및 이들의 조합을 포함하는 가스가 포함되지만 이로 한정되지 않는다.
본 명세서에 기재된 바와 같은 촉매 재료는 Fe, Ni, Co, Mo, Cu, Pt, Pd, Ru, Au, Ag, W 및 이들의 합금을 함유하는 재료를 포함하는, 본 발명에 따른 용도와 조화를 이루는 당업계에 공지된 임의의 촉매일 수 있다.
본 방법은 탄소 나노구조체의 패턴의 2개 이상의 개별 부분과 접촉하는 금속을 제공하는 단계를 포함할 수 있다. 일부 태양에 따르면, 금속은 마스크(예를 들어, 탄소 나노구조체의 패턴의 2개 이상의 개별 부분만을 노출시키는 마스크) 및/또는 리소그래피 공정을 사용하여 제공될 수 있다. 본 발명에 따른 금속은, 본 명세서에 기재된 바와 같이, 적어도 전압원 및 탄소 나노구조체와 전기 회로망을 형성할 수 있는 금속을 포함할 수 있다. 본 발명에 따라 유용한 금속의 예에는 니켈(Ni), 티타늄(Ti), 구리(Cu), 금(Au), 및 이들의 조합이 포함되지만 이로 한정되지 않는다.
도 2는 탄소 나노구조체의 패턴의 2개 이상의 개별 부분과 접촉하여 제공되는 금속의 예를 나타낸다. 특히, 도 2는, 도 1과 관련하여 기술된 바와 같이, 탄소 나노구조체의 정렬된 스트립(12)이 침착된 기재(11)를 나타낸다. 도 2는 서로 개별적인 제1 금속 부분(21) 및 제2 금속 부분(22)을 추가로 나타낸다. 도 2에 도시된 바와 같이, 제1 금속 부분(21) 및 제2 금속 부분(22) 둘 모두는, 예를 들어, 각각 기재(11)의 제1 단부(16) 및 제2 단부(17)에서 또는 그 근처에서, 탄소 나노구조체의 정렬된 스트립(12)과 접촉한다. 제1 금속 부분(21) 및 제2 금속 부분(22)은, 둘 모두가 본 명세서에 기재된 바와 같은 적어도 하나의 금속을 포함하는 한, 동일하거나 상이한 금속을 포함할 수 있는 것으로 이해되어야 한다. 제1 금속 부분(21) 및 제2 금속 부분(22) 중 하나 또는 둘 모두에는 본 명세서에 기재된 바와 같은, 전압원, 금속 부분, 및 탄소 나노구조체와 전기 회로망을 형성할 수 있는 배선(23)이 추가로 제공될 수 있다. 이 배선은 본 명세서에 기재된 바와 같은 금속을 포함할 수 있으며, 이는 제1 금속 부분(21) 및/또는 제2 금속 부분(22)에 의해 포함되는 금속(들)과 동일하거나 상이할 수 있다.
본 방법은 기재 및 탄소 나노구조체의 패턴 상에 염을 침착시키는 단계를 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "염"은 양이온(들) 및 음이온(들)을 갖는 전기적으로 중성인 이온 화합물을 지칭한다. 본 발명에 따라 유용한 염의 예에는 나트륨 염 및 칼륨 염, 예를 들어 NaBr, NaCl, KBr, KCl, 및 이들의 조합이 포함되지만 이로 한정되지 않는다. NaBr이 본 명세서에서 예시적인 염으로서 사용되지만, 임의의 적합한 염이 그에 더하여 또는 그 대신에 사용될 수 있음이 이해되어야 한다.
도 3은 기재 및 탄소 나노구조체의 패턴 상에 침착된 염 층의 예를 나타낸다. 특히, 도 3은, 도 1 및 도 2와 관련하여 기술된 바와 같이, 탄소 나노구조체의 정렬된 스트립(12)이 침착된 기재(11)를 나타낸다. 도 3은 기재 및 탄소 나노구조체의 패턴(12)의 일부분을 덮는 염 층(31)을 추가로 나타낸다. 일부 태양에 따르면, 이 염 층은 기재(11) 및/또는 탄소 나노구조체의 패턴(12)의 표면적의 약 50% 이상, 선택적으로 약 60% 이상, 선택적으로 약 70% 이상, 선택적으로 약 80% 이상, 선택적으로 약 90% 이상, 및 선택적으로 약 100% 이상을 덮을 수 있다. 열 침착을 포함하지만 이로 한정되지 않는, 본 발명과 조화를 이루는 당업계에 공지된 임의의 수단에 의해 염 층이 기재 및/또는 탄소 나노구조체의 패턴 상에 제공됨에 이해되어야 한다.
본 방법은 탄소 나노구조체의 패턴을 저항 가열하여 탄소 나노구조체의 패턴 및 그 상에 침착된 염 층의 부분을 제거하는 단계를 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "저항 가열"은 도체를 통한 전류의 통과가 열을 생성하는 공정을 지칭한다. 일부 태양에 따르면, 저항 가열은 본 명세서에 기재된 구성요소들 중 하나 이상에 의해 구성되는 전기 회로망을 형성함으로써 수행될 수 있다. 예를 들어, 도 4는 본 명세서에 기재된 바와 같은, 전압원(41), 금속 부분(21, 22), 배선(23), 및 탄소 나노구조체(도 4에는 도시되지 않음)에 의해 형성된 전기 회로망을 나타낸다. 전류가 전기 회로망을 통해 흐를 때, 열이 발생될 수 있으며, 이는 예컨대 탄소 나노구조체의 패턴의 일부 또는 전부를 에칭함으로써, 탄소 나노구조체의 패턴 및 그 상에 침착된 염(예를 들어, 도 3에 도시된 바와 같이 탄소 나노구조체의 패턴(12) 및 그 상에 침착된 염 층(31)의 부분)을 제거한다. 본 명세서에 사용되는 바와 같이, 용어 "에칭"은 재료를 부식시키는 공정을 지칭한다. 예를 들어, 탄소 나노구조체의 에칭은, 탄소 나노구조체의 부식을 야기하는, 산소의 존재 하에서의 저항 가열을 통한 탄소 나노구조체의 산화를 포함할 수 있다. 다른 예에서, 탄소 나노구조체의 에칭은 진공 또는 불활성 분위기에서의 탄소 나노구조체의 분해 및/또는 증발을 포함할 수 있다. 일부 태양에 따르면, 본 방법은 탄소 나노구조체의 완전한 에칭이 달성되도록, 즉, 탄소 나노구조체의 패턴의 약 90% 이상, 선택적으로 약 95% 이상, 및 선택적으로 약 100% 이상이 제거되도록 탄소 나노구조체의 패턴을 저항 가열하는 단계를 포함할 수 있다.
도 4에 도시된 바와 같이, 저항 가열의 결과로서, 탄소 나노구조체의 패턴 및 그 상에 침착된 염(예를 들어, 도 3에 도시된 바와 같이 탄소 나노구조체의 패턴(12) 및 그 상에 침착된 염 층(31)의 부분)의 거의 대부분이 제거될 수 있다. 그 결과, 기재 재료의 패턴(42)이 드러날 수 있다. 기재 재료의 패턴(42)은 저항성 가열 동안 제거되는 탄소 나노구조체의 패턴에 상응하는 것으로 이해되어야 한다. 도 4에 도시된 바와 같이, 기재(11)는 또한 그 상에 염의 패턴(43)을 포함할 수 있다. 염의 패턴(43)은 도 3과 관련하여 기술된 바와 같은 잔류 염 층(31), 즉 저항 가열 동안 제거되지 않은 염 층(31)의 부분에 상응하는 것으로 이해되어야 한다. 따라서, 염의 패턴은 저항성 가열 동안 제거된 탄소 나노구조체의 패턴(12)에 상응할 수 있으며, 특히, 본 방법의 이전 단계들에서 탄소 나노구조체의 패턴(12)에 의해 덮이지 않은 기재(11)의 영역에 상응할 수 있다.
탄소 나노구조체의 패턴(12)이 스트립을 포함하는 경우, 염의 패턴(43)은 탄소 나노구조체의 패턴(12)들 사이의 거리에 상응하는 폭을 갖는 스트립을 포함할 것임이 이해되어야 한다. 예를 들어, 도 4는 폭(44)을 갖는 염의 스트립(45)을 나타낸다. 이러한 폭은 도 1에 도시된 제1 스트립(121)과 제2 스트립(122) 사이의 거리(15)에 상응할 수 있다. 따라서, 도 4에 도시된 바와 같이, 염의 패턴(43)은 본 명세서에 기재된 바와 같은 정렬된 "스트립"을 포함할 수 있으며, 여기서 각각의 스트립은 미리-결정된 폭을 갖는다. 일부 태양에 따르면, 각각의 염 스트립의 폭은 약 50 nm 이하, 선택적으로 약 25 nm 이하, 선택적으로 약 10 nm 이하, 선택적으로 약 7 nm 이하, 선택적으로 약 5 nm 이하, 및 선택적으로 약 1 nm 이하일 수 있다.
본 방법은 염의 패턴 상에서 금속 다이칼코게나이드의 원자층을 성장시키는 단계를 추가로 포함할 수 있다. 본 발명에 따라 유용한 금속 다이칼코게나이드의 예에는 이황화몰리브덴(MoS2), 이셀레늄화몰리브덴(MoSe2), 이황화텅스텐(WS2), 및 이들의 조합이 포함되지만 이로 한정되지 않는다. 금속 다이칼코게나이드의 원자층은 본 발명과 조화를 이루는 당업계에 공지된 임의의 수단에 의해 염의 패턴 상에서 성장될 수 있다. 예를 들어, 금속 다이칼코게나이드의 원자층은 염의 패턴 상에 금속 산화물 및 칼코겐을 열적으로 동시-침착(co-deposit)시킴으로써 염의 패턴 상에서 성장될 수 있다. 예를 들어, 금속 다이칼코게나이드가 MoS2를 포함하는 경우에, 이산화몰리브덴(MoO2)이 염의 패턴 상에 황(S)과 함께 열적으로 동시-침착될 수 있다. 본 명세서에 기재된 바와 같은 금속 산화물로서 이산화텅스텐(WO2) 및/또는 삼산화텅스텐(WO3)을 사용하고/하거나 본 명세서에 기재된 바와 같은 칼코겐으로서 셀레늄(Se)을 사용함으로써, 금속 다이칼코게나이드는 WS2 및/또는 MoSe2를 포함할 수 있다.
일부 태양에 따르면, 금속 다이칼코게나이드의 원자층은, 개시 내용이 전체적으로 본 명세서에 참고로 포함된, 2018년 12월 12일자로 출원된 미국 특허 출원 제16/217,845호에 기재된 방법에 따라 염의 패턴 상에서 성장될 수 있다. 미국 특허 출원 제16/217,845호는 본 명세서에 기재된 바와 같은 금속 다이칼코게나이드의 원자층의 적어도 일부분을 제공하는 데 사용될 수 있는 예시적인 재료를 추가로 개시한다는 것이 이해되어야 한다.
금속 다이칼코게나이드의 원자층의 패턴은 원자층이 상부에서 성장되는 염 패턴에 상응할 것임이 이해되어야 한다. 예를 들어, 도 5는 도 4에 도시된 바와 같은 기재(11), 즉 저항 가열 동안 드러난 기재 재료의 패턴(42)을 갖는 기재(11)를 나타낸다. 도 5는 또한 염의 패턴(도시되지 않음) 상에 성장된 금속 다이칼코게나이드의 원자층의 패턴(51)을 나타낸다. 금속 다이칼코게나이드의 원자층의 패턴(51)은 도 4에 도시된 바와 같은 염의 패턴(43)에 상응할 수 있고, 특히 본 명세서에 기재된 바와 같은 정렬된 "스트립"을 포함할 수 있으며, 여기서 각각의 스트립은 미리-결정된 폭을 갖는다. 일부 태양에 따르면, 각각의 스트립의 폭은 약 50 nm 이하, 선택적으로 약 25 nm 이하, 선택적으로 약 10 nm 이하, 선택적으로 약 7 nm 이하, 선택적으로 약 5 nm 이하, 및 선택적으로 약 1 nm 이하일 수 있다.
본 발명은 또한 본 명세서에 기재된 바와 같이, 미리-결정된 폭을 갖는 금속 다이칼코게나이드의 원자층의 패턴에 관한 것이다. 특히, 금속 다이칼코게나이드의 원자층의 패턴은 MoS2, MoSe2, WS2, 또는 이들의 조합의 리본을 포함할 수 있으며, 여기서 각각의 리본은 폭이 약 50 nm 이하, 선택적으로 약 25 nm 이하, 선택적으로 약 10 nm 이하, 선택적으로 약 7 nm 이하, 선택적으로 약 5 nm 이하, 및 선택적으로 약 1 nm 이하이다. 본 발명은 또한 본 명세서에 기재된 바와 같은 금속 다이칼코게나이드의 원자층의 패턴을 포함하는 회로에 관한 것이다.
본 명세서에 사용되는 바와 같이, 용어 "약"은 당업자에 의해 이해되는 바와 같이 ~에 가까운 것으로 정의된다. 비제한적인 일 실시 형태에서, 용어 "약"은 10% 이내, 바람직하게는 5% 이내, 더욱 바람직하게는 1% 이내, 가장 바람직하게는 0.5% 이내인 것으로 정의된다.
이러한 기재된 설명은 예를 사용하여, 바람직한 실시 형태를 비롯한 본 발명을 개시하며, 또한 임의의 디바이스 또는 시스템을 제조하고 사용하는 것 및 임의의 포함된 방법을 수행하는 것을 비롯하여, 당업자가 본 발명을 실시할 수 있게 한다. 본 발명의 특허받을 수 있는 범위는 청구범위에 의해 한정되며, 당업자에게 발생하는 다른 예를 포함할 수 있다. 그러한 다른 예는, 청구범위의 문자 언어와 상이하지 않은 구조 요소를 갖는 경우 또는 청구범위의 문자 언어와 거의 차이가 없는 등가의 구조 요소를 포함하는 경우, 청구범위의 범주 내에 있는 것으로 의도된다. 기술된 다양한 실시 형태로부터의 태양 및 각각의 이러한 태양에 대한 다른 공지된 등가물은 본 출원의 원리에 따라 추가의 실시 형태 및 기술을 구성하기 위해 당업자에 의해 혼합 및 매칭될 수 있다.
본 명세서에 기술된 태양이 상기에 약술된 예시적인 태양과 함께 기술되었지만, 공지되어 있든 또는 현재 예측되지 않거나 예측되지 않을 수 있든, 다양한 대안, 수정, 변형, 개선, 및/또는 실질적인 등가물이 당업자에게 명백할 수 있다. 따라서, 상기에 기술된 바와 같은 예시적인 태양은 예시적인 것으로 의도되며, 제한하고자 하는 것은 아니다. 본 발명의 사상 및 범주로부터 벗어남이 없이 다양한 변경이 이루어질 수 있다. 따라서, 본 발명은 모든 공지된 또는 이후 개발되는 대안, 수정, 변형, 개선, 및/또는 실질적인 등가물을 포함하고자 의도된다.
단수형의 요소에 대한 언급은 구체적으로 그렇게 언급되지 않는 한 "오직 하나만"을 의미하는 것이 아니라, 오히려 "하나 이상"을 의미하는 것으로 의도된다. 당업자에게 공지되어 있거나 나중에 공지될 본 개시 내용 전반에 걸쳐 기술된 다양한 태양의 요소에 대한 모든 구조적 및 기능적 등가물은 본 명세서에 명백히 참고로 포함된다. 더욱이, 본 명세서에 개시된 어떤 것도 공공에 헌납되는 것으로 의도되지 않는다.
또한, 단어 "예"는 본 명세서에서 "예, 경우, 또는 예시의 역할을 하는"을 의미하도록 사용된다. "예"로서 본 명세서에 기술된 임의의 태양이 반드시 다른 태양에 비해 바람직하거나 유리한 것으로 해석되어야 하는 것은 아니다. 달리 구체적으로 언급되지 않는 한, 용어 "일부"는 하나 이상을 지칭한다. "A, B, 또는 C 중 적어도 하나", "A, B 및 C 중 적어도 하나", 및 "A, B, C, 또는 이들의 임의의 조합"과 같은 조합은 A, B, 및/또는 C의 임의의 조합을 포함하며, 다수의 A, 다수의 B, 또는 다수의 C를 포함할 수 있다. 구체적으로, "A, B, 또는 C 중 적어도 하나", "A, B 및 C 중 적어도 하나", 및 "A, B, C, 또는 이들의 임의의 조합"과 같은 조합은 A 단독, B 단독, C 단독, A와 B, A와 C, B와 C, 또는 A와 B와 C일 수 있으며, 여기서 임의의 그러한 조합은 A, B, 또는 C의 하나 이상의 구성원 또는 구성원들을 포함할 수 있다.
더욱이, 본 출원 전체에 걸친 모든 참고 문헌, 예를 들어 발행 또는 승인된 특허 또는 등가물을 포함하는 특허 문헌; 특허 출원 공보; 및 비특허 문헌 문서 또는 다른 출처 자료는 개별적으로 참고로 포함된 것처럼 본 명세서에 전체적으로 참고로 포함된다.

Claims (24)

  1. 금속 다이칼코게나이드의 원자층의 패턴을 성장시키는 방법으로서, 상기 방법은
    기재(substrate)를 제공하는 단계;
    상기 기재 상에 탄소 나노구조체의 정렬된 패턴을 제공하는 단계;
    상기 탄소 나노구조체의 패턴의 제1 부분과 접촉하는 제1 금속 부분 및 상기 탄소 나노구조체의 패턴의 제2 부분과 접촉하는 제2 금속 부분을 제공하는 단계;
    상기 기재 및 상기 탄소 나노구조체의 패턴 상에 염 층을 침착시키는 단계;
    상기 탄소 나노구조체의 패턴을 저항 가열하여 상기 기재로부터 상기 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거하는 단계로서, 상기 기재로부터 상기 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거함으로써 상기 기재 상에 염 패턴이 제공되는, 상기 단계; 및
    상기 염 패턴 상에 금속 다이칼코게나이드의 원자층을 성장시키는 단계
    를 포함하며;
    상기 금속 다이칼코게나이드의 원자층은 미리-결정된 폭을 각각 갖는 정렬된 패턴으로 제공되는, 방법.
  2. 제1항에 있어서, 상기 기재는 SiO2를 포함하는, 방법.
  3. 제1항에 있어서, 상기 탄소 나노구조체의 패턴은 탄소 나노구조체의 스트립을 포함하는, 방법.
  4. 제1항에 있어서, 상기 탄소 나노구조체는 탄소 나노튜브를 포함하는, 방법.
  5. 제1항에 있어서, 상기 제1 금속 부분 및/또는 상기 제2 금속 부분은 Ti, Cu, Au, 및 이들의 조합으로 이루어진 군으로부터 선택되는 금속을 포함하는, 방법.
  6. 제1항에 있어서, 상기 염 층은 NaBr을 포함하는, 방법.
  7. 제1항에 있어서, 상기 탄소 나노구조체의 패턴을 저항 가열하여 상기 기재로부터 상기 탄소 나노구조체의 패턴 및 그 상에 침착된 염을 제거하는 단계는
    전압원, 상기 제1 금속 부분, 상기 제2 금속 부분, 금속 배선, 및 상기 탄소 나노구조체의 패턴으로부터 형성되는 전기 회로망을 제공하는 단계; 및
    상기 전기 회로망을 통해 전류가 흐르게 하여 상기 탄소 나노구조체의 패턴의 적어도 일부분을 에칭하는 단계를 포함하는, 방법.
  8. 제7항에 있어서, 상기 탄소 나노구조체의 패턴 및 그 상에 침착된 염의 약 100%가 저항 가열을 통해 상기 기재로부터 제거되는, 방법.
  9. 제7항에 있어서, 상기 금속 배선은 Ti, Cu, Au, 및 이들의 조합으로 이루어진 군으로부터 선택되는 금속을 포함하는, 방법.
  10. 제1항에 있어서, 상기 염 패턴은 염 스트립을 포함하는, 방법.
  11. 제1항에 있어서, 상기 염 스트립의 각각은 폭이 약 5 nm 이하인, 방법.
  12. 제1항에 있어서, 상기 염 패턴 상에서 상기 금속 다이칼코게나이드의 원자층을 성장시키는 단계는 상기 염 패턴 상에 금속 산화물 및 칼코겐을 열적으로 동시-침착(co-deposit)시키는 단계를 포함하는, 방법.
  13. 제12항에 있어서, 상기 금속 산화물은 이산화텅스텐, 삼산화텅스텐, 이산화몰리브덴, 및 이들의 조합으로 이루어진 군으로부터 선택되고,
    상기 칼코겐은 셀레늄, 황, 및 이들의 조합으로 이루어진 군으로부터 선택되는, 방법.
  14. 제13항에 있어서, 상기 금속 다이칼코게나이드의 원자층은 이황화몰리브덴을 포함하는, 방법.
  15. 제1항에 있어서, 상기 미리-결정된 폭은 약 5 nm 이하인, 방법.
  16. 제1항에 있어서, 상기 금속 다이칼코게나이드의 원자층의 상기 정렬된 패턴은 상기 금속 다이칼코게나이드의 원자층의 리본을 포함하는, 방법.
  17. 제1항의 방법에 따라 제조되는, 금속 다이칼코게나이드의 원자층의 패턴.
  18. 미리-결정된 폭을 갖는 금속 다이칼코게나이드의 원자층의 패턴으로서, 상기 패턴은 리본을 포함하고, 상기 미리-결정된 폭은 약 5 nm 이하인, 금속 다이칼코게나이드의 원자층의 패턴.
  19. 제18항에 있어서, 이황화몰리브덴, 다이셀레나이드, 이황화텅스텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 금속 다이칼코게나이드를 포함하는, 금속 다이칼코게나이드의 원자층의 패턴.
  20. 제19항에 있어서, 상기 금속 다이칼코게나이드의 원자층은 이황화몰리브덴을 포함하는, 금속 다이칼코게나이드의 원자층의 패턴.
  21. 금속 다이칼코게나이드의 패턴화된 성장 방법으로서, 상기 방법은
    제1 단부 및 제2 단부를 포함하는 기재, 및 상기 기재를 부분적으로 덮는, 상기 제1 단부와 상기 제2 단부 사이에서 연장되는 패턴을 한정하는 복수의 탄소 나노튜브를 제공하는 단계;
    상기 기재 상에 염 층을 침착시키는 단계;
    상기 제1 단부와 상기 제2 단부 사이에서 연장되는, 교번하는 노출된 기재의 스트립과 염-코팅된 기재의 스트립을 형성하도록 상기 기재로부터 상기 패턴을 제거하는 단계; 및
    염-코팅된 기재의 상기 스트립 상에 금속 다이칼코게나이드의 층을 성장시키는 단계
    를 포함하는, 방법.
  22. 제21항에 있어서, 상기 기재로부터 상기 패턴을 제거하는 단계는 상기 탄소 나노튜브에 전류를 인가하는 단계를 포함하는, 방법.
  23. 제21항에 있어서, 기재를 제공하는 단계는
    상기 제1 단부에 인접한 상기 기재 상에 촉매 또는 촉매 전구체를 침착시키는 단계;
    탄소 공급원을 도입하는 단계; 및
    탄소 나노튜브를 성장시켜 상기 패턴을 형성하는 단계
    를 포함하는, 방법.
  24. 제23항에 있어서, 기재를 제공하는 단계는
    상기 기재의 상기 제1 단부에 인접한 제1 금속 부분을 상기 탄소 나노튜브 패턴의 제1 부분과 접촉하도록 침착시키고 상기 기재의 상기 제2 단부에 인접한 제2 금속 부분을 상기 탄소 나노튜브 패턴의 제2 부분과 접촉하도록 침착시키는 단계를 포함하며, 상기 기재로부터 상기 패턴을 제거하는 단계는 상기 탄소 나노튜브에 전류를 인가하는 단계를 포함하는, 방법.
KR1020200020753A 2019-03-01 2020-02-20 미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법 KR102360405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/290,407 US11041236B2 (en) 2019-03-01 2019-03-01 Method for direct patterned growth of atomic layer metal dichalcogenides with pre-defined width
US16/290,407 2019-03-01

Publications (2)

Publication Number Publication Date
KR20200105751A true KR20200105751A (ko) 2020-09-09
KR102360405B1 KR102360405B1 (ko) 2022-02-08

Family

ID=72046180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020753A KR102360405B1 (ko) 2019-03-01 2020-02-20 미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법

Country Status (5)

Country Link
US (1) US11041236B2 (ko)
JP (1) JP7018980B2 (ko)
KR (1) KR102360405B1 (ko)
CN (1) CN111640648B (ko)
DE (1) DE102020104284B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11519068B2 (en) 2020-04-16 2022-12-06 Honda Motor Co., Ltd. Moisture governed growth method of atomic layer ribbons and nanoribbons of transition metal dichalcogenides
US11639546B2 (en) 2020-04-16 2023-05-02 Honda Motor Co., Ltd. Moisture governed growth method of atomic layer ribbons and nanoribbons of transition metal dichalcogenides

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018123039A (ja) * 2017-02-03 2018-08-09 公立大学法人首都大学東京 ナノリボン及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1958199A4 (en) * 2005-07-29 2009-07-08 Kestrel Wireless Inc DEVICES AND PROCESSES FOR OPTICAL SUPPORT
US8741230B2 (en) * 2006-03-24 2014-06-03 Theranos, Inc. Systems and methods of sample processing and fluid control in a fluidic system
US8148188B2 (en) * 2008-02-26 2012-04-03 Imec Photoelectrochemical cell with carbon nanotube-functionalized semiconductor electrode
US9890043B2 (en) * 2009-08-14 2018-02-13 Northwestern University Sorting two-dimensional nanomaterials by thickness
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
CN104112777B (zh) 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
US9984874B2 (en) * 2013-12-18 2018-05-29 Imec Vzw Method of producing transition metal dichalcogenide layer
KR102544961B1 (ko) * 2014-12-14 2023-06-19 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 진보된 금속-공기 배터리용 촉매 시스템
JP6597333B2 (ja) * 2016-01-18 2019-10-30 富士通株式会社 層状カルコゲナイド膜の成長方法
CN108140788B (zh) * 2016-05-30 2021-03-16 株式会社Lg化学 用于锂二次电池的隔板和包括该隔板的锂二次电池
US11335556B2 (en) * 2016-06-03 2022-05-17 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
KR102334380B1 (ko) * 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
US10319588B2 (en) * 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
KR102184699B1 (ko) * 2017-12-13 2020-12-01 한양대학교 에리카산학협력단 전이금속-디칼코게나이드 박막, 및 그 제조 방법
US11447862B2 (en) * 2018-03-07 2022-09-20 Uchicago Argonne, Llc Methods to deposit controlled thin layers of transition metal dichalcogenides
US10832906B2 (en) * 2018-05-31 2020-11-10 Honda Motor Co., Ltd. Method for direct patterned growth of atomic layer transition metal dichalcogenides
KR102214673B1 (ko) * 2019-02-25 2021-02-09 성균관대학교산학협력단 광전 소자, 포토다이오드 및 포토트랜지스터
US10825911B1 (en) * 2019-12-02 2020-11-03 Allen Howard Engel Dichalcogenide transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018123039A (ja) * 2017-02-03 2018-08-09 公立大学法人首都大学東京 ナノリボン及びその製造方法

Also Published As

Publication number Publication date
JP7018980B2 (ja) 2022-02-14
DE102020104284B4 (de) 2021-09-02
CN111640648B (zh) 2023-08-25
US20200277699A1 (en) 2020-09-03
KR102360405B1 (ko) 2022-02-08
US11041236B2 (en) 2021-06-22
CN111640648A (zh) 2020-09-08
DE102020104284A1 (de) 2020-09-03
JP2020139230A (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
Sakurai et al. Role of subsurface diffusion and Ostwald ripening in catalyst formation for single-walled carbon nanotube forest growth
JP4811712B2 (ja) カーボンナノチューブ・バルク構造体及びその製造方法
CN102471069B (zh) 石墨烯器件和制造石墨烯器件的方法
US9206049B2 (en) Method for making carbon nanotubes
US9233851B2 (en) Method for manufacturing high quality graphene by heating carbon-based self-assembly monolayers
KR102360405B1 (ko) 미리-결정된 폭을 갖는 원자층 금속 다이칼코게나이드의 직접 패턴화 성장 방법
EP2587514B1 (en) Nanostructure-based electron beam writer
WO2015045427A1 (ja) 炭素ナノ構造体の製造方法及びカーボンナノチューブ
JP4555695B2 (ja) カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
JP3913583B2 (ja) カーボンナノチューブの製造方法
Ramirez et al. Unraveling the growth of vertically aligned multi-walled carbon nanotubes by chemical vapor deposition
KR101121164B1 (ko) 그래핀 나노리본의 제조방법
EP1859084A2 (en) Producing a stable catalyst for nanotube growth
JP5802992B2 (ja) 湿式触媒を用いた配向ｃｎｔ製造方法
JP2010077007A (ja) カーボンナノチューブ形成用基材及び該基材に配向成長したカーボンナノチューブ並びにこれらの製造方法
JP5196417B2 (ja) カーボンナノコイル製造用触媒およびカーボンナノコイルの製造方法
JP2010052961A (ja) カーボンナノチューブの製造方法及びカーボンナノチューブ
KR102274206B1 (ko) 이중층 그래핀의 제조 방법
JP2011201774A (ja) カーボンナノチューブ・バルク構造体の製造方法
JP2005126323A (ja) 触媒担持基板、それを用いたカーボンナノチューブの成長方法及びカーボンナノチューブを用いたトランジスタ
KR102154526B1 (ko) 그래핀 필름 및 그 제조 방법
KR20070105022A (ko) 카본 나노튜브의 형성 방법
JP4850900B2 (ja) カーボンナノチューブの生成方法
He Synthesis and atomic resolution AC-TEM characterisation of graphene edges

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant