KR20200091987A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200091987A
KR20200091987A KR1020190008746A KR20190008746A KR20200091987A KR 20200091987 A KR20200091987 A KR 20200091987A KR 1020190008746 A KR1020190008746 A KR 1020190008746A KR 20190008746 A KR20190008746 A KR 20190008746A KR 20200091987 A KR20200091987 A KR 20200091987A
Authority
KR
South Korea
Prior art keywords
metal patterns
signal wiring
metal
signal
layer
Prior art date
Application number
KR1020190008746A
Other languages
English (en)
Inventor
김동우
박준현
문성재
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190008746A priority Critical patent/KR20200091987A/ko
Priority to CN202010070313.XA priority patent/CN111477633A/zh
Priority to US16/749,617 priority patent/US11430850B2/en
Publication of KR20200091987A publication Critical patent/KR20200091987A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3248—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 상에 각각 제1방향으로 연장되며, 상기 제1방향과 교차하는 제2방향으로 배열된 제1신호배선 및 제2신호배선과, 적어도 일부가 상기 제1신호배선에 중첩하되 상기 제1신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제1금속패턴들과 적어도 일부가 상기 제2신호배선에 중첩하되 상기 제2신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제2금속패턴들을 구비하고, 상기 복수의 제1금속패턴들 각각과 상기 복수의 제2금속패턴들 각각은, 상기 제1방향을 따라 지그재그(zigzag)로 배열된 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명의 실시예들은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시영역과 주변영역으로 구획된 기판을 포함한다. 상기 표시영역에는 스캔배선과 데이터배선이 상호 절연되어 형성되고, 복수의 화소들이 포함된다.
상기 표시영역에는 상기 화소들 각각에 대응하여 박막트랜지스터를 포함한 표시소자가 구비될 수 있다. 주변영역에는 다양한 배선들을 통해 표시영역에 전기적 신호를 전달하기 위한 구동부, 제어부 등이 구비될 수 있다.
이러한 표시 장치는 그 용도가 다양해지고 있다. 이에 따라, 표시 장치의 품질을 향상시키기 위한 설계가 다양하게 시도되고 있다.
본 발명은 인접 배선들 간에 발생하는 쇼트 불량 등을 방지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 측면에 따르면, 기판 상에 각각 제1방향으로 연장되며, 상기 제1방향과 교차하는 제2방향으로 배열된 제1신호배선 및 제2신호배선, 적어도 일부가 상기 제1신호배선에 중첩하되 상기 제1신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제1금속패턴들, 및 적어도 일부가 상기 제2신호배선에 중첩하되 상기 제2신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제2금속패턴들;을 구비하고, 상기 복수의 제1금속패턴들 각각과 상기 복수의 제2금속패턴들 각각은, 상기 제1방향을 따라 지그재그(zigzag)로 배열된, 표시 장치가 제공된다.
상기 복수의 제2금속패턴들은, 상기 제1신호배선 중 상기 복수의 제1금속패턴들 사이의 부분들과 상기 제2방향으로 이웃할 수 있다.
상기 복수의 제1금속패턴들의 이격간격은, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이와 동일할 수 있다.
상기 복수의 제1금속패턴들의 이격간격은, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이보다 길 수 있다.
상기 복수의 제1금속패턴들은 서로 동일한 간격으로 이격될 수 있다.
상기 복수의 제2금속패턴들은 서로 동일한 간격으로 이격되되, 상기 복수의 제1금속패턴들의 이격간격과 상기 복수의 제2금속패턴들의 이격간격은 동일할 수 있다.
상기 제1신호배선은 상기 복수의 제1금속패턴들 중 적어도 하나의 전부와 중첩할 수 있다.
상기 복수의 제1금속패턴들의 상기 제2방향으로의 폭은 상기 제1신호배선의 상기 제2방향으로의 폭보다 클 수 있다.
상기 복수의 제2금속패턴들 중 상기 복수의 제1금속패턴들에 인접한 제2금속패턴은, 상기 복수의 제1금속패턴들로부터 상기 제1방향 및 상기 제2방향으로 이격될 수 있다.
상기 복수의 제1금속패턴들의 상기 제1방향으로의 길이는, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이와 상이할 수 있다.
상기 복수의 제1금속패턴들의 상기 제2방향으로의 폭은, 상기 복수의 제2금속패턴들의 상기 제2방향으로의 폭과 상이할 수 있다.
상기 제1신호배선 및 상기 복수의 제1금속패턴들 사이에 개재된, 적어도 하나의 절연층을 더 구비할 수 있다.
상기 복수의 제1금속패턴들 각각은, 상기 적어도 하나의 절연층을 관통하여 상기 복수의 제1금속패턴들과 상기 제1신호배선을 연결하는 제1컨택플러그를 구비할 수 있다.
상기 제1컨택플러그는 상기 복수의 제1금속패턴들의 양단에 각각 위치할 수 있다.
상기 복수의 표시소자들 각각은, 박막트랜지스터와, 상기 박막트랜지스터의 게이트전극을 하부전극으로 하는 커패시터를 구비할 수 있다.
상기 제1신호배선은 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치될 수 있다.
상기 복수의 제1금속패턴들은 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치될 수 있다.
상기 복수의 제1금속패턴들은, 상기 커패시터의 상부전극과 동일층 상에 배치될 수 있다.
상기 제1신호배선 및 상기 제2신호배선 각각을 통해 공급된 신호에 의해 구동되는 스캔드라이버를 더 구비할 수 있다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 인접 배선들 간에 발생하는 쇼트 불량 등을 방지할 수 있다.
또한, 배선 로드(load)를 감소시켜 표시 품질을 향상시킬 수 있다.
그러나, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 표시 장치에 포함된 일 화소의 등가 회로도이다.
도 3은 도 1의 W부분의 일 예를 확대하여 도시한 평면도이다.
도 4는 도 3의 A1-A1'선 및 도 1의 A2-A2'선에 따른 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도들이다.
도 6은 도 1의 W부분의 다른 예를 확대하여 도시한 평면도이다.
도 7은 도 6의 B-B'선에 따른 단면도들이다.
도 8은 도 1의 W부분의 또 다른 예를 확대하여 도시한 평면도이다.
도 9는 도 8의 C-C'선에 따른 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 사용되는 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 본 발명에 따른 실시예들을 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 표시 장치(10)는 제1기판(100)과 제2기판(200)이 실링 부재(600)에 의해서 합착되어 형성될 수 있다. 실링 부재(600)는 제1기판(100) 및/또는 제2기판(200)의 외곽면을 따라 형성되어 제1기판(100)과 제2기판(200)을 서로 합착할 수 있다.
한편, 표시 장치(10)는 표시영역(DA)과 표시영역(DA) 주변에 배치되는 주변영역(PA)을 포함한다. 표시 장치(10)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시영역(DA)은 제1방향(x방향)으로 연장된 스캔배선(SL)과, 제1방향(x방향)과 교차하는 제2방향(y방향)으로 연장된 데이터배선(DL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제2방향(y방향)으로 연장된 구동전압선(PL)과도 연결된다.
화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시소자를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
각 화소(P)는 주변영역(PA)에 배치된 내장회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 스캔드라이버(40), 배선부(50), 및 단자부(30) 등이 배치될 수 있다.
스캔드라이버(40)는 복수의 박막트랜지스터들을 포함할 수 있으며, 스캔배선(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있다. 스캔드라이버(40)는 표시영역(DA)을 사이에 두고 양측에 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 좌측에 배치된 스캔드라이버(40)와 전기적으로 연결될 수 있고, 나머지는 우측에 배치된 스캔드라이버(40)와 전기적으로 연결될 수 있다. 다른 실시예로, 스캔드라이버(40)는 표시영역(DA)의 일측에만 배치될 수도 있다.
스캔드라이버(40)의 일측에는 배선부(50)가 배치된다. 배선부(50)는 스캔드라이버(40)의 구동을 위한 신호(스캔 구동 신호)를 전달하는 배선들이 배치되는 영역을 의미한다. 상기 스캔 구동 신호는 게이트 스타트 신호 및 복수의 클럭(clock) 신호를 포함할 수 있고, 상기 스캔 구동 신호가 스캔드라이버(40)에 공급되면, 스캔드라이버(40)는 화소(P)에 제공될 스캔신호를 생성하게 된다.
단자부(30)는 제1기판(100)의 일측에 배치될 수 있다. 단자부(30)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 단자부(30)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 단자부(30)로 전달한다. 상기 제어부는 제1연결배선(11)을 통해 전원공급배선들(미도시)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 2 참조)을 제공할 수 있다. 구동전압(ELVDD)은 제1전원공급배선과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 제2전원공급배선과 연결된 화소(P)의 대향전극(230, 도 4 참조)에 제공될 수 있다. 상기 제2전원공급배선은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 상기 제2전원공급배선은 스캔드라이버(40)와 표시영역(DA) 사이에 배치될 수 있다. 상기 제2전원공급배선은 공통전압을 제공하는 바, 공통전압공급배선으로 불려질 수도 있다.
상기 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제3 및 제4 연결배선(41, 51)을 통해 스캔드라이버(40) 및 배선부(50)에 전달될 수 있다. 이때 배선부(50)로 전달된 신호는 스캔드라이버(40)에 전달될 수 있다.
데이터드라이버(60)는 데이터배선(DL)에 전기적으로 연결된다. 데이터드라이버(150)의 데이터 신호는 단자부(30)에 연결된 연결배선(51) 및 연결배선(51)과 연결된 데이터배선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 1은 데이터드라이버(60)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터드라이버(60)는 제1기판(100) 상에 배치될 수 있다. 예컨대, 데이터드라이버(60)는 단자부(30)와 상기 제1전원공급배선 사이에 배치될 수도 있다.
도 2는 도 1의 표시 장치에 포함된 일 화소의 등가 회로도이다.
도 2를 참조하면, 화소(P)는 스캔배선(SL) 및 데이터배선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자를 포함할 수 있다. 상기 표시소자는 일 예로 유기발광다이오드(OLED)일 수 있다.
화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(Ts)는 스캔배선(SL) 및 데이터배선(DL)에 연결되며, 스캔배선(SL)을 통해 입력되는 스캔신호에 따라 데이터배선(DL)을 통해 입력된 데이터신호를 구동 박막트랜지스터(Td)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
한편, 도 2에서는 화소(P)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(P)의 화소회로(PC)는 3개 이상의 박막트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
도 3은 도 1의 W부분의 일 예를 확대하여 도시한 평면도이고, 도 4는 도 3의 A1-A1’선 및 도 1의 A2-A2’선에 따른 단면도들이다.
먼저 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)의 기판(도 1의 100) 상에는 복수의 신호배선들(CL1, CL2, CL3, CL4)이 배치될 수 있다. 이때 복수의 신호배선들(CL1, CL2, CL3, CL4)은 스캔드라이버(도 1의 40)의 구동을 위한 신호를 스캔드라이버(도 1의 40)에 전달하는 배선들일 수 있다.
도 3 등에는 상기 복수의 신호배선들(CL1, CL2, CL3, CL4)이 4개의 배선, 즉 제1신호배선(CL1), 제2신호배선(CL2), 제3신호배선(CL3) 및 제4신호배선(CL4)로 구성되는 것으로 도시되어 있으나, 이는 어디까지나 예시일 뿐이며, 이보다 훨씬 많은 수의 배선들이 스캔드라이버(도 1의 40)에 연결될 수 있다.
도 3에 도시된 신호배선들(CL1, CL2, CL3, CL4)은 서로 이웃하는 배선들이며, 각각 제1방향으로 연장되어 있다. 이때 상기 제1방향은 도 1에 도시된 바와 같은 스캔배선(SL)의 길이방향에 대략 평행한 방향인, x방향일 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 제1방향은 데이터배선(도 1의 DL)의 길이방향에 대략 평행한 방향인, y방향일 수도 있고, 또는 x방향 및 y방향과 상이한 제3의 방향일 수도 있다. 이하, 설명의 편의를 위해 상기 제1방향은 x방향이고, 상기 제1방향에 교차하는 제2방향은 y방향인 경우를 중심으로 구체적으로 설명한다.
또한, 신호배선들(CL1, CL2, CL3, CL4)은 y방향으로 배열되며, 제1 제1신호배선(CL1), 제2신호배선(CL2), 제3신호배선(CL3) 및 제4신호배선(CL4)의 순으로 +y방향으로 배열될 수 있다.
신호배선들(CL1, CL2, CL3, CL4) 중 제1신호배선(CL1)을 예로 들면, 제1신호배선(CL1) 상에는 서로 이격된 복수의 제1금속패턴(M1)들이 배치된다.
구체적으로, 복수의 제1금속패턴(M1)들의 적어도 일부는 제1신호배선(CL1)에 중첩하며, 이때 복수의 제1금속패턴(M1)들과 제1신호배선(CL1)은 서로 전기적으로 연결된다.
제1신호배선(CL1)과 마찬가지로, 제1신호배선(CL1)에 가장 인접한 배선인 제2신호배선(CL2) 상에는 서로 이격된 복수의 제2금속패턴(M2)들이 배치된다. 이때 복수의 제2금속패턴(M2)들의 적어도 일부는 제2신호배선(CL2)에 중첩하되 제2신호배선(CL2)에 전기적으로 연결된다.
제1신호배선(CL1)에 중첩하는 복수의 제1금속패턴(M1)들 각각과 제2신호배선(CL2)에 중첩하는 복수의 제2금속패턴(M2)들 각각은, 서로 엇갈리도록 배치되어 인접한 두 금속패턴들(M1, M2) 간에 쇼트 등의 불량이 발생하는 것을 방지하게 된다.
달리 표현하면, 복수의 제1금속패턴(M1)들 각각과 복수의 제2금속패턴(M2)들 각각은 x방향을 따라 지그재그(zigzag)로 배열된다. 여기서 지그재그로 배열된다 함은, 복수의 제1금속패턴(M1)들 각각의 중심과 복수의 제2금속패턴(M2)들 각각의 중심을 순차적으로 연결하면 지그재그선(ZL)이 형성됨을 의미한다.
일 실시예로, N부분에 도시된 바와 같이, 복수의 제2금속패턴(M2)들은, 제1신호배선(CL1)의 복수의 제1금속패턴(M1)들 사이의 제1부분(E1)들과 y방향으로 이웃하게 배치될 수 있다. 이와 마찬가지로 복수의 제1금속패턴(M1)들 또한, 제2신호배선(CL2)의 복수의 제2금속패턴(M2)들 사이의 제2부분(E2)과 y방향으로 서로 이웃하게 배치될 수 있다. 이로써 제1금속패턴(M1)의 적어도 일부와 제2금속패턴(M2)의 적어도 일부가 이웃하지 않게 되어 양 금속패턴들(M1, M2) 간에 쇼트 등이 발생하는 것을 막을 수 있다.
따라서, 이러한 쇼트 방지의 효과를 높이기 위해서는, 제1금속패턴(M1)이 제2금속패턴(M2)과 이웃하는 부분을 없애거나 최소화할 필요가 있다.
구체적으로, 도 3에 도시된 y방향으로 연장된 가상의 선(L)에 인접하게 배치된 제1금속패턴(M1) 및 제2금속패턴(M2)의 경우, 가상의 선(L)을 중심으로 서로 반대쪽에 배치될 수 있다. 일 예로, 도 3에 도시된 바와 같이 제1금속패턴(M1) 및 제2금속패턴(M2) 각각의 가장자리가 가상의 선(L)에 닿을 수 있다. 다른 예로, 제1금속패턴(M1) 및 제2금속패턴(M2) 각각의 가장자리가 가상의 선(L)으로부터 이격될 수도 있다. 그러나, 제1금속패턴(M1)의 일부 및 제2금속패턴(M2)의 일부가 이웃하도록 배치되는 것을 완전히 배제하는 것은 아니며, 이 경우 서로 이웃하도록 배치되는 일부는 제1금속패턴(M1) 및 제2금속패턴(M2) 각각의 50% 미만인 것이 바람직하다.
복수의 제1금속패턴(M1)들은 서로 동일한 간격으로 이격될 수 있다. 이때 복수의 제1금속패턴(M1)들의 이격간격(s1)과 복수의 제1금속패턴(M1)의 x방향으로의 길이(d1)는 상이할 수도 있고, 동일할 수도 있다.
또한, 복수의 제2금속패턴(M2)들도 서로 동일한 간격으로 이격될 수 있으며, 복수의 제2금속패턴(M2)들의 이격간격(s2)과 복수의 제2금속패턴(M2)의 x방향으로의 길이(d2)는 상이할 수도 있고, 동일할 수도 있다. 복수의 제2금속패턴(M2)들의 이격간격(s2)은 복수의 제1금속패턴(M1)들의 이격간격(s1)과 동일할 수 있다.
또한, 도 3의 N부분에 도시된 바와 같이, 복수의 제1금속패턴(M1)들의 이격간격(s1)은 복수의 제2금속패턴(M2)들의 x방향으로의 길이(d2)와 동일할 수 있다.
일 실시예로, 복수의 제1금속패턴(M1)들의 이격간격(s1)이 x방향을 따라 일정하고, 복수의 제2금속패턴(M2)들의 이격간격(s2) 또한 x방향을 따라 일정하며, 위 이격간격들(s1, s2)이 서로 동일한 경우, 복수의 제1금속패턴(M1)들의 x방향으로의 길이(d1) 및 이격간격(s1)과, 복수의 제2금속패턴(M2)들의 x방향으로의 길이(d2) 및 이격간격(s2)이 모두 동일한 값을 가질 수 있다.
한편, 복수의 제1금속패턴(M1)들이 제1신호배선(CL1)의 상부에 중첩할 때, 제1신호배선(CL1)은 복수의 제1금속패턴(M1)들 중 적어도 하나의 전부와 중첩할 수 있다. 즉, 도 3에 도시된 바와 같이, 복수의 제1금속패턴(M1)들 중 적어도 하나는, 기판(도 1의 100) 상에서 제1신호배선(CL1)이 배치된 영역의 내부에 위치할 수 있다. 이 경우, 제1금속패턴(M1)의 y방향으로의 폭(w2)은 제1신호배선(CL1)의 y방향으로의 폭(w1)보다 작을 수 있다.
이상에서는, 제1신호배선(CL1) 상에 위치하는 제1금속패턴(M1)과 제2신호배선(CL2) 상에 위치하는 제2금속패턴(M2)을 예로 들어 설명하였으나, 이와 같은 서로 이웃하는 신호배선들 및 그 상부에 위치하는 금속패턴들 간의 구조는 제3신호배선(CL3) 상에 위치하는 제3금속패턴(M3)과 제4신호배선(CL4) 상에 위치하는 제4금속패턴(M4)에도 동일하게 적용됨은 물론이다.
다음으로 도 4를 참조하면, 복수의 제1금속패턴(M1)들 및 복수의 제2금속패턴(M2)들이 도 3에서와 같이 지그재그로 배열됨에 따라, 제1금속패턴(M1)으로부터 제1거리(G1)만큼 이격된 위치에 금속패턴이 배치될 수 있다. 즉, 두 인접한 금속패턴들(M1, M3)들 사이에 제1거리(G1)만큼의 간격을 확보함으로써 쇼트 등이 발생하는 것을 방지할 수 있게 된다.
이때 제1금속패턴(M1)으로부터 제1거리(G1)만큼 이격된 상기 금속패턴은 제3신호배선(CL3)에 중첩하는 제3금속패턴(M3)일 수 있다. 도 4에는 제1거리(G1)만큼 이격된 금속패턴들이 제1금속패턴(M1) 및 제3금속패턴(M3)인 것으로 도시되어 있으나, 이는 도 3의 평면도의 어느 위치에서 절취하느냐에 따라 얼마든지 달라질 수 있다. 즉, 다른 단면도 상에서 제1거리(G1)만큼 이격된 금속패턴들은 제2금속패턴(M2) 및 제4금속패턴(M4)일 수도 있다.
도 4에 도시된 바와 같이, 복수의 신호배선들(CL1, CL2, CL3, CL4)과 복수의 금속패턴들(M1, M3 등) 사이에는 적어도 하나의 절연층이 배치될 수 있다. 이하, 도 1의 A2-A2'선에 따른 단면을 참조하여 표시영역(DA)에 배치된 구성요소들에 대하여 설명하면서, 상기 신호배선들 및 금속패턴들과, 이들 사이에 개재된 절연층의 위치에 대하여 구체적으로 설명한다.
A2-A2'단면을 참조하면, 표시영역(DA)에는 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 유기발광다이오드(OLED)가 배치될 수 있다.
기판(100) 상에는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst) 및 이들에 전기적으로 연결된 화소전극(221)이 형성된다. 화소회로(PC)는 기판(100) 상에 배치되며, 화소회로(PC) 상에는 유기발광다이오드(OLED)가 위치할 수 있다.
일 실시예로, 기판(100)은 고분자 수지를 포함할 수 있다. 상기 고분자 수지에는 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등이 포함될 수 있으며, 이로써 기판(100)은 플렉서블한 성질을 가질 수 있다.
다른 실시예로, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있으며, 리지드(rigid)한 성질을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층, 및 전술한 고분자 수지층 상에 위치하는 배리어층의 적층 구조일 수 있으며, 이 경우 기판(100)의 가요성(flexibility)을 향상시킬 수 있다. 배리어층은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 및 실리콘옥사이드(SiOx) 등을 포함할 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 배치될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 4에 도시된 박막트랜지스터(TFT)는 도 2를 참조하여 설명한 구동 박막트랜지스터(Td), 또는 발광제어 박막트랜지스터에 대응할 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 평탄화 절연층(209)으로 커버될 수 있다. 평탄화 절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다. 평탄화 절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 평탄화 절연층(209)은 폴리이미드를 포함할 수 있다. 또는, 평탄화 절연층(209)은 무기 절연물을 포함하거나, 무기 및 유기절연물을 포함할 수 있다.
화소전극(221)은 평탄화 절연층(209) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(211)이 형성될 수 있다. 화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 제1기능층(222a) 및/또는 제2기능층(222c)은 모든 화소에 공통으로 형성될 수 있다. 중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 개별적으로 배치될 수 있다. 발광층(222b)은 화소정의막(211)의 개구 내부에 배치될 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 비표시영역인 주변영역(PA) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
캡핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캡핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 또는, 캡핑층(230)은 실리콘옥사이드, 실리콘 나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 캡핑층(230)은 생략될 수 있다.
화소정의막(211) 상에는 스페이서(213)가 형성될 수 있다. 스페이서(213)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(213)는 실리콘나이트라이드나 실리콘옥사이드와 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(213)는 화소정의막(211)과 다른 물질을 포함할 수 있다. 또는, 스페이서(213)는 화소정의막(211)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(211)과 스페이서(213)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(211) 및 스페이서(213)는 폴리이미드를 포함할 수 있다.
도 4의 A1-A1'단면과 A2-A2'단면을 함께 참조하면, 복수의 신호배선들(CL1, CL2, CL3, CL4)은 박막트랜지스터(TFT)의 게이트전극(GE)과 동일층 상에 배치될 수 있다. 즉, 복수의 신호배선들(CL1, CL2, CL3, CL4)은 게이트절연층(203) 상에 배치될 수 있으며, 이는 도 1 및 도 2를 참조하여 설명한 스캔배선(SL)들과 동일층 상에 배치되는 것일 수 있다.
그리고, 복수의 금속패턴들(M1, M3 등)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상에 배치될 수 있으며, 이는 도 1 및 도 2를 참조하여 설명한 데이터배선(DL)들과 동일층 상에 배치되는 것일 수 있다. 이때 도 4의 A1-A1'단면에는 제1금속패턴(M1)들 및 제3금속패턴(M3)들만이 도시되어 있으나, 도 3의 제1금속패턴(M1)들 및 제3금속패턴(M3)들에 인접한 제2금속패턴(M2)들 및 제4금속패턴(M4)들 또한 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상에 배치될 수 있음은 물론이다.
복수의 신호배선들(CL1, CL2, CL3, CL4)과 복수의 금속패턴들(M1, M3 등) 사이에 개재된 적어도 하나의 절연층에는 제1층간절연층(205) 및 제2층간절연층(207)이 포함될 수 있다.
이때 복수의 금속패턴들(M1, M3 등)은 층을 달리하는 복수의 신호배선들(CL1, CL2, CL3, CL4)과 전기적으로 연결될 수 있다.
제1금속패턴(M1)을 예로 들면, 복수의 제1금속패턴(M1)들은 양단에 각각 제1컨택플러그(Mp1)를 구비할 수 있으며, 이 제1컨택플러그(Mp1)를 통해 복수의 제1금속패턴(M1)들의 하부에 위치하는 제1신호배선(CL1)에 연결될 수 있다.
구체적으로, 제1컨택플러그(Mp1)는 복수의 신호배선들(CL1, CL2, CL3, CL4)과 복수의 금속패턴들(M1, M3 등) 사이에 개재된 제1 및 제2층간절연층(205, 207)을 관통하게 되며, 이를 위해 제1 및 제2층간절연층(205, 207)에는 제1컨택플러그(Mp1)에 대응하는 홀이 형성될 수 있다.
이로써 클럭 신호를 포함하는 스캔 구동 신호가 도 3에 도시된 제1신호배선(CL1)의 제1부분(E1)과 제1금속패턴(M1)을 번갈아 통과하며 스캔드라이버(도 1의 40)로 전달될 수 있다. 이때 상기 스캔 구동 신호는 하부층인 제1신호배선(CL1)을 통과하다가, 제1컨택플러그(Mp1)를 통해 상부층인 제1금속패턴(M1)으로 올라간 이후 제1금속패턴(M1)을 따라 제1방향(x방향)으로 이동하다가 다시 제1컨택플러그(Mp1)를 통해 하부층인 제1신호배선(CL1)으로 내려오는 과정을 반복하게 된다. 이러한 과정에서 두 개의 금속층(CL1, M1)을 이용하여 신호를 전달하게 되는바, 단일층 배선에 비하여 배선 로드(load)가 줄어드는 장점이 있다.
한편, 제2신호배선(CL2)과 제2금속패턴(M2)을 연결하는 제2컨택플러그(Mp2), 제3신호배선(CL3)과 제3금속패턴(M3)을 연결하는 제3컨택플러그(Mp3), 제4신호배선(CL4)과 제4금속패턴(M4)을 연결하는 제4컨택플러그(Mp4) 등도, 제1컨택플러그(Mp1)와 동일한 방식으로 제1방향(x방향)으로 오르락내리락하면서 신호를 전달하게 된다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 5에 도시된 실시예의 경우, 복수의 금속패턴들(예컨대, 도 4의 M1, M3 등)의 층상 위치 외에는 도 4에 도시된 실시예와 동일 또는 유사하다. 아울러, 도 5의 A1-A1'단면에 대응하는 평면도의 구성은 도 3에 도시된 실시예의 평면도 구성과 동일할 수 있다. 따라서, 이하에서는 상기 금속패턴들의 층상 위치와 관련된 특징에 대해서만 설명하고, 그 외의 특징은 전술한 내용으로 갈음한다.
도 5의 A1-A1'단면과 A2-A2'단면을 함께 참조하면, 복수의 신호배선들(CL1, CL2, CL3, CL4)은, 도 4에 도시된 실시예와 마찬가지로 박막트랜지스터(TFT)의 게이트전극(GE)과 동일층 상에 배치될 수 있다. 즉, 복수의 신호배선들(CL1, CL2, CL3, CL4)은 게이트절연층(203) 상에 배치될 수 있으며, 이는 도 1 및 도 2를 참조하여 설명한 스캔배선(SL)들과 동일층 상에 배치되는 것일 수 있다.
한편, 도 4에 도시된 실시예와 달리, 복수의 금속패턴들(M1', M3' 등)은 박막트랜지스터(TFT)의 게이트전극(GE)과, 소스전극(SE) 및 드레인전극(DE) 사이에 배치될 수 있다.
일 실시예로, 복수의 제1금속패턴들은, 화소회로(PC)에 구비된 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수 있다. 이는 경우에 따라 스캔배선(도 1의 SL)들과 동일층 상에 배치된 것일 수도 있고, 또는 데이터배선(도 1의 DL)들과 동일층 상에 배치된 것일 수 있다.
이때 도 5의 A1-A1'단면에는 제1금속패턴(M1')들 및 제3금속패턴(M3')들만이 도시되어 있으나, 이들 외에도 제2신호배선(CL2) 및 제4신호배선(CL4) 각각에 중첩되는 금속패턴들(미도시) 또한 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수 있음은 물론이다.
복수의 신호배선들(CL1, CL2, CL3, CL4)과 복수의 금속패턴들(M1', M3' 등) 사이에 개재된 적어도 하나의 절연층에는 제1층간절연층(205)이 포함될 수 있다. 이와 같이 복수의 신호배선들(CL1, CL2, CL3, CL4)과 복수의 금속패턴들(M1', M3' 등) 사이에 개재되는 절연층 개수가 감소함으로써, 복수의 금속패턴들(M1', M3' 등) 각각에 구비된 제1컨택플러그(Mp1') 및 제2컨택플러그(Mp2')의 길이는 짧아지게 된다.
한편, 상이한 층의 배선들을 오르락내리락하는 스캔 구동 신호가 스캔드라이버(도 1의 40)에 원활하게 전달될 수 있도록, 상부층의 금속패턴들(M1, M2, M3, M4)에서의 저항을 줄일 필요가 있다. 이하, 도 6 내지 도 9를 참조하여, 상기 금속패턴들(M1, M2, M3, M4)의 저항을 줄이기 위한 다양한 실시예들에 대해 구체적으로 설명한다.
도 6은 도 1의 W부분의 다른 예를 확대하여 도시한 평면도이고, 도 7은 도 6의 B-B’선에 따른 단면도들이다.
도 6 및 도 7에 도시된 실시예의 경우, 복수의 금속패턴들(예컨대, 도 4의 M1, M3 등) 사이의 이격간격(s1 등)의 길이 외에는 도 3 및 도 4에 도시된 실시예와 동일 또는 유사하다. 따라서, 이하에서는 상기 금속패턴들 사이의 이격간격과 관련된 특징에 대해서만 설명하고, 그 외의 특징은 전술한 내용으로 갈음한다.
먼저 도 6의 N부분을 참조하면, 복수의 제2금속패턴(M2)들은, 도 3에 도시된 실시예와 마찬가지로 제1신호배선(CL1)의 복수의 제1금속패턴(M1)들 사이의 제1부분(E1)들과 y방향으로 이웃하게 배치될 수 있다. 이와 마찬가지로 복수의 제1금속패턴(M1)들 또한, 제2신호배선(CL2)의 복수의 제2금속패턴(M2)들 사이의 제2부분(E2)들과 y방향으로 서로 이웃하게 배치될 수 있다.
한편, 도 3에 도시된 실시예와 달리, 복수의 제1금속패턴(M1)들의 이격간격(s1)은 복수의 제2금속패턴(M2)들의 x방향으로의 길이(d2)와 상이할 수 있다.
일 실시예로, 복수의 제1금속패턴(M1)들의 이격간격(s1)은 복수의 제2금속패턴(M2)들의 x방향으로의 길이(d2)보다 길 수 있다. 이로써 하나의 제2금속패턴(M2)에 대한 주변 제1금속패턴(M1)들의 평균 이격 거리가 증가하게 되어, 양 금속패턴들(M1, M2) 간의 쇼트 발생 가능성을 더욱 줄일 수 있다.
도 6의 N부분에는 제2금속패턴(M2)이 제1신호배선(CL1) 중 복수의 제1금속패턴(M1)들 사이의 부분인 제1부분(E1)의 한쪽에 치우치도록 배치된 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예로, 제2금속패턴(M2)은 제1신호배선(CL1)의 제1부분(E1)의 중앙부에 배치되는 것일 수도 있다.
이상에서는, 제1신호배선(CL1) 상에 위치하는 제1금속패턴(M1)과 제2신호배선(CL2) 상에 위치하는 제2금속패턴(M2)을 예로 들어 설명하였으나, 이와 같은 서로 이웃하는 신호배선들 및 그 상부에 위치하는 금속패턴들 간의 구조는 제3신호배선(CL3) 상에 위치하는 제3금속패턴(M3)과 제4신호배선(CL4) 상에 위치하는 제4금속패턴(M4)에도 동일하게 적용됨은 물론이다.
다음으로 도 7의 B-B'단면을 참조하면, 복수의 신호배선들(CL1, CL2, CL3, CL4)은, 도 4에 도시된 실시예와 마찬가지로 박막트랜지스터(TFT)의 게이트전극(GE)과 동일층 상에 배치될 수 있다. 또한, 복수의 금속패턴들(M1, M3 등)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상에 배치될 수 있는 것 또한 도 4에 도시된 실시예와 동일하다.
다만, 도 3 및 도 4에 도시된 실시예의 경우, 도 3의 평면도의 어느 위치에서 절취하든지 간에 y방향으로 이웃하는 금속패턴들(M1과 M3, 또는 M2와 M4) 사이의 제1거리(G1)는 일정하다.
이에 반하여, 본 실시예의 경우 도 6의 B-B'선에 해당하는 위치에서 표시 장치를 절취하는 경우, 단면상에는 제1금속패턴(M1) 및 제4금속패턴(M4)이 노출될 수 있다. 이때 y방향으로 이웃하는 금속패턴들(M1과 M4) 사이의 제2거리(G2)는 전술한 제1거리(G1)보다 길 수 있다.
이와 같이 복수의 금속패턴(예컨대, M1)들의 이격간격(s1)을 증가시킴으로써, 인접한 금속패턴들 사이에서의 간격 또한 더욱 길게 확보할 수 있는 장점이 있다.
또한, 도 6 및 도 7에 도시되지는 않았으나, 복수의 금속패턴들(M1, M2, M3, M4)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상이 아닌, 다른 층상에 배치될 수 있다. 예컨대, 도 5에서와 같이 복수의 금속패턴들(M1, M2, M3, M4)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수도 있다.
도 8은 도 1의 W부분의 또 다른 예를 확대하여 도시한 평면도이고, 도 9는 도 8의 C-C’선에 따른 단면도들이다.
도 8 및 도 9에 도시된 실시예의 경우, 복수의 금속패턴들(M1, M2, M3, M4)의 폭 외에는 도 3 및 도 4에 도시된 실시예와 동일 또는 유사하다. 따라서, 이하에서는 상기 금속패턴들의 폭과 관련된 특징에 대해서만 설명하고, 그 외의 특징은 전술한 내용으로 갈음한다.
도 8 및 도 9를 함께 참조하면, 복수의 금속패턴들(M1, M2, M3, M4)은 그 하부에 중첩하는 복수의 신호배선들(CL1, CL2, CL3, CL4)보다 폭이 더 클 수 있다. 구체적으로, 제1금속패턴(M1)을 예로 들면, 제1금속패턴(M1)의 y방향으로의 폭(w2')은 제1신호배선(CL1)의 y방향으로의 폭(w1)보다 클 수 있다.
이와 같이 복수의 금속패턴들(M1, M2, M3, M4)의 폭이 증가함에 따라, 상기 금속패턴들(M1, M2, M3, M4)의 전기저항이 감소하게 되어 신호의 전달을 더욱 원활하게 할 수 있다.
그러나, 인접한 금속패턴들 간에 간격이 좁아지는 문제가 발생하는바, 이로써 인접한 두 개의 신호배선들 상에서 상기 금속패턴들을 지그재그로 배열하였음에도 불구하고 쇼트 등의 발생 가능성이 줄어들지 않을 수 있다.
따라서, 본 실시예의 경우, 도 8에 도시된 바와 같이 하나의 신호배선에 중첩되는 복수의 금속패턴들의 이격간격을 도 3 및 도 6 등에 도시된 실시예들보다 더욱 증가시키게 된다.
제1금속패턴(M1)을 예로 들면, 복수의 제1금속패턴(M1)들 사이의 이격간격(s1)은, 도 3에 도시된 이격간격(s1) 및 도 6에 도시된 이격간격(s1)보다 더 길 수 있다.
또한, 제1금속패턴(M1)의 제2신호배선(CL2) 쪽 가장자리가 제2신호배선(CL2)으로부터 y방향으로 이격되도록 제1클리어런스(c1)를 둘 수 있고, 제1금속패턴(M1)의 제2금속패턴(M2) 쪽 가장자리가 제2금속패턴(M2)으로부터 x방향으로 이격되도록 제2클리어런스(c2)를 둘 수 있다. 이때 제1클리어런스(c1)를 통해 제1금속패턴(M1)과 제2신호배선(CL2)을 서로 이격시킴으로써, 제1금속패턴(M1)과 제2신호배선(CL2) 간에 발생할 수 있는 기생 커패시턴스를 감소시키는 효과가 있다.
이와 같은 구조는 제3신호배선(CL3) 상에 위치하는 제3금속패턴(M3)과 제4신호배선(CL4) 상에 위치하는 제4금속패턴(M4)에도 동일하게 적용됨은 물론이다.
본 실시예에서는, 복수의 금속패턴들(M1, M2, M3, M4)의 폭을 늘려 전기저항을 줄이는 대신, 인접하는 금속패턴들 사이, 또는 금속패턴 및 이에 인접하는 배선 사이의 간격(예컨대, s1, c1, c2 등)을 증가시켜 쇼트 등의 발생 가능성을 떨어뜨릴 수 있다.
도 8 및 도 9에 도시되지는 않았으나, 복수의 금속패턴들(M1, M2, M3, M4)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상이 아닌, 다른 층상에 배치될 수 있다. 예컨대, 도 5에서와 같이 복수의 금속패턴들(M1, M2, M3, M4)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수도 있다.
아울러, 도 3 등에 도시된 실시예에서와 같이 중첩하는 금속패턴의 폭이 상대적으로 작은 신호배선(예컨대, 도 3에서와 같이 w2<w1)과, 중첩하는 금속패턴의 폭이 상대적으로 큰 신호배선(예컨대, 도 8에서와 같이 w2'>w1)을 적절히 조합하여 사용하는 것도 얼마든지 가능하다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 표시 장치
100: 기판
CL1, CL2, CL3, CL4: 제1, 2, 3, 4신호배선
M1, M2, M3, M4: 제1, 2, 3, 4금속패턴
Mp1, Mp2, Mp3, Mp4: 제1, 2, 3, 4컨택플러그

Claims (20)

  1. 기판 상에 각각 제1방향으로 연장되며, 상기 제1방향과 교차하는 제2방향으로 배열된 제1신호배선 및 제2신호배선;
    적어도 일부가 상기 제1신호배선에 중첩하되 상기 제1신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제1금속패턴들; 및
    적어도 일부가 상기 제2신호배선에 중첩하되 상기 제2신호배선과 전기적으로 연결되며, 서로 이격된 복수의 제2금속패턴들;을 구비하고,
    상기 복수의 제1금속패턴들 각각과 상기 복수의 제2금속패턴들 각각은, 상기 제1방향을 따라 지그재그(zigzag)로 배열된, 표시 장치.
  2. 제 1 항에 있어서,
    상기 복수의 제2금속패턴들은, 상기 제1신호배선 중 상기 복수의 제1금속패턴들 사이의 부분들과 상기 제2방향으로 이웃하는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들의 이격간격은, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이와 동일한, 표시 장치.
  4. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들의 이격간격은, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이보다 긴, 표시 장치.
  5. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들은 서로 동일한 간격으로 이격된, 표시 장치.
  6. 제 1 항에 있어서,
    상기 복수의 제2금속패턴들은 서로 동일한 간격으로 이격되되, 상기 복수의 제1금속패턴들의 이격간격과 상기 복수의 제2금속패턴들의 이격간격은 동일한, 표시 장치.
  7. 제 1 항에 있어서,
    상기 제1신호배선은 상기 복수의 제1금속패턴들 중 적어도 하나의 전부와 중첩하는, 표시 장치.
  8. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들의 상기 제2방향으로의 폭은 상기 제1신호배선의 상기 제2방향으로의 폭보다 큰, 표시 장치.
  9. 제 8 항에 있어서,
    상기 복수의 제2금속패턴들 중 상기 복수의 제1금속패턴들에 인접한 제2금속패턴은, 상기 복수의 제1금속패턴들로부터 상기 제1방향 및 상기 제2방향으로 이격된, 표시 장치.
  10. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들의 상기 제1방향으로의 길이는, 상기 복수의 제2금속패턴들의 상기 제1방향으로의 길이와 상이한, 표시 장치.
  11. 제 1 항에 있어서,
    상기 복수의 제1금속패턴들의 상기 제2방향으로의 폭은, 상기 복수의 제2금속패턴들의 상기 제2방향으로의 폭과 상이한, 표시 장치.
  12. 제 1 항에 있어서,
    상기 제1신호배선 및 상기 복수의 제1금속패턴들 사이에 개재된, 적어도 하나의 절연층;을 더 구비하는, 표시 장치.
  13. 제 12 항에 있어서,
    상기 복수의 제1금속패턴들 각각은, 상기 적어도 하나의 절연층을 관통하여 상기 복수의 제1금속패턴들과 상기 제1신호배선을 연결하는 제1컨택플러그를 구비하는, 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1컨택플러그는 상기 복수의 제1금속패턴들의 양단에 각각 위치하는, 표시 장치.
  15. 제 1 항에 있어서,
    상기 복수의 표시소자들 각각은,
    박막트랜지스터와, 상기 박막트랜지스터의 게이트전극을 하부전극으로 하는 커패시터를 구비하는, 표시 장치.
  16. 제 15 항에 있어서,
    상기 제1신호배선은 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치되는, 표시 장치.
  17. 제 15 항에 있어서,
    상기 복수의 제1금속패턴들은 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치되는, 표시 장치.
  18. 제 15 항에 있어서,
    상기 복수의 제1금속패턴들은, 상기 박막트랜지스터의 게이트전극과 상기 박막트랜지스터의 소스전극 및 드레인전극 사이에 배치되는, 표시 장치.
  19. 제 15 항에 있어서,
    상기 복수의 제1금속패턴들은, 상기 커패시터의 상부전극과 동일층 상에 배치되는, 표시 장치.
  20. 제 1 항에 있어서,
    상기 제1신호배선 및 상기 제2신호배선 각각을 통해 공급된 신호에 의해 구동되는 스캔드라이버;를 더 구비하는, 표시 장치.
KR1020190008746A 2019-01-23 2019-01-23 표시 장치 KR20200091987A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190008746A KR20200091987A (ko) 2019-01-23 2019-01-23 표시 장치
CN202010070313.XA CN111477633A (zh) 2019-01-23 2020-01-21 显示装置
US16/749,617 US11430850B2 (en) 2019-01-23 2020-01-22 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190008746A KR20200091987A (ko) 2019-01-23 2019-01-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20200091987A true KR20200091987A (ko) 2020-08-03

Family

ID=71610158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008746A KR20200091987A (ko) 2019-01-23 2019-01-23 표시 장치

Country Status (3)

Country Link
US (1) US11430850B2 (ko)
KR (1) KR20200091987A (ko)
CN (1) CN111477633A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113031357B (zh) * 2021-03-18 2022-09-09 绵阳惠科光电科技有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281586B (en) * 2005-09-13 2007-05-21 Ind Tech Res Inst Pixel array
KR102278601B1 (ko) 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101763616B1 (ko) 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102537545B1 (ko) 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102403234B1 (ko) 2016-06-20 2022-05-27 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
CN108305888B (zh) 2017-01-12 2020-10-16 上海和辉光电股份有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN111477633A (zh) 2020-07-31
US11430850B2 (en) 2022-08-30
US20200235190A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
CN109509771B (zh) 显示装置
KR102649144B1 (ko) 디스플레이 장치
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102562901B1 (ko) 디스플레이 장치
KR102354977B1 (ko) 디스플레이 장치
KR102373441B1 (ko) 디스플레이 장치
KR102393377B1 (ko) 디스플레이 장치
KR102544241B1 (ko) 디스플레이 장치
US11443695B2 (en) Display apparatus
KR20200003336A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20190035995A (ko) 디스플레이 장치
KR20200028567A (ko) 표시 장치
US11398543B2 (en) Display device including connective wirings within a display area thereof
US10930680B2 (en) Display apparatus
KR20200145952A (ko) 표시 장치
US20210098552A1 (en) Display apparatus
US20210104593A1 (en) Display device
US11997885B2 (en) Display device with metal layer between pixel defining layer and opposite electrode
KR20200091987A (ko) 표시 장치
KR20210070462A (ko) 표시장치
US11588002B2 (en) Display device including common power supply line
KR20200145955A (ko) 디스플레이 장치
KR20220083911A (ko) 표시 장치
KR20220134839A (ko) 표시 장치
KR20240049739A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal