CN111477633A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111477633A
CN111477633A CN202010070313.XA CN202010070313A CN111477633A CN 111477633 A CN111477633 A CN 111477633A CN 202010070313 A CN202010070313 A CN 202010070313A CN 111477633 A CN111477633 A CN 111477633A
Authority
CN
China
Prior art keywords
metal patterns
display device
signal wiring
metal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010070313.XA
Other languages
English (en)
Inventor
金瞳祐
朴埈贤
文盛载
赵康文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111477633A publication Critical patent/CN111477633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

本公开提供一种显示装置，包括：第一信号布线及第二信号布线，分别在基板上向第一方向延伸，并向与第一方向交叉的第二方向排列；彼此隔开的多个第一金属图案，至少一部分重叠于所述第一信号布线并与所述第一信号布线电连接；以及彼此隔开的多个第二金属图案，至少一部分重叠于所述第二信号布线并与所述第二信号布线电连接，各个所述多个第一金属图案和各个所述多个第二金属图案沿着所述第一方向之字(zigzag)排列。

Description

显示装置
技术领域
本公开的实施例涉及一种显示装置。
背景技术
显示装置为以视觉方式显示数据的装置。这种显示装置包括划分为显示区域及周边区域的基板。在所述显示区域中相互绝缘地形成有扫描布线及数据布线，并包括多个像素。
在所述显示区域中可以具备显示元件，所述显示元件对应于各个所述像素而包括薄膜晶体管。在周边区域中可以具备通过各种布线向显示区域传送电信号的驱动部、控制部等。
这种显示装置的用途逐渐多样化。由此，为了提高显示装置的质量，尝试着各种设计。
发明内容
本公开的目的在于提供一种显示装置，能够防止在相邻的布线之间产生的短路不良等。这样的问题为示例性的，本公开的保护范围并不受此限制。
根据本公开的一方面，提供一种显示装置，包括：第一信号布线及第二信号布线，分别在基板上向第一方向延伸，并向与第一方向交叉的第二方向排列；彼此隔开的多个第一金属图案，至少一部分重叠于所述第一信号布线并与所述第一信号布线电连接；以及彼此隔开的多个第二金属图案，至少一部分重叠于所述第二信号布线并与所述第二信号布线电连接，各个所述多个第一金属图案与各个所述多个第二金属图案沿着所述第一方向之字(zigzag)排列。
可以是，所述多个第二金属图案与所述第一信号布线中的所述多个第一金属图案之间的部分向所述第二方向相邻。
可以是，所述多个第一金属图案的隔开间距与所述多个第二金属图案在所述第一方向上的长度相同。
可以是，所述多个第一金属图案的隔开间距大于所述多个第二金属图案在所述第一方向上的长度。
可以是，所述多个第一金属图案彼此以相同的间隔隔开。
可以是，所述多个第二金属图案彼此以相同的间隔隔开，并且所述多个第一金属图案的隔开间距和所述多个第二金属图案的隔开间距相同。
可以是，所述第一信号布线与所述多个第一金属图案中的至少一个的整体重叠。
可以是，所述多个第一金属图案在所述第二方向上的宽度大于所述第一信号布线在所述第二方向上的宽度。
可以是，所述多个第二金属图案中的邻近所述多个第一金属图案的第二金属图案从所述多个第一金属图案向所述第一方向及所述第二方向隔开。
可以是，所述多个第一金属图案在所述第一方向上的长度与所述多个第二金属图案在所述第一方向上的长度不同。
可以是，所述多个第一金属图案在所述第二方向上的宽度与所述多个第二金属图案在所述第二方向上的宽度不同。
可以是，所述显示装置还具备至少一个绝缘层，所述绝缘层夹设于所述第一信号布线及所述多个第一金属图案之间。
可以是，各个所述多个第一金属图案具备第一接触插头，所述第一接触插头贯通所述至少一个绝缘层，并连接所述多个第一金属图案和所述第一信号布线。
可以是，所述第一接触插头分别位于所述多个第一金属图案的两端。
可以是，所述显示装置还包括配置在所述基板上的多个显示元件，各个所述多个显示元件具备薄膜晶体管及将所述薄膜晶体管的栅电极作为下部电极的电容器。
可以是，所述第一信号布线与所述薄膜晶体管的栅电极配置在同一层上。
可以是，所述多个第一金属图案与所述薄膜晶体管的源电极及漏电极配置在同一层上。
可以是，所述多个第一金属图案配置于所述薄膜晶体管的栅电极和所述薄膜晶体管的源电极及漏电极之间。
可以是，所述多个第一金属图案与所述电容器的上部电极配置在同一层上。
可以是，所述显示装置还具备扫描驱动器，通过由各个所述第一信号布线及所述第二信号布线提供的信号被驱动。
发明效果
根据如上所述地构成的本公开的一实施例，能够防止相邻的布线之间发生的短路不良等。
此外，通过减少布线载荷(load)，能够提高显示质量。
但是，本公开的范围并不限于这种效果。
附图说明
图1为概略示出根据本公开的一实施例的显示装置的俯视图。
图2为图1的显示装置所包括的一像素的等价电路图。
图3为放大示出图1的W部分的一例的俯视图。
图4为沿着图3的A1-A1′线的截面图。
图4为沿着图1的A2-A2′线的截面图。
图5为概略示出根据本公开的另一实施例的显示装置的一部分的截面图。
图6为放大示出图1的W部分的另一例的俯视图。
图7为沿着图6的B-B′线的截面图。
图8为放大示出图1的W部分的又一例的俯视图。
图9为沿着图8的C-C′线的截面图。
附图标记说明
10：显示装置
100：基板
CL1、CL2、CL3、CL4：第一信号布线、第二信号布线、第三信号布线、第四信号布线
M1、M2、M3、M4：第一金属图案、第二金属图案、第三金属图案、第四金属图案
Mp1、Mp2、Mp3、Mp4：第一接触插头、第二接触插头、第三接触插头、第四接触插头
具体实施方式
本公开可以进行各种变换，可以有多种实施例，特定实施例将图示于附图中，并在具体实施方式中进行详细说明。但是，这并不是将本公开限定于特定实施方式中，应理解为包括属于本公开的思想及技术范围内的所有变化、均等物及替代物。在对本公开进行说明时，若判断为针对相关公知技术的具体说明可能会混淆本公开的宗旨，则其相关说明将省略。
在本说明书中使用的第一、第二等用语可以用于说明多种构成要件，但构成要件不会被用语所限定。用语只用于将一个构成要件与另一构成要件区别开。
在本说明书中，当说明为层、膜、区域、板等部分“在”其他部分“上方”或“上”时，不仅包括“在”其他部分的“正上方”的情况，还包括其中间还设置有其他部分的情况。
在本说明书中使用的x轴、y轴及z轴不限于直角坐标系上的三个轴，可以解释为包括其的宽概念。例如，x轴、y轴及z轴可以彼此正交，但也可以指并不彼此正交的彼此不同的方向。
以下，参照附图详细说明根据本公开的实施例，在参照附图说明时，实质相同或对应的构成要件使用相同的附图标记，对此的重复说明将省略。为了清楚表示各个层及区域，在附图中放大示出其厚度。并且，为了便于说明，在附图中将一部分层及区域的厚度也放大示出。
图1为概略示出本公开的一实施例的显示装置的俯视图。
参照图1，显示装置10可以是第一基板100和第二基板200通过密封部件600粘合而形成。密封部件600沿着第一基板100及/或第二基板200的外轮廓面形成，从而能够将第一基板100和第二基板200彼此粘合。
另一方面，显示装置10包括显示区域DA和配置于显示区域DA周边的周边区域PA。显示装置10可以利用从配置于显示区域DA的多个像素P射出的光来提供预定图像。
显示区域DA包括像素P，所述像素P连接于向第一方向(x方向)延伸的扫描布线SL和向与第一方向(x方向)交叉的第二方向(y方向)延伸的数据布线DL。各个像素P还与向第二方向(y方向)延伸的驱动电压线PL连接。
像素P可以分别包括如有机发光二极管OLED之类的显示元件。各个像素P可以通过有机发光二极管OLED射出例如红色、绿色、蓝色或白色的光。本说明书中的像素P可以理解为如上所述地射出红色、绿色、蓝色、白色中的任意一种颜色的光的像素。
各个像素P可以与配置于周边区域PA的内设电路电连接。在周边区域PA中可以配置有扫描驱动器40、布线部50及端子部30等。
扫描驱动器40可以包括多个薄膜晶体管，可以通过扫描布线SL向各个像素P提供扫描信号。扫描驱动器40可以将显示区域DA置于中间配置在两侧。配置于显示区域DA的像素P中的一部分可以与配置于左侧的扫描驱动器40电连接，剩余的可以与配置于右侧的扫描驱动器40电连接。作为另一实施例，扫描驱动器40也可以仅配置于显示区域DA的一侧。
在扫描驱动器40的一侧配置有布线部50。布线部50是指配置有传送用于驱动扫描驱动器40的信号(扫描驱动信号)的布线的区域。所述扫描驱动信号可以包括栅极启动信号及多个时钟(clock)信号，若所述扫描驱动信号被供应至扫描驱动器40，则扫描驱动器40生成要提供至像素P的扫描信号。
端子部30可以配置于第一基板100的一侧。端子部30可以不被绝缘层覆盖而暴露并与印刷电路板PCB电连接。印刷电路板PCB的端子PCB-P可以与端子部30电连接。
印刷电路板PCB将控制部(未图示)的信号或电源传送至端子部30。所述控制部可以通过第一连接布线11向电源供应布线(未图示)分别提供驱动电压ELVDD(参照后述的图2)及公共电压(ELVSS(参照后述的图2)。驱动电压ELVDD可以通过与第一电源供应布线连接的驱动电压线PL提供至各个像素P，公共电压ELVSS可以提供至与第二电源供应布线连接的像素P的对向电极223(参照图4)。所述第二电源供应布线为一侧开放的环形状，可以局部围绕显示区域DA。所述第二电源供应布线可以配置于扫描驱动器40和显示区域DA之间。所述第二电源供应布线提供公共电压ELVSS，也可以被称为公共电压供应布线。
在所述控制部中生成的控制信号可以通过印刷电路板PCB，通过第三连接布线41及第四连接布线51传送至扫描驱动器40及布线部50。此时，传送至布线部50的信号可以传送至扫描驱动器40。
数据驱动器60电连接于数据布线DL。数据驱动器60的数据信号可以通过连接于端子部30的第四连接布线51及与第四连接布线51连接的数据布线DL提供至各个像素P。图1示出了数据驱动器60配置于印刷电路板PCB，但是，作为另一实施例，数据驱动器60可以配置于第一基板100上。例如，数据驱动器60也可以配置于端子部30和所述第一电源供应布线之间。
图2为图1的显示装置所包括的一像素的等价电路图。
参照图2，像素P可以包括连接于扫描布线SL及数据布线DL的像素电路PC及连接于像素电路PC的显示元件。作为一例，所述显示元件可以是有机发光二极管OLED。
像素电路PC可以包括驱动薄膜晶体管Td、开关薄膜晶体管Ts及存储电容器Cst。开关薄膜晶体管Ts连接于扫描布线SL及数据布线DL，能够根据通过扫描布线SL输入的扫描信号，将通过数据布线DL输入的数据信号传送至驱动薄膜晶体管Td。存储电容器Cst连接于开关薄膜晶体管Ts及驱动电压线PL，能够存储相当于从开关薄膜晶体管Ts接收到的电压与供给至驱动电压线PL的驱动电压ELVDD之差的电压。
驱动薄膜晶体管Td连接于驱动电压线PL和存储电容器Cst，能够对应于存储于存储电容器Cst的电压值来控制从驱动电压线PL流动至有机发光二极管OLED的驱动电流。有机发光二极管OLED通过驱动电流能够射出具有预定亮度的光。有机发光二极管OLED能够射出例如红色、绿色、蓝色或白色的光。
另一方面，在图2中说明了像素P的像素电路PC包括两个薄膜晶体管及一个存储电容器的情况，但是本公开并不限于此。作为另一实施例，可以进行各种变化，例如，像素P的像素电路PC包括三个以上的薄膜晶体管或包括两个以上的存储电容器。
图3为放大示出图1的W部分的一例的俯视图，图4为示出沿着图3的A1-A1′线及图1的A2-A2′线的截面图。
首先，参照图3，在根据本公开的一实施例的显示装置10的基板(图1的100)上可以配置有多个信号布线CL1、CL2、CL3、CL4。此时，多个信号布线CL1、CL2、CL3、CL4可以是将用于驱动扫描驱动器(图1的40)的信号传送至扫描驱动器(图1的40)的布线。
在图3等中示出了所述多个信号布线CL1、CL2、CL3、CL4包括四个布线，即，第一信号布线CL1、第二信号布线CL2、第三信号布线CL3及第四信号布线CL4，但这仅是示例，可以有更多数量的布线连接于扫描驱动器(图1的40)。
图3中所示的多个信号布线CL1、CL2、CL3、CL4是彼此相邻的布线，分别向第一方向延伸。此时，所述第一方向可以是大致平行于如图1所示的扫描布线SL的长度方向的方向，即x方向。但是，并不限于此，所述第一方向也可以是大致平行于数据布线(图1的DL)的长度方向的方向，即y方向，或也可以是与x方向及y方向不同的第三方向。以下，为了便于说明，以所述第一方向为x方向，与所述第一方向交叉的第二方向为y方向的情况为中心进行具体说明。
此外，多个信号布线CL1、CL2、CL3、CL4向y方向排列，可以以第一信号布线CL1、第二信号布线CL2、第三信号布线CL3及第四信号布线CL4的顺序向+y方向排列。
以多个信号布线CL1、CL2、CL3、CL4中的第一信号布线CL1为例，在第一信号布线CL1上配置有彼此隔开的多个第一金属图案M1。
具体地，多个第一金属图案M1的至少一部分重叠于第一信号布线CL1，此时，多个第一金属图案M1和第一信号布线CL1彼此电连接。
与第一信号布线CL1相同地，在作为最邻近第一信号布线CL1的布线的第二信号布线CL2上配置有彼此隔开的多个第二金属图案M2。此时，多个第二金属图案M2的至少一部分重叠于第二信号布线CL2并电连接于第二信号布线CL2。
各个重叠于第一信号布线CL1的多个第一金属图案M1和各个重叠于第二信号布线CL2的多个第二金属图案M2彼此交错配置，从而防止相邻的两个金属图案M1、M2之间发生短路等不良。
换句话说，各个多个第一金属图案M1和各个多个第二金属图案M2沿着x方向之字(zigzag)排列。在这里，之字排列是指将各个多个第一金属图案M1的中心和各个多个第二金属图案M2的中心依次连接则会形成之字线ZL。
作为一实施例，如N部分中所示，多个第二金属图案M2可以与第一信号布线CL1的多个第一金属图案M1之间的第一部分E1向y方向相邻配置。同样，多个第一金属图案M1也可以与第二信号布线CL2的多个第二金属图案M2之间的第二部分E2向y方向相邻配置。由此，第一金属图案M1的至少一部分与第二金属图案M2的至少一部分不相邻，从而能够避免在两个金属图案M1、M2之间发生短路等。
因此，为了提高这种短路防止效果，需要消除或最小化第一金属图案M1与第二金属图案M2相邻的部分。
具体地，当为相邻于向图3中所示的y方向延伸的虚拟线L而配置的第一金属图案M1及第二金属图案M2时，可以以虚拟线L为中心彼此配置在相反侧。作为一例，如图3所示，各个第一金属图案M1及第二金属图案M2的边缘可以分别接触虚拟线L。作为另一例，各个第一金属图案M1及第二金属图案M2的边缘也可以从虚拟线L隔开。但是，并不完全排除第一金属图案M1的一部分及第二金属图案M2的一部分相邻配置，在此情况下，优选地，彼此相邻配置的一部分不足各个第一金属图案M1及第二金属图案M2的50％。
多个第一金属图案M1可以以彼此相同的间距隔开。此时，多个第一金属图案M1的隔开间距s1和多个第一金属图案M1在x方向上的长度d1可以不同也可以相同。
此外，多个第二金属图案M2也可以以彼此相同的间距隔开，多个第二金属图案M2的隔开间距s2和多个第二金属图案M2在x方向上的长度d2可以不同也可以相同。多个第二金属图案M2的隔开间距s2与多个第一金属图案M1的隔开间距s1可以相同。
此外，如图3的N部分中所示，多个第一金属图案M1的隔开间距s1与多个第二金属图案M2在x方向上的长度d2可以相同。
作为一实施例，多个第一金属图案M1的隔开间距s1沿着x方向恒定，多个第二金属图案M2的隔开间距s2也沿着x方向恒定，当上述隔开间距s1、s2彼此相同时，多个第一金属图案M1在x方向上的长度d1及隔开间距s1与多个第二金属图案M2在x方向上的长度d2及隔开间距s2都可以具有相同的值。
另一方面，当多个第一金属图案M1重叠于第一信号布线CL1的上方时，第一信号布线CL1可以与多个第一金属图案M1中的至少一个的整体重叠。即，如图3所示，多个第一金属图案M1中的至少一个可以在基板(图1的100)上位于配置有第一信号布线CL1的区域的内部。此时，第一金属图案M1在y方向上的宽度w2可以小于第一信号布线CL1在y方向上的宽度w1。
以上，以位于第一信号布线CL1上的第一金属图案M1和位于第二信号布线CL2上的第二金属图案M2为例进行了说明，但是，如上的彼此相邻的信号布线及位于其上方的金属图案之间的结构同样适用于位于第三信号布线CL3上的第三金属图案M3和位于第四信号布线CL4上的第四金属图案M4。
以下，参照图4，根据多个第一金属图案M1及多个第二金属图案M2如图3所示地之字排列，在从第一金属图案M1隔开第一距离G1大小的位置可以配置有金属图案。即，在两个相邻的金属图案M1、M3之间确保第一距离G1大小的间隔，能够防止发生短路等。
此时，从第一金属图案M1隔开第一距离G1大小的所述金属图案可以是重叠于第三信号布线CL3的第三金属图案M3。图4中示出了隔开第一距离G1大小的金属图案为第一金属图案M1及第三金属图案M3，但是，根据图3的俯视图的截取位置，完全可以变化。即，在其他截面图上，隔开第一距离G1大小的金属图案也可以是第二金属图案M2及第四金属图案M4。
如图4所示，在多个信号布线CL1、CL2、CL3、CL4和多个金属图案M1、M3等之间可以配置有至少一个绝缘层。以下，参照沿着图1的A2-A2′线的截面，针对配置于显示区域DA的构成要件进行说明，同时针对所述信号布线及金属图案、夹置于它们之间的绝缘层的位置进行具体说明。
参照A2-A2′截面，在显示区域DA中可以配置有像素电路PC及电连接于像素电路PC的有机发光二极管OLED。
在基板100上形成有薄膜晶体管TFT、存储电容器Cst及电连接于它们的像素电极221。像素电路PC配置在基板100上，有机发光二极管OLED可以位于像素电路PC上。
作为一实施例，基板100可以包括高分子树脂。所述高分子树脂可以包括聚醚砜(PES,polyethersulfone)、聚芳酯(PAR,polyarylate)、聚醚酰亚胺(PEI,polyetherimide),聚萘二甲酸乙二醇酯(PEN,polyethyelenene napthalate)、聚对苯二甲酸乙二醇酯(PET,polyethyelene terepthalate),聚苯硫醚(PPS,polyphenylenesulfide)、聚烯丙酯(polyarylate)、聚酰亚胺(PI,polyimide)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、醋酸丙酸纤维素(CAP,cellulose acetate propionate)等，由此，基板100可以具有柔性性质。
作为另一实施例，基板100可以包括以SiO2为主成分的玻璃材料，或者可以包括如钢化塑料之类的树脂，可以具有硬性(rigid)性质。基板100可以是包括上述高分子树脂的层及位于上述高分子树脂层上的阻挡层的叠层结构，此时，能够提高基板100的挠性(flexibility)。阻挡层可以包括氮化硅(SiNx)、氮氧化硅(SiON)及氧化硅(SiOx)等。
在基板100上可以配置有为了防止杂质渗透至薄膜晶体管TFT的半导体层Act而形成的缓冲层201。缓冲层201可以包括如氮化硅、氮氧化硅及氧化硅之类的无机绝缘物，并可以是包括上述无机绝缘物的单层或多层。
在缓冲层201上可以配置有像素电路PC。像素电路PC包括薄膜晶体管TFT及存储电容器Cst。薄膜晶体管TFT可以包括半导体层Act、栅电极GE、源电极SE、漏电极DE。图4中示出的薄膜晶体管TFT可以对应于参照图2说明的驱动薄膜晶体管Td或发光控制薄膜晶体管。在本实施例中示出了栅电极GE将栅极绝缘层203置于中间配置在半导体层Act上的顶栅类型，但是，根据又一实施例，薄膜晶体管TFT可以是底栅类型。
半导体层Act可以包括多晶硅。或者，半导体层Act可以包括非晶(amorphous)硅，或包括氧化物半导体，或包括有机半导体等。栅电极GE可以包括低电阻金属物质。栅电极GE可以包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包括所述材料的多层或单层。
半导体层Act和栅电极GE之间的栅极绝缘层203可以包括如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽及二氧化铪等之类的无机绝缘物。栅极绝缘层203可以是包括上述物质的单层或多层。
源电极SE及漏电极DE可以包括导电性优异的材料。源电极SE及漏电极DE可以包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的单层或多层。作为一实施例，源电极SE及漏电极DE可以形成为Ti/Al/Ti的多层。
存储电容器Cst包括将第一层间绝缘层205置于中间重叠的下部电极CE1和上部电极CE2。存储电容器Cst可以与薄膜晶体管TFT重叠。与此相关地，图4示出了薄膜晶体管TFT的栅电极GE为存储电容器Cst的下部电极CE1。作为另一实施例，存储电容器Cst可以不与薄膜晶体管TFT重叠。存储电容器Cst可以由第二层间绝缘层207覆盖。
第一层间绝缘层205及第二层间绝缘层207可以包括如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽及二氧化铪等之类的无机绝缘物。第一层间绝缘层205及第二层间绝缘层207可以是包括上述物质的单层或多层。
包括薄膜晶体管TFT及存储电容器Cst的像素电路PC可以由平坦化绝缘层209覆盖。平坦化绝缘层209可以包括上面大致扁平的面。平坦化绝缘层209可以包括如聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)或聚苯乙烯(Polystylene，PS)之类的普通通用高分子、具有酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子、乙烯醇类高分子及它们的混合物之类的有机绝缘物。作为一实施例，平坦化绝缘层209可以包括聚酰亚胺。或者，平坦化绝缘层209可以包括无机绝缘物，或可以包括无机绝缘物及有机绝缘物。
像素电极221可以形成在平坦化绝缘层209上。像素电极221可以包括如氧化铟锡(ITO，indium tin oxide)、氧化铟锌(IZO，indium zinc oxide)、氧化锌(ZnO，zincoxide)、氧化铟(In2O3，indium oxide)、氧化铟镓(IGO，indium gallium oxide)或氧化锌铝(AZO，aluminum zinc oxide)之类的导电性氧化物。作为另一实施例，像素电极221可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物的反射膜。作为又一实施例，像素电极221在上述反射膜的上方/下方还可以包括由ITO、IZO、ZnO或In2O3形成的膜。
在像素电极221上可以形成有像素定义膜211。像素定义膜211包括暴露像素电极221的上面的开口，可以覆盖像素电极221的边缘。像素定义膜211可以包括有机绝缘物。或者，像素定义膜211可以包括如氮化硅(SiNx)、氮氧化硅(SiON)或氧化硅(SiOx)之类的无机绝缘物。或者，像素定义膜211可以包括有机绝缘物及无机绝缘物。
中间层222包括发光层222b。中间层222可以包括配置于发光层222b的下方的第一功能层222a及/或配置于发光层222b的上方的第二功能层222c。发光层222b可以包括射出预定颜色的光的高分子有机物或低分子有机物。
第一功能层222a可以是单层或多层。例如，当第一功能层222a由高分子物质形成时，第一功能层222a为单层结构的空穴传输层(HTL：Hole Transport Layer)，可以由聚乙烯二羟基噻吩(PEDOT：poly-(3,4)-ethylene-dihydroxy thiophene)或聚苯胺(PANI：polyaniline)形成。当第一功能层222a由低分子物质形成时，第一功能层222a可以包括空穴注入层(HIL：Hole Injection Layer)和空穴传输层(HTL)。
第二功能层222c并非一直具备。例如，当第一功能层222a及发光层222b由高分子物质形成时，优选地形成第二功能层222c。第二功能层222c可以是单层或多层。第二功能层222c可以包括电子传输层(ETL：Electron Transport Layer)及/或电子注入层(EIL：Electron Injection Layer)。
在中间层222中，第一功能层222a及/或第二功能层222c可以共同形成于所有像素。在中间层222中，发光层222b可以在显示区域DA中个别配置于各个像素。发光层222b可以配置在像素定义膜211的开口内部。
对向电极223可以由功函数低的导电性物质构成。例如，对向电极223可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金等的(半)透明层。或者，对向电极223还可以在包含上述物质的(半)透明层上包括如ITO、IZO、ZnO或In2O3之类的层。对向电极223不仅可以形成在显示区域DA上，也可以形成在作为非显示区域的周边区域PA上。中间层222及对向电极223可以通过热蒸镀法形成。
封顶层230可以位于对向电极223上。例如，封顶层230可以包括LiF，可以通过热蒸镀法形成。或者，封顶层230可以包括如氧化硅、氮化硅、氮氧化硅之类的无机绝缘物。或者，封顶层230可以省略。
在像素定义膜211上可以形成有间隔件213。间隔件213可以包括如聚酰亚胺之类的有机绝缘物。或者，间隔件213可以包括如氮化硅或氧化硅之类的无机绝缘物，或者包括有机绝缘物及无机绝缘物。
间隔件213可以包括与像素定义膜211不同的物质。或者，间隔件213可以包括与像素定义膜211相同的物质，此时，像素定义膜211和间隔件213可以在利用半色调掩膜等的掩膜工艺中一同形成。作为一实施例，像素定义膜211及间隔件213可以包括聚酰亚胺。
一同参照图4的A1-A1′截面及A2-A2′截面，多个信号布线CL1、CL2、CL3、CL4可以与薄膜晶体管TFT的栅电极GE配置在同一层上。即，多个信号布线CL1、CL2、CL3、CL4可以配置在栅极绝缘层203上，这是可以与参照图1及图2说明的扫描布线SL配置在同一层上。
并且，多个金属图案(M1、M3等)可以与薄膜晶体管TFT的源电极SE及漏电极DE配置在同一层上，这是可以与参照图1及图2说明的数据布线DL配置在同一层上。此时，图4的A1-A1′截面中仅示出了第一金属图案M1及第三金属图案M3，但是，邻近图3的第一金属图案M1的第二金属图案M2及邻近第三金属图案M3的第四金属图案M4也可以与薄膜晶体管TFT的源电极SE及漏电极DE配置在同一层上。
在夹设于多个信号布线CL1、CL2、CL3、CL4和多个金属图案(M1、M3等)之间的至少一个绝缘层中可以包括第一层间绝缘层205及第二层间绝缘层207。
此时，多个金属图案(M1、M3等)可以与设置在不同层上的多个信号布线CL1、CL2、CL3、CL4电连接。
以第一金属图案M1为例，多个第一金属图案M1在两端可以分别具备第一接触插头Mp1，通过该第一接触插头Mp1可以连接至位于多个第一金属图案M1的下方的第一信号布线CL1。
具体地，第一接触插头Mp1贯通夹设于多个信号布线CL1、CL2、CL3、CL4和多个金属图案(M1、M3等)之间的第一层间绝缘层205及第二层间绝缘层207，为此，在第一层间绝缘层205及第二层间绝缘层207中可以形成有对应于第一接触插头Mp1的空穴。
由此，包括时钟信号的扫描驱动信号可以交替通过图3中所示的第一信号布线CL1的第一部分E1和第一金属图案M1并传送至扫描驱动器(图1的40)。此时，所述扫描驱动信号会重复如下过程：通过作为下部层的第一信号布线CL1，通过第一接触插头Mp1上升至作为上部层的第一金属图案M1之后，沿着第一金属图案M1向第一方向(x方向)移动，并再次通过第一接触插头Mp1下降至作为下部层的第一信号布线CL1。在这过程中，利用两个金属层CL1、M1传送信号，具有与单层的布线相比布线负载(load)减少的优点。
另一方面，连接第二信号布线CL2和第二金属图案M2的第二接触插头Mp2、连接第三信号布线CL3和第三金属图案M3的第三接触插头Mp3、连接第四信号布线CL4和第四金属图案M4的第四接触插头Mp4等也是以与第一接触插头Mp1相同的方式向第一方向(x方向)上下移动来传送信号。
图5为概略示出根据本公开的另一实施例的显示装置的一部分的截面图。
如图5所示的实施例，除了多个金属图案(例如，图4的M1、M3等)的层上位置之外，与图所示的实施例相同或类似。并且，对应于图5的A1-A1′截面的俯视图的结构可以与图3所示的实施例的俯视图的结构相同。因此，以下仅对与所述金属图案的层上位置相关的特征进行说明，除此之外的特征参照上述内容。
一同参照图5中A1-A1′截面及A2-A2′截面，多个信号布线CL1、CL2、CL3、CL4与图4中所示的实施例相同地，可以与薄膜晶体管TFT的栅电极GE设置在同一层上。即，多个信号布线CL1、CL2、CL3、CL4可以配置在栅极绝缘层203上，这是与参照图1及图2说明的扫描布线SL可以配置在同一层上。
另一方面，与图4所示的实施例不同地，多个金属图案(M1′、M3′等)可以配置在薄膜晶体管TFT的栅电极GE与源电极SE及漏电极DE之间。
作为一实施例，多个第一金属图案M1′可以与设置在像素电路PC的存储电容器Cst的上部电极CE2配置在同一层上。这是根据情况可以与扫描布线(图1的SL)配置在同一层上，或者可以与数据布线(图1的DL)配置在同一层上。
此时，图5的A1-A1′截面中仅示出了第一金属图案M1′及第三金属图案M3′，但是，除此之外，重叠于各个第二信号布线CL2及第四信号布线CL4的金属图案(未图示)也可以与存储电容器Cst的上部电极CE2配置在同一层上。
在夹设于多个信号布线CL1、CL2、CL3、CL4和多个金属图案(M1′、M3′等)之间的至少一个绝缘层中可以包括第一层间绝缘层205。如此，夹设于多个信号布线CL1、CL2、CL3、CL4和多个金属图案(M1′、M3′等)之间的绝缘层数量减少，设置于各个多个金属图案(M1′、M3′等)的第一接触插头Mp1′及第三接触插头Mp3′的长度会变短。
另一方面，为了使在不同层的布线上下移动的扫描驱动信号顺利传送至扫描驱动器(图1的40)，需要减少上部层的金属图案M1、M2、M3、M4中的电阻。以下，参照图6至图9，针对用于减少所述金属图案M1、M2、M3、M4的电阻的各种实施例进行具体说明。
图6为放大示出图1的W部分的另一例的俯视图，图7为沿着图6的B-B′线的截面图。
如图6及图7中所示的实施例，除了多个金属图案(例如，图4的M1、M3等)之间的隔开间距(s1等)的长度之外，与图3及图4中所示的实施例相同或类似。因此，以下仅对与所述金属图案之间的隔开间距相关的特征进行说明，除此之外的特征参照上述内容。
首先，参照图6的N部分，多个第二金属图案M2与如3中所示的实施例相同地，可以与第一信号布线CL1的多个第一金属图案M1之间的第一部分E1向y方向相邻配置。同样，多个第一金属图案M1也可以与第二信号布线CL2的多个第二金属图案M2之间的第二部分E2向y方向彼此相邻配置。
另一方面，与图3中示出的实施例不同地，多个第一金属图案M1的隔开间距s1可以与多个第二金属图案M2在x方向上的长度d2不同。
作为一实施例，多个第一金属图案M1的隔开间距s1可以大于多个第二金属图案M2在x方向上的长度d2。由此，针对一个第二金属图案M2的周边第一金属图案M1的平均隔开间距增加，能够进一步减少两个金属图案M1、M2之间的短路发生可能性。
在图6的N部分中示出了第二金属图案M2配置为偏向作为第一信号布线CL1中的多个第一金属图案M1之间部分的第一部分E1的一侧，但是并不限于此。作为另一例，第二金属图案M2也可以配置在第一信号布线CL1的第一部分E1的中央部。
以上，以位于第一信号布线CL1上的第一金属图案M1和位于第二信号布线CL2上的第二金属图案M2为例进行了说明，但是，这种彼此相邻的信号布线及位于其上方的金属图案之间的结构同样适用于位于第三信号布线CL3上的第三金属图案M3及位于第四信号布线CL4上的第四金属图案M4。
以下，参照图7的B-B′截面，多个信号布线CL1、CL2、CL3、CL4与如图4中所示的实施例相同地，可以与薄膜晶体管TFT的栅电极GE配置在同一层上。此外，多个金属图案(M1、M3等)可以与薄膜晶体管TFT的源电极SE及漏电极DE配置在同一层上，这也与图4中所示的实施例相同。
但是，在图3及图4中示出的实施例中，不管在图3的俯视图的哪个位置截取，向y方向相邻的金属图案(M1和M3，或M2和M4)之间的第一距离G1恒定。
与此相反，在本实施例中，当在相当于图6的B-B′线的位置截取显示装置时，在截面上，可能会暴露第一金属图案M1及第四金属图案M4。此时，向y方向相邻的金属图案(M1和M4)之间的第二距离G2可以大于上述第一距离G1。
如此，通过增加多个金属图案(例如，M1)的隔开间距s1，具有还能够更长地确保相邻的金属图案之间的间隔的优点。
此外，虽然图6及图7中未图示，多个金属图案M1、M2、M3、M4可以与薄膜晶体管TFT的源电极SE及漏电极DE配置在不同层上，并非同一层上。例如，如图5所示，多个金属图案M1、M2、M3、M4也可以与存储电容器Cst的上部电极CE2配置在同一层上。
图8为放大示出图1的W部分的又一例的俯视图，图9为沿着图8中C-C′线的截面图。
在图8及图9中所示的实施例中，除了多个金属图案M1、M2、M3、M4的宽度之外，与图3及图4中所示的实施例相同或类似。因此，以下仅对与所述金属图案的宽度相关的特征进行说明，除此之外的特征参照如上内容。
一同参照图8及图9，多个金属图案M1、M2、M3、M4的宽度可以大于重叠于其下方的多个信号布线CL1、CL2、CL3、CL4的宽度。具体地，以第一金属图案M1为例，第一金属图案M1在y方向上的宽度w2′可以大于第一信号布线CL1在y方向上的宽度w1。
如此，随着多个金属图案M1、M2、M3、M4的宽度增加，所述金属图案M1、M2、M3、M4的电阻会减小，从而能够更加顺利地传送信号。
但是，会发生在相邻的金属图案之间间隔变小的问题，由此，即使在相邻的两个信号布线上将所述金属图案之字排列，也无法减少短路等的发生可能性。
因此，在本实施例中，如图8所示地，使重叠于一个信号布线的多个金属图案的隔开间距与图3及图6等中所示的实施例相比进一步增加。
以第一金属图案M1为例，多个第一金属图案M1之间的隔开间距s1可以更大于图3中示出的隔开间距s1及图6中所示的隔开间距s1。
此外，为了使第一金属图案M1的第二信号布线CL2侧的边缘从第二信号布线CL2向y方向隔开，可以设置第一间隙c1，为了使第一金属图案M1的第二金属图案M2侧的边缘从第二金属图案M2向x方向隔开，可以设置第二间隙c2。此时，通过第一间隙c1使第一金属图案M1和第二信号布线CL2彼此隔开，具有减少可能在第一金属图案M1和第二信号布线CL2之间产生的寄生电容。
这种结构同样适用于位于第三信号布线CL3上的第三金属图案M3和位于第四信号布线CL4上的第四金属图案M4。
在本实施例中，通过增加多个金属图案M1、M2、M3、M4的宽度来减少电阻的同时，增加相邻的金属图案之间、或者金属图案及相邻于其的布线之间的间隔(例如，s1、c1、c2等)，能够降低短路等的发生可能性。
虽然图8及图9中未图示，多个金属图案M1、M2、M3、M4可以与薄膜晶体管TFT的源电极SE及漏电极DE配置在不同层上而并非同一层上。例如，如图5所示，多个金属图案M1、M2、M3、M4也可以与存储电容器Cst的上部电极CE2配置在同一层上。
同时，如图3等中所示的实施例，也可以适当组合使用重叠的金属图案的宽度相对小的信号布线(例如，如图3所示地w2<w1)和重叠的金属图案的宽度相对大的信号布线(例如，如图8所示地w2′>w1)。
如上所述，本公开参考附图所示的一实施例进行了说明，但这仅是示例性的，本领域普通技术人员都理解的是，可以从其进行各种变形及实施例的变形。因此，本公开真正的技术保护范围应由添附的权利要求书的技术思想所决定。

Claims (20)

1.一种显示装置，其中，包括：
第一信号布线及第二信号布线，分别在基板上向第一方向延伸，并向与第一方向交叉的第二方向排列；
彼此隔开的多个第一金属图案，至少一部分重叠于所述第一信号布线并与所述第一信号布线电连接；以及
彼此隔开的多个第二金属图案，至少一部分重叠于所述第二信号布线并与所述第二信号布线电连接，
各个所述多个第一金属图案和各个所述多个第二金属图案沿着所述第一方向之字排列。
2.根据权利要求1所述的显示装置，其中，所述多个第二金属图案与所述第一信号布线中的所述多个第一金属图案之间的部分向所述第二方向相邻。
3.根据权利要求1所述的显示装置，其中，所述多个第一金属图案的隔开间距与所述多个第二金属图案的在所述第一方向上的长度相同。
4.根据权利要求1所述的显示装置，其中，所述多个第一金属图案的隔开间距大于所述多个第二金属图案的在所述第一方向上的长度。
5.根据权利要求1所述的显示装置，其中，所述多个第一金属图案彼此以相同的间隔隔开。
6.根据权利要求1所述的显示装置，其中，所述多个第二金属图案彼此以相同的间隔隔开，并且所述多个第一金属图案的隔开间距和所述多个第二金属图案的隔开间距相同。
7.根据权利要求1所述的显示装置，其中，所述第一信号布线与所述多个第一金属图案中的至少一个的整体重叠。
8.根据权利要求1所述的显示装置，其中，所述多个第一金属图案的在所述第二方向上的宽度大于所述第一信号布线的在所述第二方向上的宽度。
9.根据权利要求8所述的显示装置，其中，所述多个第二金属图案中的邻近所述多个第一金属图案的第二金属图案从所述多个第一金属图案向所述第一方向及所述第二方向隔开。
10.根据权利要求1所述的显示装置，其中，所述多个第一金属图案的在所述第一方向上的长度与所述多个第二金属图案的在所述第一方向上的长度不同。
11.根据权利要求1所述的显示装置，其中，所述多个第一金属图案的在所述第二方向上的宽度与所述多个第二金属图案的在所述第二方向上的宽度不同。
12.根据权利要求1所述的显示装置，其中，所述显示装置还具备至少一个绝缘层，所述绝缘层夹设于所述第一信号布线及所述多个第一金属图案之间。
13.根据权利要求12所述的显示装置，其中，各个所述多个第一金属图案具备第一接触插头，所述第一接触插头贯通所述至少一个绝缘层，并连接所述多个第一金属图案和所述第一信号布线。
14.根据权利要求13所述的显示装置，其中，所述第一接触插头分别位于所述多个第一金属图案的两端。
15.根据权利要求1所述的显示装置，其中，所述显示装置还包括布置在所述基板上的多个显示元件，各个所述多个显示元件具备薄膜晶体管及将所述薄膜晶体管的栅电极作为下部电极的电容器。
16.根据权利要求15所述的显示装置，其中，所述第一信号布线与所述薄膜晶体管的栅电极布置在同一层上。
17.根据权利要求15所述的显示装置，其中，所述多个第一金属图案与所述薄膜晶体管的源电极及漏电极布置在同一层上。
18.根据权利要求15所述的显示装置，其中，所述多个第一金属图案布置于所述薄膜晶体管的栅电极和所述薄膜晶体管的源电极及漏电极之间。
19.根据权利要求15所述的显示装置，其中，所述多个第一金属图案与所述电容器的上部电极布置配置在同一层上。
20.根据权利要求1所述的显示装置，其中，所述显示装置还具备扫描驱动器，通过由各个所述第一信号布线及所述第二信号布线提供的信号被驱动。
CN202010070313.XA 2019-01-23 2020-01-21 显示装置 Pending CN111477633A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0008746 2019-01-23
KR1020190008746A KR20200091987A (ko) 2019-01-23 2019-01-23 표시 장치

Publications (1)

Publication Number Publication Date
CN111477633A true CN111477633A (zh) 2020-07-31

Family

ID=71610158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010070313.XA Pending CN111477633A (zh) 2019-01-23 2020-01-21 显示装置

Country Status (3)

Country Link
US (1) US11430850B2 (zh)
KR (1) KR20200091987A (zh)
CN (1) CN111477633A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113031357B (zh) * 2021-03-18 2022-09-09 绵阳惠科光电科技有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281586B (en) * 2005-09-13 2007-05-21 Ind Tech Res Inst Pixel array
KR102278601B1 (ko) 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101763616B1 (ko) 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102537545B1 (ko) 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102403234B1 (ko) 2016-06-20 2022-05-27 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
CN108305888B (zh) 2017-01-12 2020-10-16 上海和辉光电股份有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US20200235190A1 (en) 2020-07-23
KR20200091987A (ko) 2020-08-03
US11430850B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102643634B1 (ko) 표시 패널
US9991465B2 (en) Display device having crack prevention portion
CN109390354B (zh) 显示设备
KR20200015868A (ko) 표시 패널
US11782542B2 (en) Display device
JP6756560B2 (ja) 表示装置
US11917872B2 (en) Display device
CN111326554A (zh) 显示装置
KR101913512B1 (ko) 표시 장치
US11914804B2 (en) Touch display device
CN111430408A (zh) 在显示装置的显示区域内包括连接布线的显示装置
KR20180030341A (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
CN113517320A (zh) 显示装置和用于制造显示装置的方法
CN111477633A (zh) 显示装置
CN112614868A (zh) 显示装置
KR20210070462A (ko) 표시장치
US11600682B2 (en) Display device and method of fabricating the same
US11751447B2 (en) Display apparatus
US20240134470A1 (en) Electronic device
US20240074266A1 (en) Display panel and display device
US11942488B2 (en) Display device and method of fabricating the same
KR20190013082A (ko) 표시장치
KR20240049739A (ko) 표시 장치
KR20220083911A (ko) 표시 장치
KR20190069709A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination