KR20200085968A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200085968A
KR20200085968A KR1020190001721A KR20190001721A KR20200085968A KR 20200085968 A KR20200085968 A KR 20200085968A KR 1020190001721 A KR1020190001721 A KR 1020190001721A KR 20190001721 A KR20190001721 A KR 20190001721A KR 20200085968 A KR20200085968 A KR 20200085968A
Authority
KR
South Korea
Prior art keywords
total reflection
reflection layer
layer
sub
pixel
Prior art date
Application number
KR1020190001721A
Other languages
English (en)
Inventor
임재익
김기범
손정하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190001721A priority Critical patent/KR20200085968A/ko
Priority to CN201980088239.XA priority patent/CN113272988A/zh
Priority to PCT/KR2019/016053 priority patent/WO2020145506A1/ko
Priority to US17/421,196 priority patent/US20220077256A1/en
Priority to TW108142308A priority patent/TWI842781B/zh
Publication of KR20200085968A publication Critical patent/KR20200085968A/ko

Links

Images

Classifications

    • H01L51/5271—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3211—
    • H01L27/323—
    • H01L51/5203—
    • H01L51/5237—
    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 전극, 발광층, 및 제2 전극을 포함하는 서브 화소, 상기 서브 화소를 정의하는 화소 정의막, 상기 화소 정의막과 중첩하는 제1 전반사층, 상기 제1 전반사층 상에 배치되는 제2 전반사층, 및 상기 제2 전반사층 상에 배치된 평탄화막을 구비하고, 상기 평탄화막의 굴절률은 상기 제2 전반사층의 굴절률보다 크고, 상기 제2 전반사층의 굴절률은 상기 제1 전반사층의 굴절률보다 크다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시 장치가 활용되고 있다.
표시 장치들 중에서 유기발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광 표시장치는 광을 발광하는 유기발광 소자와 유기발광 소자를 구획하는 화소 정의막을 포함한다. 유기발광 소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
한편, 유기발광 소자로부터 발광된 광의 일부는 유기발광 표시장치의 상부 방향이 아닌 측면 방향으로 진행하며, 이 경우 표시 장치의 상부 방향으로 출광되지 못하고 손실될 수 있다. 유기발광 소자로부터 발광된 광의 출광 효율을 높이는 경우, 유기발광 소자의 수명을 늘릴 수 있을 뿐만 아니라 유기발광 표시장치의 소비전력을 낮출 수 있다.
본 발명이 해결하고자 하는 과제는 출광 효율을 높일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극, 발광층, 및 제2 전극을 포함하는 서브 화소, 상기 서브 화소를 정의하는 화소 정의막, 상기 화소 정의막과 중첩하는 제1 전반사층, 상기 제1 전반사층 상에 배치되는 제2 전반사층, 및 상기 제2 전반사층 상에 배치된 평탄화막을 구비하고, 상기 평탄화막의 굴절률은 상기 제2 전반사층의 굴절률보다 크고, 상기 제2 전반사층의 굴절률은 상기 제1 전반사층의 굴절률보다 크다.
상기 평탄화막의 최대 두께는 상기 제1 전반사층의 최대 두께보다 두껍고, 상기 제1 전반사층의 최대 두께는 상기 제2 전반사층의 최대 두께보다 두꺼울 수 있다.
상기 제1 전반사층은 상기 서브 화소와 중첩하지 않을 수 있다.
상기 서브 화소의 제2 전극과 상기 화소 정의막 상에 배치되는 봉지막을 더 구비하고, 상기 제1 전반사층은 상기 봉지막 상에 배치되며, 상기 제2 전반사층은 상기 제1 전반사층에 의해 덮이지 않은 상기 봉지막 상에 배치될 수 있다.
상기 봉지막과 상기 제1 전반사층 사이에 배치된 버퍼층을 더 구비할 수 있다.
상기 제1 전반사층은 평면 상에서 상기 서브 화소를 둘러싸도록 배치될 수 있다.
상기 화소 정의막과 중첩하는 터치 전극을 더 구비할 수 있다.
상기 터치 전극은 상기 제1 전반사층과 중첩하지 않을 수 있다.
상기 제2 전반사층은 상기 터치 전극을 덮을 수 있다.
상기 제1 전반사층은 상기 터치 전극을 덮을 수 있다.
상기 제1 전반사층은 평면 상에서 상기 서브 화소를 노출하는 개구 영역을 포함할 수 있다.
상기 터치 전극을 덮는 터치 절연층을 더 구비하고, 상기 제1 전반사층은 상기 터치 절연층 상에 배치될 수 있다.
상기 화소 정의막과 중첩하는 제3 전반사층을 더 구비하고, 평면 상에서 상기 제1 전반사층은 평면 상에서 상기 서브 화소를 둘러싸고, 상기 제3 전반사층은 상기 제1 전반사층을 둘러싸도록 배치될 수 있다.
상기 제3 전반사층 상에 배치되는 제4 전반사층을 더 구비하고, 상기 제4 전반사층의 굴절률은 상기 제3 전반사층의 굴절률보다 클 수 있다.
상기 서브 화소의 제2 전극과 상기 화소 정의막 상에 배치되는 봉지막을 더 구비하고, 상기 제1 전반사층과 상기 제3 전반사층은 상기 봉지막 상에 배치되며, 상기 제2 전반사층은 상기 제3 전반사층과 상기 제1 전반사층과 상기 제3 전반사층에 의해 덮이지 않은 상기 봉지막 상에 배치될 수 있다.
상기 화소 정의막과 중첩하는 터치 전극을 더 구비할 수 있다.
상기 터치 전극은 상기 제1 전반사층 및 상기 제3 전반사층과 중첩하지 않을 수 있다.
상기 제2 전반사층은 상기 터치 전극을 덮을 수 있다.
상기 제3 전반사층은 상기 제1 터치 전극을 덮을 수 있다.
상기 터치 전극을 덮는 터치 절연층을 더 구비하고, 상기 제1 전반사층과 상기 제3 전반사층은 상기 터치 절연층 상에 배치될 수 있다.
상기 제1 전반사층은 상기 서브 화소에 인접한 제1 경사면을 포함하고, 상기 제2 전반사층은 상기 제1 경사면 상에 배치되는 제2 경사면을 포함하며, 상기 제1 경사면의 경사 각도는 제1 테이터 각도로 정의되고, 상기 제2 경사면의 경사 각도는 제2 테이퍼 각도로 정의되며, 상기 제1 전반사층에 의해 전반사되는 광의 출광 각도와 상기 제2 전반사층에 의해 전반사되는 광의 출광 각도 각각이 커질수록 상기 제1 테이퍼 각도와 상기 제2 테이퍼 각도 각각은 커질 수 있다.
상기 제1 전반사층은 상기 서브 화소에 인접한 제1 경사면을 포함하고, 상기 제2 전반사층은 상기 제1 경사면 상에 배치되는 제2 경사면을 포함하며, 상기 제1 경사면의 경사 각도는 제1 테이터 각도로 정의되고, 상기 제2 경사면의 경사 각도는 제2 테이퍼 각도로 정의되며, 상기 제2 전반사층에 의해 굴절된 후 상기 제1 전반사층에 의해 전반사되는 광의 출광 각도가 커질수록 상기 제1 테이퍼 각도와 상기 제2 테이퍼 각도 각각은 작아질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 서브 화소들의 광 중에서 상부 방향이 아닌 측면 방향으로 진행하는 광이 제2 전반사층의 제3 경사면에서 전반사되거나 제1 전반사층의 제1 경사면에서 전반사되거나 제2 전반사층의 제3 경사면에서 굴절된 후 제1 전반사층의 제1 경사면에서 전반사되어 상부 방향으로 진행할 수 있다. 그러므로, 서브 화소들의 광의 출광 효율을 높일 수 있으며, 이로 인해 유기발광 소자의 수명을 늘릴 수 있을 뿐만 아니라 유기발광 표시장치의 소비전력을 낮출 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ’의 일 예를 보여주는 단면도이다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5는 도 3의 터치 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 6은 도 5의 A 영역의 일 예로, 도 4의 서브 화소들과 도 5의 구동 전극의 일 예를 보여주는 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
도 8은 도 6의 Ⅱ-Ⅱ’의 또 다른 예를 보여주는 단면도이다.
도 9는 도 7의 B 영역의 일 예를 상세히 보여주는 단면도이다.
도 10은 제2 광을 출력하기 위한 고굴절 평탄화층의 굴절률 별 출광 각도에 따른 제2 전반사층의 제2 테이퍼 각도를 보여주는 그래프이다.
도 11은 제2 광을 출력하기 위한 제2 전반사층의 굴절률 별 고굴절 평탄화층의 굴절률에 따른 제2 전반사층의 제2 테이퍼 각도의 최소 각도를 보여주는 그래프이다.
도 12는 제3 광을 출력하기 위한 제2 전반사층의 제2 테이퍼 각도 별 출광 각도에 따른 제1 전반사층의 제1 테이퍼 각도의 일 예를 보여주는 그래프이다.
도 13은 제3 광을 출력하기 위한 제2 전반사층의 제2 테이퍼 각도 별 출광 각도에 따른 제1 전반사층의 제1 테이퍼 각도의 다른 예를 보여주는 그래프이다.
도 14는 도 7의 B 영역의 또 다른 예를 상세히 보여주는 단면도이다.
도 15는 도 7의 B 영역의 또 다른 예를 상세히 보여주는 단면도이다.
도 16은 도 5의 A 영역의 또 다른 예로, 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 17은 도 16의 Ⅲ-Ⅲ’의 일 예를 보여주는 단면도이다.
도 18은 도 16의 Ⅲ-Ⅲ’의 다른 예를 보여주는 단면도이다.
도 19는 도 5의 A 영역의 또 다른 예로, 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 20은 도 19의 Ⅳ-Ⅳ’의 일 예를 보여주는 단면도이다.
도 21은 도 5의 A 영역의 또 다른 예로, 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 22는 도 21의 Ⅴ-Ⅴ’의 일 예를 보여주는 단면도이다.
도 23은 도 21의 Ⅴ-Ⅴ’의 다른 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 표시 장치(10)는 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치, 양자점 발광 표시 장치, 및 마이크로 LED 표시 장치 중 어느 하나일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 회로 보드(300), 및 터치 구동 회로(400)를 포함한다.
표시 패널(100)은 메인 영역(MA)과 메인 영역(MA)의 일 측으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 메인 영역(MA)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성된 곡면부를 포함할 수 있다. 이 경우, 곡면부는 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
메인 영역(MA)은 화소들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들 뿐만 아니라, 화소들에 접속되는 스캔 라인들, 데이터 라인들, 및 전원 라인이 배치될 수 있다. 메인 영역(MA)이 곡면부를 포함하는 경우, 표시 영역(DA)은 곡면부에 배치될 수 있다. 이 경우, 곡면부에서도 표시 패널(100)의 영상이 보일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동 회로(200)를 연결하는 링크 라인들이 배치될 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일 측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)은 도 2와 같이 메인 영역(MA)의 하 측으로부터 돌출될 수 있다. 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역(BA)과 패드 영역(PDA)을 포함할 수 있다. 이 경우, 패드 영역(PDA)은 벤딩 영역(BA)의 일 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 타 측에 배치될 수 있다. 예를 들어, 패드 영역(PDA)은 벤딩 영역(BA)의 하 측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 상 측에 배치될 수 있다.
표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(100)은 벤딩 영역(BA)에서 두께 방향(Z축 방향)으로 벤딩될 수 있다. 이 경우, 표시 패널(100)이 벤딩되기 전에 표시 패널(100)의 패드 영역(PDA)의 일면은 상부를 향하고 있으나, 표시 패널(100)이 벤딩된 후에는 표시 패널(100)의 패드 영역(PDA)의 일면은 하부로 향하게 된다. 이로 인해, 패드 영역(PDA)은 메인 영역(MA)의 하부에 배치되므로, 메인 영역(MA)과 중첩될 수 있다.
표시 패널(100)의 패드 영역(PDA)에는 표시 구동 회로(200)와 회로 보드(300)와 전기적으로 연결되는 패드들이 배치될 수 있다.
표시 구동 회로(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력한다. 예를 들어, 표시 구동 회로(200)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 또한, 표시 구동 회로(200)는 전원 라인에 전원 전압을 공급하며, 스캔 구동부에 스캔 제어 신호들을 공급할 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역(PDA)에서 표시 패널(100) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 회로 보드(300) 상에 장착될 수 있다.
패드들은 표시 구동 회로(200)에 전기적으로 연결되는 표시 패드들과 터치 라인들에 전기적으로 연결되는 터치 패드들을 포함할 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
터치 구동 회로(400)는 표시 패널(100)의 터치 센서층(TSL)의 터치 전극들에 연결될 수 있다. 터치 구동 회로(400)는 터치 센서층(TSL)의 터치 전극들에 구동 신호들을 인가하고 터치 전극들의 정전 용량 값들을 측정한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다. 터치 구동 회로(400)는 정전 용량 값들에 따라 터치 입력 여부를 판단할 수 있을 뿐만 아니라, 터치가 입력된 터치 좌표들을 산출할 수 있다.
터치 구동 회로(400)는 회로 보드(300) 상에 배치될 수 있다. 터치 구동 회로(400)는 집적회로(IC)로 형성되어 회로 보드(300) 상에 장착될 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ’의 일 예를 보여주는 단면도이다.
도 3을 참조하면, 표시 패널(100)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 박막 봉지층(TFEL)을 갖는 표시 유닛(DU)과, 터치 센서층(TSL)과 전반사층(TRL)을 갖는 터치 감지 유닛(TDU)을 포함할 수 있다.
기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들 뿐만 아니라, 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 스캔 구동부(110)가 도 4와 같이 표시 패널(100)의 비표시 영역(NDA)에 형성되는 경우, 스캔 구동부(110)는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다. 구체적으로, 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 발광층, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 이 경우, 발광층은 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 제1 전극에 소정의 전압이 인가되고, 제2 전극에 캐소드 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 배치될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함할 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다. 구체적으로, 박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮도록 배치될 수 있다.
박막 봉지층(TFEL) 상에는 터치 센서층(TSL)이 배치될 수 있다. 터치 센서층(TSL)이 박막 봉지층(TFEL) 상에 바로 배치됨으로써, 터치 센서층(TSL)을 포함하는 별도의 터치 패널이 박막 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있는 장점이 있다.
터치 센서층(TSL)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 터치 전극들과 패드들과 터치 전극들을 연결하는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 센서층(TSL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
터치 센서층(TSL)의 터치 전극들은 도 5와 같이 표시 영역(DA)에 중첩하는 터치 센서 영역(TSA)에 배치될 수 있다. 터치 센서층(TSL)의 터치 라인들은 도 5와 같이 비표시 영역(NDA)에 중첩하는 터치 주변 영역(TPA)에 배치될 수 있다.
터치 센서층(TSL) 상에는 전반사층(TRL)이 배치될 수 있다. 전반사층(TRL)은 발광 소자층(EML)의 광 중에서 표시 패널(100)의 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 표시 패널(100)의 상부 방향(Z축 방향)으로 진행하도록 전반사시키는 층이다. 도 3에서는 터치 센서층(TSL) 상에 전반사층(TRL)이 별도의 층으로 형성되는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 터치 센서층(TSL)과 전반사층(TRL)은 하나의 층으로 형성될 수 있다.
전반사층(TRL) 상에는 커버 윈도우가 추가로 배치될 수 있으며, 이 경우 전반사층(TRL)과 커버 윈도우는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재에 의해 부착될 수 있다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 4에서는 설명의 편의를 위해 표시 유닛(DU)의 화소(P)들, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 스캔 제어 라인(SCL)들, 스캔 구동부(110), 표시 구동 회로(200), 및 표시 패드들(DP) 만을 도시하였다.
도 4를 참조하면, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PL), 및 화소(P)들은 표시 영역(DA)에 배치된다. 스캔 라인(SL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 전원 라인(PL)은 제2 방향(Y축 방향)으로 데이터 라인(DL)들과 나란하게 형성된 적어도 하나의 라인과 상기 적어도 하나의 라인으로부터 제1 방향(X축 방향)으로 분지된 복수의 라인들을 포함할 수 있다.
화소(P)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 및 전원 라인(PL)에 접속될 수 있다. 화소(P)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함하는 박막 트랜지스터들, 유기 발광 다이오드, 및 커패시터를 포함할 수 있다. 화소(P)들 각각은 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 데이터 라인(DL)의 데이터 전압을 인가 받으며, 게이트 전극에 인가된 데이터 전압에 따라 유기 발광 다이오드에 구동 전류를 공급함으로써 발광할 수 있다.
스캔 구동부(110)는 적어도 하나의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(200)에 연결된다. 그러므로, 스캔 구동부(110)는 표시 구동 회로(200)의 스캔 제어 신호를 입력 받을 수 있다. 스캔 구동부(110)는 스캔 제어 신호에 따라 스캔 신호들을 생성하여 스캔 라인(SL)들에 공급한다.
도 5에서는 스캔 구동부(110)가 표시 영역(DA)의 좌측 바깥쪽의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(110)는 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(200)는 표시 패드들(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 표시 구동 회로(200)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 링크 라인(LL)들을 통해 데이터 라인(DL)들에 공급한다. 또한, 표시 구동 회로(200)는 스캔 제어 라인(SCL)을 통해 스캔 구동부(110)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 스캔 구동부(110)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택되며, 선택된 화소(P)들에 데이터 전압들이 공급된다. 표시 구동 회로(200)는 집적회로(IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있다.
도 5는 도 3의 터치 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 라인들(TL, RL), 및 터치 패드(TP)들만을 도시하였다.
도 5를 참조하면, 터치 감지 유닛(TDU)은 사용자의 터치를 감지하기 위한 터치 센서 영역(TSA)과 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 센서 영역(TSA)은 표시 유닛(DU)의 표시 영역(DA)에 중첩하고, 터치 주변 영역(TPA)은 표시 유닛(DU)의 비표시 영역(NDA)에 중첩할 수 있다.
터치 전극들(TE, RE)은 터치 센서 영역(TSA)에 배치될 수 있다. 터치 전극들(TE, RE)은 제1 방향(X축 방향)으로 전기적으로 연결되는 감지 전극(RE)들과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 전기적으로 연결되는 구동 전극(TE)들을 포함할 수 있다. 또한, 도 5에서는 감지 전극(RE)들과 구동 전극(TE)들이 다이아몬드 형태의 평면 형태로 형성되는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TE)들과 감지 전극(RE)들은 하나의 층에 배치되고, 연결 전극(BE)은 구동 전극(TE)들과 감지 전극(RE)들과 다른 층에 배치될 수 있다. 또한, 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들과 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들은 서로 전기적으로 절연된다.
터치 라인들(TL, RL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 라인들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 라인(RL)들과 구동 전극(TE)들에 연결되는 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 포함할 수 있다.
터치 센서 영역(TSA)의 우측에 배치된 감지 전극(RE)들은 감지 라인(RL)들에 연결될 수 있다. 예를 들어, 제1 방향(x축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극은 감지 라인(RL)에 연결될 수 있다. 감지 라인(RL)들은 제1 터치 패드들(TP1)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
터치 센서 영역(TSA)의 하측에 배치된 구동 전극(TE)들은 제1 구동 라인(TL1)들에 연결되고, 터치 센서 영역(TSA)의 상측에 배치된 구동 전극(TE)들은 제2 구동 라인(TL2)들에 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 라인(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 라인(TL2)에 연결될 수 있다. 제2 구동 라인(TL2)들은 터치 센서 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 센서 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들은 제2 터치 패드들(TP2)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 구동 전극(TE)들에 전기적으로 연결될 수 있다.
터치 전극들(TE, RE)은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다. 먼저, 터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 통해 구동 전극(TE)들에 구동 신호들을 공급하여, 감지 전극(RE)들과 구동 전극(TE)들의 교차 영역들에 형성된 상호 정전 용량들을 충전한다. 그리고 나서, 감지 라인(RL)들을 통해 감지 전극(RE)들의 차지 변화량들을 측정하며, 감지 전극(RE)들의 차지 변화량들에 따라 터치 입력 여부를 판단한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다.
두 번째로, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들 모두에 구동 신호들을 공급하여, 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들을 충전한다. 그리고 나서, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들의 차지 변화량들을 측정하며, 자기 정전 용량들의 차지 변화량들에 따라 터치 입력 여부를 판단한다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE)들은 도 5와 같이 메쉬 형태의 전극으로 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 터치 센서층(TSL)이 도 3과 같이 박막 봉지막(TFEL) 상에 바로 형성되는 경우, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE)들 또는 감지 전극(RE)들 사이의 거리가 가깝기 때문에, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 정전 용량(parasitic capacitance)이 매우 크게 형성될 수 있다. 그러므로, 상기 기생 정전 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 ITO 또는 IZO와 같은 투명 산화물 도전층의 비패턴 전극으로 형성되는 것보다 도 5와 같이 메쉬 형태의 전극으로 형성되는 것이 바람직하다.
감지 라인(RL)들 중 가장 외곽에 배치된 감지 라인(RL)의 바깥쪽에는 제1 가드 라인(GL1)이 배치될 수 있다. 또한, 제1 가드 라인(GL1)의 바깥쪽에는 제1 접지 라인(GRL1)이 배치될 수 있다. 즉, 감지 라인(RL)들 중 우측 끝에 배치된 감지 라인(RL)의 우측에는 제1 가드 라인(GL1)이 배치되고, 제1 가드 라인(GL1)의 우측에는 제1 접지 라인(GRL1)이 배치될 수 있다.
감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1) 사이에는 제2 가드 라인(GL2)이 배치될 수 있다. 또한, 제2 가드 라인(GL2)은 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 나아가, 제3 가드 라인(GL3)은 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 제2 접지 라인(GRL2)은 제1 터치 패드들(TP1) 중 가장 좌측에 배치된 제1 터치 패드와 제2 터치 패드들(TP2) 중에 가장 우측에 배치된 제2 터치 패드에 연결될 수 있다.
제2 구동 라인(TL2)들 중 가장 외곽에 배치된 제2 구동 라인(TL2)의 바깥쪽에는 제4 가드 라인(GL4)이 배치될 수 있다. 또한, 제4 가드 라인(GL4)의 바깥쪽에는 제3 접지 라인(GRL3)이 배치될 수 있다. 즉, 제2 구동 라인(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 라인(TL2)의 좌측과 상측에는 제4 가드 라인(GL4)이 배치되고, 제4 가드 라인(GL4)의 좌측과 상측에는 제3 접지 라인(GRL3)이 배치될 수 있다.
제2 구동 라인(TL2)들 중에 가장 안쪽에 배치된 제2 구동 라인(TL2)의 안쪽에는 제5 가드 라인(GL5)이 배치될 수 있다. 즉, 제5 가드 라인(GL5)은 제2 구동 라인(TL2)들 중에 우측 끝에 배치된 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치될 수 있다.
도 5에 도시된 실시예에 의하면, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)은 표시 패널(100)의 상측, 좌측, 및 우측에서 가장 외곽에 배치된다. 또한, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)에는 접지 전압이 인가된다. 이로 인해, 외부로부터 정전기가 인가되는 경우, 정전기는 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)으로 방전될 수 있다.
또한, 도 5에 도시된 실시예에 의하면, 제1 가드 라인(GL1)은 가장 외곽에 배치되는 감지 라인(RL)과 제1 접지 라인(GRL1) 사이에 배치되므로, 가장 외곽에 배치되는 감지 라인(RL)이 제1 접지 라인(GRL1)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1) 사이에 배치된다. 이로 인해, 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1)이 전압 변화에 따른 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제3 가드 라인(GL3)은 가장 안쪽에 배치되는 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치되므로, 가장 안쪽에 배치되는 감지 라인(RL)이 제2 접지 라인(GRL2)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제4 가드 라인(GL4)은 가장 외곽에 배치되는 제2 구동 라인(TL2)과 제3 접지 라인(GRL3) 사이에 배치되므로, 제2 구동 라인(TL2)이 제3 접지 라인(GRL3)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제5 가드 라인(GL5)은 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치되므로, 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE)이 서로 영향을 받는 것을 최소화하는 역할을 할 수 있다.
터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 접지 전압이 인가될 수 있다. 또한, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들에 인가되는 구동 신호들과 동일한 구동 신호들이 인가될 수 있다.
도 6은 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 일 예를 보여주는 평면도이다.
도 6을 참조하면, 서브 화소들은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들을 포함할 수 있다. 제1 서브 화소(RP)들 각각은 제1 색을 표시하며, 제2 서브 화소(GP)들 각각은 제2 색을 표시하고, 제3 서브 화소(BP)들 각각은 제3 색을 표시할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 화소(P) 단위로 백색 계조 표현을 할 수 있다. 하나의 제1 서브 화소(RP), 두 개의 제2 서브 화소(GP)들, 및 하나의 제3 서브 화소(BP)는 하나의 화소(P)로 정의될 수 있다. 또한, 하나의 화소(P)로 정의되는 제1 서브 화소(RP), 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)는 도 6과 같이 마름모 형태로 배치될 수 있다.
표시 패널(100)에서 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수는 동일할 수 있다. 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수의 두 배이고, 제3 서브 화소(BP)들의 개수의 두 배일 수 있다. 또한, 표시 패널(100)에서 제2 서브 화소(GP)들의 개수는 제1 서브 화소(RP)들의 개수와 제3 서브 화소(BP)들의 개수의 합과 동일할 수 있다.
도 6에서는 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들이 평면 상에서 바라볼 때 마름모 형태로 형성된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들은 평면 상에서 바라볼 때 직사각형 또는 정사각형 형태로 형성될 수도 있으며, 사각형 이외에 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 또한, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태는 서로 상이할 수 있다.
도 6에서는 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 동일한 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기는 서로 상이할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있으며, 제3 서브 화소(BP)의 크기는 제2 서브 화소(GP)의 크기보다 클 수 있다. 또한, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기는 제3 서브 화소(BP)의 크기와 실질적으로 동일하거나 제3 서브 화소(BP)의 크기보다 작을 수 있다.
제1 전반사층(210)들은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들과 중첩하지 않는다. 제1 전반사층(210)들 각각은 평면 상에서 바라볼 때 서브 화소들(RP, GP, BP) 각각을 둘러싸도록 배치될 수 있다.
제1 전반사층(210)의 평면 형태는 서브 화소들(RP, GP, BP)의 형태에 의존할 수 있다. 예를 들어, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 동일한 경우, 제1 서브 화소(RP)를 둘러싸는 제1 전반사층(210)의 형태, 제2 서브 화소(GP)를 둘러싸는 제1 전반사층(210)의 형태, 및 제3 서브 화소(BP)를 둘러싸는 제1 전반사층(210)의 형태는 동일할 수 있다. 또는, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 서로 상이한 경우, 제1 서브 화소(RP)를 둘러싸는 제1 전반사층(210)의 형태, 제2 서브 화소(GP)를 둘러싸는 제1 전반사층(210)의 형태, 및 제3 서브 화소(BP)를 둘러싸는 제1 전반사층(210)의 형태는 서로 상이할 수 있다.
평면 상에서 바라볼 때 제1 전반사층(210)의 크기는 서브 화소들(RP, GP, BP)의 크기에 의존할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 동일한 경우, 제1 서브 화소(RP)를 둘러싸는 제1 전반사층(210)의 크기, 제2 서브 화소(GP)를 둘러싸는 제1 전반사층(210)의 크기, 및 제3 서브 화소(BP)를 둘러싸는 제1 전반사층(210)의 크기는 동일할 수 있다. 또는, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 상이한 경우, 제1 서브 화소(RP)를 둘러싸는 제1 전반사층(210)의 크기, 제2 서브 화소(GP)를 둘러싸는 제1 전반사층(210)의 크기, 및 제3 서브 화소(BP)를 둘러싸는 제1 전반사층(210)의 크기는 서로 상이할 수 있다.
구동 전극(TE)은 평면 상에서 바라볼 때 제1 전반사층(210)을 둘러싸도록 배치될 수 있다. 구동 전극(TE)은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들과 중첩하지 않는다. 또한, 구동 전극(TE)은 제1 전반사층(210)과 중첩하지 않는다. 구동 전극(TE)은 메쉬(mesh) 형태로 형성되어 서브 화소들(RP, GP, BP) 사이에 배치될 수 있다. 이로 인해, 구동 전극(TE)에 의해 서브 화소들(RP, GP, BP) 각각의 개구 영역이 줄어드는 것을 방지할 수 있다. 또한, 구동 전극(TE)과 제2 전극(173) 간의 중첩 면적을 줄일 수 있으므로, 구동 전극(TE)과 제2 전극(173) 간의 기생 정전 용량을 줄일 수 있다. 한편, 감지 전극(RE)은 구동 전극(TE)과 실질적으로 동일하게 형성될 수 있으므로, 감지 전극(RE)에 대한 자세한 설명은 생략한다.
도 7은 도 6의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
도 7을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 형성된다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(120)들, 게이트 절연막(130), 층간 절연막(140), 보호막(150), 및 평탄화막(160)을 포함한다.
기판(SUB)의 일면 상에는 제1 버퍼막(BF1)이 형성될 수 있다. 제1 버퍼막(BF1)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 제1 버퍼막(BF1)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제1 버퍼막(BF1)은 생략될 수 있다.
제1 버퍼막(BF1) 상에는 박막 트랜지스터(120)가 형성된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 도 9에서는 박막 트랜지스터(120)가 게이트 전극(122)이 액티브층(121)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(120)들은 게이트 전극(122)이 액티브층(121)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(122)이 액티브층(121)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 액티브층(121)이 형성된다. 액티브층(121)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 예를 들어, 액티브층(121)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다. 버퍼막과 액티브층(121) 사이에는 액티브층(121)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(121) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 게이트 전극(122)과 게이트 라인이 형성될 수 있다. 게이트 전극(122)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(122)과 게이트 라인 상에는 층간 절연막(140)이 형성될 수 있다. 층간 절연막(140)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
층간 절연막(140) 상에는 소스 전극(123)과 드레인 전극(124)이 형성될 수 있다. 소스 전극(123)과 드레인 전극(124) 각각은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 콘택홀을 통해 액티브층(121)에 접속될 수 있다. 소스 전극(123)과 드레인 전극(124)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(213)과 드레인 전극(124) 상에는 박막 트랜지스터(120)를 절연하기 위한 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(120)로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 화소 정의막(180)을 포함한다.
발광 소자(170)들과 화소 정의막(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 콘택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)에 접속된다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
유기 발광층(172)을 기준으로 제1 전극(171) 방향으로 발광하는 하부 발광(bottom) 구조에서 제1 전극(171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이 경우, 제1 전극(171)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
화소 정의막(180)은 서브 화소들(RP, GP, BP)을 정의하는 화소 정의막으로 역할을 하기 위해 평탄화막(160) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 화소 정의막(180)은 제1 전극(171)의 가장자리를 덮도록 형성될 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
서브 화소들(RP, GP, BP) 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 서브 화소들(RP, GP, BP) 각각은 발광 소자(170)를 포함할 수 있다.
제1 전극(171)과 화소 정의막(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 서브 화소(RP)의 유기 발광층(172)은 제1 색의 광을 발광하고, 제2 서브 화소(GP)의 유기 발광층(172)은 제2 색의 광을 발광하며, 제3 서브 화소(BP)의 유기 발광층(172)은 제3 색의 광을 발광할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
또는, 서브 화소들(RP, GP, BP) 각각의 유기 발광층(172)은 백색 광을 발광할 수 있으며, 이 경우 제1 서브 화소(RP)는 제1 색의 컬러필터층과 중첩하고, 제2 서브 화소(GP)는 제2 색의 컬러필터층과 중첩하며, 제3 서브 화소(BP)는 제3 색의 컬러필터층과 중첩할 수 있다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(RP, GP, BP)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
하부 발광 구조에서 제2 전극(173)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성된다. 박막 봉지층(TFEL)은 봉지막(190)을 포함한다.
봉지막(190)은 제2 전극(173) 상에 배치된다. 봉지막(190)은 유기 발광층(172)과 제2 전극(173)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지막(190)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(190)은 제2 전극(173) 상에 배치된 제1 무기막, 제1 무기막 상에 배치된 유기막, 유기막 상에 배치된 제2 무기막을 포함할 수 있다. 제1 무기막과 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL) 상에는 제2 버퍼막(BF2)이 형성된다. 제2 버퍼막(BF2)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제2 버퍼막(BF2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제2 버퍼막(BF2)은 생략될 수 있다.
제2 버퍼막(BF2) 상에는 터치 센서층(TSL)이 형성된다. 터치 센서층(TSL)은 도 5와 같이 구동 전극(TE)들, 감지 전극(RE)들, 연결 전극(BE)들, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)을 포함할 수 있다. 도 7에서는 설명의 편의를 위해 터치 센서층(TSL)의 구동 전극(TE)만을 예시하였다.
제2 버퍼막(BF2) 상에는 구동 전극(TE)들이 형성된다. 또한, 봉지막(190) 상에는 구동 전극(TE)들 이외에 감지 전극(RE)들, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 배치될 수 있다. 즉, 연결 전극(BE)들을 제외한 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 동일한 층에 배치되며, 동일한 물질로 이루어질 수 있다. 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
구동 전극(TE)들 상에는 터치 절연막(TINS)이 형성된다. 터치 절연막(TINS)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
터치 절연막(TINS) 상에는 도 5에 도시된 연결 전극(BE)들이 형성될 수 있다. 연결 전극(BE)들 각각은 터치 절연막(TINS)을 관통하는 콘택홀을 통해 구동 전극(TE)들에 접속될 수 있다. 연결 전극(BE)들에 의해 제2 방향(Y축 방향)으로 배치된 구동 전극(TE)들은 전기적으로 연결될 수 있다. 연결 전극(BE)들은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
한편, 도 7에서는 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 제2 버퍼막(BF2) 상에 형성되고, 연결 전극(BE)들이 터치 절연막(TINS) 상에 형성되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 연결 전극(BE)들이 제2 버퍼막(BF2) 상에 형성되고, 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 터치 절연막(TINS) 상에 형성될 수 있다.
전반사층(TRL)은 터치 센서층(TSL) 상에 배치된다. 전반사층(TRL)은 서브 화소들(RP, GP, BP)로부터의 광 중에서 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 상부 방향(Z축 방향)으로 진행하도록 전반사시키는 층이다. 전반사층(TRL)은 제1 전반사층(210), 제2 전반사층(220), 및 고굴절 평탄화막(230)을 포함할 수 있다.
제1 전반사층(210)은 터치 절연막(TINS) 상에 배치될 수 있다. 제1 전반사층(210)은 화소 정의막(180)과 중첩하며, 서브 화소들(RP, GP, BP)과 중첩하지 않는다. 제1 전반사층(210)은 서브 화소들(RP, GP, BP) 각각과 인접한 제1 경사면(SS1), 제1 경사면(SS1)과 마주보는 제2 경사면(SS2), 및 제1 경사면(SS1)과 제2 경사면(SS2)을 연결하는 제1 상면(US1)을 포함할 수 있다. 제1 전반사층(210)의 제1 경사면(SS1)은 제1 전반사층(210)의 내측면이고, 제2 경사면(SS2)은 제1 전반사층(210)의 외측면일 수 있다.
제1 전반사층(210)의 제1 경사면(SS1)의 제1 테이퍼 각도(θ1)는 90도 이하일 수 있으며, 그러므로 제1 전반사층(210)의 제1 경사면(SS1)은 정테이퍼로 형성될 수 있다. 제1 테이퍼 각도(θ1)는 제1 경사면(SS1)의 경사 각도로, 터치 절연막(TINS)과 제1 전반사층(210)의 제1 경사면(SS1)이 이루는 각도를 가리킨다.
제1 전반사층(210)은 유기막으로 형성되거나 무기 입자를 포함하는 유기막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
제1 전반사층(210)의 두께(D1)가 두꺼울수록 서브 화소들(RP, GP, BP)의 광 중에서 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되어 상부 방향(Z축 방향)으로 진행하는 광의 비율이 높아질 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 광의 출광 효율을 높이기 위해서 제1 전반사층(210)의 두께(D1)는 1.5㎛ 이상으로 형성될 수 있으며, 대략 3㎛로 형성되는 것이 바람직하다.
제2 전반사층(220)은 제1 전반사층(210) 상에 배치될 수 있다. 제2 전반사층(220)은 화소 정의막(180)과 중첩하며, 서브 화소들(RP, GP, BP)과 중첩하지 않는다. 제2 전반사층(220)은 제1 경사면(SS1) 상에 배치된 제3 경사면(SS3), 제2 경사면(SS2) 상에 배치되는 제4 경사면(SS4), 제1 상면(US1) 상에 배치되는 제2 상면(US2)을 포함할 수 있다. 제2 상면(US2)은 제3 경사면(SS3)과 제4 경사면(SS4)을 연결할 수 있다. 제2 전반사층(220)의 제3 경사면(SS3)은 제2 전반사층(220)의 내측면이고, 제4 경사면(SS4)은 외측면일 수 있다.
제2 전반사층(220)의 제3 경사면(SS3)의 제2 테이퍼 각도(θ2)는 90도 이하일 수 있으며, 그러므로 제2 전반사층(220)의 제3 경사면(SS3)은 정테이퍼로 형성될 수 있다. 제2 테이퍼 각도(θ2)는 제3 경사면(SS3)의 경사 각도로, 터치 절연막(TINS)과 제2 전반사층(220)의 제3 경사면(SS3)이 이루는 각도를 가리킨다.
제2 전반사층(220)은 무기막, 유기막, 및 무기 입자를 포함하는 유기막으로 형성될 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
서브 화소들(RP, GP, BP)의 광이 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되어 상부 방향(Z축 방향)으로 진행하기 위해서 제2 전반사층(220)의 굴절률은 제1 전반사층(210)의 굴절률보다 큰 것이 바람직하다.
제2 전반사층(220)의 두께(D2)가 제1 전반사층(210)의 두께(D1)와 동일하거나 제1 전반사층(210)의 두께보다 두껍게 형성되는 경우, 서브 화소들(RP, GP, BP)의 광 중에서 제2 전반사층(220)의 제3 경사면(SS3)에서 굴절된 후 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되어 상부 방향(Z축 방향)으로 진행하는 광의 비율이 낮아질 수 있다. 그러므로, 제2 전반사층(220)의 두께(D2)는 제1 전반사층(210)의 두께(D1)보다 얇은 것이 바람직하다. 제1 전반사층(210)의 두께(D1)는 제1 전반사층(210)의 최대 두께를 가리키며, 제2 전반사층(220)의 두께(D2)는 제2 전반사층(220)의 최대 두께를 가리킬 수 있다.
도 7에서는 제2 전반사층(220)이 제1 전반사층(210)의 제1 경사면(SS1), 제2 경사면(SS2), 및 제1 상면(US1) 상에 배치된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 제2 전반사층(220)은 제1 전반사층(210)의 제1 경사면(SS1)과 제2 경사면(SS2) 상에만 배치될 수 있다.
제2 전반사층(220)은 도 8과 같이 제1 전반사층(210)에 의해 덮이지 않은 터치 절연막(TINS)을 덮도록 형성될 수 있다. 이 경우, 제2 전반사층(220)은 별도의 마스크 공정 없이 형성될 수 있으므로, 제조 비용을 줄일 수 있는 장점이 있다.
고굴절 평탄화막(230)은 도 7과 같이 터치 절연막(TINS)과 제2 전반사층(220) 상에 형성되거나 도 8과 같이 제2 전반사층(220) 상에 형성될 수 있다. 고굴절 평탄화막(230)은 제1 전반사층(210)과 제2 전반사층(220)에 의한 단차를 평탄화하는 역할을 한다. 이를 위해, 고굴절 평탄화막(230)의 두께(D3)는 제1 전반사층(210)의 두께(D1)보다 두껍게 형성되는 것이 바람직하다. 예를 들어, 고굴절 평탄화막(230)의 두께(D3)는 대략 5㎛로 형성될 수 있다. 고굴절 평탄화막(230)의 두께(D3)는 고굴절 평탄화막(230)의 최대 두께를 가리킬 수 있다.
고굴절 평탄화막(230)은 유기막으로 형성되거나 무기 입자를 포함하는 유기막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
서브 화소들(RP, GP, BP)의 광이 제2 전반사층(220)의 제2 경사면(SS2)에서 전반사되어 상부 방향(Z축 방향)으로 진행하기 위해서 고굴절 평탄화막(230)의 굴절률은 제2 전반사층(220)의 굴절률보다 큰 것이 바람직하다.
도 7에 도시된 실시예에 의하면, 서브 화소들(RP, GP, BP)의 광 중에서 상부 방향이 아닌 측면 방향으로 진행하는 광이 제2 전반사층(220)의 제3 경사면(SS3)에서 전반사되거나 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되거나 제2 전반사층(220)의 제3 경사면(SS3)에서 굴절된 후 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되어 상부 방향으로 진행할 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 광의 출광 효율을 높일 수 있으며, 이로 인해 유기발광 소자의 수명을 늘릴 수 있을 뿐만 아니라 유기발광 표시장치의 소비전력을 낮출 수 있다.
도 9는 도 7의 B 영역의 일 예를 상세히 보여주는 단면도이다.
도 9를 참조하면, 제1 광(L1)은 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 제1 출광 각도(θ11)로 출광되어 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되는 광이다. 제2 서브 화소(GP)의 유기 발광층(172)의 광은 터치 절연막(TINS)과 고굴절 평탄화막(230) 간의 굴절률 차이에 의해 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 굴절될 수 있다. 이로 인해, 제1 출광 각도(θ11)는 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 상부 방향으로 수직으로 그은 법선(VL)과 제1 광(L1)이 이루는 각도를 가리킨다.
제2 광(L2)은 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 제2 출광 각도(θ12)로 출광되어 제2 전반사층(220)의 제3 경사면(SS3)에서 전반사되는 광이다. 제2 출광 각도(θ12)는 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 상부 방향으로 수직으로 그은 법선(VL)과 제2 광(L2)이 이루는 각도를 가리킨다.
제1 출광 각도(θ11)는 수학식 1과 같이 산출될 수 있고, 제2 출광 각도(θ12)는 수학식 2와 같이 산출될 수 있다.
Figure pat00001
Figure pat00002
도 10에는 수학식 2에 의해 산출된 제2 전반사층(220)의 제2 테이퍼 각도(θ2)에 따른 제2 출광 각도(θ12)가 나타나 있다. 도 10에서 x축은 제2 전반사층(220)의 제2 테이퍼 각도(θ2)를 나타내고, y축은 제2 출광 각도(θ12)를 나타낸다.
한편, 고굴절 평탄화막(230)의 굴절률이 높기 때문에, 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사된 제1 광(L1)과 제2 전반사층(220)의 제3 경사면(SS3)에서 전반사된 제2 광(L2)은 고굴절 평탄화막(230)에 입사할 때나 고굴절 평탄화막(230)에서 출사할 때 굴절될 수 있으므로, 제1 출광 각도(θ11)와 제2 출광 각도(θ12)는 도 10과 같이 고굴절 평탄화막(230)의 굴절률에 따라 변경될 수 있다. 즉, 제1 출광 각도(θ11)와 제2 출광 각도(θ12)는 고굴절 평탄화막(230)의 굴절률이 높을수록 높아질 수 있다.
도 10과 같이 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제2 출광 각도(θ12)는 커진다. 또한, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)와 제2 전반사층(220)의 굴절률이 일정한 경우, 도 10과 같이 고굴절 평탄화막(230)의 굴절률이 커질수록 제2 출광 각도(θ12)는 커진다. 즉, 고굴절 평탄화막(230)의 굴절률과 제2 전반사층(220)의 굴절률 사이의 차이가 커질수록 제2 출광 각도(θ12)는 커진다. 예를 들어, 도 10을 참조하면, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°이고, 제2 전반사층(220)의 굴절률이 1.5인 경우, 고굴절 평탄화막(230)의 굴절률이 1.8일 때 제2 출광 각도(θ12)는 대략 30°인데 비해, 고굴절 평탄화막(230)의 굴절률이 1.55일 때 제2 출광 각도(θ12)는 대략 26°일 수 있다.
도 10과 유사하게, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제1 출광 각도(θ11)는 커진다. 또한, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)와 제1 전반사층(210)의 굴절률이 일정한 경우, 제2 전반사층(220)의 굴절률이 커질수록 제1 출광 각도(θ11)는 커진다. 제2 전반사층(220)의 굴절률과 제1 전반사층(210)의 굴절률 사이의 차이가 커질수록 제1 출광 각도(θ11)는 커진다.
그러므로, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 제2 전반사층(220)의 제2 테이퍼 각도(θ2)와 실질적으로 동일하고, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이와 실질적으로 동일한 경우, 제1 출광 각도(θ11)와 제2 출광 각도(θ12)는 실질적으로 동일할 수 있다.
나아가, 제2 광(L2)을 출력하기 위한 제2 전반사층(220)의 제2 테이퍼 각도(θ2)의 최소 각도는 도 11과 같이 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이에 따라 변경될 수 있다. 구체적으로, 제2 광(L2)을 출력하기 위한 제2 전반사층(220)의 제2 테이퍼 각도(θ2)의 최소 각도는 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이가 작아질수록 커질 수 있다.
도 11과 유사하게, 제1 광(L1)을 출력하기 위한 제1 전반사층(210)의 제1 테이퍼 각도(θ1)의 최소 각도는 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 작아질수록 커질 수 있다.
제3 광(L3)은 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 제3 출광 각도(θ13)로 출광되어 제2 전반사층(220)의 제3 경사면(SS3)에서 굴절된 후 제1 전반사층(210)의 제1 경사면(SS1)에서 전반사되는 광이다. 제3 출광 각도(θ13)는 터치 절연막(TINS)과 고굴절 평탄화막(230)의 계면에서 상부 방향으로 수직으로 그은 법선(VL)과 제3 광(L3)이 이루는 각도를 가리킨다.
제3 출광 각도(θ13), 제1 전반사층(210)의 제1 테이퍼 각도(θ1), 및 제2 전반사층(220)의 제2 테이퍼 각도(θ2)는 수학식 3과 같이 정의될 수 있다.
Figure pat00003
수학식 3에서, n2는 제2 전반사층(220)의 굴절률, n3는 고굴절 평탄화막(230)의 굴절률을 가리킨다.
도 12에는 수학식 3에 의해 산출된 제2 전반사층(220)의 제2 테이퍼 각도(θ2) 별로 제3 출광 각도(θ13)에 따른 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 나타나 있다. 도 12에서 x축은 제3 출광 각도(θ13)를 나타내고, y축은 제1 전반사층(210)의 제1 테이퍼 각도(θ1)를 나타낸다.
도 12 및 도 13과 같이 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제3 출광 각도(θ13)는 작아진다. 또한, 도 12 및 도 13과 같이 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제3 출광 각도(θ13)는 작아진다.
또한, 도 12 및 도 13과 같이 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이와 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이가 커질수록 제3 출광 각도(θ13)는 작아진다. 예를 들어, 도 12와 같이 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8인 경우, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 43°일 수 있다. 이에 비해, 도 13과 같이 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.6, 고굴절 평탄화막(230)의 굴절률이 1.7인 경우, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 40°일 수 있다.
도 14는 도 7의 B 영역의 또 다른 예를 상세히 보여주는 단면도이다.
도 14를 참조하면, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 제2 전반사층(220)의 제2 테이퍼 각도(θ2)보다 클 수 있다. 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제1 광(L1)의 제1 출광 각도(θ11)는 커지고, 도 10과 같이 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제2 광(L2)의 제2 출광 각도(θ12)는 커진다. 그러므로, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이와 실질적으로 동일한 경우, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 제2 전반사층(220)의 제2 테이퍼 각도(θ2)보다 크기 때문에, 제1 출광 각도(θ11)는 제2 출광 각도(θ12)보다 클 수 있다.
또한, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제3 광(L3)의 제3 출광 각도(θ13)는 작아지며, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제3 출광 각도(θ13)는 작아진다. 그러므로, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이와 실질적으로 동일한 경우, 도 14에 도시된 실시예에서 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 도 9에 도시된 실시예보다 작으므로, 도 14에 도시된 실시예에서 제3 광(L3)의 제3 출광 각도(θ13)는 도 9에 도시된 실시예보다 커질 수 있다.
예를 들어, 도 12를 참조하면, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 70°인 경우, 제3 출광 각도(θ13)는 대략 45°일 수 있다. 이에 비해, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 42°일 수 있다.
또한, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이와 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이가 커질수록 제3 광(L3)의 제3 출광 각도(θ13)는 작아진다. 예를 들어, 도 12를 참조하면, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 70°인 경우, 제3 출광 각도(θ13)는 대략 45°일 수 있다. 이에 비해, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.6, 고굴절 평탄화막(230)의 굴절률이 1.7이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 70°인 경우, 제3 출광 각도(θ13)는 대략 42°일 수 있다.
도 15는 도 7의 B 영역의 또 다른 예를 상세히 보여주는 단면도이다.
도 15를 참조하면, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 제2 전반사층(220)의 제2 테이퍼 각도(θ2)보다 작을 수 있다. 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제1 광(L1)의 제1 출광 각도(θ11)는 커지고, 도 10과 같이 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제2 광(L2)의 제2 출광 각도(θ12)는 커진다. 그러므로, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이와 실질적으로 동일한 경우, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 제2 전반사층(220)의 제2 테이퍼 각도(θ2)보다 작기 때문에, 제1 출광 각도(θ11)는 제2 출광 각도(θ12)보다 작을 수 있다.
또한, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 커질수록 제3 광(L3)의 제3 출광 각도(θ13)는 작아지며, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 커질수록 제3 광(L3)의 제3 출광 각도(θ13)는 작아진다. 그러므로, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이가 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이와 실질적으로 동일한 경우, 도 15에 도시된 실시예에서 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 도 9에 도시된 실시예보다 작으므로, 도 15에 도시된 실시예에서 제3 광(L3)의 제3 출광 각도(θ13)는 도 9에 도시된 실시예보다 커질 수 있다.
예를 들어, 도 12를 참조하면, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 70°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 49°일 수 있다. 이에 비해, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 75°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 43°일 수 있다.
또한, 제1 전반사층(210)과 제2 전반사층(220) 간의 굴절률 차이와 제2 전반사층(220)과 고굴절 평탄화막(230) 간의 굴절률 차이가 커질수록 제3 광(L3)의 제3 출광 각도(θ13)는 작아진다. 예를 들어, 도 12를 참조하면, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.65, 고굴절 평탄화막(230)의 굴절률이 1.8이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 70°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 49°일 수 있다. 이에 비해, 제1 전반사층(210)의 굴절률이 1.5, 제2 전반사층(220)의 굴절률이 1.6, 고굴절 평탄화막(230)의 굴절률이 1.7이며, 제1 전반사층(210)의 제1 테이퍼 각도(θ1)가 70°이고, 제2 전반사층(220)의 제2 테이퍼 각도(θ2)가 75°인 경우, 제3 출광 각도(θ13)는 대략 47°일 수 있다.
도 9 내지 도 15에서 살펴본 바와 같이, 제1 광(L1)의 제1 출광 각도(θ11), 제2 광(L2)의 제2 출광 각도(θ12), 제3 광(L3)의 제3 출광 각도(θ13)는 제1 전반사층(210)의 제1 테이퍼 각도(θ1), 제2 전반사층(220)의 제2 테이퍼 각도(θ2), 제1 전반사층(210)의 굴절률, 제2 전반사층(220)의 굴절률, 및 고굴절 평탄화막(230)의 굴절률에 의해 정해질 수 있다. 사전 실험을 통해 제1 전반사층(210)의 제1 테이퍼 각도(θ1), 제2 전반사층(220)의 제2 테이퍼 각도(θ2), 제1 전반사층(210)의 굴절률, 제2 전반사층(220)의 굴절률, 및 고굴절 평탄화막(230)의 굴절률을 미리 적절하게 설정하는 경우, 제1 광(L1), 제2 광(L2), 및 제3 광(L3)의 비율을 높일 수 있으며, 이로 인해 서브 화소들(RP, GP, BP)의 광의 출광 효율을 높일 수 있다. 그러므로, 유기발광 소자의 수명을 늘릴 수 있을 뿐만 아니라 유기발광 표시장치의 소비전력을 낮출 수 있다.
도 16은 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 16에 도시된 실시예는 제1 전반사층(210)이 구동 전극(TE)과 중첩하도록 배치되는 것에서 도 6에 도시된 실시예와 차이가 있다.
도 16을 참조하면, 제1 전반사층(210)은 평면 상에서 바라볼 때 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들과 중첩하지 않는다. 제1 전반사층(210)은 평면 상에서 바라볼 때 서브 화소들(RP, GP, BP)을 노출하는 개구 영역(OA)들을 포함할 수 있다.
개구 영역(OA)의 평면 형태는 서브 화소들(RP, GP, BP)의 형태에 의존할 수 있다. 예를 들어, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 동일한 경우, 제1 서브 화소(RP)를 노출하는 개구 영역(OA)의 형태, 제2 서브 화소(GP)를 노출하는 개구 영역(OA)의 형태, 및 제3 서브 화소(BP)를 노출하는 개구 영역(OA)의 형태는 동일할 수 있다. 또는, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 서로 상이한 경우, 제1 서브 화소(RP)를 노출하는 개구 영역(OA)의 형태, 제2 서브 화소(GP)를 노출하는 개구 영역(OA)의 형태, 및 제3 서브 화소(BP)를 노출하는 개구 영역(OA)의 형태는 서로 상이할 수 있다.
평면 상에서 바라볼 때 개구 영역(OA)의 크기는 서브 화소들(RP, GP, BP)의 크기에 의존할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 동일한 경우, 제1 서브 화소(RP)를 노출하는 개구 영역(OA)의 크기, 제2 서브 화소(GP)를 노출하는 개구 영역(OA)의 크기, 및 제3 서브 화소(BP)를 노출하는 개구 영역(OA)의 크기는 동일할 수 있다. 또는, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 상이한 경우, 제1 서브 화소(RP)를 노출하는 개구 영역(OA)의 크기, 제2 서브 화소(GP)를 노출하는 개구 영역(OA)의 크기, 및 제3 서브 화소(BP)를 노출하는 개구 영역(OA)의 크기는 서로 상이할 수 있다.
제1 전반사층(210)은 구동 전극(TE)과 중첩할 수 있다. 감지 전극(RE)은 구동 전극(TE)과 실질적으로 동일하게 형성될 수 있으므로, 제1 전반사층(210)은 감지 전극(RE)과 중첩할 수 있다. 또한, 연결 전극(BE)은 구동 전극(TE) 및 감지 전극(RE)과 중첩하므로, 제1 전반사층(210)은 연결 전극(BE)과 중첩할 수 있다.
도 17은 도 16의 Ⅲ-Ⅲ’의 일 예를 보여주는 단면도이다.
도 17에 도시된 실시예는 제1 전반사층(210)이 서브 화소들(RP, GP, BP) 각각을 노출하는 개구 영역(OA)을 정의하는 제1 경사면(SS1)들을 포함하는 것과 제1 전반사층(210)이 구동 전극(TE)을 덮도록 형성되는 것에서 도 7에 도시된 실시예와 차이가 있다.
도 17을 참조하면, 제1 전반사층(210)은 도 17과 같이 서브 화소들(RP, GP, BP) 각각을 노출하는 개구 영역(OA)을 제외하고, 구동 전극(TE)과 터치 절연막(TINS)을 덮도록 형성될 수 있다.
한편, 도 17에서는 제2 전반사층(210)이 제1 전반사층(220)의 제1 경사면(SS1)과 제1 상면(US1) 상에 배치되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제2 전반사층(210)은 제1 전반사층(220)과 제1 전반사층(220)에 의해 덮이지 않고 노출된 터치 절연막(TINS) 상에 배치될 수 있다.
도 18은 도 16의 Ⅲ-Ⅲ’의 다른 예를 보여주는 단면도이다.
도 18에 도시된 실시예는 터치 절연막(TINS)이 생략되어 터치 센서층(TSL)과 전반사층(TRL)이 하나의 층으로 형성된 것에서 도 17에 도시된 실시예와 차이가 있다.
도 18을 참조하면, 구동 전극(TE)들 상에는 제1 전반사층(210)이 형성된다. 제1 전반사층(210) 상에는 연결 전극(BE)들이 형성될 수 있다. 연결 전극(BE)들 상에는 제2 전반사층(220)이 형성될 수 있다. 연결 전극(BE)들 각각은 제1 전반사층(210)을 관통하는 콘택홀을 통해 구동 전극(TE)들에 접속될 수 있다. 연결 전극(BE)들에 의해 제2 방향(Y축 방향)으로 배치된 구동 전극(TE)들은 전기적으로 연결될 수 있다.
한편, 도 18에서는 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 제2 버퍼막(BF2) 상에 형성되고, 연결 전극(BE)들이 제1 전반사층(210) 상에 형성되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 연결 전극(BE)들이 제2 버퍼막(BF2) 상에 형성되고, 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 제1 전반사층(210) 상에 형성될 수 있다.
한편, 도 18에서는 제2 전반사층(210)이 제1 전반사층(220)의 제1 경사면(SS1)과 제1 상면(US1) 상에 배치되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제2 전반사층(210)은 제1 전반사층(220)과 제1 전반사층(220)에 의해 덮이지 않고 노출된 터치 절연막(TINS) 상에 배치될 수 있다.
도 19는 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 19에 도시된 실시예는 평면 상에서 바라볼 때 제3 전반사층(240)이 제1 전반사층(210)을 둘러싸도록 배치되는 것에서 도 6에 도시된 실시예와 차이가 있다.
도 19를 참조하면, 제3 전반사층(240)들은 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들과 중첩하지 않는다. 제3 전반사층(240)들 각각은 평면 상에서 바라볼 때 서브 화소들(RP, GP, BP) 각각을 둘러싸도록 배치될 수 있다. 또한, 제3 전반사층(240)들 각각은 평면 상에서 바라볼 때 제1 전반사층(210)들 각각을 둘러싸도록 배치될 수 있다. 또한, 구동 전극(TE)은 평면 상에서 바라볼 때 제3 전반사층(240)을 둘러싸도록 배치될 수 있다. 구동 전극(TE)은 제3 전반사층(240)과 중첩하지 않는다.
제3 전반사층(240)의 평면 형태는 서브 화소들(RP, GP, BP)의 형태에 의존할 수 있다. 예를 들어, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 동일한 경우, 제1 서브 화소(RP)를 둘러싸는 제3 전반사층(240)의 형태, 제2 서브 화소(GP)를 둘러싸는 제3 전반사층(240)의 형태, 및 제3 서브 화소(BP)를 둘러싸는 제3 전반사층(240)의 형태는 동일할 수 있다. 또는, 제1 서브 화소(RP)의 형태, 제2 서브 화소(GP)의 형태, 및 제3 서브 화소(BP)의 형태가 서로 상이한 경우, 제1 서브 화소(RP)를 둘러싸는 제3 전반사층(240)의 형태, 제2 서브 화소(GP)를 둘러싸는 제3 전반사층(240)의 형태, 및 제3 서브 화소(BP)를 둘러싸는 제3 전반사층(240)의 형태는 서로 상이할 수 있다.
평면 상에서 바라볼 때 제1 전반사층(210)의 크기는 서브 화소들(RP, GP, BP)의 크기에 의존할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 동일한 경우, 제1 서브 화소(RP)를 둘러싸는 제3 전반사층(240)의 크기, 제2 서브 화소(GP)를 둘러싸는 제3 전반사층(240)의 크기, 및 제3 서브 화소(BP)를 둘러싸는 제3 전반사층(240)의 크기는 동일할 수 있다. 또는, 평면 상에서 바라볼 때 제1 서브 화소(RP)의 크기, 제2 서브 화소(GP)의 크기, 및 제3 서브 화소(BP)의 크기가 서로 상이한 경우, 제1 서브 화소(RP)를 둘러싸는 제3 전반사층(240)의 크기, 제2 서브 화소(GP)를 둘러싸는 제3 전반사층(240)의 크기, 및 제3 서브 화소(BP)를 둘러싸는 제3 전반사층(240)의 크기는 서로 상이할 수 있다.
도 20은 도 19의 Ⅳ-Ⅳ’의 일 예를 보여주는 단면도이다.
도 20에 도시된 실시예는 제3 전반사층(240)이 추가로 배치되는 것에서 도 7에 도시된 실시예와 차이가 있다.
도 20을 참조하면, 제3 전반사층(240)은 터치 절연막(TINS) 상에 배치될 수 있다. 제3 전반사층(240)은 화소 정의막(180)과 중첩하며, 서브 화소들(RP, GP, BP)과 중첩하지 않는다. 제3 전반사층(240)은 제1 전반사층(210)의 제2 경사면(SS2)에 인접한 제5 경사면(SS5), 제5 경사면(SS5)과 마주보는 제6 경사면(SS6), 및 제5 경사면(SS5)과 제6 경사면(SS6)을 연결하는 제3 상면(US3)을 포함할 수 있다. 제3 전반사층(240)의 제5 경사면(SS5)은 제3 전반사층(240)의 내측면이고, 제6 경사면(SS6)은 제3 전반사층(240)의 외측면일 수 있다.
제3 전반사층(240)의 제5 경사면(SS5)의 제3 테이퍼 각도(θ3)는 90도 이하일 수 있으며, 그러므로 제3 전반사층(240)의 제5 경사면(SS5)은 정테이퍼로 형성될 수 있다. 제3 테이퍼 각도(θ3)는 제5 경사면(SS5)의 경사 각도로, 터치 절연막(TINS)과 제3 전반사층(240)의 제5 경사면(SS5)이 이루는 각도를 가리킨다.
제3 전반사층(240)은 유기막으로 형성되거나 무기 입자를 포함하는 유기막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
제3 전반사층(240)의 두께(D4)가 두꺼울수록 서브 화소들(RP, GP, BP)의 광 중에서 제3 전반사층(240)의 제5 경사면(SS5)에서 전반사되어 상부 방향으로 진행하는 광의 비율이 높아질 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 광의 출광 효율을 높이기 위해서 제3 전반사층(240)의 두께(D4)는 1.5㎛ 이상으로 형성될 수 있으며, 대략 3㎛로 형성되는 것이 바람직하다. 제3 전반사층(240)의 두께(D4)는 제1 전반사층(210)의 두께(D1)와 실질적으로 동일할 수 있다. 또한, 제3 전반사층(240)의 폭(W3)은 제1 전반사층(210)의 폭(W1)과 실질적으로 동일할 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
제4 전반사층(250)은 제3 전반사층(240) 상에 배치될 수 있다. 제4 전반사층(250)은 화소 정의막(180)과 중첩하며, 서브 화소들(RP, GP, BP)과 중첩하지 않는다. 제4 전반사층(250)은 제5 경사면(SS5) 상에 배치된 제7 경사면(SS7), 제6 경사면(SS6) 상에 배치되는 제8 경사면(SS8), 제3 상면(US3) 상에 배치되는 제4 상면(US4)을 포함할 수 있다. 제4 상면(US4)은 제7 경사면(SS7)과 제8 경사면(SS8)을 연결할 수 있다. 제4 전반사층(250)의 제3 경사면(SS3)은 제2 전반사층(220)의 내측면이고, 제4 경사면(SS4)은 외측면일 수 있다.
제4 전반사층(250)의 제7 경사면(SS7)의 제4 테이퍼 각도(θ4)는 90도 이하일 수 있으며, 그러므로 제4 전반사층(250)의 제7 경사면(SS7)은 정테이퍼로 형성될 수 있다. 제4 테이퍼 각도(θ4)는 제7 경사면(SS7)의 경사 각도로, 터치 절연막(TINS)과 제4 전반사층(250)의 제7 경사면(SS7)이 이루는 각도를 가리킨다.
제4 전반사층(250)은 무기막, 유기막, 및 무기 입자를 포함하는 유기막으로 형성될 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
서브 화소들(RP, GP, BP)의 광이 제3 전반사층(240)의 제5 경사면(SS5)에서 전반사되어 상부 방향으로 진행하기 위해서 제4 전반사층(250)의 굴절률은 제3 전반사층(240)의 굴절률보다 큰 것이 바람직하다.
제4 전반사층(250)의 두께(D5)가 제3 전반사층(240)의 두께(D4)와 동일하거나 제3 전반사층(240)의 두께(D4)보다 두껍게 형성되는 경우, 서브 화소들(RP, GP, BP)의 광 중에서 제4 전반사층(250)의 제7 경사면(SS7)에서 굴절된 후 제3 전반사층(240)의 제5 경사면(SS5)에서 전반사되어 상부 방향(Z축 방향)으로 진행하는 광의 비율이 낮아질 수 있다. 그러므로, 제4 전반사층(250)의 두께(D5)는 제3 전반사층(240)의 두께(D4)보다 얇은 것이 바람직하다. 제4 전반사층(250)의 두께(D5)는 제2 전반사층(220)의 두께(D2)와 실질적으로 동일할 수 있다.
도 20에서는 제4 전반사층(250)이 제3 전반사층(240)의 제5 경사면(SS5), 제6 경사면(SS6), 및 제3 상면(US3) 상에 배치된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 제4 전반사층(250)은 제3 전반사층(240)의 제5 경사면(SS5)과 제6 경사면(SS6) 상에만 배치될 수 있다.
제4 전반사층(250)은 도 8과 같이 제1 전반사층(210)과 제3 전반사층(240)에 의해 덮이지 않은 터치 절연막(TINS)을 덮도록 형성될 수 있다. 이 경우, 제2 전반사층(220)과 제4 전반사층(250)은 하나의 층으로 별도의 마스크 공정 없이 형성될 수 있으므로, 제조 비용을 줄일 수 있는 장점이 있다.
고굴절 평탄화막(230)은 도 20과 같이 터치 절연막(TINS), 제2 전반사층(220), 및 제4 전반사층(250) 상에 형성될 수 있다. 또는, 제2 전반사층(220)과 제4 전반사층(250)이 하나의 층으로 별도의 마스크 공정 없이 형성되는 경우, 고굴절 평탄화막(230)은 제2 전반사층(220)과 제4 전반사층(250) 상에 형성될 수 있다. 고굴절 평탄화막(230)은 제1 전반사층(210), 제2 전반사층(220), 제3 전반사층(240), 및 제4 전반사층(250)에 의한 단차를 평탄화하는 역할을 한다. 이를 위해, 고굴절 평탄화막(230)의 두께(D3)는 제3 전반사층(240)의 두께(D4)보다 두껍게 형성되는 것이 바람직하다.
서브 화소들(RP, GP, BP)의 광이 제2 전반사층(220)의 제2 경사면(SS2)에서 전반사되어 상부 방향(Z축 방향)으로 진행하기 위해서 고굴절 평탄화막(230)의 굴절률은 제2 전반사층(220)의 굴절률, 및 제4 전반사층(250)의 굴절률보다 큰 것이 바람직하다.
도 20에 도시된 실시예에 의하면, 서브 화소들(RP, GP, BP)의 광 중에서 상부 방향이 아닌 측면 방향으로 진행하는 광은 도 7에 도시된 실시예보다 추가로 제4 전반사층(250)의 제7 경사면(SS7)에서 전반사되거나 제3 전반사층(240)의 제5 경사면(SS5)에서 전반사되거나 제4 전반사층(250)의 제7 경사면(SS7)에서 굴절된 후 제3 전반사층(240)의 제5 경사면(SS5)에서 전반사되어 상부 방향으로 진행할 수 있다. 그러므로, 서브 화소들(RP, GP, BP)의 광의 출광 효율을 더욱 높일 수 있으며, 이로 인해 유기발광 소자의 수명을 더욱 늘릴 수 있을 뿐만 아니라 유기발광 표시장치의 소비전력을 더욱 낮출 수 있다.
또한, 서브 화소들(RP, GP, BP)의 광 중에서 제3 전반사층(240)의 제5 경사면(SS5)에 의해 전반사되는 광, 제4 전반사층(250)의 제7 경사면(SS7)에 의해 전반사되는 광, 및 제4 전반사층(250)의 제7 경사면(SS7)에 의해 굴절된 후 제3 전반사층(240)의 제5 경사면(SS5)에 의해 전반사되는 광은 도 9 내지 도 15를 결부하여 설명한 제1 광(L1), 제2 광(L2), 및 제3 광(L3)과 실질적으로 동일한 원리에 의해 전반사되므로, 이들에 대한 자세한 설명은 생략한다.
한편, 도 20에서는 제2 전반사층(210)이 제1 전반사층(220) 상에만 배치되고, 제4 전반사층(250)이 제3 전반사층(240) 상에만 배치되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제2 전반사층(220)과 제4 전반사층(250)은 하나의 층으로 형성되어 제1 전반사층(220), 제3 전반사층(240), 및 제1 전반사층(220)과 제3 전반사층(240)에 의해 덮이지 않고 노출된 터치 절연막(TINS) 상에 배치될 수 있다. 이 경우, 하나의 층으로 형성된 제2 전반사층(220)과 제4 전반사층(250)은 구동 전극(TE)을 덮을 수 있다.
도 21은 도 4의 서브 화소들과 도 5의 제1 터치 금속층의 또 다른 예를 보여주는 평면도이다.
도 21에 도시된 실시예는 제3 전반사층(240)이 구동 전극(TE)과 중첩하도록 배치되는 것에서 도 6에 도시된 실시예와 차이가 있다.
도 21을 참조하면, 제3 전반사층(240)은 평면 상에서 바라볼 때 제1 서브 화소(RP)들, 제2 서브 화소(GP)들, 및 제3 서브 화소(BP)들과 중첩하지 않는다. 제3 전반사층(240)은 평면 상에서 바라볼 때 서브 화소들(RP, GP, BP)과 제1 전반사층(210)을 노출하는 개구 영역(OA)들을 포함할 수 있다.
개구 영역(OA)의 평면 형태는 서브 화소들(RP, GP, BP)의 형태에 의존할 수 있다. 또한, 평면 상에서 바라볼 때 개구 영역(OA)의 크기는 서브 화소들(RP, GP, BP)의 크기에 의존할 수 있다.
제3 전반사층(240)은 구동 전극(TE)과 중첩할 수 있다. 감지 전극(RE)은 구동 전극(TE)과 실질적으로 동일하게 형성될 수 있으므로, 제3 전반사층(240)은 감지 전극(RE)과 중첩할 수 있다. 또한, 연결 전극(BE)은 도 5와 같이 구동 전극(TE) 및 감지 전극(RE)과 중첩하므로, 제1 전반사층(210)은 연결 전극(BE)과 중첩할 수 있다.
도 22는 도 21의 Ⅴ-Ⅴ’의 일 예를 보여주는 단면도이다.
도 22에 도시된 실시예는 제3 전반사층(240)이 서브 화소들(RP, GP, BP) 각각을 노출하는 개구 영역(OA)을 정의하는 제5 경사면(SS5)들을 포함하는 것과 제3 전반사층(240)이 구동 전극(TE)을 덮도록 형성되는 것에서 도 20에 도시된 실시예와 차이가 있다.
도 22를 참조하면, 제3 전반사층(240)은 도 22와 같이 서브 화소들(RP, GP, BP) 각각을 노출하는 개구 영역(OA)을 제외하고, 구동 전극(TE)과 터치 절연막(TINS)을 덮도록 형성될 수 있다.
한편, 도 22에서는 제2 전반사층(210)이 제1 전반사층(220) 상에만 배치되고, 제4 전반사층(250)이 제3 전반사층(240) 상에만 배치되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제2 전반사층(220)과 제4 전반사층(250)은 하나의 층으로 형성되어 제1 전반사층(220), 제3 전반사층(240), 및 제1 전반사층(220)과 제3 전반사층(240)에 의해 덮이지 않고 노출된 터치 절연막(TINS) 상에 배치될 수 있다. 도 23은 도 21의 Ⅴ-Ⅴ’의 다른 예를 보여주는 단면도이다.
도 23에 도시된 실시예는 터치 절연막(TINS)이 생략되어 터치 센서층(TSL)과 전반사층(TRL)이 하나의 층으로 형성된 것에서 도 22에 도시된 실시예와 차이가 있다.
도 23을 참조하면, 구동 전극(TE)들 상에는 제3 전반사층(240)이 형성된다. 제3 전반사층(240) 상에는 연결 전극(BE)들이 형성될 수 있다. 연결 전극(BE)들 상에는 제4 전반사층(250)이 형성될 수 있다. 연결 전극(BE)들 각각은 제3 전반사층(240)을 관통하는 콘택홀을 통해 구동 전극(TE)들에 접속될 수 있다. 연결 전극(BE)들에 의해 제2 방향(Y축 방향)으로 배치된 구동 전극(TE)들은 전기적으로 연결될 수 있다.
한편, 도 23에서는 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 제2 버퍼막(BF2) 상에 형성되고, 연결 전극(BE)들이 제3 전반사층(240) 상에 형성되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 연결 전극(BE)들이 제2 버퍼막(BF2) 상에 형성되고, 구동 전극(TE)들, 감지 전극(RE)들, 제1 구동 라인들(TL1), 제2 구동 라인들(TL2), 감지 라인들(RL), 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)이 제3 전반사층(240) 상에 형성될 수 있다.
한편, 도 23에서는 제2 전반사층(210)이 제1 전반사층(220) 상에만 배치되고, 제4 전반사층(250)이 제3 전반사층(240) 상에만 배치되는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제2 전반사층(220)과 제4 전반사층(250)은 하나의 층으로 형성되어 제1 전반사층(220), 제3 전반사층(240), 및 제1 전반사층(220)과 제3 전반사층(240)에 의해 덮이지 않고 노출된 터치 절연막(TINS) 상에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
110: 스캔 구동부 120: 박막 트랜지스터
121: 액티브층 122: 게이트 전극
123: 소스 전극 124: 드레인 전극
130: 게이트 절연막 140: 층간 절연막
150: 보호막 160: 평탄화막
170: 발광 소자 171: 제1 전극
172: 유기 발광층 173: 제2 전극
180: 화소 정의막 190: 봉지막
200: 표시 구동 회로 210: 제1 전반사층
220: 제2 전반사층 230: 고굴절 평탄화막
240: 제3 전반사층 250: 제4 전반사층
300: 회로 보드 400: 터치 구동 회로

Claims (22)

  1. 제1 전극, 발광층, 및 제2 전극을 포함하는 서브 화소;
    상기 서브 화소를 정의하는 화소 정의막;
    상기 화소 정의막과 중첩하는 제1 전반사층;
    상기 제1 전반사층 상에 배치되는 제2 전반사층; 및
    상기 제2 전반사층 상에 배치된 평탄화막을 구비하고,
    상기 평탄화막의 굴절률은 상기 제2 전반사층의 굴절률보다 크고, 상기 제2 전반사층의 굴절률은 상기 제1 전반사층의 굴절률보다 큰 표시 장치.
  2. 제 1 항에 있어서,
    상기 평탄화막의 최대 두께는 상기 제1 전반사층의 최대 두께보다 두껍고, 상기 제1 전반사층의 최대 두께는 상기 제2 전반사층의 최대 두께보다 두꺼운 표시 장치.
  3. 제 1 항에 있어서,
    상기 제1 전반사층은 상기 서브 화소와 중첩하지 않는 표시 장치.
  4. 제 1 항에 있어서,
    상기 서브 화소의 제2 전극과 상기 화소 정의막 상에 배치되는 봉지막을 더 구비하고,
    상기 제1 전반사층은 상기 봉지막 상에 배치되며,
    상기 제2 전반사층은 상기 제1 전반사층에 의해 덮이지 않은 상기 봉지막 상에 배치되는 표시 장치.
  5. 제 4 항에 있어서,
    상기 봉지막과 상기 제1 전반사층 사이에 배치된 버퍼층을 더 구비하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 제1 전반사층은 평면 상에서 상기 서브 화소를 둘러싸는 표시 장치.
  7. 제 1 항에 있어서,
    상기 화소 정의막과 중첩하는 터치 전극을 더 구비하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 터치 전극은 상기 제1 전반사층과 중첩하지 않는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제2 전반사층은 상기 터치 전극을 덮는 표시 장치.
  10. 제 7 항에 있어서,
    상기 제1 전반사층은 상기 터치 전극을 덮는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제1 전반사층은 평면 상에서 상기 서브 화소를 노출하는 개구 영역을 포함하는 표시 장치.
  12. 제 7 항에 있어서,
    상기 터치 전극을 덮는 터치 절연층을 더 구비하고,
    상기 제1 전반사층은 상기 터치 절연층 상에 배치되는 표시 장치.
  13. 제 1 항에 있어서,
    상기 화소 정의막과 중첩하는 제3 전반사층을 더 구비하고,
    평면 상에서 상기 제1 전반사층은 평면 상에서 상기 서브 화소를 둘러싸고, 상기 제3 전반사층은 상기 제1 전반사층을 둘러싸는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제3 전반사층 상에 배치되는 제4 전반사층을 더 구비하고,
    상기 제4 전반사층의 굴절률은 상기 제3 전반사층의 굴절률보다 큰 표시 장치.
  15. 제 13 항에 있어서,
    상기 서브 화소의 제2 전극과 상기 화소 정의막 상에 배치되는 봉지막을 더 구비하고,
    상기 제1 전반사층과 상기 제3 전반사층은 상기 봉지막 상에 배치되며,
    상기 제2 전반사층은 상기 제3 전반사층과 상기 제1 전반사층과 상기 제3 전반사층에 의해 덮이지 않은 상기 봉지막 상에 배치되는 표시 장치.
  16. 제 13 항에 있어서,
    상기 화소 정의막과 중첩하는 터치 전극을 더 구비하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 터치 전극은 상기 제1 전반사층 및 상기 제3 전반사층과 중첩하지 않는 표시 장치.
  18. 제 17 항에 있어서,
    상기 제2 전반사층은 상기 터치 전극을 덮는 표시 장치.
  19. 제 16 항에 있어서,
    상기 제3 전반사층은 상기 터치 전극을 덮는 표시 장치.
  20. 제 16 항에 있어서,
    상기 터치 전극을 덮는 터치 절연층을 더 구비하고,
    상기 제1 전반사층과 상기 제3 전반사층은 상기 터치 절연층 상에 배치되는 표시 장치.
  21. 제 1 항에 있어서,
    상기 제1 전반사층은 상기 서브 화소에 인접한 제1 경사면을 포함하고,
    상기 제2 전반사층은 상기 제1 경사면 상에 배치되는 제2 경사면을 포함하며,
    상기 제1 경사면의 경사 각도는 제1 테이퍼 각도로 정의되고,
    상기 제2 경사면의 경사 각도는 제2 테이퍼 각도로 정의되며,
    상기 제1 전반사층에 의해 전반사되는 광의 출광 각도와 상기 제2 전반사층에 의해 전반사되는 광의 출광 각도 각각이 커질수록 상기 제1 테이퍼 각도와 상기 제2 테이퍼 각도 각각은 커지는 표시 장치.
  22. 제 1 항에 있어서,
    상기 제1 전반사층은 상기 서브 화소에 인접한 제1 경사면을 포함하고,
    상기 제2 전반사층은 상기 제1 경사면 상에 배치되는 제2 경사면을 포함하며,
    상기 제1 경사면의 경사 각도는 제1 테이퍼 각도로 정의되고,
    상기 제2 경사면의 경사 각도는 제2 테이퍼 각도로 정의되며,
    상기 제2 전반사층에 의해 굴절된 후 상기 제1 전반사층에 의해 전반사되는 광의 출광 각도가 커질수록 상기 제1 테이퍼 각도와 상기 제2 테이퍼 각도 각각은 작아지는 표시 장치.
KR1020190001721A 2019-01-07 2019-01-07 표시 장치 KR20200085968A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190001721A KR20200085968A (ko) 2019-01-07 2019-01-07 표시 장치
CN201980088239.XA CN113272988A (zh) 2019-01-07 2019-11-21 显示装置
PCT/KR2019/016053 WO2020145506A1 (ko) 2019-01-07 2019-11-21 표시 장치
US17/421,196 US20220077256A1 (en) 2019-01-07 2019-11-21 Display device
TW108142308A TWI842781B (zh) 2019-01-07 2019-11-21 顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001721A KR20200085968A (ko) 2019-01-07 2019-01-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20200085968A true KR20200085968A (ko) 2020-07-16

Family

ID=71521317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001721A KR20200085968A (ko) 2019-01-07 2019-01-07 표시 장치

Country Status (4)

Country Link
US (1) US20220077256A1 (ko)
KR (1) KR20200085968A (ko)
CN (1) CN113272988A (ko)
WO (1) WO2020145506A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11751430B2 (en) 2020-12-30 2023-09-05 Samsung Display Co., Ltd. Display device
US11917855B2 (en) 2021-06-29 2024-02-27 Samsung Display Co., Ltd. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220023926A (ko) * 2020-08-21 2022-03-03 삼성디스플레이 주식회사 표시 장치
CN113410408B (zh) * 2021-06-02 2022-08-26 武汉天马微电子有限公司 显示面板及显示装置
CN113838995B (zh) * 2021-09-22 2024-02-13 云谷（固安）科技有限公司 显示面板及显示装置
CN116940158A (zh) * 2022-04-08 2023-10-24 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111974B1 (ko) * 2013-07-03 2020-05-19 삼성디스플레이 주식회사 유기발광 표시 장치 및 이의 제조 방법
KR102158987B1 (ko) * 2014-06-27 2020-09-24 엘지디스플레이 주식회사 유기전계발광 표시장치
CN104269427B (zh) * 2014-09-05 2017-03-29 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
US20160178812A1 (en) * 2014-12-19 2016-06-23 Industrial Technology Research Institute Optical film and display assembly applying the same
KR102512717B1 (ko) * 2015-12-15 2023-03-23 삼성디스플레이 주식회사 커버 윈도우, 이의 제조 방법 및 이를 구비한 플렉서블 디스플레이 장치
KR101695652B1 (ko) * 2016-04-11 2017-01-12 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
KR102563454B1 (ko) * 2016-04-26 2023-08-03 엘지디스플레이 주식회사 압력 센서 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치
KR20180005323A (ko) * 2016-07-05 2018-01-16 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102663231B1 (ko) * 2016-12-30 2024-05-02 엘지디스플레이 주식회사 유기발광 표시장치
US10658441B2 (en) * 2017-08-28 2020-05-19 Apple Inc. Organic light-emitting diode displays with reflectors
KR20200078874A (ko) * 2018-12-24 2020-07-02 엘지디스플레이 주식회사 표시 장치
KR20200080754A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 표시 장치
KR20210054390A (ko) * 2019-11-05 2021-05-13 엘지디스플레이 주식회사 터치표시장치
CN112447931B (zh) * 2020-11-20 2023-07-14 厦门天马微电子有限公司 一种显示面板及显示装置
KR20230102680A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11751430B2 (en) 2020-12-30 2023-09-05 Samsung Display Co., Ltd. Display device
US11917855B2 (en) 2021-06-29 2024-02-27 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20220077256A1 (en) 2022-03-10
CN113272988A (zh) 2021-08-17
WO2020145506A1 (ko) 2020-07-16
TW202042387A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
KR102611382B1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
US11038151B2 (en) Display device
KR20200085968A (ko) 표시 장치
KR20200091059A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20200057872A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
KR20210046104A (ko) 표시 장치
KR20210012086A (ko) 표시 장치
KR20200110569A (ko) 터치 감지 유닛과 이를 포함하는 표시 장치
KR20210056468A (ko) 센싱 유닛과 그를 포함하는 표시 장치
KR20210043793A (ko) 표시 장치
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
KR20200116561A (ko) 압력 센서를 갖는 터치 감지 유닛과 그를 포함하는 표시 장치
KR20210003972A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
CN113366417B (zh) 触摸感测单元及包括触摸感测单元的显示装置
KR20200078796A (ko) 표시 장치 및 그 제조방법
TWI842781B (zh) 顯示裝置
KR20220000446A (ko) 표시 장치
KR20210057856A (ko) 표시 장치
US20230038990A1 (en) Display device
EP3979326A1 (en) Display panel and display device comprising same
US20240147820A1 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application