KR20200083642A - 기판의 후면 마찰 감소 - Google Patents

기판의 후면 마찰 감소 Download PDF

Info

Publication number
KR20200083642A
KR20200083642A KR1020207018631A KR20207018631A KR20200083642A KR 20200083642 A KR20200083642 A KR 20200083642A KR 1020207018631 A KR1020207018631 A KR 1020207018631A KR 20207018631 A KR20207018631 A KR 20207018631A KR 20200083642 A KR20200083642 A KR 20200083642A
Authority
KR
South Korea
Prior art keywords
substrate
film layer
wafer
friction
coefficient
Prior art date
Application number
KR1020207018631A
Other languages
English (en)
Inventor
호영 강
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/826,091 external-priority patent/US10504715B2/en
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200083642A publication Critical patent/KR20200083642A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

처리 챔버 시스템은, 기판을 제1 처리 챔버 내에 고정시키도록 구성된 기판 장착 모듈을 포함한다. 상기 시스템은 감광성 필름을 기판의 전면에 적용하도록 구성된 제1 성막 모듈과, 필름 층을 기판의 후면에 적용하도록 구성된 제2 성막 모듈을 포함한다. 상기 전면은 기판의 후면의 반대편에 있다. 상기 기판은 제1 마찰 계수를 갖는 베어 후면을 갖는다. 필름 층이 기판의 후면 상에 형성된다. 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 갖는다. 제2 마찰 계수는 제1 마찰 계수보다 낮다.

Description

기판의 후면 마찰 감소
관련 출원의 상호 참조
본 출원은 2016년 7월 21일자로 출원된 미국 가출원 제62/365,228호와 2017년 7월 14일자로 출원된 미국 정규 출원 제15/650,352호에 대해 우선권을 주장하는데, 전술한 출원들 각각은 그 전체가 참조로 본원에 인용된다.
반도체 산업에서 집적 회로(IC)의 제조에는, 통상적으로 실리콘 기판 상에 IC를 형성하기 위해 피처(feature)를 패터닝하는 일련의 공정 단계들이 이용된다. 반복적인 패터닝 공정은, 패턴 레벨들 간에 오정렬 에러(misalignment error)를 초래할 수 있고, 의도한 목적을 달성하기 위한 IC의 패터닝된 피처를 형성하지 못할 수 있다. 시간이 지나면서 IC 기하학적 구조의 크기가 줄어듦에 따라, 패턴 오정렬이 디바이스 수율 및 성능에 미치는 영향이 증가하였다. 따라서, 패턴 오정렬을 감소시키기 위한 임의의 기술이 IC 제조업자들에게 유익할 것이다.
여기에 제공되는 "배경기술"의 설명은 일반적으로 본 개시내용의 전후 사정을 제시하는 것을 목적으로 한다. 본 배경기술 섹션에 기술되어 있는 범위에서, 본원에 기명된 발명자들의 작업뿐만 아니라, 출원시 종래 기술로서의 자격을 별도로 취득하지 못할 수 있는 본 명세서의 양태들은, 본 개시내용에 대한 종래 기술로서 명시적으로도 암시적으로도 인정되지 않는다.
일 실시형태에서, 기판 처리 방법은 기판을 기판 처리 챔버에 수용하는 단계를 포함한다. 상기 기판은 전면과 상기 전면의 반대편인 후면을 구비한다. 상기 방법은 또한, 상기 기판의 후면 상에 필름 층을 형성하는 단계, 상기 기판의 전면 상에 포토레지스트 층을 형성하는 단계, 및 상기 포토레지스트 층을 현상하는 단계를 포함한다. 상기 방법은 또한, 상기 기판의 후면으로부터 상기 필름 층을 제거하는 단계를 포함한다.
전술한 단락들은 개괄적인 소개로 제공되었으며, 이하의 청구범위의 범위를 제한하는 것을 의도하고 있지 않다. 기술된 실시형태들은, 추가적인 장점들과 더불어, 이하의 상세한 설명을 첨부 도면과 함께 참조함으로써 가장 잘 이해될 것이다.
본 개시내용과 이에 수반되는 많은 장점에 대한 보다 완벽한 이해는, 이하의 상세한 설명을 첨부 도면과 함께 고려하면서 참조하면 보다 잘 이해되므로, 쉽게 얻어질 것이다.
도 1은 일 실시형태에 따른 예시적인 처리 시스템을 도시하고;
도 2a는 일 실시형태에 따른 척(chuck) 상에 배치된 예시적인 웨이퍼를 도시하며;
도 2b는 일 실시형태에 따른 진공 척 또는 정전 척에 고정된 웨이퍼를 도시하고;
도 3은 일 실시형태에 따른 웨이퍼의 텍스처링된 표면을 도시하며;
도 4는 일 실시형태에 따른 척에 대해 평평하게 고정된 웨이퍼를 도시하고;
도 5a는 일 실시형태에 따른 퍼플루오로데실트리클로로실란(PDFS) 분자를 도시하며;
도 5b는 일 실시형태에 따른 실리콘 표면에 결합된 PFDS 분자를 갖는 실리콘 웨이퍼를 도시하고;
도 6a는 일 실시형태에 따른 후면 처리가 없는 웨이퍼를 도시하며;
도 6b는 일 실시형태에 따른 후면 플루오로케미컬 코팅을 갖는 웨이퍼를 도시하고;
도 6c는 일 실시형태에 따른 후면 플루오로케미컬 코팅을 적용하기 전에 전처리 산소 에칭을 한 웨이퍼를 도시하며;
도 7은 일 실시형태에 따른 처리 챔버의 단면도를 도시하고;
도 8은 일 실시형태에 따른 예시적인 컴퓨팅 디바이스의 블록도이며;
도 9는 일 실시형태에 따른 기판을 처리하기 위한 예시적인 방법의 흐름도이다.
이하의 설명은 본 개시내용의 특정 실시예 및 실시형태를 제공함으로써 본 개시내용을 더욱 명확하게 하도록 의도되어 있다. 이들 실시형태는 총망라한 것이라기보다는 예시적인 것으로 의도되어 있다. 본 개시내용의 전체 범위는 본 명세서에 개시된 임의의 특정 실시형태에 국한되는 것이 아니라, 그보다는 청구범위에서 정해진다.
명료함을 위해, 본원에 기술되는 구현예들의 모든 특징들이 상세하게 도시되고 설명되는 것은 아니다. 임의의 이러한 실제 구현예의 개발에 있어서, 애플리케이션 및 비즈니스 관련 제약 조건 준수와 같은 개발자의 특정 목표를 달성하기 위해, 구현예에 따른 다수의 결정이 내려질 것이고, 이러한 특정 목표는 구현예마다 그리고 개발자마다 다를 것으로 이해될 것이다.
본원에 기술된 바와 같은 서로 다른 단계들의 거론 순서는 명료함를 위해 제시된 것이다. 일반적으로, 이들 단계는 임의의 적절한 순서로 수행될 수 있다. 추가적으로, 본원에서 서로 다른 특징들, 기술들, 구성들 등의 각각이 본 개시내용의 서로 다른 곳들에서 거론될 수 있지만, 각각의 개념들은 서로 독립적으로 또는 서로 조합되어 실행될 수 있도록 되어 있는 것이다. 따라서, 본 개시내용은 다양한 방식으로 실시되고 보여질 수 있다.
본원의 기술은, 처리 중에 기판 또는 웨이퍼가 정전하 또는 진공 척에 고정되어 있는 동안, 그 기판 또는 웨이퍼의 후면 마찰을 줄이도록 구성된 시스템, 기판 및 방법을 포함한다. 상기 후면 마찰이 감소함으로써, 기판의 전면에 있어서의 패터닝 또는 오버레이 에러를 초래할 수 있는 후면의 상황 또는 표면 거칠기로 야기된 전면 일그러짐을 감소시키도록, 기판이 동일 평면을 이루게 홀더에 대하여 당겨지는 것이 가능해진다.
웨이퍼 또는 기판이 플라즈마 처리 장치의 스테이지 상에 배치될 때, 웨이퍼 또는 기판은 처리 중에 이동을 방지하도록 진공 척 또는 정전 척에 의해 스테이지에 고정된다. 그러나, 기판 또는 특히 대형 웨이퍼는 일반적으로 완전히 평평하지는 않다. 따라서, 기판 또는 웨이퍼는, 초기에 스테이지 상에 배치되는 경우에, 제한된 지점에서만 초기에 척과 접촉한다.
플라즈마 처리 장치는 또한, 기판 또는 웨이퍼를 전면뿐만 아니라 후면에서 동시에 처리하도록 구성될 수 있다. 상세한 설명은 도 7을 참조하여 본원에 제공된다.
도 1은 예시적인 처리 시스템(PS)을 도시한다. 처리 시스템(PS)은 복수의 기판 배치 테이블(STa, STb, STc, STd) 및 복수의 컨테이너(CAa, Cab, CAc, CAd)를 포함한다. 처리 시스템(PS)은 또한 로더 모듈(LDM)과 로드 록 챔버(LL1 및 LL2)를 포함한다. 처리 시스템(PS)은 또한 복수의 프로세스 모듈(PM1, PM2, PM3, PM4)을 포함한다. 처리 시스템(PS)에는 또한 트랜스퍼 챔버(TC)(즉, 연결 부분) 및 반송(搬送) 로봇(Rb1, Rb2)이 도시되어 있다.
기판 배치 테이블(STa 내지 STd)은 로더 모듈(LDM)의 어느 한 에지를 따라 배치된다. 컨테이너(CAa 내지 CAd)는 각각 기판 배치 테이블(STa 내지 STd) 위에 배치된다. 작업 대상물은 컨테이너(CAa 내지 CAd)에 수용된다.
반송 로봇(Rb1)은 로더 모듈(LDM) 내부에 마련된다. 반송 로봇(Rb1)은 컨테이너들(CAa 내지 CAd) 중 어느 하나 내에 수용된 작업 대상물을 인출하여 로드 록 챔버(LL1 또는 LL2)로 반송한다.
로드 록 챔버(LL1, LL2)는 로더 모듈(LDM)의 다른 에지를 따라 마련된다. 로드 록 챔버(LL1, LL2)는 예비 감압 챔버를 구성한다. 로드 록 챔버(LL1, LL2)는 대응하는 게이트 밸브를 통해 트랜스퍼 챔버(TC)의 내부에 연결된다.
트랜스퍼 챔버(TC)는 내부 압력(내압)이 조정될 수 있는 챔버이다. 트랜스퍼 챔버(TC)는, 트랜스퍼 챔버(TC)의 내부 압력 조정 및 환기를 수행하도록 구성된 압력 조절기(TCP1) 및 배기 장치(TCP2)를 포함한다. 트랜스퍼 챔버(TC) 내에 반송 로봇(Rb2)이 마련되어 있다. 프로세스 모듈(PM1 내지 PM4) 각각은, 내부 압력 조정 및 환기를 수행하도록 구성된 압력 조절기 및 배기 장치를 포함한다. 프로세스 모듈(PM1 내지 PM4)의 챔버는 대응하는 게이트 밸브를 통해 트랜스퍼 챔버(TC)의 내부에 연결된다. 트랜스퍼 챔버(TC)는 프로세스 모듈(PM1 내지 PM4)의 각각의 챔버를 서로 연결한다.
반송 로봇(Rb2)은 트랜스퍼 챔버(TC)를 통해 로드 록 챔버들(LL1, LL2)과 프로세스 모듈들(PM1 내지 PM4) 중 어느 하나와의 사이에서 작업 대상물을 이동시킨다. 반송 로봇(Rb2)은 트랜스퍼 챔버(TC)를 통해 임의의 2개의 프로세스 모듈들(PM1 내지 PM4) 사이에서 작업 대상물을 이동시킨다.
일 실시형태에서, 프로세스 모듈(PM1)은 전면 코팅을 노출시키도록 구성된 필름 노출 장치를 포함할 수 있다. 전면 코팅의 다른 영역을 보존하면서 전면 코팅의 일부 영역을 제거하도록, 전면 코팅은 마스크를 통해 패터닝될 수 있다.
일 실시형태에서, 프로세스 모듈(PM2)은 웨이퍼 또는 기판 등과 같은 작업 대상물에 후면 필름을 적용하도록 구성될 수 있다. 후면 필름은 처리 중에 작업 대상물과 척의 표면 사이의 마찰을 감소시키도록 적용될 수 있다. 예를 들어, 플루오로케미컬 필름이 작업 대상물의 후면에 적용될 수 있다. 후면 필름은 프로세스 모듈(PM2)에서 분자 기상 증착 또는 분자 액상 증착에 의해 적용될 수 있다. 웨이퍼 또는 기판이 척에 고정될 때, 후면 필름을 갖는 웨이퍼 또는 기판의 휨이, 후면 필름을 갖지 않는 웨이퍼 또는 기판의 휨보다 적다.
일 실시형태에서, 프로세스 모듈(PM3)은 추가적인 패터닝을 위해 웨이퍼 또는 기판을 노출시키도록 구성될 수 있다. 예를 들어, 사전-적용된 포토레지스트 층이 화학 방사선에 노출된다. 웨이퍼 또는 기판의 후면 상의 후면 필름은, 포토레지스트 층을 화학 방사선의 패턴에 노출하기 전에 형성된다. 사전-적용된 후면 필름은, 웨이퍼 또는 기판을 척에 평탄하고 일그러지지 않은 형태로 고정하는 데 기여하고, 그 결과 패터닝은 보다 정확해진다.
일 실시형태에서, 프로세스 모듈(PM4)은 웨이퍼 또는 기판의 사전 노출된 영역을 제거하는 노출 장치로 구성된 에칭 프로세스 모듈이다.
일 실시형태에서, 후처리 모듈은 후면 필름 제거 프로세스 모듈로서 구성된다. 예를 들어, 후처리 모듈은 플루오로케미컬 필름을 작업 대상물의 후면으로부터 제거하도록 구성될 수 있다. 플루오로케미컬 필름 제거 프로세스는, 필름 층을 산소-함유 가스에 노출시키거나, 필름 층을 산소-함유 플라즈마에 노출시키거나, 또는 필름 층을 산소-함유 가스와 자외선의 조합에 노출시키는 것을 포함하지만, 이들에 제한되지는 않는다.
도 1은 4개의 프로세스 모듈(PM1 내지 PM4)을 도시한다. 그러나, 4개 미만 또는 4개 초과의 프로세스 모듈이 본원에 기술된 실시형태들에 의해 고려된다. 또한, 일부 프로세스 모듈은 플라즈마 기밀 진공 챔버일 수 있는 반면, 다른 프로세스 모듈은 산소 환경이 없는 진공 하에 있지 않을 수 있다. 예를 들어, 처리 시스템(PS)에는, 가공물의 후면을 산소 전처리 프로세스에 노출시켜 후속 적용되는 후면 필름의 효력을 향상시키도록 구성되는 전처리 모듈이 있을 수 있다. 산소 전처리 프로세스는 작업 대상물의 후면에 적용된 물, 단원자 산소, 이원자 산소, 또는 삼원자 산소를 포함하지만, 이들에 제한되지는 않는다.
도 2a는 척(220)(진공 척 또는 정전하 척) 상에 배치된 예시적인 웨이퍼(210)를 도시한다. 지점들(230, 240)은, 전기적 또는 기계적 수단을 사용하여 웨이퍼를 척(220)에 고정시키지 않고서, 웨이퍼(210)가 척(220) 상에 초기에 배치 또는 위치될 때, 척(220)과 웨이퍼(210)의 접촉 지점들을 도시한다. 웨이퍼(210)는, 웨이퍼(210) 전반에 걸쳐 완전 수직의 이완 마킹(250)에 의해 도시된 바와 같이 이완 상태에 있다. 도 2a에 도시된 웨이퍼(210)의 변형은, 축척 적용이 되어 있지 않고, 단지 웨이퍼(210)의 전면 상의 상위 필름(도시 생략) 또는 웨이퍼(210)의 후면 상에 있을 수 있는 하위 필름(도시 생략)에 의해 야기되는 웨이퍼(210)에 인가된 응력 또는 웨이퍼(210) 내의 응력을 강조하는 것을 예시적인 목적으로 하여 도시되어 있다. 상기 변형은, 전술한 필름과 웨이퍼(210)의 응력 분포에 따라, 웨이퍼(210) 전반에 걸쳐 다를 수 있다.
도 2b는 기계적 수단(예를 들어, 진공 척) 또는 전기적 수단(예를 들어, 정전하 척)(도시 생략)을 사용하여 척(220)에 고정된 웨이퍼(210)이다. 전기적 또는 기계적 수단이 웨이퍼(210)에 적용될 때, 웨이퍼(210)의 나머지 바닥면은 도 2b에 도시된 바와 같이 척(220)에 대해 밀어붙여진다. 이 경우, 웨이퍼(210)의 후면은 척(220)과 동일 평면을 이루거나 실질적으로 동일 평면을 이룰 수 있는데, 상기 후면은 IC 디바이스들이 형성되어 있는 웨이퍼(210)의 전면의 반대편에 있다. 그러나, 초기 접촉 지점들(230, 240)은 척(220) 상의 원래 부착 위치들에 남아 있으려는 경향이 있을 수 있다. 이는, 척(220)에 대한 웨이퍼(210)의 후면의 높은 마찰 계수로 인하여 또는 웨이퍼(210)의 후면 전반에 걸쳐 달라지는 마찰 계수 등급으로 인하여 야기될 수 있다. 따라서, 척(220)에 대하여 웨이퍼(210)를 당기는 기계적 또는 전기적 수단은, 척(220)과 웨이퍼(210)의 후면 전반에 걸친 불균일한 마찰 계수로 인하여 야기되는 추가적인 응력을 웨이퍼(210)에 유발할 수 있다. 그 결과, 웨이퍼(210)는, 웨이퍼(210)의 후면과 척(220) 사이의 마찰 계수가 보다 높은 지점들 또는 접촉 지점들(230, 240) 사이에서 척(220)에 대해 밀어붙여질 때 일그러지고 압축되는 경향이 있다. 도 2b는 도 2a의 이완 마킹과 비교하여 더 이상 완전하게 수직한 것은 아닌 일그러짐 마킹(260)을 도시한다. 이러한 방식으로, 웨이퍼(210)의 일그러짐은 상위 필름들(도시 생략)을 또는 이들 상위 필름 상의 패턴들(도시 생략)을 일그러뜨릴 수 있고, 그 결과 일그러진 상위 필름 또는 패턴 상에 형성된 후속 패턴들에 대해 오정렬 문제가 야기될 수 있다.
도 2a 및 도 2b는 2개의 접촉 지점(230, 240)만을 도시한다. 그러나, 실제 완전한 웨이퍼(210)는 그 후면 전반에 걸쳐 척(220)에 대한 다수의 초기 접촉 지점을 가질 것이다. 그 결과, 웨이퍼(210)는 그 전체 표면 영역에 걸쳐서 접촉 지점들(230, 240)의 각각의 쌍 사이에서 일그러지며, 즉 압축된다. 이러한 거동은 웨이퍼(210) 상에 후속 층들을 적용함에 있어서 문제를 야기한다. 포토레지스트 층 등과 같은 층의 패터닝은, 웨이퍼(210) 상에 사전에 적용되고 패터닝된 층들에 대하여 특정 지점들에서 정렬될 필요가 있다. 웨이퍼(210)가 일그러지는 경우, 후속 패터닝은 사전에 패터닝된 층들과 더 이상 정렬되지 않는다. 예를 들어, 면접촉 패드들의 적용을 위한 포토레지스트 패터닝은, 웨이퍼(210)의 최종 표면 아래에 있는 사전에 형성된 금속화 층 및/또는 접촉 비아와 적절히 정렬될 수 없다. 따라서, 오정렬 에러가 충분히 커지는 경우, 패터닝된 피처들이 적절하게 형성될 수 없고, IC의 성능이 저하되거나 또는 IC가 제대로 기능하지 않을 수 있다.
텍스처링을 통하여 척(220)에 대한 웨이퍼(210)의 후면의 마찰을 감소시키기 위한 시도들이 이루어지고 있다. 텍스처링은 울퉁불퉁한 표면을 생성하여, 척(220)에 대한 접촉 지점의 수를 감소시킨다. 도 3은 웨이퍼(210)의 텍스처링된 표면(300)을 도시한다. 텍스처링된 표면(300)을 확보하기 위해 후면 연마가 사용되지만, 약간의 단점들을 갖는다. 후면 연마는 웨이퍼(210)를 오염시킬 수 있는 입자를 생성한다. 과잉 연마도 또한 일어날 수 있다. 추가적으로, 텍스처링을 일관되게 재현하기가 어려워, 오정렬 에러를 감소시키는 성과가 일관되지 않을 수 있다. 또한, 텍스처링은 웨이퍼(210)와 척(220) 사이의 마찰을 감소시키는 데 있어서 본질적인 한계를 가지고 있을 수 있다. 따라서, 텍스처링보다 높은 수준으로 마찰을 감소시킬 수 있는 다른 기술이, 척킹 프로세스에 의해 야기되는 웨이퍼(210) 일그러짐을 감소시키는 데 유익할 것이다.
도 4는 웨이퍼(210)가 척(220)에 대해 평평하게 고정된 경우에, 웨이퍼(210)와 척(220) 사이의 마찰 계수를 감소시키는 일 실시형태를 도시한다. 이 실시형태에서는, 척(220) 상에 위치 또는 위치되기 전에 웨이퍼(210)에 저마찰 필름 층(400)이 적용될 수 있다. 단지 예시를 목적으로, 저마찰 필름 층(400)이 확대되어 있다. 도 4는 축척에 맞춰 도시되어 있지 않다. 저마찰 필름을 적용함으로써, 웨이퍼(210)와 척 사이의 마찰 계수의 변동이 감소될 수 있고, 그 결과 웨이퍼(210)가 척에 대하여 동일 평면을 이루게 또는 평평하게 당겨질 때, 도 2a에 도시된 웨이퍼(210) 일그러짐이 방지 또는 감소된다. 도 4에 도시된 바와 같이, 웨이퍼(210)가 척(220)의 표면에 대해 밀어붙여질 때 또는 척(220)의 표면과 동일 평면을 이루게 될 때, 초기 접촉 지점(230, 240)은, 접촉 지점(230a, 240a)으로 각각 도시된 새로운 위치로, 외측을 향해 확장된다. 그 결과, 이완 마킹(250)은, 도 2b의 일그러짐 마킹(260)과는 반대로, 그 수직 이완 상태로 유지된다. 따라서, 웨이퍼(210) 상의 패터닝된 피처는 보다 적은 양의 일그러짐을 가질 수 있어, 웨이퍼(210) 상에 형성된 후속 패턴들의 품질이 향상될 수 있다. 웨이퍼(210)의 후면 상의 저마찰 필름 층(400)은, 웨이퍼(210)가 척(220)에 고정된 경우에, 저마찰 필름 층(400)을 적용하기 이전의 본래의 마찰 계수와 비교하여, 낮은 마찰 계수를 일으킨다.
일 실시형태에서, 웨이퍼(210) 또는 기판은 도 7에 개시된 처리 장치 등과 같은 처리 툴에 수용될 수 있다. 상기 기판은 전면과 상기 전면의 반대편인 후면을 포함한다. 상기 전면은 제조 프로세스에 의해 IC 디바이스들이 형성되는 곳이다. 도 7의 처리 장치는 상기 후면 상에 저마찰 필름 층(400)을 형성하고, 상기 전면 상에 포토레지스트 층을 형성하며, 상기 포토레지스트 층을 현상하도록 구성될 수 있다. 일 실시형태에서는, 포토레지스트 층을 웨이퍼(210)의 전면 상에 형성하기 전에, 저마찰 필름 층을 웨이퍼(210)의 후면 상에 형성한다. 제2 실시형태에서는, 저마찰 필름 층(400)을 웨이퍼(210)의 후면 상에 형성하기 전에, 포토레지스트 층을 웨이퍼(210) 상에 형성한다.
저마찰 필름 층(400)은, 웨이퍼(210)의 후면의 반대편에 있는 노출면을 포함한다. 전술한 척킹 프로세스를 이용하여 웨이퍼(210)가 척(220)에 고정될 때, 상기 노출면은 척(220)과 접촉하게 배치될 것이다. 저마찰 필름 층(400)의 노출면은, 저마찰 필름 층(400)을 형성하기 이전의, 상기 후면에 대한 후면 마찰 계수보다 낮은 마찰 계수를 갖는다. 저마찰 필름 층(400)은, 후면을 불소-함유 액체 또는 기체에 노출시키고, 전면을 불소-함유 기체 또는 액체보다 높은 압력으로 유지되는 기체에 노출시킴으로써 형성될 수 있다. 전면에 인접한 높은 압력은 웨이퍼(210)의 전면에 저마찰 필름 층(400)이 형성되는 것을 방지할 수 있다. 이러한 방식으로, 저마찰 필름 층(400)은 웨이퍼(210)의 후면에 형성되는 것으로 제한된다.
일 실시형태에서는, 웨이퍼(210)를 척(200)과 동일 평면을 이루게 또는 실질적으로 동일 평면을 이루게 당기기 위해 정전 또는 진공 척킹 프로세스 동안 웨이퍼(210)와 척(220) 사이의 마찰을 감소시키도록, 웨이퍼의 후면에 플루오로케미컬 층을 적용함으로써, 저마찰 필름 층(400)이 형성될 수 있다. 예시적인 플루오로케미컬로는, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란을 포함할 수 있지만, 이들에 한정되는 것은 아니다.
플루오로케미컬 층은, 웨이퍼의 후면을 제1 압력으로 유지되는 제1 프로세스 가스에 노출시키고 전면을 제1 압력보다 낮은 제2 압력으로 유지되는 제2 프로세스 가스에 노출시킴으로써 형성될 수 있다. 당업자는 과도한 실험 없이도, 플루오로케미컬 층을 웨이퍼(210)의 후면에 제한하도록 웨이퍼(210)의 전면과 후면 사이의 압력차를 설정할 수 있다. 플루오로케미컬 층은 또한, 웨이퍼에 근접하여 플루오로케미컬 가스를 대기압 미만의 압력으로, 또는 대기압으로, 또는 대기압보다 높은 압력으로 유지함으로써 형성될 수 있다. 플루오로케미컬 층은, 분자 증착 프로세스 또는 액체 분자 증착 프로세스에 의해 형성될 수 있다.
도 5a는 웨이퍼(210)의 후면에 저마찰 필름 층(400)을 적용하는 데 사용될 수 있는 분자의 일 실시형태를 도시한다. FDTS라고도 알려진 퍼플루오로데실트리클로로실란(PFDS) 분자(500)는 본원에 기술된 실시형태와 함께 사용될 수 있다. PFDS는 분자식 C10H4Cl3F17Si를 갖는 무색 액체 화학 물질이다. PFDS 분자(500)는 히드록실(-OH)기로 종결된 표면에 결합된 자가-결집 단분자층을 형성한다. 표면에서 수소 결합을 제거하면 접촉각이 증가하여 표면의 마찰이 줄어든다. PFDS 분자(500)는, 표면들 사이의 수소 결합을 감소시킴으로써 접촉각을 증가시키도록, 베어(bare) 실리콘 표면에 부착될 수 있다.
일 실시형태에서, PFDS는 보다 높은 증기압을 달성하도록 가열될 수 있고, 이에 의해 저마찰 필름 층(400)을 적용하기 위한 처리 시간이 짧아질 수 있다. 추가적으로, PFDS 층은 O2 플라즈마를 사용하여 웨이퍼(210)로부터 제거될 수 있다. 일 실시형태에서, PFDS 층은 O2 플라즈마에 노출되는 10초 이내에 제거될 수 있다. 다른 실시형태에서, 퍼플루오로옥틸에트리에톡시실란(PFOS)은 또한 저마찰 필름 층(400)을 적용하는 데 사용될 수 있다. PFOS는 높은 증기압을 견딜 수 있어, 처리 시간이 단축될 수 있다.
도 5b는 PFDS 분자(500)의 트리클로로-실란 말단에서 실리콘 표면에 결합된 PFDS 분자(500)를 갖는 실리콘 웨이퍼(510)를 도시한다. 불소가 아주 많이 첨가된 테일은 표면 에너지를 감소시킨다. PFDS 분자(500)는 도 7에 도시된 장치와 같은 진공 챔버에서 분자 기상 증착(MVD)에 의해 증착될 수 있다. PFDS 분자(500)는 또한 액상 분자 증착에 의해 증착될 수 있다.
플루오로케미컬 코팅의 마찰-방지 효과는 실리콘 표면을 전처리함으로써 증대될 수 있다. 수행된 테스트에서는, PFDS 층으로 코팅된 베어 실리콘 웨이퍼가 약 70도의 표면 접촉각을 가졌다. 베어 실리콘 표면이 탈이온수로 전처리된 경우, 표면 접촉각은 약 105도였다. 물, 단원자 산소, 이원자 산소, 또는 삼원자 산소 등과 같은 습기 또는 살포 화학 물질 처리가 플루오로케미컬 코팅의 접촉각을 향상시켰다. 베어 실리콘 표면이 산소 에칭으로 전처리될 때, 표면 접촉각은 약 110도였다.
그 화학 명칭(예를 들어, …트리클로로…, …트리메톡시…, …트리에톡시…)에 의해 제안되는 바와 같은, PFOS 및 PFDS 분자들은, 처리 챔버에서 다른 요소와 상호 작용할 수 있는 3개의 반응 자리를 포함할 수 있다. 예를 들어, 다른 요소는, 기판[예를 들어, 실리콘 웨이퍼(510)]의 표면 상에 존재하는 임의의 요소로서 플루오로케미컬 분자의 하나 이상의 반응 자리와 화학 반응을 하는 임의의 요소를 포함할 수 있다. 그러나, 본원에 개시된 마찰 감소 기술은, 3개의 반응 자리를 갖는 분자에 국한되지 않고, 전술한 다른 요소들과 반응할 수 있는 하나 이상의 반응 자리를 갖는 플루오로케미컬 분자를 포함할 수 있다.
다른 실시형태에서, 본원에 개시된 마찰 감소 기술은, 프로세스 챔버 내의 다른 요소와 화학적으로 반응할 수 있는 단일 반응 자리를 갖는 플루오로케미컬 분자를 사용함으로써 가능해질 수 있다. 대체로, 단일 반응 자리의 플루오로케미컬 분자는, 그 명칭(예를 들어, …트리클로로…, …트리메톡시…, …트리에톡시…)에 의해 제안되는 바와 같은, 그 화학 구조에 기초하여 식별될 수 있다. 특히, 본원에 개시된 마찰 감소 기술은, 이하의 예시적인 플로오로케미컬 분자들: 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸 실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 중의 하나 이상을 사용함으로써 가능해질 수 있다. 이들 예시적인 분자들은, 포토레지스트 층을 웨이퍼(210)의 전면 상에 형성하기 전에, 웨이퍼(210)의 후면 상에 형성되는 저마찰 필름 층(400)을 구현하는 데 사용될 수 있다.
도 6a는 후면 처리가 없는 베어 실리콘 등과 같은 웨이퍼(210)를 도시한다. 척(220)에 의해 정전하 또는 진공이 가해질 때, 보우 라인(600)에 의해 도시된 바와 같이, 웨이퍼(210)가 휘는 경향이 있고, 척(220)과의 접촉은 드문드문 간격을 두고 있는 접촉 지점에서 발생한다. 보우 라인(600)은 웨이퍼(210) 전반에 걸쳐서의 휨의 심각성을 근사한 것으로, 도 2b에서 설명된 변형의 심각성을 나타낸다. 웨이퍼(210) 변형의 심각성은 도 6b에 도시된 바와 같이 저마찰 필름 층(400)을 적용함으로써 개선될 수 있다.
도 6b는 도 6a의 실시형태보다 웨이퍼(210)와 척(220) 사이의 마찰 계수를 낮게 할 수 있는, 후면 저마찰 필름 층(400)(예를 들어, PFDS와 같은 플루오로케미컬 코팅)을 갖는 웨이퍼(210)를 도시한다. 도 6a의 실시형태와 비교하여, 도 6b의 실시형태의 웨이퍼(210)는, 웨이퍼(210)의 후면이 도 2b에 도시된 바와 같이 구속될 가능성이 적기 때문에, 더 적은 변형을 갖는 것이 가능해진다. 보다 소수의 구속 영역을 가짐으로써, 도 6b의 실시형태의 웨이퍼(210)는, 도 6a의 실시형태보다 척(200) 표면과 접촉하는 후면 웨이퍼 표면의 양이 더 많아질 수 있다. 이러한 방식으로, 후면 보우 라인(602)은 웨이퍼(210) 전반에 걸쳐 더 편평해지고 더 균일해지는데, 이는 웨이퍼(210)의 변형량이 적어짐을 나타내며, 그 결과 웨이퍼 전면에 있어서의 패턴 변형(도시 생략)이 줄어든다. 따라서, 후속 패터닝 프로세스에 대한 패턴 오정렬 또는 오버레이 에러가 감소될 것이다. 그러나, 추가적인 실시형태는 웨이퍼(210)와 척(220) 사이의 마찰 계수를 더 개선할 수 있다.
도 6c는 플루오로케미컬 코팅을 적용하기 전에 전처리를 행한 웨이퍼(210)에 대한 전처리 보우 라인(604)을 도시한다. 전처리는 플루오로케미컬 코팅의 보다 균일한 적용을 가능하게 할 수 있고, 더 나아가 웨이퍼(210) 전반에 걸쳐서의 두께 변동을 감소시킬 수 있게 하며, 그 결과 전처리 보우 라인(604)에 의해 나타내어진 바와 같이, 마찰 계수가 한층 더 낮아질 수 있다. 일 실시형태에서, 전처리는 저마찰 필름 층(400)(예를 들어, 플루오로케미컬 코팅)을 적용하기 전에, 후면을 전처리하는 산소 에칭을 포함할 수 있다. 일 실시형태에서, 산소 에칭과 후속 플루오로케미컬 코팅의 적용의 조합은, 접촉각을 약 110도로 증가시킨다. 도 6c에 도시된 바와 같이, 이것은 웨이퍼의 후면과 척의 표면 사이의 마찰을 크게 감소시켜, 척과의 최대 접촉을 제공하고, 그 결과 비교적 편평한 전처리 보우 라인(604)에 의해 나타내어진 바와 같이 웨이퍼(210) 휨이 개선된다. 결과적으로, 웨이퍼의 활성면에 적용된 후속 층은, 웨이퍼에 적용된 이전 층들에 비해 개선된 정확도로 오버레이될 수 있다.
표 1은 테스트 구조에 적용된 서로 다른 필름들의 특성을 열거한다. 예시된 바와 같이, 코팅되지 않은 테스트 구조는 훨씬 더 높은 마찰을 갖는 반면, FDTS와 FOTS는 훨씬 더 낮은 마찰을 갖는다.
표 1. 테스트 구조 상의 필름의 마찰 특성
코팅 캔틸레버 빔 마찰(μJ/㎡) 마찰 계수
길이(㎛)
DDMS 650 36 0.3
FOTS 1300 5 0.2
FDTS 1000 3 0.2
무코팅 100 20,000 1.1
표 2는 테스트 구조에 적용된 몇몇 전처리 화합물(수직 칼럼)과 대응하는 층(수평 칼럼)을 열거한다. 전처리 화합물과 적용된 층의 각각의 쌍에 대해 접촉각이 열거되어 있다.
표 2. 전처리 화합물과 도포층에 대한 접촉각
전처리 화합물 테스트 구조 상의 도포층
FDTS FOTS UTS PETS APTES PEG6/9 SiO 2
물 109.6 98.2 95.0 88.0 58.0 36.0 10.0
N-메틸피롤리돈 80.5 55.0 44.6 14.7 17.8 10.0 10.0
1,2-디클로로벤젠 80.5 42.7 30.4 9.4 13.2 5.6 10.0
메탄올 74.5 24.8 23.3 6.2 6.4 4.8 5.3
클로로포름 68.8 30.0 22.9 7.3 7.3 7.6 10.0
톨루엔 62.7 10.0 10.0 10.0 10.0 10.0 10.0
에틸아세테이트 58.2 31.5 10.0 10.0 10.0 10.0 10.0
n-헵탄 52.9 20.5 16.6 10.4 10.0 10.0 10.5
이소프로판올 50.5 9.5 10.0 10.0 10.0 10.0 10.0
아세톤 45.2 10.0 4.9 10.0 10.0 6.4 10.0
Fluorinert 21.6 10.0 4.4 10.0 10.0 4.4 10.0
표 2에 예시된 바와 같이, 물로 전처리한 후에 FDTS 층을 적용함으로써, 최상의 접촉각이 제공되었다. 또한, 표 2에 도시된 바와 같이, 물로 전처리한 후에 FOTS, UTS 또는 PETS 층을 적용함으로써, 양호한 결과가 확보되었다.
도 7은 본원에 기술된 실시형태들과 사용되는 처리 챔버(700)의 단면도를 도시한다. 웨이퍼(710)의 전면과 후면 모두가 노출되도록, 웨이퍼(710)가 그 둘레를 따라 현수되어 있다. 도 7에서는, 질소 퍼지 유입구(720)가 웨이퍼(710)의 전면 전체에 걸쳐 흐름을 형성하는 반면, 수증기와 플루오로케미컬 가스는 유입 포트(730)를 통하여 그리고 채널(740)을 통하여 웨이퍼(710)의 후면 전체에 걸쳐 유동한다. 질소는 고압에서 웨이퍼(710)의 전면 전체에 걸쳐 유동하는 반면, 플루오로케미컬 가스는 저압에서 웨이퍼(710)의 후면 전체에 걸쳐 유동한다. 수증기는 약 40℃로 가열되지만, 열판은 필요하지 않다.
다음 처리 단계로 진행하기 전에 웨이퍼 후면으로부터 플루오로케미컬 코팅을 제거하는 것이 바람직할 수 있다. 이는 후속 처리 재료 또는 장비와 플루오로케미컬 코팅의 비양립성에 기인한 것일 수 있다. 플루오로케미컬 코팅이 손상되어 다음 처리 단계 동안 후면 비접착 표면으로 기능하기에 충분하지 않으므로, 다음 처리 단계로 진행하기 전에 플루오로케미컬 코팅을 제거하는 것이 바람직할 수 있다.
웨이퍼의 후면으로부터 플루오로케미컬 코팅을 제거하기 위한 후처리 단계는, 플루오로케미컬 코팅을 산소-함유 가스, 산소-함유 플라즈마, 또는 산소-함유 가스와 자외선의 조합에 노출시키는 단계를 포함한다. 예를 들어, 플루오로케미컬 코팅을 제거하기 위해 O2 플라즈마, O2 애쉬 또는 자외선 오존 분위기가 사용될 수 있다.
본원에 기술된 실시형태들과 함께 사용되는 제1 시스템은, 도 1에 도시된 예시적인 처리 시스템(PS) 등과 같은 시스템 내에서 기판을 이송할 수 있는 기판 핸들링 구성요소를 포함한다. 제1 시스템은 또한, 기판의 제1 부분을 감광성 필름으로 코팅할 수 있는 분배 모듈과, 기판의 제1 부분의 반대편에 있는 기판의 제2 부분 상에 코팅 필름을 성막할 수 있는 성막 모듈을 포함한다. 제1 시스템은 또한, 기판으로부터 코팅 필름을 제거할 수 있는 에칭 모듈을 포함한다. 에칭 모듈은 플라즈마 소스 전극 또는 자외선 광원을 포함할 수 있다. 에칭 모듈은 산소-함유 가스를 전달할 수 있는 가스 전달 구성요소를 포함할 수 있다. 제1 시스템은 또한, 기판 상의 감광성 필름을 현상할 수 있는 현상 모듈을 포함한다. 성막 모듈은 플루오로케미컬 소스 구성요소 및/또는 플루오로케미컬 소스 구성요소에서 기체 또는 액체를 가열할 수 있는 가열 요소를 포함할 수 있다.
본원에 기술된 실시형태들과 함께 사용되는 제2 시스템은, 도 1에 도시된 예시적인 처리 시스템(PS) 등과 같은 제2 시스템 내에서 기판을 이송할 수 있는 기판 핸들링 구성요소를 포함한다. 상기 기판은 전면과 상기 전면의 반대편인 후면을 구비한다. 제2 시스템은 또한, 제1 필름을 기판의 전면에 적용하도록 구성된 분배 모듈과, 기판의 후면 상에 제2 필름을 적용하도록 구성된 성막 모듈을 포함하는데, 상기 제2 필름은 상기 제1 필름과는 다른 조성을 갖는다. 제2 시스템은 또한, 제1 필름 또는 제2 필름을 제거하도록 구성된 에칭 모듈을 포함한다. 제2 필름 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 등과 같은 플루오로케미컬 요소를 포함한다.
본원에 기술된 실시형태들과 함께 사용되는 제3 시스템은, 도 1에 도시된 예시적인 처리 시스템(PS) 등과 같은 제3 시스템 내에서 기판을 이송하도록 구성된 반도체 기판 핸들링 구성요소를 포함한다. 상기 기판은 전면과 상기 전면의 반대편인 후면을 포함한다. 제3 시스템은 또한, 액체 분배 구성요소를 구비하는 분배 모듈과, 증기 전달 시스템을 구비하는 성막 모듈, 그리고 가스 전달 시스템을 구비하는 에칭 모듈을 포함한다.
전술한 시스템은, 도 8을 참조로 하여 본원에 기술된 실시형태에 따라 사용되는 예시적인 컴퓨팅 디바이스(800)를 사용하여 제어 및 작동될 수 있다. 질소 포트(720) 등과 같은, 전달 시스템 1(150)은 제1 가스 소스를 처리 챔버로 전달하는 데 사용된다. 수증기 및 플루오로케미컬 가스 포트(730) 등과 같은, 전달 시스템 2(160)는 제2 가스 소스를 처리 챔버로 전달하는 데 사용된다. 진공 시스템(120)은 처리 챔버에 대한 진공 파라미터를 제어한다.
컴퓨팅 디바이스(800)는 랩탑, 데스크탑, 워크스테이션, 개인용 디지털 보조 장치(PDA), 서버, 블레이드 서버, 메인프레임, 및 기타 적절한 컴퓨터 등과 같은, 다양한 형태의 디지털 하드웨어를 나타내도록 의도되어 있다. 여기에 도시된 구성요소들, 이들 구성요소의 연결과 관계, 및 이들 구성요소의 기능은 단지 예일 뿐이며, 제한하는 것으로 의도되어 있지 않다.
컴퓨팅 디바이스(800)는 프로세서(801), 메모리(802), 저장 장치(804), 메모리(802)와 복수 개의 고속 확장 포트(816)에 접속되는 고속 인터페이스(812), 및 저속 확장 포트(814)와 저장 장치(804)에 접속되는 저속 인터페이스(810)를 포함한다. 프로세서(801), 메모리(802), 저장 장치(804), 고속 인터페이스(812), 고속 확장 포트(816) 및 저속 인터페이스(810) 각각은, 통신 버스(826) 등과 같은 다양한 버스를 이용하여 상호 접속되며, 공통 마더보드 상에 또는 적절하게 다른 방식으로 장착될 수 있다.
프로세서(801)는, 고속 인터페이스(812)에 연결된 디스플레이(808) 등과 같은, 외부 입출력 디바이스에 있어서의 GUI를 위한 그래픽 정보를 표시하는, 메모리(802) 내에 또는 저장 장치(804)에 저장된 명령들을 비롯한, 컴퓨팅 디바이스(800) 내에서 실행하기 위한 명령들을 처리할 수 있다. 다른 구현예들에서는, 복수의 메모리 및 메모리의 타입과 함께, 복수의 프로세서 및/또는 복수의 버스가 적절하게 사용될 수 있다. 또한, 복수의 컴퓨팅 디바이스는 (예를 들어, 서버 뱅크, 블레이드 서버의 그룹, 다중-프로세서 시스템으로서의) 필요 작동을 제공하는 각각의 디바이스의 부분과 연결될 수 있다. 메모리(802)는 컴퓨팅 디바이스(800) 내에 정보를 저장한다. 몇몇 구현예에서, 메모리(802)는 휘발성 메모리 유닛 또는 유닛들이다. 몇몇 구현예에서, 메모리(802)는 비휘발성 메모리 유닛 또는 유닛들이다. 메모리(802)는 또한, 자기 또는 광학 디스크 등과 같은, 다른 형태의 컴퓨터-판독 가능한 매체일 수 있다.
저장 장치(804)는 컴퓨팅 디바이스(800)를 위한 대용량 저장부를 제공할 수 있다. 일부 구현예에서, 저장 장치(804)는 플로피 디스크 디바이스, 하드 디스크 디바이스, 광학 디스크 디바이스, 테이프 디바이스, 플래시 메모리 또는 기타 유사한 고체 상태 메모리 디바이스 등과 같은 컴퓨터-판독 가능한 매체, 또는 저장 영역 네트워크 혹은 다른 구성의 디바이스를 포함하는 디바이스의 어레이일 수 있거나 이들을 포함할 수 있다. 명령들은 정보 캐리어에 저장될 수 있다. 명령들은, 하나 이상의 처리 디바이스[예를 들어, 프로세서(801)]에 의해 실행될 때, 전술한 바와 같은 하나 이상의 방법을 수행한다. 명령들은 또한, 컴퓨터 또는 기계 판독 가능한 매체[예를 들어, 메모리(802), 저장 장치(804), 또는 프로세서(801) 상의 메모리] 등과 같은 하나 이상의 저장 장치에 의해 저장될 수 있다.
고속 인터페이스(812)는 컴퓨팅 디바이스(800)에 대한 대역폭 집약적 동작을 관리하는 반면, 저속 인터페이스(810)는 저대역폭 집약적 동작을 관리한다. 이러한 기능 할당은 단지 예일 뿐이다. 몇몇 구현예에서, 고속 인터페이스(812)는 (예컨대, 그래픽 프로세서 또는 가속기를 통해) 메모리(802)에, 디스플레이(808)에, 그리고 다양한 확장 카드(도시 생략)를 받아들일 수 있는 고속 확장 포트(816)에 연결된다. 구현예에서, 저속 인터페이스(810)는 저장 장치(804) 및 저속 확장 포트(814)에 연결된다. 다양한 통신 포트(예를 들어, USB, 블루투스, 이더넷, 무선 이더넷)를 포함할 수 있는 저속 확장 포트(814)는, 키보드, 포인팅 디바이스, 스캐너 등과 같은 하나 이상의 입/출력 디바이스(818), 또는 스위치 또는 라우터 등과 같은 네트워킹 디바이스에, 예를 들어 네트워크 어댑터를 통해 연결될 수 있다.
컴퓨팅 디바이스(800)는 또한, 네트워크(99)와 접속하기 위해, 미국 인텔사의 인텔 이더넷 PRO 네트워크 인터페이스 카드 등과 같은 네트워크 컨트롤러(806)를 포함한다. 이해될 수 있는 바와 같이, 네트워크(99)는 인터넷 등과 같은 공중 네트워크, 또는 LAN 혹은 WAN 네트워크 등과 같은 사설 네트워크, 또는 이들의 임의의 조합일 수 있고, 또한 PSTN 또는 ISDN 서브-네트워크를 포함할 수 있다. 네트워크(99)는 또한 이더넷 네트워크 등과 같이 유선일 수 있거나, 또는 EDGE, 3G 및 4G 무선 셀룰러 시스템을 비롯한 셀룰러 네트워크 등과 같이 무선일 수 있다. 무선 네트워크는 또한, Wi-Fi, 블루투스, 또는 알려져 있는 기타 무선 통신 형태일 수 있다.
도 8의 컴퓨팅 장치(800)는 저장 매체 디바이스(804)를 구비하는 것으로 기술되어 있지만, 청구된 진보 사항은, 기술된 프로세스들의 명령들이 저장되는 컴퓨터 판독 가능한 매체의 형태로 제한되지 않는다. 예를 들어, 명령들은 CD, DVD 상에, 플래시 메모리, RAM, ROM, PROM, EPROM, EEPROM, 하드 디스크, 또는 컴퓨팅 장치가 통신하는 임의의 다른 정보 처리 디바이스 내에 저장될 수 있다.
다른 대안적인 실시형태에서, 본 개시내용에 따른 처리 피처는 하드웨어, 소프트웨어 솔루션, 또는 이들의 조합으로서 구현 및 상용화될 수 있다. 또한, 본원에 기술된 프로세스에 대응하는 명령들은, 보안 프로세스를 호스트하는 USB 플래시 드라이브 등과 같은 휴대용 드라이브에 저장될 수 있다.
본원에 기술된 프로세스와 연관된 컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 또는 코드라고도 알려짐)은 프로그래머블 프로세서용 기계어 명령을 포함하고, 하이-레벨의 절차, 및/또는 객체-지향 프로그래밍 언어, 및/또는 어셈블리/기계 언어로 구현될 수 있다. 본원에서 사용되는 바와 같이, 기계 판독 가능한 매체 및 컴퓨터 판독 가능한 매체라는 용어는, 기계어 명령을 기계 판독 가능한 신호로서 수신하는 기계 판독 가능한 매체를 포함하는, 프로그래머블 프로세서에 기계어 명령 및/또는 데이터를 제공하는 데 사용되는 임의의 컴퓨터 프로그램 제품, 장치 및/또는 디바이스[예컨대, 자기 디스크, 광학 디스크, 메모리, 프로그래머블 로직 디바이스(PLD)]를 지칭한다. 기계 판독 가능한 신호라는 용어는 기계어 명령 및/또는 데이터를 프로그래머블 프로세서에 제공하는 데 사용되는 임의의 신호를 지칭한다.
사용자와의 상호작용을 제공하기 위해, 본원에 기술된 시스템 및 기술은, 사용자에게 정보를 표시하기 위한 디스플레이 장치(808)[예컨대, CRT(음극선관) 또는 LCD(액정 디스플레이) 모니터]와, 사용자가 사용하여 컴퓨터에 입력을 제공할 수 있는 키보드 및 포인팅 장치(818)(예컨대, 마우스 또는 트랙볼)를 구비한 컴퓨터 상에서 구현될 수 있다. 다른 종류의 장치도 마찬가지로 사용자와의 상호 작용을 제공하는 데 사용될 수 있다. 예를 들어, 사용자에게 제공되는 피드백은, 임의의 형태의 감각 피드백(예를 들어, 시각 피드백, 청각 피드백, 또는 촉각 피드백)일 수 있고, 사용자로부터의 입력은 음향, 말, 또는 촉각 입력을 포함하는 임의의 형태로 수신될 수 있다.
본원에 기술된 시스템 및 기술은, 백 엔드 구성요소(예를 들어, 데이터 서버)를 포함하거나, 미들웨어 구성요소(예를 들어, 애플리케이션 서버)를 포함하거나, 프런트 엔드 구성요소(예를 들어, 본원에 기술된 시스템 및 기술의 구현예와 사용자가 상호 작용할 수 있게 하는 웹 브라우저 또는 그래픽 사용자 인터페이스를 갖는 클라이언트 컴퓨터)를 포함하거나, 또는 상기한 백 엔드, 미들웨어 또는 프론트 엔드 구성요소들의 임의의 조합을 포함하는 컴퓨팅 시스템에서 구현될 수 있다. 시스템의 구성요소들은 임의의 형태 또는 매체의 디지털 데이터 통신(예를 들어, 통신 네트워크)에 의해 상호 접속될 수 있다. 통신 네트워크의 예로는 근거리 통신망(LAN), 광역 통신망(WAN) 및 인터넷 등이 있다.
컴퓨팅 시스템은 클라이언트 및 서버를 포함 할 수 있다. 클라이언트와 서버는 일반적으로 서로 멀리 떨어져 있고, 통상적으로 통신 네트워크를 통해 상호 작용한다. 클라이언트와 서버 사이의 관계는, 각각의 컴퓨터에서 실행되며 서로 클라이언트-서버 관계를 갖는 컴퓨터 프로그램에 의해 생긴다.
도 9는 예시적인 기판 처리 방법(900)에 대한 흐름도이다. 단계 S910에서, 기판은 기판 처리 챔버에 수용된다. 기판(210)은 전면과 상기 전면의 반대편인 후면을 구비한다. 기판(210)은, 기판(210)에 패턴을 전사하는데 사용되는 하나 이상의 필름 층에 의해 덮인 마이크로 전자 디바이스의 패터닝된 피처를 포함할 수 있다. 방법(900)은 패터닝 프로세스 동안에 패터닝 에러 또는 오버레이 에러를 최소화하기 위한 일 실시형태이다. 방법(900)은 순차적 순서로 기술되었지만, 다른 실시형태들에서, 단계들의 순서를 변경하거나 및/또는 단계들 중의 일부를 생략하는 것이 가능할 것이다.
단계 S920에서, 기판의 후면에 필름 층이 형성된다. 필름 층을 후면 상에 형성하기 전에는, 기판의 후면은, 필름 층을 형성하기 이전의 제1 마찰 계수를 갖고, 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 갖는데, 상기 제2 마찰 계수는 상기 제1 마찰 계수보다 낮다. 일 실시형태에서, 필름 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 등과 같은 플루오로케미컬 층이다. 대체로, 플루오로케미컬 층은 도 2a 내지 도 2b의 설명에 기술된 바와 같이 웨이퍼 일그러짐을 최소화하도록 기판(210)의 후면의 마찰 계수를 감소시킬 수 있다.
후면 층은, 후면을 불소-함유 액체 또는 기체에 노출시키는 단계; 및 전면을 상기 불소-함유 기체 또는 액체보다 높은 압력으로 유지되는 기체에 노출시키는 단계에 의해 형성될 수 있다. 도 7에 도시된 장치를 사용하여 기판(210)의 후면 상에 필름 층[예를 들어, 저마찰 필름 층(400)]이 코팅 또는 성막될 수 있다. 후면 필름은 화학 기상 증착, 분자 기상 증착, 분자 액상 증착, 또는 임의의 필름 성막 또는 코팅 기술을 사용하여 성막될 수 있다.
단계 S930에서, 기판(210)의 전면에 포토레지스트 층이 형성된다. 일 실시형태에서, 전면은 후면 상의 불소-함유 기체보다 높은 압력으로 유지된다.
단계 S940에서, 기판(210) 상에 패턴을 형성하도록, 포토레지스트 층이 노출 및 현상된다. 단계 S950에서, 필름 층은 일 실시형태에서 패터닝 단계(들)에 뒤이어 기판(210)의 후면으로부터 제거된다. 그러나, 다른 실시형태에서, 필름 제거 단계는 경우에 따라 필요하지 않을 수 있다. 그러나, 필름 층은, 필름 층을 산소-함유 가스에 노출시키거나, 필름 층을 산소-함유 플라즈마에 노출시키거나, 또는 필름 층을 산소-함유 가스와 자외선의 조합에 노출시키는 것에 의해 제거될 수 있다.
단계 S960에서, 방법(900)은 또한, 후면 상에 필름 층을 형성하기 전에 후면을 화학 반응 처리에 노출시키는 단계를 포함한다. 화학 반응 처리는 물, 단원자 산소, 이원자 산소, 또는 삼원자 산소 중 어느 하나를 포함한다. 액체 전처리 프로세스는, 기존의 액체 분배 장비 또는 당업자에게 알려진 반도체 웨이퍼 세정 장비를 사용하여 실시될 수 있다. 가스 전처리는, 전처리 화학 반응에 기판(210)의 후면을 노출시키는 장치 또는 유사한 후면 처리 장치를 사용하여 구현될 수 있다. 그러나, 일부 실시형태에서, 기판(210)의 후면의 전처리는 생략될 수 있다.
앞의 설명에서는, 처리 시스템의 특정 기하학적 구조와 여러 구성요소 뿐만 아니라 이에 사용되는 프로세스의 설명 등과 같은 구체적인 상세한 사항들이 제시되었다. 그러나, 본원의 기술들은 이들 구체적인 상세한 사항으로부터 벗어난 다른 실시형태로 실시될 수도 있고, 이러한 상세한 사항은 설명을 목적으로 하나 제한적이지는 않은 것으로 이해되어야 한다. 본원에 개시된 실시형태들은 첨부 도면을 참조로 하여 기술되어 있다. 이와 마찬가지로, 완전하게 이해시키기 위해, 특정 수, 재료 및 구성이 설명을 목적으로 기술되어 있다. 그렇지만, 실시형태들은 이러한 특정 세부 사항 없이 실시될 수 있다. 실질적으로 동일한 기능적 구성을 갖는 구성요소들은 같은 도면부호로 표시되어 있고, 이에 따라 임의의 중복 설명을 생략할 수 있다.
여러 실시형태들의 이해를 돕기 위해, 여러 기술들이 복수의 별개의 작업으로서 기술되어 있다. 이러한 기재 순서가, 이들 작업이 필연적으로 순서에 의존함을 의미하는 것으로 해석되어서는 안 된다. 실제로, 이들 작업이 제시 순서대로 수행되어야 하는 것은 아니다. 기술된 작업들은 기술된 실시형태와는 다른 순서로 수행될 수 있다. 추가적인 실시형태에서는, 다양한 추가 작업들이 수행될 수 있거나 및/또는 기술된 작업들이 생략될 수 있다.
본원에 사용되고 있는 바와 같이 "기판" 또는 "웨이퍼"는 일반적으로 본 발명에 따라 처리되는 대상물을 지칭한다. 기판 또는 웨이퍼는 디바이스, 특히 반도체 또는 그 밖의 전자 디바이스의 임의의 재료 부분 또는 구조를 포함할 수 있고, 예를 들어 반도체 웨이퍼, 레티클 등과 같은 베이스 기판 구조이거나, 또는 베이스 기판 구조에 혹은 그 위에 놓이는 박막 등과 같은 층일 수 있다. 따라서, 기판 또는 웨이퍼는 임의의 특정 베이스 구조, 상위층 혹은 하위층, 패턴화 혹은 비패턴화에 국한되는 것이 아니라, 임의의 상기 층 혹은 베이스 구조와, 층 및/또는 베이스 구조의 임의의 조합을 포함하는 것으로 고려된다. 상기 설명은 특정 타입의 기판 또는 웨이퍼를 언급하지만, 이는 단지 예시를 하기 위한 것이다.
본원에 기술된 실시형태는 종래의 시스템 및 프로세스에 비해 이점을 제공하여, 복수의 층의 오버레이 정렬이 이전에 성막된 층과 보다 밀접하게 정렬된다. 이는 보다 정밀한 포토리소그래피 프로세스를 제공한다.
본원에 기술된 실시형태들은 이하의 양태들을 포함한다.
(1) 기판을 처리하는 방법으로서, 전면과 상기 전면의 반대편인 후면을 갖는 기판을 기판 처리 챔버에 수용하는 단계; 상기 기판의 후면 상에 필름 층을 형성하는 단계; 상기 기판의 전면 상에 포토레지스트 층을 형성하는 단계; 상기 포토레지스트 층을 현상하는 단계; 및 상기 필름 층을 상기 기판의 후면으로부터 제거하는 단계를 포함하는 기판 처리 방법.
(2) (1)에 있어서의 기판 처리 방법으로서, 상기 기판의 후면은, 필름 층을 형성하기 이전의 제1 마찰 계수를 갖고, 상기 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 가지며, 상기 제2 마찰 계수는 상기 제1 마찰 계수보다 낮은 것인 기판 처리 방법.
(3) (1) 또는 (2)에 있어서의 기판 처리 방법으로서, 상기 필름 층은 플루오로케미컬 층을 포함하는 것인 기판 처리 방법.
(4) (1) 내지 (3) 중 어느 하나에 있어서의 기판 처리 방법으로서, 상기 플루오로케미컬 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 중의 어느 하나를 포함하는 것인 기판 처리 방법.
(5) (1) 내지 (4) 중 어느 하나에 있어서의 기판 처리 방법으로서, 필름 층을 형성하는 단계는, 후면을 불소-함유 액체 또는 기체에 노출시키는 단계; 및 전면을 상기 불소-함유 기체 또는 액체보다 높은 압력으로 유지되는 기체에 노출시키는 단계를 포함하는 것인 기판 처리 방법.
(6) (1) 내지 (5) 중 어느 하나에 있어서의 기판 처리 방법으로서, 필름 층을 형성하는 단계는 분자 기상 증착 또는 분자 액상 증착을 포함하는 것인 기판 처리 방법.
(7) (1) 내지 (6) 중 어느 하나에 있어서의 기판 처리 방법으로서, 필름 층을 제거하는 단계는 필름 층을 산소-함유 가스에 노출시키는 것, 필름 층을 산소-함유 플라즈마에 노출시키는 것, 또는 필름 층을 산소-함유 가스와 자외선의 조합에 노출시키는 것 중의 어느 하나를 포함하는 것인 기판 처리 방법.
(8) (1) 내지 (7) 중 어느 하나에 있어서의 기판 처리 방법으로서, 후면 상에 필름 층을 형성하기 전에 후면을 화학 반응 처리에 노출시키는 단계를 더 포함하고, 상기 화학 반응 처리는 물, 단원자 산소, 이원자 산소, 또는 삼원자 산소 중 어느 하나를 포함하는 것인 기판 처리 방법.
(9) (1) 내지 (8) 중 어느 하나에 있어서의 기판 처리 방법으로서, 기판의 후면 상에 필름 층을 형성한 후에 기판을 기판 척에 고정시키는 단계를 더 포함하고, 필름 층을 후면 상에 형성하기 이전에 측정된 기판의 제1 마찰 계수가, 필름 층이 후면 상에 형성된 이후에 측정된 기판의 제2 마찰 계수보다 큰 것인 기판 처리 방법.
(10) (1) 내지 (9) 중 어느 하나에 있어서의 기판 처리 방법으로서, 기판이 척에 고정되어 있을 때, 기판의 후면에 접착된 필름 층을 갖는 기판의 제1 휨과, 상기 후면에 접착된 필름 층이 없는 기판의 제2 휨 동안, 제1 휨이 제2 휨보다 적은 것인 기판 처리 방법.
(11) (1) 내지 (10) 중 어느 하나에 있어서의 기판 처리 방법으로서, 기판이 척에 고정되어 있을 때, 기판의 후면에 접착된 필름 층을 갖는 기판의 제1 일그러짐과, 상기 후면에 접착된 필름 층이 없는 기판의 제2 일그러짐 동안, 제1 일그러짐이 제2 일그러짐보다 적은 것인 기판 처리 방법.
(12) (1) 내지 (11) 중 어느 하나에 있어서의 기판 처리 방법으로서, 상기 포토레지스트 층을 현상하는 단계는, 포토레지스트 층을 화학 방사선의 패턴에 노출시킨 다음에 일어나고, 상기 기판의 후면 상의 필름 층은, 포토레지스트 층을 화학 방사선의 패턴에 노출시키기 전에 형성되는 것인 기판 처리 방법.
(13) 전면과, 상기 전면의 반대편인 후면을 갖는 기판으로서, 상기 기판의 베어 후면이 제1 마찰 계수를 갖고; 상기 기판의 후면 상에 필름 층이 형성되며, 상기 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 갖고, 상기 제2 마찰 계수는 상기 제1 마찰 계수보다 낮은 것인 기판.
(14) (13)에 있어서의 기판으로서, 기판이 기판 척에 고정되어 있을 때, 베어 후면을 갖는 기판의 제1 측정 일그러짐과, 후면에 필름 층이 형성되어 있는 기판의 제2 측정 일그러짐 동안, 제1 측정 일그러짐이 제2 측정 일그러짐보다 큰 것인 기판.
(15) (13) 또는 (14)에 있어서의 기판으로서, 상기 필름 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 중의 어느 하나를 포함하는 것인 기판.
(16) 처리 챔버 시스템으로서, 제1 처리 챔버 내에 기판을 고정하도록 구성된 기판 장착 모듈; 상기 기판의 전면에 감광성 필름을 적용하도록 구성된 제1 성막 모듈; 및 기판의 후면에 필름 층을 적용하도록 구성된 제2 증착 모듈을 포함하고, 상기 전면은 상기 기판의 후면의 반대편인 것인 처리 챔버 시스템.
(17) (16)에 있어서의 처리 챔버 시스템으로서, 기판을 하나 이상의 후속 처리 챔버로 이송하도록 구성된 기판 핸들러; 기판의 바닥면에 적용된 필름 층을 제거하도록 구성된 에칭 모듈; 기판의 상면에 적용된 감광성 필름을 현상하도록 구성된 현상 모듈을 더 포함하는 처리 챔버 시스템.
(18) (16) 또는 (17)에 있어서의 처리 챔버 시스템으로서, 상기 제1 처리 챔버는, 상기 후면을 제1 압력으로 유지된 제1 프로세스 가스에 노출시키고 상기 전면을 제2 압력으로 유지되어 있는 제2 프로세스 가스에 노출시키도록 구성되어 있으며, 상기 제2 압력은 상기 제1 압력과는 다른 것인 처리 챔버 시스템.
(19) (16) 내지 (18) 중 어느 하나에 있어서의 처리 챔버 시스템으로서, 상기 제1 처리 챔버는, 분자 기상 증착 프로세스 또는 분자 액상 증착 프로세스 중의 어느 하나로 제1 프로세스 가스를 후면에 성막하도록 구성되어 있는 것인 처리 챔버 시스템.
(20) (16) 내지 (19) 중 어느 하나에 있어서의 처리 챔버 시스템으로서, 상기 필름 층을 적용하기 전에 상기 기판의 후면을 산소-함유 처리 화학 반응에 노출시키도록 구성된 전처리 처리 챔버; 및 상기 기판으로부터 상기 필름 층을 제거하도록 구성된 후처리 처리 챔버를 더 포함하고, 상기 후처리 처리 챔버는 또한, 산소-함유 가스, 산소-함유 플라즈마, 또는 산소-함유 가스와 자외선의 조합 중의 어느 하나에 노출시키는 것을 통해 상기 필름 층을 제거하도록 구성되어 있는 것인 처리 챔버 시스템.
특정 실시형태를 여기에 기술하였지만, 이들 실시형태는 예시로만 제시되었을 뿐, 본 개시내용의 범위를 제한하는 것을 의도하고 있지 않다. 본 개시내용의 교시를 이용하여, 당업자는 본 개시내용의 사상을 벗어나지 않으면서, 본 개시내용을, 본원에 기술된 실시형태들의 형태에서 생략, 치환, 및/또는 변경을 실시하여, 다양한 방식으로 변형 및 개조할 수 있다. 또한, 본 개시내용을 해석함에 있어서, 모든 용어는 문맥과 일치하는 가장 넓은 가능한 방식으로 해석되어야 한다. 첨부하는 청구범위와 그 균등물은 본 개시내용의 범위 및 사상 내에 속하는 그러한 형태 또는 변형을 커버하도록 의도되어 있다.

Claims (13)

  1. 기판 처리 방법으로서:
    기판을 기판 처리 챔버에 수용하는 단계로서, 상기 기판은 전면과, 상기 전면의 반대편인 후면을 갖고, 상기 기판의 후면은 필름 층을 형성하기 이전에 제1 마찰 계수를 갖는 것인 기판 수용 단계; 및
    상기 기판의 후면 상에 플루오로케미컬 필름 층을 형성하는 단계로서, 상기 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 갖고, 상기 제2 마찰 계수는 상기 제1 마찰 계수보다 낮은 것인 필름 층 형성 단계
    를 포함하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 플루오로케미컬 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 중의 어느 하나를 포함하는 것인 기판 처리 방법.
  3. 제1항에 있어서, 상기 필름 층 형성 단계는:
    후면을 불소-함유 액체 또는 기체에 노출시키는 단계; 및
    전면을 상기 불소-함유 기체 또는 액체보다 높은 압력으로 유지되는 기체에 노출시키는 단계를 포함하는 것인 기판 처리 방법.
  4. 제1항에 있어서, 필름 층을 형성하는 단계는 분자 기상 증착 또는 분자 액상 증착을 포함하는 것인 기판 처리 방법.
  5. 제1항에 있어서, 필름 층을 제거하는 단계는 필름 층을 산소-함유 가스에 노출시키는 것, 필름 층을 산소-함유 플라즈마에 노출시키는 것, 또는 필름 층을 산소-함유 가스와 자외선의 조합에 노출시키는 것 중의 어느 하나를 포함하는 것인 기판 처리 방법.
  6. 제1항에 있어서, 후면 상에 필름 층을 형성하기 전에 후면을 화학 반응 처리에 노출시키는 단계를 더 포함하고, 상기 화학 반응 처리는 물, 단원자 산소, 이원자 산소, 또는 삼원자 산소 중 어느 하나를 포함하는 것인 기판 처리 방법.
  7. 제1항에 있어서, 기판의 후면 상에 필름 층을 형성한 후에 기판을 기판 척에 고정시키는 단계를 더 포함하고, 필름 층을 후면 상에 형성하기 이전에 측정된 기판의 제1 마찰 계수가, 필름 층이 후면 상에 형성된 이후에 측정된 기판의 제2 마찰 계수보다 큰 것인 기판 처리 방법.
  8. 제7항에 있어서, 기판이 척에 고정되어 있을 때, 기판의 후면에 접착된 필름 층을 갖는 기판의 제1 휨과, 상기 후면에 접착된 필름 층이 없는 기판의 제2 휨 동안, 제1 휨이 제2 휨보다 적은 것인 기판 처리 방법.
  9. 제7항에 있어서, 기판이 척에 고정되어 있을 때, 기판의 후면에 접착된 필름 층을 갖는 기판의 제1 일그러짐과, 상기 후면에 접착된 필름 층이 없는 기판의 제2 일그러짐 동안, 제1 일그러짐이 제2 일그러짐보다 적은 것인 기판 처리 방법.
  10. 제1항에 있어서, 상기 포토레지스트 층을 현상하는 단계는, 포토레지스트 층을 화학 방사선의 패턴에 노출시킨 다음에 일어나고, 상기 기판의 후면 상의 필름 층은, 포토레지스트 층을 화학 방사선의 패턴에 노출시키기 전에 형성되는 것인 기판 처리 방법.
  11. 기판으로서:
    전면과, 상기 전면의 반대편인 후면을 갖는 기판으로서, 상기 기판의 베어 후면이 제1 마찰 계수를 갖는 것인 기판; 및
    상기 기판의 후면 상에 형성된 플루오로케미컬 필름 층으로서, 상기 기판의 후면 상에 형성된 필름 층은 제2 마찰 계수를 갖고 상기 제2 마찰 계수는 상기 제1 마찰 계수보다 낮은 것인 플루오로케미컬 필름 층
    을 포함하는 기판.
  12. 제11항에 있어서, 기판이 기판 척에 고정되어 있을 때, 베어 후면을 갖는 기판의 제1 측정 일그러짐과, 후면에 플루오로케미컬 필름 층이 형성되어 있는 기판의 제2 측정 일그러짐 동안, 제1 측정 일그러짐이 제2 측정 일그러짐보다 큰 것인 기판.
  13. 제11항에 있어서, 상기 플루오로케미컬 필름 층은, 퍼플루오로데실트리클로로실란, 퍼플루오로옥틸트리클로로실란, 퍼플루오로헵타클로로실란, 퍼플루오로부틸클로로실란, 퍼플루오로옥틸트리에톡시실란, 퍼플루오로데실트리에톡시실란, 퍼플루오로옥틸트리메톡시실란, 퍼플루오로데실트리메톡시실란, 퍼플루오로데실모노클로로디메틸실란, 퍼플루오로옥틸모노클로로디메틸실란, 퍼플루오로부틸모노클로로디메틸실란, 퍼플루오로옥틸트리에톡시디메틸실란, 퍼플루오로데실에톡시디메틸실란, 퍼플루오로옥틸메톡시디메틸실란, 또는 퍼플루오로데실메톡시디메틸실란 중의 어느 하나를 포함하는 것인 기판.
KR1020207018631A 2017-11-29 2018-11-13 기판의 후면 마찰 감소 KR20200083642A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/826,091 US10504715B2 (en) 2016-07-21 2017-11-29 Back-side friction reduction of a substrate
US15/826,091 2017-11-29
PCT/US2018/060629 WO2019108377A1 (en) 2017-11-29 2018-11-13 Back-side friction reduction of a substrate

Publications (1)

Publication Number Publication Date
KR20200083642A true KR20200083642A (ko) 2020-07-08

Family

ID=66665737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018631A KR20200083642A (ko) 2017-11-29 2018-11-13 기판의 후면 마찰 감소

Country Status (5)

Country Link
JP (1) JP7301279B2 (ko)
KR (1) KR20200083642A (ko)
CN (1) CN111433886A (ko)
TW (1) TWI816717B (ko)
WO (1) WO2019108377A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220114610A (ko) * 2020-01-14 2022-08-17 에이에스엠엘 네델란즈 비.브이. 개선된 리소그래피 장치
JP7407001B2 (ja) * 2020-01-24 2023-12-28 東京エレクトロン株式会社 基板処理装置及び基板処理方法
WO2022196336A1 (ja) * 2021-03-15 2022-09-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209981A (ja) * 1999-02-09 2001-08-03 Ricoh Co Ltd 光ディスク基板成膜装置、光ディスク基板成膜方法、基板ホルダーの製造方法、基板ホルダー、光ディスクおよび相変化記録型光ディスク
US7045170B1 (en) * 2002-04-03 2006-05-16 Sandia Corporation Anti-stiction coating for microelectromechanical devices
US20040261703A1 (en) * 2003-06-27 2004-12-30 Jeffrey D. Chinn Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US8337959B2 (en) * 2006-11-28 2012-12-25 Nanonex Corporation Method and apparatus to apply surface release coating for imprint mold
KR100861368B1 (ko) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 웨이퍼 후면의 잔류 수분을 억제하는 액침 리소그래피 방법
KR100865559B1 (ko) * 2007-08-20 2008-10-28 주식회사 하이닉스반도체 포토 마스크의 제조방법
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
GB2494168B (en) * 2011-09-01 2014-04-09 Memsstar Ltd Improved deposition technique for micro electro-mechanical structures (MEMS)
JP6094353B2 (ja) * 2013-04-17 2017-03-15 Jsr株式会社 保護膜形成用組成物、保護膜形成方法、保護膜及び保護膜除去方法
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP6278315B2 (ja) * 2014-05-26 2018-02-14 月島機械株式会社 プラズマｃｖｄ装置
US9460915B2 (en) * 2014-09-12 2016-10-04 Lam Research Corporation Systems and methods for reducing backside deposition and mitigating thickness changes at substrate edges
KR102038124B1 (ko) * 2016-06-27 2019-10-29 숭실대학교산학협력단 유기 반도체 소자의 제조 방법
WO2017034533A1 (en) * 2015-08-22 2017-03-02 Tokyo Electron Limited Substrate backside texturing
US10504715B2 (en) * 2016-07-21 2019-12-10 Tokyo Electron Limited Back-side friction reduction of a substrate
US10784100B2 (en) * 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate

Also Published As

Publication number Publication date
WO2019108377A1 (en) 2019-06-06
CN111433886A (zh) 2020-07-17
TWI816717B (zh) 2023-10-01
JP7301279B2 (ja) 2023-07-03
TW201930645A (zh) 2019-08-01
JP2021508412A (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
KR102402425B1 (ko) 기판의 후면 마찰 감소
KR20200083642A (ko) 기판의 후면 마찰 감소
US10504715B2 (en) Back-side friction reduction of a substrate
US7256105B2 (en) Semiconductor substrate and thin processing method for semiconductor substrate
US20080087639A1 (en) Line end shortening reduction during etch
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
WO2011050062A2 (en) Method for repairing low-k dielectric damage
JP6788400B2 (ja) 被処理体を処理する方法
US8668805B2 (en) Line end shortening reduction during etch
US20170098528A1 (en) Method for processing target object
US20190043753A1 (en) Method for processing target object
US20220051999A1 (en) Methods Of Forming Microvias With Reduced Diameter
US20100261352A1 (en) Method for low-k dielectric etch with reduced damage
JPH10106928A (ja) 露光方法およびそれを用いた半導体集積回路装置の製造方法
KR20070102938A (ko) 피처 프로파일을 제어하기 위한 마스크 프로파일 제어
KR920005782B1 (ko) O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정
WO2024059012A1 (en) Backside layer for a semiconductor substrate
CN114761877A (zh) 具有提高的稳定性的光刻设备
TW202419667A (zh) 半導體基板的背側層
JP2022075587A (ja) 二層レジストを用いた電子ビームリソグラフィー
JPS6386434A (ja) レジストパタ−ン形成方法
JPH07201706A (ja) 半導体装置の製造方法、ｘ線マスク構造体の製造方法、ｘ線マスク構造体、該ｘ線マスク構造体を用いたｘ線露光方法及びｘ線露光装置、該ｘ線露光方法を適用して製造される半導体装置
KR20030055790A (ko) 감광막 패턴 형성방법
KR20080025797A (ko) 반도체 소자 제조 장비에서의 웨이퍼 에지 식각 장치
JPS59208835A (ja) 密着露光方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal