JP2021508412A - 基板の裏面摩擦低減 - Google Patents

基板の裏面摩擦低減 Download PDF

Info

Publication number
JP2021508412A
JP2021508412A JP2020529257A JP2020529257A JP2021508412A JP 2021508412 A JP2021508412 A JP 2021508412A JP 2020529257 A JP2020529257 A JP 2020529257A JP 2020529257 A JP2020529257 A JP 2020529257A JP 2021508412 A JP2021508412 A JP 2021508412A
Authority
JP
Japan
Prior art keywords
substrate
thin film
back surface
film layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020529257A
Other languages
English (en)
Other versions
JP7301279B2 (ja
Inventor
カン，ホヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/826,091 external-priority patent/US10504715B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2021508412A publication Critical patent/JP2021508412A/ja
Application granted granted Critical
Publication of JP7301279B2 publication Critical patent/JP7301279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

処理チャンバシステムは、第1の処理チャンバ内に基板を固定するように構成された、基板取り付けモジュールを有する。また、システムは、基板のおもて面表面に感光膜を設置するように構成された第1の成膜モジュールと、基板の裏面表面に薄膜層を設置するように構成された、第2の成膜モジュールとを有する。おもて面表面は、基板の裏面表面と対向する。基板は、第1の摩擦係数を有する裸の裏面表面を有する。薄膜層は、基板の裏面表面に形成される。基板の裏面表面の薄膜層は、第2の摩擦係数を有する。第2の摩擦係数は、第1の摩擦係数よりも小さい。

Description

本願は、2016年7月21日付け出願された米国仮出願第62／365,228号、および2017年7月14日付け出願された米国非仮出願第15／650,352号の優先権を主張するものであり、前述の出願の各々は、全体が本願の参照として取り入れられる。
通常、半導体産業における集積回路（IC）の製造には、シリコン基板上で特徴物をパターン化してICを形成する、一連の処理ステップが用いられる。繰り返されるパターン化プロセスにより、パターンレベルの間に位置ずれエラーが生じる場合があり、この場合、意図した目的を得るためのICのパターン化された特徴物を形成することが難しくなる場合がある。IC形状サイズは、年々微細化されており、装置の歩留まりおよび特性に及ぼすパターンの位置ずれの問題は、顕在化しつつある。従って、パターンの位置ずれを抑制する技術は、IC製造にとって有意である。
「背景技術」の記載は、一般的な開示の範囲を表すために提供される。本願発明者らの研究は、この背景技術で説明されている範囲において、および出願時に従来技術としての資格を有しない説明の態様において、明示的にも黙示的にも、従来の技術としては認定されない。
ある実施例では、基板を処理する方法は、基板処理チャンバ内に基板を受容するステップを有する。基板は、おもて面表面と、該おもて面表面に対向する裏面表面とを有する。また、当該方法は、基板の裏面表面に薄膜層を形成するステップと、基板のおもて面表面にフォトレジスト層を形成するステップと、フォトレジスト層を現像するステップを有する。また、当該方法は、基板の裏面表面から薄膜層を除去するステップを有する。
前述の段落は、概要の導入のため提供され、以降の特許請求の範囲を限定するものではない。別の利点を有する実施例は、添付図面とともに以下の詳細な説明を参照することにより、もっとも良く理解される。
開示内容および多くの付随の利点のより完全な理解は、以下の詳細な説明を参照して、添付図面とともに考慮することにより、容易に得られる。
ある実施例による一例の処理システムを示した図である。 ある実施例によるチャックに配置された一例のウェハを示した図である。 ある実施例による真空または静電チャックに固定されたウェハを示した図である。 ある実施例によるウェハの凹凸表面を示した図である。 ある実施例によるチャックに対して平坦に固定されたウェハを示した図である。 ある実施例によるパーフルオロデシルトリクロロシラン（PFDS）分子を示した図である。 ある実施例によるシリコン表面に結合されたPFDS分子を有するシリコンウェハを示した図である。 ある実施例による裏面処理がなされていないウェハを示した図である。 ある実施例による裏面がフッ素化学系コーティングを有するウェハを示した図である。 ある実施例によるフッ素化学系コーティングを適用する前の前処理酸素エッチングのウェハを示した図である。 ある実施例による処理チャンバの断面を示した図である。 ある実施例による一例としての計算装置のブロック図である。 ある実施例による一例としての基板を処理する方法のフローチャートである。
以下の記載は、開示の実施例および特定の例を提供することにより、本開示をより明確化することを目的とするものである。これらの実施例は、一例であって、排他的なものであることを意味しない。本願に開示の全範囲は、開示されたいかなる特定の実施例にも限定されるものではなく、特許請求の範囲によって定められる。
明確化のため、記載された例における全ての特徴物が詳細に示され記載されているわけではない。任意のそのような実際の開発の実施において、開発者の特定の目的のため、例えば用途やビジネスに関連する制約により、多くの具体的な決定がなされることは明らかである。これらの特定の目的は、一つの実施形態から別の実施形態まで、一人の開発者から別の開発者まで、様々に変化する。
本願に記載の異なるステップの順番は、明確化のため記載されている。通常、これらのステップは、いかなる好適な順番で実施されてもよい。また、異なる特徴物、技術、構成などの各々が、本開示の異なる場所に記載されている場合であっても、概念の各々は、相互に独立に、または相互に組み合わせて実施できることが意図される。従って、本開示は、多くの異なる方法で実施され、概観され得る。
本願に記載された技術は、処理の間の静電チャージまたは真空チャックに固定された状態で、ウェハまたは基板の裏面摩擦を低減するように構成されたシステム、物質、方法を含む。裏面摩擦の低減により、基板をホルダに対してぴったり引きつけることが可能となり、基板のおもて面での重なり誤差やパターンエラーを生じさせ得る、裏面表面の粗さまたは状態によって生じるおもて面表面の変形を抑制できる。
ウェハまたは基板がプラズマ処理機器のステージ上に配置される際、ウェハまたは基板は、真空チャックまたは静電チャックによりステージに固定され、処置中の移動が抑制される。しかしながら、基板、またはある特定の例において、大きなウェハは、通常完全に平坦ではない。従って、基板またはウェハは、ステージに配置された際に、まず、限られたポイントにおいてのみチャックと接触する。
また、プラズマ処理機器は、基板またはウェハを、おもて面と裏面を同時に処理するように構成され得る。図7を参照して、詳細な記載が示されている。
図1には、処理システムPSの一例を示す。処理システムPSは、複数の基板配置テーブルSTa、STb、STc、およびSTdと、複数の容器CAa、CAb、CAc、およびCAdを有する。また、処理システムPSは、ローダモジュールLDMと、ロードロックチャンバLL1、LL2とを有する。また、処理システムPSは、複数の処理モジュールPM1、PM2、PM3およびPM4を有する。また、搬送チャンバTC（すなわち接続パート）および輸送ロボットRb1、Rb2が処理システムPS内に示されている。
基板配置テーブルSTa乃至STdは、ローダモジュールLDMの一端に沿って配置される。容器CAa乃至CAdは、それぞれ、基板配置テーブルSTa乃至STd上に配置される。ワークピースは、容器CAa乃至CAd内に収容される。
運搬ロボットRb1は、ローダモジュールLDMの内部に提供される。運搬ロボットRb1は、容器CAa乃至Cadのいずれかの中に収容されたワークピースを取り出し、ワークピースをロードロックチャンバLL1またはLL2に搬送する。
ロードロックチャンバLL1およびLL2は、ローダモジュールLDMの別の端部に沿って提供される。ロードロックチャンバLL1およびLL2は、予備減圧チャンバを構成する。ロードロックチャンバLL1およびLL2は、対応するゲートバルブを介して、搬送チャンバTCの内部に接続される。
搬送チャンバTCは、内圧（内部圧力）が調整可能なチャンバである。搬送チャンバTCは、圧力調整器TCP1と排気装置TCP2とを有し、これらは、搬送チャンバTCの換気および内圧の調整を実施するように構成される。運搬ロボットRb2は、搬送チャンバTCの内部に提供される。処理モジュールPM1乃至PM4の各々は、換気および内圧調整を実施するように構成された、圧力調整器および排気装置を有する。処理モジュールPM1乃至PM4のチャンバは、対応するゲートバルブを介して、搬送チャンバTCの内部に接続される。搬送チャンバTCは、処理モジュールPM1乃至PM4のそれぞれのチャンバを、相互に接続する。
運搬ロボットRb2は、搬送チャンバTCを介して、処理モジュールPM1乃至PM4のいずれか一つと、ロードロックチャンバLL1およびLL2との間に、ワークピースを移動させる。運搬ロボットR2bは、搬送チャンバTCを介して、処理モジュールPM1乃至PM4のいずれか2つの間にワークピースを移動させる。
ある実施例では、処理モジュールPM1は、おもて面コーティングを露出するように構成された薄膜露出機器を有する。おもて面コーティングは、マスクを介してパターン化され、おもて面コーティングの他の領域を保護した状態で、おもて面コーティングのある領域が除去される。
ある実施例では、処理モジュールPM2は、ウェハまたは基板のようなワークピースに、裏面薄膜を設置するように構成され得る。裏面薄膜の設置により、処理中のワークピースとチャックの表面の間の摩擦を低減することができる。例えば、ワークピースの裏面にフッ素化学系薄膜が設置されてもよい。裏面薄膜は、処理モジュールPM2における分子気相成膜法または分子液相成膜法により設置され得る。ウェハまたは基板がチャックに固定されている間、裏面薄膜を有するウェハまたは基板の湾曲は、裏面薄膜を有さないウェハまたは基板の湾曲よりも小さくなる。
ある実施例では、処理モジュールPM3は、追加のパターン化のため、ウェハまたは基板を露光するように構成される。例えば、予め設置されているフォトレジスト層が、化学線に露光される。フォトレジスト層が化学線のパターンに露光される前に、ウェハまたは基板の裏面表面に裏面薄膜が形成される。予め設置された裏面薄膜は、平坦で変形のない構成で、ウェハまたは基板がチャックに固定されることを助長し、パターン化処理がより正確になる。
ある実施例では、処理モジュールPM4は、露光機器を備えるように構成されたエッチング処理モジュールであり、ウェハまたは基板の予め露光された領域が除去される。
ある実施例では、裏面薄膜除去処理モジュールとして、ポスト処理モジュールが構成される。例えば、ポスト処理モジュールは、ワークピースの裏面から、フッ素化学系薄膜を除去するように構成され得る。フッ素化学系薄膜除去のプロセスには、これに限られるものではないが、薄膜層を酸素含有ガスに暴露するステップ、薄膜層を酸素含有プラズマに暴露するステップ、または薄膜層を酸素含有ガスと紫外線の組み合わせに暴露するステップが含まれる。
図1には、4つの処理モジュールPM1乃至PM4を示す。ただし、本願では、4つ未満、または5つ以上の処理モジュールが想定され得る。また、ある処理モジュールは、プラズマ気密真空チャンバであり、他の処理モジュールは、酸素環境のない真空下ではなくてもよい。例えば、前処理モジュールは、処理システムPS内にあり、これは、ワークピースの裏面表面を酸素予備処理プロセスに暴露するように構成され、その後設置される裏面薄膜の効果を高めてもよい。酸素予備処理プロセスは、これに限られるものではないが、ワークピースの裏面に設置される、水、単原子酸素、二原子酸素、または三原子酸素を含んでもよい。
図2Aには、チャック220（真空チャックまたは静電チャージチャック）上に配置された、一例としてのウェハ210を示す。位置230および240は、ウェハ210が最初にチャック220上に配置または設置された際の、チャック220とウェハ210の接触点を示す。ウェハは、まだ電気的または機械的手段でチャック220に固定されていない。ウェハ210は、緩和状態にあり、これは、ウェハ210全体にわたって、完全に垂直な緩和マーク250で表されている。図2Aに示したウェハ210の変形は、スケール化されておらず、従って、これは、ウェハ210のおもて面のオーバーレイ膜（図示されていない）もしくはウェハ210の裏面に設置され得る下地膜（図示されていない）により生じる、ウェハ210内の応力、またはウェハ210に加わる応力を単に強調する目的で、一例を示したものに過ぎない。変形は、ウェハ210および前述の薄膜の応力分布に応じて、ウェハ210にわたって変化し得る。
図2Bには、機械的手段（例えば真空）または電気的手段（例えば静電チャージチャック）（図示されていない）を用いて、チャック220に固定されたウェハ210を示す。電気的または機械的手段がウェハ210に適用されると、図2Bに示すように、ウェハ210の残りの底部表面がチャック220に対して力を受ける。この状態では、ウェハ210の裏面は、チャック220とぴったり重なりまたは実質的に重なる。裏面は、IC装置が形成されるウェハ210のおもて面とは反対の側である。ただし、最初の接触位置230および240は、その元々のチャック220上の固定位置に留まる傾向にある。これは、チャック220に対するウェハ210の裏面の摩擦係数が高いこと、あるいはウェハ210の裏面にわたる摩擦係数の度合いが変化することによるものである。従って、チャック220に向かってウェハ210を引き寄せる機械的手段または電気的手段は、ウェハ210の裏面とチャック220にわたる摩擦係数の不均一性により生じる追加の応力を、ウェハ210に導入する。その結果、接触位置230、240の間でチャック220に対して力が加わると、またはウェハ210の裏面とチャック220の間に高い摩擦係数が存在する位置では、ウェハ210は、変形、圧縮される傾向となる。図2Bには、変形マーク260を示す。これは、図2Aにおける緩和マーク250と比べると、もはや完全に垂直ではない。このように、ウェハ210の変形は、オーバーレイ薄膜（図示されていない）またはオーバーレイ上のパターンの変形につながり、これにより、これらの変形したオーバーレイ薄膜またはパターン上に形成される後続のパターンに、位置ずれの問題が生じ得る。
図2Aおよび図2Bには、2つの接触位置230、240しか示されていない。しかしながら、実際の完全なウェハ210は、その裏面表面にわたって、チャック220に対する複数の初期接触位置を有する。その結果、ウェハ210は、全体の表面にわたって、接触位置230と240の組の各々の間で、変形すなわち圧縮を受ける。この挙動は、ウェハ210上の後続の層の設置に対する問題を生じさせる。フォトレジスト層のような層のパターン化処理では、ウェハ210上に既に設置されパターン化された層に対して、ある位置での整列が必要となる。ウェハ210が変形した場合、後続のパターン化処理は、既にパターン化された層に対してもはや整列されなくなる。例えば、表面コンタクトパッドの設置のためのフォトレジストのパターン化処理が、ウェハ210の最終表面下の既に形成された金属化層および／またはコンタクトビアと適切に整列されなくなる。従って、ずれの誤差が十分に大きくなると、パターン化特徴物が適切に形成されなくなり、ICの特性が低下し、またはICが意図したように機能しなくなる可能性がある。
凹凸表面化により、チャック220に対するウェハ210の裏面の摩擦を低減する試みがなされている。凹凸表面化では、ギザギザな表面が形成され、チャック220に対する接触位置の数が減少する。図3には、ウェハ210の凹凸表面300を示す。凹凸表面300を得るため裏面が研磨されるが、これには問題がある。裏面研磨では、ウェハ210を汚染する粒子が生じる。また、過剰研磨が生じるおそれがある。さらに、一貫した凹凸表面を再生することは難しい。これは、ずれの誤差を低減する上で、一貫性のない結果につながるおそれがある。また、凹凸化には、ウェハ210とチャック220の間の摩擦を抑制する際に、固有の限界がある。従って、チャックプロセスにより生じるウェハ210の変形を低減するためには、凹凸化よりも高度に摩擦を低減し得る他の技術が重要である。
図4には、ウェハ210がチャック220に平坦固定された際の、ウェハ210とチャック220の間の摩擦係数を低減する一実施例を示す。この実施例では、チャック220に配置し、または設置する前に、ウェハ210に低摩擦薄膜層400が設置される。低摩擦薄膜層400は、単に一例を示す目的のため、拡大されている。図4の特徴物にはスケールは示されていない。低摩擦薄膜層を設置することにより、ウェハ210とチャックの間の摩擦係数のばらつきが抑制され、ウェハ210が引っぱられて平坦化され、またはチャックに対して平坦化された際に、図2Aに示したウェハ210の変形が回避され、または抑制される。図4に示すように、ウェハ210がチャック220に対する力を受けて、またはチャック220の表面とぴったり重なるようにされると、初期の接触位置230および240は、それぞれ、接触位置230aおよび240aとして示されているように、新たな位置に向かって外方に拡張される。その結果、図2Bの変形マーク260とは逆に、緩和マーク250には、その垂直に緩和された状態が維持される。従って、ウェハ210上のパターン化特徴物は、変形の量が減り、ウェハ210に形成される後続のパターンの品質が改善される。ウェハ210の裏面表面の低摩擦薄膜層400は、ウェハ210がチャック220に固定される際、低摩擦薄膜層400を設置する前の元々の摩擦係数に比べて、低い摩擦係数を提供する。
ある実施例では、ウェハ210は、図7に示した処理機器のような処理ツール内で基板を受容する。基板は、おもて面表面と、該おもて面表面と対向する裏面表面とを有する。おもて面表面は、製造プロセスにおいて、IC装置が形成される側である。図7における処理機器は、裏面表面に低摩擦薄膜層400を形成するように構成され、おもて面表面にはフォトレジスト層が形成され、フォトレジスト層が現像されてもよい。ある実施例では、低摩擦薄膜層は、ウェハ210のおもて面にフォトレジスト層を形成する前に、ウェハ210の裏面に形成される。第2の実施例では、フォトレジスト層は、ウェハ210の裏面に低摩擦薄膜層400を形成する前に、ウェハ210上に形成される。
低摩擦薄膜層400は、ウェハ210の裏面とは反対側に露出表面を有する。露出表面は、前述のチャックプロセスでウェハ210がチャック220に固定された際に、チャック220と接するように配置される。低摩擦薄膜層400の露出表面は、低摩擦薄膜層400が形成される前の裏面表面における裏面摩擦係数よりも低い摩擦係数を有する。低摩擦薄膜層400は、フッ素含有液体または気体に裏面表面を暴露し、フッ素含有気体または液体よりも高圧に維持された気体に、おもて面表面を暴露することにより形成され得る。高圧をおもて面表面に近接させることにより、ウェハ210のおもて面表面に低摩擦層400が形成されることが抑制される。このようにして、低摩擦薄膜層400は、ウェハ210の裏面表面での形成に制限される。
ある実施例では、ウェハの裏面表面にフッ素化学系の層を設置することにより、低摩擦薄膜層400を形成して、チャック220を用いてウェハ210を平坦、または実質的に平坦に引きつける静電的または真空チャック処理の間、ウェハ210とチャック220の間の摩擦を低減してもよい。フッ素化学系の一例は、これに限られるものではないが、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランを含んでもよい。
フッ素化学系層は、第1の圧力に維持された第1の処理ガスに、ウェハの裏面表面を暴露し、第1の圧力よりも低い第2の圧力に維持された第2の処理ガスに、おもて面表面を暴露することにより、形成され得る。当業者には、過度の実験を行わなくても、ウェハ210の裏面にフッ素化学系層を制限するための、ウェハ210の表面と裏面の間の圧力差を構築できる。また、フッ素化学系層は、サブ大気圧で、または大気圧もしくは大気圧よりも大きな圧力で、フッ素化学系ガスをウェハに近接した状態を維持することにより形成できる。フッ素化学系層は、分子成膜プロセス、または液体分子成膜プロセスにより形成できる。
図5Aには、ウェハ210の裏面に低摩擦薄膜層400を設置する際に使用され得る分子の一実施例を示す。パーフルオロデシルトリクロロシラン（PFDS）分子500は、FDTSとしても知られており、これは本願の実施例に使用され得る。PFDSは、無色液体物質であり、分子式はC10H4Cl3F17Siである。PFDS分子500は、自己組織化モノレイヤを形成し、これは、水酸基（-OH）を有する終端表面に結合する。表面から水素結合を除去することにより接触角が上昇し、これにより、表面の摩擦を低下することができる。PFDS分子500は、裸のシリコン表面に付着し、表面の間の水素結合を低下させることにより、接触角を高める。
ある実施例では、PFDSは、加熱により高い蒸気圧が得られ、これにより低摩擦薄膜層400を設置する処理時間を短くすることができる。また、PFDS層は、O2プラズマを用いてウェハ210から除去できる。ある実施例では、PFDS層は、O2プラズマに暴露することで、10秒以内に除去できる。また、別の実施例では、パーフルオロオクチルトリエトキシシラン（PFOS）を使用して、低摩擦薄膜層400を設置することもできる。PFOSは、高い蒸気圧に耐えることができ、これにより処理時間を短くできる。
図5Bには、PFDS分子500のトリクロロシラン端でシリコン表面に結合されたPFDS分子500を有する、シリコンウェハ510を示す。高重量のフッ素化尾部が表面エネルギーを低下させる。PFDS分子500は、図7に示す機器のような真空チャンバ内で、分子層成膜法（MVD）により成膜され得る。また、PFDS分子500は、液体分子成膜により成膜することもできる。
フッ素化学系コーティングの抗摩擦効果は、シリコン表面の予備処理により向上する。実施された試験では、PFDS層がコーティングされた裸のシリコンウェハは、約70゜の表面接触角を示した。裸のシリコン表面が脱イオン水で予備処理されると、表面接触角は、約105゜となった。水、単原子酸素、二原子酸素、もしくは三原子酸素などの化学処理体の噴霧または湿度により、フッ素化学系コーティングの接触角が向上した。裸のシリコン表面が酸素エッチングにより処理されると、表面接触角は、約110゜となった。
PFOSおよびPFDS分子は、それらの化学的名称（例えば、…トリクロロ…、…トリメトキシ…、…トリエトキシ…）が示すように、処理チャンバにおいて、他の成分と相互作用可能な3つの反応サイトを有する。例えば、他の成分は、基板（例えばシリコンウェハ510）の表面に存在する、フッ素化学系分子の1または2以上の反応サイトに対して化学反応性を有する、いかなる成分を有してもよい。しかしながら、本願に記載の摩擦低減技術は、3つの反応サイトを有する分子に限定されるものではなく、前述の他の成分と反応できる、1または2以上の反応サイトを有するフッ素化学系分子を有してもよい。
別の実施例では、本願に記載の摩擦低減技術は、処理チャンバ内で他の成分と化学的に反応できる、単一の反応サイトを有するフッ素化学系分子を用いることにより行われてもよい。概して、単一反応サイトのフッ素化学系分子は、それらの名称（例えば、…トリクロロ…、…トリメトキシ…、…トリエトキシ…）に示唆されるように、それらの化学構造に基づいて定められる。特に、本願に記載の摩擦低減技術は、以下の一例としてのフッ素化学系分子の1または2以上を用いることにより可能になってもよい：パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシラン。これらの一例の分子は、ウェハ210のおもて面にフォトレジスト層を形成する前に、ウェハ210の裏面に形成される低摩擦薄膜層400の実施に使用されてもよい。
図6Aには、裏面処理がなされていない裸のシリコンのような、ウェハ210を示す。湾曲線600に示すように、ウェハ210は、チャック220により静電チャージまたは真空が印加された際に、湾曲する傾向にある。チャック220との接触は、空間的に離間された接触点で生じる。湾曲線600は、図2Bに示した変形の厳しさを示した、ウェハ210にわたる湾曲の厳しさの近似線である。ウェハ210の変形の厳しさは、図6Bに示すように、低摩擦薄膜層40の設置により緩和される。
図6Bには、裏面低摩擦薄膜層400（例えば、PFDSのようなフッ素化学系コーティング）を有するウェハ210を示す。これにより、ウェハ210とチャック220の間に、図6Aの実施例よりも低い摩擦係数が得られる。図6Aの実施例に比べて図6Bの実施例では、ウェハ210は、変形がより少なくなる。これは、ウェハ210の裏面が図2Bに示すような拘束を受けにくいためである。拘束される領域が少なくなることにより、図6Bの実施例におけるウェハ210は、図6Aの実施例におけるチャック200の表面に比して、より大きな裏面ウェハ表面を有する。このように、裏面の湾曲線602は、より平坦になり、ウェハ210にわたってより均一になる。これは、ウェハ210の変形が少ない量になったことを示し、これにより、ウェハのおもて面におけるパターンの変形（図示されていない）が少なくなる。従って、後続のパターン化処理におけるパターンの位置ずれや重なりの誤差が低減される。ただし、追加の実施例では、ウェハ210とチャック220の間の摩擦係数がさらに改善される。
図6Cには、フッ素化学系コーティングを設置する前の予備処理ウェハ210に対する予備処理の湾曲線604を示す。予備処理により、フッ素化学系コーティングのより均一な設置が可能となり、予備処理湾曲線604で表すように、ウェハ210にわたる厚さのばらつきがさらに抑制され、摩擦係数がよりいっそう低下する。ある実施例では、予備処理は、低摩擦薄膜層400（例えば、フッ素化学系コーティング）を設置する前に、裏面表を前処理する酸素エッチングを含んでもよい。酸素エッチングと後続のフッ素化学系コーティングの設置の組み合わせにより、接触角が約110゜まで増加する。図6Cに示すように、これにより、ウェハの裏面とチャックの表面の間の摩擦が大きく低減され、チャックとの最大の接触が提供され、相対的に平坦な予備処理湾曲線604で示すように、ウェハ210の湾曲が改善される。その結果、ウェハの活性側に設置される後続の層を、ウェハに既に設置された層に対する精度を改善した状態で、重ねることができる。
表1には、試験構造に設置された、異なる薄膜の特性を示す。表に示すように、未コーティングの試験構造は、大きな摩擦を示すのに対して、FDTSおよびFOTSは、有意に低い摩擦を示す。
Figure 2021508412
 表2には、試験構造に設置されたいくつかの予備処理化合物（垂直列）と、対応する層（水平列）を示す。接触角は、各々、予備処理化合物と設置層の組で掲載されている。
Figure 2021508412
 表2に示すように、水の予備処理後にFDTS層を設置することにより、最良の接触角が得られた。また、表2に示すように、水の予備処理後にFOTS、UTS、またはPETS層を設置したものでも、良好な結果が得られた。
図7には、本願の実施例に使用される処理チャンバ700の断面図を示す。ウェハ710は、その周囲に沿って支持され、ウェハ710の表面と裏面の両方が暴露される。図7において、窒素パージ入口720は、ウェハ710のおもて面にわたって流れ、一方水蒸気およびフッ素化学系ガスは、入口ポート730を介し、さらにチャネル740を介し、ウェハ710の裏面にわたって流れる。窒素は、高圧でウェハ710のおもて面にわたって流れるのに対して、フッ素化学系ガスは、低圧でウェハ710の裏面を流れる。水蒸気は、約40℃に加熱されるが、ホットプレートは不要である。
次の処理ステップを実施する前に、ウェハの裏面から、フッ素化学系コーティングを除去することが望ましい場合がある。これは、フッ素化学系コーティングと後続の処理材料または設備とに互換性がないためである。また、フッ素化学系コーティングが損傷を受けており、従って次の処理ステップにおける、裏面の非付着表面として機能することが適切ではないため、次の処理ステップを実施する前に、フッ素化学系コーティングを除去することが望ましい場合もある。
ウェハの裏面からフッ素化学系コーティングを除去するためのポスト処理ステージは、酸素含有ガス、酸素含有プラズマ、または酸素含有ガスと紫外線の組み合わせに、フッ素化学系コーティングを暴露するステップを有する。例えば、O2プラズマ、O2アッシュ、または紫外線オゾン雰囲気を使用して、フッ素化学系コーティングが除去されてもよい。
本願の実施例される第1のシステムは、基板ハンドリング部材を有し、これは、図1に示した処理システムPSの例のようなシステム内に、基板を搬送できる。また、第1のシステムは、感光薄膜を有する基板の第1の部分をコーティングできる分配モジュールと、基板の第1の部分とは反対の基板の第2の部分に、コーティング薄膜を成膜できる成膜モジュールと、を有する。また、第1のシステムは、基板からコーティング薄膜を除去できるエッチングモジュールを有する。エッチングモジュールは、プラズマ源電極、または紫外線源を有し得る。エッチングモジュールは、酸素含有ガスを搬送するガス供給部材を有し得る。また、第1のシステムは、基板上の感光薄膜を現像できる現像モジュールを有する。成膜モジュールは、フッ素化学系ソース部材、および／またはフッ素化学系ソース部材内のガスまたは液体を加熱できる加熱素子を有し得る。
本願の実施例に使用される第2のシステムは、基板ハンドリング部材を有し、これは、図1において処理システムPSの例で示したような、第2のシステム内に基板を搬送できる。基板は、おもて面表面と、おもて面表面とは反対側の裏面表面とを有する。また、第2のシステムは、基板のおもて面表面に第1の薄膜を設置するように構成された分配モジュールと、基板の裏面表面に第2の薄膜を設置するように構成された成膜モジュールとを有する。第2の薄膜は、第1の薄膜とは異なる組成を有する。また、第2のシステムは、第1の薄膜または第2の薄膜を除去するように構成されたエッチングモジュールを有する。第2の薄膜層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランのような、フッ素化学系成分を有する。
本願に記載の実施例に使用される第3のシステムは、半導体基板ハンドリング部材を有し、該部材は、図1に一例として示されている処理システムPSのような、第3のシステムの内部に基板を搬送するように構成される。基板は、おもて面表面と、該おもて面に対向する裏面表面とを有する。また、第3のシステムは、液体分散部材を有する分配モジュールと、気相供給システムを有する成膜モジュールと、ガス供給システムを有するエッチングモジュールと、を有する。
前述のシステムは、図8を参照して記載された実施例に使用される、一例としての計算装置800を用いて、制御され、作動されてもよい。供給システム1150は、窒素ポート720のような処理チャンバに、第1のガス源を供給する際に使用される。供給システム2160は、水蒸気およびフッ素化学系ガスポート730のような処理チャンバに、第2のガス源を供給する際に使用される。真空システム120は、処理チャンバに対する真空パラメータを制御する。
計算装置800は、ラップトップ、デスクトップ、ワークステーション、パーソナルデジタルアシスタント、サーバ、ブレードサーバ、メインフレーム、および他の適切なコンピュータのような、デジタルハードウェアの各種形態を示すように構成される。示された部材、それらの接続、および関係、ならびにそれらの機能は、単なる一例を意味し、限定されることを意図するものではない。
計算装置800は、プロセッサ801、メモリ802、ストレージ装置804、メモリ802と複数の高速拡張ポート816を接続する高速インターフェース812、ならびに低速拡張ポート814とストレージ装置804を接続する低速インターフェース810を有する。プロセッサ801、メモリ802、ストレージ装置804、高速インターフェース812、高速拡張ポート816、および低速インターフェース810の各々は、通信バス826のような各種バスを用いて相互に接続され、共通のマザーボードにマウントされ、または他の好適な方法でマウントされてもよい。
プロセッサ801は、計算装置800内で実行用の指令を処理し、これには、高速インターフェース812に結合されたディスプレイ808のような外部入力／出力装置にGUIのグラフィック情報を表示するため、メモリ802またはストレージ装置804に保管された指令が含まれる。別の実施例では、複数のメモリおよびメモリの種類とともに、複数のプロセッサおよび／または複数のバスが適切に使用されてもよい。また、複数の計算装置が接続され、各装置が必要な動作の一部を提供してもよい（例えば、サーババンク、ブレードサーバの群、または複数のプロセッサシステムとして）。メモリ802は、計算装置800内に情報を保管する。ある実施例では、メモリ802は、揮発性メモリユニットである。ある実施例では、メモリ802は、非揮発性のメモリユニットである。また、メモリ802は、磁気または光ディスクのような、コンピュータ可読媒体の別の形態であってもよい。
ストレージ装置804は、計算装置800用のマスストレージを提供することができる。ある実施例では、ストレージ装置804は、フロッピーディスク（登録商標）装置、ハードディスク装置、光ディスク装置、テープ装置、フラッシュメモリもしくは他の同様の半導体メモリ装置のようなコンピュータ可読媒体であり、またはストレージ領域ネットワークにおける装置もしくは他の構成を含む装置のアレイであり、あるいはこれを含んでもよい。指令は、情報キャリアに保管されてもよい。1または2以上の処理装置（例えば、プロセッサ801）により実行された際に、指令は、前述のような、1または2以上の方法を実行する。また、指令は、コンピュータまたは機械可読媒体（例えば、メモリ802、ストレージ装置804、またはプロセッサ801上のメモリ）のような、1または2以上のストレージ装置によって保管されてもよい。
高速インターフェース812は、計算装置800用のバンド幅強調動作を管理する一方、低速インターフェース810は、低バンド幅強調動作を管理する。そのような機能の割り当ては、単なる一例である。ある実施例では、高速インターフェース812は、（例えば、グラフィックプロセッサまたはアクセラレータを介して）メモリ802、ディスプレイ808、および高速拡張ポート816に結合され、これは、各種拡張カード（図示されていない）を受容してもよい。ある実施例では、低速インターフェース810は、ストレージ装置804、および低速拡張ポート814に結合される。低速拡張ポート814は、各種通信ポート（例えば、USB、ブルーツース（登録商標）、イーサネット、無線イーサネット）を有してもよく、低速拡張ポート814は、キーボード、ポインティング装置、スキャナのような、1または2以上の入力／出力装置818に結合され、または例えば、ネットワークアダプタを介して、スイッチもしくはルータのようなネットワーク装置に結合される。
また、計算装置800は、ネットワーク99とインターフェース化された、米国インテル社のインテルイーサネットPROネットワークインターフェースカードのような、ネットワーク制御器806を有する。ネットワーク99が、インターネットのようなパブリックネットワーク、またはLANもしくはWANネットワークのようなプライベートネットワーク、またはこれらの任意の組み合わせであり得ることは、明らかであり、また、PSTNまたはISDNサブネットワークを含んでもよい。また、ネットワーク99は、イーサネットネットワークのような有線、またはEDGE、3G、4Gの無線携帯電話システムを含む携帯電話ネットワークのような、無線であってもよい。無線ネットワークは、Wi-Fi、ブルーツース、または他の良く知られた任意の通信無線形態であり得る。
図8の計算装置800は、ストレージ媒体装置804を有するように記載されているが、特許請求の範囲の利点は、記載された処理の指令が保管されたコンピュータ可読媒体の形態に限られない。例えば、指令は、CD、DVD、フラッシュメモリ、RAM、ROM、PROM、EPROM、EEPROM、ハードディスク、または計算装置と通信される他の任意の情報処理装置に保管されてもよい。
他の代替実施例では、本開示による処理の特徴は、ハードウェア、ソフトウェアソリューション、またはこれらの組み合わせとして、実施され、市販されてもよい。また、記載された処理に対応する指令は、安全な処理を可能にするUSBフラッシュ装置のような、携帯型ドライブに保管され得る。
本願に記載の処理と関連するコンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、またはコードとしても知られる）は、プログラム化可能なプロセッサ用の機械的指令を有し、高レベルの実行および／またはオブジェクト指向のプログラム化言語、および／またはアセンブリ／機械語で実施され得る。機械可読媒体およびコンピュータ可読媒体という用語は、プログラム化プロセッサに機械指令および／またはデータを提供するために使用される、任意のコンピュータプログラム製品、機器、および／または装置（例えば、磁気ディスク、光ディスク、メモリ、プログラム化ロジック装置（PLD））を表し、これには、機械可読信号として機械指令を受ける機械可読媒体が含まれる。機械可読信号という用語は、機械指令および／またはデータをプログラム化プロセッサに提供する際に使用される、任意の信号を表す。
ユーザとの相互作用を提供するため、記載されたシステムおよび技術は、ユーザに情報を表示する表示装置808（例えば、CRT（カソード線管）、またはLCD（液晶ディスプレイ）モニタ）、ならびにユーザがコンピュータに入力を提供できる、キーボードおよびポインティング装置818（例えば、マウスまたはトラックボール）を有するコンピュータ上で実行されてもよい。他の種類の装置を使用して、ユーザとの相互作用を提供することもできる。例えば、ユーザに提供されるフィードバックは、検知されるフィードバック（例えば、視覚フィードバック、聴覚フィードバック、または触覚フィードバック）のいかなる形態であっても良い。ユーザからの入力は、音響的、言語的、または触覚的入力を含む、いかなる形態で受容されてもよい。
示されたシステムおよび技術は、バックエンド部材（例えば、データサーバ）、ミドルウェア部材（例えば、アプリケーションサーバ）、またはフロントエンド部材（例えば、ユーザがシステムおよび技術の実施により相互作用できる、グラフィックユーザインターフェースもしくはウェブブラウザを含むクライアントコンピュータ）、を含む計算システム、または、そのようなバックエンド、ミドルウェア、またはフロントエンド部材の任意の組み合わせで実施され得る。システムの部材は、いかなる形態またはデジタルデータ通信の媒体（例えば、通信ネットワーク）で実施されてもよい。通信ネットワークの例は、ローカルエリアネットワーク（LAN）、ワイドエリアネットワーク（WAN）、およびインターネットを含む。
計算システムは、クライアントおよびサーバを含む。クライアントおよびサーバは、通常、相互に遠隔であり、通常、通信ネットワークを介して相互作用される。クライアントおよびサーバの関係は、それぞれのコンピュータ上で動き相互に対してクライアント-サーバ関係を有する、コンピュータプログラムにより生じる。
図9は、基板を処理する一例としての方法900のフローチャートである。ステップS910では、基板が基板処理チャンバに受容される。基板210は、おもて面表面と、該おもて面表面と対向する裏面表面とを有する。基板210は、1または2以上の薄膜層により被覆された、基板210にパターンを転写するために使用される、マイクロ電子装置のパターン化された特徴物を含んでもよい。方法900は、パターン化プロセス中の、パターン化誤差または重なり誤差を最小化するための一実施例である。方法900は、逐次的な順番で記載されているが、他の実施例では、順番を変更したり、および／またはステップの一部を削除したりすることも可能である。
ステップ920では、基板の裏面表面に薄膜層が形成される。裏面表面に薄膜層を形成する前に、基板の裏面表面は、薄膜層を形成する前の第1の摩擦係数を有する。基板の裏面表面に形成された薄膜層は、第2の摩擦係数を有する。第2の摩擦係数は、第1の摩擦係数よりも小さい。ある実施例では、薄膜層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランのような、フッ素化学系層である。概して、フッ素化学系層は、基板210の裏面表面の摩擦係数を低減し、図2A乃至2Bの記載に示したような、ウェハの歪みを最小限に抑制し得る。
裏面層は、フッ素含有液体もしくはガスに裏面表面を暴露し、フッ素含有ガスもしくは液体よりも高圧に維持されたガスに、おもて面表面を暴露することにより形成されてもよい。薄膜層（例えば、低摩擦薄膜層400）は、図7に示した機器を用いて、基板210の裏面にコーティングされ、または成膜され得る。裏面薄膜は、化学気相成膜法、分子気相成膜法、分子液体成膜法、または任意の薄膜成膜もしくはコーティング技術を用いて成膜されてもよい。
ステップS930では、基板210のおもて面表面に、フォトレジスト層が形成される。ある実施例では、おもて面表面は、裏面表面におけるフッ素含有ガスよりも高圧に維持される。
ステップS940では、フォトレジスト層が露光、現像され、基板210にパターンが形成される。ある実施例では、ステップS950において、パターン化ステップが実施された後、基板210の裏面表面から薄膜層が除去される。しかしながら、他の実施例では、薄膜層の除去ステップは、ある例では不要である。ただし、薄膜層は、酸素含有ガス、酸素含有プラズマ、または酸素含有ガスと紫外線の組み合わせに、薄膜層を暴露することにより除去されてもよい。
また、ステップS960では、方法900は、裏面表面に薄膜層を形成する前に、裏面表面を化学処理体に暴露するステップを有する。化学処理体は、水、単原子酸素、二原子酸素、または三原子酸素の一つを有する。既存の液体分散機器、または当業者には既知の半導体ウェハ清浄化機器を用いて、液体前処理プロセスが行われてもよい。機器または同様の裏面処理機器を用いて、基板210の裏面に前処理化学薬品を暴露するガス前処理が実施されてもよい。しかしながら、ある実施例では、基板210の裏面表面の前処理は、省略されてもよい。
前述の記載では、処理システムの特定の形状、ならびに使用される各種部材およびプロセスの記載のような、特定の詳細について説明した。しかしながら、記載された技術は、これらの特定の詳細とは異なる他の実施形態で実行されてもよく、そのような詳細は、説明用であり限定的なものではないことを理解する必要がある。記載の実施形態は、添付の図面を参照して記載されている。同様に、特定の数、材料、および構成は、説明用で、理解を提供するために示されている。ただし、実施例は、そのような特定の詳細を含まずに実施することができる。実質的に同じ機能構造を有する部材は、同様の参照符号により表され、従って、いかなる冗長な記載も省略され得る。
各種実施形態の理解を支援するため、複数の別個の動作として、各種技術が記載されている。記載の順番は、これらの動作が必ずしも順番に依存することを示すと解してはならない。実際には、これらの動作は、示された順番に実行される必要はない。記載の動作は、実施例に示されたものとは異なる順番で、実施されてもよい。各種追加の動作が実施され、および／または記載された動作は、追加の実施例において省略されてもよい。
通常、「基板」または「ウェハ」は、本発明により処理されるものを表す。基板またはウェハは、いかなる材料部分、または装置、特に、半導体または他の電子装置の構造を含んでもよい。例えば、半導体ウェハ、レチクルのような、ベース基板構造、または薄膜のような、ベース基板構造上の、もしくはそれを覆う層であってもよい。従って、基板またはウェハは、いかなる特定のベース構造、下地層もしくはオーバーレイ層、パターン化もしくは非パターン化にも限定されず、むしろ、いかなるそのような層、ベース構造、または層および／もしくはベース構造の任意の組み合わせを含むことが考慮される。記載は、特定の種類の基板またはウェハに言及されているが、これは単に一例を示すために過ぎない。
記載された実施形態では、従来のシステムおよび方法を超える利点が提供される。複数の層の重ね合わせの位置合わせは、既に成膜された層に対して、より高精度に調整される。これにより、より高精度のフォトリソグラフィプロセスが提供される。
記載された実施形態は、以下の態様を含む。
（1）基板を処理する方法であって、当該方法は、基板処理チャンバに基板を受容するステップであって、前記基板は、おもて面表面と、該おもて面表面に対向する裏面表面とを有するステップと、前記基板の裏面表面に薄膜層を形成するステップと、前記基板のおもて面表面にフォトレジスト層を形成するステップと、前記フォトレジスト層を現像するステップと、前記基板の裏面表面から前記薄膜層を除去するステップと、を有する、方法。
（2）前記基板の裏面表面は、薄膜を形成する前に第1の摩擦係数を有し、前記基板の裏面表面に形成された薄膜は、第2の摩擦係数を有し、第2の摩擦係数は、第1の摩擦係数よりも小さい、（1）の基板を処理する方法。
（3）前記薄膜層は、フッ素化学系層を有する、（1）または（2）の基板を処理する方法。
（4）前記フッ素化学系層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランの一つを含む、（1）乃至（3）のいずれか一つの基板を処理する方法。
（5）前記薄膜層を形成するステップは、フッ素含有液体またはガスに前記裏面表面を暴露するステップと、前記フッ素含有ガスまたは液体よりも高い圧力に維持されたガスに、前記おもて面表面を暴露するステップと、を有する、（1）乃至（4）のいずれか一つの基板を処理する方法。
（6）前記薄膜層を形成するステップは、分子気相成膜法、または分子液体成膜法を有する、（1）乃至（5）のいずれか一つの基板を処理する方法。
（7）前記薄膜層を除去するステップは、酸素含有ガスに前記薄膜層を暴露するステップ、酸素含有プラズマに前記薄膜層を暴露するステップ、または酸素含有ガスと紫外線の組み合わせに前記薄膜層を暴露するステップの一つを有する、（1）乃至（6）のいずれか一つの基板を処理する方法。
（8）さらに、前記裏面表面に薄膜層を形成する前に、化学処理体に裏面表面を暴露するステップを有し、前記化学処理体は、水、単原子酸素、二原子酸素、または三原子酸素の一つを有する、（1）乃至（7）のいずれか一つの基板を処理する方法。
（9）さらに、前記基板の裏面表面に前記薄膜層を形成した後、基板チャックに前記基板を固定するステップを有し、前記裏面表面に前記薄膜層が形成される前の前記基板の第1の測定摩擦係数は、前記裏面表面に前記薄膜層が形成された後の前記基板の第2の測定摩擦係数よりも大きい、（1）乃至（8）のいずれか一つの基板を処理する方法。
（10）第1の曲げおよび第2の曲げの間、前記基板がチャックに固定された際、前記基板の裏面表面に付着された前記薄膜層を有する前記基板の第1の曲げは、前記裏面表面に付着された前記薄膜層のない前記基板の第2の曲げよりも小さい、（1）乃至（9）のいずれか一つの基板を処理する方法。
（11）第1の変形および第2の変形の間、前記基板がチャックに固定された際、前記基板の裏面表面に付着された前記薄膜層を有する前記基板の第1の変形は、前記裏面表面に前記薄膜層が付着されていない前記基板の第2の変形よりも小さい、（1）乃至（10）のいずれか一つの基板を処理する方法。
（12）化学線のパターンにフォトレジスト層を暴露するステップの後に、フォトレジスト層を現像するステップが生じ、前記基板の裏面表面の薄膜層は、前記フォトレジスト層が化学線のパターンに暴露される前に形成される、（1）乃至（11）のいずれか一つの基板を処理する方法。
（13）おもて面表面と、該おもて面に対向する裏面表面とを有する基板を含む基板であって、前記基板の裸の裏面表面は、第1の摩擦係数を有する、基板と、
前記基板の裏面表面に形成されたフッ素化学系薄膜層であって、前記基板の裏面表面に形成された薄膜層は、第2の摩擦係数を有し、前記第2の摩擦係数は、前記第1の摩擦係数よりも小さい、フッ素化学系薄膜層と、
を有する、基板。
（14）第1の測定された変形および第2の測定された変形の間、当該基板が基板チャックに固定された際の、前記裸の裏面表面を有する前記基板の第1の測定された変形は、前記裏面表面に形成されたフッ素化学系薄膜層を有する前記基板の第2の測定された変形よりも大きい、（13）の基板。
（15）前記薄膜層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランの一つを含む、（13）または（14）の基板。
（16）処理チャンバシステムであって、第1の処理チャンバ内に基板を固定するように構成された基板取り付けモジュールと、前記基板のおもて面表面に感光膜を設置するように構成された第1の成膜モジュールと、前記基板の裏面表面に薄膜層を設置するように構成された第2の成膜モジュールと、を有し、前記おもて面表面は、前記基板の裏面表面に対向する、処理チャンバシステム。
（17）さらに、1または2以上の後続の処理チャンバに、前記基板を搬送するように構成された基板ハンドラと、前記基板の底部表面に設置された前記薄膜層を除去するように構成されたエッチングモジュールと、前記基板の上部表面に設置された感光膜を現像するように構成された現像モジュールと、を有する、（16）の処理チャンバシステム。
（18）前記第1の処理チャンバは、第1の圧力に維持された第1の処理ガスに、前記裏面表面を暴露し、第2の圧力に維持された第2の処理ガスに、前記おもて面表面を暴露するように構成され、前記第2の圧力は、前記第1の圧力とは異なる、（16）または（17）の処理チャンバシステム。
（19）前記第1の処理チャンバは、分子気相成膜法、または分子液体成膜法の一つにおいて、前記第1の処理ガスを前記裏面表面に成膜するように構成される、（16）乃至（18）のいずれか一つの処理チャンバシステム。
（20）さらに、前記薄膜層を設置する前に、酸素含有化学処理体に前記基板の裏面表面を暴露するように構成された前処理プロセスチャンバと、前記基板から前記薄膜層を除去するように構成されたポスト処理プロセスチャンバとを有し、前記ポスト処理プロセスチャンバは、さらに、酸素含有ガス、酸素含有プラズマ、または酸素含有ガスと紫外線との組み合わせの一つに対する暴露を介して、前記薄膜層を除去するように構成される、（16）乃至（19）のいずれか一つの処理チャンバシステム。
ある実施例について説明したが、これらの実施例は、単なる一例であり、開示の範囲を限定することを意図するものではない。開示の技術を用いることにより、当業者は、開示の思想から逸脱せずに、各種方法で、開示内容を変更し適合させ、省略、置換することができ、および／または示された実施の形態を変更することができる。また、開示内容を解釈する際、全ての用語は、内容と一致する最も広い想定可能な方法で解する必要がある。添付の特許請求の範囲およびその等価物は、そのような形態または変更を網羅することが意図され、開示の思想および範囲に属する。

Claims (13)

  1. 基板を処理する方法であって、
    当該方法は、
    基板処理チャンバに基板を受容するステップであって、前記基板は、おもて面表面と、該おもて面表面に対向する裏面表面とを有し、前記基板の裏面表面は、薄膜層を形成する前に、第1の摩擦係数を有する、ステップと、
    前記基板の裏面表面にフッ素化学系薄膜層を形成するステップであって、前記基板の裏面表面に形成される薄膜層は、第2の摩擦係数を有し、該第2の摩擦係数は、前記第1の摩擦係数よりも小さい、ステップと、
    を有する、方法。
  2. 前記フッ素化学系層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランの一つを含む、請求項1に記載の方法。
  3. 前記薄膜を形成するステップは、
    フッ素含有液体またはガスに、前記裏面表面を暴露するステップと、
    前記フッ素含有ガスまたは液体よりも高い圧力に維持されたガスに、前記おもて面表面を暴露するステップと、
    を有する、請求項1に記載の方法。
  4. 前記薄膜層を形成するステップは、分子気相成膜法または分子液相成膜法を有する、請求項1に記載の方法。
  5. 前記薄膜層を除去するステップは、前記薄膜層を酸素含有ガスに暴露するステップ、前記薄膜層を酸素含有プラズマに暴露するステップ、または前記薄膜層を酸素含有ガスと紫外線の組み合わせに暴露するステップの一つを有する、請求項1に記載の方法。
  6. さらに、前記裏面表面に薄膜層を形成するステップの前に、化学処理体に前記裏面表面を暴露するステップを有し、
    前記化学処理体は、水、単原子酸素、二原子酸素、または三原子酸素の一つを含む、請求項1に記載の方法。
  7. さらに、前記基板の裏面表面に前記薄膜層を形成した後、基板チャックに前記基板を固定するステップを有し、
    前記裏面表面に前記薄膜層を形成する前の前記基板の第1の測定摩擦係数は、前記裏面表面に前記薄膜層が形成された後の、前記基板の第2の測定摩擦係数よりも大きい、請求項1に記載の方法。
  8. 第1の曲げおよび第2の曲げの間、前記基板がチャックに固定された際、前記基板の裏面表面に付着された前記薄膜層を有する前記基板の第1の曲げは、前記裏面表面に前記薄膜層が付着していない前記基板の第2の曲げよりも小さい、請求項7に記載の方法。
  9. 第1の歪みおよび第2の歪みの間、前記基板がチャックに固定された際、前記基板の裏面表面に付着された薄膜層を有する前記基板の第1の歪みは、前記薄膜層が前記裏面表面に付着していない、前記基板の第2の歪みよりも小さい、請求項7に記載の方法。
  10. 化学線のパターンにフォトレジスト層を暴露するステップの後に、フォトレジスト層を現像するステップが生じ、
    前記基板の裏面表面の薄膜層は、前記フォトレジスト層が化学線のパターンに暴露される前に形成される、請求項1に記載の方法。
  11. おもて面表面と、該おもて面に対向する裏面表面とを有する基板であって、該基板の裸の裏面表面は、第1の摩擦係数を有する、基板と、
    前記基板の裏面表面に形成されたフッ素化学系薄膜層であって、前記基板の裏面表面に形成された薄膜層は、第2の摩擦係数を有し、前記第2の摩擦係数は、前記第1の摩擦係数よりも小さい、フッ素化学系薄膜層と、
    を有する、基板。
  12. 第1の測定された変形および第2の測定された変形の間、当該基板が基板チャックに固定された際の、前記裏面表面を有する前記基板の第1の測定された変形は、前記裏面表面に形成されたフッ素化学系薄膜層を有する前記基板の第2の測定された変形よりも大きい、請求項11に記載の基板。
  13. 前記フッ素化学系薄膜層は、パーフルオロデシルトリクロロシラン、パーフルオロオクチルトリクロロシラン（perfluorocthyltrichlorosilane）、パーフルオロヘプタクロロシラン、パーフルオロブチルクロロシラン、パーフルオロオクチルトリエトキシシラン、パーフルオロデシルトリエトキシシラン、パーフルオロオクチルトリメトキシシラン、パーフルオロデシルトリメトキシシラン、パーフルオロデシルモノクロロジメチルシラン、パーフルオロオクチルモノクロロジメチルシラン（perfluorocthylmonochlorodimethylsilane）、パーフルオロブチルモノクロロジメチルシラン、パーフルオロオクチルトリエトキシジメチルシラン、パーフルオロデシルエトキシジメチルシラン、パーフルオロオクチルメトキシジメチルシラン、またはパーフルオロデシルメトキシジメチルシランの一つを含む、請求項11に記載の基板。
JP2020529257A 2017-11-29 2018-11-13 基板の裏面摩擦低減 Active JP7301279B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/826,091 US10504715B2 (en) 2016-07-21 2017-11-29 Back-side friction reduction of a substrate
US15/826,091 2017-11-29
PCT/US2018/060629 WO2019108377A1 (en) 2017-11-29 2018-11-13 Back-side friction reduction of a substrate

Publications (2)

Publication Number Publication Date
JP2021508412A true JP2021508412A (ja) 2021-03-04
JP7301279B2 JP7301279B2 (ja) 2023-07-03

Family

ID=66665737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020529257A Active JP7301279B2 (ja) 2017-11-29 2018-11-13 基板の裏面摩擦低減

Country Status (5)

Country Link
JP (1) JP7301279B2 (ja)
KR (1) KR20200083642A (ja)
CN (1) CN111433886A (ja)
TW (1) TWI816717B (ja)
WO (1) WO2019108377A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021144108A1 (en) * 2020-01-14 2021-07-22 Asml Netherlands B.V. Improved lithography apparatus
JP7407001B2 (ja) * 2020-01-24 2023-12-28 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US20240189856A1 (en) * 2021-03-15 2024-06-13 Tokyo Electron Limited Substrate processing apparatus and substrate processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209981A (ja) * 1999-02-09 2001-08-03 Ricoh Co Ltd 光ディスク基板成膜装置、光ディスク基板成膜方法、基板ホルダーの製造方法、基板ホルダー、光ディスクおよび相変化記録型光ディスク
KR100865559B1 (ko) * 2007-08-20 2008-10-28 주식회사 하이닉스반도체 포토 마스크의 제조방법
JP2014212179A (ja) * 2013-04-17 2014-11-13 Jsr株式会社 保護膜形成用組成物、保護膜形成方法、保護膜及び保護膜除去方法
JP2014531508A (ja) * 2011-09-01 2014-11-27 メムススター リミテッドＭｅｍｓｓｔａｒ Ｌｉｍｉｔｅｄ デバイス上にコーティングを堆積させる改善された堆積法
JP2015224351A (ja) * 2014-05-26 2015-12-14 月島機械株式会社 プラズマｃｖｄ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045170B1 (en) * 2002-04-03 2006-05-16 Sandia Corporation Anti-stiction coating for microelectromechanical devices
US20040261703A1 (en) * 2003-06-27 2004-12-30 Jeffrey D. Chinn Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US8337959B2 (en) * 2006-11-28 2012-12-25 Nanonex Corporation Method and apparatus to apply surface release coating for imprint mold
KR100861368B1 (ko) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 웨이퍼 후면의 잔류 수분을 억제하는 액침 리소그래피 방법
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
US9460915B2 (en) * 2014-09-12 2016-10-04 Lam Research Corporation Systems and methods for reducing backside deposition and mitigating thickness changes at substrate edges
KR102038124B1 (ko) * 2016-06-27 2019-10-29 숭실대학교산학협력단 유기 반도체 소자의 제조 방법
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
US10784100B2 (en) * 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
US10504715B2 (en) * 2016-07-21 2019-12-10 Tokyo Electron Limited Back-side friction reduction of a substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209981A (ja) * 1999-02-09 2001-08-03 Ricoh Co Ltd 光ディスク基板成膜装置、光ディスク基板成膜方法、基板ホルダーの製造方法、基板ホルダー、光ディスクおよび相変化記録型光ディスク
KR100865559B1 (ko) * 2007-08-20 2008-10-28 주식회사 하이닉스반도체 포토 마스크의 제조방법
JP2014531508A (ja) * 2011-09-01 2014-11-27 メムススター リミテッドＭｅｍｓｓｔａｒ Ｌｉｍｉｔｅｄ デバイス上にコーティングを堆積させる改善された堆積法
JP2014212179A (ja) * 2013-04-17 2014-11-13 Jsr株式会社 保護膜形成用組成物、保護膜形成方法、保護膜及び保護膜除去方法
JP2015224351A (ja) * 2014-05-26 2015-12-14 月島機械株式会社 プラズマｃｖｄ装置

Also Published As

Publication number Publication date
JP7301279B2 (ja) 2023-07-03
WO2019108377A1 (en) 2019-06-06
TW201930645A (zh) 2019-08-01
KR20200083642A (ko) 2020-07-08
CN111433886A (zh) 2020-07-17
TWI816717B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
CN107644808B (zh) 衬底、处理衬底的方法以及处理室系统
JP7301279B2 (ja) 基板の裏面摩擦低減
US10777422B2 (en) Method for processing target object
US10504715B2 (en) Back-side friction reduction of a substrate
US7491343B2 (en) Line end shortening reduction during etch
TW201903191A (zh) 用於負型圖案遮罩之極紫外光圖案化及選擇性沉積
US8759227B2 (en) Method for processing a target object
JP6799549B2 (ja) プラズマ処理装置の部品をクリーニングする方法
KR20190077238A (ko) 성막 방법
TWI724198B (zh) 對被處理體進行處理之方法
WO2008056614A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication de transistor à couches minces (tft)
JP6767302B2 (ja) 成膜方法
US8668805B2 (en) Line end shortening reduction during etch
TW201941331A (zh) 減壓乾燥裝置、基板處理裝置及減壓乾燥方法
JP2019071359A (ja) 被処理体を処理する方法
JPH10106928A (ja) 露光方法およびそれを用いた半導体集積回路装置の製造方法
WO2024059012A1 (en) Backside layer for a semiconductor substrate
JP2020202396A (ja) 被処理体を処理する方法
CN114761877A (zh) 具有提高的稳定性的光刻设备
KR20080025797A (ko) 반도체 소자 제조 장비에서의 웨이퍼 에지 식각 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230602

R150 Certificate of patent or registration of utility model

Ref document number: 7301279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150