KR20200083309A - 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템 - Google Patents

웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템 Download PDF

Info

Publication number
KR20200083309A
KR20200083309A KR1020190175983A KR20190175983A KR20200083309A KR 20200083309 A KR20200083309 A KR 20200083309A KR 1020190175983 A KR1020190175983 A KR 1020190175983A KR 20190175983 A KR20190175983 A KR 20190175983A KR 20200083309 A KR20200083309 A KR 20200083309A
Authority
KR
South Korea
Prior art keywords
wafer
insulating film
chamber
curing
loader
Prior art date
Application number
KR1020190175983A
Other languages
English (en)
Other versions
KR102330986B1 (ko
Inventor
신군수
카즈오 미나토다니
Original Assignee
주식회사 케이엠디피
주식회사 블루하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엠디피, 주식회사 블루하이텍 filed Critical 주식회사 케이엠디피
Publication of KR20200083309A publication Critical patent/KR20200083309A/ko
Application granted granted Critical
Publication of KR102330986B1 publication Critical patent/KR102330986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템을 개시한다.
본 발명에 따른 웨이퍼 경화 장치는 웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치; 상기 하나 이상의 조사장치를 각각 지지하는 홀더; 상기 홀더가 장착되는 상부 커버; 상기 홀더를 수용하는 하부 커버; 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재를 포함하는 것을 특징으로 한다.

Description

웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템{Wafer Curing Device and Wafer Curing System Having the Same}
본 발명은 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다.
좀 더 구체적으로, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정으로, 예를 들어, SOD(Spin on Dielectric) 방식의 층간 절연막(예를 들어, PSZ(Polysilazane)막 또는 실록산(Siloxane) 막)(이하, “SOD 절연막”이라 함)을 코팅하여 하나의 층을 형성한 후, 종래 기술에서 사용된 열경화 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다.
또한, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 상기 SOD 절연막을 보호하기 위한 산화막(oxidation layer) 또는 질화막(nitride layer)을 형성한 후, 종래 기술에서 사용된 열처리 공정(thermal annealing process) 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 워드라인과 비트라인을 비롯한 도선의 간격은 좁아지고 있고, 그 높이는 높아지고 있는 추세이다. 이에 따라, 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정이 점점 어려워지게 되었고, 갭-필(Gap fill) 특성을 개선하기 위한 다양한 공정 기술들이 연구되고 제안되고 있다.
일예로, 상기 갭-필(Gap fill) 특성을 개선하기 위한 공정 기술로서, HDP-CVD(High Density Plasma Chemical Vaporization Deposition) 공정을 이용한 절연막 형성 기술이 제안되었다. 상기 HDP-CVD 공정 기술에 따르면, 절연막이 증착됨과 동시에 고밀도 플라즈마에 의한 식각 공정이 진행되어 매립해야 할 공간 입구부의 병목 현상을 어느 정도 억제할 수 있다. 그러므로, 상기 HDP-CVD 공정을 이용하여 증착하는 절연막은 기존의 CVD 방식에 따른 절연막에 비해 우수한 매립 특성을 갖는다. 이와 같은 이유로, 상기 HDP-CVD 공정을 이용한 절연막 형성 기술은 반도체 소자의 소자분리막이나 층간절연막 등을 형성하는 방법으로서 두루 이용되고 있다.
그러나, 반도체 소자의 디자인 룰이 70nm급 이하로 급격히 감소함에 따라 매립해야 할 영역의 종횡비(aspect ratio)가 급격히 증가되어 상기 HDP-CVD 공정 기술로도 만족할 만한 매립 특성을 구현하기가 점차 어렵게 되었다. 그에 따라, 최근에는 상기 HDP-CVD 공정을 이용한 절연막 형성시, 갭-필(Gap fill) 특성을 더욱 개선하고 아울러 플라즈마에 의한 손상(plasma damage)을 억제하기 위해 증착(depositon)→식각(etch)→증착(deposition)을 1회 이상 순차 진행하는, 이른바 DED(Deposition-Etch-Deposition) 방식으로 최종적으로 소망하는 두께의 절연막을 형성하는 기술이 적용되고 있다. 보다 자세하게, 상기 DED 방식은 HDP-CVD 공정으로 절연막을 1차로 증착한 후, 상기 1차로 증착된 절연막 상에 증착될 후속 절연막의 매립 특성이 개선되도록 상기 1차로 증착된 절연막의 일부 두께를 별도의 식각 공정을 통해 식각한 다음, 잔류된 1차 절연막 상에 HDP-CVD 공정으로 후속 절연막을 증착하는 방식으로 진행한다.
한편, 상기와 같은 HDP-CVD 공정 및 DED 방식에 의한 공정은 반도체 소자의 디자인 룰이 60nm급 이하로 감소함에 따라 더 이상 사용할 수 없게 되어, 최근에는 SOD(Spin-On Dielectric) 방식을 이용한 PSZ(Polysilazane) 막이 사용되고 있는 실정이다.
그러나, 상기와 같은 SOD 방식을 이용한 PSZ막은 상기 PSZ막 코팅 후, 상기 PSZ막에 대해 산화막화(SiO2)화를 촉진시키기 위해 O2 어닐링 공정을 수행하는데, 상기 O2 어닐링은 그 효율 및 특성이 떨어지기 때문에 상기 PSZ막의 산화막화(SiO2)화가 잘 이루어지지 않아 패턴의 쓰러짐이 발생하게 된다.
또한, 상기 PSZ막의 특성이 감소함에 따라 상기 PSZ막의 식각 비율이 변하게 됨에 따른 경시변화와 같은 문제점을 발생시키게 된다. 예컨대, 비트라인의 경우, 상기 비트라인의 도전막인 텅스텐이 상기 비트라인 하부에 노출되게 되면 상기 텅스텐의 산화를 최소화시키기 위해 종래와 같은 O2 분위기의 건식 어닐링을 수행하였는데, 상기 O2 분위기의 건식 어닐링이 그 특성 및 효율이 좋지 않아, 상기 PSZ막의 산화막(SiO2)화가 잘 이루어 지지 않게 되어, 상기 PSZ막 내의 가스들이 방출되는 아웃-개싱(Out-Gassing) 현상이 발생하게 된다. 따라서, 후속 공정 수행시, 상기 아웃-개싱되어 수축된 PSZ막의 공간으로 인해 후속 공정 수행시, 상기 비트라인이 쓰러지게 되는 문제점이 발생하게 된다.
또한, 상기 PSZ막의 산화막(SiO2)화가 잘 이루어 지지 않게 되어 상기 PSZ막의 특성이 나빠지게 됨에 따라 상기 PSZ막의 식각 비율 변화에 따른 경시성과 같은 문제점을 발생시키게 된다.
상술한 문제점을 해결하기 위한 방안의 하나로 반도체 기판 상에 일정한 형상을 갖는 도전성 패턴을 형성한 후, 상기 패턴에 대한 갭-필(Gap-Fill)을 위하여 PSZ막을 코팅하고, 코팅된 상기 PSZ막의 산화막(SiO2)화를 위한 H2 및 O2 분위기에서 습식 어닐링 공정을 수행하는 반도체 소자의 제조방법이 제안되어 사용되고 있다. 이러한 반도체 소자의 제조방법은 김훈에 의해 2007년 7월 27일자에 대한민국 특허출원 제10-2007-0076000호로 출원되어, 2009년 2월 2일자로 공개된 대한민국 공개특허 제10-2009-0011937호(이하 “937 공개 특허”라 함)에 상세히 개시되어 있다.
그러나, 상술한 937 공개 특허에 개시된 반도체 소자의 제조방법을 사용하는 경우, 건식 어닐링에 따른 문제점을 해소할 수는 있지만, 어닐링이라는 열처리 공정을 사용하여야 한다는 점에서 여전히 다음과 같은 문제점을 갖는다.
1. 최근 반도체 웨이퍼 상에 형성되는 패턴의 크기가 20nm 이하로 미세화되고, 또한 입체(적층) 반도체를 제조하기 위해 패턴층 및 절연층을 수십층 이상(소정의 경우, 120층 이상)으로 형성하는 방식이 제안 및 연구되고 있다. 그러나, 패턴층 및 절연층을 수십층 이상 또는 100층 이상으로 형성하면서 상술한 종래 기술에서 사용되는 어닐링과 같은 열처리 공정으로 경화하는 경우, 패턴층 및 절연층이 매번 형성된 후 열처리 공정이 수행되어야 하므로 최하층은 수십 회에 걸친 열처리 공정에 노출될 뿐만 아니라, 기형성된 하부 패턴층 및 절연층과 최상부의 패턴층 및 절연층 간에 상이한 열에너지가 인가되어 온도 차이로 인해 발생하는 열 변형 또는 열적 스트레스(thermal stress)에 의해 최종 제품(웨이퍼)의 불량 발생 가능성이 매우 높아진다.
2. 상술한 바와 같이, 종래 기술에서는 수십 회에 걸친 열처리 공정 중 단 1회의 공정에서 불량이 발생하는 경우, 최종 제품의 불량이 발생하게 되므로, 최종 정상 제품의 수율이 현저하게 낮아질 뿐만 아니라, 그로 인한 제조 시간 및 비용이 현저하게 증가한다.
3. 상술한 1 및 2의 문제점으로 인하여, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 실질적으로 어렵다.
따라서, 상술한 문제점을 해결하기 위한 새로운 방안이 요구된다.
대한민국 공개특허 제10-2009-0011937호
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 웨이퍼와 같은 반도체 기판 상에 형성된 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정으로, 예를 들어, SOD 방식의 층간 절연막인 SOD 절연막 또는 SOH 절연막을 코팅하여 하나의 층을 형성한 후, 종래 기술에서 사용된 열경화 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 시스템을 제공하기 위한 것이다.
또한, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 상기 SOD 절연막을 보호하기 위한 산화막(oxidation layer) 또는 질화막(nitride layer)을 형성한 후, 종래 기술에서 사용된 열처리 공정(thermal annealing process) 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 시스템을 제공하기 위한 것이다.
본 발명의 제 1 특징에 따른 웨이퍼 경화 장치는 웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사 장치; 상기 하나 이상의 조사장치를 각각 지지하는 홀더; 상기 홀더가 장착되는 상부 커버; 상기 홀더를 수용하는 하부 커버; 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재를 포함하는 것을 특징으로 한다.
본 발명의 제 2 특징에 따른 웨이퍼 경화 시스템은 SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈; 상기 웨이퍼 로드/언로드 포트 모듈이 길이방향의 제 1 측면에 제공되며, 제 1 로봇을 구비한 제 1 이송 챔버; 제 2 로봇을 구비한 제 2 이송 챔버; 상기 제 2 이송 챔버의 서로 대향하는 제 2 및 제 3 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버; 상기 제 1 이송 챔버의 길이방향의 제 2 측면 및 상기 제 2 이송 챔버의 제 1 측면 사이에 각각 제공되는 로더 챔버 및 언로더 챔버; 상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및 상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 제 2 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치를 포함하되, 상기 로더 챔버 및 상기 언로더 챔버는 각각 상기 제 1 로봇 및 상기 제 2 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 제 1 프리 얼라이너 및 제 2 프리 얼라이너를 구비하며; 상기 제 1 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 언로더 챔버에서 상기 언로더 내로 이송시키며; 상기 제 2 로봇은 상기 웨이퍼를 상기 로더 챔버에서 상기 하나 이상의 프로세서 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 하나 이상의 프로세서 챔버에서 상기 언로더 챔버 내로 이송시키는 것을 특징으로 한다.
본 발명의 제 3 특징에 따른 웨이퍼 경화 시스템은 SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈; 길이 방향의 제 1 측면에 상기 웨이퍼 로드/언로드 포트 모듈이 제공되며, 로봇을 구비한 이송 챔버; 상기 이송 챔버의 제 3 측면에 제공되는 일체형 로더/언로더 챔버; 상기 이송 챔버의 상기 제 1 측면과 대향하는 제 2 측면에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버; 상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및 상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치를 포함하되, 상기 로더/언로더 챔버는 상기 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 프리 얼라이너를 구비하고; 상기 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더/언로더 챔버 내로 이송시키고, 상기 하나 이상의 프로세서 챔버에서 경화 처리된 상기 웨이퍼를 상기 로더/언로더 챔버 내로 이송시킨 후 상기 로더/언로더 챔버 내에서 프리 얼라인된 상기 웨이퍼를 상기 언로더 내로 이송시키는 것을 특징으로 한다.
본 발명에 따른 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템을 사용하면 다음과 같은 장점이 달성된다.
1. 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 달성될 수 있다.
2, 최종 제품(웨이퍼)의 불량 발생 가능성 최소화된다.
3. 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능해진다.
4, DRAM, NAND 플래시 90단 입체 적층 반도체 제품, EUV(Extreme UltraViolet) 응용 시스템 로직 IC 10nm 이하의 반도체 제품, 파운드리(Foundry) 제품(주문자사양 반도체 제품), 고상 디바이스(SSD: Solid State Device), 대용량 스토리지 IC(Large Scaled Memory Storage IC) 번도체 제품 등을 포함한 다양한 반도체 제품의 제조에 적용이 가능하다.
본 발명의 추가적인 장점은 동일 또는 유사한 참조번호가 동일한 구성요소를 표시하는 첨부 도면을 참조하여 이하의 설명으로부터 명백히 이해될 수 있다.
도 1a는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이다.
도 1b는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 구현한 제품을 구성하는 각각의 구성요소를 보여주는 사진이다.
도 1c는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버의 개략적인 사시도를 도시한 도면이다.
도 2a는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이다.
도 2b는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템의 변형 실시예를 개략적으로 도시한 도면이다.
도 3a는 도 1a 내지 도 2b에 도시된 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버 상에 제공되는 웨이퍼 경화 장치의 일 실시예를 도시한 도면이다.
도 3b는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 일부 상세도를 도시한 도면이다.
도 3c는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 경화 동작 메카니즘을 설명하기 위한 도면이다.
도 3d는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 퍼지(purge) 동작 메카니즘을 설명하기 위한 도면이다.
도 3e는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 또 다른 실시예의 정면도 및 측면도를 개략적으로 도시한 도면이다.
도 4a는 기판 상에 미세 패턴닝을 위한 하드마스크의 밀요성을 설명하기 위한 개략적인 도면이다.
도 4b는 스핀 코팅 하드마스크를 구비한 기판의 공정을 개략적으로 도시한 도면이다.
이하에서 본 발명의 실시예 및 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이고, 도 1b는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 구현한 제품을 구성하는 각각의 구성요소를 보여주는 사진이며, 도 1c는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버의 개략적인 사시도를 도시한 도면이다.
도 1a 및 도 1b를 참조하면, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a,110b) 및 언로더(110c,110d)로 구성되는 웨이퍼 로드/언로드 포트 모듈(wafer load/unload port module: 110); 상기 웨이퍼 로드/언로드 포트 모듈(110)이 길이방향의 제 1 측면(120a)에 제공되며, 제 1 로봇(122)을 구비한 제 1 이송 챔버(120); 제 2 로봇(152)을 구비한 제 2 이송 챔버(150); 상기 제 2 이송 챔버(150)의 서로 대향하는 제 2 및 제 3 측면(150b,150c) 상에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(160); 상기 제 1 이송 챔버(120)의 길이방향의 제 2 측면(120b) 및 상기 제 2 이송 챔버(150)의 제 1 측면(150a) 사이에 각각 제공되는 로더 챔버(loader chamber: 130) 및 언로더 챔버(unloader chamber: 140); 상기 하나 이상의 프로세서 챔버(160)의 각각의 외측면에 제공되는 배기 챔버(170); 및 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되며, 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)의 상기 SOD 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치(200)(후술하는 도 3a 참조)를 포함하되, 상기 로더 챔버(130) 및 상기 언로더 챔버(140)는 각각 상기 제 1 로봇(122) 및 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)를 프리 얼라인(pre-align)시키는 제 1 프리 얼라이너(pre-aligner: 132) 및 제 2 프리 얼라이너(142)를 구비하며; 상기 제 1 로봇(122)은 상기 로더(110a,110b) 내에 로딩된 상기 웨이퍼(102)를 각각 상기 로더 챔버(130) 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼(102)를 상기 언로더 챔버(140)에서 상기 언로더(110c,110d) 내로 이송시키며; 상기 제 2 로봇(152)은 상기 웨이퍼(102)를 상기 로더 챔버(130)에서 상기 하나 이상의 프로세서 챔버(160) 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)에서 상기 언로더 챔버(140) 내로 이송시키는 것을 특징으로 한다.
상술한 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 상기 제 2 이송 챔버(150)의 제 4 측면(150d) 상에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(미도시)를 추가로 포함할 수 있다.
이하에서는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)의 구체적인 구성 및 동작을 상세히 기술한다.
다시 도 1a 내지 도 1c를 참조하면, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a,110b) 및 언로더(110c,110d)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110)을 포함하고 있다. 여기서, 각각의 웨이퍼(102) 상에 형성된 SOD 절연막은 SOD 방식으로 도포된 절연막으로, 이러한 절연막 재료로는 PSZ(Polysilazane) 또는 Siloxane(실록산)이 사용될 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 좀 더 구체적으로, 본 발명에서는 SOD 절연막 재료로 머크(Merck)사에서 제조 및 생산하는 PHPS(Per Hydro Poly Silazane)를 사용하는 것이 바람직하다. 이를 위해, 먼저 웨이퍼(102) 상에 패턴을 형성하기 위해 포토레지스트를 도포 후 포토마스크를 이용하여 노광(Exposure)하여 패턴을 형성한다. 이 경우, 형성된 패턴에는 요철에 따른 골(STI: Shallow Trench Isolation)이 형성되고, 이러한 골(STI) 및 웨이퍼(102)의 전체 상부면에 상술한 PHPS 용액을 코팅하여 하나의 층(즉, SOD 절연막)을 형성한다.
그 후, SOD 절연막이 형성된 하나 이상의 웨이퍼(102)가 로더(110a,110b) 내로 로딩되면, 제 1 이송 챔버(120) 내에 구비된 제 1 로봇(122)이 로더(110a,110b) 내에 로딩된 상기 하나 이상의 웨이퍼(102)를 각각 픽업하여 로더 챔버(130) 내로 이송한다. 여기서, 제 1 로봇(122)은, 예를 들어, 통상적인 이송 로봇으로 구현될 수 있지만, 이에 제한되는 것은 아니다. 로더 챔버(130) 내에는 제 1 프리 얼라이너(132)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다.
그 후, 제 2 이송 챔버(150) 내에 구비된 제 2 로봇(152)이 로더 챔버(130) 내에서 프리 얼라인된 웨이퍼(102)를 픽업하여 상기 제 2 이송 챔버(150)의 서로 대향하는 제 2 및 제 3 측면(150b,150c) 상에 각각 제공되는 하나 이상의 프로세서 챔버(160) 내에 제공되는 지지대(162) 상으로 이송시킨다. 제 2 로봇(152)에 의해 하나 이상의 프로세서 챔버(160) 내로 웨이퍼(102)를 이송하는 순서는 미리 프로그램되어 있다. 이 경우, 제 2 로봇(152)은 스카라 로봇으로 구현되는 것이 바람직하지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다.
그 후, 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 웨이퍼 경화 장치(200)가 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)에 형성된 상기 SOD 절연막을 UV광을 조사하여 경화시킨다. 웨이퍼 경화 장치(200)의 구체적인 구성 및 경화 동작은 도 3a 내지 도 3d를 참조하여 후술하기로 한다.
한편, 하나 이상의 프로세서 챔버(160) 내에서 경화 처리된 상기 웨이퍼(102)는 제 2 로봇(152)에 의해 상기 하나 이상의 프로세서 챔버(160)의 지지대(162)로부터 픽업되어 언로더 챔버(140) 내로 이송된다. 언로더 챔버(140) 내에는 제 2 프리 얼라이너(142)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다. 여기서, 상술한 제 1 프리 얼라이너(132) 및 제 2 프리 얼라이너(142)는 각각 공지의 진공 클러스터 통합 시스템(미도시)을 포함한 동일한 구성을 가질 수 있으며, 웨이퍼(102)의 사이즈(예를 들어, 50mm 내지 450mm)에 무관하게 프리 얼라인시키는 것이 가능하다.
그 후, 제 1 로봇(122)은 언로더 챔버(140) 내에서 프리 얼라인된 상기 웨이퍼(102)를 픽업하여 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c,110d) 내로 이송한다. 언로더(110c,110d)로 이송된 웨이퍼(102)는 별도의 이송 장치(미도시)에 의해 후속 공정(예를 들어, 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정)을 수행하기 위한 장치(미도시)로 이송될 수 있다.
좀 더 구체적으로, 상술한 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)에서는, 웨이퍼 경화 장치(200)가 웨이퍼(102) 상에 형성된 SOD 절연막을 경화하는 것으로 기술하고 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 즉, 상술한 바와 같이 웨이퍼(102) 상에 형성된 SOD 절연막을 경화한 이후, 상기 웨이퍼(102)를 웨이퍼 경화 시스템(100)의 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c,110d)를 통해 배출시킨다. 그 후, 후속 공정으로 웨이퍼(102) 상에 형성되어 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성한다. 그 후, 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 로더(110a,110b), 제 1 로봇(122), 및 제 2 로봇(152)을 이용하여 SOD 절연막 상에 산화막 또는 질화막이 형성된 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)로 이동시킨다. 그 후, 웨이퍼 경화 장치(200)를 이용하여 상기 웨이퍼(102) 상의 SOD 절연막 상에 형성된 상기 산화막 또는 상기 질화막을 상기 UV광을 조사하여 경화시킬 수 있다.
상술한 바와 같이, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100) 및 웨이퍼 경화 장치(200)는 웨이퍼(102) 상에 형성된 SOD 절연막은 물론, SOD 절연막 상에 형성된 산화막 또는 질화막을 경화하는데 사용될 수 있다는 점에 유의하여야 한다.
도 2a는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이고, 도 2b는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템의 변형 실시예를 개략적으로 도시한 도면이다.
도 2a를 도 1a 내지 도 1c와 함께 참조하면, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a) 및 언로더(110c)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110); 길이 방향의 제 1 측면(120a)에 상기 웨이퍼 로드/언로드 포트 모듈(110)이 제공되며, 로봇(122)을 구비한 이송 챔버(120); 상기 이송 챔버(120)의 제 3 측면(120c)에 제공되는 일체형 로더/언로더 챔버(loader/unloader chamber: 135); 상기 이송 챔버(120)의 상기 제 1 측면(120a)과 대향하는 제 2 측면(120b)에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(160); 상기 하나 이상의 프로세서 챔버(160)의 각각의 외측면에 제공되는 배기 챔버(170); 및 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼(102)의 상기 SOD 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치(200)(후술하는 도 3a 참조)를 포함하되, 상기 로더/언로더 챔버(135)는 상기 로봇(122)에 의해 이송된 상기 웨이퍼(102)를 프리 얼라인(pre-align)시키는 프리 얼라이너(132 또는 142)(도 1b 참조)를 구비하고; 상기 로봇(122)은 상기 로더(110a) 내에 로딩된 상기 웨이퍼(102)를 각각 상기 로더/언로더 챔버(135) 내로 이송시키고, 상기 하나 이상의 프로세서 챔버(160)에서 경화 처리된 상기 웨이퍼(102)를 상기 로더/언로더 챔버(135) 내로 이송시킨 후 상기 로더/언로더 챔버(135) 내에서 프리 얼라인된 상기 웨이퍼(102)를 상기 언로더(110c) 내로 이송시키는 것을 특징으로 한다.
상술한 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은, 도 2b를 참조하면, 상기 이송 챔버(120)의 제 4 측면(120d)에 제공되는 하나 이상의 더미(dummy) 웨이퍼 경화 시스템(101)을 추가로 포함할 수 있으며, 상기 하나 이상의 더미 웨이퍼 경화 시스템(101)은 각각 더미 로더/언로더(110e), 더미 이송 챔버(120a), 더미 프로세서 챔버(160a); 및 더미 배기 챔버(170a)로 구성될 수 있다. 도 2b에는 하나의 더미 웨이퍼 경화 시스템(101)만을 도시하고 있지만, 당업자라면 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)이 2개 이상의 동일한 더미 웨이퍼 경화 시스템(101)을 구비할 수 있다는 것을 충분히 이해할 수 있을 것이다.
이하에서는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)의 구체적인 구성 및 동작을 상세히 기술한다.
다시 도 2a 및 도 2b를 도 1a 내지 도 1c와 함께 참조하면, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a) 및 언로더(110c)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110)을 포함하고 있다. SOD 절연막이 형성된 하나 이상의 웨이퍼(102)가 로더(110a) 내로 로딩되면, 이송 챔버(120) 내에 구비된 로봇(122)이 로더(110a) 내에 로딩된 상기 하나 이상의 웨이퍼(102)를 각각 픽업하여 로더/언로더 챔버(135) 내로 이송한다. 여기서, 로봇(122)은, 예를 들어, 통상적인 이송 로봇으로 구현될 수 있지만, 이에 제한되는 것은 아니다. 로더/언로더 챔버(135) 내에는 프리 얼라이너(132 또는 142)(도 1b 참조)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다.
그 후, 이송 챔버(120) 내에 구비된 로봇(122)이 로더/언로더 챔버(135) 내에서 프리 얼라인된 웨이퍼(102)를 픽업하여 이송 챔버(120)의 제 2 측면(120b) 상에 각각 제공되는 하나 이상의 프로세서 챔버(160) 내에 제공되는 지지대(162)(도 1c 참조) 상으로 이송시킨다. 로봇(122)에 의해 하나 이상의 프로세서 챔버(160) 내로 웨이퍼(102)를 이송하는 순서는 미리 프로그램되어 있다.
그 후, 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 웨이퍼 경화 장치(200)가 상기 로봇(122)에 의해 이송된 상기 웨이퍼(102)에 형성된 상기 SOD 절연막을 UV광을 조사하여 경화시킨다. 웨이퍼 경화 장치(200)의 구체적인 구성 및 경화 동작은 도 3a 내지 도 3d를 참조하여 후술하기로 한다.
한편, 하나 이상의 프로세서 챔버(160) 내에서 경화 처리된 상기 웨이퍼(102)는 로봇(122)에 의해 상기 하나 이상의 프로세서 챔버(160)의 지지대(162)로부터 픽업되어 로더/언로더 챔버(135) 내로 이송된 후 상술한 프리 얼라이너(132 또는 142)에 의해 프리 얼라인된다. 여기서, 프리 얼라이너(132 또는 142)는 각각 공지의 진공 클러스터 통합 시스템(미도시)을 포함한 동일한 구성을 가질 수 있으며, 웨이퍼(102)의 사이즈(예를 들어, 50mm 내지 450mm)에 무관하게 프리 얼라인시키는 것이 가능하다.
그 후, 로봇(122)은 로더/언로더 챔버(135) 내에서 프리 얼라인된 상기 웨이퍼(102)를 픽업하여 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c) 내로 이송한다. 언로더(110c)로 이송된 웨이퍼(102)는 별도의 이송 장치(미도시)에 의해 후속 공정(예를 들어, 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정)을 수행하기 위한 장치(미도시)로 이송될 수 있다. 이러한 후속 공정은 앞서 상술한 바와 같은 웨이퍼(102) 상에 형성되어 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정일 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다.
또한, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)에서도, 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 로더(110a) 및 로봇(122)을 이용하여 SOD 절연막 상에 산화막 또는 질화막이 형성된 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)로 이동시킨 후, 웨이퍼 경화 장치(200)를 이용하여 상기 웨이퍼(102) 상의 SOD 절연막 상에 형성된 상기 산화막 또는 상기 질화막을 상기 UV광을 조사하여 경화시킬 수 있다는 점은 자명하다.
이하에서는 상술한 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템(100)에 사용되는 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)를 상세히 기술한다.
좀 더 구체적으로, 도 3a는 도 1a 내지 도 2b에 도시된 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버 상에 제공되는 웨이퍼 경화 장치의 일 실시예를 도시한 도면이고, 도 3b는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 일부 상세도를 도시한 도면이며, 도 3c는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 경화 동작 메카니즘을 설명하기 위한 도면이고, 도 3d는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 퍼지(purge) 동작 메카니즘을 설명하기 위한 도면이다.
도 3a 내지 도 3d를 도 1a 내지 도 2b와 함께 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)는 웨이퍼 경화 시스템(100)을 구성하는 하나 이상의 프로세서 챔버(160)의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 지지대(162) 상에 로딩되는 웨이퍼(102) 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치(210); 상기 하나 이상의 조사장치(210)를 각각 지지하는 홀더(220); 상기 홀더(220)가 장착되는 상부 커버(230); 상기 홀더(220)를 수용하는 하부 커버(240); 및 상기 상부 커버(230)를 상기 하부 커버(240)에서 개폐하도록 상기 상부 커버(230)와 상기 하부 커버(240)에 각각 제공되는 제 1 및 제 2 슬라이딩 부재(250a,250b)를 포함하는 것을 특징으로 한다. 여기서, 상기 하나 이상의 조사장치(210)는 각각 엑시머 UV 조사장치로 구현될 수 있다.
상술한 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)의 하나 이상의 조사장치(210)로 사용될 수 있는 엑시머 UV 조사장치는 내부 전극(212) 및 외부 전극(214); 상기 내부 전극(212) 및 상기 외부 전극(214) 사이에 제공되는 RF 전원(RF Power Supply: 216); 및 상기 내부 전극(212)을 둘러싸며 내부에 활성 매질(218a)을 포함하는 튜브(218)로 구성될 수 있다(도 3b 참조). 이러한 엑시머 UV 조사장치로 구현될 수 있는 하나 이상의 조사장치(210)에 의해 방출 및 조사되는 파장은, 예를 들어, 100 내지 352nm의 범위를 갖는 것이 바람직하고, 150 내지 250nm 범위를 갖는 것이 더욱 바람직하다. 구체적으로, 예를 들어, 상술한 바와 같이 웨이퍼(102) 상에 형성된 SOD 절연막 재료로 머크(Merck)사에서 제조 및 생산하는 PHPS(Per Hydro Poly Silazane)를 사용하는 경우, 상기 하나 이상의 조사장치(210)는 각각 172nm 파장의 UV광을 방출하여 조사하는 것이 가장 바람직하다. 이 경우, 튜브(218) 내에 활성 매질(218a)로 Xe(크세논) 가스가 포함되고, 조사장치(210)를 인가방전(印加放電)시키면 Xe 원자가 여기되어(excited) 다른 Xe 원자와 결합하여 엑시머 분자(Xe2*)가 생성된다. 여기된 엑시머 분자(즉, Xe2*)가 원래의 상태(또는 기저 상태)로 되돌아 갈 때 172nm의 단일 파장을 발광한다.
또한, 활성 매질(218a)로는, 예를 들어, 크세논(Xe) 가스가 사용될 수 있지만, 이에 제한되는 것은 아니다.
한편, 도 3c 및 3d를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)에 사용되는 하나 이상의 조사장치(210)에서 각각, 예를 들어, 172nm 파장의 UV광을 방출하여 조사하고, 조사된 UV광에 의해 프로세서 챔버(160) 내의 2개의 산소(O2)와 반응하여 오존(O3) 및 활성 산소(도 3c에서는 단순히 O로 표기됨)를 생성한다. 이 때, 도 3d에 도시된 바와 같이 홀더(220) 내에 제공되는 공급관(222)을 통해, 예를 들어, 질소 가스(N2) 또는 질소 가스(N2)+혼합 가스와 같은 퍼지 가스를 홀더(220)와 하나 이상의 조사장치(210) 사이에 형성된 하나 이상의 슬릿(224)을 통과하여 프로세서 챔버(160) 내로 공급된다. 그에 따라, 프로세서 챔버(160) 내에서 생성된 오존(O3)은 도 1a 내지 도 2b에 도시된 배기 챔버(170)를 통해 외부로 배출되는 반면, 활성 산소는 프로세서 챔버(160) 내의 지지대(162) 상에 위치된 웨이퍼(102)의 상부 표면으로 침투(penetrate)하여 웨이퍼(102) 상에 형성된 SOD 절연막을 경화시키거나, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막을 경화시킬 수 있다.
또한, 도 3a를 참조하면, 웨이퍼 경화 장치(200)는 하부 커버(240)의 상부에 착탈 가능하게 제공되는 윈도우 글래스(260)를 추가로 포함할 수 있다. 이러한 윈도우 글래스(260)는, 예를 들어, 쿼츠 재질로 구현될 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 윈도우 글래스(260)는 엑시머 UV 조사장치로 구현될 수 있는 조사장치(210)의 파손 및/또는 하부 커버(240)의 상부에서 발생할 수 있는 파손물이나 오염물질(contaminating materials)의 낙하를 방지하여 웨이퍼(102)를 보호하는 기능을 수행하며, 윈도우 글래스(260)의 두께 및 투과율은 프로세서 챔버(160) 내에서의 웨이퍼(102)의 처리 조건에 따라 가변적으로 제공될 수 있다는 점에 유의하여야 한다.
도 3e는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 또 다른 실시예의 정면도 및 측면도를 개략적으로 도시한 도면이다.
도 3e를 도 3a와 함께 참조하면, 본 발명의 또 다른 실시예에 따른 웨이퍼 경화 장치(200)에서는, 도 3a에 도시된 실시예와는 달리 홀더(220)에 복수개의 조사장치(210)가 장착되고, 홀더(220)가 하나의 일체형 커버(235)에 장착되며, 하나의 일체형 커버(235)의 하부에 윈도우 글래스(260)가 착탈 가능하게 일체로 장착되고, 하나의 일체형 커버(235)가 하나의 슬라이딩 부재(250)와 손잡이(270)에 의해 프로세서 챔버(도 3e에는 미도시됨)를 회동 가능하게 개폐할 수 있다. 따라서, 도 3e의 실시예에서는, 도 3a에 도시된 하부 커버(240)가 별도로 사용되지 않는다는 점에 유의하여야 한다. 즉, 도 3e의 실시예에서는, 도 3a에 도시된 상부 커버(230)와 하부 커버(240)가 일체로 구현되어 하나의 일체형 커버(235)만이 사용되며, 윈도우 글래스(260)가 하나의 일체형 커버(235)의 하부에 제공된다. 또한, 도 3e의 실시예에서는, 하나의 슬라이딩 부재(250)의 구성 및 동작이 도 3a에 도시된 제 1 슬라이딩 부재(250a)의 구성 및 동작과 실질적으로 동일하다는 점에 유의하여야 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)에서는, 웨이퍼(102) 상에 형성된 SOD 절연막의 경화, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막의 경화에 UV광(구체적인 예로는, 엑시머 조사장치에서 발생되는 UV광)을 이용한 UV 경화를 사용하므로 종래 기술에서 사용되는 열경화에 따른 문제점이 해결될 수 있다.
한편, 상술한 본 발명의 실시예에서는, 웨이퍼 경화 장치(200)가 웨이퍼(102) 상에 형성된 SOD 절연막의 경화, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막의 경화에, 예를 들어, 엑시머 조사장치에서 발생되는 UV광을 이용하여 웨이퍼를 경화하는 것을 예시하고 있지만, 이러한 본 발명의 실시예에 따른 웨이퍼 경화 장치(200)는 웨이퍼 상에 하드마스크가 형성된 경우, 하드마스크의 경화에도 사용될 수 있다.
좀 더 구체적으로, 도 4a는 기판 상에 미세 패턴닝을 위한 하드마스크의 필요성을 설명하기 위한 개략적인 도면이다.
먼저, 도 4a를 참조하면, 반도체 선폭이 미세화됨에 따라, 특히 50 nm 이하의 패턴을 구현함에 있어, 기존처럼 두꺼운 두께(>200 nm)의 포토레지스트(PR)를 사용하게 되면, 종횡비(높이/바닥 비율: aspect ratio)가 높아져서, 도 4a의 좌측에 도시된 바와 같이, 패턴이 붕괴될 수 있다. 이러한 문제점을 해소하기 위해, PR의 코팅두께를 낮추면 종횡비가 낮아져 안정된 패턴을 얻을 수는 있지만, 식각 공정에서 기판에 대한 마스크로서의 역할을 충분히 못하게 되어 반도체 공정에서 요구하는 깊이만큼 깊은 패턴을 형성할 수 없게 된다.
상술한 문제점을 해결하기 위한 방안의 하나로, 기판 상에 하드마스크를 형성하는 방안이 제안되어 사용되고 있다.
도 4b는 스핀 코팅 하드마스크를 구비한 기판의 공정을 개략적으로 도시한 도면이다.
도 4b를 참조하면, 기판과 포토레지스트(PR) 사이에 탄소(C) 스핀온 하드마스크(C-SOH)(이하 “탄소 하드마스크”라 합니다) 절연막과 규소(Si) 스핀온 하드마스크(Si-SOC: 이하 “규소 하드마스크”라 합니다) 절연막(이하 이들 양자를 통칭하여 “하드마스크 절연막”이라 합니다)가 순차적으로 적층되어 있다. 좀 더 구체적으로, 탄소 하드마스크(C-SOH) 절연막은 전형적으로 80∼90%의 탄소함량을 가지며, 100∼300 nm 두께로 코팅하여 사용하고, 규소 하드마스크(Si-SOH) 절연막은 15~45%의 실리콘 함량을 가지며, 20∼100nm의 두께로 코팅하여 사용하는 것이 일반적이다. 코팅 후 경화는 일반적으로 핫 플레이트(hot plate)를 이용하여 200∼250℃ 조건에서 시행하여 단단한 막을 형성시킨다. 이때 규소 하드마스크(Si-SOH) 절연막은 그 하부에 형성된 탄소 하드마스크(C-SOH) 절연막에 패턴을 전사하는 마스크 역할을 해야 할 뿐만 아니라, PR 아래층으로서 노광 시에 반사방지막이라는 역할을 해야 한다. PR 아래층의 반사방지막은 PR을 패터닝하기 위해 조사되는 빛을 흡수하여, 원하지 않는 반사 및 산란이 일어나 PR 형상을 망가뜨리는 요인을 제거하는 역할을 하는 것이므로, 규소 하드마스크(Si-SOH) 절연막은 마스크 역할과 더불어 빛을 흡수하여 반사를 방지하는 역할도 해야 하므로 Si-반사방지막(bottom anti-reflective coating: BARC)이라고도 일컬어진다. 도 4b의 (1) 내지 (5)에 도시된 공정에 따라, 하드마스크 절연막을 이용하여 기판에 미세 패턴을 형성하는 것이 가능하다. 구체적으로, 도 4b의 (1) 내지 (5)에 도시된 공정에 사용되는 기판과 포토레지스트(PR) 사이에 하드마스크 절연막이 형성된 웨이퍼(미도시) 상에 미세 패턴을 형성하기 위해 PR과 Si-SOH 절연막 식각 공정(도 4b의 (2) 공정), C-SOH 절연막 식각 공정(도 4b의 (3) 공정), 기판 식각 공정(도 4b의 (4) 공정), 및 C-SOH 절연막 식각 공정(도 4b의 (5) 공정)을 각각 진행하여 기판 상에 패턴을 형성한다. 상기 도 4a에 도시된 도면 및 설명과 도 4b에 도시된 스핀 코팅 하드마스크를 구비한 기판의 공정 도면 및 설명은 모두 “반도체 나노 패터닝 구현 재료: Spin 코팅 Hardmask용 유기실리콘 및 고탄소 물질”이라는 제목으로 Polymer Science and Technology Vol. 20, No. 5, October 2009에 게재된 조현모 등의 논문에 상세히 개시되어 있다.
상술한 바와 같이, 도 4b에 도시된 기판 상에 탄소 하드마스크 및 규소 하드마스크가 각각 스핀온 방식으로 순차적으로 적층하여 형성된 웨이퍼의 경우, 형성된 하드마스크 절연막(즉, 탄소 하드마스크 절연막 및 규소 하드마스크 절연막)을 코팅한 후 일반적으로 핫 플레이트(hot plate)를 이용하여 200∼250℃ 조건에서 경화 공정을 수행하지만, 이러한 하드마스크 절연막이 형성된 웨이퍼의 경화 공정은 상술한 바와 같은 도 1a 내지 도 3e에 도시된 본 발명의 실시예들에 따른 웨이퍼 경화 장치(200) 및 웨이퍼 경화 시스템(100)을 사용하여 수행될 수 있다. 이 경우, 하드마스크 절연막이 형성된 웨이퍼의 경우에도, UV 경화를 사용하므로 종래 기술에서 사용되는 열경화에 따른 문제점이 해결될 수 있다.
다양한 변형예가 본 발명의 범위를 벗어남이 없이 본 명세서에 기술되고 예시된 구성 및 방법으로 만들어질 수 있으므로, 상기 상세한 설명에 포함되거나 첨부 도면에 도시된 모든 사항은 예시적인 것으로 본 발명을 제한하기 위한 것이 아니다. 따라서, 본 발명의 범위는 상술한 예시적인 실시예에 의해 제한되지 않으며, 이하의 청구범위 및 그 균등물에 따라서만 정해져야 한다.
100: 웨이퍼 경화 시스템 101: 더미 웨이퍼 경화 시스템
102: 웨이퍼 110: 웨이퍼 로드/언로드 포트 모듈
110a,110b: 로더 110c,110d: 언로더
110e:더미 로더/언로더 120: (제 1) 이송 챔버
120a:더미 이송 챔버 122: (제 1) 로봇
130: 로더 챔버 132: 제 1 프리 얼라이너
135: 로더/언로더 챔버 140: 언로더 챔버
142: 제 2 프리 얼라이너 150: 제 2 이송 챔버
152: 제 2 로봇 160: 프로세서 챔버
160a: 더미 프로세서 챔버 162: 지지대
170: 배기 챔버 170a: 더미 배기 챔버
200: 웨이퍼 경화 장치 212: 내부 전극
214: 외부 전극 216: RF 전원
218: 튜브 210: 조사장치
220: 홀더 230: 상부 커버
235: 일체형 커버 240: 하부 커버
250: 슬라이딩 부재 250a,250b: 제 1 및 제 2 슬라이딩 부재
260: 윈도우 글래스 270: 손잡이

Claims (21)

  1. 웨이퍼 경화 장치에 있어서,
    웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치;
    상기 하나 이상의 조사장치를 각각 지지하는 홀더;
    상기 홀더가 장착되는 상부 커버;
    상기 홀더를 수용하는 하부 커버; 및
    상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재
    를 포함하는 웨이퍼 경화 장치.
  2. 제 1항에 있어서,
    상기 하나 이상의 조사장치는 각각 엑시머 UV 조사장치로 구현되고, 상기 소정 범위 내의 파장은 100 내지 352nm의 범위를 갖는 웨이퍼 경화 장치.
  3. 제 1항에 있어서,
    상기 웨이퍼 상에는 SOD 절연막 또는 SOH 절연막이 형성되고,
    상기 SOD 절연막의 재료로는 PHPS(Per Hydro Poly Silazane)가 사용되고, 상기 SOH 절연막의 재료로는 규소 및 탄소가 사용되며,
    상기 하나 이상의 조사장치는 각각 172nm 파장의 UV광을 방출하여 조사하는 웨이퍼 경화 장치.
  4. 제 1항에 있어서,
    상기 조사된 UV광이 상기 프로세서 챔버 내의 산소(O2)와 반응하여 오존(O3) 및 활성 산소를 생성하고,
    상기 생성된 활성 산소는 상기 웨이퍼의 상부 표면으로 침투하여 상기 웨이퍼 상에 형성된 SOD 절연막, 또는 상기 웨이퍼 상에 형성된 상기 SOD 절연막을 보호하기 위해 상기 SOD 절연막 상에 형성된 산화막 또는 질화막, 또는 상기 웨이퍼 상에 형성된 SOH 절연막을 경화시키는
    웨이퍼 경화 장치.
  5. 제 4항에 있어서,
    상기 생성된 오존(O3)은 상기 상부 커버 내에 제공되는 공급관 및 상기 상부 커버와 상기 하나 이상의 조사장치 사이에 형성된 하나 이상의 슬릿을 통과하여 상기 프로세서 챔버 내로 공급되는 퍼지 가스에 의해 상기 프로세서 챔버의 외부로 배출되는 웨이퍼 경화 장치.
  6. 제 1항에 있어서,
    상기 상부 커버 및 상기 하부 커버는 하나의 일체형 커버로 구현되는 웨이퍼 경화 장치.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 웨이퍼 경화 장치는 상기 하부 커버의 상부 또는 상기 하나의 일체형 커버의 하부에 윈도우 글래스를 추가로 포함하는 웨이퍼 경화 장치.
  8. 웨이퍼 경화 시스템에 있어서,
    SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈;
    상기 웨이퍼 로드/언로드 포트 모듈이 길이방향의 제 1 측면에 제공되며, 제 1 로봇을 구비한 제 1 이송 챔버;
    제 2 로봇을 구비한 제 2 이송 챔버;
    상기 제 2 이송 챔버의 서로 대향하는 제 2 및 제 3 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버;
    상기 제 1 이송 챔버의 길이방향의 제 2 측면 및 상기 제 2 이송 챔버의 제 1 측면 사이에 각각 제공되는 로더 챔버 및 언로더 챔버;
    상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및
    상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 제 2 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치
    를 포함하되,
    상기 로더 챔버 및 상기 언로더 챔버는 각각 상기 제 1 로봇 및 상기 제 2 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 제 1 프리 얼라이너 및 제 2 프리 얼라이너를 구비하며;
    상기 제 1 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 언로더 챔버에서 상기 언로더 내로 이송시키며;
    상기 제 2 로봇은 상기 웨이퍼를 상기 로더 챔버에서 상기 하나 이상의 프로세서 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 하나 이상의 프로세서 챔버에서 상기 언로더 챔버 내로 이송시키는
    웨이퍼 경화 시스템.
  9. 제 8항에 있어서,
    상기 웨이퍼 경화 시스템은 상기 제 2 이송 챔버의 제 4 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버를 추가로 포함하는 웨이퍼 경화 시스템.
  10. 제 8항에 있어서,
    상기 제 1 프리 얼라이너 및 상기 제 2 프리 얼라이너는 각각 진공 클러스터 통합 시스템을 포함한 동일한 구성을 가지며, 상기 웨이퍼를 그 사이즈에 무관하게 프리 얼라인시킬 수 있는 웨이퍼 경화 시스템.
  11. 웨이퍼 경화 시스템에 있어서,
    SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈;
    길이 방향의 제 1 측면에 상기 웨이퍼 로드/언로드 포트 모듈이 제공되며, 로봇을 구비한 이송 챔버;
    상기 이송 챔버의 제 3 측면에 제공되는 일체형 로더/언로더 챔버;
    상기 이송 챔버의 상기 제 1 측면과 대향하는 제 2 측면에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버;
    상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및
    상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치
    를 포함하되,
    상기 로더/언로더 챔버는 상기 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 프리 얼라이너를 구비하고;
    상기 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더/언로더 챔버 내로 이송시키고, 상기 하나 이상의 프로세서 챔버에서 경화 처리된 상기 웨이퍼를 상기 로더/언로더 챔버 내로 이송시킨 후 상기 로더/언로더 챔버 내에서 프리 얼라인된 상기 웨이퍼를 상기 언로더 내로 이송시키는
    웨이퍼 경화 시스템.
  12. 제 11항에 있어서,
    상기 웨이퍼 경화 시스템은 상기 이송 챔버의 제 4 측면에 제공되는 하나 이상의 더미 웨이퍼 경화 시스템을 추가로 포함하고,
    상기 하나 이상의 더미 웨이퍼 경화 시스템은 각각 더미 로더/언로더, 더미 이송 챔버, 더미 프로세서 챔버; 및 더미 배기 챔버로 구성되는
    웨이퍼 경화 시스템.
  13. 제 11항에 있어서,
    상기 프리 얼라이너는 진공 클러스터 통합 시스템을 포함한 구성을 가지며, 상기 웨이퍼를 그 사이즈에 무관하게 프리 얼라인시킬 수 있는 웨이퍼 경화 시스템.
  14. 제 8항 내지 제 13항 중 어느 한 항에 있어서,
    상기 웨이퍼는 상기 경화된 SOD 절연막의 상부를 보호하기 위해 상기 SOD 절연막 상에 형성된 산화막 또는 질화막을 구비하고,
    상기 웨이퍼 경화 장치는 UV광을 조사하여 상기 산화막 또는 상기 질화막을 경화시키는
    웨이퍼 경화 시스템.
  15. 제 8항 내지 제 13항 중 어느 한 항에 있어서,
    상기 웨이퍼 경화 장치는 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 상기 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치;
    상기 하나 이상의 조사장치를 각각 지지하는 홀더;
    상기 홀더가 장착되는 상부 커버;
    상기 홀더를 수용하는 하부 커버; 및
    상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재
    를 포함하는 웨이퍼 경화 시스템.
  16. 제 15항에 있어서,
    상기 하나 이상의 조사장치는 각각 엑시머 UV 조사장치로 구현되고, 상기 소정 범위 내의 파장은 100 내지 352nm의 범위를 갖는 웨이퍼 경화 시스템.
  17. 제 15항에 있어서,
    상기 웨이퍼 상에는 SOD 절연막 또는 SOH 절연막이 형성되고,
    상기 SOD 절연막 재료로는 PHPS(Per Hydro Poly Silazane)가 사용되고, 상기 SOH 절연막의 재료로는 규소 및 탄소가 사용되며,
    상기 하나 이상의 조사장치는 각각 172nm 파장의 UV광을 방출하여 조사하는 웨이퍼 경화 시스템.
  18. 제 15항에 있어서,
    상기 조사된 UV광이 상기 프로세서 챔버 내의 산소(O2)와 반응하여 오존(O3) 및 활성 산소를 생성하고,
    상기 생성된 활성 산소는 상기 웨이퍼의 상부 표면으로 침투하여 상기 웨이퍼 상에 형성된 상기 SOD 절연막 또는 상기 SOH 절연막을 경화시키는
    웨이퍼 경화 시스템.
  19. 제 18항에 있어서,
    상기 생성된 오존(O3)은 상기 상부 커버 내에 제공되는 공급관 및 상기 상부 커버와 상기 하나 이상의 조사장치 사이에 형성된 하나 이상의 슬릿을 통과하여 상기 프로세서 챔버 내로 공급되는 퍼지 가스에 의해 상기 프로세서 챔버의 외부로 배출되는 웨이퍼 경화 시스템.
  20. 제 15항에 있어서,
    상기 상부 커버 및 상기 하부 커버는 하나의 일체형 커버로 구현되는 웨이퍼 경화 시스템.
  21. 제 20항에 있어서,
    상기 웨이퍼 경화 시스템은 상기 하부 커버의 상부 또는 상기 하나의 일체형 커버의 하부에 윈도우 글래스를 추가로 포함하는 웨이퍼 경화 시스템.
KR1020190175983A 2018-12-28 2019-12-27 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템 KR102330986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180171645 2018-12-28
KR1020180171645 2018-12-28

Publications (2)

Publication Number Publication Date
KR20200083309A true KR20200083309A (ko) 2020-07-08
KR102330986B1 KR102330986B1 (ko) 2021-11-25

Family

ID=71601012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175983A KR102330986B1 (ko) 2018-12-28 2019-12-27 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템

Country Status (1)

Country Link
KR (1) KR102330986B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011937A (ko) 2007-07-27 2009-02-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20100063093A (ko) * 2007-09-13 2010-06-10 도쿄엘렉트론가부시키가이샤 유전체 막 경화 방법
KR20110078598A (ko) * 2009-12-31 2011-07-07 주식회사 디엠에스 2단의 냉매 유로를 포함하는 정전척의 온도제어장치
JP2018129413A (ja) * 2017-02-09 2018-08-16 ウシオ電機株式会社 光照射器および光照射装置
KR20180112633A (ko) * 2017-04-04 2018-10-12 주식회사 파인솔루션 전동실린더형 탑 리드 개폐 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011937A (ko) 2007-07-27 2009-02-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20100063093A (ko) * 2007-09-13 2010-06-10 도쿄엘렉트론가부시키가이샤 유전체 막 경화 방법
KR20110078598A (ko) * 2009-12-31 2011-07-07 주식회사 디엠에스 2단의 냉매 유로를 포함하는 정전척의 온도제어장치
JP2018129413A (ja) * 2017-02-09 2018-08-16 ウシオ電機株式会社 光照射器および光照射装置
KR20180112633A (ko) * 2017-04-04 2018-10-12 주식회사 파인솔루션 전동실린더형 탑 리드 개폐 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"반도체 나노 패터닝 구현 재료: Spin 코팅 Hardmask용 유기실리콘 및 고탄소 물질"(Polymer Science and Technology Vol. 20, No. 5, October 2009)

Also Published As

Publication number Publication date
KR102330986B1 (ko) 2021-11-25

Similar Documents

Publication Publication Date Title
US6897149B2 (en) Method of producing electronic device material
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US8211779B2 (en) Method for forming isolation layer in semiconductor device
US7396721B2 (en) Method of fabricating a semiconductor device
US9082822B2 (en) Method of manufacturing semiconductor device
CN111684566A (zh) 用于氮化硅薄膜的处理方法
KR100849573B1 (ko) 오가노실리케이트층의 증착방법
KR102166224B1 (ko) 반도체 장치의 제조 방법
JP2020522130A (ja) ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法
JP2006253634A (ja) 基板の処理方法、電子デバイスの製造方法及びプログラム
JP2007221058A (ja) 半導体装置の製造方法
JP2019075579A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
JP2023504353A (ja) 酸素ラジカル支援による誘電体膜の高密度化
TW202109618A (zh) 圖案化半導體裝置的方法
JPWO2005045916A1 (ja) 基板処理方法
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
US20100087041A1 (en) Semiconductor device fabrication method
KR102330986B1 (ko) 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
US7033960B1 (en) Multi-chamber deposition of silicon oxynitride film for patterning
TWI402916B (zh) 三層抗反射硬質遮罩
TWI758464B (zh) 含矽間隔物的選擇性形成
JP4586626B2 (ja) エッチング方法および半導体装置の製造方法
KR100762243B1 (ko) 반도체 소자의 제조방법
JP2001053072A (ja) Ｏ３−ｔｅｏｓ酸化膜蒸着方法及び蒸着装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant