KR20200082721A - 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법 - Google Patents

반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법 Download PDF

Info

Publication number
KR20200082721A
KR20200082721A KR1020180173582A KR20180173582A KR20200082721A KR 20200082721 A KR20200082721 A KR 20200082721A KR 1020180173582 A KR1020180173582 A KR 1020180173582A KR 20180173582 A KR20180173582 A KR 20180173582A KR 20200082721 A KR20200082721 A KR 20200082721A
Authority
KR
South Korea
Prior art keywords
cfu
liquid composition
semiconductor process
thiazolinone
equation
Prior art date
Application number
KR1020180173582A
Other languages
English (en)
Inventor
이형주
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020180173582A priority Critical patent/KR20200082721A/ko
Publication of KR20200082721A publication Critical patent/KR20200082721A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1409Abrasive particles per se
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법으로서, 미생물 번식이 최소화되어, 반도체 제조 및 가공 공정에 이용될 때, 물리적인 요소뿐만 아니라 화학적 요소에 의한 결함 발생도 최소화하여 반도체 표면의 디펙(defect) 수준을 고도의 수준으로 끌어올릴 수 있는 조성물을 제공하고자 한다. 구체적으로, 상기 반도체 공정용 액상 조성물은 유무기 입자, 티아졸리논(thiazolinone)계 화합물 및 용매를 포함하고, 하기 식 1에 의한 미생물 감소 지수가 4 이상이다.
[식 1]
미생물 감소 지수 = log(CFU0/CFUX)
상기 식 1에서, 상기 CFU0은 투입 미생물의 CFU/mL 값이고, 상기 CFUX는 상온에서 X일 방치 후 잔여 미생물의 CFU/mL 값이며, 상기 미생물은 E.coli, C.albicans 및 A.brasiliensis 중 적어도 하나를 포함하고, 상기 X는 1 내지 5의 정수이다.

Description

반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법{LIQUID COMPOSITION FOR SEMICONDUCTOR PROCESS AND POLISHING METHOD OF SUBSTRATE APPLYING THE SAME}
반도체 제조 및 가공 공정에 이용되는 액상 조성물 및 이를 적용한 기판의 연마방법에 관한 것으로, 특히, 매우 깨끗한 환경에서 정교한 처리가 요구되는 제조 및 가공 공정에 적용 가능한 액상 조성물과 이를 이용한 디펙이 감소된 기판의 연마방법에 관한 것이다.
최근, 반도체 소자가 대면적화, 미세화, 고밀도화됨에 따라, 패턴 형성 기술에 정교함이 요구되고 있다. 반도체 소자의 표면 구조는 매우 복잡하므로, 이를 연마, 패터닝 등의 공정을 통해 가공하는 과정에서 표면 스크래치 또는 이물 흡착 등, 소위, 디펙(defect)을 형성하지 않도록 하는 것이 매우 중요하다. 이러한 디펙(defect)을 야기하는 요소는 여러 가지가 있을 수 있다. 일 예로, 물리적인 스크래치를 유발하는 이물질이 있을 수 있고, 다른 예로, 물리적인 흡착 또는 화학적인 스크래치를 유발하는 미생물 등이 있을 수 있다. 최근, 반도체 기술 분야에서 요구되는 디펙(defect) 방지 수준은 매우 고도의 수준으로서, 웨이퍼 표면 상의 디펙(defect)이 실질적으로 영(zero)인 것을 목표로 한다. 이러한 디펙 수준은 실질적으로 구현하기 매우 어려우며, 이를 구현하기 위한 다방면의 연구가 진행되고 있는 실정이다.
국제공개번호 2017-200297
본 발명의 일 구현예는 미생물 번식 환경이 효과적으로 억제되어 반도체 공정에 적용 시, 우수한 디펙(defect) 저감 효과를 구현하는 액상 조성물과 이를 적용한 기판의 연마방법을 제공하고자 한다.
본 발명의 일 구현예에서, 유무기 입자, 티아졸리논(thiazolinone)계 화합물 및 용매를 포함하고, 하기 식 1에 의한 미생물 감소 지수가 4 이상인 반도체 공정용 액상 조성물을 제공한다.
[식 1]
미생물 감소 지수 = log(CFU0/CFUX)
상기 식 1에서, 상기 CFU0은 투입 미생물의 CFU/mL 값이고, 상기 CFUX는 상온에서 X일 방치한 후 잔여 미생물의 CFU/mL 값이며, 상기 미생물은 E.coli, C.albicansA.brasiliensis 중 적어도 하나를 포함하고, 상기 X는 1, 2, 3, 4, 5 또는 6이다.
본 발명의 다른 일 구현예에서, 위에서 설명한 반도체 공정용 액상 조성물을 적용하여 기판을 연마하는, 기판의 연마방법을 제공한다.
상기 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법은, 미생물 번식이 최소화된 조성물로서, 반도체 제조 및 가공 공정에 이용될 때, 물리적인 요소뿐만 아니라 화학적 요소에 의한 결함 발생도 최소화하여 반도체 표면의 디펙(defect) 수준을 고도의 수준으로 끌어올릴 수 있다.
도 1은 실시예 및 비교예 각각의 미생물 번식 정도를 나타낸 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예를 참조하면 명확해질 것이다 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현 가능하며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하기 위한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이고, 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 '포함'한다는 것은 특별한 기재가 없는 한, 다른 구성 요소를 더 포함할 수 있음을 의미한다.
본 명세서에서 ppm은 중량을 기준으로 한다.
본 명세서에서 하루는 약 24시간을 기준으로 한다.
본 발명의 일 구현예는 유무기 입자, 티아졸리논계 화합물 및 용매를 포함하고, 하기 식 1에 의한 미생물 감소 지수가 4 이상인 반도체 공정용 액상 조성물 (이하, '액상 조성물'로 지칭 가능함)을 제공한다.
[식 1]
미생물 감소 지수 = log(CFU0/CFUX)
상기 식 1에서, 상기 CFU0은 투입 미생물의 CFU/mL 값이고, 상기 CFUX는 상온에서 X일 방치 후 잔여 미생물의 CFU/mL 값이다.
본 명세서에서 'CFU/mL'는 미생물 집락형성능(Colony Forming Unit)을 지칭하는 것이다. 시료 내에 살아있는 미생물은 생장을 통해 집락을 형성하기 때문에, 이들 집락의 수를 세면 시료 내의 살아있는 미생물의 수를 측정하는 지표가 될 수 있다. 집락형성능을 통해 측정한 미생물의 수는 현미경 관찰 등으로 측정한 미생물의 수와는 차이가 있을 수 있다. 그 이유는, 현미경 관찰을 통해 측정된 미생물의 수는 살아있는 미생물과, 죽은 미생물의 구분 없이 총 미생물의 수를 측정하게 되지만, 집락형성능을 통해 측정한 미생물의 수는 살아있는 미생물의 수에 해당하기 때문이다.
이러한 집락형성능(CFU/mL)은 하기 일반식 1과 같이 성장한 미생물의 집락의 수를 희석배수로 나누고, 접종량(mL)으로 나누어 구하게 된다.
[일반식 1]
집락형성능(CFU/mL) = 집락의 수 x 1/희석배수 x 1/접종량(mL)
일 구현예에 따른, 상기 액상 조성물은 상기 식 1에 따른 미생물 감소 지수가 4 이상을 만족하는 것으로서, 예를 들어, 4 내지 15일 수 있고, 예를 들어, 4 내지 12일 수 있고, 예를 들어, 4 내지 10일 수 있고, 예를 들어, 4 내지 9일 수 있다. 상기 미생물 감소 지수가 상기 범위 내에서 크면 클수록, 투입 미생물 양에 비해 소정의 시간 경과 후 남아있는 잔여 미생물 양이 적다는 것을 의미한다.
일 구현예에 따른, 상기 액상 조성물은 상기 식 1의 log(CFU0/CFU4) 값이 log(CFU0/CFU1) 값보다 같거나 크고, 상기 식 1의 log(CFU0/CFU6) 값이 log(CFU0/CFU4) 값보다 같거나 클 수 있다. 상기 미생물 감소 지수가 이러한 경향성을 나타내도록 함으로써 상기 액상 조성물의 장기 안정성이 크게 향상될 수 있다.
상기 액상 조성물의 미생물 감소 지수는, 상기 액상 조성물에 포함되는 각 구성 성분들의 종류, 함량 및 혼합 과정 등이 종합적으로 영향을 주어 결정될 수 있다.
상기 미생물은 E.coli, C.albicansA.brasiliensis 중 적어도 하나일 수 있고, 이들을 2종 또는 3종 혼합한 혼합미생물일 수 있다.
E.coliEscherichia coli, 즉 대장균을 지칭하며, 살세균 특성의 지표로 적용된다.
C.albicansCandida albicans, 즉 칸디다 알비칸스를 의미하며, 불완전균류에 속하는 진균 중 1종으로, 효모류의 살진균 특성의 지표로 적용된다.
A.brasiliensisAgaricus brasiliensis, 즉 아가리쿠스 브라실리엔시스를 의미하며, 곰팡이 중 1종으로, 곰팡이류의 살진균 특성의 지표로 적용된다.
상기 미생물은 단독으로 또는 혼합하여 상기 미생물 감소지수 평가에 적용된다. 이때, 상기 미생물은 배지에서 성장시켜 일정한 콜로니수를 갖는 것이 적용되며, 이때 적용되는 배지는 상기한 미생물들을 배양하기에 적당한 일반적인 배지면 족하다.
상기 유무기 입자는 반도체 표면의 연마하거나 세정하는 등의 처리 역할을 할 수 있다. 구체적으로, 상기 유무기 입자는 실리콘 산화물 입자, 세리아 산화물 입자, 티탄 산화물 입자, 지르코늄 산화물 입자, 무기 복합 입자, 유무기 복합 입자 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다.
상기 무기 복합 입자는 전술한 유무기 성분이 적어도 2종 이상 혼합 형성된 입자일 수 있고, 예를 들어, 실리콘-세리아 산화물 입자일 수 있으나, 이에 한정되는 것은 아니다.
상기 유무기 복합 입자는 고분자 수지를 포함하는 코어(core); 및 상기 코어의 표면에 배치된 무기 성분을 포함하는 쉘(shell)로 이루어진 코어-쉘 입자일 수 있다. 예를 들어, 상기 코어의 고분자 수지는 폴리알킬(메타)아크릴레이트 수지, 폴리스티렌 수지 등을 포함할 수 있고, 상기 쉘은 실리콘 산화물 성분 또는 세리아 산화물 성분 등을 포함할 수 있다.
상기 유무기 입자는 상기 반도체 공정용 액상 조성물 중에 약 1.5중량% 내지 약 20중량%, 예를 들어, 약 5중량% 내지 약 16중량%, 예를 들어, 약 9중량% 내지 약 15중량%, 예를 들어, 약 10중량% 내지 약 13.5중량% 포함될 수 있다. 상기 범위의 함량을 통하여, 상기 유무기 입자는 상기 액상 조성물 내에 균일하게 분산되어 있을 수 있고, 상기 액상 조성물을 반도체 공정에 적용하는 경우 반도체 표면을 평평하게 구현하면서도, 상기 표면에 형성된 배선층의 신뢰성을 저하시키지 않을 수 있다.
상기 유무기 입자의 입도 분포에 있어서, 10% 누적 질량 입자 크기 분포 직경 D10이 약 40nm 내지 약 70nm 이고, 90% 누적 질량 입자 크기 분포 직경 D90이 약 100nm 내지 약 130nm일 수 있다. 구체적으로, 상기 D10이 약 50nm 내지 약 60nm이고, 상기 D90이 약 110nm 내지 약 120nm일 수 있다.
또한, 상기 유무기 입자의 입도 분포에 있어서, 50% 누적 질량 입자 크기 분포 직경 D50이 약 70nm 내지 100nm일 수 있고, 예를 들어, 약 80nm 내지 약 90nm일 수 있다.
또한, 상기 유무기 입자의 입도 분포에 있어서, D90/D50이 약 1.2 내지 약 1.5일 수 있고, D90/D10이 약 1.8 내지 약 2.4일 수 있고, D50/D10이 약 1.3 내지 약 1.8일 수 있다.
상기 유무기 입자의 입도 분포가 전술한 특징을 만족함으로써, 상기 반도체 공정용 액상 조성물의 디펙(defect) 방지 성능이 향상될 수 있으며, 미생물 서식 저지에도 유리할 수 있다.
상기 반도체 공정용 액상 조성물은 상기 티아졸리논계 화합물을 약 100ppm(0.01중량%) 초과, 약 1200ppm(0.12중량%) 이하의 함량으로 포함할 수 있고, 예를 들어, 약 150ppm(0.015중량%) 내지 약 1150ppm(0.115중량%), 예를 들어, 약 200ppm(0.02중량%) 내지 약 1000ppm(0.1중량%), 예를 들어, 약 500ppm(0.05중량%) 내지 약 1000ppm(0.1중량%)의 함량으로 포함할 수 있다. 상기 티아졸리논계 화합물이 상기 범위의 함량으로 사용됨으로써, 상기 반도체 공정용 액상 조성물의 미생물 감소 지수가 상기 범위로 구현되기 유리할 수 있다.
구체적으로, 상기 티아졸리논계 화합물은, 티아졸리논 또는 이의 유도체를 포함하는 화합물로서, 그 종류가 특별히 제한되지 아니하나, 예를 들어, 메틸이소티아졸리논 (MIT, Methylisothiazolinone), 클로로메틸이소티아졸리논 (CMIT, Chloromethylisothiazolinone), 벤즈이소티아졸리논 (BIT, Benzisothiazolinone), 옥틸이소티아졸리논 (OIT, Octylisothiazolinone), 디클로로옥틸이소티아졸리논 (DCOIT, Dichlorooctylisothiazolinone), 부틸벤즈이소티아졸리논 (BBIT, Butylbenzisothiazolinone) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 예를 들어, 상기 티아졸리논계 화합물은 벤즈이소티아졸리논을 포함할 수 있다. 이와 같은 종류의 티아졸리논계 화합물을 사용함으로써 목적하는 미생물 감소 지수를 확보하기에 유리할 수 있다.
상기 반도체 공정용 액상 조성물 중의 상기 티아졸리논계 화합물의 하기 식 2에 의한 화합물 감소율은 2% 미만일 수 있다.
[식 2]
화합물 감소율(%) = (D1-D2)/D1 X 100
상기 식 2에서, 상기 D1은 실온에서 측정한 상기 티아졸리논계 화합물의 함량이고, 상기 D2는 65℃에서 1일간 보관 후 측정한 상기 티아졸리논계 화합물의 함량이다.
구체적으로, 상기 반도체 공정용 액상 조성물 중의 상기 티아졸리논계 화합물의 하기 식 2에 의한 감소율은 1.9% 이하일 수 있고, 예를 들어, 1.5% 이하일 수 있다.
상기 티아졸리논계 화합물이 상기 조건의 감소율 범위를 만족하는 경우, 상기 액상 조성물과 우수한 상용성을 구현하여, 상기 액상 조성물 내에 포함된 성분들 중 상기 티아졸리논계 화합물 이외의 성분들과 상호 작용하여 전체적으로 미생물 번식 방지 성능을 구현하기에 유리할 수 있다.
상기 화합물은 상기 액상 조성물 내에서 이온화되거나 이온화되지 않은 형태로 존재할 수 있다. 따라서, 이온화되거나 이온화되지 않은 형태로 검출된 함량 전체를 위에서 설명한 화합물의 함량으로 취급한다.
상기 반도체 공정용 액상 조성물은 상기 유무기 입자의 분산매이자, 기타 성분의 용해 매질 역할을 하는 용매로서, 증류수 등의 수용성 용매 또는 파라핀 등의 지용성 용매를 포함할 수 있다.
상기 액상 조성물은 상기 용매를 79.88중량% 이상 포함할 수 있고, 예를 들어, 약 79.88중량% 내지 약 98.4중량%, 예를 들어, 약 83.9중량% 내지 약 94.9중량%, 예를 들어, 약 84.9중량% 내지 약 91중량% 포함할 수 있고, 약 86.4 내지 89.9 중량%로 포함할 수 있다.
상기 반도체 공정용 액상 조성물은 양쪽성 이온 화합물, 수용성 고분자, 유기산, 아졸계 화합물, 글라이콜계 화합물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 더 포함할 수 있다.
상기 양쪽성 이온 화합물은 이미노디아세트산(Imino Diacetic Acid; IDA), 니트릴로트리아세트산(Nitrilotriacetic acid), 옥사릴글리신(N-Oxalylglycine), 아세틸시스테인(acetylcysteine) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있으며, 이미노디아세트산인 것이 가장 바람직하나, 이에 한정되지 않는다.
상기 반도체 공정용 액상 조성물은 상기 유무기 입자 100 중량부에 대하여, 상기 양쪽성 이온 화합물을 0.1 내지 5 중량부, 예를 들어, 0.1 내지 3 중량부, 예를 들어, 0.1 내지 2 중량부로 더 포함할 수 있다.
상기 수용성 고분자는 폴리비닐피롤리돈, 폴리비닐알코올, 폴리에틸렌글리콜, 폴리메타크릴산 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있으며, 폴리비닐피롤리돈인 것이 가장 바람직하나, 이에 한정되지 않는다.
상기 수용성 고분자의 중량평균분자량(Mw)이 2,500 내지 100,000 달톤, 예를 들어, 3,000 내지 50,000 달톤일 수 있으며, 예를 들어, 3,500 내지 10,000 달톤일 때 적합하다.
상기 반도체 공정용 액상 조성물은 상기 유무기 입자 100 중량부에 대하여, 상기 수용성 고분자을 1 내지 50 중량부, 예를 들어, 1 내지 30 중량부로 더 포함할 수 있다.
상기 유기산은 아세트산, 포스폰산, 포름산, 벤조산, 니코틴산, 피콜리닉산, 알라닌, 글루탐산, 프탈산 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있으며, 예를 들어, 일 구현예에 따른 상기 반도체 공정용 액상 조성물은 아세트산 또는 포스폰산을 포함할 수 있다.
상기 반도체 공정용 액상 조성물은 상기 유무기 입자 100 중량부에 대하여, 상기 유기산을 1 내지 50 중량부, 예를 들어, 1 내지 40 중량부로 더 포함할 수 있다.
상기 아졸계 화합물은 벤조트리아졸(BTA), 5-메틸-1H-벤조트리아졸트리아졸, 3-아미노-1,2,4-트리아졸, 5-페닐-1H-테트라졸, 3-아미노-5-메틸-4H-1,2,4-트리아졸, 5-아미노테트라졸(ATA), 1,2,4-트리아졸, 톨리트리아졸 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있으며, 일 구현예에서, 상기 반도체 공정용 액상 조성물은 벤조트리아졸을 포함할 수 있다.
상기 글라이콜계 화합물은 폴리에틸렌글라이콜, 폴리프로필렌글라이콜 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있으며, 일 구현예에서, 상기 반도체 공정용 액상 조성물은 폴리에틸렌글라이콜을 포함할 수 있다.
또한, 상기 반도체 공정용 액상 조성물은 연마 조절제, pH 조절제 및 계면활성제를 더 포함할 수 있다.
상기 연마 조절제는 암모늄 화합물, 질산칼륨 또는 아미노산과 그의 염 등을 포함할 수 있으나, 이에 한정되지 않는다. 이러한 화합물은 반도체 공정 중, 특히 연마 공정 중에 상기 유무기 입자가 웨이퍼 표면에 흡착되는 현상을 최소화하여 연마 선택성을 향상시키는 역할을 할 수 있다.
상기 액상 조성물인 연마 조절제를 포함하는 경우, 상기 유무기 입자 100 중량부에 대하여, 상기 연마 조절제를 약 5 내지 약 10 중량부, 예를 들어, 약 5 내지 약 9 중량부, 예를 들어, 약 7 내지 약 9 중량부로 더 포함할 수 있다.
상기 액상 조성물은 필요에 따라 pH 조절제를 포함할 수 있고, 상기 pH 조절제는 예를 들어, 수산화암모늄(NH4OH), 수산화칼륨(KOH), 수산화나트륨(NaOH), 테트라메틸아민하이드록사이드(TMAH), 테트라메틸아민(TMA) 및 이들의 조합으로 이루어진 군에서 선택되는 하나를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 액상 조성물은, 상기 유무기 입자가 상기 조성물 내에 잘 분산될 수 있도록 계면활성제를 더 포함할 수 있고, 예를 들어, 상기 계면활성제는 시트르산(citric acid, CA), 폴리아크릴산(polyacrylic acid, PAA) 또는 아크릴아마이드(acrylamide)와 아크릴산(acrylic acid)의 공중합체 등을 포함할 수 있다.
상기 반도체 공정용 액상 조성물은 전술한 종류의 성분들을 포함하고, 상기 식 1에 의한 미생물 감소 지수 특성을 통하여, 깨끗한 환경과 정교한 작업이 요구되는 반도체 제조 및 가공 공정에 적용되어 우수한 효과를 구현할 수 있다. 또한, 상기 액상 조성물 내에서 상기 식 2에 의한 티아졸리논계 화합물의 감소율이 상기 범위로 제어됨으로써 전술한 효과들을 얻기에 보다 유리할 수 있다.
본 발명의 다른 일 구현예는 반도체 공정용 액상 조성물을 적용하여 기판을 연마하는, 기판의 연마방법을 제공한다. 상기 반도체 공정용 액상 조성물은 위에서 설명한 액상 조성물에 해당하므로, 그 자세한 설명은 생략한다.
상기 기판은 반도체 공정에서 연마의 대상으로 적용되는 기판이라면 적용 가능하고, 구체적으로 구리 기판, 탄탈륨 기판, 실리콘 기판, 또는 유리 기판이 적용될 수 있다. 상기 기판들은 그 표현에 산화막 또는 전기전도성막이 형성된 것일 수 있고, 형성되지 않은 것일 수도 있다. 그 표면에 전기전도성막이 형성된 상기 기판은 상기 전기전도성막이 미리 정해진 배선패턴의 형태를 갖는 것일 수 있다.
상기 기판의 연마방법은, 상기 기판인 피연마물을 고정하는 유지판과 상기 유지판을 지지하는 연마헤드, 그리고 연마패드가 위치하는 연마테이블을 구비하는 준비단계; 그리고 위에서 설명한 반도체 공정용 액상 조성물이 공급된 상기 연마패드에 상기 피연마물을 미리 정해진 압력으로 가압하며 상기 피연마물의 표면을 연마하여 연마된 기판을 제조하는 연마단계;를 포함한다.
상기 연마는 상기 피연마물을 기준으로 상기 연마패드의 상대위치가 미리 정해진 방향과 속도로 이동되도록 하는 과정으로 진행될 수 있다.
상기 기판의 연마방법을 적용하면 위에서 설명한 반도체 공정용 액상 조성물을 적용하여 연마되는 기판의 결함이 보다 적게, 실질적으로 없도록 할 수 있으며, 특히 반도체 공정용 액상 조성물 내에 존재하는 미생물에 의해 발생하는 액상 조성물 자체 또는 연마패드의 오염에서 기인하는 연마된 기판의 디펙을 현저히 감소시킬 수 있다. 구체적으로, 상기 연마된 기판은 연마된 기판에서 디펙이 10 개 이하일 수 있고, 5개 이하일 수 있으며, 0 내지 5개일 수 있다.
이하에서는 본 발명의 구체적인 실시예를 제시한다. 다만, 하기에 기재된 실시예는 본 발명을 구체적으로 설명하기 위한 일 예시에 불과하며, 이로 인해 본 발명이 제한 해석되어서는 아니 된다. 이하에서, ppm은 중량을 기준으로 평가한 함량이다.
<실시예 및 비교예>
실시예 1
실리콘 산화물 입자 3중량%, 아세트산 0.5중량%, 포스폰산 0.5중량%, 벤즈이소티아졸리논(BIT, Benzisothiazolinone) 500ppm 및 폴리에틸렌글라이콜 0.5중량%를 포함하고, 잔여 함량의 증류수를 포함하는 반도체 공정용 액상 조성물을 제조하였다.
실시예 2
벤즈이소티아졸리논(BIT, Benzisothiazolinone) 1,000ppm 을 포함하는 것을 제외하고, 상기 실시예 1과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
실시예 3
실리콘 산화물 입자 5중량%, 아세트산 0.5중량% 및 벤즈이소티아졸리논(BIT, Benzisothiazolinone) 500ppm 을 포함하고, 잔여 함량의 증류수를 포함하는 반도체 공정용 액상 조성물을 제조하였다.
실시예 4
벤즈이소티아졸리논(BIT, Benzisothiazolinone) 1,000ppm 을 포함하는 것을 제외하고, 상기 실시예 3과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
비교예 1
벤즈이소티아졸리논(BIT, Benzisothiazolinone)을 포함하지 않는 것을 제외하고, 상기 실시예 1과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
비교예 2
벤즈이소티아졸리논 (BIT, Benzisothiazolinone) 100ppm 을 포함하는 것을 제외하고, 상기 실시예 1과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
비교예 3
벤즈이소티아졸리논(BIT, Benzisothiazolinone)을 포함하지 않는 것을 제외하고, 상기 실시예 3과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
비교예 4
벤즈이소티아졸리논 (BIT, Benzisothiazolinone) 100ppm 중량%를 포함하는 것을 제외하고, 상기 실시예 3과 동일한 방법으로 반도체 공정용 액상 조성물을 제조하였다.
<평가>
실험예 1: 티아졸리논계 화합물과 액상 조성물의 상용성 평가
상기 실시예 및 비교예 각각의 액상 조성물에 대하여, 실온에서 측정한 벤즈티아졸리논 함량을 D1으로 하고, 65℃에서 1일 보관 후 측정한 벤즈티아졸리논의 함량을 D2로 하여, 하기 식 2에 따른 티아졸리논계 화합물의 감소율을 도출하여 상용성을 평가하였다. 그 결과는 하기 표 1에 기재한 바와 같다.
[식 2]
화합물 감소율(%) = (D1-D2)/D1 X 100
실험예 2: 미생물 번식 저지 성능 평가
세균 E.coli외 7종, 효모 C.albicans 및 곰팡이 A.brasiliensis를 포함하는 미생물 시험 균주를 각각의 실시예 및 비교예 액상 조성물에 106 CFU/mL(=CFU0) 농도로 투입 한 후 X일 경화 후의 CFU(=CFUX)를 도출하였다. 상기 세균, 효모, 곰팡이는 각각 균주에 일반적으로 적용되는 배지에서 성장시킨 것을 적용했다. 이어서, 하기 식 1에 의하여 X=1, 4, 6인 각각의 경우의 미생물 감소 지수를 도출하였고, 그 결과는 하기 표 1에 기재된 바와 같다.
[식 1]
미생물 감소 지수 = log(CFU0/ CFUX)
화합물 감소율[%] 미생물 감소 지수
X=1 X=4 X=6
실시예 1 1.9 4.0 5.1 5.9
실시예 2 1.5 5.1 5.4 8.4
실시예 3 0.2 5.7 6.1 8.5
실시예 4 0.1 7.4 8.4 10.2
비교예 1 - 3 2.8 2.1
비교예 2 2.0 3.9 3.5 3.1
비교예 3 - 3.6 3.2 2.6
비교예 4 0.5 3.8 3.3 2.9
도 1의 (A) 내지 (H)는 각각, 상기 실시예 1 내지 4 및 상기 비교예 1 내지 4의 미생물 번식 정도를 실험한 사진을 나타낸 것이다. 구체적으로, 도 1의 (a)는 X=0일 때의 사진이고, 도 1의 (b) 내지 (d)는 각각 X=1, 4 및 6일 때의 사진을 나타낸 것이다. 상기 표 1 및 도 1을 참조할 때, 상기 실시예 1 내지 4의 액상 조성물이 상기 비교예 1 내지 4의 액상 조성물에 비하여 보존 안정성이 우수한 것을 확인할 수 있다.
실험예 3: 웨이퍼 연마 성능의 평가
상기 실시예 및 비교예에 따른 액상 조성물의 연마 성능을 평가하기 위하여, 두께가 약 5,000Å 인 Electroplating 구리 웨이퍼, 두께가 약 2,000Å 인 탄탈륨 웨이퍼 및 두께가 약 20,000Å 인 실리콘 산화막 웨이퍼 각각에 대하여, 제조 후 6일 이상 경과한 상기 액상 조성물을 연마 패드 상에 투입하면서 연마를 수행하였다. 구체적으로, 평가 전 웨이퍼 표면의 산화 절연층을 제거하기 위해 0.01 M의 질산에 10분 동안 담근 후 연마를 진행하였다. 또한, 0.5 wt% 의 과수(H2O2)를 각각의 액상 조성물과 동시에 투입하면서, 60초 동안 압력 1.55 psi, 캐리어 속도 63 rpm, 플레이튼 속도 57 rpm, 슬러리 유속 300 ml/min 의 조건으로 연마를 수행하였다.
상기 연마공정이 진행된 후의 각 웨이퍼의 디펙(defect) 수준을 평가하여, 하기 기준에 따라 연마 성능을 평가하였다. 상기 디펙 수준은 디펙 측정 장비(제조사: Tenkor 사, 모델명: XP+)를 사용하여 측정하였다.
[평가 기준]
◎: 디펙(defect) 0~5개
○: 디펙 5개 초과, 10개 이하
△: 디펙 10개 초과, 20개 이하
X: 디펙 20개 초과
구리 웨이퍼 탄탈륨 웨이퍼 실리콘 산화막 웨이퍼
실시예 1
실시예 2
비교예 1 X X X
비교예 2 X
상기 표 1 및 표 2를 참조할 때, 상기 식 1에 의한 미생물 감소 지수가 4 이상인 실시예 1 내지 2의 액상 조성물의 경우에는 반도체 공정 중의 연마 공정에 적용되어 우수한 디펙 저감 성능을 구현함을 알 수 있었다. 다만, 상기 식 1에 의한 미생물 감소 지수가 4 미만인 비교예 1 내지 2의 액상 조성물의 경우에는 디펙 저감 성능이 상기 실시예 1 및 2의 액상 조성물에 비하여 현저히 저하됨을 알 수 있었다. 한편, 상기 실시예 1 및 2의 액상 조성물은 상기 식 2에 의한 티아졸리논계 화합물의 감소율이 2% 미만인 조건을 만족하는 것으로서, 이 조건을 충족하지 못하는 상기 비교예 1 및 2의 액상 조성물과 비교할 때, 티아졸리논계 화합물과의 우수한 상용성을 바탕으로 향상된 미생물 번식 방지 성능 및 연마 성능을 구현함을 알 수 있었다.

Claims (12)

  1. 유무기 입자, 티아졸리논(thiazolinone)계 화합물 및 용매를 포함하고,
    하기 식 1에 의한 미생물 감소 지수가 4 이상인 반도체 공정용 액상 조성물:
    [식 1]
    미생물 감소 지수 = log(CFU0/CFUX)
    상기 식 1에서, 상기 CFU0은 투입 미생물의 CFU/mL 값이고, 상기 CFUX는 상온에서 X일 방치한 후 잔여 미생물의 CFU/mL 값이며, 상기 미생물은 E.coli, C.albicans A.brasiliensis 중 적어도 하나를 포함하고, 상기 X는 1, 2, 3, 4, 5 또는 6이다.
  2. 제1항에 있어서,
    상기 식 1의 log(CFU0/CFU4) 값은 log(CFU0/CFU1) 값보다 같거나 크고, 상기 식 1의 log(CFU0/CFU6) 값은 log(CFU0/CFU4) 값보다 같거나 큰, 반도체 공정용 액상 조성물.
  3. 제1항에 있어서,
    상기 미생물 감소 지수가 4 내지 15인, 반도체 공정용 액상 조성물.
  4. 제1항에 있어서,
    상기 티아졸리논계 화합물이 100ppm 초과, 1200ppm 이하의 함량으로 포함되는, 반도체 공정용 액상 조성물.
  5. 제1항에 있어서,
    상기 티아졸리논계 화합물은, 메틸이소티아졸리논 (MIT, Methylisothiazolinone), 클로로메틸이소티아졸리논 (CMIT, Chloromethylisothiazolinone), 벤즈이소티아졸리논 (BIT, Benzisothiazolinone), 옥틸이소티아졸리논 (OIT, Octylisothiazolinone), 디클로로옥틸이소티아졸리논 (DCOIT, Dichlorooctylisothiazolinone), 부틸벤즈이소티아졸리논 (BBIT, Butylbenzisothiazolinone) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함하는, 반도체 공정용 액상 조성물.
  6. 제1항에 있어서,
    상기 유무기 입자는 실리콘 산화물 입자, 세리아 산화물 입자, 티탄 산화물 입자, 지르코늄 산화물 입자 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함하는, 반도체 공정용 액상 조성물.
  7. 제1항에 있어서,
    상기 용매가 79.88중량% 이상 포함되는, 반도체 공정용 액상 조성물.
  8. 제1항에 있어서,
    양쪽성 이온 화합물, 수용성 고분자, 아졸계 화합물, 글라이콜계 화합물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함하는, 반도체 공정용 액상 조성물.
  9. 제1항에 있어서,
    유기산을 더 포함하는, 반도체 공정용 액상 조성물.
  10. 제1항에 있어서,
    상기 반도체 공정용 액상 조성물 중의 상기 티아졸리논계 화합물의 하기 식 2에 의한 화합물 감소율이 2% 미만인 반도체 공정용 액상 조성물:
    [식 2]
    화합물 감소율(%) = (D1-D2)/D1 X 100
    상기 식 2에서, 상기 D1은 실온에서 측정한 상기 티아졸리논계 화합물의 함량이고, 상기 D2는 65℃에서 1일간 보관 후 측정한 상기 티아졸리논계 화합물의 함량이다.
  11. 제1항에 있어서,
    상기 유무기 입자의 입도 분포에 있어서, 10% 누적 질량 입자 크기 분포 직경 D10이 40 내지 70nm 이고, 90% 누적 질량 입자 크기 분포 직경 D90이 100 내지 130 nm인, 반도체 공정용 액상 조성물.
  12. 제1항의 반도체 공정용 액상 조성물을 적용하여 기판을 연마하는, 기판의 연마방법.
KR1020180173582A 2018-12-31 2018-12-31 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법 KR20200082721A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173582A KR20200082721A (ko) 2018-12-31 2018-12-31 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173582A KR20200082721A (ko) 2018-12-31 2018-12-31 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210012375A Division KR20210014185A (ko) 2021-01-28 2021-01-28 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법

Publications (1)

Publication Number Publication Date
KR20200082721A true KR20200082721A (ko) 2020-07-08

Family

ID=71601315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173582A KR20200082721A (ko) 2018-12-31 2018-12-31 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법

Country Status (1)

Country Link
KR (1) KR20200082721A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017200297A (ja) 2016-04-26 2017-11-02 株式会社東芝 監視制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017200297A (ja) 2016-04-26 2017-11-02 株式会社東芝 監視制御装置

Similar Documents

Publication Publication Date Title
CN106085245B (zh) 低凹陷的铜化学机械抛光
KR101202720B1 (ko) 화학적 기계적 연마용 수계 슬러리 조성물 및 화학적 기계적 연마 방법
KR101062618B1 (ko) 연마용 조성물 및 이를 이용한 연마방법
EP2075824A1 (en) Polishing composition
JP6817186B2 (ja) 化学機械研磨(cmp)組成物
DE102007059608A1 (de) Rutheniumbarriere-Polieraufschlämmung
TW201217506A (en) Aqueous polishing compositions containing N-substituted diazenium dioxides and/or N&#39;-hydroxy-diazenium oxide salts
DE102005016554A1 (de) Polierlösung für Barrieren
DE102007004881A1 (de) Mehrkomponenten-Barrierepolierlösung
TW200907037A (en) Polymeric barrier removal polishing slurry
JP6810399B2 (ja) N−ビニル−ホモポリマーおよびn−ビニルコポリマーからなる群から選択される1種または複数のポリマーを含む化学機械研磨組成物
KR101465604B1 (ko) 구리 배리어층 연마용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR20200082721A (ko) 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법
KR20150048796A (ko) 플라티늄과 루테늄 물질의 선택적인 연마를 위한 조성물 및 방법
KR20210014185A (ko) 반도체 공정용 액상 조성물 및 이를 적용한 기판의 연마방법
KR20190060226A (ko) Cmp용 슬러리 조성물
US11180679B1 (en) Composition for semiconductor processing and method for polishing substrate using the same
CN113528085B (zh) 用于半导体工艺的液体组合物以及基板的研磨方法
KR102426915B1 (ko) 화학 기계적 연마용 슬러리 조성물, 저유전율막의 화학 기계적 연마 방법 및 반도체 소자의 제조방법
KR101206075B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용하여 반도체 소자를 제조하는 방법
TW202140738A (zh) 用於半導體處理之液體以及使用其拋光基底之方法
KR20200021520A (ko) 연마 방법 및 연마액
KR20170030143A (ko) 구리 연마용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR102077618B1 (ko) 금속-패시베이션화 cmp 조성물 및 방법
JP2011108811A (ja) 研磨剤、研磨剤セットおよび研磨方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination