KR20200081266A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20200081266A
KR20200081266A KR1020190172670A KR20190172670A KR20200081266A KR 20200081266 A KR20200081266 A KR 20200081266A KR 1020190172670 A KR1020190172670 A KR 1020190172670A KR 20190172670 A KR20190172670 A KR 20190172670A KR 20200081266 A KR20200081266 A KR 20200081266A
Authority
KR
South Korea
Prior art keywords
bonding
sheet
junction
substrate
semiconductor device
Prior art date
Application number
KR1020190172670A
Other languages
English (en)
Inventor
료타 미타
도모아키 이치카와
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20200081266A publication Critical patent/KR20200081266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

소결성 입자 함유의 접합용 재료를 사용하여 접합되는 개소를 갖는 반도체 장치의 제조 방법에 있어서, 미소 영역에 대해서도 접합용 재료의 공급을 효율적으로 정확하게 행하는데 적합한 방법을 제공한다.
본 발명의 반도체 장치 제조 방법은, 전사 공정과 임시 고정 공정과 접합 공정을 포함한다. 전사 공정에서는, 시트체 X에 있어서의 소결성 입자 함유의 접합용 시트(10)의 측을 반도체 소자 모듈(20)에 있어서의 접합 대상부(21)에 대하여 접합한 후, 접합용 시트(10)에 있어서 접합 대상부(21)에 압착된 개소를 접합용 재료층(11)으로서 당해 접합 대상부(21) 상에 남기고 또한 다른 개소를 기재 B에 수반시키면서, 기재 B의 박리를 행한다. 임시 고정 공정에서는, 접합용 재료층(11)을 구비하는 접합 대상부(21)를 그 접합용 재료층(11)을 통해 기판에 임시 고정한다. 접합 공정에서는, 임시 고정된 접합 대상부(21)와 기판 사이에 개재하는 접합용 재료층(11)으로부터, 가열 과정을 거쳐서 접합층을 형성하고, 접합 대상부(21)를 기판에 접합한다.

Description

반도체 장치 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 소위 마이크로 LED 등 반도체 소자를 구비하는 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 장치의 제조에 있어서, 리드 프레임이나 절연 회로 기판 등 지지 기판에 대하여, 반도체 칩을 지지 기판측과의 전기적 접속을 취하면서 다이 본딩하기 위한 방법으로서, 지지 기판과 칩 사이에 Au-Si 공정 합금층을 형성하여 접합 상태를 실현하는 방법이나, 접합재로서 땜납이나 도전성 입자 함유 수지를 이용하는 방법이, 알려져 있다.
한편, 전력의 공급 제어를 담당하는 파워 반도체 장치의 보급이 근년에는 현저하다. 파워 반도체 장치는, 동작 시의 통전량이 큰 것에 기인하여 발열량이 큰 경우가 많다. 그 때문에, 파워 반도체 장치 제조에 있어서는, 반도체 칩을 지지 기판측과의 전기적 접속을 취하면서 지지 기판에 다이 본딩하는 방법에 대해서, 고온 동작 시에도 신뢰성이 높은 접합 상태를 실현 가능한 것이 요구된다. 반도체 재료로서 SiC나 GaN이 채용되어서 고온 동작화가 도모된 파워 반도체 장치에 있어서는 특히, 그러한 요구가 강하다. 그리고, 그러한 요구에 따르기 위해, 전기적 접속을 수반하는 다이 본딩 방법으로서, 소결성 입자와 용제 등을 함유하는 소결성 입자 함유의 페이스트재를 사용하는 기술이 제안되어 있다.
소결성 입자 함유 페이스트재가 사용되어 행하여지는, 반도체 장치 제조 과정에 있어서의 접합 프로세스에서는, 먼저, 지지 기판에 있어서의 칩 접합 예정 개소, 또는, 거기에 접합되게 되는 반도체 칩의 접합 예정면에 대하여 소결성 입자 함유 페이스트재가 도포된다. 이어서, 지지 기판의 칩 접합 예정 개소에 대하여, 반도체 칩이, 소결성 입자 함유 페이스트재를 통해 소정의 온도·하중 조건에서 적재된다. 그 후, 지지 기판과 그 위의 반도체 칩 사이에 있어서 소결성 입자 함유 페이스트재 중의 용제의 휘발 등이 발생하고 또한 소결성 입자 간에서 접합이 진행하도록, 소정의 온도·가압 조건에서의 가열 공정이 행하여진다. 이에 의해, 지지 기판과 반도체 칩 사이에 접합층이 형성되어, 지지 기판에 대하여 반도체 칩이 전기적으로 접속되면서 기계적으로 접합되게 된다. 이러한 기술은, 예를 들어 하기의 특허문헌 1, 2에 기재되어 있다.
일본 특허 공개 제2013-039580호 공보 일본 특허 공개 제2014-111800호 공보
소결성 입자 함유 페이스트재가 사용되어 행하여지는 상술한 바와 같은 접합 프로세스에서는, 소결성 입자 함유 페이스트재가 접합 예정 개소마다 도포된다. 그러나, 이러한 방법은 효율적이지 않다.
또한, 소결성 입자 함유 페이스트재가 사용되어 행하여지는 상술한 바와 같은 접합 프로세스에서는, 접합 예정 개소에 대하여 정확하게 소결성 입자 함유 페이스트재를 도포할 수 없는 경우가 있고, 그 결과, 접합 대상물 간에서의 페이스트재의 비어져 나옴이나, 비어져 나온 페이스트재의 소위 돌아 들어감이 발생하는 경우가 있다. 접합 대상물 간에서 비어져 나온 소결성 입자 함유 페이스트재는, 비어져 나온 개소에서 건조된 후, 프로세스 중에 당해 개소로부터 벗어나 제조 목적물인 반도체 장치의 다른 개소에 충돌하여 당해 장치의 품질을 손상시키는 경우가 있다. 돌아 들어감이 발생한 소결성 입자 함유 페이스트재의 소결은, 제조 목적물인 반도체 장치에 있어서의 단락의 원인이 될 수 있다. 소결성 입자 함유 페이스트재를 사용하여 접합되는 개소를 수반하는 반도체 장치 제조 과정에 있어서, 접합 예정 개소가 작아질수록, 즉, 접합 예정 개소에 대하여 정확하게 소결성 입자 함유 페이스트재를 도포하는 것이 곤란해질수록, 이들 문제는 현저해지는 경향이 있다.
본 발명은, 소결성 입자 함유의 접합용 재료에 관한 이상과 같은 사정을 기초로 생각해 낸 것으로서, 그 목적은, 소결성 입자 함유의 접합용 재료를 사용하여 접합되는 개소를 갖는 반도체 장치의 제조 방법에 있어서, 미소 영역에 대해서도 접합용 재료의 공급을 효율적으로 정확하게 행하기에 적합한 방법을 제공하는 데 있다.
본 발명에 의해 제공되는 반도체 장치 제조 방법은, 이하와 같은 전사 공정, 임시 고정 공정 및 접합 공정을 포함하고, 마이크로 LED 등 미소한 반도체 소자를 구비하는 반도체 장치를 제조하기에 적합한 것이다.
전사 공정에서는, 먼저, 소결성 입자 함유의 접합용 시트와 기재를 포함하는 적층 구조를 갖는 시트체에 있어서의 접합용 시트(접합용 재료)의 측을, 이격한 적어도 둘의 접합 대상부를 갖는 반도체 소자 또는 반도체 소자 모듈에 있어서의 적어도 둘의 접합 대상부에 대하여 접합한다. 접합용 시트는, 도전성 금속 함유의 소결성 입자와 바인더 성분을 적어도 함유하는 시트상의 소결 접합용 조성물(소결 접합용 시트)이어도 되고, 도전성 금속 함유의 소결성 입자를 적어도 일부에 포함하는 도전성 입자와 수지 성분을 적어도 함유하는 시트상의 접착제(접착 시트)여도 된다. 반도체 소자 모듈이란, 마이크로 LED 디스플레이용의 마이크로 LED 모듈 등, 복수의 반도체 소자가 일체화된 것을 말하는 것으로 한다. 반도체 소자 또는 반도체 소자 모듈에 있어서의 인접하는 접합 대상부의 이격 거리는, 예를 들어 1 내지 500㎛이다. 인접하는 접합 대상부에 있어서의 이격 방향의 길이는, 예를 들어 150㎛ 이하이다. 인접하는 접합 대상부의 이격 방향에 있어서, 접합 대상부의 배열 피치에 대한 각 접합 대상부의 길이의 비율은, 예를 들어 0.01 내지 1이다. 전사 공정에서는, 이어서, 접합용 시트에 있어서 접합 대상부에 압착된 개소를 접합용 재료층으로서 당해 접합 대상부 상에 남기고 또한 다른 개소를 시트체 기재에 수반시키면서, 기재의 박리를 행한다.
임시 고정 공정에서는, 접합용 재료층을 구비한 접합 대상부를 그 접합용 재료층을 통해 기판에 대하여 압착하여 임시 고정한다.
접합 공정에서는, 임시 고정된 접합 대상부와 기판 사이에 개재하는 접합용 재료층으로부터, 가열 과정을 거쳐서 접합층을 형성하고, 당해 접합 대상부를 기판에 대하여 접합한다. 예를 들어, 상술한 전사 공정에 있어서 소결 접합용 시트를 사용하는 경우에는, 이 접합 공정에서는 접합층으로서 소결층을 형성한다.
본 반도체 장치 제조 방법에 있어서의 전사 공정에서는, 상술한 바와 같이, 반도체 소자 또는 반도체 소자 모듈에 있어서의 적어도 둘의 접합 대상부에 대한, 시트체의 접합용 시트(접합용 재료)측에서의 접합과, 접합용 시트에 있어서 접합 대상부에 압착된 개소를 당해 접합 대상부 상에 남기고 또한 다른 개소를 기재에 수반시킨 시트체 기재의 박리가, 행하여진다. 이와 같은 구성은, 복수의 접합 대상부 각각으로의 접합용 재료의 공급을, 일괄하여 효율적으로 행하는데 적합하다.
게다가, 본 반도체 장치 제조 방법에 있어서의 전사 공정에서는, 접합용 시트(접합용 재료)에 있어서 접합 대상부에 압착된 개소가 당해 접합 대상부 상에 남겨져서 전사된다. 접합 대상부에 대한 접합용 재료의 압착 작용을 이용하는 이러한 공급 방법은, 접합 대상부에 대하여 접합용 재료를 정확하게 공급하기에 적합하다. 이러한 방법은, 접합 대상부가 미소한 영역이라도, 당해 접합 대상부에 접합용 재료를 정확하게 공급하기 쉽다.
이상과 같이, 본 발명에 관한 반도체 장치 제조 방법은, 미소 영역에 대해서도 접합용 재료의 공급을 효율적으로 정확하게 행하는데 적합하다. 접합 대상부에 대하여 접합용 재료를 정확하게 공급하기에 적합한 본 방법은, 접합 대상물 간에서의 접합용 재료의 비어져 나옴이나, 비어져 나온 접합용 재료의 돌아 들어감을, 방지·억제하기에 적합하다. 따라서, 본 방법은, 접합 개소를 갖는 반도체 장치를 수율 좋게 제조하기에 적합하다.
도 1은, 본 발명의 일 실시 형태에 관한 반도체 장치 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 2는, 도 1에 나타내는 공정 후에 이어지는 공정을 나타낸다.
도 1 및 도 2는, 본 발명의 일 실시 형태에 관한 반도체 장치 제조 방법을 나타낸다. 본 실시 형태의 반도체 장치 제조 방법은, 마이크로 LED 등 미소한 반도체 소자를 구비하는 반도체 장치를 소정의 접합 프로세스를 거쳐서 제조하는 방법이며, 이하와 같은 준비 공정, 전사 공정, 임시 고정 공정 및 접합 공정을 포함한다.
준비 공정에서는, 도 1의 (a)에 도시하는 바와 같이, 시트체 X 및 반도체 소자 모듈(20)이 준비된다. 시트체 X는, 기재 B와 접합용 시트(10)를 포함하는 적층 구조를 갖는다. 기재 B는, 예를 들어 플라스틱 필름이다. 접합용 시트(10)는, 도전성 금속 함유의 소결성 입자와 바인더 성분을 적어도 포함하는 시트상의 소결 접합용 조성물(소결 접합용 시트), 또는, 도전성 금속 함유의 소결성 입자를 적어도 일부에 포함하는 도전성 입자와 수지 성분을 적어도 함유하는 시트상의 접착제(접착 시트)이다. 반도체 소자 모듈(20)은, 본 실시 형태에서는, 반도체 소자인 복수의 마이크로 LED가 어레이상으로 배치되어 일체화되고 있는 모듈이며, 예를 들어 마이크로 LED 디스플레이용의 마이크로 LED 모듈이다. 반도체 소자 모듈(20)에 포함되는 각 반도체 소자는, 접합 예정 개소인 1 또는 2 이상의 접합 대상부(21)를 갖는다. 마이크로 LED에 있어서, 접합 대상부(21)는 외부 전극 또는 그것을 포함하는 볼록부이다. 인접하는 접합 대상부(21)의 이격 거리 D는, 예를 들어 1 내지 500㎛이고, 바람직하게는 1 내지 300㎛, 보다 바람직하게는 1 내지 200㎛이다. 인접하는 접합 대상부(21)에 있어서의 그 이격 방향의 길이 L은, 예를 들어 150㎛ 이하이고, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하, 보다 바람직하게는 30㎛ 이하이다. 길이 L은, 예를 들어 1㎛ 이상이다. 인접하는 접합 대상부(21)의 이격 방향에 있어서, 접합 대상부(21)의 배열 피치 P에 대한 각 접합 대상부(21)의 길이 L의 비율(L/P)은, 예를 들어 0.01 내지 1이다. 접합용 시트(10)를 이루는 접합용 재료에 대하여 후술하는 전사 공정에서의 손실(접합 대상부(21) 상에 전사되지 않는 부분)을 저감한다는 관점에서는, 배열 피치 P(=D+L)에 대한 길이 L의 비율(L/P)은, 바람직하게는 0.05 이상, 보다 바람직하게는 0.1 이상이다. 접합 대상부(21)의 길이 L에 대하여 상응하는 이격 거리 D를 확보하여, 접합용 시트(10)를 이루는 접합용 재료에 대하여 후술하는 전사 공정에서의 전사의 용이함을 확보한다는 관점에서는, 배열 피치 P(=D+L)에 대한 길이 L의 비율(L/P)은, 바람직하게는 0.7 이하, 보다 바람직하게는 0.5 이하이다.
전사 공정에서는, 먼저, 도 1의 (b)에 도시하는 바와 같이, 반도체 소자 모듈(20) 또는 그 반도체 소자에 있어서의 접합 대상부(21)에 대하여 시트체 X를 접합한다. 구체적으로는, 시트체 X의 접합용 시트(10)의 측을 복수의 접합 대상부(21)에 대하여 압착하여 접합한다. 접합을 위한 압박 수단으로서는, 예를 들어 압착 롤을 들 수 있다. 접합 온도는 예를 들어 실온으로부터 200℃까지의 범위에 있고, 접합을 위한 하중은 예를 들어 0.01 내지 10MPa이다.
전사 공정에서는, 이어서, 도 1의 (c)에 도시하는 바와 같이, 접합용 시트(10)에 있어서 접합 대상부(21)에 압착된 개소를 접합용 재료층(11)으로서 당해 접합 대상부(21) 상에 남기고 또한 다른 개소를 기재 B에 수반시키면서, 기재 B의 박리를 행한다. 본 공정에 있어서, 접합 대상부(21) 각각에 대하여 접합용 재료를 일괄적으로 공급할 수 있다.
접합용 시트(10)가 소결 접합용 시트인 경우, 접합용 시트(10)는, 상술한 바와 같이, 도전성 금속 함유의 소결성 입자와 바인더 성분을 적어도 포함하는 시트상의 소결 접합용 조성물이다.
접합용 시트(10)를 이루기 위한 소결 접합용 시트의 소결성 입자는, 도전성 금속 원소를 함유하여 소결 가능한 입자이다. 도전성 금속 원소로서는, 예를 들어 금, 은, 구리, 팔라듐, 주석 및 니켈을 들 수 있다. 이러한 소결성 입자의 구성 재료로서는, 예를 들어 금, 은, 구리, 팔라듐, 주석, 니켈, 및 이들의 군에서 선택되는 2종 이상의 금속의 합금을 들 수 있다. 소결성 입자의 구성 재료로서는, 산화은이나, 산화구리, 산화팔라듐, 산화주석 등의 금속 산화물도 들 수 있다. 또한, 소결성 입자는, 코어 셸 구조를 갖는 입자여도 된다. 예를 들어, 소결성 입자는, 구리를 주성분으로 하는 코어와, 금이나 은 등을 주성분으로 하고 또한 코어를 피복하는 셸을 갖는, 코어 셸 구조의 입자여도 된다. 본 실시 형태에 있어서, 소결성 입자는, 바람직하게는 은 입자, 구리 입자, 산화은 입자 및 산화구리 입자로 이루어지는 군에서 선택되는 적어도 1종을 포함한다. 이와 같은 구성은, 소결 접합용 시트를 사용하여 소결 접합되는 접합 대상물 간에 강고한 소결층을 형성하는 데 있어서 바람직하다. 또한, 형성되는 소결층에 있어서 높은 도전성 및 높은 열전도성을 실현한다는 관점에서는, 소결성 입자로서는 은 입자 및 구리 입자가 바람직하다. 게다가 내산화성의 관점에서는, 은 입자는 취급하기 쉬워서 바람직하다. 예를 들어, 은 도금을 갖는 구리 기판에의 반도체 소자 모듈의 소결 접합에 있어서, 소결성 입자로서 구리 입자를 포함하는 소결재를 사용하는 경우에는, 질소 분위기 하 등 불활성 환경 하에서 소결 프로세스를 행할 필요가 있지만, 은 입자가 소결성 입자를 이루는 소결재를 사용하는 경우에는, 공기 분위기 하라도 적절하게 소결 프로세스를 실행하는 것이 가능하다. 이상과 같은 소결성 입자는, 구상, 편평상, 바늘상, 플레이크상 등 각종 형상을 갖고 있어도 된다. 또한, 접합용 시트(10)는, 1종의 소결성 입자를 함유해도 되고, 2종류 이상의 소결성 입자를 함유해도 된다.
사용되는 소결성 입자의 평균 입경은, 접합용 시트(10)의 표면의 평탄성을 확보한다는 관점에서는, 바람직하게는 3000nm 이하, 보다 바람직하게는 1000nm 이하, 보다 바람직하게는 500nm 이하이다. 상기 소결 접합용 시트 내지 그것을 형성하기 위한 조성물에 있어서의 소결성 입자에 대하여 양호한 분산성을 실현한다는 관점에서는, 소결성 입자의 평균 입경은, 바람직하게는 1nm 이상, 보다 바람직하게는 10nm 이상, 보다 바람직하게는 50nm 이상이다. 소결성 입자의 평균 입경은, 주사형 전자 현미경(SEM)을 사용하여 행하는 관찰에 의해 계측하는 것이 가능하다.
소결 접합용 시트에 있어서의 소결성 입자의 함유 비율은, 신뢰성이 높은 소결 접합을 실현한다는 관점에서는, 바람직하게는 60 내지 99질량％, 보다 바람직하게는 65 내지 98질량％, 보다 바람직하게는 70 내지 97질량％이다.
접합용 시트(10)를 이루기 위한 소결 접합용 시트 중의 바인더 성분은, 본 실시 형태에서는, 고분자 바인더와 저분자 바인더를 적어도 포함하고, 가소제 등 다른 성분을 더 포함해도 된다.
소결 접합용 시트 중의 고분자 바인더는, 바람직하게는 열분해성 고분자 바인더이다. 열분해성 고분자 바인더는, 소결 접합용의 고온 가열 과정에서 열분해될 수 있는 바인더 성분이고, 당해 가열 과정 전까지에 있어서, 소결 접합용 시트의 시트 형상의 보유 지지에 기여하는 요소이다. 본 실시 형태에서는, 시트 형상 보유 지지 기능을 담보한다는 관점에서, 열분해성 고분자 바인더는 상온(23℃)에서 고형의 재료이다. 그러한 열분해성 고분자 바인더로서는, 예를 들어 폴리카르보네이트 수지 및 아크릴 수지를 들 수 있다. 소결 접합용 시트는, 고분자 바인더 내지 열분해성 고분자 바인더로서, 바람직하게는 폴리카르보네이트 수지 및/또는 아크릴 수지를 포함한다.
상기 폴리카르보네이트 수지로서는, 예를 들어 주쇄의 탄산에스테르기(-O-CO-O-) 사이에 벤젠환 등 방향족 화합물을 포함하지 않고 지방족 쇄로 이루어지는 지방족 폴리카르보네이트, 및 주쇄의 탄산에스테르기(-O-CO-O-) 사이에 방향족 화합물을 포함하는 방향족 폴리카르보네이트를 들 수 있다. 지방족 폴리카르보네이트로서는, 예를 들어 폴리에틸렌카르보네이트 및 폴리프로필렌카르보네이트를 들 수 있다. 방향족 폴리카르보네이트로서는, 주쇄에 비스페놀 A 구조를 포함하는 폴리카르보네이트를 들 수 있다.
상기 아크릴 수지로서는, 예를 들어 탄소수 4 내지 18의 직쇄상 또는 분지상의 알킬기를 갖는 아크릴산에스테르 및/또는 메타크릴산에스테르의 중합체를 들 수 있다. 이하에서는, 「(메트)아크릴」로써 「아크릴」 및/또는 「메타크릴」을 나타내고, 「(메트)아크릴레이트」로써 「아크릴레이트」 및/또는 「메타크릴레이트」를 나타낸다. 열분해성 고분자 바인더로서의 아크릴 수지를 이루기 위한 (메트)아크릴산에스테르의 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기 및 옥타데실기를 들 수 있다.
상기 아크릴 수지는, 상기 (메트)아크릴산에스테르 이외의 다른 모노머에서 유래되는 모노머 유닛을 포함하는 중합체여도 된다. 그러한 다른 모노머로서는, 예를 들어 카르복시기 함유 모노머, 산 무수물 모노머, 히드록시기 함유 모노머, 술폰산기 함유 모노머 및 인산기 함유 모노머를 들 수 있다. 구체적으로, 카르복시기 함유 모노머로서는, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 및 크로톤산을 들 수 있다. 산 무수물 모노머로서는, 예를 들어 무수 말레산이나 무수 이타콘산을 들 수 있다. 히드록시기 함유 모노머로서는, 예를 들어 (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, 및 (메트)아크릴산4-(히드록시메틸)시클로헥실메틸을 들 수 있다. 술폰산기 함유 모노머로서는, 예를 들어 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌술폰산을 들 수 있다. 인산기 함유 모노머로서는, 예를 들어 2-히드록시에틸아크릴로일포스페이트를 들 수 있다.
소결 접합용 시트에 포함되는 고분자 바인더 내지 열분해성 고분자 바인더의 중량 평균 분자량은, 바람직하게는 10000 이상이다. 열분해성 고분자 바인더의 중량 평균 분자량은, 겔·투과·크로마토그래피(GPC)에 의해 측정하여 폴리스티렌 환산에 의해 산출되는 값으로 한다.
소결 접합용 시트에 포함되는 고분자 바인더 내지 열분해성 고분자 바인더의 함유 비율은, 상술한 시트 형상 보유 지지 기능을 적절하게 발휘시킨다는 관점에서는, 바람직하게는 0.1 내지 20질량％, 보다 바람직하게는 0.5 내지 18질량％, 보다 바람직하게는 1 내지 15질량％이다.
소결 접합용 시트 중의 저분자 바인더는, 바람직하게는 저비점 바인더이다. 저비점 바인더는 열분해성 고분자 바인더 등 고분자 바인더의 열분해 개시 온도보다도 비점이 낮은 바인더 성분이다. 본 실시 형태에서는, 저비점 바인더는 동적 점탄성 측정 장치(상품명 「HAAKE MARS III」, Thermo Fisher Scientific사제)를 사용하여 측정되는 23℃에서의 점도가 1×105Pa·s 이하를 나타내는 액상 또는 반액상인 것으로 한다. 본 점도 측정에 있어서는, 지그로서 20mmφ의 패럴렐 플레이트를 사용하고, 플레이트 간 갭을 100㎛로 하고, 회전 전단에 있어서의 전단 속도를 1s-1로 한다.
상술한 저비점 바인더로서는, 예를 들어 테르펜 알코올류, 테르펜 알코올류를 제외하는 알코올류, 알킬렌글리콜알킬에테르류, 및 알킬렌글리콜알킬에테르류를 제외하는 에테르류를 들 수 있다. 테르펜 알코올류로서는, 예를 들어 이소보르닐시클로헥산올, 시트로넬롤, 제라니올, 네롤, 카르베올 및 α-테르피네올을 들 수 있다. 테르펜 알코올류를 제외하는 알코올류로서는, 예를 들어 펜탄올, 헥산올, 헵탄올, 옥탄올, 1-데칸올, 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜, 부틸렌글리콜 및 2,4-디에틸-1,5펜탄디올을 들 수 있다. 알킬렌글리콜알킬에테르류로서는, 예를 들어 에틸렌글리콜부틸에테르, 디에틸렌글리콜 메틸에테르, 디에틸렌글리콜에틸에테르, 디에틸렌글리콜 부틸에테르, 디에틸렌글리콜이소부틸에테르, 디에틸렌글리콜헥실에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜디부틸에테르, 디에틸렌글리콜부틸메틸에테르, 디에틸렌글리콜이소프로필메틸에테르, 트리에틸렌글리콜메틸에테르, 트리에틸렌글리콜디메틸에테르, 트리에틸렌글리콜부틸메틸에테르, 프로필렌글리콜프로필에테르, 디프로필렌글리콜메틸에테르, 디프로필렌글리콜에틸에테르, 디프로필렌글리콜프로필에테르, 디프로필렌글리콜부틸에테르, 디프로필렌글리콜디메틸에테르, 트리프로필렌글리콜메틸에테르 및 트리프로필렌글리콜디메틸에테르를 들 수 있다. 알킬렌글리콜알킬에테르류를 제외하는 에테르류로서는, 예를 들어 에틸렌글리콜에틸에테르아세테이트, 에틸렌글리콜부틸에테르아세테이트, 디에틸렌글리콜에틸에테르아세테이트, 디에틸렌글리콜부틸에테르아세테이트 및 디프로필렌글리콜메틸에테르아세테이트를 들 수 있다. 접합용 시트(10) 중의 성분으로서, 1종의 저비점 바인더를 사용해도 되고, 2종류 이상의 저비점 바인더를 사용해도 된다. 접합용 시트(10) 중의 저비점 바인더는 상온에서의 안정성이라고 하는 관점에서는, 바람직하게는 테르펜 알코올류이고, 보다 바람직하게는 이소보르닐시클로헥산올이다.
소결 접합용 시트에 있어서의 저비점 바인더 등 저분자 바인더의 함유 비율은, 당해 시트의 표면에 있어서 양호한 점착성을 확보한다는 관점에서는, 예를 들어 1 내지 50질량％이다.
소결 접합용 시트 내지 이것을 이루는 소결 접합용 조성물의 70℃에서의 점도는, 예를 들어 5×103 내지 1×107Pa·s이고, 바람직하게는 1×104 내지 1×106Pa·s이다.
소결 접합용 시트는, 예를 들어 상술한 각 성분을 용제 중에서 혼합하여 바니시를 조제하고, 기재 B 상에 당해 바니시를 도포하여 도막을 형성하고, 그 도막을 건조시킴으로써 제작할 수 있다. 바니시 조제용의 용제로서는 유기 용제나 알코올 용제를 사용할 수 있다.
접합용 시트(10)가 접착 시트인 경우, 접합용 시트(10)는, 상술한 바와 같이, 도전성 금속 함유의 소결성 입자를 적어도 일부에 포함하는 도전성 입자와 수지 성분을 적어도 함유하는 시트상의 접착제이다.
접착 시트 중의 소결성 입자로서는, 예를 들어 소결 접합용 시트 중의 소결성 입자로서 상술한 소결성 입자를 사용할 수 있다. 접착 시트 중의 도전성 입자로서는, 당해 소결성 입자에 첨가하여 카본 블랙 및 카본 나노 튜브를 들 수 있다. 접착 시트에 있어서의 도전성 입자의 함유 비율은 예를 들어 50 내지 95질량％이다.
접합용 시트(10)를 이루기 위한 접착 시트 중의 수지 성분은, 본 실시 형태에서는, 열경화성 수지와 열가소성 수지를 적어도 포함하고, 가소제 등 다른 성분을 더 포함해도 된다.
상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지 및 열경화성 폴리이미드 수지를 들 수 있다. 접착 시트는, 1종의 열경화성 수지를 포함해도 되고, 2종류 이상의 열경화성 수지를 포함해도 된다.
상기의 에폭시 수지로서는, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지 및 테트라페닐올에탄형 에폭시 수지 등의 2관능 에폭시 수지나 다관능 에폭시 수지를 들 수 있다. 접착 시트는, 1종의 에폭시 수지를 함유해도 되고, 2종류 이상의 에폭시 수지를 함유해도 된다.
접합용 시트(10)를 이루기 위한 접착 시트 중의 열경화성 수지의 함유 비율은, 접착 시트에 있어서 열경화형 접착제로서의 기능을 적절하게 발현시킨다는 관점에서는, 예를 들어 1 내지 50질량％이다.
접착 시트를 위한 열경화성 수지로서 에폭시 수지가 사용되는 경우, 그 에폭시 수지에 열경화성을 발현시키기 위한 경화제로서는, 페놀 수지가 바람직하다.
에폭시 수지의 경화제로서 작용할 수 있는 페놀 수지로서는, 예를 들어 노볼락형 페놀 수지, 레졸형 페놀 수지, 및 폴리파라옥시스티렌 등의 폴리옥시스티렌을 들 수 있다. 노볼락형 페놀 수지로서는, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지 및 노닐페놀노볼락 수지를 들 수 있다. 접착 시트는, 1종의 페놀 수지를 함유해도 되고, 2종류 이상의 페놀 수지를 함유해도 된다.
접착 시트 중의 열가소성 수지는 예를 들어 바인더 기능을 담당하는 것이고, 접착 시트 중의 열가소성 수지로서는, 예를 들어 아크릴 수지, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등 폴리아미드 수지, 페녹시 수지, 폴리에틸렌테레프탈레이트나 폴리부틸렌테레프탈레이트 등 포화 폴리에스테르 수지, 폴리아미드이미드 수지 및 불소 수지를 들 수 있다. 접착 시트는, 1종의 열가소성 수지를 포함해도 되고, 2종류 이상의 열가소성 수지를 포함해도 된다. 아크릴 수지는, 이온성 불순물이 적고 또한 내열성이 높은 점에서, 접착 시트 중의 열가소성 수지로서 바람직하다. 접착 시트에 있어서의 열가소성 수지의 함유 비율은, 예를 들어 1 내지 50질량％이다.
접착 시트가 열가소성 수지로서 아크릴 수지를 포함하는 경우의 당해 아크릴 수지는, 바람직하게는 (메트)아크릴산에스테르에서 유래되는 모노머 유닛을 질량 비율로 가장 많이 포함한다. 「(메트)아크릴」은, 「아크릴」 및/또는 「메타크릴」을 의미하는 것으로 한다.
상기 아크릴계 폴리머의 모노머 유닛을 이루기 위한 (메트)아크릴산에스테르, 즉, 아크릴계 폴리머의 구성 모노머인 (메트)아크릴산에스테르로서는, 예를 들어 (메트)아크릴산알킬에스테르, (메트)아크릴산시클로알킬에스테르 및 (메트)아크릴산아릴에스테르를 들 수 있다. (메트)아크릴산알킬에스테르로서는, 예를 들어 (메트)아크릴산의 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르 및 에이코실에스테르를 들 수 있다. (메트)아크릴산시클로알킬에스테르로서는, 예를 들어 (메트)아크릴산의 시클로펜틸에스테르 및 시클로헥실에스테르를 들 수 있다. (메트)아크릴산아릴에스테르로서는, 예를 들어 (메트)아크릴산페닐 및 (메트)아크릴산벤질을 들 수 있다. 아크릴계 폴리머의 구성 모노머로서, 1종의 (메트)아크릴산에스테르가 사용되어도 되고, 2종류 이상의 (메트)아크릴산에스테르가 사용되어도 된다. 또한, 아크릴 수지를 이루기 위한 아크릴계 폴리머는, 그것을 형성하기 위한 원료 모노머를 중합하여 얻을 수 있다. 중합 방법으로서는, 예를 들어 용액 중합, 유화 중합, 괴상 중합 및 현탁 중합을 들 수 있다.
상기 아크릴계 폴리머는, 예를 들어 그 응집력이나 내열성의 개질을 위해서, (메트)아크릴산에스테르와 공중합 가능한 1종의 또는 2종류 이상의 다른 모노머를 구성 모노머로서 포함해도 된다. 그러한 모노머로서는, 예를 들어 카르복시기 함유 모노머, 산 무수물 모노머, 히드록시기 함유 모노머, 술폰산기 함유 모노머, 인산기 함유 모노머, 아크릴아미드 및 아크릴로니트릴을 들 수 있다. 카르복시기 함유 모노머로서는, 예를 들어 아크릴산, 메타크릴산, (메트)아크릴산카르복시에틸, (메트)아크릴산카르복시펜틸, 이타콘산, 말레산, 푸마르산 및 크로톤산을 들 수 있다. 산 무수물 모노머로서는, 예를 들어 무수 말레산 및 무수 이타콘산을 들 수 있다. 히드록시기 함유 모노머로서는, 예를 들어 (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 및 (메트)아크릴산(4-히드록시메틸시클로헥실)메틸을 들 수 있다. 술폰산기 함유 모노머로서는, 예를 들어 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산 및 (메트)아크릴로일옥시나프탈렌술폰산을 들 수 있다. 인산기 함유 모노머로서는, 예를 들어 2-히드록시에틸아크릴로일포스페이트를 들 수 있다.
접합용 시트(10)의 23℃에서의 두께는, 본 실시 형태에서는, 바람직하게는 1㎛ 이상, 보다 바람직하게는 5㎛ 이상이고, 또한, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하이다.
본 반도체 장치 제조 방법에서는, 이어서, 도 2의 (a) 및 도 2의 (b)에 도시하는 바와 같이, 접합용 재료층(11)을 구비하는 접합 대상부(21)를 그 접합용 재료층(11)을 통해 기판 S에 대하여 압착하여 임시 고정한다(임시 고정 공정). 기판 S는, 본 실시 형태에서는, 전극 패드부를 포함하는 배선(도시 생략)을 표면에 수반하는 마이크로 LED 모듈용의 회로 기판이다. 본 공정에서는, 반도체 소자 모듈(20)측의 접합 대상부(21)와, 기판 S 내지 그 전극 패드부를, 접합용 재료층(11)을 통해 임시 고정한다. 본 공정에 있어서, 임시 고정용의 온도 조건은, 예를 들어 실온으로부터 300℃까지의 범위에 있고, 압박에 관한 하중은 예를 들어 0.01 내지 50MPa이고, 접합 시간은 예를 들어 0.01 내지 300초간이다.
이어서, 도 2의 (c)에 도시하는 바와 같이, 임시 고정된 접합 대상부(21)와 기판 S 사이에 개재하는 접합용 재료층(11)으로부터, 가열 과정을 거쳐서 접합층(12)을 형성하여, 접합 대상부(21)를 기판 S에 대하여 접합한다(접합 공정).
접합용 시트(10)가 상술한 소결 접합용 시트인 경우, 접합 공정에서는, 구체적으로는, 소정의 고온 가열 과정을 거침으로써, 기판 S와 접합 대상부(21) 사이에 있어서, 접합용 재료층(11)(소결 접합용 재료층) 중의 저분자 바인더를 휘발시켜, 고분자 바인더를 열분해시켜서 휘산시키고, 그리고, 소결성 입자의 도전성 금속을 소결시킨다. 이에 의해, 기판 S와 각 접합 대상부(21) 사이에 접합층(12)으로서 소결층이 형성되고, 기판 S에 대하여 접합 대상부(21)가 기판 S측과의 전기적 접속이 취해지면서 접합되게 된다.
접합용 시트(10)가 상술한 접착 시트인 경우, 접합 공정에서는, 소정의 가열 과정을 거침으로써, 기판 S와 접합 대상부(21) 사이에 접합층(12)으로서 도전성 접착제층을 형성한다. 접합용 시트(10)가 접착 시트인 경우에 형성되는 접합층(12)에서는, 도전성 입자 간의 소결 접합에 의해 도전 경로가 형성되어 있어도 되고, 도전성 입자 간의 단순 접촉에 의해 도전 경로가 형성되어 있어도 되고, 터널 효과에 따르는 통전이 가능할 만큼으로 도전성 입자끼리가 근거리에 위치하여 도전 경로가 형성되어 있어도 된다. 기판 S와 각 접합 대상부(21) 사이에 접합층(12)으로서 도전성 접착제층이 형성되고, 기판 S에 대하여 접합 대상부(21)가 기판 S측과의 전기적 접속이 취해지면서 접합되게 된다.
본 공정에 있어서, 접합의 온도 조건은, 예를 들어 150 내지 400℃의 범위에 있고, 바람직하게는 250 내지 350℃의 범위에 있다. 접합을 위한 압력은, 예를 들어 60MPa 이하이고, 바람직하게는 40MPa 이하이다. 또한, 접합 시간은, 예를 들어 0.3 내지 300분간이고, 바람직하게는 0.5 내지 240분간이다. 예를 들어 이들 조건의 범위 내에 있어서, 접합 공정을 실시하기 위한 온도 프로파일이나 압력 프로파일이 적절하게 설정된다. 이상과 같은 접합 공정은, 가열과 가압을 동시에 실시할 수 있는 장치를 사용하여 행할 수 있다. 그러한 장치로서는, 예를 들어 플립 칩 본더 및 평행 평판 프레스기를 들 수 있다. 또한, 접합에 관여하는 금속의 산화 방지의 관점에서는, 본 공정은, 질소 분위기 하에서, 감압 하 또는 환원 가스 분위기 하에서 행하여지는 것이 바람직하다.
이상과 같이 하여, 소결성 입자 함유의 접합용 재료를 사용하여 접합되는 개소를 갖는 반도체 장치로서, 반도체 소자 모듈(20)과 기판 S의 어셈블리를, 제조할 수 있다.
도 1의 (b) 및 도 1의 (c)를 참조하여 상술한 전사 공정에서는, 반도체 소자 모듈(20) 또는 그것에 포함되는 반도체 소자에 있어서의 접합 대상부(21)에 대한, 시트체 X의 접합용 시트(10)(접합용 재료)측에서의 접합과, 접합용 시트(10)에 있어서 접합 대상부(21)에 압착된 개소를 당해 접합 대상부(21) 상에 남기고 또한 다른 개소를 기재 B에 수반시킨 기재 B의 박리가, 행하여진다. 이와 같은 구성은, 복수의 접합 대상부(21) 각각으로의 접합용 재료의 공급을, 일괄하여 효율적으로 행하는데 적합하다.
게다가, 도 1의 (b) 및 도 1의 (c)를 참조하여 상술한 전사 공정에서는, 접합용 시트(10)(접합용 재료)에 있어서 접합 대상부(21)에 압착된 개소가 당해 접합 대상부(21) 상에 남겨져서 전사된다. 접합 대상부(21)에 대한 접합용 재료의 압착 작용을 이용하는 이러한 공급 방법은, 접합 대상부(21)에 대하여 접합용 재료를 정확하게 공급하기에 적합하다. 이러한 방법은, 접합 대상부(21)가 미소한 영역이어도, 당해 접합 대상부(21)에 접합용 재료를 정확하게 공급하기 쉽다.
이상과 같이, 본 실시 형태의 반도체 장치 제조 방법은, 미소한 접합 대상부(21)에 대해서도 접합용 재료의 공급을 효율적으로 정확하게 행하는데 적합하다. 접합 대상부(21)에 대하여 접합용 재료를 정확하게 공급하기에 적합한 본 방법은, 접합 대상물 간에서의 접합용 재료의 비어져 나옴이나, 비어져 나온 접합용 재료의 돌아 들어감을, 방지·억제하기에 적합하다. 따라서, 본 방법은, 접합 개소를 갖는 반도체 장치를 수율 좋게 제조하기에 적합하다.
X: 시트체
B: 기재
10: 접합용 시트
11: 접합용 재료층
12: 접합층
20: 반도체 소자 모듈
21: 접합 대상부
P: 배열 피치
L: 길이(배열 피치와 동일 방향의 길이)
D: 이격 거리(배열 피치와 동일 방향의 거리)
S: 기판

Claims (4)

  1. 소결성 입자 함유의 접합용 시트와 기재를 포함하는 적층 구조를 갖는 시트체에 있어서의 상기 접합용 시트의 측을, 이격한 적어도 둘의 접합 대상부를 갖는 반도체 소자 또는 반도체 소자 모듈에 있어서의 상기 적어도 둘의 접합 대상부에 대하여 접합한 후, 상기 접합용 시트에 있어서 상기 접합 대상부에 압착된 개소를 접합용 재료층으로서 당해 접합 대상부 상에 남기고 또한 다른 개소를 상기 기재에 수반시키면서, 상기 기재의 박리를 행하는, 전사 공정과,
    상기 접합용 재료층을 구비한 접합 대상부를 그 접합용 재료층을 통해 기판에 임시 고정하는 공정과,
    임시 고정된 상기 접합 대상부와 상기 기판 사이에 개재하는 접합용 재료층으로부터, 가열 과정을 거쳐서 접합층을 형성하여, 당해 접합 대상부를 상기 기판에 접합하는 공정을 포함하는, 반도체 장치 제조 방법.
  2. 제1항에 있어서, 인접하는 접합 대상부의 이격 방향에 있어서, 접합 대상부의 배열 피치에 대한 각 접합 대상부의 길이의 비율은, 0.01 내지 1인, 반도체 장치 제조 방법.
  3. 제1항 또는 제2항에 있어서, 인접하는 접합 대상부에 있어서의 이격 방향의 길이는 1 내지 150㎛인, 반도체 장치 제조 방법.
  4. 제1항 또는 제2항에 있어서, 인접하는 접합 대상부의 이격 거리는 1 내지 500㎛인, 반도체 장치 제조 방법.
KR1020190172670A 2018-12-27 2019-12-23 반도체 장치 제조 방법 KR20200081266A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-244673 2018-12-27
JP2018244673A JP2020107711A (ja) 2018-12-27 2018-12-27 半導体装置製造方法

Publications (1)

Publication Number Publication Date
KR20200081266A true KR20200081266A (ko) 2020-07-07

Family

ID=71215149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190172670A KR20200081266A (ko) 2018-12-27 2019-12-23 반도체 장치 제조 방법

Country Status (4)

Country Link
JP (1) JP2020107711A (ko)
KR (1) KR20200081266A (ko)
CN (1) CN111383934A (ko)
TW (1) TW202031833A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009339B2 (en) * 2020-08-18 2024-06-11 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
KR20230123475A (ko) * 2020-12-25 2023-08-23 가부시끼가이샤 레조낙 필름상 접착제 및 그 제조 방법, 다이싱·다이본딩 일체형 필름 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
CN117276452A (zh) * 2022-03-24 2023-12-22 深圳市广社照明科技有限公司 一种绝缘胶基础导电装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039580A (ja) 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP2014111800A (ja) 2012-12-05 2014-06-19 Nippon Handa Kk ペースト状金属微粒子組成物、固形状金属または固形状金属合金の製造方法、金属製部材の接合方法、プリント配線板の製造方法および電気回路接続用バンプの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206205A (ja) * 1992-01-23 1993-08-13 Nitto Denko Corp フリップチップの接合方法
JP2001284374A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd ボンディングペーストの転写装置および転写方法
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
KR102413907B1 (ko) * 2017-03-29 2022-06-29 닛토덴코 가부시키가이샤 가열 접합용 시트 및 가열 접합용 시트를 구비한 다이싱 테이프

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013039580A (ja) 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP2014111800A (ja) 2012-12-05 2014-06-19 Nippon Handa Kk ペースト状金属微粒子組成物、固形状金属または固形状金属合金の製造方法、金属製部材の接合方法、プリント配線板の製造方法および電気回路接続用バンプの製造方法

Also Published As

Publication number Publication date
CN111383934A (zh) 2020-07-07
JP2020107711A (ja) 2020-07-09
TW202031833A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
TWI707485B (zh) 半導體裝置之製造方法
KR20200081266A (ko) 반도체 장치 제조 방법
CN112041973A (zh) 半导体装置制造方法
JP7228422B2 (ja) 焼結接合用シート、基材付き焼結接合用シート、および焼結接合用材料層付き半導体チップ
JP7228577B2 (ja) 半導体装置製造方法
JP2023071703A (ja) 焼結接合用シートおよび基材付き焼結接合用シート
JP7198693B2 (ja) 焼結接合用シートおよび基材付き焼結接合用シート
TWI798420B (zh) 半導體裝置製造方法
EP3932658A1 (en) Laminate
JP7252798B2 (ja) 焼結接合用シートおよび基材付き焼結接合用シート
TWI841702B (zh) 燒結接合用片材及附有基材之燒結接合用片材
JP2023103216A (ja) 基材付き焼結接合用シートの巻回体
CN114823596A (zh) 半导体装置、以及半导体装置的制造方法
JP2022111042A (ja) 半導体装置、及び、半導体装置の製造方法。