KR20200072981A - 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법 - Google Patents

마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법 Download PDF

Info

Publication number
KR20200072981A
KR20200072981A KR1020180161175A KR20180161175A KR20200072981A KR 20200072981 A KR20200072981 A KR 20200072981A KR 1020180161175 A KR1020180161175 A KR 1020180161175A KR 20180161175 A KR20180161175 A KR 20180161175A KR 20200072981 A KR20200072981 A KR 20200072981A
Authority
KR
South Korea
Prior art keywords
mask
pattern
target pattern
opc
fragment
Prior art date
Application number
KR1020180161175A
Other languages
English (en)
Other versions
KR102688569B1 (ko
Inventor
강명호
이재명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180161175A priority Critical patent/KR102688569B1/ko
Priority to US16/458,225 priority patent/US10922472B2/en
Priority to CN201910795188.6A priority patent/CN111324002B/zh
Publication of KR20200072981A publication Critical patent/KR20200072981A/ko
Application granted granted Critical
Publication of KR102688569B1 publication Critical patent/KR102688569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명의 기술적 사상은, 멀티-하이트 셀에서 직사각형 노치의 코너 라운딩 현상을 효과적으로 제어하여, 멀티-하이트 셀을 1개의 마스크로 구현할 수 있는 마스크 레이아웃 설계 방법, OPC 방법, 및 그 OPC 방법을 이용한 마스크 제조방법을 제공한다. 그 마스크 레이아웃 설계 방법은, 직사각형의 노치(notch) 부분을 포함한 멀티-하이트 셀(Multi-Height Cell)의 타겟 패턴을 형성하기 위한 마스크 상의 패턴에 대한 레이아웃 설계 방법으로서, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계한다.

Description

마스크 레이아웃 설계 방법, OPC 방법, 및 그 OPC 방법을 이용한 마스크 제조방법{Design method for mask layout, OPC(Optical Proximity Correction) method, and methods for manufacturing mask using the OPC method}
본 발명의 기술적 사상은 마스크 제조방법에 관한 것으로, 특히 마스크 레이아웃 설계 방법, OPC 방법 및 그 OPC 방법을 이용한 마스크 제조방법에 관한 것이다.
반도체 공정에서, 웨이퍼 등과 같은 반도체 기판 상에 패턴을 형성하기 위하여 마스크를 이용한 포토리소그라피 공정이 수행될 수 있다. 마스크는, 간단하게 정의하면 투명한 기층 소재 상에 불투명한 재질의 패턴 형상이 형성되어 있는 패턴 전사체라고 말할 수 있다. 마스크의 제조 공정을 간단히 설명하면, 먼저 요구되는 회로를 디자인하고 상기 회로에 대한 레이아웃을 디자인한 후, OPC(Optical Proximity Correction)을 통해 획득한 최종 마스크 데이터를 MTO(Mask Tape-Out) 디자인 데이터로서 전달한다. 이후, 상기 MTO 디자인 데이터에 기초하여 MDP(Mask Data Preparation)를 수행하고, 노광 공정 등의 전공정(Front End Of Line: FEOL)과 결함검사 등의 후공정(Back End Of Line: BEOL:)을 수행하여 마스크를 제작할 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 멀티-하이트 셀에서 직사각형 노치의 코너 라운딩 현상을 효과적으로 제어하여, 멀티-하이트 셀을 1개의 마스크로 구현할 수 있는 마스크 레이아웃 설계 방법, OPC 방법, 및 그 OPC 방법을 이용한 마스크 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은, 직사각형의 노치(notch) 부분을 포함한 멀티-하이트 셀(Multi-Height Cell)의 타겟 패턴을 형성하기 위한 마스크 상의 패턴에 대한 레이아웃 설계 방법으로서, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는, 마스크 레이아웃 설계 방법을 제공한다.
또한, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 직사각형의 노치 부분을 포함한 타겟 패턴을 형성하기 위하여, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는 단계; 상기 육각형 노치 디자인의 에지를 프래그먼트(fragment)로 나누는 단계; OPC(Optical Proximity Correction) 모델에 상기 프래그먼트를 포함한 마스크 데이터를 입력하여 시뮬레이션을 통해 상기 타겟 패턴의 컨투어(contour)를 예측하는 단계; 상기 컨투어와 곡선의(curved) 타겟 패턴의 에지 간의 차이인 EPE(Edge Placement Error)를 계산하는 단계; 상기 EPE에 설정된 피드백(feedback) 인자를 곱하여 상기 프래그먼트의 이동량(displacement)을 결정하는 단계; 및 상기 프래그먼트를 상기 이동량만큼 이동시키는 단계;를 포함하고, 상기 EPE가 설정된 기준 값의 이하가 될 때까지, 또는 반복 횟수가 설정된 기준 횟수에 도달할 때까지, 상기 타겟 패턴의 컨투어를 예측하는 단계에서부터 상기 이동량만큼 이동시키는 단계를 반복하며, 상기 타겟 패턴의 컨투어를 예측하는 단계에서, 상기 OPC 모델에 상기 프래그먼트의 이동에 의해 변경된 상기 마스크 데이터를 입력하는, OPC 방법을 제공한다.
더 나아가, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 직사각형의 노치 부분을 포함하는 타겟 패턴을 형성하기 위하여, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는 단계; 상기 육각형 노치 디자인의 에지를 프래그먼트로 나누는 단계; OPC 모델에 상기 프래그먼트를 포함한 마스크 데이터를 입력하여 시뮬레이션을 통해 상기 타겟 패턴의 컨투어를 예측하는 단계; 상기 컨투어와 곡선의 타겟 패턴의 에지 간의 차이인 EPE를 계산하는 단계; 상기 타겟 패턴의 컨투어를 예측하는 단계의 재수행 여부를 판단하는 단계; 상기 재수행을 하지 않는 것으로 판단된 경우에, 최종 마스크 데이터를 결정하는 단계; 상기 최종 마스크 데이터를 MTO(Mask Tape-Out) 디자인 데이터로서 전달하는 단계; 상기 MTO 디자인 데이터에 기초하여 마스크 형성용 데이터를 준비하는 단계; 및 상기 마스크 형성용 데이터에 기초하여, 마스크용 기판 상에 노광을 수행하는 단계;를 포함하고, 상기 재수행을 하는 것으로 판단된 경우에, 상기 EPE에 설정된 피드백 인자를 곱하여 상기 프래그먼트의 이동량을 결정하는 단계; 및 상기 프래그먼트를 상기 이동량만큼 이동시키는 단계;를 수행하고, 상기 타겟 패턴의 컨투어를 예측하는 단계로 이동하는, 마스크 제조방법을 제공한다.
본 발명의 기술적 사상에 의한 OPC 방법은, 타겟 패턴에 직사각형의 노치 부분이 포함된 경우에, 노치 부분에 대응하여 육각형 노치 디자인을 포함한 레이아웃을 설계하고, 육각형 노치 디자인의 에지를 프래그먼트로 나누는 방법을 포함함으로써, MRC(Mask Rule Check)를 위배하지 않으면서도 코너 라운딩 현상을 최소화할 수 있는 마스크 레이아웃을 구현할 수 있도록 한다. 또한, 본 발명의 기술적 사상에 의한 OPC 방법은, 전술한 과정을 통해 획득한 마스크 레이아웃에 기반하여, 웨이퍼 상에 멀티-하이트 셀 구조의 타겟 패턴을 최적으로 형성하고, 1개로 충분히 구현할 수 있는 마스크를 제조할 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 OPC 방법의 과정을 개략적으로 보여주는 흐름도이다.
도 2a 및 도 2b는 코너 라운딩 현상을 억제하기 위한 방법을 설명하기 위한 개념도들이다.
도 3은 본 발명의 일 실시예에 따른 OPC 방법에서, 육각형 노치 디자인을 포함한 레이아웃에 대한 개념도이다.
도 4는 도 1의 OPC 방법에서, 육각형 노치 디자인의 레이아웃 설계 단계를 좀더 상세하게 보여주는 흐름도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 OPC 방법에서, 프래그먼트 나눔 및 EPE 계산 과정을 보여주는 개념도들이다.
도 6은 EPE 계산 및 프래그먼트의 이동량의 개념을 설명주기 위한 육각형 노치 디자인을 포함한 레이아웃의 일부에 대한 확대도이다.
도 7은 멀티-하이트 셀(Multi Height Cell) 구조에 대한 평면도이다.
도 8은 도 7의 멀티-하이트 셀 구조에서 직사각형 노치 부분을 좀더 자세하게 보여주는 평면도이다.
도 9a 내지 도 9c는 코너 라운딩 현상에 의한 열화에 따른 1개의 마스크 사용 여부의 판단하는 기준들을 보여주는 개념도들이다.
도 10은 기존 OPC 방법과 도 1의 OPC 방법에 의한 마스크 레이아웃에 기초하여, 형성한 노치 부분을 포함한 멀티-하이트 셀에 대한 ADI 사진들이다.
도 11은 본 발명의 일 실시예에 따른 마스크 제조방법의 과정을 보여주는 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 OPC 방법의 과정을 개략적으로 보여주는 흐름도이다.
도 1을 참조하면, 본 실시예의 따른 OPC 방법은, 먼저, 육각형 노치 디자인(hexagonal notch design)의 레이아웃을 설계한다(S110). 여기서, 육각형 노치 디자인은, 마스크 상의 패턴에 포함되는 디자인으로서, 직사각형의 노치 부분을 포함한 타겟 패턴을 형성하기 위하여, 노치 부분에 대응하는 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 디자인을 의미할 수 있다. 한편, 타겟 패턴은 마스크를 이용한 노광 공정을 통해 웨이퍼와 같은 기판 상에 형성되어야 하는 패턴을 의미할 수 있다. 또한, 레이아웃은 마스크 상에 형성되는 패턴에 대한 레이아웃을 의미할 수 있다. 다시 말해서, 육각형 노치 디자인의 레이아웃은 마스크 상의 패턴에 대한 육각형 노치 디자인을 포함하는 레이아웃을 의미할 수 있다. 육각형 노치 디자인의 좀더 구체적이 형태에 대해서는 도 3의 설명 부분에서 상세히 설명한다.
전술한 바와 같이, 마스크 상의 패턴은 노광 공정을 통해 기판으로 전사되어 기판 상에 타겟 패턴이 형성될 수 있다. 그러나 노광 공정의 특성상 일반적으로 타겟 패턴의 형태와 마스크 패턴의 형태는 다를 수 있다. 한편, 직사각형 노치는, 타겟 패턴이 멀티-하이트 셀 구조를 포함할 때, 멀티-하이트 셀 구조에 존재하는 구조일 수 있다. 멀티-하이트 셀 구조와 직사각형 노치에 대해서는 도 7의 설명 부분에서 좀더 상세히 설명한다.
다음, 육각형 노치 디자인의 에지를 프래그먼트(fragment)로 나눈다(S120). 프래그먼트는 육각형 노치 디자인의 에지에 대응하는 직선 형태의 선분 또는 그 선분에 대한 데이터를 의미할 수 있다. 육각형 노치 디자인의 에지는 소정 나눔 규칙에 의해 다수의 프래그먼트로 나누어질 수 있다. 프래그먼트의 길이나 나눔 규칙 등은 OPC(Optical Proximity Correction) 방법을 수행하는 사용자에 의해 설정될 수 있다. 본 실시예의 OPC 방법에서, 육각형 노치 디자인의 에지를 프래그먼트로 나누는 단계(S120)와 관련해서, 도 3의 설명 부분에서 좀더 상세히 설명한다.
참고로, OPC 방법은 패턴이 미세화됨에 따라 이웃하는 패턴들 간의 영향에 의한 광 근접 현상(Optical Proximity Effect: OPE)이 노광 공정 중에 발생하고, 이를 극복하기 위해서 패턴의 레이아웃을 보정하여 OPE 발생을 억제하는 방법을 말한다. 이러한 OPC 방법은 크게 두 가지로 나누어지는데, 하나는 룰 베이스(rule-based) OPC 방법이고, 다른 하나는 시뮬레이션 베이스 또는 모델 베이스(model-based) OPC 방법이다. 본 실시예의 OPC 방법은 예컨대, 모델 베이스 OPC 방법일 수 있다. 모델 베이스 OPC 방법은 대량의 테스트 패턴들 모두를 측정할 필요가 없이 대표 패턴들의 측정 결과만을 이용하므로 시간 및 비용 면에서 유리할 수 있다.
이후, OPC 모델에 마스크 데이터를 입력하여 시뮬레이션을 통해 타겟 패턴의 컨투어(contour)를 예측한다(S130). OPC 모델은 타겟 패턴의 컨투어를 예측하기 위한 시뮬레이션 모델로서, OPC 모델에는 다양한 기본 데이터가 입력 데이터로 입력될 수 있다. 여기서, 기본 데이터는, 프래그먼트에 대한 마스크 데이터를 포함할 수 있다. 또한, 기본 데이터는 PR(Photo Resist)에 대한 두께, 굴절률, 유전 상수 등의 정보 데이터를 포함하고, 조명계(illumination system) 형태에 대한 소스 맵의 데이터를 포함할 수 있다. 물론, 기본 데이터가 상기 예시된 데이터들에 한정되는 것은 아니다. 한편, 마스크 데이터는 프래그먼트의 데이터뿐만 아니라 패턴들의 형태, 패턴들의 위치, 패턴들의 측정(스페이스(space) 또는 라인(line)에 대한 측정)의 종류, 및 기본 측정값 등의 데이터를 포함할 수 있다.
타겟 패턴의 컨투어는 OPC 모델을 이용한 시뮬레이션을 통해 나온 결과물로서, 마스크를 이용한 노광 공정을 통해 웨이퍼 상에 형성될 타겟 패턴의 형태에 대응할 수 있다. 여기서, 웨이퍼 상의 패턴은, 예컨대 ADI(After Develop Inspection) 패턴에 해당할 수 있다. 따라서, 컨투어를 타겟 패턴의 형태에 최대한 유사하게 만드는 것이 OPC 방법의 하나의 목적에 해당할 수 있다.
타겟 패턴의 컨투어를 예측한 후, 프래그먼트 별 EPE(Edge Placement Error)를 계산한다(S140). EPE는 다음 식(1)에 의해 계산될 수 있다.
EPE = 곡선의(curved) 타겟 패턴 - 컨투어.....................식(1)
EPE는 간단히 말해서, 곡선의 타겟 패턴과 컨투어의 에지 사이의 거리 또는 차이를 의미할 수 있다. 여기서, 곡선의 타겟 패턴은 타겟 패턴과 거의 유사하나, 노광 공정에서의 코너 라운딩(corner rounding) 현상을 고려하여, 코너 부분에 최소한의 라운딩 형태를 적용한 타겟 패턴을 의미할 수 있다.
일반적으로 EPE가 크면 곡선의 타겟 패턴과 컨투어 간의 차이가 크고, 그것은 해당 마스크의 레이아웃이 타겟 패턴을 형성하는데 적당하지 않음을 의미할 수 있다. 따라서, 타겟 패턴의 형성에 최적화된 마스크의 레이아웃을 구현하기 위하여, 마스크의 레이아웃을 변경하여 EPE를 설정된 기준 값 이하로 낮추는 과정이 필요할 수 있다.
EPE는 프래그먼트 별로 계산하게 되는데, 프래그먼트 별로 EPE를 계산하기 위한 제어 포인트가 곡선의 타겟 패턴 상에 선정될 수 있다. 프래그먼트에 따른 제어 포인트는 하나 선정될 수도 있고, 복수 개 선정될 수도 있다. 또한, 실시예의 따라, 복수 개의 프래그먼트가 하나의 제어 포인트를 함께 이용할 수도 있다. 제어 포인트 선정 및 그에 따른 EPE 계산과 관련하여, 도 5a 내지 도 5c의 설명 부분에서 좀더 상세히 설명한다.
EPE 계산 후에, 타겟 패턴의 컨투어를 예측하는 단계(S130)의 재수행 여부를 판단한다(S150). 예컨대, EPE가 설정된 기준 값의 이하인지에 따라 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행할지 판단할 수 있다. 구체적으로, EPE가 기준 값을 초과하는 경우에, 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하는 것으로 결정하고, EPE가 기준 값의 이하인 경우에, 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하지 않는 것으로 결정할 수 있다.
한편, 실시예에 따라, 타겟 패턴의 컨투어를 예측하는 단계(S130)의 재수행 여부는 타겟 패턴의 컨투어를 예측하는 단계(S130)의 반복 횟수를 설정된 기준 횟수와 비교하여 판단할 수도 있다. 구체적으로, 타겟 패턴의 컨투어를 예측하는 단계(S130)의 반복 횟수가 기준 횟수보다 작은 경우에, 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하는 것으로 결정하고, 타겟 패턴의 컨투어를 예측하는 단계(S130)의 반복 횟수가 기준 횟수에 해당하는 경우에 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하지 않는 것으로 결정할 수 있다. 참고로, 기준 횟수는, 기존의 타겟 패턴들에 대한 타겟 패턴의 컨투어를 예측하는 단계(S130)의 반복적인 수행에서, EPE가 기준 값에 도달하는 평균 횟수 또는 최대 횟수 등을 기반으로 설정될 수 있다.
타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하는 경우(Yes), 프래그먼트의 이동량(displacement: DIS)을 결정한다(S160). 프래그먼트의 이동량(DIS)은 다음 식(2)에 의해 계산될 수 있다.
DIS = EPE * FB..............................................식(2)
여기서, FB는 피드백(feedback) 인자로서, OPC 방법을 수행하는 사용자에 의해 설정될 수 있다. FB는 통상적으로 -1보다는 크고 +1보다 작을 수 있다. 그러나 FB의 수치가 그에 한정되는 것은 아니다. 여기서, (-)와 (+)는 이동 방향을 의미할 수 있다. 결국, 프래그먼트의 이동량(DIS)은 현재의 프래그먼트의 위치를 이동시키는 거리를 의미하며, EPE의 절대값보다 작을 수 있다.
프래그먼트의 이동량(DIS)이 결정되면, 프래그먼트를 이동량(DIS)만큼 이동시킨다(S170). 프래그먼트의 이동은 육각형 노치 디자인의 에지의 이동에 해당하고, 이는 또한, 마스크 상의 육각형 노치 디자인을 포함한 레이아웃의 변경에 해당할 수 있다.
이후, 타겟 패턴의 컨투어를 예측하는 단계(S130)로 이동하여, OPC 모델에 마스크 데이터를 입력하여 다시 타겟 패턴의 컨투어를 추출하게 된다. 여기서, OPC 모델에는 앞서 이동에 의해 변경된 프래그먼트의 데이터가 마스크 데이터로서 입력될 수 있다.
타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하지 않는 경우(No), 최종 마스크 데이터를 결정한다(S180). 여기서, 최종 마스크 데이터는 최종 위치의 프래그먼트의 데이터를 포함한 마스크 데이터일 수 있다.
일반적으로, 처음 OPC 모델에 의한 타겟 패턴의 컨투어 예측 및 그에 따른 EPE 계산에서 획득한 EPE는 기준 값에서 크게 벗어날 수 있다. 따라서, 타겟 패턴의 컨투어를 예측하는 단계(S130)부터 프래그먼트를 이동량만큼 이동시키는 단계(S170)를 수 내지 수십 번 반복한 이후에, 타겟 패턴의 컨투어를 예측하는 단계(S130)를 재수행하지 않는 것으로 결정될 수 있다. 결과적으로, 프래그먼트를 이동량만큼 이동시키는 단계(S170)의 복수 번의 반복을 통해 이동된 프래그먼트의 데이터를 포함한 마스크 데이터가 최종 마스크 데이터로 결정될 수 있다.
본 실시예의 OPC 방법은, 육각형 노치 디자인을 포함한 레이아웃의 설계에 기초하여, OPC 모델에 의한 타겟 패턴의 컨투어를 예측하는 단계(S130)부터 프래그먼트를 이동량만큼 이동시키는 단계(S170)를 반복적으로 수행하여 EPE를 기준 값 이하로 함으로써, 타겟 패턴에 컨투어가 일치되도록 마스크의 레이아웃을 조정하는 과정이라고 할 수 있다. 좀더 구체적으로, 본 실시예의 OPC 방법은, 타겟 패턴에 직사각형의 노치 부분이 포함된 경우에, 노치 부분에 대응하여 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는 단계와 육각형 노치 디자인의 에지를 프래그먼트로 나누는 단계를 포함하고, 또한, OPC 모델에 의한 타겟 패턴의 컨투어를 예측하는 단계(S130)부터 프래그먼트를 이동량만큼 이동시키는 단계(S170)를 반복적으로 수행함으로써, MRC(Mask Rule Check)를 위배하지 않으면서도 EPE를 기준 값 이하로 하여 코너 라운딩 현상을 최소화할 수 있는 마스크 레이아웃을 구현할 수 있도록 한다. 또한, 본 실시예의 OPC 방법은, 전술한 과정을 통해 획득한 마스크 레이아웃에 기반하여, 웨이퍼 상에 타겟 패턴을 최적으로 형성할 수 있는 우수한 마스크를 제조할 수 있도록 한다.
참고로, MRC는 마스크를 제조할 때, 패턴이 유지되어야 할 폭 또는 간격의 제한에 대한 체크를 의미할 수 있다. 예컨대, 마스크를 제조할 때, 패턴의 폭을 설정된 최소 폭보다 작게 하거나 또는 패턴 간의 간격을 설정된 최소 간격보다 작게 할 수 없는 제한이 존재할 수 있다. MRC는 마스크의 레이아웃에 대하여 상기 제한이 지켜지고 있는지 체크하는 과정을 의미할 수 있다. 한편, 회절 한계(resolution limit)로 인하여, 노광 공정에서 패턴의 코너 부분에서 라운딩이 발생하는 코너 라운딩 현상은 프로세스 마진을 감소시키는 주요 원인으로 작용할 수 있다. 예컨대, MRC와 코너 라운딩 현상은 트레이드-오프 관계에 있기 때문에, MRC를 위배하지 않으면서 코너 라운딩 현상을 최소화하는 데에는 한계가 있다. 다시 말해서, 코너 라운딩을 최소화하여 타겟 패턴에 근접하도록 OPC 방법을 수행하게 되면 MRC의 위배가 발생할 수 있다. 반대로, MRC에 위배되지 않도록 OPC 방법을 수행하게 되면, 코너 라운딩이 커져 타겟 패턴에서 크게 벗어나게 되어 결국 OPC 방법에서 불량을 초래할 수 있다.
본 실시예의 OPC 방법에서는, 타겟 패턴의 노치 부분에 대응하여 육각형 노치 디자인을 포함한 레이아웃을 설계하고, 육각형 노치 디자인의 에지를 프래그먼트로 나누는 방법으로 OPC 방법을 수행할 수 있다. 그에 따라, 본 실시예의 OPC 방법은, MRC를 위배하지 않으면서 코너 라운딩 현상을 효과적으로 제어할 수 있다.
도 2a 및 도 2b는 코너 라운딩 현상을 억제하기 위한 방법을 설명하기 위한 개념도들이다.
도 2a를 참조하면, 왼쪽에 도시된 바와 같이 L자 패턴의 레이아웃(Pl)은 오목한 코너(C1)를 포함하고, 그러한 코너(C1) 부분에서 코너 라운딩(점선) 현상이 발생할 수 있다. 이러한 코너 라운딩 현상을 억제하기 위하여, 오른쪽에 도시된 바와 같이, 사선 방향의 패턴, 예컨대, 찹(chop) 패턴(Pch)의 삽입 형태로 L자 패턴의 레이아웃(P'l)을 형성함으로써, 코너 라운딩(점선)을 축소시키는 방법을 고려할 수 있다. 유사하게, 오목한 코너(C1)의 반대편의 볼록한 코너 부분은, 찹 패턴의 돌출 형태로 레이아웃을 형성하여 코너 라운딩을 축소시키는 방법을 고려할 수 있다. 그러나 전체 패턴의 형태에 따라 코너 부분에 찹 패턴을 형성하기 어렵거나, 또는 형성하더라도 코너 라운딩 현상의 축소에 기여하지 못할 수 있다.
도 2b를 참조하면, 왼쪽에 도시된 바와 같이 내부에 직사각형의 노치(No)를 포함하는 타겟 패턴(Pt)에 대하여, 내부 코너들 각각에 찹 패턴을 형성하는 방법은 다음과 같은 문제가 발생할 수 있다. 예건대, 오른쪽에 도시된 바와 같이, 노치(No)에 대응하는 직사각형 패턴(No')의 단변의 양쪽 꼭짓점에 각각 찹 패턴을 형성한 사선 노치 디자인(Ptd)을 포함한 레이아웃(Ptl1)의 경우, 도시된 바와 같이, ① ~ ⑦에 해당하는 에지들이 형성되고, ① ~ ⑦ 각각에 EPE를 위한 제어 포인트가 선정됨으로써, 전체 EPE를 만족하지 못하고 발산하는 결과가 나타날 수 있다. 또한, OPC가 적용된 형태(이하, 'OPC 형태'라 한다)가 복잡한 형태를 가지면, 마스크를 형성할 때 발생하는 에러인 마스크 인핸스먼트 에러(mask enhancement error)를 야기하여 공정의 복잡도를 증가시키고, 또한, 공정 변동 밴드(Process Variation Band: PVB)를 더 크게 만들 수 있다.
한편, 도시하지는 않았지만, 양쪽으로 오목한 코너를 포함하는 키싱(kissing) 패턴의 경우는, 코너에 찹 패턴을 형성하게 되면 MRC에 위배되는 문제가 발생하여, 코너 부분에 찹 패턴을 형성하는 방법 자체를 적용할 수 없을 수 있다.
도 3은 본 발명의 일 실시예에 따른 OPC 방법에서, 육각형 노치 디자인을 포함한 레이아웃에 대한 개념도이다.
도 3을 참조하면, 도 2b의 왼쪽의 직사각형의 노치(No)를 포함하는 타겟 패턴(Pt)에 대하여, 도 3에 도시된 바와 같은 육각형 노치 디자인(Pth)을 포함한 레이아웃(Ptl2)을 설계할 수 있다. 육각형 노치 디자인(Pth)은 노치(No)에 대응하는 직사각형 패턴(No')의 2개의 단변에 대응하는 2개의 육각형 패턴(HP)과, 직사각형 패턴(No')의 2개의 장변 부분을 포함할 수 있다. 육각형 패턴(HP)은 직사각형 패턴(No')의 단변의 한쪽 꼭짓점을 둘러싸는 제1 변(①)과 제2 변(②), 단변의 다른 한쪽 꼭짓점을 둘러싸는 제4 변(④)과 제5 변(⑤), 그리고 제2 변(②)과 제4 변(④)을 연결하는 제3 변(③)을 포함할 수 있다. 제1 변 내지 제5 변(① ~ ⑤) 모두 직사각형 패턴(No')의 단변의 외부에 위치하며, 제3 변(③)에 대향하는 위치의 제6 변은 존재하지 않는다. 또한, 도 3에 도시된 바와 같이, 직사각형 패턴(No')의 장변의 양쪽 끝 부분은 육각형 노치 디자인(Pth)에서 제외될 수 있다.
본 실시예의 OPC 방법은, 직사각형의 노치(No)를 포함하는 타겟 패턴(Pt)과 관련하여, 전술한 형태의 육각형 노치 디자인(Pth)을 포함한 레이아웃(P시)의 설계를 포함함으로써, 내부 꼭짓점들의 사선 방향으로 에지 프래그먼트에 대한 자유도를 최적화할 수 있다. 그에 따라, 노치(No)의 코너 라운딩을 적절히 제어하여, 왜곡이 없는 노치 레이아웃에 대한 심플한 형태의 OPC 형태를 찾을 수 있고, 또한, 심플한 OPC 형태의 확보에 기인하여, 마스크 인핸스먼트 에러의 감소 및 공정 복잡도의 개선을 통해 코너 라운딩을 최소화하고 공정 변동 밴드도 개선할 수 있다. 결과적으로, 본 실시예의 OPC 방법은, 육각형 노치 디자인(Pth)을 포함한 레이아웃(P시)의 설계를 포함함으로써, 코너 라운딩을 최소화하고 타겟 패턴에 근접하는 패턴을 구현할 수 있는 마스크의 레이아웃을 생성할 수 있도록 한다.
도 4는 도 1의 OPC 방법에서, 육각형 노치 디자인의 레이아웃 설계 단계를 좀더 상세하게 보여주는 흐름도이다. 도 2b 및 도 3을 함께 참조하여 설명하고, 도 1 내지 도 3의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 4를 참조하면, 먼저, 직사각형 패턴(No')의 단변의 두 꼭짓점 각각에 사선 방향의 패턴, 예컨대, 찹 패턴의 형성 여부를 판단한다(S112). 찹 패턴의 형성 여부는 찹 패턴의 변화가 서로에게 영향을 미치는지 또는 단변에 영향을 미치는지에 따라 결정될 수 있다. 다시 말해서, 차후 찹 패턴의 에지와 단변을 프래그먼트로 나누고, EPE 계산 및 이동량 계산을 통해 프래그먼트를 이동시킬 때, 어느 한 찹 패턴의 프래그먼트의 이동이 다른 찹 패턴의 프래그먼트 또는 단변의 프래그먼트의 EPE에 영향을 미치는지에 따라 찹 패턴 형성 여부가 결정될 수 있다.
실시예에 따라, 찹 패턴의 형성 여부는 찹 패턴의 변화에 따른 영향 여부가 아닌 단변의 길이에 따라 결정될 수도 있다. 예컨대, 기준 길이가 설정되고, 단변의 길이가 기준 길이 이하인지 판단하여 찹 패턴의 형성 여부가 결정될 수 있다.
찹 패턴을 형성하지 않는 경우(No), 단변에 대응하는 부분에 육각형 패턴(HP)을 형성한다(S114). 단변에 대응하는 부분에 육각형 패턴(HP)을 형성함으로써, 육각형 노치 디자인(Pth)을 포함한 레이아웃(Ptl2)을 설계할 수 있다. 이후, 육각형 노치 디자인(Pth)의 에지를 프래그먼트로 나누는 단계(S120)로 진행할 수 있다.
찹 패턴을 형성하는 경우(Yes), 단변의 두 꼭짓점 각각에 사선 방향의 패턴을 형성한다(S114a). 단변의 두 꼭짓점 각각에 사선 방향의 패턴을 형성함으로써, 사선 노치 디자인(Ptd)을 포함한 레이아웃(Ptl1)을 설계할 수 있다. 이후, 사선 노치 디자인(Ptd)의 에지를 프래그먼트로 나누는 단계(S120a)로 진행한다. 이후, 타겟 패턴의 컨투어를 예측하는 단계(S130)로 진행할 수 있다.
한편, 실시예에 따라, 사선 방향의 패턴의 형성 여부를 판단하는 단계(S112)를 생략하고, 직사각형의 패턴(No')의 단변에 바로 육각형 패턴(HP)을 형성하여 육각형 노치 디자인을 형성할 수도 있다. 이러한 실시예가 적용되는 경우는, 직사각형 노치를 포함하는 타겟 패턴(Pt)의 사이즈와 형태가 대략적으로 알려진 경우일 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 OPC 방법에서, 프래그먼트 나눔 및 EPE 계산 과정을 보여주는 개념도들이다. 도 1 내지 도 4의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 5a를 참조하면, 육각형 노치 디자인(Pth)을 포함한 레이아웃(Ptl2)에서, 육각형 패턴(HP)의 에지는, 제1 변 내지 제5 변(① ~ ⑤)에 대응하는 프래그먼트로 나누어질 수 있다. 한편, 제1 변(①)에 대응하는 제1 프래그먼트(①')는 곡선의 타겟 패턴(CTP)의 코너 부분의 한 포인트를 제1 제어 포인트(C.P1)로 하여 EPE를 계산할 수 있다. 다시 말해서, 선정한 제1 제어 포인트(C.P1)와 컨투어(Con) 간의 차이에 의해 제1 프래그먼트(①')의 EPE를 계산할 수 있다. 또한, 이동량(DIS) 계산을 통한 제1 프래그먼트(①')의 이동 후, 다시 제1 프래그먼트(①')의 EPE를 계산할 때, 동일한 제1 제어 포인트(C.P1)가 이용될 수 있다.
도 5b를 참조하면, 제2 변(②)에 대응하는 제2 프래그먼트(②')는 제1 제어 포인트(C.P1)를 이용하여 EPE를 계산할 수 있다. 다시 말해서, 제1 프래그먼트(①')와 제2 프래그먼트(②')는 곡선의 타겟 패턴(CTP)의 동일한 포인트를 제1 제어 포인트(C.P1)로서 이용할 수 있다. 그에 따라, 제1 제어 포인트(C.P1)와 컨투어(Con) 간의 차이에 의해 제2 프래그먼트(②')의 EPE를 계산하고, 또한, 이동량(DIS) 계산을 통한 제2 프래그먼트(②')의 이동 후, 다시 제2 프래그먼트(②')의 EPE를 계산할 때, 동일한 제1 제어 포인트(C.P1)가 이용될 수 있다. 결과적으로, 앞서, 도 1의 타겟 패턴의 컨투어(Con)를 예측하는 단계(S130)부터 프래그먼트를 이동량만큼 이동시키는 단계(S170)까지의 복수 번의 반복을 통해, 동일한 제1 제어 포인트(C.P1)에 의한 EPE가 설정된 기준 값 이하가 되도록 제1 프래그먼트(①')와 제2 프래그먼트(②')가 이동될 수 있다.
도 5c를 참조하면, 제3 변(③)에 대응하는 제3 프래그먼트(③')는 곡선의 타겟 패턴(CTP)의 직선 부분의 적어도 2개 포인트를 제2 제어 포인트(C.P2)로 하여 EPE를 계산할 수 있다. 또한, 적어도 2개의 제2 제어 포인트(C.P2)에 의한 EPE들 중 어느 하나가 기준 값의 이하가 되는 경우에, 제3 프래그먼트(③')의 이동 과정이 종료될 수 있다. 따라서, 보다 많은 제2 제어 포인트(C.P2)를 선정함으로써, 제3 프래그먼트(③')의 이동 과정이 조기 종료되도록 할 수 있다. 다만, 제2 제어 포인트(C.P2)가 많아질수록 EPE 계산 시간이 증가하므로, EPE 계산 시간을 고려하여 적절한 개수의 제2 제어 포인트(C.P2)가 선정될 수 있다.
한편, 도시하지는 않았지만, 제4 변(④)에 대응하는 제4 프래그먼트와 제4 변(⑤)에 대응하는 제5 프래그먼트 역시 곡선의 타겟 패턴(CTP)의 코너 부분의 동일한 포인트를 제어 포인트로써 이용할 수 있다. 그에 따라, 제4 프래그먼트와 제5 프래그먼트는 동일한 제어 포인트를 이용하여 EPE 및 이동량이 계산될 수 있다.
결국, 본 발명의 일 실시예에 따른 OPC 방법은, 제1 프래그먼트(①')와 제2 프래그먼트(②'), 그리고 제4 프래그먼트와 제5 프래그먼트를 통해 코너 라운딩을 제어하고, 제3 프래그먼트(③')를 통해 전체 EPE가 만족하도록 제어함으로써, 심플한 OPC 형태를 확보할 수 있다.
도 6은 EPE 계산 및 프래그먼트의 이동량의 개념을 설명주기 위한 육각형 노치 디자인을 포함한 레이아웃의 일부에 대한 확대도이다.
도 6을 참조하면, 제1 프래그먼트(①')와 제2 프래그먼트(②')는, 전술한 바와 같이, 곡선의 타겟 패턴(CTP)의 코너 부분의 동일한 포인트를 제1 제어 포인트(C.P1)로서 가질 수 있다. 따라서, 제1 프래그먼트(①')와 제2 프래그먼트(②')의 EPE는 제1 제어 포인트(C.P1)와 컨투어(Con)의 인접하는 부분 사이의 거리 또는 차이로 계산될 수 있다.
EPE가 구해지면 앞서 식(2)에 의해 제1 프래그먼트(①')와 제2 프래그먼트(②')의 이동량(DIS)이 결정될 수 있다. 한편, 제1 프래그먼트(①')와 제2 프래그먼트(②') 각각에 적용되는 FB는 서로 다를 수 있고, 따라서, EPE는 동일하더라도 제1 프래그먼트(①')와 제2 프래그먼트(②')의 이동량(DIS)은 서로 다를 수 있다. 이동량이 결정되면, 양쪽 화살표로 표시된 바와 같이 제1 프래그먼트(①')와 제2 프래그먼트(②')를 이동시킬 수 있다.
한편, 제3 프래그먼트(③')는 곡선의 타겟 패턴(CTP)의 직선 부분의 적어도 2개의 포인트를 제2 제어 포인트(C.P2)로서 가질 수 있고, 제3 프래그먼트(③')의 EPE는 제2 제어 포인트(C.P2)와 컨투어(Con)의 인접하는 부분 사이의 거리 또는 차이로 계산될 수 있다. 전술한 바와 같이, 제3 프래그먼트(③')의 EPE의 경우, 제2 제어 포인트(C.P2)가 다수 개 선정됨에 따라 다수 개 계산될 수 있다. 다수의 EPE에 기초한 제3 프래그먼트(③')의 이동량은 다양한 방법을 통해 계산될 수 있다. 예컨대, 다수의 EPE 중 최소값으로 이동량을 계산할 수도 있고, 다수의 EPE의 평균값으로 이동량을 계산할 수도 있다. 이동량이 결정되면, 양쪽 화살표로 표시된 바와 같이 제3 프래그먼트(③')를 이동시킬 수 있다. 한편, 다수의 EPE에서 어느 하나라가 설정된 기준 값의 이하인 경우에, 제3 프래그먼트(③')의 이동 과정은 종료될 수 있다.
한편, 코너 라운딩 현상을 설명할 때, 일반적으로 코너 라운딩 반경(Corner Rounding Radius: CRR)이 정의될 수 있다. 예컨대, CRR은 코너 위치로부터 컨투어(Con)가 최초로 타겟 패턴(Pt)과 만나는 점까지의 거리로 정의될 수 있다.
도 7은 멀티-하이트 셀(Multi-Height Cell) 구조에 대한 평면도이고, 도 8은 도 7의 멀티-하이트 셀 구조에서 직사각형 노치 부분을 좀더 자세하게 보여주는 평면도이다.
도 7을 참조하면, 다수의 셀 영역들이 라인 형태로 연장하는 셀 구조에서, 셀 영역들은 다수의 P형 셀 영역(P)과 다수의 N형 셀 영역(P)을 포함할 수 있다. 또한, 도 7에 도시된 바와 같이, 동일한 도전형의 셀 영역이 2개씩 반복되어 배치될 수 있다. 한편, 최근에 동일 도전형의 셀 영역을 서로 결합하여 이용하는 멀티-하이트 셀(Multi-Height Cell) 구조가 채용되고 있다. 예컨대, 2개의 셀이 결합한 구조를 더블-하이트 셀이라고 한다. 이러한 멀티-하이트 셀 구조의 경우, 직사각형 노치(No) 부분이 형성되게 된다. 이러한 노치(No) 부분에 코너 라운딩 현상이 발생함은 전술한 바와 같다.
도 8을 참조하여, 좀더 구체적으로 설명하면, 기판 상에 라인 형태로 연장하는 다수의 핀들(Fins)이 형성되고, 복수 개의 핀을 포함한 셀 영역들을 서로 분리하기 위하여, 노광 공정을 통해 셀 영역을 덮는 블럭 마스크(RX)를 형성하는 공정이 수행될 수 있다. 따라서, 블럭 마스크(RX)의 레이아웃은 셀 구조의 레이아웃에 대응할 수 있다. 도 8에서, 해칭된 부분은 멀티-하이트 셀을 형성하기 위한 이상적인 블럭 마스크(RX)의 형태에 대응하고, 굵은 실선으로 둘러싸인 부분은 실제 블럭 마스크(RX)의 형태에 대응할 수 있다. 실제 블럭 마스크(RX)의 경우, 코너 라운딩 현상에 의해 코너 부분에서 곡선 형태를 가짐을 알 수 있다.
셀 영역들 각각은 복수 개의 핀들을 포함하게 되는데, 동일한 셀 영역 내의 핀들은 하나의 핀펫(FinFET) 소자에 이용되고, 핀의 개수가 많을수록 고속의 핀펫 소자가 구현될 수 있다. 그에 따라, 멀티-하이트 셀 구조를 도입하여, 보다 많은 개수의 핀들이 동일 셀 영역에 포함되도록 하고 있다. 이러한, 멀티-하이트 셀 구조의 경우, 노치(No) 부분을 포함하게 되고, 그에 따라, 블럭 마스크(RX) 역시 노치(No) 부분을 포함할 수 있다.
한편, 노광 공정에서 발생하는 코너 라운딩 현상에 기인하여, 멀티-하이트 셀 구조의 노치(No) 부분에 핀-테일링(fin-tailing)이 발생하고, 그로 인해, 제품의 신뢰성이 저하되고, 공정 마진 및 수율 확대에 있어서 문제를 야기하고 있다. 이러한, 노치(No) 부분에서 발생하는 핀-테일링을 해결하기 위해, 2개의 마스크를 이용할 수 있지만, 양산성이 떨어질 수 있다.
그러나 본 실시예의 OPC 방법은, 노치(No) 부분에 대응하여 육각형 노치 디자인을 포함한 레이아웃을 설계하고, 육각형 노치 디자인의 에지를 프래그먼트로 나누는 방법을 포함함으로써, 코너 라운딩을 최소화하여 핀-테일링 문제를 해결하고, 이로 인하여 멀티-하이트 셀을 1개만으로 구현 가능한 마스크를 제조할 수 있도록 한다. 그에 따라, 본 실시예에 OPC 방법은, 신뢰성 있는 제품의 구현, 공정 마진 증가, 수율 확대, 및 양산성 증가에 기여할 수 있다.
도 9a 내지 도 9c는 코너 라운딩 현상에 의한 열화에 따른 1개의 마스크 사용 여부의 판단하는 기준들을 보여주는 개념도들이다.
도 9a를 참조하면, 핀-테일링의 개념을 보여주고 있는데, 멀티-하이트 셀의 노치(No) 부분은, 노광 공정에서, 점선으로 표시된 부분까지 직사각형 형태로 제거되거나 하나, 코너 라운딩 현상에 의해 코너 라운딩 라인(CR)의 외부에 노치(No) 부분의 일부가 남을 수 있다. 특히, 코너 라운딩 라인(CR)의 외부에 남은 핀(Fin)의 부분을 핀-테일링이라고 하며, 양쪽 화살표로 표시되고 있다. 이러한 핀-테일링 부분은 인접하는 도전 영역과의 쇼트 문제를 발생시키거나, 비이상적 에피층 성장을 유발하는 등의 문제를 발생시킬 수 있다. 따라서, 핀-테일링은 설정된 기준 이하의 길이로 남아야 한다. 한편, 여기서, gate는 핀들을 가로질서 형성되는 게이트 라인에 해당할 수 있다.
도 9b를 참조하면, 공정 변동 밴드(PVB)의 개념을 보여주고 있는데, 공정 변동 밴드(PVB)는 코너 라운딩 라인(CR)의 산포를 의미할 수 있다. 즉, 공정 변동 밴드(PVB)는 노광 공정에서, 코너 라운딩 현상의 강도 변동에 따른 코너 라운딩 라인(CR)의 산포를 의미할 수 있다. 공정 변동 밴드(PVB)는 설정된 기준 범위 내에서 유지되어야 한다.
도 9c를 참조하면, 핀(Fin)의 경사(slope)의 개념을 보여주고 있는데, 다른 개수의 핀을 포함하는 셀 영역들이 서로 연결된 셀 구조를 구현할 때, 직사각형의 코너를 포함한 블럭 마스크(RX)를 이용하여 핀(Fin)의 일부분을 제거할 수 있다. 그러나 블럭 마스크(RX)의 코너 부분의 코너 라운딩 현상에 의해 핀(Fin)은 수직으로 제거되지 않고, 코너 라운딩 라인(CR)을 통해 도시된 바와 같이 곡선 형태로 제거될 수 있다. 핀(Fin)의 경사는, 핀(Fin)의 탑 부분, 중간 부분, 및 바텀 부분에서 코너 라운딩 라인(CR)과 접하는 점들(A, B, C)을 연결한 직선과 핀(Fin)의 수평 라인이 이루는 각도(θ)로 정의가 될 수 있다. 핀(Fin)의 경사 역시 설정된 기준 범위 이상이 되어야 한다.
이러한 핀-테일링, 공정 변동 밴드(PVB), 및 핀(Fin)의 경사의 개념들은, 노치 부분, 또는 핀 개수 변경 부분을 1개의 마스크를 이용하여 구현할지 아니면 2개의 마스크를 이용하여 구현할지 판단하는데 기준들이 될 수 있다. 예컨대, 육각형 노치 디자인을 포함한 레이아웃의 설계를 포함하는 본 실시예의 OPC 방법의 경우, 상기 개념들을 기준들로 할 때, 노치 부분을 포함한 멀티-하이트 셀 구조를 1개의 마스크를 이용하여 충분히 구현 가능한 것으로 판단되고 있다.
도 10은 기존 OPC 방법과 도 1의 OPC 방법에 의한 마스크 레이아웃에 기초하여, 형성한 노치 부분을 포함한 멀티-하이트 셀에 대한 ADI 사진들이다.
도 10을 참조하면, (a)가 본 실시예의 OP 방법에 의한 마스크 레이아웃에 기초하여, 형성한 노치 부분을 포함한 멀티-하이트 셀에 대한 ADI 사진이고, (b)가 기존의 OPC 방법에 의한 마스크 레이아웃에 기초하여, 형성한 노치 부분을 포함한 멀티-하이트 셀에 대한 ADI 사진이다. 도시된 바와 같이, (a)가 (b)에 비해 코너 라운딩 현상이 작게 발생함을 확인할 수 있다. 참고로, (a)가 (b)의 사진에서, 노치 부분의 외부는 블럭 마스크 부분일 수 있다.
도 11은 본 발명의 일 실시예에 따른 마스크 제조방법의 과정을 보여주는 흐름도이다. 도 1 내지 도 10의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 11을 참조하면, 본 실시예의 마스크 제조방법은, 먼저, OPC 방법을 수행한다. 여기서, OPC 방법은 육각형 노치 디자인의 레이아웃을 설계하는 단계(S210)부터 최종 마스크 데이터를 결정하는 단계(S280)를 포함할 수 있다. 본 실시예의 마스크 제조방법에서, OPC 방법의 각각의 단계들(S210 ~ S280)은 도 1의 OPC 방법의 각각의 단계들(S110 ~ S180)에 대해 설명한 바와 같다.
OPC 방법 수행 후, MTO(Mask Tape-Out) 디자인 데이터를 전달한다(S291). 일반적으로, MTO는 OPC 단계가 완료된 최종 마스크 데이터를 마스크 제작팀으로 넘겨 마스크 제작을 의뢰하는 것을 의미할 수 있다. 따라서, MTO 디자인 데이터는 결국, OPC 방법이 수행된 최종 마스크 데이터에 해당할 수 있다. 이러한 MTO 디자인 데이터는 전자 설계 자동화(Electronic Design Automation: EDA) 소프트웨어 등에서 사용되는 그래픽 데이터 포맷을 가질 수 있다. 예컨대, MTO 디자인 데이터는 GDS2(Graphic Data System Ⅱ), OASIS(Open Artwork System Interchange Standard) 등의 데이터 포맷을 가질 수 있다.
MTO 디자인 데이터의 전달 후, 마스크 형성용 데이터를 준비한다(S293). 마스크 형성용 데이터를 준비하는 과정을, 일반적으로 MDP(Mask Data Preparation)라고 한다. MDP는 예컨대, 분할(fracturing)로 불리는 포맷 변환, 기계식 판독을 위한 바코드, 검사용 표준 마스크 패턴, 잡-덱(job deck) 등의 추가(augmentation), 그리고 자동 및 수동 방식의 검증을 포함할 수 있다. 여기서 잡-덱은 다중 마스크 파일들의 배치정보, 기준 도우즈(dose), 노광 속도나 방식 등의 일련의 지령에 관한 텍스트 파일을 만드는 것을 의미할 수 있다.
한편, 포맷 변환, 즉 분할(fracturing)은 MTO 디자인 데이터를 각 영역별로 분할하여 전자빔 노광기용 포맷으로 변경하는 공정을 의미할 수 있다. 분할에는 예컨대, 크기 조절(Scaling), 데이터의 정립(sizing), 데이터의 회전, 패턴 반사, 색상 반전 등의 데이터 조작이 포함될 수 있다. 분할을 통한 변환 과정에서, 설계 데이터로부터 웨이퍼 상의 이미지로의 전달과정 중의 어디에선가 발생할 수 있는 수많은 계통 오차들(systematic errors)에 대한 데이터가 보정될 수 있다. 상기 계통 오차들에 대한 데이터 보정 공정을 마스크 프로세스 보정(Mask Process Correction: MPC)이라고 부르며, 예컨대 CD 조절이라고 부르는 선폭 조절 및 패턴 배치 정밀도를 높이는 작업 등이 포함될 수 있다. 따라서, 분할은 최종 마스크의 품질 향상에 기여할 수 있고 또한 마스크 프로세스 보정을 위해 선행적으로 수행되는 공정일 수 있다.
한편, MDP는 MPC를 포함할 수 있다. MPC는 전술한 바와 같이 노광 공정 중에 발생하는 에러, 즉 계통 오차를 보정하는 공정을 말한다. 여기서, 노광 공정은 전자빔 쓰기(Writing), 현상, 에칭, 베이크(bake) 등을 전반적으로 포함하는 개념일 수 있다. 덧붙여, 노광 공정 전에 데이터 프로세싱이 수행될 수 있다. 데이터 프로세싱은 일종의 마스크 데이터에 대한 전처리 과정으로서, 마스크 데이터에 대한 문법 체크, 노광 시간 예측 등을 포함할 수 있다.
마스크 형성용 데이터를 준비하는 단계(S293) 이후, 마스크 형성용 데이터를 기반으로 하여 마스크용 기판을 노광한다(S295). 여기서, 노광은 예컨대, 전자빔 쓰기를 의미할 수 있다. 여기서, 전자빔 쓰기는 예컨대, 멀티-빔 마스크 노광기(Multi-Beam Mask Writer: MBMW)를 이용한 그레이 노광(Gray Writing) 방식으로 진행할 수 있다. 또한, 전자빔 쓰기는 가변 형상 빔(Variable Shape Beam: VSB) 노광기를 이용하여 수행할 수도 있다.
한편, 마스크 형성용 데이터를 준비하는 단계(293) 이후, 노광 공정 전에 마스크 데이터를 픽셀 데이터로 변환하는 과정이 수행될 수 있다. 픽셀 데이터는 실제의 노광에 직접 이용되는 데이터로서, 노광 대상이 되는 형상에 대한 데이터와 그 각각에 할당된 도우즈에 대한 데이터를 포함할 수 있다. 여기서, 형상에 대한 데이터는 벡터 데이터인 형상 데이터가 래스터라이제이션(rasterization) 등을 통해 변환된 비트-맵(bit-map) 데이터일 수 있다.
노광 공정 후, 일련의 공정들을 진행하여 마스크를 완성한다(S297). 일련의 공정들은 예컨대, 현상, 식각, 및 세정 등의 공정을 포함할 수 있다. 또한, 마스크 제조를 위한 일련의 공정에는 계측 공정, 결함 검사나 결함 수리 공정이 포함될 수 있다. 또한, 펠리클(pellicle) 도포 공정이 포함될 수도 있다. 여기서 펠리클 도포 공정은 최종 세척과 검사를 통해서 오염입자나 화학적 얼룩이 없다고 확인이 되면, 마스크 표면을 마스크의 배송 및 마스크의 가용수명 기간 동안 후속적인 오염으로부터 마스크를 보호하기 위해서 펠리클을 부착하는 공정을 의미할 수 있다.
본 실시예의 마스크 제조방법은, 육각형 노치 디자인을 포함한 레이아웃의 설계를 포함하는 OPC 방법에 기초하여, MRC를 위배하지 않으면서도 코너 라운딩 현상을 최소화할 수 있는 마스크 레이아웃을 구현할 수 있고, 그러한 마스크 레이아웃에 기반하여, 웨이퍼 상에 타겟 패턴을 최적으로 형성할 수 있는 우수한 마스크를 제조할 수 있도록 한다. 예컨대, 본 실시예의 마스크 제조방법은, 노치 부분을 포함하는 멀티-하이트 셀 구조의 타겟 패턴을 1개만으로 충분히 구현할 수 있는 마스크를 제조할 수 있도록 한다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
No: 노치, No': 직사각형 패턴, Pt: 타겟 패턴, Ptd: 사선 노치 디자인, Pth: 육각형 노치 디자인, Ptl1, Ptl2: 레이아웃, HP: 육각형 패턴, Con: 컨투어, CTP: 곡선의 타겟 패턴, C.P1, C.P2: 제어 포인트, RX: 블럭 마스크, MHC: 멀티-하이트 셀, Fin: 핀, CR: 코너 라운딩 라인, CRR: 코너 라운딩 반경, PVB: 공정 변동 밴드

Claims (10)

  1. 직사각형의 노치(notch) 부분을 포함한 멀티-하이트 셀(Multi-Height Cell)의 타겟 패턴을 형성하기 위한 마스크 상의 패턴에 대한 레이아웃 설계 방법으로서, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는, 마스크 레이아웃 설계 방법.
  2. 제1 항에 있어서,
    상기 직사각형 패턴의 한 변인 제1 변의 두 꼭짓점 각각에 대하여 사선 방향의 패턴을 형성할 때, 상기 사선 방향의 패턴의 변화가 서로에게 영향을 미치거나 상기 제1 변에 영향을 미치는 경우에, 상기 제1 변에 대응하는 부분에 상기 육각형 패턴을 형성하는 것을 특징으로 하는 마스크 레이아웃 설계 방법.
  3. 직사각형의 노치 부분을 포함한 타겟 패턴을 형성하기 위하여, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는 단계;
    상기 육각형 노치 디자인의 에지를 프래그먼트(fragment)로 나누는 단계;
    OPC(Optical Proximity Correction) 모델에 상기 프래그먼트를 포함한 마스크 데이터를 입력하여 시뮬레이션을 통해 상기 타겟 패턴의 컨투어(contour)를 예측하는 단계;
    상기 컨투어와 곡선의(curved) 타겟 패턴의 에지 간의 차이인 EPE(Edge Placement Error)를 계산하는 단계;
    상기 EPE에 설정된 피드백(feedback) 인자를 곱하여 상기 프래그먼트의 이동량(displacement)을 결정하는 단계; 및
    상기 프래그먼트를 상기 이동량만큼 이동시키는 단계;를 포함하고,
    상기 EPE가 설정된 기준 값의 이하가 될 때까지, 또는 반복 횟수가 설정된 기준 횟수에 도달할 때까지, 상기 타겟 패턴의 컨투어를 예측하는 단계에서부터 상기 이동량만큼 이동시키는 단계를 반복하며,
    상기 타겟 패턴의 컨투어를 예측하는 단계에서, 상기 OPC 모델에 상기 프래그먼트의 이동에 의해 변경된 상기 마스크 데이터를 입력하는, OPC 방법.
  4. 제3 항에 있어서,
    상기 레이아웃을 설계하는 단계에서,
    상기 육각형 패턴을 상기 직사각형 패턴의 2개의 단변 부분에 각각 형성하는 것을 특징으로 하는 OPC 방법.
  5. 제3 항에 있어서,
    상기 육각형 패턴은, 상기 직사각형 패턴의 단변이 2개의 장변과 만나는 2개의 꼭짓점 중 제1 꼭짓점을 둘러싸는 제1 변과 제2 변, 제2 꼭짓점을 둘러싸는 제4 변과 제5 변, 및 상기 제2 변과 제4 변을 연결하는 제3 변을 포함하고,
    상기 제1 변 내지 제5 변은 상기 직사각형 패턴의 외부에 위치하며, 상기 제3 변에 대향하는 제6 변은 상기 육각형 노치 디자인에 존재하지 않는 것을 특징으로 하는 OPC 방법.
  6. 제5 항에 있어서,
    상기 제1 및 제2 변에 대응하는 프래그먼트는 상기 곡선의 타겟 패턴 상의 하나의 포인트를 제어 포인트로 함께 사용하고,
    상기 제4 및 제5 변에 대응하는 프래그먼트는 상기 곡선의 타겟 패턴 상의 하나의 포인트를 제어 포인트로 함께 사용하는 것을 특징으로 하는 OPC 방법.
  7. 제4 항에 있어서,
    상기 노치 부분을 포함한 상기 타겟 패턴을 1개의 마스크로 구현하도록 하며,
    상기 노치 부분은, 다수의 셀 영역들이 라인 형태로 연장하는 셀 구조에서, 인접하는 동일한 도전형의 셀 영역들이 결합하여 멀티-하이트 셀 구조를 구성함에 따라 형성되고,
    상기 셀 영역들 각각은 복수 개의 핀들(fins)을 포함하며,
    상기 타겟 패턴은 멀티-하이트 셀 구조를 포함하는 것을 특징으로 하는 OPC 방법.
  8. 직사각형의 노치 부분을 포함하는 타겟 패턴을 형성하기 위하여, 상기 노치 부분에 대응하는 상기 마스크 상의 직사각형 패턴의 적어도 한 변을 육각형 패턴으로 변형시킨 육각형 노치 디자인을 포함한 레이아웃을 설계하는 단계;
    상기 육각형 노치 디자인의 에지를 프래그먼트로 나누는 단계;
    OPC 모델에 상기 프래그먼트를 포함한 마스크 데이터를 입력하여 시뮬레이션을 통해 상기 타겟 패턴의 컨투어를 예측하는 단계;
    상기 컨투어와 곡선의 타겟 패턴의 에지 간의 차이인 EPE를 계산하는 단계;
    상기 타겟 패턴의 컨투어를 예측하는 단계의 재수행 여부를 판단하는 단계;
    상기 재수행을 하지 않는 것으로 판단된 경우에, 최종 마스크 데이터를 결정하는 단계;
    상기 최종 마스크 데이터를 MTO(Mask Tape-Out) 디자인 데이터로서 전달하는 단계;
    상기 MTO 디자인 데이터에 기초하여 마스크 형성용 데이터를 준비하는 단계; 및
    상기 마스크 형성용 데이터에 기초하여, 마스크용 기판 상에 노광을 수행하는 단계;를 포함하고,
    상기 재수행을 하는 것으로 판단된 경우에, 상기 EPE에 설정된 피드백 인자를 곱하여 상기 프래그먼트의 이동량을 결정하는 단계; 및
    상기 프래그먼트를 상기 이동량만큼 이동시키는 단계;를 수행하고, 상기 타겟 패턴의 컨투어를 예측하는 단계로 이동하는, 마스크 제조방법.
  9. 제8 항에 있어서,
    상기 재수행의 여부는, 상기 EPE가 설정된 기준 값의 이하인지, 또는 반복 횟수가 설정된 기준 횟수에 도달했는지에 의해 결정되며,
    상기 타겟 패턴의 컨투어를 예측하는 단계에서, 상기 OPC 모델에 상기 프래그먼트의 이동에 의해 변경된 상기 마스크 데이터를 입력하며,
    상기 재수행을 하지 않는 것으로 판단된 경우에, 변경된 상기 마스크 데이터가 최종 데이터로 결정되는 것을 특징으로 하는 마스크 제조방법.
  10. 제8항에 있어서,
    상기 노치 부분을 포함한 상기 타겟 패턴을 1개로 구현할 수 있는 마스크를 형성하는 것을 특징으로 하는 마스크 제조방법.
KR1020180161175A 2018-12-13 2018-12-13 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법 KR102688569B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180161175A KR102688569B1 (ko) 2018-12-13 2018-12-13 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US16/458,225 US10922472B2 (en) 2018-12-13 2019-07-01 Method of manufacturing semiconductor device
CN201910795188.6A CN111324002B (zh) 2018-12-13 2019-08-26 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161175A KR102688569B1 (ko) 2018-12-13 2018-12-13 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법

Publications (2)

Publication Number Publication Date
KR20200072981A true KR20200072981A (ko) 2020-06-23
KR102688569B1 KR102688569B1 (ko) 2024-07-25

Family

ID=71072655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161175A KR102688569B1 (ko) 2018-12-13 2018-12-13 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법

Country Status (3)

Country Link
US (1) US10922472B2 (ko)
KR (1) KR102688569B1 (ko)
CN (1) CN111324002B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456617B (zh) * 2019-08-26 2021-08-10 上海华力集成电路制造有限公司 光学邻近效应修正方法及其修正系统
KR20210030078A (ko) * 2019-09-09 2021-03-17 삼성전자주식회사 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법
KR20210046459A (ko) * 2019-10-18 2021-04-28 삼성전자주식회사 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
CN113495426A (zh) * 2020-04-08 2021-10-12 长鑫存储技术有限公司 一种光学临近效应修正方法及装置
CN113378507B (zh) * 2021-06-01 2023-12-05 中科晶源微电子技术（北京）有限公司 掩模数据切割方法和装置、设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100175041A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Adjustment of mask shapes for improving printability of dense integrated circuit layout
US20130198700A1 (en) * 2007-02-28 2013-08-01 Mentor Graphics Corporation Layout Design Defect Repair Based On Inverse Lithography And Traditional Optical Proximity Correction
KR20150089395A (ko) * 2014-01-27 2015-08-05 에스케이하이닉스 주식회사 오버레이 패턴을 갖는 포토마스크 및 이를 이용한 반도체소자 제조방법
US20160292348A1 (en) * 2015-03-30 2016-10-06 Mentor Graphics Corporation Optical Proximity Correction For Directed-Self-Assembly Guiding Patterns
KR20170003350A (ko) * 2015-06-30 2017-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 제조 방법
KR20170011554A (ko) * 2015-07-23 2017-02-02 삼성전자주식회사 Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
KR20170113801A (ko) * 2016-03-25 2017-10-13 삼성전자주식회사 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214496B1 (en) 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
JP2000310851A (ja) * 1999-04-27 2000-11-07 Dainippon Printing Co Ltd Ｏｐｃパターン付き図形データのサイジング処理方法及びｏｐｃパターン付き図形データのサイジング処理装置
US6834262B1 (en) * 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
TWI236574B (en) * 2002-02-08 2005-07-21 Sony Corp Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device
EP1450206B1 (en) * 2003-02-21 2016-04-20 Canon Kabushiki Kaisha Mask and its manufacturing method, exposure, and semiconductor device fabrication method
JP4494221B2 (ja) * 2003-02-28 2010-06-30 富士通マイクロエレクトロニクス株式会社 フォトマスク及びその作製方法並びにパターン形成方法
US7073162B2 (en) * 2003-10-31 2006-07-04 Mentor Graphics Corporation Site control for OPC
US7355681B2 (en) * 2004-04-09 2008-04-08 Asml Masktools B.V. Optical proximity correction using chamfers and rounding at corners
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7529421B2 (en) 2004-07-01 2009-05-05 Applied Materials, Inc. Optical proximity correction in raster scan printing based on corner matching templates
JP2008033277A (ja) 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
KR100847842B1 (ko) * 2007-06-26 2008-07-23 주식회사 동부하이텍 반도체 소자의 마스크 제작방법
US7707539B2 (en) * 2007-09-28 2010-04-27 Synopsys, Inc. Facilitating process model accuracy by modeling mask corner rounding effects
CN101144976B (zh) * 2007-10-30 2011-03-23 中国科学院电工研究所 一种光刻系统掩模邻近效应校正方法
CN101571669B (zh) * 2008-04-28 2012-12-12 中芯国际集成电路制造(北京)有限公司 基于模型的校验光学邻近修正的方法
CN101661219A (zh) * 2008-08-28 2010-03-03 中芯国际集成电路制造(上海)有限公司 一种修正掩膜版图形的方法和装置
US8176446B2 (en) * 2008-09-11 2012-05-08 International Business Machines Corporation Method for compensating for variations in structures of an integrated circuit
US20110202893A1 (en) * 2010-02-16 2011-08-18 Ir Kusnadi Contour Self-Alignment For Optical Proximity Correction Model Calibration
KR101659838B1 (ko) 2010-06-18 2016-09-26 삼성전자주식회사 식각 근접 보정방법 및 그를 이용한 포토마스크 레이아웃의 생성방법
US8703595B2 (en) 2011-11-17 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. N/P boundary effect reduction for metal gate transistors
US8527916B1 (en) * 2012-03-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction to reduce corner rounding
CN105321820B (zh) 2014-07-08 2018-09-14 台湾积体电路制造股份有限公司 通过opc修改布局设计以降低拐角圆化效应
EP3037878B1 (en) * 2014-12-23 2020-09-09 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
CN108333865B (zh) 2017-01-18 2021-06-08 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
JP6855969B2 (ja) * 2017-07-25 2021-04-07 凸版印刷株式会社 露光装置および露光方法
KR102702999B1 (ko) * 2018-10-19 2024-09-04 삼성전자주식회사 라인 엔드 보이드 방지를 광 근접 보정 방법 및 이를 이용한 리소그래피 마스크 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130198700A1 (en) * 2007-02-28 2013-08-01 Mentor Graphics Corporation Layout Design Defect Repair Based On Inverse Lithography And Traditional Optical Proximity Correction
US20100175041A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Adjustment of mask shapes for improving printability of dense integrated circuit layout
KR20150089395A (ko) * 2014-01-27 2015-08-05 에스케이하이닉스 주식회사 오버레이 패턴을 갖는 포토마스크 및 이를 이용한 반도체소자 제조방법
US20160292348A1 (en) * 2015-03-30 2016-10-06 Mentor Graphics Corporation Optical Proximity Correction For Directed-Self-Assembly Guiding Patterns
KR20170003350A (ko) * 2015-06-30 2017-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 제조 방법
KR20170011554A (ko) * 2015-07-23 2017-02-02 삼성전자주식회사 Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
KR20170113801A (ko) * 2016-03-25 2017-10-13 삼성전자주식회사 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법

Also Published As

Publication number Publication date
US10922472B2 (en) 2021-02-16
CN111324002B (zh) 2024-06-07
US20200192996A1 (en) 2020-06-18
KR102688569B1 (ko) 2024-07-25
CN111324002A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
KR102688569B1 (ko) 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
CN109932865B (zh) 光学邻近校正（opc）方法及使用该opc方法制造掩模的方法
CN110858056B (zh) 制造半导体装置、极紫外线曝光和光学邻近校正的方法
CN109839798B (zh) 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法
US20170115556A1 (en) Mask manufacturing method and semiconductor device manufacturing method using the same
KR20150142900A (ko) 전자빔을 이용한 노광 방법과 그 노광 방법을 이용한 마스크 및 반도체 소자 제조방법
JP6108693B2 (ja) パターン作成方法
KR20170011554A (ko) Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
CN115774375A (zh) 光学邻近校正方法、掩模制造方法及半导体芯片制造方法
KR20200028169A (ko) Opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US20240079206A1 (en) Scanning electron microscope (sem) measurement method and apparatus
CN117289543A (zh) 基于深度学习的光刻模型生成方法以及掩模制造方法
KR102404639B1 (ko) 전자 빔 노광 방법 및 그를 포함하는 기판 제조 방법
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
US20240201578A1 (en) Optical proximity correction (opc) method and method of manufacturing mask by using the same
KR101143622B1 (ko) 광 근접 보정 검증 방법
CN112445081A (zh) 用于减少因曝光不均匀所导致的布局失真的方法与系统
US20230324881A1 (en) Machine learning (ml)-based process proximity correction (ppc) method and semiconductor device manufacturing method including the same
US11500283B2 (en) Mask layout correction method and a method for fabricating semiconductor devices using the same
CN118519314A (zh) 光学邻近校正方法和掩模制造方法
US20230176470A1 (en) Method of generating curve sub-resolution assist feature (sraf), method of verifying mask rule check (mrc), and method of manufacturing mask including method of generating the same
JP2005215587A (ja) 位相シフトマスクの製造方法
CN115542656A (zh) 光学邻近校正方法及使用该方法制造极紫外掩模的方法
CN116203789A (zh) 全芯片单元临界尺寸校正方法及使用其制造掩模的方法
CN117666272A (zh) 光学临近修正方法、掩模版、可读存储介质及计算机设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant