CN116203789A - 全芯片单元临界尺寸校正方法及使用其制造掩模的方法 - Google Patents

全芯片单元临界尺寸校正方法及使用其制造掩模的方法 Download PDF

Info

Publication number
CN116203789A
CN116203789A CN202211512515.0A CN202211512515A CN116203789A CN 116203789 A CN116203789 A CN 116203789A CN 202211512515 A CN202211512515 A CN 202211512515A CN 116203789 A CN116203789 A CN 116203789A
Authority
CN
China
Prior art keywords
layout
optical proximity
generating
full chip
density map
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211512515.0A
Other languages
English (en)
Inventor
金基盛
禹东坤
李熙俊
金东澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116203789A publication Critical patent/CN116203789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

提供了一种全芯片单元临界尺寸(CD)校正方法以及通过使用该方法制造掩模的方法。全芯片单元CD校正方法包括：接收关于全曝光的数据库(DB)；分析DB的层次；通过使用DB生成全芯片的密度图，并将该密度图转换为重定向规则表，该转换包括通过使用密度规则映射密度图；将全芯片的单元块重新配置为用于光学邻近校正(OPC)的OPC目标单元布局；基于重定向规则表将第一偏置应用于OPC目标单元布局；以及通过执行分层OPC生成用于全芯片的经光学邻近校正的(经OPC的)布局。

Description

全芯片单元临界尺寸校正方法及使用其制造掩模的方法
技术领域
发明构思涉及制造掩模的方法，更具体地，涉及用于全芯片的单元临界尺寸(CD)校正方法和/或通过使用单元CD校正方法制造掩模的方法。
背景技术
在半导体工艺中，可以执行使用掩模的光刻以在诸如晶片的半导体基板中形成图案。掩模或光掩模可以简单地定义为图案转移制品，其中图案由透明基材上的不透明材料形成，诸如但不限于玻璃上的铬。简而言之，在掩模制造工艺中，规划所期望的电路，设计所期望的电路的布局，并将通过光学邻近校正(OPC)获得的掩模设计数据作为掩模流片(MTO)设计数据传输。之后，基于MTO设计数据执行掩模数据准备(MDP)，通过执行诸如曝光工艺的前道工序(FEOL)和诸如缺陷检查的后道工序(BEOL)可以部分或完全地制造掩模。
发明内容
发明构思提供了一种有效地校正全芯片的单元临界尺寸(CD)误差的方法和/或通过使用该方法制造掩模的方法。
根据一些示例实施方式，提供了一种全芯片单元CD校正方法，包括：接收关于全曝光的数据库(DB)；分析DB的层次；通过使用DB生成全芯片的密度图，并将该密度图转换为重定向规则表，该转换包括使用密度规则诸如设定的密度规则映射密度图；将全芯片的单元块重新配置为光学邻近校正(OPC)目标单元布局；基于重定向规则表将第一偏置应用于OPC目标单元布局；以及通过执行分层(hierarchical)OPC生成用于全芯片的经光学邻近校正的(经OPC的)布局。
根据一些示例实施方式，提供了一种全芯片单元CD校正方法，包括：接收关于全曝光的DB；分析DB的层次；通过使用DB生成全芯片的密度图，并将密度图转换为重定向规则表，该转换包括使用密度规则映射密度图；将全芯片的单元块重新配置为用于光学邻近校正(OPC)的OPC目标单元布局；基于重定向规则表，将第一偏置应用于OPC目标单元布局；通过对已应用第一偏置的OPC目标单元布局执行OPC来生成经OPC的单元布局；通过使用经OPC的单元布局配置单元块来生成经OPC的单元块布局；以及通过使用经OPC的单元块布局配置全芯片来生成经OPC的全芯片布局。
根据一些示例实施方式，提供了一种制造掩模的方法。该方法包括：接收关于全曝光的DB；分析DB的层次；通过使用DB生成全芯片的密度图，并将密度图转换为重定向规则表，该转换包括使用密度规则映射密度图；将全芯片的单元块重新配置为用于OPC的OPC目标单元布局；基于重定向规则表，将第一偏置应用于OPC目标单元布局；通过执行分层OPC生成用于全芯片的经OPC的布局；将用于全芯片的经OPC的布局作为掩模流片(MTO)设计数据发送；基于MTO设计数据准备掩模数据；以及基于掩模数据曝光掩模基板。
根据一些示例实施方式，提供了一种制造掩模的方法。该方法包括：接收关于全曝光的DB；分析DB的层次；通过使用DB生成全芯片的密度图，并将密度图转换为重定向规则表，该转换包括使用密度规则映射密度图；将全芯片的单元块重新配置为用于OPC的OPC目标单元布局；基于重定向规则表，将第一偏置应用于OPC目标单元布局；通过对已应用第一偏置的OPC目标单元布局执行OPC来生成经OPC的单元布局；通过使用经OPC的单元布局配置单元块来生成经OPC的单元块布局；通过使用经OPC的单元块布局配置全芯片来生成经OPC的全芯片布局；将用于全芯片的经OPC的布局作为MTO设计数据发送；基于MTO设计数据准备掩模数据；以及基于掩模数据曝光掩模基板。
附图说明
通过以下结合附图的详细描述，将更清楚地理解发明构思的各种示例实施方式，附图中：
图1是根据一些示例实施方式的全芯片单元临界尺寸(CD)校正方法的示意性流程图；
图2A至图2C分别是全芯片的密度图、存储体中心边缘(bank center edge，BCE)和存储体边缘边缘(bank edge edge，BEE)中的单元CD误差、以及根据芯片中的位置的单元CD误差的图像；
图3是在图1的全芯片单元CD校正方法中分析DB的层次的操作的概念图；
图4A和图4B示出了用于描述生成全芯片的密度图的过程的图像，并且图4C是示出密度与CD误差之间的关系的图；
图5A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中生成密度图并将其转换为重定向规则表的操作的子操作的流程图，并且图5B至图5D示出了分别与子操作对应的图像；
图6A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中生成密度图并将其转换为重定向规则表的操作的子操作的流程图，并且图6B和图6C示出了分别与子操作对应的图像；
图7是示出在图1的全芯片单元CD校正方法中将单元块重新配置为用于OPC的光学邻近校正(OPC)目标单元布局的操作以及将第一偏置应用于OPC目标单元布局的操作的图像；
图8A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中通过执行分层OPC来生成用于全芯片的已经经历了OPC的布局(即，经光学邻近校正的(经OPC的)布局)的操作的子操作的流程图，并且图8B至图8D示出了分别与子操作对应的图像；
图9A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中通过执行分层OPC来生成用于全芯片的经OPC的布局的操作的子操作的流程图，并且图9B至图9D示出了与子操作对应的图像；以及
图10是根据一些示例实施方式的通过使用全芯片单元CD校正方法制造掩模的方法的示意性流程图。
具体实施方式
在下文中，将参照附图详细描述各种示例实施方式。在附图中，相同的附图标记表示相同的元件，并且将省略对其的重复描述。
图1是根据一些示例实施方式的全芯片单元临界尺寸(CD)校正方法的示意性流程图。
参照图1，全芯片单元CD校正方法包括，在操作S110中，接收关于全曝光(例如，全掩模曝光)的数据库(DB)，全掩模曝光包括用于布置成矩形网格的一个或更多个管芯的图案以及围绕所述一个或更多个管芯的周围的划线(surrounding scribe lines)。这里，全曝光可以指整个掩模的图案的布局，在半导体器件的制造期间，在曝光中通过单次曝光将其转移到晶片上。DB可以包括关于全曝光(例如，整个掩模布局)的数据。单元CD可以指单元块(诸如标准单元块和/或存储器单元块)中的单元图案的CD，并且可以区别于外围或核心区域中的图案的CD。在下文中，单元CD和CD可以基本上具有相同的含义，并且单元CD误差和CD误差可以基本上具有相同的含义。
更详细地，可以通过使用曝光工艺将掩模上的图案转移到基板上来形成基板(诸如但不限于晶片)上的图案。因此，可以最初设计掩模布局，例如，与基板上的图案对应的掩模上的图案的布局。由于曝光工艺和/或蚀刻工艺的特性，基板上的图案的形状可通常与掩模上的图案的形状不同。因为掩模上的图案以减小的尺寸投影并转移到基板上，所以掩模上的图案的尺寸可以大于基板上的图案的尺寸。对应于全曝光的单个掩模可以对应于晶片上的多个芯片或管芯以及周围的划线。然而，在一些示例实施方式中，单个掩模可以对应于晶片上的单个芯片以及周围的划线。
随着图案的小型化，由于相邻图案之间的影响，在曝光工艺期间可能出现光学邻近效应(OPE)，并且可以执行光学邻近校正(OPC)以通过掩模布局校正来抑制或减少OPE的发生。OPC可以包括生成图案的光学图像、生成OPC模型、以及通过使用OPC模型经模拟获得关于掩模布局的图像和/或数据。
OPC可以大致分为两种类型：基于规则的OPC；以及基于模拟或基于模型的OPC。基于模型的OPC使用仅测量代表性图案而不测量全部大量测试图案的结果，因此在时间和/或成本方面可能是有利的。OPC不仅可以包括修改掩模布局，还可以包括在图案拐角上添加称为衬线的亚光刻特征的方法、和/或添加亚分辨率辅助特征(SRAF)(诸如散射条和/或内支架和/或外支架)的方法。
对于OPC，准备用于OPC的基本数据。这里，基本数据可以包括关于样本的图案的形状、图案的位置、测量的类型(诸如图案的空间(space)或线的测量)和基本测量值的数据中的一个或更多个。基本数据还可以包括诸如一种或更多种其他物理特性(诸如光致抗蚀剂(PR)的厚度、折射率和介电常数)以及照明系统形状的源图(source map)的信息。基本数据不限于上述那些。
在准备好基本数据之后，可以生成光学OPC模型。光学OPC模型的生成可以包括优化或改善曝光工艺中的散焦台(defocus stand，DS)位置和最佳聚焦(BF)位置。光学OPC模型的生成还可以包括生成考虑了光的衍射或曝光设备的光学状态的光学图像。光学OPC模型的生成不限于上述那些。例如，光学OPC模型的生成可以包括与曝光工艺中的光学现象相关的各种内容。
在生成光学OPC模型之后，可以生成用于PR的OPC模型。用于PR的OPC模型的生成可以包括优化或改善PR的阈值。这里，PR的阈值可以指在曝光工艺期间发生化学变化的阈值。例如，阈值可以作为曝光光的强度给出。用于PR的OPC模型的生成还可以包括从各种PR模型形式中选择合适的模型形式。
光学OPC模型与用于PR的OPC模型的组合通常被称为OPC模型。在生成OPC模型后，使用OPC模型重复和迭代模拟。可以执行模拟直到满足特定条件。例如，CD误差的均方根(RMS)、边缘放置误差(EPE)和/或参考重复计数可以用作重复模拟的条件。在根据一些示例实施方式的掩模布局校正方法中，可以通过使用OPC模型执行模拟来获得已经经历OPC的布局图像或数据，例如，经光学邻近校正的(经OPC的)布局图像或数据。经OPC的布局图像可以作为掩模流片(MTO)设计数据发送给掩模制造团队，用于以后制造掩模。
在接收到关于全曝光的DB之后，在操作S120中可以分析DB的层次。分析DB的层次可以指基于DB分析整个掩模布局的层次。可能需要或使用掩模布局的层次分析来提取和重新配置目标布局以进行OPC。对DB的层次的分析将在下面参照图3详细描述。
随后，在操作S130中可以生成密度图或热图并将其转换为重定向规则表。密度图可以表示全芯片中图案的密度。例如，图案集中的部分可以具有高密度，而图案稀疏的部分可以具有低密度。与全曝光一样，全芯片可以指单个芯片或管芯的整体中的图案布局。可以通过使用内核(kernel)和/或通过分析单元块周围的空间来生成密度图。密度可以对应于区域内的图案的面积与该区域的面积的份额(portion)、百分比或比率。根据生成密度图的方法，可以通过不同的过程来生成或转换重定向规则表。生成密度图并将其转换为重定向规则表将在下面参照图5A至图6C详细描述。
在生成密度图并将其转换为重定向规则表之后，在操作S140中可以重新配置要经历OPC的OPC目标单元布局。这里，OPC目标单元布局可以是或者可以对应于直接执行OPC的单元，并且可以包括若干单元的组(set)。在根据一些示例实施方式的全芯片单元CD校正方法中，OPC目标单元布局可以包括一组区域，诸如单个单元块中的光学影响范围之外的九个区域。九个区域的组通常称为9个单元单位。9个单元单位中的九个区域可以分别表示左上部分TL、上(中)部分T、右上部分TR、(中)左部分L、中心部分C、(中)右部分R、左下部分BL、底部部分B和右下部分BR(见图8C)。OPC目标单元布局的重新配置将在下面参照图3至图7再次描述。
在重新配置OPC目标单元布局之后，在操作S150中，基于重定向规则表将第一偏置(bias)应用于OPC目标单元布局。这里，第一偏置的应用可以指根据图案的密度将图案布局的CD增加或减小第一偏置。例如，高密度部分中的图案布局的CD可以减小第一偏置，低密度部分中的图案布局的CD可以增加第一偏置。可以将第一偏置设置为可以完全或至少部分地补偿CD误差的值，该CD误差已经被统计计算。
在将第一偏置应用于OPC目标单元布局之后，在操作S160中可以通过执行分层OPC来生成用于全芯片的经OPC的布局。分层OPC可以通过以下来执行：通过对已应用第一偏置的单元布局执行OPC获得经OPC的单元布局、通过将经OPC的单元布局反映在单元块上来获得经OPC的单元块布局、以及通过在全芯片上反映经OPC的单元块布局来获得经OPC的全芯片布局。这种分层OPC过程可以与对外围区域中的图案和核心区域中的图案执行的分层OPC基本相同。通过执行分层OPC来生成用于全芯片的经OPC的布局的过程将在下面参照图8A至图8D详细描述。
在一些示例实施方式中，全芯片单元CD校正方法可以进一步包括根据在使用EUV狭缝的EUV曝光工艺中的极紫外(EUV)狭缝中的位置来反映CD误差。根据EUV狭缝中的位置的CD误差的反映将在下面参照图9A至图9D详细描述。
根据一些示例实施方式，全芯片单元CD校正方法可以通过生成全芯片的密度图并且在基于密度图考虑图案密度的同时通过向OPC目标单元布局应用偏置来执行OPC而有效地校正全芯片的CD误差。在根据现有技术的OPC方法的情况下，仅补偿由于单个单元块的下层的台阶或形貌而发生的散焦导致的CD误差，因此，仅单个单元块的显影后检查(ADI)图案的CD误差可以被校正。然而，不仅在ADI图案中出现散焦CD误差，而且根据全芯片中的位置也出现CD误差，诸如由图案密度差异引起的蚀刻歪斜和/或掩模CD误差，因此，需要校正全芯片中的所有CD误差。这里，掩模CD误差可以指掩模上的图案的CD误差。在根据一些示例实施方式的全芯片单元CD校正方法中，通过在基于全芯片的密度图考虑图案密度的同时向OPC目标单元布局应用偏置来执行OPC，因此，不仅可以有效地校正ADI图案CD误差，而且还可以有效地校正根据全芯片中的位置的所有CD误差，诸如由图案密度差异引起的蚀刻歪斜和掩模CD误差。替代地或附加地，在全芯片单元CD校正方法中，还可以通过在EUV曝光工艺中反映根据EUV狭缝中的位置的CD误差来校正根据EUV狭缝中的位置的CD误差。
图2A至图2C分别是全芯片的图案密度图、存储体中心边缘(BCE)和存储体边缘边缘(BEE)中的单元CD误差、以及根据芯片中的位置的单元CD误差的图像。
参照图2A至图2C，图2A示出了密度图，其被提取以根据全芯片中的位置分析CD差异。在密度图中，用小圆圈标记的每个部分可以对应于密度中发生拐点的部分，例如，可以对应于全芯片的密度内的热点。可以存在更多的具有密度拐点的部分。图2A仅示出了若干代表性部分。
图2B是沿图2A的x轴的投影。BCE示出了存储体的中心部分中的单元块的中心和边缘的CD误差。BCE的CD误差的形状或多或少是对称的。BEE示出了存储体的边缘部分中的单元块的中心和边缘的CD误差。BEE的CD误差的形状是不对称的。BCE的CD误差的形状和BEE的CD误差的形状之间的差异可能是由各个单元块周围的密度差异引起的。
在图2C中，CBLC是“芯片左下角”的首字母缩写，并且示出了在芯片的左下部的单元块中的CD误差，而CTRC是“芯片右上角”的首字母缩写，并且示出了在芯片的右上部的单元块中的CD误差。Peri示出了与芯片的中心处的外围区域相邻的单元块中的CD误差。如图所示，与芯片或管芯的边缘和外围区域相邻的单元块可能具有大的图案密度差异，因此具有不同类型的CD误差。
因此，单元块的CD误差根据全芯片内的图案密度而不同地出现，因此，可以预期需要或期望全芯片中的图案密度适应于更准确地校正单元块的CD误差。在根据现有技术的OPC方法中，单元块被分为光学影响范围之外的九个区域并重新配置为9个单元单位，预测ADI CD误差，并校正CD误差。此后，为了补偿或至少部分地补偿约10微米(μm)的长范围，分析下层的形貌和/或蚀刻歪斜的趋势，生成重定向规则表并且校正CD误差。然而，因为在根据现有技术的OPC方法中，一个重定向规则表反映在整个全芯片上，所以整个全芯片中的CD误差可能不能被令人满意地校正。相反，在根据一些示例实施方式的全芯片单元CD校正方法中，提取整个全芯片的密度图，基于密度图生成重定向规则表，并执行OPC以在通过重新配置生成的OPC目标单元布局上反映重定向规则表，因此可以更有效地校正整个全芯片中的CD误差。
图3是在图1的全芯片单元CD校正方法中分析DB的层次的操作的概念图。
参照图3，最左边的图像是全曝光的图像。单个全曝光可以包括多个全芯片，并且可以包括或可以不包括对应的划线。全曝光的全芯片可以具有基本相同的分层结构。左二图像是全芯片的图像。全芯片可以包括多个存储体，例如多个存储器存储体。在左二图像中，由白线限定的区域可以分别对应于存储体。每个存储体可以包括多个单元块，例如多个存储器单元块。存储体和单元块可以根据其在全芯片中的位置而具有不同的分层结构。
左三图像是全芯片或存储体中的单元块的图像。单元块可以在不同的区域或位置具有不同的分层结构。因此，对整个单元块执行OPC可能需要很多时间。因此，单元块被重新配置为OPC目标单元布局。OPC目标单元布局可以对应于诸如对其实质上执行OPC的最小单元的单元。例如，如上所述，代表区域可以从单元块中提取并重新配置到OPC目标单元布局中。最右边的图像是OPC目标单元布局的图像。例如，OPC目标单元布局包括9个单元单位，其可以表示左上部分TL、上部分T、右上部分TR、左部分L、中心部分C、右部分R、左下部分BL、下部分B和右下部分BR(见图8C)。当对OPC目标单元布局执行OPC时，可以生成经OPC的单元布局。如上所述，可以通过层次分析将单元块重新配置为OPC目标单元布局，并且可以对OPC目标单元布局执行OPC。此后，通过在反向过程中扩展地反映经OPC的单元布局，可以在全芯片上完全执行OPC。
图4A和图4B示出了用于描述生成全芯片的密度图的过程的图像，并且图4C是示出密度与CD误差的关系的图。在图4C中，x轴是任意单位的CD误差ΔCD，y轴是任意单位的密度。
参照图4A和图4B，为了提取诸如全芯片的精确密度图的密度图，可以将全芯片的布局与内核函数进行卷积，如图4A所示。内核函数可以是高斯函数；然而，示例实施方式不限于此。单元块边缘部分在图4A的左侧示出为全芯片的布局的一部分，并且内核函数(例如，高斯内核函数的空间域)在图4A的右侧示出。中间的
Figure BDA0003966290780000091
代表卷积算子。一些用户可能会用星号(*)表示卷积算子。卷积可以用也可以不用傅立叶变换来执行；示例实施方式不限于此。如上所述，图4B所示的全芯片的密度图可以通过对全芯片的布局与内核函数进行卷积来生成。替代地或附加地，可以生成全芯片的示意性密度图。这将在下面参照图6A至图6C详细描述。
参照图4C，可以看出CD误差(横轴)随着密度(纵轴)的减小而增加。这可能是因为蚀刻差异(例如蚀刻歪斜)根据密度出现。例如，因为蚀刻在低密度区域中比在高密度区域中执行得更好或更准确，所以低密度区域中的CD可能小于参考CD，从而CD误差可能在低密度区域中增加。因此，为了更准确地校正全芯片的CD误差，需要或期望在OPC上考虑全芯片中的密度。
图5A是在图1的全芯片单元CD校正方法中生成密度图并将其转换为重定向规则表的操作的子操作的流程图，并且图5B至图5D示出了分别与子操作对应的图像。
参照图5A和图5B，生成密度图并将其转换为重定向规则表的操作S130可以包括在操作S132中通过使用内核生成全芯片的密度图。例如，内核可以包括高斯内核；然而，示例实施方式不限于此。可以通过使用高斯内核对全芯片的布局进行卷积来生成密度图。通过这个过程，可以生成图5B的密度图。
参照图5A和图5C，在生成密度图之后，在操作S134中可以通过对密度图应用过滤器来将密度图转换为密度多边形(density polygon)。例如，可以通过使用阈值过滤密度图来将密度图转换为密度多边形。例如，假设密度图中的密度范围为0.0至1.0，则可以使用设定的阈值将密度图分为对应于0.0至0.2(例如0％至20％)的区域、对应于0.2至0.4(例如20％至40％)的区域、对应于0.4至0.6(例如40％至60％)的区域、对应于0.6至0.8(例如60％至80％)的区域、以及对应于0.8至1.0(例如80％至100％)的区域。每个区域都可以被转换为多边形。区域的数量和/或多边形的形成可以随着设定的阈值的数量而变化。图5C示出了通过将过滤器应用于密度图获得的密度多边形。
因此，密度图到密度多边形的转换可以对应于将具有大量密度值的复杂结构化的密度图简化为具有少量密度值的若干密度区域的过程。可能存在密度值的量化。例如，密度图中的密度可以以非常小的单位划分，并且密度多边形中的密度可以以相对大的单位划分。例如，可以将上述密度多边形中的密度以0.2的单位划分，可以将转换为密度多边形之前的密度图中的密度以小于0.1的单位划分。图5C的密度多边形是非常简化的版本。示例实施方式不限于此，并且每个单元块中的区域可以被细分为密度多边形。
参照图5A至图5D，在转换成密度多边形之后，在操作S136中可以生成密度多边形的重定向规则表。重定向规则表可以指根据相应区域中的密度计算的要应用的偏置的表。例如，可以在重定向规则表中确定或记录第一ΔCD的偏置应用于具有第一密度的区域，第二ΔCD的偏置应用于具有第二密度的区域，并且第三ΔCD的偏置应用于具有第三密度的区域。诸如第一ΔCD、第二ΔCD和第三ΔCD的偏置值可以通过根据密度来统计计算CD误差而确定。
可以为每个单元块生成重定向规则表。例如，可以通过根据每个单元块中的密度设置偏置来生成重定向规则表。在图5D中，大矩形框对应于单元块，并且偏置被分别分配到单元块中的单元并用不同的阴影标记。换言之，单个大矩形框可以对应于与单元块对应的重定向规则表。
根据各种示例实施方式，生成重定向规则表的操作S136可以被认为是将重定向规则表应用于密度多边形(密度图被转换成该密度多边形)的过程。例如，可以预设根据密度的偏置值，因此，可以在生成重定向规则表的操作S136中将偏置值分配给密度多边形。这可以被认为是使用重定向规则表映射密度多边形的过程。
图6A是根据各种示例实施方式的在图1的全芯片单元CD校正方法中生成密度图并将其转换为重定向规则表的操作的子操作的流程图，并且图6B和图6C示出了分别与子操作对应的图像。
参照图6A和图6B，在全芯片单元CD校正方法中，可以通过分析单元块而不使用诸如高斯内核的内核来生成密度图。详细地，生成密度图并将其转换成重定向规则表的操作S130a可以包括在操作S131中通过分析单元块周围的空间来生成密度图。例如，可以通过测量全芯片布局中的单元之间的空间或分析全芯片布局中的密度来生成密度图。此时，可以以简单的形式生成密度图，如图6B所示。换言之，密度图中具有不同密度的区域之间的区分可以不是很复杂。
参照图6A和图6C，在生成密度图之后，在操作S133中可以基于密度图生成重定向规则表。上面已经参照图5A至图5D描述了重定向规则表的概念。因此，在根据一些示例实施方式的全芯片单元CD校正方法中，密度图以简单的形式生成，因此，可以省略通过过滤将密度图转换为密度多边形的过程。因此，重定向规则表可以从密度图直接生成。例如，在图6C的重定向规则表中，密度值A至E被分配给区域。
如以上参照图5A至图5D所述，根据一些示例实施方式，生成重定向规则表的操作S133可以被认为是将重定向规则表应用于密度图的过程。例如，可以预设根据密度的偏置值，因此，可以在生成重定向规则表的操作S133中将根据密度的偏置值分配给密度图。例如，在图6C的重定向规则表中，可以将密度值A至E分别分配给区域，然后可以将偏置值分别分配给密度值A至E。
图7是示出在图1的全芯片单元CD校正方法中将单元块重新配置为用于OPC的OPC目标单元布局的操作以及将第一偏置应用于OPC目标单元布局的操作的图像。
参照图7，如以上参照图3所述，对整个单元块执行OPC可能需要很长时间。因此，根据一些示例实施方式，全芯片单元CD校正方法可以包括将单元块重新配置为OPC目标单元布局的过程。例如，如图7的右侧所示，可以将每个单元块重新配置为对应的OPC目标单元布局。
图7左侧的图像可以分别对应于分别与单元块相对应的重定向规则表，如以上参照图5A至图5D所述。在根据现有技术的OPC方法中，可以通过对OPC目标单元布局执行OPC来生成经OPC的单元布局。在这种情况下，可能无法校正全芯片中不同位置处的CD误差，诸如由根据全芯片中的位置的图案密度差异引起的蚀刻歪斜或掩模CD误差。
然而，在根据一些示例实施方式的全芯片单元CD校正方法中，在对OPC目标单元布局执行OPC之前，基于重定向规则表将第一偏置应用于OPC目标单元布局。换言之，基于重定向规则表，对应于第一偏置的ΔCD可以应用于OPC目标单元布局。例如，OPC目标单元布局的参考CD可以增加或减少ΔCD。此后，可以通过对已应用第一偏置的OPC目标单元布局执行OPC来生成经OPC的单元布局。因为在根据一些示例实施方式的全芯片单元CD校正方法中，经OPC的单元布局通过第一偏置反映了全芯片的图案密度，所以可以有效校正在全芯片中的不同位置的CD误差，诸如由根据全芯片中的位置的图案密度差异引起的蚀刻歪斜或掩模CD误差。
图8A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中通过执行分层OPC来生成用于全芯片的经OPC的布局的操作的子操作的流程图，并且图8B至图8D示出了分别与子操作对应的图像。
参照图8A和图8B，在根据一些示例实施方式的全芯片单元CD校正方法中，通过执行分层OPC生成用于全芯片的经OPC的布局的操作S160可以包括在操作S162中通过对已应用第一偏置的OPC目标单元布局执行OPC来生成经OPC的单元布局。第一偏置可以基于重定向规则表生成并且应用于通过重新配置单元块获得的OPC目标单元布局。
参照图8A和图8C，在生成经OPC的单元布局之后，在操作S164中可以通过使用经OPC的单元布局配置单元块来生成经OPC的单元块布局。生成经OPC的单元块布局的过程可以与将单元块重新配置为OPC目标单元布局的过程(这已在上面被描述)相反。换言之，可以通过经由在单元块的相应部分上反映经OPC的单元布局的每个区域而配置整个单元块来生成经OPC的单元块布局。例如，通过从经OPC的单元布局的左上部分TL配置单元块的左上角，从经OPC的单元布局的上部分T配置单元块的上侧，从经OPC的单元布局的右上部分TR配置单元块的右上角等来为整个单元块生成经OPC的单元块布局。
参照图8A和图8D，在生成经OPC的单元块布局之后，在操作S166中，可以通过使用经OPC的单元块布局配置全芯片来生成经OPC的全芯片布局。生成经OPC的全芯片布局的过程可以与将全芯片分解为单元块的过程(这已在上面被描述)相反。例如，经OPC的全芯片布局可以通过经由在全芯片的各自相应部分上反映多个经OPC的单元块布局来配置全芯片而生成。可以执行基于经OPC的布局(未示出)制造光掩模的步骤，以及基于制造的光掩模(未示出)制造半导体器件的步骤。
图9A是根据一些示例实施方式的在图1的全芯片单元CD校正方法中通过执行分层OPC来生成用于全芯片的经OPC的布局的操作的子操作的流程图。图9B是相对于EUV狭缝中的位置的CD的图，并且图9C和图9D示出了与子操作对应的图像。
参照图9A至图9D，全芯片单元CD校正方法可以应用于EUV曝光工艺。在EUV曝光工艺中，CD误差可能随着EUV狭缝中的位置而变化。如图9B所示，当EUV狭缝中的位置被分为13个位置时，可以看出CD在13个位置中的每一个处是不同的。因此，可以看出，在EUV曝光工艺中的OPC期间，需要反映根据狭缝中的位置的CD误差。
在根据一些示例实施方式的全芯片单元CD校正方法中，通过执行分层OPC来生成用于全芯片的经OPC的布局的操作S160a可以包括在操作S161中相对于OPC目标单元布局(已向其施加第一偏置)计算根据EUV狭缝位置的CD误差。根据EUV狭缝位置的CD误差可以通过将根据EUV狭缝位置的内核函数应用到目标单元布局来计算，如图9C所示，或者可以统计计算。
此后，在操作S163中，可以通过对已向其应用第一偏置的OPC目标单元布局执行OPC来生成经OPC的单元布局。如上所述，偏置可以基于重定向规则表生成并且被应用于通过单元块的重新配置获得的OPC目标单元布局。
在生成经OPC的单元布局之后，在操作S165中，可以基于根据EUV狭缝位置的CD误差将第二偏置应用于经OPC的单元布局。第二偏置可以基于根据EUV狭缝位置的CD误差来统计计算。换言之，待校正的ΔCD可以基于根据EUV狭缝位置的CD误差被统计计算，并反映在经OPC的单元布局上。例如，可以通过将第一ΔCD应用于与第一EUV狭缝位置对应的经OPC的单元布局，将第二ΔCD应用于与第二EUV狭缝位置对应的经OPC的单元布局，将第三ΔCD应用于与第三EUV狭缝位置对应的经OPC的单元布局等来执行反映。
根据各种示例实施方式，经OPC的单元布局可以通过将第二偏置应用于已经应用第一偏置的OPC目标单元布局并且对已经应用第一偏置和第二偏置的OPC目标单元布局执行OPC来生成。因为第二偏置被应用于与全曝光对应的宽范围，所以是在执行OPC之前或者之后应用第二偏置可能无关紧要。
此后，可以执行参照图8A至图8D描述的过程。详细地，在生成经OPC的单元布局之后，在操作S167中可以通过使用经OPC的单元布局配置单元块来生成经OPC的单元块布局。在生成经OPC的单元块布局之后，在操作S169中可以通过使用经OPC的单元块布局配置全芯片来生成经OPC的全芯片布局。根据EUV狭缝位置的CD误差可以直接反映在经OPC的全芯片布局上。图9D在不同EUV狭缝位置处以不同阴影示出，其已经反映了CD误差。例如，假设阴影表示CD误差补偿的程度，可以看出在中心EUV狭缝位置处几乎没有CD误差补偿，而CD误差补偿在中心EUV狭缝位置左侧的第六位置P-6以及中心EUV狭缝位置右侧的第六位置P+6处以最大程度反映。尽管已经基于经OPC的全芯片布局给出了描述，但是这些描述可以扩展到通过经由在全曝光的对应位置反映经OPC的全芯片布局来配置全曝光而生成经OPC的全曝光布局的概念。
图10是根据一些示例实施方式的通过使用全芯片单元CD校正方法制造掩模的方法的示意性流程图。
参照图10，通过使用全芯片单元CD校正方法制造掩模的方法(以下简称为“掩模制造方法”)依次包括操作S210至S260，其中在操作S210中接收DB并且在操作S260中生成用于全芯片的经OPC的布局。操作S210至S260与图1中的操作S110至S160基本相同。
此后，在操作S270中，可以将用于全芯片的经OPC的布局数据作为MTO设计数据发送到掩模制造团队。一般地，MTO可以指将通过OPC方法获得的最终掩模数据发送给掩模制造团队以制造掩模。因此，MTO设计数据可以与关于通过全芯片单元CD校正方法获得的经OPC的全芯片布局的数据基本相同。MTO设计数据可以具有在电子设计自动化(EDA)软件中使用的图形数据格式。例如，MTO设计数据可以具有诸如图形数据系统II(GDS2)和/或开放艺术品系统交换标准(OASIS)的数据格式。
此后，在操作S280中可以执行掩模数据准备(MDP)。例如，MDP可以包括：i)被称为分割(fracturing)的格式转换；ii)用于机械读取的条形码、用于检查的标准掩模图案、或作业卡片组(job deck)的增加；以及iii)自动和手动验证。这里，作业卡片组可以指创建关于一系列指令的文本文件，包括关于多个掩模文件的排列、参考剂量、或者曝光速度或方法的信息。
格式转换(例如分割)可以指将MTO设计数据分成多区域并将MTO设计数据转换为用于电子束(e-beam)写入器的格式的过程。例如，分割可以包括数据操作，诸如缩放、确定数据尺寸(sizing data)、旋转数据、或图案反映。在通过分割的转换过程中，可以校正关于在将设计数据发送到晶片上的图像的过程中可能发生的大量系统误差的数据。关于系统误差的数据的校正可以被称为掩模过程校正(MPC)，其可以包括CD调节和增加图案排列精度的操作。因此，分割可以有助于提高掩模的质量，并且也可以在MPC之前执行。这里，系统误差可能由在曝光工艺、掩模显影和蚀刻工艺以及晶片成像过程等等期间发生的失真引起。
MDP可以包括MPC。如上所述，MPC是指全部或至少部分地校正在曝光工艺期间出现的误差(例如系统误差)的过程。这里，曝光工艺可以是通常包括电子束写入、显影、蚀刻和烘烤的概念。此外，数据处理可以在曝光工艺之前执行。数据处理可以是掩模数据的预处理，并且包括对掩模数据的语法检查和曝光时间预测。通过MDP，可以生成电子束数据以曝光掩模基板。
在准备好掩模数据之后，在操作S290中，可以使用掩模数据(即电子束数据)曝光掩模基板。这里，曝光可以指例如电子束写入。例如，电子束写入可以通过使用多束掩模写入器(MBMW)的灰度写入方法来执行。曝光工艺也可以使用可变形状束(VSB)写入器来执行。
在MDP之后，可以在曝光工艺之前执行将电子束数据转换为像素数据的过程。像素数据可以直接用于实际曝光，并且包括关于要曝光的物体的形状的数据和关于分配给关于形状的数据的电子束剂量的数据。这里，关于形状的数据可以包括位图数据，与矢量数据对应的形状数据已经通过光栅化转换成该位图数据。
在曝光工艺之后，可以执行一系列工艺以完全制造掩模。例如，系列工艺可以包括显影、蚀刻和清洁。系列工艺还可以包括测量、缺陷检查或缺陷修复。系列工艺还可以包括薄膜(pellicle)涂覆。薄膜涂覆可以指在通过最终清洁和检查确定没有污染颗粒或化学污渍之后，将薄膜附着到掩模从而保护掩模表面在掩模的交付中和在掩模的使用寿命期间免受污染的工艺。
根据一些示例实施方式，掩模制造方法可以通过使用图1的全芯片单元CD校正方法有效地校正全芯片中的单元CD误差来制造可靠的掩模。例如，在根据一些示例实施方式的全芯片单元CD校正方法中，OPC通过基于全芯片的密度图考虑到图案密度对OPC目标单元布局应用偏置来执行，因此，不仅可以有效地校正ADI图案CD误差，而且还可以有效地校正根据全芯片中的位置的所有CD误差，诸如由图案密度差异引起的蚀刻歪斜和掩模CD误差。此外，还可以通过在EUV曝光工艺中反映根据EUV狭缝中的位置的CD误差来校正根据EUV狭缝中的位置的CD误差。因此，可以使用根据一些示例实施方式的掩模制造方法制造可靠的掩模或EUV掩模。
当在本说明书中结合数值使用术语“约”或“基本上”时，相关数值旨在包括所述数值周围的制造或操作公差(例如，±10％)。此外，当结合几何形状使用词语“一般”和“基本上”时，其旨在不需要几何形状的精度，但该形状的宽容度在本公开的范围内。此外，当结合材料组成使用词语“一般”和“基本上”时，旨在不要求材料的精确性，但该材料的宽容度在本公开的范围内。
此外，无论数值或形状是否被修饰为“约”或“基本上”，将理解这些值和形状应被解释为包括在所述数值或形状周围的制造或操作公差(例如，±10％)。因此，虽然在示例实施方式的描述中使用了术语“相同”、“相等”或“等于”，但应当理解，可能存在一些不精确性。因此，当一个元素或一个数值被称为与另一元素相同或等于另一数值时，应该理解一元素或一数值与另一元素或另一数值在期望的制造或操作公差范围(例如，±10％)内是相同的。
尽管已经参照发明构思的实施方式具体示出和描述了发明构思，但是将理解，在不背离所附权利要求的精神和范围的情况下，可以在其中进行在形式和细节上的各种改变。此外，示例实施方式不必相互排斥。例如，一些示例实施方式可以包括参照一个或更多个附图描述的一个或更多个特征，并且还可以包括参照一个或更多个其他附图描述的一个或更多个其他特征。
本申请基于2021年11月30日在韩国知识产权局提交的韩国专利申请第10-2021-0169336号并要求享有其优先权，其公开内容通过引用全文在此合并。

Claims (20)

1.一种全芯片单元临界尺寸校正方法，包括：
接收关于全曝光的数据库；
分析所述数据库的层次；
通过使用所述数据库生成全芯片的密度图；
将所述密度图转换为重定向规则表，所述转换包括使用密度规则映射所述密度图；
将所述全芯片的单元块重新配置为光学邻近校正目标单元布局；
基于所述重定向规则表将第一偏置应用于所述光学邻近校正目标单元布局；以及
通过执行分层光学邻近校正生成用于所述全芯片的经光学邻近校正的布局。
2.如权利要求1所述的全芯片单元临界尺寸校正方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；
通过使用设定的阈值过滤所述密度图，将所述密度图转换为密度多边形；以及
通过使用所述密度多边形生成所述重定向规则表。
3.如权利要求1所述的全芯片单元临界尺寸校正方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；以及
基于所述密度图生成所述重定向规则表。
4.如权利要求1所述的全芯片单元临界尺寸校正方法，其中执行所述分层光学邻近校正包括对外围区域中的图案和核心区域中的图案的相同工艺。
5.如权利要求4所述的全芯片单元临界尺寸校正方法，其中生成用于所述全芯片的所述经光学邻近校正的布局包括：
通过对已应用所述第一偏置的所述光学邻近校正目标单元布局执行光学邻近校正来生成经光学邻近校正的单元布局；
通过使用所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局。
6.如权利要求1所述的全芯片单元临界尺寸校正方法，其中生成用于所述全芯片的所述经光学邻近校正的布局包括基于根据极紫外狭缝中的位置的临界尺寸误差生成用于所述全芯片的所述经光学邻近校正的布局。
7.如权利要求6所述的全芯片单元临界尺寸校正方法，其中生成用于所述全芯片的所述经光学邻近校正的布局进一步包括：
相对于已应用所述第一偏置的所述光学邻近校正目标单元布局计算根据所述极紫外狭缝中的所述位置的所述临界尺寸误差；
通过对所述光学邻近校正目标单元布局执行光学邻近校正而生成经光学邻近校正的单元布局；
根据所述临界尺寸误差和所述极紫外狭缝中的所述位置，对所述经光学邻近校正的单元布局应用第二偏置；
通过使用已应用所述第二偏置的所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局。
8.一种全芯片单元临界尺寸校正方法，包括：
接收关于全曝光的数据库；
分析所述数据库的层次；
通过使用所述数据库生成全芯片的密度图，并将所述密度图转换为重定向规则表，所述转换包括使用密度规则映射所述密度图；
将所述全芯片的单元块重新配置为用于光学邻近校正的光学邻近校正目标单元布局；
基于所述重定向规则表，将第一偏置应用于所述光学邻近校正目标单元布局；
通过对已应用所述第一偏置的所述光学邻近校正目标单元布局执行光学邻近校正来生成经光学邻近校正的单元布局；
通过使用所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局。
9.如权利要求8所述的全芯片单元临界尺寸校正方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；
通过使用设定的阈值过滤所述密度图，将所述密度图转换为密度多边形；以及
通过使用所述密度多边形生成所述重定向规则表，其中
所述密度图通过对具有内核的芯片的布局进行卷积生成。
10.如权利要求8所述的全芯片单元临界尺寸校正方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；以及
基于所述密度图生成所述重定向规则表，其中
通过分析参考单元块周围的空间来生成所述密度图。
11.如权利要求8所述的全芯片单元临界尺寸校正方法，其中生成用于所述全芯片的所述经光学邻近校正的布局包括基于根据极紫外狭缝中的位置的临界尺寸误差生成用于所述全芯片的所述经光学邻近校正的布局。
12.如权利要求11所述的全芯片单元临界尺寸校正方法，进一步包括：
在生成所述经光学邻近校正的单元布局之前，
相对于已应用所述第一偏置的所述光学邻近校正目标单元布局计算根据所述极紫外狭缝中的所述位置的所述临界尺寸误差；以及
在生成所述经光学邻近校正的单元布局之后，
根据按照所述极紫外狭缝中的所述位置的所述临界尺寸误差对所述经光学邻近校正的单元布局应用第二偏置，
其中生成所述经光学邻近校正的单元块布局包括通过使用已应用所述第二偏置的所述经光学邻近校正的单元布局来配置所述单元块。
13.一种制造掩模的方法，所述方法包括：
接收关于全曝光的数据库；
分析所述数据库的层次；
通过使用所述数据库生成全芯片的密度图，并将所述密度图转换为重定向规则表，所述转换包括使用密度规则映射所述密度图；
将所述全芯片的单元块重新配置为用于光学邻近校正的光学邻近校正目标单元布局；
基于所述重定向规则表，将第一偏置应用于所述光学邻近校正目标单元布局；
通过执行分层光学邻近校正生成用于所述全芯片的经光学邻近校正的布局；
将用于所述全芯片的所述经光学邻近校正的布局作为掩模流片设计数据发送；
基于所述掩模流片设计数据准备掩模数据；以及
基于所述掩模数据曝光掩模基板。
14.如权利要求13所述的方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；
通过使用设定的阈值过滤所述密度图，将所述密度图转换为密度多边形；以及
通过使用所述密度多边形生成所述重定向规则表，其中
所述密度图通过对具有内核的芯片的布局进行卷积生成。
15.如权利要求13所述的方法，其中生成所述密度图并将其转换为所述重定向规则表包括：
生成所述密度图；以及
基于所述密度图生成所述重定向规则表，其中
通过分析参考单元块周围的空间来生成所述密度图。
16.如权利要求13所述的方法，其中当对外围区域和核心区域执行分层光学邻近校正时通过相同工艺来执行所述分层光学邻近校正，以及
生成用于所述全芯片的所述经光学邻近校正的布局包括：
通过对已应用所述第一偏置的所述光学邻近校正目标单元布局执行光学邻近校正来生成经光学邻近校正的单元布局；
通过使用所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局。
17.如权利要求13所述的方法，其中所述掩模是极紫外掩模，以及
生成用于所述全芯片的所述经光学邻近校正的布局包括考虑根据极紫外狭缝中的位置的临界尺寸误差生成用于所述全芯片的所述经光学邻近校正的布局。
18.如权利要求17所述的方法，其中生成用于所述全芯片的所述经光学邻近校正的布局进一步包括：
相对于已应用所述第一偏置的所述光学邻近校正目标单元布局计算根据所述极紫外狭缝中的所述位置的所述临界尺寸误差；
通过对所述光学邻近校正目标单元布局执行光学邻近校正而生成经光学邻近校正的单元布局；
根据按照所述极紫外狭缝中的所述位置的所述临界尺寸误差对所述经光学邻近校正的单元布局应用第二偏置；
通过使用已应用所述第二偏置的所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局。
19.一种制造掩模的方法，所述方法包括：
接收关于全曝光的数据库；
分析所述数据库的层次；
通过使用所述数据库生成全芯片的密度图，并将所述密度图转换为重定向规则表，所述转换包括使用密度规则映射所述密度图；
将所述全芯片的单元块重新配置为用于光学邻近校正的光学邻近校正目标单元布局；
基于所述重定向规则表，将第一偏置应用于所述光学邻近校正目标单元布局；
通过对已应用所述第一偏置的所述光学邻近校正目标单元布局执行光学邻近校正来生成经光学邻近校正的单元布局；
通过使用所述经光学邻近校正的单元布局配置单元块来生成经光学邻近校正的单元块布局；以及
通过使用所述经光学邻近校正的单元块布局配置所述全芯片来生成经光学邻近校正的全芯片布局；
将用于所述全芯片的所述经光学邻近校正的布局作为掩模流片设计数据发送；
基于所述掩模流片设计数据准备掩模数据；以及
基于所述掩模数据曝光掩模基板。
20.如权利要求19所述的方法，进一步包括：
在生成所述经光学邻近校正的单元布局之前，
相对于已应用所述第一偏置的所述光学邻近校正目标单元布局计算根据极紫外狭缝中的位置的临界尺寸误差；以及
在生成所述经光学邻近校正的单元布局之后，
根据按照所述极紫外狭缝中的所述位置的所述临界尺寸误差对所述经光学邻近校正的单元布局应用第二偏置，
其中生成所述经光学邻近校正的单元块布局包括通过使用已应用所述第二偏置的所述经光学邻近校正的单元布局来配置所述单元块，以及
根据所述极紫外狭缝中的所述位置的所述临界尺寸误差被反映在用于所述全芯片的所述经光学邻近校正的布局的生成中。
CN202211512515.0A 2021-11-30 2022-11-28 全芯片单元临界尺寸校正方法及使用其制造掩模的方法 Pending CN116203789A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0169336 2021-11-30
KR1020210169336A KR20230081361A (ko) 2021-11-30 2021-11-30 풀-칩 셀 cd 보정 방법, 및 그 보정 방법을 포함한 마스크 제조방법

Publications (1)

Publication Number Publication Date
CN116203789A true CN116203789A (zh) 2023-06-02

Family

ID=86500003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211512515.0A Pending CN116203789A (zh) 2021-11-30 2022-11-28 全芯片单元临界尺寸校正方法及使用其制造掩模的方法

Country Status (3)

Country Link
US (1) US20230168576A1 (zh)
KR (1) KR20230081361A (zh)
CN (1) CN116203789A (zh)

Also Published As

Publication number Publication date
US20230168576A1 (en) 2023-06-01
KR20230081361A (ko) 2023-06-07

Similar Documents

Publication Publication Date Title
CN107851315B (zh) 用于预测晶片级缺陷可印性的设备及方法
US10036961B2 (en) Optical proximity correction (OPC) method and method of fabricating mask using the OPC method
CN108205600B (zh) 掩模优化方法及集成电路系统
KR102441582B1 (ko) Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
KR102535826B1 (ko) 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
US12111567B2 (en) Method for performing optical proximity correction and method of manufacturing a mask using optical proximity correction
JP6108693B2 (ja) パターン作成方法
US20210357571A1 (en) Lithography simulation method
US20230071777A1 (en) Optical proximity correction method, mask manufacturing method and semiconductor chip manufacturing method using the same
KR102336664B1 (ko) Opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US7930654B2 (en) System and method of correcting errors in SEM-measurements
US20230205092A1 (en) Optical proximity correction method, mask manufacturing method, semiconductor chip manufacturing method using the same and computing device
CN117289543A (zh) 基于深度学习的光刻模型生成方法以及掩模制造方法
JP6338368B2 (ja) パターンの光学像の評価方法
KR20210029495A (ko) Opc 방법 및 그 opc 방법을 이용한 마스크 제조방법
US20220283496A1 (en) Photomask and method for inspecting photomask
KR20230131715A (ko) 딥러닝 기반 opc 패턴의 코너 라운딩 방법, 및 그 코너 라운딩 방법을 포함한 opc 방법과 마스크 제조방법
US20230168576A1 (en) Full-chip cell critical dimension correction method and method of manufacturing mask using the same
KR20210046459A (ko) 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US20230324881A1 (en) Machine learning (ml)-based process proximity correction (ppc) method and semiconductor device manufacturing method including the same
US12092961B2 (en) Semiconductor device manufacturing method and extreme ultraviolet mask manufacturing method
US20230161937A1 (en) Mask layout design method, mask and integrated circuit manufacturing methods, masks and integrated circuits
KR100811269B1 (ko) 광근접 효과 보정을 위한 패턴 모델링 방법
KR20230064407A (ko) 머신 러닝 기반 마스크 레이아웃 보정 방법, 및 그 보정 방법을 포함한 마스크 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication