CN112445081A - 用于减少因曝光不均匀所导致的布局失真的方法与系统 - Google Patents

用于减少因曝光不均匀所导致的布局失真的方法与系统 Download PDF

Info

Publication number
CN112445081A
CN112445081A CN202010876357.1A CN202010876357A CN112445081A CN 112445081 A CN112445081 A CN 112445081A CN 202010876357 A CN202010876357 A CN 202010876357A CN 112445081 A CN112445081 A CN 112445081A
Authority
CN
China
Prior art keywords
mask
design layout
exposure
layout
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010876357.1A
Other languages
English (en)
Inventor
陆埼达
廖家辉
林宜弘
蔡启铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112445081A publication Critical patent/CN112445081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明实施例涉及用于减少因曝光不均匀所导致的布局失真的方法与系统。根据本发明的一些实施例，提供一种用于调整设计布局的方法、非暂时性计算机可读存储媒体及系统。所述方法包括：接收设计布局，包含所述设计布局的外围区域中的特征；根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；及通过根据所述补偿值修改所述特征的形状来调整所述设计布局。

Description

用于减少因曝光不均匀所导致的布局失真的方法与系统
技术领域
本发明实施例涉及用于减少因曝光不均匀所导致的布局失真的方法与系统。
背景技术
在先进半导体技术中，不断减小的装置大小及日益复杂的电路设计已使集成电路(IC)的设计及制造更具挑战及更昂贵。为了以较小覆盖区及较低功耗追求更好的装置性能，已研究先进的光刻技术(例如，极紫外(EUV)光刻)作为制造具有30nm或更小的线宽的半导体装置的方法。EUV光刻采用掩模来控制EUV辐射下对衬底的照射以在所述衬底上形成图案。
尽管现存光刻技术已改进，但其仍然无法满足许多方面的要求。例如，需要改进EUV光刻中所使用且经由掩模控制的辐射束的质量。
发明内容
根据本发明的一实施例，一种方法，其包括：接收设计布局，包括所述设计布局的外围区域中的特征；根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；及通过根据所述补偿值修改所述特征的形状来调整所述设计布局。
根据本发明的一实施例，一种非暂时性计算机可读存储媒体，其包括在由处理器执行时执行以下步骤的指令：接收设计布局，包括所述设计布局的外围区域中的特征；根据薄膜组合件的反射率确定与所述外围区域相关联的第一补偿值，所述薄膜组合件放置于根据所述设计布局制造的掩模上方；及通过根据所述第一补偿值修改所述特征的形状来调整所述设计布局。
根据本发明的一实施例，一种系统，其包括处理器及包含指令的一或多个程序，所述指令在由所述处理器执行时导致所述系统：接收设计布局，包括所述设计布局的外围区域中的特征；根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；通过根据所述补偿值修改所述特征的形状来调整所述设计布局；及执行将所述特征的所述形状转印到所述工件的光刻操作。
附图说明
当结合附图阅读时，从以下实施方式更好理解本揭露的方面。应注意，根据行业中的标准实践，各种构件不按比例绘制。事实上，为清晰论述，各种构件的尺寸可任意增大或减小。
图1是展示根据一些实施例的集成电路(IC)制造系统的示意图。
图2A是根据一些实施例的光刻系统的示意图。
图2B是根据一些实施例的半导体晶片的示意性俯视图。
图3是展示根据一些实施例的图1的集成电路(IC)制造系统中的数据准备块的示意图。
图4A及图4B是根据一些实施例的经历布局外围调整操作的设计布局的示意图。
图5是说明根据一些实施例的布局外围调整操作的示意图表。
图6是根据一些实施例的制造掩模的方法的流程图。
图7是根据一些实施例的制造半导体装置的方法的流程图。
图8是根据一些实施例的实施光刻方法的系统的示意图。
具体实施方式
以下揭露提供用于实施所提供标的物的不同构件的许多不同实施例或实例。在下文描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且并不希望为限制性的。例如，在以下描述中，在第一构件上方或上形成第二构件可包含其中第一构件及第二构件形成为直接接触的实施例，且也可包含其中额外构件可形成于第一构件与第二构件之间，使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为便于描述，例如“在……下面”、“在……下方”、“下”、“在……上方”、“上”及类似物的空间相对术语可在本文中用于描述一个元件或构件与图中说明的另一(些)元件或构件的关系。空间相对术语希望涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。装置可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述符。
虽然陈述本揭露的广泛范围的数值范围及参数是近似值，但尽可能精确地报告特定实例中所陈述的数值。然而，任何数值本就含有必然由通常在相应测试测量中发现的偏差引起的特定误差。而且，如本文中使用，术语“约”、“大量”或“基本上”一般意味着在给定值或范围的10％、5％、1％或0.5％内。替代地，当由所属领域的一般技术人员考虑时，术语“约”、“大量”或“基本上”意味着在可接受的平均值标准误差内。除了在操作/工作实例中之外，或除非另有明确指定，本文中揭示的全部数值范围、数量、值及百分比(例如材料量、持续时间、温度、操作条件、数量比及其类似者的数值范围、数量、值及百分比)应被理解为在全部例子中都由术语“约”、“大量”或“基本上”修饰。因此，除非有相反指示，否则本揭露及所附权利要求书中陈述的数值参数是可如所需那样变化的近似值。至少，每一数值参数应至少根据所报告的有效数字的数字且通过应用普通舍入技术解释。本文中可将范围表达为从一个端点到另一端点或在两个端点之间。除非另有指定，否则本文中揭示的全部范围包含端点。
如所属领域的技术人员将了解，本揭露的实施例可被实施为系统、方法或计算机程序产品。因此，本揭露的实施例可采用完全由硬件组成的实施例、完全由软件(包含固件、常驻软件、微代码等)组成实施例或组合软件及硬体方面的实施例的形式。所提及的实施例的各种方面在本文中都可被统称为“电路”、“块”、“模块”或“系统”。此外，本揭露的实施例可采用以任何有形媒体的表达体现的计算机程序的形式，其具有以媒体体现且可由计算机执行的程序代码。
本揭露通篇使用的术语“光罩”、“光掩模”及“掩模”是指在光刻操作中使用的装置，其中在衬底上形成根据电路图案的不透明图像。衬底可为透明的。光罩上的电路图案的图像通过光刻操作的辐射源转印到衬底或晶片上。来自辐射源的辐射可经由光罩以透射或反射方式入射于衬底上。
本揭露通篇使用的术语“布局”、“设计布局”及“掩模布局”是指集成电路(IC)在几何图案方面的表示，所述几何图案对应于组成IC的组件的IC的构件，例如金属层、电介质层或半导体层。在一些实例中，术语“布局”、“设计布局”及“掩模布局”是指包含可转换成几何图案的机器可读码或文字串的数据文件。与IC有关的额外信息(例如从几何图案提取的参数)可被包含在布局或设计布局中用于增强IC的设计及制造工艺。
本揭露通篇使用的术语“曝光场”或简称“场”是指在光刻(或简称光刻)操作中在工件(例如，半导体晶片)中界定的曝光区域。场可布置成阵列且通过分隔区域(例如，划线)分开。在光刻操作期间，通过图案化操作在工件的材料层上形成预定电路图案，所述图案化操作包含将在掩模上制造的电路图案的母本(master copy)转印到工件。转印电路图案通常通过使图案化辐射束(其遵循掩模的电路图案的几何形状)连续照射曝光场来进行。掩模的电路图案可在曝光场中的每一者中复制。
本揭露大体上涉及半导体装置的标的物，且更具体地涉及用于在极紫外(EUV)辐射下进行光刻增强的布局增强方法。光刻增强用于修改设计布局的图案，使得经增强设计布局考虑光刻操作的工艺因素，例如光学效应。此外，光刻增强的任务对于EUV光刻(EUVL)来说是更复杂的，这是因为与在利用更大波长的其它曝光方法中相比，有关曝光性能的处理因素(例如EUV辐射的均匀性及泄漏)在EUVL中更明显。因此，至关重要的是改进EUVL操作的性能。
EUV辐射束在经由从掩模反射图案化后辐射到工件上用于图案化工件上的材料层。掩模大体上由经配置以将EUV辐射反射到工件上的经图案化光反射层形成。掩模在被薄膜覆盖时操作以保护掩模免受污染。薄膜经制成对EUV辐射基本上透明；然而，非常小量的EUV辐射被薄膜反射。因此，薄膜反射的UV辐射导致跨相邻曝光场的EUV辐射的泄漏，从而导致工件上的曝光不均匀性，尤其在曝光场的边界区域及拐角区域处。例如，场侧周围的双重曝光效应或曝光场的拐角处的四重曝光效应可在EUVL期间在这些区域中导致过量曝光且导致图案保真度损失。
在本揭露中，提出布局调整技术来补偿工件(例如半导体晶片)上的EUV光刻操作的非均匀性效应。在设计布局准备好在掩模的制备期间应用之后，通过布局调整操作对设计布局的图案进行进一步修改以补偿各种效应，目的是在工件上形成与设计布局中的图案尽可能接近的图案。具体地，图案或图案内的部分取决于其在场中的位置来不同地处理。所提出的布局调整操作提供跨场的中心区域及边界区域两者的均匀光刻性能。产率相应地增加，且解决设计布局的图案与制造电路的图案之间的差异所花费之间的时间及成本也减小。
图1是展示根据一些实施例的IC(集成电路)制造系统100的示意图。所述IC制造系统100经配置以通过多个实体(例如设计机构120、掩模厂130及IC制造商(晶片厂或代工厂)150)制造IC装置160。IC制造系统100中的实体通过通信通道(例如，有线或无线通道)链接，且通过网络(例如，内部网络或因特网)彼此交互。在实施例中，设计机构120、掩模厂130及IC制造商150属于单个实体，或由独立方操作。
设计机构(或设计团队)120在待制造IC装置160的IC设计时间中产生设计布局122。设计布局122包含经设计用于执行符合性能及制造规格的特定功能的各种几何图案的描述。几何图案表示形成各种IC组件(例如有源区域、栅极电极、源极区域或漏极区域及互连结构(有时被称为重布层)的导线或通孔)的经制造IC装置160中的电路构件(例如，金属层、电介质层或半导体层)。在实施例中，设计机构120操作电路设计工艺来产生设计布局122。电路设计工艺可包含(但不限于)逻辑设计、物理设计、预布局模拟、放置及布线、时序分析、参数提取、设计规则检查及布局后模拟。设计布局122可从描述文字转换为其的视觉等效物来展示所描绘图案的物理布局，例如其尺寸、形状及位置。在实施例中，设计布局122可被表达为合适文件格式，例如GDSII、DFII、Oasis或类似物。
掩模厂130从设计机构120接收设计布局122且根据设计布局122制造一或多个掩模。在实施例中，掩模厂130包含掩模数据准备块132、掩模制造块144及掩模检验块146。掩模数据准备块132修改设计布局122，使得所得设计布局134可允许掩模写入器将设计布局122转化为写入器可读格式。通常，设计布局134可包含其上的复制单元。当掩模形成时，其被重复地用于将单元的图案转印到半导体晶片，其中图案转印用每一狭槽中的曝光场完成。另外，划线区域或测试结构可在曝光场之间的空间中形成。在一些实施例中，掩模数据准备块132经配置以确定待包含于单元中的裸片的位置、单元周围的划线的位置及宽度及待形成于划线区域中的测试结构的位置及类型。参考图2更详细地描述掩模数据准备块132的操作。
掩模制造块144经配置以通过基于由掩模数据准备块132提供的设计布局134制备衬底来形成掩模。在写入操作中基于设计布局134的图案来使掩模衬底曝光于辐射束，例如电子束，所述写入操作之后可进行蚀刻操作以留下对应于设计布局的图案。在实施例中，掩模制造块144引入检查过程以确保布局数据与掩模写入器及/或掩模制造商的要求相符，且布局数据可根据需要用于产生掩模(光掩模或光罩)。可使用电子束(e-beam)、多个电子束、离子束、激光束或其它合适写入器源来转印图案。因此，所获取的单元的图案被转印到半导体衬底(例如，晶片)，或放置于半导体衬底上的材料层。此外，掩模可依各种技术来制造。在实施例中，使用二元技术来制造掩模，其中二元掩模包含透明衬底(例如，熔融石英)及涂覆在掩模的不透明区域上的不透明材料(例如，铬)。在另一实例中，掩模是使用相移技术(例如，相移掩模(PSM))制造。
在制造掩模之后，掩模检验块146检验经制造掩模以确定任何缺陷(例如全高及非全高缺陷)是否存在于经制造掩模中。如果检测到任何缺陷，那么可清洁掩模或可修改掩模中的设计布局。
IC制造商150是IC制造实体，其包含用于制造各种不同IC产品的多个制造设施。IC制造商150使用由掩模厂130制造的掩模来制造其上具有多个IC装置160的半导体晶片152。半导体晶片152可包含硅衬底或包含形成于其上的各种层的另一合适衬底。在实施例中，IC制造商150包含晶片测试块154，所述晶片测试块154经配置以确保IC符合物理制造规格及机械及/或电性能规格。在一些实施例中，形成在晶片152上的测试结构可用于产生指示经制造半导体晶片152的质量的测试数据。在晶片152通过由晶片测试块154执行的测试过程后，晶片152可沿划线区域切割(或切片)以形成单独IC装置160。切割工艺可通过刻划及断开、通过机械锯切(例如，使用切割锯(dicing saw))或通过激光分割完成。
图2A是根据一些实施例的光刻系统200的示意图。光刻系统200是所描绘实例中的EUV光刻系统，但可为另一类型的光刻系统，例如深紫外线(DUV)光刻系统或透射型光刻系统。光刻系统200可在掩模制造块144中用于制造掩模。光刻系统200包含照明源210、照明光学器件模块220、掩模载物台230、投射光学器件模块240及晶片载物台250。应理解，其它模块可被并入光刻系统200中，但是为简洁起见其未展示在图2A中。
照明源210可操作以产生具有适合于光刻的波长的辐射束202A，例如，小于约50纳米(nm)，或在某些情况下甚至小于约10到15nm的波长。具体来说，对于EUV光刻系统，辐射束202A的波长可设置为约13.5nm。在一些实施例中，照明源210在激光产生等离子体(LPP)或放电产生等离子体(DPP)系统中产生辐射束202A，其中高功率激光用于产生高能量等离子体以借此形成辐射束202A。在一些实施例中，照明源210包含真空室以产生辐射束202A。归因于辐射束202A的小波长，光刻系统200可实现电路图案的增强分辨率。
照明光学器件模块220由一或多个光学组件形成以将来自照明源210的入射辐射束202A收集、导引或塑形为辐射朝向掩模载物台230的辐射束202B。例如，照明光学器件模块220可包含集光器以收集由照明源210产生的辐射束202A。照明光学器件模块220也可包含多个镜以反射辐射束202A。选择镜的材料以最小化辐射束202A的辐射吸收。在一些实施例中，镜可包含交替的钼(Mo)及硅(Si)层的堆叠以减少辐射束202A的吸收。在某些情况下，也可利用额外抗吸收涂层来进一步减少辐射吸收。在一些实施例中，照明光学器件模块220围封于真空室中以减少周围气体的辐射吸收的效应。
在一些实施例中，光刻系统200进一步包含照明光学器件模块220与掩模载物台230之间的光罩边缘掩模组合件(REMA)222。在一些实施例中，光刻系统200包含两个REMA单元222，其中每一REMA放置于掩模载物台230的两侧的一者上。REMA 222包含狭缝以允许辐射束202B通过。狭缝能够在垂直于入射辐射束202B的方向上平移。在一些实施例中，辐射束202B在狭缝外部的部分被阻挡且不传播通过REMA 222。
掩模载物台230经配置以固持掩模234，其中掩模234包括待通过图案化入射辐射束202B来转印到晶片载物台250上的工件252(例如半导体晶片)的电路图案。在一些实施例中，掩模234包含多层结构。在本实施例中，掩模234是反射型掩模，例如相移掩模，但在其它实施例中也可为透射型掩模。相移掩模可为衰减相移掩模(AttPSM)或替代相移掩模(AltPSM)。
从俯视图的角度来看，掩模234被分隔成成像区域234A及围绕所述成像区域234A的边界区域234B。成像区域234A包含形成于光反射结构的堆叠上的电路图案，且经配置以经由成像区域234A上的图案通过入射辐射束202B的反射(或在透射型掩模的情况下滤波)来形成经图案化辐射束202C。边界区域234B经配置以吸收或阻挡入射辐射束202B的一部分发射到投射光学件模块240。因此，边界区域234B可帮助防止希望用于一个曝光场的经图案化辐射束202C被辐射到相邻曝光场上。因此，可通过边界区域234B来减少辐射束202B在相邻曝光场的外围区域中的非预期曝光。
光刻系统200可进一步包含放置于掩模载物台230上方的薄膜组合件236。薄膜组合件236经配置以在光刻操作期间保护掩模234免受污染，例如异物或灰尘。在一些实施例中，薄膜组合件236结合掩模载物台230覆盖或密封掩模234。在一些实施例中，薄膜组合件236包含在掩模234的表面上方的透明膜及耦合到透明膜的框架(未单独展示)，其中框架横向地围绕掩模234且提供对透明膜的机械支撑。
透明膜允许辐射束202B辐射到掩模234的光反射结构上且形成通过透明膜的经图案化辐射束202C。在一些实施例中，透明膜包含硅，例如多晶硅、非晶硅、经掺杂硅(例如磷掺杂的硅)、硅基化合物、聚合物、石墨烯或其它合适材料。透明膜可具有在约30nm与约80nm之间的范围内的厚度。在一些实施例中，薄膜组合件236包含覆盖层(未单独展示)，所述覆盖层放置于透明膜的一侧或两侧上且经配置以保护透明膜免于损坏或污染。
辐射束202B从照明光学器件模块220被引导到掩模载物台230上的掩模，且接着作为辐射束202C被发射到投射光学器件模块240。投射光学器件模块240可包含一或多个反射镜、透镜、聚光镜等。在一些实施例中，投射光学器件模块240可包含环形场光学器件组件。在一些实施例中，投射光学器件模块240包含形状像弧形的孔隙(或狭缝)以允许经图案化辐射束202C通过到晶片载物台250上的晶片。
晶片载物台250经配置以固定待图案化的工件252。在一些实施例中，晶片载物台250包含电子卡盘(E-chuck)以使用电子力固定工件252。在其它实施例中，晶片载物台250包含夹具以机械地固定工件252。晶片载物台250可包含定位装置以在光刻操作期间移动工件252，使得工件的各种区域可连续步进且扫描。在一些实施例中，晶片载物台250定位在投射光学器件模块240下方。
仍参考图2A，在一些实施例中，薄膜组合件236应理想地提供相对于辐射束202B的基本上零反射率，使得在辐射束202C中仅对应于成像区域234A的辐射束202R1将通过投射光学器件模块240辐射到工件252上。图2A中展示的辐射束202C的另一部分(作为从边界区域234B上方反射的辐射束202R2)经控制以不反射到工件252上。为实现此目标，薄膜组合件236需要具有相对于辐射束202B的低反射率。在一些实施例中，薄膜组合件236在EUV辐射的波长下具有在相对于入射辐射束202B的约0.05％与约0.1％之间的范围内的反射率。然而，此低反射率仍可使一定量的反射辐射束202R2在光刻操作期间辐射到相邻于目标曝光场的曝光场的外围区域上。因此，归因于大于所需的曝光，在设计布局122的外围区域中的图案的所得线宽可大于或以其它方式偏离预期线宽。鉴于上述情况，需要解决跨曝光场的曝光不均匀性的问题，如在后续段落中更详细论述。
图2B是根据一些实施例的工件252的示意性俯视图。工件252被展示为在其上界定包含实例曝光场F1及F2的曝光场阵列的半导体晶片。相邻曝光场通过刻划线254的网格分开。曝光场F1及F2可具有四边形形状，例如矩形或正方形形状。如先前所论述，当辐射束202C入射在目标曝光场(例如场F1)上时，从掩模234的边界区域234B上方的薄膜组合件236的区域反射的辐射束202C的辐射束202R2将辐射到相邻曝光场(例如曝光场F2)上。图2B也说明曝光场F1及F2的放大图像。曝光场F1及F2界定相应中心区域C1及C2及相应外围区域P1及P2。外围区域P1或P2分别定位于曝光场F1或F2的边界周围，且围绕相应中心区域C1或C2。在一些实施例中，假设辐射束202C以曝光场F1为目标且辐射曝光场F1，曝光场F2的外围区域P2被界定为接收来自辐射束202R2的过量曝光的区域，而曝光场F1的中心区域C1被界定为接收基本上无辐射束202R2的辐射束202R1的正常曝光的区域。此外，外围区域P1或P2可被分隔为侧区域M1及拐角区域N1，其中拐角区域N1覆盖外围区域P1或P2的包含曝光场F1或P2的顶点(例如，顶点V1)的区域。在一些实施例中，如果存在与侧区域M1相邻的另一曝光场，则侧区域M1可接收正常曝光量的约两倍。在一些实施例中，取决于与拐角区域N1相邻的曝光场的数目，拐角区域N1可接收正常曝光量的约两倍到四倍。
在一些实施例中，外围区域Pl中的曝光分布是不均匀的。图2B说明辐射束202C跨曝光场F1及F2的放大图像下方的曝光场F1及F2的示意性曝光分布。垂直轴表示辐射束202C2的曝光强度T，且水平轴表示工件的水平位置X。在一些实施例中，位置X1处的曝光量随着位置与最靠近位置X1的一侧之间的距离而减小。在一些实施例中，位置X1处的曝光量随着位置X1与最靠近位置X1的顶点(例如，曝光场F1的V1)之间的距离而减小。
图3是展示根据一些实施例的在图1的IC制造系统100中的掩模数据准备块132的示意图。掩模数据准备块132包含逻辑运算(LOP)模块310、光学近接校正(OPC)模块320、光刻工艺检查(LPC)模块330及布局外围调整(LPA)模块340。
LOP模块310接收或定义表示来自各个制造商的制造约束的一组设计规则以检查设计布局122。设计规则可包含线宽要求、相邻特征之间的间隔要求及类似物。这些设计规则通常实施为逻辑运算。LOP模块310根据指定的制造规则进一步处理设计布局122且修改设计布局122。如果设计布局122中的特征(例如，多边形)不符合所述组规则，那么设计布局122将由LOP模块310相应地修改，直到经修改设计布局122符合这些规则。由LOP模块310执行的设计布局122的修改可包含设计布局122的特征的重新定大小、重新塑形或重新分配。
OPC模块320经配置以对设计布局122执行基于规则或基于模型的修改。设计布局122根据预定校正规则及模型修订或调整。例如，OPC模块320经配置以应用基于模型的光刻增强技术以补偿成像误差，例如衍射、干涉或由光刻工艺产生的其它效应。在一些实施例中，OPC模块320考虑由光刻系统200中的光学元件的缺陷引起的光刻操作的耀斑效应或狭缝效应。在一些实施例中，OPC模块320目标在于产生设计布局122的目标图案，其中尽管设计布局122与目标图案之间存在几何差异，目标模式仍符合设计布局122所寻求的电气及物理功能性的要求。目标图案也在确定所要电路图案与模拟制成图案之间的差异时用作参考。
在一些实施例中，OPC模块320包含辅助特征块322、重定目标块324及基于模型的调整(MBA)块326。
在实施例中，辅助特征块322将子分辨率辅助特征添加到设计布局122。子分辨率辅助特征与设计布局122的原始特征(在本文中被称为主要特征或主要图案)的不同在于子分辨率辅助特征不在掩模上形成可分辨或可印刷特征，而主要特征是可分辨或可印刷特征。在一些实施例中，子分辨率辅助特征具有小于设计布局122的最小可分辨大小的线宽。子分辨率辅助特征通常放置于稀疏布置区域中，以使特征密度跨设计布局122更均匀，且因此改进主要特征的曝光性能。在一些实施例中，子分辨率辅助特征包含一或多个散射条。
在一些实施例中，辅助特征块322将辅助特征添加到特征的一侧或一端，所述辅助特征具有衬线、锤头、凹凸部(jog)的图案或其它合适图案。在一些实施例中，辅助特征经形成为具有大于设计布局122的最小可分辨大小的大小，且用于对设计布局122的图案进行重新塑形，使得使制成图案更接近设计布局122中的图案。在一些实施例中，辅助特征可呈定位于图案的拐角上以使经制造图案中的拐角变尖的尖状延伸部的形式。
在一些实施例中，重定目标块324经配置以对设计布局122的特征执行调整，例如，重新定位、重新定大小、重新塑形或其组合。特征通常表示为多边形。在一些实施例中，重定目标块324对多边形的轮廓或边缘执行切段(dissection)。在切段过程期间，设计布局122的特征(例如，多边形)的轮廓或边缘通过切段线或切段点切段为边缘段(有时被称为段)。在此情境中，重定目标块324执行以段为基础调整(例如，重新塑形或重新定位)设计布局122中的多边形的任务。可根据一组重定目标规则以基于规则的方式执行调整。重定目标块324的调整产生用作目标图案的设计布局122的图案以与根据所述目标图案的模拟制成图案进行比较。以减小目标图案与模拟制成图案之间的差异为目标进行边缘段的调整。在一些实施例中，多边形的边缘上的目标点(未单独展示)经确定且用于计算图案差异。边缘切段及调整操作可重复执行。可能需要再次执行边缘切段及目标点指派，之后计算重定目标图案与模拟制成图案之间的图案差异。在一些实施例中，在设计布局122中形成的子分辨率辅助特征不经受切段及重定目标。
在一些实施例中，MBA块326对设计布局122执行基于模型的调整。根据为模拟设计布局122的曝光性能而建立的光学模型来进行基于模型的调整。MBA块326可执行相对于设计布局122的每一边缘段的光刻增强，包含将原始图案重新定大小、将原始图案的边缘重新定位，或将原始图案重新塑形。增强可包含根据所建立光学模型或规则在设计布局122中添加或移除子分辨率辅助特征。在一些实施例中，增强的设计布局122包含充当目标图案经修订图案，且比较所述目标图案与模拟制成图案以确定模拟制成图案是否更接近在MBA块326导出的目标图案，或模拟制成图案与目标图案之间的差异是否落在规格内。
在一些实施例中，重复辅助特征块322、重定目标块324及基于模型的调整(MBA)块326，直到目标图案与模拟制成图案之间的差异满足OPC模块320的设计要求。应理解，可删除OPC模块320中的上述块的一或多者，或可将额外块添加到OPC模块320。另外，在一些实施例中，块322、324及326的顺序可改变。
LPC模块330经配置以模拟待由IC制造商150实施的制造工艺。模拟可覆盖全部或一部分设计布局122。在本实施例中，LPC模块330模拟经历LOP模块310及OPC模块320的过程的设计布局122。在一些实施例中，LPC模块330经配置以检验设计布局122且检测可能出现在IC装置160中的任何潜在有问题区域(被称为“热点”)。术语“热点”是指IC装置160中展现不利地影响装置的性能的特性的特征。热点可从电路设计及/或工艺控制产生。热点的症状包含捏缩/缩颈、桥接、凹陷、腐蚀、电阻-电容(RC)延迟、线宽变化及其它问题。
LPA模块340连接到掩模数据准备块132中的每一模块，例如LOP模块310、OPC模块320及LPC模块330。LPA模块340可对设计布局122执行布局调整，类似于由OPC模块320中的其它块执行的布局调整；然而，LPA模块340具体解决由工件252上的曝光场的外围区域中的过度曝光产生的缺陷布局。在一些实施例中，外围区域中的过度曝光问题主要归咎于由薄膜组合件(例如，图2A中的薄膜组合件236)反射的泄漏辐射束。在一些实施例中，由LPA模块340对图案或边缘段的调整独立于由掩模数据准备块132的其它模块进行的调整，且可在掩模数据准备块132中的组件模块之前或之后的任何适当时间执行。在一些实施例中，过度曝光问题可通过以下动作得以充分解决：将由LPA模块340进行的调整限制为完成设计布局122的调整之前的单次反复，从而消除对倒退地执行LPA模块340的需要。
在一些实施例中，基于模型的OPC操作在由LPA模块340进行的布局调整操作之前执行。在一些实施例中，辅助特征块322在由LPA模块340进行的布局调整操作之前执行。在一些实施例中，由辅助特征块322添加的子分辨率特征不经受由LPA模块340进行的布局调整操作。在一些实施例中，由辅助特征块322添加的子分辨率特征由LPA模块340调整。在一些实施例中，在由LPA模块340进行的布局调整之后执行由重定目标块324进行的重定目标操作。
在一些实施例中，LPA模块340连接到薄膜控制数据(PCD)模块350，且根据PCD模块350的参数执行布局调整，其中PCD模块350的参数可包含薄膜组合件236相对于所关注辐射束202B的反射率值或反射率分布。在其它实施例中，PCD模块350也可收集受薄膜组合件反射的辐射束影响的曝光场中的区域的尺寸或比率的数据，例如图2B中所示的曝光场F1中的外围区域P1的面积。在一些实施例中，PCD模块350被并入掩模数据准备块132中，或替代地，在掩模厂130中的掩模数据准备块132的外部执行。
在一些实施例中，LPA模块340基于可在PCD模块350处存储及抽象化的所收集历史制造数据执行预测布局调整。用于薄膜组合件236的参数可从不同光刻设备收集或在不同处理条件下收集。在一些实施例中，LPA模块340使用相同薄膜组合件236或相同光刻系统200基于来自制造数据的反馈来执行布局调整。在一些实施例中，LPA模块340连接到掩模制造块144或IC制造商150且基于经制造掩模的显影后检验(ADI)轮廓图像中的制成图案或基于经制造晶片152的电路图案执行布局调整。
图4A是根据一些实施例的经历布局外围调整(LPA)操作的设计布局122的示意图。LPA操作可由LPA模块340在图3中所示的掩模数据准备块132中执行。图4A说明包含设计布局122的拐角的一部分A2的放大，其中部分A2将被转印到在图2B中所说明的曝光场F1的对应部分A1。
参考图2B及图4A，设计布局122的部分A2具有彼此垂直的边S1及S2，以及边S1及S2相接的顶点，例如顶点V2。LPA操作也在外围区域P1中界定补偿区。补偿区基本上根据相应补偿区中的过度曝光量来限定。补偿区可在侧区域M1与拐角区域N1之间具有不同的配置、形状及面积。部分A1由边S1及S2以及顶点V2定界，且可被分隔为拐角区域N1中的多个补偿区(例如，区z1及z2)，及侧区域M1中的多个补偿区(例如，区z3、z4及z5)。
在一些实施例中，补偿区z1到z5可包含不同形状，例如多边形形状、圆形形状或任何其它合适形状。在一些实施例中，补偿区z1具有四边形形状，例如矩形或正方形形状。在一些实施例中，补偿区z2具有L形或弧形形状。在一些实施例中，补偿区z1及z2可包含相同或不同面积。
在一些实施例中，补偿区z3到z5具有带形状，其具有相同或不同带宽度。在一些实施例中，补偿区z3到z5可包含相同或不同面积。补偿区z1到z5的数目及形状仅出于说明性目的而展示且其它数目的配置的补偿区是在本揭露的预期范围内。
执行LPA操作以补偿对曝光场F1的外围区域P1中的过度曝光效应。特征的补偿量是根据特征所驻留的位置中的过度曝光量确定。在一些实施例中，过度曝光的分布跨拐角区域N1并非均匀。例如，在多边形G1的位置处的曝光量由第一距离T1与第二距离T2之间的最小值确定，其中从多边形G1到边S1测量第一距离T1且从多边形G1到边S2测量第二距离T2。在一些实施例中，多边形G1的过度曝光量由多边形G1与最接近多边形G1的顶点V2之间的距离确定。在一些实施例中，多边形G1的大小的补偿量是第一距离T1及第二距离T2的函数，例如最小值或平均值。在一些实施例中，多边形G1的大小的补偿量是多边形G1与顶点V2之间的距离的函数。由于图案上的额外曝光量通常导致制成装置中的图案的膨胀或放大，所以LPA操作通过减小特征的大小(例如，将多边形G1的边缘的长度从长度L1减小到小于L1的长度L2)或将多边形G1的边缘移向多边形G1的中心来调整特征，例如多边形G1。在本揭露通篇，多边形(例如，多边形G1)的原始边缘由实线表示，而通过LDA操作调整的多边形的边缘由虚线表示。
图4A还说明设计布局122中的三个特征，即外围区域P1中的多边形G2、G3及G4，其中多边形G2、G3及G4用线表示。多边形G2在侧区域M1中沿基本上平行于边S2的方向延伸且朝向中心区域C1伸展，多边形G3在侧区域M1及拐角区域N1中沿基本上平行于边S1的方向延伸，且多边形G4在侧区域M1及拐角区域N1中沿基本上平行于边S2的方向延伸。在一些实施例中，多边形G2、G3及G4不经历任何切段操作。
在一些实施例中，LDA操作通过将相应多边形的线宽减小达预定量或值来调整多边形G2、G3及G4的形状。在一些实施例中，LDA操作将多边形G2、G3及G4的线长减小达预定量或值。在一些实施例中，LDA操作通过将相应多边形的边缘朝向相应多边形的中心移动达预定量或值来调整多边形G2、G3及G4的形状。在一些实施例中，线宽(或线长)的调整量(其也被称为补偿量或减小量)被表示为线宽(或线长)的调整量与原始线宽(或原始线长)的比。换句话来说，补偿量表示为原始线宽的比或原始线长的比。例如，在一些实施例中，线宽(或线长)的减小量在原始线宽(或原始线长)的约0.1％与约10％之间。在一些实施例中，线宽(或线长)的减小量在原始线宽(或原始线长)的约0.1％与约5％之间。在一些实施例中，线宽(或线长)的减小量在原始线宽(或原始线长)的约0.1％与约2.5％之间。在一些实施例中，线宽的减小量在约0.1nm与约0.5nm之间，或在约0.1nm与约0.25nm之间。
在一些实施例中，线宽或线长的调整(补偿)量在不同补偿区中不同。在一些实施例中，如果补偿区更接近设计布局122的侧或拐角，那么此补偿区被指派较大补偿量。例如，补偿区z1被指派大于补偿区z2到z5的补偿量的补偿值。在一些实施例中，补偿区z1到z5具有减小的补偿值。在一些实施例中，与更远离设计布局122的侧或顶点的补偿区(例如，区z4或z5)相比，更靠近设计布局122的侧或顶点的补偿区(例如，区z1或z3)被赋予更大补偿值。应用到多边形的线宽或线长的补偿(减小)量可跨设计布局122的不同区域沿多边形G2，G3或G4的相同边缘相等或不同。例如，多边形G2的线宽跨补偿区z3、z4、z5及中心区域C1减小达均匀量R1。类似地，多边形G3的线宽跨补偿区z3、z4、z5及中心区域C1减小达均匀量R2。在一些实施例中，减小量R1或R2是根据相关联于与相应多边形G2或G3重叠的补偿区中的一者的补偿值确定。在一些实施例中，减小量R1或R2被确定为候选补偿区的补偿值的最大值，其中候选补偿区与相应多边形G2或G3重叠。例如，减小量R1被确定为补偿区z3的补偿值，而减小量R2被确定为补偿区z1的补偿值。在一些实施例中，减小量R1在多边形G2的线宽与线长之间不同。相同原理也适用于多边形G3。在一些实施例中，多边形G2或G3的不同边缘具有不同减小量。
在一些实施例中，多边形G4的线宽在补偿区z1、z2及z3中分别减小不同量R3a、R3b及R3c。多边形G4的部分的减小量R3a到R3c是根据与相应多边形部分重叠的补偿区z1、z2及z3中的补偿值确定。经历基于不同补偿值的减小的多边形G4的部分形成于相应补偿区内。在一些实施例中，补偿区z4内的部分的线宽的减小量被确定为与补偿区z3的减小量R3a相同。在一些实施例中，减小量R3a、R3b或R3c在线宽与线长之间不同。
图4B是根据一些实施例的经历LPA操作的设计布局122的示意图。LPA操作可由LPA模块340在图3中所示的掩模数据准备块132中执行。图4B类似于图4A，且为简洁起见，不重复图4B中的布局设计的描述，除在LPA操作之前切段图4B所示的设计布局122中的多边形G2、G3及G4的边缘之外。切段线D1、D2及D3由重定目标块224在切割操作中添加。多边形G2、G3及G4的每一边缘被切段成边缘段。切段线D1到D3可与补偿区z1到z5的边界对准或从补偿区z1到z5的边界偏移。例如，由两个相邻切段线D1界定的经调整多边形G2的中间部分具有与补偿区z2的边界平行且从补偿区z2的边界偏移的一侧。
在一些实施例中，多边形G2的线宽基于与多边形G2重叠的补偿区减小以边缘段为单位的不同量。图4B中的多边形G2的调整过程类似于图4A中的多边形G4的调整过程，但差异在于在图4A中，线宽变化在补偿区边界处发生，而在图4B中，线宽变化在切段线处发生。在一些实施例中，多边形G4的一些切段线D3与补偿区的边界平行且对准(例如，由两个切段线D3界定的经调整多边形G4的中间部分包含与补偿区z2的边界对准的侧)，且在边缘切段之后对多边形G4执行的LPA操作可与在边缘切段之前执行的LPA操作相同。
图5是展示根据一些实施例的LPA操作的示意图表500。图表500展示考虑其它效应(例如由图2A中所示的REMA222产生的干扰效应)的LPA操作的实施例。为了解决REMA 222的效应，LPA操作经配置以部分地补偿外围区域中的线宽的过度曝光效应。在图表500中，LPA操作之前及之后的设计布局122中的特征的线宽的模拟结果分别被展示为正方形及圆形标记。水平轴表示特征与设计布局122的边(例如，图4A所示的边S1)之间的距离X。X＝0的距离表示设计布局122的边或顶点。垂直轴表示特征的线宽有关相对于线宽的百分比(例如特征的临界尺寸(CD))的偏差量DEV。偏移量为0％指代相对于设计布局122中陈述的线宽，制成线宽无任何线宽差异。如图表500中所示，原始线宽的偏移从中心区域C1通过外围区域P1直到边S1而增大。LPA操作减小驻留于外围区域P1中的特征的线宽。正方形标记与对应圆形标记在中心区域C1中的重叠表明中心区域C1中的特征的线宽未受到调整，但线宽仍归因于过度曝光而具有小于线宽的P％的适度线宽偏差。在一些实施例中，值P％在1％与20％之间，例如10％。从正方形标记指向外围区域P1中的对应圆形标记的箭头表示外围区域P1中的特征的线宽减小的方向。
在实施例中，LPA操作部分地调整线宽，且在外围区域P1中留下线宽量(例如，线宽的Q％)而不调整。在一些实施例中，线宽的此未调整量由阻挡部分过度曝光的REMA单元222补偿。在设计布局122中减小且导致制成图案的线宽基本上等于正常曝光下的原始线宽的线宽被称为“经完全补偿”。例如，如果存在通过图5(图5未展示此情况)中的圆形标记表示的命中0％线的经补偿线宽，那么此线宽被称为经完全补偿。相比之下，在布局设计122中减小但仍导致制成图案的线宽大于(或以其它方式不等于)正常曝光下的原始线宽的线宽被称为“经部分补偿”。例如，由图5的外围区域P1中的圆形标记表示的经补偿线宽表示使Q％的线宽保持未补偿的经部分补偿线宽。“经完全补偿”图案与“经部分补偿”图案的线宽的差异(例如，线宽的Q％)被称为“未补偿量”。在一些实施例中，线宽的未补偿量Q％跨不同补偿区基本上相等。在一些实施例中，线宽的未补偿量被表示为相对于原始线宽的比率，且在原始线宽的约0.01％到约5％之间，或在原始线宽的约0.01％到约2.5％之间。在一些实施例中，线宽的未补偿量在约0.01nm与约0.3nm之间，或在约0.01nm与约0.2nm之间。在一些实施例中，线宽的未补偿量在完全补偿量的约10％与约50％之间，或在完全补偿量的约20％与约40％之间。通过部分LPA操作，增强OPC模块320及掩模数据准备块132的性能。
图6是根据一些实施例的制造掩模的方法600的流程图。应理解，可在图6中所示的步骤之前、期间及之后提供额外步骤，且在方法600的其它实施例中可替换或消除下文描述的一些步骤。步骤的顺序可为可互换的。
在步骤602，接收设计布局，包含所述设计布局的外围区域中的特征。
在步骤604，通过基于规则或基于模型的OPC操作来调整设计布局。基于规则的OPC操作可包含由LOP模块310进行的基于规则的调整操作、由OPC模块320的重定目标块324进行的基于规则的重定目标操作及由OPC模块320的MBA块326进行的基于模型的OPC操作。在一些实施例中，步骤604中的基于规则或基于模型的OPC操作可或可未以类似于OPC模块320的辅助特征块322的方式的方式将辅助特征并入到设计布局中。
在步骤606，根据工件的曝光场中的曝光分布确定外围区的补偿值。在一些实施例中，根据薄膜组合件的反射率确定外围区的补偿值，所述薄膜组合件放置于根据设计布局制造的掩模上方。在一些实施例中，薄膜(例如，图2A中所示的薄膜组合件236)放置于掩模(例如，图2A中所示的掩模234)上方，在所述掩模上制造设计布局。在一些实施例中，根据薄膜相关数据确定用于外围区的补偿值，其中薄膜相关数据包含薄膜组合件236的反射率级。在一些实施例中，薄膜相关数据包含受由薄膜组合件236反射的辐射束影响的曝光场中的区域的尺寸或比率的信息。
在步骤608，通过根据补偿值修改特征的形状来调整设计布局。在一些实施例中，通过改变(例如，减小或增大)特征的线宽来修改特征的形状。在一些实施例中，通过例如朝向或远离特征的中心移动特征的边缘或边缘段来修改特征的形状。在一些实施例中，可在步骤608之后执行步骤604。在一些实施例中，可重复执行步骤604，且在步骤606及608之前执行步骤604的一些反复，同时在步骤608之后执行步骤604的一些反复。在步骤610，根据经调整设计布局制造掩模(例如，图2A中所示的掩模234)。在一些实施例中，执行将掩模的特征的形状转印到掩模234的光刻操作。
图7是根据一些实施例的制造半导体装置的方法700的流程图。半导体装置可使用EUV掩模(例如关于图2A所描述的掩模234)制造。方法700在步骤702开始，其中提供具有材料层的半导体衬底。半导体衬底包含例如硅的半导体材料。在一些实施例中，半导体衬底可包含其它半导体材料，如硅锗、碳化硅、砷化镓或类似物。在一些实施例中，半导体衬底是p型半导体衬底(受体类型)或n型半导体衬底(供体类型)。替代地，半导体衬底包含另一元素半导体，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。在又另一替代例中，半导体衬底是绝缘体上半导体(SOI)衬底。在其它替代例中，半导体衬底可包含经掺杂外延层、梯度半导体层及/或叠加不同类型的另一半导体层的半导体层(例如，硅锗层上的硅层)。
在一些实施例中，材料层可为半导体层、电介质层或导电层。在一些实施例中，材料层可嵌入半导体衬底中或沉积在半导体衬底上方。材料层可由单层形成或可包含多层结构。
在步骤704，在材料层上方形成光致抗蚀剂层。可通过CVD、PVD、ALD、旋涂或其它合适膜形成方法在材料层上方形成光致抗蚀剂层。接下来，方法700继续步骤706，其中在光刻操作中，使用掩模(例如，如上所述的EUV掩模234)图案化光致抗蚀剂层。在实施例中，掩模234可放置于光刻系统的掩模载物台上，且半导体衬底放置于晶片载物台上。光刻操作可涉及通过掩模234的透射或反射将经图案化曝光辐射投射到光致抗蚀剂层上。可在光刻操作之后移除光致抗蚀剂层的部分。
方法700继续步骤708以使用经图案化光致抗蚀剂层作为蚀刻掩模来图案化材料层。接下来，移除光致抗蚀剂层。移除操作可包含蚀刻或灰化操作。因此，光刻操作将掩模的特征的形状转印到材料层。
图8是根据一些实施例的实施以上论述的光刻方法的系统800的示意图。
系统800包含处理器801、网络接口803、输入及输出(I/O)装置805、存储装置807、存储器809及总线808。总线808将网络接口803、I/O装置805、存储装置807、存储器809及处理器801彼此耦合。
处理器801经配置以执行程序指令，所述程序指令包含经配置以执行参考本揭露的图描述且说明的方法的工具。因此，工具经配置以执行以下步骤，例如提供设计规格、产生设计布局数据、执行LOP检查、执行OPC操作、执行LPC操作及执行布局外围调整。
网络接口803经配置以存取程序指令及通过网络(未展示)远程存储的通过程序指令存取的数据。
I/O装置805包含经配置以实现与系统800的用户交互的输入设备及输出装置。在一些实施例中，输入设备包括例如键盘、鼠标及其它装置。此外，输出装置包括例如显示器、打印机及其它装置。
存储装置807经配置用于存储程序指令及由所述程序指令存取的数据。在一些实施例中，存储装置807包括非暂时性计算机可读存储媒体，例如，磁盘及光盘。
存储器809经配置以存储待由处理器801执行的程序指令及由所述程序指令存取的数据。在一些实施例中，存储器809包括随机存取存储器(RAM)、某一其它易失性存储装置、只读存储器(ROM)及某一其它非易失性存储装置的任何组合。
根据实施例，一种方法包含：接收设计布局，包含所述设计布局的外围区域中的特征；根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；及通过根据所述补偿值修改所述特征的形状来调整所述设计布局。
根据实施例，揭示一种非暂时性计算机可读存储媒体，其中所述非暂时性计算机可读存储媒体包含指令，所述指令在由处理器执行时执行以下步骤：接收设计布局，包含所述设计布局的外围区域中的特征；根据薄膜组合件的反射率确定与所述外围区域相关的第一补偿值，所述薄膜组合件放置于根据所述设计布局制造的掩模上方；及通过根据所述第一补偿值修改所述特征的形状来调整所述设计布局。
根据实施例，揭示一种系统，其中所述系统包含处理器及包含指令的一或多个程序，所述指令在由所述处理器执行时导致所述系统：接收设计布局，包括所述设计布局的外围区域中的特征；根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；通过根据所述补偿值修改所述特征的形状来调整所述设计布局；及执行将所述特征的所述形状转印到所述工件的光刻操作。
前文概述若干实施例的特征，使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实行本文中介绍的实施例的相同目的及/或实现相同优点的其它制造过程及结构的基础。所属领域的技术人员还应认识到，这些等效构造不脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、替换及更改。
符号说明
100:IC(集成电路)制造系统
120:设计机构
122:设计布局
130:掩模厂
132:掩模数据准备块
134:所得设计布局
144:掩模制造块
146:掩模检验块
150:IC制造商(晶片厂或代工厂)
152:半导体晶片
154:晶片测试块
160:IC装置
200:光刻系统
202A:辐射束
202B:辐射束
202C:经图案化辐射束
202R1:辐射束
202R2:辐射束
210:照明源
220:照明光学器件模块
222:光罩边缘掩模组合件(REMA)
230:掩模载物台
234:掩模
234A:成像区域
234B:边界区域
236:薄膜组合件
240:投射光学器件模块
250:晶片载物台
252:工件
254:刻划线
310:逻辑运算(LOP)模块
320:光学近接校正(OPC)模块
322:辅助特征块
324:重定目标块
326:基于模型的调整(MBA)块
330:光刻工艺检查(LPC)模块
340:布局外围调整(LPA)模块
350:薄膜控制数据(PCD)模块
500:示意图表
600:方法
602:步骤
604:步骤
606:步骤
608:步骤
610:步骤
700:方法
702:步骤
704:步骤
706:步骤
708:步骤
800:系统
801:处理器
803:网络接口
805:输入及输出(I/O)装置
807:存储装置
808:总线
809:存储器
A1:部分
A2:部分
C1:中心区域
C2:中心区域
D1:切割线
D2:切割线
D3:切割线
F1:曝光场
F2:曝光场
G1:多边形
G2:多边形
G3:多边形
G4:多边形
L1:长度
L2:长度
M1:侧区域
N1:拐角区域
P1:外围区域
P2:外围区域
R1:减小量
R2:减小量
R3a:减小量
R3b:减小量
R3c:减小量
S1:边
S2:边
T1:第一距离
T2:第二距离
V1:顶点
V2:顶点
X1:位置
Z1:补偿区
Z2:补偿区
Z3:补偿区
Z4:补偿区
Z5:补偿区

Claims (1)

1.一种方法，其包括：
接收设计布局，包括所述设计布局的外围区域中的特征；
根据工件的曝光场中的曝光分布确定与所述外围区域相关联的第一补偿值；及
通过根据所述补偿值修改所述特征的形状来调整所述设计布局。
CN202010876357.1A 2019-08-30 2020-08-27 用于减少因曝光不均匀所导致的布局失真的方法与系统 Pending CN112445081A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894466P 2019-08-30 2019-08-30
US62/894,466 2019-08-30
US16/937,398 US11308254B2 (en) 2019-08-30 2020-07-23 Method and system for reducing layout distortion due to exposure non-uniformity
US16/937,398 2020-07-23

Publications (1)

Publication Number Publication Date
CN112445081A true CN112445081A (zh) 2021-03-05

Family

ID=74681610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010876357.1A Pending CN112445081A (zh) 2019-08-30 2020-08-27 用于减少因曝光不均匀所导致的布局失真的方法与系统

Country Status (3)

Country Link
US (3) US11308254B2 (zh)
CN (1) CN112445081A (zh)
TW (1) TW202109347A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113379651A (zh) * 2021-08-11 2021-09-10 深圳市先地图像科技有限公司 一种激光成像过程中的图像处理方法、系统及相关设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908151B2 (en) * 2008-02-14 2014-12-09 Nikon Corporation Illumination optical system, exposure apparatus, device manufacturing method, compensation filter, and exposure optical system
JP5530804B2 (ja) * 2010-05-17 2014-06-25 パナソニック株式会社 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8631360B2 (en) 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
JP5932498B2 (ja) * 2012-06-05 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびマスク
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8812999B2 (en) 2013-01-02 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system of mask data preparation for curvilinear mask patterns for a device
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
WO2017091339A1 (en) * 2015-11-25 2017-06-01 International Business Machines Corporation Tool to provide integrated circuit masks with accurate dimensional compensation of patterns
US11308524B2 (en) * 2017-01-17 2022-04-19 Criteo Sa Risk-adjusted predictive bidding for electronic advertisements
KR102535826B1 (ko) * 2017-11-28 2023-05-23 삼성전자주식회사 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113379651A (zh) * 2021-08-11 2021-09-10 深圳市先地图像科技有限公司 一种激光成像过程中的图像处理方法、系统及相关设备

Also Published As

Publication number Publication date
US20210064808A1 (en) 2021-03-04
US11900040B2 (en) 2024-02-13
US11308254B2 (en) 2022-04-19
US20240143887A1 (en) 2024-05-02
US20220237361A1 (en) 2022-07-28
TW202109347A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
CN109582995B (zh) 集成电路制造方法及其制造系统
CN108205600B (zh) 掩模优化方法及集成电路系统
KR101072514B1 (ko) 코너에서의 라운딩 및 챔퍼들을 이용한 광근접성 보정 방법
TWI590006B (zh) 用於改良微影製程的方法及電腦程式產品
US10417376B2 (en) Source beam optimization method for improving lithography printability
TWI742184B (zh) 目標最佳化方法
US10520829B2 (en) Optical proximity correction methodology using underlying layer information
CN109839798B (zh) 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法
TW201606465A (zh) 容忍蝕刻變化之最佳化
KR102257460B1 (ko) 리소그래피 공정 모니터링 방법
US10852646B2 (en) Displacement based overlay or alignment
KR101437575B1 (ko) 기판-토포그래피-인식 리소그래피 모델링
US20240143887A1 (en) Method and system for reducing layout distortion due to exposure non-uniformity
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
KR102700458B1 (ko) 포토리소그래피 이미징을 위한 장치 및 방법
KR20110001141A (ko) 광 근접효과 보정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210305