TW202109347A - 用於減少因曝光不均勻所導致的布局失真的方法與系統 - Google Patents

用於減少因曝光不均勻所導致的布局失真的方法與系統 Download PDF

Info

Publication number
TW202109347A
TW202109347A TW109128277A TW109128277A TW202109347A TW 202109347 A TW202109347 A TW 202109347A TW 109128277 A TW109128277 A TW 109128277A TW 109128277 A TW109128277 A TW 109128277A TW 202109347 A TW202109347 A TW 202109347A
Authority
TW
Taiwan
Prior art keywords
mask
design layout
layout
area
compensation
Prior art date
Application number
TW109128277A
Other languages
English (en)
Inventor
陸埼達
廖家輝
林宜弘
蔡啟銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109347A publication Critical patent/TW202109347A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

根據本發明的一些實施例，提供一種用於調整一設計布局之方法、非暫時性電腦可讀儲存媒體及系統。該方法包括：接收一設計布局，包含該設計布局之一周邊區域中之一特徵；根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；及藉由根據該補償值修改該特徵之一形狀來調整該設計布局。

Description

用於減少因曝光不均勻所導致的布局失真的方法與系統
本發明實施例係有關用於減少因曝光不均勻所導致的布局失真的方法與系統。
在先進半導體技術中，不斷減小之裝置大小及日益複雜之電路設計已使積體電路(IC)之設計及製造更具挑戰及更昂貴。為了以較小覆蓋區及較低功耗追求更佳裝置效能，已研究先進的微影技術(例如，極紫外(EUV)微影)作為製造具有30 nm或更小之一線寬之半導體裝置之方法。EUV微影採用一遮罩來控制EUV輻射下對一基板之照射以在該基板上形成一圖案。
儘管現有微影技術已改良，但其等仍然無法滿足許多態樣之要求。例如，需要改良EUV微影中所使用且經由遮罩控制之輻射束之品質。
根據本發明的一實施例，一種方法，其包括：接收一設計布局，包括該設計布局之一周邊區域中之一特徵；根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；及藉由根據該補償值修改該特徵之一形狀來調整該設計布局。
根據本發明的一實施例，一種非暫時性電腦可讀儲存媒體，其包括在由一處理器執行時執行以下步驟之指令：接收一設計布局，包括該設計布局之一周邊區域中之一特徵；根據一薄膜總成之一反射率判定與該周邊區域相關聯之一第一補償值，該薄膜總成放置於根據該設計布局製造之一遮罩上方；及藉由根據該第一補償值修改該特徵之一形狀來調整該設計布局。
根據本發明的一實施例，一種系統，其包括一處理器及包含指令之一或多個程式，該等指令在由該處理器執行時導致該系統：接收一設計布局，包括該設計布局之一周邊區域中之一特徵；根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；藉由根據該補償值修改該特徵之一形狀來調整該設計布局；及執行將該特徵之該形狀轉印至該工件之一微影操作。
以下揭露提供用於實施所提供標的物之不同構件之許多不同實施例或實例。在下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並不旨在為限制性的。例如，在以下描述中，在一第一構件上方或上形成一第二構件可包含其中第一構件及第二構件形成為直接接觸之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間，使得第一構件及第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清晰之目的且本身並不指示所論述之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「在……下面」、「在……下方」、「下」、「在……上方」、「上」及類似物之空間相對術語可在本文中用於描述一個元件或構件與圖中繪示之另一(些)元件或構件之關係。空間相對術語旨在涵蓋除在圖中描繪之定向以外的使用或操作中之裝置之不同定向。裝置可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述符。
雖然闡述本揭露之廣泛範疇之數值範圍及參數係近似值，但儘可能精確地報告特定實例中所闡述之數值。然而，任何數值本就含有必然由通常在各自測試量測中發現之偏差引起之特定誤差。而且，如本文中使用，術語「約」、「大量」或「實質上」一般意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，當由一般技術者考慮時，術語「約」、「大量」或「實質上」意謂在一可接受的平均值標準誤差內。除了在操作/工作實例中之外，或除非另有明確指定，本文中揭示之全部數值範圍、數量、值及百分比(諸如材料量、持續時間、溫度、操作條件、數量比及其等之類似者之數值範圍、數量、值及百分比)應被理解為在全部例項中皆由術語「約」、「大量」或「實質上」修飾。因此，除非有相反指示，否則本揭露及隨附發明申請專利範圍中闡述之數值參數係可如所需般變化之近似值。至少，各數值參數應至少根據所報告之有效數位之數字且藉由應用普通捨入技術解釋。本文中可將範圍表達為從一個端點至另一端點或在兩個端點之間。除非另有指定，否則本文中揭示之全部範圍包含端點。
如熟習此項技術者將瞭解，本揭露之實施例可被實施為一系統、方法或電腦程式產品。因此，本揭露之實施例可採用完全由硬體組成之一實施例、完全由軟體(包含韌體、常駐軟體、微代碼等)組成一實施例或組合軟體及硬體態樣之一實施例之形式。所提及之實施例之各種態樣在本文中皆可被統稱為一「電路」、「區塊」、「模組」或「系統」。此外，本揭露之實施例可採用以任何有形媒體之表達體現之一電腦程式之形式，其具有以媒體體現且可由一電腦執行之程式碼。
本揭露通篇使用之術語「倍縮光罩」、「光罩」及「遮罩」係指在一微影操作中使用之一裝置，其中在一基板上形成根據一電路圖案之一不透明影像。基板可係透明的。倍縮光罩上之電路圖案之影像透過微影操作之一輻射源轉印至一基板或一晶圓上。來自輻射源之輻射可經由倍縮光罩以一透射或反射方式入射於基板上。
本揭露通篇使用之術語「布局」、「設計布局」及「遮罩布局」係指一積體電路(IC)在幾何圖案方面之一表示，該等幾何圖案對應於組成IC之組件之IC之構件，諸如一金屬層、一介電層或一半導體層。在一些實例中，術語「布局」、「設計布局」及「遮罩布局」係指包含可轉換成幾何圖案之機器可讀碼或文字串之一資料檔案。與IC有關之額外資訊(諸如從幾何圖案提取之參數)可被包含在布局或設計布局中用於增強IC之設計及製程。
本揭露通篇使用之術語「曝光場」或簡稱「場」係指在一光微影(或簡稱微影)操作中在一工件(諸如，半導體晶圓)中界定之一曝光區域。場可配置成一陣列且藉由分隔區域(例如，切割道)分開。在一微影操作期間，藉由一圖案化操作在工件之一材料層上形成一預定電路圖案，該圖案化操作包含將在一遮罩上製造之電路圖案之一母本(master copy)轉印至工件。轉印電路圖案通常藉由使一圖案化輻射束(其遵循遮罩之電路圖案之幾何形狀)連續照射曝光場來進行。遮罩之電路圖案可在曝光場之各者中複製。
本揭露大體上係關於半導體裝置之標的物，且更具體地係關於用於在極紫外(EUV)輻射下進行微影增強之一布局增強方法。微影增強用於修改一設計布局之圖案，使得經增強設計布局考量微影操作之程序因素，諸如光學效應。此外，微影增強之任務對於EUV微影(EUVL)而言係更複雜的，此係因為與在利用更大波長之其他曝光方法中相比，有關曝光效能之處理因素(諸如EUV輻射之均勻性及洩漏)在EUVL中更明顯。因此，至關重要的是改良EUVL操作之效能。
EUV輻射束在經由自遮罩反射圖案化後輻射至工件上用於圖案化工件上之一材料層。遮罩大體上由經組態以將EUV輻射反射至工件上之一經圖案化光反射層形成。遮罩在被薄膜覆蓋時操作以保護遮罩免受污染。薄膜經製成對EUV輻射實質上透明；然而，非常小量之EUV輻射被薄膜反射。因此，薄膜反射之UV輻射導致跨相鄰曝光場之EUV輻射之洩漏，從而導致工件上之曝光不均勻性，尤其在曝光場之一邊界區域及一隅角區域處。例如，一場側周圍之雙重曝光效應或曝光場之隅角處之四重曝光效應可在EUVL期間在此等區域中導致過量曝光且導致圖案保真度損失。
在本揭露中，提出一布局調整技術來補償工件(例如一半導體晶圓)上之EUV微影操作之非均勻性效應。在設計布局準備好在遮罩之製備期間應用之後，藉由布局調整操作對設計布局之圖案進行進一步修改以補償各種效應，目的係在工件上形成與設計布局中之圖案儘可能接近之圖案。具體地，圖案或一圖案內之部分取決於其等在一場中之位置來不同地處理。所提出之布局調整操作提供跨場之中心區域及邊界區域兩者之均勻微影效能。產率相應地增加，且解決設計布局之圖案與製造電路之圖案之間的差異所花費之間之時間及成本亦減小。
圖1係展示根據一些實施例之一IC(積體電路)製造系統100之一示意圖。該IC製造系統100經組態以透過複數個實體(諸如一設計機構120、一遮罩廠130及一IC製造商(晶圓廠或代工廠) 150)製造一IC裝置160。IC製造系統100中之實體藉由一通信通道(例如，一有線或無線通道)鏈接，且透過一網路(例如，一內部網路或網際網路)彼此互動。在一實施例中，設計機構120、遮罩廠130及IC製造商150屬於單個實體，或由獨立方操作。
設計機構(或設計團隊) 120在待製造IC裝置160之IC設計階段中產生一設計布局122。設計布局122包含經設計用於執行符合效能及製造規格之特定功能之各種幾何圖案之描述。幾何圖案表示形成各種IC組件(諸如一主動區域、一閘極電極、一源極區域或一汲極區域及一互連結構(有時被稱為重布層)之一導線或通孔)之經製造IC裝置160中之電路構件(例如，金屬層、介電層或半導體層)。在一實施例中，設計機構120操作一電路設計程序來產生設計布局122。電路設計程序可包含但不限於邏輯設計、實體設計、預布局模擬、放置及布線、時序分析、參數提取、設計規則檢查及布局後模擬。設計布局122可從描述文字轉換為其等之視覺等效物來展示所描繪圖案之一實體布局，諸如其等之尺寸、形狀及位置。在一實施例中，設計布局122可被表達為合適檔案格式，諸如GDSII、DFII、Oasis或類似物。
遮罩廠130從設計機構120接收設計布局122且根據設計布局122製造一或多個遮罩。在一實施例中，遮罩廠130包含一遮罩資料準備區塊132、一遮罩製造區塊144及一遮罩檢測區塊146。遮罩資料準備區塊132修改設計布局122，使得一所得設計布局134可允許一遮罩寫入器將設計布局122轉化為一寫入器可讀格式。通常，設計布局134可包含其上之複製單元。當一遮罩形成時，其被重複地用於將單元之圖案轉印至一半導體晶圓，其中圖案轉印用各狹槽中之一曝光場完成。另外，切割道區域或測試結構可在曝光場之間之空間中形成。在一些實施例中，遮罩資料準備區塊132經組態以判定待包含於一單元中之晶粒之位置、單元周圍之切割道之位置及寬度及待形成於切割道區域中之測試結構之位置及類型。參考圖2更詳細地描述遮罩資料準備區塊132之操作。
遮罩製造區塊144經組態以藉由基於由遮罩資料準備區塊132提供之設計布局134製備一基板來形成一遮罩。在一寫入操作中基於設計布局134之圖案來使一遮罩基板曝光於一輻射束，例如電子束，該寫入操作之後可進行一蝕刻操作以留下對應於設計布局之圖案。在一實施例中，遮罩製造區塊144引入一檢查程序以確保布局資料與一遮罩寫入器及/或一遮罩製造商之要求相符，且布局資料可根據需要用於產生遮罩(光遮罩或倍縮光罩)。可使用一電子束(e-beam)、多個電子束、一離子束、一雷射束或其他合適寫入器源來轉印圖案。因此，所獲取之單元之圖案被轉印至一半導體基板(諸如，一晶圓)，或放置於半導體基板上之材料層。此外，遮罩可依各種技術來製造。在一實施例中，使用二元技術來製造遮罩，其中二元遮罩包含一透明基板(例如，熔融石英)及塗覆在遮罩之不透明區域上之一不透明材料(例如，鉻)。在另一實例中，遮罩係使用一相移技術(例如，一相移遮罩(PSM))製造。
在製造遮罩之後，遮罩檢測區塊146檢測經製造遮罩以判定任何缺陷(諸如全高及非全高缺陷)是否存在於經製造遮罩中。若偵測到任何缺陷，則可清潔遮罩或可修改遮罩中之設計布局。
IC製造商150係IC製造實體，其包含用於製造各種不同IC產品之多個製造設施。IC製造商150使用由遮罩廠130製造之遮罩來製造其上具有複數個IC裝置160之一半導體晶圓152。半導體晶圓152可包含一矽基板或包含形成於其上之各種層之另一合適基板。在一實施例中，IC製造商150包含一晶圓測試區塊154，該晶圓測試區塊154經組態以確保IC符合實體製造規格及機械及/或電效能規格。在一些實施例中，形成在晶圓152上之測試結構可用於產生指示經製造半導體晶圓152之品質之測試資料。在晶圓152通過由晶圓測試區塊154執行之測試程序後，晶圓152可沿切割道區域切割(或切片)以形成單獨IC裝置160。切割程序可藉由刻劃及斷開、藉由機械鋸切(例如，使用一切割機(dicing saw))或藉由雷射分割完成。
圖2A係根據一些實施例之一微影系統200之一示意圖。微影系統200係所描繪實例中之一EUV微影系統，但可係另一類型之微影系統，諸如一深紫外線(DUV)微影系統或一透射型微影系統。微影系統200可在遮罩製造區塊144中用於製造遮罩。微影系統200包含一照明源210、一照明光學器件模組220、一遮罩載物台230、一投射光學器件模組240及一晶圓載物台250。應理解，其他模組可被併入微影系統200中，但是為簡潔起見其等未展示在圖2A中。
照明源210可操作以產生具有適合於微影之一波長之一輻射束202A，例如，小於約50奈米(nm)，或在某些情況下甚至小於約10至15 nm之一波長。具體言之，對於EUV微影系統，輻射束202A之波長可設定為約13.5 nm。在一些實施例中，照明源210在一雷射產生電漿(LPP)或一放電產生電漿(DPP)系統中產生輻射束202A，其中一高功率雷射用於產生一高能量電漿以藉此形成輻射束202A。在一些實施例中，照明源210包含一真空室以產生輻射束202A。歸因於輻射束202A之小波長，微影系統200可達成電路圖案之增強解析度。
照明光學器件模組220由一或多個光學組件形成以將來自照明源210之入射輻射束202A收集、導引或塑形為輻射朝向遮罩載物台230之一輻射束202B。例如，照明光學器件模組220可包含一收集器以收集由照明源210產生之輻射束202A。照明光學器件模組220亦可包含多個鏡以反射輻射束202A。選擇鏡之材料以最小化輻射束202A之輻射吸收。在一些實施例中，鏡可包含交替之鉬(Mo)及矽(Si)層之堆疊以減少輻射束202A之吸收。在某些情況下，亦可利用一額外抗吸收塗層來進一步減少輻射吸收。在一些實施例中，照明光學器件模組220圍封於一真空室中以減少周圍氣體之輻射吸收之效應。
在一些實施例中，微影系統200進一步包含照明光學器件模組220與遮罩載物台230之間之一倍縮光罩邊緣遮罩總成(REMA) 222。在一些實施例中，微影系統200包含兩個REMA單元222，其中各REMA放置於遮罩載物台230之兩側之一者上。REMA 222包含一狹縫以允許輻射束202B通過。狹縫能夠在垂直於入射輻射束202B之一方向上平移。在一些實施例中，輻射束202B在狹縫外部之部分被阻擋且不傳播通過REMA 222。
遮罩載物台230經組態以固持一遮罩234，其中遮罩234包括待藉由圖案化入射輻射束202B來轉印至晶圓載物台250上之一工件252(諸如一半導體晶圓)之電路圖案。在一些實施例中，遮罩234包含一多層結構。在本實施例中，遮罩234係一反射型遮罩，諸如一相移遮罩，但在其他實施例中亦可為一透射型遮罩。相移遮罩可係一衰減相移遮罩(AttPSM)或一替代相移遮罩(AltPSM)。
從俯視圖之角度來看，遮罩234被分隔成一成像區域234A及圍繞該成像區域234A之一邊界區域234B。成像區域234A包含形成在光反射結構之一堆疊上之電路圖案，且經組態以經由成像區域234A上之圖案透過入射輻射束202B之反射(或在一透射型遮罩之情況下濾波)來形成一經圖案化輻射束202C。邊界區域234B經組態以吸收或阻擋入射輻射束202B之一部分發射至投射光學件模組240。因此，邊界區域234B可幫助防止旨在用於一個曝光場之經圖案化輻射束202C被輻射至相鄰曝光場上。因此，可藉由邊界區域234B來減少輻射束202B在一相鄰曝光場之周邊區域中之非預期曝光。
微影系統200可進一步包含放置於遮罩載物台230上方之一薄膜總成236。薄膜總成236經組態以在微影操作期間保護遮罩234免受污染，例如異物或灰塵。在一些實施例中，薄膜總成236結合遮罩載物台230覆蓋或密封遮罩234。在一些實施例中，薄膜總成236包含在遮罩234之表面上方之一透明膜及耦合至透明膜之一框架(未單獨展示)，其中框架橫向地圍繞遮罩234且提供透明膜之機械支撐。
透明膜允許輻射束202B輻射至遮罩234之光反射結構上且形成通過透明膜之經圖案化輻射束202C。在一些實施例中，透明膜包含矽，例如多晶矽、非晶矽、經摻雜矽(諸如磷摻雜之矽)、一矽基化合物、聚合物、石墨烯或其他合適材料。透明膜可具有在約30 nm與約80 nm之間之一範圍內之一厚度。在一些實施例中，薄膜總成236包含一罩蓋層(未單獨展示)，該罩蓋層放置於透明膜之一側或兩側上且且經組態以保護透明膜免於損壞或污染。
輻射束202B從照明光學器件模組220被引導至遮罩載物台230上之遮罩，且接著作為輻射束202C被發射至投射光學器件模組240。投射光學器件模組240可包含一或多個反射鏡、透鏡、聚光鏡等。在一些實施例中，投射光學器件模組240可包含環形場光學器件組件。在一些實施例中，投射光學器件模組240包含形狀像一弧形之一孔隙(或一狹縫)以允許經圖案化輻射束202C通過至晶圓載物台250上之晶圓。
晶圓載物台250經組態以固定待圖案化之工件252。在一些實施例中，晶圓載物台250包含一電子卡盤(E-chuck)以使用電子力固定工件252。在其他實施例中，晶圓載物台250包含夾具以機械地固定工件252。晶圓載物台250可包含定位裝置以在微影操作期間移動工件252，使得工件之各種區域可連續步進且掃描。在一些實施例中，晶圓載物台250定位在投射光學器件模組240下方。
仍參考圖2A，在一些實施例中，薄膜總成236應理想地提供相對於輻射束202B之實質上零反射率，使得在輻射束202C中僅對應於成像區域234A之一輻射束202R1將透過投射光學器件模組240輻射至工件252上。圖2A中展示之輻射束202C之另一部分(作為自邊界區域234B上方反射之輻射束202R2)經控制以不反射至工件252上。為達成此目標，薄膜總成236需要具有相對於輻射束202B之一低反射率。在一些實施例中，薄膜總成236在EUV輻射之波長下具有在相對於入射輻射束202B之約0.05%與約0.1%之間之一範圍內之一反射率。然而，此一低反射率仍可使一定量之反射輻射束202R2在一微影操作期間輻射至相鄰於一目標曝光場之曝光場之周邊區域上。因此，歸因於大於所需之一曝光，在設計布局122之周邊區域中之圖案之所得線寬可大於或以其他方式偏離預期線寬。鑑於上述情況，需要解決跨曝光場之曝光不均勻性之問題，如在後續段落中更詳細論述。
圖2B係根據一些實施例之工件252之一示意性俯視圖。工件252被展示為在其上界定包含例示性曝光場F1及F2之曝光場陣列之一半導體晶圓。相鄰曝光場藉由刻劃線254之一網格分開。曝光場F1及F2可具有一四邊形形狀，諸如一矩形或正方形形狀。如先前所論述，當輻射束202C入射在一目標曝光場(例如場F1)上時，從遮罩234之邊界區域234B上方之薄膜總成236之一區域反射之輻射束202C之輻射束202R2將輻射至相鄰曝光場(諸如曝光場F2)上。圖2B亦繪示曝光場F1及F2之一放大影像。曝光場F1及F2界定各自中心區域C1及C2及各自周邊區域P1及P2。周邊區域P1或P2分別定位於曝光場F1或F2之一邊界周圍，且圍繞各自中心區域C1或C2。在一些實施例中，假設輻射束202C以曝光場F1為目標且輻射曝光場F1，曝光場F2之周邊區域P2被界定為接收來自輻射束202R2之過量曝光之一區域，而曝光場F1之中心區域C1被界定為接收實質上無輻射束202R2之輻射束202R1之正常曝光之一區域。此外，周邊區域P1或P2可被分隔為側區域M1及隅角區域N1，其中隅角區域N1覆蓋周邊區域P1或P2之包含曝光場F1或P2之一頂點(例如，頂點V1)之一區域。在一些實施例中，若存在與側區域M1相鄰之另一曝光場，則側區域M1可接收正常曝光量之約兩倍。在一些實施例中，取決於與隅角區域N1相鄰之曝光場之數目，隅角區域N1可接收正常曝光量之約兩倍至四倍。
在一些實施例中，周邊區域Pl中之曝光分布係不均勻的。圖2B繪示輻射束202C跨曝光場F1及F2之放大影像下方之曝光場F1及F2之一示意性曝光分布。垂直軸表示輻射束202C2之曝光強度T，且水平軸表示工件之水平位置X。在一些實施例中，位置X1處之曝光量隨著位置與最靠近位置X1之一側之間之距離而減小。在一些實施例中，位置X1處之曝光量隨著位置X1與最靠近位置X1之一頂點(例如，曝光場F1之V1)之間之距離而減小。
圖3係展示根據一些實施例之在圖1之IC製造系統100中之遮罩資料準備區塊132之一示意圖。遮罩資料準備區塊132包含一邏輯運算(LOP)模組310、一光學近接校正(OPC)模組320、一微影程序檢查(LPC)模組330及一布局周邊調整(LPA)模組340。
LOP模組310接收或定義表示來自各個製造商之製造約束之一組設計規則以檢查設計布局122。設計規則可包含線寬要求、相鄰特徵之間之間隔要求及類似物。此等設計規則通常實施為邏輯運算。LOP模組310根據指定之製造規則進一步處理設計布局122且修改設計布局122。若設計布局122中之特徵(例如，多邊形)不符合該組規則，則設計布局122將由LOP模組310相應地修改，直至經修改設計布局122符合此等規則。由LOP模組310執行之設計布局122之修改可包含設計布局122之特徵之重新定大小、重新塑形或重新分配。
OPC模組320經組態以對設計布局122執行一基於規則或基於模型之修改。設計布局122根據預定校正規則及模型修訂或調整。例如，OPC模組320經組態以應用一基於模型之微影增強技術以補償成像誤差，例如繞射、干涉或由微影程序產生之其他效應。在一些實施例中，OPC模組320考量由微影系統200中之光學元件之缺陷引起之微影操作之耀斑效應或狹縫效應。在一些實施例中，OPC模組320目標在於產生設計布局122之一目標圖案，其中儘管設計布局122與目標圖案之間存在幾何差異，目標模式仍符合設計布局122所尋求之電氣及實體功能性之要求。目標圖案亦在判定所要電路圖案與一模擬製成圖案之間之差異時用作一參考。
在一些實施例中，OPC模組320包含一輔助特徵區塊322、一重定目標區塊324及一基於模型之調整(MBA)區塊326。
在一實施例中，輔助特徵區塊322將子解析度輔助特徵添加至設計布局122。子解析度輔助特徵與設計布局122之原始特徵(在本文中被稱為一主要特徵或主要圖案)之不同在於子解析度輔助特徵不在遮罩上形成一可解析或可印刷特徵，而主要特徵係一可解析或可印刷特徵。在一些實施例中，子解析度輔助特徵具有小於設計布局122之最小可解析大小之一線寬。子解析度輔助特徵通常放置於一稀疏配置區域中，以使特徵密度跨設計布局122更均勻，且因此改良主要特徵之曝光效能。在一些實施例中，子解析度輔助特徵包含一或多個散射條。
在一些實施例中，輔助特徵區塊322將一輔助特徵添加至一特徵之一側或一端，該輔助特徵具有一襯線、一鎚頭、一凹凸部(jog)之一圖案或其他合適圖案。在一些實施例中，輔助特徵經形成為具有大於設計布局122之最小可解析大小之一大小，且用於對設計布局122之圖案進行重新塑形，使得使製成圖案更接近設計布局122中之圖案。在一些實施例中，輔助特徵可呈定位於一圖案之一隅角上以使經製造圖案中之隅角變尖之一尖狀延伸部之形式。
在一些實施例中，重定目標區塊324經組態以對設計布局122之特徵執行調整，例如，重新定位、重新定大小、重新塑形或其等之一組合。特徵通常表示為多邊形。在一些實施例中，重定目標區塊324對多邊形之輪廓或邊緣執行切段(dissection)。在切段程序期間，設計布局122之一特徵(例如，多邊形)之輪廓或邊緣藉由切段線或切段點切段為邊緣段(有時被稱為段)。在此情境中，重定目標區塊324執行以段為基礎調整(例如，重新塑形或重新定位)設計布局122中之多邊形之任務。可根據一組重定目標規則以基於規則之方式執行調整。重定目標區塊324之調整產生用作一目標圖案之設計布局122之一圖案以與根據該目標圖案之一模擬製成圖案進行比較。以減小目標圖案與模擬製成圖案之間之差異為目標進行邊緣段之調整。在一些實施例中，多邊形之邊緣上之目標點(未單獨展示)經判定且用於計算圖案差異。邊緣切段及調整操作可重複執行。可能需要再次執行邊緣切段及目標點指派，之後計算重定目標圖案與模擬製成圖案之間之圖案差異。在一些實施例中，在設計布局122中形成之子解析度輔助特徵不經受切段及重定目標。
在一些實施例中，MBA區塊326對設計布局122執行基於模型之調整。根據為模擬設計布局122之曝光效能而建立之一光學模型來進行基於模型之調整。MBA區塊326可執行相對於設計布局122之各邊緣段之微影增強，包含將原始圖案重新定大小、將原始圖案之一邊緣重新定位，或將原始圖案重新塑形。增強可包含根據所建立光學模型或規則在設計布局122中添加或移除子解析度輔助特徵。在一些實施例中，增強之設計布局122包含充當一目標圖案一經修訂圖案，且比較該目標圖案與模擬製成圖案以判定模擬製成圖案是否更接近在MBA區塊326導出之目標圖案，或模擬製成圖案與目標圖案之間之差異是否落在規格內。
在一些實施例中，重複輔助特徵區塊322、重定目標區塊324及基於模型之調整(MBA)區塊326，直至目標圖案與模擬製成圖案之間之差異滿足OPC模組320之設計要求。應理解，可刪除OPC模組320中之上述區塊之一或多者，或可將額外區塊添加至OPC模組320。另外，在一些實施例中，區塊322、324及326之順序可改變。
LPC模組330經組態以模擬待由IC製造商150實施之製造程序。模擬可覆蓋全部或一部分設計布局122。在本實施例中，LPC模組330模擬經歷LOP模組310及OPC模組320之程序之設計布局122。在一些實施例中，LPC模組330經組態以檢測設計布局122且偵測可能出現在IC裝置160中之任何潛在有問題區域(被稱為「熱點」)。術語「熱點」係指IC裝置160中展現不利地影響裝置之效能之特性之一特徵。一熱點可從電路設計及/或程序控制產生。熱點之症狀包含捏縮/縮頸、橋接、凹陷、腐蝕、電阻-電容(RC)延遲、線寬變化及其他問題。
LPA模組340連接至遮罩資料準備區塊132中之各模組，諸如LOP模組310、OPC模組320及LPC模組330。LPA模組340可對設計布局122執行布局調整，類似於由OPC模組320中之其他區塊執行之布局調整；然而，LPA模組340具體解決由工件252上之曝光場之周邊區域中之過度曝光產生之缺陷布局。在一些實施例中，周邊區域中之過度曝光問題主要歸咎於由一薄膜總成(例如，圖2A中之薄膜總成236)反射之洩漏輻射束。在一些實施例中，由LPA模組340對圖案或邊緣段之調整獨立於由遮罩資料準備區塊132之其他模組進行之調整，且可在遮罩資料準備區塊132中之組件模組之前或之後之任何適當時間執行。在一些實施例中，過度曝光問題可藉由以下動作得以充分解決：將由LPA模組340進行之調整限制為完成設計布局122之調整之前的單次反覆，從而消除對倒退地執行LPA模組340之需要。
在一些實施例中，基於模型之OPC操作在由LPA模組340進行之布局調整操作之前執行。在一些實施例中，輔助特徵區塊322在由LPA模組340進行之布局調整操作之前執行。在一些實施例中，由輔助特徵區塊322添加之子解析度特徵不經受由LPA模組340進行之布局調整操作。在一些實施例中，由輔助特徵區塊322添加之子解析度特徵由LPA模組340調整。在一些實施例中，在由LPA模組340進行之布局調整之後執行由重定目標區塊324進行之重定目標操作。
在一些實施例中，LPA模組340連接至一薄膜控制資料(PCD)模組350，且根據PCD模組350之參數執行布局調整，其中PCD模組350之參數可包含薄膜總成236相對於所關注輻射束202B之反射率值或反射率分布。在其他實施例中，PCD模組350亦可收集受薄膜總成反射之輻射束影響之一曝光場中之區域之尺寸或比率之資料，例如圖2B中所示之曝光場F1中之周邊區域P1之面積。在一些實施例中，PCD模組350被併入遮罩資料準備區塊132中，或替代地，在遮罩廠130中之遮罩資料準備區塊132之外部執行。
在一些實施例中，LPA模組340基於可在PCD模組350處儲存及抽象化之所收集歷史製造資料執行預測布局調整。用於薄膜總成236之參數可從不同微影設備收集或在不同處理條件下收集。在一些實施例中，LPA模組340使用相同薄膜總成236或相同微影系統200基於來自製造資料之回饋來執行布局調整。在一些實施例中，LPA模組340連接至遮罩製造區塊144或IC製造商150且基於經製造遮罩之一顯影後檢測(ADI)輪廓影像中之製成圖案或基於經製造晶圓152之電路圖案執行布局調整。
圖4A係根據一些實施例之經歷一布局周邊調整(LPA)操作之設計布局122之一示意圖。LPA操作可由LPA模組340在圖3中所示之遮罩資料準備區塊132中執行。圖4A繪示包含設計布局122之一隅角之一部分A2之一放大，其中部分A2將被轉印至在圖2B中所繪示之曝光場F1之一對應部分A1。
參考圖2B及圖4A，設計布局122之部分A2具有彼此垂直之邊S1及S2，以及邊S1及S2相接之一頂點，諸如頂點V2。LPA操作亦在周邊區域P1中界定補償區。補償區基本上根據各自補償區中之過度曝光量來限定。補償區可在側區域M1與隅角區域N1之間具有不同之組態、形狀及面積。部分A1由邊S1及S2以及頂點V2定界，且可被分隔為隅角區域N1中之複數個補償區(例如，區z1及z2)，及側區域M1中之複數個補償區(例如，區z3、z4及z5)。
在一些實施例中，補償區z1至z5可包含不同形狀，諸如一多邊形形狀、一圓形形狀或任何其他合適形狀。在一些實施例中，補償區z1具有一四邊形形狀，諸如一矩形或正方形形狀。在一些實施例中，補償區z2具有一L形或一弧形形狀。在一些實施例中，補償區z1及z2可包含相同或不同面積。
在一些實施例中，補償區z3至z5具有一帶形狀，其具有相同或不同帶寬度。在一些實施例中，補償區z3至z5可包含相同或不同面積。補償區z1至z5之數目及形狀僅為闡釋目的而展示且其他數目之組態之補償區係在本揭露之預期範圍內。
執行LPA操作以補償對曝光場F1之周邊區域P1中之過度曝光效應。一特徵之一補償量係根據特徵所駐留之位置中之過度曝光量判定。在一些實施例中，過度曝光之分布跨隅角區域N1並非均勻。例如，在多邊形G1之位置處之曝光量由一第一距離T1與一第二距離T2之間之一最小值判定，其中從多邊形G1至邊S1量測第一距離T1且從多邊形G1至邊S2量測第二距離T2。在一些實施例中，多邊形G1之過度曝光量由多邊形G1與最接近多邊形G1之頂點V2之間之距離判定。在一些實施例中，多邊形G1之大小之補償量係第一距離T1及第二距離T2之一函數，諸如一最小值或一平均值。在一些實施例中，多邊形G1之大小之補償量係多邊形G1與頂點V2之間之距離之一函數。由於一圖案上之額外曝光量通常導致一製成裝置中之圖案之膨脹或放大，故LPA操作藉由減小特徵之大小(例如，將多邊形G1之一邊緣之一長度從一長度L1減小至小於L1之一長度L2)或將多邊形G1之邊緣移向多邊形G1之中心來調整特徵，諸如多邊形G1。在本揭露通篇，多邊形(例如，多邊形G1)之原始邊緣由實線表示，而藉由LDA操作調整之多邊形之邊緣由虛線表示。
圖4A亦繪示設計布局122中之三個特徵，即周邊區域P1中之多邊形G2、G3及G4，其中多邊形G2、G3及G4用線表示。多邊形G2在側區域M1中沿實質上平行於邊S2之一方向延伸且朝向中心區域C1伸展，多邊形G3在側區域M1及隅角區域N1中沿實質上平行於邊S1之一方向延伸，且多邊形G4在側區域M1及隅角區域N1中沿實質上平行於邊S2之一方向延伸。在一些實施例中，多邊形G2、G3及G4不經歷任何切段操作。
在一些實施例中，LDA操作藉由將各自多邊形之線寬減小達預定量或值來調整多邊形G2、G3及G4之形狀。在一些實施例中，LDA操作將多邊形G2、G3及G4之線長減小達預定量或值。在一些實施例中，LDA操作藉由將各自多邊形之邊緣朝向各自多邊形之中心移動達預定量或值來調整多邊形G2、G3及G4之形狀。在一些實施例中，線寬(或線長)之調整量(其亦被稱為補償量或減小量)被表示為線寬(或線長)之調整量與原始線寬(或原始線長)之比。換言之，補償量表示為原始線寬之比或原始線長之比。例如，在一些實施例中，線寬(或線長)之減小量在原始線寬(或原始線長)之約0.1%與約10%之間。在一些實施例中，線寬(或線長)之減小量在原始線寬(或原始線長)之約0.1%與約5%之間。在一些實施例中，線寬(或線長)之減小量在原始線寬(或原始線長)之約0.1%與約2.5%之間。在一些實施例中，線寬之減小量在約0.1 nm與約0.5 nm之間，或在約0.1 nm與約0.25 nm之間。
在一些實施例中，線寬或線長之調整(補償)量在不同補償區中不同。在一些實施例中，若一補償區更接近設計布局122之側或隅角，則此補償區被指派一較大補償量。例如，補償區z1被指派大於補償區z2至z5之補償量之一補償值。在一些實施例中，補償區z1至z5具有減小之補償值。在一些實施例中，與更遠離設計布局122之側或頂點之補償區(例如，區z4或z5)相比，更靠近設計布局122之側或頂點之補償區(例如，區z1或z3)被賦予更大補償值。應用至一多邊形之線寬或線長之補償(減小)量可跨設計布局122之不同區域沿多邊形G2，G3或G4之一相同邊緣相等或不同。例如，多邊形G2之線寬跨補償區z3、z4、z5及中心區域C1減小達一均勻量R1。類似地，多邊形G3之線寬跨補償區z3、z4、z5及中心區域C1減小達一均勻量R2。在一些實施例中，減小量R1或R2係根據相關聯於與各自多邊形G2或G3重疊之補償區之一者之補償值判定。在一些實施例中，減小量R1或R2被判定為候選補償區之補償值之一最大值，其中候選補償區與各自多邊形G2或G3重疊。例如，減小量R1被判定為補償區z3之補償值，而減小量R2被判定為補償區z1之補償值。在一些實施例中，減小量R1在多邊形G2之線寬及與線長之間不同。相同原理亦適用於多邊形G3。在一些實施例中，多邊形G2或G3之不同邊緣具有不同減小量。
在一些實施例中，多邊形G4之線寬在補償區z1、z2及z3中分別減小達不同量R3a、R3b及R3c。多邊形G4之部分之減小量R3a至R3c係根據與各自多邊形部分重疊之補償區z1、z2及z3中之補償值判定。經歷基於不同補償值之減小之多邊形G4之部分形成於各自補償區內。在一些實施例中，補償區z4內之部分之線寬之減小量被判定為與補償區z3之減小量R3a相同。在一些實施例中，減小量R3a、R3b或R3c在線寬與線長之間不同。
圖4B係根據一些實施例之經歷LPA操作之設計布局122之一示意圖。LPA操作可由LPA模組340在圖3中所示之遮罩資料準備區塊132中執行。圖4B類似於圖4A，且為簡潔起見，不重複圖4B中之布局設計之描述，惟在LPA操作之前切段圖4B所示之設計布局122中之多邊形G2、G3及G4之邊緣除外。切段線D1、D2及D3由重定目標區塊224在一切割操作中添加。多邊形G2、G3及G4之各邊緣被切段成邊緣段。切段線D1至D3可與補償區z1至z5之邊界對準或自補償區z1至z5之邊界偏移。例如，由兩個相鄰切段線D1界定之經調整多邊形G2之中間部分具有與補償區z2之邊界平行且自補償區z2之邊界偏移之一側。
在一些實施例中，多邊形G2之線寬基於與多邊形G2重疊之補償區減小達以邊緣段為單位之不同量。圖4B中之多邊形G2之調整程序相似於圖4A中之多邊形G4之調整程序，但差異在於在圖4A中線寬變化在補償區邊界處發生，而在圖4B中線寬變化在切段線處發生。在一些實施例中，多邊形G4之一些切段線D3與補償區之邊界平行且對準(例如，由兩個切段線D3界定之經調整多邊形G4之中間部分包含與補償區z2之邊界對準之側)，且在邊緣切段之後對多邊形G4執行之LPA操作可與在邊緣切段之前執行之LPA操作相同。
圖5係展示根據一些實施例之LPA操作之示意圖表500。圖表500展示考量其他效應(諸如由圖2A中所示之REMA 222產生之干擾效應)之LPA操作之一實施例。為了解決REMA 222之效應，LPA操作經組態以部分地補償周邊區域中之線寬之過度曝光效應。在圖表500中，LPA操作之前及之後之設計布局122中之一特徵之線寬之模擬結果分別被展示為正方形及圓形標記。水平軸表示特徵與設計布局122之一邊(例如，圖4A所示之邊S1)之間之距離X。X=0之距離表示設計布局122之一邊或頂點。垂直軸表示特徵之線寬有關相對於線寬之百分比(例如特徵之臨界尺寸(CD) )之偏差量DEV。偏移量為0%意指相對於設計布局122中闡述之線寬，製成線寬無任何線寬差異。如圖表500中所示，原始線寬之偏移自中心區域C1通過周邊區域P1直至邊S1而增大。LPA操作減小駐留於周邊區域P1中之特徵之線寬。正方形標記與對應圓形標記在中心區域C1中之重疊表明中心區域C1中之特徵之線寬未受到調整，但線寬仍歸因於過度曝光而具有小於線寬之P%之適度線寬偏差。在一些實施例中，值P%在1%與20%之間，例如10%。從正方形標記指向周邊區域P1中之對應圓形標記之箭頭表示周邊區域P1中之特徵之線寬減小之方向。
在一實施例中，LPA操作部分地調整線寬，且在周邊區域P1中留下線寬量(例如，線寬之Q%)而不調整。在一些實施例中，線寬之此未調整量由阻擋部分過度曝光之REMA單元222補償。在設計布局122中減小且導致製成圖案之線寬實質上等於正常曝光下之原始線寬之一線寬被稱為「經完全補償」。例如，若存在藉由圖5 (圖5未展示此一情況)中之一圓形標記表示之命中0%線之一經補償線寬，則此線寬被稱為經完全補償。相比之下，在布局設計122中減小但仍導致製成圖案之線寬大於(或以其他方式不等於)正常曝光下之原始線寬之一線寬被稱為「經部分補償」。例如，由圖5之周邊區域P1中之圓形標記表示之經補償線寬表示使Q%之線寬保持未補償之經部分補償線寬。「經完全補償」圖案與「經部分補償」圖案之線寬之差異(例如，線寬之Q%)被稱為「未補償量」。在一些實施例中，線寬之未補償量Q%跨不同補償區實質上相等。在一些實施例中，線寬之未補償量被表示為相對於原始線寬之一比率，且在原始線寬之約0.01%至約5%之間，或在原始線寬之約0.01%至約2.5%之間。在一些實施例中，線寬之未補償量在約0.01 nm與約0.3 nm之間，或在約0.01 nm與約0.2 nm之間。在一些實施例中，線寬之未補償量在完全補償量之約10%與約50%之間，或在完全補償量之約20%與約40%之間。透過部分LPA操作，增強OPC模組320及遮罩資料準備區塊132之效能。
圖6係根據一些實施例之製造一遮罩之一方法600之一流程圖。應理解，可在圖6中所示之步驟之前、期間及之後提供額外步驟，且在方法600之其他實施例中可替換或消除下文描述之一些步驟。步驟之順序可係可互換的。
在步驟602，接收一設計布局，包含該設計布局之一周邊區域中之一特徵。
在步驟604，藉由基於規則或基於模型之OPC操作來調整設計布局。基於規則之OPC操作可包含由LOP模組310進行之基於規則之調整操作、由OPC模組320之重定目標區塊324進行之基於規則之重定目標操作及由OPC模組320之MBA區塊326進行之基於模型之OPC操作。在一些實施例中，步驟604中之基於規則或基於模型之OPC操作可或可未以類似於OPC模組320之輔助特徵區塊322之方式一方式將輔助特徵併入至設計布局中。
在步驟606，根據一工件之一曝光場中之一曝光分布判定周邊區之一補償值。在一些實施例中，根據一薄膜總成之一反射率判定周邊區之補償值，該薄膜總成放置於根據設計布局製造之一遮罩上方。在一些實施例中，薄膜(例如，圖2A中所示之薄膜總成236)放置於一遮罩(例如，圖2A中所示之遮罩234)上方，在該遮罩上製造設計布局。在一些實施例中，根據薄膜相關資料判定用於周邊區之一補償值，其中薄膜相關資料包含薄膜總成236之一反射率位凖。在一些實施例中，薄膜相關資料包含受由薄膜總成236反射之輻射束影響之一曝光場中之區域之尺寸或比率之資訊。
在步驟608，藉由根據補償值修改特徵之形狀來調整設計布局。在一些實施例中，透過改變(例如，減小或增大)特徵之線寬來修改特徵之形狀。在一些實施例中，藉由例如朝向或遠離特徵之中心移動特徵之邊緣或邊緣段來修改特徵之形狀。在一些實施例中，可在步驟608之後執行步驟604。在一些實施例中，可重複執行步驟604，且在步驟606及608之前執行步驟604之一些反覆，同時在步驟608之後執行步驟604之一些反覆。在步驟610，根據經調整設計布局製造遮罩(例如，圖2A中所示之遮罩234)。在一些實施例中，執行將遮罩之特徵之形狀轉印至遮罩234之一微影操作。
圖7係根據一些實施例之製造一半導體裝置之一方法700之一流程圖。半導體裝置可使用一EUV遮罩(例如關於圖2A所描述之遮罩234)製造。方法700在步驟702開始，其中提供具有一材料層之一半導體基板。半導體基板包含諸如矽之一半導體材料。在一些實施例中，半導體基板可包含其他半導體材料，如矽鍺、碳化矽、砷化鎵或類似物。在一些實施例中，半導體基板係一p型半導體基板(受體類型)或一n型半導體基板(供體類型)。替代地，半導體基板包含另一元素半導體，諸如鍺；一化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；一合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其等之組合。在又另一替代例中，半導體基板係一絕緣體上半導體(SOI)基板。在其他替代例中，半導體基板可包含一經摻雜磊晶層、一梯度半導體層及/或覆疊一不同類型之另一半導體層之一半導體層(諸如，矽鍺層上之矽層)。
在一些實施例中，材料層可係一半導體層、一介電層或一導電層。在一些實施例中，材料層可嵌入半導體基板中或沈積在半導體基板上方。材料層可由一單層形成或可包含一多層結構。
在步驟704，在材料層上方形成一光阻劑層。可藉由CVD、PVD、ALD、旋塗或其他合適膜形成方法在材料層上方形成光阻劑層。接下來，方法700繼續步驟706，其中在一微影操作中，使用遮罩(諸如，如上所述之EUV遮罩234)圖案化光阻劑層。在一實施例中，遮罩234可放置於一微影系統之一遮罩載物台上，且半導體基板放置於一晶圓載物台上。微影操作可涉及透過遮罩234之透射或反射將一經圖案化曝光輻射投射至光阻劑層上。可在微影操作之後移除光阻劑層之部分。
方法700繼續步驟708以使用經圖案化光阻劑層作為一蝕刻遮罩來圖案化材料層。接下來，移除光阻劑層。移除操作可包含一蝕刻或灰化操作。因此，微影操作將遮罩之特徵之形狀轉印至材料層。
圖8係根據一些實施例之實施以上論述之微影方法之一系統800之一示意圖。
系統800包含一處理器801、一網路介面803、一輸入及輸出(I/O)裝置805、一儲存裝置807、一記憶體809及一匯流排808。匯流排808將網路介面803、I/O裝置805、儲存裝置807、記憶體809及處理器801彼此耦合。
處理器801經組態以執行程式指令，該等程式指令包含經組態以執行參考本揭露之圖描述且繪示之方法之一工具。因此，工具經組態以執行以下步驟，諸如提供設計規格、產生設計布局資料、執行LOP檢查、執行OPC操作、執行LPC操作及執行布局周邊調整。
網路介面803經組態以存取程式指令及透過一網路(未展示)遠端儲存之藉由程式指令存取之資料。
I/O裝置805包含經組態以實現與系統800之使用者互動之一輸入裝置及一輸出裝置。在一些實施例中，輸入裝置包括例如一鍵盤、一滑鼠及其他裝置。此外，輸出裝置包括例如一顯示器、一印表機及其他裝置。
儲存裝置807經組態用於儲存程式指令及由該等程式指令存取之資料。在一些實施例中，儲存裝置807包括一非暫時性電腦可讀儲存媒體，例如，一磁碟及一光碟。
記憶體809經組態以儲存待由處理器801執行之程式指令及由該等程式指令存取之資料。在一些實施例中，記憶體809包括一隨機存取記憶體(RAM)、某一其他揮發性儲存裝置、一唯讀記憶體(ROM)及某一其他非揮發性儲存裝置之任何組合。
根據一實施例，一種方法包含：接收一設計布局，包含該設計布局之一周邊區域中之一特徵；根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；及藉由根據該補償值修改該特徵之一形狀來調整該設計布局。
根據一實施例，揭示一種非暫時性電腦可讀儲存媒體，其中該非暫時性電腦可讀儲存媒體包含指令，該等指令在由一處理器執行時執行以下步驟：接收一設計布局，包含該設計布局之一周邊區域中之一特徵；根據一薄膜總成之一反射率判定與該周邊區域相關之一第一補償值，該薄膜總成放置於根據該設計布局製造之一遮罩上方；及藉由根據該第一補償值修改該特徵之一形狀來調整該設計布局。
根據一實施例，揭示一種系統，其中該系統包含一處理器及包含指令之一或多個程式，該等指令在由該處理器執行時導致該系統：接收一設計布局，包括該設計布局之一周邊區域中之一特徵；根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；藉由根據該補償值修改該特徵之一形狀來調整該設計布局；及執行將該特徵之該形狀轉印至該工件之一微影操作。
前文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應認知，此等等效構造不脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇的情況下在本文中進行各種改變、替換及更改。
100:IC(積體電路)製造系統 120:設計機構 122:設計布局 130:遮罩廠 132:遮罩資料準備區塊 134:所得設計布局 144:遮罩製造區塊 146:遮罩檢測區塊 150:IC製造商(晶圓廠或代工廠) 152:半導體晶圓 154:晶圓測試區塊 160:IC裝置 200:微影系統 202A:輻射束 202B:輻射束 202C:經圖案化輻射束 202R1:輻射束 202R2:輻射束 210:照明源 220:照明光學器件模組 222:倍縮光罩邊緣遮罩總成(REMA) 230:遮罩載物台 234:遮罩 234A:成像區域 234B:邊界區域 236:薄膜總成 240:投射光學器件模組 250:晶圓載物台 252:工件 254:刻劃線 310:邏輯運算(LOP)模組 320:光學近接校正(OPC)模組 322:輔助特徵區塊 324:重定目標區塊 326:基於模型之調整(MBA)區塊 330:微影程序檢查(LPC)模組 340:布局周邊調整(LPA)模組 350:薄膜控制資料(PCD)模組 500:示意圖表 600:方法 602:步驟 604:步驟 606:步驟 608:步驟 610:步驟 700:方法 702:步驟 704:步驟 706:步驟 708:步驟 800:系統 801:處理器 803:網路介面 805:輸入及輸出(I/O)裝置 807:儲存裝置 808:匯流排 809:記憶體 A1:部分 A2:部分 C1:中心區域 C2:中心區域 D1:切割線 D2:切割線 D3:切割線 F1:曝光場 F2:曝光場 G1:多邊形 G2:多邊形 G3:多邊形 G4:多邊形 L1:長度 L2:長度 M1:側區域 N1:隅角區域 P1:周邊區域 P2:周邊區域 R1:減小量 R2:減小量 R3a:減小量 R3b:減小量 R3c:減小量 S1:邊 S2:邊 T1:第一距離 T2:第二距離 V1:頂點 V2:頂點 X1:位置 Z1:補償區 Z2:補償區 Z3:補償區 Z4:補償區 Z5:補償區
當結合附圖閱讀時，從以下實施方式更好理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件不按比例繪製。事實上，為清晰論述，各種構件之尺寸可任意增大或減小。
圖1係展示根據一些實施例之一積體電路(IC)製造系統之一示意圖。
圖2A係根據一些實施例之一微影系統之一示意圖。
圖2B係根據一些實施例之一半導體晶圓之一示意性俯視圖。
圖3係展示根據一些實施例之圖1之積體電路(IC)製造系統中之一資料準備區塊之一示意圖。
圖4A及圖4B係根據一些實施例之經歷一布局周邊調整操作之一設計布局之示意圖。
圖5係繪示根據一些實施例之一布局周邊調整操作之一示意圖表。
圖6係根據一些實施例之製造一遮罩之一方法之一流程圖。
圖7係根據一些實施例之製造一半導體裝置之一方法之一流程圖。
圖8係根據一些實施例之實施一微影方法之一系統之一示意圖。
600:方法
602:步驟
604:步驟
606:步驟
608:步驟
610:步驟

Claims (1)

  1. 一種方法，其包括： 接收一設計布局，包括該設計布局之一周邊區域中之一特徵； 根據一工件之一曝光場中之一曝光分布判定與該周邊區域相關聯之一第一補償值；及 藉由根據該補償值修改該特徵之一形狀來調整該設計布局。
TW109128277A 2019-08-30 2020-08-19 用於減少因曝光不均勻所導致的布局失真的方法與系統 TW202109347A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894466P 2019-08-30 2019-08-30
US62/894,466 2019-08-30
US16/937,398 US11308254B2 (en) 2019-08-30 2020-07-23 Method and system for reducing layout distortion due to exposure non-uniformity
US16/937,398 2020-07-23

Publications (1)

Publication Number Publication Date
TW202109347A true TW202109347A (zh) 2021-03-01

Family

ID=74681610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128277A TW202109347A (zh) 2019-08-30 2020-08-19 用於減少因曝光不均勻所導致的布局失真的方法與系統

Country Status (3)

Country Link
US (3) US11308254B2 (zh)
CN (1) CN112445081A (zh)
TW (1) TW202109347A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113379651B (zh) * 2021-08-11 2021-11-19 深圳市先地图像科技有限公司 一种激光成像过程中的图像处理方法、系统及相关设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908151B2 (en) * 2008-02-14 2014-12-09 Nikon Corporation Illumination optical system, exposure apparatus, device manufacturing method, compensation filter, and exposure optical system
JP5530804B2 (ja) * 2010-05-17 2014-06-25 パナソニック株式会社 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8631360B2 (en) 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
JP5932498B2 (ja) * 2012-06-05 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびマスク
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8812999B2 (en) 2013-01-02 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system of mask data preparation for curvilinear mask patterns for a device
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
WO2017091339A1 (en) * 2015-11-25 2017-06-01 International Business Machines Corporation Tool to provide integrated circuit masks with accurate dimensional compensation of patterns
US11308524B2 (en) * 2017-01-17 2022-04-19 Criteo Sa Risk-adjusted predictive bidding for electronic advertisements
KR102535826B1 (ko) * 2017-11-28 2023-05-23 삼성전자주식회사 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법

Also Published As

Publication number Publication date
US20220237361A1 (en) 2022-07-28
US20210064808A1 (en) 2021-03-04
US20240143887A1 (en) 2024-05-02
CN112445081A (zh) 2021-03-05
US11308254B2 (en) 2022-04-19
US11900040B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
CN109582995B (zh) 集成电路制造方法及其制造系统
TWI475334B (zh) 微影裝置之整合及具多重圖案化製程之光罩最佳化製程
CN106019850B (zh) Euv焦点监控系统和方法
US7569310B2 (en) Sub-resolution assist features for photolithography with trim ends
JP5198588B2 (ja) モデルベースのサブ解像度補助パターン（ｍｂ−ｓｒａｆ）の改良された生成及び配置のために信号強度を高めるための方法及び装置
CN108205600B (zh) 掩模优化方法及集成电路系统
TWI742184B (zh) 目標最佳化方法
US10417376B2 (en) Source beam optimization method for improving lithography printability
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
KR101757743B1 (ko) 플레어 보정방법 및 ｅｕｖ 마스크 제조방법
KR102535826B1 (ko) 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법
TWI615684B (zh) 具剖面感知之源光罩最佳化
US20190094710A1 (en) Optical Proximity Correction Methodology Using Underlying Layer Information
TW201606465A (zh) 容忍蝕刻變化之最佳化
JP2009139632A (ja) マスクパターン補正方法及び露光用マスク
KR101437575B1 (ko) 기판-토포그래피-인식 리소그래피 모델링
JP2006114901A (ja) リソグラフィ装置およびデバイス製造方法
US20240143887A1 (en) Method and system for reducing layout distortion due to exposure non-uniformity
KR20200037055A (ko) 리소그래피 공정 모니터링 방법
TWI651760B (zh) 基於位移之疊對或對準
TW201702757A (zh) 使用源輻射之角分佈之多重取樣的微影模擬
KR20210094040A (ko) 패치 경계에서 패터닝 디바이스 패턴을 생성하는 방법
US20090276735A1 (en) System and Method of Correcting Errors in SEM-Measurements
TW201732420A (zh) 蝕刻輔助特徵
US10620547B2 (en) Method for correcting a mask layout and method of fabricating a semiconductor device using the same