KR101437575B1 - 기판-토포그래피-인식 리소그래피 모델링 - Google Patents

기판-토포그래피-인식 리소그래피 모델링 Download PDF

Info

Publication number
KR101437575B1
KR101437575B1 KR1020130013578A KR20130013578A KR101437575B1 KR 101437575 B1 KR101437575 B1 KR 101437575B1 KR 1020130013578 A KR1020130013578 A KR 1020130013578A KR 20130013578 A KR20130013578 A KR 20130013578A KR 101437575 B1 KR101437575 B1 KR 101437575B1
Authority
KR
South Korea
Prior art keywords
feature
partial image
substrate
incident radiation
features
Prior art date
Application number
KR1020130013578A
Other languages
English (en)
Other versions
KR20130091274A (ko
Inventor
송 란
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20130091274A publication Critical patent/KR20130091274A/ko
Application granted granted Critical
Publication of KR101437575B1 publication Critical patent/KR101437575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 명세서에는 입사 방사선으로부터 기인하는 기판 상의 레지스트 층 내에 형성되는 이미지를 시뮬레이트하는 방법이 개시되며, 상기 기판은 상기 레지스트 층 아래에 제 1 피처 및 제 2 피처를 가지며, 상기 방법은, 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하지 않고 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하여 제 1 부분 이미지를 시뮬레이트하는 단계, 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하지 않고 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하여 제 2 부분 이미지를 시뮬레이트하는 단계, 상기 제 1 부분 이미지, 및 상기 제 2 부분 이미지로부터 상기 레지스트 층 내에 형성된 이미지를 연산하는 단계를 포함하며, 상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 입사 방사선과 상기 제 2 피처의 상호작용과는 상이하다.

Description

기판-토포그래피-인식 리소그래피 모델링{SUBSTRATE-TOPOGRAPHY-AWARE LITHOGRAPHY MODELING}
본 발명은 입사 방사선으로부터 기인하는 기판 상의 레지스트 층 내에 형성되는 이미지를 시뮬레이트하는 방법에 관한 것이다.
예를 들어, 리소그래피 투영 장치는 집적회로(IC)의 제조에 사용될 수 있다. 이러한 경우, 마스크는 IC의 개별층에 해당하는 회로패턴을 포함할 수 있으며, 이 패턴은 한 층의 방사선 감응재(레지스트)로 코팅된 기판(실리콘 웨이퍼) 상의 타겟부(예를 들면, 1 이상의 다이를 포함함) 상으로 이미징(image)될 수 있다. 일반적으로, 단일 웨이퍼는 인접한 타겟부들로 이루어진 전체적인 네트워크를 포함하며, 이들 타겟부는 리소그래피 투영 장치의 투영시스템을 통하여 한번에 하나씩 연속적으로 조사된다. 한 가지 형태의 리소그래피 투영 장치에서는 타겟부 상에 전체 마스크 패턴을 한번에 노광함으로써 각 타겟부가 조사되는데, 이러한 장치를 통상 웨이퍼 스테퍼(wafer stepper)라고 한다. 통상, 스텝-앤드-스캔 장치(step-and-scan apparatus)라고 칭해지는 대안적인 장치에서는 투영빔 하에서 소정의 기준방향("스캐닝" 방향)으로 마스크 패턴을 점진적으로 스캐닝하는 한편, 이 방향과 평행한 방향 또는 반-평행한 방향으로 기판을 동기화시켜 스캐닝함으로써 각각의 타겟부가 조사된다. 일반적으로, 투영시스템은 배율인자 Ｍ(일반적으로＜1)을 가지므로 기판테이블이 스캐닝되는 속도 V는 마스크테이블이 스캐닝되는 속도의 인자 Ｍ배가 된다. 본 명세서에서 기술되는 리소그래피 디바이스에 관한 더 자세한 정보는, 예를 들어 본 명세서에서 인용 참조되는 US 6,046,792에서 찾아 볼 수 있다.
리소그래피 투영 장치를 사용하는 제조공정에서, 마스크 패턴은 적어도 부분적으로 방사선감응재(레지스트)의 층으로 덮인 기판 상에 이미징된다. 이 이미징 단계에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크와 같은 여러가지 과정을 거칠 수 있다. 노광 후에는, 노광후 베이크(PEB), 현상, 하드 베이크 및 이미징된 피쳐의 측정/검사와 같은 또 다른 과정을 거칠 수 있다. 이러한 일련의 과정은 디바이스, 예를 들어 IC 디바이스의 개별층을 패터닝하는 기초로서 사용된다. 그런 다음 이렇게 패터닝된 층은 에칭, 이온주입(도핑), 금속화, 산화, 화학-기계적 폴리싱 등과 같은, 모두가 개별 층을 마무리하도록 되어 있는 여러 공정들을 거친다. 수 개의 층이 요구된다면, 각각의 새로운 층마다 전 과정 또는 그것의 변형된 과정이 반복되어야만 할 것이다. 결과적으로, 기판(웨이퍼) 상에는 디바이스들의 어레이가 존재하게 될 것이다. 이들 디바이스들은 다이싱 또는 소잉 등의 기술에 의하여 서로 분리되며, 개별 디바이스들은 캐리어에 장착되고 핀 등에 연결될 수 있다.
설명을 간단히 하기 위하여, 투영 시스템은 이후에 "렌즈"라고 언급될 수도 있으나, 이 용어는 예를 들어, 굴절광학기, 반사광학기 및 카타디옵트릭 (catadioptric) 시스템을 포함하는 다양한 형태의 투영시스템을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, 상기 투영시스템은 방사선 투영빔을 지향, 성형 또는 제어하기 위하여 이들 설계 타입들 중 임의의 타입에 따라 작동하는 구성요소들을 포함할 수 있고, 이후의 설명에서는 이러한 구성요소들을 집합적으로 또는 개별적으로 "렌즈"라고 언급할 것이다. 나아가, 상기 리소그래피 투영 장치는 2 이상의 기판테이블(및/또는 2 이상의 마스크테이블)을 구비하는 타입이 될 수도 있다. 이러한 "다수 스테이지" 디바이스에서는 추가 테이블이 병용되거나, 1 이상의 테이블이 노광에서 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다.
상술된 포토리소그래피 마스크들은 실리콘 웨이퍼 상에 집적될 회로 구성요소들에 대응되는 기하학적 패턴들을 포함한다. 이러한 마스크들을 생성하는 데 이용되는 패턴들은 CAD(computer-aided design) 프로그램들을 활용하여 생성되며, 이 프로세스는 흔히 EDA(electronic design automation)라 언급된다. 대부분의 CAD 프로그램들은 기능성 마스크(functional mask)들을 생성하기 위하여 소정 세트의 사전결정된 설계 규칙들을 따른다. 이들 규칙들은 프로세스 및 설계 제한들에 의하여 설정된다. 예를 들어, 설계 규칙들은 회로 디바이스들(예컨대 게이트들, 커패시터들 등) 또는 상호연결선들(interconnect lines) 사이의 공간 공차(space tolerance)를 정의하여, 회로 디바이스들 또는 선들이 바람직하지 않은 방식으로 서로 상호작용하지 않도록 한다. 설계 규칙 제한들은 통상적으로 "임계 치수(CD)"라 칭한다. 회로의 임계 치수는 선 또는 홀의 최소 폭 또는 2 개의 선들 또는 2 개의 홀들 간의 최소 공간으로서 정의될 수 있다. 따라서, CD는 설계된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제조에 있어서의 목표들 중 하나는 (마스크를 통한) 웨이퍼 상에서의 원래의 회로 디자인을 충실하게 재현(reproduce)하는 것이다.
유의해야 할 것으로서, 리소그래피는 반도체 집적 회로의 제조에 있어 중심 단계이며, 여기서 기판들 상에 형성되는 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 반도체 디바이스들의 기능적 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이, MEMS(micro-electro mechanical system: 미세전자기계시스템) 및 다른 디바이스들의 형성에 이용된다.
반도체 제조 프로세스들은 계속해서 진보하기 때문에, 회로 요소들의 치수들은 계속해서 축소되는 한편, 기능적 요소들, 예컨대 트랜지스터의 양은 수십 년에 걸쳐 꾸준히 증가되어서 '무어의 법칙'이라고 통칭되는 경향을 따라왔다. 현재 기술 상태에서, 최첨단 디바이스들의 임계 층들은 100 nm보다 훨씬 작은 치수, 즉 투영 광 파장의 절반 보다 작은 치수를 갖는 개별 회로 피처들을 생성하는 심-자외선 레이저 광 소스로부터의 조명을 이용하여 기판 상으로 마스크 이미지를 투영하는 스캐너로 알려진 광학 리소그래피 투영 시스템을 이용하여 제조된다.
광학 투영 시스템의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 프로세스는 분해능 공식 CD = k 1 × λ/NA에 따라 통상적으로 저(low)-k 1 리소그래피로 알려져 있으며, 여기서, λ는 채용되는 방사선의 파장(현재 대부분의 경우에 248 nm 또는 193 nm)이고, NA는 투영 광학기의 개구수이고, CD는 "임계 치수" - 일반적으로 프린트되는 최소 피처 크기 - 이며, k 1은 실험적 분해능 인자이다. 일반적으로, k 1이 작아질수록, 특정 전기적 기능성 및 성능을 달성하기 위해 회로 설계자에 의해 계획된 형상 및 치수와 유사한 웨이퍼 상의 패턴을 재현하기가 어렵다. 이러한 어려움들을 극복하기 위하여, 투영 시스템에 대해서뿐만 아니라 마스크 설계에 대해서도 정교한 미세-조율 단계들이 적용된다. 이들은, 예를 들어 NA 및 광학 코히어런스 세팅들(optical coherence settings)의 최적화, 맞춤형 조명 체계들, 위상 시프팅 마스크들의 이용, 마스크 레이아웃에서의 광 근접 보정(optical proximity correction), 또는 일반적으로 "분해능 개선 기술'(RET)로서 알려진 다른 방법들을 포함한다(그러나 이들로만 제한되는 것은 아님).
RET의 한 가지 중요한 예로서, 광 근접 보정(OPC)은 웨이퍼 상에 프린트된 피처의 최종 크기 및 배치가 단순히 마스크 상의 대응되는 피처의 크기 및 배치의 함수가 아니라는 사실에 대처한다(address). "마스크" 및 "레티클"이라는 용어들은 본 명세서에서 상호대체가능하게 활용된다는 데 유의하여야 한다. 통상적인 회로 설계들에서 존재하는 작은 피처 크기들 및 높은 피처 밀도들에 대해서, 주어진 피처의 특정 에지의 위치는 다른 인접한 피처들의 존재 또는 부재에 의하여 특정 양만큼 영향을 받는다. 이들 근접 효과들은 하나의 피처로부터 다른 피처까지 커플링되는 극미량의 광으로부터 기인한다. 이와 유사하게, 근접 효과들은, 노광-후 베이크(PEB), 레지스트 현상(resist development) 및 에칭(일반적으로, 리소그래피 노광이 이어짐) 동안의 확산 및 다른 화학적 영향들로부터 기인할 수 있다.
주어진 타겟 회로 디자인의 요건들에 따라 반도체 기판 상에 피처들이 생성되도록 하기 위해, 정교한 수치 모델들을 활용하여 근접 효과들이 예측될 필요가 있으며, 하이-엔드 디바이스들의 성공적인 제조가 가능해지기 전에 마스크 디자인에 보정 또는 예비-왜곡들(pre-distortions)이 적용될 필요가 있다. 통상적인 하이-엔드 디자인에서는, 타겟 디자인에 충분히 가까워진 프린트된 패턴들을 얻기 위해 거의 모든 피처 에지가 약간 수정될 필요가 있다. 이들 수정들은 에지 위치들 또는 라인 폭들의 시프팅 또는 바이어싱뿐만 아니라 스스로 프린트하도록 구성되지는 않고 연관된 주 피처의 특성들에 영향을 주는 "어시스트" 피처들의 적용을 포함하여 이루어진다. 반도체 업계에서, 마이크로리소그래피(또는 간단히 리소그래피)는 반도체 웨이퍼(예를 들어, 실리콘 또는 GaAs 웨이퍼) 상에 회로 패턴들을 프린트하는 공정이다. 현재, 광학 리소그래피는 반도체 디바이스 또는 평판 디스플레이와 같은 여타 디바이스의 대량 생산에 이용되는 선도적 기술이다. 이러한 리소그래피는 기판 상의 광감응 레지스트를 노광하기 위한 심자외선 스펙트럼 범위에 대해 가시적인 광을 채용한다. 미래에는, 극 자외선(EUV) 및 연질 x-레이지가 채용될 수 있다. 노광에 이어, 레지스트가 현상되어 레지스트 이미지를 형성한다.
도 1은 예시적인 리소그래피 투영 장치(10)를 예시하고 있다. 주요 구성요소들에는, 광 소스(12)(예를 들어, 심-자외선 엑시머 레이저 소스 또는 EUV 파장을 포함하는 다른 파장들의 소스, 즉 부분적 간섭을 형성하며 특정 소스 성형 광학기(14, 16a 및 16b)를 포함할 수 있는 조명 광학기일 수 있음); 마스크 또는 레티클(18); 및 레티클 패턴의 이미지를 웨이퍼 평면(22) 상에 생성하는 투영 광학기(16c)가 있다. 퓨필 평면의 조정가능한 필터 또는 어퍼처(20)는 웨이퍼 평면(22) 상에 입사되는 빔의 각도 범위를 제한할 수 있으며, 여기서 최대로 가능한 각도가 투영 광학기의 개구수 NA=sin(θmax)를 정의한다.
리소그래피 투영 장치에서 리소그래피를 시뮬레이트하는 예시적 플로우 차트가 도 2에 예시되어 있다. 소스 모델(31)은 소스의 광학적 특성들(방사선 세기 분포 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)은 투영 광학기의 광학적 특성들(투영 광학기에 의해 유도되는 광 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 디자인 레이아웃 모델(35)은 디자인 레이아웃의 광학적 특성들[주어진 디자인 레이아웃(33)에 의하여 유도되는 광 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함]을 나타내며, 이는 마스크 상의 피처들의 배치의 표시이다. 에어리얼 이미지(aerial image; 36)는 소스 모델(31), 투영 광학기 모델(32), 및 디자인 레이아웃 모델(35)로부터 시뮬레이트될 수 있다. 레지스트 이미지(37)는 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 시뮬레이트될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지에서의 CD 및 윤곽들을 예측할 수 있다.
보다 구체적으로, 소스 모델(31)은 NA-시그마(σ) 세팅들 및 여하한의 특정 조명 소스 형상(예를 들어, 환형, 4중극, 및 2중극 등과 같은 오프-액시스 광 소스들)을 포함하지만 이것으로 제한되지 않는 소스의 광학적 특성들을 나타낼 수 있다는 데 유의하여야 한다. 투영 광학기 모델(32)은 수차, 왜곡, 굴절률, 물리적 크기, 물리적 치수 등을 포함하는 투영 광학기의 광학적 특성들을 나타낼 수 있다. 또한, 디자인 레이아웃 모델(35)은 본 발명에서 인용 참조되는 미국특허 7,587,704에 기술된 바와 같이 물리적 마스크의 물리적 특성들을 나타낼 수도 있다. 시뮬레이션의 목적은 의도된 디자인과 비교될 수 있는, 예를 들어 에지 배치 및 CD를 정확하게 예측하는 것이다. 의도된 디자인은 일반적으로 사전-OPC 디자인 레이아웃으로서 정의되며, GDSII나 OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.
레지스트가 투영된 이미지에 의해 노광된 후, 베이크되고 현상되는 경우, 레지스트는 복잡한 화학적, 물리적 변화들을 겪는 경향이 있다. 최종 레지스트 패턴들은 통상적으로 그들의 임계 치수들, 즉 통상적으로 레지스트-기판 경계에서의 레지스트 피처의 폭으로서 정의되는 CD에 의하여 특성화된다. CD는 통상적으로 주어진 디바이스에서 패터닝되는 최소 피처를 나타내도록 되어 있으나, 실제적으로 CD라는 용어는 모든 레지스트 피처의 라인폭을 설명하는 데 이용된다.
대부분의 노광 툴들에서, 광학 시스템은 마스크 레벨로부터 웨이퍼 레벨까지 통상 4 또는 5의 축소율로 패턴의 크기를 줄여준다. 이로 인해, 마스크 레벨에서의 패턴이 통상적으로 웨이퍼 레벨에서의 원하는 패턴보다 크며, 이는 마스크 레벨에서 필요한 치수 제어 공차들을 완화시켜주고 마스크-제조 공정의 수율 및 제조가능성을 향상시킨다. 노광 툴의 이 축소율은 노광 공정의 "치수"에 대한 언급에 있어 소정의 혼란을 유발한다. 본 명세서에서, 피처 크기 및 치수는 웨이퍼-레벨의 피처 크기 및 치수를 지칭하며, "최소 피처 크기"는 웨이퍼 레벨에서의 최소 피처를 지칭한다.
디바이스를 정확하게 패터닝하기 위한 노광 공정을 위해, 디바이스의 모든 주요 구조들의 CD는 디자인 타겟 치수들을 얻기 위해 패터닝되어야 한다. 모든 타겟 CD를 오차 없이 얻는 것은 실제적으로 불가능하기 때문에, 디바이스는 CD 오차에 대한 소정의 공차를 가지고 설계된다. 이 경우, 모든 주요 피처들의 CD가 이들의 사전정의된 공차 내에 있는 경우에는 패턴이 허용가능한 것으로 간주된다. 제조 환경에서 노광 공정이 실행될 수 있도록 하기 위해서는, 전체 CD 분포가 팹 내에서 발생될 것으로 예측되는 공정 변수들의 통상적인 범위를 나타내는 공정 조건들의 범위에 걸친 공정 한도 내에 속하여야만 한다. 예를 들어, 공칭적으로 동일한 공정 조건들의 실제 도즈들(doses)은 공칭 도즈로부터 최대 ±5%까지 변할 수 있으며, 공칭적으로 동일한 공정 조건들의 실제 초점 평면은 공칭 초점 평면으로부터 최대 ±100 nm까지 변할 수 있다.
패턴 전사 공정의 충실도(fidelity)를 제한하고 열화시키는 인자들에는, 마스크-제조 공정, 투영 광학기, 레지스트 공정, 및 투영된 광과 웨이퍼 상에 형성된 필름 스택들 간의 상호작용의 제어에서의 결함들이 포함된다. 하지만, 완벽한 마스크, 완벽한 광학기, 완벽한 레지스트 시스템, 및 완벽한 기판 반사율 제어를 이용함에도, 이미징되는 피처들의 치수가 노광 툴에서 이용되는 광의 파장보다 짧아짐에 따라 이미지의 충실도를 유지시키는 것이 어려워진다. 193 nm 조명 소스들을 이용하는 노광 공정들을 위해서는, 65 nm 정도로 작은 피처들이 바람직하다. 이 심 부-파장 체계(deep sub-wavelength regime)에서, 패턴 전사 공정은 고도로 비-선형화되고, 웨이퍼 레벨에서의 최종 패턴의 치수는 마스크 레벨에서의 패턴 크기뿐 아니라 피처의 국부적 환경의 매우 민감한 함수가 되며, 여기서 국부적 환경은 광의 파장의 대략 5 내지 10 배의 반경까지 연장된다. 파장과 비교하여 매우 작은 피처 크기가 주어지면, 마스크 상의 동일한 구조들도, 이웃하는 피처 및 바로 인접하지는 않지만 노광 툴의 광학기에 의해 정의되는 근접 영역 내에 있는 피처들의 근접도 및 크기에 따라 상이한 웨이퍼-레벨의 치수를 가질 수 있다.
이미징 품질을 개선하고 패턴 전사 공정에서의 고도의 비-선형을 최소화하기 위한 노력으로, 현재의 공정 기술은 다양한, 근접 효과들의 극복을 목표로 하는 여하한의 기술에 대해 일반적인 용어인 RET 및 OPC를 채용한다. OPC의 가장 단순한 형태들 중 하나는 선택적 바이어스이다. CD 대 피치 곡선이 주어지면, 상이한 피치들 모두는 마스크 레벨의 CD를 변경함으로써 적어도 최적의 초점 및 노광에서 같은 CD를 형성하도록 이루어질 수 있다. 따라서, 피처가 웨이퍼 레벨에서 너무 작게 프린트될 경우, 마스크 레벨의 피처는 공칭의 경우보다 더 약간 더 크게 이루어지도록 바이어싱될 수 있으며, 그 역의 경우도 가능하다. 마스크 레벨로부터 웨이퍼 레벨로의 패턴 전사 공정은 비-선형이기 때문에, 바이어스의 양은 단순히 최적의 초점 및 노광에서의 측정된 CD 오차 × 축소율이 아니며, 모델링 및 실험에 의해 적절한 바이어스가 결정될 수 있다. 선택적 바이어스는, 특히 공칭 공정 조건에서만 적용될 경우 근접 효과들의 문제에 대한 불완전한 해법이다. 이러한 바이어스가 원칙적으로는 최적의 초점 및 노광에서 균일한 CD 대 피치 곡선을 부여하도록 적용될 수 있다 하더라도, 노광 공정이 공칭 조건으로부터 변화되면 각각의 바이어싱된 피치 곡선이 상이하게 응답하여, 상이한 피처들에 대해 상이한 공정 윈도우들을 초래한다. 그러므로, 동일한 CD 대 피치를 부여하기 위한 "최적의" 바이어스는 심지어 전체 공정 윈도우에 악영향을 미칠 수 있으며, 이는 타겟 피처들 모두가 바람직한 공정 공차 내에 있는 초점 및 노광 범위를 확대하기 보다 오히려 축소시킬 수 있다.
상술된 1-차원 바이어스 예시를 넘는 적용을 위해 여타의 보다 복잡한 OPC 기술들이 개발되어 왔다. 2-차원 근접 효과는 라인 엔드 쇼트닝(line end shortening)이다. 라인 엔드는 노광 및 초점의 함수로서 그들의 바람직한 엔드 포인트 위치로부터 "풀 백되려는(pull back)" 경향을 갖는다. 많은 경우, 긴 라인 엔드의 엔드 쇼트닝의 정도는 대응되는 라인 내로잉(line narrowing)보다 수 배 더 클 수 있다. 이 타입의 라인 엔드 풀 백(line end pull back)은, 소스-드레인 영역 위의 폴리실리콘 게이트 층과 같이 그것이 덮도록 되어 있는 기반 층 위를 완전히 가로지르지 못할 경우, 제조되는 디바이스들의 치명적 오류(catastrophic failure)를 초래할 수 있다. 이 타입의 패턴은 초점 및 노광에 대해 크게 민감하기 때문에, 디자인 길이보다 길어지도록 라인 엔드를 단순히 바이어싱하는 것은 최적의 초점 및 노광에서 또는 노광부족 조건(underexposed condition)에서 라인이 과도하게 길어지게 하며, 이는 연장된 라인 엔드가 이웃하는 구조들과 접촉할 때 단락을 초래하거나, 또는 회로 내의 개별 피처들 사이에 보다 큰 공간이 부가될 경우 불필요하게 큰 회로 크기를 초래할 수 있다. 집적 회로 설계 및 제조의 핵심 목표들 중 하나는 기능 요소들의 수를 최대화하면서 칩 당 필요한 면적을 최소화시키는 것이기 때문에, 과도한 간격을 부과하는 것은 상당히 바람직하지 않은 해법이다.
라인 엔드 풀 백 문제의 해결을 돕기 위해 2-차원 OPC가 개발되어 왔다. "헤머해드(hammerheads)" 또는 "셰리프(serifs)"로 알려진 가외의 구조(또는 어시스트 피처)들이 라인 엔드들에 루틴하게 부가되어 그들을 제 위치에 효과적으로 앵커링하고 전체 공정 윈도우에 걸쳐 풀 백을 저감시킨다. 최적의 초첨 및 노광에서도 이들 가외의 구조들은 분해되지(resolved) 않으나, 그 자체가 완전히 분해되지 않은채 메인 피처의 외관을 변형시킨다. 본 명세서에서 사용되는 "메인 피처"라는 용어는 공정 윈도우에서의 몇몇 조건 또는 모든 조건 하에서 웨이퍼 상에 프린트되도록 되어 있는 피처를 의미한다. 어시스트 피처들은, 마스크 상의 패턴이 더 이상 상기 축소율로 증대된 단순하게 원하는 웨이퍼 패턴이 아닌 정도까지, 라인 엔드들에 부가되는 단순한 헤머헤드보다 훨씬 더 적극적인(aggressive) 형태들을 취할 수 있다. 셰리프와 같은 어시스트 피처들은 단순히 라인 엔드 풀 백을 줄이는 것보다 많은 경우들에 적용될 수 있다. 내측 또는 외측 셰리프는 여하한의 에지, 특히 2 차원 에지에 적용되어 코너 라운딩(corner rounding) 또는 에지 돌출(edge extrusions)을 줄일 수 있다. 모든 크기 및 극성들의 충분한 선택적 바이어싱 및 어시스트 피처들에 의해, 마스크 상의 피처들은 웨이퍼 레벨에서 바라는 최종 패턴과의 유사도(resemblance)가 점점 떨어진다. 일반적으로, 마스크 패턴은 웨이퍼-레벨 패턴의 예비-왜곡된 버전(pre-distorted version)이 되며, 여기서 상기 왜곡은 가능한 한 설계자가 의도한 것에 가까운 웨이퍼 상의 패턴을 형성하기 위해 리소그래피 공정 동안 발생될 수 있는 패턴 변형을 상쇄하거나 역성형(reverse)하도록 되어 있다.
이러한 OPC 기술들 중 많은 기술은, 또한 분해능 및 공정 윈도우 개선을 위해 부가되는 상이한 위상들의 위상-시프팅 구조들과 단일 마스크 상에서 함께 이용될 수 있다. 1-차원 라인을 바이어싱하는 단순한 과제는, 2-차원 구조들이 이동되고, 재크기설정되고, 어시스트 피처들로 보강되어야 하며, 아마도 연접한 피처들과의 어떠한 충돌도 야기하지 않고 위상-시프팅되어야 하기 때문에 점점더 복잡해졌다. 심 부-파장 리소그래피의 확장된 근접 범위로 인해, 피처에 적용되는 OPC 타입의 변화들은 1/2 미크론 내지 1 미크론 내에 위치되는 다른 피처들에 대해 의도되지 않은 결과들을 가질 수 있다. 이 근접 범위 내에 많은 피처들이 존재할 수 있기 때문에, OPC 데코레이션을 최적화하는 과제는 보다 적극적인 접근법들이 부가되어 점점 복잡해진다. 부가되는 각각의 새로운 피처는 다른 피처들에 영향을 미쳐 그들이 차례대로 재-보정되어야 할 수 있으며, 그 결과들은 각각의 피처가 원래 의도되었던 방식으로 프린트되는 동시에 이웃하는 피처들 또한 그들 각각의 공차 내에서 프린트되도록 상기 이웃하는 피처들의 에어리얼 이미지에 대해 적절한 방식으로 기여하는 마스크 레이아웃으로 수렴될 수 있도록 반복적으로 처리될 수 있다.
본 명세서에는 입사 방사선으로부터 기인하는 기판 상의 레지스트 층 내에 형성되는 이미지를 시뮬레이트하는 방법이 개시되며, 상기 기판은 레지스트 층 아래로 제 1 피처 및 제 2 피처를 가지며, 상기 방법은, 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하지 않고 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 1 부분 이미지를 시뮬레이트하는 단계; 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하지 않고 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 2 부분 이미지를 시뮬레이트하는 단계; 상기 제 1 부분 이미지 및 상기 제 2 부분 이미지로부터 상기 레지스트 층 내에 형성된 이미지를 연산하는 단계를 포함하며, 상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 입사 방사선과 상기 제 2 피처의 상호작용과는 상이하다.
도 1은 리소그래피 시스템의 다양한 하위시스템들의 블록도,
도 2는 도 1의 하위시스템들에 대응되는 시뮬레이션 모델들의 블록도,
도 3은 기판 상의 피처들의 예를 나타낸 도,
도 4는 일 실시예에 따른 방법의 플로우 차트,
도 5는 도 3의 예로부터 유도되는 예시적 기판들을 나타낸 도,
도 6은 2 개의 피처들의 경계 부근의 리플들(ripples)이 계산되는 예시를 나타낸 도,
도 7은 실시예들이 구현될 수 있는 예시적 컴퓨터 시스템의 블록도,
도 8은 실시예들이 적용될 수 있는 리소그래피 투영 장치의 개략도이다.
지금부터 예시로서 제공되는 도면들을 참조하여 실시예들이 상세히 설명될 것이다. 특히, 이후의 도면 및 예시들은 단일 실시예에 대한 범위로 제한되는 것이 아니라, 기술되거나 예시된 요소들 중 일부 또는 모두를 상호교환의 형태의 다른 실시예들도 가능하다. 또한, 본 명세서에서 기술되는 특정 요소들이 알려진 구성요소들을 이용하여 부분적으로 또는 전적으로 구현될 수 있는 경우, 이러한 알려진 구성요소들 중 본 발명의 이해를 돕는데 필요한 부분들만 설명될 것이며, 이러한 알려진 구성요소들 중 나머지 부분들의 상세한 설명은 모호함을 피하기 위해 생략될 것이다. 본 명세서에서 다른 언급이 없는 한, 소프트웨어에서 구현되는 것으로 설명되는 실시예들은 그에 대한 것으로만 제한되지 않고, 하드웨어에서 구현되는 실시예들이나 소프트웨어와 하드웨어의 조합을 포함하여 이루어질 수 있으며, 당업자라면 이해할 수 있듯이 그 역의 관계도 성립된다. 본 명세서에서는 다른 구체적인 언급이 없는 한, 단일 구성요소를 나타내는 실시예가 제한적인 것으로 고려되어서는 안되며, 오히려 그 범위가 복수의 동일한 구성요소들을 포함하는 다른 실시예들을 포괄하여 이루어지며, 그 역의 관계도 성립된다. 또한, 명세서 내의 어떠한 용어도 구체적으로 기술되지 않는 한 비통상적이거나 특수한 의미를 나타내도록 의도하지 않았다.
리소그래피 공정 동안 마스크로부터 기판으로의 패턴 전사 공정은 특히 피처들이 입사 방사선의 파장보다 작을 때나 기판에 반사 방지 코팅(BARC)가 없을 때, 레지스트 층 아래의 기판 상의 피처들에 의해 투영 광학기로부터의 입사 방사선의 산란에 의한 영향을 받는다.
본 명세서에서 사용되는 "입사 방사선"이라는 용어는 기판 상에 입사되는 방사선을 의미한다. 입사 방사선은, 어떠한 세기, 공간 및 위상 프로파일도 가질 수 있다. 예를 들어, 입사 방사선은 마스크, 투영 광학기, 및 소스 성형 광학기에 의하여 성형되는 광 소스로부터의 방사선일 수 있다. 입사 방사선은 리소그래피 투영 장치의 다양한 구성요소들의 특징들로부터 여하한의 적합한 모델링 방법들에 의해 실험적으로 측정되거나 시뮬레이트될 수 있다. 본 명세서에서 사용되는 "산란" 또는 "산란하는"이라는 용어는 반사, 회절, 및 굴절을 포함할 수 있는 입사 방사선에 대한 영향들의 조합을 의미한다. 산란된 방사선은 입사 방사선에 간섭하고 레지스트 층에서의 방사선의 공간 세기 분포를 변화시킬 수 있다(이는 순차적으로 내부에 형성된 레지스트 이미지를 변형시킨다). 이 산란은 최종적 레지스트 이미지에 대한 왜곡을 야기할 수 있으며, 따라서 OPC에서도 보상되어야 한다. 이러한 산란의 영향은 입사 방사선과 상이한 상호작용들을 갖는 다중 피처들이 기판 상에 존재할 경우에는 더 복잡해질 수 있다. 일 실시예에서는 입사 방사선과의 상이한 상호작용들이 피처들의 필름스택들에서의 차이로 인한 것일 수 있으며, 일 실시예에서는 상이한 작용들이 피처들의 높이 차로 인한 것일 수 있다. "피처"라는 용어는 기판 상의 개별적(discrete) 영역 또는 연속적 영역으로서 폭넓게 정의되어야 한다. 본 명세서에서 사용되는 "개별적"이라는 단어는 2 개 이상의 연결되지 않은 부분들을 갖는 피처[예를 들어, 도 3에서의 피처(301) 또는 피처(302)]를 의미한다. 예를 들어, 도 3에 예시된 바와 같이, 2 개의 상이한 재료들, 즉 재료 310 및 재료 320은 레지스트(340) 아래의 기판(350) 상에 있다. 재료 310과 재료 320은 부분적으로 오버랩된다. OPC의 관점으로부터, 이 예시에서는 3 개의 피처들(도 3에서 피처 301, 피처 302, 및 피처 303으로 표시됨)이 식별될 수 있다. 피처 301은 재료 310만 기판(350)을 덮는 곳의 개별적 영역들이고, 피처 302는 재료 310 및 재료 320가 오버랩되며 이 둘이 기판(350)을 덮는 곳의 개별적 영역들이며, 피처 303은 재료 320만 기판(350)을 덮는 곳의 연속적 영역이다. 상이한 재료 스택들로 인해, 피처 301, 피처 302 및 피처 303은 입사 방사선과 상이하게 상호작용한다. 퍼처들의 다른 예들에는 STI(shallow trench isolation), 소스/드레인[통상적으로, 고 농도 도핑 실리콘(heavily doped silicon)]이 포함된다. STI는 인접한 반도체 디바이스 구성요소들 간의 전류 누출을 방지하는 집적 회로 피처이다. STI는 일반적으로 250 나노미터 모다 적은 CMOS 공정 기술 노드들에서 이용된다. STI는 기판에서의 트랜치들(trenches)의 패턴을 에칭하고, 트랜치들을 채우기 위한 1 이상의 유전체 재료(예컨대 산화 실리콘)을 증착시키며, 화학적-기계적 평탄화와 같은 기술을 이용하여 과도한 유전체 재료를 제거함으로써 형성될 수 있다. 트랜지스터들의 드레인 및 소스는 이온 주입(ion implantation) 및 도펀트 확산(dopant diffusion)과 같은 기술들에 의해 만들어질 수 있다.
기판 상의 피처들에 의한 산란의 영향은 맥스웰 방정식을 풂으로써 정밀하게(rigorously) 예측될 수 있으나, 연산에 있어 비용이 많이 들고 전체 기판 또는 전체 마스크에 적용하기에는 실효성이 떨어진다. 통상적인 접근법들은 산란된 방사선과 입사 방사선 사이의 간섭을 무시함으로써 연산 비용을 줄여 산란의 영향을 정확하게 예측할 수 없다.
몇몇 실시형태에 따르면, 레지스트 층에서 시뮬레이트된 이미지가 연산되는 한편, 기판 상의 피처들로 인해 산란된 방사선을 계산한다. 몇몇 실시예에서는, 레지스트 층에서의 방사선 분포의 공간 세기가 도 4의 플로우 차트에 도시된 예시적 방법을 이용하여 유도될 수 있다.
단계 401에서, 기판 상의 레지스트 층이나 그 아래의 다양한 피처들이 식별될 수 있다. 피처들은, 예를 들어 마스크 패턴 또는 기판의 이미징으로부터 식별될 수 있다. 피처들을 식별하는 데 이용되는 마스크 패턴은 기판 상의 이들 피처들을 프린트하는 데 이용되었던 마스크에서의 패턴이다. 예를 들어, 피처 301, 302 및 303은 도 3의 기판으로부터 식별될 수 있다. 일 실시예에서, 기판 상의 재료들의 스택은 피처 전체에 걸쳐 같다. 다른 실시예에서, 피처는 피처의 경계부 내의 기판 상의 상이한 재료 스택들을 포함할 수 있다.
단계 402에서, 레지스트 내의 부분 이미지는 식별된 피처들 각각에 대해, 입사 방사선과 다른 식별된 피처들 간의 상호작용을 이용하지 않고 입사 방사선과 상기 피처의 상호작용을 이용하여 시뮬레이트된다. 일 식별된 피처에 대해 시뮬레이트된 부분 이미지는 공간적으로 상기 식별된 피처의 경계부 내에 한정되지 않고, 식별된 피처의 경계부를 넘어서 연장될 수 있다. 본 명세서에서 사용되는 "부분 이미지"라는 용어는 입사 방사선과 상기 피처의 상호작용을 이용하되, 입사 방사선과 다른 식별된 피처들의 상호작용을 이용하지 않는, 여하한의 적합한 방법을 이용하여 계산되는 레지스트 층에서의 방사선의 공간 세기 분포를 의미한다. 예를 들어, 부분 이미지는 식별된 피처들 중 하나만을 이용하고 다른 식별된 이미지들을 이용하지 않고 기판으로부터 계산될 수 있다. 도 3의 예를 이용하여, 도 5는 각각 피처 301, 피처 302, 및 피처 303만을 갖는 기판들을 예시하고 있다. 부분 이미지들은 여하한의 적합한 방법을 이용하여 계산될 수 있다. 일 실시예에서, 피처로부터의 산란이 존재하지 않는 경우처럼 레지스트 층의 노광된 표면에서의 방사선 프로파일은 당업자들에게 알려진 여하한의 적합한 방법을 이용하여 계산될 수 있다. 이 방사선 프로파일은 피처와는 독립적이며, 따라서 모든 부분 이미지의 계산시 재사용될 수 있다. 그 다음, 피처에 의한 방사선 프로파일의 산란이 계산되고 방사선 프로파일과 조합되어 부분 이미지를 얻을 수 있다.
일 실시예에서, 부분 이미지들은 투영 광학 모델(32)에 포함되는 피처와 입사 방사선 간의 상호작용으로 도 2에 도시된 시뮬레이션 체계를 이용하여 계산될 수 있다. 즉, 피처는 투영 광학기의 일부로서 생각될 수 있으며, 따라서 입사 방사선과 피처 간의 상호작용은 투영 광학 모델(32) 내에 포함될 수 있다. 예를 들어, 리소그래피 투영 장치의 투영 광학기와 소스의 조합된 광학적 거동들은 투과 교차 계수(transmission cross coefficient: TCC)로 표현될 수 있다. 에어리얼 이미지(AI)는 다음과 같이 표현될 수 있다.
Figure 112013011317720-pat00001
여기서,
Figure 112013011317720-pat00002
이다.
AI(x)는 공간 도메인에서의 에어리얼 이미지이다. A(k)는 소스의 공간 주파수 도메인에서의 진폭 함수(amplitude function)이며, 푸리에 변환에 의해 소스의 공간 도메인에서의 진폭으로부터 얻어질 수 있다. L(k)는 공간 주파수 도메인에서의 투영 광학 함수이며, 푸리에 변환에 의해 투영 광학기의 공간 도메인에서의 투영 광학 함수로부터 얻어질 수 있다. 공간 도메인에서의 투영 광학 함수는 위치의 함수로서 투영 광학기를 통과하는 광에 대해 투영 광학기에 의해 야기되는 왜곡들(예를 들어, 진폭이나 위상의 왜곡, 또는 이 둘 모두의 왜곡들)을 나타낸다. 여기서, 피처의 산란이 투영 광학 모델(32)에 내에 포함되는 경우, L(k) 또한 소스로부터의 광의 산란 및 왜곡들을 나타낼 수 있다. M(k)는 공간 주파수 도메인에서의 마스크 함수(즉, 디자인 레이아웃 함수)이며, 푸리에 변환에 의해 공간 도메인에서의 마스크 함수로부터 얻어질 수 있다. 공간 도메인에서의 마스크 함수는 위치의 함수로서 마스크를 통과하는 광에 대한 마스크에 의해 야기되는 왜곡들(예를 들어, 진폭이나 위상의 왜곡, 또는 이 둘 모두의 왜곡들)을 나타낸다. 보다 자세한 내용들은, 예를 들어 본 명세서에서 인용 참조되는 미국특허 7,587,704에서 찾아볼 수 있다. 공간 도메인의 함수는 푸리에 변환에 의해 공간 주파수 도메인의 대응되는 함수로 변환될 수 있으며, 그 역의 변환도 가능하다. 여기서, x 및 k 모두는 벡터이다. 수학식 2에서 정의된 바와 같이
Figure 112013011317720-pat00003
은 텐서(tensor), 이는 마스크를 제외한 리소그래피 투영 장치의 광학적 특성들만을 포함한다. 에어리얼 이미지(AI)는 기판 상에서의 광 세기 분포이다. 기판 상의 레지스트 층은 노광되며, 에어리얼 이미지는 내부의 잠재 "레지스트 이미지"(RI)로서 레지스트 층 상에 전사된다. 레지스트 이미지(RI)는 레지스트 층에서의 레지스트의 용해도(solubility)의 공간 분포로서 정의될 수 있다. 레지스트 모델은 에어리얼 이미지로부터의 레지스트 이미지를 계산하는 데 이용될 수 있으며, 그 예는 본 명세서에서 인용 참조되는, 본 출원인에게 양도된(commonly assigned) 미국특허출원 12/315,849에서 찾아볼 수 있다. 레지스트 모델은 레지스트 층의 특성들(예를 들어, PEB, 현상, 및 노광시 발생되는 화학적 프로세스들의 영향들)에만 관련되어 있다. TCC에 대한 보다 상세한 내용은 본 명세서에서 인용 참조되는, 본 출원인에게 양도된 미국특허출원 61/414787에서 찾아 볼 수 있다.
일 실시예에서, 피처 301의 부분 이미지(PI1) 및 피처 302의 부분 이미지(PI2)는 다음과 같이 계산될 수 있다.
Figure 112013011317720-pat00004
,
Figure 112013011317720-pat00005
,
여기서, M1은 다른 피처가 없는 피처 310만의 마스크 함수이고, M2는 다른 피처가 없는 피처 302만의 마스크 함수이고,
Figure 112013011317720-pat00006
은 피처 1의 필름스택이 전체 기판을 덮는 경우와 같은 TCC이며,
Figure 112013011317720-pat00007
은 피처 302의 필름스택이 전체 기판을 덮는 경우와 같은 TCC이다.
단계 403에서, 부분 이미지들 및 간섭들이 조합되어 레지스트 층 내에서의 이미지(PI)(즉, 방사선 분포의 공간 세기)가 얻어진다. 예를 들어, 피처 301의 부분 이미지(PI1) 및 피처 302의 부분 이미지(PI2)는 다음의 방정식으로 조합될 수 있다.
Figure 112013011317720-pat00008
여기서, 3항은 PI1 및 PI2의 간섭이고, θ는 PI1과 PI2 간의 위상차이다. θ는 위치의 함수이다. θ는 입사 방사선을 평면파로 가정하여 P1과 P2 간의 평균 위상차에 의해 근사화되거나 또는 주어진 위치에서의 PI1과 PI2 간의 위상차에 의해 근사화될 수 있다. θ는 피처 301 및 피처 302의 특징들, 예컨대 그들의 굴절률 및 그들의 두께로부터 유도될 수 있다. 물론, 이 방법은 2 개의 피처들로만 제한되지 않고 어떠한 수의 피처들에도 적용될 수 있다. 이 방법은 계산에 훨씬 더 적은 비용이 들며 전체 기판 또는 전체 마스크에 적용될 수 있다. 간섭은 정밀 모델(rigorous model)을 이용하여 측정된 CD 데이터를 분석함으로써 계산될 수 있다. 1 쌍의 피처들의 부분 이미지들 간의 간섭이 계산되고 라이브러리에서 체계화되어, 방사선 분포의 공간 세기가 간섭을 다시 계산하지 않고 라이브러리로부터 상기 간섭을 회수함으로써 수학식 3을 이용해 계산될 수 있다. 라이브러리는 인덱스들을 포함할 수 있다.
다른 실시예에서, 간섭은 피처들 간의 경계부 부근에 부분 이미지들의 간섭 리플들(interference ripples)을 더 포함할 수 있다. 예를 들어, 커널 함수(kernel function)는 피처들 간의 경계부 부근에 리플들을 가지며 그 밖의 곳에서는 0이 되도록 커널 함수가 정의될 수 있다. 다른 예에서, 커널 함수는 모든 곳에서 리플들을 가질 수도 있다. 도 6은 예시적 커널 함수 K(상부 패널)을 나타내고 있다. 커널 함수는 실험적으로(empirically) 정의되고, 정밀 시뮬레이션 결과들(rigorous simulation results)이나 또는 실험 데이터로부터 정의될 수 있다. 커널 함수는 피처들의 특징들, 예컨대 측벽 각도, 투과율, 굴절률 등에 따라 정해질 수 있다. 커널 함수의 세트가 사전정의되어 라이브러리 내에 저장될 수 있으며, 여기서 라이브러리 내의 커널 함수 각각은 특정 쌍의 재료 스택들의 2 개의 피처들 간의 경계부에 대한 것이다. 예시적 커널 함수는 가우스 함수에 의해 엔벨로프되는(enveloped) 코사인 함수,
Figure 112013011317720-pat00009
일 수 있으며, 여기서 x는 2 개의 피처들 간의 경계부에 대한 거리이고, 모든 다른 변수들은 피팅 파라미터들(fitting parameters)이다. 일 실시예에서, 이미지(PI)는 다음의 수학식,
Figure 112013011317720-pat00010
으로부터 유도될 수 있으며, 여기서 b(x, y)는 피처들의 경계부들의 부근에서만 0이 아닌 값의 함수이고(도면 6의 예에서 나타나는 바와 같음), K는 커널 함수이며,
Figure 112013011317720-pat00011
은 컨볼루션을 의미한다. θ는 상술된 방법, 예컨대 PI1과 PI2 간의 평균 위상차에 의하여 근사화될 수 있다. 간섭
Figure 112013011317720-pat00012
는 피처들의 경계부들 부근에서의 간섭 리플들 b(x, y)
Figure 112013011317720-pat00013
K를 포함한다.
도 4에 예시된 방법은 단 2 개의 피처들로만 제한되지 않는다. 예를 들어, 이미지 PI는 복수의 피처들의 복수의 부분 이미지들과 각 쌍의 부분이미지들 간의 간섭의 총합, 즉
Figure 112013011317720-pat00014
일 수 있다.
레지스트 이미지는 블러, 예컨대 가우스 블러(Gaussian blur)를 적용하고 임계치를 적용함으로써 공간 세기 분포로부터 추산될 수 있다. 물론, 레지스트 이미지는 여타 적합한 방법들을 이용하여 추산될 수 있다. 이 추산 프로세스(예를 들어, 가우스 블러에서의 파라미터들)은 레지스트 및 여하한의 노광-후 프로세싱, 예컨대 현상 및 베이킹의 특징들에 따라 정해진다.
도 7은 본 명세서에 개시된 패턴 선택 방법의 채용 및/또는 구현을 도울 수 있는 컴퓨터 시스템(100)을 나타낸 예시적 블록도이다. 컴퓨터 시스템(100)은 정보를 통신하기 위한 버스(102) 또는 다른 통신 기구와, 정보를 처리하기 위하여 버스(102)와 커플링되는 1 이상의 프로세서(들)[104(및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 정보 및 프로세서(104)에 의하여 실행될 명령들을 저장하기 위하여 버스(102)에 커플링되는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은 메인 메모리(106)를 포함한다. 또한, 메인 메모리(106)는 프로세서(104)에 의하여 실행될 명령들의 실행 동안 임시 변수들이나 다른 중간 정보를 저장하는 데 이용될 수 있다. 컴퓨터 시스템(100)은 정적 정보 및 프로세서(104)를 위한 명령들을 저장하기 위하여 버스(102)에 커플링되는 ROM(read only memory) 또는 다른 정적 저장 디바이스를 더 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 정보 및 명령들을 저장하기 위해 버스(102)에 제공되고 커플링된다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 표시하기 위한 CRT(cathode ray tube) 또는 플랫 패널 또는 터치 패널 디스플레이와 같은 디스플레이(112)에 커플링될 수 있다. 문자 숫자식(alphanumeric) 및 다른 키들을 포함하는 입력 디바이스(114)가 프로세서(104)에 정보 및 명령 선택들을 통신하기 위하여 버스(102)에 커플링된다. 다른 타입의 사용자 입력 디바이스로는 프로세서(104)에 방향 정보 및 명령 선택들을 통신하고 디스플레이(112) 상에서의 커서의 움직임을 제어하기 위한 마우스, 트랙볼, 또는 커서 방향 키들과 같은 커서 제어부(116)가 있다. 이 입력 디바이스는 통상적으로 2 개의 축, 즉 제 1 축(예를 들어, x 축) 및 제 2 축(예를 들어, y 축)으로 2 개의 자유도를 가지며, 이는 상기 디바이스가 평면 내의 위치들을 지정할 수 있게 한다. 터치 패널(스크린) 디스플레이 또한 입력 디바이스로서 이용될 수 있다.
본 발명의 일 실시예에 따르면, 시뮬레이션 프로세스의 부분들은 메인 메모리(106) 내에 포함되는 1 이상의 명령들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 반응하는 컴퓨터 시스템(100)에 의하여 수행될 수 있다. 이러한 명령들은 저장 디바이스(110)와 같은 다른 컴퓨터-판독가능 매체로부터 메인 메모리(106) 내로 판독될 수 있다. 메인 메모리(106) 내에 포함되는 명령들의 시퀀스들의 실행은 프로세서(104)로 하여금 본 명세서에 기술된 프로세스 단계들을 수행하게 한다. 메인 메모리(106) 내에 포함되는 명령어들의 시퀀스들을 실행하기 위해 멀티-프로세싱 배열체(multi-processing arrangement) 내의 1 이상의 프로세서들이 채용될 수도 있다. 대안적인 실시예에서는, 하드-와이어드 회로(hard-wired circuitry)가 소프트웨어 명령들과 조합되거나 그를 대신하여 이용될 수 있다. 따라서, 실시예들은 하드웨어 회로 및 소프트웨어의 어떤 특정 조합으로만 제한되지 않는다.
본 명세서에서 이용되는 "컴퓨터-판독가능 매체"는 실행을 위한 프로세서(104)로의 명령 제공에 관여하는 여하한의 매체를 지칭한다. 이러한 매체는, 비-휘발성 매체, 휘발성 매체, 및 전송 매체를 포함하나 이들로만 제한되지 않는 여러 형태를 취할 수 있다. 비-휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 디스크 또는 자기 디스크를 포함한다. 휘발성 매체는 동적 메모리, 예컨대 메인 메모리(106)를 포함한다. 전송 매체는, 버스(102)를 포함하는 와이어들을 포함하는, 광섬유, 동축 케이블 및 구리 와이어를 포함한다. 또한, 전송 매체는 무선주파수(RF) 및 적외선(IR) 데이터 통신 동안 발생되는 것들과 같은 음파 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 통상적인 형태에는, 예를 들어 플로피 디스크, 플렉서블 디스크, 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드, 페이퍼 테이프, 홀들의 패턴들을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩이나 카트리지, 후술되는 반송파(carrier wave), 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체가 포함된다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 프로세서(104)에 1 이상의 명령들의 1 이상의 시퀀스를 전달하는 데 관련되어 있다. 예를 들어, 명령들은 초기에는 원격 컴퓨터의 자기 디스크 상에 생성될 수 있다. 원격 컴퓨터는 그것의 동적 메모리 내로 명령들을 로딩하고 모뎀을 이용하여 전화선에 걸쳐 상기 명령들을 전송할 수 있다. 컴퓨터 시스템(100)에 있는(local to computer system) 모뎀은 전화선 상의 데이터를 수신하고 적외선 송신기를 이용하여 데이터를 적외선 신호로 전환시킬 수 있다. 버스(102)에 커플링되는 적외선 검출기는 적외선 신호 내에 실린 데이터를 수신하고 상기 데이터를 버스(102)에 실을 수 있다(place the data on the bus). 버스(102)는 데이터를 메인 메모리(106)에 전달하고, 상기 메인 메모리로부터 프로세서가(104)가 명령들을 회수하여 실행한다. 메인 메모리(106)에 의하여 수신된 명령들은 프로세서(104)에 의한 실행 전 또는 후에 저장 디바이스(110)에 선택적으로 저장될 수도 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링되는 통신 인터페이스(118)를 포함하는 것이 바람직하다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 양방향 데이터 통신 커플링을 제공한다. 예를 들어, 통신 인터페이스(118)는 대응되는 형태의 전화선에 데이터 통신 연결을 제공하기 위한 모뎀 또는 ISDN(integrated services digital network) 카드일 수 있다. 다른 예시로서, 통신 인터페이스(118)는 호환(compatible) LAN에 데이터 통신 연결을 제공하기 위한 LAN(local area network) 카드일 수 있다. 무선 링크들이 구현될 수도 있다. 이러한 구현예에 있어, 통신 인터페이스(118)는 다양한 타입의 정보들을 나타내는 디지털 데이터 스트림들(digital data streams)을 나르는 전기적, 전자기적 또는 광학적 신호들을 전송하고 수신한다.
네트워크 링크(120)는 통상적으로 1 이상의 네트워크를 통해 다른 데이터 디바이스들로 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 ISP(Internet Service Provider; 126)에 의하여 작동되는 호스트 컴퓨터(124) 또는 데이터 기구에 로컬 네트워크(122)를 통한 연결을 제공할 수 있다. 나아가, ISP(126)는 이후 "인터넷"(128)이라고 통상적으로 지칭되는 월드와이드 패킷 데이터 통신 네트워크를 통한 데이터 통신 서비스들을 제공한다. 로컬 네트워크(122) 및 인터넷(128) 둘 모두는 디지털 데이터 스트림들을 나르는 전기적, 전자기적 또는 광학적 신호들을 이용한다. 컴퓨터 시스템(100)과 디지털 데이터를 주고 받는 다양한 네트워크들을 통한 신호들 및 네트워크 링크(120) 상의 신호들과 통신 인터페이스(118)를 통한 신호들은 정보를 전달하는 반송파들의 예시적 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120), 및 통신 인터페이스(118)를 통해 프로그램 코드를 포함하는 메시지들을 전송하고 데이터를 수신한다. 인터넷 예에서, 서버(130)는 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통하여 응용 프로그램을 위해 요청된 코드를 전송할 수 있다. 본 발명에 따르면, 히나의 이러한 다운로드된 어플리케이션은, 예를 들어 실시예의 테스트 패턴 선택을 제공한다. 수신된 코드는 수신된 대로 프로세서(104)에 의하여 실행되고 및/또는 후속 실행을 위해 저장 디바이스(110)나 다른 비-휘발성 저장부 내에 저장될 수 있다. 이러한 방식으로, 컴퓨터 시스템(100)은 반송파 형태의 어플리케이션 코드를 얻을 수 있다.
도 8은 예시적 리소그래피 투영 장치를 개략적으로 도시하고 있으며, 그 성능은 본 명세서에 기술된 방법을 활용하여 시뮬레이트되고 및/또는 최적화될 수 있다. 상기 장치는,
- 방사선의 투영빔(B)을 공급하는 방사선 시스템(Ex, IL) - 이 특정 경우에, 상기 방사선 시스템은 방사선 소스(LA)도 포함함 - ;
- 마스크(MA)(예를 들어, 레티클)를 유지시키는 마스크 홀더가 제공되며, 투영 시스템(PS)에 대하여 마스크를 정확히 위치시키는 제 1 위치설정수단(PM)에 연결되는 제 1 대물 테이블(마스크 테이블)(MT);
- 기판(W)(예를 들어, 레지스트가 코팅된 실리콘 웨이퍼)을 유지시키는 기판 홀더가 제공되며, 투영 시스템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정수단(PW)에 연결되는 제 2 대물 테이블(기판 테이블)(WT); 및
- 기판(W)의 타겟부(C)(예를 들어, 1 이상의 다이를 포함함) 상으로 마스크(MA)의 조사된 부분을 이미징시키는 투영 시스템("렌즈")(PS)(예를 들어, 굴절형, 카톱트릭 또는 카타디옵트릭 광학 시스템)을 포함하여 이루어진다.
도시된 바와 같이, 상기 장치는 (즉, 투과형마스크를 구비한) 투과형이다. 하지만, 일반적으로는, 예를 들어 (반사형 마스크를 구비한) 반사형일 수도 있다. 대안적으로, 상기 장치는 마스크의 이용에 대한 대안으로서 다른 종류의 패터닝 수단을 채용할 수도 있다; 그 예로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스가 포함된다.
상기 소스(SO)(예를 들어, 수은 램프, 엑시머 레이저)는 방사빔을 생성한다. 이 빔은 직접적으로 조명시스템(일루미네이터)(IL)으로 들어가거나 또는 예를 들어 빔 전달 시스템(BD) 또는 빔 익스펜더와 같은 컨디셔닝 수단을 거친 후에(after having traversed conditioning means) 조명시스템으로 공급된다. 상기 일루미네이터(IL)는 빔 세기 분포의 외측 및/또는 내측 반경 크기(통상 각각 외측-σ 및 내측-σ라고 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 여타 구성요소를 포함한다. 이러한 방식으로, 마스크 (MA) 상에 입사되는 빔(PB)은 그 단면이 원하는 균일성과 세기 분포를 갖게 된다.
도 8과 관련하여, [예를 들어, 흔히 소스(LA)가 수은램프인 경우에서와 같이] 상기 소스(SO)는 리소그래피 투영 장치의 하우징(housing) 내에 놓이지만, 상기 소스가 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있고, 소스가 생성한 방사선 빔이 (예를 들어, 적합한 지향거울에 의해) 장치 내부로 유도되게 할 수 있다; 후자의 시나리오는, 소스(SO)가 (예를 들어, KrF, AeF 또는 F2 레이징을 기반으로 하는) 엑시머 레이저인 경우가 흔히 있다. 본 발명은 적어도 이들 시나리오를 모두 포함하고 있다.
계속하여, 상기 빔(PB)은 마스크테이블(MT) 상에서 유지되는 마스크(MA)를 통과한다. 마스크(MA)를 거친 빔(B)은 렌즈(PS)를 통과하며, 상기 렌즈는 기판(W)의 타겟부 (C) 상에 상기 빔(PS)을 포커스한다. 제 2 위치설정수단[및 간섭계 측정수단(IF)]의 도움으로, 기판 테이블(WT)은, 예를 들어 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정수단은 예를 들어, 마스크 라이브러리로부터 마스크(MA)를 기계적으로 회수한 후에, 또는 스캐닝하는 동안에 빔(B)의 경로에 대하여 마스크(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로 대물 테이블(MT, WT)의 이동은, 도 8에 명확히 도시되지는 않았지만, 장-행정 모듈(long stroke module)(개략 위치설정) 및 단-행정 모듈(미세 위치설정)에 의하여 실현된다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 웨이퍼 스테퍼의 경우에는, 마스크 테이블(MT)이 단-행정 액추에이터에만 연결되거나 고정될 수도 있다.
패터닝 디바이스(MA) 및 기판(W)은 필요에 따라 패터닝 디바이스의 정렬 마크들(M1, M2), 및 웨이퍼 상의 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
상술된 툴은 다음의 두 가지 상이한 모드로 사용될 수 있다.
- 스텝 모드에서, 마스크 테이블(MT)은 기본적으로 정지상태로 유지되며, 전체 마스크 이미지는 한번에(즉, 단일 "섬광"으로) 타겟부(C) 상에 투영된다. 이후 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트되어 상이한 타겟부(C)가 빔(B)에 의하여 조사될 수 있다.
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "섬광"으로 노광되지 않는 것을 제외하고는, 본질적으로 동일한 시나리오가 적용된다. 그 대신에, 마스크 테이블(MT)이 ν의 속도로 주어진 방향(소위 "스캐닝 방향", 예를 들어 y 방향)으로 이동할 수 있어, 투영빔(PB)이 마스크 이미지에 걸쳐 스캐닝을 이행하는 동시에, 기판 테이블(WT)은 속도 V=Mν로 동일한 방향 또는 그 반대방향으로 동시에 이동하며, 이때 M은 렌즈(PL)의 배율(통상 M = 1/4 또는 1/5)이다. 이러한 방식으로, 분해능을 희생시키지 않고 상대적으로 넓은 타겟부(C)가 노광될 수 있다.
본 명세서에 개시된 개념들은 부 파장 피처들을 이미징하기 위한 일반적인 이미징 시스템을 시뮬레이트하거나 수학적으로 모델링할 수 있으며, 점진적으로 작아지는 크기의 파장들을 생성할 수 있는 최신 이미징 기술들과 병용하기에 특히 유용할 수 있다. 이미 사용되고 있는 최신 기술들에는, ArF 레이저를 이용하여 193 nm의 파장을 생성하며, 심지어는 불소 레이저를 이용하여 157 nm의 파장을 생성할 수 있는 DUV(심 자외선) 리소그래피가 포함된다. 또한, EUV 리소그래피는 싱크로트론을 이용하거나 고 에너지 전자들로 재료(솔리드 또는 플라즈마)를 가격함으로써 20 내지 5 nm의 범위 내의 파장을 발생시켜 이 범위 내의 광자를 생성할 수 있다. 대부분의 재료들은 이 범위 내에서 흡수성을 띠기 때문에, 조명은 몰리브덴 및 실리콘의 다중-스택을 갖는 반사 거울들에 의하여 생성될 수도 있다. 다중-스택 거울은 각 층의 두께가 1/4 파장인 몰리브뎀 및 실리콘의 40 개 층의 쌍들을 갖는다. X-레이 리소그래피를 이용하여 훨씬 더 작은 파장들이 생성될 수도 있다. 통상적으로, X-레이 파장을 생성하기 위해 싱크로트론이 이용된다. 대부분의 재료는 x-레이 파장에서 흡수성이기 때문에, 피처들이 프린트되거나(포지티브 레지스트) 또는 프린트되지 않는(네거티브 레지스트) 곳에 흡수 재료의 얇은 피스가 정의된다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상의 이미징을 위해 이용될 수 있으나, 개시된 개념들은 여하한의 타입의 리소그래피 이미징 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상의 이미징을 위해 이용되는 시스템들과 함께 이용될 수도 있다는 것을 이해하여야 한다.
당업자라면 기술적 사상 및 범위를 벗어나지 않는 형태 및 세부구성에 있어서의 변경 및 수정들이 가해질 수도 있다는 것을 분명히 이해하여야 한다. 후속 청구범위는 이러한 변경 및 수정들을 포괄하도록 되어 있다. 본 명세서에 개시된 개념들은 부 파장 피처들을 이미징하기 위한 일반적인 이미징 시스템을 시뮬레이트하거나 수학적으로 모델링할 수 있으며, 점진적으로 작아지는 크기의 파장들을 생성할 수 있는 최신 이미징 기술들과 병용하기에 특히 유용할 수 있다. 이미 사용되고 있는 최신 기술들에는, ArF 레이저를 이용하여 193 nm의 파장을 생성하며, 심지어는 불소 레이저를 이용하여 157 nm의 파장을 생성할 수 있는 EUV(극 자외선) 리소그래피가 포함된다. 또한, EUV 리소그래피는 싱크로트론을 이용하거나 고 에너지 전자들로 재료(솔리드 또는 플라즈마)를 가격함으로써 20 내지 5 nm의 범위 내의 파장을 발생시켜 이 범위 내의 광자를 생성할 수 있다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상의 이미징을 위해 사용될 수 있으나, 개시된 개념들이 여하한의 타입의 리소그래피 이미징 시스템, 예를 들어 실리콘 웨이퍼 이외의 기판 상에서의 이미징을 위해 사용되는 시스템들과 병용될 수도 있음을 이해하여야 한다.
본 발명은 다음의 항들을 이용하여 추가 설명될 수 있다.
1. 입사 방사선으로부터 기인하여 기판 상의 레지스트 내에 형성되는 이미지를 시뮬레이트하는 방법에 있어서,
상기 기판은 상기 레지스트 층 아래에 제 1 피처 및 제 2 피처를 가지며, 상기 방법은,
상기 입사 방사선과 상기 제 2 피처의 상호작용은 이용하지 않고 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 1 부분 이미지를 시뮬레이트하는 단계,
상기 입사 방사선과 상기 제 1 피처의 상호작용은 이용하지 않고 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 2 부분 이미지를 시뮬레이트하는 단계, 및
상기 제 1 부분 이미지 및 상기 제 2 부분 이미지로부터 상기 레지스트 층 내에 형성되는 이미지를 연산하는 단계를 포함하며,
상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 입사 방사선과 상기 제 2 피처의 상호작용과 상이한 방법.
2. 상기 1에 있어서,
상기 이미지를 연산하는 단계는 상기 제 1 부분 이미지, 상기 제 2 부분 이미지, 및 간섭으로부터 상기 이미지를 연산하는 단계를 더 포함하는 방법.
3. 상기 2에 있어서,
상기 간섭은 상기 제 1 부분 이미지와 상기 제 2 부분 이미지의 간섭을 포함하는 방법.
4. 상기 2에 있어서,
상기 간섭은 상기 제 1 피처 및 상기 제 2 피처의 경계부들 부근의 상기 제 1 부분 이미지 및 상기 제 2 부분 이미지의 간섭 리플들(interference ripples)을 포함하는 방법.
5. 상기 1 내지 상기 4 중 어느 하나에 있어서,
상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 제 1 피처에 의한 상기 입사 방사선의 산란이거나, 또는
상기 입사 방사선과 상기 제 2 피처의 상호작용은 상기 제 2 피처에 의한 상기 입사 방사선의 산란인 방법.
6. 상기 1 내지 상기 4 중 어느 하나에 있어서,
상기 제 1 피처는 개별적(discrete)이거나,
상기 제 2 피처는 개별적인 방법.
7. 상기 2 내지 상기 4 중 어느 하나에 있어서,
상기 간섭은 정밀 모델(rigorous model)을 이용하거나 또는 측정된 CD 데이터를 분석하므로써 계산되는 방법.
8. 상기 1 내지 상기 4 중 어느 하나에 있어서,
상기 기판 상의 재료 스택은 상기 제 1 피처 전체에 걸쳐 동일하거나, 또는 상기 기판 상의 재료 스택은 상기 제 2 피처 전체에 걸쳐 동일한 방법.
9. 상기 1 내지 상기 4 중 어느 하나에 있어서,
상기 제 1 부분 이미지는 상기 제 2 피처 없이 상기 제 1 피처만을 갖는 기판으로부터 시뮬레이트되며, 상기 제 2 부분 이미지는 상기 제 1 피처 없이 상기 제 2 피처만을 갖는 기판으로부터 시뮬레이트되는 방법.
10. 상기 2 또는 상기 3에 있어서,
상기 제 1 부분 이미지와 상기 제 2 부분 이미지의 간섭은 상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 위상차를 이용하여 계산되는 방법.
11. 상기 10에 있어서,
상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 위상차는 상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 평균 위상차인 방법.
12. 상기 4에 있어서,
상기 간섭 리플들은 커널 함수(kernel function)로부터 계산되는 방법.
13. 상기 12에 있어서,
상기 커널 함수는 실험적으로 정의되거나, 정밀 시뮬레이션(rigorous simulation)으로부터 정의되거나, 또는 실험 데이터로부터 정의되는 방법.
14. 상기 12에 있어서,
상기 커널 함수는 상기 제 1 피처 및 상기 제 2 피처의 특징들에 따라 정해지는 방법.
15. 상기 14에 있어서,
상기 특징들은 측벽 각도, 투과율, 굴절률, 또는 그들의 조합을 포함하는 방법.
16. 상기 12에 있어서,
상기 커널 함수는 커널 함수들의 세트로부터 선택되며, 상기 커널 함수들의 세트 각각은 특정 쌍의 재료 스택들의 2 개의 피처들 간의 경계부에 대한 것인 방법.
17. 상기 1 내지 상기 16 중 어느 하나에 있어서,
상기 입사 방사선은 극자외선 대역 내의 파장을 갖는 방법.
18. 상기 1 내지 상기 17 중 어느 하나에 있어서,
상기 기판에는 반사-방지 코팅이 없는 방법.
19. 상기 1 내지 상기 18 중 어느 하나에 있어서,
상기 제 1 피처 및 상기 제 2 피처 중 적어도 하나는 상기 입사 방사선의 파장보다 작은 치수를 갖는 방법.
20. 상기 1 내지 상기 19 중 어느 하나에 있어서,
상기 제 1 피처 및 상기 제 2 피처는 상이한 높이를 갖는 방법.
21. 상기 12에 있어서,
상기 커널 함수는 사전정의되어 라이브러리 내에 저장되며,
상기 라이브러리 내의 커널 함수들 각각은 특정 쌍의 재료 스택들의 2 개의 피처들 간의 경계부에 대한 것인 방법.
22. 상기 1 내지 상기 4 중 어느 하나에 있어서,
상기 제 1 부분 이미지는 다른 피처가 아닌 상기 제 1 피처만의 제 1 마스크 함수, 및 상기 제 1 피처의 필름스택이 전체 기판을 덮는 경우와 같은 투과 교차 계수(transmission cross coefficient)로부터 시뮬레이트되고, 상기 제 2 부분 이미지는 다른 피처가 아닌 상기 제 2 피처만의 제 2 마스크 함수, 및 상기 제 2 피처의 필름스택이 전체 기판을 덮는 경우와 같은 투과 교차 계수로부터 시뮬레이트되는 방법.
23. 명령들이 기록된 컴퓨터 판독가능한 매체를 포함하는 컴퓨터 프로그램물에 있어서,
상기 명령들은 컴퓨터에 의해 실행될 경우 상기 1 내지 상기 22 중 어느 하나의 방법을 구현하는 컴퓨터 프로그램물.
상술된 설명은 예시에 지나지 않으며 제한하려는 것이 아니다. 따라서, 당업자라면 후술되는 청구범위를 벗어나지 않고 설명되는 실시예들에 대한 수정들이 가해질 수도 있음을 이해할 것이다.

Claims (15)

  1. 입사 방사선으로부터 기인하여 기판 상의 레지스트 내에 형성되는 이미지를 시뮬레이트하는 방법에 있어서,
    상기 기판은 상기 레지스트 층 아래에 제 1 피처 및 제 2 피처를 가지며, 상기 방법은,
    상기 입사 방사선과 상기 제 2 피처의 상호작용은 이용하지 않고 상기 입사 방사선과 상기 제 1 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 1 부분 이미지를 시뮬레이트하는 단계,
    상기 입사 방사선과 상기 제 1 피처의 상호작용은 이용하지 않고 상기 입사 방사선과 상기 제 2 피처의 상호작용을 이용하여 상기 레지스트 층 내의 제 2 부분 이미지를 시뮬레이트하는 단계, 및
    상기 제 1 부분 이미지 및 상기 제 2 부분 이미지로부터 상기 레지스트 층 내에 형성되는 이미지를 연산하는 단계를 포함하며,
    상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 입사 방사선과 상기 제 2 피처의 상호작용과 상이한 방법.
  2. 제 1 항에 있어서,
    상기 이미지를 연산하는 단계는 상기 제 1 부분 이미지, 상기 제 2 부분 이미지, 및 간섭으로부터 상기 이미지를 연산하는 단계를 더 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 간섭은 상기 제 1 부분 이미지와 상기 제 2 부분 이미지의 간섭을 포함하는 방법.
  4. 제 2 항에 있어서,
    상기 간섭은 상기 제 1 피처 및 상기 제 2 피처의 경계부들 부근의 상기 제 1 부분 이미지 및 상기 제 2 부분 이미지의 간섭 리플들(interference ripples)을 포함하는 방법.
  5. 제 1 항에 있어서,
    상기 입사 방사선과 상기 제 1 피처의 상호작용은 상기 제 1 피처에 의한 상기 입사 방사선의 산란이거나, 또는
    상기 입사 방사선과 상기 제 2 피처의 상호작용은 상기 제 2 피처에 의한 상기 입사 방사선의 산란인 방법.
  6. 제 2 항에 있어서,
    상기 간섭은 정밀 모델(rigorous model)을 이용하거나 또는 측정된 CD 데이터를 분석하므로써 계산되는 방법.
  7. 제 1 항에 있어서,
    상기 기판 상의 재료 스택은 상기 제 1 피처 전체에 걸쳐 동일하거나, 또는 상기 기판 상의 재료 스택은 상기 제 2 피처 전체에 걸쳐 동일한 방법.
  8. 제 1 항에 있어서,
    상기 제 1 부분 이미지는 상기 제 2 피처 없이 상기 제 1 피처만을 갖는 기판으로부터 시뮬레이트되며, 상기 제 2 부분 이미지는 상기 제 1 피처 없이 상기 제 2 피처만을 갖는 기판으로부터 시뮬레이트되는 방법.
  9. 제 2 항에 있어서,
    상기 제 1 부분 이미지와 상기 제 2 부분 이미지의 간섭은 상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 위상차를 이용하여 계산되는 방법.
  10. 제 9 항에 있어서,
    상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 위상차는 상기 제 1 부분 이미지와 상기 제 2 부분 이미지 간의 평균 위상차인 방법.
  11. 제 4 항에 있어서,
    상기 간섭 리플들은 커널 함수(kernel function)로부터 계산되는 방법.
  12. 제 11 항에 있어서,
    상기 커널 함수는 상기 제 1 피처 및 상기 제 2 피처의 특징들에 따라 정해지며,
    상기 특징들은 측벽 각도, 투과율, 굴절률, 또는 그들의 조합을 포함하는 방법.
  13. 제 11 항에 있어서,
    상기 커널 함수는 커널 함수들의 세트로부터 선택되며, 상기 커널 함수들의 세트 각각은 특정 쌍의 재료 스택들의 2 개의 피처들 간의 경계부에 대한 것인 방법.
  14. 제 1 항에 있어서,
    상기 제 1 부분 이미지는 다른 피처가 아닌 상기 제 1 피처만의 제 1 마스크 함수, 및 상기 제 1 피처의 필름스택이 전체 기판을 덮는 경우와 같은 투과 교차 계수(transmission cross coefficient)로부터 시뮬레이트되고, 상기 제 2 부분 이미지는 다른 피처가 아닌 상기 제 2 피처만의 제 2 마스크 함수, 및 상기 제 2 피처의 필름스택이 전체 기판을 덮는 경우와 같은 투과 교차 계수로부터 시뮬레이트되는 방법.
  15. 명령들이 기록된 컴퓨터 판독가능한 매체에 있어서,
    상기 명령들은 컴퓨터에 의해 실행될 경우 제 1 항 내지 제 14 항 중 어느 한 항의 방법을 구현하는 컴퓨터 판독가능한 매체.
KR1020130013578A 2012-02-07 2013-02-06 기판-토포그래피-인식 리소그래피 모델링 KR101437575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261595910P 2012-02-07 2012-02-07
US61/595,910 2012-02-07

Publications (2)

Publication Number Publication Date
KR20130091274A KR20130091274A (ko) 2013-08-16
KR101437575B1 true KR101437575B1 (ko) 2014-09-05

Family

ID=48904036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013578A KR101437575B1 (ko) 2012-02-07 2013-02-06 기판-토포그래피-인식 리소그래피 모델링

Country Status (6)

Country Link
US (1) US8918744B2 (ko)
JP (1) JP5666630B2 (ko)
KR (1) KR101437575B1 (ko)
CN (1) CN103246174B (ko)
NL (1) NL2010163A (ko)
TW (1) TWI464530B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799832B1 (en) * 2013-02-08 2014-08-05 Mentor Graphics Corporation Optical proximity correction for topographically non-uniform substrates
US8856695B1 (en) * 2013-03-14 2014-10-07 Samsung Electronics Co., Ltd. Method for generating post-OPC layout in consideration of top loss of etch mask layer
US9383661B2 (en) 2013-08-10 2016-07-05 Kla-Tencor Corporation Methods and apparatus for determining focus
US10935893B2 (en) * 2013-08-11 2021-03-02 Kla-Tencor Corporation Differential methods and apparatus for metrology of semiconductor targets
WO2018153735A1 (en) * 2017-02-22 2018-08-30 Asml Netherlands B.V. Methods of determining scattering of radiation by structures of finite thicknesses on a patterning device
US10671794B1 (en) * 2017-11-03 2020-06-02 Intel Corporation Method for measuring the density of a semiconductor device layout
US11740399B2 (en) * 2018-02-06 2023-08-29 Raytheon Company Low cost dispersive optical elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071601A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 노광 공정의 시뮬레이션 방법
KR20080070623A (ko) * 2005-09-13 2008-07-30 루미네슨트 테크놀로지, 인크. 포토리소그래피용 시스템, 마스크 및 방법
KR20110021998A (ko) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 모델-기반 공정 시뮬레이션 시스템들 및 방법들

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342746A (ja) * 1993-06-01 1994-12-13 Matsushita Electric Ind Co Ltd レジスト形状シミュレーション方法
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
US6171731B1 (en) * 1999-01-20 2001-01-09 Lsi Logic Corporation Hybrid aerial image simulation
WO2003038518A1 (en) * 2001-10-30 2003-05-08 Pixelligent Technologies Llc Advanced exposure techniques for programmable lithography
TWI314762B (en) * 2002-08-13 2009-09-11 Lam Res Corp Method for controlling a recess etch process
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
JP4351928B2 (ja) * 2004-02-23 2009-10-28 株式会社東芝 マスクデータの補正方法、フォトマスクの製造方法及びマスクデータの補正プログラム
JP2008516272A (ja) * 2004-10-05 2008-05-15 トッパン、フォウタマスクス、インク フォトマスクの形状を分析するシステムおよび方法
US7488933B2 (en) * 2005-08-05 2009-02-10 Brion Technologies, Inc. Method for lithography model calibration
US7617477B2 (en) 2005-09-09 2009-11-10 Brion Technologies, Inc. Method for selecting and optimizing exposure tool using an individual mask error model
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
JP4861893B2 (ja) * 2006-07-28 2012-01-25 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
US7763404B2 (en) * 2006-09-26 2010-07-27 Tokyo Electron Limited Methods and apparatus for changing the optical properties of resists
NL1036189A1 (nl) 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
DE102008019341B4 (de) * 2008-04-15 2020-09-24 Carl Zeiss Smt Gmbh Verfahren zur Analyse von Masken für die Photolithographie
US8078995B2 (en) * 2009-01-06 2011-12-13 International Business Machines Corporation Efficient isotropic modeling approach to incorporate electromagnetic effects into lithographic process simulations
US8404403B2 (en) * 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
NL2007578A (en) 2010-11-17 2012-05-22 Asml Netherlands Bv Pattern-independent and hybrid matching/tuning including light manipulation by projection optics.
CN102135725B (zh) * 2011-03-20 2012-07-04 北京理工大学 Pbopc优化掩膜图形的分割矩形总数的获取方法
CN102169295A (zh) * 2011-06-02 2011-08-31 清华大学 确定光刻工艺的光源光照强度分布和掩膜版图形的方法
NL2009056A (en) 2011-08-09 2013-02-12 Asml Netherlands Bv A lithographic model for 3d topographic wafers.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070623A (ko) * 2005-09-13 2008-07-30 루미네슨트 테크놀로지, 인크. 포토리소그래피용 시스템, 마스크 및 방법
KR20070071601A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 노광 공정의 시뮬레이션 방법
KR20110021998A (ko) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 모델-기반 공정 시뮬레이션 시스템들 및 방법들

Also Published As

Publication number Publication date
US20130205263A1 (en) 2013-08-08
TW201346432A (zh) 2013-11-16
JP2013162126A (ja) 2013-08-19
CN103246174B (zh) 2014-12-10
TWI464530B (zh) 2014-12-11
CN103246174A (zh) 2013-08-14
KR20130091274A (ko) 2013-08-16
JP5666630B2 (ja) 2015-02-12
NL2010163A (en) 2013-08-08
US8918744B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
KR101527496B1 (ko) 3ｄ 레지스트 프로파일 시뮬레이션을 위한 리소그래피 모델
TWI474104B (zh) 設計規則及微影程序共同最佳化
KR101437575B1 (ko) 기판-토포그래피-인식 리소그래피 모델링
US20240095437A1 (en) Method for generating patterning device pattern at patch boundary
US20220390832A1 (en) Optimization using a non-uniform illumination intensity profile
KR102063229B1 (ko) 소스 방사선의 각도 분포의 다중-샘플링을 사용하는 리소그래피의 시뮬레이션
KR101394585B1 (ko) 3ｄ 토포그래픽 웨이퍼들을 위한 리소그래피 모델
CN109313391B (zh) 基于位移的重叠或对准
TWI839015B (zh) 用於判定恆定寬度次解析度輔助特徵的方法、軟體、及系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 4