KR20200067890A - Oled 백플레인의 제조 방법 - Google Patents

Oled 백플레인의 제조 방법 Download PDF

Info

Publication number
KR20200067890A
KR20200067890A KR1020207014609A KR20207014609A KR20200067890A KR 20200067890 A KR20200067890 A KR 20200067890A KR 1020207014609 A KR1020207014609 A KR 1020207014609A KR 20207014609 A KR20207014609 A KR 20207014609A KR 20200067890 A KR20200067890 A KR 20200067890A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
gate electrode
semiconductor layer
electrode
Prior art date
Application number
KR1020207014609A
Other languages
English (en)
Other versions
KR102299370B1 (ko
Inventor
팡메이 리우
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200067890A publication Critical patent/KR20200067890A/ko
Application granted granted Critical
Publication of KR102299370B1 publication Critical patent/KR102299370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의하면, OLED 백플레인의 제조 방법이 제공된다. 이 방법에 의하면, 제 1 산화물 반도체층, 제 2 산화물 반도체층 및 제 3 산화물 반도체층을 차례로 적층함으로써, 박막 트랜지스터의 소스층을 얻고, 제 1 산화물 반도체층 및 제 3 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비를 제 2 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비보다 크게 함으로써, 제 1 산화물 반도체층 및 제 3 산화물 반도체층의 산소 함유량을 제 2 산화물 반도체층의 산소 함유량보다 크게 하고, 박막트랜지스터 장치의 소스층의 도전성 및 안정성을 향상시킴과 함께, 계면 결함을 감소시킬 수 있다.

Description

OLED 백플레인의 제조 방법
본 발명은 표시 기술 분야에 관한 것으로, 특히 OLED 백플레인의 제조 방법에 관한 것이다.
평판 표시 장치는 박형, 전력 절약 및 비방사 등의 점이 뛰어나 폭넓게 응용되고 있다. 종래의 평판 표시 장치는, 주로 액정 표시 장치(Liquid Crystal Display, LCD) 및 유기 발광 다이오드 표시 장치(Organic Light Emitting Display, OLED)를 포함한다.
유기 발광 다이오드 표시 장치는, 자체 발광, 백 광원이 필요하지 않고, 콘트라스트가 높고, 두께가 얇으며, 시야가 넓고, 응답 속도가 빠르며, 가요성 패널에 사용할 수 있고, 사용 온도 범위가 넓고, 구조 및 제조 공정이 간단하고 쉬운 등 점에서 뛰어난 특성이 있기 때문에, 차세대 평판 디스플레이의 응용 기술로서 인정되고 있다. OLED 표시장치는, 통상, 기판, 기판에 설치되는 양극, 양극에 설치되는 유기 발광층 및 유기 발광층에 설치되는 음극을 구비한다. 그리고, 작동 시에 양극으로부터의 정공 및 음극으로부터의 전자가 유기 발광층으로 발사한다. 이러한 전자 및 정공을 조합하여 여기 전자-정공 쌍을 발생하고, 여기 전자-정공 쌍을 여기 상태로부터 기저 상태로 변환시킴으로써 OLED 표시장치가 발광된다.
OLED 표시장치는, 구동 방식에 따라 패시브 매트릭스 OLED(Passive Matrix OLED, PMOLED) 및 액티브 매트릭스 OLED(Active Matrix OLED, AMOLED)의 2종류, 즉, 직접 어드레싱과 박막 트랜지스터(Thin Film Transistor, TFT) 매트릭스 어드레싱의 2종류로 분류된다. 여기서는, AMOLED는 어레이로 배열되는 화소를 갖고, 자발적 표시형에 속하기 때문에, 발광 효능이 높고, 성능이 뛰어나다.
종래 기술에 자주 이용되는 박막 트랜지스터는, 비정질 실리콘(a－Si) 박막 트랜지스터, 저온 폴리실리콘(Low Temperature Poly－silicon, LTPS) 박막 트랜지스터 및 산화물 반도체(Oxide semiconductor) 박막 트랜지스터를 포함한다. 산화물 반도체 박막 트랜지스터는 높은 전자 이동도를 가지면서 저온 폴리실리콘 박막 트랜지스터에 비해 산화물 반도체 박막 트랜지스터의 제조 공정이 간단하고 쉬우며, 비정질 실리콘 박막 트랜지스터의 제조 공정과의 적합성이 높기 때문에 폭넓게 응용되고 있다.
산화물 반도체 박막 트랜지스터에서는, 소스층(즉, 산화물 반도체층) 중의 산소 함유량은 장치의 특성에 크게 영향을 주고 있다. 현재, 산화물 반도체 박막 트랜지스터에 있어서의 소스층은, 일반적으로 단일 막층의 설계를 이용하고 있고, 이러한 단일막 층인 소스층은 1회의 적층에 의해 형성된다. 적층할 때 산소 유량이 커지면 소스층의 산소 함유량이 너무 높아지므로, 도전성이 나빠지고, 장치의 이동도가 저하한다. 한편, 적층할 때 산소 유량이 작아지면, 소스층의 산소 함유량이 너무 낮아져 산소 공극이 너무 많아지므로, 소스층과 버퍼층의 접촉 계면 및 소스층과 게이트 전극 절연층의 접촉 계면에 있어서의 계면 결함이 증가해 장치의 안정성이 나빠진다.
본 발명은 박막 트랜지스터 장치의 소스층의 도전성을 향상시킴과 함께 계면결함을 감소하는 것에 의해 박막 트랜지스터 장치의 안정성을 향상시킬 수 있는 OLED 백플레인의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 실현하기 위해, 본 발명의 임의의 태양에 의하면,
버퍼층이 형성되는 베이스 기판을 제공하는 단계(S1)와,
제 1 산화물 반도체층을 상기 버퍼층에 적층함과 함께, 유량비가 제 1 비율값인 아르곤 및 산소를 도입하는 단계(S2)와,
제 2 산화물 반도체층을 상기 제 1 산화물 반도체층에 적층함과 함께, 유량비가 제 2 비율값인 상기 아르곤 및 상기 산소를 도입하는 단계(S3)와,
제 3 산화물 반도체층을 상기 제 2 산화물 반도체층에 적층함과 함께, 유량비가 제 3 비율값인 상기 아르곤 및 상기 산소를 도입함으로써, 상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층을 포함하는 소스층을 얻는 단계(S4)와,
상기 소스층에 게이트 전극 절연층 및 상기 게이트 전극 절연층에 위치하는 게이트 전극을 형성하는 단계(S5)와,
상기 소스층, 상기 게이트 전극 및 상기 게이트 전극 절연층에 층간 절연층을 덮는 단계(S6)와,
상기 층간 절연층에 소스 전극과 드레인 전극을 형성하는 단계(S7)를 포함하고, 상기 제 1 비율값 및 상기 제 3 비율값은 모두 상기 제 2 비율값보다 큰, OLED 백플레인의 제조 방법이 제공된다.
상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1 ~ 2：1이며, 상기 제 2 비율값은 20：1 ~ 10：1이다.
상기 제 1 산화물 반도체층 및 상기 제 3 산화물 반도체층의 두께는 50 ~ 100Å이고, 상기 제 2 산화물 반도체층의 두께는 200 ~ 800Å이다.
상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층의 재료는 모두 IGZO이며, 상기 버퍼층 및 상기 게이트 전극 절연층의 재료는 모두 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합이다.
상기 단계(S1)는, 상기 베이스 기판과 상기 버퍼층의 사이에 상기 소스층을 차폐하는 차광층을 형성하는 단계를 포함한다.
상기 단계(S5)는,
상기 소스층 및 상기 버퍼층에 게이트 전극 절연 박막을 적층하고, 상기 게이트 전극 절연 박막에 게이트 전극 금속 박막을 적층하는 단계와,
상기 게이트 전극 금속 박막을 포토마스크 공정에 의해 패터닝함으로써 상기 게이트 전극을 형성하는 단계와,
상기 게이트 전극 절연 박막에의 에칭을 상기 게이트 전극에 의해 차폐함으로써, 상기 게이트 전극 절연층을 형성하는 단계를 포함한다.
상기 단계(S5)에서, 상기 소스층의 중앙을 상기 게이트 전극 및 상기 게이트 전극 절연층에 의해 덮음으로써, 상기 소스층의 양단을 노출시키고,
상기 단계(S5)와 상기 단계(S6)의 사이에는, 상기 소스층의 양단의 저항이 저하하도록 상기 소스층에 대해 플라스마 처리를 실시함으로써, N＋도체층을 형성하는 단계를 더 포함한다.
상기 단계(S6)는, 상기 층간 절연층을 패터닝함으로써, 상기 소스층의 양단을 각각 노출시키는 제 1 관통공 및 제 2 관통공을 형성하는 단계를 포함하고,
상기 단계(S7)에서, 상기 소스 전극 및 상기 드레인 전극을 각각 상기 제 1 관통공 및 상기 제 2 관통공에 관통시키는 것에 의해 상기 소스층의 양단에 접촉시킨다.
상기 층간 절연층, 상기 소스 전극 및 상기 드레인 전극에 패시베이션층을 적층한 다음, 상기 패시베이션층을 패터닝함으로써, 상기 드레인 전극을 노출시키는 제 3 관통공을 형성하는 단계(S8)와,
상기 제 3 관통공을 관통시켜 상기 드레인 전극에 접촉시키는 제 1 전극을 상기 패시베이션층에 형성하는 단계(S9)와,
상기 제 1 전극 및 상기 패시베이션층에 화소 정의층을 형성한 다음, 상기 화소 정의층을 패터닝함으로써, 상기 제 1 전극을 노출시키는 화소 정의홈을 형성하는 단계(S10)와,
상기 화소 정의홈에 유기 발광층을 형성한 다음, 상기 화소 정의층 및 유기 발광층에 제 2 전극을 형성하는 단계(S11)를 더 가진다.
상기 제 1 전극은 투명 전극이고, 상기 제 2 전극은 반사 전극이다.
본 발명의 다른 태양에 의하면,
OLED 백플레인의 제조 방법으로서,
버퍼층이 형성되는 베이스 기판을 제공하는 단계(S1)와,
제 1 산화물 반도체층을 상기 버퍼층에 적층함과 함께, 유량비가 제 1 비율값인 아르곤 및 산소를 도입하는 단계(S2)와,
제 2 산화물 반도체층을 상기 제 1 산화물 반도체층에 적층함과 함께, 유량비가 제 2 비율값인 상기 아르곤 및 상기 산소를 도입하는 단계(S3)와,
제 3 산화물 반도체층을 상기 제 2 산화물 반도체층에 적층함과 함께, 유량비가 제 3 비율값인 상기 아르곤 및 상기 산소를 도입함으로써, 상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층을 포함하는 소스층을 얻는 단계(S4)와,
상기 소스층에 게이트 전극 절연층 및 상기 게이트 전극 절연층에 위치하는 게이트 전극을 형성하는 단계(S5)와,
상기 소스층, 상기 게이트 전극 및 상기 게이트 전극 절연층에 층간 절연층을 덮는 단계(S6)와,
상기 층간 절연층에 소스 전극과 드레인 전극을 형성하는 단계(S7)를 포함하고,
상기 제 1 비율값 및 상기 제 3 비율값은 모두 상기 제 2 비율값보다 크고,
상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1 ~ 2：1이고, 상기 제 2 비율값은, 20：1 ~ 10：1이며,
상기 제 1 산화물 반도체층 및 상기 제 3 산화물 반도체층의 두께는 50 ~ 100Å이고,
상기 제 2 산화물 반도체층의 두께는 200 ~ 800Å이며,
상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층의 재료는 모두 IGZO이며,
상기 버퍼층 및 상기 게이트 전극 절연층의 재료는 모두 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합이며,
상기 단계(S1)는, 상기 베이스 기판과 상기 버퍼층의 사이에 상기 소스층을 차폐하는 차광층을 형성하는 단계를 포함하고,
상기 단계(S5)는,
상기 소스층 및 상기 버퍼층에 게이트 전극 절연 박막을 적층하고, 상기 게이트 전극 절연 박막에 게이트 전극 금속 박막을 적층하는 단계와,
상기 게이트 전극 금속 박막을 포토마스크 공정에 의해 패터닝함으로써, 상기 게이트 전극을 형성하는 단계와,
상기 게이트 전극 절연 박막에의 에칭을 상기 게이트 전극에 의해 차폐함으로써, 상기 게이트 전극 절연층을 형성하는 단계를 포함하는, OLED 백플레인의 제조 방법이 제공된다.
본 발명의 태양은 아래의 유익한 효과를 얻는다.
본 발명의 태양에 따른 OLED 백플레인의 제조 방법에 의하면, 제 1 산화물 반도체층, 제 2 산화물 반도체층 및 제 3 산화물 반도체층을 차례로 적층함으로써, 박막 트랜지스터의 소스층을 얻고, 제 1 산화물 반도체층 및 제 3 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비를 제 2 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비보다 크게 함으로써, 제 1 산화물 반도체층 및 제 3 산화물 반도체층의 산소 함유량을 제 2 산화물 반도체층의 산소 함유량보다 크게 하고, 박막 트랜지스터 장치의 소스층의 도전성 및 안정성을 향상시킴과 함께, 계면 결함을 감소시킬 수 있다.
도 1은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S1)를 나타내는 개략도이다.
도 2는 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S1)를 나타내는 개략도이다.
도 3은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S2)를 나타내는 개략도이다.
도 4는 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S3)를 나타내는 개략도이다.
도 5는 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S4)를 나타내는 개략도이다.
도 6은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S5)를 나타내는 개략도이다.
도 7은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S6)를 나타내는 개략도이다.
도 8은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S7)를 나타내는 개략도이다.
도 9는 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S8)를 나타내는 개략도이다.
도 10은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S9)를 나타내는 개략도이다.
도 11은 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S10)를 나타내는 개략도이다.
도 12는 본 발명에 따른 OLED 백플레인의 제조 방법의 단계(S11)를 나타내는 개략도이다.
도 13은 본 발명에 따른 OLED 백플레인의 제조 방법을 나타내는 흐름도이다.
본 발명의 특징 및 기술 내용을 더 이해하기 위해, 본 발명에 관한 상세한 설명 및 첨부 도면을 참조하기 바란다. 또한 첨부 도면은, 참고용 및 설명용에 지나지 않고, 본 발명을 한정하는 것은 아니다.
본 발명의 기술 수단 및 효과를 보다 상세하게 설명하기 위해서, 본 발명의 바람직한 실시예 및 그 첨부 도면을 참조하면서 상세하게 설명한다.
도 13에 도시한 바와 같이, 본 발명에 따른 OLED 백플레인의 제조 방법은, 아래의 단계를 가진다.
도 1 및 도 2에 도시한 바와 같이, 단계(S1)에서, 버퍼층(3)이 형성되는 베이스 기판(1)을 제공한다.
구체적으로는, 도 1에 도시한 바와 같이, 상기 단계(S1)는, 상기 베이스 기판(1)에 차광 금속 박막을 적층하는 단계와, 상기 차광 금속 박막을 패터닝함으로써 소스층(4)이 형성되는 영역에 대응하여 차광층(2)를 형성하는 단계와, 상기 차광층(2) 및 상기 베이스 기판(1)을 상기 버퍼층(3)에 의해 덮는 단계를 포함한다. 상기 차광층(2)은 후에 형성되는 소스층(4)을 차폐하기 위한 것이며, 소스층(4)으로의 광조사에 의한 장치의 성능 변화를 방지할 수 있다.
상기 버퍼층(3)의 재료는, 산화 규소(SiOx) 및 질화 규소(SiNx) 중의 하나 또는 복수의 조합이며, 상기 버퍼층(3)의 두께는, 5000 ~ 10000Å인 것이 바람직하다.
단계(S2)에서, 도 3에 도시한 바와 같이, 제 1 산화물 반도체층(41)을 상기 버퍼층(3)에 적층함과 함께, 유량비가 제 1 비율값인 아르곤 및 산소를 도입한다.
구체적으로는, 상기 제 1 산화물 반도체층(41)의 두께는 50 ~ 100Å이다.
단계(S3)에서, 도 4에 도시한 바와 같이, 제 2 산화물 반도체층(42)을 상기 제 1 산화물 반도체층(41)에 적층함과 함께, 유량비가 제 2 비율값인 상기 아르곤 및 상기 산소를 도입한다.
구체적으로는, 상기 제 2 산화물 반도체층(42)의 두께는, 200 ~ 800Å이다.
단계(S4)에서, 도 5에 도시한 바와 같이, 제 3 산화물 반도체층(43)을 상기 제 2 산화물 반도체층(42)에 적층함과 함께, 유량비가 제 3 비율값인 상기 아르곤 및 상기 산소를 도입함으로써, 상기 제 1 산화물 반도체층(41), 상기 제 2 산화물 반도체층(42) 및 상기 제 3 산화물 반도체층(43)을 포함하는 소스층(4)을 얻는다.
구체적으로는, 상기 제 3 산화물 반도체층(43)의 두께는 50 ~ 100Å이다.
여기서는, 상기 제 1 비율값 및 상기 제 3 비율값은 모두 상기 제 2 비율값보다 크다. 상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1 ~ 2：1이며, 상기 제 2 비율값은, 20：1 ~ 10：1인 것이 바람직하다. 또, 상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1이며, 상기 제 2 비율값은 20：1인 것이 보다 바람직하다.
상기 제 1 산화물 반도체층(41), 상기 제 2 산화물 반도체층(42) 및 상기 제 3 산화물 반도체층(43)의 재료는 모두 IGZO인 것이 바람직하다.
단계(S5)에서, 도 6에 도시한 바와 같이, 상기 소스층(4)에 게이트 전극 절연층(5) 및 상기 게이트 전극 절연층(5)에 위치하는 게이트 전극(6)을 형성한다.
구체적으로는, 상기 단계(S5)는, 상기 소스층(4) 및 상기 버퍼층(3)에 게이트 전극 절연 박막을 적층하고, 상기 게이트 전극 절연 박막에 게이트 전극 금속 박막을 적층하는 단계와, 상기 게이트 전극 금속 박막을 포토마스크 공정에 의해 패터닝함으로써, 게이트 전극(6)을 형성하는 단계와, 상기 게이트 전극 절연 박막에의 에칭을 상기 게이트 전극(6)에 의해 차폐함으로써, 상기 게이트 전극 절연층(5)을 형성하는 단계를 포함한다.
더욱이, 상기 단계(S5)에서, 상기 소스층(4)의 중앙을 상기 게이트 전극(6) 및 상기 게이트 전극 절연층(5)에 의해 덮음으로써, 상기 소스층(4)의 양단을 노출시킨다.
상기 게이트 전극 절연층(5)의 재료는 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합인 것이 바람직하다. 상기 게이트 전극(6)의 재료는, 몰리브덴, 알루미늄, 구리, 티타늄 등 금속 중의 하나 또는 복수의 조합이다. 상기 게이트 전극 절연층(5)의 두께는 1000 ~ 3000Å이고, 상기 게이트 전극(6)의 두께는 2000 ~ 8000Å이다.
단계(S6)에서, 도 7에 도시한 바와 같이, 상기 소스층(4), 상기 게이트 전극(6) 및 게이트 전극 절연층(5)에 층간 절연층(7)을 덮는다.
구체적으로는, 상기 단계(S5)와 상기 단계(S6)의 사이에는, 상기 소스층(4)의 양단의 저항이 저하하도록 상기 소스층(4)에 대해 플라스마 처리를 실시함으로써, N＋도체층을 형성하는 단계를 더 가진다. 박막 트랜지스터 장치의 채널 영역으로서의 상기 소스층(4)의 중앙은, 상기 게이트 전극 절연층(5) 및 게이트 전극(6)에 의해 차폐되어 반도체 특성을 유지한다.
더욱이, 상기 단계(S6)는, 상기 층간 절연층(7)을 패터닝함으로써 상기 소스층(4)의 양단을 각각 노출시키는 제 1 관통공(71) 및 제 2 관통공(72)을 형성하는 단계를 포함한다.
상기 층간 절연층(7)의 두께는 2000 ~ 10000Å인 것이 바람직하다.
단계(S7)에서, 도 8에 도시한 바와 같이, 상기 층간 절연층(7)에 소스 전극(81)과 드레인 전극(82)을 형성한다.
구체적으로는, 상기 단계(S7)에서, 상기 소스 전극(81) 및 상기 드레인 전극(82)을 각각 상기 제 1 관통공(71) 및 상기 제 2 관통공(72)에 관통시키는 것에 의해 상기 소스층(4)의 양단에 접촉시킨다.
구체적으로는, 상기 단계(S7)는, 소스 드레인 전극 금속 박막을 적층하는 단계와, 소스 드레인 전극 박막을 포토마스크 공정에 의해 패터닝함으로써, 소스 전극(81) 및 드레인 전극(82)을 형성하는 단계를 포함한다.
상기 소스 전극(81) 및 상기 드레인 전극(82)의 재료는, 몰리브덴, 알루미늄, 구리, 티타늄 등 금속 중의 하나 또는 복수의 조합이며, 상기 소스 전극(81) 및 상기 드레인 전극(82)의 두께는 2000 ~ 8000Å인 것이 바람직하다.
단계(S8)에서, 도 9에 도시한 바와 같이, 상기 층간 절연층(7), 상기 소스 전극(81) 및 상기 드레인 전극(82)에 패시베이션층(9)을 적층한 다음, 상기 패시베이션층(9)을 패터닝함으로써, 상기 드레인 전극(82)을 노출시키는 제 3 관통공(91)을 형성한다.
상기 패시베이션층(9)의 재료는, 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합이며, 상기 패시베이션층(9)의 두께는 1000 ~ 5000인 것이 바람직하다.
단계(S9)에서, 도 10에 도시한 바와 같이, 상기 제 3 관통공(91)을 관통시켜 상기 드레인 전극(82)에 접촉시키는 제 1 전극(10)을 상기 패시베이션층(9)에 형성한다.
상기 제 1 전극(10)은 투명 전극인 것이 바람직하고, 그 바람직한 재료가 인듐주석산화물(ITO)이다. 상기 제 1 전극(10)은 유기 발광 다이오드의 양극이다.
단계(S10)에서, 도 11에 도시한 바와 같이, 상기 제 1 전극(10) 및 상기 패시베이션층(9)에 화소 정의층(11)을 형성한 다음, 상기 화소 정의층(11)을 패터닝함으로써, 상기 제 1 전극(10)을 노출시키는 화소 정의홈(111)을 형성한다.
단계(S11)에서, 도 12에 도시한 바와 같이, 상기 화소 정의홈(111)에 유기 발광층(12)을 형성한 다음, 상기 화소 정의층(11) 및 유기 발광층(12)에 제 2 전극(13)을 형성한다.
구체적으로는, 상기 유기 발광층(12)은 하방에서 상방으로 차례로 적층되는 정공 전달 기능층, 발광 기능층 및 전자 전달 기능층을 포함해도 좋다. 상기 제 2 전극(13)은 반사 전극인 것이 바람직하다. 상기 제 2 전극(13)은 유기 발광 다이오드의 음극이다.
여기서 설명해 두고 싶은 것은, 상기 제 1 비율값 및 상기 제 3 비율값을 모두 상기 제 2 비율값보다 크게 함으로써, 즉, 상기 제 2 산화물 반도체층(42)을 적층할 때에 도입되는 산소량을, 상기 제 1 산화물 반도체층(41) 및 상기 제 3 산화물 반도체층(43)을 적층할 때에 도입되는 산소량보다 크게 함으로써, 상기 소스층(4)의 중간에 위치하는 상기 제 2 산화물 반도체층(42)의 산소 함유량을 상기 버퍼층(3)과 접촉하는 상기 제 1 산화물 반도체층(41) 및 상기 게이트 전극 절연층(5)과 접촉하는 상기 제 3 산화물 반도체층(43)의 산소 함유량보다 크게 하고, 즉, 상기 소스층(4)의 중간의 산소 함유량을 크게 하고, 상기 소스층(4)의 상하 양측의 산소 함유량을 낮게 할 수 있다. 상기 제 2 산화물 반도체층(42)의 산소 함유량이 높아지면, 산소 공극이 많아지고, 상기 소스층(4)의 도전성을 증대시킬 수 있으며, 박막 트랜지스터 장치의 전자이동도를 향상시킬 수 있다. 한편, 상기 제 1 산화물 반도체층(41) 및 상기 제 3 산화물 반도체층(43)의 산소 함유량이 낮아지면, 상기 소스층(4)과 상기 버퍼층(3)의 접촉 계면, 및 상기 소스층(4)과 상기 게이트 전극 절연층(5)의 접촉 계면의 결함을 감소시킬 수 있고, 박막 트랜지스터 장치의 안정성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 OLED 백플레인의 제조 방법에 의하면, 제 1 산화물 반도체층, 제 2 산화물 반도체층 및 제 3 산화물 반도체층을 차례로 적층함으로써, 박막 트랜지스터의 소스층을 얻고, 제 1 산화물 반도체층 및 제 3 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비를 제 2 산화물 반도체층을 적층할 때에 도입되는 아르곤 및 산소의 유량비보다 크게 함으로써, 제 1 산화물 반도체층 및 제 3 산화물 반도체층의 산소 함유량을 제 2 산화물 반도체층의 산소 함유량보다 크게 하고, 박막 트랜지스터 장치의 소스층의 도전성 및 안정성을 향상시킴과 함께, 계면 결함을 감소시킬 수 있다.
상술한 바와 같이, 당업자가 본 발명의 기술적 수단 및 기술적 사상에 의해 할 수 있는 기타 변경 및 변형은 모두 본 발명의 특허 청구의 범위에 포함된다.

Claims (15)

  1. OLED 백플레인의 제조 방법으로서,
    버퍼층이 형성되는 베이스 기판을 제공하는 단계(S1)와,
    제 1 산화물 반도체층을 상기 버퍼층에 적층함과 함께, 유량비가 제 1 비율값인 아르곤 및 산소를 도입하는 단계(S2)와,
    제 2 산화물 반도체층을 상기 제 1 산화물 반도체층에 적층함과 함께, 유량비가 제 2 비율값인 상기 아르곤 및 상기 산소를 도입하는 단계(S3)와,
    제 3 산화물 반도체층을 상기 제 2 산화물 반도체층에 적층함과 함께, 유량비가 제 3 비율값인 상기 아르곤 및 상기 산소를 도입함으로써, 상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층을 포함하는 소스층을 얻는 단계(S4)와,
    상기 소스층에 게이트 전극 절연층 및 상기 게이트 전극 절연층에 위치하는 게이트 전극을 형성하는 단계(S5)와,
    상기 소스층, 상기 게이트 전극 및 상기 게이트 전극 절연층에 층간 절연층을 덮는 단계(S6)와,
    상기 층간 절연층에 소스 전극과 드레인 전극을 형성하는 단계(S7)를 포함하고, 상기 제 1 비율값 및 상기 제 3 비율값은 모두 상기 제 2 비율값보다 큰, OLED 백플레인의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1 ~ 2：1이며,
    상기 제 2 비율값은 20：1 ~ 10：1인, OLED 백플레인의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 산화물 반도체층 및 상기 제 3 산화물 반도체층의 두께는 50 ~ 100Å이고,
    상기 제 2 산화물 반도체층의 두께는 200 ~ 800Å인, OLED 백플레인의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층의 재료는 모두 IGZO이며,
    상기 버퍼층 및 상기 게이트 전극 절연층의 재료는 모두 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합인, OLED 백플레인의 제조 방법.
  5. 제 1 항에 있어서,
    상기 단계(S1)는, 상기 베이스 기판과 상기 버퍼층의 사이에 상기 소스층을 차폐하는 차광층을 형성하는 단계를 포함하는, OLED 백플레인의 제조 방법.
  6. 제 1 항에 있어서,
    상기 단계(S5)는,
    상기 소스층 및 상기 버퍼층에 게이트 전극 절연 박막을 적층하고, 상기 게이트 전극 절연 박막에 게이트 전극 금속 박막을 적층하는 단계와,
    상기 게이트 전극 금속 박막을 포토마스크 공정에 의해 패터닝함으로써 상기 게이트 전극을 형성하는 단계와,
    상기 게이트 전극 절연 박막에의 에칭을 상기 게이트 전극에 의해 차폐함으로써, 상기 게이트 전극 절연층을 형성하는 단계를 포함하는, OLED 백플레인의 제조 방법.
  7. 제 1 항에 있어서,
    상기 단계(S5)에서, 상기 소스층의 중앙을 상기 게이트 전극 및 상기 게이트 전극 절연층에 의해 덮음으로써, 상기 소스층의 양단을 노출시키고,
    상기 단계(S5)와 상기 단계(S6)의 사이에는, 상기 소스층의 양단의 저항이 저하하도록 상기 소스층에 대해 플라스마 처리를 실시함으로써, N＋도체층을 형성하는 단계를 더 포함하는, OLED 백플레인의 제조 방법.
  8. 제 1 항에 있어서,
    상기 단계(S6)는, 상기 층간 절연층을 패터닝함으로써, 상기 소스층의 양단을 각각 노출시키는 제 1 관통공 및 제 2 관통공을 형성하는 단계를 포함하고,
    상기 단계(S7)에서, 상기 소스 전극 및 상기 드레인 전극을 각각 상기 제 1 관통공 및 상기 제 2 관통공에 관통시키는 것에 의해 상기 소스층의 양단에 접촉시키는, OLED 백플레인의 제조 방법.
  9. 제 1 항에 있어서,
    상기 층간 절연층, 상기 소스 전극 및 상기 드레인 전극에 패시베이션층을 적층한 다음, 상기 패시베이션층을 패터닝함으로써, 상기 드레인 전극을 노출시키는 제 3 관통공을 형성하는 단계(S8)와,
    상기 제 3 관통공을 관통시켜 상기 드레인 전극에 접촉시키는 제 1 전극을 상기 패시베이션층에 형성하는 단계(S9)와,
    상기 제 1 전극 및 상기 패시베이션층에 화소 정의층을 형성한 다음, 상기 화소 정의층을 패터닝함으로써, 상기 제 1 전극을 노출시키는 화소 정의홈을 형성하는 단계(S10)와,
    상기 화소 정의홈에 유기 발광층을 형성한 다음, 상기 화소 정의층 및 유기 발광층에 제 2 전극을 형성하는 단계(S11)를 더 포함하는, OLED 백플레인의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 전극은 투명 전극이고,
    상기 제 2 전극은 반사 전극인, OLED 백플레인의 제조 방법.
  11. OLED 백플레인의 제조 방법으로서,
    버퍼층이 형성되는 베이스 기판을 제공하는 단계(S1)와,
    제 1 산화물 반도체층을 상기 버퍼층에 적층함과 함께, 유량비가 제 1 비율값인 아르곤 및 산소를 도입하는 단계(S2)와,
    제 2 산화물 반도체층을 상기 제 1 산화물 반도체층에 적층함과 함께, 유량비가 제 2 비율값인 상기 아르곤 및 상기 산소를 도입하는 단계(S3)와,
    제 3 산화물 반도체층을 상기 제 2 산화물 반도체층에 적층함과 함께, 유량비가 제 3 비율값인 상기 아르곤 및 상기 산소를 도입함으로써, 상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층을 포함하는 소스층을 얻는 단계(S4)와,
    상기 소스층에 게이트 전극 절연층 및 상기 게이트 전극 절연층에 위치하는 게이트 전극을 형성하는 단계(S5)와,
    상기 소스층, 상기 게이트 전극 및 상기 게이트 전극 절연층에 층간 절연층을 덮는 단계(S6)와,
    상기 층간 절연층에 소스 전극과 드레인 전극을 형성하는 단계(S7)를 포함하고,
    상기 제 1 비율값 및 상기 제 3 비율값은 모두 상기 제 2 비율값보다 크고,
    상기 제 1 비율값 및 상기 제 3 비율값은 모두 4：1 ~ 2：1이고,
    상기 제 2 비율값은, 20：1 ~ 10：1이며,
    상기 제 1 산화물 반도체층 및 상기 제 3 산화물 반도체층의 두께는 50 ~ 100Å이고,
    상기 제 2 산화물 반도체층의 두께는 200 ~ 800Å이며,
    상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층 및 상기 제 3 산화물 반도체층의 재료는 모두 IGZO이며,
    상기 버퍼층 및 상기 게이트 전극 절연층의 재료는 모두 산화 규소 및 질화 규소 중의 하나 또는 2개의 조합이며,
    상기 단계(S1)는, 상기 베이스 기판과 상기 버퍼층의 사이에 상기 소스층을 차폐하는 차광층을 형성하는 단계를 포함하고,
    상기 단계(S5)는,
    상기 소스층 및 상기 버퍼층에 게이트 전극 절연 박막을 적층하고, 상기 게이트 전극 절연 박막에 게이트 전극 금속 박막을 적층하는 단계와,
    상기 게이트 전극 금속 박막을 포토마스크 공정에 의해 패터닝함으로써, 상기 게이트 전극을 형성하는 단계와,
    상기 게이트 전극 절연 박막에의 에칭을 상기 게이트 전극에 의해 차폐함으로써, 상기 게이트 전극 절연층을 형성하는 단계를 포함하는, OLED 백플레인의 제조 방법.
  12. 제 11 항에 있어서,
    상기 단계(S5)에서, 상기 소스층의 중앙을 상기 게이트 전극 및 상기 게이트 전극 절연층에 의해 덮음으로써, 상기 소스층의 양단을 노출시키고,
    상기 단계(S5)와 상기 단계(S6)의 사이에는, 상기 소스층의 양단의 저항이 저하하도록 상기 소스층에 대해 플라스마 처리를 실시함으로써, N＋도체층을 형성하는 단계를 더 포함하는, OLED 백플레인의 제조 방법.
  13. 제 11 항에 있어서,
    상기 단계(S6)는, 상기 층간 절연층을 패터닝함으로써, 상기 소스층의 양단을 각각 노출시키는 제 1 관통공 및 제 2 관통공을 형성하는 단계를 포함하고,
    상기 단계(S7)에서, 상기 소스 전극 및 상기 드레인 전극을 각각 상기 제 1 관통공 및 상기 제 2 관통공에 관통시키는 것에 의해, 상기 소스층의 양단에 접촉시키는, OLED 백플레인의 제조 방법.
  14. 제 11 항에 있어서,
    상기 층간 절연층, 상기 소스 전극 및 상기 드레인 전극에 패시베이션층을 적층한 다음, 상기 패시베이션층을 패터닝함으로써, 상기 드레인 전극을 노출시키는 제 3 관통공을 형성하는 단계(S8)와,
    상기 제 3 관통공을 관통시켜 상기 드레인 전극에 접촉시키는 제 1 전극을 상기 패시베이션층에 형성하는 단계(S9)와,
    상기 제 1 전극 및 상기 패시베이션층에 화소 정의층을 형성한 다음, 상기 화소 정의층을 패터닝함으로써, 상기 제 1 전극을 노출시키는 화소 정의홈을 형성하는 단계(S10)와,
    상기 화소 정의홈에 유기 발광층을 형성한 다음, 상기 화소 정의층 및 유기 발광층에 제 2 전극을 형성하는 단계(S11)를 더 포함하는, OLED 백플레인의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 1 전극은 투명 전극이고,
    상기 제 2 전극은 반사 전극인, OLED 백플레인의 제조 방법.
KR1020207014609A 2017-10-24 2017-11-29 Oled 백플레인의 제조 방법 KR102299370B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711004263.X 2017-10-24
CN201711004263.XA CN107611085B (zh) 2017-10-24 2017-10-24 Oled背板的制作方法
PCT/CN2017/113513 WO2019080252A1 (zh) 2017-10-24 2017-11-29 Oled背板的制作方法

Publications (2)

Publication Number Publication Date
KR20200067890A true KR20200067890A (ko) 2020-06-12
KR102299370B1 KR102299370B1 (ko) 2021-09-08

Family

ID=61079871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014609A KR102299370B1 (ko) 2017-10-24 2017-11-29 Oled 백플레인의 제조 방법

Country Status (6)

Country Link
US (1) US10658446B2 (ko)
EP (1) EP3703112A4 (ko)
JP (1) JP2020532877A (ko)
KR (1) KR102299370B1 (ko)
CN (1) CN107611085B (ko)
WO (1) WO2019080252A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7262398B2 (ja) 2018-11-01 2023-04-21 京東方科技集團股▲ふん▼有限公司 発光ダイオード及びその製造方法、アレイ基板並びに表示パネル
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN110190066A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板和阵列基板的制备方法
CN110854204B (zh) * 2019-11-26 2023-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
US11721767B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
CN113113424B (zh) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
CN116314017B (zh) * 2023-05-18 2023-10-27 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024575A (ko) * 2013-08-27 2015-03-09 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US20170263783A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867924B1 (ko) * 2007-03-07 2008-11-10 삼성에스디아이 주식회사 도너기판, 그의 제조방법 및 유기전계발광소자
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
IN2015DN01663A (ko) * 2012-08-03 2015-07-03 Semiconductor Energy Lab
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN106298958A (zh) * 2016-10-13 2017-01-04 中山大学 氧化物薄膜晶体管及制备方法、显示装置及照相装置
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106876280A (zh) * 2017-04-24 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
CN107123671B (zh) * 2017-05-19 2019-10-29 电子科技大学 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024575A (ko) * 2013-08-27 2015-03-09 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US20170263783A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Also Published As

Publication number Publication date
JP2020532877A (ja) 2020-11-12
US20190386083A1 (en) 2019-12-19
KR102299370B1 (ko) 2021-09-08
CN107611085A (zh) 2018-01-19
US10658446B2 (en) 2020-05-19
CN107611085B (zh) 2019-12-24
EP3703112A4 (en) 2021-07-14
EP3703112A1 (en) 2020-09-02
WO2019080252A1 (zh) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102299370B1 (ko) Oled 백플레인의 제조 방법
US10497620B2 (en) TFT substrate and manufacturing method thereof and manufacturing method of OLED panel
US10658403B2 (en) TFT substrate and manufacturing method thereof
US10038043B2 (en) Method for manufacturing AMOLED backplane and structure thereof
KR102328494B1 (ko) Oled 디스플레이 패널 및 이의 제조 방법
WO2018227750A1 (zh) 柔性tft基板的制作方法
US9553169B2 (en) Method for manufacturing AMOLED backplane
US10249652B2 (en) Manufacturing method of flexible TFT substrate
US20100201609A1 (en) Organic light emitting diode display device
US10331001B2 (en) TFT substrate and manufacturing method thereof
US9673425B1 (en) Method for manufacturing AMOLED backplane and structure thereof
WO2015100808A1 (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
US10121830B1 (en) OLED display panel and manufacturing method thereof
US20210210589A1 (en) Display Substrate, Manufacturing Method Thereof and Display Device
CN111697006A (zh) 显示面板及显示面板的制备方法
KR20160034414A (ko) 유기발광 다이오드의 애노드 연결구조 및 그 제작방법
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN107393953B (zh) 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
KR20070087905A (ko) 발광 장치
CN109638021B (zh) 柔性tft基板的制作方法及柔性oled面板的制作方法
CN114613815B (zh) 显示面板及其制作方法
KR100686014B1 (ko) 유기 ｅｌ 디스플레이 및 그 제조방법
CN113594261A (zh) 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制作方法
CN117525120A (zh) 薄膜晶体管、阵列基板及显示装置
WO2020172970A1 (zh) 一种薄膜晶体管及其阵列基板、显示面板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant