KR20200061563A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200061563A
KR20200061563A KR1020180147008A KR20180147008A KR20200061563A KR 20200061563 A KR20200061563 A KR 20200061563A KR 1020180147008 A KR1020180147008 A KR 1020180147008A KR 20180147008 A KR20180147008 A KR 20180147008A KR 20200061563 A KR20200061563 A KR 20200061563A
Authority
KR
South Korea
Prior art keywords
memory
memory block
page
block
bad
Prior art date
Application number
KR1020180147008A
Other languages
English (en)
Other versions
KR102654308B1 (ko
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180147008A priority Critical patent/KR102654308B1/ko
Priority to US16/596,217 priority patent/US10983864B2/en
Priority to DE102019129168.2A priority patent/DE102019129168A1/de
Priority to CN201911148798.3A priority patent/CN111221471B/zh
Publication of KR20200061563A publication Critical patent/KR20200061563A/ko
Application granted granted Critical
Publication of KR102654308B1 publication Critical patent/KR102654308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0269—Incremental or concurrent garbage collection, e.g. in real-time systems
    • G06F12/0276—Generational garbage collection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템의 동작방법은 부팅 동작을 수행할 때, 상기 메모리 장치에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색하는 단계; 상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하는 단계; 상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하는 단계; 상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하는 단계; 및 상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 제 1 오픈 메모리 블록을 제 1 클로즈드 메모리 블록으로 전환하는 단계를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 추가적인 동작 없이 불량(bad) 메모리 블록을 관리할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작방법은 부팅 동작을 수행할 때, 상기 메모리 장치에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색하는 단계; 상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하는 단계; 상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하는 단계; 상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하는 단계; 및 상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 제 1 오픈 메모리 블록을 제 1 클로즈드 메모리 블록으로 전환하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 적어도 하나 이상의 오픈 메모리 블록을 포함하는 메모리 장치; 및 부팅 동작을 수행할 때, 상기 오픈 메모리 블록을 검색하고, 상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하며, 상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하고, 상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하며, 상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 제 1 오픈 메모리 블록을 제 1 클로즈드 메모리 블록으로 전환하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 효율적으로 불량 메모리 블록을 관리하여 메모리 장치에 저장된 데이터의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 커맨드 큐들을 나타낸 도면이다.
도 3는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 4은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 5는 싱글 레벨 셀(SLC) 메모리 장치의 프로그램 상태 및 소거 상태를 나타내는 문턱 전압 분포 그래프이다.
도 6은 싱글 레벨 셀 메모리 장치의 특성 열화로 인하여 변형될 수 있는 소거 상태를 나타내는 문턱 전압 분포 그래프이다.
도 7a 및 도 7b는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타내는 개념도이다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타내는 흐름도이다.
도 9는 싱글 레벨 셀 메모리 장치의 특성 열화로 인하여 변형될 수 있는 프로그램 상태를 나타내는 문턱 전압 분포 그래프이다.
도 10a 및 도 10b는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타내는 개념도이다.
도 11a 및 도 11b는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타내는 흐름도이다.
도 12 내지 도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) (132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F)(142), 및 메모리(Memory)(136), 블록관리부(138) 및 GC 큐(Garbage Collection Queue)(140)를 포함할 수 있다.
또한, 호스트 인터페이스(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
메모리(136)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(136)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(138)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(136)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
특히, 프로세서(134)는 메모리 시스템(110)이 파워-온(power-on)되는 시점에, 메모리 장치(150)에 저장된 부트코드(boot code)를 리드하여, FTL를 구동시키는 부팅 동작을 수행할 수 있다.
또한, 프로세서(134)는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 또한, 프로세서(134)는 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작 등을 포함할 수 있다.
그리고, 블록관리부(138)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 포함된 복수의 메모리 블록들(152)을 관리할 수 있다. 특히, 복수의 메모리 블록들(152) 중 배트 블록을 중점적으로 관리할 수 있다.
특히, 프로세서(134)에 의하여 부팅 동작이 시작되면, 블록관리부(138)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색 및 분석할 수 있다.
구체적으로, 블록관리부(138)는 메모리 시스템(110)이 파워-온 되기 전, 오픈 메모리 블록에 포함된 복수의 페이지들 중 마지막으로 데이터가 프로그램된 페이지를 찾기 위하여 오픈 메모리 블록을 검색할 수 있다.
블록관리부(138)는 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지(erase page)를 리드할 수 있다. 또한, 블록관리부(138)는 소거 페이지 각각에 대응하는 소거 상태를 나타내는 문턱 전압 분포(이하, 소거 문턱 전압 분포)를 확인할 수 있다.
나아가, 블록관리부(138)는 소거 문턱 전압 분포에 기초하여 불량 페이지(bad page)를 판단할 수 있으며, 불량 페이지의 수를 카운트할 수 있다.
그리고, 블록관리부(138)는 불량 페이지의 수가 소정의 임계 값보다 크거나 같은 값을 가지는 타겟 오픈 메모리 블록을 클로즈드 메모리 블록(closed memory block)으로 메모리 블록의 상태를 전환할 수 있다. 예를 들면, 블록관리부(138)는 불량 페이지를 하나라도 가지는 오픈 메모리 블록을 클로즈드 메모리 블록으로 메모리 블록의 상태를 전환할 수 있다.
뿐만 아니라, 블록관리부(138)는 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 프로그램 페이지(program page)를 리드할 수 있다. 또한, 블록관리부(138)는 프로그램 페이지 각각에 대응하는 프로그램 상태를 나타내는 문턱 전압 분포(이하, 프로그램 문턱 전압 분포)를 확인할 수 있다.
나아가, 블록관리부(138)는 프로그램 문턱 전압 분포에 기초하여 불량 페이지(bad page)를 판단할 수 있으며, 불량 페이지의 수를 카운트할 수 있다.
그리고, 블록관리부(138)는 불량 페이지의 수가 소정의 임계 값보다 크거나 같은 값을 가지는 타겟 오픈 메모리 블록을 클로즈드 메모리 블록(closed memory block)으로 메모리 블록의 상태를 전환할 수 있다. 예를 들면, 블록관리부(138)는 불량 페이지를 하나라도 가지는 오픈 메모리 블록을 클로즈드 메모리 블록으로 메모리 블록의 상태를 전환할 수 있다.
또한, 프로세서(134)는 블록관리부(138)에 의하여 상태가 전환된 타겟 클로즈드 메모리 블록에 대하여 가비지 컬렉션 동작을 수행하기 위하여 타겟 클로즈드 메모리 블록의 정보를 GC큐(140)에 큐잉할 수 있다. GC큐(140)는 FIFO구조를 가질 수 있다. 따라서, 프로세서(134)는 GC큐(140)에 큐잉된 순서에 맞추어 메모리 블록에 대한 가비지 컬렉션 동작을 수행할 수 있다.
다만, 프로세서(134)는 타겟 클로즈드 메모리 블록을 상대적으로 높은 우선순위를 갖도록 타겟 클로즈드 메모리 블록을 GC큐(140)에 큐잉할 수 있다. 예를 들면, 프로세서(134)는 타겟 클로즈드 메모리 블록에 대한 가비지 컬렉션 동작이 가장 먼저 수행되도록 타겟 클로즈드 메모리 블록의 정보를 GC큐(140)에 큐잉할 수 있다. 따라서, 프로세서(134)는 GC큐(140)에 이미 큐잉된 메모리 블록이 포함되어 있더라도, 타겟 클로즈드 메모리 블록에 대한 가비지 컬렉션 동작을 먼저 수행할 수 있다.
비록, 도 1은 본 발명의 일 실시 예에 따른 블록관리부(138) 및 GC큐(140)를 프로세서(134)와 별개의 구성요소로 도시한다. 하지만, 이와는 다르게 본 발명의 다른 실시 예에 따른 프로세서(134)는 블록관리부(148) 및 GC큐(140)를 포함할 수도 있다.
나아가, 도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛 및 파워관리부(Power Manager)를 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다.
ECC 유닛은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛은 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, 파워관리부는 메모리 시스템(110)의 전력, 즉 컨트롤러(130)에 포함된 구성 요소들의 전력을 제공 및 관리할 수 있으며, 메모리 장치(150)에 포함된 구성 요소들의 전력을 제공 및 관리할 수 있다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 싱글 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 싱글 레벨 셀 메모리 장치의 프로그램 상태 및 소거 상태를 나타내는 이상적인 문턱 전압 분포 그래프이다.
SLC 메모리 장치, 예를 들어 SLC 플래시 메모리의 싱글 메모리 셀에 1개의 비트를 프로그램 하면, 2개의 문턱 전압 분포들 중 어느 하나가 메모리 셀에 형성될 수 있다.
다수의 메모리 셀들 간의 미세한 전기적 특성의 차이로 인하여, 동일한 데이터가 프로그램된 메모리 셀들 각각의 문턱 전압들 각각은 일정한 범위의 문턱 전압 분포를 형성할 수 있다. 1비트 SLC의 경우, 도5에 도시된 바와 같이 1개의 프로그램 상태(state)의 문턱 전압의 분포(P)와 하나의 소거 상태의 문턱 전압 분포(E)가 형성될 수 있다. 도 5는 이상적인 분포도로 상태 분포가 하나도 겹치지 아니하고, 각 문턱 전압의 분포 별로 일정범위의 리드 전압 마진을 가질 수 있다.
비록 도면에 도시되진 아니하였으나, 상기와 동일한 원리로, TLC 비휘발성 메모리 장치, 예를 들어 TLC 플래시 메모리의 싱글 메모리 셀에 3개의 비트를 프로그램하면, 8 개의 문턱 전압 분포들 중 어느 하나가 메모리 셀에 형성될 수 있다.
3 비트 TLC의 경우, 7개의 프로그램 상태(state)의 문턱 전압의 분포와 하나의 소거 상태(state)의 문턱 전압 분포(E)가 형성될 수 있다.
이하에서는, 설명의 편의를 위하여, 메모리 장치(150)는 SLC 메모리 장치로 구동된다고 가정한다. 비록, 이하에서 싱글 레벨 셀 메모리 장치(150)만이 설명되고 있으나, 이는 일 실시 예일 뿐이며, 본 발명의 실시 예에 따른 메모리 시스템(110)은 멀티 레벨 셀(MLC), 트리플 레벨 셀(TLC) 등 다중 레벨 셀 메모리 장치에도 적용할 수 있다.
도 6은 싱글 레벨 셀 메모리 장치의 특성 열화로 인하여 변형될 수 있는 소거 상태를 나타내는 문턱 전압 분포 그래프이다. 이하에서는, 설명의 편의를 위하여, 특정 페이지에 대한 소거 동작 횟수가 '2K'일 때, 특정 문턱 전압에 의하여 리드되는 비트의 개수가 '40'보다 큰 값을 갖는 페이지는 불량 페이지라고 가정한다.
프로그램 디스터번스, 소거 디스터번스, 및/ 또는 백 패턴 디팬던시(back pattern dependency) 현상은 문턱 전압의 산포를 증가시킬 수 있다. 그 결과, 도 6의 (a)와 같이, 소거 문턱 전압의 분포가 오른쪽으로 이동될 수 있다.
도 6의 (a)를 참조하면, 프로세서(134)가 이상적인 소거 문턱 전압의 분포(점선)를 가지는 타겟 페이지를 제 1 문턱 전압(Vth1)로 리드하면, 'j'개의 비트를 리드할 수 있다. 반면에, 메모리 장치(150)의 특성 열화(예를 들면, 디스터번스)로 인하여 이상적인 분포보다 오른쪽으로 이동된 소거 문턱 전압의 분포(실선)를 가지는 타겟 페이지를 제 1 문턱 전압(Vth1)로 리드하면, 'k'개의 비트를 리드할 수 있다. 이때, 'k'는 'j'보다 큰 값을 가질 수 있다. 만약, 'k'가 소정의 임계 값보다 크거나 같은 경우, 블록관리부(138)는 소거 문턱 전압의 분포(실선)가 정상 분포 내에 위치하지 아니한 것으로 판단할 수 있다. 즉, 'k'가 소정의 임계 값보다 크거나 같은 경우, 블록관리부(138)는 상기 페이지를 불량 페이지로 판단할 수 있다.
예를 들면, 상기 타겟 페이지에 대한 소거 동작 횟수가 '2K'이고, 'k'가 '40'보다 큰 값을 갖는다면, 블록관리부(138)는 메모리 장치(150)의 특성 열화로 인하여 상기 타겟 페이지를 불량 페이지로 판단할 수 있다.
또한, 시간이 지남에 따라, 플로팅 게이트(floating gate) 혹은 터널 산화물(tunnel oxide)에 포획(trap)된 전자들이 방출되는 차지 로스(charge loss)가 메모리 장치(150)에서 발생될 수 있다. 또한, 프로그램 및 소거를 반복하면서 터널 산화물이 열화 되어 차지 로스가 더욱 증가될 수 있다. 차지 로스는 문턱 전압을 감소시킬 수 있다. 그 결과, 소거 문턱 전압의 분포가 도 6의 (b)와 같이 왼쪽으로 이동될 수 있다.
도 6의 (b)를 참조하면, 프로세서(134)가 이상적인 소거 문턱 전압의 분포(점선)를 가지는 타겟 페이지를 제 2 문턱 전압(Vth2)로 리드하면, 'p'개의 비트를 리드할 수 있다. 반면에, 메모리 장치(150)의 특성 열화(예를 들면, 차지 로스)로 인하여 이상적인 분포보다 왼쪽으로 이동된 소거 문턱 전압의 분포(실선)를 가지는 타겟 페이지를 제 2 문턱 전압(Vth2)로 리드하면, 'q'개의 비트를 리드할 수 있다. 이때, 'q'는 'p'보다 큰 값을 가질 수 있다. 만약, 'q'가 소정의 임계 값보다 크거나 같은 경우, 블록관리부(138)는 소거 문턱 전압의 분포(실선)가 정상 분포 내에 위치하지 아니한 것으로 판단할 수 있다. 즉, 'q'가 소정의 임계 값보다 크거나 같은 경우, 블록관리부(138)는 상기 페이지를 불량 페이지로 판단할 수 있다.
예를 들면, 상기 타겟 페이지에 대한 소거 동작 횟수가 '2K'이고, 'q'가 '40'보다 큰 값을 갖는다면, 블록관리부(138)는 메모리 장치(150)의 특성 열화로 인하여 상기 타겟 페이지를 불량 페이지로 판단할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 개념도이다. 이하에서는, 설명의 편의를 위하여, 프로세서(134)는 불량 페이지를 단 한 개라도 포함하는 오픈 메모리 블록을 클로즈드 메모리 블록으로 전환한다고 가정한다. 나아가, 제 1 메모리 블록(710)에 포함된 제 3 페이지(P3) 및 제 4 페이지(P4)가 불량 페이지라고 가정한다. 그리고, 실제로 메모리 장치(150)에는 복수의 메모리 블록을 포함하고 있으나, 도 7a 및 도 7b에서는 하나의 메모리 블록으로 본 발명이 설명된다.
먼저, 도 7a를 참조하면, 메모리 시스템(110)이 파워-온되면, 프로세서(134)는 메모리 장치(150)에 저장된 부트 코드(boot code)를 로드하여 부팅 동작을 수행할 수 있다.
그리고, 프로세서(134)는 부팅 동작에 포함되는 오픈 메모리 블록을 검색하는 동작을 수행하기 위하여 블록관리부(138)를 제어할 수 있다. 블록관리부(138)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색할 수 있다. 그리고, 블록관리부(138)는 오픈된 제 1 메모리 블록(710)을 검색할 수 있다.
블록관리부(138)는 오픈된 제 1 메모리 블록(710)에 포함된 복수의 소거 페이지들(P3 내지 Pn)을 각각 리드할 수 있다. 그리고, 블록관리부(138)는 오픈된 제 1 메모리 블록(710)에 포함된 복수의 소거 페이지들(P3 내지 Pn) 각각에 대응하는 소거 문턱 전압 분포를 확인할 수 있다.
그리고, 블록관리부(138)는 도 6에서 설명된 방법으로, 소거 문턱 전압 분포가 정상 분포 내에 위치하지 아니하는 제 3 페이지(P3) 및 제 4 페이지(P4)를 불량 페이지로 판단할 수 있다. 블록관리부(138)는 오픈된 제 1 메모리 블록(710)에 포함된 불량 페이지의 개수를 '2'개로 카운트할 수 있다.
앞서 가정한 바와 같이, 오픈된 제 1 메모리 블록(710)에 포함된 불량 페이지의 개수가 '1'보다 큰 값을 갖기 때문에, 블록관리부(138)는 오픈된 제 1 메모리 블록(710)을 클로즈드 제 1 메모리 블록(730)으로 전환할 수 있다. 오픈된 제 1 메모리 블록(710)에 제 3 페이지(P3) 내지 제 n 페이지(Pn)가 소거 페이지이기 때문에, 프로세서(134)는 데이터를 오픈된 제 1 메모리 블록(710)에 프로그램할 수 있다. 하지만, 오픈된 제 1 메모리 블록(710)은 불량 페이지를 포함하고 있으므로, 프로세서(134)는 데이터의 안정성을 위하여 미리 클로즈드 제 1 메모리 블록(730)으로 전환하도록 블록관리부(138)를 제어할 수 있다.
나아가, 도 7b를 참조하면, 프로세서(134)는 GC큐(140_1)에 큐잉된 복수의 메모리 블록들 각각의 정보(예를 들면, 주소 정보)에 기초하여 가비지 컬렉션 동작을 수행할 수 있다.
다만, 도 7a에서 설명된 바와 같이, 부팅 동작을 수행하는 도중에 데이터의 안정성을 위하여 클로즈드 메모리 블록이 발생된 경우, 프로세서(134)는 클로즈드 제 1 메모리 블록(730)의 정보를 GC큐(140_3)에 큐잉할 수 있다. 특히, 프로세서(134)는 클로즈드 제 1 메모리 블록(730)에 대한 가비지 컬렉션 동작을 우선하여 처리하기 위하여 제 1 메모리 블록(730)의 정보를 GC큐(140_3)에 최우선으로 큐잉할 수 있다.
그리고, 프로세서(134)는 GC큐(140_3)에 큐잉된 클로즈드 제 1 메모리 블록(730)의 정보에 기초하여 가비지 컬렉션 동작을 수행할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 흐름도이다.
특히, 도 8a는 도 7a에서 설명된 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작의 과정을 나타낸 흐름도이다. 그리고, 도 8b는 도 7b에서 설명된 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작의 과정을 나타낸 흐름도이다.
먼저, 도 8a를 참조하면, 단계 S801에서, 메모리 시스템(110)이 파워-온되면, 프로세서(134)는 메모리 장치(150)로부터 부트코드를 로드하여 부팅동작을 수행할 수 있다.
이때, 단계 S803에서, 프로세서(134)의 제어에 의하여, 블록관리부(138)는 메모리 장치(150)에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색할 수 있다.
단계 S805에서, 블록관리부(138)는 검색된 타겟 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드할 수 있다.
단계 S807에서, 블록관리부(138)는 타겟 오픈 메모리 블록에 포함된 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인할 수 있다.
그리고, 단계 S809에서, 블록관리부(138)는 소거 문턱 전압 분포가 정상 분포 내에 위치하지 아니하는 불량 페이지의 수를 카운트할 수 있다.
나아가, 단계 S811에서, 블록관리부(138)는 불량 페이지의 수를 사전 설정된 제 1 임계 값과 비교할 수 있다.
만약, 불량 페이지의 수가 사전 설정된 제 1 임계 값보다 작다면(단계 S811에서 'No'), 단계 S813에서, 블록관리부(138)는 타겟 오픈 메모리 블록을 오픈 메모리 블록 상태로 유지할 수 있다.
반면에, 불량 페이지의 수가 사전 설정된 제 1 임계 값보다 크거나 같다면(단계 S811에서, 'Yes'), 단계 S815에서, 블록관리부(138)는 타겟 오픈 메모리 블록을 클로즈드 메모리 블록 상태로 전환할 수 있다.
이어서, 도 8b를 참조하면, 단계 S821에서, 프로세서(134)는 도 8a에 도시된 단계 S815에서 클로즈드 메모리 블록 상태로 전환된 타겟 클로즈드 메모리 블록의 정보(예를 들면, 주소정보)을 GC큐(140)에 큐잉할 수 있다. 특히, 프로세서(134)는 높은 우선순위(High priority)를 갖도록 GC큐(140)에 타겟 클로즈드 메모리 블록의 정보를 큐잉할 수 있다.
그리고, 단계 S823에서, 프로세서(134)는 GC큐(140)에 큐잉된 순서에 맞추어 가비지 컬렉션 동작을 수행할 수 있다. 만약, 타겟 클로즈드 메모리 블록의 정보가 GC큐(140)에 최우선적으로 큐잉되었다면, 프로세서(134)는 제일 먼저 타겟 클로즈드 메모리 블록에 대한 가비지 컬렉션 동작을 수행할 수 있다.
도 9는 싱글 레벨 셀 비휘발성 메모리 장치의 특성 열화로 인하여 변형될 수 있는 프로그램 상태를 나타내는 문턱 전압 분포 그래프이다. 이하에서는, 설명의 편의를 위하여, 데이터가 프로그램된 페이지에 대하여 특정 문턱 전압을 활용하여 리드되는 비트의 개수가 소정의 임계 값보다 작은 값을 갖는 페이지는 불량 페이지라고 가정한다. 상기 소정의 임계 값은 설계자에 의하여 설정될 수 있다.
도 6에서 설명된 바와 동일하게, 프로그램 디스터번스, 소거 디스터번스, 및/ 또는 백 패턴 디팬던시(back pattern dependency) 현상은 문턱 전압의 산포를 증가시킬 수 있다. 그 결과, 도 9의 (a)와 같이, 프로그램 문턱 전압의 분포가 오른쪽으로 이동될 수 있다.
도 9의 (a)를 참조하면, 프로세서(134)가 이상적인 프로그램 문턱 전압의 분포(점선)를 가지는 타겟 페이지를 제 3 문턱 전압(Vth3)로 리드하면, 'x'개의 비트를 리드할 수 있다. 반면에, 메모리 장치(150)의 특성 열화(예를 들면, 디스터번스)로 인하여 이상적인 분포보다 오른쪽으로 이동된 프로그램 문턱 전압의 분포(실선)를 가지는 타겟 페이지를 제 3 문턱 전압(Vth3)로 리드하면, 'y'개의 비트를 리드할 수 있다. 이때, 'x'는 'y'보다 큰 값을 가질 수 있다. 만약, 'y'가 소정의 임계 값보다 작은 경우, 블록관리부(138)는 프로그램 문턱 전압의 분포(실선)가 정상 분포 내에 위치하지 아니한 것으로 판단할 수 있다. 즉, 'y'가 소정의 임계 값보다 작은 경우, 블록관리부(138)는 상기 페이지를 불량 페이지로 판단할 수 있다.
또한, 도 6에서 설명된 바와 같이, 차지 로스는 문턱 전압을 감소시킬 수 있다. 그 결과, 프로그램 문턱 전압의 분포가 도 9의 (b)와 같이 왼쪽으로 이동될 수 있다.
도 9의 (b)를 참조하면, 프로세서(134)가 이상적인 프로그램 문턱 전압의 분포(점선)를 가지는 타겟 페이지를 제 4 문턱 전압(Vth4)로 리드하면, 'w'개의 비트를 리드할 수 있다. 반면에, 메모리 장치(150)의 특성 열화(예를 들면, 차지 로스)로 인하여 이상적인 분포보다 왼쪽으로 이동된 프로그램 문턱 전압의 분포(실선)를 가지는 타겟 페이지를 제 4 문턱 전압(Vth4)로 리드하면, 'z'개의 비트를 리드할 수 있다. 이때, 'w'는 'z'보다 큰 값을 가질 수 있다. 만약, 'z'가 소정의 임계 값보다 작은 경우, 블록관리부(138)는 프로그램 문턱 전압의 분포(실선)가 정상 분포 내에 위치하지 아니한 것으로 판단할 수 있다. 즉, 'z'가 소정의 임계 값보다 작은 경우, 블록관리부(138)는 상기 페이지를 불량 페이지로 판단할 수 있다.
도 10a 및 도 10b는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타내는 개념도이다. 이하에서는, 설명의 편의를 위하여, 프로세서(134)는 불량 페이지를 단 한 개라도 포함하는 오픈 메모리 블록을 클로즈드 메모리 블록으로 전환한다고 가정한다. 나아가, 제 2 메모리 블록(1010)에 포함된 제 2 페이지(P2) 및 제 3 페이지(P3)가 불량 페이지라고 가정한다. 그리고, 실제로 메모리 장치(150)에는 복수의 메모리 블록을 포함하고 있으나, 도 10a 및 도 10b에서는 하나의 메모리 블록으로 본 발명이 설명된다.
먼저, 도 10a를 참조하면, 메모리 시스템(110)이 파워-온되면, 프로세서(134)는 메모리 장치(150)에 저장된 부트 코드(boot code)를 로드하여 부팅 동작을 수행할 수 있다.
그리고, 프로세서(134)는 부팅 동작에 포함되는 오픈 메모리 블록을 검색하는 동작을 수행하기 위하여 블록관리부(138)를 제어할 수 있다. 블록관리부(138)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색할 수 있다. 그리고, 블록관리부(138)는 오픈된 제 2 메모리 블록(1010)을 검색할 수 있다.
블록관리부(138)는 오픈된 제 2 메모리 블록(710)에 포함된 복수의 소거 페이지들(P4 내지 Pn)을 각각 리드하는 것과는 별개로, 복수의 프로그램 페이지(P1 내지 P3)를 리드할 수 있다. 그리고, 블록관리부(138)는 오픈된 제 2 메모리 블록(1010)에 포함된 복수의 프로그램 페이지들(P1 내지 P3) 각각에 대응하는 프로그램 문턱 전압 분포를 확인할 수 있다.
그리고, 블록관리부(138)는 도 9에서 설명된 방법으로, 프로그램 문턱 전압 분포가 정상 분포 내에 위치하지 아니하는 제 2 페이지(P2) 및 제 3 페이지(P3)를 불량 페이지로 판단할 수 있다. 블록관리부(138)는 오픈된 제 2 메모리 블록(1010)에 포함된 불량 페이지의 개수를 '2'개로 카운트할 수 있다.
앞서 가정한 바와 같이, 오픈된 제 2 메모리 블록(1010)에 포함된 불량 페이지의 개수가 '1'보다 큰 값을 갖기 때문에, 블록관리부(138)는 오픈된 제 2 메모리 블록(1010)을 클로즈드 제 2 메모리 블록(1030)으로 전환할 수 있다. 오픈된 제 2 메모리 블록(1010)에 제 4 페이지(P4) 내지 제 n 페이지(Pn)가 소거 페이지이기 때문에, 프로세서(134)는 데이터를 오픈된 제 2 메모리 블록(1010)에 프로그램할 수 있다. 하지만, 오픈된 제 2 메모리 블록(1010)은 불량 페이지를 포함하고 있으므로, 프로세서(134)는 데이터의 안정성을 위하여 미리 클로즈드 제 2 메모리 블록(1030)으로 전환하도록 블록관리부(138)를 제어할 수 있다.
나아가, 도 10b를 참조하면, 프로세서(134)는 GC큐(140_5)에 큐잉된 복수의 메모리 블록들 각각의 정보(예를 들면, 주소 정보)에 기초하여 가비지 컬렉션 동작을 수행할 수 있다.
다만, 도 10a에서 설명된 바와 같이, 부팅 동작을 수행하는 도중에 데이터의 안정성을 위하여 클로즈드 메모리 블록이 발생된 경우, 프로세서(134)는 클로즈드 제 2 메모리 블록(1030)의 정보를 GC큐(140_7)에 큐잉할 수 있다. 특히, 프로세서(134)는 클로즈드 제 2 메모리 블록(1030)에 대한 가비지 컬렉션 동작을 우선하여 처리하기 위하여 제 2 메모리 블록(1030)의 정보를 GC큐(140_7)에 최우선으로 큐잉할 수 있다.
그리고, 프로세서(134)는 GC큐(140_7)에 큐잉된 클로즈드 제 2 메모리 블록(1030)의 정보에 기초하여 가비지 컬렉션 동작을 수행할 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 흐름도이다.
특히, 도 11a는 도 10a에서 설명된 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작의 과정을 나타낸 흐름도이다. 그리고, 도 11b는 도 10b에서 설명된 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작의 과정을 나타낸 흐름도이다.
먼저, 도 11a를 참조하면, 단계 S1101에서, 메모리 시스템(110)이 파워-온되면, 프로세서(134)는 메모리 장치(150)로부터 부트코드를 로드하여 부팅동작을 수행할 수 있다.
이때, 단계 S1103에서, 프로세서(134)의 제어에 의하여, 블록관리부(138)는 메모리 장치(150)에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색할 수 있다.
단계 S1105에서, 블록관리부(138)는 검색된 타겟 오픈 메모리 블록에 포함된 적어도 하나 이상의 프로그램 페이지를 리드할 수 있다.
단계 S1107에서, 블록관리부(138)는 타겟 오픈 메모리 블록에 포함된 프로그램 페이지 각각에 대응하는 프로그램 문턱 전압 분포를 확인할 수 있다.
그리고, 단계 S1109에서, 블록관리부(138)는 프로그램 문턱 전압 분포가 정상 분포 내에 위치하지 아니하는 불량 페이지의 수를 카운트할 수 있다.
나아가, 단계 S1111에서, 블록관리부(138)는 불량 페이지의 수를 사전 설정된 제 2 임계 값과 비교할 수 있다.
만약, 불량 페이지의 수가 사전 설정된 제 2 임계 값보다 작다면(단계 S1111에서 'No'), 단계 S1113에서, 블록관리부(138)는 타겟 오픈 메모리 블록을 오픈 메모리 블록 상태로 유지할 수 있다.
반면에, 불량 페이지의 수가 사전 설정된 제 2 임계 값보다 크거나 같다면(단계 S1111에서, 'Yes'), 단계 S1115에서, 블록관리부(138)는 타겟 오픈 메모리 블록을 클로즈드 메모리 블록 상태로 전환할 수 있다.
이어서, 도 11b를 참조하면, 단계 S1121에서, 프로세서(134)는 도 11a에 도시된 단계 S1115에서 클로즈드 메모리 블록 상태로 전환된 타겟 클로즈드 메모리 블록의 정보(예를 들면, 주소정보)을 GC큐(140)에 큐잉할 수 있다. 특히, 프로세서(134)는 높은 우선순위(High priority)를 갖도록 GC큐(140)에 타겟 클로즈드 메모리 블록의 정보를 큐잉할 수 있다.
그리고, 단계 S1123에서, 프로세서(134)는 GC큐(140)에 큐잉된 순서에 맞추어 가비지 컬렉션 동작을 수행할 수 있다. 만약, 타겟 클로즈드 메모리 블록의 정보가 GC큐(140)에 최우선적으로 큐잉되었다면, 프로세서(134)는 제일 먼저 타겟 클로즈드 메모리 블록에 대한 가비지 컬렉션 동작을 수행할 수 있다.
이와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)은 부팅 동작 중에 수행되는 오픈 메모리 블록의 프로그램 페이지 혹은 소거 페이지에 대한 리드 동작을 활용하여 메모리 장치(150)의 특성 열화(예를 들면, 디스터번스, 차지 로스)를 별도의 추가 동작없이 확인할 수 있으며, 특성 열화가 진행된 메모리 블록에 대해서 가비지 컬렉션 동작을 수행함으로써, 데이터의 신뢰성을 향상시킬 수 있다.
그러면 이하에서는, 도 12 내지 도 20을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 10에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 12를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 13을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 13에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 14은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 14을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 15를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 16 내지 도 19은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16 내지 도 19은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 16 내지 도 19을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 13 내지 도 15에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 12에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 19은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 20을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 14 내지 도 19에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 장치와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작방법에 있어서,
    부팅 동작을 수행할 때, 상기 메모리 장치에 포함된 적어도 하나 이상의 오픈 메모리 블록을 검색하는 단계;
    상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하는 단계;
    상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하는 단계;
    상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하는 단계; 및
    상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 제 1 오픈 메모리 블록을 제 1 클로즈드 메모리 블록으로 전환하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  2. 제 1 항에 있어서,
    상기 제 1 클로즈드 메모리 블록의 정보를 GC큐에 큐잉하는 단계; 및
    상기 GC큐에 큐잉된 순서에 맞추어 상기 제 1 클로즈드 메모리 블록에 대하여 가비지 컬렉션 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  3. 제 2 항에 있어서,
    상기 큐잉하는 단계는
    상기 제 1 클로즈드 메모리 블록이 우선적으로 처리될 수 있도록 상기 GC큐에 상기 제 1 클로즈드 메모리 블록의 정보를 큐잉하는
    메모리 시스템의 동작방법.
  4. 제 1 항에 있어서,
    상기 제 1 불량 페이지가 상기 소정의 제 1 임계 값보다 작은 경우, 상기 제 1 오픈 메모리 블록을 오픈 메모리 블록 상태로 유지하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  5. 제 1 항에 있어서,
    상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 프로그램 페이지를 리드하는 단계;
    상기 프로그램 페이지 각각에 대응하는 프로그램 문턱 전압 분포를 확인하는 단계;
    상기 프로그램 문턱 전압 분포에 기초하여 제 2 불량 페이지의 수를 카운트하는 단계; 및
    상기 제 2 불량 페이지의 수가 소정의 제 2 임계 값보다 크거나 같은 경우, 상기 제 2 불량 페이지가 포함된 제 2 오픈 메모리 블록을 제 2 클로즈드 메모리 블록으로 전환하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  6. 제 5 항에 있어서,
    상기 제 2 클로즈드 메모리 블록을 GC큐에 큐잉하는 단계; 및
    상기 GC큐에 큐잉된 순서에 맞추어 상기 제 2 클로즈드 메모리 블록에 대하여 가비지 컬렉션 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  7. 제 6 항에 있어서,
    상기 큐잉하는 단계는
    상기 제 2 클로즈드 메모리 블록이 우선적으로 처리될 수 있도록 상기 GC큐에 상기 제 2 클로즈드 메모리 블록의 정보를 큐잉하는
    메모리 시스템의 동작방법.
  8. 제 5 항에 있어서,
    상기 제 2 불량 페이지가 상기 소정의 제 2 임계 값보다 작은 경우, 상기 제 2 오픈 메모리 블록을 오픈 메모리 블록 상태로 유지하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  9. 제 1 항에 있어서,
    상기 제 1 불량 페이지를 카운트하는 단계는
    소정의 전압으로 상기 소거 페이지를 리드할 때, 리드된 메모리 셀의 수가 소정의 제 1 비트수보다 많이 리드 되는 경우, 상기 소거 페이지를 상기 제 1 불량 페이지로 판단하여, 상기 제 1 불량 페이지를 카운트하는
    메모리 시스템의 동작방법.
  10. 제 5 항에 있어서,
    상기 제 2 불량 페이지를 카운트하는 단계는
    소정의 전압으로 상기 프로그램 페이지를 리드할 때, 리드된 메모리 셀의 수가 소정의 제 2 비트수보다 적게 리드 되는 경우, 상기 프로그램 페이지를 상기 제 2 불량 페이지로 판단하여, 상기 제 2 불량 페이지를 카운트하는
    메모리 시스템의 동작방법.
  11. 메모리 시스템에 있어서,
    적어도 하나 이상의 오픈 메모리 블록을 포함하는 메모리 장치; 및
    부팅 동작을 수행할 때, 상기 오픈 메모리 블록을 검색하고, 상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하며, 상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하고, 상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하며, 상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 제 1 오픈 메모리 블록을 제 1 클로즈드 메모리 블록으로 전환하는 컨트롤러
    를 포함하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 컨트롤러는
    부팅 동작을 수행할 때, 상기 오픈 메모리 블록을 검색하고, 상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 소거 페이지를 리드하며, 상기 소거 페이지 각각에 대응하는 소거 문턱 전압 분포를 확인하고, 상기 소거 문턱 전압 분포에 기초하여 제 1 불량 페이지의 수를 카운트하며, 상기 제 1 불량 페이지의 수가 소정의 제 1 임계 값보다 크거나 같은 경우, 상기 제 1 불량 페이지가 포함된 상기 제 1 오픈 메모리 블록을 상기 제 1 클로즈드 메모리 블록으로 전환하는 블록관리부; 및
    상기 블록관리부를 제어하는 프로세서
    를 포함하는 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 컨트롤러는
    가비지 컬렉션 동작이 수행될 메모리 블록의 정보가 큐잉된 GC큐
    를 더 포함하며,
    상기 프로세서는
    상기 제 1 클로즈드 메모리 블록의 정보를 상기 GC큐에 큐잉하고, 상기 GC큐에 큐잉된 순서에 맞추어 상기 제 1 클로즈드 메모리 블록에 대하여 상기 가비지 컬렉션 동작을 수행하는
    메모리 시스템.
  14. 제 13 항에 있어서,
    상기 프로세서는
    상기 제 1 클로즈드 메모리 블록이 우선적으로 처리될 수 있도록 상기 GC큐에 상기 제 1 클로즈드 메모리 블록의 정보를 큐잉하는
    메모리 시스템.
  15. 제 11 항에 있어서,
    상기 컨트롤러는
    상기 제 1 불량 페이지가 상기 소정의 제 1 임계 값보다 작은 경우, 상기 제 1 오픈 메모리 블록을 오픈 메모리 블록 상태로 유지하는
    메모리 시스템.
  16. 제 12 항에 있어서,
    상기 블록관리부는
    상기 검색된 오픈 메모리 블록에 포함된 적어도 하나 이상의 프로그램 페이지를 리드하고, 상기 프로그램 페이지 각각에 대응하는 프로그램 문턱 전압 분포를 확인하며, 상기 프로그램 문턱 전압 분포에 기초하여 제 2 불량 페이지의 수를 카운트하고, 상기 제 2 불량 페이지의 수가 소정의 제 2 임계 값보다 크거나 같은 경우, 상기 제 2 불량 페이지가 포함된 제 2 오픈 메모리 블록을 제 2 클로즈드 메모리 블록으로 전환하는
    메모리 시스템.
  17. 제 16 항에 있어서,
    상기 프로세서는
    상기 제 2 클로즈드 메모리 블록의 정보를 상기 GC큐에 큐잉하고, 상기 GC큐에 큐잉된 순서에 맞추어 상기 제 2 클로즈드 메모리 블록에 대하여 상기 가비지 컬렉션 동작을 수행하는
    메모리 시스템.
  18. 제 17 항에 있어서,
    상기 프로세서는
    상기 제 2 클로즈드 메모리 블록이 우선적으로 처리될 수 있도록 상기 GC큐에 상기 제 2 클로즈드 메모리 블록의 정보를 큐잉하는
    메모리 시스템.
  19. 제 11 항에 있어서,
    상기 블록관리부는
    소정의 전압으로 상기 소거 페이지를 리드할 때, 리드된 메모리 셀의 수가 소정의 제 1 비트수보다 크거나 같게 리드 되는 경우, 상기 소거 페이지를 상기 제1 불량 페이지로 판단하여, 상기 제 1 불량 페이지를 카운트하는
    메모리 시스템.
  20. 제 16 항에 있어서,
    상기 블록관리부는
    소정의 전압으로 상기 프로그램 페이지를 리드할 때, 리드된 메모리 셀의 수가 소정의 제 2 비트수보다 적게 리드 되는 경우, 상기 프로그램 페이지를 상기 제 2 불량 페이지로 판단하여, 상기 제 2 불량 페이지를 카운트하는
    메모리 시스템.

KR1020180147008A 2018-11-26 2018-11-26 메모리 시스템 및 그것의 동작방법 KR102654308B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180147008A KR102654308B1 (ko) 2018-11-26 2018-11-26 메모리 시스템 및 그것의 동작방법
US16/596,217 US10983864B2 (en) 2018-11-26 2019-10-08 Memory system and operating method thereof
DE102019129168.2A DE102019129168A1 (de) 2018-11-26 2019-10-29 Speichersystem und betriebsverfahren dafür
CN201911148798.3A CN111221471B (zh) 2018-11-26 2019-11-21 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147008A KR102654308B1 (ko) 2018-11-26 2018-11-26 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20200061563A true KR20200061563A (ko) 2020-06-03
KR102654308B1 KR102654308B1 (ko) 2024-04-04

Family

ID=70545911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147008A KR102654308B1 (ko) 2018-11-26 2018-11-26 메모리 시스템 및 그것의 동작방법

Country Status (4)

Country Link
US (1) US10983864B2 (ko)
KR (1) KR102654308B1 (ko)
CN (1) CN111221471B (ko)
DE (1) DE102019129168A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004629A (ko) * 2019-07-05 2021-01-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11467744B2 (en) * 2020-05-27 2022-10-11 Western Digital Technologies, Inc. System to identify aggressor blocks causing back to back erase failure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192240A (ja) * 2010-03-17 2011-09-29 Sony Corp 記憶装置および記憶システム
KR20130013574A (ko) * 2011-07-28 2013-02-06 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR20140058738A (ko) * 2012-11-05 2014-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory
KR20170111375A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20180065423A (ko) * 2016-12-07 2018-06-18 삼성전자주식회사 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725565B2 (ja) * 1993-10-08 1998-03-11 日本電気株式会社 仮想接地型フラッシュメモリの消去ベリファイ方法と仮想接地型フラッシュメモリ
KR20130078973A (ko) * 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
WO2014137928A2 (en) 2013-03-04 2014-09-12 Sandisk Technologies Inc. Dynamic erase depth for improved endurance of non-volatile memory
US9153331B2 (en) * 2013-03-13 2015-10-06 Sandisk Technologies Inc. Tracking cell erase counts of non-volatile memory
US9129689B2 (en) * 2013-03-13 2015-09-08 Sandisk Technologies Inc. Tracking erase pulses for non-volatile memory
KR102083547B1 (ko) * 2013-04-12 2020-03-02 삼성전자주식회사 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
KR102272228B1 (ko) 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102231441B1 (ko) * 2014-12-17 2021-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102653401B1 (ko) * 2016-07-18 2024-04-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
TWI653538B (zh) * 2017-11-13 2019-03-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
KR20200044461A (ko) * 2018-10-19 2020-04-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192240A (ja) * 2010-03-17 2011-09-29 Sony Corp 記憶装置および記憶システム
KR20130013574A (ko) * 2011-07-28 2013-02-06 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR20140058738A (ko) * 2012-11-05 2014-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory
KR20170111375A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20180065423A (ko) * 2016-12-07 2018-06-18 삼성전자주식회사 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Also Published As

Publication number Publication date
CN111221471B (zh) 2023-08-08
DE102019129168A1 (de) 2020-05-28
US10983864B2 (en) 2021-04-20
US20200167232A1 (en) 2020-05-28
CN111221471A (zh) 2020-06-02
KR102654308B1 (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200018060A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200010934A (ko) 메모리 시스템 및 그것의 동작방법
KR102612891B1 (ko) 메모리 장치, 그것의 동작방법 및 메모리 시스템
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR20200044460A (ko) 메모리 시스템 및 그것의 동작방법
KR20200035630A (ko) 메모리 시스템 및 그것의 동작방법
KR20190078133A (ko) 컨트롤러 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102660399B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200052150A (ko) 메모리 시스템 및 그것의 동작방법
KR20200046495A (ko) 메모리 시스템 및 그것의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right