KR20200044460A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200044460A
KR20200044460A KR1020180125257A KR20180125257A KR20200044460A KR 20200044460 A KR20200044460 A KR 20200044460A KR 1020180125257 A KR1020180125257 A KR 1020180125257A KR 20180125257 A KR20180125257 A KR 20180125257A KR 20200044460 A KR20200044460 A KR 20200044460A
Authority
KR
South Korea
Prior art keywords
open
open block
memory
block
blk
Prior art date
Application number
KR1020180125257A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180125257A priority Critical patent/KR20200044460A/ko
Priority to US16/408,735 priority patent/US20200125292A1/en
Priority to CN201910729483.1A priority patent/CN111078583A/zh
Publication of KR20200044460A publication Critical patent/KR20200044460A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 복수의 다이들을 포함하는 메모리 장치; 및 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는 아이들 다이 검출동작; 후속 오픈 블록을 포함하는 다이가 상기 검출된 아이들 다이인 경우 상기 후속 오픈 블록에 대해 이레이즈 동작을 수행하는 후속 오픈 블록 이레이즈 동작; 및 상기 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 후속 오픈 블록을 새로운 오픈 블록으로 검출하여 상기 새로운 오픈 블록에 대해 프로그램 동작을 수행하는 오픈 블록 프로그램 동작을 수행하는 컨트롤러를 포함하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 효율적으로 프로그램 동작을 수행하기 위한 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 오픈 블록에 대한 프로그램 동작 수행 중 후속 오픈 블록에 대해 이레이즈 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템에 있어서, 복수의 다이들을 포함하는 메모리 장치; 및 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는 아이들 다이 검출동작; 후속 오픈 블록을 포함하는 다이가 상기 검출된 아이들 다이인 경우 상기 후속 오픈 블록에 대해 이레이즈 동작을 수행하는 후속 오픈 블록 이레이즈 동작; 및 상기 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 후속 오픈 블록을 새로운 오픈 블록으로 검출하여 상기 새로운 오픈 블록에 대해 프로그램 동작을 수행하는 오픈 블록 프로그램 동작을 수행하는 컨트롤러를 포함하는 메모리 시스템이 제시된다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는 아이들 다이 검출단계; 후속 오픈 블록을 포함하는 다이가 상기 검출된 아이들 다이인 경우 상기 후속 오픈 블록에 대해 이레이즈 동작을 수행하는 후속 오픈 블록 이레이즈 단계; 및 상기 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 후속 오픈 블록을 새로운 오픈 블록으로 검출하여 상기 새로운 오픈 블록에 대해 프로그램 동작을 수행하는 오픈 블록 프로그램 단계를 포함하는 메모리 시스템의 동작방법이 제시된다.
본 발명의 실시 예에 따른 메모리 시스템은 오픈 블록에 대한 프로그램 동작 수행 중 후속 오픈 블록에 대한 이레이즈 동작을 미리 수행함으로써 프로그램 시간을 단축할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리 블록의 개념을 설명하기 위해 도시한 도면이다.
도 3은 오픈 블록의 개념을 설명하기 위한 도면이다.
도 4는 종래 기술에 따른 프로그램 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
도 6은 후속 오픈 블록에 대한 이레이즈 동작의 세부 단계를 나타내는 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 후속 오픈 블록의 이레이즈 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
도 9는 이레이즈 관리부의 세부 구성을 나타내는 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 13 내지 도 21은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 10 내지 도 12에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다. 도 8에서 후술하는 바와 같이, 상기 컨트롤러(130)는 오픈블록 관리부(802) 및 이레이즈 관리부(804)를 더 포함할 수 있다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
도 2는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리 블록의 개념을 설명하기 위해 도시한 도면이다.
도 2를 참조하면, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)의 구성요소 중 메모리 장치(150)에 포함된 구성요소가 구체적으로 도시된 것을 알 수 있다.
메모리 장치(150)는, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.
또한, 메모리 장치(150)는, 제0 채널(CH0)을 통해 데이터를 입/출력할 수 있는 첫 번째 메모리 다이(DIE0)과 제1 채널(CH1)을 통해 데이터를 입/출력할 수 있는 두 번째 메모리 다이(DIE1)을 포함한다. 이때, 제0 채널(CH0)과 제1 채널(CH1)은, 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있다.
또한, 첫 번째 메모리 다이(DIE0)는, 제0 채널(CH0)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY0, WAY1)들에 각각 대응하는 다수의 플래인(PLANE00, PLANE01)들을 포함한다.
또한, 두 번째 메모리 다이(DIE1)는, 제1 채널(CH1)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY2, WAY3)들에 각각 대응하는 다수의 플래인(PLANE10, PLANE11)들을 포함한다.
또한, 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N)을 포함한다.
또한, 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N)을 포함한다.
또한, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)중 예정된 개수의 메모리 블록(BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N)을 포함한다.
또한, 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.
이와 같이. 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)은, 같은 경로 또는 같은 채널을 사용하는 것과 같은 '물리적인 위치'에 따라 구분될 수 있다.
참고로, 도 2에서는 메모리 장치(150)에 2개의 메모리 다이(DIE0, DIE1)가 포함되고, 각각의 메모리 다이(DIE0, DIE1)마다 2개의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)이 포함되며, 각각의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)마다 예정된 개수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N / BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N / BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N / BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)이 포함되는 것으로 예시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이다. 실제로는, 설계자의 선택에 따라 메모리 장치(150)에 2개보다 더 많거나 더 적은 개수의 메모리 다이가 포함될 수 있고, 각각의 메모리 다이에도 2개보다 더 많거나 더 적은 개수의 플래인이 포함될 수 있다. 물론, 각각의 플래인에 포함되는 메모리 블록의 개수인 '예정된 개수'도 설계자의 선택에 따라 얼마든지 조정가능하다.
한편, 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 다수의 메모리 다이(DIE0, DIE1) 또는 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)과 같은 '물리적인 위치'로 구분하는 방식과는 별개로 컨트롤러(130)는, 다수의 메모리 블록들 중 동시에 선택되어 동작하는 것을 기준으로 구분하는 방식을 사용할 수 있다. 즉, 컨트롤러(130)는, '물리적인 위치'의 구분방식을 통해 서로 다른 다이 또는 서로 다른 플래인으로 구분되었던 다수의 메모리 블록들을 동시에 선택 가능한 블록들끼리 그룹화하여 슈퍼 메모리 블록(super memory block)들로 구분하여 관리할 수 있다.
이렇게, 컨트롤러(130)에서 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 슈퍼 메모리 블록들로 구분하여 관리하는 방식은, 설계자의 선택에 따라 여러 가지 방식이 존재할 수 있는데, 여기에서는 세 가지 방식을 예시하도록 하겠다.
첫 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에서 임의의 하나의 메모리 블록(BLOCK000)과, 두 번째 플래인(PLANE01)에서 임의의 하나의 메모리 블록(BLOCK010)을 그룹화하여 하나의 슈퍼 메모리 블록(A1)으로 관리하는 방식이다. 첫 번째 방식을 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 두 번째 메모리 다이(DIE1)에 적용하면, 컨트롤러(130)는, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에서 임의의 하나의 메모리 블록(BLOCK100)과, 두 번째 플래인(PLANE11)에서 임의의 하나의 메모리 블록(BLOCK110)을 그룹화하여 하나의 슈퍼 메모리 블록(A2)으로 관리할 수 있다.
두 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리 블록(BLOCK002)과, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리 블록(BLOCK102)를 그룹화하여 하나의 슈퍼 메모리 블록(B1)으로 관리하는 방식이다. 두 번째 방식을 다시 적용하면, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리 블록(BLOCK012)과, 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리 블록(BLOCK112)를 그룹화하여 하나의 슈퍼 메모리 블록(B2)으로 관리할 수 있다.
세 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리 블록(BLOCK001)과, 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리 블록(BLOCK011)과, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리 블록(BLOCK101), 및 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리 블록(BLOCK111)을 그룹화하여 하나의 슈퍼 메모리 블록(C)으로 관리하는 방식이다.
참고로, 슈퍼 메모리 블록에 포함되는 동시에 선택 가능한 메모리 블록들은, 인터리빙 방식, 예컨대, 채널 인터리빙(channel interleaving) 방식 또는 메모리 다이 인터리빙(memory die interleaving) 방식 또는 메모리 칩 인터리빙(memory chip interleaving) 방식 또는 경로 인터리빙(way interleaving) 방식 등을 통해 실질적으로 동시에 선택될 수 있다.
도 3은 오픈 블록의 개념을 설명하기 위한 도면이다.
메모리 장치(150)는 복수의 메모리 블록들을 포함할 수 있으며, 컨트롤러(130)는 상기 메모리 블록들을 오픈 블록(OPEN BLK) 및 클로즈드 블록(CLOSED BLK)으로 구분할 수 있다. 예를 들어, 컨트롤러(130)는 무효 페이지로 가득 찬 메모리 블록 또는 빈 페이지로 가득 찬 프리 블록(FREE BLK)으로 구성된 오픈 블록 후보 군으로부터 오픈 블록(OPEN BLK)을 검출한다. 상기 컨트롤러(130)가 상기 무효 페이지로 가득 찬 메모리 블록을 상기 오픈 블록(OPEN BLK)으로 검출한 경우에는 상기 검출된 오픈 블록(OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어한다. 상기 오픈 블록(OPEN BLK)은 적어도 하나 이상의 빈 페이지를 포함하고 있으며 컨트롤러(130)는 호스트 요청에 따른 프로그램 동작 또는 백그라운드 동작에 따른 프로그램 동작을 수행할 때, 상기 오픈 블록(OPEN BLK)의 빈 페이지에 프로그램 데이터를 프로그램하도록 제어한다. 컨트롤러(130)는 상기 오픈 블록(OPEN BLK)의 모든 빈 페이지에 프로그램 데이터를 프로그램한 이후 상기 오픈 블록(OPEN BLK)을 클로즈드 블록(CLOSED BLK)으로 전환한다. 따라서 상기 클로즈드 블록(CLOSED BLK)은 빈 페이지를 포함하지 않는다.
앞서 설명된 바와 같이, 컨트롤러(130)가 상기 오픈 블록 후보군 중 프리 블록(FREE BLK)이 아닌 메모리 블록을 오픈 블록(OPEN BLK)으로 검출한 경우 상기 컨트롤러(130)는 상기 검출된 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램 하기 앞서, 상기 검출된 오픈 블록(OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어한다. 따라서 오픈 블록(OPEN BLK)에 대한 프로그램 동작 시간은 메모리 장치(150)가 상기 프로그램 데이터를 상기 오픈 블록(OPEN BLK)에 프로그램하는 시간뿐만 아니라 상기 오픈 블록(OPEN BLK)에 대해 이레이즈 동작을 수행하는 시간도 추가적으로 포함하게 된다. 따라서 상기 오픈 블록(OPEN BLK)에 대한 이레이즈 동작 시간이 길어질수록 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작 시간이 증가하는 문제가 발생한다.
도 4는 종래 기술에 따른 프로그램 동작을 설명하기 위한 순서도이다.
단계 S402에서 컨트롤러(130)는 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)을 검출한다. 상기 컨트롤러(130)는 앞서 도 3을 참조하여 설명한 바와 같이 오픈 블록 후보군 중 상기 오픈 블록(OPEN BLK)을 검출하여 상기 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하도록 제어한다. 상기 컨트롤러(130)는 상기 검출된 오픈 블록(OPEN BLK)을 클로즈드 블록(CLOSED BLK)으로 전환한 이후 상기 프로그램 데이터를 프로그램할 대상 블록으로 상기 후속 오픈 블록(FU OPEN BLK)을 검출한다. 즉, 상기 후속 오픈 블록(FU OPEN BLK)은 상기 검출된 오픈 블록(OPEN BLK)에 포함된 모든 빈 페이지들에 대해 프로그램 동작이 완료된 이후 새로운 오픈 블록(NEW OPEN BLK)으로 검출될 블록이다.
단계 S404에서, 컨트롤러(130)는 단계 S402에서 검출된 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하도록 제어한다. 컨트롤러(130)는 상기 검출된 오픈 블록(OPEN BLK)이 프리 블록(FREE BLK)이 아닌 경우, 상기 오픈 블록(OPEN BLK)에 대해 이레이즈 동작을 수행한 이후 상기 오픈 블록(OPEN BLK)의 빈 페이지에 프로그램 데이터를 프로그램하도록 제어한다. 컨트롤러(130)는 상기 검출된 오픈 블록(OPEN BLK)이 프리 블록(FREE BLK)인 경우, 상기 이레이즈 동작을 수행하지 아니하고 바로 상기 오픈 블록(OPEN BLK)의 빈 페이지에 프로그램 데이터를 프로그램하도록 제어한다.
단계 S406에서, 컨트롤러(130)는 단계 S404에서 수행한 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료되면, 상기 오픈 블록(OPEN BLK)을 클로즈드 블록(CLOSED BLK)으로 전환한다. 상기 컨트롤러(130)는 단계 S402에서 검출된 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출한다. 즉, 상기 컨트롤러(130)는 새로운 오픈 블록(NEW OPEN BLK)으로 검출될 메모리 블록을 단계 S402에서 미리 후속 오픈 블록(FU OPEN BLK)으로 검출한 이후, 단계 S406에서 상기 검출된 후속 오픈 블록(FU OPEN BLK)을 상기 새로운 오픈 블록(NEW OPEN BLK)으로 검출한다.
단계 S408에서, 컨트롤러(130)는 단계 S406에서 검출한 새로운 오픈 블록(NEW OPEN BLK)에 대해 이레이즈 동작을 수행한다. 상기 컨트롤러(130)는 상기 이레이즈 동작에 따라 상기 검출한 새로운 오픈 블록(NEW OPEN BLK)에 포함된 모든 페이지들을 빈 페이지들로 변환할 수 있다. 상기 새로운 오픈 블록(NEW OPEN BLK)이 프리 블록(FREE BLK)이 아닌 이상 컨트롤러(130)는 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램하기 이전에 상기 이레이즈 동작을 수행해야 한다.
단계 S410에서, 컨트롤러(130)는 단계 S408에서 수행한 이레이즈 동작이 완료된 이후 비로소 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램하도록 제어한다. 종래기술에 따르면, 컨트롤러(130)는 단계 S406에서 상기 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출한 이후 단계 S408에서 상기 검출된 새로운 오픈 블록(NEW OPEN BLK)에 대해 반드시 이레이즈 동작을 수행하도록 제어한다. 따라서 메모리 장치(150)가 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램하는 동작이 완료되기까지 소요되는 시간은 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 이레이즈 동작을 수행하는 시간을 항상 포함한다. 따라서 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 이레이즈 동작을 수행하는 시간에 소요되는 시간이 길어질수록 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램하기 위해 소요되는 시간이 증가하는 문제가 발생한다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 중 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행할 수 있다. 따라서 상기 후속 오픈 블록(FU OPEN BLK)이 새로운 오픈 블록(NEW OPEN BLK)으로 검출된 이후 상기 새로운 오픈 블록(NEW OPEN BLK)을 프리 블록(FREE BLK)으로 전환하기 위해 소요되는 시간을 단축할 수 있으며 결과적으로 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램하기 위해 소요되는 시간을 단축할 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
단계 S502에서, 컨트롤러(130)는 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)을 검출할 수 있다. 상기 컨트롤러(130)는 프리 블록들(FREE BLK) 및 무효 페이지로 가득 찬 메모리 블록들로 구성된 오픈 블록 후보군 중에서 상기 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)을 검출할 수 있다. 컨트롤러(130)는 현재 프로그램 데이터를 프로그램할 메모리 블록을 상기 오픈 블록(OPEN BLK)으로 검출할 수 있으며, 상기 검출된 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후 후속 프로그램 데이터를 프로그램할 새로운 메모리 블록을 상기 후속 오픈 블록(FU OPEN BLK)으로 검출할 수 있다. 즉, 상기 후속 오픈 블록(FU OPEN BLK)은 상기 오픈 블록(OPEN BLK)의 모든 빈 페이지들에 대한 프로그램 동작이 완료된 이후 새로운 오픈 블록(NEW OPEN BLK)으로 검출될 메모리 블록이다.
단계 S504에서, 컨트롤러(130)는 단계 S502에서 검출된 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하는 동시에 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다. 컨트롤러(130)는 상기 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하는 동안 상기 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다. 상기 아이들 다이(ILDE DIE)는 동작을 수행하지 않는 상태인 아이들 상태인 다이를 의미한다. 상기 후속 오픈 블록(FU OPEN BLK)에 대한 이레이즈 동작은 후술하는 바와 같이 도 6을 참조하여 자세히 설명하도록 한다.
도 6은 후속 오픈 블록에 대한 이레이즈 동작의 세부 단계를 나타내는 도면이다.
단계 S602에서, 컨트롤러(130)는 검출된 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하는 동작을 수행하도록 제어할 수 있다. 상기 컨트롤러(130)는 상기 오픈 블록(OPEN BLK)에 포함된 빈 페이지에 상기 프로그램 데이터를 프로그램하도록 제어할 수 있다.
단계 S604에서, 컨트롤러(130)는 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 중 아이들 다이(IDLE DIE)를 검출할 수 있다. 메모리 장치(150)가 모든 다이들에 대해 인터리빙 방식으로 프로그램을 수행하는 풀 인터리빙(full interleaving) 방식으로 동작하지 아니하는 경우 메모리 장치(150) 내에 상기 아이들 다이(IDLE DIE)가 존재할 수 있다. 컨트롤러(130)는 상기 오픈 블록(OPEN BLK)에 대한 프로그램 수행 중 상기 메모리 장치(150)에 포함된 복수의 다이들의 동작 여부를 체크하여 상기 복수의 다이들 중 아이들 상태를 갖는 다이를 상기 아이들 다이(IDLE DIE)로 검출할 수 있다.
단계 S606에서, 컨트롤러(130)는 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 단계 S604에서 검출된 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다. 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료되지 아니한 경우(단계 S608에서 'N'), 단계 S604 및 단계 S606으로 돌아가 아이들 다이 검출 동작 및 후속 오픈 블록 이레이즈 동작을 반복 수행하여 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 중 후속 오픈 블록(FU OPEN BLK)을 프리 블록(FREE BLK)으로 전환할 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후가 아닌 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하는 도중 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행할 수 있다. 따라서, 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료되면, 상기 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출한 이후 새로운 오픈 블록(NEW OPEN BLK)에 대한 이레이즈 동작 없이 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램할 수 있으므로, 프로그램 속도를 향상시킬 수 있다.
다시 도 5로 돌아와, 단계 S506에서, 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출할 수 있다. 상기 컨트롤러(130)는 상기 프로그램 동작이 완료된 오픈 블록(OPEN BLK)을 클로즈드 블록(CLOSED BLK)으로 전환할 수 있다.
단계 S508에서, 컨트롤러(130)는 상기 새로운 오픈 블록(NEW OPEN BLK)이 프리 블록(FREE BLK)인지 여부를 확인할 수 있다. 상기 새로운 오픈 블록(NEW OPEN BLK)이 프리 블록(FREE BLK)인 경우(단계 S508에서 'Y'), 단계 S512에서, 컨트롤러(130)는 이레이즈 동작 없이 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램할 수 있다. 상기 새로운 오픈 블록(NEW OPEN BLK)이 프리 블록(FREE BLK)이 아닌 경우(단계 S508에서 'N'), 단계 S510에서, 컨트롤러(130)는 상기 새로운 오픈 블록(NEW OPEN BLK)에 대해 이레이즈 동작을 수행한 후 단계 S512에서 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 프로그램 동작을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 중, 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대한 이레이즈 수행 시간을 별도로 할애할 필요 없이 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하는 도중에 상기 후속 오픈 블록(FU OPEN BLK)에 대한 이레이즈 동작을 수행할 수 있다. 따라서 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후 컨트롤러(130)는 새로운 오픈 블록(NEW OPEN BLK)에 대한 별도의 이레이즈 동작 없이 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램할 수 있다. 따라서 새로운 오픈 블록(NEW OPEN BLK)에 대한 프로그램 동작을 수행할 때마다 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 이레이즈 동작을 항상 선행할 필요가 없으므로, 프로그램 속도를 향상시킬 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 후속 오픈 블록의 이레이즈 동작을 설명하기 위한 도면이다.
본 발명의 다른 일 실시예에 따르면, 컨트롤러(130)는 앞서 도 2를 참조하여 설명한 슈퍼 블록 단위로 프로그램 및 이레이즈 동작을 수행할 수 있으며 도 7은 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)이 슈퍼 블록을 구성하는 경우를 도시한 도면이다. 설명의 편의를 위해 메모리 장치(150)가 제1 내지 4다이(DIE 1 내지 DIE 4)를 포함하며, 상기 제1 내지 4 다이(DIE 1 내지 DIE 4)는 각각 제1 내지 2 플래인(PLANE1 및 PLANE2)을 포함하는 경우로 설명한다.
컨트롤러(130)는 제1 내지 4 다이(DIE1 내지 DIE4)에 각각 포함된 제1 및 2 플래인(PLANE1 및 PLANE2)에 각각 포함된 메모리 블록들 중 동일 인덱스를 공유하는 메모리 블록들로 하나의 슈퍼 블록을 구성할 수 있다. 예를 들어, 오픈 블록(OPEN BLK)은 제1 내지 4 다이(DIE1 내지 DIE4)에 각각 포함된 제1 및 2 플래인(PLANE1 및 PLANE2)에 각각 포함된 메모리 블록들 중 제1 인덱스(INDEX 1)를 공유하는 메모리 블록들로 구성된 슈퍼블록일 수 있다. 또한, 후속 오픈 블록(FU OPEN BLK)은 제1 내지 4 다이(DIE1 내지 DIE4)에 각각 포함된 제1 및 2 플래인(PLANE1 및 PLANE2)에 각각 포함된 메모리 블록들 중 제12 인덱스(INDEX 12)를 공유하는 메모리 블록들로 구성된 슈퍼블록일 수 있다.
컨트롤러(130)는 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 도중 아이들 다이(IDLE DIE)를 검출할 수 있다. 상기 컨트롤러(130)는 후속 오픈 블록(FU OPEN BLK)에 포함된 메모리 블록들 중 상기 검출된 아이들 다이(IDLE DIE)에 포함된 메모리 블록들에 대해 이레이즈 동작을 수행할 수 있다. 예를 들어, 제2 다이 및 제4 다이(DIE2 및 DIE4)가 아이들 다이(IDLE DIE)인 경우, 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 도중 상기 후속 오픈 블록(FU OPEN BLK)에 포함된 메모리 블록들 중 상기 제2 다이 및 제4 다이(DIE2 및 DIE4)에 각각 포함된 메모리 블록들에 대해 이레이즈 동작을 수행할 수 있다.
본 발명의 다른 일 실시예에 따르면, 컨트롤러(130)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후, 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출할 수 있다. 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하는 동안 상기 후속 오픈 블록(FU OPEN BLK)의 제2 다이 및 제4 다이(DIE2 및 DIE4)에 각각 포함된 메모리 블록들은 이미 프리 블록(FREE BLK)으로 전환된 상태이다. 따라서 컨트롤러(130)는 상기 제2 다이 및 제4 다이(DIE2 및 DIE4)를 제외한 나머지 제1 다이 및 제3 다이(DIE1 및 DIE3)에 각각 포함된 메모리 블록들에 대해서만 이레이즈 동작을 수행한 이후 프로그램 동작을 수행하도록 제어할 수 있다.
본 발명의 다른 일 실시예와 같이 새로운 오픈 블록(NEW OPEN BLK)이 도 2를 참조하여 설명한 슈퍼 블록인 경우, 상기 새로운 오픈 블록(NEW OPEN BLK)은 복수의 메모리 블록들을 포함하고 있으므로, 상기 새로운 오픈 블록(NEW OPEN BLK)에 포함된 모든 메모리 블록들에 대해 이레이즈 동작을 수행하기 위해서는 많은 시간이 소요될 수 있다. 본 발명의 다른 일 실시예에 따르면, 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하는 동안 상기 후속 오픈 블록(FU OPEN BLK)에 포함된 모든 다이들이 아이들 다이(IDLE DIE)인 경우, 컨트롤러(130)는 상기 모든 다이들에 포함된 메모리 블록들에 대해서 이레이즈 동작을 미리 수행하도록 제어할 수 있다. 따라서 컨트롤러(130)는 이후 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출한 이후 별도의 이레이즈 동작을 수행하지 아니하고 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 대해 프로그램 동작을 수행하도록 제어할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다. 도 8은 도 1의 데이터 처리 시스템(100)에서 본 발명과 관련된 구성만을 간략히 도시하고 있다.
컨트롤러(130)는 오픈블록 관리부(802) 및 이레이즈 관리부(804)를 더 포함할 수 있다.
오픈블록 관리부(802)는 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)을 검출할 수 있다. 오픈블록 관리부(802)는 현재 프로그램 데이터를 프로그램할 메모리 블록을 상기 오픈 블록(OPEN BLK)으로 검출할 수 있으며, 상기 검출된 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후 상기 프로그램 데이터를 프로그램할 새로운 메모리 블록을 상기 후속 오픈 블록(FU OPEN BLK)으로 검출할 수 있다. 오픈블록 관리부(802)는 상기 검출된 오픈 블록(OPEN BLK) 및 후속 오픈 블록(FU OPEN BLK)에 대한 정보(INFO_OPEN)를 프로세서(134) 및 이레이즈 관리부(804)로 제공할 수 있다.
프로세서(134)는 상기 제공된 오픈 블록 및 후속 오픈 블록 정보(INFO_OPEN)에 따라 검출된 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하도록 제어할 수 있다. 상기 프로세서(1340)는 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 시작하는 시점 및 완료하는 시점에 이레이즈 관리부(804)로 각각 스타트 신호(SIG_START) 및 컴플리트 신호(SIG_COMPLETE)를 제공할 수 있다.
이레이즈 관리부(804)는 상기 제공된 스타트 신호(SIG_START)에 따라 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다. 이레이즈 관리부(804)는 프로세서(134)로부터 상기 스타트 신호(SIG_START)가 제공된 시점부터 컴플리트 신호(SIG_COMPLETE)가 제공될 때까지 아이들 다이(ILDE DIE)를 검출할 수 있다. 본 발명의 일 실시예에 따르면, 상기 이레이즈 관리부(804)는 프로세서(134)가 상기 오픈 블록(OPEN BLK)에 프로그램 데이터를 프로그램하도록 제어하는 동안 상기 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다.
도 9는 이레이즈 관리부의 세부 구성을 나타내는 도면이다.
이레이즈 관리부(804)는 아이들 다이 관리부(902) 및 이레이즈 수행부(904)를 포함할 수 있다.
아이들 다이 관리부(902)는 프로세서(134)로부터 제공된 스타트 신호(SIG_START)에 따라 오픈 블록(OPEN BLK)에 대한 프로그램 동작 수행 중 아이들 다이(IDLE DIE)를 검출할 수 있다. 메모리 장치(150)에 포함된 복수의 다이들 중 일부 다이에 대해서만 아이들 상태일 수 있다. 예컨대 메모리 장치(150)가 모든 다이들에 대해 인터리빙 방식으로 프로그램을 수행하는 풀 인터리빙(full interleaving) 방식으로 동작하지 아니하는 경우 메모리 장치(150) 내에 상기 아이들 다이(IDLE DIE)가 존재할 수 있다. 아이들 다이 관리부(902)는 상기 오픈 블록(OPEN BLK)에 대한 프로그램 수행 중 비지 다이(BUSY DIE)와 아이들 다이(IDLE DIE)를 구분하여 메모리 장치(150)에 포함된 복수의 다이들 중 상기 아이들 다이(IDLE DIE)를 검출할 수 있다. 아이들 다이 관리부(902)는 아이들 다이에 대한 정보(INFO_IDLE)를 이레이즈 수행부(904)로 제공할 수 있다.
이레이즈 수행부(904)는 상기 제공된 아이들 다이 정보(INFO_IDLE)에 따라 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 상기 검출된 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행하도록 제어할 수 있다. 본 발명의 일 실시예에 따르면, 이레이즈 수행부(904)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료된 이후가 아닌 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 수행하는 도중 후속 오픈 블록(FU OPEN BLK)을 포함하는 다이가 아이들 다이(IDLE DIE)인 경우 상기 후속 오픈 블록(FU OPEN BLK)에 대해 이레이즈 동작을 수행할 수 있다.
다시 도 8로 돌아와, 프로세서(134)는 오픈 블록(OPEN BLK)에 대한 프로그램 동작을 완료하면, 오픈 블록 관리부(802)로 컴플리트 신호(SIG_COMPLETE)를 제공할 수 있다. 오픈 블록 관리부(802)는 상기 제공된 컴플리트 신호(SIG_COMPLETE)에 따라 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출할 수 있다. 오픈 블록 관리부(802)는 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 정보(INFO_OPEN)를 프로세서(134)로 제공할 수 있다. 프로세서(134)는 상기 제공된 새로운 오픈 블록(NEW OPEN BLK) 정보(INFO_OPEN)에 기초하여 상기 새로운 오픈 블록(NEW OPEN BLK)이 프리 블록(FREE BLK)인 경우 이레이즈 동작을 수행하지 아니하고 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 대한 프로그램 동작을 수행하도록 제어할 수 있다.
본 발명의 일 실시예에 따르면 상기 오픈 블록(OPEN BLK)에 대한 프로그램 동작이 완료되면, 상기 후속 오픈 블록(FU OPEN BLK)을 새로운 오픈 블록(NEW OPEN BLK)으로 검출한 이후 새로운 오픈 블록(NEW OPEN BLK)에 대한 이레이즈 동작 없이 바로 상기 새로운 오픈 블록(NEW OPEN BLK)에 프로그램 데이터를 프로그램할 수 있으므로, 프로그램 속도를 향상시킬 수 있다.
이하에서는, 도 10 내지 도 12를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 11은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 12는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 10을 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 11을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 11은, 낸드 플래시 메모리 셀로 구성된 각 메모리 셀 어레이(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 12에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 12는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 셀 어레이(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 셀 어레이(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)에는 복수의 메모리 셀들이 구현될 수 있다.
그러면 이하에서는, 도 13 내지 도 21을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 12에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 13을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 14를 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 15에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 15를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 16을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 17 내지 도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17 내지 도 20은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 17 내지 도 20을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 14 내지 도 16에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 13에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 21은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 21은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 21을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 15 내지 도 20에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102 : 호스트
130 : 컨트롤러
150 : 메모리 장치

Claims (20)

  1. 복수의 다이들을 포함하는 메모리 장치; 및
    오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는 아이들 다이 검출동작;
    후속 오픈 블록을 포함하는 다이가 상기 검출된 아이들 다이인 경우 상기 후속 오픈 블록에 대해 이레이즈 동작을 수행하는 후속 오픈 블록 이레이즈 동작; 및
    상기 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 후속 오픈 블록을 새로운 오픈 블록으로 검출하여 상기 새로운 오픈 블록에 대해 프로그램 동작을 수행하는 오픈 블록 프로그램 동작
    을 수행하는 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1 항에 있어서
    상기 컨트롤러는
    오픈 블록 후보군으로부터 상기 오픈 블록 및 후속 오픈 블록을 동시에 검출하는
    메모리 시스템.
  3. 제2 항에 있어서,
    상기 오픈 블록 후보군은
    프리 블록 또는 무효 페이지로 가득 찬 메모리 블록인
    메모리 시스템.
  4. 제1 항에 있어서,
    상기 오픈 블록 및 후속 오픈 블록은 각각 슈퍼 오픈 블록 및 슈퍼 후속 오픈 블록인
    메모리 시스템.
  5. 제4 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는
    메모리 시스템.
  6. 제5 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼 후속 오픈 블록에 포함된 메모리 블록들 중 상기 검출된 아이들 다이에 포함된 메모리 블록들에 대해 이레이즈 동작을 수행하는
    메모리 시스템.
  7. 제6 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 슈퍼 후속 오픈 블록에 포함된 프리블록들을 검출하는
    메모리 시스템.
  8. 제7 항에 있어서,
    상기 컨트롤러는
    상기 슈퍼 후속 오픈 블록에 포함된 메모리 블록들 중 상기 검출된 프리블록들을 제외한 나머지 메모리 블록들에 대해서 이레이즈 동작을 수행하는
    메모리 시스템.
  9. 제8 항에 있어서
    상기 컨트롤러는
    상기 슈퍼 후속 오픈 블록을 새로운 슈퍼 오픈 블록으로 검출하여 상기 새로운 슈퍼 오픈 블록에 대해 프로그램 동작을 수행하는
    메모리 시스템.
  10. 제1 항에 있어서
    상기 아이들 다이는
    동작을 수행하지 아니하는 상태를 갖는 다이인
    메모리 시스템.
  11. 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는 아이들 다이 검출단계;
    후속 오픈 블록을 포함하는 다이가 상기 검출된 아이들 다이인 경우 상기 후속 오픈 블록에 대해 이레이즈 동작을 수행하는 후속 오픈 블록 이레이즈 단계; 및
    상기 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 후속 오픈 블록을 새로운 오픈 블록으로 검출하여 상기 새로운 오픈 블록에 대해 프로그램 동작을 수행하는 오픈 블록 프로그램 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11 항에 있어서,
    오픈 블록 후보군으로부터 상기 오픈 블록 및 후속 오픈 블록을 동시에 검출하는 오픈 블록 검출단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제12 항에 있어서,
    상기 오픈 블록 후보군은
    프리 블록 또는 무효 페이지로 가득 찬 메모리 블록인
    메모리 시스템의 동작방법.
  14. 제11 항에 있어서,
    상기 오픈 블록 및 후속 오픈 블록은 각각 슈퍼 오픈 블록 및 슈퍼 후속 오픈 블록인
    메모리 시스템의 동작방법.
  15. 제14 항에 있어서,
    상기 아이들 다이 검출단계는
    상기 슈퍼 오픈 블록에 대한 프로그램 동작을 수행하는 동안 아이들 다이를 검출하는
    메모리 시스템의 동작방법.
  16. 제15 항에 있어서,
    후속 오픈 블록 이레이즈 단계는
    상기 슈퍼 후속 오픈 블록에 포함된 메모리 블록들 중 상기 검출된 아이들 다이에 포함된 메모리 블록들에 대해 이레이즈 동작을 수행하는
    메모리 시스템의 동작방법.
  17. 제16 항에 있어서,
    상기 슈퍼 오픈 블록에 대한 프로그램 동작을 완료한 이후 상기 슈퍼 후속 오픈 블록에 포함된 프리블록들을 검출하는 프리블록 검출단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제17 항에 있어서,
    상기 오픈 블록 프로그램 단계는
    상기 슈퍼 후속 오픈 블록에 포함된 메모리 블록들 중 상기 검출된 프리블록들을 제외한 나머지 메모리 블록들에 대해서 이레이즈 동작을 수행하는
    메모리 시스템의 동작방법.
  19. 제18 항에 있어서,
    상기 오픈 블록 프로그램 단계는
    상기 슈퍼 후속 오픈 블록을 새로운 슈퍼 오픈 블록으로 검출하여 상기 새로운 슈퍼 오픈 블록에 대해 프로그램 동작을 수행하는
    메모리 시스템의 동작방법.
  20. 제11 항에 있어서,
    상기 아이들 다이는
    동작을 수행하지 아니하는 상태를 갖는 다이인
    메모리 시스템의 동작방법.
KR1020180125257A 2018-10-19 2018-10-19 메모리 시스템 및 그것의 동작방법 KR20200044460A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180125257A KR20200044460A (ko) 2018-10-19 2018-10-19 메모리 시스템 및 그것의 동작방법
US16/408,735 US20200125292A1 (en) 2018-10-19 2019-05-10 Memory system and operating method thereof
CN201910729483.1A CN111078583A (zh) 2018-10-19 2019-08-08 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180125257A KR20200044460A (ko) 2018-10-19 2018-10-19 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200044460A true KR20200044460A (ko) 2020-04-29

Family

ID=70279165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125257A KR20200044460A (ko) 2018-10-19 2018-10-19 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US20200125292A1 (ko)
KR (1) KR20200044460A (ko)
CN (1) CN111078583A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230083230A (ko) 2021-12-02 2023-06-09 가부시기가이샤 디스코 초음파수 분사 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168879B (zh) * 2021-03-11 2023-09-15 长江存储科技有限责任公司 存储器件的读取操作中的基于开放块的读取偏移量补偿
US20220382673A1 (en) * 2021-05-25 2022-12-01 SK Hynix Inc. Storage device and method of operating the same
TW202314471A (zh) 2021-05-25 2023-04-01 韓商愛思開海力士有限公司 儲存裝置及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
US8819328B2 (en) * 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
US9946642B2 (en) * 2015-11-13 2018-04-17 Samsung Electronics Co., Ltd Distributed multimode storage management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230083230A (ko) 2021-12-02 2023-06-09 가부시기가이샤 디스코 초음파수 분사 장치

Also Published As

Publication number Publication date
US20200125292A1 (en) 2020-04-23
CN111078583A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR20210017481A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200044460A (ko) 메모리 시스템 및 그것의 동작방법
KR20200072139A (ko) 메모리 시스템 및 그것의 동작방법
KR20200018060A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200044461A (ko) 메모리 시스템 및 그것의 동작방법
KR102620731B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200079852A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20190128283A (ko) 컨트롤러, 메모리 시스템 및 그 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190078133A (ko) 컨트롤러 및 그것의 동작방법
KR20200052150A (ko) 메모리 시스템 및 그것의 동작방법
KR20200046495A (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
CN110928485A (zh) 存储器系统及其操作方法
US11417402B2 (en) Storage device and operating method thereof
KR20200032921A (ko) 메모리 시스템 및 그것의 동작방법
KR20200033459A (ko) 메모리 시스템 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068259A (ko) 컨트롤러 및 컨트롤러의 동작방법