KR20200059160A - 본딩된 반도체 다이들을 검사하기 위한 방법 및 장치 - Google Patents

본딩된 반도체 다이들을 검사하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20200059160A
KR20200059160A KR1020190147633A KR20190147633A KR20200059160A KR 20200059160 A KR20200059160 A KR 20200059160A KR 1020190147633 A KR1020190147633 A KR 1020190147633A KR 20190147633 A KR20190147633 A KR 20190147633A KR 20200059160 A KR20200059160 A KR 20200059160A
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
optical assembly
inspecting
bonded
Prior art date
Application number
KR1020190147633A
Other languages
English (en)
Other versions
KR102281289B1 (ko
Inventor
우이 풍 스제
지앙웬 뎅
랩 케이 초우
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20200059160A publication Critical patent/KR20200059160A/ko
Application granted granted Critical
Publication of KR102281289B1 publication Critical patent/KR102281289B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
    • G01N2021/95646—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치는 검사를 행하기 위하여 광학 시스템 및 이미지 센서를 포함하는 광학 어셈블리를 사용한다. 광학 어셈블리는 기판의 상부면에 대하여 사각(oblique angle)으로 기울어지고, 광학 어셈블리의 초점 깊이가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치된다.

Description

본딩된 반도체 다이들을 검사하기 위한 방법 및 장치{APPARATUS AND METHOD FOR INSPECTING BONDED SEMICONDUCTOR DICE}
본 발명은 반도체 패키지들의 제조에 관한 것이고, 특히 반도체 패키징 공정 동안 본딩된 반도체 다이들의 검사에 관한 것이다.
반도체 패키징을 위한 다이 본딩 애플리케이션들에서, 에폭시는 종종 기판의 본드 패드(bond pad)상에 반도체 다이를 본딩하기 위한 수단으로서 사용된다. 액체 에폭시의 층은 먼저 기판의 본드 패드상에 분배되고, 이후 반도체 다이는 본드 패드상에 있는 에폭시의 층상에 프레스(press)된다. 반도체 다이를 프레스할 때, 일부 에폭시는 특정 높이까지 반도체 다이의 측면들을 덮도록 반도체 다이 아래로부터 압출되고, 그에 따라서 본딩된 반도체 다이를 둘러싸는 필릿(fillet)을 형성한다. 도 1은 에폭시를 사용하여 그 위에 본딩된 반도체 다이(12)를 가지는 기판(10)의 도시이다. 일부 에폭시는 다이를 둘러싸는 필릿(14)을 형성하기 위해 반도체 다이(12) 아래로부터 압출된다. 이렇게 형성된 필릿(14)의 높이(h)는 본딩 품질의 중요한 표시자이다.
관례적으로, 본딩된 반도체 다이들의 검사는 동일한 평면 뷰를 얻기 위해 기판 위에 위치된 카메라에 의해 행해진다. 이와 같이, 기판(10)상에 본딩된 반도체 다이들(12)의 2차원 이미지만이 카메라에 의해 획득될 수 있다. 따라서, 온라인 검사는 반도체 다이들(12) 위로부터 관찰 가능한 본딩 정확도 및 블리드-아웃(bleed-out)과 같은 결함들로 한정된다. 2차원 이미지는 기껏해야 필릿 높이(h)의 간접적인 근사만을 제공한다. 다이 본딩 장비가 요청된 반도체 다이들(12)에 본딩된 후, 샘플 기판(10)은 다른 품질 확인들, 예를 들면, 필릿 높이, 다이 틸트 및 본드 라인 두께(bond line thickness; "BLT")에 대해 오프라인 검사되어야 한다. 필릿 높이는 이러한 환경에서 온라인 측정을 위해 장착하는 이미징 카메라들의 복잡성에 의해 종래의 다이 본딩 장비 내에서 측정될 수 없다는 것이 인식될 것이다.
최종 본딩 품질은 상술된 바와 같이 기술된 종래의 방식을 사용하여 오프라인으로만 검증될 수 있기 때문에, 결함이 있는 본딩된 반도체 다이들은 전체 다이 본딩 공정의 완료 후에만 발견되는 실제 위험이 존재하여, 다수의 반도체 다이들(12)이 나중에 결함이 있는 것으로 발견되는 경우 특히 낮은 수율들을 초래한다.
따라서, 본 발명의 목적은 다이 본딩 공정 동안 필릿 높이와 같은 본딩된 반도체 다이들의 양태들의 정확한 온라인 검사를 위한 장치 및 방법을 제공하는 것을 추구하는 것이다.
본 발명의 제 1 양태에 따라, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치가 제공되고, 장치는: 기판의 상부면에 대하여 사각(oblique angle)으로 기울어진 광학 어셈블리로서, 이미지 센서 및 광학 시스템을 포함하는, 광학 어셈블리를 포함하고; 광학 어셈블리는 광학 어셈블리의 초점 심도가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치된다.
본 발명의 제 2 양태에 따라, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치가 제공되고, 장치는: 제 1 광학 어셈블리 및 제 2 광학 어셈블리로서, 각각의 광학 어셈블리는 기판의 상부면에 대하여 사각으로 기울어지고, 각각의 광학 어셈블리는 이미지 센서 및 광학 시스템을 포함하는, 제 1 광학 어셈블리 및 제 2 광학 어셈블리를 포함하고, 제 1 및 제 2 광학 어셈블리들의 각각은 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치된다.
본 발명의 제 3 양태에 따라, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 방법이 제공되고, 방법은: 기판의 상부면상에 반도체 다이를 본딩하는 단계; 및 기판의 상부면에 대하여 사각으로 기울어진 광학 어셈블리로 반도체 다이를 검사하는 단계로서, 광학 어셈블리는 이미지 센서 및 광학 시스템을 포함하는, 반도체 다이를 검사하는 단계를 포함하고, 광학 어셈블리는 광학 어셈블리의 초점 심도가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치된다.
이하에 본 발명의 특별한 바람직한 실시예들을 도시하는 첨부하는 도면을 참조하여 더 상세히 본 발명을 기술하는 것이 편리할 것이다. 도면들 및 관련된 설명의 자세한 사항들은 청구항들에 의해 규정되는 바와 같이 본 발명의 넓은 식별의 일반성으로 대체하는 것으로 이해되지 않아야 한다.
본 발명에 따라 본딩된 반도체 다이들을 검사하기 위한 예시적인 장치 및 방법이 여기서 첨부하는 도면들을 참조하여 설명될 것이다.
도 1은 에폭시를 사용하여 그에 본딩된 반도체 다이를 갖는 기판의 측면도.
도 2는 본 발명의 하나의 바람직한 실시예에 따른 기울어진 광학 어셈블리의 레이아웃의 개략도.
도 3은 기울어진 광학 어셈블리 배치의 배후에 원리를 또한 도시하는 도 2의 개략도를 포함하는 도면.
도 4는 본딩된 반도체 다이의 대향 측면들을 동시에 검사하기 위한 한쌍의 기울어진 광학 어셈블리들을 도시하는 도면.
도 5는 미러들이 장치를 더 콤팩트하게 제작하기 위해 사용되는 본 발명의 다른 바람직한 실시예의 개략도.
도 6은 기판상에 본딩된 반도체 다이들의 어레이를 검사하기 위한 본 발명의 바람직한 실시예에 따른 장치의 등측도.
도 7은 기판에 대하여 회전 가능한 듀얼 광학 어셈블리들의 등측도.
도 2는 본 발명의 하나의 바람직한 실시예에 따라 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 기울어진 광학 어셈블리의 레이아웃의 개략도이다. 기울어진 광학 어셈블리는 일반적으로 광축(16) 및 이미지 센서(22)를 가지는 광학 시스템(20)을 포함한다. 광학 어셈블리는, 예를 들면, 광학 시스템(20)의 광축(16)이 기판(10)의 상부면에 대하여 사각으로 기울어질 때, 기판(10)의 상부면에 대하여 사각으로 기울어진다.
광축(16)에 대하여 오프셋되는 이미지 센서(22)의 배치에 의해, 기울어진 광학 어셈블리의 초점(18)은 그에 대응하여 광축(16)에 대하여 오프셋된다. 도 2의 도시에서, 이미지 센서(22) 및 초점(18)은 광축(16)의 대향 측면들상에 위치된다. 초점(18)은 바람직하게는 필릿(14)의 원하거나 예상된 높이(h)와 같거나 그에 근접한 높이에 배치된다. 광학 시스템(20) 및 이미지 센서(22)를 포함하는 기울어진 강학 어셈블리가 일정한 고정된 높이에서 반도체 다이(12)에 대하여 이동하기 때문에, 광학 어셈블리가 이동할 때 초점(18)의 위치들과 일치하는 가상 초점면(26)이 형성된다. 이러한 가상 초점면(26)은 일반적으로 기판(10) 및 반도체 다이(12)의 상부면으로 한정된 평면에 평행하다.
광학 시스템(20) 및 이미지 센서(22)는 기울어진 광학 어셈블리가 반도체 다이(12)를 둘러싸는 필릿(14)의 높이를 검사하기 위해 기판(10)의 상부면에 실질적으로 수직인 초점 심도(28)를 본질적으로 가지도록 배치된다. 이와 같이, 초점 심도는 가상 초점면(26) 위 및 아래에 일정한 거리에 대하여 가상 초점면(26)에 실질적으로 가로질러 연장하고, 일반적으로 중간에 초점면(26)을 가진다. 광학 어셈블리의 세로로 배치된 초점 심도(28)는 (가상 초점면(26) 밖의 높이들의 범위 내에 놓인) 반도체 다이(12)의 측벽을 따라 가상 초점면(26) 위 또는 아래에 있는 필릿(14)의 상부의 이미지가 초점에 있고, 이미지 센서(22)에 의해 식별 가능한 것을 보장하기 위해 반도체 다이(12)의 세로 측벽에 대응한다. 초점(26) 주위로부터 반사된 광선들(24)은 광학 시스템(20)에 의해 광축(16)에 대한 오프셋에서 이미지 센서(22)로 송신된다.
광축(16)에 대하여 이미지 센서(22)를 기울게 하는 것의 이점은 기울어진 광학 어셈블리의 초점 심도(28)가 필릿(14)의 상부가 다음에 위치될 것으로 예상되는 반도체 다이(12)의 세로 측벽에 대응한다는 것이다. 다른 한편으로, 이미지 센서(22)가 광축(16)과 나란한 경우, 기울어진 광학 어셈블리의 초점 심도는 대신에 광축(16)을 따를 것이다. 이러한 경우, 초점(18) 밖에 놓인 필릿(14)의 상부가 이미지 센서(22)에 의해 보여질 때 초점 밖에 있을 더 큰 가능성이 있다. 이는, 필릿(14)의 상부가 초점에 있다는 것을 보장할 수 없는 경우, 필릿(14)의 높이(h)의 측정이 신뢰할 수 없게 한다.
도 3은 도 2의 개략도를 포함하여, 기울어진 광학 어셈블리 배치의 배후에 원리를 더 도시한다. 광학 시스템(20)은 α만큼 객체 평면(30)(또는 기판(10)의 상부면)에 대하여 기울어지고, 반면에 이미지 센서(22)의 이미지 평면(32)은 α'만큼 광학 시스템(20)에 대하여 기울어진다. α와 α' 사이의 관계는 수식으로 표현될 수 있다: tan α= M tanα'이고, M은 광학 시스템(20)에 포함된 렌즈 어셈블리의 배율 팩터이다.
α 및 α'의 값들은 초점 심도(28)가 실질적으로 세로이거나, 다시 말해서, 기울어진 광학 어셈블리가 반도체 다이(12)의 측벽을 보게 하기 위해 객체 평면(30)에 실질적으로 수직이 되도록 선택된다.
도 4는 본딩된 반도체 다이(12)의 대향 측면들을 동시에 검사하기 위한 한쌍의 경사진 광학 어셈블리들을 도시한다. 이러한 도시에서, 제 1 광학 시스템(20) 및 제 1 이미지 센서(22)를 포함하는 제 1 기울어진 광학 어셈블리는 반도체 다이(12)의 일 측면상에 배치되고 반면에 제 2 광학 시스템(40) 및 제 2 이미지 센서(42)를 포함하는 제 2 기울어진 광학 어셈블리는 반도체 다이(12)의 대향 측면상에 배치된다. 따라서, 제 1 기울어진 광학 어셈블리는 반도체 다이(12)의 일 측면을 검사하고 제 2 기울어진 광학 어셈블리는 동시에 반도체 다이(12)의 대향 측면을 검사한다. 각각의 기울어진 광학 어셈블리가 반도체 다이(12)의 각각의 모서리에 배치되어서 각각의 기울어진 광학 어셈블리가 한번에 반도체 다이(12)의 두 개의 측면들을 볼 수 있는 경우, 사각형 형상(quadrilateral-shaped) 반도체 다이(12)의 모든 네 개의 측면들은 각각의 기울어진 광학 어셈블리들이 반도체 다이(12)의 대향 모서리들에 인접하게 위치될 때 동시에 보이고 검사될 수 있다는 것이 이해되어야 한다(예를 들면, 도 6을 참조).
도 5는 본 발명의 다른 바람직한 실시예의 개략도이고, 여기서 미러들(50, 52)은 장치를 더 콤팩트하게 제작하기 위해 사용된다. 이러한 바람직한 실시예에서, 각각의 커다란 광학 시스템들(20, 40)이 상대적으로 더 작은 풋프린트를 점유하기 위해 세로로 배치되기 때문에, 장치는 더 컴팩트하게 어셈블리될 수 있다. 따라서, 광학 시스템들(20, 40)의 광축들(16)은 기판(12)의 상부면에 수직이다. 미러들(50, 52)은 광학 시스템들(20, 40)을 향해 반도체 다이(12)의 측벽들의 이미지들을 반사하기 위해 각각의 광학 시스템들(20, 40) 아래에 배치된다.
따라서, 제 1 및 제 2 미러들(50, 52)은 제 1 및 제 2 기울어진 광학 어셈블리들의 초점들(18)로부터 각각의 수직으로 배치된 광학 시스템들(20, 40)로 발산하는 광선들(24)을 재지향시키기 위해 기판(12)의 상부면에 대하여 사각으로 기울어져 배치된다. 이러한 실시예에서, 이미지 센서들(22, 42)은 유사하게 사각으로 기울어지고 광학 시스템들(20, 40)의 광축들(16)에 대하여 오프셋된다.
도 6은 기판(10)상에 본딩된 반도체 다이들(12)의 어레이를 검사하기 위한 본 발명의 바람직한 실시예에 따른 장치의 등측도이다. 도시에서, 세 개의 반도체 다이들(12)이 기판(10)상의 본드 패드들(60)에 본딩된다. 본딩된 반도체 다이들(12)의 각각은 그를 둘러싸는 필릿(14)의 층을 가진다. 이때, 검사 장치는 그들의 필릿 높이들(h)을 결정하기 위해 반도체 다이들(12)의 행을 검사하도록 작동된다.
제 1 및 제 2 광학 시스템들(20, 40)로 일반적으로 나타내진 각각의 기울어진 광학 어셈블리는 반도체 다이(12)의 모서리를 각각 보기 위해 사용중일 때 반도체 다이(12)에 대하여 다른 기울어진 광학 어셈블리로부터 대각선으로 맞은편에 위치된다. 따라서, 두 개의 기울어진 광학 어셈블리들은 사용중일 때 반도체 다이(12)의 대향 측면들을 동시에 검사하기 위해 반도체 다이(12)의 대향 측면들상에 위치되도록 구성된다. 더 구체적으로, 각각의 기울어진 광학 어셈블리는 반도체 다이(12)의 각각의 모서리에 배치되고 동시에 반도체 다이(12)의 두 개의 측면들을 보도록 동작 가능하여, 반도체 다이(12)의 모든 네 개의 측면들은 동시에 검사될 수 있다. 광학 시스템들(20, 40)이 세로로 배열되기 때문에, 제 1 및 제 2 미러들(도 6에 도시되지 않음)은 광학 시스템들(20, 40)을 향해 반도체 다이들(12)의 측면들로부터 광선들(24)을 재지향시키기 위해 이용된다.
제 1 반도체 다이(12)가 검사되고 그를 둘러싸는 필릿(14)의 높이(h)가 결정된 후, 기울어진 광학 어셈블리들은 기울어진 광학 어셈블리들이 반도체 다이들(12)의 어레이에서 다른 반도체 다이(12)의 측면들을 보도록 배치되도록 이동 메커니즘에 의해 기판(10)에 대하여 이동된다. 이러한 각각의 움직임이 기판(10)을 이동시키거나 기울어진 광학 어셈블리들을 이동시키거나, 두 개의 움직임들의 조합에 의해 달성될 수 있다는 것이 인식되어야 한다.
기울어진 광학 어셈블리들의 이동 경로는 광학 시스템들(20', 40')의 단부 위치들로 계속될 것이고, 그때 기울이진 광학 어셈블리들은 제 1 행에서 모든 반도체 다이들(12)을 검사할 것이다. 결함들이 발견되지 않는 경우, 특히 반도체 다이(12)를 둘러싸는 필릿의 높이가 미리 결정된 범위 내에 있는 경우, 후속하는 본드 패드들(60)상에 다른 반도체 다이들(12)의 본딩은 신뢰성을 가지고 계속한다. 이는, 예를 들면, 본딩 파라미터들이 올바르게 설정되었고 본딩 결함들을 피하기 위해 변경들이 행해질 필요가 있다는 것을 의미한다.
도 7은 기판(10)에 대하여 회전 가능한 듀얼 광학 어셈블리들의 등측도이다. 기판(10)상에 본딩된 반도체 다이(12)는 기판(10)의 전달 방향에 대하여 나란하지 않다. 반도체 다이(12)가 전달 방향에 나란해질 때 얻어지는 동일한 이미지를 획득하기 위해, 도 6에 관하여 기술되는 기판(10)에 대하여 광학 어셈블리들을 이동시키기 위한 이동 메커니즘은 또한 기판(10)에 대하여 광학 어셈블리들을 함께 회전시키도록 동작 가능하다. 도 7의 도시에서, 광학 어셈블리들은 각각의 기울어진 광학 어셈블리가 반도체 다이(12)의 각각의 모서리에 다시 배치되고 반도체 다이(12)의 두 개의 측면들을 동시에 보도록 동작 가능하도록 반시계 방향으로 회전되어, 반도체 다이(12)의 모든 네 개의 측면들이 동시에 검사될 수 있다. 따라서, 광선들(24)은 광학 시스템들(20, 40)을 향해 반도체 다이들(12)의 모든 네 개의 측면들로부터 다시 재지향된다.
본 발명에 따른 장치 및 방법이 반도체 다이(12)의 모든 네 개의 측면들을 동시에 볼 수 있기 때문에, 필릿 높이(h) 외에, 다이 틸트(다이의 각각의 측면들의 각각의 높이들에 기초하여) 및 BLT(다이와 기판 사이의 에폭시층의 두께)와 같은 다이 본딩 품질의 다른 양태들이 또한 동일한 방식을 사용하여 결정될 수 있다.
상기에 기술된 검사 장치 및 방법이 다이 본딩 및 온라인 검사 모두를 달성하기 위해 다이 본딩 기계에서 통합된 솔루션의 생성을 가능하게 하는 것이 이해되어야 한다. 따라서, 필릿 높이, 다이 틸트 및 BLT와 같은 본딩 품질의 표시자들은 폐루프 피드백 및 제어를 위해 즉시 결정될 수 있다. 결함이 있는 본딩된 반도체 다이들은 즉시 결정 가능하다.
더욱이, 검사가 본딩 공정 후 즉시 수행될 수 있기 때문에, 본드 높이, 필릿 높이, 다이 틸트 및 BLT와 같은 본딩 파라미터들의 실시간 조정은 본딩 공정 중에 가변적이다. 예를 들면, 에폭시 기록 파라미터들은 다이 본딩을 받는 다음의 기판(10)에 대해 조정 가능하다.
기울어진 광학 어셈블리의 초점면(26) 및 객체 평면(30)이 기판(10) 및 반도체 다이(12)의 상위 표면의 평면에 평행하기 때문에, 각각의 기울어진 광학 어셈블리들의 상대적인 위치들을 조정하기 위한 움직임이 상이한 반도체 다이 크기들에 대해 맞추도록 요구되지 않는다. 이는 수평면을 따라 반도체 다이(12)의 위치에서 시프트가 기울어진 광학 어셈블리들에 의해 보여질 때 그의 초점에 영향을 미치지 않기 때문이다. 또한, 단지 두 개의 기울어진 광학 어셈블리들이 반도체 다이(12)의 모든 네 개의 에지들을 동시에 검사하는 것이 요구되지 않고, 비스듬히 기울어진 광학 어셈블리들 사이의 관계는 원하는 바와 같이 다양한 측정들에 대해 스테레오 시스템을 형성하도록 고정될 수 있다.
본 명세서에 기술된 장치 및 방법은 독립형 자동화된 광학 검사 기계에서 필릿 높이의 오프라인 측정을 위해 비용 효율적인 솔루션을 위해 또한 적용 가능하기 때문에 본 출원은 온라인 검사로 제한되지 않는다는 것이 또한 이해될 것이다.
본 명세서에서 기술된 발명은 특별히 기술된 것들과 다른 변형들, 변경들 및/또는 추가들을 허용하고 본 발명은 상기 기술의 정신 및 범위 내에 속하는 모든 이러한 변형들, 변경들, 및/또는 추가들을 포함하는 것이 이해될 것이다.

Claims (20)

  1. 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치에 있어서,
    기판의 상부면에 대하여 사각(oblique angle)으로 기울어진 광학 어셈블리로서, 이미지 센서 및 광학 시스템을 포함하는, 광학 어셈블리를 포함하고,
    광학 어셈블리는 광학 어셈블리의 초점 심도가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  2. 제 1 항에 있어서,
    광학 어셈블리의 초점은 이미지 센서 및 초점 둘 모두가 광학 시스템의 광축으로부터 오프셋되도록 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  3. 제 2 항에 있어서,
    이미지 센서 및 초점은 광학 시스템의 광축의 대향 측면들상에 위치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  4. 제 2 항에 있어서,
    초점은 반도체 다이를 둘러싸는 필릿(fillet)의 원하는 높이에 근접한 높이에 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  5. 제 2 항에 있어서,
    광학 어셈블리는 기판에 대하여 이동 가능해서, 광학 어셈블리가 이동할 때 초점의 위치들과 일치하는 광학 어셈블리의 가상 초점면은 기판의 상부면으로 한정된 평면에 일반적으로 평행한, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  6. 제 5 항에 있어서,
    가상 초점면에 대한 광학 어셈블리의 초점 심도는 광학 어셈블리의 가상 초점면 위 및 아래에 일정 거리에 대한 가상 초점면에 대해 가로질러 연장하도록 구성되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  7. 제 6 항에 있어서,
    광학 어셈블리의 초점 심도는 가상 초점면 외부의 높이들의 범위 내에 놓인 반도체 다이의 측벽을 따라 반도체 다이를 둘러싸는 필릿의 상부의 이미지가 초점에 있는 것을 보장하기 위해 반도체 다이의 세로 측벽에 대응하는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  8. 제 1 항에 있어서,
    광학 시스템은 각도 α만큼 기판의 상부면에 대하여 기울어지고, 이미지 센서의 이미지 평면은 각도 α'만큼 광학 시스템에 대하여 기울어져서 tan α = M tan α'가 되고, M은 광학 시스템에 포함된 렌즈 어셈블리의 배율 팩터인, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  9. 제 1 항에 있어서,
    제 2 광학 어셈블리를 더 포함하고, 광학 어셈블리 및 제 2 광학 어셈블리는 사용중일 때 반도체 다이의 대향 측면들상에 위치되도록 구성되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  10. 제 9 항에 있어서,
    광학 어셈블리 및 제 2 광학 어셈블리는 반도체 다이의 대향 측면들을 동시에 검사하도록 배치 및 동작 가능한, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  11. 제 10 항에 있어서,
    각각의 광학 어셈블리는 동시에 반도체 다이의 두 개의 상이한 측면들을 각각 검사하도록 배치 및 동작 가능하여, 반도체 다이의 네 개의 측면들은 동시에 검사되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  12. 제 11 항에 있어서,
    각각의 광학 어셈블리는 동시에 반도체 다이의 두 개의 상이한 측면들을 보기 위해 반도체 다이의 각각의 모서리에 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  13. 제 1 항에 있어서,
    광학 어셈블리는 반도체 다이의 적어도 하나의 측벽의 이미지를 광학 시스템 및 이미지 센서를 향해 송신하기 위해 기판의 상부면에 대하여 사각으로 기울어진 미러를 더 포함하는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  14. 제 13 항에 있어서,
    광학 시스템은 광학 시스템의 광축이 기판의 상부면에 수직하도록 세로로 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  15. 제 14 항에 있어서,
    이미지 센서는 사각으로 기울어지고 광학 시스템의 광축에 대하여 오프셋되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  16. 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치에 있어서,
    제 1 광학 어셈블리 및 제 2 광학 어셈블리로서, 각각의 광학 어셈블리는 기판의 상부면에 대하여 사각으로 기울어지고, 각각의 광학 어셈블리는 이미지 센서 및 광학 시스템을 포함하는, 제 1 광학 어셈블리 및 제 2 광학 어셈블리를 포함하고,
    제 1 및 제 2 광학 어셈블리들의 각각은 제 1 및 제 2 광학 어셈블리들의 초점 심도가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  17. 제 16 항에 있어서,
    기판의 상부면상에 본딩된 반도체 다이들의 어레이를 검사하기 위해 기판에 대하여 제 1 및 제 2 광학 어셈블리들을 이동시키기 위한 이동 메커니즘을 더 포함하고, 이동 메커니즘은 또한 기판에 대하여 제 1 및 제 2 광학 어셈블리들을 함께 회전시키도록 동작 가능한, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  18. 제 16 항에 있어서,
    제 1 광학 어셈블리는 사용중일 때 반도체 다이에 대하여 제 2 광학 어셈블리로부터 실질적으로 대각선으로 맞은편에 구성 및 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 장치.
  19. 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 방법에 있어서,
    기판의 상부면상에 반도체 다이를 본딩하는 단계; 및
    기판의 상부면에 대하여 사각으로 기울어진 광학 어셈블리로 반도체 다이를 검사하는 단계로서, 광학 어셈블리는 이미지 센서 및 광학 시스템을 포함하는, 반도체 다이를 검사하는 단계를 포함하고,
    광학 어셈블리는 광학 어셈블리의 초점 심도가 반도체 다이의 적어도 하나의 측벽을 검사하기 위해 기판의 상부면에 실질적으로 수직하도록 배치되는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 방법.
  20. 제 19 항에 있어서,
    반도체 다이를 둘러싸는 필릿의 높이가 미리 결정된 범위 내에 있는 경우 기판상의 후속 본드 패드들상에 다른 반도체 다이들을 본딩하는 단계를 더 포함하는, 기판의 상부면상에 본딩된 반도체 다이를 검사하기 위한 방법.
KR1020190147633A 2018-11-20 2019-11-18 본딩된 반도체 다이들을 검사하기 위한 방법 및 장치 KR102281289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/196,161 US11011435B2 (en) 2018-11-20 2018-11-20 Apparatus and method inspecting bonded semiconductor dice
US16/196,161 2018-11-20

Publications (2)

Publication Number Publication Date
KR20200059160A true KR20200059160A (ko) 2020-05-28
KR102281289B1 KR102281289B1 (ko) 2021-07-23

Family

ID=70727132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190147633A KR102281289B1 (ko) 2018-11-20 2019-11-18 본딩된 반도체 다이들을 검사하기 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US11011435B2 (ko)
KR (1) KR102281289B1 (ko)
CN (1) CN111199900B (ko)
PH (1) PH12019000441A1 (ko)
TW (1) TWI740266B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113310984A (zh) * 2021-04-06 2021-08-27 深圳市深科达半导体科技有限公司 影像检测装置及芯片检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505906A (ja) * 1996-12-24 2000-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学式検査装置及びこの検査装置が設けられているリソグラフィ装置
US20080286885A1 (en) * 2007-04-23 2008-11-20 Pavel Izikson Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US20090028683A1 (en) * 2007-07-09 2009-01-29 Kla-Tencor Technologies Corporation Substrate processing apparatus and method
KR20170120147A (ko) * 2015-02-21 2017-10-30 케이엘에이-텐코 코포레이션 공간 고조파의 다중 절단에 의한 계산 효율성 최적화
WO2018186742A1 (en) * 2017-04-04 2018-10-11 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Method of and atomic force microscopy system for performing subsurface imaging

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742376A (en) * 1985-01-14 1988-05-03 Phillips Edward H Step-and-repeat alignment and exposure system
IE80676B1 (en) * 1996-08-02 1998-11-18 M V Research Limited A measurement system
JPH11265917A (ja) * 1998-03-18 1999-09-28 Rohm Co Ltd 画像認識装置
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP2004265957A (ja) * 2003-02-26 2004-09-24 Nikon Corp 最適位置検出式の検出方法、位置合わせ方法、露光方法、デバイス製造方法及びデバイス
US7324214B2 (en) * 2003-03-06 2008-01-29 Zygo Corporation Interferometer and method for measuring characteristics of optically unresolved surface features
WO2005008753A1 (ja) * 2003-05-23 2005-01-27 Nikon Corporation テンプレート作成方法とその装置、パターン検出方法、位置検出方法とその装置、露光方法とその装置、デバイス製造方法及びテンプレート作成プログラム
EP1808883A4 (en) * 2004-09-30 2011-07-13 Nikon Corp MEASURING METHOD, EXPOSURE METHOD AND COMPONENT MANUFACTURING METHOD
KR101495471B1 (ko) * 2006-02-21 2015-02-23 가부시키가이샤 니콘 패턴 형성 장치, 마크 검출 장치, 노광 장치, 패턴 형성 방법, 노광 방법 및 디바이스 제조 방법
WO2009079334A2 (en) * 2007-12-14 2009-06-25 Zygo Corporation Analyzing surface structure using scanning interferometry
US10460998B2 (en) * 2010-11-09 2019-10-29 Nikon Corporation Method for inspecting substrate, substrate inspection apparatus, exposure system, and method for producing semiconductor device
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101923846B1 (ko) * 2013-02-01 2018-11-29 하마마츠 포토닉스 가부시키가이샤 반도체 디바이스 검사 장치 및 반도체 디바이스 검사 방법
JP6303867B2 (ja) * 2014-06-27 2018-04-04 オムロン株式会社 基板検査装置及びその制御方法
WO2016166807A1 (ja) * 2015-04-14 2016-10-20 ヤマハ発動機株式会社 外観検査装置および外観検査方法
CH711570B1 (de) * 2015-09-28 2019-02-15 Besi Switzerland Ag Vorrichtung für die Montage von Bauelementen auf einem Substrat.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505906A (ja) * 1996-12-24 2000-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学式検査装置及びこの検査装置が設けられているリソグラフィ装置
US20080286885A1 (en) * 2007-04-23 2008-11-20 Pavel Izikson Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US20090028683A1 (en) * 2007-07-09 2009-01-29 Kla-Tencor Technologies Corporation Substrate processing apparatus and method
KR20170120147A (ko) * 2015-02-21 2017-10-30 케이엘에이-텐코 코포레이션 공간 고조파의 다중 절단에 의한 계산 효율성 최적화
WO2018186742A1 (en) * 2017-04-04 2018-10-11 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Method of and atomic force microscopy system for performing subsurface imaging

Also Published As

Publication number Publication date
TW202022314A (zh) 2020-06-16
US20200161193A1 (en) 2020-05-21
US11011435B2 (en) 2021-05-18
TWI740266B (zh) 2021-09-21
KR102281289B1 (ko) 2021-07-23
PH12019000441A1 (en) 2020-06-29
CN111199900A (zh) 2020-05-26
CN111199900B (zh) 2024-07-09

Similar Documents

Publication Publication Date Title
US9106807B2 (en) Device for noncontact determination of edge profile at a thin disk-shaped object
TWI575625B (zh) 檢測晶圓之系統及方法
JP6151406B2 (ja) 基板検査方法
TWI551855B (zh) 檢測晶圓之系統與方法以及由該系統讀取的程式儲存裝置
JP6415281B2 (ja) プローブ装置及びプローブ方法
JPH11316112A (ja) 集積回路の交差光軸検査システム
KR20120087680A (ko) 광삼각법을 이용한 3차원 형상 측정기를 사용하여 ｐｃｂ 범프 높이 측정 방법
CN111239164B (zh) 一种缺陷检测装置及其方法
US6219442B1 (en) Apparatus and method for measuring distortion of a visible pattern on a substrate by viewing predetermined portions thereof
KR20050043611A (ko) 3차원 계측 장치
US20100128285A1 (en) Three dimensional profile inspecting apparatus
KR102281289B1 (ko) 본딩된 반도체 다이들을 검사하기 위한 방법 및 장치
KR20170041986A (ko) 반도체 소자 측정 장치
JP2008196974A (ja) 突起物の高さ測定装置及び高さ測定方法
JP2009092485A (ja) 印刷半田検査装置
JP2015219085A (ja) 基板検査装置
JP2015108582A (ja) ３次元計測方法と装置
JP2014157106A (ja) 形状測定装置
JP2014235066A (ja) 表面形状測定装置
JP4974267B2 (ja) ウェーハ外周検査方法
JP2006292647A (ja) ボンディングワイヤ検査装置
TWI769423B (zh) 一種光罩姿態監測方法、裝置及光罩顆粒度檢測設備
JP2009150818A (ja) 形状測定装置
JP7531233B2 (ja) カラー光学検査装置及びこれを含むシステム
KR101999210B1 (ko) 3차원 적층형 반도체장치의 칩 적층 공정을 위한 중간단계 검사 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant