KR20200052831A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20200052831A
KR20200052831A KR1020190134592A KR20190134592A KR20200052831A KR 20200052831 A KR20200052831 A KR 20200052831A KR 1020190134592 A KR1020190134592 A KR 1020190134592A KR 20190134592 A KR20190134592 A KR 20190134592A KR 20200052831 A KR20200052831 A KR 20200052831A
Authority
KR
South Korea
Prior art keywords
wafer
polyolefin
sheet
frame
based sheet
Prior art date
Application number
KR1020190134592A
Other languages
English (en)
Inventor
시게노리 하라다
미노루 마츠자와
하야토 기우치
요시아키 요도
다로 아라카와
마사미츠 아가리
에미코 가와무라
유스케 후지이
도시키 미야이
마키코 오마에
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200052831A publication Critical patent/KR20200052831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/061—Polyolefin polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Abstract

본 발명은, 품질을 저하시키지 않고 디바이스 칩을 형성하는 것을 목적으로 한다.
복수의 디바이스가, 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 웨이퍼의 이면과 프레임의 외주에 폴리올레핀계 시트를 배치하는 폴리올레핀계 시트 배치 공정과, 상기 폴리올레핀계 시트를 가열하여 열 압착에 의해 웨이퍼와 상기 프레임을 상기 폴리올레핀계 시트를 통해 일체화하는 일체화 공정과, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 분할 예정 라인을 따라 조사하고, 분할홈을 형성하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 에어를 분사하여 디바이스 칩을 밀어올려, 상기 폴리올레핀계 시트로부터 개개의 상기 디바이스 칩을 픽업하는 픽업 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 복수의 디바이스가 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
휴대 전화나 퍼스널 컴퓨터 등의 전자기기에 사용되는 디바이스 칩의 제조 공정에서는, 우선, 반도체 등의 재료를 포함하는 웨이퍼의 표면에 복수의 교차하는 분할 예정 라인(스트리트)을 설정한다. 그리고, 상기 분할 예정 라인에 의해 구획되는 각 영역에 IC(Integrated Circuit), LSI(Large-scale Integrated circuit), LED(Light Emitting Diode) 등의 디바이스를 형성한다.
그 후, 개구를 갖는 환형의 프레임에 상기 개구를 막도록 붙여진 다이싱 테이프라고 불리는 점착 테이프를 상기 웨이퍼의 이면에 접착하여, 웨이퍼와, 점착 테이프와, 환형의 프레임이 일체로 된 프레임 유닛을 형성한다. 그리고, 프레임 유닛에 포함되는 웨이퍼를 상기 분할 예정 라인을 따라 가공하여 분할하면, 개개의 디바이스 칩이 형성된다.
웨이퍼의 분할에는, 예컨대, 레이저 가공 장치가 사용된다(특허문헌 1 참조). 레이저 가공 장치는, 점착 테이프를 통해 웨이퍼를 유지하는 척 테이블, 및 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 웨이퍼에 조사하는 레이저 가공 유닛을 구비한다.
웨이퍼를 분할할 때에는, 척 테이블 위에 프레임 유닛을 놓고, 점착 테이프를 통해 척 테이블에 웨이퍼를 유지시킨다. 그리고, 척 테이블과, 레이저 가공 유닛을 척 테이블의 상면에 평행한 방향을 따라 상대 이동시키면서 상기 레이저 가공 유닛으로부터 웨이퍼에 상기 레이저빔을 조사한다. 레이저빔이 조사되면 어블레이션에 의해 각 분할 예정 라인을 따라 웨이퍼에 분할홈이 형성되어, 웨이퍼가 분할된다.
그 후, 레이저 가공 장치로부터 프레임 유닛을 반출하고, 점착 테이프에 자외선을 조사하는 등의 처리를 행하여 점착 테이프의 점착력을 저하시켜, 디바이스 칩을 픽업한다. 디바이스 칩의 생산 효율이 높은 가공 장치로서, 웨이퍼의 분할과, 점착 테이프에 대한 자외선의 조사를 하나의 장치에서 연속하여 실시할 수 있는 가공 장치가 알려져 있다(특허문헌 1 참조). 점착 테이프 상으로부터 픽업된 디바이스 칩은, 소정 배선 기판 등에 실장된다.
[특허문헌 1] 일본 특허 공개 평성 제10-305420호 공보 [특허문헌 2] 일본 특허 제3076179호 공보
점착 테이프는, 예컨대, 염화비닐 시트 등으로 형성된 기재층과, 상기 기재층 상에 배치된 풀층을 포함한다. 레이저 가공 장치에서는, 어블레이션 가공에 의해 웨이퍼를 확실히 분할하기 위해, 웨이퍼의 표면으로부터 이면에 이르는 분할홈을 확실히 형성할 수 있는 조건으로 레이저빔이 웨이퍼에 조사된다. 그 때문에, 형성된 분할홈의 아래쪽이나 그 주위에서는, 레이저빔의 조사에 의한 열적인 영향에 의해 점착 테이프의 풀층이 용융되어, 웨이퍼로부터 형성된 디바이스 칩의 이면측에 풀층의 일부가 고착된다.
이 경우, 점착 테이프로부터 디바이스 칩을 픽업할 때에 점착 테이프에 자외선을 조사하는 등의 처리를 실시하여도, 픽업된 디바이스 칩의 이면측에는 풀층의 상기 일부가 잔존해 버린다. 그 때문에, 디바이스 칩의 품질 저하가 문제가 된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 형성되는 디바이스 칩의 이면측에 풀층이 부착되지 않아, 디바이스 칩에 풀층의 부착에 기인한 품질 저하가 발생하지 않는 웨이퍼의 가공 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 일 양태에 따르면, 복수의 디바이스가, 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면과 상기 프레임의 외주에 폴리올레핀계 시트를 배치하는 폴리올레핀계 시트 배치 공정과, 상기 폴리올레핀계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리올레핀계 시트를 통해 일체화하는 일체화 공정과, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 분할 예정 라인을 따라 상기 웨이퍼에 조사하고, 분할홈을 형성하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 상기 폴리올레핀계 시트측으로부터 에어를 분사함으로써 개별적으로 디바이스 칩을 밀어올려, 상기 폴리올레핀계 시트로부터 상기 디바이스 칩을 픽업하는 픽업 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 일체화 공정에 있어서, 적외선의 조사에 의해 상기 열 압착을 실시한다.
또한, 바람직하게는, 상기 일체화 공정에 있어서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리올레핀계 시트를 제거한다.
또한, 바람직하게는, 상기 픽업 공정에서는, 상기 폴리올레핀계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓힌다.
또한, 바람직하게는, 상기 폴리올레핀계 시트는, 폴리에틸렌 시트, 폴리프로필렌 시트, 폴리스티렌 시트 중 어느 하나이다.
또한, 바람직하게는, 상기 일체화 공정에 있어서, 상기 폴리올레핀계 시트가 상기 폴리에틸렌 시트인 경우에 가열 온도는 120℃~140℃이고, 상기 폴리올레핀계 시트가 상기 폴리프로필렌 시트인 경우에 가열 온도는 160℃~180℃이며, 상기 폴리올레핀계 시트가 상기 폴리스티렌 시트인 경우에 가열 온도는 220℃~240℃이다.
또한, 바람직하게는, 상기 웨이퍼는 Si, GaN, GaAs, 유리 중 어느 하나로 구성된다.
본 발명의 일 양태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛을 형성할 때에, 풀층을 갖는 점착 테이프를 사용하지 않고, 풀층을 구비하지 않는 폴리올레핀계 시트를 이용하여 프레임과, 웨이퍼를 일체화한다. 폴리올레핀계 시트를 통해 프레임과 웨이퍼를 일체화시키는 일체화 공정은, 열 압착에 의해 실현된다.
일체화 공정을 실시한 후에는, 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저빔을 웨이퍼에 조사하고, 어블레이션에 의해 분할 예정 라인을 따른 분할홈을 형성하여 상기 웨이퍼를 분할한다. 그 후, 폴리올레핀계 시트측로부터 에어를 분사함으로써 개별적으로 디바이스 칩을 밀어올려, 폴리올레핀계 시트로부터 디바이스 칩을 픽업한다. 픽업된 디바이스 칩은, 각각 소정 실장 대상에 실장된다. 또한, 픽업시에 에어에 의해 디바이스 칩을 밀어올리면, 폴리올레핀계 시트로부터 박리할 때에 디바이스 칩에 가해지는 부하를 경감할 수 있다.
웨이퍼에 어블레이션 가공을 실시하면, 레이저빔의 조사에 의해 생기는 열이 분할홈의 아래쪽이나 그 근방에서 폴리올레핀계 시트에 전달된다. 그러나, 폴리올레핀계 시트는 풀층을 구비하지 않기 때문에, 상기 풀층이 용융되어 디바이스 칩의 이면측에 고착되는 일이 없다.
즉, 본 발명의 일 양태에 따르면, 풀층을 구비하지 않는 폴리올레핀계 시트를 이용하여 프레임 유닛을 형성할 수 있기 때문에, 풀층을 구비한 점착 테이프가 불필요하며, 결과적으로 풀층의 부착에 기인한 디바이스 칩의 품질 저하가 발생하지 않는다.
따라서, 본 발명의 일 양태에 따르면, 형성되는 디바이스 칩의 이면측에 풀층이 부착되지 않아, 디바이스 칩에 풀층의 부착에 기인한 품질 저하가 발생하지 않는 웨이퍼의 가공 방법이 제공된다.
도 1은 웨이퍼를 모식적으로 나타낸 사시도이다.
도 2는 척 테이블의 유지면 상에 웨이퍼 및 프레임을 위치시키는 모습을 모식적으로 나타낸 사시도이다.
도 3은 폴리올레핀계 시트 배치 공정을 모식적으로 나타낸 사시도이다.
도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 5는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 6은 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 7의 (A)는 폴리올레핀계 시트를 절단하는 모습을 모식적으로 나타낸 사시도이고, 도 7의 (B)는 형성된 프레임 유닛을 모식적으로 나타낸 사시도이다.
도 8은 분할 공정을 모식적으로 나타낸 사시도이다.
도 9는 픽업 장치로의 프레임 유닛의 반입을 모식적으로 나타낸 사시도이다.
도 10의 (A)는 프레임 지지대 위에 고정된 프레임 유닛을 모식적으로 나타낸 단면도이고, 도 10의 (B)는 픽업 공정을 모식적으로 나타낸 단면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 따른 실시형태에 대해서 설명한다. 우선, 본 실시형태에 따른 웨이퍼 가공 방법으로 가공되는 웨이퍼에 대해서 설명한다. 도 1은 웨이퍼(1)를 모식적으로 나타낸 사시도이다.
웨이퍼(1)는, 예컨대 Si(실리콘), SiC(실리콘카바이드), GaN(갈륨 나이트라이드), GaAs(비소화갈륨), 혹은, 그 밖의 반도체 등의 재료, 또는 사파이어, 유리, 석영 등의 재료를 포함하는 대략 원판형의 기판 등이다. 상기 유리는, 예컨대 알칼리유리, 무알칼리유리, 소다석회유리, 납유리, 붕규산유리, 석영유리 등이다.
웨이퍼(1)의 표면(1a)은 격자형으로 배열된 복수의 분할 예정 라인(3)으로 구획된다. 또한, 웨이퍼(1)의 표면(1a)의 분할 예정 라인(3)으로 구획된 각 영역에는 IC나 LED 등의 디바이스(5)가 형성된다. 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 어블레이션 가공에 의해 분할 예정 라인(3)을 따른 분할홈을 웨이퍼(1)에 형성하여 웨이퍼(1)를 분할하고, 개개의 디바이스 칩을 형성한다.
어블레이션 가공이 실시되는 레이저 가공 장치(12)(도 8 참조)에 웨이퍼(1)를 반입하기 전에, 웨이퍼(1)와 폴리올레핀계 시트와 프레임이 일체화되어, 프레임 유닛이 형성된다. 웨이퍼(1)는, 프레임 유닛의 상태로 레이저 가공 장치에 반입되어, 가공된다. 형성된 개개의 디바이스 칩은 폴리올레핀계 시트에 지지된다. 그 후, 폴리올레핀계 시트를 확장함으로써 디바이스 칩 사이의 간격을 넓혀, 픽업 장치에 의해 디바이스 칩을 픽업한다.
환형의 프레임(7)(도 2 등 참조)은, 예컨대 금속 등의 재료로 형성되며, 웨이퍼(1)의 직경보다 큰 직경의 개구(7a)를 구비한다. 프레임 유닛을 형성할 때에는, 웨이퍼(1)는, 프레임(7)의 개구(7a) 내에 위치되어, 개구(7a)에 수용된다.
폴리올레핀계 시트(9)(도 3 등 참조)는, 유연성을 갖는 수지계 시트이며, 표리면이 평탄하다. 그리고, 폴리올레핀계 시트(9)는, 프레임(7)의 외경(外徑)보다 큰 직경을 가지며, 풀층을 구비하지 않는다. 폴리올레핀계 시트(9)는, 알켄을 모노머로 하여 합성되는 폴리머의 시트이며, 예컨대 폴리에틸렌 시트, 폴리프로필렌 시트, 또는 폴리스티렌 시트 등의, 가시광에 대하여 투명하거나 또는 반투명한 시트이다. 단, 폴리올레핀계 시트(9)는 이것에 한정되지 않고, 불투명하여도 좋다.
폴리올레핀계 시트(9)는, 점착성을 갖지 않기 때문에 실온에서는 웨이퍼(1) 및 프레임(7)에 접착할 수 없다. 그러나, 폴리올레핀계 시트(9)는 열가소성을 갖기 때문에, 소정 압력을 인가하면서 웨이퍼(1) 및 프레임(7)과 접합시킨 상태로 융점 근방의 온도까지 가열하면, 부분적으로 용융하여 웨이퍼(1) 및 프레임(7)에 접착될 수 있다. 그래서, 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는 이상과 같은 열 압착에 의해, 웨이퍼(1)와 프레임(7)과 폴리올레핀계 시트(9)를 일체화하여 프레임 유닛을 형성한다.
다음에, 본 실시형태에 따른 웨이퍼(1)의 가공 방법의 각 공정에 대해서 설명한다. 우선, 웨이퍼(1)와 폴리올레핀계 시트(9)와 프레임(7)을 일체화시키기 위한 준비를 위해, 폴리올레핀계 시트 배치 공정을 실시한다. 도 2는 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1) 및 프레임(7)을 위치시키는 모습을 모식적으로 나타낸 사시도이다. 도 2에 도시된 바와 같이, 폴리올레핀계 시트 배치 공정은, 상부에 유지면(2a)을 구비하는 척 테이블(2) 상에서 실시된다.
척 테이블(2)은, 상부 중앙에 프레임(7)의 외경보다 큰 직경의 다공질 부재를 구비한다. 상기 다공질 부재의 상면은, 척 테이블(2)의 유지면(2a)이 된다. 척 테이블(2)은, 도 3에 도시된 바와 같이 일단이 상기 다공질 부재에 연결된 배기로를 내부에 가지며, 상기 배기로의 타단측에는 흡인원(2b)이 배치된다. 배기로에는, 연통 상태와 절단 상태를 전환하는 전환부(2c)가 배치되고, 전환부(2c)가 연통 상태이면, 유지면(2a)에 놓여진 피유지물에, 흡인원(2b)에 의해 생긴 부압이 작용하여, 피유지물이 척 테이블(2)에 흡인 유지된다.
폴리올레핀계 시트 배치 공정에서는, 우선 도 2에 도시된 바와 같이, 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1)와 프레임(7)을 놓는다. 이때, 웨이퍼(1)의 표면(1a)측을 아래쪽을 향하게 하여, 프레임(7)의 개구(7a) 내에 웨이퍼(1)를 위치시킨다. 다음에, 웨이퍼(1)의 이면(1b)과, 프레임(7)의 외주에 폴리올레핀계 시트(9)를 배치한다. 도 3은 폴리올레핀계 시트 배치 공정을 모식적으로 나타낸 사시도이다. 도 3에 도시된 바와 같이, 웨이퍼(1)와 프레임(7)을 덮도록 양자 위에 폴리올레핀계 시트(9)를 배치한다.
또한, 폴리올레핀계 시트 배치 공정에서는, 척 테이블(2)의 유지면(2a)보다 큰 직경의 폴리올레핀계 시트(9)가 사용된다. 이후에 실시되는 일체화 공정에서 척 테이블(2)에 의한 부압을 폴리올레핀계 시트(9)에 작용시킬 때에, 유지면(2a) 전체가 폴리올레핀계 시트(9)에 의해 덮여 있지 않으면, 부압이 간극으로부터 새어 버려, 폴리올레핀계 시트(9)에 적절하게 압력을 인가할 수 없기 때문이다.
본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 다음에, 폴리올레핀계 시트(9)를 가열하여, 열 압착에 의해 웨이퍼(1)와 상기 프레임(7)을 상기 폴리올레핀계 시트(9)를 통해 일체화하는 일체화 공정을 실시한다. 도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다. 도 4에서는, 가시광에 대하여 투명하거나 반투명한 폴리올레핀계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다.
일체화 공정에서는, 우선 척 테이블(2)의 전환부(2c)를 작동시켜 흡인원(2b)을 척 테이블(2) 상부의 다공질 부재에 접속하는 연통 상태로 하고, 흡인원(2b)에 의한 부압을 폴리올레핀계 시트(9)에 작용시킨다. 그렇게 하면, 대기압에 의해 폴리올레핀계 시트(9)가 웨이퍼(1) 및 프레임(7)에 대하여 밀착된다.
다음에, 흡인원(2b)에 의해 폴리올레핀계 시트(9)를 흡인하면서 폴리올레핀계 시트(9)를 가열하여, 열 압착을 실시한다. 폴리올레핀계 시트(9)의 가열은, 예컨대 도 4에 도시된 바와 같이, 척 테이블(2)의 위쪽에 배치되는 히트 건(4; heat gun)에 의해 실시된다.
히트 건(4)은, 전열선 등의 가열 수단과, 팬 등의 송풍 기구를 내부에 구비하고, 공기를 가열하여 분사할 수 있다. 부압을 폴리올레핀계 시트(9)에 작용시키면서 히트 건(4)에 의해 폴리올레핀계 시트(9)에 상면으로부터 열풍(4a)을 공급하여, 폴리올레핀계 시트(9)를 소정 온도로 가열하면, 폴리올레핀계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.
또한, 폴리올레핀계 시트(9)의 가열은, 다른 방법에 의해 실시되어도 좋고, 예컨대 소정 온도로 가열된 부재로 웨이퍼(1) 및 프레임(7)을 위쪽으로부터 압박함으로써 실시된다. 도 5는 일체화 공정의 다른 일례를 모식적으로 나타낸 사시도이다. 도 5에서는, 가시광에 대하여 투명 또는 반투명한 폴리올레핀계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다.
도 5에 도시된 일체화 공정에서는, 예컨대, 내부에 열원을 구비하는 히트 롤러(6; heat roller)를 사용한다. 도 5에 도시된 일체화 공정에 있어서도, 우선 흡인원(2b)에 의한 부압을 폴리올레핀계 시트(9)에 작용시켜, 대기압에 의해 폴리올레핀계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다.
그 후, 히트 롤러(6)를 소정 온도로 가열하여, 척 테이블(2)의 유지면(2a)의 일단에 상기 히트 롤러(6)를 놓는다. 그리고, 히트 롤러(6)를 회전시켜, 상기 일단으로부터 타단까지 척 테이블(2) 상에서 히트 롤러(6)를 굴린다. 그렇게 하면, 폴리올레핀계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 이때, 히트 롤러(6)에 의해 폴리올레핀계 시트(9)를 밀어내리는 방향으로 힘을 인가하면, 대기압보다 큰 압력으로 열 압착이 실시된다. 또한, 히트 롤러(6)의 표면을 불소 수지로 피복하는 것이 바람직하다.
또한, 내부에 열원을 구비하고, 평평한 바닥판을 갖는 다리미(iron) 모양의 압박 부재를 히트 롤러(6) 대신에 사용하여 폴리올레핀계 시트(9)의 열 압착을 실시하여도 좋다. 이 경우, 상기 압박 부재를 소정 온도로 가열하여 열판으로 하고, 척 테이블(2)에 유지된 폴리올레핀계 시트(9)를 상기 압박 부재로 위쪽으로부터 압박한다.
폴리올레핀계 시트(9)의 가열은, 또 다른 방법에 의해 실시되어도 좋다. 도 6은 일체화 공정의 또 다른 일례를 모식적으로 나타낸 사시도이다. 도 6에서는, 가시광에 대하여 투명하거나 또는 반투명한 폴리올레핀계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다. 도 6에 도시된 일체화 공정에서는, 척 테이블(2)의 위쪽에 배치된 적외선 램프(8)를 사용하여 폴리올레핀계 시트(9)를 가열한다. 적외선 램프(8)는, 적어도 폴리올레핀계 시트(9)의 재료가 흡수성을 갖는 파장의 적외선(8a)을 조사 가능하다.
도 6에 도시된 일체화 공정에 있어서도, 우선, 흡인원(2b)에 의한 부압을 폴리올레핀계 시트(9)에 작용시켜, 폴리올레핀계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다. 다음에, 적외선 램프(8)를 작동시켜, 폴리올레핀계 시트(9)에 적외선(8a)을 조사하여 폴리올레핀계 시트(9)를 가열한다. 그렇게 하면, 폴리올레핀계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.
어느 하나의 방법에 의해 폴리올레핀계 시트(9)가 그 융점 근방의 온도까지 가열되면, 폴리올레핀계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 폴리올레핀계 시트(9)를 열 압착한 후에는, 전환부(2c)를 작동시켜 척 테이블(2)의 다공질 부재와, 흡인원(2b)과의 연통 상태를 해제하고, 척 테이블(2)에 의한 흡착을 해제한다.
다음에, 프레임(7)의 외주로부터 삐져나온 폴리올레핀계 시트(9)를 절단하여 제거한다. 도 7의 (A)는 폴리올레핀계 시트(9)를 절단하는 모습을 모식적으로 나타낸 사시도이다. 절단에는, 도 7의 (A)에 도시된 바와 같이, 원환형의 커터(10)가 사용된다. 상기 커터(10)는, 관통 구멍을 구비하고, 상기 관통 구멍에 관통된 회전축 주위로 회전 가능하다.
우선, 원환형의 커터(10)를 프레임(7)의 위쪽에 위치시킨다. 이때, 커터(10)의 회전축을 척 테이블(2)의 직경 방향에 맞춘다. 다음에, 커터(10)를 하강시켜 프레임(7)과 커터(10) 사이에 폴리올레핀계 시트(9)를 끼워, 폴리올레핀계 시트(9)를 절단한다. 그렇게 하면, 폴리올레핀계 시트(9)에 절단 자국(9a)이 형성된다.
또한, 프레임(7)을 따라 프레임(7)의 개구(7a)의 둘레로 커터(10)를 일주시켜, 절단 자국(9a)으로 폴리올레핀계 시트(9)의 소정 영역을 둘러싼다. 그리고, 폴리올레핀계 시트(9)의 상기 영역을 남기도록 절단 자국(9a)의 외주측 영역의 폴리올레핀계 시트(9)를 제거한다. 그렇게 하면, 프레임(7)의 외주로부터 삐져나온 영역을 포함하여 폴리올레핀계 시트(9)의 불필요한 부분을 제거할 수 있다.
또한, 폴리올레핀계 시트의 절단에는 초음파 커터를 사용하여도 좋고, 전술한 원환형의 커터(10)를 초음파대의 주파수로 진동시키는 진동원을 상기 커터(10)에 접속하여도 좋다. 또한, 폴리올레핀계 시트(9)를 절단할 때에는, 절단을 쉽게 하기 위해 상기 폴리올레핀계 시트(9)를 냉각하여 경화시켜도 좋다. 이상에 의해, 웨이퍼(1)와 프레임(7)이 폴리올레핀계 시트(9)를 통해 일체화된 프레임 유닛(11)이 형성된다. 도 7의 (B)는 형성된 프레임 유닛(11)을 모식적으로 나타낸 사시도이다.
또한, 열 압착을 실시할 때에 폴리올레핀계 시트(9)는, 바람직하게는, 그 융점 이하의 온도로 가열된다. 가열 온도가 융점을 넘으면, 폴리올레핀계 시트(9)가 용해되어 시트의 형상을 유지할 수 없게 되는 경우가 있기 때문이다. 또한, 폴리올레핀계 시트(9)는, 바람직하게는 그 연화점 이상의 온도로 가열된다. 가열 온도가 연화점에 도달하고 있지 않으면 열 압착을 적절하게 실시할 수 없기 때문이다. 즉, 폴리올레핀계 시트(9)는, 그 연화점 이상이면서 또한 그 융점 이하의 온도로 가열되는 것이 바람직하다.
또한, 일부의 폴리올레핀계 시트(9)는, 명확한 연화점을 갖지 않는 경우도 있다. 그래서, 열 압착을 실시할 때에 폴리올레핀계 시트(9)는, 바람직하게는 그 융점보다 20℃ 낮은 온도 이상이며 또한 그 융점 이하의 온도로 가열된다.
또한, 폴리올레핀계 시트(9)가 폴리에틸렌 시트인 경우, 가열 온도는 120℃~140℃가 되는 것이 바람직하다. 또한, 상기 폴리올레핀계 시트(9)가 폴리프로필렌 시트인 경우, 가열 온도는 160℃~180℃가 되는 것이 바람직하다. 또한, 폴리올레핀계 시트(9)가 폴리스티렌 시트인 경우, 가열 온도는 220℃~240℃가 되는 것이 바람직하다.
여기서, 가열 온도란, 일체화 공정을 실시할 때의 폴리올레핀계 시트(9)의 온도를 말한다. 예컨대, 히트 건(4), 히트 롤러(6), 적외선 램프(8) 등의 열원에서는 출력 온도를 설정할 수 있는 기종이 실용에 제공되지만, 상기 열원을 사용하여 폴리올레핀계 시트(9)를 가열하여도, 폴리올레핀계 시트(9)의 온도가 설정된 상기 출력 온도까지 도달하지 않는 경우도 있다. 그래서, 폴리올레핀계 시트(9)를 소정 온도로 가열하기 위해, 열원의 출력 온도를 폴리올레핀계 시트(9)의 융점보다 높게 설정하여도 좋다.
다음에, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛(11)의 상태가 된 웨이퍼(1)를 어블레이션 가공하여, 분할 예정 라인(3)을 따른 분할홈을 형성하여 상기 웨이퍼(1)를 분할하는 분할 공정을 실시한다. 분할 공정은, 예컨대, 도 8에 도시된 레이저 가공 장치로 실시된다. 도 8은, 분할 공정을 모식적으로 나타낸 사시도이다.
레이저 가공 장치(12)는, 웨이퍼(1)를 어블레이션 가공하는 레이저 가공 유닛(14)과, 웨이퍼(1)를 유지하는 척 테이블(도시 생략)을 구비한다. 레이저 가공 유닛(14)은, 레이저를 발진할 수 있는 레이저 발진기(도시 생략)를 구비하고, 웨이퍼(1)에 대하여 흡수성을 갖는 파장의[웨이퍼(1)가 흡수할 수 있는 파장의] 레이저빔(16)을 출사할 수 있다. 상기 척 테이블은, 상면에 평행한 방향을 따라 이동(가공 이송)할 수 있다.
레이저 가공 유닛(14)은, 상기 레이저 발진기로부터 출사된 레이저빔(16)을 상기 척 테이블에 유지된 웨이퍼(1)에 조사한다. 레이저 가공 유닛(14)이 구비하는 가공 헤드(14a)는, 레이저빔(16)을 웨이퍼(1)의 소정 높이 위치에 집광하는 기구를 갖는다.
웨이퍼(1)를 어블레이션 가공할 때에는, 척 테이블 위에 프레임 유닛(11)을 놓고, 폴리올레핀계 시트(9)를 통해 척 테이블에 웨이퍼(1)를 유지시킨다. 그리고, 척 테이블을 회전시켜 웨이퍼(1)의 분할 예정 라인(3)을 레이저 가공 장치(12)의 가공 이송 방향에 맞춘다. 또한, 분할 예정 라인(3)의 연장선의 위쪽에 가공 헤드(14a)가 배치되도록, 척 테이블 및 레이저 가공 유닛(14)의 상대 위치를 조정한다.
다음에, 레이저 가공 유닛(14)으로부터 웨이퍼(1)에 레이저빔(16)을 조사하면서 척 테이블과, 레이저 가공 유닛(14)을 척 테이블의 상면에 평행한 가공 이송 방향을 따라 상대 이동시킨다. 그렇게 하면, 분할 예정 라인(3)을 따라 레이저빔(16)이 웨이퍼(1)에 조사되고, 어블레이션에 의해 분할 예정 라인(3)을 따른 분할홈(3a)이 웨이퍼(1)에 형성된다.
분할 단계에 있어서의 레이저빔(16)의 조사 조건은, 예컨대, 이하와 같이 설정된다. 단, 레이저빔(16)의 조사 조건은, 이것에 한정되지 않는다.
파장 : 355 ㎚
반복 주파수 : 50 ㎑
평균 출력 : 5 W
이송 속도 : 200 ㎜/초
하나의 분할 예정 라인(3)을 따라 어블레이션 가공을 실시한 후, 척 테이블 및 레이저 가공 유닛(14)을 가공 이송 방향과는 수직인 인덱싱 이송 방향으로 상대적으로 이동시키고, 다른 분할 예정 라인(3)을 따라 마찬가지로 웨이퍼(1)의 어블레이션 가공을 실시한다. 하나의 방향을 따른 모든 분할 예정 라인(3)을 따라 분할홈(3a)을 형성한 후, 척 테이블을 유지면에 수직인 축 주위로 회전시키고, 다른 방향을 따른 분할 예정 라인(3)을 따라 마찬가지로 웨이퍼(1)를 어블레이션 가공한다.
웨이퍼(1)의 모든 분할 예정 라인(3)을 따라 웨이퍼(1)가 어블레이션 가공되면, 분할 단계가 완료된다. 분할 단계가 완료되어, 모든 분할 예정 라인(3)을 따라 표면(1a)으로부터 이면(1b)에 이르는 분할홈(3a)이 웨이퍼(1)에 형성되면, 웨이퍼(1)가 분할되어 개개의 디바이스 칩이 형성된다.
레이저 가공 유닛(14)에 의해 웨이퍼(1)에 어블레이션 가공을 실시하면, 레이저빔(16)의 피조사 지점으로부터 웨이퍼(1)에서 유래된 가공 부스러기가 발생하고, 상기 가공 부스러기가 상기 피조사 지점의 주위로 비산되어 웨이퍼(1)의 표면(1a)에 부착된다. 웨이퍼(1)에 어블레이션 가공을 실시한 후, 웨이퍼(1)의 표면(1a)을 후술하는 세정 유닛에 의해 세정하여도, 부착된 가공 부스러기를 완전히 제거하는 것은 용이하지 않다. 웨이퍼(1)로부터 형성되는 디바이스 칩에 상기 가공 부스러기가 잔존하면, 디바이스 칩의 품질이 저하된다.
그래서, 레이저 가공 장치(12)로 어블레이션 가공되는 웨이퍼(1)의 표면(1a)에는 미리, 웨이퍼(1)의 표면(1a)을 보호하는 보호막으로서 기능하는 수용성 액상 수지가 도포되어 있어도 좋다. 상기 액상 수지가 웨이퍼(1)의 표면(1a)에 도포되어 있으면, 어블레이션 가공을 실시할 때에 비산되는 가공 부스러기가 상기 액상 수지의 상면에 부착되기 때문에, 가공 부스러기는 웨이퍼(1)의 표면(1a)에 직접 부착되지 않는다. 그리고, 다음에 설명하는 세정 유닛에 의해, 상기 가공 부스러기는 상기 액상 수지와 함께 제거된다.
레이저 가공 장치(12)는, 세정 유닛(도시 생략)을 구비하여도 좋다. 이 경우, 레이저 가공 유닛(14)에 의해 어블레이션 가공된 웨이퍼(1)는, 상기 세정 유닛으로 반송되어, 상기 세정 유닛에 의해 세정된다. 예컨대, 세정 유닛은 프레임 유닛(11)을 유지하는 세정 테이블과, 프레임 유닛(11)의 위쪽을 왕복 이동할 수 있는 세정수 공급 노즐을 구비한다.
세정 테이블을 유지면에 수직인 축 주위로 회전시키고, 세정수 공급 노즐로부터 순수 등의 세정액을 웨이퍼(1)에 공급하면서, 세정수 공급 노즐을 상기 유지면 중앙의 위쪽을 통과하는 경로에 의해 수평 방향으로 왕복 이동시키면, 웨이퍼(1)의 표면(1a)측을 세정할 수 있다.
본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 다음에, 폴리올레핀계 시트(9)로부터 개개의 상기 디바이스 칩을 픽업하는 픽업 공정을 실시한다. 픽업 공정에서는, 도 9 하부에 도시된 픽업 장치(18)를 사용한다. 도 9는 픽업 장치(18)로의 프레임 유닛(11)의 반입을 모식적으로 나타낸 사시도이다.
픽업 장치(18)는, 웨이퍼(1)의 직경보다 큰 직경을 갖는 원통형의 드럼(20)과, 프레임 지지대(26)를 포함하는 프레임 유지 유닛(22)을 구비한다. 프레임 유지 유닛(22)의 프레임 지지대(26)는, 상기 드럼(20)의 직경보다 큰 직경의 개구를 구비하고, 상기 드럼(20)의 상단부와 동일한 높이에 배치되며, 상기 드럼(20)의 상단부를 외주측으로부터 둘러싼다.
프레임 지지대(26)의 외주측에는, 클램프(24)가 배치된다. 프레임 지지대(26) 위에 프레임 유닛(11)을 놓고, 클램프(24)에 의해 프레임 유닛(11)의 프레임(7)을 파지시키면, 프레임 유닛(11)이 프레임 지지대(26)에 고정된다.
프레임 지지대(26)는, 연직 방향을 따라 신장되는 복수의 로드(28; rod)에 의해 지지되고, 각 로드(28)의 하단부에는, 상기 로드(28)를 승강시키는 에어 실린더(30)가 배치된다. 복수의 에어 실린더(30)는, 원판형의 베이스(32)에 지지된다. 각 에어 실린더(30)를 작동시키면, 프레임 지지대(26)가 드럼(20)에 대하여 하강된다.
드럼(20)의 내부에는, 폴리올레핀계 시트(9)에 지지된 디바이스 칩을 아래쪽으로부터 밀어올리는 푸시업 기구(34)가 배치된다. 푸시업 기구(34)는, 위쪽을 향해 에어(34a)를 분출하는 기능을 갖는다. 또한, 드럼(20)의 위쪽에는, 디바이스 칩을 흡인 유지할 수 있는 콜릿(36)[도 10의 (B) 참조]이 배치된다. 푸시업 기구(34) 및 콜릿(36)은, 프레임 지지대(26)의 상면을 따른 수평 방향으로 이동 가능하다. 또한, 콜릿(36)은, 전환부(36b)[도 10의 (B) 참조]를 통해 흡인원(36a)[도 10의 (B) 참조]에 접속된다.
픽업 공정에서는, 우선 픽업 장치(18)의 드럼(20)의 상단의 높이와, 프레임 지지대(26)의 상면의 높이가 일치하도록, 에어 실린더(30)를 작동시켜 프레임 지지대(26)의 높이를 조절한다. 다음에, 레이저 가공 장치(12)로부터 반출된 프레임 유닛(11)을 픽업 장치(18)의 드럼(20) 및 프레임 지지대(26) 위에 놓는다.
그 후, 클램프(24)에 의해 프레임 지지대(26) 위에 프레임 유닛(11)의 프레임(7)을 고정한다. 도 10의 (A)는 프레임 지지대(26) 위에 고정된 프레임 유닛(11)을 모식적으로 나타낸 단면도이다. 웨이퍼(1)에는, 분할 단계에 의해 분할홈(3a)이 형성되어 분할되어 있다.
다음에, 에어 실린더(30)를 작동시켜 프레임 유지 유닛(22)의 프레임 지지대(26)를 드럼(20)에 대하여 하강시킨다. 그렇게 하면, 도 10의 (B)에 도시된 바와 같이, 폴리올레핀계 시트(9)가 외주 방향으로 확장된다. 도 10의 (B)는 픽업 공정을 모식적으로 나타낸 단면도이다.
폴리올레핀계 시트(9)가 외주 방향으로 확장되면, 폴리올레핀계 시트(9)에 지지된 각 디바이스 칩(1c)의 간격이 넓어진다. 그렇게 되면, 디바이스 칩(1c)끼리 쉽게 접촉하지 않게 되어, 개개의 디바이스 칩(1c)의 픽업이 용이해진다. 그리고, 픽업의 대상이 되는 디바이스 칩(1c)을 결정하여, 상기 디바이스 칩(1c)의 아래쪽으로 푸시업 기구(34)를 이동시키고, 상기 디바이스 칩(1c)의 위쪽으로 콜릿(36)을 이동시킨다.
그 후, 푸시업 기구(34)를 작동시켜 폴리올레핀계 시트(9)측으로부터 에어(34a)를 분사함으로써 상기 디바이스 칩(1c)을 밀어올린다. 그리고, 전환부(36b)를 작동시켜 콜릿(36)을 흡인원(36a)에 연통시킨다. 그렇게 하면, 콜릿(36)에 의해 상기 디바이스 칩(1c)이 흡인 유지되고, 디바이스 칩(1c)이 폴리올레핀계 시트(9)로부터 픽업된다. 픽업된 개개의 디바이스 칩(1c)은, 그 후, 소정 배선 기판 등에 실장되어 사용된다.
또한, 디바이스 칩의 픽업시에 상기 폴리올레핀계 시트(9)측으로부터 디바이스 칩에 에어(34a)를 분사하여 상기 디바이스 칩을 밀어올리면, 상기 폴리올레핀계 시트(9)로부터 디바이스 칩을 박리할 때에 상기 디바이스 칩에 가해지는 부하가 경감된다.
예컨대, 점착 테이프를 사용하여 프레임 유닛(11)을 형성하는 경우, 분할 공정에 있어서 레이저빔(16)의 조사에 의해 생기는 열이 상기 점착 테이프에 전달되고, 점착 테이프의 풀층이 용융되어 디바이스 칩의 이면측에 고착된다. 그리고, 풀층의 부착에 의한 디바이스 칩의 품질 저하가 문제가 된다.
이에 비하여, 본 실시형태에 따른 웨이퍼의 가공 방법에 의하면, 열 압착에 의해 풀층을 구비하지 않는 폴리올레핀계 시트를 이용한 프레임 유닛의 형성이 가능해지기 때문에, 풀층을 구비한 점착 테이프가 불필요하다. 결과적으로 이면측으로의 풀층의 부착에 의한 디바이스 칩의 품질 저하가 발생하지 않는다.
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지로 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 폴리올레핀계 시트(9)가, 예컨대, 폴리에틸렌 시트, 폴리프로필렌 시트, 또는 폴리스티렌 시트인 경우에 대해서 설명하였지만, 본 발명의 일 양태는 이것에 한정되지 않는다. 예컨대, 폴리올레핀계 시트는, 다른 재료가 사용되어도 좋고, 프로필렌과 에틸렌과의 코폴리머나, 올레핀계 엘라스토머 등이어도 좋다.
그 밖에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한 적절하게 변경하여 실시할 수 있다.
1 : 웨이퍼 1a : 표면
1b : 이면 3 : 분할 예정 라인
3a : 분할홈 5 : 디바이스
7 : 프레임 7a : 개구
9 : 폴리올레핀계 시트 9a : 절단 자국
11 : 프레임 유닛 2 : 척 테이블
2a : 유지면 2b, 36a : 흡인원
2c, 36b : 전환부 4 : 히트 건
4a : 열풍 6 : 히트 롤러
8 : 적외선 램프 8a : 적외선
10 : 커터 12 : 레이저 가공 장치
14 : 레이저 가공 유닛 14a : 가공 헤드
16 : 레이저빔 18 : 픽업 장치
20 : 드럼 22 : 프레임 유지 유닛
24 : 클램프 26 : 프레임 지지대
28 : 로드 30 : 에어 실린더
32 : 베이스 34 : 푸시업 기구
34a: 에어 40 : 콜릿

Claims (7)

  1. 복수의 디바이스가, 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면과 상기 프레임의 외주에 폴리올레핀계 시트를 배치하는 폴리올레핀계 시트 배치 공정과,
    상기 폴리올레핀계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리올레핀계 시트를 통해 일체화하는 일체화 공정과,
    상기 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 분할 예정 라인을 따라 상기 웨이퍼에 조사(照射)하고, 분할홈을 형성하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과,
    상기 폴리올레핀계 시트측으로부터 에어를 분사함으로써 개별적으로 디바이스 칩을 밀어올려, 상기 폴리올레핀계 시트로부터 상기 디바이스 칩을 픽업하는 픽업 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 일체화 공정에 있어서, 적외선의 조사에 의해 상기 열 압착을 실시하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  3. 제1항에 있어서, 상기 일체화 공정에 있어서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리올레핀계 시트를 제거하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  4. 제1항에 있어서, 상기 픽업 공정에서는, 상기 폴리올레핀계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓히는 것을 특징으로 하는 웨이퍼의 가공 방법.
  5. 제1항에 있어서, 상기 폴리올레핀계 시트는, 폴리에틸렌 시트, 폴리프로필렌 시트, 폴리스티렌 시트 중 어느 하나인 것을 특징으로 하는 웨이퍼의 가공 방법.
  6. 제5항에 있어서, 상기 일체화 공정에 있어서, 상기 폴리올레핀계 시트가 상기 폴리에틸렌 시트인 경우에 가열 온도는 120℃~140℃이고, 상기 폴리올레핀계 시트가 상기 폴리프로필렌 시트인 경우에 가열 온도는 160℃~180℃이며, 상기 폴리올레핀계 시트가 상기 폴리스티렌 시트인 경우에 가열 온도는 220℃~240℃인 것을 특징으로 하는 웨이퍼의 가공 방법.
  7. 제1항에 있어서, 상기 웨이퍼는 Si, GaN, GaAs, 유리 중 어느 하나로 구성되는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020190134592A 2018-11-06 2019-10-28 웨이퍼의 가공 방법 KR20200052831A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018208629A JP2020077681A (ja) 2018-11-06 2018-11-06 ウェーハの加工方法
JPJP-P-2018-208629 2018-11-06

Publications (1)

Publication Number Publication Date
KR20200052831A true KR20200052831A (ko) 2020-05-15

Family

ID=70457809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190134592A KR20200052831A (ko) 2018-11-06 2019-10-28 웨이퍼의 가공 방법

Country Status (8)

Country Link
US (1) US11031234B2 (ko)
JP (1) JP2020077681A (ko)
KR (1) KR20200052831A (ko)
CN (1) CN111146115A (ko)
DE (1) DE102019217093A1 (ko)
MY (1) MY194815A (ko)
SG (1) SG10201910032WA (ko)
TW (1) TWI826569B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021221416A1 (ko) 2020-04-29 2021-11-04 주식회사 엘지에너지솔루션 배터리 팩, 그것을 포함하는 전자 디바이스, 및 자동차

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3076179U (ja) 2000-09-07 2001-03-30 和雄 落合 コップ型ボトルキャップ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179B2 (ja) 1993-07-26 2000-08-14 株式会社ディスコ ダイシング装置
JP3280876B2 (ja) * 1996-01-22 2002-05-13 日本テキサス・インスツルメンツ株式会社 ウェハダイシング・接着用シートおよび半導体装置の製造方法
JP3447518B2 (ja) * 1996-08-09 2003-09-16 リンテック株式会社 接着シート貼付装置および方法
KR100480628B1 (ko) * 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
TWI310230B (en) * 2003-01-22 2009-05-21 Lintec Corp Adhesive sheet, method for protecting surface of semiconductor wafer and method for processing work
JP2005191297A (ja) * 2003-12-25 2005-07-14 Jsr Corp ダイシングフィルム及び半導体ウェハの切断方法
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
JP2008117943A (ja) * 2006-11-06 2008-05-22 Nitto Denko Corp ウォータージェットレーザダイシング用粘着シート
JP5047838B2 (ja) * 2008-02-26 2012-10-10 株式会社ディスコ テープ貼り機
WO2011067991A1 (ja) * 2009-12-02 2011-06-09 シャープ株式会社 半導体装置およびその製造方法、表示装置
JP5801046B2 (ja) * 2010-12-06 2015-10-28 株式会社ディスコ 板状物の加工方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
JP2013214434A (ja) * 2012-04-03 2013-10-17 Sony Corp 積層構造体の製造方法、積層構造体および電子機器
JP5983519B2 (ja) * 2012-04-24 2016-08-31 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US9230888B2 (en) * 2013-02-11 2016-01-05 Henkel IP & Holding GmbH Wafer back side coating as dicing tape adhesive
US9753357B2 (en) * 2014-02-27 2017-09-05 Intematix Corporation Compact solid-state camera flash
JP6425435B2 (ja) * 2014-07-01 2018-11-21 株式会社ディスコ チップ間隔維持装置
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
US10269641B2 (en) * 2016-11-30 2019-04-23 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
MY195939A (en) * 2017-02-24 2023-02-27 Furukawa Electric Co Ltd Mask-Integrated Surface Protective Tape, and Method of Producing a Semiconductor Chip Using the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3076179U (ja) 2000-09-07 2001-03-30 和雄 落合 コップ型ボトルキャップ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021221416A1 (ko) 2020-04-29 2021-11-04 주식회사 엘지에너지솔루션 배터리 팩, 그것을 포함하는 전자 디바이스, 및 자동차

Also Published As

Publication number Publication date
DE102019217093A1 (de) 2020-05-07
TWI826569B (zh) 2023-12-21
MY194815A (en) 2022-12-16
US11031234B2 (en) 2021-06-08
TW202018796A (zh) 2020-05-16
US20200144049A1 (en) 2020-05-07
JP2020077681A (ja) 2020-05-21
SG10201910032WA (en) 2020-06-29
CN111146115A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
KR20200099979A (ko) 웨이퍼의 가공 방법
KR20210018072A (ko) 웨이퍼의 가공 방법
KR20200089602A (ko) 웨이퍼의 가공 방법
KR20200043906A (ko) 웨이퍼의 가공 방법
KR20200140720A (ko) 웨이퍼의 가공 방법
KR20200070106A (ko) 웨이퍼의 가공 방법
KR20200052831A (ko) 웨이퍼의 가공 방법
KR20200052832A (ko) 웨이퍼의 가공 방법
KR20200119726A (ko) 웨이퍼의 가공 방법
KR20200070105A (ko) 웨이퍼의 가공 방법
KR20210031385A (ko) 웨이퍼의 가공 방법
KR20200043282A (ko) 웨이퍼의 가공 방법
KR20210045934A (ko) 웨이퍼의 가공 방법
KR20200106844A (ko) 웨이퍼의 가공 방법
KR20200130126A (ko) 웨이퍼의 가공 방법
KR20200089603A (ko) 웨이퍼의 가공 방법
KR20200099980A (ko) 웨이퍼의 가공 방법
JP2020077688A (ja) ウェーハの加工方法
JP7166720B2 (ja) ウェーハの加工方法
JP7166719B2 (ja) ウェーハの加工方法
KR20210042825A (ko) 웨이퍼의 가공 방법
JP2020092182A (ja) ウェーハの加工方法
JP2020077682A (ja) ウェーハの加工方法
JP2020077683A (ja) ウェーハの加工方法
JP2020136371A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination