KR20200046298A - 반도체 레이저 장치 - Google Patents

반도체 레이저 장치 Download PDF

Info

Publication number
KR20200046298A
KR20200046298A KR1020180127246A KR20180127246A KR20200046298A KR 20200046298 A KR20200046298 A KR 20200046298A KR 1020180127246 A KR1020180127246 A KR 1020180127246A KR 20180127246 A KR20180127246 A KR 20180127246A KR 20200046298 A KR20200046298 A KR 20200046298A
Authority
KR
South Korea
Prior art keywords
cladding
optical waveguide
substrate
light source
source chip
Prior art date
Application number
KR1020180127246A
Other languages
English (en)
Other versions
KR102563570B1 (ko
Inventor
강필규
김석호
김태영
김회철
나훈주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180127246A priority Critical patent/KR102563570B1/ko
Priority to US16/538,044 priority patent/US11283235B2/en
Priority to CN201910961926.XA priority patent/CN111092363B/zh
Publication of KR20200046298A publication Critical patent/KR20200046298A/ko
Application granted granted Critical
Publication of KR102563570B1 publication Critical patent/KR102563570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

반도체 레이저 장치는 기판 상에 형성된 제1 클래딩, 상기 제1 클래딩 상에 형성된 광 도파로, 상기 광 도파로 상에 형성되어 레이저를 생성하는 레이저 광원 칩, 및 상기 광 도파로와 상기 레이저 광원 칩 사이에 개재된 제1 접착막을 포함할 수 있다.

Description

반도체 레이저 장치{SEMICONDUCTOR LASER DEVICE}
본 발명은 반도체 레이저 장치에 관한 것이다.
레이저 반도체 장치는 광 도파로 및 에피택시얼 패턴이 형성된 제1 기판과 레이저 광원 칩이 형성된 제2 기판을 서로 본딩하여 제조될 수 있으며, 이때 상기 광 도파로 및 에피택시얼 패턴과 상기 레이저 광원 칩 사이에 보이드가 발생하여 잘 접착되지 않을 수 있다. 또한, 상기 제2 기판을 상기 제1 기판으로부터 분리시킬 때, 상기 레이저 광원 칩이 손상될 수도 있다.
본 발명의 목적은 우수한 특성을 갖는 반도체 레이저 장치를 제공하는 것이다.
본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따른 반도체 레이저 장치는 기판 상에 형성된 제1 클래딩, 상기 제1 클래딩 상에 형성된 광 도파로, 상기 광 도파로 상에 형성되어 레이저를 생성하는 레이저 광원 칩, 및 상기 광 도파로와 상기 레이저 광원 칩 사이에 개재된 제1 접착막, 및 상기 레이저 광원 칩의 측벽을 커버하는 제2 접착막을 포함할 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따른 반도체 레이저 장치는 레이저 광원 칩, 상기 레이저 광원 칩 하부에 형성되어, 이로부터 생성된 레이저를 가이드하는 광 도파로, 상부에 상기 광 도파로가 형성된 기판, 상기 기판 상에 형성된 에피택시얼 패턴, 및 상기 레이저 광원 칩과 상기 에피택시얼 패턴 사이에 형성되며 또한 상기 레이저 광원 칩의 측벽을 커버하는 접착막 구조물을 포함할 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따른 반도체 레이저 장치는 기판 상에 형성된 제1 클래딩, 상기 제1 클래딩 상에 형성된 광 도파로, 상기 기판 상에 형성되어 상기 광 도파로와 동일한 물질을 포함하는 에피택시얼 패턴, 상기 제1 클래딩 상에 형성되어 상기 광 도파로와 상기 에피택시얼 패턴 사이에 형성된 제2 클래딩, 상기 에피택시얼 패턴, 상기 광 도파로 및 상기 제2 클래딩의 상면들을 커버하는 제1 접착막, 상기 제1 접착막 상에 형성되어 상기 기판 상면에 평행한 수평 방향으로 연장된 수평부 및 상기 하부로부터 상기 기판 상면에 수직한 수직 방향으로 연장된 수직부를 포함하는 제2 접착막, 및 상기 제2 접착막에 의해 저면과 측벽이 커버된 레이저 광원 칩을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 레이저 장치에서, 레이저 광원 칩의 측벽이 접착막에 의해 보호되어 손상되지 않을 수 있다. 또한, 광 도파로가 형성된 제1 기판과 상기 레이저 광원 칩이 형성된 제2 기판이 접착되어 상기 반도체 레이저 장치가 제조될 때, 상기 접착막에 의해 보이드 없이 이들이 서로 잘 접착될 수 있다. 이에 따라, 상기 레이저 반도체 장치는 개선된 특성을 가질 수 있다.
도 1은 예시적인 실시예들에 따른 반도체 레이저 장치를 설명하기 위한 단면도이다.
도 2 내지 도 6은 예시적인 실시예들에 따른 반도체 레이저 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 7은 예시적인 실시예들에 따른 반도체 레이저 장치를 설명하기 위한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 반도체 레이저 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 반도체 레이저 장치는 제1 기판(100) 상에 순차적으로 적층된 제1 클래딩(cladding)(110), 광 도파로(125) 및 레이저 광원 칩(350), 및 레이저 광원 칩(350)과 광 도파로(125) 사이에 개재된 제1 및 제3 접착막들(140, 370)을 포함할 수 있다.
또한, 상기 반도체 레이저 장치는 광 도파로(125)의 양 측벽을 커버하는 제2 클래딩(130), 및 제1 기판(100) 상에 형성된 에피택시얼 패턴(120)을 더 포함할 수 있다.
제1 기판(100)은 예를 들어, 실리콘(Si), 게르마늄(Ge) 등과 같은 반도체 기판일 수 있다. 일 실시예에 있어서, 제1 기판(100)은 단결정 실리콘 기판일 수 있다. 제1 기판(100)에는 예를 들어, p형 혹은 n형 불순물이 도핑될 수도 있다.
제1 클래딩(110)은 제1 기판(100) 상부에 형성될 수 있다. 제1 클래딩(110)은 실리콘(Si)보다 굴절률이 낮은 물질, 예를 들어 실리콘 산화물(SiO2) 혹은 실리콘 질화물(SiN)을 포함할 수 있다.
에피택시얼 패턴(120)은 제1 기판(100) 상에 형성될 수 있으며, 광 도파로(125)는 제1 클래딩(110) 상에 형성될 수 있다. 에피택시얼 패턴(120) 및 광 도파로(125)는 각각 제1 기판(100) 상면에 평행한 제1 방향으로 연장될 수 있다.
후술하는 바와 같이, 에피택시얼 패턴(120) 및 광 도파로(125)는 제1 기판(100) 상면을 시드로 하는 고상 에피택시 공정을 통해 형성되므로, 이들은 각각 제1 기판(100)과 실질적으로 동일한 물질을 포함할 수 있다. 이에 따라, 광 도파로(125)는 실리콘(Si), 게르마늄(Ge) 등과 같은 반도체 물질, 예를 들어 단결정 실리콘을 포함할 수 있다.
제2 클래딩(130)은 제1 클래딩(110) 상에 상기 제1 방향으로 연장되어, 광 도파로(125)와 에피택시얼 패턴(120) 사이에 형성될 수 있다. 이에 따라, 제2 클래딩(130)은 제1 기판(100) 상면에 평행하고 상기 제1 방향과 직교하는 제2 방향으로의 광 도파로(125)의 양 측벽을 커버할 수 있다.
제2 클래딩(130)은 실리콘(Si)보다 굴절률이 낮은 물질, 예를 들어 실리콘 산화물(SiO2) 혹은 실리콘 질화물(SiN)을 포함할 수 있다. 이와는 달리, 제2 클래딩(130)은 에어(air)를 포함할 수도 있다.
제1 접착막(140)은 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130) 상에 컨포멀하게 형성될 수 있다. 제1 접착막(140)은 다른 막 구조물들의 두께, 예를 들어, 광 도파로(125), 제1 클래딩(110), 제2 클래딩(130) 등의 두께보다 훨씬 작은 두께를 가질 수 있다. 일 실시예에 있어서, 제1 접착막(140)은 20Å 이하의 작은 두께를 가질 수 있다. 제1 접착막(140)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 레이저 광원 칩(350)은 이른 바, 분리 제한 헤테로구조물(Separate Confinement Heterostructure: SCH) 레이저 구조를 가질 수 있다. 이에 따라, 레이저 광원 칩(350)은 순차적으로 적층된 제1 SCH 패턴(310), 액티브 패턴(320), 제2 SCH 패턴(330), 및 제3 클래딩(340)을 포함할 수 있다.
제1 SCH 패턴(310), 액티브 패턴(320), 제2 SCH 패턴(330), 및 제3 클래딩(340)은 각각 III-V 족 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 SCH 패턴들(310, 330)은 액티브 패턴(320)보다는 굴절률이 작고 제3 클래딩(340)보다는 굴절률이 큰 물질을 포함할 수 있다. 또한, 제1 SCH 패턴(310)은 n형 불순물이 도핑된 물질을 포함할 수 있으며, 제2 SCH 패턴(330) 및 제3 클래딩(340)은 각각 p형 불순물이 도핑된 물질을 포함할 수 있다.
이에 따라, 제1 SCH 패턴(310)은 예를 들어, n형 불순물이 도핑된 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있고, 액티브 패턴(320)은 예를 들어, 불순물이 도핑되지 않은 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있으며, 제2 SCH 패턴(330)은 예를 들어, p형 불순물이 도핑된 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있고, 제3 클래딩(340)은 예를 들어, p형 불순물이 도핑된 인듐 인화물(InP)을 포함할 수 있다.
다른 실시예들에 있어서, 레이저 광원 칩(350)은 이중 헤테로구조물 레이저, 양자 우물(Quantum Well: QW) 레이저, 양자 캐스케이드(cascade) 레이저, 인터밴드(interband) 캐스케이드 레이저, 분산 브래그 리플렉터(Distributed Bragg Reflector: DBR) 레이저 등과 같은 구조를 가질 수도 있다.
제3 접착막(370)은 레이저 광원 칩(350)의 저면 및 측벽을 커버하도록 컨포멀하게 형성될 수 있다. 이에 따라, 제3 접착막(370)은 제1 접착막(140) 상에 형성되어 제1 기판(100) 상면에 평행한 수평 방향으로 연장된 수평부와, 상기 하부로부터 제1 기판 상면(100)에 수직한 수직 방향으로 연장된 수직부를 포함할 수 있다. 즉, 레이저 광원 칩(350)의 저면 및 측벽은 제3 접착막(370)의 상기 수평부 및 수직부에 의해 각각 커버될 수 있다.
제3 접착막(370)은 상기 반도체 레이저 장치의 제조 시, 후술하는 제2 기판 분리 과정에서 레이저 광원 칩(350)의 측벽을 보호하여 손상을 방지하는 역할을 수행할 수 있다. 또한, 제3 접착막(370)은 제1 기판(100) 상에 형성된 제1 접착막(140)과 접촉하여, 제1 기판(100)과 상기 제2 기판 사이의 접착력을 증대시킬 수 있다.
제3 접착막(370)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 이에 따라 제1 접착막(140)과 병합되어 하나의 접착막 구조물을 형성할 수도 있다. 이 경우, 상기 접착막 구조물은 제1 기판(100) 상에 형성되어 동일 평면 상에 형성된 상면들을 포함하는 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130)의 상면들을 커버할 수 있고, 레이저 광원 칩(350)의 저면 및 측벽을 커버할 수 있다.
제3 접착막(370)은 다른 막 구조물들의 두께, 예를 들어, 광 도파로(125), 제1 클래딩(110), 제2 클래딩(130) 등의 두께보다 훨씬 작은 두께를 가질 수 있다. 일 실시예에 있어서, 제3 접착막(370)은 20Å 이하의 작은 두께를 가질 수 있다.
상기 반도체 레이저 장치는 레이저 광원 칩(350)의 제1 SCH 패턴(310) 및 제3 클래딩(340)에 각각 전기적으로 연결되는 제1 및 제2 전극들(도시되지 않음)을 더 포함할 수 있다. 이에 따라, 상기 제1 및 제2 전극들에 전압이 인가됨으로써 레이저 광원 칩(350)에 전류가 발생할 수 있으며, 상기 전류에 의해, n형 불순물들이 도핑된 제1 SCH 패턴(310)과, p형 불순물들이 도핑된 제2 SCH 패턴(330) 및 제3 클래딩(340) 사이에 형성된 액티브 패턴(320) 내에서 전자와 정공이 결합하여 레이저를 생성할 수 있다.
레이저 광원 칩(350)에서 생성된 레이저는 하부의 광 도파로(125)로 이동할 수 있다. 광 도파로(125)는 이의 양 측벽들을 커버하는 제2 클래딩(130)이나 이의 저면을 커버하는 제1 클래딩(110)보다 큰 굴절률을 갖는 물질을 포함하고 있으므로, 상기 생성된 레이저는 광 도파로(125)에 의해 가이드 되어, 이의 연장 방향인 상기 제1 방향을 따라 이동할 수 있다.
한편, 비록 광 도파로(125)와 레이저 광원 칩(350) 사이에는 제1 및 제3 접착막들(140, 370)이 개재되어 있으나 이들 두께의 합은 다른 막 구조물, 예를 들어 광 도파로(125), 제1 클래딩(110) 등의 두께보다도 매우 작으므로, 레이저 광원 칩(350)에서 생성된 레이저가 광 도파로(125)로 이동하는 데에는 큰 영향을 주지 않을 수 있다.
전술한 바와 같이, 상기 반도체 레이저 장치는 레이저 광원 칩(350)의 측벽을 커버하는 제3 접착막(370)에 의해서, 제조 공정 시 레이저 광원 칩(350)의 측벽이 손상되는 것을 방지할 수 있다. 또한 상기 반도체 레이저 장치는 제1 기판(100)과 상기 제2 기판을 접착시키는 공정 시, 제1 기판(100) 상에 형성된 에피택시얼 패턴(120) 및 광 도파로(125) 상의 제1 접착막(140)과 상기 제2 기판 상에 형성된 레이저 광원 칩(350) 상의 제3 접착막(370)에 의해서, 이들 사이에 보이드 발생 없이 잘 접착될 수 있다. 이에 따라, 상기 레이저 반도체 장치는 개선된 특성을 가질 수 있다.
도 2 내지 도 6은 예시적인 실시예들에 따른 반도체 레이저 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 제1 기판(100) 상부에 제1 클래딩(110)을 형성하고, 제1 기판(100) 및 제1 클래딩(110) 상에 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130)을 형성할 수 있다.
제1 기판(100)은 예를 들어, 실리콘(Si), 게르마늄(Ge) 등과 같은 반도체 기판일 수 있다. 일 실시예에 있어서, 제1 기판(100)은 예를 들어, 단결정 실리콘 기판일 수 있다. 제1 기판(100)에는 예를 들어, p형 혹은 n형 불순물이 도핑될 수도 있다.
제1 클래딩(110)은 제1 기판(100) 상부를 부분적으로 제거하여 트렌치를 형성하고, 상기 트렌치를 채우는 제1 클래딩 막을 제1 기판(100) 상에 형성한 후, 제1 기판(100) 상면이 노출될 때까지 상기 제1 클래딩 막을 평탄화함으로써 형성할 수 있다.
제1 클래딩(110)은 실리콘(Si)보다 굴절률이 낮은 물질, 예를 들어 실리콘 산화물(SiO2) 혹은 실리콘 질화물(SiN)을 포함할 수 있다. 상기 평탄화 공정은 예를 들어, 화학 기계적 연마(Chemical Mechanical Polishing: CMP) 공정 및/또는 에치 백 공정을 포함할 수 있다.
예시적인 실시예들에 있어서, 에피택시얼 패턴(120) 및 광 도파로(125)는 제1 기판(100) 상면을 시드로 하는 고상 에피택시(Solid Phase Epitaxy: SPE) 공정 및 식각 공정을 통해 형성될 수 있다.
구체적으로, 제1 기판(100) 및 제1 클래딩(110) 상에 예를 들어, 실리콘을 포함하는 비정질 막을 형성하고, 상기 비정질 막에 열처리를 수행함으로써, 제1 기판(100)과 동일한 결정질, 예를 들어 단결정을 가지며 실리콘을 포함하는 에피택시얼 층을 형성할 수 있다. 이후, 상기 에피택시얼 층 상에 식각 마스크(도시되지 않음)를 형성하고 이를 사용하는 식각 공정을 통해 상기 에피택시얼 층을 패터닝함으로써 에피택시얼 패턴(120) 및 광 도파로(125)를 형성할 수 있다.
예시적인 실시예들에 있어서, 에피택시얼 패턴(120) 및 광 도파로(125)는 각각 제1 기판(100) 상면에 평행한 제1 방향으로 연장되도록 형성될 수 있다. 즉, 광 도파로(125)는 상기 제1 방향으로 연장되는 바(bar) 형상을 가질 수 있다. 에피택시얼 패턴(120)은 제1 기판(100) 상에 형성될 수 있으며, 광 도파로(125)는 제1 클래딩(110) 상에 형성될 수 있다.
한편, 상기 에피택시얼 층을 패터닝하여 에피택시얼 패턴(120) 및 광 도파로(125) 사이에는 제1 클래딩(110) 상면을 노출시키는 개구가 형성될 수 있으며, 상기 개구를 채우도록 제2 클래딩(130)을 형성할 수 있다.
제2 클래딩(130)은 상기 개구를 채우는 제2 클래딩 막을 제1 클래딩(110), 에피택시얼 패턴(120) 및 광 도파로(125) 상에 형성한 후, 에피택시얼 패턴(120) 및 광 도파로(125)의 상면이 노출될 때까지 상기 제2 클래딩 막을 평탄화함으로써 형성할 수 있다. 이에 따라, 제2 클래딩(130)은 제1 기판(100) 상면에 평행하고 상기 제1 방향과 직교하는 제2 방향으로의 광 도파로(125) 양 측벽을 커버할 수 있다.
제2 클래딩(130)은 실리콘(Si)보다 굴절률이 낮은 물질, 예를 들어 실리콘 산화물(SiO2) 혹은 실리콘 질화물(SiN)을 포함할 수 있다. 이와는 달리, 제2 클래딩(130)은 에어(air)를 포함하도록 형성될 수도 있으며, 이 경우 상기 개구를 채우는 상기 제2 클래딩 막을 형성하는 공정은 생략될 수 있다.
도 3을 참조하면, 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130) 상에 제1 접착막(140)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 접착막(140)은 원자층 증착(Atomic Layer Deposition: ALD) 공정을 통해 형성될 수 있으며, 예를 들어 실리콘 산화물을 포함할 수 있다. 제1 접착막(140)은 다른 막 구조물들에 비해 매우 작은 두께, 예를 들어 20Å 이하의 두께를 가질 수 있다.
도 4를 참조하면, 제2 기판(200) 상에 제2 접착막(210)을 형성하고, 제2 접착막(210) 상에 순차적으로 적층된 레이저 광원 칩(350) 및 보호막(360)을 형성할 수 있다.
제2 기판(200)은 핸들링 기판으로서 예를 들어, 실리콘과 같은 반도체 물질이나, 예를 들어 유리(glass)와 같은 절연 물질을 포함할 수 있다.
제2 접착막(210)은 제2 기판(200)과 레이저 광원 칩(350) 사이의 접착력을 증대시키기 위해 형성될 수 있다. 제2 접착막(210)은 예를 들어, 포토레지스트 막을 포함할 수 있다.
일 실시예에 있어서, 레이저 광원 칩(350)은 순차적으로 적층된 제3 클래딩(340), 제2 SCH 패턴(330), 액티브 패턴(320), 및 제1 SCH 패턴(310)을 포함할 수 있다.
제3 클래딩(340), 제2 SCH 패턴(330), 액티브 패턴(320), 및 제1 SCH 패턴(310)은 각각 III-V 족 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 SCH 패턴들(310, 330)은 액티브 패턴(320)보다는 굴절률이 작고 제3 클래딩(340)보다는 굴절률이 큰 물질을 포함할 수 있다. 또한, 제1 SCH 패턴(310)은 n형 불순물이 도핑된 물질을 포함할 수 있으며, 제3 클래딩(340) 및 제2 SCH 패턴(330)은 각각 p형 불순물이 도핑된 물질을 포함할 수 있다.
이에 따라, 제3 클래딩(340)은 예를 들어, p형 불순물이 도핑된 인듐 인화물(InP)을 포함할 수 있고, 제2 SCH 패턴(330)은 예를 들어, p형 불순물이 도핑된 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있으며, 액티브 패턴(320)은 예를 들어, 불순물이 도핑되지 않은 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있고, 제1 SCH 패턴(310)은 예를 들어, n형 불순물이 도핑된 인듐갈륨알루미늄 비화물(InGaAlAs)을 포함할 수 있다.
보호막(360)은 예를 들어, 포토레지스트 막을 포함할 수 있다.
레이저 광원 칩(350) 및 보호막(360)은 상부에 제2 접착막(210)이 형성된 제2 기판(200) 상에 본딩될 수 있으며, 이때 제2 접착막(210)에 의해 레이저 광원 칩(350)과 제2 기판(200)은 잘 접착될 수 있다.
도 5를 참조하면, 보호막(360), 및 레이저 광원 칩(350)에 의해 커버되지 않는 제2 접착막(210) 부분을 제거할 수 있으며, 이에 따라 레이저 광원 칩(350) 및 제2 기판(200)의 상면의 일부가 노출될 수 있다.
예시적인 실시예들에 있어서, 보호막(360) 및 상기 제2 접착막(210) 부분은 노광 및 현상 공정을 수행함으로써 제거될 수 있다.
이후, 상기 노출된 레이저 광원 칩(350)의 상면 및 측벽, 및 제2 기판(200)의 상면에 제3 접착막(370)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제3 접착막(370)은 원자층 증착(ALD) 공정을 통해 형성될 수 있으며, 예를 들어 실리콘 산화물을 포함할 수 있다. 제3 접착막(370) 역시 제1 접착막(140)과 유사하게, 다른 막 구조물들에 비해 매우 작은 두께, 예를 들어 20Å 이하의 두께를 가질 수 있다.
도 6을 참조하면, 제2 기판(200)을 180도 뒤집은 후, 레이저 광원 칩(350)의 상면이 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130)이 형성된 제1 기판(100) 상면과 대향하도록 제2 기판(200)과 제1 기판(100)을 서로 접착할 수 있다.
제1 및 제2 기판들(100, 200)이 서로 접착될 때, 제1 및 제3 접착막들(140, 370)이 서로 접촉할 수 있으며, 이들은 서로 동일한 물질, 예를 들어 실리콘 산화물을 포함하므로, 서로 잘 접착될 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 기판들(100, 200)을 서로 접착하기 이전에, 이들에 각각 예를 들어, 산소, 질소, 아르곤 등의 플라즈마 처리를 수행할 수 있으며, 이에 따라 제1 및 제3 접착막들(140, 370)의 접착이 보다 잘 이루어질 수 있다. 따라서 레이저 광원 칩(350)과 에피택시얼 패턴(120) 사이 혹은 레이저 광원 칩(350)과 광 도파로(125) 사이에는 보이드가 발생하지 않을 수 있다.
다시 도 1을 참조하면, 제2 기판(200)을 레이저 광원 칩(350)으로부터 분리할 수 있으며, 이에 따라 노출되는 제2 접착막(210)을 제거함으로써, 상기 반도체 레이저 장치의 제조를 완성할 수 있다.
이에 따라, 제1 기판(100) 상에 형성된 광 도파로(125) 상에는 레이저 광원 칩(350)이 적층될 수 있으며, 레이저 광원 칩(350)의 측벽은 제3 접착막(370)에 의해 커버될 수 있고, 광원 구조물(350)과 에피택시얼 패턴(120), 광 도파로(125) 및 제2 클래딩(130) 사이에는 제1 및 제3 접착막들(140, 370)이 개재될 수 있다.
상기 제2 기판(200) 분리 및 제2 접착막 제거(210)는 예를 들어 염산(HCL)을 사용하는 습식 식각 공정을 통해 수행될 수 있으며, 이때 레이저 광원 칩(350)의 측벽은 제3 접착막(370)에 의해 커버되어 보호되므로, 상기 습식 식각 공정 시 손상되지 않을 수 있다.
전술한 바와 같이, 에피택시얼 패턴(120) 및 광 도파로(120)가 형성된 제1 기판(100)과 레이저 광원 칩(350)이 형성된 제2 기판(200)을 서로 접착시킬 때, 이들 사이에 형성된 제1 및 제3 접착막들(140, 370)에 의해서 보이드 형성 없이 서로 잘 접착할 수 있다. 또한, 레이저 광원 칩(350)의 측벽이 제3 접착막(370)에 의해 커버되므로, 제2 기판(200)을 제1 기판(100)을 분리시킬 때 수행되는 습식 식각 공정에 의해 레이저 광원 칩(350)이 손상되지 않을 수 있다.
도 7은 예시적인 실시예들에 따른 반도체 레이저 장치를 설명하기 위한 단면도이다.
상기 반도체 레이저 장치는 제1 접착막을 제외하고는, 도 1을 참조로 설명한 반도체 레이저 장치와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이들에 대한 자세한 설명은 생략한다.
도 7을 참조하면, 제1 접착막(140)이 레이저 광원 칩(350)과 접촉하지 않는 에피택시얼 패턴(120) 상에는 형성되지 않을 수 있다. 제1 접착막(140)은 제1 및 제2 기판들(100, 200)을 서로 접착시킬 때, 제1 기판(100) 상에 형성된 에피택시얼 패턴(120) 및 광 도파로(125)와 제2 기판(200) 상에 형성된 레이저 광원 칩(350) 사이의 접착력 증대를 위해 형성하는 것이므로, 레이저 광원 칩(350)이 접촉하지 않는 에피택시얼 패턴(120) 부분 상에는 굳이 형성될 필요가 없다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 제1, 제2 기판 110, 130, 340: 제1 내지 제3 클래딩
120: 에피택시얼 패턴 140, 210, 370: 제1 내지 제3 접착막
310, 330: 제1, 제3 SCH 패턴 320: 액티브 패턴
350: 레이저 광원 칩 360: 보호막

Claims (10)

  1. 기판 상에 형성된 제1 클래딩;
    상기 제1 클래딩 상에 형성된 광 도파로;
    상기 광 도파로 상에 형성되어 레이저를 생성하는 레이저 광원 칩;
    상기 광 도파로와 상기 레이저 광원 칩 사이에 개재된 제1 접착막; 및
    상기 레이저 광원 칩의 측벽을 커버하는 제2 접착막을 포함하는 반도체 레이저 장치.
  2. 제1항에 있어서, 상기 제2 접착막은 상기 레이저 광원 칩의 저면을 더 커버하며, 이에 따라 상기 제1 접착막과 접촉하는 반도체 레이저 장치.
  3. 제1항에 있어서,
    상기 기판 상에 형성된 에피택시얼 패턴; 및
    상기 제1 클래딩 상에 형성되어 상기 광 도파로와 상기 에피택시얼 패턴 사이에 형성되어 상기 광 도파로의 측벽을 커버하는 제2 클래딩을 더 포함하는 반도체 레이저 장치.
  4. 제3항에 있어서, 상기 에피택시얼 패턴, 상기 광 도파로 및 상기 제2 클래딩의 상면들은 동일한 평면 상에 형성되며,
    상기 제1 접착막은 상기 광 도파로, 상기 제2 클래딩 및 상기 에피택시얼 패턴의 상면들을 커버하는 반도체 레이저 장치.
  5. 제4항에 있어서, 상기 제1 접착막은 상기 광원 칩 구조물과 상기 기판 상면에 수직한 수직 방향으로 오버랩되지 않는 상기 에피택시얼 패턴 부분의 상면은 커버하지 않는 반도체 레이저 장치.
  6. 제1항에 있어서, 상기 각 제1 및 제2 접착막들은 산화물을 포함하는 반도체 레이저 장치.
  7. 레이저 광원 칩;
    상기 레이저 광원 칩 하부에 형성되어, 이로부터 생성된 레이저를 가이드하는 광 도파로;
    상부에 상기 광 도파로가 형성된 기판;
    상기 기판 상에 형성된 에피택시얼 패턴; 및
    상기 레이저 광원 칩과 상기 에피택시얼 패턴 사이에 형성되며, 또한 상기 레이저 광원 칩의 측벽을 커버하는 접착막 구조물을 포함하는 반도체 레이저 장치.
  8. 제7항에 있어서,
    상기 기판 상에 형성되어 상기 광 도파로의 하부를 커버하는 제1 클래딩; 및
    상기 제1 클래딩 상에 형성되어 상기 광 도파로의 측벽을 커버하는 제2 클래딩을 더 포함하며,
    상기 접착막 구조물은 상기 에피택시얼 패턴, 상기 광 도파로 및 상기 제2 클래딩의 상면들을 커버하는 반도체 레이저 장치.
  9. 기판 상에 형성된 제1 클래딩;
    상기 제1 클래딩 상에 형성된 광 도파로;
    상기 기판 상에 형성되어 상기 광 도파로와 동일한 물질을 포함하는 에피택시얼 패턴;
    상기 제1 클래딩 상에 형성되어 상기 광 도파로와 상기 에피택시얼 패턴 사이에 형성된 제2 클래딩;
    상기 에피택시얼 패턴, 상기 광 도파로 및 상기 제2 클래딩의 상면들을 커버하는 제1 접착막;
    상기 제1 접착막 상에 형성되어 상기 기판 상면에 평행한 수평 방향으로 연장된 수평부; 및
    상기 하부로부터 상기 기판 상면에 수직한 수직 방향으로 연장된 수직부를 포함하는 제2 접착막; 및
    상기 제2 접착막에 의해 저면과 측벽이 커버된 레이저 광원 칩을 포함하는 반도체 레이저 장치.
  10. 제9항에 있어서, 상기 제1 접착막은 상기 광원 칩과 상기 기판 상면에 수직한 수직 방향으로 오버랩되지 않는 상기 에피택시얼 패턴 부분의 상면은 커버하지 않는 반도체 레이저 장치.
KR1020180127246A 2018-10-24 2018-10-24 반도체 레이저 장치 KR102563570B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180127246A KR102563570B1 (ko) 2018-10-24 2018-10-24 반도체 레이저 장치
US16/538,044 US11283235B2 (en) 2018-10-24 2019-08-12 Semiconductor laser device
CN201910961926.XA CN111092363B (zh) 2018-10-24 2019-10-10 半导体激光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180127246A KR102563570B1 (ko) 2018-10-24 2018-10-24 반도체 레이저 장치

Publications (2)

Publication Number Publication Date
KR20200046298A true KR20200046298A (ko) 2020-05-07
KR102563570B1 KR102563570B1 (ko) 2023-08-04

Family

ID=70325936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127246A KR102563570B1 (ko) 2018-10-24 2018-10-24 반도체 레이저 장치

Country Status (3)

Country Link
US (1) US11283235B2 (ko)
KR (1) KR102563570B1 (ko)
CN (1) CN111092363B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155715A (ja) * 2019-03-22 2020-09-24 住友電気工業株式会社 光半導体素子およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055383A1 (ja) * 2003-12-05 2005-06-16 Pioneer Corporation 半導体レーザ装置の製造方法
KR20090047114A (ko) * 2007-11-07 2009-05-12 한국전자통신연구원 하이브리드 레이저 다이오드
KR20160038643A (ko) * 2014-09-30 2016-04-07 삼성전자주식회사 하이브리드 실리콘 레이저

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129732A (ja) * 1991-11-07 1993-05-25 Hitachi Ltd 半導体レーザ装置
US6815828B1 (en) 2000-07-18 2004-11-09 Northrop Grumman Corporation Large multi-function integrated circuit device
US6353264B1 (en) 2000-07-18 2002-03-05 Trw Inc. Pseudomonolithic wafer scale module
CA2447368A1 (en) * 2001-06-29 2003-01-09 Xanoptix, Inc. Opto-electronic device integration
US20030068114A1 (en) 2001-08-02 2003-04-10 Gayle Link Semiconductor waveguide optical regenerative device
KR100988083B1 (ko) * 2003-06-03 2010-10-18 삼성전자주식회사 반도체 레이저 소자
KR20050082251A (ko) * 2004-02-18 2005-08-23 삼성전자주식회사 반도체 레이저 디바이스
WO2005104780A2 (en) 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
US8106379B2 (en) 2006-04-26 2012-01-31 The Regents Of The University Of California Hybrid silicon evanescent photodetectors
TW200812113A (en) * 2006-05-23 2008-03-01 Alps Electric Co Ltd Semiconductor light emitting element and method for manufacturing the same
US7829440B2 (en) 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
US8288290B2 (en) 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
US20120300796A1 (en) 2011-05-27 2012-11-29 Sysak Matthew N Hybrid lasers
US20140307997A1 (en) 2011-12-20 2014-10-16 Hanan Bar Hybrid integration of group iii-v semiconductor devices on silicon
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
WO2016011002A1 (en) 2014-07-14 2016-01-21 Biond Photonics Inc. 3d photonic integration with light coupling elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055383A1 (ja) * 2003-12-05 2005-06-16 Pioneer Corporation 半導体レーザ装置の製造方法
KR20090047114A (ko) * 2007-11-07 2009-05-12 한국전자통신연구원 하이브리드 레이저 다이오드
KR20160038643A (ko) * 2014-09-30 2016-04-07 삼성전자주식회사 하이브리드 실리콘 레이저

Also Published As

Publication number Publication date
CN111092363A (zh) 2020-05-01
CN111092363B (zh) 2024-07-26
US11283235B2 (en) 2022-03-22
KR102563570B1 (ko) 2023-08-04
US20200136341A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US11002907B2 (en) Stepped optical bridge for connecting semiconductor waveguides
KR102661948B1 (ko) 반도체 레이저 장치 및 그 제조 방법
US8218591B2 (en) Laser diode with ridge waveguide structure and method for manufacturing the same
US9507089B2 (en) Method of manufacturing a photonic integrated circuit optically coupled to a laser of III-V material
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
US9407066B2 (en) III-V lasers with integrated silicon photonic circuits
CN114730045B (zh) 制造光电子部件的方法
CN112262468B (zh) 包括气隙上方的结构的装置
JP5056347B2 (ja) 光半導体デバイスの作製方法
KR102563570B1 (ko) 반도체 레이저 장치
US11862928B2 (en) Hybrid laser source comprising an integrated waveguide containing an intermediate Bragg grating
JP6716040B2 (ja) 光半導体素子の製造方法および光半導体素子
JP7159750B2 (ja) 光半導体素子およびその製造方法
US9395490B2 (en) Variable buried oxide thickness for a waveguide
JP2020017650A (ja) 光半導体素子の製造方法
US8450128B2 (en) Method for producing semiconductor optical device and semiconductor optical device
CN112713214B (zh) 通过将晶片转移到接收衬底来制造光子芯片的方法
US20230060877A1 (en) Semiconductor optical device and method of manufacturing the same
US11886003B2 (en) Optical waveguide
US20220294187A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7056436B2 (ja) 光半導体素子の製造方法、サセプタおよびその製造方法
WO2017049277A1 (en) Semiconductor layer variation for substrate removal after bonding
JP2008053311A (ja) 半導体光デバイスの製造方法
JP2005249852A (ja) 電気吸収型光変調素子およびその製造方法
JP2014093393A (ja) リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant