KR20200040472A - Producing method of mask - Google Patents

Producing method of mask Download PDF

Info

Publication number
KR20200040472A
KR20200040472A KR1020180120431A KR20180120431A KR20200040472A KR 20200040472 A KR20200040472 A KR 20200040472A KR 1020180120431 A KR1020180120431 A KR 1020180120431A KR 20180120431 A KR20180120431 A KR 20180120431A KR 20200040472 A KR20200040472 A KR 20200040472A
Authority
KR
South Korea
Prior art keywords
mask
manufacturing
conductive substrate
plating film
plating
Prior art date
Application number
KR1020180120431A
Other languages
Korean (ko)
Other versions
KR102358267B1 (en
Inventor
이병일
Original Assignee
주식회사 오럼머티리얼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오럼머티리얼 filed Critical 주식회사 오럼머티리얼
Priority to KR1020180120431A priority Critical patent/KR102358267B1/en
Publication of KR20200040472A publication Critical patent/KR20200040472A/en
Application granted granted Critical
Publication of KR102358267B1 publication Critical patent/KR102358267B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/20Separation of the formed objects from the electrodes with no destruction of said electrodes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention relates to a manufacturing method of a mask, which is able to form a plating film precisely on a desired part with uniform thickness. According to the present invention, the manufacturing method of the mask, as a method of manufacturing a mask (100) by electroforming, comprises: a step (a) of providing a conductive base material (21); a step (b) of arranging blocking units (70) on one surface of the conductive base material (21); and a step (c) of using the conductive base material (21) as a cathode body and forming plating films (100: 110, 120, 130) on the other surface facing the one surface of the conductive base material (21) by electroforming. The step (c) forms the plating films (100: 110, 120, 130) up to the blocking units (70) of the other surface, the side surfaces, and at least one surface of the conductive base material (21).

Description

마스크의 제조 방법 {PRODUCING METHOD OF MASK}Mask manufacturing method {PRODUCING METHOD OF MASK}

본 발명은 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 패턴을 가지는 마스크를 형성함과 동시에 마스크의 변형을 방지하고 얼라인(align)을 명확하게 할 수 있는 마스크의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a mask. More specifically, the present invention relates to a method of manufacturing a mask that can form a mask having a pattern by using an electroplating method and prevent deformation of the mask and clarify alignment.

최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.Recently, studies on electroforming methods have been conducted in the manufacture of thin plates. The electroplating method is a method in which an anode and a cathode body are immersed in an electrolyte, and a metal thin plate is electrodeposited on the surface of the cathode body by applying a power source, and thus a mass production is expected.

한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.On the other hand, as a technique for forming a pixel in the OLED manufacturing process, the FMM (Fine Metal Mask) method, which deposits an organic substance in a desired position by attaching a thin metal mask to a substrate, is mainly used.

도 1은 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.1 is a schematic view showing a conventional FMM (Fine Metal Mask) manufacturing process.

도 1를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 1의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 1의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 1의 (c)]. 이어서, PR(2)을 제거하고[도 1의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리하여 제조를 완료한다.Referring to FIG. 1, in the conventional mask manufacturing method using plating, a substrate 4 (FIG. 1 (a)) is prepared, and a PR 2 having a predetermined pattern is coated on the substrate 4. [Fig. 1 (b)]. Subsequently, plating is performed on the substrate 4 to form a thin metal plate 3 (Fig. 1 (c)). Subsequently, the PR 2 is removed (Fig. 1 (d)), and the mask 3 (or the metal thin plate 3) on which the pattern P is formed is separated from the substrate 4 to complete the production.

도 1과 같이 도금으로 생성한 금속 박판(3)은 압연으로 생성한 금속 박판에 비해 열팽창계수가 높다. 금속 박판을 FMM으로 사용할 때, 열팽창계수가 낮을수록 열에 대한 패턴의 변형이 줄어들어 고화질의 화소 공정을 수행할 수 있다. 따라서 도금으로 생성한 금속 박판(3)에 열처리(H)를 수행함으로써 열팽창계수를 낮출 수 있다. 하지만, 도 1의 (e)와 같이 열처리(H)를 수행하는 경우 기판(4) 상의 금속 박판(3)이 박리(3')되는 문제점이 있었다. 심지어는 박리(3')되어 찢어지거나, 잘게 부서지거나, 접히거나 주름이 생겨, 패턴(P') 형태가 불명확해지며, 제품으로 사용할 수 없게 되는 문제점이 있었다.The metal thin plate 3 produced by plating as shown in FIG. 1 has a higher thermal expansion coefficient than the metal thin plate produced by rolling. When using a thin metal plate as an FMM, the lower the thermal expansion coefficient, the less the deformation of the pattern to heat can be performed, thereby performing a high-quality pixel process. Therefore, the thermal expansion coefficient can be lowered by performing heat treatment (H) on the metal thin plate 3 produced by plating. However, when performing the heat treatment (H) as shown in Figure 1 (e), there was a problem that the metal thin plate 3 on the substrate 4 is peeled (3 '). Even the peeling (3 ') is torn, crushed, folded or wrinkled, the pattern (P') form becomes unclear, there is a problem that can not be used as a product.

초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어 질 수 있으므로, 화소 증착 공정에서 열에 의한 변형을 방지할 수 있도록, 열팽창계수가 낮은 FMM을 제조하는 기술이 필요한 실정이다.In the ultra-high quality OLED manufacturing process, even fine alignment errors of a few μm may lead to failure of pixel deposition, so a technique for manufacturing an FMM having a low thermal expansion coefficient is required to prevent deformation due to heat in the pixel deposition process. to be.

또한, 원하는 기판(4)의 상면 부분에만 금속 박판(3)이 도금되지 않고, 기판(4)의 측면, 후면 등에 불균일한 두께로 금속 박판(3)이 도금되는 문제점이 있었다.In addition, there is a problem that the metal thin plate 3 is not plated only on the upper surface portion of the desired substrate 4, and the metal thin plate 3 is plated with a non-uniform thickness on the side surface, rear surface, etc. of the substrate 4.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 균일한 두께로 원하는 부분에 정확히 도금막을 형성할 수 있는 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been made to solve the problems of the prior art as described above, and its object is to provide a method of manufacturing a mask capable of accurately forming a plating film on a desired portion with a uniform thickness.

또한, 본 발명은 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크의 박리를 방지하고, 마스크 패턴의 변형을 방지할 수 있는 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.In addition, it is an object of the present invention to provide a mask manufacturing method capable of manufacturing a mask having a low coefficient of thermal expansion through heat treatment, preventing peeling of the mask during the heat treatment, and preventing deformation of the mask pattern. do.

본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 차단부를 배치하는 단계; 및 (c) 전도성 기재를 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 전도성 기재의 일면에 대향하는 타면 상에 도금막을 형성하는 단계를 포함하고, (c) 단계에서, 전도성 기재의 타면, 측면 및 적어도 일면의 차단부까지 도금막을 형성하는, 마스크의 제조 방법에 의해 달성된다.The above object of the present invention is a method of manufacturing a mask by electroforming, comprising: (a) providing a conductive substrate; (b) disposing a blocking portion on one surface of the conductive substrate; And (c) using a conductive substrate as a cathode body, and forming a plating film on the other surface opposite to one surface of the conductive substrate by electroforming, in step (c), It is achieved by a method of manufacturing a mask, forming a plated film to the other side, the side surface and at least one side of the block.

(b) 단계와 (c) 단계 사이에, 차단부 상에 흡착판을 연결하는 단계를 더 포함할 수 있다.Between steps (b) and (c), a step of connecting the adsorbing plate on the blocking portion may be further included.

흡착판은 전도성 기재에 흡압을 인가하여 흡착판으로 당길 수 있다.The adsorption plate can be pulled by the adsorption plate by applying an absorbent pressure to the conductive substrate.

차단부는 탄성 재질일 수 있다.The blocking portion may be an elastic material.

차단부는 내부가 빈 링 형상이고, 링의 외주 공간까지 도금막이 형성될 수 있다.The blocking portion has an empty ring shape inside, and a plating film may be formed up to the outer circumferential space of the ring.

차단부는 오링(O-ring)일 수 있다.The blocking portion may be an O-ring.

(d) 도금막을 열처리하는 단계; 및 (e) 전도성 기재로부터 도금막을 분리하는 단계를 더 포함할 수 있다.(d) heat-treating the plating film; And (e) separating the plated film from the conductive substrate.

열처리는 300℃ 내지 800℃로 수행할 수 있다.The heat treatment may be performed at 300 ° C to 800 ° C.

(d) 단계와 (e) 단계 사이에, 도금막의 테두리 영역을 커팅하는 단계를 더 포함할 수 있다.Between steps (d) and (e), a step of cutting the edge region of the plated film may be further included.

(f) 도금막에 마스크 패턴을 형성하는 단계를 더 포함할 수 있다.(f) forming a mask pattern on the plated film may be further included.

(a) 단계에서, 전도성 기재의 타면 상에 패턴화된 절연부를 형성하고, (c) 단계에서, 절연부가 형성된 부분을 제외한 나머지 타면 상에서 도금막이 형성될 수 있다.In step (a), a patterned insulating portion is formed on the other surface of the conductive substrate, and in step (c), a plating film may be formed on the other surface except for the portion where the insulating portion is formed.

전도성 기재는 도핑된 단결정 실리콘 재질일 수 있다.The conductive substrate may be a doped single crystal silicon material.

절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.The insulating portion may be any one of photoresist, silicon oxide, and silicon nitride.

절연부는 테이퍼 형상 또는 역테이퍼 형상을 가질 수 있다.The insulating portion may have a tapered shape or a reverse tapered shape.

도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.The plating film may be made of Invar or Super Invar material.

상기와 같이 구성된 본 발명에 따르면, 균일한 두께로 원하는 부분에 정확히 도금막을 형성할 수 있는 효과가 있다.According to the present invention configured as described above, there is an effect capable of accurately forming a plating film on a desired portion with a uniform thickness.

또한, 본 발명에 따르면, 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크의 박리를 방지하고, 마스크 패턴의 변형을 방지할 수 있는 효과가 있다.In addition, according to the present invention, it is possible to manufacture a mask having a low coefficient of thermal expansion through heat treatment, and to prevent peeling of the mask during the heat treatment process and to prevent deformation of the mask pattern.

도 1은 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 프레임 일체형 마스크를 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 마스크를 나타내는 개략도이다.
도 5는 본 발명의 일 실시예에 따른 도금막의 형성 과정을 나타내는 개략도이다.
도 6은 본 발명의 다른 실시예에 따른 도금막의 형성 과정을 나타내는 개략도이다.
도 7은 본 발명의 일 실시예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
1 is a schematic view showing a conventional FMM (Fine Metal Mask) manufacturing process.
2 is a schematic diagram showing an OLED pixel deposition apparatus using an integrated frame mask according to an embodiment of the present invention.
3 is a schematic view showing an electroforming plate apparatus according to an embodiment of the present invention.
4 is a schematic diagram showing a mask according to an embodiment of the present invention.
5 is a schematic diagram showing a process of forming a plated film according to an embodiment of the present invention.
6 is a schematic view showing a process of forming a plated film according to another embodiment of the present invention.
7 is a schematic view showing a manufacturing process of a mask according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.For a detailed description of the present invention, which will be described later, reference is made to the accompanying drawings that illustrate, by way of example, specific embodiments in which the present invention may be practiced. These examples are described in detail enough to enable those skilled in the art to practice the present invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain shapes, structures, and properties described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in relation to one embodiment. In addition, it should be understood that the location or placement of individual components within each disclosed embodiment can be changed without departing from the spirit and scope of the invention. Therefore, the following detailed description is not intended to be taken in a limiting sense, and the scope of the present invention, if appropriately described, is limited only by the appended claims, along with all ranges equivalent to those claimed. In the drawings, similar reference numerals refer to the same or similar functions across various aspects, and length, area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to enable those skilled in the art to easily implement the present invention.

도 2는 본 발명의 일 실시예에 따른 프레임 일체형 마스크(100, 200)를 이용한 OLED 화소 증착 장치(1000)를 나타내는 개략도이다.2 is a schematic diagram illustrating an OLED pixel deposition apparatus 1000 using frame-integrated masks 100 and 200 according to an embodiment of the present invention.

도 2를 참조하면, OLED 화소 증착 장치(1000)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.Referring to FIG. 2, the OLED pixel deposition apparatus 1000 includes an organic material source 600 from a magnet plate 300 in which a magnet 310 is accommodated, a coolant line 350 is disposed, and a lower portion of the magnet plate 300. It includes a deposition source supply unit 500 for supplying.

마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 프레임 일체형 마스크(100, 200)[또는, FMM(100)]이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 프레임 일체형 마스크(100, 200)[또는, FMM(100)]가 대상 기판(900)에 밀착될 수 있다.Between the magnet plate 300 and the source deposition unit 500, a target substrate 900 such as glass on which the organic source 600 is deposited may be interposed. The target substrate 900 may be disposed such that the frame-integrated masks 100 and 200 (or the FMM 100) in which the organic material source 600 is deposited for each pixel are closely or very close to each other. The magnet 310 generates a magnetic field, and the frame-integrated masks 100 and 200 (or the FMM 100) may be in close contact with the target substrate 900 by attraction by the magnetic field.

일 예로, 마스크(100)는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(200)에 결합될 수 있다. 프레임 일체형 마스크(100, 200)는 OLED 화소 증착 장치(1000) 내에 고정 설치될 수 있다. 본 발명에서는 셀(C) 개수가 1개인 복수의 마스크(100)를 프레임(200)에 결합하여 사용하는 것을 상정하여 설명한다.As an example, the mask 100 needs to be aligned before being in close contact with the target substrate 900. One mask or a plurality of masks may be coupled to the frame 200. The frame-integrated masks 100 and 200 may be fixedly installed in the OLED pixel deposition apparatus 1000. In the present invention, a description will be given assuming that a plurality of masks 100 having one cell (C) is combined with the frame 200 and used.

증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.The deposition source supply unit 500 may supply the organic material source 600 while reciprocating the left and right paths, and the organic material sources 600 supplied from the deposition source supply unit 500 pass through the pattern PP formed in the FMM mask 100. Therefore, it may be deposited on one side of the target substrate 900. The deposited organic source 600 that has passed through the pattern of the FMM mask 100 can act as the pixel 700 of the OLED.

새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.In order to prevent uneven deposition of the pixels 700 by the shadow effect, the pattern PP of the FMM mask 100 may be inclined (S) (or formed in a tapered shape (S)). . Since the organic material sources 600 passing through the pattern PP in the diagonal direction along the inclined surface may also contribute to the formation of the pixel 700, the pixel 700 may be uniformly deposited in thickness as a whole.

도 3은 본 발명의 일 실시예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 3에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 3에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.3 is a schematic diagram showing an electroplating apparatus 10 according to an embodiment of the present invention. Although the flat electroplating apparatus 10 is shown in FIG. 3, the present invention is not limited to the form shown in FIG. 3, and it is revealed that it can be applied to all known electroplating apparatuses, such as a flat electroplating apparatus and a continuous electroplating apparatus. Put it.

도 3을 참조하면, 본 발명의 일 실시예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크(100)로 사용될 도금막(100)[또는, 금속 박판(100)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.Referring to FIG. 3, the electroplating apparatus 10 according to an embodiment of the present invention includes a plating bath 11, a cathode body 20, an anode body 30, and a power supply 40 ). In addition, means for moving the cathode body 20, means for separating the plated film 100 (or metal thin plate 100) to be used as the mask 100 from the cathode body 20, and means for cutting It may further include a back (not shown).

도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크(100)로 사용될 도금막(100)의 재료가 될 수 있다. 일 실시예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(100)으로 제조하는 경우, 일 예로, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 이 외에도 목적하는 도금막(100)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)[또는, 인바 마스크(100)]을 제조하는 것을 주된 예로 상정하여 설명한다.The plating solution 12 is accommodated in the plating tank 11. The plating solution 12 is an electrolyte, and may be a material of the plating film 100 to be used as the mask 100. In one embodiment, when an Invar thin plate, which is an iron nickel alloy, is prepared as the plating film 100, a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as the plating solution 12. In another embodiment, when a thin film of super invar, which is an iron nickel cobalt alloy, is manufactured as a plating film 100, for example, a solution containing Ni ions, a solution containing Fe ions, and a Co ion The mixed solution of the solution can also be used as the plating solution 12. In addition to this, the plating solution 12 for the desired plating film 100 can be used without limitation, and in this specification, it is assumed and described to manufacture the Invar thin plate 100 (or the Invar mask 100) as a main example.

도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.The plating solution 12 may be supplied from an external plating solution supply means (not shown) to the plating tank 11, and a circulation pump (not shown) and a plating solution 12 for circulating the plating solution 12 in the plating tank 11 ) May be further provided with a filter (not shown) to remove impurities.

음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 일부 또는 전부가 침지될 수 있다. 도 3에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.The cathode body 20 has a flat plate shape or the like on one side, and a part or all of the cathode body 20 may be immersed in the plating solution 12. Although the cathode 20 and the anode 30 are vertically arranged in FIG. 3, they may be disposed horizontally, and in this case, at least part or all of the cathode 20 in the plating solution 12 Can be immersed.

양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.The positive electrode body 30 is spaced apart at a predetermined interval to face the negative electrode body 20, has one side corresponding to the negative electrode body 20 has a flat plate shape, etc., and the entire positive electrode body 30 in the plating solution 12 Can be immersed. The positive electrode body 30 may be made of an insoluble material such as titanium (Ti), iridium (Ir), ruthenium (Ru), or the like. The cathode body 20 and the anode body 30 may be installed at a distance of several centimeters.

전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.The power supply unit 40 may supply current required for electroplating to the cathode 20 and the anode 30. The (-) terminal of the power supply unit 40 may be connected to the cathode body 20 and the (+) terminal to the anode body 30.

도 4는 본 발명의 일 실시예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.Figure 4 is a schematic diagram showing a mask (100: 100a, 100b) according to an embodiment of the present invention.

각각의 마스크(100)에는 복수의 마스크 패턴(P)이 형성될 수 있다. 도 4에서는 복수의 셀(C)을 포함하는 스틱형(Stick-Type) 마스크(100a), 판형(Plate-Type) 마스크(100b)가 도시되나, 본 발명의 마스크(100)는 하나의 셀(C), 또는 소수의 셀(C)을 포함하는 것이 바람직하다. 도 4의 (c)는 마스크(100)의 측단면도이다.A plurality of mask patterns P may be formed on each mask 100. In FIG. 4, a stick-type mask 100a and a plate-type mask 100b including a plurality of cells C are illustrated, but the mask 100 of the present invention includes one cell ( It is preferred to include C), or a small number of cells (C). 4C is a cross-sectional side view of the mask 100.

하나의 마스크 셀(C)은 스마트폰 등의 디스플레이 하나에 대응할 수 있다. 셀(C)을 확대하면 R, G, B에 대응하는 복수의 마스크 패턴(P)[또는, 화소 패턴(P)]을 확인할 수 있다. 마스크 패턴(P)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다. 수많은 마스크 패턴(P)들은 군집을 이루어 셀(C)[또는, 디스플레이 패턴] 하나를 구성할 수 있다.One mask cell C may correspond to one display such as a smartphone. When the cell C is enlarged, a plurality of mask patterns P (or pixel patterns P) corresponding to R, G, and B can be confirmed. The mask patterns P may have an inclined side shape or a taper shape. A number of mask patterns (P) may form a cluster to form one cell (or display pattern).

얇은 두께로 형성할 수 있도록, 마스크(100)는 전주도금(electroforming)으로 형성될 수 있다. 마스크(100)는 열팽창계수가 약 1.0 X 10-6/℃인 인바(invar), 약 1.0 X 10-7/℃ 인 슈퍼 인바(super invar) 재질일 수 있다. 이 재질의 마스크(100)는 열팽창계수가 매우 낮기 때문에 열에너지에 의해 마스크의 패턴(P) 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 이 외에, 최근에 온도 변화값이 크지 않은 범위에서 화소 증착 공정을 수행하는 기술들이 개발되는 것을 고려하면, 마스크(100)는 이보다 열팽창계수가 약간 큰 니켈(Ni), 니켈-코발트(Ni-Co) 등의 재질일 수도 있다. 마스크 패턴(P)의 폭은 40㎛보다 작게 형성될 수 있고, 마스크(100)의 두께는 약 2~50㎛로 형성될 수 있다.The mask 100 may be formed by electroforming to form a thin thickness. The mask 100 may be made of an invar having a coefficient of thermal expansion of about 1.0 X 10 -6 / ° C, and a super invar of about 1.0 X 10 -7 / ° C. Since the mask 100 of this material has a very low coefficient of thermal expansion, it is less likely that the shape of the pattern (P) of the mask is deformed by thermal energy, so it can be used as a fine metal mask (FMM) and shadow mask in manufacturing high-resolution OLEDs. You can. In addition, considering that technologies for performing a pixel deposition process in a range in which the temperature change value is not large recently, the mask 100 has nickel (Ni), nickel-cobalt (Ni-Co) having a slightly higher thermal expansion coefficient than this. ). The width of the mask pattern P may be smaller than 40 μm, and the thickness of the mask 100 may be about 2 to 50 μm.

도 5는 본 발명의 일 실시예에 따른 도금막(100)의 형성 과정을 나타내는 개략도이다.5 is a schematic diagram showing a process of forming a plated film 100 according to an embodiment of the present invention.

도 5의 (a)를 참조하면, 본 발명은 전도성 기재(21)를 음극체(Cathode Body)[또는, 모판]로 사용하고, 음극체 표면 상에 전주 도금으로 도금막을 형성할 때, 전도성 기재(21)의 상부면과 측면의 전부 및 하부면의 적어도 일부 상에 도금막(100: 110, 120, 130)을 형성하는 것을 특징으로 한다.Referring to FIG. 5 (a), the present invention uses the conductive substrate 21 as a cathode body (or mother plate), and when forming a plating film by electroplating on the surface of the cathode body, the conductive substrate (21) is characterized in that the plating film (100: 110, 120, 130) is formed on at least a portion of the entire upper and lower surfaces and at least a portion of the lower surface.

도 1을 통해 상술한 바와 같이, 종래의 도금과정에서 금속 박판(3)은 기판(4)의 상부면에만 형성되어 있기 때문에, 열처리(H)를 수행하는 경우에 금속 박판(3)이 박리(3')될 수 있다. 이를 방지하기 위해, 본 발명은 전도성 기재(21)의 상부면에 도금막(110)을 형성하고, 추가로 전도성 기재(21)의 측면 및 하부면에 도금막(120, 130)을 형성하여 도금막(110)과 일체를 이루도록 할 수 있다. 전도성 기재(21)와 상부의 도금막(110) 사이의 부착력만으로는 열처리(H) 과정에서 인가되는 응력을 견디기 어려울 수 있다. 따라서, 측면과 하부면의 도금막(120, 130)이 전도성 기재(21)의 측면과 하부면에서 전도성 기재(21)와의 부착력을 보강함에 따라, 열처리(H) 과정에서 전체 도금막(100)이 박리되지 않고, 전도성 기재(21)에 잘 고정부착될 수 있도록 하는 이점이 있다.As described above with reference to FIG. 1, since the metal thin plate 3 is formed only on the upper surface of the substrate 4 in the conventional plating process, the metal thin plate 3 is peeled off when performing heat treatment (H) ( 3 '). In order to prevent this, the present invention forms a plating film 110 on the upper surface of the conductive substrate 21, and further forms plating films 120 and 130 on the side and bottom surfaces of the conductive substrate 21, thereby plating. It can be made integral with the membrane 110. The adhesion force between the conductive substrate 21 and the upper plating film 110 may be difficult to withstand the stress applied in the heat treatment (H) process. Therefore, as the plating films 120 and 130 on the side and the bottom reinforce the adhesion between the conductive substrate 21 on the side and the bottom of the conductive substrate 21, the entire plating film 100 during the heat treatment (H) process This does not peel off, there is an advantage that can be fixed to the conductive substrate 21 well.

전도성 기재(21)는 전도성 재질일 수 있다. 전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이, 기재(21)의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다.The conductive substrate 21 may be a conductive material. As a conductive material, in the case of metal, metal oxides may be generated on the surface, impurities may be introduced in a metal manufacturing process, and in the case of a polycrystalline silicon substrate, inclusions or grain boundaries may exist, and a conductive polymer In the case of a substrate, there is a high likelihood that impurities are contained, and strength. Acid resistance may be vulnerable. Elements that prevent the electric field from being uniformly formed on the surface of the substrate 21, such as metal oxide, impurities, inclusions, grain boundaries, etc., are referred to as “defects”. Due to the defect, a uniform electric field is not applied to the cathode body of the above-described material, so that a part of the plating film 100 may be formed non-uniformly.

UHD 급 이상의 초고화질 화소를 구현하는데 있어서 마스크 금속막 및 마스크 금속막 패턴[마스크 패턴(P)]의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 이에 적용되는 FMM, 새도우 마스크의 패턴 폭은 수~수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다. 또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.In implementing ultra-high-definition pixels of UHD level or higher, non-uniformity of the mask metal film and the mask metal film pattern (mask pattern P) may adversely affect the formation of the pixel. For example, the current QHD image quality is 500 to 600 PPI (pixel per inch), and the pixel size reaches about 30 to 50㎛, and for 4K UHD and 8K UHD high image quality, higher than ~ 860 PPI and ~ 1600 PPI It has the same resolution. A micro display applied directly to a VR device, or a micro display used to be inserted into a VR device, aims to achieve an ultra-high quality of about 2,000 PPI or higher, and the pixel size reaches about 5 to 10 μm. Since the pattern width of the FMM and shadow mask applied to it can be formed to a size of several to several tens of µm, preferably less than 30 µm, even a defect of several µm in size takes up a large portion of the pattern size of the mask. to be. In addition, in order to remove defects in the cathode body of the above-described material, an additional process for removing metal oxide, impurities, etc. may be performed, and in this process, other defects such as etching of the cathode body material may be caused. have.

따라서, 본 발명은 단결정 재질의 모판(또는, 음극체)를 사용할 수 있다. 특히, 단결정 실리콘 재질인 것이 바람직하다. 전도성을 가지도록, 단결정 실리콘 재질의 모판에는 1019/cm3이상의 고농도 도핑이 수행될 수 있다. 도핑은 모판의 전체에 수행될 수도 있으며, 모판의 표면 부분에만 수행될 수도 있다.Therefore, the present invention can use a mother board (or cathode body) of a single crystal material. In particular, it is preferably a single crystal silicon material. To have conductivity, a high concentration doping of 10 19 / cm 3 or more may be performed on the single crystal silicon base plate. Doping may be performed on the entire base plate, or may be performed only on the surface portion of the base plate.

한편, 단결정 재질로는, Ti, Cu, Ag 등의 금속, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge 등의 반도체, 흑연(graphite), 그래핀(graphene) 등의 탄소계 재질, CH3NH3PbCl3, CH3NH3PbBr3, CH3NH3PbI3, SrTiO3 등을 포함하는 페로브스카이트(perovskite) 구조 등의 초전도체용 단결정 세라믹, 항공기 부품용 단결정 초내열합금 등이 사용될 수 있다. 금속, 탄소계 재질의 경우는 기본적으로 전도성 재질이다. 반도체 재질의 경우에는, 전도성을 가지도록 1019 이상의 고농도 도핑이 수행될 수 있다. 기타 재질의 경우에는 도핑을 수행하거나 산소 공공(oxygen vacancy) 등을 형성하여 전도성을 형성할 수 있다. 도핑은 모판의 전체에 수행될 수도 있으며, 모판의 표면 부분에만 수행될 수도 있다.On the other hand, as a single crystal material, metals such as Ti, Cu, Ag, GaN, SiC, GaAs, GaP, AlN, InN, InP, Ge and other semiconductors, graphite (graphite), graphene (graphene), etc. , CH 3 NH 3 PbCl 3, CH 3 NH 3 PbBr 3, CH 3 NH 3 PbI 3, SrTiO 3 , etc. page containing the perovskite (perovskite) superconductor single crystalline ceramic, aircraft single crystal second heat-resistant alloy for components for such structures Etc. can be used. In the case of metal and carbon-based materials, they are basically conductive materials. In the case of a semiconductor material, doping with a high concentration of 10 19 or more may be performed to have conductivity. For other materials, conductivity may be formed by performing doping or by forming oxygen vacancy. Doping may be performed on the entire base plate, or may be performed only on the surface portion of the base plate.

단결정 재질의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(100)이 생성될 수 있는 이점이 있다. 균일한 마스크 금속막을 통해 제조하는 프레임 일체형 마스크(100, 200)는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.In the case of a single crystal material, since there are no defects, there is an advantage in that a uniform plating film 100 can be generated due to uniform electric field formation on all surfaces during electroforming. The frame-integrated masks 100 and 200 manufactured through a uniform mask metal film may further improve the quality level of the OLED pixels. In addition, since there is no need to perform an additional process for removing and eliminating defects, there is an advantage in that the process cost is reduced and productivity is improved.

또한, 단결정 실리콘 재질의 기재(21)의 측면 및 하면도 상면과 마찬가지로 개재물 또는 결정립계가 없이 균일한 표면 상태를 가지므로, 측면, 하면 및 상면 상에 형성된 도금막(100: 110, 120, 130)이 표면 결함 없이 기재(21)에 더욱 잘 부착될 수 있는 이점이 있다. 향상된 부착력으로 인해 열처리(H) 과정에서의 박리, 변형 등을 더욱 방지할 수 있다.In addition, since the side surfaces and the bottom surface of the single crystal silicon material 21 have a uniform surface state without any inclusions or grain boundaries, like the top surface, the plating films formed on the side surfaces, the bottom surface, and the top surface (100: 110, 120, 130) This has the advantage of being able to adhere better to the substrate 21 without surface defects. Due to the improved adhesion, peeling and deformation in the heat treatment (H) process can be further prevented.

또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 필요에 따라 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(100)의 전착을 방지하는 역할을 하여 도금막(100)의 패턴(P)을 형성할 수 있다.In addition, as the substrate 21 made of silicon is used, there is an advantage in that the insulating portion 25 can be formed only by a process of oxidizing and nitriding the surface of the substrate 21 as necessary. The insulating portion 25 serves to prevent electrodeposition of the plating film 100 to form a pattern P of the plating film 100.

다음으로, 도 5의 (b)를 참조하면, 도금막(100)[또는, 마스크(100)]을 전도성 기재(21)로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 본 발명은 마스크(100)의 열팽창계수를 낮춤과 동시에 마스크(100) 및 마스크 패턴(P)의 열에 의한 변형을 방지하기 위해, 전도성 기재(21)로부터 분리 전에 열처리(H)를 수행하는 것을 특징으로 한다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다.Next, referring to (b) of FIG. 5, before separating the plated film 100 (or the mask 100) from the conductive substrate 21, heat treatment (H) may be performed. The present invention is characterized by performing heat treatment (H) prior to separation from the conductive substrate 21 in order to lower the thermal expansion coefficient of the mask 100 and to prevent deformation by the heat of the mask 100 and the mask pattern P at the same time. Is done. The heat treatment may be performed at a temperature of 300 ° C to 800 ° C.

일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 박리(3'), 변형 등이 생길 수 있음은 상술한 바 있다. 하지만, 본 발명은 전도성 기재(21)의 상부면뿐만 아니라 측면 및 하부면에도 도금막(100)을 형성하기 때문에, 전도성 기재(21)와 도금막(100)이 긴밀히 접착된 상태에서 열처리를 수행하므로, 열처리(H)를 하여도 박리, 변형 등이 발생하지 않는 이점이 있다.Generally, the thermal expansion coefficient of the invar thin plate produced by electroforming is higher than that of the inba thin plate produced by rolling. Thus, the thermal expansion coefficient can be lowered by performing heat treatment on the thin film of Invar, but it has been described above that peeling (3 '), deformation, etc. may occur on the thin film of Invar during this heat treatment. However, since the present invention forms the plating film 100 not only on the top surface but also on the side and bottom surfaces of the conductive substrate 21, heat treatment is performed in a state where the conductive substrate 21 and the plating film 100 are closely adhered. Therefore, there is an advantage in that peeling, deformation, and the like do not occur even when heat treatment (H) is performed.

도 6은 본 발명의 다른 실시예에 따른 도금막(100')의 형성 과정을 나타내는 개략도이다. 도 6에서는 도 5와의 차이점에 대해서만 설명한다.6 is a schematic view showing a process of forming a plated film 100 'according to another embodiment of the present invention. In FIG. 6, only the difference from FIG. 5 will be described.

도 6의 (a)를 참조하면, 본 발명은 절연부(25)가 상부에 형성된 전도성 기재(21)를 음극체(Cathode Body)[또는, 모판]로 사용하고, 음극체 표면 상에 전주 도금으로 도금막을 형성할 때, 전도성 기재(21)의 상부면과 측면의 전부 및 하부면의 적어도 일부 상에 도금막(100': 110, 120, 130)을 형성하는 것을 특징으로 한다. 다시 말해, 전도성 기재(21)의 상부면에서 절연부(25)가 형성된 부분을 제외한 전도성 기재(21)가 노출된 면에서 전주 도금으로 도금막(110)을 형성하고, 동시에, 전도성 기재(21)의 측면 및 하부면에서 전주 도금으로 도금막(120, 130)을 형성하는 것을 특징으로 한다.Referring to FIG. 6 (a), the present invention uses a conductive substrate 21 having an insulating portion 25 formed thereon as a cathode body (or a mother plate), and is electroplated on the surface of the cathode body. When forming a plated film, it is characterized in that the plated films 100 ': 110, 120, and 130 are formed on at least a portion of all and bottom surfaces of the upper and side surfaces of the conductive substrate 21. In other words, the plating film 110 is formed by electroplating on the exposed surface of the conductive substrate 21 except for the portion where the insulating portion 25 is formed on the upper surface of the conductive substrate 21, and at the same time, the conductive substrate 21 ) Is characterized in that the plating films 120 and 130 are formed by electroplating on the side and bottom surfaces.

절연부(25)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(25)는 프린팅 법 등을 이용하여 포토레지스트를 형성할 수 있다. 또는, 절연부(25)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 절연부(25)는 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다.The insulating portion 25 may be formed of any one of photoresist, silicon oxide, and silicon nitride. The insulating portion 25 may form a photoresist using a printing method or the like. Alternatively, the insulating portion 25 may form silicon oxide or silicon nitride by a method such as vapor deposition on the substrate 21, and based on the substrate 21, oxidation (thermal oxidation), thermal nitriding (thermal nitritiridation) You can also use the method. The insulating portion 25 may have a thickness of about 5 μm to 20 μm so that it is thicker than the plated film 100.

절연부(25)는 테이퍼 형상 또는 역테이퍼 형상을 가지는 것이 바람직하다. 포토레지스트를 사용하여 테이퍼 형상 또는 역테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다.The insulating portion 25 preferably has a tapered shape or a reverse tapered shape. When forming a tapered or reverse tapered pattern using a photoresist, a multiple exposure method, a method of varying exposure intensity for each region, and the like can be used.

전주 도금 과정에서 역테이퍼 형상을 가지는 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되고, 전도성 기재(21)의 노출된 상면, 측면 및 하부면의 적어도 일부에 도금막(100': 110, 120, 130)이 형성될 수 있다.In the area where the insulating portion 25 having the reverse taper shape is disposed in the electroplating process, the formation of the plating film 100 is prevented, and the plating film is formed on at least a portion of the exposed top, side, and bottom surfaces of the conductive substrate 21. (100 ': 110, 120, 130) may be formed.

다음으로, 도 6의 (b)를 참조하면, 절연부(25)를 제거하면, 절연부(25)가 차지했던 공간(26) 부분이 마스크 패턴(P)이 될 수 있다.Next, referring to (b) of FIG. 6, when the insulating portion 25 is removed, a portion of the space 26 occupied by the insulating portion 25 may be a mask pattern P.

다음으로, 도 6의 (c)를 참조하면, 도금막(100')[또는, 마스크(100)]을 전도성 기재(21)로부터 분리하기 전에, 열처리(H)를 수행할 수 있다.Next, referring to (c) of FIG. 6, before separating the plating film 100 ′ (or the mask 100) from the conductive substrate 21, heat treatment (H) may be performed.

도 6의 실시예는 전도성 기재(21)와 도금막(100')이 긴밀히 접착된 상태에서 열처리를 수행하므로, 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(P)의 형태가 일정하게 유지되고, 열처리로 인한 박리, 변형 등을 방지할 수 있는 이점이 있다.Since the embodiment of FIG. 6 performs heat treatment in a state where the conductive substrate 21 and the plating film 100 'are closely adhered, the shape of the mask pattern P formed in the space portion occupied by the insulating portion 25 is constant. It is retained, and has the advantage of preventing peeling, deformation, and the like due to heat treatment.

도 7은 본 발명의 일 실시예에 따른 마스크(100)의 제조 과정을 나타내는 개략도이다. 도 7에서는 도 5의 실시예를 기초로 마스크(100)의 제조 과정을 설명하나, 도 6의 실시예를 적용할 수도 있다.7 is a schematic diagram showing a manufacturing process of a mask 100 according to an embodiment of the present invention. 7 illustrates a manufacturing process of the mask 100 based on the embodiment of FIG. 5, but the embodiment of FIG. 6 may also be applied.

도 5 및 도 6에서 전도성 기재(21)의 상부면뿐만 아니라 측면 및 하부면의 적어도 일부까지 도금막(100: 110, 120, 130)을 생성할 수 있음을 상술한 바 있다. 하지만, 하부면의 적어도 일부까지 도금막(130)을 생성하는 과정에서, 도금액이 전도성 기재(21)의 하부면에 침투하는 정도를 제어하기가 어려운 문제점이 발생한다. 이에 따라, 전도성 기재(21)의 하부면에서 전착되는 도금막(130)의 면적, 두께 등이 불균일하게 되고, 불균일한 도금막(100)의 상태에서 열처리(H)를 하게 되면 도금막(100)의 특정 부분에 스트레스가 더 가해져 변형이 발생할 가능성이 높아지는 문제점이 있다.In FIGS. 5 and 6, it has been described above that it is possible to generate the plating films 100: 110, 120, and 130 to at least a portion of the side and bottom surfaces as well as the upper surface of the conductive substrate 21. However, in the process of generating the plating film 130 to at least a portion of the lower surface, a problem arises in that it is difficult to control the degree to which the plating solution penetrates the lower surface of the conductive substrate 21. Accordingly, the area, thickness, etc. of the plating film 130 to be electrodeposited on the lower surface of the conductive substrate 21 becomes non-uniform, and when the heat treatment (H) is performed in the state of the non-uniform plating film 100, the plating film 100 ) Has a problem in that the stress is applied to a specific part, and thus the possibility of deformation is increased.

이에 따라, 본 발명은 전도성 기재(21)의 일면 상에 차단부(70)를 배치하여, 전주 도금 과정에서 도금액이 차단부(70)까지만 진입하게 하는 것을 특징으로 한다. 그리하여, 전도성 기재(21)의 하부면에 도금되는 도금막(130)이 차단부(70)의 위치까지 명확하게 형성되도록 할 수 있다.Accordingly, the present invention is characterized in that the blocking portion 70 is disposed on one surface of the conductive substrate 21 so that the plating solution enters only the blocking portion 70 in the electroplating process. Thus, the plating film 130 plated on the lower surface of the conductive substrate 21 can be clearly formed up to the position of the blocking portion 70.

도 7의 (a) 및 (b)는 전도성 기재(21)의 일면 상에 흡착판(60)과 차단부(70)를 배치한 단면도 및 평면도이다. 설명의 편의상 평면도에서는 흡착판(60)의 도시를 생략하였다.7 (a) and 7 (b) are cross-sectional and plan views of the adsorption plate 60 and the blocking portion 70 disposed on one surface of the conductive substrate 21. For convenience of description, the illustration of the adsorption plate 60 is omitted in the plan view.

전도성 기재(21)의 일면 상에 차단부(70)를 배치할 수 있다. 전도성 기재(21) 상에서 기밀성을 가지고, 전도성 기재(21)에 손상을 가하지 않도록, 차단부(70)는 탄성 재질인 것이 바람직하다. 또한, 차단부(70)는 흡착판(60)에서 가하는 진공 흡압(V)을 전도성 기재(21)에 전달할 수 있도록, 중앙 내부가 빈 링 형상인 것이 바람직하다. 이를 고려하여 차단부(70)는 오링(O-ring)을 사용할 수 있다.The blocking portion 70 may be disposed on one surface of the conductive substrate 21. It is preferable that the blocking portion 70 is made of an elastic material so as to have airtightness on the conductive substrate 21 and not damage the conductive substrate 21. In addition, the blocking portion 70 is preferably in the shape of an empty ring inside the center so that the vacuum absorbing pressure (V) applied from the adsorption plate 60 can be transmitted to the conductive substrate 21. In consideration of this, the blocking unit 70 may use an O-ring.

차단부(70) 상에 흡착판(60)을 더 연결할 수 있다. 흡착판(60) 상에 도금이 수행되지 않도록 절연 재질을 사용하는 것이 바람직하다. 그리고, 흡착판(60)은 차단부(70)를 사이에 두고 전도성 기재(21)를 당길 수 있도록, 적어도 차단부(70)보다는 큰 면적을 가지는 평판 형상인 것이 바람직하다.The adsorption plate 60 may be further connected to the blocking portion 70. It is preferable to use an insulating material so that plating is not performed on the adsorbing plate 60. In addition, the adsorption plate 60 is preferably a flat plate shape having at least a larger area than the blocking portion 70 so that the conductive substrate 21 can be pulled with the blocking portion 70 interposed therebetween.

흡착판(60)은 펌프 등과 같은 외부의 흡압 인가 수단(미도시)에 연결될 수 있다. 전도성 기재(21)에 대향하는 흡착판(60)의 일면에는 흡압(V)을 인가하는 복수의 흡압공이 형성될 수 있다. 흡착판(60)에서 전도성 기재(21)에 흡압(V)을 인가하면 전도성 기재(21)는 흡착판(60) 방향으로 당겨질 수 있다. 하지만, 흡착판(60)과 전도성 기재(21)의 사이에는 차단부(70)가 배치되므로, 차단부(70)를 매개하여 흡착판(60)과 전도성 기재(21)는 소정 간격 이격된 상태를 유지할 수 있다. 차단부(70)의 중앙 내부는 비어있는 상태이고, 흡착판(60) 및 전도성 기재(21)와의 관계에서 긴밀하게 실링될 수 있다.The suction plate 60 may be connected to an external suction pressure applying means (not shown), such as a pump. A plurality of suction holes for applying the suction pressure (V) may be formed on one surface of the suction plate 60 facing the conductive substrate 21. When the absorbing pressure V is applied to the conductive substrate 21 from the adsorbing plate 60, the conductive substrate 21 may be pulled in the direction of the adsorbing plate 60. However, since the blocking portion 70 is disposed between the adsorption plate 60 and the conductive substrate 21, the adsorption plate 60 and the conductive substrate 21 are spaced apart from each other by interposing the blocking portion 70 You can. The central interior of the blocking portion 70 is empty, and can be tightly sealed in relation to the adsorption plate 60 and the conductive substrate 21.

도 7의 (c) 및 (d)는 전도성 기재(21)의 일면 상에 흡착판(60)과 차단부(70)를 배치한 상태에서 도금막(100: 110, 120, 130)을 형성한 것을 나타내는 단면도 및 평면도이다.7 (c) and 7 (d) show that the plated films 100: 110, 120, and 130 are formed in a state where the adsorbing plate 60 and the blocking portion 70 are disposed on one surface of the conductive substrate 21. It is a sectional view and a plan view.

도 3 및 도 5에서 상술한 바와 같이, 전도성 기재(21), 흡착판(60) 및 차단부(70)의 구조체를 도금액에 침지한 후 전주 도금을 수행할 수 있다. 도 7을 기준으로, 전도성 기재(21)의 하부면, 측면 및 상부면에서 차단부(70)의 외주 부분까지는 노출된 부분이다. 이 부분에는 전기장이 작용하고, 차단부(70)의 외주 부분까지 도금액이 침투하여 도금막(100)이 생성될 수 있다. 다만, 차단부(70)와 전도성 기재(21) 및 흡착판(60)이 긴밀하게 실링되어 있어, 차단부(70) 중앙 내부까지는 도금액이 침투할 수 없다.3 and 5, the structures of the conductive substrate 21, the adsorption plate 60, and the blocking portion 70 may be immersed in a plating solution to perform electroplating. Based on FIG. 7, the lower surface, the side surface, and the upper surface of the conductive substrate 21 are exposed to the outer circumferential portion of the blocking portion 70. An electric field is applied to this portion, and a plating solution 100 may be formed by penetrating the plating solution to the outer peripheral portion of the blocking portion 70. However, since the blocking portion 70 and the conductive substrate 21 and the adsorption plate 60 are tightly sealed, the plating solution cannot penetrate into the center of the blocking portion 70.

따라서, 도금막(130)은 정확하게 차단부(70)의 외주 부분까지만 생성되고, 차단부(70)와 전도성 기재(21) 사이 틈으로 인해 균일한 두께를 가지도록 생성될 수 있다. 다시 말해, 도금막(130)은 일정한 폭(W)과 두께를 가지며 전착될 수 있다. 이에 따라, 균일한 도금막(100)의 상태에서 열처리(H)를 수행하여도, 도금막(100)의 특정 부분에 스트레스가 더 가해지지 않고, 결국 변형이 발생하지 않으면서 열팽창계수를 낮춘 도금막(100)을 제조할 수 있다.Therefore, the plated film 130 may be precisely formed only up to the outer circumferential portion of the blocking portion 70, and may have a uniform thickness due to the gap between the blocking portion 70 and the conductive substrate 21. In other words, the plating film 130 may be electrodeposited with a constant width (W) and thickness. Accordingly, even if the heat treatment (H) is performed in the state of the uniform plating film 100, no stress is applied to a specific portion of the plating film 100, and eventually, the thermal expansion coefficient is lowered without deformation. The film 100 can be prepared.

도금막(100)을 제조한 후, 도금막(100)을 전도성 기재(21)로부터 분리하기 위해 도금막(100)의 테두리 영역을 커팅할 수 있다. 커팅은 칼, 레이저 등의 커팅 수단을 제한없이 사용할 수 있고, 식각 공정을 수행할 수도 있다. 커팅 후에, 도금막(100)은 내부 영역과 테두리 영역으로 분리된 상태로 전도성 기재(21) 상에 부착될 수 있다. 이어서, 커팅 후 도금막(110) 부분만 분리하여 마스크로 사용할 수 있다.After manufacturing the plating film 100, the border area of the plating film 100 may be cut to separate the plating film 100 from the conductive substrate 21. For cutting, cutting means such as a knife or a laser may be used without limitation, and an etching process may be performed. After cutting, the plated film 100 may be attached on the conductive substrate 21 in a state of being separated into an inner region and an edge region. Subsequently, after cutting, only the portion of the plated film 110 may be separated and used as a mask.

한편, 도금막(100)을 제조한 후 또는 커팅 후 도금막(110) 부분만 분리한 후, 식각 공정을 수행하여 마스크 패턴(P)을 형성함에 따라 마스크로서 사용할 수도 있다.On the other hand, after the plating film 100 is manufactured or after cutting, only a portion of the plating film 110 is separated, and may be used as a mask as the mask pattern P is formed by performing an etching process.

위와 같이, 본 발명은 전주 도금 공정에서 차단부(70)까지만 도금막(130)이 생성되므로, 균일한 두께로 원하는 부분에 정확히 도금막(100)을 형성할 수 있는 효과가 있다. 또한, 열처리(H)를 통해 낮은 열팽창계수(CTE)를 가지는 마스크(100)를 제조할 수 있고, 열처리(H) 과정에서 마스크(100)의 박리를 방지하고, 마스크 패턴(P)의 변형을 방지할 수 있는 효과가 있다. 또한, 변형이 일어나지 않도록 열처리 하므로, OLED의 FMM의 패턴을 미세하게 형성할 수 있는 효과가 있다.As described above, the present invention has an effect of accurately forming the plating film 100 in a desired portion with a uniform thickness since the plating film 130 is generated only up to the blocking portion 70 in the electroplating process. In addition, it is possible to manufacture the mask 100 having a low coefficient of thermal expansion (CTE) through the heat treatment (H), to prevent the peeling of the mask 100 during the heat treatment (H) process, to prevent the deformation of the mask pattern (P) It has an effect that can be prevented. In addition, since heat treatment is performed so that deformation does not occur, there is an effect that can form a fine pattern of the FMM of the OLED.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.The present invention has been illustrated and described with reference to preferred embodiments, as described above, but is not limited to the above embodiments and is varied by those skilled in the art to which the present invention pertains without departing from the spirit of the present invention. Modifications and modifications are possible. Such modifications and variations are to be regarded as falling within the scope of the invention and appended claims.

10: 전주 도금 장치
21: 전도성 기재
25: 절연부
60: 흡착판
70: 차단부
100: 마스크, 도금막
200: 프레임
1000: 200: OLED 화소 증착 장치
C: 셀
P: 마스크 패턴, 화소 패턴
V: 흡압 인가
10: electroplating apparatus
21: conductive substrate
25: insulation
60: adsorption plate
70: block
100: mask, plating film
200: frame
1000: 200: OLED pixel deposition device
C: cell
P: mask pattern, pixel pattern
V: suction pressure applied

Claims (15)

전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
(a) 전도성 기재를 제공하는 단계;
(b) 전도성 기재의 일면 상에 차단부를 배치하는 단계; 및
(c) 전도성 기재를 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 전도성 기재의 일면에 대향하는 타면 상에 도금막을 형성하는 단계
를 포함하고,
(c) 단계에서, 전도성 기재의 타면, 측면 및 적어도 일면의 차단부까지 도금막을 형성하는, 마스크의 제조 방법.
As a method of manufacturing a mask by electroforming,
(a) providing a conductive substrate;
(b) disposing a blocking portion on one surface of the conductive substrate; And
(c) using a conductive substrate as a cathode body, and forming a plating film on the other surface opposite to one surface of the conductive substrate by electroforming.
Including,
In the step (c), the method of manufacturing a mask, forming a plated film to the other side, side and at least one side of the conductive substrate to the blocking portion.
제1항에 있어서,
(b) 단계와 (c) 단계 사이에, 차단부 상에 흡착판을 연결하는 단계
를 더 포함하는, 마스크의 제조 방법.
According to claim 1,
Between step (b) and step (c), connecting the adsorbing plate on the blocking portion
The method of manufacturing a mask further comprising.
제2항에 있어서,
흡착판은 전도성 기재에 흡압을 인가하여 흡착판으로 당기는, 마스크의 제조 방법.
According to claim 2,
The adsorption plate is a method of manufacturing a mask by applying an absorbent pressure to a conductive substrate and pulling it to the adsorption plate.
제1항에 있어서,
차단부는 탄성 재질인, 마스크의 제조 방법.
According to claim 1,
The blocking part is a method of manufacturing a mask made of an elastic material.
제4항에 있어서,
차단부는 내부가 빈 링 형상이고, 링의 외주 공간까지 도금막이 형성되는, 마스크의 제조 방법.
According to claim 4,
The blocking portion has an empty ring shape inside, and a plated film is formed up to the outer circumferential space of the ring.
제4항에 있어서,
차단부는 오링(O-ring)인, 마스크의 제조 방법.
According to claim 4,
The blocking portion is an O-ring, a method of manufacturing a mask.
제1항에 있어서,
(d) 도금막을 열처리하는 단계; 및
(e) 전도성 기재로부터 도금막을 분리하는 단계
를 더 포함하는, 마스크의 제조 방법.
According to claim 1,
(d) heat-treating the plating film; And
(e) separating the plated film from the conductive substrate
The method of manufacturing a mask further comprising.
제7항에 있어서,
열처리는 300℃ 내지 800℃로 수행하는, 마스크의 제조 방법.
The method of claim 7,
The heat treatment is performed at 300 ° C to 800 ° C, a method of manufacturing a mask.
제7항에 있어서,
(d) 단계와 (e) 단계 사이에, 도금막의 테두리 영역을 커팅하는 단계를 더 포함하는, 마스크의 제조 방법.
The method of claim 7,
Between (d) and (e) steps, further comprising the step of cutting the border area of the plated film, the method of manufacturing a mask.
제7항에 있어서,
(f) 도금막에 마스크 패턴을 형성하는 단계
를 더 포함하는, 마스크의 제조 방법.
The method of claim 7,
(f) forming a mask pattern on the plated film
The method of manufacturing a mask further comprising.
제1항에 있어서,
(a) 단계에서, 전도성 기재의 타면 상에 패턴화된 절연부를 형성하고,
(c) 단계에서, 절연부가 형성된 부분을 제외한 나머지 타면 상에서 도금막이 형성되는, 마스크의 제조 방법.
According to claim 1,
In step (a), to form a patterned insulation on the other surface of the conductive substrate,
In step (c), a plating film is formed on the other surface except for the portion where the insulating portion is formed.
제1항에 있어서,
전도성 기재는 도핑된 단결정 실리콘 재질인, 마스크의 제조 방법.
According to claim 1,
The conductive substrate is a doped single crystal silicon material, a method of manufacturing a mask.
제11항에 있어서,
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 마스크의 제조 방법.
The method of claim 11,
The insulating portion is a method of manufacturing a mask made of any one of photoresist, silicon oxide, and silicon nitride.
제11항에 있어서,
절연부는 테이퍼 형상 또는 역테이퍼 형상을 가지는, 마스크의 제조 방법.
The method of claim 11,
The insulating portion has a tapered shape or a reverse tapered shape.
제1항에 있어서,
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크의 제조 방법.
According to claim 1,
The plating film is a method of manufacturing a mask made of Invar or Super Invar material.
KR1020180120431A 2018-10-10 2018-10-10 Producing method of mask KR102358267B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180120431A KR102358267B1 (en) 2018-10-10 2018-10-10 Producing method of mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180120431A KR102358267B1 (en) 2018-10-10 2018-10-10 Producing method of mask

Publications (2)

Publication Number Publication Date
KR20200040472A true KR20200040472A (en) 2020-04-20
KR102358267B1 KR102358267B1 (en) 2022-02-07

Family

ID=70467136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120431A KR102358267B1 (en) 2018-10-10 2018-10-10 Producing method of mask

Country Status (1)

Country Link
KR (1) KR102358267B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080480A (en) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 Mask frame and method for fixing a mask on the mask frame
JP2014047379A (en) * 2012-08-30 2014-03-17 Ulvac Japan Ltd Film-forming apparatus, and film-forming mask
KR20180087824A (en) * 2017-01-25 2018-08-02 주식회사 티지오테크 Frame integrated mask and producing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080480A (en) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 Mask frame and method for fixing a mask on the mask frame
JP2014047379A (en) * 2012-08-30 2014-03-17 Ulvac Japan Ltd Film-forming apparatus, and film-forming mask
KR20180087824A (en) * 2017-01-25 2018-08-02 주식회사 티지오테크 Frame integrated mask and producing method thereof

Also Published As

Publication number Publication date
KR102358267B1 (en) 2022-02-07

Similar Documents

Publication Publication Date Title
KR101870820B1 (en) Producing method of mask integrated frame
KR102054179B1 (en) Producing method of mask and mother plate using therefor
KR102280187B1 (en) Producing method of mask integrated frame
KR20180130989A (en) Mask integrated frame and producing method thereof
KR102314854B1 (en) Producing method of mask integrated frame
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
KR102010001B1 (en) Electroforming mother plate used in manufacturing oled picture element forming mask
KR101907490B1 (en) Mother plate and producing method of mask
KR102032867B1 (en) Producing method of mother plate and mask, and deposition method of oled picture element
KR102358267B1 (en) Producing method of mask
KR102254376B1 (en) Producing method of mask
KR101832988B1 (en) Mother plate and producing method of the same, and producing method of the same
KR102371175B1 (en) Producing method of mask and mother plate used therefor
KR102301331B1 (en) Producing method of mask
KR102110438B1 (en) Producing method of mask
KR20210064146A (en) Mother plate and producing method of mask
KR102377775B1 (en) Jig for power supplying
KR20190031849A (en) Producing method of mask integrated frame
KR20190011099A (en) Motherplate for producing electroforming mask
KR102246536B1 (en) Mask same, and producing method of the same
KR20190011100A (en) Motherplate for producing electroforming mask
KR20190051388A (en) Separating method of mask from mother plate
KR20190011098A (en) Mother plate, mask and producing method of mask
KR20180130319A (en) Separating method of mask
KR20190089565A (en) Producing method of mask integrated frame

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant