KR102054179B1 - Producing method of mask and mother plate using therefor - Google Patents
Producing method of mask and mother plate using therefor Download PDFInfo
- Publication number
- KR102054179B1 KR102054179B1 KR1020170001433A KR20170001433A KR102054179B1 KR 102054179 B1 KR102054179 B1 KR 102054179B1 KR 1020170001433 A KR1020170001433 A KR 1020170001433A KR 20170001433 A KR20170001433 A KR 20170001433A KR 102054179 B1 KR102054179 B1 KR 102054179B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- pattern
- mother plate
- plating film
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 claims abstract description 49
- 238000009713 electroplating Methods 0.000 claims abstract description 27
- 238000005323 electroforming Methods 0.000 claims abstract description 23
- 238000007747 plating Methods 0.000 claims description 102
- 230000004888 barrier function Effects 0.000 claims description 43
- 238000010438 heat treatment Methods 0.000 claims description 33
- 229910001374 Invar Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 104
- 230000008569 process Effects 0.000 description 26
- 238000000151 deposition Methods 0.000 description 17
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 230000008021 deposition Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 239000007788 liquid Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052742 iron Inorganic materials 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910001111 Fine metal Inorganic materials 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002198 insoluble material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
- C25D7/0671—Selective plating
- C25D7/0678—Selective plating using masks
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
-
- H01L51/0011—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Abstract
본 발명은 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다. 본 발명에 따른 마스크의 제조 방법은, 전주 도금(Electroforming)으로 마스크(100)를 제조하는 방법으로서, (a) 전도성 기재(21)를 제공하는 단계, (b) 전도성 기재(21)의 일면 상에 패턴화(26)된 절연부(26)를 형성하여 모판(Mother Plate; 20)을 제조하는 단계, (c) 모판(20)을 음극체(Cathode Body; 20)로 사용하고, 전주 도금(Electroforming)으로 모판(20) 상에 도금막(100)을 형성하는 단계, (d) 도금막(100)을 열처리(H)하는 단계, 및 (e) 모판(20)으로부터 도금막(100)을 분리하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method for producing a mask and a mother plate used therein. Method for manufacturing a mask according to the present invention, a method for manufacturing the mask 100 by electroforming, (a) providing a conductive substrate 21, (b) on one side of the conductive substrate 21 Forming a mother plate 20 by forming an insulating part 26 patterned on the substrate 26, (c) using the mother plate 20 as a cathode body 20, and electroplating ( Forming the plated film 100 on the base plate 20 by electroforming, (d) heat treating (H) the plated film 100, and (e) removing the plated film 100 from the base plate 20. Characterized in that it comprises a step of separating.
Description
본 발명은 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 패턴을 가지는 마스크를 형성함과 동시에 마스크의 변형을 방지하고 얼라인(align)을 명확하게 할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판에 관한 것이다.The present invention relates to a method for producing a mask and a mother plate used therein. More specifically, the present invention relates to a method of manufacturing a mask capable of forming a mask having a pattern using an electroplating method and preventing deformation of the mask and making alignment clearly, and a mother plate used therein.
최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.Recently, studies on electroforming methods have been underway in thin plate manufacturing. The electroplating method is to immerse the positive electrode and the negative electrode in the electrolyte, and to apply the power to electrodeposit the metal thin plate on the surface of the negative electrode, it is possible to manufacture the ultra-thin plate, it is a method that can be expected to mass production.
한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.Meanwhile, as a technology of forming pixels in an OLED manufacturing process, a fine metal mask (FMM) method of depositing an organic material at a desired position by closely attaching a thin metal mask to a substrate is mainly used.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
도 1을 참조하면, 기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판(1)을 마련하고[도 1의 (a)], 금속 박판(1) 상에 PR(Photoresist; 2) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR(2) 코팅한 후[도 1의 (b)], 식각을 통해 패턴(P)을 가지는 마스크(3)를 제조하였다.Referring to FIG. 1, a conventional mask manufacturing method includes preparing a metal
도 2를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 2의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 2의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 2의 (c)]. 이어서, PR(2)을 제거하고[도 2의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리한다[도 2의 (e)].Referring to FIG. 2, in the conventional mask manufacturing method using plating, a substrate 4 (FIG. 2A) is prepared, and a
위와 같은 종래의 FMM 제조 과정은, 매번 기판에 PR을 코팅하고, 식각하는 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.In the conventional FMM manufacturing process as described above, the process of coating and etching the PR on the substrate every time, the process time, cost increases, there is a problem that the productivity is lowered.
초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어 질 수 있으므로, 화소 증착 공정에서 열에 의한 변형을 방지할 수 있도록, 열팽창계수가 낮은 FMM을 제조하는 기술이 필요한 실정이다.In the ultra-high-definition OLED manufacturing process, even microscopic alignment errors of several μm may lead to failure in pixel deposition. Therefore, a technology for manufacturing a low thermal expansion coefficient (FMM) is required to prevent deformation due to heat in the pixel deposition process. to be.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a method for manufacturing a mask capable of manufacturing a mask having a pattern only by a plating process and a mother plate used therein, to solve the above problems of the prior art. .
또한, 본 발명은 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크 패턴의 변형을 방지할 수 있는 마스크의 제조 방법 및 이에 사용되는 모판을 제공하는 것을 그 목적으로 한다.In addition, an object of the present invention is to provide a mask manufacturing method and a mother plate used therein which can manufacture a mask having a low coefficient of thermal expansion through heat treatment, which can prevent deformation of the mask pattern during the heat treatment process.
본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.The above object of the present invention is a method of manufacturing a mask by electroforming, comprising: (a) providing a conductive substrate; (b) forming a mother plate by forming a patterned insulation on one surface of the conductive substrate; (c) using the mother plate as a cathode body and forming a plated film on the mother plate by electroforming; (d) heat-treating the plating film; And (e) separating the plated film from the mother plate.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계; (c) 배리어막의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계; (e) 도금막을 열처리하는 단계; 및 (f) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.In addition, the above object of the present invention, a method of manufacturing a mask by electroforming (Electroforming), comprising the steps of: (a) providing a conductive substrate; (b) forming a barrier film on one surface of the conductive substrate; (c) forming a mother plate by forming a patterned insulation on one surface of the barrier film; (d) using the mother plate as a cathode body and forming a plated film on the mother plate by electroforming; (e) heat-treating the plating film; And (f) separating the plated film from the mother plate.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계; (b) 음각 패턴의 하부면을 제외한, 전도성 기재의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (c) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막을 형성하는 단계; (d) 도금막을 열처리하는 단계; 및 (e) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.In addition, the above object of the present invention, a method of manufacturing a mask by electroforming (Electroforming), comprising the steps of: (a) providing a conductive substrate having a negative pattern; (b) forming a mother plate by forming an insulating part on the surface of the conductive substrate except for the lower surface of the intaglio pattern; (c) using the mother plate as a cathode body and forming a plating film from the surface of the substrate exposed on the bottom surface of the intaglio pattern by electroforming; (d) heat-treating the plating film; And (e) separating the plated film from the mother plate.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 음각 패턴이 형성된 전도성 기재를 제공하는 단계; (b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계; (c) 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계; (d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 배리어막의 표면으로부터 도금막을 형성하는 단계; (e) 도금막을 열처리하는 단계; 및 (f) 모판으로부터 도금막을 분리하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.In addition, the above object of the present invention, a method of manufacturing a mask by electroforming (Electroforming), comprising the steps of: (a) providing a conductive substrate having a negative pattern; (b) forming a barrier film on one surface of the conductive substrate; (c) forming an insulating part on the surface of the barrier film, except for the lower surface of the intaglio pattern, to manufacture a mother plate; (d) using a mother plate as a cathode body and forming a plating film from the surface of the barrier film exposed on the bottom surface of the intaglio pattern by electroforming; (e) heat-treating the plating film; And (f) separating the plated film from the mother plate.
전도성 기재는 도핑된 단결정 실리콘 재질일 수 있다.The conductive substrate may be a doped single crystal silicon material.
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.The insulating part may be made of any one material of photoresist, silicon oxide, and silicon nitride.
절연부는 테이퍼 형상을 가질 수 있다.The insulating portion may have a tapered shape.
음각 패턴은 역 테이퍼 형상을 가질 수 있다.The intaglio pattern may have an inverse tapered shape.
열처리는 300℃ 내지 800℃로 수행할 수 있다.Heat treatment may be performed at 300 ℃ to 800 ℃.
배리어막은 전도성을 가지고, 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질일 수 있다.The barrier layer has conductivity and may be made of any one of titanium nitride (TiN), tungsten carbide (WC), titanium tungsten (WTi), and graphene.
배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질일 수 있다.The barrier film has insulation and may be made of any one of aluminum oxide, silicon oxide, and silicon nitride.
배리어막은 1Å 내지 99Å의 두께일 수 있다.The barrier film may have a thickness of 1 kPa to 99 kPa.
전자가 배리어막을 통과하는 터널링 효과를 이용하여, 절연부가 형성된 배리어막의 일면으로부터 전주 도금을 수행할 수 있다.Electroplating may be performed from one surface of the barrier film on which the insulating portion is formed by using a tunneling effect in which electrons pass through the barrier film.
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.Formation of the plating film on the insulating part may be prevented so that the plating film may have a pattern.
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.The plating layer may be made of Invar or Super Invar.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서, 전도성 기재; 전도성 기재의 일면 상에 형성된 배리어막; 및 배리어막의 일면 상에 형성되고, 패턴화된 절연부를 포함하는, 모판에 의해 달성된다.In addition, the above object of the present invention, the mother plate used in the manufacture of the mask by electroforming (Electroforming), comprising: a conductive substrate; A barrier film formed on one surface of the conductive substrate; And a substrate formed on one surface of the barrier film and including a patterned insulating portion.
그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조시 사용되는 모판(Mother Plate)으로서, 음각 패턴이 형성된 전도성 기재; 전도성 기재의 일면 상에 형성된 배리어막; 및 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 형성된 절연부를 포함하는, 모판에 의해 달성된다.In addition, the above object of the present invention, the mother plate used when manufacturing a mask by electroforming (Electroforming), a conductive substrate having a negative pattern formed; A barrier film formed on one surface of the conductive substrate; And an insulating portion formed on the surface of the barrier film, except for the lower surface of the intaglio pattern.
상기와 같이 구성된 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.According to the present invention configured as described above, there is an effect that can produce a mask having a pattern only by the plating process.
또한, 본 발명에 따르면, 열처리를 통해 낮은 열팽창계수를 가지는 마스크를 제조할 수 있고, 열처리 과정에서 마스크 패턴의 변형을 방지할 수 있는 효과가 있다.In addition, according to the present invention, it is possible to manufacture a mask having a low coefficient of thermal expansion through heat treatment, there is an effect that can prevent the deformation of the mask pattern during the heat treatment process.
도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 7은 본 발명의 일 실시 예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)을 나타내는 그래프이다.
도 8 내지 도 10은 본 발명의 다른 여러 실시 예에 따른 마스크 제조 과정을 나타내는 개략도이다.1 and 2 are schematic diagrams illustrating a conventional process of manufacturing a fine metal mask (FMM).
3 is a schematic diagram illustrating an OLED pixel deposition apparatus using an FMM according to an embodiment of the present invention.
Figure 4 is a schematic diagram showing the electroplating apparatus according to an embodiment of the present invention.
5 is a schematic diagram illustrating a mask according to an embodiment of the present invention.
6 is a schematic diagram illustrating a manufacturing process of a mask according to an embodiment of the present invention.
7 is a graph illustrating a coefficient of expansion (CTE) of a mask after heat treatment according to an embodiment of the present invention.
8 to 10 are schematic views illustrating a mask manufacturing process according to various embodiments of the present disclosure.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 하여 과장되어 표현될 수도 있다.DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain shapes, structures, and characteristics described herein may be embodied in other embodiments without departing from the spirit and scope of the invention with respect to one embodiment. In addition, it is to be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several aspects, and length, area, thickness, and the like may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
도 3은 본 발명의 일 실시 예에 따른 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.3 is a schematic diagram illustrating an OLED
도 3을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.Referring to FIG. 3, in general, the OLED
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.A
스틱형(Stick-Type) 마스크[도 5의 (a) 참조], 플레이트형(Plate-Type) 마스크[도 5의 (b) 참조]는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.Stick-type masks (see FIG. 5 (a)) and plate-type masks (see FIG. 5 (b)) are aligned before being in close contact with the
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.The deposition
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.In order to prevent uneven deposition of the
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 4에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.4 is a schematic view showing the
도 4를 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크(100)로 사용될 도금막(100)[또는, 금속 박판(100)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.4, the
도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크(100)로 사용될 도금막(100)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(100)으로 제조하는 경우, 일 예로, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용되며, 전자빔을 형광체에 정확하게 유도할 수 있는 역할을 한다. 그리고, 인바 박판은 열팽창계수가 약 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(100)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)[또는, 인바 마스크(100)]을 제조하는 것을 주된 예로 상정하여 설명한다.The plating
도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.The plating
음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 4에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.The
음극체(20)의 표면 상에 도금막(100)이 전착되고, 도금막(100)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.The
양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.The
전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.The
도 5는 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.5 is a schematic diagram illustrating a mask 100 (100a, 100b) according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 5의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 5의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용할 수 있고, 플레이트의 테두리를 OLED 화소 증착 프레임(800)에 용접 고정시켜 사용할 수 있다. 도 5의 (c)는 도 5의 (a) 및 (b)의 A-A' 확대 측단면도이다.Referring to FIG. 5, a mask 100 (100a, 100b) manufactured using the
마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 5의 (c) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.A plurality of display patterns DP may be formed in the bodies of the
본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(100)은 디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 마스크 패턴으로 혼용되어 사용될 수 있다.The
마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지거나, 점점 좁아지는 형상을 가지는, 대략 테이퍼 형상을 가지는 것이 바람직하며, 마스크(100)의 상부면이 대상 기판(900)[도 3 참조]에 밀착되므로, 마스크 패턴(PP)은 상부에서 하부로 갈수록 폭이 점점 넓어지는 형상인 것이 더 바람직하다.It is preferable that the mask pattern PP has a substantially tapered shape having a shape that becomes wider or narrower from top to bottom, and the upper surface of the
패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있다. 마스크 패턴(PP)은 절연부(25)에 의해 도금막(20)의 생성이 방지됨에 따라 형성될 수 있다. 구체적인 형성 과정은 도 6을 통해 후술한다.The pattern width may be formed in a size of several to several tens of micrometers, preferably in a size smaller than 30 micrometers. The mask pattern PP may be formed as the generation of the
도 6은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.6 is a schematic diagram illustrating a manufacturing process of a mask according to an embodiment of the present invention.
도 6의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 전주 도금(electroforming)을 수행할 수 있도록, 모판(20)의 기재(21)는 전도성 재질일 수 있다. 모판(20)은 전주 도금에서 음극체(cathode) 전극으로 사용될 수 있다.Referring to FIG. 6A, the
전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(20)[또는, 기재(21)]의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다.As the conductive material, in the case of metal, metal oxides may be generated on the surface, impurities may be introduced during the metal manufacturing process, and in the case of the polycrystalline silicon substrate, inclusions or grain boundaries may exist, and the conductive polymer may be present. In the case of a base material, it is highly likely to contain an impurity, and strength. Acid resistance may be weak. Elements that prevent the electric field from being uniformly formed on the surface of the base plate 20 (or the substrate 21), such as metal oxides, impurities, inclusions, grain boundaries, etc., are referred to as "defects." Due to a defect, a uniform electric field may not be applied to the cathode body of the material described above, and thus a part of the
UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(100) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴 폭은 수 내지 수십㎛의 크기, 바람직하게는 30㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.In the implementation of UHD-class or higher resolution pixels, non-uniformity of the
또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.In addition, an additional process for removing metal oxides, impurities, and the like may be performed to remove the defects in the cathode material of the material described above, and another defect such as etching of the anode material may be caused in this process. have.
따라서, 본 발명은 단결정 실리콘 재질의 기재(21)를 사용할 수 있다. 전도성을 가지도록, 기재(21)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.Therefore, the present invention can use the
도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(100)[또는, 마스크(100)]이 생성될 수 있는 이점이 있다. 균일한 도금막(100)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.Since the doped single crystal silicon is free from defects, there is an advantage in that a uniform plating film 100 (or mask 100) can be generated due to the formation of a uniform electric field on the entire surface during electroplating. The
또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 필요에 따라 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(100)의 전착을 방지하는 역할을 하여 도금막(100)의 패턴(PP)을 형성할 수 있다.In addition, as the
다음으로, 도 6의 (b)를 참조하면, 전도성 기재(21)의 적어도 일면 상에 패턴화(26)된 절연부(25)를 형성할 수 있다. 절연부(25)는 기재(21)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(100)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(25)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(25)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 절연부(25)는 후술할 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다.Next, referring to FIG. 6B, an insulating
절연부(25)는 테이퍼 형상을 가지는 것이 바람직하다. 포토레지스트를 사용하여 테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다.It is preferable that the
후술할 전주 도금 과정에서 기재(21)의 노출된 표면으로부터 도금막(100)이 형성되고, 절연부(25)가 배치된 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 전도성 기재(21) 및 패턴화(26)된 절연부(25)를 포함하는 모판(20)은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체로 병기될 수 있다.In the electroplating process, which will be described later, the
다음으로, 도 6의 (c)를 참조하면, 모판(20) 상에 도금막(100)을 형성할 수 있다. 모판(20)을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. Next, referring to FIG. 6C, the
절연부(25)가 절연 특성을 가지므로, 절연부(25)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(20)에서 도금막(100)이 생성되지 않는, 절연부(25)에 대응하는 부분은 도금막(100)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 패턴화(26)된 절연부(25) 각각은 마스크(100)의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다.Since the insulating
기재(21)의 노출된 표면으로부터 도금막(100)이 전착되면서 두꺼워지기 때문에, 절연부(25)의 상단을 넘기 전까지만 도금막(100)을 형성하는 것이 바람직하다. 즉, 절연부(25)의 두께보다 도금막(100)의 두께가 더 작을 수 있다. 도금막(100)은 절연부(25)의 패턴(26) 내의 공간에 채워지며 전착되므로, 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도는 약 45° 내지 65°일 수 있다.Since the
다음으로, 도 6의 (d)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20)으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 본 발명은 마스크(100)의 열팽창계수를 낮춤과 동시에 마스크(100) 및 마스크 패턴(PP)의 열에 의한 변형을 방지하기 위해, 모판(20)으로부터 분리 전에 열처리(H)를 수행하는 것을 특징으로 한다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다[도 7 참조].Next, referring to FIG. 6D, the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 만약, 마스크(100)와 모판(20)을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(100)에 열처리를 수행한다면 마스크 패턴(PP)에 일부 변형이 생길 수도 있다. 따라서, 모판(20)과 마스크(100)가 부착된 상태에서 열처리를 수행하면, 모판(20)의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.In general, the Invar thin plate produced by electroplating has a higher coefficient of thermal expansion as compared to the Invar thin plate produced by rolling. Thus, by performing heat treatment on the Invar thin plate, the coefficient of thermal expansion can be lowered. In this heat treatment, slight deformation may occur in the Invar thin plate. If the
도 7은 본 발명의 일 실시 예에 따른 열처리 후의 마스크의 열팽창계수(coefficient of expansion, CTE)를 나타내는 그래프이다. 80 X 200mm의 샘플에 대해서, 300℃, 350℃, 400℃, 450℃, 500℃, 550℃, 800℃의 7가지의 온도 구간에서 열처리를 수행한 인바 박판의 열팽창계수를 측정하였다. 도 7의 (a)는 상온(25℃)에서 약 240℃까지 온도를 올리면서 각 샘플의 열팽창계수를 측정한 결과를 나타내고, 도 7의 (b)는 약 240℃에서 상온(25℃)까지 온도를 하강하면서 각 샘플의 열팽창계수를 측정한 결과를 나타낸다. 도 7의 (a) 및 도 7의 (b)를 참조하면, 열처리 온도에 따라 전주 도금으로 생성한 인바박판[또는, 마스크(100)]의 열팽창계수가 변화하며, 특히, 800℃의 열처리에서 가장 열팽창계수가 낮게 나타남을 확인할 수 있다.FIG. 7 is a graph illustrating a coefficient of expansion (CTE) of a mask after heat treatment according to an embodiment of the present invention. For the samples of 80 × 200 mm, the coefficient of thermal expansion of the Invar thin plate was heat-treated in seven temperature ranges of 300 ° C., 350 ° C., 400 ° C., 450 ° C., 500 ° C., 550 ° C. and 800 ° C. Figure 7 (a) shows the result of measuring the coefficient of thermal expansion of each sample while raising the temperature from room temperature (25 ℃) to about 240 ℃, Figure 7 (b) is from about 240 ℃ to room temperature (25 ℃) The result of measuring the coefficient of thermal expansion of each sample is shown while decreasing temperature. Referring to FIGS. 7A and 7B, the coefficient of thermal expansion of the Invar thin plate (or mask 100) produced by electroplating is changed depending on the heat treatment temperature, and particularly, at 800 ° C. heat treatment. The lowest coefficient of thermal expansion can be seen.
따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(100)를 제조할 수 있는 이점이 있다.Accordingly, as the coefficient of thermal expansion of the
다음으로, 도 6의 (e)를 참조하면, 도금막(100)을 모판(20)으로부터 분리할 수 있다. 도금막(100)과 모판(20)을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].Next, referring to FIG. 6E, the
도 8내지 도 10은 본 발명의 다른 여러 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다. 이하에서는, 도 6의 마스크 제조 과정과 동일한 부분에 대해서는 설명을 생략하고 차이점에 대해서만 설명한다.8 to 10 are schematic diagrams illustrating a manufacturing process of a mask according to various embodiments of the present disclosure. In the following, the same parts as in the mask manufacturing process of FIG. 6 will be omitted and only the differences will be described.
먼저, 도 8의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 단결정 실리콘 재질을 사용할 수 있고, 고농도 도핑이 수행될 수 있음은 상술한 바 있다. First, referring to FIG. 8A, the
이어서, 전도성 기재(21) 상에 배리어막(22)을 형성할 수 있다.Subsequently, the
단결정 실리콘 기재(21) 상에 인바 도금막(100)을 형성하고, 도금막(100)이 기재(21)와 접촉된 상태에서 열처리(H)를 하게 되면, 인바의 니켈 또는 철이 실리콘 기재(21)에 침투하여 니켈 실리사이드(silicide) 또는 철 실리사이드가 형성될 가능성이 있다. 또한, 단결정 실리콘 기재(21) 상에 슈퍼인바 도금막(100)을 형성하고, 도금막(100)이 기재(21)와 접촉된 상태에서 열처리(H)를 하게 되면, 슈퍼인바의 니켈, 철 또는 코발트가 실리콘 기재(21)에 침투하여 니켈 실리사이드(silicide), 철 실리사이드 또는 코발트 실리사이드가 형성될 가능성이 있다. 니켈 실리사이드, 철 실리사이드, 코발트 실리사이드 등이 모판(20)의 표면에 형성되면 전주 도금시에 전기장이 균일하게 작용하는 것에 대해 장애 요소가 될 수 있다. 또한, 니켈 실리사이드, 철 실리사이드, 코발트 실리사이드 등이 열에 의해 더 성장하게 되면, 전주 도금의 장애가 되는 면적이 더 커지게 되어 모판(20) 전체를 교체해야 하고, 재사용을 할 수 없는 문제점이 발생한다.When the invar plated
따라서, 배리어막(22)을 전도성 기재(21) 상에 형성하여, 인바/슈퍼인바 도금막(100)의 니켈/철/코발트 성분이 기재(21)로 침투하는 것을 막을 수 있다.Therefore, the
배리어막(22)은 도금막(100)의 성분[일 예로, 니켈]이 기재(21)로 침투하는 것을 막으면서, 동시에 표면에서 전주 도금이 수행될 수 있도록 전도성을 가지는 것이 바람직하다. 이를 고려하여 배리어막(22)은 질화티탄(TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 중 어느 하나의 재질을 포함할 수 있다. 배리어막(22)은 증착 등의 박막 형성 공정을 제한없이 사용할 수 있다.The
하지만, 반드시 배리어막(22)이 전도성을 가질 필요는 없다. 절연성을 가지는 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질을 포함할 수도 있다. 다만, 배리어막(22)은 전주 도금이 수행될 수 있는 전기장을 표면에서 발생시키기 위해 충분히 얇은 두께를 가져야 할 필요가 있다. 두께는 수십 Å 이하, 또는, 1Å 내지 99Å 로 형성될 수 있다.However, the
절연성을 가지는 배리어막(22)이 위처럼 충분히 얇은 두께를 가지면, 전도성 기재(21) 내의 전자가 배리어막(22)을 통과할 수 있게 된다. 파동 형태로 진행하는 전자는 터널링 효과(Tunneling Effect)에 의해 배리어막(22)을 통과하여, 배리어막(22)의 표면 상에 전주도금을 수행될 수 있는 전기장을 생성할 수 있게 된다.If the insulating
다음으로, 도 8의 (b)를 참조하면, 배리어막(22)의 일면[기재(21)와 접하는 반대측 면] 상에 패턴화(26)된 절연부(25)를 형성할 수 있다. 절연부(25)를 형성하는 방법, 형태, 재질 등은 도 6의 (b)에서 상술한 바와 같다. 도 8의 실시예에서는 전도성 기재(21), 배리어막(22) 및 패턴화(26)된 절연부(25)를 포함하여 모판(20')을 구성한다.Next, referring to FIG. 8B, the insulating
다음으로, 도 8의 (c)를 참조하면, 모판(20') 상에 도금막(100)을 형성할 수 있다. 이 과정은 도 6의 (c)에서 상술한 바와 같다.Next, referring to FIG. 8C, the
다음으로, 도 8의 (d)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20')으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 도 6의 (d) 및 도 7에서 상술한 바와 같이, 열처리(H)를 수행하여 도금막(100)의 열팽창계수를 낮출 수 있고, 모판(20')과 마스크(100)가 부착된 상태에서 열처리(H)를 수행하기 때문에, 모판(20')의 절연부(25)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.Next, referring to FIG. 8D, the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the
또한, 도금막(100)이 기재(21)와 직접 접촉되지 않고 배리어막(22)이 개재되어 있으므로, 열처리(H) 과정에서 도금막(100)의 성분(니켈 등)이 기재(21)에 침투되지 않고, 모판(20')의 내구성을 증진시켜 재활용 횟수를 더 늘릴 수 있는 이점이 있다.In addition, since the
다음으로, 도 8의 (e)를 참조하면, 도금막(100)을 모판(20')으로부터 분리할 수 있다. 도금막(100)과 모판(20')을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].Next, referring to FIG. 8E, the
다른 실시 예로, 도 9의 (a)를 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 단결정 실리콘 재질을 사용할 수 있고, 고농도 도핑이 수행될 수 있음은 상술한 바 있다.In another embodiment, referring to FIG. 9A, the
다음으로, 도 9의 (b)를 참조하면, 전도성 기재(21)의 일면(상부면)에 음각 패턴(28)을 형성할 수 있다. 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 형상을 가질 수 있다. 일 예로, 음각 패턴(28)의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있으며, 상부에서 하부로 갈수록 폭이 작아지도록 음각 패턴(28)의 측면이 기울어진 형상을 가질 수 있다. 또한, 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 것을 만족한다면, 측면이 라운딩지게 형성되거나, 단차가 형성될 수도 있다.Next, referring to FIG. 9B, an
전도성 기재(21)의 형성 방향과 음각 패턴(28)의 측면과의 각도, 즉, 전도성 기재(21)에 평행한 방향과 음각 패턴(28) 측면 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)이 형성되는 깊이는 약 5㎛ 내지 20㎛ 일 수 있지만, 이에 제한되지는 않는다. 음각 패턴(28)은 공지의 식각 방법을 사용하여 형성할 수 있으며, 습식 식각을 수행할 시 도핑된 단결정 실리콘 기재(21)에서 (111)면에 평행하게 식각이 수행될 수 있고, 건식 식각을 수행할 시 식각 각도에 따라서 음각 패턴(28)의 테이퍼 각도를 조절할 수 있다.The angle between the formation direction of the
다음으로, 도 9의 (c)를 참조하면, 전도성 기재(21)의 표면 상에 절연부(27: 27a, 27b)를 형성할 수 있다. 절연부(27)는 음각 패턴(28)이 형성된 기재(21)의 표면(상부면)(27a) 및 음각 패턴(28)의 측면(27b) 상에 형성될 수 있다. 즉, 음각 패턴(28)의 하부면(21a)을 제외한 나머지 부분에 절연부(27: 27a, 27b)가 형성될 수 있다. 음각 패턴(28)의 하부면(21a)에는 절연부(27)가 형성되지 않고, 기재(21)의 일부(21a)가 노출될 수 있다. 그리고, 도금막(100)이 형성될 필요가 있는, 디스플레이 패턴(DP)과 이웃하는 디스플레이 패턴(DP) 사이에는 절연부(27)가 형성되지 않고 기재(21)가 노출될 수 있다.Next, referring to FIG. 9C, insulating parts 27: 27a and 27b may be formed on the surface of the
절연부(27)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(27)는 기재(21) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(21)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 음각 패턴(28)의 하부면(21a)[또는, 전도성 기재(21)의 노출면(21a)]만을 노출시키기 위해 소정의 식각 공정이 더 수행될 수도 있다.The insulating
후술할 전주 도금 과정에서 기재(21)의 노출된 표면(21a)으로부터 도금막(100)이 형성되고, 절연부(27)가 배치된 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 음각 패턴(28)이 형성된 전도성 기재(21) 및 절연부(27)를 포함하는 모판(20")은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체로 병기될 수 있다.In the electroplating process to be described later, the
다음으로, 도 9의 (d)를 참조하면, 모판(20") 상에 도금막(100)을 형성할 수 있다. 모판(20")을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20")은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다.Next, referring to Fig. 9D, a plated
절연부(27)가 절연 특성을 가지므로, 절연부(27)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 모판(20")에서 절연부(27)에 대응하는 부분은, 도금막(100)의 화소 패턴(PP)을 구성할 수 있다. 그리고, 음각 패턴(28)의 하부면에 노출된 기재(21)의 표면(21a)으로부터 도금막(100)이 형성되어, 상부에서 하부로 갈수록 폭이 작아지는 형상, 역 테이퍼 형상 등을 가지도록 형성될 수 있다.Since the insulating
다음으로, 도 9의 (e)를 참조하면, 도금막(100)[또는, 마스크(100)]을 모판(20")으로부터 분리하기 전에, 열처리(H)를 수행할 수 있다. 도 6의 (d) 및 도 7에서 상술한 바와 같이, 열처리(H)를 수행하여 도금막(100)의 열팽창계수를 낮출 수 있고, 모판(20")과 마스크(100)가 부착된 상태에서 열처리(H)를 수행하기 때문에, 모판(20")의 절연부(27)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.Next, referring to FIG. 9E, the heat treatment H may be performed before the plating film 100 (or the mask 100) is separated from the
다음으로, 도 9의 (f)를 참조하면, 도금막(100)을 모판(20")으로부터 분리할 수 있다. 도금막(100)과 모판(20")을 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 디스플레이 패턴(DP), 화소 패턴(PP)[또는, 마스크 패턴]을 구성할 수 있다[도 5 참조].Next, referring to Fig. 9F, the
또 다른 실시 예로, 도 10을 참조하면, 음각 패턴(28)이 형성된 전도성 기재(21) 상에 배리어막(23)을 형성할 수 있다. 배리어막(23)의 특징은 도 8에서 상술한 바와 동일하며, 배리어막(23)을 제외한 마스크 제조 과정은 도 9와 동일하므로 구체적인 설명은 생략한다.In another embodiment, referring to FIG. 10, the
도금막(100)이 기재(21)와 직접 접촉되지 않고 배리어막(23)이 개재되어 있으므로, 열처리(H) 과정에서 도금막(100)의 성분(니켈 등)이 기재(21)에 침투되지 않고, 모판(20''')의 내구성을 증진시켜 재활용 횟수를 더 늘릴 수 있는 이점이 있다.Since the
위와 같이, 본 발명은 전주 도금 공정에서 도금막(100)을 형성하는 공정만으로 패턴(PP)을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 열처리(H)를 통해 낮은 열팽창계수(CTE)를 가지는 마스크(100)를 제조할 수 있고, 열처리(H) 과정에서 마스크 패턴(PP)의 변형을 방지할 수 있는 효과가 있다. 또한, 절연부(25, 27)를 포함하는 모판(20)[또는, 음극체(20)]를 한번 제조하면, 이후에 반복적으로 재사용 할 수 있어 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다. 또한, 모판(20)의 절연부(25, 27) 패턴을 미세하게 형성할 수 있으므로, OLED의 FMM의 패턴을 미세하게 형성할 수 있는 효과가 있다.As described above, the present invention has an effect of manufacturing the
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above embodiments and various modifications made by those skilled in the art without departing from the spirit of the present invention. Modifications and variations are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.
10: 전주 도금 장치
20, 20', 20", 20''': 모판
21: 전도성 기재
22. 23: 배리어막
25, 27: 절연부
28: 음각 패턴
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴, 마스크 패턴10: electric pole plating device
20, 20 ', 20'',20''': Bed plate
21: conductive substrate
22. 23: barrier film
25, 27: insulation
28: engraved pattern
100: mask, shadow mask, fine metal mask (FMM)
200: OLED pixel deposition apparatus
DP: display pattern
PP: pixel pattern, mask pattern
Claims (20)
(a) 도핑된 단결정 실리콘 재질인 전도성 기재를 제공하는 단계;
(b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계;
(c) 배리어막의 일면 상에 패턴화된 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
(d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 모판 상에 도금막을 형성하는 단계;
(e) 도금막을 열처리하는 단계; 및
(f) 모판으로부터 도금막을 분리하는 단계
를 포함하고,
(e) 단계는, 마스크 패턴이 형성된 도금막과 모판이 부착된 상태에서 열처리를 수행하며,
배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질이며, 1Å 내지 99 Å의 두께인, 마스크의 제조 방법.As a method of manufacturing a mask by electroforming,
(a) providing a conductive substrate that is a doped single crystal silicon material;
(b) forming a barrier film on one surface of the conductive substrate;
(c) forming a mother plate by forming a patterned insulation on one surface of the barrier film;
(d) using the mother plate as a cathode body and forming a plated film on the mother plate by electroforming;
(e) heat-treating the plating film; And
(f) separating the plating film from the mother plate
Including,
In step (e), the heat treatment is performed while the plating film and the mother plate on which the mask pattern is formed are attached.
The barrier film has insulation and is a material of any one of aluminum oxide, silicon oxide, and silicon nitride, and has a thickness of 1 GPa to 99 GPa.
(a) 음각 패턴이 형성된 도핑된 단결정 실리콘 재질인 전도성 기재를 제공하는 단계;
(b) 전도성 기재의 일면 상에 배리어막을 형성하는 단계;
(c) 음각 패턴의 하부면을 제외한, 배리어막의 표면 상에 절연부를 형성하여 모판(Mother Plate)을 제조하는 단계;
(d) 모판을 음극체(Cathode Body)로 사용하고, 전주 도금(Electroforming)으로 음각 패턴 하부면에 노출된 배리어막의 표면으로부터 도금막을 형성하는 단계;
(e) 도금막을 열처리하는 단계; 및
(f) 모판으로부터 도금막을 분리하는 단계
를 포함하고,
(e) 단계는, 마스크 패턴이 형성된 도금막과 모판이 부착된 상태에서 열처리를 수행하며,
배리어막은 절연성을 가지고, 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질이며, 1Å 내지 99Å의 두께인, 마스크의 제조 방법.As a method of manufacturing a mask by electroforming,
(a) providing a conductive substrate that is a doped single crystal silicon material having an intaglio pattern formed thereon;
(b) forming a barrier film on one surface of the conductive substrate;
(c) forming an insulating part on the surface of the barrier film, except for the lower surface of the intaglio pattern, to manufacture a mother plate;
(d) using a mother plate as a cathode body and forming a plating film from the surface of the barrier film exposed on the bottom surface of the intaglio pattern by electroforming;
(e) heat-treating the plating film; And
(f) separating the plating film from the mother plate
Including,
In step (e), the heat treatment is performed while the plating film and the mother plate on which the mask pattern is formed are attached.
The barrier film has insulation and is a material of any one of aluminum oxide, silicon oxide, and silicon nitride, and has a thickness of 1 kPa to 99 kPa.
절연부는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질인, 마스크의 제조 방법.The method according to claim 2 or 4,
The insulating part is a material of any one of photoresist, silicon oxide, and silicon nitride, The manufacturing method of the mask.
절연부는 테이퍼 형상을 가지는, 마스크의 제조 방법.The method of claim 2,
The insulating part has a tapered shape, The manufacturing method of a mask.
음각 패턴은 역 테이퍼 형상을 가지는, 마스크의 제조 방법.The method of claim 4, wherein
The engraved pattern has an inverse tapered shape.
열처리는 300℃ 내지 800℃로 수행하는, 마스크의 제조 방법.The method according to claim 2 or 4,
The heat treatment is carried out at 300 ℃ to 800 ℃, the manufacturing method of the mask.
전자가 배리어막을 통과하는 터널링 효과를 이용하여, 절연부가 형성된 배리어막의 일면으로부터 전주 도금을 수행하는, 마스크의 제조 방법.The method according to claim 2 or 4,
A method for manufacturing a mask, wherein electroplating is performed from one surface of a barrier film on which an insulating portion is formed by using a tunneling effect in which electrons pass through the barrier film.
절연부 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되는, 마스크의 제조 방법.The method according to claim 2 or 4,
The formation method of the mask which prevents formation of a plating film on an insulating part, and a plating film has a pattern.
도금막은 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크의 제조 방법.The method according to claim 2 or 4,
The plating film is an Invar or Super Invar material, the manufacturing method of the mask.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170001433A KR102054179B1 (en) | 2017-01-04 | 2017-01-04 | Producing method of mask and mother plate using therefor |
TW106143943A TW201825714A (en) | 2017-01-04 | 2017-12-14 | Producing method of mask and mother plate using therefor |
PCT/KR2017/015061 WO2018128304A1 (en) | 2017-01-04 | 2017-12-20 | Method for manufacturing mask and mother plate used therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170001433A KR102054179B1 (en) | 2017-01-04 | 2017-01-04 | Producing method of mask and mother plate using therefor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190158567A Division KR102110438B1 (en) | 2019-12-02 | 2019-12-02 | Producing method of mask |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180080582A KR20180080582A (en) | 2018-07-12 |
KR102054179B1 true KR102054179B1 (en) | 2019-12-10 |
Family
ID=62791233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170001433A KR102054179B1 (en) | 2017-01-04 | 2017-01-04 | Producing method of mask and mother plate using therefor |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102054179B1 (en) |
TW (1) | TW201825714A (en) |
WO (1) | WO2018128304A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102254376B1 (en) * | 2018-10-10 | 2021-05-24 | 주식회사 오럼머티리얼 | Producing method of mask |
CN112740437A (en) * | 2018-10-11 | 2021-04-30 | 悟勞茂材料公司 | Mask supporting template, method for manufacturing the same, and method for manufacturing frame-integrated mask |
US11081645B2 (en) | 2018-11-08 | 2021-08-03 | Samsung Display Co., Ltd. | Mask assembly with surface roughened mask sheet at welding location, method of manufacturing the same, and method of manufacturing display device using the same |
KR102186989B1 (en) * | 2019-05-13 | 2020-12-04 | 크레아퓨쳐 주식회사 | Manufacturing method of mold for fine metal mask |
WO2020231172A1 (en) * | 2019-05-13 | 2020-11-19 | 크레아퓨쳐 주식회사 | Method for manufacturing mold for manufacturing fine metal mask, and method for manufacturing fine metal mask |
KR102237716B1 (en) * | 2019-07-19 | 2021-04-08 | 한국과학기술원 | Manufacturing method using fine metal mask |
EP4174217A4 (en) * | 2020-06-30 | 2023-11-01 | FUJIFILM Corporation | Metal formed product manufacturing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015229774A (en) * | 2014-06-03 | 2015-12-21 | Nltテクノロジー株式会社 | Metal mask, metal mask producing method, and filming method using metal mask |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005154879A (en) * | 2003-11-28 | 2005-06-16 | Canon Components Inc | Metal mask for vapor deposition, and method of producing vapor deposition pattern using the same |
JP2008305703A (en) * | 2007-06-08 | 2008-12-18 | Hitachi Chem Co Ltd | Production method of pattern-engraved metal foil |
KR101377210B1 (en) * | 2012-02-22 | 2014-03-21 | 엘에스엠트론 주식회사 | Manufacturing method of porous thin film using electroplating |
KR20150003114A (en) * | 2014-11-17 | 2015-01-08 | 주식회사 티지오테크 | Mask and a Method for Manufacturing the Same |
KR102330025B1 (en) * | 2015-05-11 | 2021-11-23 | 한국재료연구원 | An Electroforming Master and Manufacturing Method thereof |
-
2017
- 2017-01-04 KR KR1020170001433A patent/KR102054179B1/en active IP Right Grant
- 2017-12-14 TW TW106143943A patent/TW201825714A/en unknown
- 2017-12-20 WO PCT/KR2017/015061 patent/WO2018128304A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015229774A (en) * | 2014-06-03 | 2015-12-21 | Nltテクノロジー株式会社 | Metal mask, metal mask producing method, and filming method using metal mask |
Non-Patent Citations (1)
Title |
---|
T. Nagayama등, PRIME 2012, Abstract* |
Also Published As
Publication number | Publication date |
---|---|
TW201825714A (en) | 2018-07-16 |
KR20180080582A (en) | 2018-07-12 |
WO2018128304A1 (en) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102054179B1 (en) | Producing method of mask and mother plate using therefor | |
KR101870820B1 (en) | Producing method of mask integrated frame | |
KR101871956B1 (en) | Mother plate and producing method of the same, and producing method of the same | |
US20190252614A1 (en) | Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method | |
KR102010001B1 (en) | Electroforming mother plate used in manufacturing oled picture element forming mask | |
TW201907225A (en) | Mask, producing method of the same and mother plate | |
KR102032867B1 (en) | Producing method of mother plate and mask, and deposition method of oled picture element | |
KR101907490B1 (en) | Mother plate and producing method of mask | |
KR101832988B1 (en) | Mother plate and producing method of the same, and producing method of the same | |
KR101894443B1 (en) | Producing method the electroforming sheet and electroforming device | |
KR102110438B1 (en) | Producing method of mask | |
KR101861702B1 (en) | Mother plate and producing method of the same, and producing method of the same | |
KR102301331B1 (en) | Producing method of mask | |
KR102246536B1 (en) | Mask same, and producing method of the same | |
KR102377775B1 (en) | Jig for power supplying | |
KR20190122482A (en) | Producing method of mask and mother plate used therefor | |
KR102254376B1 (en) | Producing method of mask | |
KR102055405B1 (en) | Mother plate and producing method thereof | |
KR20210064146A (en) | Mother plate and producing method of mask | |
KR20190004478A (en) | Producing method of mask | |
KR20190011099A (en) | Motherplate for producing electroforming mask | |
KR20180130319A (en) | Separating method of mask | |
KR20190011098A (en) | Mother plate, mask and producing method of mask | |
KR20190011100A (en) | Motherplate for producing electroforming mask | |
KR20200040472A (en) | Producing method of mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |