KR102246536B1 - Mask same, and producing method of the same - Google Patents

Mask same, and producing method of the same Download PDF

Info

Publication number
KR102246536B1
KR102246536B1 KR1020170084768A KR20170084768A KR102246536B1 KR 102246536 B1 KR102246536 B1 KR 102246536B1 KR 1020170084768 A KR1020170084768 A KR 1020170084768A KR 20170084768 A KR20170084768 A KR 20170084768A KR 102246536 B1 KR102246536 B1 KR 102246536B1
Authority
KR
South Korea
Prior art keywords
mask
masking
pattern
masking cell
cell
Prior art date
Application number
KR1020170084768A
Other languages
Korean (ko)
Other versions
KR20190004491A (en
Inventor
전진완
신일권
이유진
Original Assignee
주식회사 오럼머티리얼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오럼머티리얼 filed Critical 주식회사 오럼머티리얼
Priority to KR1020170084768A priority Critical patent/KR102246536B1/en
Priority to PCT/KR2018/006457 priority patent/WO2019009526A1/en
Priority to TW107122128A priority patent/TW201907225A/en
Publication of KR20190004491A publication Critical patent/KR20190004491A/en
Application granted granted Critical
Publication of KR102246536B1 publication Critical patent/KR102246536B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H01L51/0011—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 마스크 및 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 마스크(100)는, 전주 도금(Electroforming)으로 제조된 마스크로서, 마스크 바디 및 복수의 마스크 패턴(PP)을 포함하고, 마스크 바디는 복수의 마스킹 셀(110)을 포함하며, 마스킹 셀(110)의 중심부(111)의 두께는 마스킹 셀(111)의 테두리부(115)의 두께보다 두꺼운 것을 특징으로 한다.The present invention relates to a mask and a method of manufacturing the mask. The mask 100 according to the present invention is a mask manufactured by electroforming, and includes a mask body and a plurality of mask patterns PP, and the mask body includes a plurality of masking cells 110, and masking The thickness of the center portion 111 of the cell 110 is thicker than the thickness of the edge portion 115 of the masking cell 111.

Description

마스크 및 마스크의 제조 방법 {MASK SAME, AND PRODUCING METHOD OF THE SAME}Mask and manufacturing method of mask {MASK SAME, AND PRODUCING METHOD OF THE SAME}

본 발명은 마스크 및 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 절연부의 터널 공간에서 도금을 수행하여 미세한 패턴을 형성할 수 있는 마스크 및 마스크의 제조 방법에 관한 것이다.The present invention relates to a mask and a method of manufacturing the mask. More specifically, it relates to a mask capable of forming a fine pattern by performing plating in a tunnel space of an insulating portion and a method of manufacturing the mask.

최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.In recent years, research on an electroforming method in manufacturing a thin plate is in progress. The electroplating method is a method of immersing an anode body and a cathode body in an electrolyte solution, and applying power to deposit a metal thin plate on the surface of the cathode body, so that an ultra-thin plate can be manufactured and mass production can be expected.

한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.Meanwhile, as a technology for forming pixels in the OLED manufacturing process, a Fine Metal Mask (FMM) method is mainly used in which an organic material is deposited at a desired location by attaching a thin metal mask to a substrate.

도 1은 종래의 화소 형성 공정을 나타내는 개략도이다.1 is a schematic diagram showing a conventional pixel forming process.

도 1의 (a)를 참조하면, FMM 법을 사용하는 화소 형성 공정을 위해, 먼저, 기판(10)과 패턴이 형성된 새도우 마스크(13)를 최대한 밀착시킨다. 그리고, 소스 공급 수단(15)을 통해 유기물, 저분자 등의 소스(17)를 증착한다. 새도우 마스크(13)를 얼라인하면서 R, G, B 소스(17)를 순차적으로 증착하여 화소(18)를 형성한다. 하지만, 도 1의 (a)와 같이, 새도우 마스크(13)의 패턴(PP')이 수직하게 형성되면, 소스(17)의 증착 경로가 패턴 벽에 가려지게 되는 새도우 이펙트(Shadow Effect)에 의해 화소 패턴(F)과 정확히 일치하도록 증착되지 않는 문제점이 발생하였다. 그리하여, 도 1의 (b)와 같이, 새도우 마스크(13')의 패턴(PP)을 테이퍼(Taper) 형상(S)으로 경사지게 형성하여 오차를 최소화 하는 방법이 제안되었다. 이 밖에, FMM 법에 있어서 새도우 마스크(13)의 두께, 기판(10)과 새도우 마스크(13)의 간격, 새도우 마스크(13)의 정렬 등이 패턴 정밀도 향상을 위해 고려될 수 있다.Referring to FIG. 1A, for the pixel formation process using the FMM method, first, the substrate 10 and the patterned shadow mask 13 are closely contacted as much as possible. Then, a source 17 such as an organic material or a low molecule is deposited through the source supply means 15. The pixels 18 are formed by sequentially depositing R, G, and B sources 17 while aligning the shadow mask 13. However, as shown in (a) of FIG. 1, when the pattern PP' of the shadow mask 13 is formed vertically, the deposition path of the source 17 is obscured by the pattern wall by a shadow effect. There was a problem in that the deposition was not performed to exactly match the pixel pattern F. Thus, as shown in (b) of FIG. 1, a method of minimizing the error by forming the pattern PP of the shadow mask 13 ′ inclined in a tapered shape S has been proposed. In addition, in the FMM method, the thickness of the shadow mask 13, the distance between the substrate 10 and the shadow mask 13, and the alignment of the shadow mask 13 may be considered to improve pattern accuracy.

도 2는 종래의 고해상도 OLED 형성을 위한 새도우 마스크(13')를 나타내는 개략도이다.2 is a schematic diagram showing a shadow mask 13' for forming a conventional high-resolution OLED.

고해상도의 OLED를 구현하기 위해 패턴의 크기가 줄어들고 있다. 도 2와 같이, 고해상도의 화소(18)를 구현하려면, 새도우 마스크(13')에서 화소 간격 및 화소 크기 등을 줄여야 한다. 화소 크기는 새도우 마스크(13')의 패턴(PP) 폭을 줄이는 것으로 가능하다. 하지만, 화소 간격을 줄이는 것에는 한계가 있다. 화소(18) 간격을 P -> P'로 줄일 수 있지만, 새도우 마스크(13')의 두께와 테이퍼 형상(S)을 고려하면, P' 크기의 폭을 가지는 새도우 마스크(13")보다 더 폭을 줄일 수는 없게 된다. 즉, P'의 크기는 P' = 2T/tanθ (T는 새도우 마스크의 두께, θ는 테이퍼 각도)로 제한되게 되는 문제점이 있었다. 또한, 약 30~50 ㎛정도 두께의 새도우 마스크(13')에 패턴을 경사지게 형성(S)하는 과정에서, 미세한 화소 간격 및 화소 크기에 맞는 패터닝(13")을 하기 어렵기 때문에 가공 공정에서 수율이 나빠지는 문제점이 있었다.In order to realize high-resolution OLED, the size of the pattern is decreasing. As shown in FIG. 2, in order to implement the high-resolution pixel 18, the pixel spacing and pixel size of the shadow mask 13' must be reduced. The pixel size can be reduced by reducing the width of the pattern PP of the shadow mask 13 ′. However, there is a limit to reducing the pixel spacing. Although the pixel 18 spacing can be reduced to P -> P', considering the thickness and tapered shape (S) of the shadow mask 13', it is wider than the shadow mask 13" having a width of P'. In other words, there is a problem that the size of P'is limited to P'= 2T/tanθ (T is the thickness of the shadow mask, θ is the taper angle). In the process of forming (S) the pattern on the shadow mask 13' in an oblique manner (S), it is difficult to perform patterning 13" suitable for fine pixel spacing and pixel size, so there is a problem in that the yield is deteriorated in the processing process.

따라서, 본 발명은 마스크 패턴을 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 마스크 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a mask and a method of manufacturing a mask capable of implementing an ultra-high-quality OLED by finely forming a mask pattern.

또한, 본 발명은 역테이퍼 형상의 절연부의 하부 공간에서 전주 도금을 수행하여 마스크 패턴을 구성할 수 있는 마스크 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.In addition, an object of the present invention is to provide a mask capable of forming a mask pattern and a method of manufacturing a mask by performing electroplating in a lower space of an insulating portion having an inverted tapered shape.

본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 제조된 마스크로서, 마스크 바디 및 복수의 마스크 패턴을 포함하고, 마스크 바디는 복수의 마스킹 셀을 포함하며, 마스킹 셀의 중심부의 두께는 마스킹 셀의 테두리부의 두께보다 두꺼운, 마스크에 의해 달성된다.The above object of the present invention is a mask manufactured by electroforming, including a mask body and a plurality of mask patterns, the mask body including a plurality of masking cells, and the thickness of the center of the masking cell is a masking cell It is achieved by the mask, thicker than the thickness of the rim.

소정의 마스크 패턴과 이에 가장 가깝게 이웃하는 마스크 패턴의 사이 공간에 연결부가 형성되고, 마스킹 셀은 인접하는 마스킹 셀과 연결부를 통해 일체로 연결될 수 있다.A connection part is formed in a space between a predetermined mask pattern and a mask pattern closest thereto, and the masking cell may be integrally connected to the adjacent masking cell through the connection part.

연결부는 마스크 바디 중에서 가장 얇게 형성되는 부분일 수 있다.The connection part may be the thinnest part of the mask body.

연결부의 측단면의 형상은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상일 수 있다.The shape of the side cross-section of the connection portion may be a triangular shape, or a triangular shape in which at least one of a side and a corner is rounded.

소정의 마스크 패턴과 이에 두번째로 가깝게 이웃하는 마스크 패턴의 사이 공간에 마스킹 셀이 형성될 수 있다.A masking cell may be formed in a space between a predetermined mask pattern and a mask pattern that is secondly adjacent thereto.

마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성되는 부분일 수 있다.The center portion of the masking cell may be a portion formed in the thickest of the mask body.

마스킹 셀의 정단면 형태는 사각형이고, 소정의 마스킹 셀의 모서리와 이에 가장 가깝게 이웃하는 마스킹 셀의 모서리가 연결부를 통해 일체로 연결될 수 있다.The shape of the front cross-section of the masking cell is a square, and the edge of a predetermined masking cell and the edge of the masking cell nearest to the edge of the masking cell may be integrally connected through a connection part.

하나의 마스킹 셀 주변에 4개의 마스크 패턴이 배치될 수 있다.Four mask patterns may be disposed around one masking cell.

마스킹 패턴의 모서리는 라운딩지게 형성될 수 있다.The corners of the masking pattern may be formed to be rounded.

마스킹 셀의 측단면의 형상은 테이퍼(taper) 또는 역테이퍼 형상일 수 있다.The shape of the side sectional surface of the masking cell may be a tapered or inverted tapered shape.

마스크 패턴과 마스킹 셀은 격자 형태로 번갈아 배치될 수 있다.The mask pattern and the masking cell may be alternately arranged in a grid shape.

마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질일 수 있다.The mask may be made of Invar or Super Invar.

마스크 패턴의 폭은 적어도 40㎛보다 작을 수 있다.The width of the mask pattern may be at least less than 40 μm.

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 기재 및 기재의 일면 상에 패턴을 가지며 형성되는 복수의 절연부를 포함하는 음극체를 제공하는 단계; (b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; 및 (c) 음극체의 표면에서 도금막이 형성되어 복수의 마스킹 셀을 포함하는 마스크 바디를 구성하고, 절연부의 표면에서 도금막의 형성이 방지되어 복수의 마스크 패턴을 구성하는 단계를 포함하고, 마스킹 셀의 테두리부의 적어도 일부는 절연부의 터널 공간에서 도금되어 마스킹 셀의 중심부보다 얇은 두께로 형성되는, 마스크의 제조 방법에 의해 달성된다.In addition, the above object of the present invention is a method of manufacturing a mask by electroforming, (a) providing a cathode body including a conductive substrate and a plurality of insulating portions formed with a pattern on one side of the substrate. step; (b) immersing at least a portion of the anode body and the anode body spaced apart from the cathode body in a plating solution, and applying an electric field between the cathode body and the anode body; And (c) forming a mask body including a plurality of masking cells by forming a plated film on the surface of the cathode body, and forming a plurality of mask patterns by preventing the formation of a plated film on the surface of the insulating portion, the masking cell At least a portion of the edge portion of the insulating portion is plated in the tunnel space of the insulating portion to be formed to a thickness thinner than the central portion of the masking cell, achieved by a method of manufacturing a mask.

터널 공간은 소정의 절연부와 이에 가장 가깝게 이웃하는 절연부의 적어도 상부가 중첩되어 형성될 수 있다.The tunnel space may be formed by overlapping a predetermined insulating portion and at least an upper portion of the insulating portion nearest to the predetermined insulating portion.

터널 공간에서 형성된 도금막이 마스킹 셀 사이를 일체로 연결하는 연결부를 구성할 수 있다.The plating film formed in the tunnel space may constitute a connection part integrally connecting the masking cells.

연결부는 마스크 바디 중에서 가장 얇게 형성될 수 있다.The connection portion may be formed to be the thinnest among the mask bodies.

절연부의 측단면은 역테이퍼 형상을 가지고, 터널 공간의 측단면은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상을 가질 수 있다.The side cross-section of the insulating portion may have an inverted tapered shape, and the side cross-section of the tunnel space may have a triangular shape, or at least one of a side and a corner may have a rounded triangular shape.

(c) 단계에서, 터널 공간에 도금막을 형성한 후 더 도금을 수행하여 마스킹 셀을 형성할 수 있다.In step (c), after forming a plating film in the tunnel space, further plating may be performed to form a masking cell.

소정의 절연부와 이에 두번째로 가깝게 이웃하는 절연부는 중첩되는 부분 없이 이격 배치되고, 이격 배치된 사이 공간에서 형성된 도금막이 마스킹 셀을 구성할 수 있다.A predetermined insulating portion and an insulating portion adjacent to the second insulating portion are spaced apart without overlapping portions, and a plating film formed in a space between the predetermined insulating portions and the second insulating portions adjacent thereto may constitute the masking cell.

마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성될 수 있다.The center of the masking cell may be formed to be the thickest among the mask bodies.

상기와 같이 구성된 본 발명에 따르면, 마스크 패턴을 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 효과가 있다.According to the present invention configured as described above, there is an effect of implementing an ultra-high quality OLED by finely forming a mask pattern.

또한, 본 발명에 따르면, 역테이퍼 형상의 절연부의 하부 공간에서 전주 도금을 수행하여 마스크 패턴을 구성할 수 있는 효과가 있다.In addition, according to the present invention, there is an effect of forming a mask pattern by performing electroplating in a lower space of an insulating portion having an inverted tapered shape.

도 1은 종래의 화소 형성 공정을 나타내는 개략도이다.
도 2는 종래의 고해상도 OLED 형성을 위한 새도우 마스크(13')를 나타내는 개략도이다.
도 3은 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 마스크를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크의 확대도이다.
도 6은 도 5의 A-A', B-B', C-C' 측단면도이다.
도 7은 본 발명의 일 실시 예에 따른 마스크의 전자현미경 사진이다.
도 8은 본 발명의 일 실시 예에 따른 마스크의 제조 과정을 나타내는 개략도이다.
도 9는 본 발명의 여러 실시 예에 따른 절연부 형태를 나타내는 전자현미경 사진이다.1 is a schematic diagram showing a conventional pixel forming process.
2 is a schematic diagram showing a shadow mask 13' for forming a conventional high-resolution OLED.
3 is a schematic diagram showing an OLED pixel deposition apparatus using an FMM.
4 is a schematic diagram showing a mask.
5 is an enlarged view of a mask according to an embodiment of the present invention.
6 is a side cross-sectional view of A-A', B-B', and CC' of FIG. 5.
7 is an electron micrograph of a mask according to an embodiment of the present invention.
8 is a schematic diagram showing a manufacturing process of a mask according to an embodiment of the present invention.
9 is an electron microscope photograph showing the shape of an insulating part according to various embodiments of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.For a detailed description of the present invention to be described later, reference is made to the accompanying drawings, which illustrate specific embodiments in which the present invention may be practiced. These embodiments are described in detail sufficient to enable a person skilled in the art to practice the present invention. It should be understood that the various embodiments of the present invention are different from each other, but need not be mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the present invention in relation to one embodiment. In addition, it should be understood that the location or arrangement of individual components in each disclosed embodiment may be changed without departing from the spirit and scope of the present invention. Accordingly, the detailed description to be described below is not intended to be taken in a limiting sense, and the scope of the present invention, if appropriately described, is limited only by the appended claims, along with all ranges equivalent to those claimed by the claims. In the drawings, similar reference numerals refer to the same or similar functions over various aspects, and the length, area, thickness, and the like may be exaggerated and expressed for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to enable those of ordinary skill in the art to easily implement the present invention.

도 3은 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다. 도 4는 마스크를 나타내는 개략도이다.3 is a schematic diagram showing an OLED pixel deposition apparatus 200 using the FMM 100. 4 is a schematic diagram showing a mask.

도 3을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.Referring to FIG. 3, in general, an OLED pixel deposition apparatus 200 includes a magnet plate 300 in which a magnet 310 is accommodated and a cooling water line 350 is disposed, and an organic material source from the lower portion of the magnet plate 300. It includes a deposition source supply unit 500 for supplying 600.

마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.A target substrate 900 such as glass on which the organic material source 600 is deposited may be interposed between the magnet plate 300 and the source deposition unit 500. The FMM 100, which allows the organic material source 600 to be deposited for each pixel, may be disposed in close contact or very close to the target substrate 900. The magnet 310 generates a magnetic field, and the FMM 100 may be brought into close contact with the target substrate 900 by the attraction of the magnetic field.

마스크(100)[도 4 참조]는 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.The mask 100 (see FIG. 4) needs to be aligned before being in close contact with the target substrate 900. One mask or a plurality of masks may be coupled to the frame 800. The frame 800 is fixedly installed in the OLED pixel deposition apparatus 200, and the mask may be attached to the frame 800 through a separate attachment and welding process.

증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.The deposition source supply unit 500 may reciprocate the left and right path to supply the organic material source 600, and the organic material sources 600 supplied from the deposition source supply unit 500 pass through the pattern PP formed on the FMM mask 100 Thus, it may be deposited on one side of the target substrate 900. The deposited organic material source 600 passing through the pattern of the FMM mask 100 may function as the pixel 700 of the OLED.

새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(PP)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(PP)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.In order to prevent non-uniform deposition of the pixel 700 due to the shadow effect, the pattern PP of the FMM mask 100 may be formed to be inclined (S) (or formed in a tapered shape (S)). . Since the organic material sources 600 passing through the pattern PP in a diagonal direction along the inclined surface may also contribute to the formation of the pixel 700, the overall thickness of the pixel 700 may be uniformly deposited.

도 4를 참조하면, 마스크(100)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상 또는 역테이퍼 형상 등을 가질 수 있다[도 6 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100)에 형성될 수 있다.Referring to FIG. 4, a plurality of display patterns DP may be formed on the body of the mask 100. The display pattern DP is a pattern corresponding to one display such as a smart phone. When the display pattern DP is enlarged, a plurality of pixel patterns PP corresponding to R, G, and B can be identified. The pixel patterns PP may have an inclined side portion, a tapered shape, or an inverted tapered shape (see FIG. 6). Numerous pixel patterns PP are clustered to form one display pattern DP, and a plurality of display patterns DP may be formed on the mask 100.

즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다. 이하에서는 화소 패턴(PP)을 마스크 패턴(PP)과 혼용한다.That is, in the present specification, the display pattern DP is not a concept representing one pattern, and it should be understood as a concept in which a plurality of pixel patterns PP corresponding to one display are clustered. Hereinafter, the pixel pattern PP is mixed with the mask pattern PP.

도 5는 본 발명의 일 실시 예에 따른 마스크의 확대도이다. 도 6은 도 5의 A-A', B-B', C-C' 측단면도이다.5 is an enlarged view of a mask according to an embodiment of the present invention. 6 is a cross-sectional side view of A-A', B-B', and C-C' of FIG. 5.

도 5 및 도 6을 참조하면, 마스크(100)의 바디는 복수의 마스킹 셀(110)을 포함할 수 있다. 마스킹 셀(110)은 마스크(100) 바디를 구성하는 단위 구성요소로 볼 수 있으며, 마스크 패턴(PP)에 따라 다른 형태를 가질 수 있다. 도 5에서는 사각형의 마스크 패턴(PP) 4개(PP1~PP4)가 세트를 이루어 반복적으로 배치되며, 마스크 패턴(PP)의 사이 공간의 마스크(100) 부분을 마스킹 셀(110)로 상정하여 설명한다. 또한, 이하에서는 마스킹 셀(110)과 이웃하는 마스킹 셀(110)을 연결하는 연결부(115)를 마스킹 셀(110)과 별도의 용어로 구분하여 설명하나, 마스킹 셀(110)은 연결부(115)와 물리적으로 엄격히 구분되는 요소는 아니며, 마스킹 셀(110)에 연결부(115)가 포함되는 개념임을 밝혀둔다. 즉, 연결부(115)는 마스킹 셀(110)에 포함되는 마스킹 셀(110)의 테두리부, 모서리부의 일부 또는 전부일 수 있으며, 연결부(115)와 마스킹 셀(110)의 중심부(111)가 일체로 연결되어 매트릭스 형태로 군집을 이룬 것이 마스크(100)라고 할 수 있다.5 and 6, the body of the mask 100 may include a plurality of masking cells 110. The masking cell 110 may be viewed as a unit component constituting the body of the mask 100 and may have a different shape according to the mask pattern PP. In FIG. 5, four square mask patterns PP (PP1 to PP4) are formed and repeatedly arranged, and the mask 100 portion of the space between the mask patterns PP is assumed to be a masking cell 110. do. In addition, in the following description, the connection unit 115 connecting the masking cell 110 and the neighboring masking cell 110 is divided into a separate term from the masking cell 110, but the masking cell 110 is the connection unit 115 It should be noted that it is not an element that is physically separated from and is a concept in which the connection part 115 is included in the masking cell 110. That is, the connection part 115 may be a part or all of the edge part and the corner part of the masking cell 110 included in the masking cell 110, and the connection part 115 and the central part 111 of the masking cell 110 are integrated. The mask 100 may be connected and clustered in a matrix form.

본 발명은 마스킹 셀(110)의 중심부(111)의 두께는 마스킹 셀의 테두리부(115)의 두께보다 두꺼운 것을 특징으로 한다. 테두리부(115)는 마스킹 셀(110)의 테두리, 모서리, 또는 이들의 일부 또는 전부를 모두 포함하는 개념으로 이해되어야 한다. 테두리부(115)는 연결부(115)로도 지칭될 수 있다.The present invention is characterized in that the thickness of the central portion 111 of the masking cell 110 is thicker than the thickness of the edge portion 115 of the masking cell. The edge portion 115 should be understood as a concept including an edge, an edge, or some or all of the masking cell 110. The edge portion 115 may also be referred to as a connection portion 115.

도 5의 A-A' 및 도 6의 (a)를 참조하면, 소정의 마스크 패턴(PP)과 이에 두번째로 가깝게 이웃하는 마스크 패턴(PP)의 사이 공간에 마스킹 셀(110)[중심부(111)]이 형성될 수 있다. 예를 들어, 마스크 패턴 PP1과 가장 가깝게 이웃하는 마스크 패턴은 PP2, PP4이고, 두번째로 가깝게 이웃하는 마스크 패턴은 PP3이다. 마스크 패턴 PP1과 마스크 패턴 PP3의 사이에는 마스킹 셀(110)[중심부(111)]이 형성될 수 있으며, 두께 T1으로 형성될 수 있다. 두께 T1은 마스크(100)의 두께로 볼 수 있으며, 마스크(100) 바디 중에서 가장 두꺼운 두께라고 할 수 있다. 즉, 마스킹 셀(110)의 중심부(111)는 마스크(100) 바디 중에서 가장 두껍게 형성되는 부분일 수 있다.Referring to AA' of FIG. 5 and (a) of FIG. 6, a masking cell 110 (center part 111) in a space between a predetermined mask pattern PP and a mask pattern PP adjacent to the predetermined mask pattern PP. Can be formed. For example, the mask patterns closest to the mask pattern PP1 are PP2 and PP4, and the second closest neighboring mask pattern is PP3. A masking cell 110 (center part 111) may be formed between the mask pattern PP1 and the mask pattern PP3, and may be formed to have a thickness T1. The thickness T1 can be seen as the thickness of the mask 100 and can be said to be the thickest thickness among the bodies of the mask 100. That is, the center 111 of the masking cell 110 may be a portion formed in the thickest of the body of the mask 100.

A-A' 측단면에서의 마스킹 셀(110)[중심부(111)]의 형태는 테이퍼(taper) 형상 또는 역 테이퍼 형상(뒤집어 볼 경우)을 나타낼 수 있다. A-A' 측단면에서의 마스크(100)의 패턴(PP) 형태는 일반적인 테이퍼 형상의 마스크 패턴과 유사하다.The shape of the masking cell 110 (the center part 111) in the side cross-section A-A' may have a tapered shape or an inverse tapered shape (when viewed upside down). The shape of the pattern PP of the mask 100 on the side cross-section A-A' is similar to that of a general tapered mask pattern.

도 5의 B-B' 및 도 6의 (b)를 참조하면, 소정의 마스크 패턴(PP)과 이에 가장 가깝게 이웃하는 마스크 패턴(PP)의 사이 공간에 연결부(115)[또는, 마스킹 셀(110)의 모서리]가 형성될 수 있다. 예를 들어, 마스크 패턴 PP1과 가장 가깝게 이웃하는 마스크 패턴은 PP2, PP4이고, 두번째로 가깝게 이웃하는 마스크 패턴은 PP3이다. 마스크 패턴 PP1과 마스크 패턴 PP2, 마스크 패턴 PP1과 마스크 패턴 PP4의 사이에는 연결부(115)가 형성될 수 있으며, 두께 T2로 형성될 수 있다. 두께 T2는 T1보다 작은 값을 가지며, 마스크(100) 바디 중에서 가장 얇은 두께라고 할 수 있다. 즉, 마스킹 셀(110)의 연결부(115)[테두리부, 모서리부]는 마스크(100) 바디 중에서 가장 얇게 형성되는 부분일 수 있다. 정리하면, 마스크(100)는 마스킹 셀(110)의 중심부(111)에서 가장 두꺼운 T1의 두께를 가지고, 연결부(115)[테두리부, 모서리부]에서 가장 얇은 T2의 두께를 가질 수 있다.Referring to BB′ of FIG. 5 and (b) of FIG. 6, a connection part 115 (or masking cell 110) in a space between a predetermined mask pattern PP and a mask pattern PP adjacent thereto. Edge] can be formed. For example, the mask patterns closest to the mask pattern PP1 are PP2 and PP4, and the second closest neighboring mask pattern is PP3. A connection portion 115 may be formed between the mask pattern PP1 and the mask pattern PP2, and the mask pattern PP1 and the mask pattern PP4, and may have a thickness T2. The thickness T2 has a value smaller than T1 and may be said to be the thinnest thickness among the bodies of the mask 100. That is, the connection portion 115 (the border portion, the corner portion) of the masking cell 110 may be a portion formed in the thinnest of the body of the mask 100. In summary, the mask 100 may have a thickness of T1, which is the thickest in the center 111 of the masking cell 110, and may have a thickness of T2, which is the thinnest in the connection part 115 (border, corner).

마스킹 셀(110)은 인접하는 마스킹 셀(110)과 연결부(115)를 통해 일체로 연결될 수 있다. 다른 말로, 마스킹 셀(110)은 연결부(115)를 포함하며, 이웃하는 마스킹 셀(110)과 연결부(115)를 매개로 일체로 연결될 수 있다. 또 다른 말로, 한 쌍의 마스킹 셀(110)의 중심부(111)는 연결부(115)를 매개로 상호 일체로 연결될 수 있다.The masking cell 110 may be integrally connected to the adjacent masking cell 110 through the connection part 115. In other words, the masking cell 110 includes the connection unit 115 and may be integrally connected to the neighboring masking cell 110 and the connection unit 115 as a medium. In other words, the central part 111 of the pair of masking cells 110 may be integrally connected to each other through the connection part 115.

도 6의 C-C' 및 도 6의 (c)를 참조하면, 마스크 패턴(PP)을 제외하고 마스킹 셀(110) 부분만을 확인할 수 있다. 마스킹 셀(110)은 폭(R1)으로 나타나는 중심부(111)와 폭(R2)로 나타나는 연결부(115)가 번갈아가면서 배치될 수 있다.Referring to C-C' of FIG. 6 and (c) of FIG. 6, only a portion of the masking cell 110 can be identified except for the mask pattern PP. In the masking cell 110, the center 111 indicated by the width R1 and the connection part 115 indicated by the width R2 may be alternately disposed.

연결부(115)의 측단면 형상은 삼각형 형상을 가질 수 있다. 삼각형 형상은 변, 모서리 중 적어도 하나가 라운딩지고 전체적으로 삼각형 형상인 것도 포함한다. 이는 후술할, 한 쌍의 절연부(51, 52)의 상부가 일부 중첩(OR)되고, 하부에 생기는 터널 공간(TR)에 도금막이 형성됨에 따른 결과이다[도 8의 (c2) 참조].The side cross-sectional shape of the connection part 115 may have a triangular shape. The triangular shape includes those in which at least one of the sides and corners is rounded and that the overall shape is triangular. This is a result of a partial overlapping (OR) of the upper portions of the pair of insulating portions 51 and 52, which will be described later, and a plating film is formed in the tunnel space TR formed below (see FIG. 8(c2)).

도 6에서 나타나는 마스크(100)는 뒤집어서 마스크 패턴(PP)이 테이퍼 형상을 나타내는 상태에서 대상 기판(900)에 밀착될 수 있다[도 3 참조]. 연결부(115)가 마스크(100)의 두께 T1보다 얇은 T2의 두께를 가지며, 테이퍼 형상이 아닌 삼각형 형상을 가지므로, 마스크 패턴(PP) 사이의 간격을 더욱 줄일 수 있고, 그만큼 OLED 화소(700)의 간격을 줄일 수 있게 된다. 도 6의 (a)에서의 마스크 패턴(PP) 사이의 간격(P)은 마스킹 셀(110)[중심부(111)]의 폭에 대응하는 반면, 도 6의 (b)에서의 마스크 패턴(PP) 사이의 간격(P")은 연결부(115)의 폭에 대응하는 것을 보면, OLED 화소(700)의 간격을 얼마나 더 줄일 수 있는지 쉽게 확인할 수 있다. OLED 화소(700)는 마스크 패턴(PP)는 통과한 증착된 유기물 소스(600)에 의해 형성되기 때문에, 마스크 패턴(PP)들의 간격이 곧 OLED 화소(700)의 간격에 대응할 수 있다.The mask 100 shown in FIG. 6 may be turned over and in close contact with the target substrate 900 while the mask pattern PP has a tapered shape (see FIG. 3 ). Since the connection portion 115 has a thickness T2 that is thinner than the thickness T1 of the mask 100 and has a triangular shape rather than a tapered shape, the gap between the mask patterns PP can be further reduced, and the OLED pixel 700 It is possible to shorten the gap. The spacing P between the mask patterns PP in FIG. 6A corresponds to the width of the masking cell 110 (center part 111), whereas the mask pattern PP in FIG. 6B ), it is easy to see how much the gap between the OLED pixels 700 can be further reduced by seeing that the gap P" corresponds to the width of the connection part 115. The OLED pixel 700 has a mask pattern (PP). Since is formed by the deposited organic material source 600 passing through, the gap between the mask patterns PP may correspond to the gap of the OLED pixel 700.

도 2를 통해 전술한 바와 같이, 종래에는 마스크 패턴(PP)이 형성되는 부분에서의 마스크 두께를 조절할 수 없기 때문에, 화소 간격이 P'=2*T/tanθ [여기서, T는 마스크의 두께, θ는 테이퍼 각도]로 제한되는 문제점이 있었다. 본 발명에서는 연결부(115)의 두께(T2)를 낮추는 정도에 따라서 화소 간격 P"=2*T2/tanθ [여기서, T는 마스크의 두께, θ는 테이퍼 각도]를 대폭 줄일 수 있게 된다. 중심부(111)의 두께(T1)보다 연결부(115)의 두께(T2)가 50% 수준이라면, 종래의 화소 간격과 비교하여 화소 간격(P")을 반절로 줄일 수 있으므로, 해상도가 그 제곱인 4배로 상승되는 효과가 있다. 절연부(51, 52)의 상부가 중첩(OR)되는 두께에 따라서, 연결부(115)의 두께(T2)는 중심부(111)의 두께(T1)보다 50% 이하로도 조절할 수 있으므로, 해상도는 줄어든 두께에 제곱에 비례하도록 대폭 상승될 수 있다.As described above with reference to FIG. 2, since it is not possible to adjust the thickness of the mask at the portion where the mask pattern PP is formed in the related art, the pixel interval is P'=2*T/tanθ [where T is the thickness of the mask, θ has a problem that is limited to the taper angle]. In the present invention, the pixel spacing P"=2*T2/tanθ [where T is the thickness of the mask and θ is the taper angle] can be significantly reduced according to the degree to which the thickness T2 of the connection portion 115 is lowered. If the thickness (T2) of the connection portion 115 is about 50% of the thickness (T1) of 111), the pixel interval (P") can be reduced by half compared to the conventional pixel interval, so that the resolution is increased to 4 times its square. There is a synergistic effect. Depending on the thickness at which the upper portions of the insulating portions 51 and 52 are overlapped (OR), the thickness T2 of the connection portion 115 can be adjusted to 50% or less than the thickness T1 of the central portion 111, so that the resolution is It can be greatly increased in proportion to the square of the reduced thickness.

따라서, 본 발명의 마스크(100)는 마스크 패턴(PP)을 더욱 미세하게 형성하여 초고화질의 OLED를 구현할 수 있는 효과가 있다. 본 발명은 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르는 QHD의 화질을 넘어서, ~860 PPI, ~1600 PPI 등의 해상도를 가지는 4K UHD, 8K UHD의 초고화질, 혹은 그보다도 높은 화질을 구현할 수 있게 된다.Accordingly, the mask 100 of the present invention has an effect of implementing an ultra-high quality OLED by forming the mask pattern PP more finely. The present invention exceeds the quality of QHD with a pixel size of about 30 to 50 μm with 500 to 600 PPI (pixel per inch), and 4K UHD and 8K UHD with resolutions such as ~860 PPI and ~1600 PPI. , Or higher image quality can be realized.

한편, 도 5에서는 마스킹 셀(100)의 중심부(111)와 연결부(115) 및 그 사이에 존재하는 마스크 패턴(PP)을 비교하기 위해서 A-A' 측단면, B-B' 측단면의 두가지 형태를 모두 포함하는 마스크(100)를 예시로 들어 설명한다. 하지만, 보다 초고화질을 구현하기 위해서 마스크 패턴(PP)이 모두 B-B' 측단면과 같은 형태로 나타나도록 모든 절연부(51, 52)의 상부를 중첩(OR)되도록 하고, 그 하부 공간[터널 공간(TR)]에서 도금막을 형성하는 것으로 마스크(100)의 제조를 완료할 수도 있다[도 9 참조]. 이 경우에는 마스크(100)의 모든 부분에서 마스크(100) 바디의 측단면의 형상이 삼각형 형상을 가질 수 있다. 즉, 마스크(100)가 테이퍼 형상의 중심부(111)를 구비하지 않고, 모든 마스크(100)의 바디 부분이 연결부(115)와 같은 형상을 가질 것이다.On the other hand, in FIG. 5, in order to compare the central part 111 of the masking cell 100 with the connection part 115 and the mask pattern PP existing therebetween, both types of AA' side cross-section and BB' side cross-section are included. The mask 100 to be described will be described as an example. However, in order to realize ultra-high quality, the upper part of all the insulating parts 51 and 52 is overlapped (OR) so that the mask pattern (PP) all appear in the same shape as the BB' side cross-section, and the lower space (tunnel space) (TR)], the manufacturing of the mask 100 may be completed by forming the plated film (see Fig. 9). In this case, in all portions of the mask 100, the shape of the side cross-section of the body of the mask 100 may have a triangular shape. That is, the mask 100 does not have a tapered central portion 111, and all of the body portions of the mask 100 will have the same shape as the connection portion 115.

다시, 도 5를 참조하면, 일 예로, 하나의 마스킹 셀(110) 주변에는 4개의 마스크 패턴(PP1~PP4)이 배치되고, 마스크 패턴(PP)들의 모서리, 마스킹 셀(110)들의 모서리는 라운징지게 형성될 수 있다. 또한, 마스크 패턴(PP)과 마스킹 셀(110)은 격자 형태로 번갈아 배치될 수 있다. 이른바, 펜타일(pentile) 구조를 가질 수 있다.Again, referring to FIG. 5, as an example, four mask patterns PP1 to PP4 are disposed around one masking cell 110, and the corners of the mask patterns PP and the corners of the masking cells 110 are round. It can be stiff. In addition, the mask pattern PP and the masking cell 110 may be alternately arranged in a grid shape. It may have a so-called pentile structure.

도 7은 본 발명의 일 실시 예에 따른 마스크의 전자현미경 사진이다. 도 7의 (a)는 격자 형태로 번갈아 배치된 마스크 패턴(PP)과 마스킹 셀(110)을 나타내고, 도 7의 (b)는 하나의 마스킹 셀(110)을 확대하여 나타내며, 도 7의 (c)는 마스킹 셀(110)의 측단면 형상을 나타낸다.7 is an electron micrograph of a mask according to an embodiment of the present invention. 7(a) shows the mask pattern PP and the masking cell 110 alternately arranged in a grid shape, FIG. 7(b) shows an enlarged view of one masking cell 110, and FIG. 7( c) shows the shape of a side cross-sectional view of the masking cell 110.

도 7의 (a)를 참조하면, 마스킹 셀(110)의 중심부(111)가 두껍게 형성되고, 연결부(115)[모서리부, 테두리부]가 얇게 형성된 것을 확인할 수 있다. 그리고, 도 7의 (b)를 참조하면, 연결부(115)의 단면이 삼각형 형상을 가지며, 연결부(115)를 사이에 두고 두 개의 마스크 패턴(PP)의 간격이 매우 근접하게 형성되었음을 확인할 수 있다. 그리고, 도 7의 (c)를 참조하면, 중심부(111)가 약 45°의 테이퍼 각도를 나타내는 것을 확인할 수 있다.Referring to FIG. 7A, it can be seen that the central part 111 of the masking cell 110 is formed thick, and the connection part 115 (corner part, rim part) is formed thin. In addition, referring to FIG. 7B, it can be seen that the cross-section of the connection part 115 has a triangular shape, and the gap between the two mask patterns PP is formed very close with the connection part 115 interposed therebetween. . And, referring to (c) of FIG. 7, it can be seen that the central portion 111 exhibits a taper angle of about 45°.

도 8은 본 발명의 일 실시 예에 따른 마스크(100)의 제조 과정을 나타내는 개략도이다. 이하에서는, 도 5의 A-A' 측단면, B-B' 측단면의 두가지 형태를 모두 포함하는 마스크(100)를 제조하는 과정을 설명한다. A-A' 측단면 형태의 형성 과정은 (b1), (c1), (d1)에 도시하고, B-B' 측단면 형태의 형성 과정은 (b2), (c2), (d2)에 도시한다.8 is a schematic diagram showing a manufacturing process of the mask 100 according to an embodiment of the present invention. Hereinafter, a process of manufacturing the mask 100 including both the A-A' side cross-section and the B-B' side cross-section of FIG. 5 will be described. The process of forming the A-A' side sectional shape is shown in (b1), (c1), and (d1), and the process of forming the B-B' side sectional shape is shown in (b2), (c2), and (d2).

먼저, 도 8의 (a)를 참조하면, 전주 도금(electroforming)을 수행할 수 있도록, 전도성 기재(41)를 준비한다. 전도성 기재(41)를 포함하는 모판(mother plate; 40)은 전주 도금에서 음극체(cathode)로 사용될 수 있다.First, referring to FIG. 8A, a conductive substrate 41 is prepared so that electroforming can be performed. The mother plate 40 including the conductive substrate 41 may be used as a cathode in electroplating.

전도성 재질로서, 메탈의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있으며, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 메탈 옥사이드, 불순물, 개재물, 결정립계 등과 같이 모판(400)의 표면에 전기장이 균일하게 형성되는 것을 방해하는 요소를 "결함"(Defect)으로 지칭한다. 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(100)의 일부가 불균일하게 형성될 수 있다. 또한, 다결정 기판 소재의 경우에는 전주 도금막의 열팽창 계수를 감소시키기 위한 열처리 공정에 의해 결정립 간의 불균일한 특성으로 인해 마스크에 형성된 패턴의 위치가 달라질 수 있고, 이는 화소의 증착 위치의 변경으로 이어지는 문제가 있다.As a conductive material, in the case of metal, metal oxides may be generated on the surface, impurities may be introduced during the metal manufacturing process, in the case of a polycrystalline silicon substrate, inclusions or grain boundaries may exist, and conductive polymers In the case of the substrate, it is highly likely to contain impurities, and the strength. Acid resistance may be weak. An element that prevents uniform formation of an electric field on the surface of the mother plate 400, such as metal oxide, impurities, inclusions, grain boundaries, etc., is referred to as “defect”. Due to defects, a uniform electric field may not be applied to the cathode body made of the above-described material, so that a part of the plating film 100 may be formed unevenly. In addition, in the case of a polycrystalline substrate material, the position of the pattern formed on the mask may change due to the non-uniformity between crystal grains due to the heat treatment process to reduce the thermal expansion coefficient of the electroplated film, which leads to a change in the deposition position of the pixel have.

UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(100) 및 도금막 패턴(PP)의 불균일은 화소의 형성에 악영향을 미칠 수 있다. FMM, 새도우 마스크의 패턴(PP) 폭은 수 내지 수십㎛의 크기, 바람직하게는 40㎛보다 작은 크기로 형성될 수 있으므로, 수㎛ 크기의 결함조차 마스크의 패턴 사이즈에서 큰 비중을 차지할 정도의 크기이다.In implementing ultra-high definition pixels of the UHD level or higher, non-uniformity of the plating layer 100 and the plating layer pattern PP may adversely affect the formation of the pixel. The width of the pattern (PP) of the FMM and the shadow mask can be several to tens of µm, preferably smaller than 40 µm, so that even defects of several µm can occupy a large proportion of the pattern size of the mask. to be.

또한, 상술한 재질의 음극체에서의 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료가 식각되는 등의 또 다른 결함이 유발될 수도 있다.In addition, in order to remove the defects in the cathode material of the above-described material, an additional process for removing metal oxide, impurities, etc. may be performed, and in this process, another defect such as etching of the cathode material may be caused. have.

따라서, 본 발명은 단결정 실리콘 재질의 기재(41)를 사용할 수 있다. 전도성을 가지도록, 기재(41)는 1019 이상의 고농도 도핑이 수행될 수 있다. 도핑은 기재(41)의 전체에 수행될 수도 있으며, 기재(41)의 표면 부분에만 수행될 수도 있다.Therefore, in the present invention, the substrate 41 made of single crystal silicon may be used. In order to have conductivity, the substrate 41 may be doped with a high concentration of 10 19 or more. Doping may be performed on the entire substrate 41 or may be performed only on the surface portion of the substrate 41.

도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 표면결함 없이 표면 상태가 균일한 도금막(100)[또는, 마스크(100)]이 생성될 수 있는 이점이 있다. 균일한 마스크(100)는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.In the case of doped single crystal silicon, since there are no defects, a plated film 100 (or mask 100) having a uniform surface state can be generated without surface defects due to the formation of a uniform electric field on the entire surface during electroplating. There is an advantage. The uniform mask 100 can further improve the quality level of the OLED pixel. In addition, since there is no need to perform an additional process for removing and eliminating defects, there is an advantage in that process cost is reduced and productivity is improved.

또한, 실리콘 재질의 기재(41)를 사용함에 따라서, 필요에 따라 기재(41)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(50)를 형성할 수 있는 이점이 있다. 절연부(50)는 도금막(100)의 전착을 방지하는 역할을 하여 도금막(100)의 패턴(PP)을 형성할 수 있다.In addition, as the substrate 41 made of silicon is used, there is an advantage in that the insulating part 50 can be formed only by oxidizing and nitriding the surface of the substrate 41 if necessary. The insulating part 50 serves to prevent electrodeposition of the plating film 100 and may form the pattern PP of the plating film 100.

다음으로, 도 8의 (b1) 및 (b2)를 참조하면, 기재(41)의 적어도 일면 상에 절연부(50)를 형성할 수 있다. 절연부(50)는 패턴을 가지고 형성될 수 있고, 테이퍼 형상의 음각 패턴(55)에 의해 패턴을 가질 수 있다. 즉, 절연부(50)는 역 테이퍼 형상을 가지는 것이 바람직하다. 절연부(50)는 기재(41)의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막(20)의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(50)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(50)는 기재(41) 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 기재(41)를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 방법 등을 이용하여 포토레지스트를 형성할 수도 있다. 포토레지스트를 사용하여 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다. 절연부(50)는 도금막(100)보다는 두껍도록 약 5㎛ ~ 20㎛의 두께를 가질 수 있다. 이에 따라, 모판(40)이 제조될 수 있다.Next, referring to (b1) and (b2) of FIG. 8, the insulating portion 50 may be formed on at least one surface of the substrate 41. The insulating part 50 may be formed with a pattern, and may have a pattern by a tapered intaglio pattern 55. That is, it is preferable that the insulating portion 50 has an inverted taper shape. The insulating portion 50 is a portion formed to protrude (embossed) on one surface of the substrate 41 and may have insulating properties to prevent the formation of the plating film 20. Accordingly, the insulating part 50 may be formed of any one of photoresist, silicon oxide, and silicon nitride. The insulating part 50 can form silicon oxide and silicon nitride by a method such as vapor deposition on the substrate 41, and use the substrate 41 as a base by using thermal oxidation and thermal nitridation methods. You can also use it. A photoresist may also be formed using a printing method or the like. When forming a pattern using a photoresist, a multiple exposure method, a method of varying the exposure intensity for each region, or the like can be used. The insulating part 50 may have a thickness of about 5 μm to 20 μm to be thicker than the plating layer 100. Accordingly, the mother plate 40 may be manufactured.

후술할 전주 도금 과정에서 기재(41)의 노출된 표면으로부터 도금막(100)이 형성되고, 절연부(50)가 배치되는 영역에서는 도금막(100)의 생성이 방지되어 패턴(PP)이 형성될 수 있다. 모판(40)은 도금막(100)의 생성 과정에서 패턴까지 형성할 수 있으므로, 몰드, 음극체와 병기하여 사용될 수 있다.In the electroplating process described later, the plated film 100 is formed from the exposed surface of the substrate 41, and the formation of the plated film 100 is prevented in the region where the insulating part 50 is disposed, so that the pattern PP is formed. Can be. Since the mother plate 40 can form a pattern in the process of generating the plating film 100, it can be used in combination with a mold and a cathode body.

한편, 도 8의 (b2)를 참조하면, 복수의 절연부(50: 51, 52, ...)는 적어도 상부(51a, 52a)가 중첩(OR)될 수 있다. 즉, 소정의 절연부(51)와 이에 가장 가깝게 이웃하는 절연부(52)의 적어도 상부(51a, 52a)가 중첩(OR)되고, 하부(51b, 52b)는 중첩되지 않고 빈 공간(TR)을 형성할 수 있다. 상부(51a, 52a)의 중첩(OR)되는 부분을 "브릿지(bridge)"라고 지칭하고, 하부의 빈 공간(TR)을 "터널 공간"(TR)이라고 지칭한다.Meanwhile, referring to (b2) of FIG. 8, at least the upper portions 51a and 52a of the plurality of insulating portions 50: 51, 52, ... may overlap (OR). That is, the predetermined insulating portion 51 and at least the upper portions 51a and 52a of the insulating portion 52 closest thereto are overlapped (OR), and the lower portions 51b and 52b are not overlapped and the empty space TR Can be formed. The overlapping (OR) portion of the upper portions 51a and 52a is referred to as a “bridge”, and the empty space TR at the lower portion is referred to as a “tunnel space” TR.

터널 공간(TR)의 높이, 폭은 절연부(50)의 (역)테이퍼 각도, 중첩(OR)되는 상부(51a, 52a)의 두께 등에 따라 변경될 수 있다. 따라서, 화소 간격을 다양하게 제어하는 것이 가능하다. 물론, 터널 공간(TR)의 높이는 절연부(50)의 높이보다 작게 형성된다. 절연부(50)가 역테이퍼 형상인 경우, 터널 공간(TR)의 측단면 형상은 삼각형 형상을 가질 수 있다. 삼각형 형상은 변, 모서리가 라운딩지고 전체적으로 삼각형 형상인 것도 포함한다.The height and width of the tunnel space TR may be changed according to the (reverse) taper angle of the insulating part 50 and the thickness of the overlapping (OR) upper portions 51a and 52a. Therefore, it is possible to variously control the pixel spacing. Of course, the height of the tunnel space TR is formed smaller than the height of the insulating part 50. When the insulating part 50 has an inverted tapered shape, the shape of the side cross-section of the tunnel space TR may have a triangular shape. The triangular shape includes rounded sides and corners, and an overall triangular shape.

다음으로, 도 8의 (c1) 및 (c2)를 참조하면, 모판(40)[또는, 음극체(40)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(40)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(40)[또는, 음극체(40)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(100)이 모판(40)의 표면에서 전착되어 생성될 수 있다. 다만, 전도성 기재(41)의 노출된 표면에서만 도금막(100)이 생성되며, 절연부(50) 표면에서는 도금막(100)이 생성되지 않으므로, 도금막(100)에 패턴(PP)이 형성될 수 있다.Next, referring to (c1) and (c2) of FIG. 8, an anode body (not shown) facing the base plate 40 (or cathode body 40) is prepared. The anode body (not shown) may be immersed in a plating solution (not shown), and the mother plate 40 may be immersed in a plating solution (not shown) in whole or in part. Due to the electric field formed between the mother plate 40 (or the cathode body 40) and the opposite anode body, the plated film 100 may be electrodeposited on the surface of the mother plate 40 to be generated. However, since the plated film 100 is formed only on the exposed surface of the conductive substrate 41, and the plated film 100 is not formed on the surface of the insulating part 50, the pattern PP is formed on the plated film 100. Can be.

도금액은 전해액으로서, 마스크(100)를 구성할 도금막(100)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(100)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(20)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 주로 사용된다. 이 외에도 목적하는 도금막(100)에 대한 도금액을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(100)을 제조하는 것을 주된 예로 상정하여 설명한다.The plating solution is an electrolytic solution and may be a material of the plating film 100 constituting the mask 100. As an example, in the case of manufacturing an Invar thin plate, which is an iron nickel alloy, as the plating film 100, a mixture of a solution containing Ni ions and a solution containing Fe ions may be used as a plating solution. In another embodiment, in the case of manufacturing a super Invar thin plate, which is an iron nickel cobalt alloy, as the plating film 20, a mixture of a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions is used. It can also be used as a plating solution. Invar thin plate and super invar thin plate can be used as FMM (Fine Metal Mask) and shadow mask in OLED manufacturing. In addition, the Invar sheet has a thermal expansion coefficient of about 1.0 X 10 -6 /℃, and the Super Invar sheet has a thermal expansion coefficient of about 1.0 X 10 -7 /℃ Since it is very low, it is mainly used in high-resolution OLED manufacturing because there is little concern that the pattern shape of the mask will be deformed by thermal energy. In addition to this, a plating solution for the desired plating film 100 may be used without limitation, and in this specification, manufacturing the Invar thin plate 100 is assumed as a main example.

기재(41) 표면으로부터 도금막(100)이 전착되면서 두꺼워지기 때문에, 절연부(50)의 상단을 넘기 전까지만 도금막(100)을 형성하는 것이 바람직하다. 즉, 절연부(50)의 두께보다 도금막(100)의 두께가 더 작을 수 있다. 도금막(100)은 절연부(50)의 패턴 공간에 채워지며 전착되므로, 절연부(50)의 패턴과 역상을 가지는 테이퍼 형상을 가지며 생성될 수 있다[도 8의 (c1) 참조].Since the plated film 100 is electrodeposited and thickened from the surface of the substrate 41, it is preferable to form the plated film 100 only until it exceeds the upper end of the insulating portion 50. That is, the thickness of the plating film 100 may be smaller than the thickness of the insulating part 50. Since the plating film 100 is filled and electrodeposited in the pattern space of the insulating part 50, it may be formed to have a tapered shape having an inverse phase from the pattern of the insulating part 50 (see FIG. 8(c1)).

절연부(50)가 절연 특성을 가지므로, 절연부(50)와 양극체 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성된다. 따라서, 모판(40)에서 도금막(100)이 생성되지 않는, 절연부(50)에 대응하는 부분은 도금막(100)의 패턴, 홀(Hole) 등을 구성한다. 다시 말해, 절연부(50) 각각은 마스크(100) 바디의 R, G, B에 대응하는 마스크 패턴(PP)을 형성할 수 있다. 마스크 패턴(PP)의 측단면의 형상은 대략 테이퍼 형상으로 기울어지게 형성될 수 있고, 기울어진 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다.Since the insulating portion 50 has an insulating property, an electric field is not formed between the insulating portion 50 and the anode body, or only a weak electric field is formed such that plating is difficult to be performed. Accordingly, a portion corresponding to the insulating portion 50 in which the plated film 100 is not generated in the mother plate 40 constitutes a pattern, a hole, or the like of the plated film 100. In other words, each of the insulating portions 50 may form a mask pattern PP corresponding to R, G, and B of the mask 100 body. The shape of the side end surface of the mask pattern PP may be formed to be inclined in an approximately tapered shape, and the inclined angle (taper angle) may be about 45° to 65°.

도 8의 (c1)에서는 절연부(50) 사이에서 테이퍼 형상의 측단면 형상을 가지는 마스킹 셀(110)[중심부(111)]가 전착되어 생성될 수 있다. 마스킹 셀(110)은 절연부(50)를 초과하지 않는 두께(T1)로 형성될 수 있다.In (c1) of FIG. 8, a masking cell 110 (center portion 111) having a tapered side cross-sectional shape may be electrodeposited between the insulating portions 50 to be generated. The masking cell 110 may be formed to have a thickness T1 not exceeding the insulating part 50.

한편, 도 8의 (c2)에서는, 터널 공간(TR) 내에서 삼각형, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형의 측단면 형상을 가지는 마스킹 셀(110)[연결부(115)]가 전착되어 생성될 수 있다. 마스킹 셀(110)[연결부(115)]는 터널 공간(TR)을 초과하지 않는 두께(T2)로 형성될 수 있다. 터널 공간(TR) 내에 전주 도금하는 방식을 "터널 도금"이라고 지칭하고, 터널 공간(TR)내 도금된 마스크를 "터널 마스크"라고 지칭한다. 즉, 연결부(115)는 터널 마스크라고도 할 수 있다.On the other hand, in (c2) of FIG. 8, a masking cell 110 (connector 115) having a side cross-sectional shape of a triangle in which at least one of a triangle, a side, and a corner is rounded is electrodeposited in the tunnel space TR. Can be created. The masking cell 110 (connector 115) may be formed to have a thickness T2 that does not exceed the tunnel space TR. A method of electroplating plating in the tunnel space TR is referred to as "tunnel plating", and the plated mask in the tunnel space TR is referred to as "tunnel mask". That is, the connection part 115 may also be referred to as a tunnel mask.

터널 공간(TR)에서 형성된 도금막은 마스킹 셀(110)[중심부(111)] 사이를 일체로 연결하는 연결부(115)를 구성할 수 있다. 전주 도금 과정에서 전도성 기재(41)의 표면으로부터 도금막(100)이 생성되기 때문에, 두께가 얇은(높이가 낮은) 터널 공간(TR)에서 먼저 도금막이 형성되어 연결부(115)가 구성되고, 계속 전주 도금이 수행되어 도금막(100)이 더 두꺼워지면 마스킹 셀(110)[중심부(111)]가 형성될 수 있다.The plating film formed in the tunnel space TR may constitute a connection portion 115 integrally connecting the masking cells 110 (center portion 111). Since the plated film 100 is generated from the surface of the conductive substrate 41 during the electroplating process, the plated film is first formed in the tunnel space TR having a thin thickness (lower height) to form the connection portion 115, and then continue. When the electroplating is performed and the plating film 100 becomes thicker, the masking cell 110 (the center part 111) may be formed.

한편, 도금막(100)을 형성한 후에 도금막(100)에 열처리를 수행할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다. 일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 따라서, 모판(40)[또는, 기재(41)]과 마스크(100)가 접착된 상태에서 열처리를 수행하면, 모판(40)의 절연부(50)가 차지하는 공간 부분에 형성된 마스크 패턴(PP)의 형태가 일정하게 유지되고, 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다. 또한, 도금막(100)으로부터 모판(40)[또는, 기재(41)]을 분리한 후, 마스크 패턴(PP)을 가지는 마스크(100)에 열처리를 수행하여도 인바 박판의 열팽창계수를 낮추는 효과가 있다.Meanwhile, after forming the plated film 100, a heat treatment may be performed on the plated film 100. The heat treatment may be performed at a temperature of 300°C to 800°C. In general, compared to the Invar sheet produced by rolling, the Invar sheet produced by electroplating has a higher coefficient of thermal expansion. Thus, by performing a heat treatment on the Invar sheet, the coefficient of thermal expansion may be lowered. In this heat treatment process, the Invar sheet may be slightly deformed. Therefore, when heat treatment is performed in a state in which the mother plate 40 (or the substrate 41) and the mask 100 are adhered, the mask pattern PP formed in the space occupied by the insulating part 50 of the mother plate 40 There is an advantage of maintaining a constant shape and preventing microscopic deformation due to heat treatment. In addition, after separating the base plate 40 (or the substrate 41) from the plating film 100, the effect of lowering the coefficient of thermal expansion of the Invar thin plate even when heat treatment is performed on the mask 100 having the mask pattern (PP). There is.

따라서, 마스크(100)의 열팽창계수를 더 낮춤에 따라, ㎛ 스케일의 패턴(PP)의 변형을 방지하고, 초고화질의 OLED 화소를 증착할 수 있는 마스크(100)를 제조할 수 있는 이점이 있다.Therefore, as the coefficient of thermal expansion of the mask 100 is further lowered, there is an advantage in that it is possible to prevent the deformation of the µm scale pattern PP and to manufacture the mask 100 capable of depositing an ultra-high quality OLED pixel. .

다음으로, 도 8의 (d1) 및 (d2)를 참조하면, 모판(40)[또는, 음극체(40)]을 도금액(미도시) 바깥으로 들어올린 후, 도금막(100)과 모판(40)을 분리한다. 도금막(100)과 모판(40)의 분리 전에 절연부(50)를 제거하는 공정을 더 수행할 수도 있다. 도금액 바깥에서, 도금막(100)과 모판(40)를 분리하면, 도금막(100)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(100)이 생성되지 않은 부분은 마스크 패턴(PP)을 구성할 수 있다.Next, referring to (d1) and (d2) of FIG. 8, after lifting the base plate 40 (or the cathode body 40) outside the plating solution (not shown), the plating film 100 and the base plate ( 40). Before the plating layer 100 and the mother plate 40 are separated, a process of removing the insulating part 50 may be further performed. When the plating film 100 and the mother plate 40 are separated from the outside of the plating solution, the portion where the plating film 100 is generated constitutes the mask 100 (or mask body), and the plating film 100 is not generated. The non-existent portion may constitute the mask pattern PP.

도 9는 본 발명의 여러 실시 예에 따른 절연부 형태를 나타내는 전자현미경 사진이다.9 is an electron microscope photograph showing the shape of an insulating part according to various embodiments of the present invention.

도 9의 (a)는 터널 공간(TR)을 형성하지 않는, 일반적인 역테이퍼 형상의 절연부(50)를 포함하는 모판(40")을 나타내고, 도 9의 (b)는 하나의 라인을 따라 절연부(50)의 상부가 중첩되어, 하부에 터널 공간(TR)을 형성하는 모판(40)을 나타낸다.FIG. 9(a) shows a mother plate 40" including a general inverted tapered insulating part 50 that does not form a tunnel space TR, and FIG. 9(b) is along one line. The upper part of the insulating part 50 overlaps to represent the mother plate 40 forming the tunnel space TR under the upper part.

그리고, 도 9의 (c) 및 (d)는 마스크 패턴(PP)이 모두 도 5의 B-B' 측단면, 또는, 도 6의 (b)와 같은 형태로만 나타나도록, 모든 절연부(50)의 상부를 중첩(OR)되도록 한 것이다. 이 경우, 터널 공간(TR)에만 도금막을 형성하여 마스크(100)를 제조할 수 있고, 마스크(100)의 모든 부분에서 측단면의 형상이 삼각형 형상을 가질 수 있다. 즉, 이 모판(40)을 사용하여 전주 도금을 수행하면, 마스크(100)가 테이퍼 형상의 중심부(111)를 구비하지 않고, 모든 마스크(100)의 부분이 연결부(115)와 같은 형상을 가질 것이다. 이러한 모판을 사용하여 보다 초고화질의 OLED를 구현할 수 있다.In addition, in (c) and (d) of FIG. 9, all of the insulating portions 50 are shown so that the mask pattern (PP) is only shown in the shape of BB' of FIG. 5, or in the form of FIG. 6(b). It is made to overlap (OR) the upper part. In this case, the mask 100 may be manufactured by forming a plating film only in the tunnel space TR, and the shape of the side cross-section may have a triangular shape in all portions of the mask 100. That is, when electroplating is performed using this base plate 40, the mask 100 does not have a tapered center 111, and all portions of the mask 100 have the same shape as the connection part 115. will be. Using such a bed, it is possible to implement a more ultra-high-definition OLED.

위와 같이, 본 발명은 역테이퍼 형상의 절연부(50)의 하부 공간(TR)에서 전주 도금을 수행하여 마스크 패턴(PP)을 미세하게 형성할 수 있는 효과가 있다. 그리하여, 기존의 방법으로는 달성할 수 없는 초고화질의 OLED를 구현할 수 있는 효과가 있다.As described above, according to the present invention, electroplating is performed in the lower space TR of the insulating portion 50 having an inverted tapered shape to form the mask pattern PP finely. Thus, there is an effect of realizing an ultra-high-definition OLED that cannot be achieved with conventional methods.

본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with a preferred embodiment as described above, it is not limited to the above embodiment, and within the scope not departing from the spirit of the present invention, various It can be transformed and changed. Such modifications and variations should be viewed as falling within the scope of the present invention and the appended claims.

40: 모판
41: 전도성 기재
50: 절연부
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
110: 마스킹 셀
111: 중심부
115: 연결부, 테두리부, 모서리부
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
OR: 절연부 상부 중첩 영역
PP, PP1~PP4: 화소 패턴, 마스크 패턴
T1: 중심부 두께
T2: 연결부 두께
TR: 하부 공간, 터널 공간40: bed
41: conductive substrate
50: insulation
100: Mask, Shadow Mask, FMM (Fine Metal Mask)
110: masking cell
111: central
115: connection part, rim part, corner part
200: OLED pixel deposition apparatus
DP: Display pattern
OR: Overlapping area above insulation
PP, PP1~PP4: pixel pattern, mask pattern
T1: center thickness
T2: connection thickness
TR: lower space, tunnel space

Claims (21)

전주 도금(Electroforming)으로 제조된 마스크로서,
마스크 바디 및 복수의 마스크 패턴을 포함하고,
마스크 바디는 복수의 마스킹 셀을 포함하며, 마스킹 셀의 중심부의 두께는 마스킹 셀의 테두리부의 두께보다 두꺼우며,
소정의 마스크 패턴과 이에 가장 가깝게 이웃하는 마스크 패턴의 사이 공간에 연결부가 형성되고, 마스킹 셀은 인접하는 마스킹 셀과 연결부를 통해 일체로 연결되되, 연결부는 마스크 바디 중에서 가장 얇게 형성되는 부분으로 마스킹 셀의 중심부보다 얇은 두께를 가지며,
마스크 패턴과 마스킹 셀은 격자 형태로 번갈아 배치되는, 마스크.As a mask manufactured by electroforming,
Including a mask body and a plurality of mask patterns,
The mask body includes a plurality of masking cells, and the thickness of the center portion of the masking cell is thicker than the thickness of the edge portion of the masking cell,
A connection part is formed in a space between a predetermined mask pattern and a mask pattern closest thereto, and the masking cell is integrally connected to the adjacent masking cell through a connection part, and the connection part is the thinnest part of the mask body. Has a thickness thinner than the center of the
A mask in which the mask pattern and the masking cell are alternately arranged in a grid form. 삭제delete 삭제delete 제1항에 있어서,
연결부의 측단면의 형상은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상인, 마스크.The method of claim 1,
The shape of the side cross-section of the connection part is a triangular shape, or at least one of the sides and corners is a rounded triangular shape. 제1항에 있어서,
소정의 마스크 패턴과 이에 두번째로 가깝게 이웃하는 마스크 패턴의 사이 공간에 마스킹 셀이 형성되는, 마스크.The method of claim 1,
A mask, wherein a masking cell is formed in a space between a predetermined mask pattern and a mask pattern that is secondly adjacent thereto. 제5항에 있어서,
마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성되는 부분인, 마스크.The method of claim 5,
The center of the masking cell is the thickest part of the mask body, the mask. 제1항에 있어서,
마스킹 셀의 정단면 형태는 사각형이고, 소정의 마스킹 셀의 모서리와 이에 가장 가깝게 이웃하는 마스킹 셀의 모서리가 연결부를 통해 일체로 연결되는, 마스크.The method of claim 1,
The masking cell has a square shape, and an edge of a predetermined masking cell and an edge of a masking cell nearest to the edge of the masking cell are integrally connected to each other through a connection portion. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 8 was abandoned upon payment of the set registration fee. 제7항에 있어서,
하나의 마스킹 셀 주변에 4개의 마스크 패턴이 배치되는, 마스크.The method of claim 7,
A mask in which four mask patterns are arranged around one masking cell. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 9 was abandoned upon payment of the set registration fee.◈ 제7항에 있어서,
마스킹 패턴의 모서리는 라운딩지게 형성되는, 마스크.The method of claim 7,
A mask, wherein the corners of the masking pattern are formed to be rounded. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 10 was abandoned upon payment of the set registration fee. 제1항에 있어서,
마스킹 셀의 측단면의 형상은 테이퍼(taper) 또는 역테이퍼 형상인, 마스크.The method of claim 1,
The shape of the side sectional surface of the masking cell is a tapered or inverted tapered shape. 삭제delete ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 12 was abandoned upon payment of the set registration fee. 제1항에 있어서,
마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질인, 마스크.The method of claim 1,
The mask is made of Invar or Super Invar. 제1항에 있어서,
마스크 패턴의 폭은 적어도 40㎛보다 작은, 마스크.The method of claim 1,
Mask, the width of the mask pattern is at least less than 40 μm. 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서,
(a) 전도성 기재 및 기재의 일면 상에 패턴을 가지며 형성되는 복수의 절연부를 포함하는 음극체를 제공하는 단계;
(b) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계; 및
(c) 음극체의 표면에서 도금막이 형성되어 복수의 마스킹 셀을 포함하는 마스크 바디를 구성하고, 절연부의 표면에서 도금막의 형성이 방지되어 복수의 마스크 패턴을 구성하는 단계
를 포함하고,
마스킹 셀의 테두리부의 적어도 일부는 절연부의 터널 공간에서 도금되어 마스킹 셀의 중심부보다 얇은 두께로 형성되며,
터널 공간은 소정의 절연부와 이에 가장 가깝게 이웃하는 절연부의 적어도 상부가 중첩되어 형성되는, 마스크의 제조 방법.As a method of manufacturing a mask by electroforming,
(a) providing a cathode body including a conductive substrate and a plurality of insulating portions formed with a pattern on one surface of the substrate;
(b) immersing at least a portion of the anode body and the anode body spaced apart from the cathode body in a plating solution, and applying an electric field between the cathode body and the anode body; And
(c) forming a plurality of mask patterns by forming a plated film on the surface of the cathode body to form a mask body including a plurality of masking cells, and preventing the formation of a plated film on the surface of the insulating part.
Including,
At least a portion of the rim of the masking cell is plated in the tunnel space of the insulation to be formed to have a thickness thinner than the center of the masking cell,
The tunnel space is formed by overlapping at least an upper portion of a predetermined insulating portion and an insulating portion nearest to the predetermined insulating portion. 삭제delete 제14항에 있어서,
터널 공간에서 형성된 도금막이 마스킹 셀 사이를 일체로 연결하는 연결부를 구성하는, 마스크의 제조 방법.The method of claim 14,
A method of manufacturing a mask, wherein the plated film formed in the tunnel space constitutes a connection part for integrally connecting the masking cells. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 17 was abandoned upon payment of the set registration fee. 제16항에 있어서,
연결부는 마스크 바디 중에서 가장 얇게 형성되는, 마스크의 제조 방법.The method of claim 16,
The connection portion is formed in the thinnest of the mask body, the manufacturing method of the mask. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 18 was abandoned upon payment of the set registration fee.◈ 제14항에 있어서,
절연부의 측단면은 역테이퍼 형상을 가지고, 터널 공간의 측단면은 삼각형 형상, 또는 변, 모서리 중 적어도 하나가 라운딩진 삼각형 형상을 가지는, 마스크의 제조 방법.The method of claim 14,
The side cross-section of the insulating portion has an inverted tapered shape, and the side cross-section of the tunnel space has a triangular shape, or at least one of a side and a corner has a rounded triangular shape. 제14항에 있어서,
(c) 단계에서, 터널 공간에 도금막을 형성한 후 더 도금을 수행하여 마스킹 셀을 형성하는, 마스크의 제조 방법. The method of claim 14,
In step (c), after forming a plating film in the tunnel space, further plating is performed to form a masking cell. 제14항에 있어서,
소정의 절연부와 이에 두번째로 가깝게 이웃하는 절연부는 중첩되는 부분 없이 이격 배치되고, 이격 배치된 사이 공간에서 형성된 도금막이 마스킹 셀을 구성하는, 마스크의 제조 방법.The method of claim 14,
A method of manufacturing a mask, wherein a predetermined insulating portion and an insulating portion second closely adjacent thereto are spaced apart without overlapping portions, and a plated film formed in the spaced spaced apart constitutes a masking cell. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 21 was abandoned upon payment of the set registration fee. 제20항에 있어서,
마스킹 셀의 중심부는 마스크 바디 중에서 가장 두껍게 형성되는, 마스크의 제조 방법.The method of claim 20,
A method of manufacturing a mask, wherein the center of the masking cell is formed thickest among the mask body.
KR1020170084768A 2017-07-04 2017-07-04 Mask same, and producing method of the same KR102246536B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170084768A KR102246536B1 (en) 2017-07-04 2017-07-04 Mask same, and producing method of the same
PCT/KR2018/006457 WO2019009526A1 (en) 2017-07-04 2018-06-07 Mask and method for manufacturing mask, and mother plate
TW107122128A TW201907225A (en) 2017-07-04 2018-06-27 Mask, producing method of the same and mother plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170084768A KR102246536B1 (en) 2017-07-04 2017-07-04 Mask same, and producing method of the same

Publications (2)

Publication Number Publication Date
KR20190004491A KR20190004491A (en) 2019-01-14
KR102246536B1 true KR102246536B1 (en) 2021-04-30

Family

ID=65027762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170084768A KR102246536B1 (en) 2017-07-04 2017-07-04 Mask same, and producing method of the same

Country Status (1)

Country Link
KR (1) KR102246536B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (en) * 2003-11-28 2005-06-16 Canon Components Inc Metal mask for vapor deposition, and method of producing vapor deposition pattern using the same
JP2009167523A (en) * 2007-12-18 2009-07-30 Hitachi Chem Co Ltd Conductive substrate for plating, method for manufacturing the same, conductive layer pattern using the same, and method for manufacturing substrate with conductive layer pattern, substrate with conductive layer pattern, and translucent electromagnetic wave shielding member

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878061A (en) * 1974-02-26 1975-04-15 Rca Corp Master matrix for making multiple copies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (en) * 2003-11-28 2005-06-16 Canon Components Inc Metal mask for vapor deposition, and method of producing vapor deposition pattern using the same
JP2009167523A (en) * 2007-12-18 2009-07-30 Hitachi Chem Co Ltd Conductive substrate for plating, method for manufacturing the same, conductive layer pattern using the same, and method for manufacturing substrate with conductive layer pattern, substrate with conductive layer pattern, and translucent electromagnetic wave shielding member

Also Published As

Publication number Publication date
KR20190004491A (en) 2019-01-14

Similar Documents

Publication Publication Date Title
KR101870820B1 (en) Producing method of mask integrated frame
KR102054179B1 (en) Producing method of mask and mother plate using therefor
CN110651374A (en) Frame-integrated mask
KR101871956B1 (en) Mother plate and producing method of the same, and producing method of the same
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
TW201907225A (en) Mask, producing method of the same and mother plate
KR102010001B1 (en) Electroforming mother plate used in manufacturing oled picture element forming mask
JP2020500263A (en) Base plate, method of manufacturing base plate, method of manufacturing mask, and method of depositing OLED pixels
KR102246536B1 (en) Mask same, and producing method of the same
CN112424972A (en) Method for manufacturing mask, and frame-integrated mask
KR101832988B1 (en) Mother plate and producing method of the same, and producing method of the same
KR101907490B1 (en) Mother plate and producing method of mask
KR102055405B1 (en) Mother plate and producing method thereof
KR20180002006A (en) Producing method the electroforming sheet and electroforming device
KR101860013B1 (en) Mask
KR102371175B1 (en) Producing method of mask and mother plate used therefor
KR102110438B1 (en) Producing method of mask
KR101861702B1 (en) Mother plate and producing method of the same, and producing method of the same
KR20210064146A (en) Mother plate and producing method of mask
KR20190004478A (en) Producing method of mask
KR102301331B1 (en) Producing method of mask
KR102254376B1 (en) Producing method of mask
KR102358267B1 (en) Producing method of mask
KR20180130319A (en) Separating method of mask
KR20190011100A (en) Motherplate for producing electroforming mask

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
GRNT Written decision to grant