KR101871956B1 - Mother plate and producing method of the same, and producing method of the same - Google Patents

Mother plate and producing method of the same, and producing method of the same Download PDF

Info

Publication number
KR101871956B1
KR101871956B1 KR1020160159669A KR20160159669A KR101871956B1 KR 101871956 B1 KR101871956 B1 KR 101871956B1 KR 1020160159669 A KR1020160159669 A KR 1020160159669A KR 20160159669 A KR20160159669 A KR 20160159669A KR 101871956 B1 KR101871956 B1 KR 101871956B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
insulating layer
mask
engraved pattern
Prior art date
Application number
KR1020160159669A
Other languages
Korean (ko)
Other versions
KR20180060312A (en
Inventor
이유진
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Priority to KR1020160159669A priority Critical patent/KR101871956B1/en
Priority to PCT/KR2017/013187 priority patent/WO2018097559A1/en
Priority to TW106141014A priority patent/TW201833389A/en
Publication of KR20180060312A publication Critical patent/KR20180060312A/en
Application granted granted Critical
Publication of KR101871956B1 publication Critical patent/KR101871956B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/20Separation of the formed objects from the electrodes with no destruction of said electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12Organic material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L51/0011
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 모판은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴(28)이 형성되는 기재(21) 및 음각 패턴(28)이 형성된 기재(21)의 표면 및 음각 패턴(28)의 측면에 형성되는 절연부(25: 26, 27)를 포함하는 것을 특징으로 한다.The present invention relates to a base plate, a method of manufacturing a base plate, and a method of manufacturing a mask. The base plate according to the present invention is a mother plate used in manufacturing a mask by electroforming and is made of a conductive single crystal silicon material and has a substrate 21 on which an engraved pattern 28 is formed on one surface, (25, 26, 27) formed on the surface of the substrate (21) formed with the recessed pattern (28) and the side face of the engraved pattern (28).

Description

모판, 모판의 제조 방법, 및 마스크의 제조 방법 {MOTHER PLATE AND PRODUCING METHOD OF THE SAME, AND PRODUCING METHOD OF THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a mask,

본 발명은 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 전주 도금 방식을 이용하여 도금막을 형성함과 동시에 도금막에 테이퍼 형상을 가지는 패턴을 형성할 수 있는 모판, 모판의 제조 방법, 및 마스크의 제조 방법에 관한 것이다.The present invention relates to a base plate, a method of manufacturing a base plate, and a method of manufacturing a mask. More particularly, the present invention relates to a base plate, a base plate manufacturing method, and a manufacturing method of a mask, which can form a plating film by using the electroplating method and form a tapered pattern on the plating film.

최근에 박판 제조에 있어서 전주 도금(Electroforming) 방법에 대한 연구가 진행되고 있다. 전주 도금 방법은 전해액에 양극체, 음극체를 침지하고, 전원을 인가하여 음극체의 표면상에 금속박판을 전착시키므로, 극박판을 제조할 수 있으며, 대량 생산을 기대할 수 있는 방법이다.Recently, electroforming methods have been studied in the manufacture of thin plates. In the electroplating method, an anode body and a cathode body are immersed in an electrolytic solution, and a power source is applied to electrodeposit a metal thin plate on the surface of the cathode body, so that an ultra thin plate can be manufactured and mass production can be expected.

한편, OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.On the other hand, FMM (Fine Metal Mask) method for depositing an organic material at a desired position by bringing a thin film metal mask (Shadow Mask) into close contact with a substrate is mainly used as a technique of forming a pixel in an OLED manufacturing process.

도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.FIGS. 1 and 2 are schematic views showing a conventional FMM (Fine Metal Mask) manufacturing process.

도 1을 참조하면, 기존의 마스크 제조 방법은, 마스크로 사용될 금속 박판(1)을 마련하고[도 1의 (a)], 금속 박판(1) 상에 PR(Photoresist; 2) 코팅 후 패터닝을 하거나, 패턴을 가지도록 PR(2) 코팅한 후[도 1의 (b)], 식각을 통해 패턴(P)을 가지는 마스크(3)를 제조하였다.Referring to FIG. 1, a conventional mask manufacturing method includes: providing a thin metal plate 1 to be used as a mask (FIG. 1A); patterning PR (photoresist) 2 on a thin metal plate 1 (2) (FIG. 1 (b)) so as to have a pattern, and a mask 3 having a pattern P through etching is manufactured.

도 2를 참조하면, 도금을 이용한 기존의 마스크 제조 방법은, 기판(4)[도 2의 (a)]을 준비하고, 기판(4) 상에 소정의 패턴을 가지는 PR(2)을 코팅한다[도 2의 (b)]. 이어서, 기판(4) 상에 도금을 수행하여 금속 박판(3)을 형성한다[도 2의 (c)]. 이어서, PR(2)을 제거하고[도 2의 (d)], 기판(4)으로부터 패턴(P)이 형성된 마스크(3)[또는, 금속 박판(3)]을 분리한다[도 2의 (e)].Referring to FIG. 2, a conventional mask manufacturing method using plating includes preparing a substrate 4 (FIG. 2 (a)) and coating a PR 2 having a predetermined pattern on a substrate 4 (Fig. 2 (b)). Subsequently, plating is performed on the substrate 4 to form a thin metal plate 3 (Fig. 2 (c)). Next, the mask 3 (or the thin metal plate 3) on which the pattern P is formed is removed from the substrate 4 (Fig. 2 (d)) e).

위와 같은 종래의 FMM 제조 과정은, 매번 기판에 PR을 코팅하고, 식각하는 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.In the above-described conventional FMM manufacturing process, there is a problem that the process time and cost are increased and the productivity is lowered because the PR is coated on the substrate and the etching process is performed each time.

또한, 기존의 도금을 이용한 마스크 제조에서 사용되는 기판(4)은 SUS, Ti 등의 금속 재질을 사용하는 것이 일반적이다. 이러한 기판은 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 금속 기판 제조 과정에서 불순물이 유입될 수 있다. 이러한 결함(Defect)들은 기판(4) 상에서 도금이 수행되어 금속 박판(3)이 형성될 때, 금속 박판(3)의 표면의 불균일을 야기할 수 있다. 이는 결함에 의해 전기장이 균일하게 인가되지 못한 결과이다. 기판(4) 표면의 미세한 결함조차 UHD 급 이상의 초고화질 화소를 구현하는데 있어서 악영향을 미칠 수 있다.In addition, it is general that the substrate 4 used in the mask manufacturing using the conventional plating uses a metal material such as SUS and Ti. Such a substrate may have metal oxides formed on the surface thereof, and impurities may be introduced into the metal substrate during its manufacturing process. These defects may cause unevenness of the surface of the metal foil 3 when plating is performed on the substrate 4 to form the metal foil 3. This is the result of an uneven application of the electric field due to the defect. Even a minute defect on the surface of the substrate 4 may have an adverse effect in realizing an ultra high resolution pixel of UHD class or higher.

또한, FMM은 수직 형태의 패턴으로 인한 새도우 이펙트(Shadow Effect)때문에 증착의 균일도가 낮아지고, 오차가 나타날 수 있다. 그리하여, 마스크의 패턴을 테이퍼(Taper) 형상으로 경사지게 형성하여 오차를 최소화 하는 방법이 제안되었다. 하지만, 테이퍼 형상을 만들기 위해 별도의 공정이 수반되므로, 공정 시간, 비용이 증가하고, 생산성이 낮아지는 문제점이 있었다.In addition, the uniformity of the deposition may be lowered and errors may occur due to the shadow effect due to the vertical pattern of the FMM. Thus, a method of minimizing an error by forming a pattern of a mask in a tapered shape has been proposed. However, since a separate process is involved to form the tapered shape, the process time and cost are increased, and the productivity is lowered.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 결함이 방지되고 균일한 표면 특성을 가지는 마스크를 제조할 수 있는 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a mask, a method of manufacturing a mask, and a method of manufacturing a mask, which can manufacture a mask having defects and having uniform surface characteristics, The purpose is to provide.

또한, 본 발명은 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.Another object of the present invention is to provide a base plate, a base plate manufacturing method, and a manufacturing method of a mask capable of manufacturing a mask having a pattern only by a plating process.

또한, 본 발명은 별도의 공정 없이, 기울어진 형상, 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.Another object of the present invention is to provide a base plate, a base plate manufacturing method, and a manufacturing method of a mask, which can form a mask pattern having a tapered shape and a tapered shape by a plating process without any additional process.

또한, 본 발명은 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후의 전주도금 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는, 모판, 모판의 제조 방법, 및 마스크의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention also provides a method of manufacturing a base plate, which can be repeatedly reused in a subsequent electroplating process when a base plate used as a cathode body is manufactured once, thereby reducing process time and cost, It is another object of the present invention to provide a manufacturing method of a base plate and a manufacturing method of a mask.

본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴이 형성되는 기재; 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는, 모판 에 의해 달성된다.The above object of the present invention can be achieved by a mother plate used for manufacturing a mask by electroforming, the substrate being made of a conductive single crystal silicon and having a relief pattern formed on one surface thereof; And an insulating portion formed on the side of the engraved pattern and the surface of the substrate on which the engraved pattern is formed.

음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되고, 절연부에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 될 수 있다.A plating film is formed from the surface of the substrate exposed on the lower surface of the engraved pattern, and formation of the plating film in the insulating portion is prevented, so that the plating film can have a pattern.

음각 패턴의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있다.The side cross-sectional shape of the engraved pattern may be a reverse tapered shape.

모판에 평행한 방향과 음각 패턴 측면 방향이 이루는 각도는 45° 내지 65°일 수 있다.The angle formed between the direction parallel to the base plate and the side direction of the engraved pattern may be 45 to 65 degrees.

음각 패턴의 깊이는 5㎛ 내지 20㎛일 수 있다.The depth of the engraved pattern may be from 5 탆 to 20 탆.

음각 패턴 하부면에 노출된 기재의 표면에 도금막을 형성할 수 있는 전기장이 작용할 수 있다.An electric field capable of forming a plated film on the surface of the substrate exposed on the lower surface of the engraved pattern may act.

전주 도금을 반복하여 수행해도 절연부가 잔존할 수 있다.Even if the electroplating is repeatedly performed, the insulating portion may remain.

절연부는 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성될 수 있다.The insulating portion may be formed of at least one of silicon oxide and silicon nitride.

절연부는 기재의 일면에 대향하는 타면을 제외한 나머지 표면 상에 형성될 수 있다.The insulating portion may be formed on the other surface except the other surface facing the one surface of the substrate.

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)으로서, 모판의 기재는, 전도성 단결정 실리콘 재질이고, 일면 상에 전도성을 가지는 제1 영역 및 비전도성을 가지는 제2 영역으로 구분되며, 기재의 음각 패턴 하부면이 제1 영역이며, 나머지 기재의 표면은 제2 영역인, 모판에 의해 달성된다.The above object of the present invention can be achieved by a mother plate used for manufacturing a mask by electroforming, wherein the substrate of the base plate is made of a conductive single crystal silicon material, and has a first region having conductivity on one surface, And the second area is a second area, the lower surface of the engraved pattern of the substrate is the first area, and the surface of the remaining substrate is the second area.

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계; (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계; (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계; (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계; (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및 (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시키는 단계를 포함하는, 모판의 제조 방법에 의해 달성된다.The above object of the present invention can be also achieved by a method for manufacturing a mother plate used in manufacturing a mask by electroforming, comprising the steps of: (a) providing a substrate made of a conductive single crystal silicon material; (b) forming a first insulating layer on at least one side of the substrate; (c) forming a patterned photoresist layer on the first insulating layer; (d) etching the first insulating layer and the substrate through the photoresist pattern to form a depressed pattern on one surface of the substrate; (e) removing the photoresist layer, and forming a second insulating layer on the first insulating layer and the engraved pattern; And (f) etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate.

(b) 단계에서, 제1 절연층은 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성할 수 있다.In the step (b), the first insulating layer may be formed of at least one of silicon oxide and silicon nitride.

(d) 단계에서, 제1 절연층 및 기재를 건식 식각하고, 측단면 형상에 역 테이퍼(Taper) 형상인 음각 패턴을 형성할 수 있다.(d), the first insulating layer and the base material are dry-etched to form an engraved pattern having a tapered shape in the side cross-sectional shape.

(d) 단계에서, 제1 절연층은 기재보다 적게 식각되어 음각 패턴 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴을 포함할 수 있다.In the step (d), the first insulating layer may include a remaining side pattern having a pattern that is less etched than the substrate and narrower than the width of the top of the engraved pattern.

측부 패턴은, (f) 단계 중 음각 패턴의 측면 상에 형성된 제2 절연층의 식각을 방지하는 식각 마스크로 사용될 수 있다.The side pattern may be used as an etch mask to prevent etching of the second insulating layer formed on the side of the engraved pattern during step (f).

(f) 단계는, (f1) 제2 절연층 상에 음각 패턴의 하부면의 폭에 대응하는 패턴 폭을 가지는 패턴화된 포토레지스트층을 형성하는 단계; (f2) 음각 패턴 하부면 상의 제2 절연층을 건식 식각하여 기재를 노출시키는 단계; 및 (f3) 포토레지스트층을 제거하는 단계를 포함할 수 있다.(f) comprises the steps of: (f1) forming a patterned photoresist layer on the second insulating layer, the patterned photoresist layer having a pattern width corresponding to the width of the lower surface of the engraved pattern; (f2) dry-etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate; And (f3) removing the photoresist layer.

(g) 기재의 일면에 대향하는 타면 상의 절연층을 식각하여 기재를 노출시키는 단계를 더 포함할 수 있다.(g) etching the insulating layer on the other surface opposite to the one surface of the substrate to expose the substrate.

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, 전도성 단결정 실리콘 재질이고 일면 상에 음각 패턴이 형성되는 기재, 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는 음극체(Cathode Body)로서 이용하여, 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법에 의해 달성된다.The above object of the present invention is also achieved by a method of manufacturing a mask by electroforming, comprising the steps of: preparing a substrate having a conductive pattern of a single crystal silicon and having an engraved pattern on one surface thereof, A plating film is formed on the surface of the substrate exposed on the lower surface of the engraved pattern to form a mask body and a plating film is formed on the surface of the insulating body of the cathode body, Is prevented and constitutes a mask pattern.

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 마스크를 제조하는 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계; (b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계; (c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계; (d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계; (e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및 (f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시켜 음극체(Cathode Body)를 제조하는 단계; 및 (g) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계를 포함하며, 음각 패턴 하부면에 노출된 기재의 표면으로부터 도금막이 형성되어 마스크 바디를 구성하고, 음극체의 제1 절연층 및 제2 절연층이 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하는, 마스크의 제조 방법에 의해 달성된다.The above object of the present invention is also achieved by a method of manufacturing a mask by electroforming comprising the steps of: (a) providing a substrate made of a conductive single crystal silicon material; (b) forming a first insulating layer on at least one side of the substrate; (c) forming a patterned photoresist layer on the first insulating layer; (d) etching the first insulating layer and the substrate through the photoresist pattern to form a depressed pattern on one surface of the substrate; (e) removing the photoresist layer, and forming a second insulating layer on the first insulating layer and the engraved pattern; And (f) etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate to produce a cathode body; And (g) a step of immersing at least a part of an anode body disposed apart from the negative electrode and the negative electrode in a plating solution, and applying an electric field between the negative electrode and the positive electrode, Wherein a plating film is formed from the surface of the exposed substrate to constitute a mask body and formation of a plating film on the surface of the negative electrode body on which the first insulating layer and the second insulating layer are formed is prevented to constitute a mask pattern .

그리고, 본 발명의 상기의 목적은, 전주 도금(Electroforming)으로 제조된 마스크를 사용하는OLED 화소 증착 방법으로서, (a) 상기 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계; (b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및 (c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계를 포함하는, OLED 화소 증착 방법에 의해 달성된다.According to another aspect of the present invention, there is provided an OLED pixel deposition method using a mask manufactured by electroforming, the method comprising the steps of: (a) mapping a mask manufactured using the mask manufacturing method to a target substrate; (b) supplying an organic material source to a target substrate through a mask; And (c) depositing an organic material source on the target substrate through the pattern of the mask.

상기와 같이 구성된 본 발명에 따르면, 결함이 방지되고 균일한 표면 특성을 가지는 마스크를 제조할 수 있는 효과가 있다.According to the present invention configured as described above, defects are prevented and a mask having uniform surface characteristics can be manufactured.

또한, 본 발명에 따르면, 도금 공정만으로 패턴을 가지는 마스크를 제조할 수 있는 효과가 있다.Further, according to the present invention, there is an effect that a mask having a pattern can be produced only by a plating process.

또한, 본 발명에 따르면, 별도의 공정 없이, 기울어진 형상, 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는 효과가 있다.Further, according to the present invention, there is an effect that a mask pattern having a tapered shape and a tapered shape can be formed only by a plating process without a separate process.

또한, 본 발명에 따르면, 음극체(Cathode Body)로 사용되는 모판을 한번 제조하면, 이후의 전주도금 공정에서 반복적으로 재사용 할 수 있어, 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.Further, according to the present invention, once a base plate used as a cathode body is manufactured, it can be reused repeatedly in a subsequent electroplating process, thereby reducing process time, cost, and productivity .

도 1 및 도 2는 종래의 FMM(Fine Metal Mask) 제조 과정을 나타내는 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치를 나타내는 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 마스크를 나타내는 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 모판의 외면을 나타내는 개략도이다.
도 7 내지 도 13은 본 발명의 일 실시 예에 따른 모판의 제조 과정을 나타내는 개략도이다.
도 14 및 도 15는 본 발명의 일 실시 예에 따른 모판을 이용한 마스크 제조 과정을 나타내는 개략도이다.
FIGS. 1 and 2 are schematic views showing a conventional FMM (Fine Metal Mask) manufacturing process.
3 is a schematic view showing an OLED pixel deposition apparatus using FMM according to an embodiment of the present invention.
FIG. 4 is a schematic view showing a electroplate plating apparatus according to an embodiment of the present invention. FIG.
5 is a schematic view illustrating a mask according to an embodiment of the present invention.
6 is a schematic view showing an outer surface of a base plate according to an embodiment of the present invention.
7 to 13 are schematic views showing a manufacturing process of a base plate according to an embodiment of the present invention.
FIGS. 14 and 15 are schematic views illustrating a mask manufacturing process using a base plate according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with one embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views, and length and area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 3은 본 발명의 일 실시 예에 따른 FMM(Fine Metal Mask; 100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.3 is a schematic view showing an OLED pixel deposition apparatus 200 using a fine metal mask (FMM) 100 according to an embodiment of the present invention.

도 3을 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.3, the OLED pixel deposition apparatus 200 includes a magnet plate 300 in which a magnet 310 is accommodated and a cooling water line 350 is disposed, and a plurality of organic material sources 600 (Not shown).

마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의해 대상 기판(900)에 밀착될 수 있다.A target substrate 900 such as a glass on which the organic material source 600 is deposited may be interposed between the magnet plate 300 and the source evaporator 500. The FMM 100 for causing the organic material source 600 to be deposited on a pixel-by-pixel basis may be closely adhered to the target substrate 900 or may be disposed in close proximity. The magnet 310 generates a magnetic field and can be brought into close contact with the target substrate 900 by a magnetic field.

증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.The deposition source supply unit 500 reciprocates the right and left paths and can supply the organic material source 600. The organic material sources 600 supplied from the deposition source supply unit 500 pass through the pattern formed on the FMM mask 100, May be deposited on one side of the substrate 900. The deposited organic material source 600 that has passed through the pattern of the FMM mask 100 may act as the pixel 700 of the OLED.

새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.The pattern of the FMM mask 100 may be formed to be inclined S (or formed into a tapered shape S) in order to prevent non-uniform deposition of the pixel 700 by a shadow effect. Organic materials 600 passing through the pattern in a diagonal direction along the sloped surface may also contribute to the formation of the pixel 700, so that the pixel 700 can be uniformly deposited in thickness as a whole.

도 4는 본 발명의 일 실시 예에 따른 전주 도금 장치(10)를 나타내는 개략도이다. 도 4에는 평면 전주 도금 장치(10)를 도시하였지만, 본 발명은 도 4에 도시된 형태에 제한되지는 않으며 평면 전주 도금 장치, 연속 전주 도금 장치 등 공지의 전주 도금 장치에 모두 적용될 수 있음을 밝혀둔다.Fig. 4 is a schematic view showing the electroplate plating apparatus 10 according to an embodiment of the present invention. Although FIG. 4 shows the planar electroplating apparatus 10, the present invention is not limited to the embodiment shown in FIG. 4, and it can be applied to all known electroplating apparatuses such as a planar electroplating apparatus and a continuous electroplating apparatus Leave.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 전주 도금 장치(10)는, 도금조(11), 음극체(Cathode Body; 20), 양극체(Anode Body; 30), 전원공급부(40)를 포함한다. 이 외에, 음극체(20)를 이동시키기 위한 수단, 마스크로 사용될 도금막(15)[또는, 금속 박판(15)]을 음극체(20)로부터 분리시키기 위한 수단, 커팅하기 위한 수단 등(미도시)을 더 포함할 수 있다.4, a electrophotographic plating apparatus 10 according to an embodiment of the present invention includes a plating vessel 11, a cathode body 20, an anode body 30, a power supply unit 40 ). A means for separating the plating film 15 (or the thin metal plate 15) to be used as a mask from the negative electrode 20, a means for cutting Time).

도금조(11) 내에는 도금액(12)이 수용된다. 도금액(12)은 전해액으로서, 마스크로 사용될 도금막(15)의 재료가 될 수 있다. 일 실시 예로, 철니켈합금인 인바(Invar) 박판을 도금막(15)으로서 제조하는 경우, Ni 이온을 포함하는 용액 및 Fe 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수 있다. 다른 실시 예로, 철니켈코발트합금인 슈퍼 인바(Super Invar) 박판을 도금막(15)으로 제조하는 경우, Ni 이온을 포함하는 용액, Fe 이온을 포함하는 용액 및 Co 이온을 포함하는 용액의 혼합액을 도금액(12)으로 사용할 수도 있다. 인바 박판, 슈퍼 인바 박판은 OLED의 화소 제조에 있어서 FMM(Fine Metal Mask), 새도우 마스크(Shadow Mask)로 사용될 수 있다. 그리고, 인바 박판은 열팽창계수가 약 1.0 X 10-6/℃, 슈퍼 인바 박판은 열팽창계수가 약 1.0 X 10-7/℃ 정도로 매우 낮기 때문에 열에너지에 의해 마스크의 패턴 형상이 변형될 우려가 적어 고해상도 OLED 제조에서 사용될 수 있다. 이 외에도 목적하는 도금막(15)에 대한 도금액(12)을 제한없이 사용할 수 있으며, 본 명세서에서는 인바 박판(15)을 제조하는 것을 주된 예로 상정하여 설명한다.A plating liquid (12) is contained in the plating tank (11). The plating liquid 12 may be a material of the plating film 15 to be used as a mask as an electrolytic solution. In one embodiment, when a thin plate of Invar, which is an iron nickel alloy, is produced as the plating film 15, a mixed solution of a solution containing Ni ions and a solution containing Fe ions may be used as the plating solution 12. [ In another embodiment, when a super Invar thin plate, which is an iron nickel cobalt alloy, is made of the plated film 15, a mixed solution of a solution containing Ni ions, a solution containing Fe ions, and a solution containing Co ions It may be used as the plating liquid 12. Inverted thin plate and super thinned thin plate can be used as FMM (Fine Metal Mask) and Shadow Mask in the pixel manufacturing of OLED. Then, the thin plate-environment is a thermal expansion coefficient of about 1.0 X 10 -6 / ℃, Super Invar sheet was about 1.0 X the thermal expansion coefficient of 10 -7 / ℃ So that the pattern shape of the mask is not likely to be deformed by heat energy, and thus it can be used in high-resolution OLED manufacturing. In addition to this, the plating liquid 12 for the intended plating film 15 can be used without limitation. In the present specification, it is assumed that the manufacturing of the in-put thin plate 15 is assumed as a main example.

도금액(12)이 외부의 도금액 공급수단(미도시)으로부터 도금조(11)로 공급될 수 있으며, 도금조(11) 내에는 도금액(12)을 순환시키는 순환 펌프(미도시), 도금액(12)의 불순물을 제거하는 필터(미도시) 등이 더 구비될 수 있다.A plating liquid 12 can be supplied from an external plating liquid supply means (not shown) to the plating tank 11 and a circulating pump (not shown), a plating liquid 12 (not shown) for circulating the plating liquid 12 in the plating tank 11, And a filter (not shown) for removing impurities of the semiconductor device.

음극체(20)는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 음극체(20)의 전부가 침지될 수 있다. 도 4에는 음극체(20) 및 양극체(30)가 수직으로 배치되는 형태가 도시되어 있으나, 수평으로 배치될 수도 있으며, 이 경우에는 도금액(12) 내에 음극체(20)의 적어도 일부 또는 전부가 침지될 수 있다.The negative electrode body 20 has a flat plate shape and the like on one side, and the whole of the negative electrode body 20 can be immersed in the plating liquid 12. 4 shows a state in which the anode 20 and the anode 30 are arranged vertically but may be arranged horizontally. In this case, at least a part or all of the anode 20 in the plating solution 12 Can be immersed.

음극체(20)는 전도성 재료를 기재(21)로서 포함할 수 있다.The cathode body (20) may include a conductive material as the substrate (21).

메탈 기재의 경우에는 표면에 메탈 옥사이드들이 생성되어 있을 수 있고, 메탈 제조 과정에서 불순물이 유입될 수 있고, 다결정 실리콘 기재의 경우에는 개재물 또는 결정립계(Grain Boundary)가 존재할 수 있으며, 전도성 고분자 기재의 경우에는 불순물이 함유될 가능성이 높고, 강도. 내산성 등이 취약할 수 있다. 불순물, 개재물, 결정립계 등과 같은 결함(Defect)에 의해, 상술한 재질의 음극체에는 균일한 전기장이 인가되지 못하여 도금막(15)의 일부가 불균일하게 형성될 수 있다. UHD 급 이상의 초고화질 화소를 구현하는데 있어서 도금막(15) 및 도금막 패턴의 불균일은 화소의 형성에 악영향을 미칠 수 있다. 또한, 이러한 결함을 제거하기 위해서는 메탈 옥사이드, 불순물 등을 제거하기 위한 추가적인 공정이 수행될 수 있으며, 이 과정에서 음극체 재료에 또 다른 결함이 유발될 수도 있다.In the case of a metal substrate, metal oxides may be formed on the surface, impurities may be introduced in the course of metal production, and in the case of a polycrystalline silicon substrate, an inclusion or a grain boundary may exist. In the case of a conductive polymer substrate Is likely to contain impurities, and strength. Acid resistance may be weak. Due to defects such as impurities, inclusions, grain boundaries, etc., a uniform electric field is not applied to the negative electrode of the above-mentioned material, so that a part of the plating film 15 can be formed non-uniformly. Unevenness of the plated film 15 and the plated film pattern in implementing ultra high image quality of UHD class or higher may adversely affect pixel formation. Further, in order to remove such defects, an additional process for removing metal oxide, impurities and the like may be performed, and another defect may be caused in the cathode material in this process.

따라서, 본 발명은 음극체(20)의 전도성 기재(21)는 단결정 실리콘 재질의 기재를 사용하는 것을 특징으로 한다. 전도성을 가지도록, 기재(21)는 1019 정도의 고농도 도핑이 수행될 수 있다. 도핑은 기재(21)의 전체에 수행될 수도 있으며, 기재(21)의 표면 부분에만 수행될 수도 있다.Therefore, the present invention is characterized in that the conductive base material 21 of the anode body 20 uses a substrate made of a single crystal silicon material. The substrate 21 may be doped with a high concentration of about 10 19 so as to have conductivity. The doping may be performed on the entire surface of the substrate 21 or may be performed only on the surface portion of the substrate 21. [

도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막(15)이 생성될 수 있는 이점이 있다. 균일한 도금막(15)을 통해 제조하는 FMM(100)은 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.In the case of doped monocrystalline silicon, there is no defect, so that there is an advantage that a uniform plating film 15 due to the formation of a uniform electric field on the entire surface at the time of electroplating can be produced. The FMM 100 manufactured through the uniform plating film 15 can further improve the image quality level of OLED pixels. Further, since there is no need to carry out an additional process for removing and eliminating defects, there is an advantage that the process cost is reduced and the productivity is improved.

또한, 실리콘 재질의 기재(21)를 사용함에 따라서, 기재(21)의 표면을 산화(Oxidation), 질화(Nitridation)하는 과정만으로 절연부(25)[또는, 절연막]를 형성할 수 있는 이점이 있다. 절연부(25)는 도금막(15)의 전착을 방지하는 역할을 하여 도금막(15)의 패턴을 형성할 수 있다.The advantage of using the silicon base material 21 to form the insulating portion 25 (or insulating film) only by oxidizing and nitriding the surface of the base material 21 have. The insulating portion 25 serves to prevent the electrodeposition of the plating film 15 and can form a pattern of the plating film 15. [

음극체(20)의 표면 상에 도금막(15)이 전착되고, 도금막(15)에 음극체(20)의 절연부(25)와 대응하는 패턴이 형성될 수 있다. 본 발명의 음극체(20)는 도금막(15)의 생성 과정에서 패턴까지 형성할 수 있으므로, 음극체(20)를 "모판"(Mother Plate; 20) 또는 "몰드"(Mold)라고 표현하고 병기하여 사용한다. 모판(20)[또는, 음극체(20)] 표면의 구체적인 구성은 후술한다.A plating film 15 may be deposited on the surface of the anode body 20 and a pattern corresponding to the insulating portion 25 of the anode body 20 may be formed on the plating film 15. [ The negative electrode body 20 of the present invention can be formed up to a pattern in the process of forming the plating film 15 so that the negative electrode body 20 is referred to as a "mother plate" 20 or a "mold" Used in combination. The specific configuration of the surface of the base plate 20 (or the cathode body 20) will be described later.

양극체(30)는 음극체(20)와 대향하도록 소정 간격 이격 설치되고, 음극체(20)에 대응하는 일측이 평평한 평판 형상 등을 가지며, 도금액(12) 내에 양극체(30)의 전체가 침지될 수 있다. 양극체(30)는 티타늄(Ti), 이리듐(Ir), 루테늄(Ru) 등과 같은 불용성 재료로 구성될 수 있다. 음극체(20)와 양극체(30)는 수cm 정도로 이격 설치될 수 있다.The anode body 30 is provided at a predetermined interval so as to face the anode body 20 and has a flat plate shape or the like which is flat on one side corresponding to the anode body 20, It can be immersed. The anode body 30 may be made of an insoluble material such as titanium (Ti), iridium (Ir), ruthenium (Ru), or the like. The anode body 20 and the anode body 30 may be spaced apart by several centimeters.

전원공급부(40)는 음극체(20)와 양극체(30)에 전기 도금에 필요한 전류를 공급할 수 있다. 전원공급부(40)의 (-) 단자는 음극체(20), (+) 단자는 양극체(30)에 연결될 수 있다.The power supply unit 40 can supply a current necessary for electroplating to the anode body 20 and the anode body 30. The (-) terminal of the power supply unit 40 may be connected to the anode body 20, and the (+) terminal may be connected to the anode body 30.

도 5은 본 발명의 일 실시 예에 따른 마스크(100: 100a, 100b)를 나타내는 개략도이다.5 is a schematic diagram illustrating a mask 100 (100a, 100b) according to an embodiment of the present invention.

도 5을 참조하면, 본 발명의 모판(20)[또는, 음극체(20)]을 포함하는 전주 도금 장치(10)를 사용하여 제조된 마스크(100: 100a, 100b)가 도시되어 있다. 도 5의 (a)에 도시된 마스크(100a)는 스틱형(Stick-Type) 마스크로서, 스틱의 양측을 OLED 화소 증착 프레임에 용접 고정시켜 사용할 수 있다. 도 5의 (b)에 도시된 마스크(100b)는 판형(Plate-Type) 마스크로서, 넓은 면적의 화소 형성 공정에서 사용될 수 있다. 도 5의 (c)는 도 5의 (a) 및 (b)의 A-A' 확대 측단면도이다.5, there is shown a mask 100 (100a, 100b) manufactured using a electroplate plating apparatus 10 comprising a base plate 20 (or cathode 20) of the present invention. The mask 100a shown in FIG. 5A is a stick-type mask, and both sides of the stick can be welded and fixed to the OLED pixel deposition frame. The mask 100b shown in FIG. 5B is a plate-type mask and can be used in a pixel forming process with a large area. 5 (c) is an enlarged cross-sectional view taken along line A-A 'in (a) and (b) of FIG.

마스크(100: 100a, 100b)의 바디(Body)에는 복수의 디스플레이 패턴(DP)이 형성될 수 있다. 디스플레이 패턴(DP)은 스마트폰 등의 디스플레이 하나에 대응하는 패턴이다. 디스플레이 패턴(DP)을 확대하면 R, G, B에 대응하는 복수의 화소 패턴(PP)을 확인할 수 있다. 화소 패턴(PP)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상을 가질 수 있다[도 5의 (c) 참조]. 수많은 화소 패턴(PP)들은 군집을 이루어 디스플레이 패턴(DP) 하나를 구성하며, 복수의 디스플레이 패턴(DP)이 마스크(100: 100a, 100b)에 형성될 수 있다.A plurality of display patterns DP may be formed on the body of the mask 100 (100a, 100b). The display pattern DP is a pattern corresponding to one display such as a smart phone. When the display pattern DP is enlarged, a plurality of pixel patterns PP corresponding to R, G, and B can be confirmed. The pixel patterns PP may have a tapered shape or a tapered shape (see Fig. 5 (c)). A large number of pixel patterns PP constitute one display pattern DP and a plurality of display patterns DP may be formed on the mask 100 (100a, 100b).

즉, 본 명세서에서 디스플레이 패턴(DP)은 패턴 하나를 나타내는 개념은 아니며, 하나의 디스플레이에 대응하는 복수의 화소 패턴(PP)들이 군집된 개념으로 이해되어야 한다.That is, in this specification, the display pattern DP is not a concept representing a pattern, but should be understood as a concept that a plurality of pixel patterns (PP) corresponding to one display are clustered.

본 발명의 마스크(100)는 별도의 패터닝 공정을 거칠 필요 없이, 곧바로 복수의 디스플레이 패턴(DP) 및 화소 패턴(PP)을 가지며 제조되는 것을 특징으로 한다. 그리고, 본 발명의 마스크(100)는 별도의 테이퍼 형성 공정을 거칠 필요 없이, 테이퍼 형상의 패턴[화소 패턴(PP)]을 가지며 제조되는 것을 것을 특징으로 한다. 다시 말해, 전주 도금 장치에서 모판(20)[또는, 음극체(20)]의 표면에 전착되는 도금막(15)은 디스플레이 패턴(DP) 및 테이퍼 형상의 화소 패턴(PP)이 형성되면서 전착될 수 있다. 이하에서, 디스플레이 패턴(DP) 및 화소 패턴(PP)은 마스크 패턴으로 혼용되어 사용될 수 있다. 그리고, 이하에서는 모판(20)의 확대 부분으로서 화소 패턴(PP)을 형성하는 것을 주로 도시하여 설명하나, 화소 패턴(PP)의 군집된 개념이 디스플레이 패턴(DP)이므로, 이하의 실시 예들은 화소 패턴(PP)/디스플레이 패턴(DP)을 동시에 형성하는 것으로 이해되어야 한다.The mask 100 of the present invention is characterized in that it is directly manufactured with a plurality of display patterns DP and pixel patterns PP without having to undergo a separate patterning process. The mask 100 of the present invention is characterized in that it is manufactured with a tapered pattern (pixel pattern PP) without having to undergo a separate taper forming step. In other words, the plating film 15 electrodeposited on the surface of the base plate 20 (or the cathode body 20) in the electroplating apparatus is electrodeposited while the display pattern DP and the tapered pixel pattern PP are formed . Hereinafter, the display pattern DP and the pixel pattern PP may be used in combination as a mask pattern. Although the pixel pattern PP is formed as an enlarged portion of the base plate 20 in the following description, since the clustered concept of the pixel pattern PP is the display pattern DP, It should be understood that the pattern (PP) / display pattern (DP) are formed at the same time.

도 6은 본 발명의 일 실시 예에 따른 모판(20)의 외면을 나타내는 개략도이다. 도 6의 (a) 는 평판 전주 도금 장치(10)의 평판 형태 모판(20)을 나타내는 평면도이고, 도 6의 (b)는 도 6의 (a)의 B-B' 확대 측단면도이다.6 is a schematic view showing an outer surface of a base plate 20 according to an embodiment of the present invention. 6 (a) is a plan view showing the plate-shaped base plate 20 of the flat electroforming apparatus 10, and Fig. 6 (b) is an enlarged cross-sectional view taken along line B-B 'in Fig. 6 (a).

도 6의 (a)를 참조하면, 모판(20)[또는, 음극체(20)]의 외면(표면)은 기재(21)가 노출되는 영역 및 절연부(25)가 형성되어 커버된 영역으로 구분될 수 있다.6 (a), the outer surface (surface) of the base plate 20 (or the cathode body 20) is covered with a region where the base material 21 is exposed and a region where the insulating portion 25 is formed Can be distinguished.

기재(21)가 노출되는 영역은 도금막(15)[또는, 마스크(100)]이 실질적으로 전착되어 생성되는 모판(20)의 표면 부분(제1 영역)을 지칭하며, 도전 특성을 가질 수 있다. 음극체(20)의 기재(21)가 노출되는 영역과 양극체(30) 사이에서는 도금에 필요한 전기장이 형성될 수 있으며, 이 공간에서 도금막(15)이 전착될 수 있다.The region to which the base material 21 is exposed refers to the surface portion (first region) of the base plate 20 in which the plating film 15 (or the mask 100) is formed by being substantially electrodeposited, have. An electric field necessary for plating can be formed between the region where the base material 21 of the anode body 20 is exposed and the anode body 30 and the plating film 15 can be electrodeposited in this space.

그리고, 절연부(25)가 형성되는 영역은 도금막(15)의 생성을 방지하도록 산화규소, 질화규소 등과 같은 절연막이 기재(21)의 일면 상에 커버된 부분(제2 영역)이다. 음극체(20)의 절연부(25)가 커버된 영역과 양극체(30) 사이에서는 전기장이 형성되지 않거나, 도금이 수행되기 어려운 정도의 미약한 전기장만이 형성될 수 있으며, 이 공간에서 도금막(15)이 생성되지 않아 도금막(15)의 패턴, 홀(Hole) 등을 구성할 수 있다.The region where the insulating portion 25 is formed is a portion (second region) covered with an insulating film such as silicon oxide, silicon nitride, or the like on one surface of the substrate 21 so as to prevent the formation of the plating film 15. An electric field may not be formed between the region covered with the insulating portion 25 of the anode body 20 and the anode body 30 or only a weak electric field may be formed to such an extent that plating is difficult to be performed, The film 15 can not be formed and a pattern, a hole, or the like of the plating film 15 can be formed.

도 6의 (b)를 참조하면, 기재(21)의 일면(상부면) 상에는 음각 패턴(28)이 형성될 수 있다. 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 형상을 가질 수 있다. 일 예로, 음각 패턴(28)의 측단면 형상은 역 테이퍼(Taper) 형상일 수 있으며, 상부에서 하부로 갈수록 폭이 작아지도록 음각 패턴(28)의 측면이 기울어진 형상(S)을 가질 수 있다. 또한, 음각 패턴(28)은 상부에서 하부로 갈수록 폭이 작아지는 것을 만족한다면, 측면이 라운딩지게 형성되거나, 단차가 형성될 수도 있다.Referring to FIG. 6B, the engraved pattern 28 may be formed on one surface (upper surface) of the substrate 21. The engraved pattern 28 may have a shape having a smaller width from the upper portion to the lower portion. For example, the side sectional shape of the engraved pattern 28 may be a reverse taper shape, and the side of the engraved pattern 28 may have an inclined shape S so that the width becomes smaller from the upper portion to the lower portion . Also, if the engraved pattern 28 satisfies that the width decreases from the top to the bottom, the side may be rounded or a step may be formed.

모판(20)과 음각 패턴(28)의 측면과의 각도, 즉, 모판(20)에 평행한 방향과 음각 패턴(28) 측면 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)이 형성되는 깊이는 약 5㎛ 내지 20㎛ 일 수 있지만, 이에 제한되지는 않는다.The angle between the base plate 20 and the side surface of the engraved pattern 28, that is, the angle (taper angle) between the direction parallel to the base plate 20 and the side direction of the engraved pattern 28 can be about 45 to 65 have. The depth at which the engraved pattern 28 is formed may be about 5 占 퐉 to 20 占 퐉, but is not limited thereto.

절연부(25)는 절연 특성을 가진 재질로 형성할 수 있으며, 기재(21)의 재질을 베이스로 하는 절연 재질인 산화규소, 질화규소 등일 수 있다. 절연부(25)의 두께는 약 0.1~0.5㎛ 일 수 있지만, 도금막(15)이 전착되지 않도록 절연 특성을 갖는 목적의 범위 내에서 변경될 수 있다.The insulating portion 25 may be formed of a material having an insulating property, and may be silicon oxide, silicon nitride, or the like, which is an insulating material based on the material of the substrate 21. [ The thickness of the insulating portion 25 may be about 0.1 to 0.5 占 퐉, but may be changed within a range of objects having an insulating property so that the plating film 15 is not electrodeposited.

절연부(25)는 음각 패턴(28)이 형성된 기재(21)의 표면(상부면)(25a) 및 음각 패턴(28)의 측면(25b) 상에 형성될 수 있다. 즉, 음각 패턴(28)의 하부면을 제외한 나머지 부분에 절연부(25: 25a, 25b)가 형성될 수 있다. 음각 패턴(28)의 하부면에는 절연부(25)가 형성되지 않고, 기재(21)의 일부(21a)가 노출될 수 있다. 그리고, 도금막(15)이 형성될 필요가 있는, 디스플레이 패턴(DP)과 이웃하는 디스플레이 패턴(DP) 사이에는 절연부(25)가 형성되지 않고 기재(21)가 노출될 수 있다[도 6의 (a) 참조].The insulating portion 25 may be formed on the surface (upper surface) 25a of the base material 21 on which the engraved pattern 28 is formed and the side surface 25b of the engraved pattern 28. That is, the insulating portion 25 (25a, 25b) may be formed in the remaining portion except for the lower surface of the engraved pattern 28. [ The insulating portion 25 is not formed on the lower surface of the engraved pattern 28 and the portion 21a of the base material 21 can be exposed. The substrate 21 may be exposed without forming the insulating portion 25 between the display pattern DP and the neighboring display pattern DP where the plating film 15 needs to be formed (A)).

모판(20)에서 절연부(25)에 대응하는 부분은, 도금막(15)의 화소 패턴(PP)을 구성할 수 있다. 절연부(25)는 기재(21) 상에 상부에서 하부로 갈수록 폭이 커지는 형상, 테이퍼 형상 등을 가지고 형성되므로, 화소 패턴(PP)도 이에 대응하는 형상을 가질 수 있다. 그리고, 음각 패턴(28)의 하부면에 노출된 기재(21)의 표면(21a)으로부터 도금막(15)이 형성되어, 상부에서 하부로 갈수록 폭이 작아지는 형상, 역 테이퍼 형상 등을 가지도록 형성될 수 있다. 다시 말해, 모판(20)에서 노출된 기재(21)의 부분은 도금막(15) 바디를 구성하고, 절연부(25: 25a, 25b)에 대응하는 부분은 도금막(15)의 패턴을 형성할 수 있다.The portion of the base plate 20 corresponding to the insulating portion 25 can constitute the pixel pattern PP of the plating film 15. [ Since the insulating portion 25 is formed on the base material 21 in such a manner as to have a larger width and a taper shape from the upper portion to the lower portion, the pixel pattern PP may have a corresponding shape. The plated film 15 is formed from the surface 21a of the base material 21 exposed on the lower surface of the engraved pattern 28 so that the plated film 15 has a shape in which the width becomes smaller from the upper portion to the lower portion, . In other words, the portion of the base material 21 exposed in the base plate 20 constitutes the body of the plating film 15, and the portion corresponding to the insulating portions 25 (25a and 25b) forms the pattern of the plating film 15 can do.

디스플레이 패턴(DP) 및 화소 패턴(PP)이 형성된 도금막(15)은 OLED 화소 공정에서 새도우 마스크, FMM(100: 100a, 100b)[도 5 참조]으로 사용될 수 있으므로, 화소 패턴(PP)의 폭은 고해상도 화소 증착에 적절하도록 30㎛보다 작게 형성될 수 있다.Since the plating film 15 on which the display pattern DP and the pixel pattern PP are formed can be used as a shadow mask, FMM 100 (100a, 100b) (see FIG. 5) in the OLED pixel process, The width may be formed to be less than 30 mu m so as to be suitable for high resolution pixel deposition.

전주 도금이 반복 수행되는 동안, 절연부(25)는 기재(21)의 일면 상에서 기재(21)와 일체화되어 모판(20)의 구성 요소로서 잔존할 수 있다. 즉, 모판(20) 상에 도금막(15) 전착 후에, 도금막(15)을 모판(20)으로부터 분리하는 과정, 모판(20)을 세정하는 과정 등의 일련의 과정에서도, 절연부(25)가 물리적 또는 화학적으로 제거, 손상, 분리됨이 없이 기재(21)의 일면 상에 잔존할 수 있다. 이는 기재(21)가 단결정 실리콘 재질이며, 절연부(25)는 기재(21)를 베이스로 형성되는 산화규소, 질화규소 등이기 때문에 가능하다. 따라서, 절연부(25)까지 포함하여 모판, 몰드, 음극체 등으로 명명한다.The insulating portion 25 may remain as a component of the base plate 20 integrated with the base material 21 on one side of the base material 21 while the electroplating is repeatedly performed. That is, even in the sequential process of separating the plating film 15 from the base plate 20 after the electrodeposition of the plating film 15 on the base plate 20 and washing the base plate 20, May remain on one side of the substrate 21 without being physically or chemically removed, damaged or separated. This is because the substrate 21 is made of a single crystal silicon material and the insulating portion 25 is made of silicon oxide, silicon nitride, or the like formed on the substrate 21 as a base. Therefore, it is referred to as a base plate, a mold, and a cathode body including the insulating portion 25.

위와 같이, 본 발명은 절연부(25)가 반복된 공정 내에서도 잔존할 수 있으므로, 도금부(21)와 절연부(25)를 포함하는 모판(20)[또는, 음극체(20), 몰드(20)]를 한번만 제조하면 계속적으로 재사용이 가능한 이점이 있다. 이는 공정 시간, 비용의 감축, 생산성의 향상에 직결될 수 있다.As described above, according to the present invention, since the insulating portion 25 may remain in the repeated process, the base plate 20 (or the anode 20, the mold 20)] can be reused continuously. This can directly lead to reduction of process time, cost, and productivity.

도 7 내지 도 13은 본 발명의 일 실시 예에 따른 모판의 제조 과정을 나타내는 개략도이다.7 to 13 are schematic views showing a manufacturing process of a base plate according to an embodiment of the present invention.

본 발명의 모판의 제조 방법은, 전주 도금(Electroforming)으로 마스크 제조시 사용되는 모판(Mother Plate; 20)의 제조 방법으로서, (a) 전도성 단결정 실리콘 재질의 기재(21)를 제공하는 단계, (b) 기재(21)의 적어도 일면 상에 제1 절연층(26)을 형성하는 단계, (c) 제1 절연층(26) 상에 패턴화(51)된 포토레지스트층(50)을 형성하는 단계, (d) 포토레지스트 패턴(51)을 통해 제1 절연층(26) 및 기재(21)를 식각하여 기재(21)의 일면 상에 음각 패턴(28)을 형성하는 단계, (e) 포토레지스트층(50)을 제거하고, 제1 절연층(26) 및 음각 패턴(28) 상에 제2 절연층(27)을 형성하는 단계, 및 (f) 음각 패턴(28)의 하부면 상의 제2 절연층(27c)을 식각하여 기재를 노출시키는 단계를 포함한다.A method of manufacturing a mother plate according to the present invention is a method of manufacturing a mother plate 20 used in manufacturing a mask by electroforming, comprising the steps of: (a) providing a substrate 21 made of a conductive single crystal silicon; b) forming a first insulating layer 26 on at least one side of the substrate 21; c) forming a photoresist layer 50 patterned 51 on the first insulating layer 26 (D) etching the first insulating layer 26 and the base material 21 through the photoresist pattern 51 to form an engraved pattern 28 on one surface of the base material 21; (e) Removing the resist layer 50 and forming a second insulating layer 27 on the first insulating layer 26 and the engraved pattern 28 and (f) forming a second insulating layer 27 on the lower surface of the engraved pattern 28 2 insulating layer 27c to expose the substrate.

구체적으로, 먼저, 도 7을 참조하면, 전도성 기재(21)를 준비한다. 기재(21)는 음극체(20)로 사용되는 재질로서, 단결정 실리콘 재질의 기재(21)를 사용할 수 있으며, 전도성을 갖도록 고농도 도핑된 단결정 실리콘을 사용할 수 있음을 상술한 바 있다.Specifically, first, referring to Fig. 7, a conductive base material 21 is prepared. The base material 21 is a material used for the anode body 20 and can be made of a single crystal silicon base material 21. It has been described that highly doped single crystal silicon can be used for conductivity.

다음으로, 기재(21)의 적어도 일면 상에 제1 절연층(26)을 형성할 수 있다. 제1 절연층(26)은 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법으로 형성할 수 있다. 산화규소, 질화규소 재질의 제1 절연층(26)은 약 0.1~0.5㎛의 두께를 가지고 형성될 수 있다. 이하에서는 기재(21)의 상부면, 하부면, 측면 상에 모두 제1 절연층(26)이 형성된 예를 상정하여 설명한다.Next, the first insulating layer 26 may be formed on at least one surface of the base material 21. [ The first insulation layer 26 may be formed by thermal oxidation or thermal nitridation. The first insulating layer 26 made of silicon oxide or silicon nitride may have a thickness of about 0.1 to 0.5 탆. Hereinafter, it is assumed that the first insulating layer 26 is formed on the upper surface, the lower surface, and the side surface of the substrate 21, respectively.

다음으로, 도 8을 참조하면, 제1 절연층(26) 상에 패턴화(51)된 포토레지스트층(50)을 형성할 수 있다. 포토레지스트층(50)을 제1 절연층(26)의 전면 상에 형성한 후 패턴화 공정을 통해 패턴(51)을 형성할 수 있고, 패턴화(51)된 포토레지스트층(50)을 곧바로 형성할 수도 있다. 포토레지스트층(50)의 형성 및 패턴화(51)는 공지의 기술을 사용할 수 있다.Next, referring to FIG. 8, a photoresist layer 50 patterned 51 may be formed on the first insulating layer 26. The pattern 51 may be formed through the patterning process after the photoresist layer 50 is formed on the entire surface of the first insulating layer 26 and the photoresist layer 50 having been patterned 51 may be directly formed . The formation of the photoresist layer 50 and the patterning 51 may be performed using known techniques.

다음으로, 도 9의 (a)를 참조하면, 포토레지스트 패턴(51)을 통해 제1 절연층(26) 및 기재(21)를 식각하여 기재(21)의 일면(상부면) 상에 음각 패턴(28)을 형성할 수 있다.9A, the first insulating layer 26 and the base material 21 are etched through the photoresist pattern 51 to form a depressed pattern (not shown) on one surface (upper surface) of the base material 21, (28) can be formed.

식각은 건식 식각(Dry Etch)을 사용할 수 있다. 습식 식각은 단결정 실리콘의 (111) 면에서 식각이 중지될 수 있어, 테이퍼 각도가 제한될 수 있다. 그리하여 건식 신각을 사용하여 테이퍼 각도를 조절할 수 있다. 음각 패턴(28)의 하부면에 평행한 방향과, 측면에 평행한 방향이 이루는 각도(테이퍼 각도)는 약 45° 내지 65°일 수 있다. 음각 패턴(28)은 약 5㎛ 내지 20㎛ 의 깊이를 가지도록 식각될 수 있다. 건식 식각을 통해 측단면 형상이 역 테이퍼 형상의 음각 패턴(28)을 형성하는 것은 공지의 건식 식각 방법을 제한없이 사용할 수 있다.Etch can be dry etched. The wet etching can stop the etching at the (111) plane of the single crystal silicon, and the taper angle can be restricted. Thus, the taper angle can be adjusted using a dry elongation angle. The angle (taper angle) between the direction parallel to the lower surface of the engraved pattern 28 and the direction parallel to the side surface may be about 45 to 65 degrees. The engraved pattern 28 may be etched to have a depth of about 5 [mu] m to 20 [mu] m. The known dry etching method can be used without limitation in the formation of the depressed pattern 28 having the inverted tapered shape in the cross-sectional shape through the dry etching.

한편, 도 9의 (b)에 도시된 바와 같이, 제1 절연층(26)이 기재(21)보다 적게 식각될 수 있다. 특히, 제1 절연층(26)의 두께가 두꺼울수록 적게 식각될 수 있고, 제1 절연층(26)과 기재(21)의 식각비에 따라 제1 절연층(26)이 적게 식각될 수 있다. 그러면, 제1 절연층(26)의 하부에서 음각 패턴(28)의 폭이 넓게 형성되며 식각되는, 이른바 언더컷(Undercut) 현상이 나타날 수 있다. 즉, 제1 절연층(26)은 음각 패턴(28) 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴(26a)을 더 포함할 수 있다.On the other hand, as shown in FIG. 9 (b), the first insulating layer 26 can be etched less than the substrate 21. Particularly, as the thickness of the first insulating layer 26 is thicker, the first insulating layer 26 can be less etched and the first insulating layer 26 can be less etched according to the etching ratio of the first insulating layer 26 and the substrate 21 . Then, undercut of the first insulating layer 26 may be formed in which the width of the engraved pattern 28 is wide and etched. That is, the first insulating layer 26 may further include a remaining side pattern 26a having a pattern narrower than the width of the upper end of the engraved pattern 28. [

측부 패턴(26a)이 더 남아있는 경우, 도 12 및 도 13 과정에서 후술할, 제2 절연층(27)의 식각 과정에서, 측부 패턴(26a)이 상부의 수직 가스로부터, 음각 패턴(28)의 측면에 형성된 제2 절연층(27b)의 마스크로서 활용될 여지가 있다. 따라서, 제2 절연층(27b)을 안정적으로 남기고, 음각 패턴(28)의 하부면에 형성된 제2 절연층(27c)만을 식각할 수 있게 된다. 이하에는 도 9의 (a)의 경우를 주된 예로 상정하여 계속 설명한다.In the etching process of the second insulating layer 27, the side pattern 26a is removed from the vertical gas at the upper portion of the engraved pattern 28, as described later in Figs. 12 and 13, There is a room for utilization as a mask of the second insulating layer 27b formed on the side surface of the second insulating layer 27b. Therefore, only the second insulating layer 27c formed on the lower surface of the engraved pattern 28 can be etched while stably leaving the second insulating layer 27b. Hereinafter, the case of FIG. 9 (a) will be described as a main example.

다음으로, 도 10을 참조하면, 포토레지스트층(50)을 제거할 수 있다. 포토레지스트층(50)만을 제거하고, 기재(21) 및 제1 절연층(26)에는 영향을 주지 않는 공지의 기술을 제한없이 사용할 수 있다.Next, referring to FIG. 10, the photoresist layer 50 can be removed. It is possible to remove only the photoresist layer 50 and use any known technique that does not affect the substrate 21 and the first insulating layer 26 without limitation.

다음으로, 도 11을 참조하면, 제1 절연층(26) 및 음각 패턴(28) 상에 제2 절연층(27: 27a, 27b, 27c)을 형성할 수 있다. 제2 절연층(27)은 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법으로 형성할 수 있다. 산화규소, 질화규소 재질의 제2 절연층(27)은 약 0.05~0.3㎛의 두께를 가지고 형성될 수 있다.Next, referring to FIG. 11, a second insulating layer 27 (27a, 27b, 27c) may be formed on the first insulating layer 26 and the engraved pattern 28. FIG. The second insulation layer 27 may be formed by thermal oxidation or thermal nitridation. The second insulating layer 27 made of silicon oxide or silicon nitride may have a thickness of about 0.05 to 0.3 탆.

제2 절연층(27)은 제1 절연층(26) 상에 형성(27c)되어 절연부(25: 26, 27)를 더 두껍게 함에 따라 도금이 방지되는 영역을 보다 안정적으로 형성할 수 있다. 동시에, 음각 패턴(28)의 하부면[또는, 기재(21)의 노출된 표면(21a)] 및 측면을 커버(27a, 27b)할 수 있다. 이는 다음 단계에서 음각 패턴(28)의 하부면 상의 제2 절연층(27a)만을 식각하고, 측면 상의 제2 절연층(27b)을 잔존시킬 수 있는 기초로서 역할을 할 수 있다.The second insulating layer 27 is formed on the first insulating layer 26 so that the area where the plating is prevented can be more stably formed by making the insulating portions 25 (26, 27) thicker. At the same time, the lower surface (or the exposed surface 21a of the base material 21) and the side surfaces of the engraved pattern 28 can cover the covers 27a and 27b. This can serve as a basis for etching only the second insulating layer 27a on the lower surface of the engraved pattern 28 and leaving the second insulating layer 27b on the side in the next step.

다음으로, 도 12의 (a)를 참조하면, 제2 절연층(27) 상에 패턴화(61)된 포토레지스트층(60)을 형성할 수 있다. 포토레지스트 패턴(61)은 음각패턴(28)의 하부면의 폭에 대응하는 패턴 폭을 가지는 것이 바람직하다. 포토레지스트층(60)을 제2 절연층(27)의 전면 상에 형성한 후 패턴화 공정을 통해 패턴(61)을 형성할 수 있고, 패턴화(61)된 포토레지스트층(60)을 곧바로 형성할 수도 있다. 포토레지스트층(60)의 형성 및 패턴화(61)는 공지의 기술을 사용할 수 있다.Next, referring to FIG. 12A, a photoresist layer 60 patterned 61 may be formed on the second insulating layer 27. The photoresist pattern 61 preferably has a pattern width corresponding to the width of the lower surface of the engraved pattern 28. [ The pattern 61 may be formed through the patterning process after the photoresist layer 60 is formed on the entire surface of the second insulating layer 27 and the photoresist layer 60 having been patterned 61 may be directly formed . The formation of the photoresist layer 60 and the patterning 61 may be performed using known techniques.

다음으로, 도 13을 참조하면, 음각 패턴(28) 하부면 상의 제2 절연층(27b)을 건식 식각하여 기재(21a)를 노출시킬 수 있다. 음각 패턴(28)의 하부면 상의 기재(21a)가 노출되고, 포토레지스트층(60)을 제거할 수 있다.Next, referring to FIG. 13, the second insulating layer 27b on the lower surface of the engraved pattern 28 may be dry etched to expose the substrate 21a. The base material 21a on the lower surface of the engraved pattern 28 is exposed and the photoresist layer 60 can be removed.

한편, 도 12의 (b)와 같이, 도 12의 (a) 단계인 포토레지스트층(60)을 형성하는 단계를 생략하고, 곧바로 건식 식각(E)을 수행할 수도 있다. 블랭크 식각(Blank Etch)와 유사한 방법으로서 음각 패턴(28) 하부면 및 측면의 제2 절연층(27a, 27b)을 식각하되, 제2 절연층(27b)은 남기는 방식이다. 제2 절연층(27)이 제1 절연층(26) 및 음각 패턴(28) 상에 형성되어 있지만, 형성된 영역마다의 제2 절연층(27)의 수직 방향으로의 두께는 상이할 수 있다.On the other hand, as shown in FIG. 12B, the step of forming the photoresist layer 60 of FIG. 12A may be omitted and dry etching E may be performed immediately. The second insulating layer 27a and 27b on the lower surface and the side surface of the engraved pattern 28 are etched by a similar method to the blank etching method while the second insulating layer 27b is left. Although the second insulating layer 27 is formed on the first insulating layer 26 and the engraved pattern 28, the thickness in the vertical direction of the second insulating layer 27 for each formed region may be different.

일 예로, 음각 패턴(28)의 측면은 기울어져 있으므로 수직 방향으로의 제2 절연층(27b)의 두께(t1)는, 음각 패턴*28)의 하부면 상의 제2 절연층(27a)의 두께(t2)보다는 크게 된다. 여기에 더하여, 건식 식각(E) 시에는 수직으로 식각 가스가 공급되므로, 수직 방향으로의 식각이 진행되며, 두께가 작은 제2 절연층(27a)이 두께가 상대적으로 큰 제2 절연층(27b)보다 먼저 식각될 수 있다. 식각 공정을 진행하여 제2 절연층(27a)이 모두 식각되어 기재(21a)가 노출되더라도, 음각 패턴(28) 측면 상의 제2 절연층(27b)은 잔존하게 되어, 도 13과 같은 구조가 나타날 수 있다.The thickness t1 of the second insulating layer 27b in the vertical direction is smaller than the thickness t2 of the second insulating layer 27a on the lower surface of the engraved pattern 28 (t2). In addition, since the etching gas is supplied vertically during the dry etching (E), the etching in the vertical direction proceeds, and the second insulating layer 27a having a small thickness is formed in the second insulating layer 27b ). ≪ / RTI > The second insulating layer 27b on the side of the engraved pattern 28 remains even though the second insulating layer 27a is etched to expose the substrate 21a through the etching process so that the structure shown in FIG. .

추가적으로, 기재(21)의 타면(하부면)의 절연층(26, 27)을 더 식각하여 기재(21)의 타면(하부면)(21b)을 노출시킬 수 있다. 노출된 하부면(21b)을 통해 저저항 전극이 부착되고 저저항 전극을 통해 전기장을 인가될 수 있다. 도 13에는 기재(21)의 하부면(21b)이 노출되어 있으나, 전극을 연결하고 전기장을 인가받을 수 있는 목적의 범위 내에서는 다른 부분을 노출시켜도 되며, 전극의 개재없이 곧바로 기재(21)로 전기장이 인가될 수도 있다.In addition, the insulating layer 26, 27 on the other surface (lower surface) of the substrate 21 can be further etched to expose the other surface (lower surface) 21b of the substrate 21. A low resistance electrode may be attached through the exposed lower surface 21b and an electric field may be applied through the low resistance electrode. 13, the lower surface 21b of the substrate 21 is exposed. However, other portions may be exposed within a range of the purpose of connecting the electrodes and receiving an electric field, and the substrate 21 may be directly exposed An electric field may be applied.

도 14 및 도 15는 본 발명의 일 실시 예에 따른 모판(20)을 이용한 마스크 제조 과정을 나타내는 개략도이다. 도 14 및 도 15에서는 일반적인 평면 전주 도금 방식에 사용하는 판 형상의 음극체(20) 및 양극체(30)를 상정하여 설명한다.14 and 15 are schematic views showing a process of manufacturing a mask using a base plate 20 according to an embodiment of the present invention. In Figs. 14 and 15, the plate-like negative electrode 20 and the positive electrode 30 used in a general planar electroplating method will be described on the assumption.

먼저, 도 14를 참조하면, 모판(20)[또는, 음극체(20)]과 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 모판(20)은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 모판(20)[또는, 음극체(20)]과 대향하는 양극체 사이에 형성된 전기장으로 인해 도금막(15)이 모판(20)의 표면[기재(21a)]에서 전착되어 생성될 수 있다. 다만, 모판(20)의 음각 패턴(28) 내의 공간에서만 도금막(15)이 생성되고, 절연부(25) 영역에서는 도금막(15)이 생성되지 않는다.First, referring to Fig. 14, an anode body (not shown) facing the base plate 20 (or the anode body 20) is prepared. An anode body (not shown) is immersed in a plating liquid (not shown), and all or a part of the base plate 20 may be immersed in a plating liquid (not shown). The plating film 15 can be formed by electrodeposition at the surface (base material 21a) of the base plate 20 due to the electric field formed between the base plate 20 (or the anode body 20) and the anode body opposed thereto. The plated film 15 is formed only in the space in the engraved pattern 28 of the base plate 20 and the plated film 15 is not formed in the region of the insulating portion 25.

기재(21a)로부터 도금막(15)이 전착되면서 두꺼워지기 때문에, 음각 패턴(28)의 상단을 넘기 전까지만 도금막(15)을 형성하는 것이 바람직하다. 즉, 음각 패턴(28)의 깊이보다 도금막(15)의 두께가 더 작을 수 있다. 도금막(15)은 음각 패턴(28) 내의 공간에 채워지며 전착되므로, 음각 패턴(28)과 동일한 테이퍼 형상을 가지며 생성될 수 있다.It is preferable to form the plated film 15 only until the upper end of the engraved pattern 28 is turned over since the plated film 15 is thickened by electrodeposition from the base material 21a. That is, the thickness of the plating film 15 may be smaller than the depth of the engraved pattern 28. Since the plated film 15 is filled in the space in the engraved pattern 28 and electrodeposited, the plated film 15 can be produced having the same taper shape as the engraved pattern 28.

다음으로, 도 15를 참조하면, 모판(20)[또는, 음극체(20)]을 도금액(미도시) 바깥으로 들어올린다. 도금액 바깥에서, 도금막(15)과 모판(20)를 분리하면, 도금막(15)이 생성된 부분은 마스크(100)[또는, 마스크 바디]를 구성하고, 도금막(15)이 생성되지 않은 부분은 화소 패턴(PP), 디스플레이 패턴(DP)[또는, 마스크 패턴]을 구성할 수 있다.Next, referring to Fig. 15, the base plate 20 (or the cathode body 20) is lifted out of the plating liquid (not shown). When the plating film 15 and the base plate 20 are separated from each other outside the plating liquid, the portion where the plating film 15 is formed constitutes the mask 100 (or the mask body), and the plating film 15 is not formed A pixel pattern PP, a display pattern DP (or a mask pattern) can be formed.

위와 같이, 본 발명은 단결정 실리콘 재질의 기재(21)로부터 전주도금을 수행하기 때문에 결함이 방지되고 균일한 표면 특성을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 전주 도금 공정에서 도금막(15)을 형성하는 공정만으로 패턴을 가지는 마스크(100)를 제조할 수 있는 효과가 있다. 또한, 본 발명은 별도의 공정 없이, 기울어진 형상(S), 테이퍼 형상을 가지는 마스크 패턴을 도금 공정만으로 형성할 수 있는 효과가 있다. 또한, 모판(20)[또는, 음극체(20)]를 한번 제조하면, 이후에 반복적으로 재사용 할 수 있어 공정 시간, 비용을 감축시키고, 생산성을 향상시킬 수 있는 효과가 있다.As described above, since the present invention performs electroplating from a base material 21 made of a single crystal silicon material, it is effective to manufacture a mask 100 having defects and having uniform surface characteristics. In addition, there is an effect that the mask 100 having a pattern can be produced only by the step of forming the plating film 15 in the electroplating process. In addition, the present invention has an effect that a mask pattern having a tapered shape S and a tapered shape can be formed only by a plating process without a separate process. Further, once the base plate 20 (or the anode body 20) is manufactured, it can be reused repeatedly thereafter, thereby reducing the processing time and cost, and improving the productivity.

본 발명은 상술한 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such variations and modifications are to be considered as falling within the scope of the invention and the appended claims.

10: 전주 도금 장치
11: 도금조
12: 도금액
15: 도금막
20: 음극체, 모판, 몰드
21: 기재
25: 절연부
26: 제1 절연층
27: 제2 절연층
28: 음각 패턴
30: 양극체
40: 전원공급부
50, 60: 포토레지스트층
51, 61: 포토레지스트 패턴
100: 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
DP: 디스플레이 패턴
PP: 화소 패턴
10: Electroplating device
11: Plating tank
12: plating solution
15: plated film
20: cathode body, base plate, mold
21: substrate
25:
26: first insulating layer
27: second insulating layer
28: engraved pattern
30: anode
40: Power supply
50, 60: photoresist layer
51, 61: photoresist pattern
100: mask, shadow mask, FMM (Fine Metal Mask)
200: OLED pixel deposition apparatus
DP: Display pattern
PP: pixel pattern

Claims (20)

전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서,
전도성 단결정 실리콘 재질이고, 일면 상에 음각 패턴이 형성되는 기재; 및
음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부
를 포함하며,
음각 패턴 하부면에 노출된 단결정 실리콘의 표면 전부에서 균일한 전기장이 형성되어 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 절연부에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 모판.
As a mother plate used in manufacturing a mask for forming an OLED pixel by electroforming,
A substrate made of a conductive single crystal silicon material and having an engraved pattern formed on one surface thereof; And
The surface of the substrate on which the engraved pattern is formed and the insulating portion
/ RTI >
A uniform electric field is formed on the entire surface of the single crystal silicon exposed on the lower surface of the engraved pattern to form a plated film of Invar or Super Invar material and the formation of the plated film in the insulated portion is prevented, And the plated film having the pattern is an FMM (Fine Metal Mask).
삭제delete 제1항에 있어서,
음각 패턴의 측단면 형상은 역 테이퍼(Taper) 형상인, 모판.
The method according to claim 1,
Wherein the side cross-sectional shape of the engraved pattern is a reverse tapered shape.
제1항에 있어서,
모판에 평행한 방향과 음각 패턴 측면 방향이 이루는 각도는 45° 내지 65°인, 모판.
The method according to claim 1,
Wherein the angle between the direction parallel to the base plate and the side direction of the engraving pattern is 45 to 65 degrees.
제1항에 있어서,
음각 패턴의 깊이는 5㎛ 내지 20㎛인, 모판.
The method according to claim 1,
And the depth of the engraved pattern is 5 to 20 占 퐉.
제1항에 있어서,
음각 패턴 하부면에 노출된 기재의 표면에 도금막을 형성할 수 있는 전기장이 작용하는, 모판.
The method according to claim 1,
Wherein an electric field capable of forming a plated film acts on the surface of the substrate exposed on the lower surface of the engraved pattern.
제1항에 있어서,
전주 도금을 반복하여 수행해도 절연부가 잔존하는, 모판.
The method according to claim 1,
Wherein the insulating part remains even after repeating the electroplating.
제1항에 있어서,
절연부는 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성되는, 모판.
The method according to claim 1,
Wherein the insulating portion is formed of a material of at least one of silicon oxide and silicon nitride.
제1항에 있어서,
절연부는 기재의 일면에 대향하는 타면을 제외한 나머지 표면 상에 형성되는, 모판.
The method according to claim 1,
And the insulating portion is formed on the remaining surface except the other surface opposed to the one surface of the substrate.
전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)으로서,
모판의 기재는, 전도성 단결정 실리콘 재질이고, 일면 상에 전도성을 가지는 제1 영역 및 비전도성을 가지는 제2 영역으로 구분되며,
기재의 음각 패턴 하부면이 제1 영역이며, 나머지 기재의 표면은 제2 영역이며,
제1 영역의 표면 전부에서 균일한 전기장이 형성되어 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 제2 영역 상에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)인, 모판.
As a mother plate used in manufacturing a mask for forming an OLED pixel by electroforming,
The substrate of the base plate is made of a conductive single crystal silicon and is divided into a first region having conductivity on one surface and a second region having nonconductiveity,
The lower surface of the engraved pattern of the substrate is the first region, the surface of the remaining substrate is the second region,
A uniform electric field is formed on the entire surface of the first region to form a plated film of Invar or Super Invar material and prevents the formation of a plated film on the second region so that the plated film has a pattern, Is a fine metal mask (FMM).
전주 도금(Electroforming)으로 OLED 화소 형성용 마스크 제조시 사용되는 모판(Mother Plate)의 제조 방법으로서,
(a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계;
(b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계;
(c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계;
(d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계;
(e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및
(f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시키는 단계
를 포함하며,
음각 패턴의 하부면 상에 노출된 단결정 실리콘의 표면 전부에서 균일한 전기장이 형성되어 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되고, 제1 절연층 및 제2 절연층에서 도금막의 형성이 방지되어 도금막이 패턴을 가지게 되며, 상기 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 모판의 제조 방법.
A method of manufacturing a mother plate used in manufacturing a mask for forming an OLED pixel by electroforming,
(a) providing a substrate of a conductive single crystal silicon material;
(b) forming a first insulating layer on at least one side of the substrate;
(c) forming a patterned photoresist layer on the first insulating layer;
(d) etching the first insulating layer and the substrate through the photoresist pattern to form a depressed pattern on one surface of the substrate;
(e) removing the photoresist layer, and forming a second insulating layer on the first insulating layer and the engraved pattern; And
(f) etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate
/ RTI >
A uniform electric field is formed on the entire surface of the single crystal silicon exposed on the lower surface of the engraved pattern to form a plated film of Invar or Super Invar material and the plating is performed in the first insulating layer and the second insulating layer, Wherein formation of the film is prevented so that the plated film has a pattern, and the plated film having the pattern becomes FMM (Fine Metal Mask).
제11항에 있어서,
(b) 단계에서, 제1 절연층은 산화규소, 질화규소 중 적어도 어느 하나의 재질로 형성하는, 모판의 제조 방법.
12. The method of claim 11,
(b), the first insulating layer is formed of at least one of silicon oxide and silicon nitride.
제11항에 있어서,
(d) 단계에서, 제1 절연층 및 기재를 건식 식각하고, 측단면 형상에 역 테이퍼(Taper) 형상인 음각 패턴을 형성하는, 모판의 제조 방법.
12. The method of claim 11,
(d) dry-etching the first insulating layer and the base material to form an engraved pattern having an inverted taper shape in a side cross-sectional shape.
제13항에 있어서,
(d) 단계에서, 제1 절연층은 기재보다 적게 식각되어 음각 패턴 상단의 폭보다 좁은 패턴을 가지며 잔존하는 측부 패턴을 포함하는, 모판의 제조 방법.
14. The method of claim 13,
wherein in the step (d), the first insulating layer includes a side pattern that is less etched than the base material and has a pattern narrower than the width of the upper end of the engraved pattern.
제14항에 있어서,
측부 패턴은, (f) 단계 중 음각 패턴의 측면 상에 형성된 제2 절연층의 식각을 방지하는 식각 마스크로 사용되는, 모판의 제조 방법.
15. The method of claim 14,
Wherein the side pattern is used as an etch mask to prevent etching of the second insulating layer formed on the side of the engraved pattern during step (f).
제11항에 있어서,
(f) 단계는,
(f1) 제2 절연층 상에 음각 패턴의 하부면의 폭에 대응하는 패턴 폭을 가지는 패턴화된 포토레지스트층을 형성하는 단계;
(f2) 음각 패턴 하부면 상의 제2 절연층을 건식 식각하여 기재를 노출시키는 단계; 및
(f3) 포토레지스트층을 제거하는 단계
를 포함하는, 모판의 제조 방법.
12. The method of claim 11,
(f)
(f1) forming a patterned photoresist layer on the second insulating layer, the patterned photoresist layer having a pattern width corresponding to the width of the lower surface of the engraved pattern;
(f2) dry-etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate; And
(f3) removing the photoresist layer
≪ / RTI >
제11항에 있어서,
(g) 기재의 일면에 대향하는 타면 상의 절연층을 식각하여 기재를 노출시키는 단계
를 더 포함하는, 모판의 제조 방법.
12. The method of claim 11,
(g) a step of exposing the substrate by etching an insulating layer on the other surface opposite to one surface of the substrate
Further comprising the steps of:
전주 도금(Electroforming)으로 OLED 화소 형성용 마스크를 제조하는 방법으로서,
전도성 단결정 실리콘 재질이고 일면 상에 음각 패턴이 형성되는 기재, 및 음각 패턴이 형성된 기재의 표면 및 음각 패턴의 측면에 형성되는 절연부를 포함하는 음극체(Cathode Body)로서 이용하여,
음각 패턴 하부면에 노출된 단결정 실리콘의 표면 전부에서 균일한 전기장이 형성되고 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되어 마스크 바디를 구성하고,
음극체의 절연부가 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하며, 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 마스크의 제조 방법.
A method of manufacturing a mask for forming an OLED pixel by electroforming,
The present invention relates to a negative electrode comprising a substrate made of a conductive single crystal silicon and having an engraved pattern formed on one surface thereof and an insulating portion formed on a side of the engraved pattern and a surface of the substrate having the engraved pattern formed thereon,
A uniform electric field is formed on the entire surface of the single crystal silicon exposed on the lower surface of the engraved pattern and a plating film of Invar or Super Invar is formed to constitute the mask body,
Wherein a plating film is prevented from being formed on a surface of the negative electrode body on which an insulating portion is formed to constitute a mask pattern, and the plating film having a pattern is FMM (Fine Metal Mask).
전주 도금(Electroforming)으로 OLED 화소 형성용 마스크를 제조하는 방법으로서,
(a) 전도성 단결정 실리콘 재질의 기재를 제공하는 단계;
(b) 기재의 적어도 일면 상에 제1 절연층을 형성하는 단계;
(c) 제1 절연층 상에 패턴화된 포토레지스트층을 형성하는 단계;
(d) 포토레지스트 패턴을 통해 제1 절연층 및 기재를 식각하여 기재의 일면 상에 음각 패턴을 형성하는 단계;
(e) 포토레지스트층을 제거하고, 제1 절연층 및 음각 패턴 상에 제2 절연층을 형성하는 단계; 및
(f) 음각 패턴의 하부면 상의 제2 절연층을 식각하여 기재를 노출시켜 음극체(Cathode Body)를 제조하는 단계; 및
(g) 음극체 및 음극체에 이격되어 배치되는 양극체(Anode Body)의 적어도 일부를 도금액에 침지하고, 음극체 및 양극체 사이에 전기장을 인가하는 단계
를 포함하며,
음각 패턴 하부면에 노출된 단결정 실리콘의 표면 전부에서 균일한 전기장이 형성되고 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 도금막이 형성되어 마스크 바디를 구성하고,
음극체의 제1 절연층 및 제2 절연층이 형성된 표면에서 도금막의 형성이 방지되어 마스크 패턴을 구성하며, 패턴을 가지는 도금막은 FMM(Fine Metal Mask)이 되는, 마스크의 제조 방법.
A method of manufacturing a mask for forming an OLED pixel by electroforming,
(a) providing a substrate of a conductive single crystal silicon material;
(b) forming a first insulating layer on at least one side of the substrate;
(c) forming a patterned photoresist layer on the first insulating layer;
(d) etching the first insulating layer and the substrate through the photoresist pattern to form a depressed pattern on one surface of the substrate;
(e) removing the photoresist layer, and forming a second insulating layer on the first insulating layer and the engraved pattern; And
(f) etching the second insulating layer on the lower surface of the engraved pattern to expose the substrate to produce a cathode body; And
(g) immersing at least a part of an anode body disposed apart from the negative electrode and the negative electrode in a plating solution, and applying an electric field between the negative electrode and the positive electrode
/ RTI >
A uniform electric field is formed on the entire surface of the single crystal silicon exposed on the lower surface of the engraved pattern and a plating film of Invar or Super Invar is formed to constitute the mask body,
Wherein formation of a plating film is prevented on the surface of the cathode body where the first insulating layer and the second insulating layer are formed to constitute a mask pattern and the plating film having a pattern becomes FMM (Fine Metal Mask).
전주 도금(Electroforming)으로 제조된 OLED 화소 형성용 마스크를 사용하는OLED 화소 증착 방법으로서,
(a) 제18항 또는 제19항 중 어느 한 항의 마스크의 제조 방법을 이용하여 제조한 마스크를 대상 기판에 대응시키는 단계;
(b) 대상 기판에 마스크를 통하여 유기물 소스를 공급하는 단계; 및
(c) 유기물 소스가 마스크의 패턴을 통과하여 대상 기판에 증착되는 단계
를 포함하는, OLED 화소 증착 방법.
An OLED pixel deposition method using a mask for forming an OLED pixel, which is manufactured by electroforming,
(a) matching a mask prepared by the method of manufacturing a mask according to any one of claims 18 to 19 with a target substrate;
(b) supplying an organic material source to a target substrate through a mask; And
(c) an organic material source is deposited on the target substrate through the pattern of the mask
/ RTI >
KR1020160159669A 2016-11-28 2016-11-28 Mother plate and producing method of the same, and producing method of the same KR101871956B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160159669A KR101871956B1 (en) 2016-11-28 2016-11-28 Mother plate and producing method of the same, and producing method of the same
PCT/KR2017/013187 WO2018097559A1 (en) 2016-11-28 2017-11-20 Mother plate, method for manufacturing mother plate, and method for manufacturing mask
TW106141014A TW201833389A (en) 2016-11-28 2017-11-24 Mother plate and producing method of the same, and producing method of mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159669A KR101871956B1 (en) 2016-11-28 2016-11-28 Mother plate and producing method of the same, and producing method of the same

Publications (2)

Publication Number Publication Date
KR20180060312A KR20180060312A (en) 2018-06-07
KR101871956B1 true KR101871956B1 (en) 2018-07-02

Family

ID=62195515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159669A KR101871956B1 (en) 2016-11-28 2016-11-28 Mother plate and producing method of the same, and producing method of the same

Country Status (3)

Country Link
KR (1) KR101871956B1 (en)
TW (1) TW201833389A (en)
WO (1) WO2018097559A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230089374A (en) 2021-12-13 2023-06-20 대진대학교 산학협력단 Mold for fine metal mask, method of manufacturing mold for fine metal mask and method of manufacturing fine metal mask using the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127338B (en) * 2019-05-13 2022-12-09 创造未来有限公司 Method for manufacturing mold for manufacturing fine metal mask and method for manufacturing fine metal mask
TWI825368B (en) 2020-12-07 2023-12-11 達運精密工業股份有限公司 Method of manufacturing metal mask
TW202227650A (en) * 2021-01-13 2022-07-16 達運精密工業股份有限公司 Mask, method of manufacturing mask
TWI825470B (en) * 2021-08-26 2023-12-11 達運精密工業股份有限公司 Method of fabricating metal mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (en) * 2003-11-28 2005-06-16 Canon Components Inc Metal mask for vapor deposition, and method of producing vapor deposition pattern using the same
JP2008305703A (en) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd Production method of pattern-engraved metal foil
JP2013122487A (en) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc Method for manufacturing metal grating, metal grating, and x-ray imaging device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3786313B2 (en) * 1997-05-08 2006-06-14 九州日立マクセル株式会社 Metal mask manufacturing method
JP4617542B2 (en) * 2000-07-26 2011-01-26 パナソニック株式会社 Method for manufacturing conductor using electroforming mold

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154879A (en) * 2003-11-28 2005-06-16 Canon Components Inc Metal mask for vapor deposition, and method of producing vapor deposition pattern using the same
JP2008305703A (en) * 2007-06-08 2008-12-18 Hitachi Chem Co Ltd Production method of pattern-engraved metal foil
JP2013122487A (en) * 2011-12-09 2013-06-20 Konica Minolta Medical & Graphic Inc Method for manufacturing metal grating, metal grating, and x-ray imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230089374A (en) 2021-12-13 2023-06-20 대진대학교 산학협력단 Mold for fine metal mask, method of manufacturing mold for fine metal mask and method of manufacturing fine metal mask using the same

Also Published As

Publication number Publication date
WO2018097559A1 (en) 2018-05-31
TW201833389A (en) 2018-09-16
KR20180060312A (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR101871956B1 (en) Mother plate and producing method of the same, and producing method of the same
KR102054179B1 (en) Producing method of mask and mother plate using therefor
KR20180057461A (en) Producing method of mask integrated frame
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
KR101843035B1 (en) Producing methods of the mother plate and mask
KR20180122173A (en) Producing method of mask integrated frame
KR101832988B1 (en) Mother plate and producing method of the same, and producing method of the same
KR102032867B1 (en) Producing method of mother plate and mask, and deposition method of oled picture element
KR101907490B1 (en) Mother plate and producing method of mask
KR101861702B1 (en) Mother plate and producing method of the same, and producing method of the same
KR101860013B1 (en) Mask
KR20190011098A (en) Mother plate, mask and producing method of mask
KR102246536B1 (en) Mask same, and producing method of the same
KR20180130319A (en) Separating method of mask
KR102301331B1 (en) Producing method of mask
KR102110438B1 (en) Producing method of mask
KR102358267B1 (en) Producing method of mask
KR20190011100A (en) Motherplate for producing electroforming mask
KR20190004478A (en) Producing method of mask
KR102055405B1 (en) Mother plate and producing method thereof
KR102325254B1 (en) Mother plate and producing method of the same, and producing method of mask
CN112042000A (en) Method for manufacturing mother board and mask
KR20180013538A (en) Producing method of mother plate and producing method of mask
KR20190051388A (en) Separating method of mask from mother plate
KR20190011099A (en) Motherplate for producing electroforming mask

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right