KR20200032024A - 반도체 처리용 조성물 및 처리 방법 - Google Patents

반도체 처리용 조성물 및 처리 방법 Download PDF

Info

Publication number
KR20200032024A
KR20200032024A KR1020197003765A KR20197003765A KR20200032024A KR 20200032024 A KR20200032024 A KR 20200032024A KR 1020197003765 A KR1020197003765 A KR 1020197003765A KR 20197003765 A KR20197003765 A KR 20197003765A KR 20200032024 A KR20200032024 A KR 20200032024A
Authority
KR
South Korea
Prior art keywords
composition
semiconductor processing
group
processing
water
Prior art date
Application number
KR1020197003765A
Other languages
English (en)
Inventor
가츠타카 요코이
겐이치 야마모토
란 미츠보시
가나에 마스다
사토시 가모
도모타카 시노다
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20200032024A publication Critical patent/KR20200032024A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/04—Aqueous dispersions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

피처리체의 텅스텐을 포함하는 배선 등에 미치는 부식에 의한 손상을 억제하고, 피처리체의 표면으로부터 오염을 효율적으로 제거할 수 있는 반도체 처리용 조성물 및 그것을 사용한 처리 방법을 제공한다.
본 발명에 관한 처리 방법은, 배선 재료로서 텅스텐을 포함하는 배선 기판을, 철 이온 및 과산화물을 함유하는 조성물을 사용하여 화학 기계 연마한 후에, 3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7인 반도체 처리용 조성물을 사용하여 처리하는 공정을 포함한다.

Description

반도체 처리용 조성물 및 처리 방법
본 발명은 반도체 처리용 조성물 및 그것을 사용한 처리 방법에 관한 것이다.
반도체 장치의 제조에 활용되는 CMP(Chemical Mechanical Polishing(화학 기계 연마))란, 피처리체(피연마체)를 연마 패드에 압착하고, 연마 패드 상에 화학 기계 연마용 수계 분산체(이하, 단순히 「CMP 슬러리」라고도 한다.)를 공급하면서 피처리체와 연마 패드를 서로 미끄럼 이동시켜, 피처리체를 화학적으로 또한 기계적으로 연마하는 기술이다. 이러한 CMP에 사용되는 CMP 슬러리에는, 연마 지립 외에, 에칭제나 pH 조정제 등의 화학 약품이 함유되어 있다. 그리고, CMP에 의해 연마 칩이 발생된다. 이들의 연마 칩이 피처리체에 잔류하면, 치명적인 장치 결함이 되는 경우가 있다. 이 때문에, CMP 후, 피처리체를 세정하는 공정이 필수가 되고 있다.
CMP 후의 피처리체의 표면에는, 구리나 텅스텐 등의 금속 배선재, 산화 실리콘 등의 절연재, 질화탄탈륨이나 질화티타늄 등의 배리어 메탈재 등이 노출되어 있다. 이러한 이종(異種) 재료가 피연마면에 공존하는 경우, 피연마면으로부터 오염만을 제거하고, 부식 등의 손상을 끼치지 않고 처리할 필요가 있다. 예를 들어 특허문헌 1에는, 산성의 반도체 처리용 조성물을 사용하여 배선재와 배리어 메탈재가 노출된 피연마면의 부식을 억제하는 기술이 개시되어 있다. 또한, 예를 들어 특허문헌 2나 특허문헌 3에는, 중성으로부터 알칼리성의 반도체 처리용 조성물을 사용하여 배선재와 코발트와 같은 배리어 메탈재가 노출된 피연마면을 처리하는 기술이 개시되어 있다.
일본 특허 공개 제2010-258014호 공보 일본 특허 공개 제2009-055020호 공보 일본 특허 공개 제2013-157516호 공보
그러나, 근년의 가일층 회로 구조의 미세화에 수반하여, 피처리체의 금속 배선 등에 부여하는 손상을 더욱 억제하고, 피처리체의 표면으로부터 오염을 효율적으로 제거할 수 있는 처리 기술이 요구되고 있다.
예를 들어, 금속 배선으로서 텅스텐을 갖는 피처리체의 CMP에서는, 질산철 및 그 밖의 산화제(과산화수소, 요오드산칼륨 등)를 함유하는 CMP 슬러리가 사용된다. 이 CMP 슬러리 중에 포함되는 철 이온이 피처리체의 표면에 흡착하기 쉽기 때문에, 피처리체의 표면은 철 오염되기 쉽다. 이 경우, 암모니아 및 과산화수소를 함유하는 조성물이나 희불산을 사용하여 피처리체의 표면을 처리함으로써 철 오염을 제거할 수 있지만, 피처리체의 표면이 부식되어 버려 손상을 받기 쉽다. 그 때문에, 피처리체의 금속 배선 등에 미치는 부식에 의한 손상을 가능한 한 억제하고, 피처리체의 표면으로부터 오염을 효과적으로 제거할 수 있는 처리 기술이 요구되고 있다.
그래서, 본 발명에 관한 몇 가지의 양태는, 상기 과제의 적어도 일부를 해결함으로써, 피처리체의 텅스텐을 포함하는 배선 등에 미치는 부식에 의한 손상을 억제하고, 피처리체의 표면으로부터 오염을 효율적으로 제거할 수 있는 반도체 처리용 조성물, 및 그것을 사용한 처리 방법을 제공하는 것이다.
본 발명은 상술한 과제의 적어도 일부를 해결하기 위하여 이루어진 것으로, 이하의 양태 또는 적용예로서 실현할 수 있다.
[적용예 1]
본 발명에 관한 처리 방법의 일 형태는,
배선 재료로서 텅스텐을 포함하는 배선 기판을,
철 이온 및 과산화물을 함유하는 조성물을 사용하여 화학 기계 연마한 후에,
3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7인 반도체 처리용 조성물을 사용하여 처리하는 공정을 포함한다.
[적용예 2]
상기 적용예의 처리 방법에 있어서,
또한, 상기 반도체 처리용 조성물을 20 내지 500배로 희석하는 공정을 포함할 수 있다.
[적용예 3]
상기 적용예의 어느 처리 방법에 있어서,
또한, 상기 반도체 처리용 조성물의 25℃에서의 점도를 5mPa·s 이하로 조정하는 공정을 포함할 수 있다.
[적용예 4]
상기 적용예의 어느 처리 방법에 있어서,
또한, 상기 반도체 처리용 조성물을 뎁스 타입 또는 플리츠 타입의 필터로 여과하는 공정을 포함할 수 있다.
[적용예 5]
상기 적용예의 어느 처리 방법에 있어서,
상기 반도체 처리용 조성물을 사용하여 처리하는 수단이, 세정조에 상기 반도체 처리용 조성물을 채워서 상기 배선 기판을 침지시키는 딥식, 노즐로부터 상기 배선 기판 상에 상기 반도체 처리용 조성물을 유하하면서 해당 배선 기판을 고속 회전시키는 스핀식, 또는 상기 배선 기판에 상기 반도체 처리용 조성물을 분무하여 세정하는 스프레이식 중 어느 수단일 수 있다.
[적용예 6]
상기 적용예의 어느 처리 방법에 있어서,
상기 반도체 처리용 조성물을 사용하여 처리하는 수단으로서, 물리력에 의한 처리 수단을 더 포함할 수 있다.
[적용예 7]
상기 적용예의 어느 처리 방법에 있어서,
또한, 상기 배선 기판을 초순수 또는 순수를 사용하여 세정하는 공정을 포함할 수 있다.
[적용예 8]
상기 적용예의 어느 처리 방법에 있어서,
상기 수용성 화합물 (B)가 수용성 고분자일 수 있다.
[적용예 9]
상기 적용예의 어느 처리 방법에 있어서,
상기 반도체 처리용 조성물이, 유기산 및 인산으로 이루어지는 군에서 선택되는 적어도 1종을 더 함유할 수 있다.
[적용예 10]
본 발명에 관한 반도체 처리용 조성물의 일 형태는,
3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7이며, 텅스텐을 포함하는 배선이 마련된 피처리체 표면을 처리하기 위한 농축된 조성물이다.
[적용예 11]
상기 적용예의 반도체 처리용 조성물은,
1 내지 500배로 희석하여 사용할 수 있다.
[적용예 12]
본 발명에 관한 반도체 처리용 조성물의 일 형태는,
3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7이며, 텅스텐을 포함하는 배선이 마련된 피처리체 표면을 처리하기 위한 희석하지 않고 사용되는 조성물이다.
[적용예 13]
상기 적용예의 어느 반도체 처리용 조성물에 있어서,
상기 수용성 화합물 (B)가 수용성 고분자일 수 있다.
[적용예 14]
상기 적용예의 어느 반도체 처리용 조성물에 있어서,
또한 유기산을 함유할 수 있다.
[적용예 15]
상기 적용예의 어느 반도체 처리용 조성물에 있어서,
또한 칼륨 및 나트륨을 함유하고,
반도체 처리용 조성물 중의, 상기 칼륨의 함유량을 MK(ppm), 상기 나트륨의 함유량을 MNa(ppm)로 했을 때, MK/MNa=1×10-1 내지 1×104일 수 있다.
[적용예 16]
상기 적용예의 어느 반도체 처리용 조성물에 있어서,
25℃에서의 점도가 5mPa·s 미만일 수 있다.
본 발명에 관한 반도체 처리용 조성물을 사용함으로써, 피처리체의 텅스텐을 포함하는 배선 등에 미치는 부식에 의한 손상을 억제하고, 피처리체의 표면으로부터 오염을 효율적으로 제거할 수 있다. 또한, 본 발명에 관한 처리 방법에 의하면, 배선 재료로서 텅스텐을 포함하는 배선 기판을 철 이온 및 과산화물을 함유하는 조성물을 사용하여 화학 기계 연마한 후에 해당 배선 기판을 처리하는 경우에, 텅스텐을 포함하는 배선 등에 미치는 부식에 의한 손상을 억제하고, 배선 기판의 표면으로부터 오염을 효율적으로 제거할 수 있다.
도 1은 본 실시 형태에 관한 처리 방법에 사용되는 배선 기판의 제작 프로세스를 모식적으로 나타내는 단면도이다.
도 2는 본 실시 형태에 관한 처리 방법에 사용되는 배선 기판의 제작 프로세스를 모식적으로 나타내는 단면도이다.
이하, 본 발명의 적합한 실시 형태에 대하여 상세하게 설명한다. 또한, 본 발명은 하기의 실시 형태에 한정되는 것은 아니고, 본 발명의 요지를 변경하지 않는 범위에서 실시되는 각종 변형예도 포함한다.
1. 반도체 처리용 조성물
본 발명의 일 실시 형태에 관한 반도체 처리용 조성물은 텅스텐을 포함하는 배선층이 마련된 피처리체 표면을 처리하기 위한 조성물이며, 3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7이다.
본 실시 형태에 관한 반도체 처리용 조성물은, 순수나 유기 용매 등의 액상 매체로 희석하여 사용하는 것을 목적으로 한 농축 타입이어도 되고, 희석하지 않고 그대로 사용하는 것을 목적으로 한 비희석 타입이어도 된다. 본 명세서에서, 농축 타입 또는 비희석 타입인 것을 특정하지 않는 경우에는, 「반도체 처리용 조성물」이라는 용어는, 농축 타입 및 비희석 타입의 양쪽을 포함하는 개념으로서 해석된다.
이러한 반도체 처리용 조성물은, 주로 CMP 종료 후의 텅스텐을 포함하는 배선층이 마련된 피처리체의 표면에 존재하는 파티클이나 유기 잔사 등의 오염 물질을 제거하기 위한 세정제로서 사용할 수 있다. 이하, 본 실시 형태에 관한 반도체 처리용 조성물에 포함되는 각 성분에 대하여 상세하게 설명한다.
1.1. 화합물 (A)
본 실시 형태에 관한 반도체 처리용 조성물은, 3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)(본 명세서에서, 간단히 「화합물 (A)」라고도 한다.)를 함유한다. 본 발명에 있어서의 「3급 아미노기」란, -NR1R2(단, R1, R2는 각각 독립적으로 탄화수소기를 나타내며, R1과 R2가 결합하여 환상 구조를 형성하고 있어도 된다)를 가리킨다. 여기서, R1 및 R2는, 탄화수소기를 나타내지만, 후술하는 일반식 (1) 중의 R1 내지 R3으로 나타내는 탄화수소기와 동의이다.
화합물 (A)는, 피처리면의 금속 표면에 흡착하여 부식을 저감시키는 기능을 갖고 있다. 그 때문에, 반도체 처리용 조성물에 화합물 (A)를 첨가하면, 피처리체의 텅스텐을 포함하는 배선 등에 미치는 부식에 의한 손상을 억제할 수 있다. 또한, 본 실시 형태에 관한 반도체 처리용 조성물을 사용하여 피처리체를 처리한 후, 초순수 또는 순수로 린스를 하면, 화합물 (A)는 텅스텐을 포함하는 배선 등에 잔류되지 않고 씻겨버리므로, 청정한 오염이 없는 피처리면을 얻을 수 있다. 또한, 화합물 (A)는, 반도체 처리용 조성물의 pH를 조정하기 위한 pH 조정제로서의 기능도 갖고 있다.
화합물 (A)로서는, 수용성 아민인 것이 바람직하다. 본 발명에 있어서의 「수용성」이란, 20℃의 중성의 물 100g에 용해하는 질량이 0.1g 이상인 것을 말한다. 수용성 아민으로는 예를 들어 제3급 아민을 들 수 있다.
이러한 제3급 아민으로서는, 예를 들어 테트라메틸에틸렌디아민, N,N, N',N'-테트라메틸-1,3-프로판디아민, 1,1,4,7,10,10-헥사메틸트리에틸렌테트라민, 2,4,6-트리스(디메틸아미노메틸)페놀, 1,8-디아자비시클로(5,4,0)운데센-7,1,5-디아자비시클로(4,3,0)노넨-5,4-디메틸아미노피리딘, 2-메틸피라진, 비피리딘, N,N'-디메틸피페라진 등을 들 수 있다. 이들 화합물 (A)는, 1종 단독으로 사용해도 되고, 2종 이상 혼합하여 사용해도 된다.
본 실시 형태에 관한 반도체 처리용 조성물 중의 화합물 (A)의 함유량은, CMP 후의 피처리체의 표면에 노출되어 있는 텅스텐 등의 금속 배선재, 산화 실리콘 등의 절연재, 질화탄탈륨이나 질화티타늄 등의 배리어 메탈재 등의 재질이나, 사용된 CMP 슬러리의 조성에 의해 적절히 변경할 수 있다.
또한, 본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물의 희석 정도에 따라서도, 화합물 (A)의 함유량을 적절히 변경할 수 있다. 화합물 (A)의 함유량은, 농축 타입의 반도체 처리용 조성물을 희석하여 조제되는 세정제 또는 비희석 타입의 반도체 처리용 조성물 100질량부에 대하여, 바람직하게는 0.0001 내지 10질량부이며, 보다 바람직하게는 0.001 내지 5질량부이며, 특히 바람직하게는 0.05 내지 1질량부이다. 화합물 (A)의 함유량이 상기 범위 내에 있으면, 피처리체의 텅스텐을 포함하는 배선 등의 표면에 흡착하여 보호함으로써 부식을 저감하고, 배선 등에 부여하는 손상을 억제할 수 있다. 또한, 피처리체를 초순수 또는 순수로 린스한 후에, 화합물 (A)는 배선 등의 표면에 잔류되지 않고 씻겨버리므로, 보다 청정한 오염이 없는 피처리면을 얻을 수 있다.
본 실시 형태에 관한 반도체 처리용 조성물 중에서는 화합물 (A)의 3급 아미노기는 하기 일반식 (1)로 표시되는 염을 형성하고 있어도 된다.
Figure pct00001
(상기 식 (1) 중, R1 내지 R3은, 각각 독립적으로 수소 원자 또는 탄화수소기를 나타낸다. M-는, 음이온을 나타낸다. 또한, R1 내지 R3은 모두가 수소 원자인 경우는 없고, 적어도 2개 이상이 탄화수소기이다. R1 내지 R3의 2개 이상이 결합하여 환 구조를 형성하고 있어도 된다.)
상기 일반식 (1)에 있어서, R1 내지 R3으로 표시되는 탄화수소기로서는, 지방족, 방향족, 방향 지방족 또는 지환족 중 어느 것이어도 된다. 또한, 지방족 및 방향 지방족의 지방족은 포화이거나 불포화여도 되고, 직쇄상이거나 분지상이어도 된다. 이들의 탄화수소기로서는, 예를 들어 직쇄상, 분지상, 환상의 알킬기, 알케닐기, 아르알킬기 및 아릴기 등을 들 수 있다.
알킬기로서는, 통상 탄소수가 1 내지 6인 저급 알킬기가 바람직하고, 탄소수 1 내지 4의 저급 알킬기가 보다 바람직하다. 이러한 알킬기로서는, 예를 들어 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, iso-부틸기, sec-부틸기, tert-부틸기, n-펜틸기, iso-펜틸기, sec-펜틸기, tert-펜틸기, 네오펜틸기, n-헥실기, iso-헥실기, sec-헥실기, tert-헥실기, 시클로펜틸기, 시클로헥실기 등을 들 수 있다.
알케닐기로서는, 통상 탄소수 1 내지 6의 저급 알케닐기가 바람직하고, 탄소수 1 내지 4의 저급 알케닐기가 보다 바람직하다. 이러한 알케닐기로서는, 예를 들어 비닐기, n-프로페닐기, iso-프로페닐기, n-부테닐기, iso-부테닐기, sec-부테닐기, tert-부테닐기 등을 들 수 있다.
아르알킬기로서는, 통상 탄소수 7 내지 12인 것이 바람직하다. 이러한 아르알킬기로서는, 예를 들어 벤질기, 페네틸기, 페닐프로필기, 페닐부틸기, 페닐헥실기, 메틸벤질기, 메틸페네틸기, 에틸벤질기 등을 들 수 있다.
아릴기로서는, 통상 탄소수 6 내지 14인 것이 바람직하다. 이러한 아릴기로서는, 예를 들어 페닐기, o-톨릴기, m-톨릴기, p-톨릴기, 2,3-크실릴기, 2,4-크실릴기, 2,5-크실릴기, 2,6-크실릴기, 3,5-크실릴기, 나프틸기, 안트릴기 등을 들 수 있다.
상기 아릴기 또는 아르알킬기의 방향환은, 예를 들어 메틸기, 에틸기 등의 저급 알킬기나, 할로겐 원자, 니트로기, 아미노기, 히드록실기 등을 치환기로서 갖고 있어도 된다.
상기 일반식 (1)에 있어서, M-로 나타내는 음이온으로서는, 예를 들어 산성 화합물 유래의 음이온, 수산화물 이온(OH-) 등을 들 수 있다.
1.2. 화합물 (B)
본 실시 형태에 관한 반도체 처리용 조성물은, 용해 파라미터가 10 이상인 수용성 화합물 (B)(본 명세서에서, 간단히 「화합물 (B)」이라고도 한다.)를 함유한다. 화합물 (B)는, 피처리체의 표면에 작용하여 유기 잔사를 제거할 목적으로 사용된다.
본 발명에 있어서의 「용해 파라미터(Solubility Parameter: SP값)」란, 페도스(Fedors)의 계산 방법에 의해 산출되는 값을 말한다. SP값(δ)은, 하기 식 (2)로부터 구할 수 있다.
δ=(ΔE/ΔV)1/2(cal/㎤)1/2 (2)
식 (2) 중, ΔE는 증발 에너지(cal/mol)를 나타내고, ΔV는 25℃에서의 몰 체적(㎤/mol)을 나타낸다.
본 발명에 있어서의 「수용성 화합물」이란, 20℃의 중성의 물 100g에 용해하는 질량이 0.1g 이상인 화합물인 것을 말한다.
화합물 (B)의 용해 파라미터의 하한값은, 10 이상이지만, 바람직하게는 11 이상이며, 보다 바람직하게는 12 이상이다. 한편, 화합물 (B)의 용해 파라미터의 상한값은, 바람직하게는 20 이하이고, 보다 바람직하게는 16 이하이다. 용해 파라미터가 상기 범위에 있는 화합물 (B)는, 피처리체의 표면에 잔류하는 유기 잔사와 상호 작용하기 쉽고, 유기 잔사를 처리제 중에 가용화 또는 분산시킬 수 있고, 피처리체의 표면으로부터 유기 잔사를 효율적으로 제거할 수 있다. 한편, 용해 파라미터가 상기 범위 미만인 화합물은, 수용성이 낮기 때문에, 피처리체의 표면으로부터 유기 잔사 등의 오염을 제거하는 효율이 나빠진다.
화합물 (B)로서는, 메탄올, 에탄올, n-프로판올, 1-프로판올, 에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜모노에틸에테르, 아세토니트릴, N,N-디메틸포름아미드, 술포란, 트리아세틴, 프로필렌카르보네이트, 에틸렌카르보네이트, N-메틸피롤리돈 등의 용해 파라미터가 10 이상인 화합물, 및 이하에 예시하는 용해 파라미터가 10 이상인 수용성 고분자를 들 수 있다.
용해 파라미터가 10 이상인 수용성 고분자로서는, 예를 들어 폴리아크릴산, 폴리메타크릴산, 폴리말레산, 폴리비닐술폰산, 폴리알릴술폰산, 폴리스티렌술폰산 및 이들의 염;
스티렌, α-메틸스티렌,4-메틸스티렌 등의 모노머와, (메트)아크릴산, 말레산 등의 산 모노머와의 공중합체나, 벤젠술폰산, 나프탈렌술폰산 등을 포르말린으로 축합시킨 방향족 탄화수소기를 갖는 반복 단위를 갖는 중합체 및 이들의 염;
폴리비닐알코올, 폴리옥시에틸렌, 폴리비닐피롤리돈, 폴리비닐피리딘, 폴리아크릴아미드, 폴리비닐포름아미드, 폴리에틸렌이민, 폴리비닐옥사졸린, 폴리비닐이미다졸, 폴리알릴아민 등의 비닐계 합성 폴리머; 히드록시에틸셀룰로오스, 카르복시메틸셀룰로오스, 가공 전분 등의 천연 다당류의 변성물;
등을 들 수 있지만, 이들에 한정되지 않는다. 화합물 (B)로서는, 수용성 고분자인 것이 바람직하다. 이들의 화합물 (B)는, 1종 단독으로 사용해도 되고, 2종 이상을 조합해서 사용해도 된다.
화합물 (B)로서의 수용성 고분자는, 단독 중합체여도 되고, 2종 이상의 단량체를 공중합시킨 공중합체여도 된다. 이러한 단량체로서는, 카르복실기를 갖는 단량체, 술폰산기를 갖는 단량체, 히드록실기를 갖는 단량체, 폴리에틸렌옥시드쇄를 갖는 단량체, 아미노기를 갖는 단량체, 복소환을 갖는 단량체 등을 사용할 수 있다.
화합물 (B)로서의 수용성 고분자의 중량 평균 분자량(Mw)은, 바람직하게는 1000 이상 150만 이하, 보다 바람직하게는 3000 이상 120만 이하이다. 또한, 본 명세서 중에 있어서의 「중량 평균 분자량(Mw)」이란, GPC(겔 투과 크로마토그래피)에 의해 측정된 폴리에틸렌 글리콜 환산의 중량 평균 분자량인 것을 가리킨다.
화합물 (B)로서의 수용성 고분자는, 반도체 처리용 조성물의 점도를 조정할 수도 있다. 본 실시 형태에 관한 반도체 처리용 조성물의 25℃에서의 점도는, 바람직하게는 5mPa·s 미만이고, 보다 바람직하게는 4mPa·s 이하이고, 더욱 바람직하게는 2mPa·s 이하이고, 또한 보다 바람직하게는 1.2mPa·s 이하이고, 특히 바람직하게는 1mPa·s이하이다. 본 실시 형태에 관한 반도체 처리용 조성물의 25℃에서의 점도가 상기 범위에 있으면, 반도체 처리용 조성물을 여과하여 정제할 때에 충분한 여과 속도를 낼 수 있고, 실용에 제공하기 위해 충분한 스루풋을 얻을 수 있다. 또한, 반도체 처리용 조성물의 25℃에서의 점도가 상기 범위에 있으면, 반도체 처리용 조성물을 사용한 처리 공정에 있어서, 피처리체의 표면에 요철이 있는 경우에도, 해당 요철에 조성물이 침입하여 요철 표면에 접촉하여 처리할 수 있기 때문에, 피처리체의 표면을 보다 균질하게 처리할 수 있다. 반도체 처리용 조성물의 25℃에서의 점도가 상기 범위를 초과하면, 점도가 지나치게 높아짐으로써 피처리체에 반도체 처리용 조성물을 안정적으로 공급할 수 없는 경우가 있다. 화합물 (B)가 수용성 고분자인 경우, 반도체 처리용 조성물의 점도는, 첨가하는 수용성 고분자의 중량 평균 분자량이나 함유량에 의해 거의 결정되므로, 그들의 밸런스를 고려하면서 조정하면 된다.
또한, 본 명세서에서의 「반도체 처리용 조성물의 점도」란, JIS K2283에 준거하여 측정한 우벨로데 점도인 것을 말한다.
본 실시 형태에 관한 반도체 처리용 조성물 중의 화합물 (B)의 함유량은, 텅스텐을 포함하는 배선층이 마련된 피처리체의 CMP 후의 표면 상태나, 사용된 CMP 슬러리의 조성에 의해 적절히 변경할 수 있다.
또한, 본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물의 희석 정도에 따라서도, 화합물 (B)의 함유량을 적절히 변경할 수 있다. 화합물 (B)의 함유량은, 농축 타입의 반도체 처리용 조성물을 희석하여 조제되는 세정제 또는 비희석 타입의 반도체 처리용 조성물 100질량부에 대하여, 하한값이 바람직하게는 0.001질량부 이상, 보다 바람직하게는 0.01질량부 이상이며, 상한값이 바람직하게는 10질량부 이하, 보다 바람직하게는 1질량부 이하이다. 화합물 (B)의 함유량이 상기 범위 내에 있으면, CMP 슬러리 중에 포함되어 있던 파티클이나 유기 잔사 등의 오염 물질을 배선 기판 상으로부터 제거하는 효과가 촉진되므로, 보다 청정한 피처리면이 얻어지기 쉽다.
1.3. 그 밖의 성분
본 실시 형태에 관한 반도체 처리용 조성물은, 상술한 성분 및 주성분인 액상 매체 외에, 필요에 따라 칼륨이나 나트륨, 유기산, 그 밖의 성분을 함유할 수 있다.
1.3.1. 칼륨 및 나트륨
본 실시 형태에 관한 반도체 처리용 조성물은, 또한 칼륨 및 나트륨을 일정한 양비로 함유할 수 있다. 일반적으로, 일본 특허 공개 제2000-208451호 공보 등에 기재되어 있는 바와 같이, 반도체의 제조 공정에서는, 나트륨이나 칼륨 등의 알칼리 금속은 가능한 한 제거해야 할 불순물이라고 인식되어 있다. 그러나, 본원 발명에 있어서는, 지금까지의 개념을 뒤엎고, 텅스텐을 포함하는 배선층이 마련된 피처리체의 세정 공정에 있어서, 칼륨 및 나트륨을 소정의 양비로 함유하는 반도체 처리용 조성물을 사용함으로써, 반도체 특성을 대폭으로 열화시키지 않고, 반대로 처리 특성을 더 향상시키는 효과가 있는 것이 판명되었다.
본 실시 형태에 관한 반도체 처리용 조성물이 칼륨 및 나트륨을 함유할 경우, 칼륨 및 나트륨의 함유 비율은, 칼륨의 함유량을 MK(ppm), 나트륨의 함유량을 MNa(ppm)로 했을 때, MK/MNa=1×10-1 내지 1×104인 것이 바람직하고, 3×10-1 내지 7×103인 것이 보다 바람직하고, 5×10-1 내지 5×103인 것이 특히 바람직하다. 칼륨 및 나트륨의 함유 비율이 상기 범위 내에 있으면, 반도체 처리 공정에 있어서, 피처리면에 노출된 텅스텐이 과잉으로 에칭되어 용출하는 것을 효과적으로 억제할 수 있다고 생각된다.
본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물이 나트륨을 함유할 경우, 나트륨을 1×10-6 내지 1×102ppm 함유하는 것이 바람직하고, 1×10-5 내지 5×101ppm 함유하는 것이 보다 바람직하고, 1×10-4 내지 5×100ppm 함유하는 것이 특히 바람직하다. 또한, 본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물이 칼륨을 함유하는 경우, 칼륨을 1×10-4 내지 5×103ppm 함유하는 것이 바람직하고, 5×10-4 내지 3×103 함유하는 것이 보다 바람직하고, 1×10-3 내지 2×103ppm 함유하는 것이 특히 바람직하다.
본 실시 형태에 관한 비희석 타입의 반도체 처리용 조성물이 나트륨을 함유할 경우, 나트륨을 1×10-8 내지 1×102ppm 함유하는 것이 바람직하고, 1×10-7 내지 5×101ppm 함유하는 것이 보다 바람직하고, 1×10-6 내지 5×100ppm 함유하는 것이 특히 바람직하다. 또한, 본 실시 형태에 관한 비희석 타입의 반도체 처리용 조성물이 칼륨을 함유할 경우, 칼륨을 1×10-6 내지 5×103ppm 함유하는 것이 바람직하고, 5×10-6 내지 3×103ppm 함유하는 것이 보다 바람직하고, 1×10-5 내지 2×103ppm 함유하는 것이 특히 바람직하다.
본 실시 형태에 관한 반도체 처리용 조성물에 있어서, 칼륨 및 나트륨을 상기 함유 비율로 함유하고, 또한, 칼륨 및 나트륨의 함유량이 상기 범위 내에 있음으로써, 처리 공정에서 피처리면에 노출된 텅스텐이 과잉으로 에칭되어 용출하는 것을 더 효과적으로 억제하고, 안정된 처리 특성을 유지할 수 있다고 생각된다.
본 실시 형태에 관한 반도체 처리용 조성물은, 칼륨이나 나트륨을 수용성의 염으로서 배합함으로써, 칼륨이나 나트륨을 반도체 처리용 조성물에 함유시킬 수 있다. 이러한 수용성의 염으로서는, 예를 들어 나트륨이나 칼륨의 수산화물, 탄산염, 암모늄염, 할로겐화물 등을 사용할 수 있다.
또한, 본 발명에 있어서, 반도체 처리용 조성물에 함유되는 칼륨의 함유량MK(ppm) 및 나트륨의 함유량 MNa(ppm)는, 반도체 처리용 조성물을 ICP 발광 분석법(ICP-AES), ICP 질량 분석법(ICP-MS) 또는 원자 흡광 광도법(AA)을 사용하여 정량함으로써 구할 수 있다. ICP 발광 분석 장치로서는, 예를 들어 「ICPE-9000(가부시키가이샤 시마즈 세이사쿠쇼제)」 등을 사용할 수 있다. ICP 질량 분석 장치로서는, 예를 들어 「ICPM-8500(가부시키가이샤 시마즈 세이사쿠쇼제)」, 「ELAN DRC PLUS(퍼킨엘머사제)」 등을 사용할 수 있다. 원자 흡광 분석 장치로서는, 예를 들어 「AA-7000(가부시키가이샤 시마즈 세이사쿠쇼제)」, 「ZA3000(가부시키가이샤 히타치 하이테크 사이언스)」 등을 사용할 수 있다.
또한, 배선 재료로서 텅스텐을 갖는 피처리체의 CMP에서는, 철 이온 및 과산화물(과산화수소, 요오드산 칼륨 등)을 함유하는 CMP 슬러리가 사용된다. 이 CMP 슬러리 중에 포함되는 철 이온이 피처리체의 표면에 흡착되기 쉽기 때문에, 피연마면은 철 오염되기 쉽다. 이 경우, 본 실시 형태의 칼륨 및 나트륨을 함유하는 반도체 처리용 조성물을 사용하여 피연마면을 세정함으로써, 세정 공정에 있어서 텅스텐산칼륨이나 텅스텐산나트륨과 같은 용해 용이성의 염 생성이 촉진된다. 이에 의해, 배선 기판 상의 금속 오염을 저감할 수 있고, 피처리체의 손상을 저감하면서 연마 잔사를 효율적으로 제거할 수 있다고 생각된다.
1.3.2. 유기산
본 실시 형태에 관한 반도체 처리용 조성물은, 유기산을 함유할 수 있다. 유기산은, 카르복실기, 술포기 등의 산성기를 하나 이상 갖는 것이 바람직하다. 또한, 본 발명에 있어서의 「유기산」은, 상술한 화합물 (B)를 포함하지 않는 개념이다.
유기산의 구체예로서는, 시트르산, 말레산, 말산, 타르타르산, 옥살산, 말론산, 숙신산, 에틸렌디아민사아세트산, 아크릴산, 메타크릴산, 벤조산, 페닐락트산, 히드록시페닐락트산, 페닐숙신산, 나프탈렌술폰산, 및 이들의 염 등을 들 수 있다. 이들의 유기산은, 1종 단독으로 사용해도 되고, 2종 이상 혼합하여 사용해도 된다.
유기산으로서는, 아미노산을 사용해도 된다. 아미노산으로서는, 하기 일반식 (3)으로 표시되는 화합물 등을 들 수 있다.
Figure pct00002
(상기 일반식 (3) 중, R4는 수소 원자, 탄소수 1 내지 10의 탄화수소기 및 헤테로 원자를 갖는 탄소수 1 내지 20의 유기기로 이루어지는 군에서 선택되는 어느 것을 나타낸다.)
상기 일반식 (3) 중, R4에 있어서의 탄소수 1 내지 10의 탄화수소기로서는, 예를 들어 탄소수 1 내지 10의 포화 지방족 탄화수소기, 탄소수 1 내지 10의 환상 포화 탄화수소기, 탄소수 6 내지 10의 방향족 탄화수소기 등을 들 수 있고, 이들 중에서도 탄소수 1 내지 10의 포화 지방족 탄화수소기가 바람직하다.
상기 일반식 (3) 중, R4에 있어서의 헤테로 원자를 갖는 탄소수 1 내지 20의 유기기로서는, 예를 들어 카르복실기를 갖는 탄소수 1 내지 20의 탄화수소기, 히드록실기를 갖는 탄소수 1 내지 20의 탄화수소기, 아미노기를 갖는 탄소수 1 내지 20의 탄화수소기, 머캅토기를 갖는 탄소수 1 내지 20의 탄화수소기, 복소환을 갖는 탄소수 1 내지 20의 유기기 등을 들 수 있고, 이들의 기는 또한 산소, 황, 할로겐 등의 헤테로 원자를 포함하고 있어도 되고, 그 일부는 다른 치환기로 치환되어 있어도 된다.
상기 일반식 (3)으로 표시되는 화합물로서는, 알라닌, 아르기닌, 아스파라긴, 아스파르트산, 시스테인, 글루타민, 글루탐산, 글리신, 이소류신, 류신, 리신, 메티오닌, 페닐알라닌, 세린, 트레오닌, 티로신, 팔린, 트립토판, 히스티딘, 2-아미노-3-아미노 프로판산 등을 들 수 있다. 이들의 아미노산은, 1종 단독으로 사용해도 되고, 2종 이상 조합해서 사용해도 된다.
유기산으로서는, 하기 일반식 (4)로 표시되는 화합물을 사용하는 것도 바람직하다.
Figure pct00003
(상기 일반식 (4) 중, R5는, 탄소수 1 내지 20의 유기기를 나타낸다.)
상기 일반식 (4) 중, R5에 있어서의 탄소수 1 내지 20의 유기기로서는, 예를 들어 탄소수 6 내지 20의 포화 지방족 탄화수소기, 탄소수 6 내지 20의 불포화 지방족 탄화수소기, 환상 포화 탄화수소기를 갖는 탄소수 6 내지 20의 유기기, 불포화환상 탄화수소기를 갖는 탄소수 6 내지 20의 유기기, 카르복실기를 갖는 탄소수 1 내지 20의 탄화수소기, 히드록실기를 갖는 탄소수 1 내지 20의 탄화수소기, 아미노기를 갖는 탄소수 1 내지 20의 탄화수소기, 복소환기를 갖는 탄소수 1 내지 20의 유기기 등을 들 수 있고, 이 중에서도 불포화 환상 탄화수소기를 갖는 탄소수 6 내지 20의 유기기 또는 카르복실기를 갖는 탄소수 1 내지 20의 탄화수소기가 바람직하고, 아릴기를 갖는 탄소수 6 내지 20의 유기기 또는 카르복시메틸기가 특히 바람직하다. 단, 상기 일반식 (4)로 표시되는 화합물은, 상기 일반식 (3)으로 표시되는 화합물을 제외한다.
상기 일반식 (4)로 표시되는 화합물의 구체예로서는, 히드록시페닐락트산, 히드록시말론산 등을 들 수 있고, 이들 중 히드록시페닐락트산인 것이 바람직하다. 상기 예시된 화합물은, 1종 단독으로 사용해도 되고, 2종 이상 조합해서 사용해도 된다.
유기산의 함유량은, CMP 후의 피처리체의 표면에 노출되어 있는 텅스텐 배선재, 산화 실리콘 등의 절연재, 질화탄탈륨이나 질화티타늄 등의 배리어 메탈재 등의 재질이나, 사용된 CMP 슬러리의 조성에 의해 적절히 변경할 수 있다.
또한, 본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물의 희석 정도에 따라서도, 유기산의 함유량을 적절히 변경할 수 있다. 유기산의 함유량은, 농축 타입의 반도체 처리용 조성물을 희석하여 조제되는 세정제 또는 비희석 타입의 반도체 처리용 조성물 100질량부에 대하여, 하한값이 바람직하게는 0.0001질량부 이상, 보다 바람직하게는 0.0005질량부 이상, 상한값이 바람직하게는 1질량부 이하, 보다 바람직하게는 0.5질량부 이하이다. 유기산의 함유량이 상기 범위 내에 있으면, 배선 재료 표면에 부착된 불순물을 효과적으로 제거할 수 있다. 또한, 과도한 에칭의 진행을 보다 효과적으로 억제하고, 양호한 피처리면을 얻을 수 있다.
1.3.3. 액상 매체
본 실시 형태에 관한 반도체 처리용 조성물은, 액상 매체를 주성분으로 하는 액체이다. 액상 매체로서는, 물을 주성분으로 한 수계 매체가 바람직하다. 이러한 수계 매체로서는, 물, 물 및 알코올의 혼합 매체, 물 및 물과 상용성을 갖는 유기 용매를 포함하는 혼합 매체 등을 들 수 있다. 이들 중에서도 물, 물 및 알코올의 혼합 매체를 사용하는 것이 바람직하고, 물을 사용하는 것이 보다 바람직하다.
1.3.4. 그 밖의 성분
본 실시 형태에 관한 반도체 처리용 조성물은, 적시 필요한 성분을 함유해도 되고, 예를 들어 pH 조정제나 계면 활성제 등을 함유해도 된다.
<pH 조정제>
본 실시 형태에 관한 반도체 처리용 조성물은, pH의 상한값은 7 이하인 것이 바람직하고, 6 이하인 것이 보다 바람직하고, pH의 하한값은 2 이상인 것이 바람직하다. 반도체 처리용 조성물의 pH가 상기 범위 내에 있으면, 텅스텐을 포함하는 배선의 부식 억제와 유기 잔사의 제거 효과의 양립이 촉진되어, 보다 양호한 피처리면이 얻어지기 쉽다.
본 실시 형태에 관한 반도체 처리용 조성물에 있어서, 상술한 화합물 (A)나 유기산을 첨가함으로써 원하는 pH가 얻어지지 않는 경우에는, pH를 상기 범위 내로 조정하기 위하여 별도 pH 조정제를 첨가해도 된다. pH 조정제로서는, 예를 들어 인산, 질산, 황산 등의 무기산; 수산화나트륨, 수산화칼륨, 수산화루비듐, 수산화세슘 등의 알칼리 금속의 수산화물, 암모니아 등의 염기성 화합물을 들 수 있다. 이들의 pH 조정제는, 1종 단독으로 사용해도 되고, 2종 이상 혼합하여 사용해도 된다.
<계면 활성제>
계면 활성제로서는, 공지된 성분을 적시 사용할 수 있지만, 비이온성 계면 활성제 또는 음이온성 계면 활성제를 바람직하게 사용할 수 있다. 계면 활성제를 첨가함으로써, CMP 슬러리 중에 포함되어 있던 파티클이나 금속 불순물을 배선 기판 상으로부터 제거하는 효과가 높아지고, 보다 양호한 피처리면이 얻어지는 경우가 있다.
비이온성 계면 활성제로서는, 예를 들어 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌올레일에테르 등의 폴리옥시에틸렌알킬에테르; 폴리옥시에틸렌옥틸페닐에테르, 폴리옥시에틸렌노닐페닐에테르 등의 폴리옥시에틸렌알릴에테르; 소르비탄모노라우레이트, 소르비탄모노팔미테이트, 소르비탄모노스테아레이트 등의 소르비탄 지방산 에스테르; 폴리옥시에틸렌소르비탄모노라우레이트, 폴리옥시에틸렌소르비탄모노팔미테이트, 폴리옥시에틸렌소르비탄모노스테아레이트 등의 폴리옥시에틸렌소르비탄 지방산 에스테르 등을 들 수 있다. 상기 예시된 비이온성 계면 활성제는, 1종 단독으로 사용해도 되고, 2종 이상 혼합하여 사용해도 된다.
음이온성 계면 활성제로서는, 예를 들어 도데실벤젠술폰산 등의 알킬벤젠술폰산; 알킬나프탈렌술폰산; 라우릴황산 등의 알킬황산에스테르; 폴리옥시에틸렌라우릴황산 등의 폴리옥시에틸렌알킬에테르의 황산에스테르; 나프탈렌술폰산 축합물; 알킬이미노디카르복실산; 리그닌술폰산 등을 들 수 있다. 이들의 음이온성 계면 활성제는, 염의 형태로 사용해도 된다. 이 경우, 카운터 양이온으로서는, 예를 들어 나트륨 이온, 칼륨 이온, 암모늄 이온 등을 들 수 있지만, 칼륨이나 나트륨이 과잉으로 포함되는 것을 방지하는 관점에서 암모늄 이온이 바람직하다.
배선 재료로서 텅스텐을 갖는 피처리체의 CMP에서는, 철 이온 및 과산화물(과산화수소, 요오드산 칼륨 등)을 함유하는 CMP 슬러리가 사용된다. 이 CMP 슬러리 중에 포함되는 철 이온이 피처리체의 표면에 흡착하기 쉽기 때문에, 피처리체의 표면은 철 오염되기 쉽다. 이 경우, 철 이온은 플러스로 충전되기 때문에, 반도체 처리용 조성물에 음이온성 계면 활성제를 첨가함으로써, 피처리체의 표면 철 오염을 효과적으로 제거할 수 있는 경우가 있다.
계면 활성제의 함유량은, CMP 후의 피처리체의 표면에 노출되어 있는 텅스텐 등의 금속 배선재, 산화 실리콘 등의 절연재, 질화탄탈륨이나 질화티타늄 등의 배리어 메탈재 등의 재질이나, 사용된 CMP 슬러리의 조성에 의해 적절히 변경할 수 있다.
또한, 본 실시 형태에 관한 농축 타입의 반도체 처리용 조성물의 희석 정도에 따라서도, 계면 활성제의 함유량을 적절히 변경할 수 있다. 계면 활성제의 함유량은, 농축 타입의 반도체 처리용 조성물을 희석하여 조제되는 세정제 또는 비희석 타입의 반도체 처리용 조성물 100질량부에 대하여, 바람직하게는 0.001질량부 이상 1질량부 이하이다. 계면 활성제의 함유량이 상기 범위 내에 있으면, CMP 종료 후에 있어서의 처리 공정에 있어서, 텅스텐을 포함하는 배선층이 마련된 피처리체로부터 CMP 슬러리 중에 포함되어 있던 파티클이나 금속 불순물을 효율적으로 제거할 수 있다.
1.4. 반도체 처리용 조성물의 조제 방법
본 실시 형태에 관한 반도체 처리용 조성물은, 특별히 제한되지 않고, 공지된 방법을 사용함으로써 조제할 수 있다. 구체적으로는, 물이나 유기 용매 등의 액상 매체에 상술한 각 성분을 용해시키고, 여과함으로써 조제할 수 있다. 상술한 각 성분의 혼합 순서나 혼합 방법에 대해서는 특별히 제한되지 않는다.
본 실시 형태에 관한 반도체 처리용 조성물의 조제 방법에서는, 필요에 따라, 뎁스 타입 또는 플리츠 타입의 필터로 여과하여 입자량을 제어하는 것이 바람직하다. 여기서, 뎁스 타입의 필터란, 심층 여과 또는 체적 여과 타입의 필터라고도 칭해지는 고정밀도 여과 필터이다. 이러한 뎁스 타입의 필터는, 다수의 구멍이 형성된 여과막을 적층시킨 적층 구조를 이루는 것이나, 섬유 다발을 감아 올린 것 등이 있다. 뎁스 타입의 필터로서는, 구체적으로는, 프로파일 II, 넥시스 NXA, 넥시스 NXT, 폴리 파인 XLD, 울티플릿 프로파일 등(모두, 니혼 폴사제), 뎁스 카트리지 필터, 윈드 카트리지 필터 등(모두, 애드반텍사제), CP 필터, BM 필터 등(모두, 칫소사제), 슬로프 퓨어, 다이어그램, 마이크로 시리아 등(모두, 로키 테크노사제) 등을 들 수 있다.
플리츠 타입의 필터로서는, 부직포, 여과지, 금속 메쉬 등을 포함하는 정밀 여과막 시트를 주름 접기 가공한 후, 통 형상으로 성형함과 함께 상기 시트의 주름의 이음매를 액밀하게 시일하며, 또한, 통의 양단을 액밀하게 시일하여 얻어지는 통 형상의 고정밀도 여과 필터를 들 수 있다. 구체적으로는, HDCII, 폴리 파인II 등(모두, 니혼 폴사제), PP 플리츠 카트리지 필터(애드반텍사제), 다공성 파인(칫소사제), 사톤 포어, 마이크로 퓨어 등(모두, 로키 테크노사제) 등을 들 수 있다.
필터는 정격 여과 정밀도가 0.01 내지 20㎛인 것을 사용하는 것이 바람직하다. 정격 여과 정밀도가 상기 범위인 것을 사용함으로써, 파티클 카운터로 측정했을 때의, 1mL당에 있어서의 입자 직경 20㎛ 이상의 입자 수가 0개인 여과액을 효율적으로 얻을 수 있다. 또한, 필터에 포착되는 조대 입자의 수가 최소한으로 되기 때문에, 필터의 사용 가능 기간이 연장한다.
2. 세정제
본 발명에 있어서의 「세정제」란, 상술한 농축 타입의 반도체 처리용 조성물에 액상 매체를 첨가하여 희석함으로써 조제된 것 또는 상술한 비희석 타입의 반도체 처리용 조성물 자체이며, 실제로 피처리면을 세정할 때에 사용되는 액제인 것을 말한다. 상술한 농축 타입의 반도체 처리용 조성물은, 통상 각 성분이 농축된 상태로 존재한다. 그 때문에, 각 유저가 상술한 농축 타입의 반도체 처리용 조성물을 적절히 액상 매체로 희석하여 세정제를 조제하거나 또는 비희석 타입의 반도체 처리용 조성물을 세정제로서 그대로 사용에 제공한다.
여기서 희석에 사용되는 액상 매체는, 상술한 반도체 처리용 조성물에 함유되는 액상 매체와 동의이며, 상기 예시한 액상 매체 중에서 적절히 선택할 수 있다.
농축 타입의 반도체 처리용 조성물에 액상 매체를 첨가하여 희석하는 방법으로는, 농축 타입의 반도체 처리용 조성물을 공급하는 배관과 액상 매체를 공급하는 배관을 도중에 합류시켜 혼합하고, 이 혼합된 세정제를 피처리면에 공급하는 방법이 있다. 이 혼합은, 압력을 가한 상태에서 좁은 통로를 통과하여 액끼리를 충돌 혼합시키는 방법; 배관 중에 유리관 등의 충전물을 채워 액체의 흐름을 분류 분리, 합류시키는 것을 반복하여 행하는 방법; 배관 중에 동력으로 회전하는 블레이드를 마련하는 방법 등 통상으로 행하여지고 있는 방법을 채용할 수 있다.
또한, 농축 타입의 반도체 처리용 조성물에 액상 매체를 첨가하여 희석하는 다른 방법으로는, 농축 타입의 반도체 처리용 조성물을 공급하는 배관과 액상 매체를 공급하는 배관을 독립적으로 마련하고, 각각으로부터 소정량의 액을 피처리면에 공급하고, 피처리면 상에서 혼합하는 방법이 있다. 또한, 농축 타입의 반도체 처리용 조성물에 액상 매체를 첨가하여 희석하는 다른 방법으로는, 하나의 용기에 소정량의 농축 타입의 반도체 처리용 조성물과 소정량의 액상 매체를 넣어 혼합하고 나서, 피처리면에 그 혼합한 세정제를 공급하는 방법이 있다.
농축 타입의 반도체 처리용 조성물에 액상 매체를 첨가하여 희석할 때의 희석 배율로서는, 농축 타입의 반도체 처리용 조성물 1질량부를, 액상 매체를 첨가해서 1 내지 500질량부(1 내지 500배)로 희석하는 것이 바람직하고, 20 내지 500질량부(20 내지 500배)로 희석하는 것이 보다 바람직하고, 30 내지 300질량부(30 내지 300배)로 희석하는 것이 특히 바람직하다. 또한, 상술한 농축 타입의 반도체 처리용 조성물에 함유되는 액상 매체와 같은 액상 매체로 희석하는 것이 바람직하다. 이와 같이 반도체 처리용 조성물을 농축된 상태로 함으로써, 세정제를 그대로 운반해 보관한 경우와 비교하여, 보다 소형인 용기에서의 운반이나 보관이 가능해진다. 그 결과, 운반이나 보관의 비용을 저감할 수 있다. 또한, 그대로 세정제를 여과 등 하거나 하여 정제하는 경우보다도, 보다 소량의 세정제를 정제하게 되므로, 정제 시간의 단축화를 행할 수 있고, 이에 의해 대량 생산이 가능해진다.
3. 처리 방법
본 발명의 일 실시 형태에 관한 처리 방법은, 텅스텐을 포함하는 배선 기판을, 상술한 반도체 처리용 조성물(상술한 세정제)을 사용하여 처리하는 공정을 포함한다. 이하, 본 실시 형태에 관한 처리 방법의 일례에 대하여, 도면을 사용하면서 상세하게 설명한다.
<배선 기판의 제작>
도 1은, 본 실시 형태에 관한 처리 방법에 사용되는 배선 기판의 제작 프로세스를 모식적으로 나타내는 단면도이다. 이러한 배선 기판은, 이하의 프로세스를 거침으로써 형성된다.
도 1은, CMP 처리 전의 피처리체를 모식적으로 나타내는 단면도이다. 도 1에 도시된 바와 같이, 피처리체(100)는 기체(10)를 갖는다. 기체(10)는, 예를 들어 실리콘 기판과 그 위에 형성된 산화 실리콘막으로 구성되어 있어도 된다. 또한, 기체(10)에는 도시되어 있지 않지만, 트랜지스터 등의 기능 디바이스가 형성되어 있어도 된다.
피처리체(100)는 기체(10) 상에 배선용 오목부(20)가 마련된 절연막(12)과, 절연막(12)의 표면 그리고 배선용 오목부(20)의 저부 및 내벽면을 덮도록 마련된 배리어 금속막(14)과, 배선용 오목부(20)를 충전하고 또한 배리어 금속막(14) 상에 형성된 텅스텐막(16)이 순차 적층되어 구성된다.
절연막(12)으로서는, 예를 들어 진공 프로세스로 형성된 산화 실리콘막(예를 들어, PETEOS막(Plasma Enhanced(플라즈마 향상)-TEOS 막), HDP막(High Density Plasma Enhanced(고밀도 플라즈마 향상)-TEOS 막), 열화학 기상 증착법에 의해 얻어지는 산화 실리콘막 등), FSG(Fluorine-doped silicate glass(불소 도핑 규산염 유리)라 불리는 절연막, 붕소인 실리케이트막(BPSG막), SiON(Silicon oxynitride(실리콘 옥시나이트라이드))이라 불리는 절연막, Silicon nitride(실리콘 나이트라이드) 등을 들 수 있다.
배리어 금속막(14)으로서는, 예를 들어 탄탈륨, 티타늄, 코발트, 루테늄, 망간 및 이들의 화합물 등을 들 수 있다. 배리어 금속막(14)은, 이들 중 1종으로부터 형성되는 경우가 많지만, 티타늄과 질화티타늄 등 2종 이상을 병용할 수도 있다.
텅스텐막(16)은, 도 1에 도시된 바와 같이, 배선용 오목부(20)를 완전히 매립하는 것이 필요해진다. 그를 위해서는, 통상 화학 증착법, 물리 증착법 또는 원자층 퇴적법에 의해, 100 내지 10000Å의 텅스텐막을 퇴적시킨다.
이어서, 도 1의 피처리체(100) 중, 배선용 오목부(20)에 매몰된 부분 이외의 텅스텐막(16)을 배리어 금속막(14)이 노출될 때까지 CMP에 의해 고속 연마한다(제1 연마 공정). 또한, 표면에 노출된 배리어 금속막(14)을 CMP에 의해 연마한다(제2 연마 공정). 이와 같이 하여, 도 2에 도시된 바와 같은 배선 기판(200)이 얻어진다.
<배선 기판의 처리>
이어서, 도 2에 나타내는 배선 기판(200)의 표면(피처리면)을 상술한 세정제를 사용하여 처리한다. 본 실시 형태에 관한 처리 방법에 의하면, CMP 종료 후의 배선 재료 및 배리어 메탈 재료가 표면에 공존하는 배선 기판을 처리할 때에 배선 재료 및 배리어 메탈 재료의 부식을 억제함과 함께, 배선 기판 상의 산화막이나 유기 잔사를 효율적으로 제거할 수 있다.
본 실시 형태에 관한 처리 방법은, 배선 기판의 배선 재료로서 텅스텐을 포함하고, 상기 배선 기판을 일본 특허 공개 평10-265766호 공보 등에 기재되어 있는 철 이온 및 과산화물을 함유하는 조성물(펜톤 시약)을 사용하여 화학 기계 연마한 후에 행하면 매우 유효하다. 텅스텐을 포함하는 배선이 마련된 피처리체의 CMP에서는, 철 이온 및 과산화물(과산화수소, 요오드산 칼륨 등)을 함유하는 CMP 슬러리가 사용되는 경우가 많다. 이 CMP 슬러리 중에 포함되는 철 이온이 피처리체의 표면에 흡착하기 쉽기 때문에, 피처리체의 표면은 철 오염되기 쉽다. 이 경우, 희불산을 사용하여 피처리체의 표면을 처리함으로써 철 오염을 제거할 수 있지만, 피연마면의 표면이 에칭되어 버려 손상을 받기 쉽다. 그러나, 상술한 반도체 처리용 조성물은, 화합물 (A) 및 화합물 (B)를 함유하고 있고, 처리 공정에 있어서 화합물 (A)의 3급 아미노기의 비공유 전자 쌍을 통하여 화합물 (A)와 철 이온이 결합하고, 린스에 의해 세정된다. 이에 의해, 배선 기판 상의 금속 오염을 저감할 수 있고, 피처리체의 손상을 저감하면서 연마 잔사를 효율적으로 제거할 수 있다고 생각된다.
처리 방법으로는, 특별히 제한되지 않지만, 배선 기판(200)에 상술한 세정제를 직접 접촉시키는 방법에 의해 행하여진다. 세정제를 배선 기판(200)에 직접 접촉시키는 방법으로는, 세정조에 세정제를 채워서 배선 기판을 침지시키는 딥식; 노즐로부터 배선 기판 상에 세정제를 유하하면서 배선 기판을 고속 회전시키는 스핀식; 배선 기판에 세정제를 분무하여 세정하는 스프레이식 등의 방법을 들 수 있다. 또한, 이러한 방법을 행하기 위한 장치로서는, 카세트에 수용된 복수매의 배선 기판을 동시에 처리하는 배치식 처리 장치, 1매의 배선 기판을 홀더에 장착하여 처리하는 매엽식 처리 장치 등을 들 수 있다.
본 실시 형태에 관한 처리 방법에 있어서, 세정제의 온도는, 통상 실온으로 되지만, 성능을 손상시키지 않는 범위에서 가온해도 되고, 예를 들어 40 내지 70℃ 정도로 가온할 수 있다.
또한, 상술한 세정제를 배선 기판(200)에 직접 접촉시키는 방법 이외에도, 물리력에 의한 처리 방법을 병용하는 것도 바람직하다. 이에 의해, 배선 기판(200)에 부착된 파티클에 의한 오염의 제거성이 향상되고, 처리 시간을 단축할 수 있다. 물리력에 의한 처리 방법으로는, 세정 브러시를 사용한 스크럽 세정이나 초음파 세정을 들 수 있다.
또한, 본 실시 형태에 관한 처리 방법에 의한 세정 전 및/또는 후에, 초순수 또는 순수에 의한 세정을 행하는 것이 바람직하다.
4. 실시예
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되지 않는다. 또한, 본 실시예에 있어서의 「부」 및 「％」는, 특별히 언급이 없는 한 질량 기준이다.
4.1. 실시예 1
4.1.1. 반도체 처리용 조성물(농축 타입)의 조제
폴리에틸렌제 용기에, 표 1에 나타내는 함유 비율이 되도록 각 성분을 첨가하고, 이온 교환수를 적량 넣고, 15분간 교반했다. 이 혼합물에, 전체 구성 성분의 합계량이 100질량부가 되도록 이온 교환수, 수산화칼륨 및 수산화나트륨을 필요에 따라 첨가하고, 표 1에 나타내는 pH, K 함유량, Na 함유량이 되도록 조성물을 조제했다.
4.1.2. 평가 시험
<부식성 평가>
텅스텐을 포함하는 배선의 부식성에 대해서는, 텅스텐막 웨이퍼를 세정제에 침지했을 때의 에칭 속도를 비교 평가함으로써 우열을 판단할 수 있다. 에칭 속도가 보다 낮은 쪽이 텅스텐을 포함하는 배선의 부식성이 작다고 판단할 수 있다.
애드반텍사제 텅스텐막 웨이퍼를 한변이 5㎝인 정사각형으로 잘라내 시험편으로 했다. 이 시험편을 상기에서 조제한 반도체 처리용 조성물(농축 타입)을 표 1에 기재된 희석 배율이 되도록 이온 교환수를 첨가하여 희석함으로써 조제한 세정제에, 45℃, 1시간 침지한 후, 수세, 건조 처리했다. 침지 전후의 시험편의 중량을 측정하고, 텅스텐 밀도 19.25g/㎤와 텅스텐막 웨이퍼의 면적(5㎝×5㎝)으로부터 에칭된 텅스텐막 두께를 산출하고, 텅스텐의 에칭 속도를 평가했다. 그 결과를 표 1에 나타낸다. 또한, 평가 기준은 이하와 같다.
(평가 기준)
에칭 속도가,
·0.5Å/min 미만인 경우, 부식성이 매우 낮기 때문에 매우 양호하다.
·0.5Å/min 이상 1.2Å/min 미만인 경우, 부식성이 낮기 때문에 사용 가능하다.
·1.2Å/min 이상인 경우, 부식성이 높기 때문에 불량하다.
고 판단했다.
4.2. 실시예 2, 5, 6
사용된 반도체 처리용 조성물을 표 1의 기재된 조성으로 변경하고, 표 1에 기재된 희석 배율이 되도록 이온 교환수를 첨가하여 세정제를 조제한 것 이외는, 실시예 1과 동일하게 하여 평가를 행했다.
4.3. 비교예 6
사용된 반도체 처리용 조성물을 표 1의 기재된 조성으로 변경하고, 표 1에 기재된 희석 배율이 되도록 이온 교환수를 첨가한 것 이외는, 실시예 1과 동일하게 하여 세정제를 조제했다. 부식성 평가에서는, 직경 200㎜의 애드반텍사제 구리막 웨이퍼를 사용했다. 이 웨이퍼를 상기에서 조제한 세정제에, 23℃, 1시간 침지한 후, 수세, 건조 처리했다. 4 탐침법 시트 저항 측정기 OmniMap RS75(KLA-Tencor사제)를 사용하여, 침지 전후의 막 두께를 측정하고, 구리막의 에칭 속도를 산출하였다. 그 결과를 표 1에 나타낸다.
4.4. 비교예 7
사용된 반도체 처리용 조성물을 표 1의 기재된 조성으로 변경하고, 표 1에 기재된 희석 배율이 되도록 이온 교환수를 첨가한 것 이외는, 실시예 1과 동일하게 하여 세정제를 조제했다. 부식성 평가에서는, 직경 200㎜의 어드밴스드 마테리얼 테크놀로지사제 코발트 막 웨이퍼를 사용했다. 이 웨이퍼를 상기에서 조제한 세정제에 23℃, 1시간 침지한 후, 수세, 건조 처리했다. 4 탐침법 시트 저항 측정기 OmniMap RS75(KLA-Tencor사제)를 사용하여, 침지 전후의 막 두께를 측정하고, 코발트 막의 에칭 속도를 산출하였다. 그 결과를 표 1에 나타낸다.
4.5. 실시예 3, 4, 7 및 비교예 1 내지 5
4.5.1. 반도체 처리용 조성물(비희석 타입)의 조제 및 평가
폴리에틸렌제 용기에, 표 1에 나타내는 함유 비율이 되도록 각 성분을 첨가하고, 이온 교환수를 적량 넣고, 15분간 교반했다. 이 혼합물에 전체 구성 성분의 합계량이 100질량부가 되도록 이온 교환수, 수산화칼륨 및 수산화나트륨을 필요에 따라 첨가하고, 표 1에 나타내는 pH, K 함유량, Na 함유량이 되도록 반도체 처리용 조성물을 조제했다.
이와 같이 하여 얻어진 반도체 처리용 조성물(비희석 타입)을 세정제로서 그대로 사용한 것 이외는, 실시예 1과 동일하게 하여 평가를 행했다.
4.6. 실시예 8
4.6.1. 반도체 처리용 조성물의 조제
실시예 1과 동일하게 하여 반도체 처리용 조성물을 조제했다.
4.6.2. 텅스텐 기판의 세정 시험
(1) 화학 기계 연마 공정
애드반텍사제 텅스텐막 웨이퍼를, 가부시키가이샤 에바라 세이사쿠쇼제의 화학 기계 연마 장치 「EPO112」를 사용하여, 하기의 조건에서 1단계 화학 기계 연마를 실시했다.
<연마 조건>
·화학 기계 연마용 수계 분산체: 캐봇(주)제, 「W2000」(철 이온 및 과산화수소를 함유하는 슬러리)
·연마 패드: 러델·닛타(주)제, 「IC1000/SUBA400」
·정반 회전수: 70rpm
·헤드 회전수: 71rpm
·헤드 하중: 50g/㎠
·화학 기계 연마용 수계 분산체 공급 속도: 200mL/분
·연마 시간: 150초
(2) 세정 공정
상기에서 얻어진 연마 후의 기판 표면을, 상기에서 제작한 반도체 처리용 조성물에 표 2에 기재된 희석 배율이 되도록 초순수(입자 직경 0.3㎛ 이상의 파티클이 10개/mL 이하, pH=6.5)를 첨가하여 희석함으로써 세정제를 조제하고, 하기의 조건에서 정반상 세정에 제공했다. 그 후, 하기의 조건에서 브러시 스크럽 세정에 제공했다. 그 후, 하기의 조건으로 린스 세정에 제공했다.
<정반 상 세정>
·세정제: 상기에서 조제한 세정제
·헤드 회전수: 71rpm
·헤드 하중: 100g/㎠
·정반 회전수: 70rpm
·세정제 공급 속도: 300mL/분
·세정 시간: 30초
<브러시 스크럽 세정>
·세정제: 상기에서 조제한 세정제
·상부 브러시 회전수: 100rpm
·하부 브러시 회전수: 100rpm
·기판 회전수: 100rpm
·세정제 공급량: 300mL/분
·세정 시간: 30초
<린스 세정>
·세정제: 초순수
·상부 브러시 회전수: 100rpm
·하부 브러시 회전수: 100rpm
·기판 회전수: 100rpm
·세정제 공급량: 300mL/분
·세정 시간: 10초
4.6.3. 평가 시험
<신뢰성 평가>
상기에서 얻어진 세정 후의 텅스텐막 웨이퍼 1000매의 표면을 웨이퍼 결함 검사 장치(케이엘에이텐코사제, 형식 번호 「KLA2351」)를 사용하여, 상기 세정 공정에서 제거할 수 없었던 파티클이나 금속 오염의 원인이 되는 미립자 결함에 대하여, 피연마면 전체면에 있어서의 결함수를 계측했다. 해당 웨이퍼 표면 전체에 있어서의 결함수가 250개보다 많은 경우를 불량으로 했다. 1000매 중, 불량이 된 웨이퍼수를 카운트함으로써, 세정제의 신뢰성에 대하여 평가했다. 그 결과를 표 2에 나타낸다. 평가 기준은 이하와 같다.
(평가 기준)
1000매 중 불량이 된 웨이퍼의 수가,
·50매 이하의 경우, 매우 양호하다고 판단하여 「◎」
·50매 보다 많고 100매 이하인 경우, 사용 가능하다고 판단하여 「○」
·100매보다 많은 경우, 불량하다고 판단하여 「×」
4.7. 실시예 9 내지 14 및 비교예 8 내지 9
반도체 세정용 조성물을 표 2에 기재된 조성으로 변경하고, 표 2에 기재된 조성의 세정제로 한 것 이외에는, 실시예 8과 동일하게 하여 배선 기판의 세정 시험 및 평가 시험을 행했다.
4.8. 평가 결과
하기 표 1, 2에, 각 반도체 처리용 조성물의 조성 및 그들의 평가 결과를 나타낸다.
Figure pct00004
Figure pct00005
상기 표 1, 2에 있어서, 각 성분의 수치는 질량부를 나타낸다. 각 실시예 및 각 비교예에 있어서, 각 성분의 합계량은 100질량부가 되고, 잔부는 이온 교환수이다. 또한, 상기 표 1, 2에 있어서의 하기의 성분에 대하여 보충한다.
<화합물 (A)>
·2,4,6-트리스(디메틸아미노메틸)페놀: 가야쿠아쿠조 가부시키가이샤제, 상품명 「TAP」
·1,8-디아자비시클로(5,4,0)운데센-7: 산아프로 가부시키가이샤제, 상품명 「DBU」
·1,1,4,7,10,10-헥사메틸트리에틸렌테트라민: 고에가가쿠고교 가부시키가이샤제, 상품명 「헥사메틸트리에틸렌테트라민」
<화합물 (B)>
·프로필렌글리콜(SP값: 14.7): 와코 쥰야쿠 고교 가부시키가이샤제
·술포란(SP값: 12.1): 산쿄 가가쿠 가부시키가이샤제
·폴리아크릴산(Mw=55,000, SP값: 14.0): 도아 고세이 가부시키가이샤제, 상품명 「쥬리머AC-10L」
·폴리비닐피롤리돈(Mw=45,000, SP값: 12.1): 다이이치 고교 세이야쿠 가부시키가이샤제, 상품명 「피콜 K-30」
<산>
·인산: 라사고교 가부시키가이샤제
·타르타르산: 도쿄 가세이 고교 가부시키가이샤제
<염기>
·모노에탄올아민: 하야시 준야쿠 고교 가부시키가이샤제
·콜린: 다마 가가쿠 고교 가부시키가이샤제
·암모니아: 미쯔비시 가스 가가쿠 가부시키가이샤제
상기 표 1에 의해 명백해진 바와 같이, 실시예 1 내지 7에 관한 반도체 처리용 조성물은, 텅스텐 부식 내성이 우수하기 때문에, 피처리체의 텅스텐을 포함하는 배선 등에 부여하는 손상을 억제하는 데 유용한 것을 알 수 있었다.
상기 표 2에 의해 명백해진 바와 같이, 실시예 8 내지 14에 관한 반도체 처리용 조성물을 사용한 세정 방법에 의하면, 텅스텐막 웨이퍼를 철 이온 및 과산화물을 함유하는 화학 기계 연마용 조성물을 사용하여 화학 기계 연마한 후에 해당 텅스텐막 웨이퍼를 세정함으로써, 텅스텐막 웨이퍼에 미치는 부식에 의한 손상을 억제할 수 있고, 텅스텐막 웨이퍼의 표면으로부터 오염을 효율적으로 제거할 수 있는 것을 알 수 있었다.
본 발명은 상술한 실시 형태에 한정되는 것은 아니고, 다양한 변형이 가능하다. 예를 들어, 본 발명은 실시 형태에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성이 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성과 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
10: 기체
12: 절연막
14: 배리어 금속막
16: 텅스텐막
20: 배선용 오목부
100: 피처리체
200: 배선 기판

Claims (17)

  1. 배선 재료로서 텅스텐을 포함하는 배선 기판을,
    철 이온 및 과산화물을 함유하는 조성물을 사용하여 화학 기계 연마한 후에,
    3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와, 용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고, pH가 2 내지 7인 반도체 처리용 조성물을 사용하여 처리하는 공정을 포함하는 처리 방법.
  2. 제1항에 있어서, 또한, 상기 반도체 처리용 조성물을 20 내지 500배로 희석하는 공정을 포함하는 처리 방법.
  3. 제1항 또는 제2항에 있어서, 또한, 상기 반도체 처리용 조성물의 25℃에서의 점도를 5mPa·s 이하로 조정하는 공정을 포함하는 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 또한, 상기 반도체 처리용 조성물을 뎁스 타입 또는 플리츠 타입의 필터로 여과하는 공정을 포함하는 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체 처리용 조성물을 사용하여 처리하는 수단이 세정조에 상기 반도체 처리용 조성물을 채워서 상기 배선 기판을 침지시키는 딥식, 노즐로부터 상기 배선 기판 상에 상기 반도체 처리용 조성물을 유하하면서 해당 배선 기판을 고속 회전시키는 스핀식 또는 상기 배선 기판에 상기 반도체 처리용 조성물을 분무하여 세정하는 스프레이식 중 어느 수단인 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체 처리용 조성물을 사용하여 처리하는 수단으로서 물리력에 의한 처리 수단을 더 포함하는 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 또한, 상기 배선 기판을 초순수 또는 순수를 사용하여 세정하는 공정을 포함하는 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 수용성 화합물 (B)가 수용성 고분자인 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 반도체 처리용 조성물이, 유기산 및 인산으로 이루어지는 군에서 선택되는 적어도 1종을 더 함유하는 처리 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 반도체 처리용 조성물이 칼륨 및 나트륨을 함유하고,
    상기 반도체 처리용 조성물 중의, 상기 칼륨의 함유량을 MK(ppm), 상기 나트륨의 함유량을 MNa(ppm)로 했을 때, MK/MNa=1×10-1 내지 1×104인 처리 방법.
  11. 3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와,
    용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고,
    pH가 2 내지 7이며,
    텅스텐을 포함하는 배선이 마련된 피처리체 표면을 처리하기 위한 농축된 반도체 처리용 조성물.
  12. 제11항에 있어서, 1 내지 500배로 희석하여 사용하는 반도체 처리용 조성물.
  13. 3급 아미노기 및 그의 염으로 이루어지는 군에서 선택되는 적어도 1종의 기를 2개 이상 갖는 화합물 (A)와,
    용해 파라미터가 10 이상인 수용성 화합물 (B)를 함유하고,
    pH가 2 내지 7이며,
    텅스텐을 포함하는 배선이 마련된 피처리체 표면을 처리하기 위한 희석하지 않고 사용되는 반도체 처리용 조성물.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 수용성 화합물 (B)가 수용성 고분자인 반도체 처리용 조성물.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 또한 유기산을 함유하는 반도체 처리용 조성물.
  16. 제11항 내지 제15항 중 어느 한 항에 있어서, 또한 칼륨 및 나트륨을 함유하고,
    반도체 처리용 조성물 중의, 상기 칼륨의 함유량을 MK(ppm), 상기 나트륨의 함유량을 MNa(ppm)로 했을 때, MK/MNa=1×10-1 내지 1×104인 반도체 처리용 조성물.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서, 25℃에서의 점도가 5mPa·s 미만인 반도체 처리용 조성물.
KR1020197003765A 2017-08-03 2018-06-27 반도체 처리용 조성물 및 처리 방법 KR20200032024A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017150560 2017-08-03
JPJP-P-2017-150560 2017-08-03
PCT/JP2018/024333 WO2019026478A1 (ja) 2017-08-03 2018-06-27 半導体処理用組成物および処理方法

Publications (1)

Publication Number Publication Date
KR20200032024A true KR20200032024A (ko) 2020-03-25

Family

ID=65233810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003765A KR20200032024A (ko) 2017-08-03 2018-06-27 반도체 처리용 조성물 및 처리 방법

Country Status (6)

Country Link
US (1) US20190194493A1 (ko)
JP (1) JP6508501B1 (ko)
KR (1) KR20200032024A (ko)
CN (1) CN109863580A (ko)
TW (1) TWI677914B (ko)
WO (1) WO2019026478A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634300B1 (ko) * 2017-11-30 2024-02-07 솔브레인 주식회사 연마용 슬러리 조성물 및 고단차 반도체 박막의 연마 방법
US11875991B2 (en) * 2018-06-13 2024-01-16 Tokyo Electron Limited Substrate treatment method and substrate treatment device
JP7215267B2 (ja) * 2019-03-20 2023-01-31 三菱ケミカル株式会社 Ｃｍｐ後洗浄液、洗浄方法及び半導体ウェハの製造方法
JP2020188090A (ja) * 2019-05-13 2020-11-19 Jsr株式会社 コバルトを含む基板を処理するための半導体洗浄用または化学機械研磨用組成物
WO2024053659A1 (ja) * 2022-09-07 2024-03-14 花王株式会社 エッチング液組成物の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055020A (ja) 2007-07-31 2009-03-12 L'air Liquide-Sa Pour L'etude & L'exploitation Des Procedes Georges Claude 後ｃｍｐ洗浄用改良アルカリ薬品
JP2010258014A (ja) 2009-04-21 2010-11-11 Jsr Corp 洗浄用組成物および洗浄方法
JP2013157516A (ja) 2012-01-31 2013-08-15 Advanced Technology Materials Inc 銅配線半導体用洗浄剤

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247566B2 (en) * 2003-10-23 2007-07-24 Dupont Air Products Nanomaterials Llc CMP method for copper, tungsten, titanium, polysilicon, and other substrates using organosulfonic acids as oxidizers
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
US7678702B2 (en) * 2005-08-31 2010-03-16 Air Products And Chemicals, Inc. CMP composition of boron surface-modified abrasive and nitro-substituted sulfonic acid and method of use
US9045717B2 (en) * 2010-01-29 2015-06-02 Advanced Technology Materials, Inc. Cleaning agent for semiconductor provided with metal wiring
JP6033077B2 (ja) * 2012-12-27 2016-11-30 花王株式会社 研磨液組成物の製造方法
US20140273458A1 (en) * 2013-03-12 2014-09-18 Air Products And Chemicals, Inc. Chemical Mechanical Planarization for Tungsten-Containing Substrates
US9303190B2 (en) * 2014-03-24 2016-04-05 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
JP6418915B2 (ja) * 2014-11-26 2018-11-07 花王株式会社 研磨液組成物の製造方法
JPWO2016158648A1 (ja) * 2015-03-30 2018-03-01 Jsr株式会社 化学機械研磨用処理組成物、化学機械研磨方法および洗浄方法
US9631122B1 (en) * 2015-10-28 2017-04-25 Cabot Microelectronics Corporation Tungsten-processing slurry with cationic surfactant
US20170330762A1 (en) * 2016-05-10 2017-11-16 Jsr Corporation Semiconductor treatment composition and treatment method
KR102626655B1 (ko) * 2017-02-08 2024-01-17 제이에스알 가부시끼가이샤 반도체 처리용 조성물 및 처리 방법
US20190352535A1 (en) * 2018-05-21 2019-11-21 Versum Materials Us, Llc Chemical Mechanical Polishing Tungsten Buffing Slurries
US20190382619A1 (en) * 2018-06-18 2019-12-19 Versum Materials Us, Llc Tungsten Chemical Mechanical Polishing Compositions
US11111435B2 (en) * 2018-07-31 2021-09-07 Versum Materials Us, Llc Tungsten chemical mechanical planarization (CMP) with low dishing and low erosion topography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055020A (ja) 2007-07-31 2009-03-12 L'air Liquide-Sa Pour L'etude & L'exploitation Des Procedes Georges Claude 後ｃｍｐ洗浄用改良アルカリ薬品
JP2010258014A (ja) 2009-04-21 2010-11-11 Jsr Corp 洗浄用組成物および洗浄方法
JP2013157516A (ja) 2012-01-31 2013-08-15 Advanced Technology Materials Inc 銅配線半導体用洗浄剤

Also Published As

Publication number Publication date
CN109863580A (zh) 2019-06-07
TW201911402A (zh) 2019-03-16
WO2019026478A1 (ja) 2019-02-07
US20190194493A1 (en) 2019-06-27
JP6508501B1 (ja) 2019-05-08
JPWO2019026478A1 (ja) 2019-08-08
TWI677914B (zh) 2019-11-21

Similar Documents

Publication Publication Date Title
KR20200032024A (ko) 반도체 처리용 조성물 및 처리 방법
JP6112329B1 (ja) 半導体洗浄用組成物および洗浄方法
KR101331747B1 (ko) 반도체 기판 처리 조성물
TWI592468B (zh) 選擇性移除灰化旋塗玻璃之方法
KR102314305B1 (ko) 세정용 조성물 및 세정 방법
KR19990063753A (ko) 화학 기계적 연마용 조성물 및 화학 기계적 연마 방법
TWI751969B (zh) 化學機械研磨用處理組成物、化學機械研磨方法及洗淨方法
KR20130129369A (ko) 티타늄 니트라이드 부식을 억제하기 위한 조성물 및 방법
KR102626654B1 (ko) 반도체 세정용 조성물 및 세정 방법
EP2812422B1 (en) A post chemical-mechanical-polishing (post-cmp) cleaning composition comprising a specific sulfur-containing compound and a sugar alcohol
TWI736567B (zh) 用於化學機械硏磨後清潔之組成物
TWI794152B (zh) 用於化學機械研磨後清潔之組成物
US20170330762A1 (en) Semiconductor treatment composition and treatment method
KR101572639B1 (ko) Cmp 후 세정액 조성물
KR102377573B1 (ko) 포스트 화학적-기계적-폴리싱 세정용 조성물
KR20180092049A (ko) 반도체 처리용 조성물 및 처리 방법
JP6236990B2 (ja) 金属用研磨液及び研磨方法
JP2022175239A (ja) 半導体洗浄用組成物および洗浄方法
JP6283057B2 (ja) 半導体洗浄用組成物の保管方法および洗浄方法
JP2023111281A (ja) 半導体洗浄用組成物および洗浄方法
JP2023037772A (ja) 半導体洗浄用組成物および半導体基板の洗浄方法
KR100762091B1 (ko) 구리 다마신 공정용 화학 기계적 연마 슬러리 조성물
TW202113052A (zh) 表面處理組成物、表面處理組成物之製造方法、表面處理方法及半導體基板之製造方法
KR20210143166A (ko) 표면 처리 조성물, 그 제조 방법, 표면 처리 방법 및 반도체 기판의 제조 방법
KR20120073838A (ko) 구리 화학적 기계적 연마 후 세정 공정용 세정액

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application