KR20200027792A - 고해상도 디스플레이 장치 - Google Patents

고해상도 디스플레이 장치 Download PDF

Info

Publication number
KR20200027792A
KR20200027792A KR1020180106044A KR20180106044A KR20200027792A KR 20200027792 A KR20200027792 A KR 20200027792A KR 1020180106044 A KR1020180106044 A KR 1020180106044A KR 20180106044 A KR20180106044 A KR 20180106044A KR 20200027792 A KR20200027792 A KR 20200027792A
Authority
KR
South Korea
Prior art keywords
layer
display device
semiconductor layer
resolution display
light
Prior art date
Application number
KR1020180106044A
Other languages
English (en)
Other versions
KR102613051B1 (ko
Inventor
박진주
안호영
최준희
강승진
박정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180106044A priority Critical patent/KR102613051B1/ko
Priority to US16/536,514 priority patent/US11177315B2/en
Publication of KR20200027792A publication Critical patent/KR20200027792A/ko
Priority to US17/501,996 priority patent/US11769788B2/en
Application granted granted Critical
Publication of KR102613051B1 publication Critical patent/KR102613051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Abstract

개시된 고해상도 디스플레이 장치는 복수의 서브픽셀 영역을 포함하는 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층과, 상기 각 서브픽셀 영역의 상기 제2 반도체층 상에 형성되는 복수의 투명전극과, 상기 제1 반도체층에 연결되는 제1전극과 상기 복수의 투명전극에 연결된 복수의 제2전극과, 상기 발광층 상에서 상기 발광층에서 발생되는 광에 의해 소정의 색상 광을 방출하는 색 변환층을 포함한다. 상기 제2 반도체층에는 상기 각 서브픽셀 영역의 전류주입 영역을 한정하는 이온주입 영역이 형성된다.

Description

고해상도 디스플레이 장치{High resolution display device}
디스플레이 장치에 관한 것으로, 상세하게는 광효율 및 색품질이 향상된 고해상도 디스플레이 장치에 관한 것이다.
디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 최근에는 모바일 장치, 가상 현실(virtual reality) 및 증강현실(augmented reality)에 사용되는 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다.
종래의 디스플레이 장치는 픽셀(또는 서브픽셀) 간 광학적 분리를 통해 콘트러스트를 제어하는 목적으로 활성층의 일부를 메사 에칭하고 있다. 상기 메사 에칭으로 발광층이 구조적으로 손상되며, 메사 영역의 누설전류로 internal quantum efficiency 가 감소되고 메사 근처의 제한된 영역에서 주로 발광이 일어날 수 있다.
이온주입으로 광 발생영역 및 전류주입 영역을 한정하고, 전극 형성을 위한 메사 에칭 영역을 감소한 고해상도 디스플레이 장치를 제공한다.
실시예에 따른 고해상도 디스플레이 장치는:
복수의 서브픽셀 영역을 포함하는 기판;
상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;
상기 각 서브픽셀 영역의 상기 제2 반도체층 상에 형성되는 복수의 투명전극;
상기 제1 반도체층에 연결되는 제1전극;
상기 복수의 투명전극에 연결된 복수의 제2전극; 및
상기 발광층 상에서 상기 발광층에서 발생되는 광에 의해 소정의 색상 광을 방출하는 색 변환층;을 포함하며,
상기 제2 반도체층에는 상기 각 서브픽셀 영역의 전류주입 영역을 한정하는 이온주입 영역이 형성된다.
일 국면에 따르면, 상기 활성층은 연속적으로 형성된다.
다른 실시예에 따르면, 상기 이온주입 영역은 상기 제2 반도체층으로부터 상기 활성층 및 상기 제1 반도체층으로 수직으로 연장된다.
상기 활성층은 상기 이온주입 영역으로 둘러쌓인 복수의 전류주입 영역을 포함할 수 있다.
상기 제1전극은 상기 제2 반도체층 및 상기 활성층을 관통하는 비아홀을 통해서 상기 제1 반도체층과 연결될 수 있다.
상기 제1전극은 상기 복수의 제2전극과 대응되게 형성될 수 있다.
상기 기판은 전도성 기판이며,
상기 제1전극은 상기 기판의 저면에서 상기 복수의 제2전극과 마주보게 배치될 수 있다.
상기 투명전극은 ITO, ZnO, IZO, IGZO를 포함할 수 있다.
상기 이온주입 영역 상에 형성되어 상기 제2전극과 상기 이온주입 영역을 절연시키는 전류 블로킹층;을 더 포함할 수 있다.
상기 전류 블로킹층은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
실시예에 따르면, 상기 기판 상에서 상기 제2전극을 덮는 제1 절연층; 및
상기 제1 절연층 상에서 상기 전류주입 영역을 노출시키는 격벽 구조체를 더 포함하며,
상기 색 변환층은 상기 제1 절연층 상에서 상기 격벽 구조체에 의해 노출된 영역을 채울 수 있다.
상기 격벽 구조체는 두 층의 절연층 사이에 개재된 금속 박막층을 포함할 수 있다.
상기 발광층은 청색광을 발생시키며, 상기 색 변환층은 상기 청색광에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 청색광에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 청색광을 투과시키는 청색 투과층을 포함할 수 있다.
실시예에 따른 고해상도 디스플레이 장치는 투명전극과 접촉하는 제2 반도체층의 전류주입 영역이 이온주입 영역으로 둘러쌓여 있으므로 투명전극으로부터 주입되는 전류가 옆으로 퍼지는 것이 방지될 수 있다.
또한, 서브픽셀 영역의 분리를 위한 메사 에칭 공정이 없으므로 제조된 디스플레이 장치의 발광 효율이 향상될 수 있다.
또한, 제1전극 형성을 위한 비아 공정이 감소되므로(또는 없으므로) 발광 면적이 증가하며 따라서 발광 효율이 향상된 고해상도 디스플레이 장치가 구현될 수 있다.
도 1은 실시예에 따른 고해상도 디스플레이 장치를 개략적으로 보여주는 단면도다.
도 2는 실시예에 따른 고해상도 디스플레이 장치의 전극 구조를 개략적으로 보여주는 평면도다.
도 3은 실시예에 따른 고해상도 디스플레이 장치의 작용을 설명하는 도면이다.
도 4는 다른 실시예에 따른 고해상도 디스플레이 장치를 개괄적으로 보여주는 단면도다.
도 5는 다른 실시예에 따른 고해상도 디스플레이 장치(300)를 개괄적으로 보여주는 단면도다.
이하, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 실시예에 따른 고해상도 디스플레이 장치(100)의 단면도이며, 도 2는 실시예에 따른 고해상도 디스플레이 장치(100)의 전극 구조를 개략적으로 보여주는 평면도다. 도 1은 도 2의 A-A 선 단면도다. 도 3은 실시예에 따른 고해상도 디스플레이 장치(100)의 작용을 설명하는 도면이다.
도 1 내지 도 3을 참조하면, 디스플레이 장치(100)는 복수의 픽셀을 포함한다. 각 픽셀은 청색 서브픽셀(SB), 녹색 서브픽셀(SG) 및 적색 서브픽셀(SR)을 포함할 수 있다. 각 서브픽셀(SB, SG, SR)은 서브픽셀영역으로도 불린다.
디스플레이 장치(100)는 기판(110)과, 기판(110)의 상부에 마련되는 발광층(120)과, 발광층(120)의 상부에 마련되는 복수의 색 변환층(color converting layer, 160B, 160G, 160R)을 포함할 수 있다.
기판(110)은 그 위에 발광층(120)을 성장시키기 위한 성장용 기판이 될 수 있다. 기판(110)은 일반적인 반도체 공정에서 사용되는 다양한 재질의 기판을 포함할 수 있다. 예를 들면, 기판(110)으로는 실리콘 기판 또는 사파이어 기판이 사용될 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 기판(110)은 다른 다양한 재질이 사용될 수 있다.
기판(110)의 상면에는 청색광(B)을 방출하는 발광층(120)이 마련될 수 있다. 발광층(120)은 무기물 기반의 LED 층(Light Emitting Diode layer)일 수 있다. 발광층(120)은 기판(110)의 상면에 순차적으로 성장된 제1 반도체층(121), 활성층(122) 및 제2 반도체층(123)을 포함할 수 있다. 기판(110) 및 발광층(120) 사이에는 발광층(120)의 안정적인 성장을 위한 버퍼층(미도시)이 더 형성될 수 있다. 상기 버퍼층은 AlN, AlGaN 등으로 형성될 수 있다.
제1 반도체층(121)은 기판(110)의 상면 또는 상기 버퍼층의 상면에 마련될 수 있다. 제1 반도체층(121)은 예를 들면, n형 반도체를 포함할 수 있다. 하지만 실시예는 반드시 이에 한정되지 않는다. 예컨대, 제1 반도체층(121)은 p형 반도체를 포함할 수도 있다. 제1 반도체층(121)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 이러한 제1 반도체층(121)은 단층 또는 다층 구조를 가질 수 있다.
활성층(122)은 제1 반도체층(121)의 상면에 마련될 수 있다. 활성층(122)은 전자와 정공이 결합하면서 청색광(B)을 발생시킬 수 있다. 활성층(122)은 다중 양자 우물(MQW; multi-quantum well) 구조를 가질 수 있다. 활성층(122)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다.
제2 반도체층(123)은 활성층(122)의 상면에 마련될 수 있다. 제2 반도체층(123)은 p형 반도체를 포함할 수 있다. 실시예는 반드시 이에 한정되지 않는다. 예컨대, 제1 반도체층(121)이 p형 반도체인 경우, 제2 반도체층(123)은 n형 반도체를 포함를 포함할 수 있다. 제2 반도체층(123)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다. 이러한 제2 반도체층(123)은 단층 또는 다층 구조를 가질 수 있다.
발광층(120)의 상부에는 제1 절연층(145)이 형성될 수 있다. 제1 절연층(145) 상에는 발광층(120)의 활성층(122)에서 방출되는 청색광(B)에 의해 소정 색상의 빛들을 방출하는 색 변환층(160B, 160G, 160R)이 배치될 수 있다. 색 변환층(160B, 160G, 160R)은 청색 투과층(160B), 녹색 변환층(160G), 및 적색 변환층(160R)을 포함할 수 있다. 청색 투과층(160B), 녹색 변환층(160G), 및 적색 변환층(160R)은 각각 청색 서브픽셀(SB), 녹색 서브픽셀(SG) 및 적색 서브픽셀(SR)에 대응되게 형성될 수 있다.
청색 투과층(160B)은 활성층(122)으로부터 방출되는 청색광(B)을 투과시켜 외부로 방출할 수 있다. 청색 투과층(160B)은 포토레지스트나 광 산란제를 포함할 수 있다.
녹색 변환층(160G)은 활성층(122)으로부터 방출되는 청색광(B)을 녹색광(G)으로 변화시켜 방출할 수 있다. 녹색 변환층(160G)은 청색광(B)에 의해 여기되어 녹색광(G)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 또한, 녹색 변환층(160G)은 활성층(122)으로부터 방출되는 청색광(B)에 의해 여기되어 녹색광(G)을 방출하는 형광체를 포함할 수도 있다. 녹색 변환층(160G)은 포토레지스트나 광 산란제를 더 포함할 수 있다.
상기 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 상기 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 상기 멀티-쉘(multi-shell)은, 예컨대, 더블-쉘(double-shell)일 수 있다.
상기 양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 상기 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 각 양자점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다.
적색 변환층(160R)은 활성층(122)으로부터 방출되는 청색광(B)을 적색광(R)으로 변화시켜 방출할 수 있다. 이러한 적색 변환층(160R)은 청색광(B)에 의해 여기되어 적색광(R)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 적색 변환층(160R)은 활성층(122)으로부터 방출되는 청색광(B)에 의해 여기되어 적색광(R)을 방출하는 형광체(phosphor)를 포함할 수도 있다. 적색 변환층(160R)은 투과 특성이 좋은 포토레지스트나 적색광(R)을 균일하게 방출시키는 광 산란제를 더 포함할 수 있다.
청색 투과층(160B), 녹색 변환층(160G) 및 적색 변환층(160R) 사이에는 격벽구조체(150)가 형성될 수 있다. 격벽구조체(150)는 발광영역을 한정하도록 상기 발광영역의 주위로 형성될 수 있다. 격벽구조체(150)는 청색 투과층(160B), 녹색 변환층(160G) 및 적색 변환층(160R) 사이의 빛샘을 방지할 수 있다. 격벽구조체(150)는 청색 투과층(160B), 녹색 변환층(160G) 및 적색 변환층(160R) 사이의 크로스토크(crosstalk)를 방지하여 콘트라스트(contrast)를 향상시키는 역할을 할 수 있다. 격벽구조체(150)는 제2 절연층(151), 반사층(152) 및 제3 절연층(153)을 포함할 수 있다. 제2 절연층(151)은 격벽구조체(150)의 형상을 위한 희생층일 수 있다. 제2 절연층(151)은 실리콘 산화물로 형성될 수 있다. 반사층(152)은 금속, 예컨대 알루미늄으로 형성될 수 있다. 제3 절연층(153)은 반사층(152)의 산화를 방지하고 절연할 수 있다. 제3 절연층(153)은 실리콘 산화물로 형성될 수 있다.
제2 반도체층(123)에는 제2 반도체층(123)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 이온주입 영역(125)이 형성될 수 있다. 이 이온주입 영역(125)은 질소 이온, 보론 이온 등과 같은 이온의 주입으로 형성되며, 절연성을 가진다. 이온주입 영역(125)은 광 발생영역일 수 있다. 상기 이온은 대략 1012-1020 ions/cm2 도즈량으로 주입될 수 있다.
제2 반도체층(123) 상에는 이온주입 영역(125)을 덮는 전류 블로킹층(135)이 형성될 수 있다. 전류 블로킹층(135)은 인접한 다른 서브픽셀 영역으로 전류가 리크되는 것을 방지할 수 있다. 전류 블로킹층(135)은 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다.
제2 반도체층(123) 상에는 투명전극(130)이 형성될 수 있다. 투명전극(130)은 이온주입 영역(125)에 의해 둘러쌓인 제2 반도체층(123)의 전류주입 영역(123a)을 덮도록 형성될 수 있다. 예컨대, 도 2의 평면도에서 처럼 투명전극(130)이 제2 반도체층을 커버하면서 일부 전류 블로킹층(135)을 커버할 수 있다. 투명전극(130)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), Ag, Au 등을 포함할 수 있다.
발광층(120) 상에는 제1 반도체층(121)과 전기적으로 연결되는 제1 전극(141)과, 제2 반도체층(123)과 전기적으로 연결되는 복수의 제2 전극(142)이 배치될 수 있다. 제1 반도체층(121) 및 제2 반도체층(123)이 각각 n형 반도체 및 p형 반도체를 포함하는 경우, 제1 전극(141) 및 제2 전극(142)은 각각 n형 전극 및 p형 전극이 될 수 있다.
제1 전극(141)은 서브픽셀들(SR, SG, SB)에 대한 공통 전극(common electrode)이 될 수 있다. 구체적으로, 발광층(120)에는 제2 반도체층(123), 활성층(122) 및 제1 반도체층(121)을 순차적으로 식각하여 제1 반도체층(121)을 노출시키는 비아홀(120a)이 소정 깊이로 형성되어 있다. 제1 전극(141)은 비아 홀(141a)을 통해 노출된 제1 반도체층(121)과 접촉하도록 마련된 비아 메탈일 수 있다. 한편, 비아홀(141a)의 내벽에는 제1 전극(141)을 제1 반도체층(121) 및 활성층(122)과 절연시키기 위한 절연 물질(141b)이 형성될 수 있다.
도 1에는 제1 전극(141)이 3개의 서브픽셀들(SR, SG, SB)에 대해 공통적으로 대응하도록 마련되는 경우가 예시적으로 도시되어 있다. 하지만, 이는 단지 예시적인 것으로, 하나의 제1 전극(141)에 공통적으로 대응하는 서브픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다. 이러한 제1 전극(141)은 도전성이 우수한 물질을 포함할 수 있다.
제2 전극(142)은 제2 반도체층(123) 상에서 투명전극(130)과 접촉되게 형성될 수 있다. 제2 전극(142)은 각 서브픽셀(SR, SG, SB), 즉, 각 색 변환층(160R, 160G, 160B)과 일대일 대응하도록 마련될 수 있다. 하나의 제1 전극(141)은 복수의 제2 전극(142)에 대응되도록 형성될 수 있다.
제2 반도체층(123)에는 제2전극(142)과 전기적으로 연결된 복수의 박막 트랜지스터(TR)가 마련되어 있다. 이러한 박막 트랜지스터들(TR)은 복수의 서브픽셀(SR, SG, SB) 중 원하는 적어도 하나의 서브픽셀(SR, SG, SB)을 선택적으로 구동시키는 역할을 한다. 이 박막 트랜지스터들(TR)은 활성층(122)에서 방출되는 광을 방해하지 않도록 격벽 구조체(150)의 하부에 마련될 수 있다.
실시예에 따른 고해상도 디스플레이 장치(100)의 작용을 설명한다. 공통 전극인 제1 전극(141)에 소정의 전압을 인가하고, 적색 서브픽셀(SR)에 연결된 박막 트랜지스터(TR)를 구동하여 상기 적색 서브픽셀(SR)에 소정 전압을 인가하면, 선택한 적색 변환층(160R)의 하부에 위치하는 활성층(122)으로부터 청색광(B)이 방출된다. 방출된 청색광(B)이 적색 변환층(160R)에 입사되면 적색 변환층(160R)은 적색광(R)을 외부로 방출하게 된다.
공통 전극인 제1 전극(141)에 소정의 전압을 인가하고, 녹색 서브픽셀(SG)에 연결된 박막 트랜지스터(TR)를 구동하여 상기 녹색 서브픽셀(SG)에 소정 전압을 인가하면, 선택한 녹색 변환층(160G)의 하부에 위치하는 활성층(122)으로부터 청색광(B)이 방출된다. 방출된 청색광(B)이 녹색 변환층(160G)에 입사되면 녹색 변환층(160G)은 녹색광(G)을 외부로 방출하게 된다.
공통 전극인 제1 전극(141)에 소정의 전압을 인가하고, 청색 서브픽셀(SB)에 연결된 박막 트랜지스터(TR)를 구동하여 상기 청색 서브픽셀(SB)에 소정 전압을 인가하면, 선택한 청색 변환층(160B)의 하부에 위치하는 활성층(122)으로부터 청색광(B)이 방출된다. 방출된 청색광(B)이 청색 투과층(160B)을 투과하여 외부로 방출되게 된다.
실시예에는 청색 투과층(160B), 녹색 변환층(160G) 및 적색 변환층(160R)으로부터 각각 청색광(B), 녹색광(G) 및 적색광(R)이 외부로 방출되는 경우가 예시적으로 도시되어 있다.
실시예에서는 발광층(120)에서 청색광이 방출되나, 실시예는 이에 한정되지 않는다. 예컨대, 발광층은 UV광을 방출하는 층일 수 있으며, 청색 투과층(260B)은 UV광을 받아서 청색광을 내는 청색 변환층일 수 있다. 상기 청색 변환층은 자외선(UV)에 의해 여기되어 청색광(B)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 녹색 변환층과 적색 변환층은 각각 UV광을 받아서 녹색광과 적색광을 방출한다.
실시예에 따르면, 투명전극(130)과 접촉하는 제2 반도체층(123)의 전류주입 영역(123a)이 이온주입 영역으로 둘러쌓여 있으므로 투명전극(130)으로부터 주입되는 전류가 옆으로 퍼지는 것이 방지될 수 있다. 서브픽셀 영역의 분리를 위한 메사 에칭 공정이 없으므로 에칭된 에지에서의 전류집중이 없으며, 제조된 디스플레이 장치의 발광 효율이 향상될 수 있다. 또한, 제1전극 형성을 위한 비아 공정이 감소되므로 발광 면적이 증가하며 따라서 발광 효율이 향상된 고해상도 디스플레이 장치가 구현될 수 있다.
도 4는 다른 실시예에 따른 고해상도 디스플레이 장치(200)를 개괄적으로 보여주는 단면도다. 도 1 및 도 2의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
디스플레이 장치(100)는 수평형 디스플레이 장치이며, 디스플레이 장치(200)는 수직형 디스플레이 장치일 수 있다. 디스플레이 장치(200)는 디스플레이 장치(100)와 비교하여, 제1전극(241)의 위치가 다르다. 기판(210)은 도전성 기판일 수 있다. 예컨대, 기판(210)은 실리콘 기판일 수 있다. 기판(210) 상에는 버퍼층(212)이 형성될 수 있다. 버퍼층(21)은 기판(110) 상에 발광층(120)이 안정적으로 성장하게 한다. 버퍼층(212)은 AlN, AlGaN 등으로 형성될 수 있다. 버퍼층(212)은 실리콘 또는 마그네슘으로 도핑될 수 있다.
기판(210)의 저면에 제1 전극(241)이 배치된다. 실시예는 이에 한정되지 않는다. 예컨대, 기판(210)이 생략되고, 제1전극(241)이 제1 반도체층(121)의 하부에 제1 반도체층(121)과 접촉되게 형성될 수도 있다. 제1전극(241)은 공통전극일 수 있다. 발광되는 서브픽셀은 트랜지스터(TR)에 의해 선택된다.
디스플레이 장치(200)는 디스플레이 장치(100)의 비아홀(도 1의 141a)의 구성을 가지지 않으므로 디스플레이 장치(100) 보다 상대적으로 더 넓은 발광영역을 가질 수 있으므로, 발광 효율이 더 향상될 수 있다.
도 5는 다른 실시예에 따른 고해상도 디스플레이 장치(300)를 개괄적으로 보여주는 단면도다. 도 1 및 도 2의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
디스플레이 장치(300)의 이온주입 영역(325)은 제2 반도체층(123)으로부터 활성층(122) 까지 연장되게 형성된다. 이온주입 영역(325)의 수직 확장으로 서브픽셀 영역들 사이의 경계영역에서의 활성층(122)에서 광이 발생되지 않으므로, 픽셀 격리(pixel isolation)가 잘 이루어지며, 해당 서브픽셀 영역에서 발생되는 광이 인접한 다른 서브픽셀 영역으로 진행되는 것이 방지되므로, 디스플레이 장치(300)의 색 품질이 향상될 수 있다.
실시예에서는 이온주입 영역이 제2 반도체층(123) 및 활성층(122)에 형성되나 실시예는 이에 한정되지 않는다. 예컨대, 이온주입 영역이 제1 반도체층(121) 까지 연장되게 형성될 수도 있다.
실시예에서는 수평형 디스플레이 장치에서의 이온주입 영역(325)을 도시하였지만, 실시예는 이에 한정되지 않는다. 예컨대, 도 4의 수직형 디스플레이 장치(200)에서 이온주입 영역이 제2 반도체층으로부터 활성층까지 수직 연장되게 형성되거나, 이온주입 영역이 제2 반도체층으로부터 활성층 및 제1 반도체층 까지 수직 연장되게 형성될 수도 있다.
실시예에 따른 고해상도 디스플레이 장치(300)는 이온주입영역이 발광층에 수직으로 형성되므로, 투명전극(130)으로부터 주입되는 전류가 인접한 영역의 서브픽셀로 퍼지는 것이 방지될 수 있다. 서브픽셀 영역의 분리를 위한 메사 에칭 공정이 없으므로 에칭된 에지에서의 전류집중이 없으며, 제조된 디스플레이 장치의 발광 효율이 향상될 수 있다. 또한, 제1전극 형성을 위한 비아 공정이 감소되므로 발광 면적이 증가하며 따라서 발광 효율이 향상된 고해상도 디스플레이 장치가 구현될 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 사상의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
110: 기판 121: 제1 반도체층
122: 활성층 123: 제2 반도체층
130: 투명전극 135: 전류 블로킹층
141: 제1 전극 142: 제2 전극
145: 제1 절연층 150: 격벽구조체
160: 색 변환층 300: 디스플레이 장치
325: 이온주입 영역 SB,SG,SR: 서브픽셀
TR: 박막 트랜지스터

Claims (15)

  1. 복수의 서브픽셀 영역을 포함하는 기판;
    상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;
    상기 각 서브픽셀 영역의 상기 제2 반도체층 상에 형성되는 복수의 투명전극;
    상기 제1 반도체층에 연결되는 제1전극;
    상기 복수의 투명전극에 연결된 복수의 제2전극;
    상기 발광층 상에서 상기 발광층에서 발생되는 광에 의해 소정의 색상 광을 방출하는 색 변환층;을 포함하며,
    상기 제2 반도체층에는 상기 각 서브픽셀 영역의 전류주입 영역을 한정하는 이온주입 영역이 형성된 고해상도 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 활성층은 연속적으로 형성된 고해상도 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 이온주입 영역은 상기 제2 반도체층으로부터 상기 활성층 및 상기 제1 반도체층으로 수직으로 연장된 고해상도 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 활성층은 상기 이온주입 영역으로 둘러쌓인 복수의 전류주입 영역을 포함하는 고해상도 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제1전극은 상기 제2 반도체층 및 상기 활성층을 관통하는 비아홀을 통해서 상기 제1 반도체층과 연결된 고해상도 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제1전극은 상기 복수의 제2전극과 대응되게 형성된 고해상도 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 기판은 전도성 기판이며,
    상기 제1전극은 상기 기판의 저면에서 상기 복수의 제2전극과 마주보는 고해상도 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 기판 및 상기 제1 반도체층 사이에는 버퍼층이 더 형성된 고해상도 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 버퍼층은 실리콘 또는 마그네슘으로 도핑된 AlN 또는 AlGaN을 포함하는 고해상도 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 투명전극은 ITO, ZnO, IZO, IGZO를 포함하는 고해상도 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 이온주입 영역 상에 형성되어 상기 제2전극과 상기 이온주입 영역을 절연시키는 전류 블로킹층;을 더 포함하는 고해상도 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 전류 블로킹층은 실리콘 산화물 또는 실리콘 질화물을 포함하는 고해상도 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 기판 상에서 상기 제2전극을 덮는 제1 절연층;
    상기 제1 절연층 상에서 상기 전류주입 영역을 노출시키는 격벽 구조체를 더 포함하며,
    상기 색 변환층은 상기 제1 절연층 상에서 상기 격벽 구조체에 의해 노출된 영역을 채우는 고해상도 디스플레이 장치.
  14. 제 11 항에 있어서,
    상기 격벽 구조체는 두 층의 절연층 사이에 개재된 금속 박막층을 포함하는 고해상도 디스플레이 장치.
  15. 제 1 항에 있어서,
    상기 발광층은 청색광을 발생시키며,
    상기 색 변환층은 상기 청색광에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 청색광에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 청색광을 투과시키는 청색 투과층을 포함하는 고해상도 디스플레이 장치.
KR1020180106044A 2018-09-05 2018-09-05 고해상도 디스플레이 장치 KR102613051B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180106044A KR102613051B1 (ko) 2018-09-05 2018-09-05 고해상도 디스플레이 장치
US16/536,514 US11177315B2 (en) 2018-09-05 2019-08-09 High-resolution display device
US17/501,996 US11769788B2 (en) 2018-09-05 2021-10-14 High-resolution display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180106044A KR102613051B1 (ko) 2018-09-05 2018-09-05 고해상도 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200027792A true KR20200027792A (ko) 2020-03-13
KR102613051B1 KR102613051B1 (ko) 2023-12-12

Family

ID=69641708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106044A KR102613051B1 (ko) 2018-09-05 2018-09-05 고해상도 디스플레이 장치

Country Status (2)

Country Link
US (2) US11177315B2 (ko)
KR (1) KR102613051B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
JP7398818B2 (ja) 2018-08-10 2023-12-15 ビジョンラボ コーポレーション 流体トランスファーシステムおよびマイクロｌｅｄ装置の製造方法
KR20200066950A (ko) 2018-12-03 2020-06-11 삼성전자주식회사 디스플레이 장치
CN114284414B (zh) * 2021-12-31 2023-12-19 厦门天马微电子有限公司 发光元件及其制备方法、显示面板、显示装置
CN115863506B (zh) * 2022-12-19 2024-03-01 惠科股份有限公司 发光器件、显示基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030084233A (ko) * 2002-04-25 2003-11-01 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたｌｅｄ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171356B1 (ko) 2005-11-01 2012-08-09 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR101797598B1 (ko) 2011-05-26 2017-11-15 엘지이노텍 주식회사 발광소자
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US10158043B2 (en) 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
KR102510006B1 (ko) 2016-05-24 2023-03-14 엘지이노텍 주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030084233A (ko) * 2002-04-25 2003-11-01 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたｌｅｄ

Also Published As

Publication number Publication date
US11769788B2 (en) 2023-09-26
US11177315B2 (en) 2021-11-16
US20200075665A1 (en) 2020-03-05
KR102613051B1 (ko) 2023-12-12
US20220037396A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11705479B2 (en) Display apparatus and method of manufacturing the same
KR102613051B1 (ko) 고해상도 디스플레이 장치
KR102625489B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
KR102059014B1 (ko) 발광 표시 장치 및 그 제조 방법
US11424388B2 (en) Light-emitting device and display device including the same
KR102550331B1 (ko) 마이크로 led 전사 방법, 이를 이용한 마이크로 led 표시 패널 제조 방법 및 마이크로 led 표시 패널
US11677061B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
KR20220045477A (ko) 마이크로 발광 디스플레이 장치 및 그 제조 방법
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
KR20220117302A (ko) 발광 다이오드 전구체
KR102515632B1 (ko) 유기 발광 표시 장치
KR20200018125A (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR102599275B1 (ko) 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
KR102599276B1 (ko) 수직 적층 구조를 가지는 rgcb 마이크로 디스플레이의 화소
KR20230132649A (ko) 표시 장치 및 이의 제조 방법
KR20210045844A (ko) 구동소자를 포함하는 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant