KR20200026740A - 적층체 및 타깃재 - Google Patents

적층체 및 타깃재 Download PDF

Info

Publication number
KR20200026740A
KR20200026740A KR1020190107033A KR20190107033A KR20200026740A KR 20200026740 A KR20200026740 A KR 20200026740A KR 1020190107033 A KR1020190107033 A KR 1020190107033A KR 20190107033 A KR20190107033 A KR 20190107033A KR 20200026740 A KR20200026740 A KR 20200026740A
Authority
KR
South Korea
Prior art keywords
film
blackening
blackening film
metal layer
laminated
Prior art date
Application number
KR1020190107033A
Other languages
English (en)
Other versions
KR102335672B1 (ko
Inventor
유타 기무라
마사타카 가츠미
신고 가와시마
카즈키 미나미
Original Assignee
다이도 토쿠슈코 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이도 토쿠슈코 카부시키가이샤 filed Critical 다이도 토쿠슈코 카부시키가이샤
Publication of KR20200026740A publication Critical patent/KR20200026740A/ko
Application granted granted Critical
Publication of KR102335672B1 publication Critical patent/KR102335672B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(과제) 반사율이 낮은 흑화막을 구비한 적층체를 제공한다.
(해결 수단) 적층체(10)는, 기재(18)와, 기재(18)에 적층되어 전극 및/또는 배선을 형성하는 금속층(32)과, 금속층(32)의 기재(18)와는 반대측의 면에 적층된 흑화막(35) 및/또는 금속층(32)과 기재(18)의 사이에 적층된 흑화막(34)을 갖는다. 이들 흑화막(34, 35)은, (Ti1-xMox)1-yNy로 나타나는 티탄 합금의 질화물 및 불가피적 불순물로 이루어지고, x 및 y는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.40≤y≤0.60을 충족하고 있다.

Description

적층체 및 타깃재{LAMINATED BODY AND TARGET MATERIAL}
이 발명은, 금속층에서의 반사를 억제하는 흑화막을 구비한 적층체 및 흑화막의 형성에 이용되는 타깃재에 관한 것이다.
액정 패널은, 컬러 필터 기판과, TFT(Thin Film Transistor) 어레이 기판과, 이들 2개의 기판에 끼워진 액정층을 갖고 있다. TFT 어레이 기판 상에 형성된 전극에 대해서는, 투명한 ITO(Indium Tin Oxide: 산화 인듐 주석) 전극 외에, 극세의 금속 전극이 이용된다. 금속 전극의 경우, 금속선이 불투명하고 금속 광택을 갖는 점에서, 외부로부터의 빛이 이 금속선에 닿아 반사되고, 그 반사광에 의해 표시부에 대한 시인성이 저하하는 문제를 갖고 있다.
그 대책으로서, 액정 패널에서는, 금속 전극의 바로 위에 블랙 매트릭스를 배치하고, 금속 전극으로부터의 반사광을 차폐하는 구조가 채용되어 있다. 그러나, 이러한 경우 R(적색), G(녹색), B(청색) 각 색의 컬러 필터를 격자 형상으로 구획하는 블랙 매트릭스의 폭을 좁히는 것이 곤란해져, 컬러 필터의 개구율을 높이는 등 패널 성능의 향상을 도모하는 것이 어려워져 버린다.
한편, 금속 전극으로부터의 반사광을 억제하는 다른 수단으로서, 금속 전극을 형성하는 금속층 상에, 반사를 낮게 억제하는 것이 가능한 흑화막을 형성한 것이 각종 제안되어 있다(예를 들면 하기 특허문헌 1 참조). 이들 흑화막은, 금속층에서의 반사를 억제하는 일정한 효과가 확인되는 것이지만, 최근, 더욱 반사율이 낮은 흑화막이 요구되고 있다.
일본공개특허공보 2015-69573호
본 발명은 이상과 같은 사정을 배경으로 하여, 반사율이 낮은 흑화막을 구비한 적층체를 제공하는 것 및, 반사율이 낮은 흑화막의 형성에 적합한 타깃재를 제공하는 것을 목적으로 하여 이루어진 것이다.
그리하여 본 발명의 적층체는, 기재(基材)와,
당해 기재에 적층되어 전극 및/또는 배선을 형성하는 금속층과,
당해 금속층의 상기 기재와는 반대측의 면 및/또는 당해 금속층과 당해 기재의 사이에 적층된 흑화막을 적어도 갖고,
당해 흑화막은 (Ti1-xMox)1-yNy로 나타나는 티탄 합금의 질화물 및 불가피적 불순물로 이루어지고, x 및 y는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.40≤y≤0.60을 충족하는 것을 특징으로 한다.
이상과 같이 본 발명의 적층체는, 기재와, 전극 및/또는 배선을 형성하는 금속층을 구비한 적층체를 구성함에 있어서, 금속층의 기재와는 반대측의 면(즉 기재를 하측으로 하고 금속층을 상측으로 했을 때에, 그 금속층의 상면에) 및, 금속층과 기재의 사이의 적어도 한쪽에, 소정의 조성 범위 내에 있는 티탄 합금의 질화물로 이루어지는 흑화막을 적층 형성한 것이다.
본 발명에 따라 금속층의 상면에 티탄 합금의 질화물로 이루어지는 흑화막을 적층 형성한 경우에는, 금속층의 측으로부터 기재의 측을 향하여 입사하는 빛에 대한 금속층에서의 반사를 낮게 억제할 수 있다.
한편, 금속층과 기재의 사이에 흑화막을 적층 형성한 경우에 있어서는, 기재를 상측으로 하고, 금속층을 하측으로 하는 방향으로 적층체를 배치한 경우에 있어서, 기재의 측으로부터 금속층의 측을 향하여 입사하는 빛에 대한 금속층에서의 반사를 낮게 억제하여 양호한 시인성을 확보하는 것이 가능해진다.
본 발명의 흑화막은, 금속 성분으로서 Ti 및 Mo를 함유하는 질화물이다. 조성을 규정하는 (Ti1-xMox)1-yNy의 식에 있어서, x는 금속 성분 중의 Mo의 원자비를 나타내고, 1-x는 금속 성분 중의 Ti의 원자비를 나타낸다. 또한, y는 흑화막 중의 N의 원자비를 나타낸다.
금속 성분으로서 Ti 및 Mo를 함유하는 흑화막은, 내열성이 우수하기 때문에, TFT 제조 프로세스와 같이 300℃ 이상(예를 들면 진공 상태로 370℃에서 10분) 열이 가해진 경우에서도 색 변화 없이, 소정의 반사율 저감의 효과가 유지된다.
본 발명에서는, 흑화막에 있어서의, 금속 성분 중의 Mo의 원자비 x를 0.03≤x≤0.28로 하고 있다. x의 값이 작고, 0.03 미만인 경우에는, 웨트 에칭에 의한 패터닝이 곤란해져 제조성이 악화되기 때문이다. 한편, x의 값이 크고, 0.28 초과인 경우에는 반사율이 25％를 초과하여 높아져, 반사율 저감의 효과가 작아져 버린다. 이 때문에 본 발명에서는, x의 범위를, 제조성을 확보하면서 반사율 저감의 효과가 얻어지는 0.03≤x≤0.28로 하고 있다.
여기에서, 보다 제조성을 확보하면서 반사율 저감의 효과를 얻기 위한 바람직한 x의 범위는, 0.08≤x≤0.25이고, 더욱 바람직한 범위는 0.10≤x≤0.20이다.
또한, 반사율 저감의 효과는, 흑화막에 있어서의 N의 원자비 y의 값에도 의존한다. 이 때문에 본 발명에서는 y의 범위를 0.40≤y≤0.60으로 하고 있다. 바람직하게는, 0.40≤y≤0.50이다.
또한, 흑화막은, 상기 원소 외에 불가피적 불순물을 함유해도 좋다. 예를 들면, 산소(O)는, 불가피적 불순물로서 3at％ 미만 함유해도 좋다.
또한 본 발명에서는, 흑화막을, 금속 성분으로서 Ti 및 Mo를 함유하는 산질화물로 구성하는 것도 가능하다. 이 경우, 흑화막은 (Ti1-xMox)1-y-ZNyOZ로 나타나는 티탄 합금의 산질화물 및 불가피적 불순물로 이루어지고, x, y, z는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.10≤y≤0.60, 0.03≤z≤0.47을 충족하도록 구성한다. 바람직하게는, 0.07≤x≤0.16, 0.10≤y≤0.15, 및 0.10≤z≤0.15이다.
흑화막의 조성을 규정하는 (Ti1-xMox)1-y-ZNyOZ의 식에 있어서, x는 금속 성분 중의 Mo의 원자비를 나타내고, 1-x는 금속 성분 중의 Ti의 원자비를 나타낸다. 또한, y는 흑화막 중의 N의 원자비를 나타내고, z는 흑화막 중의 O의 원자비를 나타낸다.
흑화막을 산질화물로 함으로써, 추가로 반사율 저감의 효과를 높이는 것이 가능하다. 단, 과도하게 흑화막에 있어서의 O의 원자비를 높인 경우에는, 반대로 반사율 저감의 효과가 손상되기 때문에, 본 발명에서는 z의 범위를 0.03≤z≤0.47로 하고 있다.
또한, 본 발명의 흑화막의 형성에 이용되는 타깃재는, Mo를 3∼28at％, 바람직하게는 7∼16at％ 포함하고, 잔부가 Ti 및 불가피적 불순물로 이루어지는 것을 특징으로 한다. 이와 같이 규정한 티탄 합금의 타깃재를 이용함으로써, 반사율이 낮은 흑화막을 반응성 스퍼터링에 의해 용이하게 형성할 수 있다.
이상과 같은 본 발명에 의하면, 반사율이 낮은 흑화막을 구비한 적층체 및, 반사율이 낮은 흑화막의 형성에 적합한 타깃재를 제공할 수 있다.
도 1은, 본 발명의 일 실시 형태의 적층체를 나타낸 도면이다.
도 2는, 동(同) 적층체의 제조 순서를 나타내는 설명도이다.
도 3은, 도 2에 계속되는 제조 순서를 나타내는 설명도이다.
도 4는, 도 3에 계속되는 제조 순서를 나타내는 설명도이다.
도 5는, 도 4에 계속되는 제조 순서를 나타내는 설명도이다.
도 6은, 본 발명의 다른 실시 형태의 적층체를 나타낸 도면이다.
도 7은, 흑화막 중의 Mo의 원자비 x와 반사율의 관계를 나타낸 도면이다.
도 8은, 반사율의 평가에 이용하는 적층체의 구성을 나타낸 도면이다.
(발명을 실시하기 위한 형태)
다음으로 본 발명의 실시 형태를 이하에 상세하게 설명한다.
도 1에 있어서, 10은 박막 트랜지스터(이하, 「TFT」라고 칭함)로서의 기능을 구비한 적층체로, 기판(18) 상에 형성된 게이트 전극층(20)과, 게이트 전극층(20)을 덮는 게이트 절연층(22)과, 게이트 절연층(22)을 통하여 게이트 전극층(20)과 겹치도록 배치된 반도체층(24)과, 반도체층(24)과 접합하는 소스 전극층(26) 및 드레인 전극층(28)을 구비하고 있다. 또한, 소스 전극층(26) 및 드레인 전극층(28)을 금속전극층(30)으로 총칭하는 경우가 있다.
기판(18)은, 투명한 기재로 이루어지고, 소다 라임 유리, 무알칼리 유리 등의 유리 기판 외에, 폴리에틸렌테레프탈레이트(PET) 등의 수지 기판을 사용할 수 있다. 기판(18)의 두께는 300㎛∼1㎜로 하는 것이 가공성의 점에서 바람직하다.
게이트 전극층(20)은, Al이나 Cu 등의 저(低)저항의 금속 재료로 구성할 수 있다. 그러나, Al 단체(單體)에서는 내열성이 뒤떨어지고, 또한 부식하기 쉬운 등의 문제점이 있기 때문에 다른 내열성 도전성 재료와 조합하여 형성하는 것도 가능하다.
게이트 절연층(22)은, 단층이라도 2층 이상이라도 좋고, 종래 일반적으로 이용되는 것, 예를 들면 실리콘 산화막(SiOx막), 실리콘 질화막(SiNx막) 등을 이용할 수 있다.
반도체층(24)은, In-Ga-Zn계 산화물(IGZO라고도 표기함) 등의 산화물 반도체로 구성할 수 있다. In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 갖는 산화물이라는 의미이고, In과 Ga와 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어가 있어도 좋다.
또한, 반도체층(24)은, 산화물 반도체에 한정되는 것이 아니라, 예를 들면 어모퍼스 실리콘(a-Si라고도 표기함)을 이용하는 것도 가능하다.
소스 전극층(26) 및 드레인 전극층(28)은, 각각 반도체층(24)에 접합되어 있다. 상세하게는, 소스 전극층(26)과 드레인 전극층(28)의 사이에는 오목부(29)가 형성되고, 이 오목부(29)에 의해 소스 전극층(26)과 드레인 전극층(28)은 분리된 상태로, 각각 반도체층(24)에 접합되어 있다.
소스 전극층(26) 및 드레인 전극층(28)은, Al, Cu 혹은 이들을 포함하는 합금으로 구성되는 금속층(32)과, 금속층(32)의 반도체층(24)측의 면에 형성된 제1 흑화막(34)과, 금속층(32)의 반도체층(24)과는 반대측의 면에 형성된 제2 흑화막(35)을 포함하는 적층 구조를 이루고 있다.
금속층(32)은, 저(低)저항으로 하기 위해 Al 단체로 구성하는 것이 바람직하다. 일반적으로 전극 재료로서 Al 외에 Cu가 이용된다. 이들 Al, Cu는 모두 웨트 에칭에 의한 가공이 가능하지만, Cu는 드라이 에칭에 의한 가공을 할 수 없기 때문에, Al의 쪽이 범용성이 높다. 또한 비용면에 있어서, Al은 Cu의 1/3 정도로 저렴하다.
금속층(32)을 Al 단체로 구성하는 경우, 순 Al의 타깃재를 이용한 비반응성 스퍼터링에 의해 성막할 수 있다. 또한, 경우에 따라서는 금속층(32)을, Al 함유량이 90at％ 이상인 Al 합금으로 구성하는 것도 가능하고, 내열성 도전성 재료와 조합하여 형성하는 것도 가능하다. 금속층(32)의 두께는, 10㎚∼1㎛로 하는 것이 바람직하다.
제1 흑화막(34) 및 제2 흑화막(35)은, 금속층(32) 표면에서의 빛의 반사를 억제하는 목적으로 금속층(32)의 하면 및 상면을 피복한다. 제1 흑화막(34) 및 제2 흑화막(35)은 (Ti1-xMox)1-yNy로 나타나는 티탄 합금의 질화물이다. x 및 y는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.40≤y≤0.60을 충족하고 있다. 이러한 제1 흑화막(34) 및 제2 흑화막(35)은, 소정 조성의 티탄 합금으로 이루어지는 타깃재, 상세하게는 Mo를 3∼28at％ 포함하고, 잔부가 Ti 및 불가피적 불순물로 이루어지는 타깃재를 이용하여, Ar 등의 불활성 가스와 질소 가스의 혼합 가스 분위기하에서 반응성 스퍼터링에 의해 형성할 수 있다.
제1 흑화막(34) 및 제2 흑화막(35)의 조성은, 서로 동일해도 좋고, 혹은 상이해도 좋다. 동일한 조성이면 공통의 타깃재를 사용할 수 있다.
또한, 제1 흑화막(34) 및 제2 흑화막(35)의 두께는 15∼200㎚로 하는 것이 바람직하다.
층간 절연층(14)은, 소스 전극층(26) 및 드레인 전극층(28)을 덮도록 배치되고, 소스 전극층(26)과 드레인 전극층(28)의 사이의 오목부(29)에 있어서, 반도체층(24)의 채널 영역(43)과 접하도록 배치되어 있다. 층간 절연층(14)은, 게이트 절연층(22)과 동일하게, 실리콘 산화막(SiOx막), 실리콘 질화막(SiNx막) 등을 이용할 수 있다.
산화물 도전층(16)은, ITO, ZnO, SnO2, IZO 등으로 구성되고, 층간 절연층(14) 상에 배치된다. 본 예의 적층체(10)가, 액정 패널을 구성하는 TFT 어레이 기판으로서 기능하는 경우, 산화물 도전층(16)은 도시를 생략한 액정 표시부에 있어서의 화소 전극을 구성한다. 산화물 도전층(16)은, 층간 절연층(14)에 형성된 접속공(36)을 통하여 드레인 전극층(28)과 전기적으로 접속되어 있고, TFT가 ON·OFF 함으로써, 산화물 도전층(16)으로의 전압 인가의 개시·종료가 행해진다.
이와 같이 구성된 적층체(10)에 있어서는, 소스 전극층(26) 및 드레인 전극층(28)이, 금속층(32)과, 이를 사이에 끼우도록 하여 적층 형성된 흑화막(34, 35)으로 구성되어 있기 때문에, 외부로부터의 빛에 대한 금속층(32)에서의 반사를 억제할 수 있다.
다음으로, 이 적층체(10)의 제조 공정을 설명한다.
먼저, 기판(18) 상에, 스퍼터법이나 증착법 등의 진공 박막 형성 방법에 따라 제1 도전막을 형성하고, 제1 도전막을 패터닝하여 도 2(A)에 나타내는 바와 같이, Al 등으로 이루어지는 게이트 전극층(20)을 형성한다.
제1 도전막의 패터닝에 의해 게이트 전극층(20)이 형성되면, 게이트 전극층(20)이 위치하는 부분 이외는 기판(18)의 표면이 노출한다. 도 2(B)에 나타내는 바와 같이, 기판(18) 및 게이트 전극층(20)의 표면에, SiO2, SiNx 등의 게이트 절연층(22)을 형성한다.
다음으로, 도 2(C)에 나타내는 바와 같이, 게이트 절연층(22) 상에 반도체의 박막을 형성하고, 그 후 패터닝하고, 패터닝된 반도체의 박막으로 이루어지는 반도체층(24)을 형성한다. 예를 들면, In, Ga, Zn을 소정의 비율로 함유하는 In-Ga-Zn계 산화물로 이루어지는 산화물 반도체층을 형성한다.
다음으로, 도 3(A), 3(B), 3(C)에 나타내는 바와 같이, 반도체층(24)의 표면과, 반도체층(24)의 위치하는 부분 이외의 장소에서 노출하는 게이트 절연층(22)의 표면에, 제1 흑화막(34a), 제2 도전막(32a), 제2 흑화막(35a)의 순서로 이들을 막 형상으로 적층한다.
제1 흑화막(34a)은, 도 2(C)의 상태까지 제작된 적층체에 대하여, 소정 조성의 티탄 합금의 타깃재를 이용하여, 스퍼터링 가스로서 질소 가스를 포함하는 혼합 가스를 이용하여 반응성 스퍼터링에 의해 형성한다.
다음으로, Al을 주성분으로 하는 타깃재를 이용하여, 스퍼터링 가스로서 타깃재와는 비반응성의 가스를 이용한 비반응성 스퍼터링에 의해, 제2 도전막(32a)을, 도 3(B)에 나타내는 바와 같이, 제1 흑화막(34a)의 표면에 형성한다.
다음으로, 소정 조성의 티탄 합금으로 이루어지는 타깃재를 이용하여, 스퍼터링 가스로서 질소 가스를 포함하는 혼합 가스를 이용한 반응성 스퍼터링에 의해 제2 흑화막(35a)을, 도 3(C)에 나타내는 바와 같이, 제2 도전막(32a)의 표면에 형성한다. 이와 같이 하여 제1 흑화막(34a), 제2 도전막(32a), 제2 흑화막(35a)으로 이루어지는 적층막(30a)이 형성된다.
그 후, 도 4(A)에 나타내는 바와 같이 적층막(30a)의 비제거 부분에 레지스트(38)를 형성하고, 이 상태로 적층막(30a)을 포함하는 적층체를 에칭액에 침지함으로써 적층막(30a)의, 레지스트(38)로 마스크되어 있지 않은 부분이 부분적으로 제거된다. 그 후, 레지스트(38)를 제거하면, 도 4(B)에 나타내는 바와 같이, 제1 흑화막(34), 금속층(32) 및 제2 흑화막(35)을 갖는 소스 전극층(26) 및 드레인 전극층(28)이 형성된다.
이와 같이, 본 예의 제1 흑화막(34) 및 제2 흑화막(35)은, 금속층(32)과 함께, 종래의 웨트 에칭 또는 드라이 에칭에 의한 패턴 형성이 가능하다.
도 4(B)에 있어서, 반도체층(24)의, 소스 영역(41)과 드레인 영역(42)의 사이가 채널 영역(43)이고, 게이트 전극층(20)은, 게이트 절연층(22)을 사이에 끼우고 채널 영역(43)과 대향하는 위치에 있다. 이 상태로, 반도체층(24)과, 게이트 절연층(22)과, 게이트·소스·드레인의 각 전극층(20, 26, 28)으로, TFT가 구성된다.
다음으로, 도 5(A)에 나타내는 바와 같이 SiNx나 SiO2 등으로 이루어지는 층간 절연층(14)을 형성한다. 이와 함께, 층간 절연층(14)의 소정의 개소에는 접속공(36)(도 1 참조)을 형성해 둔다. 그 후, 도 5(B)에 나타내는 바와 같이 층간 절연층(14)의 표면에, ITO 등의 제3 도전막을 형성하고, 그 후 패터닝하여, 산화물 도전층(16)을 형성한다.
이상, 본 발명의 일 실시 형태의 적층체(10)의 구성 및 그의 제조 방법에 대해서 설명했지만, 적층체(10)의 구성 및 그의 제조 방법에 대해서는 적절히 변경 가능하다. 예를 들면, 상기 적층체(10)에서는 소스·드레인 전극(26, 28)에 흑화막을 형성하고 있지만, 경우에 따라서는, 도 1에서 나타난 게이트 전극(20)의 상하에 흑화막을 형성하는 것도 가능하다. 또한, 게이트 전극(20), 소스·드레인 전극(26, 28)의 상측에만 흑화막을 형성하는 것도 가능하며, 게이트 전극(20), 소스·드레인 전극(26, 28)의 하측에만 흑화막을 형성하는 것도 가능하다.
또한, 상기 실시 형태에서는, 제1 흑화막(34) 및 제2 흑화막(35)을 티탄 합금의 질화물로 구성했지만, 이들 흑화막(34, 35)을 (Ti1-xMox)1-y-ZNyOZ로 나타나는 티탄 합금의 산질화물로 구성하는 것도 가능하다. x, y, z는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.10≤y≤0.60, 0.03≤z≤0.47을 충족하고 있다. 이러한 산질화물은, 소정 조성의 티탄 합금으로 이루어지는 타깃재를 이용하여, 질소 가스 및 산소 가스를 포함하는 혼합 가스 분위기하에서의 반응성 스퍼터링에 의해 형성할 수 있다.
도 6은, 본 발명의 다른 실시 형태의 적층체를 나타내고 있다.
도 6(A)에 있어서, 50A는 터치 패널 센서로서 사용하는 적층체의 일 예를 나타내고 있다. 동(同) 도면에 있어서 52는 투명한 기재이고, 이 기재(52)의 한쪽의 면(도면 중의 상면)에, 전극 형성하는 금속층(54)이 기재(52) 전체면에 걸쳐 막 형상으로 적층되어 있다. 그리고 이 금속층(54)의, 기재(52)와는 반대측의 면, 즉 도면 중 상면에, 흑화막(56)이 적층 형성되어 있다. 이 흑화막(56)도 또한, 금속층(54)의 전체면에 걸쳐 막 형상으로 적층 형성되어 있다.
본 예에 있어서의 흑화막(56)은, (Ti1-xMox)1-yNy로 나타나는 티탄 합금의 질화물이다. 여기에서 x 및 y는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.40≤y≤0.60을 충족하고 있다. 또한 흑화막(56)은, (Ti1-xMox)1-y-ZNyOZ로 나타나는 티탄 합금의 산질화물로 구성하는 것도 가능하다. 여기에서 x, y, z는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.10≤y≤0.60, 0.03≤z≤0.47을 충족하고 있다.
적층체(50A)는, 실제로는 이를 가공하여 터치 패널 센서의 요소로서 이용한다. 50은, 그 가공 후의 적층체를 나타내고 있다.
가공 후의 적층체(50)에 있어서는, 가공 전의 적층체(50A)에 있어서의 막 형상의 금속층(54)의 여분이 되는 부분이 제거되어 다수의 극세선(S1)만이 금속층(54)으로서 남아 있고, 그들 남은 극세선(S1)이 서로 평행을 이루어 무늬 형상 패턴의 전극(54D)을 형성하고 있다.
흑화막(56)도 또한 여분의 부분이 제거되고, 극세선(S1)의 도면 중 상면을 덮는 부분만이 극세선(S2)이 되어 남아, 그들이 극세선(S1)의 도면 중 상면으로부터 입사하는 빛에 대한 반사를 저감하는 기능을 이루고 있다.
또한, 이 실시 형태에 있어서의 도 6(A)의 적층체(50A 및 50)는, 모두 본 발명의 적층체의 개념에 포함되는 것이다.
또한 도 6(B)에서 나타내는 적층체(60A 및 60)는, 본 실시 형태에 있어서의 적층체의 다른 형태예이다. 적층체(60A 및 60)에서는, 금속층(54)과 투명한 기재(52)의 사이에 흑화막(56)이 적층 형성되어 있다. 이와 같이 함으로써, 하측으로부터 상향으로 입사하는 빛이 전극(54D)(금속층(54))에서 하향으로 반사하는 것을 억제할 수 있다.
[실시예 1]
다음으로 본 발명의 실시예를 이하에 상세하게 설명한다.
이 실시예 1에서는, 하기표 1에 나타내는 바와 같이, (Ti1-xMox)1-yNy로 나타나는 흑화막에 있어서의, Mo의 원자비 x를 변화시킨 여러 가지의 적층체를 이하와 같이 하여 제조하고, 반사율 및 에칭성을 이하의 방법으로 측정하고, 평가를 행했다.
(흑화막/금속막/흑화막/기재의 적층체의 제작)
투명한 기재로서 100㎜×100㎜×1.1㎜의 유리 기판을 이용하여, 우선 반응성 스퍼터링을 행하여 기재 상에 제1 흑화막을 형성했다. 반응성 스퍼터링은, Mo비가 상이한 TiMo 합금으로 이루어지는 스퍼터링 타깃을 이용하여, 진공도를 5×10－4∼5×10－5㎩로 하고, 챔버 내에 질소 가스 비율이 80％ 이상의 혼합 가스(잔부는 Ar 가스 및 불가피적 불순물)를 도입하고, 스퍼터압은 0.1∼1.5㎩, 전력은 100∼500W로 하여 행했다. 이에 따라 두께 100㎚의 흑화막을 형성했다.
다음으로, 비반응성 스퍼터링을 행하여 흑화막 형상에 Cu로 이루어지는 금속막을 적층 형성했다. 금속막을 형성하기 위한 비반응성 스퍼터링은 진공도를 5×10－4∼5×10－5㎩로 하고, 챔버 내에 Ar 가스(불활성 가스)를 도입하여 행했다. 스퍼터압은 0.1∼1.5㎩, 전력은 100∼500W로 하여 행했다. 이에 따라 두께 200㎚이고 Cu로 이루어지는 금속막을 형성했다.
다음으로, 반응성 스퍼터링을 행하여 금속막 상에 제2 흑화막을 형성했다. 성막의 조건은 제1 흑화막과 동일하다.
이와 같이 하여, 투명 기재 상에 제1 흑화막과 금속막과 제2 흑화막이 그 순서로 적층한 구조, 즉 도 8에서 나타내는 제2 흑화막/금속막/제1 흑화막/기재의 적층체를 얻었다.
Figure pat00001
(반사율의 평가)
상기와 같이 제작한 제2 흑화막/금속막/제1 흑화막/기재의 적층체를 이용하여, JIS K 7105에 준거하여 반사율의 측정을 행했다. 상세하게는 자외 가시분광 광도계를 이용하여 가시광(파장 400∼780㎚)에 대해서 파장 1㎚ 마다의 반사율을 측정하고, 그의 평균값을 산출했다. 반사율의 측정은, 도 8에서 화살표로 나타내는 바와 같이, 금속막의 측으로부터 기재측을 보았을 때의 반사광의 측정, 즉 금속막의 측으로부터 기재 측에 빛이 입사했을 때의 반사광을 측정하고, 하기 평가 기준으로 평가했다. 그 결과를 표 1에 나타낸다.
○: 반사율이 25％ 미만
×: 반사율이 25％ 이상
(웨트 에칭성 평가)
웨트 에칭성 평가에서는, 금속막이 형성되기 전의 흑화막/기재의 적층체로부터 5㎝각(角)의 시료를 잘라내고, 이 시료를 하야시쥰야쿠고교 제조의 에칭액 Pure Etch TE에 침지하여, 기판 상에 형성한 흑화막이 완전하게 용해될 때까지의 시간을 측정하고, 에칭 레이트(㎚/min)를 구하여, 하기 평가 기준으로 평가했다. 그 결과를 표 1에 나타낸다.
○: 에칭 레이트가 70㎚/min 이상
×: 에칭 레이트가 70㎚/min 미만
표 1의 결과에 있어서, No.1의 적층체는, Mo를 함유하지 않고, 흑화막을 TiN으로 구성한 것이다. No.1의 적층체는, 반사율의 평가, 웨트 에칭성의 평가가 모두 ×였다.
한편, 흑화막에 Mo를 32at％ 이상 함유시킨 No.6 및 No.7의 적층체는, 웨트 에칭성의 평가는 ○였지만, 반사율이 25％ 초과로 높고 반사율의 평가가 ×였다.
이에 대하여 본 발명으로 규정한 조성의 흑화막을 구비한 No.2∼No.5의 적층체에 대해서는, 반사율 및 웨트 에칭성, 모두 양호한 결과가 얻어졌다. 또한, 도 7에 흑화막 중의 Mo의 원자비 x와 반사율의 관계를 나타내고 있다.
또한, 표 1에서는 참고로서, 드라이 에칭성에 대한 평가도 나타내고 있다. 표 1에 나타내는 흑화막은, 모두 드라이 에칭 가능했다.
[실시예 2]
흑화막용의 타깃재로서, Ti0.92Mo0.08의 티탄 합금을 이용하여, 상기 실시예 1과 동일한 순서로, 제2 흑화막/금속막/제1 흑화막/기재의 적층체를 제작했다. 단, 여기에서는 표 2에 나타내는 바와 같이 흑화막을 성막할 때의 혼합 가스 중의 질소 가스량을 변화시켜 적층체를 제조하고, 흑화막의 조성을 조사함과 함께 반사율을 측정했다. 그 결과를 표 2에 나타낸다.
Figure pat00002
표 2의 결과에 의하면, 목표로 하는 반사율 25％ 미만을 실현하기 위해서는, 흑화막 중의 N을 40at％ 이상 함유시킬 필요가 있는 것을 알 수 있다. 본 예에 있어서는, 성막 시의 혼합 가스 중의 질소 가스량을 80％ 이상으로 함으로써, 흑화막 중의 N을 40at％ 이상으로 할 수 있었다.
[실시예 3]
흑화막용의 타깃재로서, Ti 단체 또는 티탄 합금의 타깃재를 이용하여, 상기 실시예 1과 동일한 순서로, 제2 흑화막/금속막/제1 흑화막/기재의 적층체를 제작했다. 단, 여기에서는 표 3, 표 4에 나타내는 바와 같이 흑화막을 성막할 때의 혼합 가스 중의 질소 가스량과 산소 가스량의 비율을 변화시켜 적층체를 제조하고, 흑화막의 조성을 조사함과 함께 반사율을 측정했다. 또한, 웨트 에칭성 및 드라이 에칭성에 대한 평가도 아울러 행하고 있다. 그 결과를 표 3, 표 4에 나타낸다.
또한, 표 3에 있어서의 Ti-4Mo의 기재는, 타깃재의 조성이 Ti0.96Mo0.04인 것을 나타내고, Ti-8Mo의 기재는, 타깃재의 조성이 Ti0.92Mo0.08인 것을 나타내고 있다.
Figure pat00003
Figure pat00004
표 3, 표 4의 결과에 의하면, Ti만으로 이루어지는 타깃을 이용한 경우(No.21, 22 참조) 및 Mo 비율이 높은 타깃(Ti-32Mo)을 이용한 경우(No.57∼62 참조)에 대해서는, 목표(반사율 25％ 미만) 미달이었다.
한편, 공통의 타깃재를 이용하여 제작된 적층체에 대해서 주목하면(예를 들면 표 3의 No.23∼No.29 참조), 흑화막 중에 포함되는 O량이 증가함에 따라 반사율은 저하하고 있어, 흑화막 중에 O를 함유시킨 것에 의한 효과가 확인된다. 단, 적량을 초과하여 함유시킨 경우에는, 반사율은 반대로 높아져 있어, 목표로 하는 반사율 25％ 미만을 실현하기 위해서는 O를 47at％ 이하(또한 N을 10∼60at％)으로 하는 것이 유효하다는 것을 알 수 있다.
이상 본 발명의 실시 형태 및 실시예에 대해서 상세하게 설명했지만, 이는 어디까지나 일 예시이다. 예를 들면, 본 발명의 적층체는, 액정 패널이나 터치 패널 외에 유기 EL을 구비한 표시 장치에 이용하는 것도 가능한 것 등, 본 발명은 그 취지를 일탈하지 않는 범위에 있어서 여러 가지 변경을 더한 태양(態樣)으로 실시 가능하다.
본 출원은, 2018년 9월 3일자 출원의 일본특허출원 2018-164810 및, 2019년 6월 25일자 출원의 일본특허출원 2019-117759에 기초하는 것으로서, 그 내용은 여기에 참조로서 받아들여진다.
10, 50, 50A, 60, 60A : 적층체
18, 52 : 기재
32, 54 : 금속층
34, 35, 56 : 흑화막

Claims (3)

  1. 기재와,
    당해 기재에 적층되어 전극 및/또는 배선을 형성하는 금속층과,
    당해 금속층의 상기 기재와는 반대측의 면 및/또는 당해 금속층과 당해 기재의 사이에 적층된 흑화막을 적어도 갖고,
    당해 흑화막은 (Ti1-xMox)1-yNy로 나타나는 티탄 합금의 질화물 및 불가피적 불순물로 이루어지고, x 및 y는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.40≤y≤0.60을 충족하는 것을 특징으로 하는 적층체.
  2. 기재와,
    당해 기재에 적층되어 전극 및/또는 배선을 형성하는 금속층과,
    당해 금속층의 상기 기재와는 반대측의 면 및/또는 당해 금속층과 당해 기재의 사이에 적층된 흑화막을 적어도 갖고,
    당해 흑화막은 (Ti1-xMox)1-y-ZNyOZ로 나타나는 티탄 합금의 질화물 및 불가피적 불순물로 이루어지고, x, y 및 z는 각각 원자비를 나타내고, 0.03≤x≤0.28, 0.10≤y≤0.60, 0.03≤z≤0.47을 충족하는 것을 특징으로 하는 적층체.
  3. 제1항 또는 제2항에 기재된 흑화막의 형성에 이용되는 타깃재로서,
    Mo를 3∼28at％ 포함하고, 잔부가 Ti 및 불가피적 불순물로 이루어지는 것을 특징으로 하는 타깃재.
KR1020190107033A 2018-09-03 2019-08-30 적층체 및 타깃재 KR102335672B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018164810 2018-09-03
JPJP-P-2018-164810 2018-09-03
JP2019117759A JP7326918B2 (ja) 2018-09-03 2019-06-25 積層体
JPJP-P-2019-117759 2019-06-25

Publications (2)

Publication Number Publication Date
KR20200026740A true KR20200026740A (ko) 2020-03-11
KR102335672B1 KR102335672B1 (ko) 2021-12-03

Family

ID=69737275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107033A KR102335672B1 (ko) 2018-09-03 2019-08-30 적층체 및 타깃재

Country Status (3)

Country Link
JP (1) JP7326918B2 (ko)
KR (1) KR102335672B1 (ko)
TW (1) TWI712502B (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025112A1 (ja) * 2007-08-22 2009-02-26 Sumitomo Electric Industries, Ltd. 表面被覆切削工具
JP2015069573A (ja) 2013-09-30 2015-04-13 株式会社コベルコ科研 入力装置に用いられる電極、およびその製造方法
KR20160115859A (ko) * 2015-03-27 2016-10-06 주식회사 엘지화학 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
JP2018513501A (ja) * 2015-04-24 2018-05-24 エルジー イノテック カンパニー リミテッド タッチウィンドウ
JP2018170126A (ja) * 2017-03-29 2018-11-01 ジオマテック株式会社 有機エレクトロルミネッセンス素子用電極、有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス表示装置、及び有機エレクトロルミネッセンス素子用電極の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017068219A (ja) * 2015-10-02 2017-04-06 株式会社コベルコ科研 電極構造
WO2017170639A1 (ja) * 2016-03-29 2017-10-05 大同特殊鋼株式会社 チタン合金製コーティング膜及びチタン合金製ターゲット材
JP6868426B2 (ja) * 2016-03-29 2021-05-12 東北特殊鋼株式会社 チタン合金製コーティング膜及びその製造方法、並びにチタン合金製ターゲット材の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025112A1 (ja) * 2007-08-22 2009-02-26 Sumitomo Electric Industries, Ltd. 表面被覆切削工具
JP2015069573A (ja) 2013-09-30 2015-04-13 株式会社コベルコ科研 入力装置に用いられる電極、およびその製造方法
KR20160115859A (ko) * 2015-03-27 2016-10-06 주식회사 엘지화학 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
JP2018513501A (ja) * 2015-04-24 2018-05-24 エルジー イノテック カンパニー リミテッド タッチウィンドウ
JP2018170126A (ja) * 2017-03-29 2018-11-01 ジオマテック株式会社 有機エレクトロルミネッセンス素子用電極、有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス表示装置、及び有機エレクトロルミネッセンス素子用電極の製造方法

Also Published As

Publication number Publication date
TWI712502B (zh) 2020-12-11
TW202017741A (zh) 2020-05-16
JP7326918B2 (ja) 2023-08-16
JP2020037253A (ja) 2020-03-12
KR102335672B1 (ko) 2021-12-03

Similar Documents

Publication Publication Date Title
CN107026190B (zh) 显示装置
JP5540517B2 (ja) 画像表示装置
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
EP1606848B1 (en) Light-emitting device, method of manufacturing the same, and display unit
US8546199B2 (en) Method of manufacturing transparent transistor with multi-layered structures
KR101175085B1 (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
US20160204126A1 (en) Thin-film transistor substrate and method for fabricating the same
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140055919A (ko) 어레이 기판, 그 제조방법 및 디스플레이 장치
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
US9142682B2 (en) Thin film transistor and manufacturing method thereof
KR101847751B1 (ko) 입력 장치에 사용되는 전극, 및 그 제조 방법
US20180224985A1 (en) Touch panel and touch display device applying the same
US20070262347A1 (en) Display substrate, method for manufacturing the same and display apparatus having the same
TWI482239B (zh) 主動元件陣列基板及其製作方法
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
KR102327851B1 (ko) 유기 el 디스플레이용 반사 애노드 전극
KR102534082B1 (ko) 표시 기판, 표시장치 및 터치패널
KR102335672B1 (ko) 적층체 및 타깃재
CN110872687B (zh) 层叠体及靶材
TW201405831A (zh) 半導體裝置及其製造方法
KR101941394B1 (ko) 투명 도전성 기판 및 투명 적층 구조체
JP6706653B2 (ja) アクティブマトリクス基板
KR20100040603A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2019098565A (ja) 積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant