KR20200014359A - 실장 장치 및 반도체 장치의 제조 방법 - Google Patents

실장 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200014359A
KR20200014359A KR1020197038610A KR20197038610A KR20200014359A KR 20200014359 A KR20200014359 A KR 20200014359A KR 1020197038610 A KR1020197038610 A KR 1020197038610A KR 20197038610 A KR20197038610 A KR 20197038610A KR 20200014359 A KR20200014359 A KR 20200014359A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
stage
mounting
layer
Prior art date
Application number
KR1020197038610A
Other languages
English (en)
Other versions
KR102291272B1 (ko
Inventor
토모노리 나카무라
토루 마에다
테츠오 타카노
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20200014359A publication Critical patent/KR20200014359A/ko
Application granted granted Critical
Publication of KR102291272B1 publication Critical patent/KR102291272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75262—Laser in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes

Abstract

반도체 칩(12)을 기판(30) 또는 다른 반도체 칩(12)인 피실장체에 본딩하여 반도체 장치를 제조하는 실장 장치로서, 상기 기판(30)이 재치되는 스테이지(120)와, 상기 스테이지(120)에 대하여 상대 이동이 가능하며, 상기 반도체 칩(12)을 상기 피실장체에 본딩하는 실장 헤드(124)와, 상기 스테이지를 투과함과 아울러, 상기 기판(30)을 가열하는 전자파를 스테이지(120)의 하측으로부터 조사하는 조사 유닛(108)을 구비하고, 상기 스테이지(120)는 상면측에 형성된 제1층(122)을 가지고, 제1층(122)은 면 방향의 열저항이 두께 방향의 열저항보다 크다.

Description

실장 장치 및 반도체 장치의 제조 방법
본 명세서는 반도체 칩을 기판 또는 다른 반도체 칩인 피실장체에 본딩하여 반도체 장치를 제조하는 실장 장치 및 반도체 장치의 제조 방법을 개시한다.
반도체 칩을 기판 또는 다른 반도체 칩 위에 본딩하는 경우, 통상적으로 가열한 실장 헤드로 반도체 칩을 가열 가압한다. 단, 실장 헤드로부터의 열만으로 본딩 대상이 되는 반도체 칩을 적절하게 가열하는 것은 어렵다. 특히, 최근에는 반도체 장치의 추가적인 고기능화, 소형화를 위해서, 복수의 반도체 칩을 적층하여 실장하는 것이 제안되어 있다. 이 경우, 실장 처리의 시간 단축을 위해서, 복수의 반도체 칩을 가압착하면서 적층한 후, 당해 복수의 반도체 칩을 일괄적으로 본압착하는 경우가 있다. 즉, 복수의 반도체 칩을 가압착 상태로 적층하여 가적층체를 형성한 후, 당해 가적층체의 상면을 가열한 실장 헤드로 가열 가압하여 본압착하는 경우가 있다. 이러한 경우에는 실장 헤드로부터의 열만으로 가적층체의 최하층의 반도체 칩까지 적절하게 가열하는 것은 어렵다. 그래서, 종래부터 반도체 장치를 본딩할 때는 기판이 재치되는 스테이지 전체를 가열하고 있다. 이것에 의하면, 반도체 칩의 상하 양측으로부터 가열할 수 있다.
국제공개 제2010/050209호 일본 특허 제3833531호 공보 일본 특허 제4001341호 공보
그러나, 스테이지 전체를 가열한 경우, 본딩 대상(가열 대상)인 반도체 칩과는 상이한 개소에 배치된 반도체 칩도 계속해서 가열되게 된다. 결과적으로 반도체 칩에 장시간 열이 입력되게 된다. 이러한 장기에 걸친 열 입력은 반도체 칩, 특히 반도체 칩의 저면에 마련된 비도전성 필름(Non Conductive Film) 등의 수지의 열화를 초래하고, 나아가서는 실장 품질의 저하를 초래한다.
이러한 문제를 피하기 위해서, 스테이지의 복수 개소에 펄스 히터 등의 국소 가열용의 히터를 마련해두고, 필요한 개소의 히터만을 온으로 하는 것도 생각된다. 그러나 이러한 국소 가열용의 히터를 스테이지에 매립한 경우, 스테이지의 평탄도를 유지하는 것이 어렵고, 나아가서는 실장 품질의 저하를 초래한다.
또 특허문헌 1-3에는 스테이지의 이측으로부터 조사한 광에 의해, 기판을 광 가열하는 기술이 개시되어 있는데, 이들은 모두 기판을 국소적으로 가열하는 것에 대해서는 충분히 고려되어 있지 않다.
그래서, 본 명세서에서는 본딩 대상인 반도체 칩을 적절하게 가열하는 한편, 다른 반도체 칩으로의 열 입력을 억제할 수 있는 실장 장치 및 반도체 장치의 제조 방법을 제공한다.
본 명세서에서 개시하는 실장 장치는 반도체 칩을 기판 또는 다른 반도체 칩인 피실장체에 본딩하여 반도체 장치를 제조하는 실장 장치로서, 상기 기판이 직접 또는 중간 부재를 통하여 재치되는 제1면과 상기 제1면과 반대측의 제2면을 가지는 스테이지와, 상기 스테이지에 대하여 상대 이동이 가능하며, 상기 반도체 칩을 상기 피실장체에 본딩하는 실장 헤드와, 상기 스테이지를 투과함과 아울러, 상기 기판 또는 상기 중간 부재를 가열하는 전자파를 상기 제2면측으로부터 조사하는 조사 유닛을 구비하고, 상기 스테이지는 상기 제1면측에 형성된 제1층을 가지고, 상기 제1층은 면 방향의 열저항이 두께 방향의 열저항보다 큰 것을 특징으로 한다.
상기 기판은 복수의 상기 반도체 칩이 열압착되는 것이며, 상기 조사 유닛은 상기 제1면에 있어서의 상기 전자파의 조사 영역 및 상기 제1면에 있어서의 상기 전자파의 조사 위치의 적어도 일방을 변경하는 변경 수단을 구비해도 된다.
또 상기 실장 헤드는 복수의 상기 반도체 칩이 가압착된 상태로 적층된 가적층체를 가열하여 본압착하는 히터를 구비하고, 상기 조사 유닛은 상기 히터와 함께 상기 가적층체를 가열해도 된다.
또 상기 스테이지는 상기 제1층보다 상기 제2면측에 형성된 제2층을 추가로 가지고, 상기 제1층은 상기 제2층보다 면 방향으로의 열저항이 커도 된다.
또 상기 제2층은 상기 제1층보다 강성이 높아도 된다.
또 상기 제2층은 상기 전자파가 투과 가능한 재료로 이루어지는 중실 부위이며, 상기 제1층은 상면에 복수의 홈 또는 층 내에 복수의 세공이 형성된 부위여도 된다.
또 상기 기판은 실리콘 웨이퍼임과 아울러, 상기 스테이지에 직접 재치되고, 상기 전자파는 파장 1200nm 이하이며, 상기 기판이 상기 전자파에 의해 국소적으로 가열되어도 된다.
또 상기 기판은 상기 중간 부재를 통하여 상기 스테이지에 재치되고, 상기 전자파는 상기 중간 부재에 흡수됨과 아울러, 상기 기판에 흡수되지 않는 파장을 가지고 있으며, 상기 전자파에 의해 국소적으로 가열된 상기 중간 부재로부터의 전열에 의해, 상기 기판이 국소적으로 가열되어도 된다.
본 명세서에서 개시하는 반도체 장치의 제조 방법은 반도체 칩을 기판 또는 다른 반도체 칩인 피실장체에 본딩하여 반도체 장치를 제조하는 반도체 장치 제조 방법으로서, 상기 기판을 직접 또는 중간 부재를 통하여 스테이지의 제1면에 재치하는 재치 공정과, 상기 스테이지에 대하여 상대 이동이 가능한 실장 헤드에 의해, 상기 반도체 칩을 상기 피실장체에 본딩하는 본딩 공정과, 상기 본딩 공정의 적어도 일부와 병행하여, 상기 스테이지를 끼우고 상기 실장 헤드의 반대측에 배치되는 조사 유닛으로부터, 상기 기판 또는 상기 중간 부재로 흡수됨과 아울러 상기 스테이지를 투과하는 전자파를 조사함으로써, 상기 기판 또는 상기 중간 부재를 가열하는 기판 가열 공정을 구비하고, 상기 스테이지는 상기 제1면측에 형성된 제1층을 가지고, 상기 제1층은 면 방향의 열저항이 두께 방향의 열저항보다 큰 것을 특징으로 한다.
상기 본딩 공정은 상기 실장 헤드에 의해 기판 위에 하나 이상의 상기 반도체 칩을 가압착하면서 적층하여 이루어지는 가적층체를 상기 기판의 복수 개소에 순서대로 형성하는 가압착 공정과, 상기 가압착 공정 후, 하나의 가적층체를 그 상면으로부터 가열 가압함으로써, 당해 가적층체를 구성하는 하나 이상의 상기 반도체 칩을 일괄적으로 본압착하는 처리를 상기 기판의 복수 개소에서 순서대로 행하는 본압착 공정을 포함하고, 상기 기판 가열 공정은 상기 반도체 칩을 일괄적으로 본압착하는 처리와 병행하여, 상기 기판 또는 상기 중간 부재 중 상기 본압착 실행 개소에 대응하는 개소에 상기 전자파를 조사해도 된다.
본 명세서에서 개시하는 장치 및 방법에 의하면, 기판이 국소적으로 전자파로 가열되기 때문에, 본딩 대상인 반도체 칩을 적절하게 가열할 수 있다. 또 스테이지의 제1층이 면 방향의 열저항이 두께 방향의 열저항보다 높기 때문에, 면 방향으로 이간하여 배치된 다른 반도체 칩으로의 전열이 억제되고, 나아가서는 다른 반도체 칩으로의 열 입력이 억제된다.
도 1은 실장 장치의 구성을 나타내는 도면이다.
도 2는 반도체 장치의 일례를 나타내는 도면이다.
도 3은 기판의 일례를 나타내는 도면이다.
도 4는 반도체 칩의 일례를 나타내는 도면이다.
도 5는 기판을 국소 가열하고 있는 모습을 나타내는 도면이다.
도 6은 도 5의 X부 확대도이다.
도 7은 스테이지의 다른 일례를 나타내는 도면이다.
도 8은 스테이지의 다른 일례를 나타내는 도면이다.
도 9는 스테이지의 다른 일례를 나타내는 도면이다.
도 10은 스테이지의 다른 일례를 나타내는 도면이다.
이하, 반도체 장치의 제조 방법 및 실장 장치(100)에 대해서 도면을 참조하여 설명한다. 도 1은 실장 장치(100)의 구성을 나타내는 도면이다. 이 실장 장치(100)는 기판(30) 위에 반도체 칩(12)을 실장하는 장치이다. 이 실장 장치(100)는 복수의 반도체 칩(12)을 적층하여 실장하는 경우에 특히 적합한 구성으로 되어 있다. 또한 이하의 설명에서는 복수의 반도체 칩(12)을 적층하여 이루어지는 적층체 중, 적층체를 구성하는 복수의 반도체 칩(12)이 가압착 상태인 것을 「가적층체(STt)」라고 부르고, 복수의 반도체 칩(12)이 본압착 상태인 것을 「칩 적층체(STc)」라고 불러 구별한다.
실장 장치(100)는 칩 공급 유닛(102), 칩 반송 유닛(104), 본딩 유닛(106), 조사 유닛(108) 및 이들의 구동을 제어하는 제어부(130)를 구비한다. 칩 공급 유닛(102)은 칩 공급원으로부터 반도체 칩(12)을 취출하여, 칩 반송 유닛(104)에 공급하는 부위이다. 이 칩 공급 유닛(102)은 밀어올림부(110)와 다이 피커(114)와 이송 헤드(116)를 구비하고 있다.
칩 공급 유닛(102)에 있어서, 복수의 반도체 칩(12)은 다이싱 테이프(TE) 상에 재치되어 있다. 이 때 반도체 칩(12)은 범프(18)가 상측을 향한 페이스 업 상태로 재치되어 있다. 밀어올림부(110)는 이 복수의 반도체 칩(12) 중에서 하나의 반도체 칩(12)만을 페이스 업 상태인채로 상방으로 밀어올린다. 다이 피커(114)는 밀어올림부(110)에 의해 밀어올려진 반도체 칩(12)을 그 하단에서 흡인 유지하여 수취한다. 반도체 칩(12)을 수취한 다이 피커(114)는 당해 반도체 칩(12)의 범프(18)가 하방을 향하도록, 즉 반도체 칩(12)이 페이스 다운 상태가 되도록 그 자리에서 180도 회전한다. 이 상태가 되면, 이송 헤드(116)가 다이 피커(114)로부터 반도체 칩(12)을 수취한다.
이송 헤드(116)는 상하 및 수평 방향으로 이동 가능하며, 그 하단에서 반도체 칩(12)을 흡착 유지할 수 있다. 다이 피커(114)가 180도 회전하여, 반도체 칩(12)이 페이스 다운 상태가 되면, 이송 헤드(116)는 그 하단에서 당해 반도체 칩(12)을 흡착 유지한다. 그 후, 이송 헤드(116)는 수평 및 상하 방향으로 이동하여, 칩 반송 유닛(104)으로 이동한다.
칩 반송 유닛(104)은 연직인 회전축(Ra)을 중심으로 하여 회전하는 회전대(118)를 가지고 있다. 이송 헤드(116)는 회전대(118)의 소정 위치에 반도체 칩(12)을 재치한다. 반도체 칩(12)이 재치된 회전대(118)가 회전축(Ra)을 중심으로 하여 회전함으로써, 당해 반도체 칩(12)이 칩 공급 유닛(102)과 반대측에 위치하는 본딩 유닛(106)에 반송된다.
본딩 유닛(106)은 기판(30)을 지지하는 스테이지(120)와, 반도체 칩(12)을 기판(30)에 부착하는 실장 헤드(124)를 구비하고 있다. 스테이지(120)는 기판(30)이 재치되는 상면(제1면)과, 당해 제1면과 반대측의 하면(제2면)을 가진다. 또 스테이지(120)는 수평 방향으로 이동 가능하며, 재치되어 있는 기판(30)과 실장 헤드(124)와의 상대 위치 관계를 조정한다. 스테이지(120)는 후에 상세하게 설명하는 바와 같이, 조사 유닛(108)으로부터 조사되는 전자파(134)를 투과 가능한 재료로 구성되어 있다. 또 스테이지(120)는 면 방향으로의 열저항이 두께 방향의 열저항보다 높은 제1층과, 제1층의 하측에 배치되는 제2층을 가진 다층 구조로 되어 있는데, 이것에 대해서도 후술한다.
실장 헤드(124)는 기판(30)에 복수의 반도체 칩(12)을 적층하여 실장한다. 실장 헤드(124)는 그 하단에 반도체 칩(12)을 유지할 수 있고, 또 연직인 회전축(Rb) 둘레의 회전과 승강이 가능하게 되어 있다. 이 실장 헤드(124)는 반도체 칩(12)을 기판(30) 또는 다른 반도체 칩(12) 위에 압착한다. 구체적으로는 유지하고 있는 반도체 칩(12)을 기판(30) 등에 누르도록 실장 헤드(124)가 하강함으로써, 반도체 칩(12)의 가압착 또는 본압착이 행해진다. 이 실장 헤드(124)에는 온도 가변의 히터(도시하지 않음)가 내장되어 있고, 실장 헤드(124)는 가압착 실행시에는 제1 온도(T1)로, 본압착 실행시에는 제1 온도(T1)보다 높은 제2 온도(T2)로 가열된다. 또 실장 헤드(124)는 가압착 실행시에는 제1 하중(F1)을, 본압착 실행시에는 제2 하중(F2)을 반도체 칩(12)에 부가한다.
실장 헤드(124)의 근방에는 카메라(도시하지 않음)가 마련되어 있다. 기판(30) 및 반도체 칩(12)에는 각각 위치 결정의 기준이 되는 얼라인먼트 마크가 붙여져 있다. 카메라는 이 얼라인먼트 마크가 찍히도록 기판(30) 및 반도체 칩(12)을 촬상한다. 제어부(130)는 이 촬상에 의해 얻어진 화상 데이터에 기초하여, 기판(30) 및 반도체 칩(12)의 상대 위치 관계를 파악하고, 필요에 따라 실장 헤드(124)의 축(Rb) 둘레의 회전 각도 및 스테이지(120)의 수평 위치를 조정한다.
조사 유닛(108)은 스테이지(120)의 이측으로부터 특정 파장의 전자파(134)를 조사함으로써 기판(30)을 국소적으로 가열한다. 조사 유닛(108)은 적어도 전자파(134)를 조사하는 전자파원(132)을 가지고 있다. 전자파(134)는 스테이지(120)를 투과하기 쉽고, 기판(30)에 흡수되기 쉬운 파장을 가지고 있으면 특별히 한정되지 않지만, 출력이나 지향성을 고려하면, 전자파(134)는 바람직하게는 레이저 광이다. 전자파원(132)으로서는 소망의 파장, 파워의 광을 소망의 파워로 조사할 수 있는 것이면 특별히 한정되지 않고, 예를 들면 레이저 발진기나 LD(Laser Diode), LED, 할로겐 램프 등을 사용할 수 있다. 조사 유닛(108)은 또한 전자파(134)를 기판(30)의 특정 범위만을 조사하기 위해서, 조리개나 렌즈, 미러, 광파이버 등의 광학 부재나, 이들 광학 부재를 구동하여 전자파를 주사시키는 구동 부재 등을 가져도 된다.
제어부(130)는 각 부의 구동을 제어하는 것으로, 예를 들면 각종 연산을 행하는 CPU와, 각종 데이터나 프로그램을 기억하는 기억부를 구비하고 있다. 제어부(130)는 기억부에 기억된 프로그램에 따라 각 부를 구동하여, 반도체 칩의 실장 처리를 실행한다. 예를 들면, 제어부(130)는 실장 헤드(124) 및 스테이지(120)를 구동하여, 반도체 칩을 기판(30)에 실장시킨다. 또 제어부(130)는 후술하는 본압착 처리와 병행하여, 조사 유닛(108)을 구동하여, 기판(30)을 국소적으로 가열시킨다.
이어서, 이 실장 장치(100)로 제조되는 반도체 장치(10)에 대해서 도 3~도 5를 참조하여 설명한다. 도 3은 반도체 장치(10)의 일례를 나타내는 모식도, 도 4는 기판(30)의 모식도, 도 5는 반도체 칩(12)의 모식도이다. 또한 도 3에 있어서, 반도체 칩(12)과 기판(30)과의 경계 및 2개의 반도체 칩(12)의 경계에 있어서의 굵은 선은 본압착되어 있는 것을 나타내고 있다.
본 예에서 취급하는 반도체 장치(10)는 도 3에 나타내는 바와 같이 기판(30)의 상면에 복수(도시예에서는 4개)의 반도체 칩(12)이 적층 실장되어 있다. 또 본 예에서는 기판(30)으로서 실리콘 웨이퍼를 사용한다. 따라서, 본 명세서에서 개시하는 실장 프로세스는 실리콘 웨이퍼의 회로 형성면에 반도체 칩(12)을 적층 실장하는 「칩 온 웨이퍼 프로세스」이다.
실리콘 웨이퍼인 기판(30)은 주로 실리콘으로 이루어지고, 수지나 유리로 이루어지는 일반적인 회로 기판에 비해 열전도율이 높다. 도 2에 나타내는 바와 같이, 기판(30)에는 격자상으로 늘어선 복수의 실장 구획(34)이 설정되어 있다. 각 실장 구획(34)에는 복수의 반도체 칩(12)이 적층 실장된다. 실장 구획(34)은 소정의 배치 피치(P)로 배열설치되어 있다. 이 배치 피치(P)의 값은 실장 대상인 반도체 칩(12)의 사이즈 등에 따라 적절히 설정된다. 또 본 실시형태에서는 실장 구획(34)을 대략 정사각형으로 하고 있지만, 적절히 다른 형상, 예를 들면 대략 직사각형으로 해도 된다. 각 실장 구획(34)의 표면에는 실장되는 반도체 칩(12)의 범프(18)에 대응한 위치에 전극(36)(도 3 참조)이 형성되어 있다.
이어서 반도체 칩(12)의 구성에 대해서 도 4에 나타내는 바와 같이, 반도체 칩(12)의 상하면에는 전극 단자(14, 16)가 형성되어 있다. 또 반도체 칩(12)의 편면에는 전극 단자(14)에 이어져 범프(18)가 형성되어 있다. 범프(18)는 도전성 금속으로 이루어지고, 소정의 용융 온도(Tm)에서 용융한다.
또 반도체 칩(12)의 편면에는 범프(18)를 덮도록 비도전성 필름(이하 「NCF」라고 한다)(20)이 첩부되어 있다. NCF(20)는 반도체 칩(12)과, 기판(30) 또는 다른 반도체 칩(12)을 접착하는 접착제로서 기능하는 것으로, 비도전성의 열경화성 수지, 예를 들면 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 페녹시 수지, 폴리에테르술폰 수지 등으로 이루어진다. 이 NCF(20)의 두께는 범프(18)의 평균 높이보다 크고, 범프(18)는 이 NCF(20)에 의해 대략 완전히 덮여 있다. NCF(20)는 상온하에서는 고체의 필름이지만, 소정의 연화 개시 온도(Ts)를 넘으면 서서히 가역적으로 연화하여 유동성을 발휘하고, 소정의 경화 개시 온도(Tt)를 넘으면 불가역적으로 경화하기 시작한다.
여기서, 연화 개시 온도(Ts)는 경화 개시 온도(Tt) 및 범프(18)의 용융 온도(Tm)보다 낮다. 가압착용의 제1 온도(T1)는 이 연화 개시 온도(Ts)보다 높고, 용융 온도(Tm) 및 경화 개시 온도(Tt)보다 낮다. 또 본압착용의 제2 온도(T2)는 용융 온도(Tm) 및 경화 개시 온도(Tt)보다 높다. 즉, Ts<T1<(Tm, Tt)<T2가 되고 있다.
반도체 칩(12)을 기판(30) 또는 하측의 반도체 칩(12)(이하, 양자를 구별하지 않는 경우는 「피실장체」라고 부른다)에 가압착할 때는, 실장 헤드(124)를 제1 온도(T1)로 가열한 다음 반도체 칩(12)을 가압한다. 이 때, 반도체 칩(12)의 NCF(20)는 실장 헤드(124)로부터의 전열에 의해 제1 온도(T1) 근방까지 가열되고, 연화되어 유동성을 가진다. 그리고 이것에 의해 NCF(20)가 반도체 칩(12)과 피실장체와의 간극에 흘러들어가, 당해 간극을 확실하게 메울 수 있다.
반도체 칩(12)을 피실장체에 본압착할 때는, 실장 헤드(124)를 제2 온도(T2)로 가열한 다음 반도체 칩(12)을 가압한다. 이 때, 반도체 칩(12)의 범프(18) 및 NCF(20)는 실장 헤드(124)로부터의 전열에 의해 제2 온도(T2) 근방까지 가열된다. 이것에 의해 범프(18)는 용융하여, 대향하는 피실장체에 용착할 수 있다. 또 이 가열에 의해 NCF(20)가 반도체 칩(12)과 피실장체와의 간극을 메운 상태로 경화하기 때문에, 반도체 칩(12)과 피실장체가 강고하게 고정된다. 즉, 본압착시, 반도체 칩(12)은 기판(30) 등에 열압착된다.
여기서, 실장 헤드(124)의 온도를 제1 온도(T1)로부터 제2 온도(T2), 또는 제2 온도(T2)로부터 제1 온도(T1)로 전환하기 위해서는 일정한 시간이 걸린다. 따라서, 반도체 장치(10)를 제조 시간을 단축하기 위해서는 실장 헤드(124)의 온도의 전환 횟수를 저감하는 것이 유효하다. 그래서, 복수의 반도체 칩(12)을 적층 실장하는 경우에는 모든 반도체 칩(12)을 가압착한 후에, 이 가압착된 반도체 칩(12)을 본압착하는 프로세스가 제안되어 있다. 구체적으로는 우선 제1 온도(T1)로 가열한 실장 헤드(124)를 사용하여, 복수의 반도체 칩(12)을 가압착하면서 적층하여 이루어지는 가적층체(STt)를 복수의 실장 구획(34)에 형성한다. 계속해서 제2 온도(T2)로 전환한 실장 헤드(124)로 가적층체(STt)의 상면을 가압하고, 이것에 의해, 가적층체(STt)를 구성하는 복수의 반도체 칩(12)을 일괄적으로 본압착한다. 이러한 순서로 반도체 칩(12)을 실장해감으로써, 실장 헤드(124)의 온도의 전환 횟수를 대폭 저감할 수 있고, 반도체 장치(10)의 제조 시간을 대폭 단축할 수 있다.
그런데, 지금까지의 설명으로 명확한 바와 같이, 반도체 칩(12)을 적절하게 실장하기 위해서는 실장 대상인 반도체 칩(12)이 그 처리 과정에 따른 적절한 온도로 가열되는 것이 요망된다. 예를 들면, 본압착을 행할 때는 반도체 칩(12)은 NCF(20)의 경화 개시 온도(Tt) 이상 또한 범프(18)의 용융 온도(Tm) 이상으로 가열되어 있어야 한다. 그러나 실장 헤드(124)로부터의 열만으로 모든 반도체 칩(12)을 적절한 온도로 가열하는 것은 어려운 경우도 있었다. 특히, 가적층체(STt)를 구성하는 복수의 반도체 칩(12)을 일괄적으로 본압착하는 경우, 실장 헤드(124)로부터의 열만으로는 최하층의 반도체 칩(12)을 적절하게 가열하는 것은 어려웠다.
또 하나의 가적층체(STt)에 있어서, 최상층의 반도체 칩(12)의 온도와 최하층의 반도체 칩(12)의 온도차(이하 「적층체 내 온도차」)(ΔT)는 작은 것이 요망된다. 적층체 내 온도차(ΔT)가 크면, 실장 품질의 불균일을 초래하게 된다. 그러나 실장 헤드(124)로부터의 열만으로는 적층체 내 온도차(ΔT)를 작게 하는 것은 어려웠다.
그래서, 종래는 기판(30)이 재치되는 스테이지(120)에 히터를 내장해두고, 기판(30) 전체도 가열하는 일이 많았다. 이러한 구성에 의하면, 가적층체(STt)가 하측으로부터도 가열되기 때문에, 최하층의 반도체 칩(12)도 적절한 온도로 가열되기 쉽고, 또 적층체 내 온도차(ΔT)를 어느 정도 작게 할 수 있다.
단, 스테이지(120) 전체를 가열하는 경우, 당연히 그 온도는 NCF(20)의 경화 개시 온도(Tt)보다 충분히 낮게 해야한다. 이것은 스테이지(120)의 온도가 경화 개시 온도(Tt)보다 높으면, 가압착 후 본압착 전의 반도체 칩(12)의 NCF(20)가 열경화해버리기 때문이다. 그 때문에 스테이지(120)는 그다지 고온으로 할 수는 없고, 적층체 내 온도차(ΔT)를 충분히 작게 하는 것은 어려웠다.
또 스테이지(120)가 경화 개시 온도(Tt)보다 저온이었다고 해도, 당해 스테이지(120) 전체가 가열되는 경우, 기판(30) 상에 가압착 또는 본압착된 반도체 칩(12)에는 장시간 열이 계속해서 입력되게 된다. 이러한 장기간에 걸친 열의 입력은 반도체 칩(12) 특히 NCF(20)의 열화, 나아가서는 실장 품질의 열화를 초래한다.
그래서, 이미 서술한 바와 같이, 본 명세서에서 개시하는 실장 장치(100)에서는 스테이지(120)의 하측에 조사 유닛(108)을 배치하고, 기판(30)을 국소적으로 전자파(134)로 가열한다. 도 5는 기판(30)을 국소적으로 가열하는 모습을 나타내는 이미지도이다. 또한 도 5에 있어서, 3개의 실장 구획(34)을 도시하고 있는데, 이하의 설명에서는 이들 실장 구획(34)을 도면 좌측으로부터 순서대로 「구획 A」, 「구획 B」, 「구획 C」라고 불러 구별한다. 또 도 5에 있어서, 반도체 칩(12)과 피실장체(기판(30) 또는 다른 반도체 칩(12))와의 경계에 있어서의 굵은 선은 본압착되어 있는 것을 나타내고, 파선은 가압착되어 있는 것을 나타내고 있다. 따라서, 도 5에 있어서, 구획 A의 적층체는 본압착된 칩 적층체(STc)이며, 구획 B, C의 적층체는 가압착 후 또한 본압착 전의 가적층체(STt)이다. 도 5는 구획 B의 가적층체(STt)를 본압착할 때의 모습을 나타내고 있다.
도 5에 나타내는 바와 같이, 하나의 가적층체(STt)를 본압착할 때는 제2 온도(T2)로 가열된 실장 헤드(124)로 당해 가적층체(STt)를 가열·가압한다. 또 기판(30) 중, 본압착 대상인 가적층체(STt)가 배치된 구획 B에 전자파(134)를 조사하고, 당해 구획 B를 전자파(134)로 가열한다.
여기서, 이미 서술한 바와 같이, 전자파(134)는 스테이지(120)를 투과하기 쉽고, 또한 기판(30)에 흡수되기 쉬운 파장을 가지고 있다. 본 예에서는 기판(30)은 실리콘 웨이퍼이다. 실리콘의 투과율은 파장 1200nm를 밑돌면 급격하게 저하한다. 따라서, 실리콘 웨이퍼를 기판(30)으로서 사용하는 경우, 전자파(134)의 파장은 1200nm 이하로 하는 것이 바람직하다. 단, 파장이 과도하게 작으면, 전자파의 에너지도 저하하기 때문에, 전자파(134)의 파장은 가시광보다 큰, 즉 750nm 이상인 것이 바람직하다.
또 스테이지(120)는 전자파(134)의 투과율이 높은 것이 바람직하다. 또 스테이지(120)는 전열성이 부족한 재료인 것도 요망된다. 이것은 전자파(134)에 의해 가열된 실장 구획(34)의 열이 스테이지(120)를 통하여 다른 실장 구획(34)으로 전열되는 것을 방지하기 위해서이다. 이러한 조건을 만족시키기 위해서, 스테이지(120)는 예를 들면 석영이나 불화바륨, 불화마그네슘, 불화칼슘 등으로 구성되는 것이 바람직하다.
전자파(134)의 조사 범위는 반도체 칩(12)의 외형과 대략 동범위인 것이 바람직하다. 또 조사 유닛(108)은 소망의 범위에만 전자파(134)를 조사하기 위해서, 전자파(134)의 조사 범위 및 조사 위치의 적어도 일방을 변경하는 변경 수단을 가지는 것이 바람직하다. 변경 수단의 구성으로서는 다양하게 생각되는데, 변경 수단은 예를 들면 스테이지(120)에 대한 전자파원(132)의 위치를 이동시키는 이동 기구를 가져도 된다. 이러한 이동 기구로서는 예를 들면 스테이지(120)를 이동시키는 XY 이동 기구가 포함된다. 또 변경 수단은 소망의 조사 범위에만 조사하기 위해서, 예를 들면 도 5에 나타내는 바와 같이 조사 범위보다 충분히 대직경의 전자파(134)의 경로 도중에 마련되고, 조사 범위에 대응한 개구가 형성된 조리개(135)를 가져도 된다. 이 조리개(135)는 대상이 되는 반도체 장치에 따라 적절히 교환되어도 된다.
또 다른 형태로서, 기판(30) 근방에 있어서 조사 범위보다 충분히 소직경이 되는 전자파(134)로 조사 범위를 주사해도 된다. 기판(30) 근방에 있어서 소직경의 전자파(134)를 얻기 위해서, 소직경의 평행 전자파(예를 들면 평행광)를 출사하는 전자파원(132)을 사용해도 되고, 광학 부재(렌즈 등)를 사용하여 대직경의 전자파(134)를 기판(30) 주변에서 합초시켜도 된다. 또 전자파(134)를 주사시키기 위해서, 전자파원(132) 자체를 움직여도 되고, 전자파(134)를 굴곡시키는 미러 등을 움직여도 된다. 미러를 움직이는 형태로서는 예를 들면 둘 이상의 미러를 갈바노 모터로 구동시키는 갈바노 미러 기구를 사용해도 된다. 또 미러나 전자파원(132)을 구동하는 기구로서 코일 모터나 캠 등을 사용해도 된다.
또 다른 형태로서, 소망의 조사 범위에만 조사하기 위해서, 각종 광학 부재를 사용하여 전자파(134)의 프로파일(사이즈·형 등)을 변화시켜도 된다. 예를 들면, 기하학적인 빔 성형 기능을 가진 직사각형 코어 파이버를 사용해도 된다. 또 다른 형태로서, 전자파(134)의 경로 도중에 통체의 내면에 복수의 미러가 첩부된 칼레이도스코프를 배치해도 된다. 또한 상기 서술한 광학 부재 대신에, 또는 더해서 회절 렌즈나 플라이어 렌즈, 그 밖의 광학 렌즈를 사용하여 전자파(134)의 프로파일을 변화시켜도 된다.
또 도 1에서는 전자파원(132)을 하나만 도시하고 있지만, 전자파원(132)은 둘 이상 마련되어도 되고, 이 둘 이상의 전자파원(132)은 서로 동종의 전자파원이어도 되고, 서로 상이한 종류의 전자파원이어도 된다. 또 전자파(134)의 파워는 기판(30)을 소망의 시간에, 소망의 온도까지 가열할 수 있는 것이 바람직하다. 예를 들면, 가적층체(STt)를 일괄적으로 본압착할 때는 최하층의 반도체 칩(12)을 최상층의 반도체 칩(12)과 동일한 온도까지 가열하는 것이 요망된다. 통상, 본압착의 실행 시간은 수 초이기 때문에, 전자파(134)는 이 본압착의 실행중(수 초 이내)에 기판(30)을 제2 온도(T2) 가까이까지 가열할 수 있을 정도의 파워를 가지는 것이 바람직하다.
결국, 스테이지(120)를 투과하기 쉽고, 기판(30)에 흡수되기 쉬운 파장의 전자파(134)를 조사함으로써, 기판(30)에 있어서 전자파(134)가 흡수된다. 그리고 흡수된 전자파의 에너지가 열로 변환됨으로써, 기판(30) 중 전자파(134)가 조사된 범위만이 국소적으로 가열된다. 그리고 기판이 국소적으로 가열됨으로써, 당해 가열 부분(조사 부분) 위에 위치하는 반도체 칩(12)도 가열된다. 이러한 국소 가열(전자파(134)의 조사)을 본압착 처리를 행하는 실장 구획(34)에만 행함으로써, 최하층의 반도체 칩(12)도 적절하게 가열할 수 있고, 양호한 실장 품질이 얻어진다. 또 본압착 처리를 행하는 실장 구획(34)에 대하여 국소 가열을 행함으로써, 적층체 내 온도차(ΔT)를 저감할 수 있고, 하나의 적층체를 구성하는 복수의 반도체 칩(12)의 실장 품질을 균일화할 수 있다.
한편, 본압착 처리를 행하지 않는 실장 구획(34)에는 전자파(134)를 조사하지 않기 때문에, 당해 실장 구역의 온도 상승, 나아가서는 본압착 처리의 대상이 아닌 반도체 칩(12)의 열에 기인하는 열화나 변질을 효과적으로 방지할 수 있다.
단, 본압착 대상인 실장 구획(34)만을 전자파(134)로 가열한 경우, 당해 실장 구획(34)에서 발생한 열의 일부는 기판(30)이나 스테이지(120)를 통하여 다른 실장 구획(34)으로 전달된다. 예를 들면, 도 5에 있어서, 구획 B만을 전자파(134)로 가열한 경우에도, 당해 구획 B에서 발생한 열의 일부는 기판(30) 및 스테이지(120)를 통하여 구획 A나 구획 C로 유출된다. 이러한 열 유출은 열효율의 악화나, 본압착 처리의 대상이 아닌 구획 A나 구획 B의 반도체 칩(12)의 열 열화를 초래할 우려가 있다.
그래서, 본 명세서에서 개시하는 실장 장치(100)에서는 가열 대상인 실장 구획 이외의 실장 구획으로의 전열을 저감하기 위해서, 스테이지(120)를 상기 서술한 바와 같이, 전열성이 부족한 재료 예를 들면 석영 등으로 구성하고 있다. 또한 본 예에서는 스테이지(120)를 통한 면 방향으로의 전열을 저감하기 위해서, 스테이지(120)의 표면에 복수의 홈을 형성하고 있다. 이러한 홈을 형성함으로써, 면 방향을 향하는 경로 도중에는 복수의 공기층(홈 부분)이 존재하게 되고, 면 방향의 열저항이 높아진다. 이하에서는 스테이지(120) 중, 이 홈이 형성된 부분을 「제1층(122)」이라고 부르고, 제1층(122)의 하측쪽에 배치되는 중실 부분을 「제2층(123)」이라고 부른다. 제1층(122)은 그 표면에 복수의 홈이 형성되어 있기 때문에, 면 방향의 열저항이 두께 방향의 열저항보다 높게 되어 있다. 또 제2층(123)은 중실 구조이기 때문에, 제1층(122)에 비해, 면 방향으로의 열저항이 낮은 한편, 강도가 높고, 휘기 어렵게 되어 있다.
제1층(122)에 형성된 홈의 피치는 특별히 한정되지 않지만, 예를 들면 반도체 칩(12)의 한 변보다 충분히 작게(예를 들면, 홈 피치는 반도체 칩의 한 변의 1/10 이하 등) 해도 된다. 홈의 피치가 작고, 홈의 수가 많아짐으로써, 홈의 에지와 기판(30)과의 맞닿음 개소에 발생하는 응력 집중을 완화할 수 있고, 나아가서는 본딩(가압착, 본압착)을 행할 때, 반도체 칩(12) 전체에 가해지는 압력을 균일화할 수 있다. 또 다른 형태로서, 홈의 피치를 실장 구획(34)의 배치 피치(P)와 동일하게 하고, 당해 홈이 실장 구획(34)의 경계선과 대략 동일한 위치에 배치되도록 해도 된다. 바꾸어 말하면, 반도체 칩(12)의 바로 아래에는 홈이 존재하지 않고, 면 방향으로 인접하는 2개의 반도체 칩(12)의 사이에만 홈이 존재하도록 해도 된다. 이러한 구성으로 하면, 본딩(가압착, 본압착)을 행할 때, 반도체 칩(12) 전체에 가해지는 압력을 보다 균일화할 수 있다. 또 이 제1층(122)에 형성된 홈은 재치된 기판(30)을 흡인 유지하기 위한 흡인 기구(도시하지 않음)와 연통되어도 된다.
이와 같이, 스테이지(120)의 표층에 면 방향의 열저항이 두께 방향의 열저항보다 높은 제1층(122)을 마련함으로써, 당해 스테이지(120)를 통한 면 방향으로의 전열을 효과적으로 방지할 수 있다. 이것에 대해, 도 6을 참조하여 설명한다. 도 6은 도 5의 X부 확대도이다. 조사 유닛(108)에 의해, 구획 B만을 전자파(134)로 가열한 것으로 한다. 이 경우, 구획 B에서 발생한 열은 상방(반도체 칩(12)측), 면 방향(구획 A, C측), 하방(스테이지(120)측)으로 전달된다. 여기서, 열효율을 높이기 위해서는 구획 B에서 발생한 열 중, 상방(반도체 칩(12)측)에 전달되는 열량을 늘리고, 면 방향(구획 A, C측) 및 하방(스테이지(120)측)에 전달되는 열량을 저감하는 것이 바람직하다. 기판(30)이 전열성이 높은 실리콘 웨이퍼인 경우, 면 방향(구획 A, C측)으로의 전열량을 저감하는 것은 어렵다. 한편, 본 예에서는 스테이지(120)를 단열성이 높은 재료로 구성하고, 또한 그 표면에 복수의 홈을 형성하여, 기판(30)과의 접촉 면적을 저감하고 있기 때문에, 하방(스테이지(120)측)으로의 전열량은 효과적으로 저감할 수 있다. 즉, 스테이지(120)를 단열성이 높은 재료로 구성함과 아울러, 스테이지(120)와 기판(30)과의 접촉 면적을 저감함으로써, 조사 유닛(108)으로 반도체 칩(12)을 가열할 때의 열효율을 향상시킬 수 있다.
단, 스테이지(120)로의 전열량은 적다고는 해도 제로가 될 수는 없다. 스테이지(120)에 전달된 열이 당해 스테이지(120)를 통하여 면 방향(구획 A, C측)으로 전달되면, 가열 대상 이외의 반도체 칩(12)에 입력되는 열량이 증가한다. 그러나, 본 예의 스테이지(120)는 면 방향으로의 열저항이 높은 제1층(122)을 가지고 있기 때문에, 열이 스테이지(120)를 통하여 면 방향(구획 A, C측)으로 전달되는 것이 효과적으로 방지된다. 결과적으로 가열 대상 이외의 반도체 칩(12)에 입력되는 열량을 저감할 수 있고, 반도체 칩(12)의 열에 기인하는 열화나 변질을 방지할 수 있다.
그런데, 반도체 칩(12)을 본딩(가압착, 본압착)할 때는 실장 헤드(124)를 사용하여 당해 반도체 칩(12)에 압력을 부여한다. 스테이지(120)가 면 방향 열저항이 높은 제1층(122)만을 가지는 경우, 본딩시에 부가되는 하중을 견디지 못하여, 기판(30)의 평면도를 유지할 수 없을 우려가 있다. 그래서, 본 예에서는 제1층(122) 밑에 제1층(122)보다 강성이 높은 제2층(123)을 마련하고 있다. 이것에 의해, 큰 하중이 부가된 경우에도 휘기 어렵고, 기판(30)의 평면도를 유지할 수 있다.
이어서 이 실장 장치(100)를 사용한 반도체 장치(10)의 제조의 흐름에 대해서 설명한다. 반도체 장치(10)를 제조하는 경우에는 우선 기판(30)을 직접 스테이지(120)에 재치하는 재치 공정을 실행한다. 계속해서 실장 헤드(124)를 사용하여, 기판(30)의 상면에 반도체 칩(12)을 본딩하는 본딩 공정을 실행한다. 이 본딩 공정은 또한 가압착 공정과 본압착 공정으로 크게 구별된다.
가압착 공정에서는 실장 헤드(124)는 모든 실장 구획(34)에 있어서 복수의 반도체 칩(12)을 가압착하면서 적층하여 가적층체(STt)를 형성한다. 구체적으로는 실장 헤드(124)는 미리 제1 온도(T1)로 가열해둔다. 그 상태에서 우선 스테이지(120)를 수평 이동시키고, 하나의 실장 구획(34)을 실장 헤드(124)의 바로 아래에 배치한다. 그리고 실장 헤드(124)는 칩 반송 유닛(104)으로 반송된 반도체 칩(12)을 그 선단 흡인 유지한 후 하강하여 당해 반도체 칩(12)을 피실장체(기판(30) 또는 다른 반도체 칩(12)) 위에 재치하고, 제1 하중(F1)으로 압압한다. 이것에 의해, 반도체 칩(12)의 NCF(20)가 연화하고, 반도체 칩(12)이 가압착된다. 이 가압착 작업을 복수회 반복하여, 하나의 실장 구획(34)에 가적층체(STt)를 형성한다. 하나의 실장 구획(34)에 가적층체(STt)가 형성되면, 스테이지(120)는 다른 실장 구획(34)이 실장 헤드(124)의 바로 아래에 위치하도록 수평 방향으로 이동한다. 그리고 다시 실장 헤드(124)를 사용하여 가적층체(STt)의 형성을 행한다. 이후, 동일한 처리를 모든 실장 구획(34)에 대하여 행한다.
모든 실장 구획(34)에 있어서, 가적층체(STt)가 형성되면, 계속해서 본압착 공정을 실행한다. 본압착 공정에서는 본압착 처리를 복수의 가적층체(STt)에 대하여 순서대로 행한다. 구체적으로는 실장 헤드(124)는 제1 온도(T1)로부터 제2 온도(T2)로 온도를 전환한다. 또 그 상태에서 스테이지(120)를 수평 이동시켜, 하나의 실장 구획(34)을 실장 헤드(124)의 바로 아래에 배치한다. 이 상태가 되면, 실장 헤드(124)는 하강하여 하나의 가적층체(STt)의 상면을 제2 하중(F2)으로 가압한다. 이것에 의해, 당해 하나의 가적층체(STt)를 구성하는 복수의 반도체 칩(12)이 일괄적으로 본압착된다.
여기서, 이 본압착 처리와 병행하여, 당해 하나의 가적층체(STt)가 배치된 실장 구획(34)을 국소적으로 가열하는 기판 가열 공정도 행한다. 구체적으로는 대상이 되는 실장 구획(34)(실장 헤드(124)의 바로 아래 영역)에 전자파(134)를 조사하여, 당해 실장 구획(34)만을 국소적으로 가열한다. 이것에 의해, 대상인 실장 구획(34)의 온도가 상승하고, 당해 실장 구획 위에 배치된 반도체 칩(12)도 가열된다. 그리고 이것에 의해 가적층체(STt)의 상층과 하층과의 온도차(적층체 내 온도차(ΔT))가 작은 상태에서 본압착 처리를 행할 수 있다. 결과적으로 반도체 칩(12)의 실장 품질을 보다 향상시킬 수 있다.
하나의 가적층체(STt)가 본압착되면, 스테이지(120)는 다른 실장 구획(34)이 실장 헤드(124)의 바로 아래에 위치하도록 수평 방향으로 이동한다. 그리고 다시 실장 헤드(124)를 사용한 가적층체(STt)의 가열 가압과, 전자파(134)에 의한 기판(30)의 국소 가열을 행한다. 그리고 동일한 처리를 모든 실장 구획(34)에 대하여 행하면, 반도체 장치(10)의 제조 처리가 종료가 된다.
이상의 설명으로부터 명확한 바와 같이, 본 명세서에서 개시하는 반도체 장치(10)의 제조 방법에 의하면, 기판(30) 중, 가열 대상인 반도체 칩(12)이 재치되어 있는 실장 구획(34)에 전자파(134)를 조사함으로써, 당해 실장 구획(34)만을 전자파(134)로 가열하고 있다. 이것에 의해, 가열 대상인 반도체 칩(12)을 적절하게 가열할 수 있는 한편, 가열 대상이 아닌 반도체 칩(12)에 장시간 열이 입력되는 것을 방지할 수 있다. 또 스테이지(120)에 면 방향의 열저항이 두께 방향의 열저항보다 높은 제1층(122)과, 강성이 높은 제2층(123)을 마련함으로써, 기판(30)의 평면도가 유지됨과 아울러, 스테이지(120)를 통하여 가열 대상이 아닌 반도체 칩(12)으로의 전열이 저감된다. 결과적으로 반도체 칩(12)의 실장 품질을 보다 향상시킬 수 있다.
또한 지금까지 설명한 구성은 모두 일례이며, 적절히 변경되어도 된다. 예를 들면, 상기 서술한 설명에서는 기판(30)으로서 실리콘 웨이퍼를 사용하고 있었지만, 예를 들면, 실리콘 카바이드(SiC)나 질화갈륨(GaN), 사파이어 등으로 이루어지는 웨이퍼를 기판(30)으로서 사용해도 된다. 또 웨이퍼가 아니라, 수지 기판이나 유리 기판 등을 기판(30)으로서 사용해도 된다.
그런데, 이러한 기판, 웨이퍼 중에는 전자파(134)에 의한 가열이 곤란한 것도 있다. 이 경우에는 기판(30)을 스테이지(120)에 직접 재치하는 것이 아니라, 스테이지(120)와 기판(30)과의 사이에 전자파(134)를 흡수하는 중간 부재(140)를 배치하면 된다. 중간 부재(140)는 전자파(134)를 흡수하기 쉬운 재료로 이루어지는 것이면 특별히 한정되지 않는다. 따라서, 중간 부재(140)는 도 7에 나타내는 바와 같이 스테이지(120)의 상면에 배치되는 대략 평판상 부재여도 된다. 또 다른 형태로서 중간 부재(140)는 전자파(134)를 흡수하는 재료로 이루어지는 것이면, 도 8에 나타내는 바와 같이 스테이지(120)의 표면을 피복하는 피막(예를 들면 흑체 피막)이어도 된다.
결국, 스테이지(120)와 기판(30)과의 사이에 전자파(134)를 흡수하는 중간 부재(140)를 마련함으로써, 기판(30)의 종류에 상관없이 항상 기판(30)을 전자파(134)로 가열할 수 있다. 또한 중간 부재(140)를 마련하는 경우, 스테이지(120)는 제1층(122)을 가지지 않는 구조여도 된다. 예를 들면, 중실 블록상의 스테이지(120) 위에 중간 부재(140)를 재치하고, 이 중간 부재(140) 위에 기판(30)을 재치하도록 해도 된다.
또 지금까지의 설명에서는 스테이지(120)에 마련하는 제1층(122)을 복수의 홈이 형성된 부위로서 설명했지만, 제1층(122)은 면 방향의 열저항이 두께 방향의 열저항보다 높은 것이면, 다른 구성이어도 된다. 예를 들면, 도 9에 나타내는 바와 같이, 제1층(122)과 제2층(123)은 별개 부재여도 된다. 단, 이 경우에도 제1층(122) 및 제2층(123)은 모두 전자파(134)를 투과하기 쉬운 것이 요망된다. 또 제1층(122)을 구성하는 소재의 열전도율은 제2층(123)을 구성하는 소재의 열전도율 이하인 것이 바람직하다. 따라서, 예를 들면, 전자파(134)의 파장이 1200nm 이하이며, 제2층(123)이 석영으로 이루어지는 경우, 제1층(122)은 근적외선을 투과하는 광학용 플라스틱 재료로 구성해도 된다.
또 다른 형태로서 제1층(122)의 면 방향의 열저항을 두께 방향의 열저항보다 높이기 위해서, 제1층(122)을 소정의 형상으로 가공해도 된다. 또한 여기서의 「가공」은 프라이스 등으로 재료의 일부를 제거하는 것 같은 기계 가공에 한정되지 않고, 플라스틱 사출 성형과 같은 성형 가공도 포함한다. 따라서, 예를 들면, 상기 서술한 바와 같이, 제1층(122)은 복수의 홈을 형성하거나, 도 10에 나타내는 바와 같이 층 내에 구멍을 형성하거나 함으로써, 면 방향의 열저항을 향상시켜도 된다. 이 경우, 제1층(122)과 제2층(123)은 일체화되어 있어도 되고, 별개 부재여도 된다.
또 상기 서술한 설명에서는 가적층체(STt)를 일괄적으로 본압착하는 경우에만 기판(30)을 전자파(134)로 가열하고 있지만, 필요하면 가압착시에 있어서도 전자파(134)로 가열해도 된다. 또 상기 서술한 설명에서는 복수의 반도체 칩(12)을 적층 실장하는 경우만을 예시했지만, 본 명세서에서 개시하는 기술은 적층 실장하지 않는 경우에도 당연히 적용할 수 있다.
또 상기 서술한 설명에서는 실장 헤드(124)나 조사 유닛(108)을 하나로 하고 있지만, 필요에 따라 이들은 복수 마련해도 되고, 복수 개소에서 동시에 압착 처리나 기판(30)의 전자파(134)에 의한 가열을 행해도 된다.
10…반도체 장치
12…반도체 칩
14, 16…전극 단자
18…범프
30…기판
34…실장 구획
36…전극
100…실장 장치
102…칩 공급 유닛
104…칩 반송 유닛
106…본딩 유닛
108…조사 유닛
110…밀어올림부
114…다이 피커
116…이송 헤드
118…회전대
120…스테이지
122…제1층
123…제2층
124…실장 헤드
130…제어부
132…전자파원
134…전자파
140…중간 부재
STc…칩 적층체
STt…가적층체

Claims (10)

  1. 반도체 칩을 기판 또는 다른 반도체 칩인 피실장체에 본딩하여 반도체 장치를 제조하는 실장 장치로서,
    상기 기판이 직접 또는 중간 부재를 통하여 재치되는 제1면과 상기 제1면과 반대측의 제2면을 가지는 스테이지와,
    상기 스테이지에 대하여 상대 이동이 가능하며, 상기 반도체 칩을 상기 피실장체에 본딩하는 실장 헤드와,
    상기 스테이지를 투과함과 아울러, 상기 기판 또는 상기 중간 부재를 가열하는 전자파를 상기 제2면측으로부터 조사하는 조사 유닛
    을 구비하고,
    상기 스테이지는 상기 제1면측에 형성된 제1층을 가지고,
    상기 제1층은 면 방향의 열저항이 두께 방향의 열저항보다 큰
    것을 특징으로 하는 실장 장치.
  2. 제 1 항에 있어서,
    상기 기판은 복수의 상기 반도체 칩이 열압착되는 것이며,
    상기 조사 유닛은 상기 제1면에 있어서의 상기 전자파의 조사 영역 및 상기 제1면에 있어서의 상기 전자파의 조사 위치의 적어도 일방을 변경하는 변경 수단을 구비하는
    것을 특징으로 하는 실장 장치.
  3. 제 1 항에 있어서,
    상기 실장 헤드는 복수의 상기 반도체 칩이 가압착된 상태로 적층된 가적층체를 가열하여 본압착하는 히터를 구비하고,
    상기 조사 유닛은 상기 히터와 함께 상기 가적층체를 가열하는
    것을 특징으로 하는 실장 장치.
  4. 제 1 항에 있어서,
    상기 스테이지는 상기 제1층보다 상기 제2면측에 형성된 제2층을 추가로 가지고,
    상기 제1층은 상기 제2층보다 면 방향으로의 열저항이 큰
    것을 특징으로 하는 실장 장치.
  5. 제 4 항에 있어서,
    상기 제2층은 상기 제1층보다 강성이 높은 것을 특징으로 하는 실장 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제2층은 상기 전자파가 투과 가능한 재료로 이루어지는 중실 부위이며,
    상기 제1층은 상면에 복수의 홈 또는 층 내에 복수의 세공이 형성된 부위인
    것을 특징으로 하는 실장 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판은 실리콘 웨이퍼임과 아울러, 상기 스테이지에 직접 재치되고,
    상기 전자파는 파장 1200nm 이하이며,
    상기 기판이 상기 전자파에 의해 국소적으로 가열되는
    것을 특징으로 하는 실장 장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판은 상기 중간 부재를 통하여 상기 스테이지에 재치되고,
    상기 전자파는 상기 중간 부재에 흡수됨과 아울러, 상기 기판에 흡수되지 않는 파장을 가지고 있고,
    상기 전자파에 의해 국소적으로 가열된 상기 중간 부재로부터의 전열에 의해, 상기 기판이 국소적으로 가열되는
    것을 특징으로 하는 실장 장치.
  9. 반도체 칩을 기판 또는 다른 반도체 칩인 피실장체에 본딩하여 반도체 장치를 제조하는 반도체 장치 제조 방법으로서,
    상기 기판을 직접 또는 중간 부재를 통하여 스테이지의 제1면에 재치하는 재치 공정과,
    상기 스테이지에 대하여 상대 이동이 가능한 실장 헤드에 의해, 상기 반도체 칩을 상기 피실장체에 본딩하는 본딩 공정과,
    상기 본딩 공정의 적어도 일부와 병행하여, 상기 스테이지를 끼우고 상기 실장 헤드의 반대측에 배치되는 조사 유닛으로부터, 상기 기판 또는 상기 중간 부재로 흡수됨과 아울러 상기 스테이지를 투과하는 전자파를 조사함으로써, 상기 기판 또는 상기 중간 부재를 가열하는 기판 가열 공정
    을 구비하고,
    상기 스테이지는 상기 제1면측에 형성된 제1층을 가지고,
    상기 제1층은 면 방향의 열저항이 두께 방향의 열저항보다 큰
    것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 본딩 공정은
    상기 실장 헤드에 의해 기판 위에 하나 이상의 상기 반도체 칩을 가압착하면서 적층하여 이루어지는 가적층체를 상기 기판의 복수 개소에 순서대로 형성하는 가압착 공정과,
    상기 가압착 공정 후, 하나의 가적층체를 그 상면으로부터 가열 가압함으로써, 당해 가적층체를 구성하는 하나 이상의 상기 반도체 칩을 일괄적으로 본압착하는 처리를 상기 기판의 복수 개소에서 순서대로 행하는 본압착 공정
    을 포함하고,
    상기 기판 가열 공정은 상기 반도체 칩을 일괄적으로 본압착하는 처리와 병행하여, 상기 기판 또는 상기 중간 부재 중 상기 본압착 실행 개소에 대응하는 개소에 상기 전자파를 조사하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020197038610A 2017-05-29 2018-05-29 실장 장치 및 반도체 장치의 제조 방법 KR102291272B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017105614 2017-05-29
JPJP-P-2017-105614 2017-05-29
PCT/JP2018/020505 WO2018221499A1 (ja) 2017-05-29 2018-05-29 実装装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200014359A true KR20200014359A (ko) 2020-02-10
KR102291272B1 KR102291272B1 (ko) 2021-08-19

Family

ID=64456251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038610A KR102291272B1 (ko) 2017-05-29 2018-05-29 실장 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US11094567B2 (ko)
JP (1) JP6802583B2 (ko)
KR (1) KR102291272B1 (ko)
CN (1) CN110914962A (ko)
TW (1) TWI692044B (ko)
WO (1) WO2018221499A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6349539B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631341B2 (ko) 1979-08-31 1988-01-12 Mitsubishi Plastics Ind
JPH05144878A (ja) * 1991-11-22 1993-06-11 Seiko Epson Corp 接合方法と接合装置及びその接合構造
JP3833531B2 (ja) 2001-12-20 2006-10-11 Ｊｕｋｉ株式会社 ダイボンディング方法及びダイボンディング装置
WO2010050209A1 (ja) 2008-10-31 2010-05-06 東レ株式会社 電子部品と可撓性フィルム基板の接合方法および接合装置
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
JP2014036103A (ja) * 2012-08-08 2014-02-24 Panasonic Corp 実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189944B (en) 1986-04-21 1990-06-06 Johnson Electric Ind Mfg Cooling in electric motors
JP4001341B2 (ja) * 2003-11-07 2007-10-31 日本Ｃｍｏ株式会社 ボンディング方法およびその装置
JP4056978B2 (ja) * 2004-01-19 2008-03-05 株式会社新川 ダイボンディング方法及びその装置
KR101165029B1 (ko) * 2007-04-24 2012-07-13 삼성테크윈 주식회사 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
JP2014007328A (ja) * 2012-06-26 2014-01-16 Shibuya Kogyo Co Ltd ボンディング装置
JP6518461B2 (ja) 2015-03-03 2019-05-22 東レエンジニアリング株式会社 実装装置および実装方法
WO2017077982A1 (ja) * 2015-11-05 2017-05-11 古河電気工業株式会社 ダイボンディング装置およびダイボンディング方法
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
WO2018148275A1 (en) * 2017-02-07 2018-08-16 Rohinni, LLC Apparatus and method for stacking semiconductor devices
US10636761B2 (en) * 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631341B2 (ko) 1979-08-31 1988-01-12 Mitsubishi Plastics Ind
JPH05144878A (ja) * 1991-11-22 1993-06-11 Seiko Epson Corp 接合方法と接合装置及びその接合構造
JP3833531B2 (ja) 2001-12-20 2006-10-11 Ｊｕｋｉ株式会社 ダイボンディング方法及びダイボンディング装置
WO2010050209A1 (ja) 2008-10-31 2010-05-06 東レ株式会社 電子部品と可撓性フィルム基板の接合方法および接合装置
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
JP2014036103A (ja) * 2012-08-08 2014-02-24 Panasonic Corp 実装方法

Also Published As

Publication number Publication date
WO2018221499A1 (ja) 2018-12-06
US11094567B2 (en) 2021-08-17
TWI692044B (zh) 2020-04-21
JPWO2018221499A1 (ja) 2020-05-28
KR102291272B1 (ko) 2021-08-19
TW201901824A (zh) 2019-01-01
US20200243356A1 (en) 2020-07-30
CN110914962A (zh) 2020-03-24
JP6802583B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
KR102291272B1 (ko) 실장 장치 및 반도체 장치의 제조 방법
US20130316294A1 (en) Apparatus for heating a substrate during die bonding
US10896901B2 (en) Method of manufacturing semiconductor device, and mounting device
JP6373811B2 (ja) 半導体装置の製造方法および製造装置
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
TWI690036B (zh) 封裝裝置以及半導體裝置的製造方法
KR20200129437A (ko) 레이저 리플로우 장치의 레이저 리플로우 방법
WO2019065394A1 (ja) 実装装置
JP2020065004A (ja) 実装装置および半導体装置の製造方法
JP7116330B2 (ja) 発光装置の製造方法
KR20210132384A (ko) 파워 반도체용 레이저 리플로우 장치
CN117102604A (zh) 具有真空腔室的加压方式的激光回流焊装置
KR20200119048A (ko) 레이저 리플로우 장치의 레이저 가압 헤드 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant