KR20200010475A

KR20200010475A - 전치왜곡 처리 방법 및 장치

Info

Publication number: KR20200010475A
Application number: KR1020197038000A
Authority: KR
Inventors: 보로비예프 안드레이; 이웨이 훙; 팅 리
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2017-05-31
Filing date: 2017-05-31
Publication date: 2020-01-30
Also published as: JP2020522928A; KR102298431B1; CN110771104B; US10985705B2; CN110771104A; WO2018218487A1; US20200099347A1; CA3065407A1; CA3065407C; JP7058676B2

Abstract

본 출원은 전치왜곡 처리 방법 및 장치를 제공한다. 장치는 제1 전치왜곡 부분 및 제2 전치왜곡 부분을 포함한다. 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함한다. 제1 전치왜곡 부분 및 제2 전치왜곡 부분은 신호에 대해 전치왜곡 처리를 수행하여, 신호에 대해 선형 증폭을 수행함에 있어서 전력 증폭기를 지원한다. 본 출원에 제공되는 전치왜곡 처리 장치에 따르면, 전력 증폭기의 증폭 효율이 향상될 수 있고, 전치왜곡 처리 장치의 설계 복잡도가 감소될 수 있고, 비용이 감소될 수 있고, 전력 소비가 감소될 수 있다.

Description

전치왜곡 처리 방법 및 장치

본 출원은 통신 기술 분야에 관한 것으로서, 특히, 전치왜곡 처리 방법 및 장치에 관한 것이다.

무선 통신 시스템에서의 송신 디바이스(transmit device)는 전송 장치(sending apparatus) 및 안테나들을 포함하고, 전송 장치는 안테나들에 접속된다. 전송 장치는 복수의 송신 채널을 포함하고, 송신 채널은 주파수 혼합기 및 전력 증폭기(power amplifier, 줄여서 PA)를 포함한다. 하나의 송신 채널은 하나의 안테나에 대응하고, 안테나는 전송 장치에 접속된다. 송신 디바이스가 송신 채널 상에서 데이터를 전송할 때, 전송 장치는 기저대역 신호를 수신하고, 주파수 혼합기를 사용하여 기저대역 신호를 무선 주파수 신호로 변환하고, PA를 사용하여, 무선 주파수 신호의 전력을 증폭하여, 증폭된 무선 주파수 신호를 획득하고, 증폭된 무선 주파수 신호를 송신 채널에 대응하는 안테나에 전송하여, 안테나가 증폭된 무선 주파수 신호를 전송하게 한다. 전송 장치는, PA를 사용하여, 전송될 필요가 있는 신호의 전력을 증폭하여, 수신 디바이스가 만족스러운 수신 레벨을 수신하여, 수신된 신호를 정확하게 복조하게 한다. 예를 들어, 도 1은 PA의 증폭 기능의 개략도이다. PA에 대해, 증폭되지 않은 신호는 PA의 입력 신호라고 지칭되고, 증폭된 신호는 PA의 출력 신호라고 지칭된다. 도 1에 도시된 바와 같이, PA에 의해 입력 신호를 증폭하는 기능은 선형 영역 및 비선형 영역을 포함한다. 선형 영역에서, PA의 증폭 이득은 상수이고, 즉, 출력 신호의 전력에 대한 입력 신호의 전력의 비율은 상수이고, 입력 신호의 위상은 출력 신호의 위상과 동일하다. 비선형 영역에서, PA의 증폭 기능은 왜곡(distorted)될 수 있는데, 즉, PA의 증폭 이득은 입력 신호의 전력이 증가함에 따라 감소하고, PA는 심지어 증폭 효과를 갖지 않는다. 또한, 입력 신호의 위상은 출력 신호의 위상과 상이할 수 있는데, 즉, PA는, 비선형 영역에서, 전송될 필요가 있는 신호의 특성을 변경시킬 수 있어, 수신단에서 신호를 복조하는 성능에 영향을 미칠 수 있다. 그 결과, PA가 비선형 영역에서 작동할 때 증폭 효율이 감소한다.

본 출원은 전력 증폭기(power amplifier, 줄여서 PA)의 효율을 향상시키기 위해 여러 전치왜곡(pre-distortion) 처리 방법들 및 장치들을 제공한다.

제1 양태에 따르면, 본 출원은 제1 전치왜곡 부분, 제2 전치왜곡 부분, 피드백 신호 변환 부분, 및 해결(solving) 부분을 포함하는 전치왜곡 처리 장치를 제공한다. 제1 전치왜곡 부분은 N개의 디지털 전치왜곡(digital pre-distortion, 줄여서 DPD) 프로세서를 포함하고, 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신하고, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, N개의 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성된다. 제2 전치왜곡 부분은: N개의 제2 기저대역 신호 및 네트워크 계수를 수신하고, N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제3 기저대역 신호를 결정하도록 구성된다. 피드백 신호 변환 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고 - 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제3 기저대역 신호에 기초하여 획득된 무선 주파수 신호들임 - ; 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 제5 기저대역 신호로 변환하고; 제5 기저대역 신호를 해결 부분에 전송하도록 구성된다. 해결 부분은: 제1 기저대역 신호 및 제5 기저대역 신호를 수신하고, 제1 기저대역 신호 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하고, N개의 전치왜곡 파라미터 세트를 제1 전치왜곡 부분에 전송하고, 네트워크 계수를 제2 전치왜곡 부분에 전송하도록 구성된다. N, M, 및 R은 정수들이고, N은 1 이상이고, M은 N 이상이고, R은 1 이상 M 이하이다. 선택적으로, 제1 기저대역 신호는 서비스 신호일 수 있거나, 디지털 전치왜곡 처리에 특별히 사용되는 신호일 수 있다. 종래의 다중-안테나 전송 장치에서의 전치왜곡 처리 장치와 비교하여, 본 출원의 실시예에서 제공되는 제1 전치왜곡 처리 장치에 따르면, DPD 프로세서들의 수량을 감소시킬 수 있어, 전치왜곡 처리 장치의 구조를 최적화하고, 설계 복잡도, 비용, 및 전력 소비를 감소시킬 수 있다. 또한, 본 출원의 실시예에서 제공되는 제1 전치왜곡 처리 장치에서는, 상이한 PA들의 비선형 특성들 사이의 차이가 고려되어, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것이 보장될 수 있다.

제1 양태에 따르면, 제1 설계에서, 제1 전치왜곡 부분은 N개의 디지털 전치왜곡(DPD) 프로세서를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, x번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성되고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나; x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 제2 기저대역 신호이고, (x-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호이다. 제1 양태의 제1 설계에서, DPD 프로세서들은 캐스케이딩되어(cascaded), 신호들에 대해 전치왜곡 처리를 수행하여, 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 이 구현은 비교적 간단한 설계, 비교적 낮은 비용, 및 비교적 낮은 전력 소비를 갖는다.

제1 양태에 따르면, 제2 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 곱셈기를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나; x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 DPD 프로세서 출력 신호이고, (x-1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (x-1)번째 DPD 프로세서 출력 신호이다. N-1개의 곱셈기의 y번째 곱셈기는: N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호에 (y+1)번째 DPD 프로세서 출력 신호를 곱하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, y번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성되고, y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다. x가 N일 때, x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 추가로 구성된다. 제1 양태의 제2 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 곱셈기들은 신호들에 대해 피드백 복소수 곱셈(feedback complex multiplication)을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제1 양태에 따르면, 제3 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 덧셈기를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 제1 기저대역 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있다. N-1개의 덧셈기의 y번째 덧셈기는: N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호와 (y+1)번째 DPD 프로세서 출력 신호를 더하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, y번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성되고, y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다. x가 N일 때, x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 추가로 구성된다. 제1 양태의 제3 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈(feedback complex adding)을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제1 양태에 따르면, 제4 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 L개의 덧셈기를 구체적으로 포함하고, 여기서 L은 ((N-2)/2)를 다음 정수로 잘라올림(rounding up)함으로써 획득된 값이다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, x번째 제2 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성되고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. L개의 덧셈기의 p번째 덧셈기는: N개의 DPD 프로세서의 (2p-1)번째 DPD 프로세서에 의해 전송되는 (2p-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2p번째 DPD 프로세서에 의해 전송되는 2p번째 제2 기저대역 신호를 수신하고, (2p-1)번째 제2 기저대역 신호와 2p번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 획득하고, (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2p+1)번째 DPD 프로세서 및 (2p+2)번째 DPD 프로세서에 전송하도록 구성되고, (2p-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (2p-1)번째 제2 기저대역 신호이고, 2p번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 2p번째 제2 기저대역 신호이고, p는 정수이고, p의 값은 1 내지 L-1의 범위에 있다. L은 2의 배수이고, L개의 덧셈기의 L번째 덧셈기는: N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 획득하고, (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서 및 (2L+2)번째 DPD 프로세서에 전송하도록 구성되거나; 또는 L은 2의 배수가 아니고, L개의 덧셈기의 L번째 덧셈기는: N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호를 획득하고, (2L+1)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서에 전송하도록 구성된다. (2L-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (2L-1)번째 제2 기저대역 신호이고, 2L번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 2L번째 제2 기저대역 신호이고, x가 1 또는 2일 때, 제1 기저대역 신호는 x번째 DPD 프로세서 입력 신호이다. 제1 양태의 제4 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제1 양태 또는 제1 양태의 임의의 설계에 따르면, 제5 설계에서, 제2 전치왜곡 부분은 W개의 신호 결정 부분을 포함한다. W개의 신호 결정 부분의 e번째 신호 결정 부분은: N개의 제2 기저대역 신호 및 네트워크 계수를 수신하고, N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 e번째 제2 전치왜곡 부분 출력 신호를 결정하도록 구성되고, e번째 제2 전치왜곡 부분 출력 신호는 M개의 제3 기저대역 신호 중 적어도 하나에 대응하고, e는 정수이고, e의 값은 1 내지 W의 범위에 있다. 구체적으로, e번째 신호 결정 부분은 N개의 제2 기저대역 신호 및 네트워크 계수에 대해 선형 변환(linear transformation)을 수행하여 e번째 제2 전치왜곡 부분 출력 신호를 획득한다. 제1 양태의 제5 설계에서, 전치왜곡 처리가 수행된 M개의 신호는 선형 변환을 통해 획득될 수 있고, 전치왜곡 처리가 수행된 M개의 신호는 다중-안테나 전송 장치의 M개의 PA의 증폭 성능과 반대인 전치왜곡 신호들이므로, 송신될 필요가 있는 신호에 대해, 증폭되지 않은 신호는 증폭된 신호와 선형 관계에 있어서, 다중-안테나 전송 장치의 PA들의 증폭 효율을 향상시킨다. 종래의 다중-안테나 전송 장치에서의 전치왜곡 처리 장치와 비교하여, 본 출원의 실시예에서 제공되는 전치왜곡 처리 장치에 따르면, M-N개의 DPD 프로세서가 감소되어, 전치왜곡 처리 장치의 구조를 최적화하고, 설계 복잡도, 비용, 및 전력 소비를 감소시킨다. 또한, 상이한 PA들의 비선형 특성들 사이의 차이가 고려되어, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것이 보장될 수 있다.

제1 양태 또는 제1 양태의 임의의 설계에 따르면, 제6 설계에서, 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 및 아날로그 대 디지털 변환기(ADC)를 포함한다. 결합 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 결합 부분 출력 신호를 주파수 혼합 부분에 전송하도록 구성된다. 주파수 혼합 부분은: 캐리어 신호 및 결합 부분 출력 신호를 수신하고, 캐리어 신호에 기초하여 결합 부분 출력 신호에 대해 하향-변환(down-conversion)을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호를 ADC에 전송하도록 구성된다. ADC는 제6 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하고, 제5 기저대역 신호를 해결 부분에 전송하도록 구성된다. 제1 양태의 제6 설계에 따르면, 전력 증폭기들에 의해 증폭된 무선 주파수 신호들은 전치왜곡 처리 장치의 해결 부분에 피드백될 수 있어, 해결 부분은 네트워크 계수 및 N개의 전치왜곡 파라미터 세트를 획득할 수 있고, 전치왜곡 처리를 수행함에 있어서 제1 전치왜곡 부분 및 제2 전치왜곡 부분을 지원할 수 있다.

제1 양태, 또는 제1 양태의 제1 내지 제5 설계들 중 어느 하나에 따르면, 제7 설계에서, 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 클리퍼(clipper), 및 ADC를 포함한다. 결합 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 결합 부분 출력 신호를 주파수 혼합 부분에 전송하도록 구성된다. 주파수 혼합 부분은: 캐리어 신호 및 결합 부분 출력 신호를 수신하고, 캐리어 신호에 기초하여 결합 부분 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호를 클리퍼에 전송하도록 구성된다. 클리퍼는 제6 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제7 기저대역 신호를 획득하고, 제7 기저대역 신호를 ADC에 전송하도록 구성된다. ADC는 제7 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하고, 제5 기저대역 신호를 해결 부분에 전송하도록 구성된다. 제1 양태의 제6 설계와 비교하여, 제1 양태의 제7 설계에서는, 클리퍼가 추가된다. 신호의 진폭이 비교적 높을 때, 추가된 클리퍼는 신호에 대해 진폭 제한 처리를 수행하여, 신호의 파 트로프(wave trough)에 대한 신호의 파 피크(wave peak)에 의해 야기되는 간섭을 감소시키고, ADC에 대한 과도하게 높은 간섭 또는 과도하게 높은 신호 진폭에 의해 야기되는 손상을 추가로 감소시킬 수 있다.

제2 양태에 따르면, 본 출원은 제1 양태, 또는 제1 양태의 제1 내지 제5 설계들 중 어느 하나, 및 적어도 하나의 DAC를 포함하는 장치를 제공한다. 제2 전치왜곡 부분은, M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 적어도 하나의 DAC에서의 하나의 DAC에 전송하도록 추가로 구성된다. 적어도 하나의 DAC에서의 DAC는, t번째 제3 기저대역 신호에 대해 디지털 대 아날로그 변환(digital to analog conversion)을 수행하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 획득하도록 구성된다.

제3 양태에 따르면, 본 출원은 제2 양태, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치를 제공한다. 적어도 하나의 DAC에서의 DAC는, M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성된다. 발진기는: 캐리어 신호를 생성하고, 캐리어 신호를 M개의 주파수 혼합 부분에 전송하도록 구성된다. M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환(up-conversion)을 수행하여, M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제4 양태에 따르면, 본 출원은 제1 양태의 제6 설계 또는 제7 설계 및 적어도 하나의 DAC를 포함하는 장치를 제공한다. 제2 전치왜곡 부분은 제2 양태에서의 제2 전치왜곡 부분과 동일하고, 적어도 하나의 DAC는 제2 양태에서의 적어도 하나의 DAC와 동일하다.

제5 양태에 따르면, 본 출원은 제4 양태, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치를 제공한다. 적어도 하나의 DAC에서의 DAC는, M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성된다. 발진기는: 캐리어 신호를 생성하고, 캐리어 신호를 M개의 주파수 혼합 부분 및 피드백 신호 변환 부분에 포함되는 주파수 혼합 부분에 전송하도록 구성된다. M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제6 양태에 따르면, 본 출원은 제1 전치왜곡 부분, 적어도 하나의 DAC, 제2 전치왜곡 부분, 피드백 신호 변환 부분, 및 해결 부분을 포함하는 전치왜곡 처리 장치를 제공한다. 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함하고, 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신하고, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, N개의 제2 기저대역 신호를 적어도 하나의 DAC에 전송하도록 구성된다. 적어도 하나의 DAC는: N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득하고, N개의 제3 기저대역 신호를 제2 전치왜곡 부분에 전송하도록 구성된다. 제2 전치왜곡 부분은: N개의 제3 기저대역 신호 및 네트워크 계수를 수신하고, N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하도록 구성된다. 피드백 신호 변환 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고 - 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제4 기저대역 신호에 기초하여 획득된 무선 주파수 신호들임 - ; 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 제5 기저대역 신호로 변환하고; 제5 기저대역 신호를 해결 부분에 전송하도록 구성되고, R은 1 이상 M 이하의 정수이다. 해결 부분은: 제1 기저대역 신호 및 제5 기저대역 신호를 수신하고, 제1 기저대역 신호 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하고, N개의 전치왜곡 파라미터 세트를 제1 전치왜곡 부분에 전송하고, 네트워크 계수를 제2 전치왜곡 부분에 전송하도록 구성되고, N 및 M은 정수들이고, N은 1 이상이고, M은 N 이상이다. 선택적으로, 제1 기저대역 신호는 서비스 신호일 수 있거나, 디지털 전치왜곡 처리에 특별히 사용되는 신호일 수 있다. 제6 양태의 장치에 따르면, 제1 전치왜곡 부분 및 제2 전치왜곡 부분은 전치왜곡 처리 기능을 구현하여, 다중-안테나 전송 장치의 PA들의 증폭 효율을 향상시킨다. 전치왜곡 처리 장치는 설계 복잡도, 비용, 및 전력 소비를 감소시킬 뿐만 아니라, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것도 보장할 수 있다.

제6 양태에 따르면, 제1 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, x번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나; x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 제2 기저대역 신호이고, (x-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호이다. 제6 양태의 제1 설계에서, DPD 프로세서들은 캐스케이딩되어, 신호들에 대해 전치왜곡 처리를 수행하여, 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 이 구현은 비교적 간단한 설계, 비교적 낮은 비용, 및 비교적 낮은 전력 소비를 갖는다.

제6 양태에 따르면, 제2 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 곱셈기를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나; x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 DPD 프로세서 출력 신호이고, (x-1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (x-1)번째 DPD 프로세서 출력 신호이다. N-1개의 곱셈기의 y번째 곱셈기는: N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호에 (y+1)번째 DPD 프로세서 출력 신호를 곱하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, y번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다. x가 N일 때, x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 추가로 구성된다. 제6 양태의 제2 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 곱셈기들은 신호들에 대해 피드백 복소수 곱셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제6 양태에 따르면, 제3 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 덧셈기를 구체적으로 포함한다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 제1 기저대역 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있다. N-1개의 덧셈기의 y번째 덧셈기는: N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호와 (y+1)번째 DPD 프로세서 출력 신호를 더하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, y번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다. x가 N일 때, x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 추가로 구성된다. 제6 양태의 제3 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제6 양태에 따르면, 제4 설계에서, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 L개의 덧셈기를 구체적으로 포함하고, 여기서 L은 ((N-2)/2)를 다음 정수로 잘라올림함으로써 획득된 값이다. N개의 DPD 프로세서의 x번째 DPD 프로세서는: N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, x번째 제2 기저대역 신호를 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있다. L개의 덧셈기의 p번째 덧셈기는: N개의 DPD 프로세서의 (2p-1)번째 DPD 프로세서에 의해 전송되는 (2p-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2p번째 DPD 프로세서에 의해 전송되는 2p번째 제2 기저대역 신호를 수신하고, (2p-1)번째 제2 기저대역 신호와 2p번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 획득하고, (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2p+1)번째 DPD 프로세서 및 (2p+2)번째 DPD 프로세서에 전송하도록 구성되고, (2p-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (2p-1)번째 제2 기저대역 신호이고, 2p번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 2p번째 제2 기저대역 신호이고, p는 정수이고, p의 값은 1 내지 L-1의 범위에 있다. L은 2의 배수이고, L개의 덧셈기의 L번째 덧셈기는: N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 획득하고, (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서 및 (2L+2)번째 DPD 프로세서에 전송하도록 구성되거나; 또는 L은 2의 배수가 아니고, L개의 덧셈기의 L번째 덧셈기는: N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호를 획득하고, (2L+1)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서에 전송하도록 구성된다. (2L-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (2L-1)번째 제2 기저대역 신호이고, 2L번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 2L번째 제2 기저대역 신호이고, x가 1 또는 2일 때, 제1 기저대역 신호는 x번째 DPD 프로세서 입력 신호이다. 제6 양태의 제4 설계에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

제6 양태 또는 제6 양태의 임의의 설계에 따르면, 제5 설계에서, 제2 전치왜곡 부분은 W개의 신호 결정 부분을 포함한다. W개의 신호 결정 부분의 e번째 신호 결정 부분은: N개의 제3 기저대역 신호 및 네트워크 계수를 수신하고, N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 e번째 제2 전치왜곡 부분 출력 신호를 결정하도록 구성되고, e번째 제2 전치왜곡 부분 출력 신호는 M개의 제4 기저대역 신호 중 적어도 하나에 대응하고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 구체적으로, e번째 신호 결정 부분은 N개의 제3 기저대역 신호 및 네트워크 계수에 대해 선형 변환을 수행하여 e번째 제2 전치왜곡 부분 출력 신호를 획득한다. 제6 양태의 제5 설계의 기술적 효과는 제1 양태의 제5 설계의 기술적 효과와 동일하다.

제6 양태 또는 제6 양태의 임의의 설계에 따르면, 제6 설계에서, 피드백 신호 변환 부분은 제1 양태의 제6 설계에서와 동일하다.

제6 양태, 또는 제6 양태의 제1 내지 제5 설계들 중 어느 하나에 따르면, 제7 설계에서, 피드백 신호 변환 부분은 제1 양태의 제7 설계에서와 동일하다.

제7 양태에 따르면, 본 출원은 제6 양태, 또는 제6 양태의 제1 내지 제5 설계들 중 어느 하나, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치를 제공한다. 제2 전치왜곡 부분은 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성된다. 발진기는: 캐리어 신호를 생성하고, 캐리어 신호를 M개의 주파수 혼합 부분에 전송하도록 구성된다. M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제8 양태에 따르면, 본 출원은 제6 양태의 제6 설계 또는 제7 설계, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치를 제공한다. 제2 전치왜곡 부분은 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성된다. 발진기는: 캐리어 신호를 생성하고, 캐리어 신호를 M개의 주파수 혼합 부분 및 피드백 신호 변환 부분에 포함되는 주파수 혼합 부분에 전송하도록 구성된다. M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제9 양태에 따르면, 본 출원은 제3 양태, 제5 양태, 제7 양태, 또는 제8 양태 중 어느 하나, 및 M개의 전력 증폭기(PA)를 포함하는 장치를 제공한다. M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 M개의 PA의 t번째 PA에 전송하도록 추가로 구성된다. M개의 PA의 t번째 PA는: t번째 제1 무선 주파수 신호를 증폭하여 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, t번째 제2 무선 주파수 신호를 피드백 신호 변환 부분에 전송하도록 구성되고, t번째 제2 무선 주파수 신호는 전력 증폭기들에 의해 증폭되고 피드백 신호 변환 부분에 의해 수신되는 R개의 무선 주파수 신호에서 전력 증폭기에 의해 증폭된 하나의 무선 주파수 신호로서 사용되며, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제10 양태에 따르면, 본 출원은 제9 양태 및 M개의 안테나를 포함하는 디바이스를 제공한다. M개의 PA의 t번째 PA는 t번째 제2 무선 주파수 신호를 M개의 안테나의 t번째 안테나에 전송하도록 추가로 구성된다. M개의 안테나의 t번째 안테나는 t번째 제2 무선 주파수 신호를 전송하도록 구성되고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제11 양태에 따르면, 본 출원은 칩 시스템을 제공한다. 칩 시스템은 전술한 임의의 장치일 수 있다. 칩 시스템은 칩을 포함할 수 있거나, 또는 칩 및 다른 개별 디바이스를 포함할 수 있다. 칩은 주문형 집적 회로(application-specific integrated circuit, 줄여서 ASIC)일 수 있거나, 다른 형태의 칩일 수 있다. 선택적으로, 칩 시스템은 전술한 양태들에서의 기능들을 구현함에 있어서 전치왜곡 처리 장치를 지원하도록 구성되는 프로세서를 추가로 포함할 수 있다. 가능한 설계에서, 칩 시스템은 메모리를 추가로 포함하고, 메모리는 전치왜곡 처리 장치에 필요한 프로그램 명령어 및 데이터를 저장하도록 구성된다.

제12 양태에 따르면, 본 출원은 디지털 전치왜곡 방법을 제공하며, 그 방법은: N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계; N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제3 기저대역 신호를 결정하는 단계; 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 획득하는 단계 - 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제3 기저대역 신호에 기초하여 결정됨 - ; 및 제1 기저대역 신호 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하는 단계를 포함하고, N, M, 및 R은 정수들이고, N은 1 초과이고, M은 N 이상이다.

제12 양태에 따르면, 제1 설계에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는: x가 정수이고, x의 값이 1 내지 N의 범위에 있고; x가 1일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는 x가 2 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계를 포함한다.

제12 양태에 따르면, 제2 설계에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는: x가 정수이고, x의 값이 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하는 단계 - x가 1일 때, x번째 입력 신호는 제1 기저대역 신호이거나, x가 2 내지 N의 임의의 정수일 때, x번째 입력 신호는 N개의 출력 신호의 (x-1)번째 출력 신호임 - ; 및 x가 1 내지 N-1의 임의의 정수일 때, N개의 출력 신호의 x번째 출력 신호에 (x+1)번째 출력 신호를 곱하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는 x가 N일 때, N개의 출력 신호의 x번째 출력 신호가 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정하는 단계를 포함한다.

제12 양태에 따르면, 제3 설계에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는: x가 정수이고, x의 값이 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하는 단계 - x번째 입력 신호는 제1 기저대역 신호임 - ; 및 x가 1 내지 N-1의 임의의 정수일 때, N개의 출력 신호의 x번째 출력 신호와 (x+1)번째 출력 신호를 더하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는 x가 N일 때, N개의 출력 신호의 x번째 출력 신호가 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정하는 단계를 포함한다.

제12 양태에 따르면, 제4 설계에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는: x가 정수이고, x의 값이 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계를 포함하고, x가 1 또는 2일 때, x번째 입력 신호는 제1 기저대역 신호이거나; 또는 x가 2 내지 N의 임의의 정수일 때, x번째 입력 신호는 N개의 출력 신호의 (2p-1)번째 출력 신호와 2p번째 출력 신호를 더함으로써 획득된 신호이고, p는 ((x-2)/2)를 다음 정수로 잘라올림함으로써 획득된 값과 같다.

제12 양태 또는 제12 양태의 임의의 설계에 따르면, 제5 설계에서, N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제3 기저대역 신호를 결정하는 단계는: N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 결정하는 단계를 포함하고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제12 양태 또는 제12 양태의 임의의 설계에 따르면, 제6 양태에서, 그 방법은: M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 획득하는 단계; 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하는 단계; 및 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 무선 주파수 신호의 t번째 무선 주파수 신호를 획득하는 단계를 추가로 포함하고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제12 양태 또는 제12 양태의 임의의 설계에 따르면, 제7 설계에서, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 획득하는 단계는: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 출력 신호를 획득하는 단계; 캐리어 신호에 기초하여 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하는 단계; 및 제6 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하는 단계를 포함한다.

제12 양태, 또는 제12 양태의 제1 내지 제6 설계들 중 어느 하나에 따르면, 제8 설계에서, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 획득하는 단계는: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 출력 신호를 획득하는 단계; 캐리어 신호에 기초하여 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하는 단계; 제6 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제7 기저대역 신호를 획득하는 단계; 및 제7 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하는 단계를 포함한다.

제13 양태에 따르면, 본 출원은 디지털 전치왜곡 방법을 제공하며, 그 방법은: N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계; N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득하는 단계; N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하는 단계; 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 획득하는 단계 - 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제4 기저대역 신호에 기초하여 결정됨 - ; 및 제1 기저대역 신호 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하는 단계를 포함하고, N, M, 및 R은 정수들이고, N은 1 초과이고, M은 N 이상이며, R은 1 이상 M 이하이다.

제13 양태에 따르면, 제1 설계에서, N개의 전치왜곡 파라미터 세트들에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 방법은 제12 양태의 제1 설계 내지 제4 설계 중 어느 하나에서와 동일하다.

제13 양태 또는 제13 양태의 제1 설계에 따르면, 제2 설계에서, N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하는 단계는: N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 결정하는 단계를 포함하고, t는 정수이고, t의 값은 1 내지 M의 범위에 있다.

제13 양태 또는 제13 양태의 제1 또는 제2 설계에 따르면, 제3 설계에서, 그 방법은: 캐리어 신호에 기초하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하는 단계; 및 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 무선 주파수 신호의 t번째 무선 주파수 신호를 획득하는 단계를 추가로 포함한다.

제13 양태, 또는 제13 양태의 제1 내지 제3 설계들 중 어느 하나에 따르면, 제4 설계에서, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 결정하는 방법은 제12 양태의 제7 또는 제8 설계에서와 동일하다.

제14 양태에 따르면, 본 출원의 실시예는 전치왜곡 처리 장치를 제공한다. 전치왜곡 처리 장치는 제12 양태, 제12 양태의 설계들, 제13 양태, 및 제13 양태의 설계들에서의 방법들을 구현하는 기능들을 갖는다. 기능들은 하드웨어에 의해, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 기능들에 대응하는 하나 이상의 모듈을 포함한다.

제15 양태에 따르면, 본 출원의 실시예는 전술한 전치왜곡 처리 장치에 의해 사용되는 컴퓨터 소프트웨어 명령어를 저장하도록 구성되는 컴퓨터 저장 매체를 제공하고, 컴퓨터 소프트웨어 명령어는 전술한 양태들을 실행하도록 설계된 프로그램을 포함한다.

본 출원의 실시예들에서 또는 배경기술에서 기술적 해결책들을 더욱 명확하게 설명하기 위해, 아래에서는 본 출원의 실시예들 또는 배경기술을 설명하기 위해 요구되는 첨부 도면들을 간단히 설명한다.
도 1은 전력 증폭기의 증폭 기능의 개략도이다.
도 2는 본 출원의 실시예에 따른 전치왜곡 처리 장치의 개략적인 구조도이다.
도 3은 본 출원의 실시예에 따른 송신 디바이스의 개략적인 구조도이다.
도 4는 본 출원의 실시예에 따른 제1 전치왜곡 처리 장치의 개략적인 구조도이다.
도 5는 본 출원의 실시예에 따른 제2 전치왜곡 처리 장치의 개략적인 구조도이다.
도 6은 본 출원의 실시예에 따른 제1 전치왜곡 부분의 제1 개략적인 구조도이다.
도 7은 본 출원의 실시예에 따른 제1 전치왜곡 부분의 제2 개략적인 구조도이다.
도 8은 본 출원의 실시예에 따른 제1 전치왜곡 부분의 제3 개략적인 구조도이다.
도 9는 본 출원의 실시예에 따른 제1 전치왜곡 부분의 제4 개략적인 구조도이다.
도 10은 본 출원의 실시예에 따른 제2 전치왜곡 부분의 개략적인 구조도이다.
도 11은 본 출원의 실시예에 따른 제1 전치왜곡 처리 방법의 흐름도이다.
도 12는 본 출원의 실시예에 따른 제2 전치왜곡 처리 방법의 흐름도이다.

아래에서는 첨부 도면들을 참조하여 본 출원의 실시예들을 설명한다.

본 출원의 실시예들에서 설명된 네트워크 아키텍처들 및 서비스 시나리오들은 본 출원의 실시예들에서의 기술적 해결책들을 더 명확하게 설명하기 위해 사용되지만, 본 출원의 실시예들에서 제공되는 기술적 해결책들을 제한하도록 의도되지 않는다. 네트워크 아키텍처들이 진화하고 새로운 서비스 시나리오들이 출현함에 따라, 본 출원의 실시예들에서 제공되는 기술적 해결책들은 유사한 기술적 문제들에 적용가능하다.

본 출원의 실시예들에서 제공되는 기술적 해결책들은 다양한 통신 시스템들, 예를 들어, 이동 통신 세계화 시스템(global system for mobile communication, 줄여서 GSM), 코드 분할 다중 액세스(code division multiple access, 줄여서 CDMA) 시스템, 광대역 코드 분할 다중 액세스(wideband code division multiple access, 줄여서 WCDMA) 시스템, 시간 분할-동기식 코드 분할 다중 액세스(time division-synchronous code division multiple access, 줄여서 TD-SCDMA) 시스템, 범용 이동 통신 시스템(universal mobile telecommunications system, 줄여서 UMTS), 롱 텀 에볼루션(long term evolution, 줄여서 LTE) 시스템, 및 제5 세대 이동 통신 기술(the fifth generation mobile communication technology, 줄여서 5G) 시스템에 적용될 수 있다. 통신 기술들의 끊임없는 개발로, 본 출원의 실시예들에서 제공되는 기술적 해결책들은 장래의 네트워크들에 추가로 적용될 수 있다. 또한, 본 출원의 실시예들에서 제공되는 기술적 해결책들은 전치왜곡 처리를 구현할 필요가 있는 다른 통신 시스템에 적용될 수 있다. 본 출원의 실시예들에서, 용어들 "시스템" 및 "네트워크"의 범위들은 유사하다. 통신 시스템에서, 본 출원의 실시예들에서 제공되는 기술적 해결책들을 사용하는 디바이스는 송신 디바이스이고, 송신 디바이스는 네트워크 디바이스일 수 있거나, 사용자 장비일 수 있다. 송신 디바이스(transmit device)는 대안적으로 전송 디바이스(sending device)로서 지칭될 수 있다.

본 출원의 실시예들에서의 사용자 장비(user equipment, 줄여서 UE)는 핸드헬드 디바이스, 차량-장착형 디바이스, 웨어러블 디바이스, 또는 무선 통신 기능을 갖는 컴퓨팅 디바이스, 또는 무선 모뎀에 접속되는 다른 처리 디바이스를 포함한다. 사용자 장비는 대안적으로 단말기(terminal), 이동국(mobile station, 줄여서 MS), 이동 단말기(mobile terminal, 줄여서 MT), 사용자 단말기(user terminal, 줄여서 UT), 사용자 에이전트(user agent, 줄여서 UA), 단말기 장비(terminal equipment, 줄여서 TE) 등으로 지칭될 수 있고, 이것은 본 출원에서 제한되지 않는다.

본 출원의 실시예들에서의 네트워크 디바이스는 기지국(base station, 줄여서 BS), 네트워크 제어기, 이동 스위칭 센터, 또는 다른 액세스 네트워크 디바이스를 포함한다. 기지국은 다양한 형태로 매크로 기지국, 마이크로 기지국, 중계국, 액세스 포인트 등을 포함한다. 예를 들어, 기지국은 GSM 또는 CDMA에서의 기지국: 기지국 송수신기(base transceiver station, 줄여서 BTS)일 수 있거나; 또는 WCDMA에서의 기지국: NodeB일 수 있거나; 또는 LTE에서의 진화된 기지국: eNB 또는 e-NodeB(evolutional NodeB)일 수 있거나; 또는 5G 시스템에서의 기지국일 수 있고, 여기서 5G 시스템에서의 기지국은 송신 수신 포인트(TRP)(transmission reception point, 줄여서 TRP), gNB(generation NodeB, 줄여서 gNB), 또는 다른 이름으로서 지칭될 수 있다. 대안적으로, 기지국은 미래 네트워크에서의 기지국일 수 있고, 이것은 본 출원에서 제한되지 않는다.

본 출원의 실시예들은 몇몇 전치왜곡 처리 방법들 및 대응하는 전치왜곡 처리 장치들을 제공한다. 방법들 또는 장치들은 송신 디바이스에 적용될 수 있고, 송신 디바이스의 전송 장치에 추가로 적용될 수 있어, 비선형 영역에서 PA의 증폭 기능의 왜곡을 감소시킬 수 있다.

송신 디바이스의 전송 장치에서는, 비선형 영역에서 전력 증폭기(power amplifier, 줄여서 PA)의 증폭 기능의 왜곡을 극복하기 위해, 전송 장치가 전치왜곡 처리 장치를 포함한다. 전치왜곡 처리 장치는, 송신될 필요가 있는 신호에 대해, 증폭되지 않은 신호가 증폭된 신호와 선형 관계에 있도록, PA의 증폭 성능과 반대인 전치왜곡 신호를 생성하도록 구성되는 디지털 전치왜곡(digital pre-distortion, 줄여서 DPD) 프로세서를 포함한다. 예를 들어, 도 2는 전치왜곡 처리 장치의 개략적인 구조도이다. 도 2에 도시된 바와 같이, 전치왜곡 처리 장치는 DPD 프로세서, 디지털 대 아날로그 변환기(digital to analog converter, 줄여서 DAC), 제1 주파수 혼합 부분, 발진기, 제2 주파수 혼합 부분, 클리퍼, 아날로그 대 디지털 변환기(analog to digital converter, 줄여서 ADC) 및 전치왜곡 파라미터 결정 부분을 포함한다. 신호 흐름 방향 및 전치왜곡 처리 장치에 의한 신호를 처리하는 프로세스를 도시하기 위해, 도 2는 PA 및 안테나를 추가로 도시한다. 도 2에 도시된 전치왜곡 처리 장치의 경우, 신호 처리 프로세스는 다음과 같다: DPD 프로세서는 제1 기저대역 신호 및 전치왜곡 파라미터 결정 부분에 의해 전송되는 전치왜곡 파라미터를 수신하고, 전치왜곡 파라미터 및 전치왜곡 처리 알고리즘에 기초하여 제1 기저대역 신호에 대해 전치왜곡 처리를 수행하여 제2 기저대역 신호를 획득하고, 제2 기저대역 신호를 DAC에 전송하고; DAC는 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 제3 기저대역 신호를 획득하고, 제3 기저대역 신호를 제1 주파수 혼합 부분에 전송하고; 발진기는 캐리어 신호를 생성하고, 캐리어 신호를 제1 주파수 혼합 부분 및 제2 주파수 혼합 부분에 전송하고; 제1 주파수 혼합 부분은 캐리어 신호에 기초하여 제3 기저대역 신호에 대해 상향-변환을 수행하여 제1 무선 주파수 신호를 획득하고, 제1 무선 주파수 신호를 PA에 전송하고; PA는 제1 무선 주파수 신호를 증폭하여 제2 무선 주파수 신호를 획득하고, 제2 무선 주파수 신호를 안테나에 전송하고, 제2 무선 주파수 신호를 제2 주파수 혼합 부분에 피드백하고; 안테나는 제2 무선 주파수 신호를 전송하고; 제2 주파수 혼합 부분은 캐리어 신호에 기초하여 제2 무선 주파수 신호에 대해 하향-변환을 수행하여 제4 기저대역 신호를 획득하고, 제4 기저대역 신호를 클리퍼에 전송하고; 클리퍼는 제4 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제5 기저대역 신호를 획득하고, 제5 기저대역 신호를 ADC에 전송하고; ADC는 제5 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호를 전치왜곡 파라미터 결정 부분에 전송하고; 전치왜곡 파라미터 결정 부분은 제6 기저대역 신호 및 제1 기저대역 신호를 수신하고, 제6 기저대역 신호, 제1 기저대역 신호, 및 전치왜곡 파라미터 해결 알고리즘에 기초하여 전치왜곡 파라미터를 결정하고, 전치왜곡 파라미터를 DPD 프로세서에 전송한다. 도 2에 도시된 전치왜곡 처리 장치에 따르면, 제1 기저대역 신호와 제2 무선 주파수 신호 사이의 선형 증폭 관계가 유지되어, PA의 증폭 효율을 향상시킬 수 있다. 본 출원의 실시예들에서 "제1", "제2", "제3", "제4", "제5", "제6", "제7" 등은 단지 구별을 위해 사용되고, 순서 또는 크기들을 나타내지 않는다.

본 출원의 실시예들에서, DPD 프로세서는 디지털 전치왜곡 처리 기능을 구현하도록 구성되고, 하드웨어, 소프트웨어, 또는 소프트웨어 플러스 하드웨어의 형태로 구현될 수 있다. DPD 프로세서가 하드웨어 또는 소프트웨어 플러스 하드웨어의 형태로 구현될 때, DPD 프로세서는 독립적인 디바이스일 수 있거나, 칩 시스템의 컴포넌트일 수 있다. 예에서, 칩 시스템은 본 출원의 실시예들에서 제공되는 전치왜곡 처리 장치이다.

본 출원의 실시예들에서, 주파수 혼합 부분은 하나 이상의 주파수 혼합기를 포함하고, 기저대역 신호에 대해 상향-변환을 수행하여 무선 주파수 신호를 획득하거나, 무선 주파수 신호에 대해 하향-변환을 수행하여 기저대역 신호를 획득하도록 구성된다. 즉, 본 출원의 실시예들에서 설명되는 상향-변환 기능 또는 하향-변환 기능은 하나의 주파수 혼합기 또는 복수의 주파수 혼합기를 사용하여 구현될 수 있으며, 이것은 본 출원에서 제한되지 않는다. 예를 들어, 주파수 혼합 부분은 2개의 주파수 혼합기를 포함하고, 주파수 혼합 부분에 의해, 하나의 기저대역 신호에 대해 상향-변환을 수행하여 하나의 무선 주파수 신호를 획득하는 기능은 2개의 주파수 혼합기를 사용하여 구현될 수 있다. 구체적으로, 이 구현은 다음과 같다: 2개의 주파수 혼합기의 제1 주파수 혼합기가 기저대역 신호에 대해 상향-변환을 수행하여 하나의 중간 주파수 신호를 획득하고, 2개의 주파수 혼합기의 제2 주파수 혼합기가 중간 주파수 신호에 대해 상향-변환을 수행하여 무선 주파수 신호를 획득한다. 예를 들어, 주파수 혼합 부분은 2개의 주파수 혼합기를 포함하고, 주파수 혼합 부분에 의해, 하나의 무선 주파수 신호에 대해 하향-변환을 수행하여 하나의 기저대역 신호를 획득하는 기능은 2개의 주파수 혼합기를 사용하여 구현될 수 있다. 구체적으로, 이 구현은 다음과 같다: 2개의 주파수 혼합기의 제1 주파수 혼합기가 무선 주파수 신호에 대해 하향-변환을 수행하여 하나의 중간 주파수 신호를 획득하고, 2개의 주파수 혼합기의 제2 주파수 혼합기가 중간 주파수 신호에 대해 하향-변환을 수행하여 기저대역 신호를 획득한다.

무선 통신 기술들의 발전으로, 다중-안테나 시스템을 사용하여 동일 신호가 송신되는 기술적 해결책이 제안된다. 기술적 해결책에 따르면, 신호 송신 동안, 채널 송신 품질이 향상될 수 있고, 신호 송신 레이트가 증가될 수 있다. 다중-안테나 시스템은 복수의 안테나를 포함한다. 복수의 안테나 중 어느 하나는 적어도 하나의 안테나 요소를 포함하고, 복수의 안테나 중 하나 이상은 안테나 패널을 공유할 수 있거나 공유하지 않을 수 있고/있거나, 복수의 안테나는 레이돔을 공유할 수 있거나 공유하지 않을 수 있다. 이것은 본 출원의 실시예들에서 제한되지 않는다. 다중-안테나 시스템은 대안적으로 서브-어레이(sub-array) 안테나, 분자 어레이 안테나, 어레이(array) 안테나, 안테나 어레이, 또는 다른 이름으로 지칭될 수 있고, 복수의 안테나를 사용하여 동일한 신호를 송신하는데 주로 사용된다. 예를 들어, 도 3은 송신 디바이스의 개략적인 구조도이다. 도 3에 도시된 바와 같이, 송신 디바이스는 복수의 안테나 및 전송 장치를 포함한다. 복수의 안테나는 전송 장치에 접속되고, 전송 장치는 대안적으로 다중-안테나 전송 장치로서 지칭될 수 있다. 복수의 안테나는 M개의 안테나를 포함하고, 전송 장치는 발진기 및 M개의 송신 채널을 포함하고, M개의 안테나는 M개의 송신 채널과 일대일 대응관계에 있고, M은 1 이상의 정수이다. 송신 채널은 PA, DAC, 및 주파수 혼합 부분을 포함한다. 도 3에 도시된 송신 디바이스를 사용하여 신호가 전송될 때, 전송 장치는 하나의 기저대역 신호를 수신하고, 기저대역 신호를 송신 채널들에 결합하고, 기저대역 신호를 송신 채널들의 동일한 입력 신호로서 사용한다. 발진기는 캐리어 신호를 생성하고, 캐리어 신호를 각각의 송신 채널에서 주파수 혼합 부분에 전송한다. 전송 장치의 각각의 송신 채널 상에서, DAC는 송신 채널의 입력 신호에 대해 디지털 대 아날로그 변환을 수행하여 제2 기저대역 신호를 획득하고, 제2 기저대역 신호를 주파수 혼합 부분에 전송한다. 주파수 혼합 부분은 발진기에 의해 전송된 캐리어 신호에 기초하여 제2 기저대역 신호에 대해 상향-변환을 수행하여 제1 무선 주파수 신호를 획득하고, 제1 무선 주파수 신호를 PA에 전송한다. PA는 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 증폭된 무선 주파수 신호를 획득하고, 증폭된 무선 주파수 신호를 PA를 포함하는 송신 채널에 대응하는 안테나에 전송하여, 안테나가 증폭된 무선 주파수 신호를 전송하게 한다. 본 출원의 실시예들에서, PA가 증폭된 무선 주파수 신호를 안테나에 전송하는 것은, PA가 증폭된 무선 주파수 신호를 안테나에 포함된 안테나 요소에 결합하는 것으로 이해될 수 있고, 안테나가 증폭된 무선 주파수 신호를 전송하는 것은 안테나에 포함된 안테나 요소가 증폭된 무선 주파수 신호를 전송하는 것으로 이해될 수 있다. 다중-안테나 전송 장치가 PA들을 포함하기 때문에, PA들의 증폭 기능들은 비선형 영역에서 왜곡될 수 있고, DPD 프로세서는 PA들의 증폭 효율을 향상시킬 수 있고, 전치왜곡 처리 장치는 다중-안테나 전송 장치에 배치될 수 있고, 전치왜곡 처리 장치는 PA들의 증폭 효율을 향상시키도록 구성되는 DPD 프로세서를 포함한다. 다중-안테나 전송 장치는 복수의 PA를 포함하고, 상이한 PA들이 상이한 비선형 특성들을 갖기 때문에, 다중-안테나 전송 장치가 여전히 종래의 전치왜곡 처리 기술을 사용하는 경우, 독립적인 DPD 프로세서는 전치왜곡 처리 장치의 각각의 PA에 대해 배치될 필요가 있다. 이 경우, 전송 장치의 비용, 설계 복잡도, 및 전력 소비가 크게 증가된다.

예에서, 본 출원의 실시예들에서 제공되는 전치왜곡 처리 장치는 다중-안테나 전송 장치에 적용된다. 종래의 다중-안테나 전송 장치에서의 전치왜곡 처리 장치와 비교하여, 본 출원의 실시예들에서 제공되는 전치왜곡 처리 장치는 전치왜곡 처리 장치의 구조를 최적화하는 것을 의도한다.

다중-안테나 전송 장치에서, PA의 비선형 특성은 주로 PA의 구조 및 PA의 입력 신호에 의존하고, 다중-안테나 전송 장치의 PA들의 입력 신호들은 동일하기 때문에, 종래의 전치왜곡 처리 기술을 사용하는 다중-안테나 전송 장치에서는, 상이한 PA들의 비선형 특성들이 상관되고, 상이한 PA들에 대응하는 DPD 프로세서들의 성능이 상관된다. 따라서, 다중-안테나 전송 장치에서의 전치왜곡 처리 장치의 구조는 최적화되어, 설계 복잡도를 감소시키고, 비용을 감소시키고, 다중-안테나 전송 장치의 전력 소비를 감소시킬 수 있다.

도 4는 본 출원의 실시예에 따른 제1 전치왜곡 처리 장치의 개략적인 구조도이다.

도 4에 도시된 바와 같이, 본 출원의 실시예에서 제공되는 제1 전치왜곡 처리 장치는 제1 전치왜곡 부분, 제2 전치왜곡 부분, 피드백 신호 변환 부분 및 해결 부분을 포함한다. 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함한다. 신호 흐름 방향 및 전치왜곡 처리 장치에 의해 신호를 처리하는 프로세스를 도시하기 위해, 도 4는 제1 발진기, 적어도 하나의 DAC, M개의 주파수 혼합 부분, M개의 PA, 및 M개의 안테나를 추가로 도시하며, N과 M은 정수들이고, N은 1 이상이고, M은 N 이상이다.

도 4에 도시된 전치왜곡 처리 장치가 신호를 전송하기 위한 전송 장치에 적용될 때, 제1 전치왜곡 부분은 하나의 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신한다. 제1 기저대역 신호는 DPD 프로세서들에 특정적인 서비스 신호 또는 디지털 신호이다. 예를 들어, DPD 프로세서에 특정적인 디지털 신호는 직교 주파수 분할 다중화(orthogonal frequency division multiplexing, 줄여서 OFDM) 심볼이다. 또한, 제1 기저대역 신호는 I(In-phase, 줄여서 I) 신호 및 Q(Quadrature-phase, 줄여서 Q) 신호를 포함할 수 있다. 제1 기저대역 신호가 I 신호 및 Q 신호를 포함할 때, 본 출원의 실시예들에서 설명되는 신호 처리 프로세스는 I 신호 및 Q 신호에 대해 개별적으로 수행된다. N개의 전치왜곡 파라미터 세트는 해결 부분에 의해 제1 전치왜곡 부분에 전송되는 파라미터들이다. 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, N개의 제2 기저대역 신호를 제2 전치왜곡 부분에 전송한다. 제2 전치왜곡 부분은 N개의 제2 기저대역 신호 및 네트워크 계수를 수신하고, 여기서 네트워크 계수는 해결 부분에 의해 제2 전치왜곡 부분에 전송되는 계수이다. 제2 전치왜곡 부분은 N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제3 기저대역 신호를 결정하고, M개의 제3 기저대역 신호를 전치왜곡 처리 장치에 포함된 DAC들에 전송하는데, 즉, M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 전송하며, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 전치왜곡 처리 장치에 포함된 DAC는 제2 전치왜곡 부분에 의해 전송된 M개의 제3 기저대역 신호를 수신하고, M개의 제3 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 M개의 제4 기저대역 신호를 획득하고, M개의 제4 기저대역 신호를 M개의 주파수 혼합 부분에 전송한다. 다시 말해서, M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 수신하는 DAC는 t번째 제3 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 획득하고, t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송한다. 선택적으로, 전치왜곡 처리 장치는 M개의 DAC를 포함한다. 이러한 구성에 기초하여, 제2 전치왜곡 부분은, M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 M개의 DAC의 t번째 DAC에 전송하고, t번째 DAC는 t번째 제3 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 t번째 제4 기저대역 신호를 획득하고, t번째 제4 기저대역 신호를 t번째 주파수 혼합 부분에 전송하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 제1 발진기는 캐리어 신호를 생성하고, 캐리어 신호를 M개의 주파수 혼합 부분에 전송한다. M개의 주파수 혼합 부분은 DAC들에 의해 전송된 M개의 제4 기저대역 신호 및 캐리어 신호를 수신하고, 캐리어 신호들에 기초하여 M개의 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호를 획득하고, M개의 제1 무선 주파수 신호를 M개의 PA에 전송한다. 다시 말해서, M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 캐리어 신호 및 t번째 제4 기저대역 신호를 수신하고, t번째 제4 기저대역 신호는 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호이다. t번째 주파수 혼합 부분은 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하고, t번째 제1 무선 주파수 신호를 M개의 PA의 t번째 PA에 전송하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. M개의 PA는 M개의 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭된 M개의 제2 무선 주파수 신호를 획득하고, M개의 제2 무선 주파수 신호를 M개의 안테나에 전송하고, M개의 제2 무선 주파수 신호의 R개의 제2 무선 주파수 신호를 피드백 신호 변환 부분에 전송하고, 여기서 R은 1 이상 M 이하의 정수이다. 다시 말해서, M개의 PA의 t번째 PA는 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭된 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, t번째 제2 무선 주파수 신호를 M개의 안테나의 t번째 안테나에 전송하고, 추가로 t번째 제2 무선 주파수 신호를 피드백 신호 변환 부분에 전송할 수 있으며, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. M개의 안테나는 M개의 제2 무선 주파수 신호를 전송한다. 다시 말해서, M개의 안테나의 t번째 안테나는 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 전송한다. 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호는 피드백 신호 변환 부분에 결합된다. 다시 말해서, 피드백 신호 변환 부분은 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호를 수신하고, R개의 제2 무선 주파수 신호를 하나의 제5 기저대역 신호로 변환하고, 제5 기저대역 신호를 해결 부분에 전송한다. 해결 부분은 복수의 전치왜곡 파라미터 해결 알고리즘을 직렬 방식, 병렬 방식, 또는 직렬 방식 플러스 병렬 방식으로 조합하여 해결 부분의 해결 알고리즘을 획득한다. 전치왜곡 파라미터 해결 알고리즘은 본 기술분야의 통상의 기술자에 의해 일반적으로 사용되는 알고리즘일 수 있고, 이것은 본 출원에서 제한되지 않는다. 예를 들어, 알고리즘은 최소 평균 제곱(least mean square, 줄여서 LMS) 알고리즘일 수 있다. 해결 부분은 제1 기저대역 신호 및 제5 기저대역 신호를 수신하고, 해결 부분의 해결 알고리즘 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하고, N개의 전치왜곡 파라미터 세트를 제1 전치왜곡 부분에 전송하고, 네트워크 계수를 제2 전치왜곡 부분에 전송한다. 본 출원의 실시예들에서, 네트워크 계수는 대안적으로 제1 계수, 제1 파라미터 또는 다른 이름으로 지칭될 수 있고, 전치왜곡 처리 기능을 구현함에 있어서 제2 전치왜곡 부분을 지원하기 위해 해결 부분에 의해 제2 전치왜곡 부분에 출력되는 파라미터이다.

본 출원의 실시예들에서 제공되는 제1 전치왜곡 처리 장치에 따르면, 제1 전치왜곡 부분 및 제2 전치왜곡 부분은 전치왜곡 처리 기능을 구현하여 다중-안테나 전송 장치의 M개의 PA의 증폭 효율을 향상시킨다. 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함하고, 기저대역 신호들에 대해 디지털 전치왜곡 처리를 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득하도록 구성된다. 제2 전치왜곡 부분은, 전치왜곡 처리가 수행된 N개의 신호에 기초하여, 전치왜곡 처리가 수행된 M개의 신호를 획득한다. 전치왜곡 처리가 수행된 M개의 신호는 대략적으로 M개의 PA의 증폭 성능과 반대인 전치왜곡 신호들이므로, 송신될 필요가 있는 신호에 대해, 증폭되지 않은 신호는 증폭된 신호와 선형 관계에 있어서, PA들의 증폭 효율을 향상시킨다. 종래의 다중-안테나 전송 장치에서의 전치왜곡 처리 장치와 비교하여, 본 출원의 실시예에서 제공되는 제1 전치왜곡 처리 장치에 따르면, DPD 프로세서들의 수량을 감소시킬 수 있어, 전치왜곡 처리 장치의 구조를 최적화하고, 설계 복잡도, 비용, 및 전력 소비를 감소시킬 수 있다. 또한, 본 출원의 실시예에서 제공되는 제1 전치왜곡 처리 장치에서, 상이한 PA들의 비선형 특성들 사이의 차이가 고려되어, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것이 보장될 수 있다.

도 5는 본 출원의 실시예에 따른 제2 전치왜곡 처리 장치의 개략적인 구조도이다.

도 5에 도시된 바와 같이, 본 출원의 실시예에서 제공되는 제2 전치왜곡 처리 장치는 제1 전치왜곡 부분, 적어도 하나의 DAC, 제2 전치왜곡 부분, 피드백 신호 변환 부분 및 해결 부분을 포함한다. 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함한다. 신호 흐름 방향 및 전치왜곡 처리 장치에 의해 신호를 처리하는 프로세스를 도시하기 위해, 도 5는 제1 발진기, M개의 주파수 혼합 부분, M개의 PA, 및 M개의 안테나를 추가로 도시하며, N과 M은 정수들이고, N은 1 이상이고, M은 N 이상이다. 본 출원의 실시예에서 제공되는 제2 전치왜곡 처리 장치와 제1 전치왜곡 처리 장치 사이의 차이는 다음과 같다: 제1 전치왜곡 처리 장치에서, 신호 처리 동안, 제2 전치왜곡 부분이 신호를 처리한 후에 디지털 대 아날로그 변환이 수행되고, 즉, 제2 전치왜곡 부분이 신호를 DAC에 전송하고, 제2 전치왜곡 처리 장치에서, 신호 처리 동안, 제2 전치왜곡 부분이 신호를 처리하기 전에 디지털 대 아날로그 변환이 수행되고, 즉, DAC가 신호를 제2 전치왜곡 부분에 전송한다.

도 5에 도시된 전치왜곡 처리 장치가 신호를 전송하기 위한 전송 장치에 적용될 때, 제1 전치왜곡 부분은 하나의 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신한다. 제1 기저대역 신호는 도 4에 대응하는 전치왜곡 처리 장치에서 설명된 제1 기저대역 신호와 동일하고, 상세사항들은 여기서 다시 설명되지 않는다. N개의 전치왜곡 파라미터 세트는 해결 부분에 의해 제1 전치왜곡 부분에 전송되는 파라미터들이다. 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, N개의 제2 기저대역 신호를 전치왜곡 처리 장치에 포함된 DAC들에 전송하고, 즉, N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 전송하고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. 전치왜곡 처리 장치에 포함된 DAC는 N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득하고, N개의 제3 기저대역 신호를 제2 전치왜곡 부분에 전송한다. 다시 말해서, N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 수신하는 DAC는 x번째 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호의 x번째 제3 기저대역 신호를 획득하고, x번째 제3 기저대역 신호를 제2 전치왜곡 부분에 전송한다. 선택적으로, 전치왜곡 처리 장치는 N개의 DAC를 포함할 수 있다. 이러한 구성에 기초하여, 제1 전치왜곡 부분은 x번째 제2 기저대역 신호를 N개의 DAC의 x번째 DAC에 전송하고, x번째 DAC는 x번째 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 x번째 제3 기저대역 신호를 획득하고, x번째 제3 기저대역 신호를 제2 전치왜곡 부분에 전송하고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. 제2 전치왜곡 부분은 N개의 제3 기저대역 신호 및 네트워크 계수를 수신하고 - 네트워크 계수는 해결 부분에 의해 제2 전치왜곡 부분에 전송되는 계수임 - ; N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하고, M개의 제4 기저대역 신호를 M개의 주파수 혼합 부분에 전송하고, 즉, M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 제1 발진기는 캐리어 신호를 생성하고, 캐리어 신호를 주파수 혼합 부분들에 전송한다. M개의 주파수 혼합 부분은 제1 발진기에 의해 전송된 캐리어 신호 및 M개의 제4 기저대역 신호를 수신하고, 캐리어 신호에 기초하여 M개의 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호를 획득하고, M개의 제1 무선 주파수 신호를 M개의 PA에 전송한다. 다시 말해서, M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분은 발진기에 의해 전송된 캐리어 신호 및 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 수신하고, 캐리어 신호에 기초하여 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하고, t번째 제1 무선 주파수 신호를 M개의 PA의 t번째 PA에 전송하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. M개의 PA는 M개의 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭된 M개의 제2 무선 주파수 신호를 획득하고, M개의 제2 무선 주파수 신호를 M개의 안테나에 전송하고, M개의 제2 무선 주파수 신호의 R개의 제2 무선 주파수 신호를 피드백 신호 변환 부분에 전송하고, 여기서 R은 1 이상 M 이하의 정수이다. 다시 말해서, M개의 PA의 t번째 PA는 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭된 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, t번째 제2 무선 주파수 신호를 M개의 안테나의 t번째 안테나에 전송하고, 추가로 t번째 제2 무선 주파수 신호를 피드백 신호 변환 부분에 전송할 수 있으며, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. M개의 안테나는 M개의 제2 무선 주파수 신호를 전송한다. 다시 말해서, M개의 안테나의 t번째 안테나는 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 전송하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호는 피드백 신호 변환 부분에 결합된다. 다시 말해서, 피드백 신호 변환 부분은 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호를 수신하고, R개의 제2 무선 주파수 신호를 하나의 제5 기저대역 신호로 변환하고, 제5 기저대역 신호를 해결 부분에 전송한다. 해결 부분은 복수의 전치왜곡 파라미터 해결 알고리즘을 직렬 방식, 병렬 방식, 또는 직렬 방식 플러스 병렬 방식으로 조합하여 해결 부분의 해결 알고리즘을 획득한다. 전치왜곡 파라미터 해결 알고리즘은 본 기술분야의 통상의 기술자에 의해 일반적으로 사용되는 알고리즘일 수 있고, 이것은 본 출원에서 제한되지 않는다. 예를 들어, 알고리즘은 LMS 알고리즘일 수 있다. 해결 부분은 제1 기저대역 신호 및 제5 기저대역 신호를 수신하고, 해결 부분의 해결 알고리즘, 제1 기저대역 신호, 및 제5 기저대역 신호에 기초하여 N개의 전치왜곡 파라미터 세트 및 네트워크 계수를 결정하고, N개의 전치왜곡 파라미터 세트를 제1 전치왜곡 부분에 전송하고, 네트워크 계수를 제2 전치왜곡 부분에 전송한다.

본 출원의 실시예들에서 제공되는 제1 전치왜곡 처리 장치와 유사하게, 본 출원의 실시예들에서 제공되는 제2 전치왜곡 처리 장치는, 제1 전치왜곡 부분 및 제2 전치왜곡 부분을 사용하여 전치왜곡 처리 기능을 구현하여, 다중-안테나 전송 장치의 M개의 PA의 증폭 효율을 향상시킨다. 전치왜곡 처리 장치는 설계 복잡도, 비용, 및 전력 소비를 감소시킬 뿐만 아니라, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것도 보장할 수 있다.

도 4 또는 도 5에 도시된 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함하고, 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신하고, N개의 DPD 프로세서 및 N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하도록 구성된다. 구체적으로, 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제1 전치왜곡 부분은 도 6 내지 도 9에 도시된 제1 전치왜곡 부분의 복수의 구현 중 어느 하나이다.

도 6에 도시된 제1 전치왜곡 부분은 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제1 전치왜곡 부분의 제1 구현이다. 도 6에 도시된 바와 같이, 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함하고, N개의 DPD 프로세서의 x번째 DPD 프로세서는 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득한다. 도 6에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, x번째 DPD 프로세서는 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 x번째 제2 기저대역 신호를 전송한다. 도 6에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, x번째 DPD 프로세서는 도 5에 도시된 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 x번째 제2 기저대역 신호를 전송한다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나, 또는 x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 제2 기저대역 신호이고, (x-1)번째 제2 기저대역 신호는 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호이고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. 제1 전치왜곡 부분의 제1 구현에서, DPD 프로세서들은 캐스케이딩되어, 신호들에 대해 전치왜곡 처리를 수행하여, 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 이 구현은 비교적 간단한 설계, 비교적 낮은 비용, 및 비교적 낮은 전력 소비를 갖는다.

도 7에 도시된 제1 전치왜곡 부분은 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제1 전치왜곡 부분의 제2 구현이다. 도 7에 도시된 바와 같이, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 곱셈기를 포함한다.

N개의 DPD 프로세서의 x번째 DPD 프로세서는 N개의 전치왜곡 파라미터 세트의 의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신한다. x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호이다. x번째 DPD 프로세서는 x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 x번째 DPD 프로세서 출력 신호를 획득하고, 여기서 x번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호이고, x는 정수이고, x의 값은 1 내지 N의 범위에 있다. x가 1일 때, x번째 DPD 프로세서 입력 신호는 제1 기저대역 신호이거나, 또는 x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서에 의해 수신된 x번째 DPD 프로세서 입력 신호는 구체적으로 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 DPD 프로세서 출력 신호이고, (x-1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (x-1)번째 DPD 프로세서 출력 신호이고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다.

N-1개의 곱셈기의 y번째 곱셈기는 N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호에 (y+1)번째 DPD 프로세서 출력 신호를 곱하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득한다. y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이다. 도 7에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, y번째 곱셈기는 y번째 제2 기저대역 신호를 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 전송한다. 도 7에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, y번째 곱셈기는 y번째 제2 기저대역 신호를 도 5에 도시된 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 전송하고, 여기서 y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다.

x가 N일 때, N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이다. 이 경우, 도 7에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, N개의 DPD 프로세서의 x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 전송하도록 추가로 구성되거나; 또는 도 7에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, N개의 DPD 프로세서의 x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 도 5에 도시된 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 전송하도록 추가로 구성된다. 제1 전치왜곡 부분의 제2 구현에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 곱셈기들은 신호들에 대해 피드백 복소수 곱셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

도 8에 도시된 제1 전치왜곡 부분은 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제1 전치왜곡 부분의 제3 구현이다. 도 8에 도시된 바와 같이, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 N-1개의 덧셈기를 포함한다.

N개의 DPD 프로세서의 x번째 DPD 프로세서는 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 제1 기저대역 신호를 수신하고, x번째 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다.

N-1개의 덧셈기의 y번째 덧셈기는 N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, y번째 DPD 프로세서 출력 신호와 (y+1)번째 DPD 프로세서 출력 신호를 더하여 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득한다. y번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, (y+1)번째 DPD 프로세서 출력 신호는 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이다. 도 8에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, y번째 덧셈기는 y번째 제2 기저대역 신호를 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 전송한다. 도 8에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, y번째 덧셈기는 y번째 제2 기저대역 신호를 도 5에 도시된 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 전송하고, 여기서 y는 정수이고, y의 값은 1 내지 N-1의 범위에 있다.

x가 N일 때, N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이다. 이 경우, 도 8에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, N개의 DPD 프로세서의 x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 전송하도록 추가로 구성되거나; 또는 도 8에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, N개의 DPD 프로세서의 x번째 DPD 프로세서는 x번째 제2 기저대역 신호를 도 5에 도시된 전치왜곡 처리 장치에 포함된 적어도 하나의 DAC의 하나의 DAC에 전송하도록 추가로 구성된다. 제1 전치왜곡 부분의 제3 구현에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

도 9에 도시된 제1 전치왜곡 부분은 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제1 전치왜곡 부분의 제4 구현이다. 도 9에 도시된 바와 같이, 제1 전치왜곡 부분은 N개의 DPD 프로세서 및 L개의 덧셈기를 포함하고, 여기서 L은 ((N-2)/2)를 다음 정수로 잘라올림함으로써 획득된 값과 같다.

N개의 DPD 프로세서의 x번째 DPD 프로세서는 N개의 전치왜곡 파라미터 세트의 의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신한다. x번째 DPD 프로세서 입력 신호는 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호이다. x번째 DPD 프로세서는 x번째 전치왜곡 파라미터 세트에 기초하여 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득한다. 도 9에 도시된 제1 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, x번째 DPD 프로세서는 도 4에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분에 x번째 제2 기저대역 신호를 전송한다. 도 9에 도시된 제1 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, x번째 DPD 프로세서는 도 5에 도시된 전치왜곡 처리 장치에 포함된 DAC들 중 하나에 x번째 제2 기저대역 신호를 전송한다.

x가 1 또는 2일 때, 제1 기저대역 신호는 x번째 DPD 프로세서 입력 신호이거나, x가 2 내지 N 중 어느 하나일 때, x번째 DPD 프로세서 입력 신호는 L개의 덧셈기의 대응하는 덧셈기에 의해 획득된다.

L개의 덧셈기의 p번째 덧셈기는 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 (2p-1)번째 DPD 프로세서에 의해 전송되는 (2p-1)번째 제2 기저대역 신호 및 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 2p번째 DPD 프로세서에 의해 전송되는 2p번째 제2 기저대역 신호를 수신하고, (2p-1)번째 제2 기저대역 신호와 2p번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 획득하고; 즉, (2p+1)번째 DPD 프로세서 입력 신호는 (2p+2)번째 DPD 프로세서 입력 신호와 동일하다. p번째 덧셈기는 (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를, N개의 DPD 프로세서의 (2p+1)번째 DPD 프로세서 및 (2p+2)번째 DPD 프로세서에 전송하고, 여기서 p는 정수이고, p의 값은 1 내지 L-1의 범위에 있다.

L이 2의 배수일 때, L개의 덧셈기의 L번째 덧셈기는 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 획득하고; 즉, (2L+1)번째 DPD 프로세서 입력 신호는 (2L+2)번째 DPD 프로세서 입력 신호와 동일하다. L번째 덧셈기는 (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를, N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서 및 (2L+2)번째 DPD 프로세서에 전송한다.

L이 2의 배수가 아닐 때, L개의 덧셈기의 L번째 덧셈기는 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 제2 기저대역 신호 중에서 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, (2L-1)번째 제2 기저대역 신호와 2L번째 제2 기저대역 신호를 더하여 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호를 획득하고, (2L+1)번째 DPD 프로세서 입력 신호를 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서에 전송하고, 여기서 2L+1은 N과 같다. 제1 전치왜곡 부분의 제4 구현에서, DPD 프로세서들은 신호들에 대해 전치왜곡 처리를 수행하고, 덧셈기들은 신호들에 대해 피드백 복소수 덧셈을 수행하여 전치왜곡 처리가 수행된 N개의 신호를 획득한다. 신호 증폭 동안, 이 구현은, 상당한 비선형 왜곡이 존재하는 시나리오에서 비선형 왜곡을 더욱 효과적으로 감소시키고 증폭 효율을 향상시키는 것을 의도한다.

도 10에 도시된 제2 전치왜곡 부분은 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 제2 전치왜곡 부분이다. 도 10에 도시된 제2 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "N개의 입력 신호"는 도 4에 대응하는 전치왜곡 처리 장치에서 설명된 "N개의 제2 기저대역 신호"이고, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "네트워크 계수"는 도 4에 대응하는 전치왜곡 처리 장치에서 설명된 "네트워크 계수"이고, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "M개의 출력 신호"는 도 4에 대응하는 전치왜곡 처리 장치에서 설명된 "M개의 제3 기저대역 신호"이다. 도 10에 도시된 제2 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "N개의 입력 신호"는 도 5에 대응하는 전치왜곡 처리 장치에서 설명된 "N개의 제3 기저대역 신호"이고, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "네트워크 계수"는 도 5에 대응하는 전치왜곡 처리 장치에서 설명된 "네트워크 계수"이고, 도 10에 대응하는 제2 전치왜곡 부분에서 설명된 "M개의 출력 신호"는 도 5에 대응하는 전치왜곡 처리 장치에서 설명된 "M개의 제4 기저대역 신호"이다.

도 10에 도시된 바와 같이, 제2 전치왜곡 부분은 W개의 신호 결정 부분을 포함하고; W개의 신호 결정 부분의 e번째 신호 결정 부분은 N개의 입력 신호 및 네트워크 계수를 수신하고, N개의 입력 신호 및 네트워크 계수에 기초하여 e번째 제2 전치왜곡 부분 출력 신호를 결정하고, 여기서, e번째 제2 전치왜곡 부분 출력 신호는 M개의 출력 신호 중 적어도 하나에 대응하고, e는 정수이고, e의 값은 1 내지 W의 범위에 있고, W는 M 이하의 정수이다. 도 10에 도시된 제2 전치왜곡 부분이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, 제2 전치왜곡 부분의 신호 결정 부분들은 도 4에 도시된 전치왜곡 처리 장치의 DAC에 접속된다. e번째 신호 결정 부분이 하나의 DAC에 접속되는 경우, DAC의 기능은: M개의 출력 신호의 t번째 출력 신호를 수신하는 것을 포함한다. e번째 제2 전치왜곡 부분 출력 신호는 M개의 출력 신호의 t번째 출력 신호에 대응하고, 즉, e번째 제2 전치왜곡 부분 출력 신호는 M개의 출력 신호의 t번째 출력 신호이다. e번째 신호 결정 부분은 신호 결정 부분에 접속된 DAC에 t번째 출력 신호를 결합한다. 도 10에 도시된 제2 전치왜곡 부분이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, 제2 전치왜곡 부분의 하나의 신호 결정 부분은 도 5에 도시된 전치왜곡 처리 장치의 적어도 하나의 주파수 혼합 부분에 접속되고, 하나의 주파수 혼합 부분은 하나의 신호 결정 부분에 접속된다. 신호 결정 부분들이 주파수 혼합 부분들에 일대일 대응으로 접속될 때, W는 M과 같거나; 또는 하나의 신호 결정 부분이 복수의 주파수 혼합 부분에 접속될 때, W는 M 이하이다. e번째 신호 결정 부분이 도 5에 도시된 전치왜곡 처리 장치의 M개의 주파수 혼합 부분의 t번째의 주파수 혼합 부분에 접속되고, e번째 제2 전치왜곡 부분 출력 신호는 M개의 출력 신호의 t번째 출력 신호에 대응하고, 즉, e번째 제2 전치왜곡 부분 출력 신호는 M개의 출력 신호의 t번째 출력 신호이다. e번째 신호 결정 부분은 t번째 출력 신호를 도 5에 도시된 전치왜곡 처리 장치의 M개의 주파수 혼합 부분의 t번째의 주파수 혼합 부분에 전송하고, 여기서 t는 1 이상 M 이하의 정수이다. 예를 들어, N개의 입력 신호는 d_x로서 표시되고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. 즉, N개의 입력 신호는 d_1, d_2, …, 및 d_N이다. 네트워크 계수는 K로 표시되고, N개의 계수 k_x를 포함하며, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다. 즉, 네트워크 계수 K는 k_1, k_2, …, 및 k_N을 포함한다. 제2 전치왜곡 부분에 포함된 e번째 신호 결정 부분은 d_1, d_2, …, d_N, k_1, k_2, …, 및 k_N에 대해 선형 변환을 수행하여 e번째 제2 전치왜곡 부분 출력 신호를 획득한다. 선형 변환은 추가 연산 및 곱셈 연산을 포함한다. 도 10에 도시된 제2 전치왜곡 부분에 따르면, 전치왜곡 처리가 수행된 M개의 신호는 선형 변환을 통해 획득될 수 있고, 전치왜곡 처리가 수행된 M개의 신호는 대략적으로 다중-안테나 전송 장치의 M개의 PA의 증폭 성능과 반대인 전치왜곡 신호들이므로, 송신될 필요가 있는 신호에 대해, 증폭되지 않은 신호는 증폭된 신호와 선형 관계에 있어서, 다중-안테나 전송 장치의 PA들의 증폭 효율을 향상시킨다. 종래의 다중-안테나 전송 장치에서의 전치왜곡 처리 장치와 비교하여, 본 출원의 실시예에서 제공되는 전치왜곡 처리 장치에 따르면, M-N개의 DPD 프로세서가 감소되어, 전치왜곡 처리 장치의 구조를 최적화하고, 설계 복잡도, 비용, 및 전력 소비를 감소시킨다. 또한, 상이한 PA들의 비선형 특성들 사이의 차이가 고려되어, 다중-안테나 전송 장치에서의 송신 채널들 상의 신호 증폭의 기능들이 선형이라는 것이 보장될 수 있다.

이하에서는, 도 4 또는 도 5를 참조하여, 도 4 또는 도 5에 도시된 전치왜곡 처리 장치의 피드백 신호 변환 부분을 설명하고, 피드백 신호 변환 부분은 다음의 2개의 구현 중 어느 하나이다. 다음의 2개의 구현에서의 피드백 신호 변환 부분들이 도 4에 도시된 전치왜곡 처리 장치에 적용될 때, 다음의 2개의 구현에서 설명되는 "전치왜곡 처리 장치"는 도 4에 대응하는 전치왜곡 처리 장치이다. 다음의 2개의 구현에서의 피드백 신호 변환 부분들이 도 5에 도시된 전치왜곡 처리 장치에 적용될 때, 다음의 2개의 구현에서 설명되는 "전치왜곡 처리 장치"는 도 5에 대응하는 전치왜곡 처리 장치이다.

피드백 신호 변환 부분의 제1 구현은 다음과 같다: 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 및 ADC를 포함한다. 결합 부분은 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 결합 부분 출력 신호를 주파수 혼합 부분에 전송한다. 결합 부분에 의해, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 결합 부분 출력 신호를 획득하는 방법은 본 기술분야의 통상의 기술자에 의해 일반적으로 사용되는 방법일 수 있다. 예를 들어, 결합 부분은, 시간 분할 방법을 사용하여, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호로부터 하나의 신호를 선택하고, 그 신호를 결합 부분 출력 신호로서 사용할 수 있거나; 또는 평균 획득 방법을 사용하여 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 신호를 획득하고, 그 신호를 결합 부분 출력 신호로서 사용할 수 있거나; 또는 선형 조합 방법을 사용하여 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 신호를 획득하고, 그 신호를 결합 부분 출력 신호로서 사용할 수 있다. 이것은 본 출원에서 제한되지 않는다. 피드백 신호 변환 부분의 주파수 혼합 부분은 캐리어 신호에 기초하여 결합 부분 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호를 피드백 신호 변환 부분의 ADC에 전송한다. 피드백 신호 변환 부분의 ADC는 제6 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하고, 제5 기저대역 신호를 전치왜곡 처리 장치의 해결 부분에 전송한다. 캐리어 신호는 전치왜곡 처리 장치의 제1 발진기에 의해 피드백 신호 변환 부분의 주파수 혼합 부분에 전송되는 캐리어 신호일 수 있다. 선택적으로, 전치왜곡 처리 장치는 제2 발진기를 추가로 포함할 수 있고, 캐리어 신호는 대안적으로 제2 발진기에 의해 피드백 신호 변환 부분의 주파수 혼합 부분에 전송되는 캐리어 신호일 수 있다. 피드백 신호 변환 부분의 제1 구현에서, 전력 증폭기들에 의해 증폭된 무선 주파수 신호들은 전치왜곡 처리 장치의 해결 부분에 피드백될 수 있어, 해결 부분은 네트워크 계수 및 N개의 전치왜곡 파라미터 세트를 획득할 수 있고, 전치왜곡 처리를 수행함에 있어서 제1 전치왜곡 부분 및 제2 전치왜곡 부분을 지원할 수 있다.

피드백 신호 변환 부분의 제2 구현은 다음과 같다: 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 클리퍼, 및 ADC를 포함한다. 결합 부분은 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 결합 부분 출력 신호를 피드백 신호 변환 부분의 주파수 혼합 부분에 전송한다. 결합 부분에 의해, 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 결합 부분 출력 신호를 획득하는 방법은 본 기술분야의 통상의 기술자에 의해 일반적으로 사용되는 방법일 수 있다. 그 방법은 피드백 신호 변환 부분의 제1 구현에서의 대응하는 설명과 동일하고, 상세사항들은 여기서 다시 설명되지 않는다. 피드백 신호 변환 부분의 주파수 혼합 부분은 캐리어 신호에 기초하여 결합 부분 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호를 클리퍼에 전송한다. 클리퍼는 제6 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제7 기저대역 신호를 획득하고, 제7 기저대역 신호를 피드백 신호 변환 부분의 ADC에 전송한다. 피드백 신호 변환 부분의 ADC는 제7 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득하고, 제5 기저대역 신호를 도 4에 도시된 디지털 전치왜곡 처리 장치의 해결 부분에 전송한다. 캐리어 신호는 전치왜곡 처리 장치의 제1 발진기에 의해 피드백 신호 변환 부분의 주파수 혼합 부분에 전송되는 캐리어 신호일 수 있다. 전치왜곡 처리 장치는 제2 발진기를 추가로 포함할 수 있고, 캐리어 신호는 대안적으로 제2 발진기에 의해 피드백 신호 변환 부분의 주파수 혼합 부분에 전송되는 캐리어 신호일 수 있다. 피드백 신호 변환 부분의 제1 구현과 유사하게, 피드백 신호 변환 부분의 제2 구현은 제1 전치왜곡 부분을 지원하고, 제2 전치왜곡 부분은 전치왜곡 처리를 수행함에 있어서 지원될 수 있다. 피드백 신호 변환 부분의 제1 구현과 비교하여, 피드백 신호 변환 부분의 제2 구현에서는, 클리퍼가 추가된다. 신호의 진폭이 비교적 높을 때, 추가된 클리퍼는 신호에 대해 진폭 제한 처리를 수행하여, 신호의 파 트로프(wave trough)에 대한 신호의 파 피크(wave peak)에 의해 야기되는 간섭을 감소시키고, ADC에 대한 과도하게 높은 간섭 또는 과도하게 높은 신호 진폭에 의해 야기되는 손상을 추가로 감소시킬 수 있다.

도 4 내지 도 10에 도시된 전치왜곡 처리 장치들 또는 전치왜곡 처리 장치들에 포함된 컴포넌트들은 본 출원의 실시예들을 구현하기 위한 주요 컴포넌트들만을 포함하고, 다른 소프트웨어 및 하드웨어 처리 모듈은 시스템 요건에 기초하여 부분들 및/또는 디바이스들 사이에 추가로 배치될 수 있다는 점에 유의해야 한다. 예를 들어, PA와 안테나 사이에 듀플렉서가 추가로 배치될 수 있고, 주파수 혼합 부분과 ADC 사이에 필터가 추가로 배치될 수 있다.

도 4 내지 도 10에 도시된 전치왜곡 처리 장치들 또는 전치왜곡 처리 장치들에 포함된 각각의 컴포넌트는 회로일 수 있다. 회로는 칩 시스템을 사용하여 구현될 수 있다. 칩 시스템은 중앙 처리 유닛(central processing unit, 줄여서 CPU), 범용 프로세서, 네트워크 프로세서(network processor, 줄여서 NP), 디지털 신호 프로세서(digital signal processing, 줄여서 DSP), 주문형 집적 회로(application-specific integrated circuit, 줄여서 ASIC), 프로그램가능 로직 디바이스(programmable logic device, 줄여서 PLD), 트랜지스터 로직 디바이스, 개별 디바이스, 하드웨어 컴포넌트, 또는 전술한 디바이스들의 임의의 조합을 포함할 수 있다. PLD는 복합 프로그램가능 로직 디바이스(complex programmable logic device, 줄여서 CPLD), 필드 프로그램가능 게이트 어레이(field-programmable gate array, 줄여서 FPGA), 일반 어레이 로직(generic array logic, 줄여서 GAL), 또는 이들의 임의의 조합일 수 있다. 칩 시스템은 본 출원에 개시된 내용에 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들을 구현하거나 실행할 수 있다. 칩 시스템은 대안적으로 컴퓨팅 기능을 구현하기 위한 조합, 예를 들어, 적어도 하나의 마이크로프로세서를 포함하는 조합 또는 DSP와 마이크로프로세서의 조합일 수 있다. 특정 예에서, 본 출원의 실시예들에서 제공되는 전치왜곡 처리 장치는 기저대역 칩 및 무선 주파수 칩을 사용하여 공동으로 구현될 수 있다. 기저대역 칩은 전술한 실시예들에서 기저대역 신호를 처리하는 디바이스이고, 무선 주파수 칩은 전술한 실시예에서 무선 주파수 신호를 처리하기 위한 디바이스이다. 선택적으로, 무선 주파수 칩은 중간 주파수 신호를 처리하기 위한 칩 및 무선 주파수 신호를 처리하는 칩을 추가로 포함할 수 있다.

전술한 것은 주로 본 출원의 실시예들에서 제공되는 전치왜곡 처리 장치를 설명하고, 전치왜곡 처리 장치는 본 출원의 실시예들에서 제공되는 전치왜곡 처리 방법의 가능한 구현이다. 이하에서는, 도 11 및 도 12를 참조하여, 본 출원의 실시예들에서 제공되는 전치왜곡 처리 방법을 설명한다.

도 11은 본 출원의 실시예에 따른 제1 전치왜곡 처리 방법의 흐름도이다. 제1 전치왜곡 처리 방법은 제1 전치왜곡 처리 장치에 대응하는 방법이고, 즉, 제1 전치왜곡 처리 장치는 제1 전치왜곡 처리 방법의 가능한 구현이다.

단계(1101)에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득한다.

제1 기저대역 신호는 도 4에 대응하는 전치왜곡 처리 장치에서 설명된 제1 기저대역 신호와 동일하고, 상세사항들은 여기서 다시 설명되지 않는다.

다음의 4개의 처리 방법 중 어느 하나를 사용하여 N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행해서, N개의 제2 기저대역 신호를 획득한다. N개의 제2 기저대역 신호 중 하나는 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호로서 지칭될 수 있고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다.

4개의 처리 방법의 제1 처리 방법은 다음과 같다: x는 정수이고, x의 값은 1 내지 N의 범위에 있고; x가 1일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하거나; 또는 x가 2 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득한다.

4개의 처리 방법의 제2 처리 방법은 다음과 같다: x는 정수이고, x의 값은 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하거나 - x가 1일 때, x번째 입력 신호는 제1 기저대역 신호임 - ; 또는 x가 2 내지 N의 임의의 정수일 때, x번째 입력 신호는 N개의 출력 신호의 (x-1)번째 출력 신호이고; x가 1 내지 N-1의 임의의 정수일 때, N개의 출력 신호의 x번째 출력 신호에 (x+1)번째 출력 신호를 곱하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하거나; 또는 x가 N일 때, N개의 출력 신호의 x번째 출력 신호가 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정한다.

4개의 처리 방법의 제3 처리 방법은 다음과 같다: x는 정수이고, x의 값은 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하고 - x번째 입력 신호는 제1 기저대역 신호임 - ; x가 1 내지 N-1의 임의의 정수일 때, N개의 출력 신호의 x번째 출력 신호와 (x+1)번째 출력 신호를 더하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하거나; 또는 x가 N일 때, N개의 출력 신호의 x번째 출력 신호가 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정한다.

4개의 처리 방법의 제4 처리 방법은 다음과 같다: x는 정수이고, x의 값은 1 내지 N의 범위에 있고; x가 1 내지 N의 임의의 정수일 때, N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, 여기서 x가 1 또는 2일 때, x번째 입력 신호는 제1 기저대역 신호이거나, 또는 x가 2 내지 N의 임의의 정수일 때, x번째 입력 신호는 N개의 출력 신호의 (2p-1)번째 출력 신호와 2p번째 출력 신호를 더함으로써 획득된 신호이고, 여기서 p는 ((x-2)/2)를 다음 정수로 잘라올림함으로써 획득된 값이다.

단계(1102)에서, M개의 제3 기저대역 신호가 N개의 제2 기저대역 신호 및 네트워크 계수에 기초하여 결정된다.

N개의 제2 기저대역 신호 및 네트워크 계수에 대해 선형 변환을 수행하여 M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호를 획득하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있고, 선형 변환은 곱셈 및 덧셈을 포함한다.

단계(1103)에서, 제5 기저대역 신호는 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 획득된다.

전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 단계(1102)에서 설명된 M개의 제3 기저대역 신호에 기초하여 결정된 무선 주파수 신호들이다. M개의 제3 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 M개의 제4 기저대역 신호를 획득하고, 즉, M개의 제3 기저대역 신호의 t번째 제3 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 획득한다. 캐리어 신호에 기초하여 M개의 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호를 획득하고, 즉, 캐리어 신호에 기초하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득한다. M개의 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 제2 무선 주파수 신호를 획득하고, 즉, M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 이 단계에서 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제2 무선 주파수 신호의 R개의 제2 무선 주파수 신호이고, 즉, M개의 제2 무선 주파수 신호에 기초하여 결합을 수행하여 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 획득하고, 여기서 R은 1 이상 및 M 이하의 정수이다.

제5 기저대역 신호는 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호에 기초하여 다음의 2개의 방법 중 어느 하나를 사용하여 획득될 수 있다.

2개의 방법의 제1 방법은 다음과 같다: 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호에 기초하여 하나의 출력 신호를 획득하고, 캐리어 신호에 기초하여 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득한다. 본 출원의 실시예들에서, 캐리어 신호는 기저대역 신호 또는 무선 주파수 신호에 대해 주파수 혼합을 수행하기 위해 사용되는 캐리어 신호이고, 무선 주파수 신호는 캐리어 신호에 기초하여 기저대역 신호에 대해 상향-변환을 수행함으로써 획득될 수 있고, 기저대역 신호는 캐리어 신호에 기초하여 무선 주파수 신호에 대해 하향-변환을 수행함으로써 획득될 수 있다.

2개의 방법의 제2 방법은 다음과 같다: 전력 증폭기들에 의해 증폭된 R개의 제2 무선 주파수 신호에 기초하여 하나의 출력 신호를 획득하고, 캐리어 신호에 기초하여 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 제6 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제7 기저대역 신호를 획득하고, 제7 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 제5 기저대역 신호를 획득한다.

단계(1104)에서, N개의 전치왜곡 파라미터 세트 및 네트워크 계수는 제5 기저대역 신호에 기초하여 결정된다.

복수의 전치왜곡 파라미터 세트 해결 알고리즘을 직렬 방식, 병렬 방식, 또는 직렬 방식 플러스 병렬 방식으로 조합하여, 해결 알고리즘을 획득한다. 단계(1101)에서 설명된 N개의 전치왜곡 파라미터 세트 및 단계(1102)에서 설명된 네트워크 계수는 제5 기저대역 신호 및 해결 알고리즘에 기초하여 결정된다. 전치왜곡 파라미터 해결 알고리즘은 도 4 또는 도 5에 대응하는 전치왜곡 처리 장치에서의 대응하는 설명과 동일하고, 상세사항들은 여기서 다시 설명되지 않는다.

도 12는 본 출원의 실시예에 따른 제2 디지털 전치왜곡 처리 방법의 흐름도이다. 제2 전치왜곡 처리 방법은 제2 전치왜곡 처리 장치에 대응하는 방법이며, 즉, 제2 전치왜곡 처리 장치는 제2 전치왜곡 처리 방법의 가능한 구현이다.

단계(1201)에서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득한다.

단계(1201)는 도 11에 대응하는 방법에서의 단계(1101)와 동일하다.

단계(1202)에서, N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득한다.

N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호의 x번째 제3 기저대역 신호를 획득하고, 여기서 x는 정수이고, x의 값은 1 내지 N의 범위에 있다.

단계(1203)에서, M개의 제4 기저대역 신호는 N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 획득된다.

N개의 제3 기저대역 신호 및 네트워크 계수에 대해 선형 변환을 수행하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 획득하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있고, 선형 변환은 곱셈 및 덧셈을 포함한다.

단계(1204)에서, 제5 기저대역 신호는 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 결정된다.

전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 단계(1203)에서 설명된 M개의 제4 기저대역 신호에 기초하여 결정된 무선 주파수 신호들이다. 캐리어 신호에 기초하여 M개의 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호를 획득하고, 즉, 캐리어 신호에 기초하여 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득한다. M개의 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 제2 무선 주파수 신호를 획득하고, 즉, M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 전력 증폭기들에 의해 증폭되는 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, 여기서 t는 정수이고, t의 값은 1 내지 M의 범위에 있다. 이 단계에서 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호는 M개의 제2 무선 주파수 신호의 R개의 제2 무선 주파수 신호이고, 즉, M개의 제2 무선 주파수 신호에 기초하여 결합을 수행하여 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 획득하고, 여기서 R은 1 이상 및 M 이하의 정수이다.

전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 획득하기 위한 방법은 도 11에 대응하는 단계(1103)에서의 대응하는 설명들과 동일하다.

단계(1205)에서, N개의 전치왜곡 파라미터 세트 및 네트워크 계수는 제5 기저대역 신호에 기초하여 결정된다.

단계(1205)는 도 11에 대응하는 방법에서의 단계(1104)와 동일하다.

본 출원의 실시예들에서 제공되는 디지털 전치왜곡 처리 방법을 수행하기 위한 장치는 전치왜곡 처리 장치, 예를 들어, 도 4 내지 도 10에 도시된 전치왜곡 처리 장치들일 수 있거나, 또는 시스템 또는 네트워크 디바이스의 다른 장치, 예를 들어, 디지털 처리 장치 및/또는 중간 무선 주파수 처리 장치일 수 있다. 선택적으로, 본 출원의 실시예들에서 제공되는 전치왜곡 처리 방법을 수행하기 위한 장치는 장치의 프로그램 명령어, 또는 장치의 프로그램 명령어 및 데이터를 저장하도록 구성되는 메모리를 추가로 포함할 수 있다. 메모리는 랜덤 액세스 메모리(random-access memory, 줄여서 RAM)와 같은 휘발성 메모리(volatile memory)를 포함하거나, 메모리는 플래시 메모리(flash memory), 하드 디스크 드라이브(hard disk drive, 줄여서 HDD), 또는 고체 상태 드라이브(solid-state drive, 줄여서 SSD)와 같은 비휘발성 메모리를 포함할 수 있거나, 또는 메모리는 전술한 타입들의 메모리들의 조합을 포함할 수 있다.

전술한 실시예들의 전부 또는 일부는 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다. 소프트웨어가 실시예들을 구현하는 데 사용될 때, 실시예들은 컴퓨터 프로그램 제품의 형태로 전부 또는 부분적으로 구현될 수 있다. 컴퓨터 프로그램 제품은 하나 이상의 컴퓨터 명령어를 포함한다. 컴퓨터 프로그램 명령어가 컴퓨터 상에서 로딩되고 실행될 때, 본 발명의 실시예들에 따른 절차들 또는 기능들은 전부 또는 부분적으로 생성된다. 컴퓨터는 범용 컴퓨터, 특수 목적 컴퓨터, 컴퓨터 네트워크, 네트워크 디바이스, 사용자 장비, 또는 다른 프로그램가능 장치일 수 있다. 컴퓨터 명령어는 컴퓨터 판독가능 저장 매체에 저장될 수 있거나, 컴퓨터 판독가능 저장 매체로부터 다른 컴퓨터 판독가능 저장 매체로 송신될 수 있다. 예를 들어, 컴퓨터 명령어는 웹사이트, 컴퓨터, 서버, 또는 데이터 센터로부터 유선(예를 들어, 동축 케이블, 광섬유, 또는 디지털 가입자 회선(digital subscriber line, 줄여서 DSL)) 또는 무선(예를 들어, 적외선, 라디오, 또는 마이크로파) 방식으로 다른 웹사이트, 컴퓨터, 서버, 또는 데이터 센터에 송신될 수 있다. 컴퓨터 판독가능 저장 매체는 컴퓨터에 의해 액세스가능한 임의의 이용가능한 매체, 또는 하나 이상의 이용가능한 매체를 통합하는, 서버 또는 데이터 센터와 같은, 데이터 저장 디바이스일 수 있다. 이용가능한 매체는 자기 매체(예를 들어, 플로피 디스크, 하드 디스크, 또는 자기 테이프), 광학 매체(예를 들어, 디지털 비디오 디스크(digital video disc, 줄여서 DVD), 반도체 매체(예를 들어, SSD) 등일 수 있다.

본 출원의 목적, 기술적 해결책, 및 유익한 효과는 전술한 특정 구현들에서 상세히 추가로 설명된다. 전술한 설명들은 본 출원의 특정 구현들일 뿐이지만, 본 출원의 보호 범위를 제한하도록 의도되지 않는다. 본 출원의 기술적 해결책들에 기초하여 이루어진 임의의 수정, 균등한 대체, 또는 개선은, 본 출원의 보호 범위 내에 든다.

Claims

제1 전치왜곡 부분(pre-distortion part), 적어도 하나의 디지털 대 아날로그 변환기(digital to analog converter, DAC), 제2 전치왜곡 부분, 피드백 신호 변환 부분, 및 해결 부분(solving part)을 포함하는 전치왜곡 처리 장치로서,
상기 제1 전치왜곡 부분은 N개의 디지털 전치왜곡(DPD) 프로세서를 포함하고, 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 DPD 프로세서 및 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, 상기 N개의 제2 기저대역 신호를 상기 적어도 하나의 DAC에 전송하도록 구성되고;
상기 적어도 하나의 DAC는: 상기 N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득하고, 상기 N개의 제3 기저대역 신호를 상기 제2 전치왜곡 부분에 전송하도록 구성되고;
상기 제2 전치왜곡 부분은: 상기 N개의 제3 기저대역 신호 및 네트워크 계수(network coefficient)를 수신하고, 상기 N개의 제3 기저대역 신호 및 상기 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하도록 구성되고;
상기 피드백 신호 변환 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고 - 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호는 상기 M개의 제4 기저대역 신호에 기초하여 획득된 무선 주파수 신호들임 - ; 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호를 제5 기저대역 신호로 변환하고; 상기 제5 기저대역 신호를 상기 해결 부분에 전송하도록 구성되고;
상기 해결 부분은: 상기 제1 기저대역 신호 및 상기 제5 기저대역 신호를 수신하고, 상기 제1 기저대역 신호 및 상기 제5 기저대역 신호에 기초하여 상기 N개의 전치왜곡 파라미터 세트 및 상기 네트워크 계수를 결정하고, 상기 N개의 전치왜곡 파라미터 세트를 상기 제1 전치왜곡 부분에 전송하고, 상기 네트워크 계수를 상기 제2 전치왜곡 부분에 전송하도록 구성되고,
N, M, 및 R은 정수들이고, N은 1 이상이고, M은 N 이상이고, R은 1 이상 M 이하인, 장치.
제1항에 있어서, 상기 제1 전치왜곡 부분은 상기 N개의 디지털 전치왜곡(DPD) 프로세서를 포함하고, 상기 제1 기저대역 신호 및 상기 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 DPD 프로세서 및 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호를 획득하도록 구성되고, 상기 제1 전치왜곡 부분은 상기 N개의 디지털 전치왜곡(DPD) 프로세서를 구체적으로 포함하고;
상기 N개의 DPD 프로세서의 x번째 DPD 프로세서는: 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 x번째 DPD 프로세서 입력 신호를 수신하고, 상기 x번째 전치왜곡 파라미터 세트에 기초하여 상기 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, 상기 x번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
x가 1일 때, 상기 x번째 DPD 프로세서 입력 신호는 상기 제1 기저대역 신호이거나; 또는
x가 2 내지 N 중 어느 하나일 때, 상기 x번째 DPD 프로세서 입력 신호는 상기 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 제2 기저대역 신호이고, 상기 (x-1)번째 제2 기저대역 신호는 상기 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호인, 장치.
제1항에 있어서, 상기 제1 전치왜곡 부분은 상기 N개의 디지털 전치왜곡(DPD) 프로세서를 포함하고, 상기 제1 기저대역 신호 및 상기 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 DPD 프로세서 및 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호를 획득하도록 구성되고, 상기 제1 전치왜곡 부분은 상기 N개의 DPD 프로세서 및 N-1개의 곱셈기를 구체적으로 포함하고;
상기 N개의 DPD 프로세서의 x번째 DPD 프로세서는: 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, 상기 x번째 전치왜곡 파라미터 세트에 기초하여 상기 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있고, x가 1일 때, 상기 x번째 DPD 프로세서 입력 신호는 상기 제1 기저대역 신호이거나, 또는 x가 2 내지 N 중 어느 하나일 때, 상기 x번째 DPD 프로세서 입력 신호는 상기 N개의 DPD 프로세서의 (x-1)번째 DPD 프로세서에 의해 전송되는 (x-1)번째 DPD 프로세서 출력 신호이고, 상기 (x-1)번째 DPD 프로세서 출력 신호는 상기 N개의 DPD 프로세서 출력 신호의 (x-1)번째 DPD 프로세서 출력 신호이고;
상기 N-1개의 곱셈기의 y번째 곱셈기는: 상기 N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 상기 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, 상기 y번째 DPD 프로세서 출력 신호에 상기 (y+1)번째 DPD 프로세서 출력 신호를 곱하여 상기 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, 상기 y번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, 상기 y번째 DPD 프로세서 출력 신호는 상기 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, 상기 (y+1)번째 DPD 프로세서 출력 신호는 상기 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있고;
x가 N일 때, 상기 x번째 DPD 프로세서 출력 신호는 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, 상기 x번째 DPD 프로세서는 상기 x번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 추가로 구성되는, 장치.
제1항에 있어서, 상기 제1 전치왜곡 부분은 상기 N개의 디지털 전치왜곡(DPD) 프로세서를 포함하고, 상기 제1 기저대역 신호 및 상기 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 DPD 프로세서 및 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호를 획득하도록 구성되고, 상기 제1 전치왜곡 부분은 상기 N개의 DPD 프로세서 및 N-1개의 덧셈기를 구체적으로 포함하고;
상기 N개의 DPD 프로세서의 x번째 DPD 프로세서는: 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 상기 제1 기저대역 신호를 수신하고, 상기 x번째 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 DPD 프로세서 출력 신호의 x번째 DPD 프로세서 출력 신호를 획득하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
상기 N-1개의 덧셈기의 y번째 덧셈기는: 상기 N개의 DPD 프로세서의 y번째 DPD 프로세서에 의해 전송되는 y번째 DPD 프로세서 출력 신호 및 상기 N개의 DPD 프로세서의 (y+1)번째 DPD 프로세서에 의해 전송되는 (y+1)번째 DPD 프로세서 출력 신호를 수신하고, 상기 y번째 DPD 프로세서 출력 신호와 상기 (y+1)번째 DPD 프로세서 출력 신호를 더하여 상기 N개의 제2 기저대역 신호의 y번째 제2 기저대역 신호를 획득하고, 상기 y번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, 상기 y번째 DPD 프로세서 출력 신호는 상기 N개의 DPD 프로세서 출력 신호의 y번째 DPD 프로세서 출력 신호이고, 상기 (y+1)번째 DPD 프로세서 출력 신호는 상기 N개의 DPD 프로세서 출력 신호의 (y+1)번째 DPD 프로세서 출력 신호이고, y는 정수이고, y의 값은 1 내지 N-1의 범위에 있고;
x가 N일 때, 상기 x번째 DPD 프로세서 출력 신호는 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호이고, 상기 x번째 DPD 프로세서는 상기 x번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 추가로 구성되는, 장치.
제1항에 있어서, 상기 제1 전치왜곡 부분은 상기 N개의 디지털 전치왜곡(DPD) 프로세서를 포함하고, 상기 제1 기저대역 신호 및 상기 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 DPD 프로세서 및 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호를 획득하도록 구성되고, 상기 제1 전치왜곡 부분은 상기 N개의 DPD 프로세서 및 L개의 덧셈기를 구체적으로 포함하고, L은 ((N-2)/2)를 다음 정수로 잘라올림(rounding up)함으로써 획득된 값이고;
상기 N개의 DPD 프로세서의 x번째 DPD 프로세서는: 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트 및 N개의 DPD 프로세서 입력 신호의 x번째 DPD 프로세서 입력 신호를 수신하고, 상기 x번째 전치왜곡 파라미터 세트에 기초하여 상기 x번째 DPD 프로세서 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하고, 상기 x번째 제2 기저대역 신호를 상기 적어도 하나의 DAC의 하나의 DAC에 전송하도록 구성되고, x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
상기 L개의 덧셈기의 p번째 덧셈기는: 상기 N개의 DPD 프로세서의 (2p-1)번째 DPD 프로세서에 의해 전송되는 (2p-1)번째 제2 기저대역 신호 및 상기 N개의 DPD 프로세서의 2p번째 DPD 프로세서에 의해 전송되는 2p번째 제2 기저대역 신호를 수신하고, 상기 (2p-1)번째 제2 기저대역 신호와 상기 2p번째 제2 기저대역 신호를 더하여 상기 N개의 DPD 프로세서 입력 신호의 (2p+1)번째 DPD 프로세서 입력 신호 및 (2p+2)번째 DPD 프로세서 입력 신호를 획득하고, 상기 (2p+1)번째 DPD 프로세서 입력 신호 및 상기 (2p+2)번째 DPD 프로세서 입력 신호를 상기 N개의 DPD 프로세서의 (2p+1)번째 DPD 프로세서 및 (2p+2)번째 DPD 프로세서에 전송하도록 구성되고, 상기 (2p-1)번째 제2 기저대역 신호는 상기 N개의 제2 기저대역 신호의 (2p-1)번째 제2 기저대역 신호이고, 상기 2p번째 제2 기저대역 신호는 상기 N개의 제2 기저대역 신호의 2p번째 제2 기저대역 신호이고, p는 정수이고, p의 값은 1 내지 L-1의 범위에 있고;
L은 2의 배수이고, L개의 덧셈기의 L번째 덧셈기는: N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, 상기 (2L-1)번째 제2 기저대역 신호와 상기 2L번째 제2 기저대역 신호를 더하여 상기 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호 및 (2L+2)번째 DPD 프로세서 입력 신호를 획득하고, 상기 (2L+1)번째 DPD 프로세서 입력 신호 및 상기 (2L+2)번째 DPD 프로세서 입력 신호를 상기 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서 및 (2L+2)번째 DPD 프로세서에 전송하도록 구성되거나; 또는
L은 2의 배수가 아니고, 상기 L개의 덧셈기의 L번째 덧셈기는: 상기 N개의 DPD 프로세서의 (2L-1)번째 DPD 프로세서에 의해 전송되는 (2L-1)번째 제2 기저대역 신호 및 상기 N개의 DPD 프로세서의 2L번째 DPD 프로세서에 의해 전송되는 2L번째 제2 기저대역 신호를 수신하고, 상기 (2L-1)번째 제2 기저대역 신호와 상기 2L번째 제2 기저대역 신호를 더하여 상기 N개의 DPD 프로세서 입력 신호의 (2L+1)번째 DPD 프로세서 입력 신호를 획득하고, 상기 (2L+1)번째 DPD 프로세서 입력 신호를 상기 N개의 DPD 프로세서의 (2L+1)번째 DPD 프로세서에 전송하도록 구성되고,
상기 (2L-1)번째 제2 기저대역 신호는 상기 N개의 제2 기저대역 신호의 (2L-1)번째 제2 기저대역 신호이고, 상기 2L번째 제2 기저대역 신호는 상기 N개의 제2 기저대역 신호의 2L번째 제2 기저대역 신호이고, x가 1 또는 2일 때, 상기 제1 기저대역 신호는 상기 x번째 DPD 프로세서 입력 신호인, 장치.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 전치왜곡 부분은 W개의 신호 결정 부분을 포함하고;
상기 W개의 신호 결정 부분의 e번째 신호 결정 부분은: 상기 N개의 제3 기저대역 신호 및 상기 네트워크 계수를 수신하고, 상기 N개의 제3 기저대역 신호 및 상기 네트워크 계수에 기초하여 e번째 제2 전치왜곡 부분 출력 신호를 결정하도록 구성되고, 상기 e번째 제2 전치왜곡 부분 출력 신호는 상기 M개의 제4 기저대역 신호 중 적어도 하나에 대응하고,
e는 정수이고, e의 값은 1 내지 W의 범위에 있는, 장치.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 및 아날로그 대 디지털 변환기(ADC)를 포함하고;
상기 결합 부분은: 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호를 수신하고, 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 상기 결합 부분 출력 신호를 상기 주파수 혼합 부분에 전송하도록 구성되고;
상기 주파수 혼합 부분은: 캐리어 신호 및 상기 결합 부분 출력 신호를 수신하고, 상기 캐리어 신호에 기초하여 상기 결합 부분 출력 신호에 대해 하향-변환(down-conversion)을 수행하여 제6 기저대역 신호를 획득하고, 상기 제6 기저대역 신호를 상기 ADC에 전송하도록 구성되고;
상기 ADC는: 상기 제6 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 상기 제5 기저대역 신호를 획득하고, 상기 제5 기저대역 신호를 상기 해결 부분에 전송하도록 구성되는, 장치.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 피드백 신호 변환 부분은 결합 부분, 주파수 혼합 부분, 클리퍼, 및 ADC를 포함하고;
상기 결합 부분은: 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호를 수신하고, 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호에 기초하여 하나의 결합 부분 출력 신호를 획득하고, 상기 결합 부분 출력 신호를 상기 주파수 혼합 부분에 전송하도록 구성되고;
상기 주파수 혼합 부분은: 캐리어 신호 및 상기 결합 부분 출력 신호를 수신하고, 상기 캐리어 신호에 기초하여 상기 결합 부분 출력 신호에 대해 하향-변환을 수행하여 제6 기저대역 신호를 획득하고, 상기 제6 기저대역 신호를 상기 클리퍼에 전송하도록 구성되고;
상기 클리퍼는: 상기 제6 기저대역 신호에 대해 진폭 제한 처리를 수행하여 제7 기저대역 신호를 획득하고, 상기 제7 기저대역 신호를 상기 ADC에 전송하도록 구성되고;
상기 ADC는: 상기 제7 기저대역 신호에 대해 아날로그 대 디지털 변환을 수행하여 상기 제5 기저대역 신호를 획득하고, 상기 제5 기저대역 신호를 상기 해결 부분에 전송하도록 구성되는, 장치.
제1항 내지 제6항 중 어느 한 항에 따른 전치왜곡 처리 장치, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치로서,
상기 제2 전치왜곡 부분은 상기 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 상기 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성되고;
상기 발진기는: 캐리어 신호를 생성하고, 상기 캐리어 신호를 상기 M개의 주파수 혼합 부분에 전송하도록 구성되고;
상기 M개의 주파수 혼합 부분의 상기 t번째 주파수 혼합 부분은 상기 캐리어 신호에 기초하여 상기 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고,
t는 정수이고, t의 값은 1 내지 M의 범위에 있는, 장치.
제7항 또는 제8항에 따른 전치왜곡 처리 장치, 발진기, 및 M개의 주파수 혼합 부분을 포함하는 장치로서,
상기 제2 전치왜곡 부분은 상기 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 상기 M개의 주파수 혼합 부분의 t번째 주파수 혼합 부분에 전송하도록 추가로 구성되고;
상기 발진기는: 캐리어 신호를 생성하고, 상기 캐리어 신호를 상기 M개의 주파수 혼합 부분 및 상기 피드백 신호 변환 부분에 포함되는 상기 주파수 혼합 부분에 전송하도록 구성되고;
상기 M개의 주파수 혼합 부분의 상기 t번째 주파수 혼합 부분은 상기 캐리어 신호에 기초하여 상기 t번째 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호의 t번째 제1 무선 주파수 신호를 획득하도록 구성되고,
t는 정수이고, t의 값은 1 내지 M의 범위에 있는, 장치.
제9항 또는 제10항에 따른 장치 및 M개의 전력 증폭기(PA)를 포함하는 장치로서,
상기 M개의 주파수 혼합 부분의 상기 t번째 주파수 혼합 부분은 상기 M개의 제1 무선 주파수 신호의 상기 t번째 제1 무선 주파수 신호를 상기 M개의 PA의 t번째 PA에 전송하도록 추가로 구성되고;
상기 M개의 PA의 상기 t번째 PA는: 상기 t번째 제1 무선 주파수 신호를 증폭하여 M개의 제2 무선 주파수 신호의 t번째 제2 무선 주파수 신호를 획득하고, 상기 t번째 제2 무선 주파수 신호를 상기 피드백 신호 변환 부분에 전송하도록 구성되고, 상기 t번째 제2 무선 주파수 신호는 전력 증폭기들에 의해 증폭되고 상기 피드백 신호 변환 부분에 의해 수신되는 상기 R개의 무선 주파수 신호에서 전력 증폭기에 의해 증폭된 하나의 무선 주파수 신호로서 사용되고,
t는 정수이고, t의 값은 1 내지 M의 범위에 있는, 장치.
제11항에 따른 장치 및 M개의 안테나 - M은 정수임 - 를 포함하는 디바이스로서,
M개의 PA의 t번째 PA는 t번째 제2 무선 주파수 신호를 상기 M개의 안테나의 t번째 안테나에 전송하도록 추가로 구성되고;
상기 M개의 안테나의 상기 t번째 안테나는 상기 t번째 제2 무선 주파수 신호를 무선 인터페이스 상에서 전송하도록 구성되고,
t는 정수이고, t의 값은 1 내지 M의 범위에 있는, 장치.
디지털 전치왜곡 방법으로서,
N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계;
상기 N개의 제2 기저대역 신호에 대해 디지털 대 아날로그 변환을 수행하여 N개의 제3 기저대역 신호를 획득하는 단계;
상기 N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하는 단계;
전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호에 기초하여 제5 기저대역 신호를 결정하는 단계 - 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호는 상기 M개의 제4 기저대역 신호에 기초하여 결정됨 - ; 및
상기 제1 기저대역 신호 및 상기 제5 기저대역 신호에 기초하여 상기 N개의 전치왜곡 파라미터 세트 및 상기 네트워크 계수를 결정하는 단계
를 포함하고,
N, M, 및 R은 정수들이고, N은 1 이상이고, M은 N 이상이고, R은 1 이상 M 이하인, 방법.
제13항에 있어서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는:
x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
x가 1일 때, 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는
x가 2 내지 N의 임의의 정수일 때, 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 상기 N개의 제2 기저대역 신호의 (x-1)번째 제2 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계
를 포함하는, 방법.
제13항에 있어서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는:
x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
x가 1 내지 N의 임의의 정수일 때, 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하는 단계 - x가 1일 때, 상기 x번째 입력 신호는 상기 제1 기저대역 신호이거나, x가 2 내지 N의 임의의 정수일 때, 상기 x번째 입력 신호는 상기 N개의 출력 신호의 (x-1)번째 출력 신호임 - ; 및
x가 1 내지 N-1의 임의의 정수일 때, 상기 N개의 출력 신호의 상기 x번째 출력 신호에 (x+1)번째 출력 신호를 곱하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는
x가 N일 때, 상기 N개의 출력 신호의 상기 x번째 출력 신호가 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정하는 단계
를 포함하는, 방법.
제13항에 있어서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는:
x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
x가 1 내지 N의 임의의 정수일 때, 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 출력 신호의 x번째 출력 신호를 획득하는 단계 - 상기 x번째 입력 신호는 상기 제1 기저대역 신호임 - ; 및
x가 1 내지 N-1의 임의의 정수일 때, 상기 N개의 출력 신호의 x번째 출력 신호와 (x+1)번째 출력 신호를 더하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계; 또는
x가 N일 때, 상기 N개의 출력 신호의 상기 x번째 출력 신호가 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호라고 결정하는 단계
를 포함하는, 방법.
제13항에 있어서, N개의 전치왜곡 파라미터 세트에 기초하여 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하는 단계는:
x는 정수이고, x의 값은 1 내지 N의 범위에 있고;
x가 1 내지 N의 임의의 정수일 때, 상기 N개의 전치왜곡 파라미터 세트의 x번째 전치왜곡 파라미터 세트에 기초하여 N개의 입력 신호의 x번째 입력 신호에 대해 디지털 전치왜곡 처리를 수행하여 상기 N개의 제2 기저대역 신호의 x번째 제2 기저대역 신호를 획득하는 단계를 포함하고,
x가 1 또는 2일 때, 상기 x번째 입력 신호는 상기 제1 기저대역 신호이거나; 또는
x가 2 내지 N의 임의의 정수일 때, 상기 x번째 입력 신호는 상기 N개의 출력 신호의 (2p-1)번째 출력 신호와 2p번째 출력 신호를 더함으로써 획득된 신호이고, p는 ((x-2)/2)를 다음 정수로 잘라올림함으로써 획득된 값과 같은, 방법.
제13항 내지 제17항 중 어느 한 항에 있어서, 상기 N개의 제3 기저대역 신호 및 네트워크 계수에 기초하여 M개의 제4 기저대역 신호를 결정하는 단계는:
상기 N개의 제3 기저대역 신호 및 상기 네트워크 계수에 기초하여 상기 M개의 제4 기저대역 신호의 t번째 제4 기저대역 신호를 결정하는 단계를 포함하고, t는 정수이고, t의 값은 1 내지 M의 범위에 있는, 방법.
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 방법은:
캐리어 신호에 기초하여 상기 M개의 제4 기저대역 신호에 대해 상향-변환을 수행하여 M개의 제1 무선 주파수 신호를 획득하는 단계; 및
상기 M개의 제1 무선 주파수 신호에 대해 전력 증폭을 수행하여 상기 전력 증폭기들에 의해 증폭된 M개의 무선 주파수 신호를 획득하는 단계
를 추가로 포함하고, 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호는 상기 전력 증폭기들에 의해 증폭된 상기 M개의 무선 주파수 신호의 R개의 무선 주파수 신호인, 방법.
제1 전치왜곡 부분, 제2 전치왜곡 부분, 피드백 신호 변환 부분, 및 해결 부분을 포함하는 전치왜곡 처리 장치로서,
상기 제1 전치왜곡 부분은 N개의 DPD 프로세서를 포함하고, 제1 기저대역 신호 및 N개의 전치왜곡 파라미터 세트를 수신하고, 상기 N개의 전치왜곡 파라미터 세트에 기초하여 상기 제1 기저대역 신호에 대해 디지털 전치왜곡 처리를 수행하여 N개의 제2 기저대역 신호를 획득하고, 상기 N개의 제2 기저대역 신호를 상기 제2 전치왜곡 부분에 전송하도록 구성되고;
상기 제2 전치왜곡 부분은: 상기 N개의 제2 기저대역 신호 및 네트워크 계수를 수신하고, 상기 N개의 제2 기저대역 신호 및 상기 네트워크 계수에 기초하여 M개의 제3 기저대역 신호를 결정하도록 구성되고;
상기 피드백 신호 변환 부분은: 전력 증폭기들에 의해 증폭된 R개의 무선 주파수 신호를 수신하고 - 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호는 상기 M개의 제3 기저대역 신호에 기초하여 획득된 무선 주파수 신호들임 - ; 상기 전력 증폭기들에 의해 증폭된 상기 R개의 무선 주파수 신호를 제5 기저대역 신호로 변환하고; 상기 제5 기저대역 신호를 상기 해결 부분에 전송하도록 구성되고;
상기 해결 부분은: 상기 제1 기저대역 신호 및 상기 제5 기저대역 신호를 수신하고, 상기 제1 기저대역 신호 및 상기 제5 기저대역 신호에 기초하여 상기 N개의 전치왜곡 파라미터 세트 및 상기 네트워크 계수를 결정하고, 상기 N개의 전치왜곡 파라미터 세트를 상기 제1 전치왜곡 부분에 전송하고, 상기 네트워크 계수를 상기 제2 전치왜곡 부분에 전송하도록 구성되고,
N, M, 및 R은 정수들이고, N은 1 이상이고, M은 N 이상이고, R은 1 이상 M 이하인, 장치.