KR20190140996A - 신경망, 전력 저장 시스템, 차량, 및 전자 기기 - Google Patents

신경망, 전력 저장 시스템, 차량, 및 전자 기기 Download PDF

Info

Publication number
KR20190140996A
KR20190140996A KR1020197034793A KR20197034793A KR20190140996A KR 20190140996 A KR20190140996 A KR 20190140996A KR 1020197034793 A KR1020197034793 A KR 1020197034793A KR 20197034793 A KR20197034793 A KR 20197034793A KR 20190140996 A KR20190140996 A KR 20190140996A
Authority
KR
South Korea
Prior art keywords
transistor
insulator
battery
layer
conductor
Prior art date
Application number
KR1020197034793A
Other languages
English (en)
Other versions
KR102613749B1 (ko
Inventor
가즈타카 구리키
료타 다지마
고우헤이 도요타카
히데아키 시시도
도시유키 이사
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020237042649A priority Critical patent/KR20230170991A/ko
Publication of KR20190140996A publication Critical patent/KR20190140996A/ko
Application granted granted Critical
Publication of KR102613749B1 publication Critical patent/KR102613749B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44Methods for charging or discharging
    • H01M10/441Methods for charging or discharging for several batteries or cells simultaneously or sequentially
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014Circuits for equalisation of charge between batteries
    • H02J7/0019Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048Detection of remaining charge capacity or state of charge [SOC]
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007Regulation of charging or discharging current or voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007Regulation of charging or discharging current or voltage
    • H02J7/00712Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J2007/005
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

우수한 특성을 갖는 전력 저장 시스템을 제공한다. 안전성이 높은 전력 저장 시스템을 제공한다. 열화가 적은 전력 저장 시스템을 제공한다. 우수한 특성을 갖는 축전지를 제공한다. 전력 저장 시스템은 신경망 및 축전지를 포함한다. 신경망은 입력층, 출력층, 및 입력층과 출력층 사이의 하나 이상의 은닉층을 포함한다. 소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합된다. 축전지에서, 전압과 전압이 취득된 시각이 하나의 데이터 세트로서 측정된다. 입력층에는 다른 시각에 측정된 데이터 세트가 입력되고, 출력층으로부터 출력되는 신호에 따라 축전지의 동작 조건이 변경된다.

Description

신경망, 전력 저장 시스템, 차량, 및 전자 기기
본 발명의 일 형태는 축전지 및 이 축전지를 사용한 전력 저장 시스템에 관한 것이다. 본 발명의 다른 일 형태는 축전지를 사용한 차량에 관한 것이다. 본 발명의 다른 일 형태는 축전지를 사용한 전자 기기에 관한 것이다.
또한, 본 발명의 일 형태는 반도체 장치에 관한 것이다.
본 발명의 다른 일 형태는 신경망 및 이 신경망을 사용한 전력 저장 시스템에 관한 것이다. 본 발명의 다른 일 형태는 신경망을 사용한 차량에 관한 것이다. 본 발명의 다른 일 형태는 신경망을 사용한 전자 기기에 관한 것이다. 본 발명의 다른 일 형태는 신경망을 사용한 제어 시스템에 관한 것이다.
본 명세서 등에서 반도체 장치는 일반적으로 반도체 특성을 이용함으로써 기능할 수 있는 장치를 의미한다. 표시 장치, 발광 장치, 기억 장치, 전기 광학 장치, 전력 저장 장치, 반도체 회로, 및 전자 기기는 각각 반도체 장치를 포함하여도 좋다.
본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 기술분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또한, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
근년, 인공 신경망(이하, 신경망이라고 함) 등을 사용한 기계 학습 기술이 활발히 개발되고 있다.
특허문헌 1에는 축전지의 잔존 용량의 산술 연산에 신경망을 사용하는 예가 개시되어 있다.
근년, 채널 형성 영역에 산화물 반도체 또는 금속 산화물을 포함한 트랜지스터(oxide semiconductor 트랜지스터, 이하 OS 트랜지스터라고 함)가 주목을 받고 있다. OS 트랜지스터의 오프 상태 전류는 매우 낮다. 오프 상태 전류가 낮다는 것을 이용하여 OS 트랜지스터를 채용한 애플리케이션이 제안되고 있다. 예를 들어, 특허문헌 2에는 신경망의 학습에 OS 트랜지스터를 사용한 예가 개시되어 있다.
미국 특허출원공개공보 US2006/0181245호 일본 공개특허공보 특개2016-219011호
우수한 특성을 갖는 전력 저장 시스템을 제공하는 것을 본 발명의 일 형태의 과제로 한다. 안전성이 높은 전력 저장 시스템을 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 열화가 적은 전력 저장 시스템을 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다.
우수한 특성을 갖는 축전지를 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 안전성이 높은 축전지를 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 열화가 적은 축전지를 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 우수한 특성을 갖는 전력 저장 시스템이 제공된 전자 기기를 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 우수한 특성을 갖는 전력 저장 시스템이 제공된 차량을 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다. 신규 반도체 장치를 제공하는 것을 본 발명의 일 형태의 또 다른 과제로 한다.
또한, 복수의 과제의 기재는 서로 그 존재를 방해하지 않는다. 본 발명의 일 형태는 반드시 모든 과제를 달성할 필요는 없다. 위에서 열거한 것 이외의 과제는 명세서, 도면, 및 청구항의 기재로부터 명백해지고, 이러한 과제도 본 발명의 일 형태의 과제가 될 수 있다.
본 발명의 일 형태는 신경망 및 축전지를 포함한 전력 저장 시스템이다. 신경망은 입력층, 출력층, 및 입력층과 출력층 사이의 하나 이상의 은닉층을 포함한다. 소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합된다. 축전지에서, 축전지의 전압과 전압이 취득된 시각이 하나의 데이터 세트로서 측정된다. 입력층에는 다른 시각에 측정된 데이터 세트가 입력된다. 출력층으로부터 출력되는 신호에 따라 축전지의 동작 조건이 결정된다.
상기 구조에서, 데이터 세트는 축전지를 충전하는 기간에 축전지에서 측정되고, 출력층으로부터 제 1 신호가 출력되는 경우에는 축전지의 동작이 정지되는 것이 바람직하다. 상기 구조에서, 데이터 세트는 축전지를 충전하는 기간에 축전지에서 측정되고, 출력층으로부터 제 1 신호가 출력되는 경우에는 축전지의 충전이 정지되고, 출력층으로부터 제 2 신호가 출력되는 경우에는 충전이 계속되는 것이 바람직하다.
본 발명의 다른 일 형태는 신경망 및 n개의 축전지(n은 2 이상의 정수(整數))를 포함한 전력 저장 시스템이다. 신경망은 입력층, 출력층, 및 입력층과 출력층 사이의 하나 이상의 은닉층을 포함한다. 소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 계수로 결합된다. n개의 축전지에서, 제 1 내지 제 (n-1) 축전지는 전기적으로 직렬로 접속된다. 입력층에는 제 1 내지 제 (n-1) 축전지의 각각에서 측정된 데이터 세트가 공급된다. 제 1 내지 제 (n-1) 축전지의 각각에서 전압과 전압이 취득된 시각의 데이터 세트가 측정된다. 출력층으로부터 출력되는 신호에 따라 제 1 축전지의 동작이 정지되고, 제 1 축전지는 제 n 축전지와 교체된다. 제 n 축전지는 제 2 내지 제 (n-1) 축전지에 전기적으로 직렬로 접속된다.
상기 구조에서, 신경망은 제 1 회로를 포함하고, 제 1 회로는 적화 연산(product-sum operation)을 수행하는 기능을 갖고, 제 1 회로는 제 1 트랜지스터, 용량 소자, 및 제 2 트랜지스터를 포함하고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 용량 소자의 한쪽 전극 및 제 2 트랜지스터의 게이트에 전기적으로 접속되고, 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고, 금속 산화물은 인듐 및 원소 M을 포함하고, 원소 M은 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소이고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 아날로그 데이터에 대응하는 전위가 유지되는 것이 바람직하다.
상기 구조에서, 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하는 것이 바람직하다. 또는, 제 2 트랜지스터는 채널 형성 영역에 제 2 금속 산화물을 포함하는 것이 바람직하다. 제 2 금속 산화물은 인듐 및 원소 M2를 포함하는 것이 바람직하고, 원소 M2는 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소인 것이 바람직하다.
본 발명의 다른 일 형태는 축전지 및 제 1 회로를 포함한 전력 저장 시스템이다. 축전지의 전압과 전압이 취득된 시각이 하나의 데이터 세트로서 측정된다. 데이터 세트는 축전지를 충전하는 기간에 축전지에서 측정된다. 다른 시각에 측정된 데이터 세트가 제 1 회로에 입력된다. 제 1 회로는 데이터 세트에 따라 축전지의 동작 조건을 변경한다.
본 발명의 다른 일 형태는 상기 중 임의의 것에서 기재한 전력 저장 시스템을 포함한 차량이다.
본 발명의 다른 일 형태는 상기 중 임의의 것에서 기재한 전력 저장 시스템을 포함한 전자 기기이다.
본 발명의 다른 일 형태는 입력층, 출력층, 입력층과 출력층 사이의 하나 이상의 은닉층, 및 제 1 회로를 포함한 신경망이다. 소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합된다. 제 1 값과 제 1 값이 취득된 시각이 하나의 데이터 세트로서 측정된다. 입력층에는 다른 시각에 측정된 데이터 세트가 공급된다. 입력층에 공급되는 데이터 세트에 따른 제 2 값이 출력층으로부터 출력된다. 제 1 회로는 적화 연산을 수행하는 기능을 갖는다. 제 1 회로는 제 1 트랜지스터, 용량 소자, 및 제 2 트랜지스터를 포함한다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 용량 소자의 한쪽 전극 및 제 2 트랜지스터의 게이트에 전기적으로 접속된다. 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함한다. 금속 산화물은 인듐 및 원소 M을 포함한다. 원소 M은 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소이다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 아날로그 데이터에 대응하는 전위가 유지된다.
본 발명의 일 형태에 따르면, 우수한 특성을 갖는 전력 저장 시스템을 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 안전성이 높은 전력 저장 시스템을 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 열화가 적은 전력 저장 시스템을 제공할 수 있다.
본 발명의 다른 일 형태에 따르면, 우수한 특성을 갖는 축전지를 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 안전성이 높은 축전지를 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 열화가 적은 축전지를 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 우수한 특성을 갖는 전력 저장 시스템이 제공된 전자 기기를 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 우수한 특성을 갖는 전력 저장 시스템이 제공된 차량을 제공할 수 있다. 본 발명의 다른 일 형태에 따르면, 신규 반도체 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 효과 모두를 반드시 달성할 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이고 추출될 수 있다.
도 1의 (A) 및 (B)는 전력 저장 시스템의 예를 각각 도시한 것;
도 2는 보호 회로의 예를 도시한 것;
도 3의 (A) 내지 (D)는 축전지의 충전 곡선의 예를 각각 나타낸 것;
도 4의 (A) 내지 (C)는 축전지의 충전 곡선의 예를 각각 나타낸 것;
도 5의 (A) 및 (B)는 축전지의 충전 곡선의 예를 각각 나타낸 것이고, 도 5의 (C) 및 (D)는 축전지의 충전 곡선 및 방전 곡선의 예를 각각 나타낸 것;
도 6은 축전지의 충전 곡선 및 방전 곡선의 예를 나타낸 것;
도 7은 전력 저장 시스템의 동작을 나타낸 흐름도;
도 8은 전력 저장 시스템의 동작을 나타낸 흐름도;
도 9는 신경망의 구성예를 도시한 것;
도 10의 (A) 내지 (C)는 신경망의 구성예를 각각 도시한 것;
도 11의 (A) 내지 (C)는 신경망의 구성예를 각각 도시한 것;
도 12는 적화 연산 회로의 구성예를 도시한 블록도;
도 13은 회로의 구성예를 도시한 회로도;
도 14는 적화 연산 회로의 동작예를 나타낸 타이밍 차트;
도 15는 축전지 및 회로의 구성예를 도시한 것;
도 16은 축전지 및 회로의 구성예를 도시한 것;
도 17의 (A) 및 (B)는 이차 전지의 예를 도시한 사시도;
도 18의 (A) 내지 (C)는 이차 전지의 예를 각각 도시한 단면도이고, 도 18의 (D)는 이차 전지의 예를 도시한 사시도;
도 19의 (A) 내지 (C)는 차량의 예를 각각 도시한 것;
도 20의 (A) 내지 (C)는 차량의 예를 각각 도시한 것;
도 21의 (A) 내지 (C)는 전자 기기의 예를 각각 도시한 것;
도 22의 (A) 및 (B)는 전력 저장 시스템의 적용예를 각각 도시한 것;
도 23의 (A) 내지 (F)는 전자 기기의 예를 각각 도시한 것;
도 24는 반도체 장치의 구조예를 도시한 단면도;
도 25는 반도체 장치의 구조예를 도시한 단면도;
도 26의 (A) 내지 (C)는 트랜지스터의 구조예를 도시한 상면도 및 단면도;
도 27의 (A) 및 (B)는 트랜지스터의 구조예를 각각 도시한 단면도;
도 28의 (A) 및 (B)는 트랜지스터의 구조예를 도시한 상면도 및 단면도;
도 29의 (A)는 LSTM의 네트워크 모델의 예를 나타낸 것이고, 도 29의 (B) 및 (C)는 충전 곡선의 예를 나타낸 것;
도 30의 (A)는 시스템을 도시한 블록도이고, 도 30의 (B)는 시제품(prototype)의 외관을 나타낸 사진;
도 31은 시제품의 외관을 나타낸 사진;
도 32는 알고리듬 전체를 나타낸 것;
도 33은 알고리듬을 나타낸 것;
도 34는 알고리듬을 나타낸 것;
도 35는 알고리듬을 나타낸 것; 및
도 36은 LSTM의 알고리듬을 나타낸 것.
이하에서는, 실시형태에 대하여 도면을 참조하여 설명한다. 그러나, 실시형태는 다양한 형태로 실시될 수 있다. 본 발명의 취지 및 범위에서 벗어나지 않고 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시형태의 기재에 한정하여 해석되는 것은 아니다.
도면에서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 크기, 층의 두께, 또는 영역은 도시된 스케일에 한정되지 않는다. 또한, 도면은 이상적인 예를 나타낸 모식도이고, 본 발명의 형태는 도면에 나타낸 형상 또는 값에 한정되지 않는다.
또한, 본 명세서에서는, 이하에서 설명하는 실시형태 중 임의의 것을 적절히 조합할 수 있다. 또한, 하나의 실시형태에서 복수의 구조예에 대하여 설명하는 경우에는, 구조예 중 몇 개를 적절히 조합할 수 있다.
본 명세서에서 신경망은, 생물학의 신경망을 본뜨고 학습에 의하여 뉴런의 결합 강도를 결정하는, 문제 해결 능력을 갖는 모델을 일반적으로 가리킨다. 신경망은 입력층, 중간층(은닉층이라고도 함), 및 출력층을 포함한다.
본 명세서에서 신경망을 설명함에 있어, 기존의 데이터로부터 뉴런의 결합 강도(중량 계수라고도 함)를 결정하는 것을 "학습"이라고 부르는 경우가 있다.
본 명세서에서, 학습에 의하여 얻어진 결합 강도를 사용하여 신경망을 형성하여, 새로운 결론을 이끄는 것을 "추론"이라고 부르는 경우가 있다.
본 발명의 일 형태에 따른 신경망을 사용한 시스템은, 예를 들어 채널 형성 영역에 산화물 반도체 또는 금속 산화물을 포함한 트랜지스터를 사용하는 회로에 의하여 실현될 수 있다.
또한, 본 발명의 일 형태에 따른 신경망을 사용한 시스템은 소프트웨어 및 하드웨어를 사용하여 형성될 수 있다. 하드웨어의 메모리로서는, 채널 형성 영역에 산화물 반도체 또는 금속 산화물을 포함한 트랜지스터가 제공된 메모리, 또는 공지의 메모리를 사용하여도 좋다. 소프트웨어의 운영 체제에는, Windows(등록 상표), UNIX(등록 상표), 및 macOS(등록 상표) 등의 각종 운영 체제를 사용할 수 있다. 소프트웨어 애플리케이션에는 Python(등록 상표), Go, Perl, Ruby, Prelog, Visual Basic(등록 상표), C, C++, Swift, Java(등록 상표), 및 NET 등의 각종 프로그래밍 언어를 사용할 수 있다. 애플리케이션은 Chainer(등록 상표)(Python으로 사용할 수 있음), Caffe(Python 및 C++로 사용할 수 있음), 및 TensorFlow(C, C++, 및 Python으로 사용할 수 있음) 등의 프레임워크를 사용하여 형성되어도 좋다.
본 명세서에서 설명하는 실시형태에서는, 다양한 컴퓨터 하드웨어 또는 소프트웨어를 포함한 전용 컴퓨터 또는 범용 컴퓨터를 사용한다. 본 명세서에서 설명하는 실시형태에는, 컴퓨터로 판독 가능한 기록 매체가 실장될 수 있다. 기록 매체의 예에는 RAM, ROM, 광 디스크, 자기 디스크, 및 컴퓨터로 액세스될 수 있는 임의의 다른 기록 매체가 포함되어도 좋다. 본 명세서에서 설명하는 실시형태에 예로서 나타낸 알고리듬, 구성 요소, 흐름, 및 프로그램 등에 의하여 소프트웨어, 또는 하드웨어와 소프트웨어의 조합을 실행할 수 있다.
(실시형태 1)
본 실시형태에서는, 축전지의 파라미터를 신경망에 입력하고, 축전지의 상태를 해석하는 예에 대하여 설명한다.
본 발명의 일 형태에 따른 축전지로서는, 예를 들어 이차 전지를 사용하는 것이 바람직하다. 이차 전지의 예에는, 리튬 이온 전지 등의 전기 화학 반응을 이용하는 이차 전지, 전기 이중층 커패시터 또는 산화 환원 커패시터(redox capacitor) 등의 전기 화학 커패시터, 공기 전지, 및 연료 전지가 포함된다.
이차 전지의 양극 재료로서는, 예를 들어 원소 A, 원소 X, 및 산소를 포함한 재료를 사용할 수 있다. 원소 A는 1족에 속하는 원소 및 2족에 속하는 원소에서 선택되는 하나 이상의 원소인 것이 바람직하다. 1족에 속하는 원소의 예에는 리튬, 소듐, 및 포타슘 등의 알칼리 금속이 포함된다. 2족에 속하는 원소의 예에는 칼슘, 베릴륨, 및 마그네슘이 포함된다. 원소 X의 예에는 금속 원소, 실리콘, 및 인에서 선택되는 하나 이상의 원소가 포함된다. 원소 X는 코발트, 니켈, 망가니즈, 철, 및 바나듐에서 선택되는 하나 이상의 원소인 것이 바람직하다.
축전지를 안정적으로 동작시키는 것이, 축전지가 제공되는 기기, 예를 들어 차량 및 전자 기기 등을 안전하게 사용하기 위하여 요구되고 있다.
축전지의 내부에서는, 충전 및 방전의 가역 반응에 더하여, 축전지의 안전성을 저하시키는 현상이 일어나는 경우가 있다. 상기 현상의 예에는 전해액의 분해 등의 부반응, 및 전극 표면에 대한 금속 석출 등이 포함된다. 상기 현상은 축전지의 용량을 감소시킬 뿐만 아니라, 축전지의 안전성도 저하시키는 경우가 있다.
축전지의 안전성을 저하시키는 현상의 예에 대하여 이하에서 더 자세히 설명한다. 축전지에 있어서, 양극과 음극 사이에서 단락(쇼트(short)라고도 함)이 일어나면, 전해액이 상당히 분해되고 가스가 발생하거나, 또는 축전지의 온도가 상승하고 전극 재료의 분해 반응이 일어나는 경우가 있다. 이들 현상은 축전지의 안전성을 저하시키는 경우가 있다. 예를 들어, 리튬 이온 전지에서 음극에 리튬 금속이 석출되어 단락이 발생하는 경우가 있다.
본 발명의 일 형태에 따른 전력 저장 시스템에서는, 축전지의 충전 및 방전의 과정에서 전압 및 전류 등의 파라미터를 측정하여 축전지의 상태를 해석하고, 그 상태에 따라 축전지의 동작 조건을 결정한다. 더 구체적으로는, 충전 곡선 및 방전 곡선을 해석한다. 여기서, 충전 곡선이란, 예를 들어 충전 과정에서의 전압 또는 용량의 시간에 따른 추이(推移)를 가리킨다. 마찬가지로, 방전 곡선이란, 예를 들어 방전 과정에서의 전압 또는 용량의 시간에 따른 추이를 가리킨다.
본 발명의 일 형태에 따른 전력 저장 시스템을 사용함으로써, 예를 들어 축전지의 안전성을 저하시키는 현상을 검출하거나 예측할 수 있고, 그 검출 또는 예측에 따라 동작 조건을 변경할 수 있기 때문에, 축전지의 안전성을 확보할 수 있다. 본 발명의 일 형태에 따른 전력 저장 시스템은 축전지의 열화를 저감할 수 있다. 그러므로, 축전지의 용량 감소를 억제할 수 있는 경우가 있다. 본 발명의 일 형태에 따른 전력 저장 시스템은, 충방전 사이클의 횟수 증가에 따른 용량 감소를 억제할 수 있는 경우가 있다. 본 발명의 일 형태에 따른 전력 저장 시스템은 축전지의 온도 상승을 억제할 수 있는 경우가 있다. 그러므로, 축전지의 수명을 더 길게 할 수 있는 경우가 있다.
사용자가 장착하는 장치 또는 사용자가 운전하는 차량 등에 탑재되는 축전지의 안전성을 향상시킴으로써, 사용자의 안전한 사용이 가능해진다. 또한, 축전지의 용량 감소를 억제함으로써, 장치 등의 축전지의 교환 빈도를 줄이거나 교환의 필요성을 없앨 수 있기 때문에, 편리성을 향상시키고 비용을 삭감할 수 있다. 또한, 축전지의 용량 감소를 억제함으로써, 축전지가 제공되는 장치 등의 작동 시간을 길게 할 수 있다. 예를 들어, 차량의 주행 거리를 길게 할 수 있다. 작동 시간이 길어지면 충전 빈도가 감소되어 소비전력량이 감소되기 때문에, 환경에 대한 피해를 저감할 수 있다.
도 1의 (A)는 본 발명의 일 형태에 따른 전력 저장 시스템에 대응하는 전력 저장 시스템(130)의 예를 도시한 것이다. 도 1의 (A)의 전력 저장 시스템(130)은 축전지(135), 축전지(135)에 전기적으로 접속되는 보호 회로(137), 보호 회로(137)를 통하여 축전지(135)에 전기적으로 접속되고 축전지(135)의 동작을 제어하는 제어 회로(131), 및 제어 회로(131)에 전기적으로 접속되고 제어 회로(131)를 통하여 축전지(135)로부터의 파라미터가 공급되는 신경망(NN)을 포함한다. 제어 회로(131)는 예를 들어 보호 회로(137)를 통하여 축전지(135)의 동작을 제어한다. 신경망(NN)으로부터의 출력은 제어 회로(131)에 공급되고, 출력 결과에 따라 축전지(135)의 동작 조건이 결정된다. 제어 회로(131)는 저항 소자(RS), 쿨롱 카운터(CC), 및 회로(BC)를 포함하는 것이 바람직하다. 회로(BC)는 예를 들어 축전지의 동작을 제어하는 기능을 갖는다.
도 1의 (B)에 도시된 바와 같이, 전력 저장 시스템(130)은 복수의 축전지를 포함하여도 좋다. 도 1의 (B)의 전력 저장 시스템은 k개의 축전지 및 k개의 보호 회로를 포함한다. 각 축전지는 대응하는 보호 회로에 전기적으로 접속된다. 여기서, 제 m 축전지가 접속되는 보호 회로는 제 m 보호 회로이다. 또한, k는 1 이상의 정수이고, m은 1 이상 k 이하의 정수이다. k개의 보호 회로의 각각은 제어 회로(131)에 접속된다. 도 1의 (B)에 도시된 예에서는 각 축전지가 대응하는 보호 회로에 접속되어 있지만, 전력 저장 시스템(130)은, 제어 회로(131)가 보호 회로를 포함하고, k개의 축전지가 각각 제어 회로(131)에 전기적으로 접속되고 제어 회로(131)의 보호 회로에 의하여 제어되는 구성을 가져도 좋다. 축전지(135)에 관한 기재는 축전지(135_m)에 적용할 수 있다.
보호 회로(137)에 포함되는 단자(V1) 및 단자(V2)는 제어 회로(131)에 전기적으로 접속된다. 도 1의 (A) 및 (B)에 도시된 예에서, 단자(V1 및 V2)는 회로(BC)에 전기적으로 접속된다. 단자(V1 및 V2)는 보호 회로(137)를 통하여 축전지(135)의 양쪽 전극에 전기적으로 접속된다. 축전지(135)의 양쪽 전극은 보호 회로(137)를 통하지 않고 제어 회로(131)에 전기적으로 접속되어도 좋다.
보호 회로(137)는 단자(V1 및 V2) 이외의 단자를 포함하여도 좋다. 도 1의 (A) 및 (B)에 도시된 예에서, 보호 회로(137)는 제어 회로(131)에 전기적으로 접속되는 단자(B1)를 포함한다. 예를 들어, 단자(B1)는 각 시각에 측정되는 축전지(135)의 전류, 전압, 및 온도 등의 파라미터를 출력하여도 좋다.
도 2는 보호 회로(137)의 예를 도시한 것이다. 보호 회로(137)는 단자(V1) 및 단자(V2)를 포함한다. 단자(V1)는 축전지(135)의 양극에 전기적으로 접속되고, 단자(V2)는 축전지(135)의 음극에 전기적으로 접속된다. 보호 회로(137)는 집적 회로(149), 트랜지스터(147), 및 트랜지스터(148)도 포함한다. 트랜지스터(147) 및 트랜지스터(148)는 기생 다이오드를 갖는 MOSFET인 것이 바람직하고, 트랜지스터(147) 및 트랜지스터(148)는 각 기생 다이오드의 방향이 서로 반대가 되도록 접속된다. 기생 다이오드 대신, 다른 다이오드 소자를 전기적으로 접속하여도 좋다. 트랜지스터(148)는 축전지(135)의 음극에 전기적으로 접속된다. 트랜지스터(147) 및 트랜지스터(148)는 단자(V2)로부터 축전지(135)를 충전 또는 방전하는 경로에 제공되어 있다. 트랜지스터(147)는 충전용 스위치로서 기능하고, 트랜지스터(148)는 방전용 스위치로서 기능한다. 단자(V1)와 단자(V2) 사이에, 충방전에 사용하는 전압 범위 외의 전압이 인가되고 충방전에 사용하는 전류 범위 외의 전류가 공급되는 경우, 트랜지스터(147) 또는 트랜지스터(148)를 오프로 하여 축전지(135)를 보호한다.
보호 회로(137)는 한쪽 전극이 단자(V1)에 전기적으로 접속되는 저항 소자(144), 및 한쪽 전극이 단자(V2)에 전기적으로 접속되는 저항 소자(145)를 포함하는 것이 바람직하다. 저항 소자(144)의 다른 쪽 전극 및 저항 소자(145)의 다른 쪽 전극은 집적 회로(149)에 전기적으로 접속된다.
보호 회로(137)는 축전지(135)에 병렬로 접속되는 용량 소자(146)를 포함하여도 좋다.
본 발명의 일 형태에 따른 신경망에서는, 입력 파라미터로서 축전지에 관한 측정 데이터를 사용하는 것이 바람직하다. 예를 들어, 축전지의 전류와 전압을 하나의 데이터 세트로서 일정한 시간 간격으로 동시에 샘플링할 수 있다. 그리고, 소정의 개수의 데이터 세트를 저장하고 입력 파라미터로서 사용할 수 있다. 또는, 입력 파라미터로서 예를 들어 시각과, 각 시각의 축전지의 전류와 전압의 데이터 세트를 사용할 수 있다. 여기서, 축전지의 전압은 예를 들어 축전지의 전극들의 전위차이다.
입력 파라미터로서 축전지의 용량과 전압의 데이터 세트를 사용할 수 있다. 축전지의 용량은 예를 들어, 축전지의 전류와 시간의 곱으로 구할 수 있다. 축전지의 용량은 쿨롱 카운터(CC)를 사용하여 구하여도 좋다.
입력 파라미터로서는, 축전지의 SOC(state of charge)를 사용하여도 좋다. 축전지의 SOC란 예를 들어, 축전지의 충전 용량의 절댓값으로부터 방전 용량의 절댓값을 뺌으로써 얻어진 값의, 완전 충전 용량에 대한 비율을 의미한다. 축전지의 SOC는 축전지의 전압으로부터 추산하여도 좋다.
축전지를 충전 또는 방전할 때, 전압은 일반적으로 전류량에 따라 변화된다. 예를 들어, 축전지의 저항으로 인한 전압 강하의 값이 전류량에 따라 변화된다. 따라서, 전류량과 전압의 관계로부터 축전지의 저항을 산출할 수 있는 경우가 있다. 이와 같이 산출되는 저항값을 입력 파라미터로서 사용하여도 좋다.
입력 파라미터로서, 축전지의 개로 전압(OCV)을 사용하여도 좋다. 축전지의 개로 전압이란, 예를 들어 축전지에 전류를 흘리지 않는 상태에서의 축전지의 전극들의 전위차이다. 여기서, 축전지에 전류를 흘리지 않는 상태란, 예를 들어 축전지에 부하를 가하지 않는 상태 및 축전지에 충전 회로가 전기적으로 접속되지 않는 상태를 의미한다. 개로 전압과, 축전지에 현저한 양의 전류가 흐르는 상태에서의 전압을 비교함으로써, 축전지의 저항을 산출할 수 있는 경우가 있다.
제어 회로(131)에 공급된 축전지(135)의 파라미터는 저항 소자(RS)에 저장되는 것이 바람직하다. 예를 들어, 저항 소자(RS)에는 축전지(135_1 내지 135_k)의 파라미터가 저장되고, 이 파라미터는 신경망(NN)으로 순차적으로 해석된다.
다른 경우, 저항 소자(RS)에는 축전지(135)의 시계열 데이터가 저장되고, 데이터의 비교 및 해석을 수행할 수 있다. 예를 들어, 충전 사이클 또는 방전 사이클의 시계열 데이터를 해석하여도 좋다.
또는, 저항 소자(RS)에 축전지의 x번째 충방전 사이클(x는 1 이상의 정수)의 입력 파라미터를 저장하고, y번째 충방전 사이클(yx 이상의 정수)의 입력 파라미터와 비교하여도 좋다. 예를 들어, y번째 충방전 사이클과 x번째 충방전 사이클의 전압차를 산출하여 입력 파라미터로서 사용하여도 좋다.
전류, 전압, 및 용량 등의 파라미터를 시간에 대하여 미분하여 입력 파라미터로서 사용하여도 좋다.
[학습]
본 발명의 일 형태에 따른 신경망은, 축전지의 동작 조건을 변경할지 여부를 판단하기 위한 학습을 수행하는 것이 바람직하다. 축전지의 동작 조건 변경의 예에는, 축전지의 동작 정지, 축전지의 충전 속도 또는 방전 속도 변경, 예를 들어 축전지의 충전 전류 또는 방전 전류의 상한 변경, 혹은 축전지의 충전 전압 또는 방전 전압 변경, 예를 들어 축전지의 충전 전압 또는 방전 전압의 상한 또는 하한 변경이 포함된다.
축전지를 측정하여 2개의 그룹으로 나눈다: 하나는 측정 데이터로부터 동작 조건을 변경하는 것이 바람직하다고 판단되는 축전지의 그룹(그룹 A)이고, 다른 하나는 측정 데이터로부터 동작 조건을 변경할 필요가 없다고 판단되는 축전지의 그룹(그룹 B)이다. 그룹으로 나누는 기준은 측정 결과의 관측자에 의하여 결정된다. 또는, 축전지의 측정 파라미터의 값에 따라 그룹으로 나누어도 좋다. 축전지의 측정 파라미터의 예에는 상술한 전류, 전압, 용량, 및 이들 파라미터가 측정된 시각이 포함된다. 또한, 이 시각은 상대적인 시각이어도 좋다. 예를 들어, 충전을 시작하는 시각을 기준 시각으로서 사용하여도 좋다. 축전지의 측정 파라미터의 다른 예에는 축전지의 온도 및 전지의 팽창(체적의 변화) 등이 포함된다. 예를 들어, 축전지의 표면과 측정을 수행하는 환경 간의 온도 차가 소정의 값보다 큰 경우에는, 이 축전지는 그룹 A라고 판단된다.
또는, 축전지의 동작 조건을 변경할 수 있는 조건의 개수가 2개 이상인 경우에는, 그 조건의 개수에 따라 그룹으로 나누어도 좋다. 예를 들어, 축전지를 3개 이상의 그룹으로 나누어도 좋다.
본 발명의 일 형태에 따른 전력 저장 시스템에서, 신경망에 입력되는 파라미터는 예를 들어 어떤 기간에 저장된 측정 데이터이다. 예를 들어, 각 시각의 축전지의 전압과, 상기 전압이 측정된 시간을 하나의 세트로 간주하고, 복수 세트의 데이터가 신경망에 입력된다. 또는, 각 시각의 축전지의 전압, 외부에서 공급되는 전류, 및 상기 전압과 전류가 측정된 시간을 하나의 세트로 간주하고, 복수 세트의 데이터가 신경망에 입력되어도 좋다. 본 발명의 일 형태에 따른 신경망에서는, 어떤 기간에서의 축전지의 파라미터의 시간에 따른 추이, 예를 들어 전압의 시간에 따른 추이가 해석되는 것이 바람직하다.
본 발명의 일 형태에 따른 전력 저장 시스템에서는, 시간과 전압, 시간과 전압과 전류, 및 시간과 용량 등, 시간을 포함한 세트인 측정 데이터를 각 시간에 측정하고 신경망에 입력한다. 여기서, 시간(또는 용량)에 대한 데이터 세트를 얻는 빈도는 각 구간마다 달라도 좋다. 예를 들어, 도 3의 (A)에서 일점쇄선으로 둘러싸인 영역은 구간 A, 구간 B, 및 구간 C이다. 충전 초기의 구간 A 및 충전 후기의 구간 C에서는, 충전 중기의 구간 B보다 용량에 대한 전압의 변화량이 크다. 따라서, 구간 A 및 구간 C에서는 구간 B에서보다 더 집중적으로 해석이 수행되는 것이 바람직하다. 예를 들어, 시간(또는 용량)에 대한 신경망에 입력되는 데이터를 얻는 빈도를 높이는 것이 바람직하다.
이하에서는, 충전 측정 결과에 기초하여 관측자가 결정한 기준에 따라 그룹으로 나누는 예에 대하여 설명한다. 이하의 예에서는 충전 측정을 수행하지만, 방전 측정, 또는 충전 측정과 방전 측정을 수행하여도 좋다. 또는, 충전과 방전의 어느 쪽도 수행하지 않은 축전지의 측정 결과를 사용하여도 좋다.
측정 결과로서는, 다른 축전지의 충전 데이터, 또는 같은 축전지의 다른 사이클 수에서의 충전 데이터 등을 사용할 수 있다.
도 3의 (A) 내지 (D)는 축전지의 충전 데이터의 측정 결과 4개를 나타낸 것이다. 충전 데이터에서, 가로축은 용량을 나타내고, 세로축은 전압을 나타낸다.
측정 결과의 관측자가 결정한 기준에 따라, 도 3의 (A)는 축전지의 동작 조건을 변경하지 않는 그룹, 즉 그룹 B로 분류된다. 도 3의 (B) 내지 (D)는 축전지의 동작 조건을 변경하는 것이 바람직한 그룹, 즉 그룹 A로 분류된다. 도 3의 (B) 내지 (D)에서 파선으로 둘러싸인 영역이 관측자에 의하여 이상(異常) 데이터로서 판단된다. 데이터가 이상하다고 판단되는 이유로서는 예를 들어, 전류의 변화가 크다는 것, 데이터에 극대점 및 극소점이 다수 있다는 것, 그리고 극대점과 극소점의 주기가 불규칙하다는 것 등이 있다. 그러나, 이들 데이터를 학습을 위하여 신경망(NN)에 입력함으로써, 관측자가 특징을 파라미터로서 추출하지 않더라도 신경망에서의 산술 연산에 의하여 특징량이 추출될 수 있다. 이때, 관측자가 인식하지 못하는 특징이 추출될 수 있다. 그러므로, 신경망을 사용하여 축전지의 동작을 해석함으로써, 예를 들어 축전지의 안전성을 향상시킬 수 있는 경우가 있다. 또한, 축전지의 성능을 향상시킬 수 있는 경우가 있다.
외부에서 공급되는 전류의 변화에 따라 전압이 변화되는 것은 이상한 것이 아니기 때문에, 이 경우 축전지는 축전지의 동작 조건을 변경하지 않는 그룹 B로 분류되는 것이 바람직하다. 한편, 축전지의 내부에서 단락이 일어난 경우에는 외부에서 제어되는 전류는 거의 변화되지 않지만, 전압은 저하된다. 이 경우에는 이상이 있기 때문에, 축전지는 동작 조건을 변경하는 것이 바람직한 그룹 A로 분류될 필요가 있다. 따라서, 전압 및 시간에 더하여 전류가 데이터 세트에 포함되면, 더 정확하게 학습 및 추론을 수행할 수 있어, 더 정확하게 이상이 검출된다.
또한, 축전지의 온도가 데이터 세트에 포함되는 것이 바람직하다. 축전지의 온도가 갑자기 상승하는 경우에는, 축전지 내부에서 단락 등 심각한 안전성의 문제가 이미 발생하였을 가능성이 높다. 이 경우에는, 축전지는 동작 조건을 변경하는 것이 바람직한 그룹 A로 분류될 필요가 있다. 따라서, 축전지의 온도가 데이터 세트에 포함되면, 이상을 더 정확하게 검출할 수 있다.
여기서, 충전 곡선의 평활화 처리를 수행하여도 좋다. 도 4의 (A) 내지 (C)는 충전 곡선의 예를 나타낸 것이다. 도 4의 (A)에서 전압은 미세하게 변동되어 있다. 도 4의 (B)는 도 4의 (A)에서 파선으로 둘러싼 영역을 나타낸 확대도이다.
도 4의 (C)는, 도 4의 (B)의 충전 곡선에 대한 평활화 처리의 결과의 예를 나타낸 것이다. 이로부터, 평활화 처리에 의하여 전압의 변동이 저감된 것을 알 수 있다.
축전지의 양극과 음극의 재료로부터 축전지의 전압 범위는 판단될 수 있기 때문에, 주목해야할 범위의 전압만을 학습에 사용하고, 다른 범위의 데이터는 삭제할 수 있다. 주목해야할 범위의 전압을 정규화하여도 좋다. 예를 들어, 양극 활물질이 인산 철 리튬이고 음극 활물질이 흑연인 경우, 충전 곡선의 2.5V에서 4.0V(최대 전압) 근방까지의 전압의 데이터를 학습에 사용하고, 2.5V 이하의 전압의 데이터는 삭제하여도 좋다. 2.5V에서 최대까지의 전압은 0에서 1로 정규화하여도 좋다.
또한, 가장 충전 시간이 긴 충전 곡선으로부터 데이터의 최종 시간을 결정하여도 좋다. 다른 조건하의 충전 곡선에서, 충전 후의 데이터가 없는 기간에는 데이터의 최종 시간까지 최대 전압으로 패딩(padding)을 수행하여도 좋다.
시간 순서대로 배치한 데이터에 대해서는, 선형 함수 등을 사용하여 데이터를 보간하여도 좋고, 이 경우에는 측정을 불규칙한 간격으로 수행하여도 데이터를 학습에 쉽게 적용할 수 있다. 또한, 측정점의 개수가 지나치게 많으면, 신경망(NN)에서의 기억의 연계가 약해질 수 있으므로, 데이터를 데시메이션하여도 좋다.
다음으로, 측정 결과에 대응하는 입력 파라미터를 신경망(NN)에 입력한다.
도 3의 (A) 내지 (D)의 예의 그래프는, 축전지의 데이터를 사용하여 작성되고, 이 그래프를 화상으로서 관측자가 시각적으로 판단한다. 따라서, 예를 들어 가로축이 시간을 나타내고 세로축이 전압을 나타내는 그래프, 또는 가로축이 용량을 나타내고 세로축이 전압을 나타내는 그래프 등을 작성하여도 좋다. 그리고, 이 그래프를 화상으로 변환하여 신경망(NN)의 입력 파라미터로서 사용하여도 좋다.
다음으로, 신경망(NN)으로부터의 출력이 그룹 A와 그룹 B 간에서 달라지도록 신경망(NN)의 중량 계수를 결정한다. 예를 들어, 그룹 A의 축전지의 데이터를 입력한 경우에는 고전압 신호(이하 H라고 함)가 출력되고, 그룹 B의 축전지의 데이터를 입력한 경우에는 저전압 신호(이하 L이라고 함)가 출력되도록 중량 계수를 결정한다.
축전지를 3개 이상의 그룹으로 나누는 경우에는, 그룹의 입력에 대응하는 출력이 다른 값을 갖도록 중량 계수를 결정할 수 있다.
여기서, 예를 들어 도 3의 (B) 내지 (D)에서, 그래프 내에 나타낸 모든 영역에 대응하는 데이터를 입력 파라미터로서 사용하여도 좋고, 또는 이상으로 판단되는 구간인, 파선으로 둘러싼 영역에 대응하는 데이터를 입력 파라미터로서 사용하여도 좋다. 이러한 식으로, 뚜렷한 특징을 갖는 구간의 데이터를 학습을 위하여 신경망에 입력함으로써, 신경망으로부터 정확성이 높은 결과를 얻을 수 있는 경우가 있다.
여기서, 전력 저장 시스템(130)에 포함되는 축전지의 측정 데이터를 학습을 위한 입력 파라미터로서 사용하여도 좋고, 또는 외부의 파라미터를 학습을 위한 입력 파라미터로서 사용하여도 좋다. 또는, 외부에서 수행한 학습의 결과를 신경망(NN)의 중량 계수로서 공급하여도 좋다.
[추론]
다음으로, 학습을 수행한 신경망(NN)을 사용하여 축전지의 상태를 해석한다.
도 5의 (A)는 충전 곡선의 예를 나타낸 것이다. 도 5의 (A)에서, 가로축은 용량을 나타내고, 세로축은 전압을 나타낸다. 도 5의 (A)에서는, 구간 Ra에서 정전류 충전을 수행하고, 구간 Rb에서 정전압 충전을 수행한다. 도 5의 (B)는, 도 5의 (A)의 그래프의 가로축의 용량을 시간으로 바꾸어 얻은 그래프이다.
도 5의 (A) 및 (B)에 나타낸 예에서, 축전지는 사용자에 의하여 거의 완전 충전되어 있지만, 충전 중에 축전지를 사용하면 도 5의 (C)에 나타낸 바와 같이 거의 완전 충전되기 전에 축전지가 방전되는 경우가 있다.
도 5의 (C)에서, 가로축은 시간을 나타내고, 세로축은 전압을 나타낸다. 도 5의 (C)는 축전지가 구간 R1에서 충전되고, 구간 R2에서 방전되고, 구간 R3에서 충전되고, 구간 R4에서 방전되는 예를 나타낸 것이다. 도 5의 (D)는, 도 5의 (C)의 그래프의 가로축의 시간을 용량으로 바꾸어 얻은 그래프이다.
또한, 충전 전류와 방전 전류의 방향이 다르다. 따라서, 신경망(NN)에 공급되는 충전 전류와 방전 전류의 극성이 반대이어도 좋고, 예를 들어 충전 전류가 양이고, 방전 전류가 음이어도 좋다. 또는, 충전 전류 및 방전 전류는 절댓값이어도 좋다.
도 6은 구간 R3에서 전압의 미세한 변동이 관측되는 예를 나타낸 것이다. 신경망(NN)에는, 충전 데이터만, 즉 도 6에서의 구간 R1 및 R3의 데이터를 입력하여도 좋다. 또는, 신경망(NN)에는, 충전 데이터와 방전 데이터의 양쪽, 즉 도 6에서의 구간 R1 내지 R4의 데이터를 입력하여도 좋다.
학습이 충분히 수행된 경우, 신경망(NN)은 구간 R3의 충전 데이터가 그룹 A에 속하는 것으로, 즉 축전지의 동작 조건을 변경하는 것이 바람직하다고 판단할 수 있다.
여기서, 도 3의 (A) 내지 (D)에 나타낸 예는, 학습을 위한 데이터로서 약 0%에서 100%까지의 SOC를 사용하는 충전 곡선이다. 한편, 도 6에 나타낸 바와 같이, 사용자가 충전 중에 축전지를 사용하는 경우에는, 충전 곡선의 일부 구간만을 해석한다.
다음으로, 추론의 절차에 대하여 도 7의 흐름도를 참조하여 설명한다.
전력 저장 시스템(130)은, 전자 기기 등 전력이 공급되는 장치에 전기적으로 접속된다. 전력 저장 시스템(130)에서, 축전지(135)는 동작되어 있고, 예를 들어 축전지(135)는 충전 또는 방전되어 있다. 축전지(135)에서 측정된 파라미터가 신경망(NN)에 입력된다(단계 S001).
신경망(NN)은 입력된 파라미터에 따른 값을 제어 회로(131)에 출력한다(단계 S002).
다음으로, 제어 회로(131)는 신경망(NN)으로부터 출력된 값에 따라 판단을 한다. 이러한 동작을 신경망(NN)으로부터의 출력값에 따른 "분류"라고 하는 경우가 있다. 도 7에 나타낸 예에서, 출력값이 H인 경우에는 공정은 단계 S004로 넘어가고, 출력값이 H가 아닌 경우, 예를 들어 L인 경우에는 공정은 단계 S001로 돌아간다.
단계 S004에서는, 제어 회로(131)가 축전지(135)의 동작 조건을 변경한다. 예를 들어, 축전지의 동작을 정지시킨다. 여기서, 본 발명의 일 형태에 따른 전력 저장 시스템을 복수의 축전지(135)에 사용하는 경우에는, 축전지(135)의 측정 데이터를 신경망(NN)에 입력한 다음, 축전지(135)를 해석할 수 있다. 또는, 직렬 또는 병렬로 접속된 복수의 축전지에 대하여 측정을 수행하고, 데이터를 입력하여 해석하여도 좋다.
복수의 축전지의 접속예에 대해서는 나중에 설명한다.
도 8은 분류에 대하여 더 자세히 설명하는 예이다.
도 8에서, 단계 S001 및 단계 S002에 대한 설명은 도 7에 나타낸 것과 같기 때문에 생략한다.
여기서는, 단계 S002에서 제어 회로(131)가 V1, V2, 및 V3의 3개의 값을 출력할 수 있는 경우에 대하여 생각한다. 또한, 이 예에서는 3개의 값을 출력할 수 있지만, 4개 이상의 값을 출력할 수 있다. 단계 S003에서, 출력값에 따라 분류를 수행한다. 공정은, 출력값이 V1이면 단계 S004로, 출력값이 V2이면 단계 S005로, 그리고 출력값이 V3이면 단계 S006으로 넘어간다.
단계 S004, S005, 및 S006의 동작 조건을 각각 C1, C2, 및 C3으로 한다. 상기 단계를 거쳐, 축전지의 상태를 해석하고 분류를 수행할 수 있다.
동작 조건 변경의 예에는, 축전지의 충전 속도와 방전 속도(전류 밀도) 및 상한 전압과 하한 전압 등의 파라미터 변경, 그리고 상술한 동작 정지가 포함된다.
또한, 축전지의 특성은 양극 및 음극의 재료에 의존한다. 따라서, 전압, 전류, 용량, SOC, 저항, 시간, 온도, 충전 곡선, 및 방전 곡선 등의 입력 파라미터는 양극 및 음극의 재료에 의존하는 경우가 있다. 또한, 축전지의 동작 조건을 변경할지 여부를 판단하는 기준은 양극 및 음극의 재료에 의존하는 경우가 있다.
상술한 이유로, 학습 및 추론은 양극과 음극의 조합마다 따로따로 수행되는 것이 바람직하다. 예를 들어, 양극 활물질이 코발트산 리튬이고 음극 활물질이 흑연인 축전지에 대하여 학습한 경우에는, 신경망(NN)의 중량 계수를 "양극에는 코발트산 리튬, 음극에는 흑연"이라는 조합의 정보와 연계시킨다. 마찬가지로, 양극 활물질이 인산 철 리튬이고, 음극 활물질이 흑연인 축전지, 또는 양극 활물질이 니켈-망가니즈-코발트산이고 음극 활물질이 타이타늄산 리튬인 축전지 등에 대하여 학습한 경우에는, 중량 계수를 활물질의 조합의 정보와 연계시킨다.
또한, 학습을 수행한 신경망(NN)을 사용하여 축전지의 상태를 해석하는 경우에는, 상기 축전지에 포함되는 양극 활물질과 음극 활물질의 조합을 해석자가 결정한다. 그리고, 그 조합에 대한 정보에 관련된 중량 계수를 사용하여 해석을 수행한다.
그러므로, 양극과 음극의 재료의 조합마다 학습 및 추론을 수행함으로써, 이상을 더 정확하게 검출할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 2)
본 실시형태에서는, 신경망(NN)의 구성예에 대하여 설명한다.
도 9는 본 발명의 일 형태에 따른 신경망의 예를 도시한 것이다. 도 9에 도시된 신경망(NN)은 입력층(IL), 출력층(OL), 및 은닉층(중간층)(HL)을 포함한다. 신경망(NN)은 복수의 은닉층(HL)을 포함한 네트워크, 즉 심층 신경망(DNN)일 수 있다. 또한, 이러한 DNN을 사용한 학습을 심층 학습(deep learning)이라고 하는 경우가 있다. 출력층(OL), 입력층(IL), 및 은닉층(HL) 각각은 복수의 뉴런 회로를 포함하고, 다른 층에 제공된 뉴런 회로는 시냅스 회로를 통하여 서로 접속되어 있다.
신경망(NN)에는 축전지의 상태를 해석하는 기능이 학습에 의하여 부가되어 있다. 측정된 축전지의 파라미터가 신경망(NN)에 입력되면, 각 층에서 연산 처리가 수행된다. 각 층에서의 연산 처리는, 예를 들어 앞의 층의 뉴런 회로의 출력과 중량 계수의 적화 연산에 의하여 실행된다. 또한, 층들 간의 결합은, 모든 뉴런 회로가 결합되는 전(全)결합이어도 좋고, 일부의 뉴런 회로가 결합되는 부분 결합이어도 좋다.
예를 들어, 합성곱 계층(convolution layer)과 풀링 계층(pooling layer)을 포함하고, 인접한 층에서 특정의 유닛만이 결합을 갖는 합성곱 신경망(CNN)을 사용하여도 좋다. CNN은 예를 들어 화상 처리에 사용된다. 합성곱 계층에서는, 화상 데이터 및 필터를 사용한 적화 연산이 수행된다. 풀링 계층은 합성곱 계층 직후에 제공되는 것이 바람직하다.
합성곱 계층은 화상 데이터에 대하여 합성곱을 수행하는 기능을 갖는다. 합성곱에서는, 화상 데이터의 일부 및 가중 필터의 필터 값을 사용한 적화 연산을 반복하여 수행한다. 합성곱 계층에 의한 합성곱의 결과, 화상의 특징이 추출된다.
합성곱에는, 가중 필터를 사용할 수 있다. 합성곱 계층에 입력된 화상 데이터에는 필터를 사용한 필터 처리가 실시된다.
합성곱이 실시된 데이터는 활성화 함수를 사용하여 변환된 다음, 풀링 계층에 출력된다. 활성화 함수로서는, ReLU(rectified linear unit) 등을 사용할 수 있다. ReLU는 음의 값이 입력되는 경우에는 출력 "0"을 생산하고, 입력값이 0 이상인 경우에는 입력값을 그대로 출력하는 함수이다. 활성화 함수로서는 시그모이드 함수 또는 tanh 함수 등을 사용하여도 좋다.
풀링 계층은, 합성곱 계층으로부터 입력된 화상 데이터에 대하여 풀링을 수행하는 기능을 갖는다. 풀링에서는, 화상 데이터를 복수의 영역으로 분할하고, 상기 영역의 각각으로부터 소정의 데이터를 추출하고 이 데이터를 매트릭스로 배치한다. 풀링에 의하여, 합성곱 계층에서 추출된 특징을 잃지 않고 화상 데이터의 크기를 줄일 수 있다. 풀링으로서는, 최대 풀링(max pooling), 평균 풀링(average pooling), 또는 Lp 풀링 등을 사용할 수 있다.
CNN에서는, 상기 합성곱 및 상기 풀링을 사용하여 특징을 추출한다. 또한, CNN은 복수의 합성곱 계층 및 복수의 풀링 계층을 포함할 수 있다.
몇 개의 합성곱 계층과 몇 개의 풀링 계층이 번갈아 배치된 후에는, 예를 들어 전결합층이 제공되는 것이 바람직하다. 2개 이상의 전결합층이 제공되어도 좋다. 전결합층은, 합성곱 및 풀링을 통하여 얻어진 화상 데이터를 사용하여 화상을 판단하는 기능을 갖는 것이 바람직하다.
도 10의 (A)에 도시된 신경망(NN)의 구성예는 순환 신경망(RNN)이라고 하는 경우가 있다. 도 10의 (A)의 RNN에서는, 은닉층(HL)이 피드백 루프를 포함하고, 은닉층(HL)으로부터의 출력이 그 자체로 돌아온다(궤환한다). RNN을 사용함으로써, 시계열 데이터를 해석하여 데이터를 예측할 수 있다. 예를 들어, 본 발명의 일 형태에 따른 신경망에서는, 과거의 충전 곡선 및 방전 곡선에 의거하여, 소정의 시간 후에 얻어지는 데이터를 예측할 수 있는 경우가 있다.
도 10의 (B)는 시각 T=T(x)에서의 RNN을 간략화하여 도시한 것이다. 또한, Win은 입력층(IL)으로부터 은닉층(HL)으로의 입력에 대한 중량 계수를 나타내고, Wout는 은닉층(HL)으로부터 출력층(OL)으로의 입력에 대한 중량 계수를 나타내고, Wr는 은닉층(HL)으로부터 궤환하는 중량 계수를 나타낸다.
도 10의 (C)에 도시된 바와 같이, 시간축 방향으로 전개된 RNN에서, 층(입력층(IL(1) 내지 IL(x)), 은닉층(HL(1) 내지 HL(x)), 및 출력층(OL(1) 내지 OL(x)))은 시각(도 10의 (A) 내지 (C)에서는 시각 T(1) 내지 시각 T(x))에 따라 다르다고 생각할 수 있다. 시간축 방향으로 전개된 RNN은, 도 10의 (C)에서와 같은 피드백 루프가 없는 순방향 전파(forward propagation) 네트워크로 간주할 수 있다.
또한, 신경망으로서는, LSTM(long short-term memory)이라고 불리는 구성을 사용할 수 있다. 은닉층이 메모리 셀을 포함하여 상태를 저장한다는 점이 RNN과 다른 LSTM은, 더 긴 시간의 데이터에 대하여 해석, 예를 들어 예측을 할 수 있다.
다음으로, 학습 기능을 갖는 신경망의 구성예에 대하여 설명한다. 도 11의 (A) 내지 (C)는 신경망(NN)의 구성예를 도시한 것이다. 신경망(NN)은 뉴런 회로(NC)와, 뉴런 회로들 사이에 제공된 시냅스 회로(SC)를 포함한다.
도 11의 (A)는 신경망(NN)의 뉴런 회로(NC) 및 시냅스 회로(SC)의 구성예를 도시한 것이다. 시냅스 회로(SC)에는 입력 데이터(x1 내지 x L )(L은 자연수)가 입력된다. 또한, 시냅스 회로(SC)는 중량 계수(w k )(k는 1 내지 L의 정수)를 저장하는 기능을 각각 갖는다. 중량 계수(w k )는 뉴런 회로(NC) 간의 결합 강도에 대응한다.
시냅스 회로(SC)에 입력 데이터(x1 내지 x L )가 입력되면, 시냅스 회로(SC)에 입력된 입력 데이터(x k )와 시냅스 회로(SC)에 저장된 중량 계수(w k )의 곱(x k w k )의, k=1 내지 L에 대한 합(즉, x1w1+x2w2+?+x L w L ), 즉 x k 와 w k 의 적화 연산에 의하여 얻어진 값이 뉴런 회로(NC)에 공급된다. 이 값이 뉴런 회로(NC)의 문턱 θ보다 크면, 뉴런 회로(NC)는 하이 레벨의 신호 y를 출력한다. 이 현상을 뉴런 회로(NC)의 발화(firing)라고 한다.
도 11의 (B)는 뉴런 회로(NC)와 시냅스 회로(SC)를 사용한 계층 퍼셉트론 신경망(NN)의 모델을 나타낸 것이다. 신경망(NN)은 입력층(IL), 은닉층(중간층)(HL), 및 출력층(OL)을 포함한다.
입력층(IL)으로부터 입력 데이터(x1 내지 x L )가 출력된다. 은닉층(HL)은 은닉 시냅스 회로(hidden synapse circuit)(HS) 및 은닉 뉴런 회로(hidden neuron circuit)(HN)를 포함한다. 출력층(OL)은 출력 시냅스 회로(OS) 및 출력 뉴런 회로(ON)를 포함한다.
은닉 뉴런 회로(HN)에는, 입력 데이터(x k )와, 은닉 시냅스 회로(HS)에 유지된 중량 계수(w k )를 사용한 적화 연산에 의하여 얻어진 값이 공급된다. 그리고, 출력 뉴런 회로(ON)에는, 은닉 뉴런 회로(HN)의 출력과, 출력 시냅스 회로(OS)에 유지된 중량 계수(w k )를 사용한 적화 연산에 의하여 얻어진 값이 공급된다. 그리고, 출력 뉴런 회로(ON)로부터, 출력 데이터(y1 내지 y L )가 출력된다.
상술한 바와 같이, 소정의 입력 데이터가 공급된 신경망(NN)은 시냅스 회로(SC)에 유지된 중량 계수와, 뉴런 회로의 문턱 θ에 대응하는 값을 출력 데이터로서 출력하는 기능을 갖는다.
또한, 신경망(NN)은 교사 데이터의 입력에 의하여 지도 학습을 수행할 수 있다. 도 11의 (C)는 오차 역전파(backpropagation)를 사용하여 지도 학습을 수행하는 신경망(NN)의 모델을 나타낸 것이다.
오차 역전파는, 신경망으로부터의 출력 데이터와, 교사 데이터 간의 오차가 작아지도록 시냅스 회로의 중량 계수(w k )를 변경하는 방법이다. 구체적으로는, 출력 데이터(데이터 y1 내지 y L ) 및 교사 데이터(데이터 t1 내지 t L )에 의거하여 결정되는 오차 δ O 에 따라 은닉 시냅스 회로(HS)의 중량 계수(w k )가 변경된다. 또한, 은닉 시냅스 회로(HS)의 중량 계수(w k )의 변화량에 따라 앞의 층의 시냅스 회로(SC)의 중량 계수(w k )가 변경된다. 이러한 식으로, 교사 데이터(t1 내지 t L )에 의거하여 시냅스 회로(SC)의 중량 계수를 순차적으로 변경함으로써, 신경망(NN)이 학습을 수행할 수 있다.
또한, 도 11의 (B) 및 (C)의 각각에서 은닉층(HL)의 개수는 하나이지만, 2개 이상으로 할 수 있다. 2개 이상의 은닉층(HL)을 포함한 신경망(이러한 신경망을 심층 신경망(DNN)이라고 함)을 사용함으로써 심층 학습이 가능하다. 따라서, 축전지의 상태를 높은 정확도로 예측할 수 있다.
도 10의 (C)를 참조하여 설명한 바와 같이, 시간축 방향으로 전개된 RNN은 피드백 루프가 없는 순방향 전파 네트워크로 간주할 수 있다. 순방향 전파 네트워크에서는, 상술한 오차 역전파에 의하여, 교사 데이터에 의거하여 중량 계수를 변경할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 3)
본 실시형태에서는, 상술한 실시형태에서 설명한 신경망에 사용할 수 있는 아날로그 적화 연산 회로의 구체적인 예에 대하여 설명한다.
도 9, 도 10의 (A) 내지 (C), 및 도 11의 (A) 내지 (C)에 도시된 신경망 전체의 연산 처리는, 엄청난 횟수의 적화 연산에 의하여 수행된다. 이들 연산 처리를 디지털 회로에 의하여 수행하는 경우, 엄청나게 많은 트랜지스터가 필요해지므로, 비효율적이고 소비전력이 높다. 따라서, 상기 적화 연산은 아날로그 적화 연산 회로(이하, APS(analog product-sum circuit)라고 함)에 의하여 수행되는 것이 바람직하다. APS는 아날로그 메모리를 포함하는 것이 바람직하다. APS는, 학습에 의하여 얻어진 중량 계수를 상기 아날로그 메모리에 저장함으로써, 아날로그 데이터를 그대로 사용하여 적화 연산을 수행할 수 있다. 이 결과, APS는 적은 트랜지스터에 의하여 신경망을 효율적으로 구성할 수 있다.
또한, 본 명세서에서 "아날로그 메모리"란 아날로그 데이터를 저장할 수 있는 기억 장치를 말하고, 본 명세서에서 "아날로그 데이터"란 3비트(8레벨) 이상의 분해능을 갖는 데이터를 말한다. 멀티레벨 데이터를 아날로그 데이터라고 하는 경우가 있다.
상기 아날로그 메모리의 예에는 멀티레벨의 플래시 메모리, ReRAM(resistive random access memory), MRAM(magnetroresistive random access memory), 및 OS 트랜지스터를 사용한 메모리(OS 메모리)가 포함된다.
OS 트랜지스터의 채널 형성 영역은 금속 산화물을 포함하는 것이 바람직하다. 채널 형성 영역의 금속 산화물은 인듐(In)을 포함하는 것이 바람직하다. 인듐을 포함한 채널 형성 영역의 금속 산화물은, OS 트랜지스터의 캐리어 이동도(전자 이동도)가 높아진다. 채널 형성 영역의 금속 산화물은 원소 M을 포함한 산화물 반도체인 것이 바람직하다. 원소 M은 알루미늄(Al), 갈륨(Ga), 또는 주석(Sn) 등인 것이 바람직하다. 원소 M으로서 사용할 수 있는 다른 원소에는 붕소(B), 실리콘(Si), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 이트륨(Y), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 및 텅스텐(W) 등이 있다. 또한, 원소 M으로서 상기 원소 중 2개 이상을 조합하여 사용하여도 좋다. 원소 M은 예를 들어 산소와의 결합 에너지가 높은 원소이다. 원소 M은 예를 들어 산소와의 결합 에너지가 인듐보다 높은 원소이다. 채널 형성 영역의 금속 산화물은 아연(Zn)을 포함한 금속 산화물인 것이 바람직하다. 아연을 포함한 금속 산화물은 결정화되기 쉬운 경우가 있다.
채널 형성 영역의 금속 산화물은 인듐을 포함한 금속 산화물에 한정되지 않는다. 채널 형성 영역의 금속 산화물은, 예를 들어 인듐을 포함하지 않고 아연, 갈륨, 및 주석 중 임의의 것을 포함한 금속 산화물(예를 들어, 아연 주석 산화물 및 갈륨 주석 산화물)이어도 좋다. 도 12는 적화 연산 회로의 구성예를 도시한 것이다. 도 12의 적화 연산 회로(MAC)는, 후술하는 메모리 셀에 유지된 제 1 데이터와, 입력된 제 2 데이터를 사용한 적화 연산을 수행하는 회로이다. 또한, 제 1 데이터 및 제 2 데이터는 아날로그 데이터 또는 멀티레벨 데이터(이산(離散) 데이터)로 할 수 있다.
적화 연산 회로(MAC)는 전류원 회로(CS), 커런트 미러 회로(CM), 회로(WDD), 회로(WLD), 회로(CLD), 오프셋 회로(OFST), 활성화 함수 회로(ACTV), 및 메모리 셀 어레이(CA)를 포함한다.
메모리 셀 어레이(CA)는 메모리 셀(AM[1]), 메모리 셀(AM[2]), 메모리 셀(AMref[1]), 및 메모리 셀(AMref[2])을 포함한다. 메모리 셀(AM[1]) 및 메모리 셀(AM[2])은 각각 제 1 데이터를 유지하는 기능을 갖고, 메모리 셀(AMref[1]) 및 메모리 셀(AMref[2])은 각각 적화 연산을 수행하기 위하여 필요한 참조 데이터를 유지하는 기능을 갖는다. 참조 데이터는 제 1 데이터 및 제 2 데이터와 같이, 아날로그 데이터 또는 멀티레벨 데이터(이산 데이터)로 할 수 있다.
도 12의 메모리 셀 어레이(CA)에서는 메모리 셀이 2행 2열의 매트릭스로 배치되어 있지만, 메모리 셀 어레이(CA)에서 메모리 셀은 3행 이상 3열 이상의 매트릭스로 배치되어도 좋다. 적화 연산 대신 곱셈을 수행하는 경우에는, 메모리 셀 어레이(CA)에서 메모리 셀은 1행 2열 이상의 매트릭스로 배치되어도 좋다.
메모리 셀(AM[1]), 메모리 셀(AM[2]), 메모리 셀(AMref[1]), 및 메모리 셀(AMref[2])은 각각 트랜지스터(Tr11), 트랜지스터(Tr12), 및 용량 소자(C1)를 포함한다.
또한, 트랜지스터(Tr11)는 OS 트랜지스터인 것이 바람직하다.
트랜지스터(Tr12)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(Tr12)를 트랜지스터(Tr11)와 동시에 형성할 수 있기 때문에, 적화 연산 회로의 제작 단계 수가 감소되는 경우가 있다. 트랜지스터(Tr12)의 채널 형성 영역은, 산화물 대신에 비정질 실리콘 또는 다결정 실리콘 등을 사용하여 형성되어도 좋다.
메모리 셀(AM[1]), 메모리 셀(AM[2]), 메모리 셀(AMref[1]), 및 메모리 셀(AMref[2])의 각각에서는, 트랜지스터(Tr11)의 제 1 단자가 트랜지스터(Tr12)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(Tr12)의 제 1 단자는 배선(VR)에 전기적으로 접속되어 있다. 용량 소자(C1)의 제 1 단자는 트랜지스터(Tr12)의 게이트에 전기적으로 접속되어 있다.
메모리 셀(AM[1])에서, 트랜지스터(Tr11)의 제 2 단자는 배선(WD)에 전기적으로 접속되고, 트랜지스터(Tr11)의 게이트는 배선(WL[1])에 전기적으로 접속되어 있다. 트랜지스터(Tr12)의 제 2 단자는 배선(BL)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(CL[1])에 전기적으로 접속되어 있다. 도 12에서는, 메모리 셀(AM[1])에서 트랜지스터(Tr11)의 제 1 단자, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C1)의 제 1 단자가 접속된 부분이 노드(NM[1])이다. 또한, I AM[1]은 배선(BL)으로부터 트랜지스터(Tr12)의 제 2 단자에 흐르는 전류를 나타낸다.
메모리 셀(AM[2])에서, 트랜지스터(Tr11)의 제 2 단자는 배선(WD)에 전기적으로 접속되고, 트랜지스터(Tr11)의 게이트는 배선(WL[2])에 전기적으로 접속되어 있다. 트랜지스터(Tr12)의 제 2 단자는 배선(BL)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(CL[2])에 전기적으로 접속되어 있다. 도 12에서는, 메모리 셀(AM[2])에서 트랜지스터(Tr11)의 제 1 단자, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C1)의 제 1 단자가 접속된 부분이 노드(NM[2])이다. 또한, I AM[2]은 배선(BL)으로부터 트랜지스터(Tr12)의 제 2 단자에 흐르는 전류를 나타낸다.
메모리 셀(AMref[1])에서, 트랜지스터(Tr11)의 제 2 단자는 배선(WDref)에 전기적으로 접속되고, 트랜지스터(Tr11)의 게이트는 배선(WL[1])에 전기적으로 접속되어 있다. 트랜지스터(Tr12)의 제 2 단자는 배선(BLref)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(CL[1])에 전기적으로 접속되어 있다. 도 12에서는, 메모리 셀(AMref[1])에서 트랜지스터(Tr11)의 제 1 단자, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C1)의 제 1 단자가 접속된 부분이 노드(NMref[1])이다. 또한, I AMref[1]는 배선(BLref)으로부터 트랜지스터(Tr12)의 제 2 단자에 흐르는 전류를 나타낸다.
메모리 셀(AMref[2])에서, 트랜지스터(Tr11)의 제 2 단자는 배선(WDref)에 전기적으로 접속되고, 트랜지스터(Tr11)의 게이트는 배선(WL[2])에 전기적으로 접속되어 있다. 트랜지스터(Tr12)의 제 2 단자는 배선(BLref)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(CL[2])에 전기적으로 접속되어 있다. 도 12에서는, 메모리 셀(AMref[2])에서 트랜지스터(Tr11)의 제 1 단자, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C1)의 제 1 단자가 접속된 부분이 노드(NMref[2])이다. 또한, I AMref[2]는 배선(BLref)으로부터 트랜지스터(Tr12)의 제 2 단자에 흐르는 전류를 나타낸다.
노드(NM[1]), 노드(NM[2]), 노드(NMref[1]), 및 노드(NMref[2])는 각각의 메모리 셀의 유지 노드로서 기능한다.
배선(VR)은 메모리 셀(AM[1]), 메모리 셀(AM[2]), 메모리 셀(AMref[1]), 및 메모리 셀(AMref[2])의 각각의 트랜지스터(Tr12)의 제 1 단자와 제 2 단자 사이에 전류를 공급하기 위한 것이다. 그러므로, 배선(VR)은 소정의 전위를 공급하기 위한 배선으로서 기능한다. 본 실시형태에서, 배선(VR)으로부터 공급되는 전위는 기준 전위이거나 기준 전위보다 낮다.
전류원 회로(CS)는 배선(BL) 및 배선(BLref)에 전기적으로 접속되어 있다. 전류원 회로(CS)는 배선(BL) 및 배선(BLref)에 전류를 공급하는 기능을 갖는다. 배선(BL) 및 배선(BLref)에는 다른 양의 전류를 공급하여도 좋다. 본 구성예에서는, 전류원 회로(CS)로부터 배선(BL)에 공급되는 전류를 I C로 나타내고, 전류원 회로(CS)로부터 배선(BLref)에 공급되는 전류를 I Cref로 나타낸다.
커런트 미러 회로(CM)는 배선(IE) 및 배선(IEref)을 갖는다. 배선(IE)은 배선(BL)에 전기적으로 접속되고, 도 12에서는 배선(IE)과 배선(BL)의 접속점을 노드(NP)로 나타낸다. 배선(IEref)은 배선(BLref)에 전기적으로 접속되고, 도 12에서는 배선(IEref)과 배선(BLref)의 접속점을 노드(NPref)로 나타낸다. 커런트 미러 회로(CM)는 노드(NPref)의 전위에 따른 전류를 배선(BLref)의 노드(NPref)로부터 배선(IEref)에 흘리고, 노드(Npref)의 전위에 따른 상기 전류와 같은 양의 전류를 배선(BL)의 노드(NP)로부터 배선(IE)에 흘리는 기능을 갖는다. 도 12에서는, 노드(NP)로부터 배선(IE)에 흘리는 전류 및 노드(NPref)로부터 배선(IEref)에 흘리는 전류를 ICM으로 나타낸다. 배선(BL)을 통하여 커런트 미러 회로(CM)로부터 메모리 셀 어레이(CA)에 흐르는 전류를 I B로 나타내고, 배선(BLref)을 통하여 커런트 미러 회로(CM)로부터 메모리 셀 어레이(CA)에 흐르는 전류를 I Bref로 나타낸다.
회로(WDD)는 배선(WD) 및 배선(WDref)에 전기적으로 접속되어 있다. 회로(WDD)는 메모리 셀 어레이(CA)의 각 메모리 셀에 저장되는 데이터를 송신하는 기능을 갖는다.
회로(WLD)는 배선(WL[1]) 및 배선(WL[2])에 전기적으로 접속되어 있다. 회로(WLD)는, 메모리 셀 어레이(CA)에서의 메모리 셀에 데이터를 기록할 때 데이터가 기록되는 메모리 셀을 선택하는 기능을 갖는다.
회로(CLD)는 배선(CL[1]) 및 배선(CL[2])에 전기적으로 접속되어 있다. 회로(CLD)는 메모리 셀 어레이(CA)에서의 각 메모리 셀의 용량 소자(C1)의 제 2 단자에 전위를 공급하는 기능을 갖는다.
회로(OFST)는 배선(BL) 및 배선(OE)에 전기적으로 접속되어 있다. 회로(OFST)는 배선(BL)으로부터 회로(OFST)에 흐르는 전류량 및/또는 배선(BL)으로부터 회로(OFST)에 흐르는 전류의 변화량을 측정하는 기능을 갖는다. 또한, 회로(OFST)는 상기 측정의 결과를 배선(OE)에 출력하는 기능을 갖는다. 또한, 회로(OFST)는 상기 측정의 결과를 전류로서 배선(OE)에 출력하여도 좋고, 상기 측정의 결과를 전압으로 변환한 다음 이 전압을 배선(OE)에 출력하여도 좋다. 도 12에서, I α는 배선(BL)으로부터 회로(OFST)에 흐르는 전류를 나타낸다.
예를 들어, 회로(OFST)는 도 13에서의 구성을 가질 수 있다. 도 13에서, 회로(OFST)는 트랜지스터(Tr21, Tr22, 및 Tr23), 용량 소자(C2), 및 저항 소자(R)를 포함한다.
용량 소자(C2)의 제 1 단자는 배선(BL)에 전기적으로 접속되고, 저항 소자(R)의 제 1 단자는 배선(BL)에 전기적으로 접속되어 있다. 용량 소자(C2)의 제 2 단자는 트랜지스터(Tr21)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(Tr21)의 제 1 단자는 트랜지스터(Tr22)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(Tr22)의 제 1 단자는 트랜지스터(Tr23)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(Tr23)의 제 1 단자는 배선(OE)에 전기적으로 접속되어 있다. 용량 소자(C2)의 제 1 단자와 저항 소자(R)의 제 1 단자의 전기적 접속점을 노드(Na)라고 하고, 용량 소자(C2)의 제 2 단자, 트랜지스터(Tr21)의 제 1 단자, 및 트랜지스터(Tr22)의 게이트의 전기적 접속점을 노드(Nb)라고 한다.
저항 소자(R)의 제 2 단자는 배선(VrefL)에 전기적으로 접속되어 있다. 트랜지스터(Tr21)의 제 2 단자는 배선(VaL)에 전기적으로 접속되고, 트랜지스터(Tr21)의 게이트는 배선(RST)에 전기적으로 접속되어 있다. 트랜지스터(Tr22)의 제 2 단자는 배선(VDDL)에 전기적으로 접속되어 있다. 트랜지스터(Tr23)의 제 2 단자는 배선(VSSL)에 전기적으로 접속되고, 트랜지스터(Tr23)의 게이트는 배선(VbL)에 전기적으로 접속되어 있다.
배선(VrefL)은 전위 Vref를 공급하기 위한 것이고, 배선(VaL)은 전위 Va를 공급하기 위한 것이고, 배선(VbL)은 전위 Vb를 공급하기 위한 것이다. 배선(VDDL)은 전위 VDD를 공급하기 위한 것이고, 배선(VSSL)은 전위 VSS를 공급하기 위한 것이다. 특히 회로(OFST)의 본 구성예에서는, 전위 VDD를 고레벨 전위로 하고, 전위 VSS를 저레벨 전위로 한다. 배선(RST)은 트랜지스터(Tr21)의 온/오프 상태를 전환하기 위한 전위를 공급하기 위한 것이다.
도 13의 회로(OFST)에서는, 트랜지스터(Tr22), 트랜지스터(Tr23), 배선(VDDL), 배선(VSSL), 및 배선(VbL)으로 소스 폴로어 회로가 구성되어 있다.
도 13의 회로(OFST)에서는, 저항 소자(R)와 배선(VrefL)을 통하여, 배선(BL)을 통한 전류, 및 저항 소자(R)의 저항에 따른 전위가 노드(Na)에 공급된다.
도 13에서의 회로(OFST)의 동작예에 대하여 설명한다. 배선(BL)을 통하여 첫 번째 전류(이하, 제 1 전류라고 함)가 흐르면, 저항 소자(R)와 배선(VrefL)을 통하여 제 1 전류 및 저항 소자(R)의 저항에 따른 전위가 노드(Na)에 공급된다. 이때, 트랜지스터(Tr21)를 온으로 하여 노드(Nb)에 전위 Va를 공급한다. 그 후, 트랜지스터(Tr21)를 오프로 한다.
다음으로, 배선(BL)을 통하여 2번째 전류(이하, 제 2 전류라고 함)가 흐르면, 제 1 전류가 흐르는 경우와 같이, 저항 소자(R)와 배선(VrefL)을 통하여 제 2 전류 및 저항 소자(R)의 저항에 따른 전위가 노드(Na)에 공급된다. 이때, 노드(Nb)는 부유 상태에 있기 때문에, 노드(Na)의 전위가 변화되면, 용량 결합에 의하여 노드(Nb)의 전위가 변화된다. 노드(Na)의 전위의 변화가 ΔV Na이고 용량 결합 계수가 1인 경우, 노드(Nb)의 전위는 Va+ΔV Na이다. 트랜지스터(Tr22)의 문턱 전압이 V th인 경우, 배선(OE)을 통하여 전위 Va+ΔV Na-V th가 출력된다. 여기서 전위 Va가 문턱 전압 V th이면, 배선(OE)을 통하여 전위 ΔV Na를 출력할 수 있다.
전위 ΔV Na는 제 1 전류와 제 2 전류 간의 변화량, 저항 소자(R), 및 전위 Vref에 의하여 결정된다. 저항 소자(R) 및 전위 Vref는 알려진 것으로 간주할 수 있기 때문에, 도 13에서의 회로(OFST)를 사용함으로써, 배선(BL)을 통하여 흐르는 전류의 변화량을 전위 ΔV Na로부터 구할 수 있다.
활성화 함수 회로(ACTV)는 배선(OE) 및 배선(NIL)에 전기적으로 접속되어 있다. 활성화 함수 회로(ACTV)에는 배선(OE)을 통하여, 회로(OFST)에 의하여 측정된 전류의 변화량이 입력된다. 활성화 함수 회로(ACTV)는 회로(OFST)에 의하여 측정된 전류의 변화량에 대하여, 미리 정의된 함수에 따른 산술 연산을 수행한다. 상기 함수의 예에는 시그모이드 함수, tanh 함수, softmax 함수, ReLU 함수, 및 문턱값 함수가 포함되고, 이들 함수는 신경망에서의 활성화 함수로서 사용된다.
<적화 연산 회로의 동작예>
다음으로, 적화 연산 회로(MAC)의 동작예에 대하여 설명한다.
도 14는 적화 연산 회로(MAC)의 동작예의 타이밍 차트를 나타낸 것이다. 도 14의 타이밍 차트는, 시각 T01부터 시각 T09까지의, 배선(WL[1]), 배선(WL[2]), 배선(WD), 배선(WDref), 노드(NM[1]), 노드(NM[2]), 노드(NMref[1]), 노드(NMref[2]), 배선(CL[1]), 및 배선(CL[2])의 전위의 변동과, 전류 I B-I α 및 전류 I Bref의 변동을 나타낸다. 특히, 전류 I B-I α는, 배선(BL)을 통하여 메모리 셀 어레이(CA)의 메모리 셀(AM[1] 및 AM[2])에 흐르는 총전류량을 나타낸다.
<<시각 T01부터 시각 T02까지의 기간>>
시각 T01부터 시각 T02까지의 기간에는, 배선(WL[1])에 고레벨 전위(도 14에서는 High로 나타냄)가 공급되고, 배선(WL[2])에 저레벨 전위(도 14에서는 Low로 나타냄)가 공급된다. 또한, 배선(WD)에는 접지 전위(도 14에서는 GND로 나타냄)보다 V PR-V W[1]만큼 높은 전위가 공급되고, 배선(WDref)에는 접지 전위보다 V PR만큼 높은 전위가 공급된다. 또한, 배선(CL[1]) 및 배선(CL[2])에는 기준 전위(도 14에서는 REFP로 나타냄)가 공급된다.
전위 V W[1]는 제 1 데이터의 하나에 대응한다. 전위 V PR는 참조 데이터에 대응한다.
이 기간에는, 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 트랜지스터(Tr11)의 게이트에 고레벨 전위가 공급되기 때문에, 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 트랜지스터(Tr11)가 온이 된다. 그러므로, 노드(NM[1])의 전위가 V PR-V W[1]가 되고, 노드(NMref[1])의 전위가 V PR가 된다.
배선(BL)으로부터 메모리 셀(AM[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AM[1],0을 다음 식으로 나타낼 수 있다.
[식 1]
Figure pct00001
식에서, k는 트랜지스터(Tr12)의 채널 길이, 채널 폭, 이동도, 및 게이트 절연막의 용량 등에 의하여 결정되는 상수이다. 또한, V th는 트랜지스터(Tr12)의 문턱 전압이다.
마찬가지로, 배선(BLref)으로부터 메모리 셀(AMref[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AMref[1],0을 다음 식으로 나타낼 수 있다.
[식 2]
Figure pct00002
또한, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 트랜지스터(Tr11)의 게이트에 저레벨 전위가 공급되기 때문에, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 트랜지스터(Tr11)가 오프가 된다. 그러므로, 노드(NM[2]) 및 노드(NMref[2])에서 전위는 유지되지 않는다.
<<시각 T02부터 시각 T03까지의 기간>>
시각 T02부터 시각 T03까지의 기간에는, 배선(WL[1])에 저레벨 전위가 공급된다. 이때, 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 트랜지스터(Tr11)의 게이트에 저레벨 전위가 공급되기 때문에, 메모리 셀(AM[1] 및 AMref[1])의 트랜지스터(Tr11)가 오프가 된다.
배선(WL[2])에는 시각 T02 전부터 저레벨 전위가 계속해서 공급되어 있다. 그러므로, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 트랜지스터(Tr11)는 시각 T02 전부터 오프를 유지한다. 따라서, 시각 T02부터 시각 T03까지의 기간에는 노드(NM[1]), 노드(NM[2]), 노드(NMref[1]), 및 노드(NMref[2])의 전위가 유지된다. 트랜지스터(Tr11)의 각각으로서 OS 트랜지스터를 사용하면, 각 트랜지스터(Tr11)의 제 1 단자와 제 2 단자 사이를 흐르는 누설 전류량을 줄일 수 있기 때문에, 노드의 전위를 오랫동안 유지할 수 있다. 배선(WD) 및 배선(WDref)에는 접지 전위가 공급되고, 트랜지스터(Tr11)의 각각은 오프이기 때문에, 배선(WD) 및 배선(WDref)으로부터의 전위를 공급함으로써, 노드에 유지된 전위가 재기록되지 않는다.
<<시각 T03부터 시각 T04까지의 기간>>
시각 T03부터 시각 T04까지의 기간에는, 배선(WL[1])에 저레벨 전위가 공급되고, 배선(WL[2])에 고레벨 전위가 공급된다. 또한, 배선(WD)에는 접지 전위보다 V PR-V w[2]만큼 높은 전위가 공급되고, 배선(WDref)에는 접지 전위보다 V PR만큼 높은 전위가 공급된다. 또한, 배선(CL[1]) 및 배선(CL[2])에는 시각 T02 전부터 기준 전위가 계속해서 공급되어 있다.
또한, 전위 V w[2]는 제 1 데이터의 하나에 대응한다.
이 기간에는, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 트랜지스터(Tr11)의 게이트에 고레벨 전위가 공급되기 때문에, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 트랜지스터(Tr11)가 온이 된다. 그러므로, 노드(NM[2])의 전위가 V PR-V W[2]가 되고, 노드(Nref[2])의 전위가 V PR가 된다.
배선(BL)으로부터 메모리 셀(AM[2])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AM[2],0을 다음 식으로 나타낼 수 있다.
[식 3]
Figure pct00003
마찬가지로, 배선(BLref)으로부터 메모리 셀(AMref[2])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AMref[2],0을 다음 식으로 나타낼 수 있다.
[식 4]
Figure pct00004
<<시각 T04부터 시각 T05까지의 기간>>
여기서, 시각 T04부터 시각 T05까지의 기간에 배선(BL) 및 배선(BLref)을 통하여 흐르는 전류에 대하여 설명한다.
배선(BLref)에는 전류원 회로(CS)로부터의 전류가 공급된다. 또한, 배선(BLref)에는 커런트 미러 회로(CM), 메모리 셀(AMref[1]), 및 메모리 셀(AMref[2])로부터 전류가 흐른다. 배선(BLref)을 통하여 전류원 회로(CS)로부터 공급되는 전류가 I Cref이고, 배선(BLref)을 통하여 커런트 미러 회로(CM)로부터 흘리는 전류가 I CM,0인 경우, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 5]
Figure pct00005
배선(BL)을 통하여 전류원 회로(CS)로부터 공급되는 전류가 I C,0이고, 배선(BL)으로부터 회로(OFST)에 흐르는 전류가 I α,0이면, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 6]
Figure pct00006
<<시각 T05부터 시각 T06까지의 기간>>
시각 T05부터 시각 T06까지의 기간에는, 배선(CL[1])에 기준 전위보다 V X[1]만큼 높은 전위가 공급된다. 이때, 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 용량 소자(C1)의 제 2 단자에는 전위 V X[1]가 공급되므로, 트랜지스터(Tr12)의 게이트의 전위가 상승한다.
전위 V X[1]는 제 2 데이터의 하나에 대응한다.
트랜지스터(Tr12)의 게이트의 전위의 상승은, 배선(CL[1])의 전위의 변화에 대하여, 메모리 셀의 구성에 의하여 결정되는 용량 결합 계수를 곱함으로써 얻은 전위에 대응한다. 상기 용량 결합 계수는, 용량 소자(C1)의 용량, 트랜지스터(Tr12)의 게이트 용량, 및 기생 용량에 기초하여 산출된다. 본 동작예에서는, 설명이 복잡해지는 것을 피하기 위하여, 배선(CL[1])의 전위의 상승은 트랜지스터(Tr12)의 게이트의 전위의 상승과 같은 것으로 하고, 이는 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 각각의 용량 결합 계수를 1로 하는 경우에 상당한다.
용량 결합 계수를 1로 상정하여 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 용량 소자(C1)의 제 2 단자에 전위 V X[1]가 공급되면, 노드(NM[1]) 및 노드(NMref[1])의 전위는 각각 V X[1]만큼 상승한다.
메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 각각의 트랜지스터(Tr12)의 제 2 단자로부터 제 1 단자에 흐르는 전류에 대하여 설명한다. 배선(BL)으로부터 메모리 셀(AM[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AM[1],1을 다음 식으로 나타낼 수 있다.
[식 7]
Figure pct00007
바꿔 말하면, 배선(CL[1])에 전위 V X[1]를 공급함으로써, 배선(BL)으로부터 메모리 셀(AM[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류는 I AM[1],1-I AM[1],0(도 14에서는 ΔI AM[1]으로 나타냄)만큼 상승한다.
마찬가지로, 배선(BLref)으로부터 메모리 셀(AMref[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AMref[1],1을 다음 식으로 나타낼 수 있다.
[식 8]
Figure pct00008
바꿔 말하면, 배선(CL[1])에 전위 V X[1]를 공급함으로써, 배선(Bref)으로부터 메모리 셀(AMref[1])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류는 I AMref[1],1 -I AMref[1],0(도 14에서는 ΔI AMref[1]로 나타냄)만큼 상승한다.
배선(BLref)을 통하여 커런트 미러 회로(CM)로부터 흘리는 전류가 I CM,1인 경우, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 9]
Figure pct00009
배선(BL)으로부터 회로(OFST)에 흐르는 전류가 I α,1인 경우, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 10]
Figure pct00010
또한, ΔI α는, 시각 T04부터 시각 T05까지의 기간에 배선(BL)으로부터 배선(OFST)에 흐르는 전류 I α,0과, 시각 T05부터 시각 T06까지의 기간에 배선(BL)으로부터 배선(OFST)에 흐르는 전류 I α,1의 차이를 나타낸다. 이하에서는, ΔI α를 적화 연산 회로(MAC)에서의 차분 전류라고 한다. 차분 전류 ΔI α는 식(E1) 내지 식(E10)을 사용하여, 다음 식으로 나타낼 수 있다.
[식 11]
Figure pct00011
<<시각 T06부터 시각 T07까지의 기간>>
시각 T06부터 시각 T07까지의 기간에는, 배선(CL[1])에 접지 전위가 공급된다. 접지 전위는 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 용량 소자(C1)의 제 2 단자에 공급된다. 따라서, 노드(NM[1]) 및 노드(NMref[1])의 전위는 시각 T04부터 시각 T05까지의 기간의 전위로 돌아간다.
<<시각 T07부터 시각 T08까지의 기간>>
시각 T07부터 시각 T08까지의 기간에는, 배선(CL[1])에 기준 전위보다 V X[1]만큼 높은 전위가 공급되고, 배선(CL[2])에 기준 전위보다 V X[2]만큼 높은 전위가 공급된다. 이때, 메모리 셀(AM[1]) 및 메모리 셀(AMref[1])의 용량 소자(C1)의 제 2 단자에는 전위 V X[1]가 공급되고, 메모리 셀(AM[2]) 및 메모리 셀(AMref[2])의 용량 소자(C1)의 제 2 단자에는 전위 V X[2]가 공급된다. 따라서, 메모리 셀(AM[1], AM[2], AMref[1], 및 AMref[2])에서의 트랜지스터(Tr12)의 게이트의 전위가 상승한다.
배선(BL)으로부터 메모리 셀(AM[2])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AM[2],1을 다음 식으로 나타낼 수 있다.
[식 12]
Figure pct00012
마찬가지로, 배선(BLref)으로부터 메모리 셀(AMref[2])의 트랜지스터(Tr12)의 제 1 단자에 그 제 2 단자를 통하여 흐르는 전류 I AMref[2],1을 다음 식으로 나타낼 수 있다.
[식 13]
Figure pct00013
배선(BLref)을 통하여 커런트 미러 회로(CM)로부터 흘리는 전류가 I CM,2인 경우, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 14]
Figure pct00014
배선(BL)으로부터 회로(OFST)에 흐르는 전류가 I α,3이면, 키르히호프의 법칙에 따라 다음 식이 만족된다.
[식 15]
Figure pct00015
시각 T04부터 시각 T05까지의 기간에 배선(BL)으로부터 배선(OFST)에 흐르는 전류 I α,0과, 시각 T07부터 시각 T08까지의 기간에 배선(BL)으로부터 배선(OFST)에 흐르는 전류 I α,3의 차이인 차분 전류 ΔI α는 식(E1) 내지 식(E8) 및 식(E12) 내지 식(E15)을 사용하여, 다음 식으로 나타낼 수 있다.
[식 16]
Figure pct00016
식(E16)에 따르면, 회로(OFST)에 입력되는 차분 전류 ΔI α는, 복수의 제 1 데이터인 전위 V W와 복수의 제 2 데이터인 전위 V X의 곱의 합에 대응하는 값이다. 그러므로, 차분 전류 ΔI α를 회로(OFST)에 의하여 측정하면, 제 1 데이터와 제 2 데이터의 곱의 합의 값을 구할 수 있다.
<<시각 T08부터 시각 T09까지의 기간>>
시각 T08부터 시각 T09까지의 기간에는, 배선(CL[1]) 및 배선(CL[2])에 기준 전위가 공급된다. 이 기준 전위는 메모리 셀(AM[1], AM[2], AMref[1], 및 AMref[2])의 용량 소자(C1)의 제 2 단자에 공급된다. 따라서, 노드(NM[1], NM[2], NMref[1], 및 NMref[2])의 전위는 시각 T06부터 시각 T07까지의 기간의 전위로 돌아간다.
시각 T05부터 시각 T06까지의 기간에는 배선(CL[1])에 V X[1]를 공급하고, 시각 T07부터 시각 T08까지의 기간에는 배선(CL[1]) 및 배선(CL[2])에 각각 V X[1]V X[2]를 공급하지만, 배선(CL[1]) 및 배선(CL[2])에 공급되는 전위는 기준 전위 REFP보다 낮아도 좋다. 배선(CL[1]) 및/또는 배선(CL[2])에 기준 전위 REFP보다 낮은 전위를 공급한 경우, 배선(CL[1]) 및/또는 배선(CL[2])에 접속되어 있는 메모리 셀의 유지 노드의 전위를 용량 결합에 의하여 감소시킬 수 있다. 따라서, 적화 연산에서 제 1 데이터와, 음의 값인 제 2 데이터의 하나의 곱셈을 수행할 수 있다. 예를 들어, 시각 T07부터 시각 T08까지의 기간에 배선(CL[2])에 V X[2] 대신 -V X[2]를 공급한 경우에는, 차분 전류 ΔI α는 다음 식으로 나타낼 수 있다.
[식 17]
Figure pct00017
본 동작예에서는 2행 2열의 매트릭스로 배치된 메모리 셀을 포함한 메모리 셀 어레이(CA)를 사용하지만, 1행 2열 이상의 매트릭스로 배치된 메모리 셀을 포함한 메모리 셀 어레이, 및 3행 이상 3열 이상의 매트릭스로 배치된 메모리 셀을 포함한 메모리 셀 어레이에도 마찬가지로 적화 연산을 수행할 수 있다. 본 동작예의 적화 연산 회로에서는, 메모리 셀의 복수의 열 중 하나를 참조 데이터(전위 V PR)를 유지하는 메모리 셀로서 사용함으로써, 메모리 셀의 나머지 열의 적화 연산을 동시에 실행할 수 있다. 즉, 연산 회로의 메모리 셀 어레이의 열수를 늘림으로써, 연산 회로의 고속 적화 연산이 가능해진다. 메모리 셀 어레이의 행수를 늘림으로써, 적화 연산에서 서로 더하는 항의 개수를 늘릴 수 있다. 행수를 늘린 경우의 차분 전류 ΔI α는 다음 식으로 나타낼 수 있다.
[식 18]
Figure pct00018
본 실시형태에서 설명한 적화 연산 회로에서는, 어떤 층의 메모리 셀(AM)의 행수가 그 앞의 층의 뉴런의 개수에 대응한다. 바꿔 말하면, 어떤 층의 메모리 셀(AM)의 행수는, 상기 층에 입력되는 그 앞의 층의 뉴런의 출력 신호의 개수에 대응한다. 어떤 층의 메모리 셀(AM)의 열수가 그 다음 층의 뉴런의 개수에 대응한다. 바꿔 말하면, 어떤 층의 메모리 셀(AM)의 열수는, 그 다음 층으로부터 출력되는 뉴런의 출력 신호의 개수에 대응한다. 즉, 앞의 층의 뉴런의 개수 및 다음 층의 뉴런의 개수에 따라, 적화 연산 회로의 메모리 셀 어레이의 어떤 층의 행수 및 열수가 결정된다. 그러므로, 신경망을 설계하기 위해서는, 신경망의 원하는 구성에 따라 메모리 셀 어레이의 행수 및 열수를 결정한다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 4)
본 실시형태에서는, 복수의 축전지를 포함한 전력 저장 시스템에 대하여 설명한다.
도 1의 (B)에서 설명한 바와 같이 복수의 축전지를 포함한 전력 저장 시스템(130)이 예비용의 축전지를 포함하여, 동작이 정지되는 것이 판단된 축전지와 교체되는 경우에 대하여 설명한다.
도 15는 축전지(135_1 내지 135_4)가 제어 회로(131)에 전기적으로 접속되는 예를 나타낸 것이다. 또한, 도 15에서 축전지의 양쪽 전극은 보호 회로를 통하지 않고 단자(V1 및 V2)에 전기적으로 접속되고, 단자(V1 및 V2)는 제어 회로(131)에 전기적으로 접속되어 있다. 제어 회로(131)는 회로(BC)를 포함한다. 회로(BC)는 회로(BM)를 포함한다. 회로(BM)는 축전지의 단자(V1 및 V2)에 전기적으로 접속되어 있다. 회로(BM)는 예를 들어 축전지의 보호 회로로서 기능한다. 회로(BM)에서는, 축전지의 전압이 측정되는 것이 바람직하다. 회로(BM)는 축전지의 충방전을 수행하는 기능을 갖는 것이 바람직하다.
회로(BM)는 콤퍼레이터를 포함하고, 이 콤퍼레이터에 의하여 축전지들의 전압이 비교되는 것이 바람직하다. 예를 들어, 회로(BM)는 측정된 축전지들의 전압을 비교하고 이 비교 결과에 따라 축전지의 동작을 제어하여도 좋다. 예를 들어, 가장 낮은 전압으로 충전된 축전지와 비교하여 높은 전압으로 충전된 축전지의 충전을 정지하여도 좋다. 또는, 전압이 가장 낮은 전압으로 충전된 축전지의 전압에 가까워지도록 감소될 때까지, 높은 전압으로 충전된 축전지를 방전하여도 좋다. 이 방전의 공정에서, 방출되는 전하가 다른 축전지에 공급되어도 좋다.
단자(V1 및 V2)는 회로(BC)의 스위치 그룹(141)에 전기적으로 접속되어 있다.
도 15에서, 축전지(135_1 내지 135_4)는 전기적으로 직렬로 접속되어 있다.
도 15에서, 축전지(135_S)는 예비용의 축전지이고 회로(BC)에 전기적으로 접속되어 있다. 축전지(135_S)에 접속되어 있는 단자(V1 및 V2)는 스위치 그룹(142)에 전기적으로 접속되어 있다.
동작이 정지되는 것이 판단된 축전지를 예비용의 축전지와 교체하는 경우에 대하여 도 16을 참조하여 설명한다. 도 16에서는, 상술한 신경망(NN)을 사용한 추론에 의하여 축전지(135_2)의 동작이 정지되는 것이 판단된 경우에, 축전지(135_2)를 축전지(135_S)와 교체하는 예.
스위치 그룹(141)에서, 축전지(135_2)에 접속되어 있는 단자(V1 및 V2)에 접속된 스위치를 오프로 한다.
스위치 그룹(142)에서, 축전지(135_S)에 접속되어 있는 단자(V1 및 V2)를, 축전지(135_2)가 접속되었었던 행의 배선에 전기적으로 접속시킨다. 이 조작을 통하여, 축전지(135_S)는 축전지(135_1 및 135_3)에 전기적으로 직렬로 접속된다.
도 15 및 도 16에는 4개의 축전지의 각각이 직렬로 접속되는 예를 나타내었지만, 5개 이상의 축전지가 접속되어도 좋다. 축전지가 병렬로 접속되는 경우에도, 동작이 정지되는 것이 판단된 축전지를 예비용의 전지와 교체할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 5)
본 실시형태에서는, 이차 전지의 예에 대하여 설명한다.
[원통형 이차 전지]
다음으로, 원통형 이차 전지의 예에 대하여 도 17의 (A) 및 (B)를 참조하여 설명한다. 도 17의 (A)에 도시된 바와 같이, 원통형 이차 전지(700)는 상면에 양극 캡(전지 뚜껑)(701)을, 그리고 측면 및 저면에 전지 캔(외부 캔)(702)을 포함한다. 양극 캡(701) 및 전지 캔(702)은 개스킷(절연 개스킷)(710)에 의하여 서로 절연되어 있다.
도 17의 (B)는 원통형 이차 전지의 단면을 모식적으로 도시한 도면이다. 중공 원통형의 전지 캔(702) 내에는, 스트립(strip) 형상의 양극(704) 및 스트립 형상의 음극(706)이 스트립 형상의 세퍼레이터(705)를 개재(介在)하여 감긴 전지 소자가 제공되어 있다. 도시하지 않았지만, 전지 소자는 센터 핀을 중심으로 하여 감긴다. 전지 캔(702)의 한쪽 끝은 닫혀 있고, 그 다른 쪽 끝은 열려 있다. 전지 캔(702)에는 니켈, 알루미늄, 또는 타이타늄 등 전해액에 대하여 내부식성을 갖는 금속, 이러한 금속의 합금, 또는 이러한 금속과 다른 금속의 합금(예를 들어, 스테인리스강 등)을 사용할 수 있다. 전해액으로 인한 부식을 방지하기 위하여 전지 캔(702)을 니켈 또는 알루미늄 등으로 덮는 것이 바람직하다. 전지 캔(702) 내에는, 양극, 음극, 및 세퍼레이터가 감긴 전지 소자가, 서로 마주 보는 한 쌍의 절연판(708 및 709) 사이에 제공되어 있다. 또한, 전지 소자가 제공된 전지 캔(702) 내에 비수 전해액(도시하지 않았음)이 주입되어 있다. 비수 전해액으로서는, 코인형 이차 전지와 비슷한 비수 전해액을 사용할 수 있다.
원통형 이차 전지의 양극 및 음극은 감기기 때문에, 집전체의 양측에 활물질이 형성되는 것이 바람직하다. 양극(704)에 양극 단자(양극 집전 리드)(703)가 접속되고, 음극(706)에 음극 단자(음극 집전 리드)(707)가 접속된다. 양극 단자(703) 및 음극 단자(707)는 둘 다 알루미늄 등의 금속 재료를 사용하여 형성할 수 있다. 양극 단자(703) 및 음극 단자(707)는 각각 안전 밸브 기구(712) 및 전지 캔(702) 바닥에 저항 용접된다. 안전 밸브 기구(712)는 PTC(positive temperature coefficient) 소자(711)를 통하여 양극 캡(701)에 전기적으로 접속된다. 안전 밸브 기구(712)는 이차 전지의 내부 압력이 소정의 문턱 값을 넘었을 때 양극 캡(701)과 양극(704)의 전기적인 접속을 절단한다. 온도가 상승될 때 저항이 커지는 서미스터(thermally sensitive resistor)로서 기능하는 PTC 소자(711)는, 저항을 크게 함으로써 전류량을 제한하여 비정상적인 발열을 방지한다. 또한, PTC 소자에는 타이타늄산 바륨(BaTiO3)계 반도체 세라믹을 사용할 수 있다.
본 실시형태에서는 리튬 이온 이차 전지의 예에 대하여 설명하지만, 본 발명의 일 형태는 리튬 이온 이차 전지에 한정되지 않는다. 이차 전지의 양극 재료로서는, 예를 들어 원소 A, 원소 X, 및 산소를 포함한 재료를 사용할 수 있다. 원소 A는 1족에 속하는 원소 및 2족에 속하는 원소에서 선택되는 하나 이상의 원소인 것이 바람직하다. 1족에 속하는 원소의 예에는 리튬, 소듐, 및 포타슘 등의 알칼리 금속이 포함된다. 2족에 속하는 원소의 예에는 칼슘, 베릴륨, 및 마그네슘이 포함된다. 원소 X는 예를 들어 금속 원소, 실리콘, 및 인에서 선택되는 하나 이상의 원소일 수 있고, 코발트, 니켈, 망가니즈, 철, 및 바나듐에서 선택되는 하나 이상의 원소인 것이 바람직하다. 양극 재료의 대표적인 예에는 리튬 코발트 복합 산화물(LiCoO2) 및 인산 철 리튬(LiFePO4)이 포함된다.
음극은 음극 활물질층 및 음극 집전체를 포함한다. 음극 활물질층은 도전조제 및 바인더를 포함하여도 좋다.
음극 활물질에는, 리튬과의 합금 반응 및 탈합금 반응에 의하여 충방전 반응이 가능한 원소를 사용할 수 있다. 예를 들어, 실리콘, 주석, 갈륨, 알루미늄, 저마늄, 납, 안티모니, 비스무트, 은, 아연, 카드뮴, 및 인듐 등 중 적어도 하나를 포함한 재료를 사용할 수 있다. 이러한 원소는 탄소보다 용량이 크다. 특히, 실리콘은 이론 용량이 4200mAh/g로 매우 크다.
이차 전지는 세퍼레이터를 포함하는 것이 바람직하다. 세퍼레이터로서는 예를 들어, 종이 등 셀룰로스를 포함한 섬유; 부직포; 유리 섬유; 세라믹; 혹은 나일론(폴리아마이드), 바이닐론(폴리바이닐 알코올계 섬유), 폴리에스터, 아크릴, 폴리올레핀, 또는 폴리우레탄을 포함한 합성 섬유 등을 사용할 수 있다.
또한, 이차 전지는 전해액을 포함하는 것이 바람직하다. 전해액은 용매 및 전해질을 포함하는 것이 바람직하다. 전해액의 용매로서는, 비양성자성 유기 용매를 사용하는 것이 바람직하다. 예를 들어, 에틸렌 카보네이트(EC), 프로필렌 카보네이트(PC), 뷰틸렌 카보네이트, 클로로에틸렌 카보네이트, 바이닐렌 카보네이트, γ-뷰티로락톤, γ-발레로락톤, 다이메틸 카보네이트(DMC), 다이에틸 카보네이트(DEC), 에틸 메틸 카보네이트(EMC), 폼산 메틸, 아세트산 메틸, 아세트산 에틸, 프로피온산 메틸, 프로피온산 에틸, 프로피온산 프로필, 뷰티르산 메틸, 1,3-다이옥세인, 1,4-다이옥세인, 다이메톡시에테인(DME), 다이메틸 설폭사이드, 다이에틸 에터, 메틸 다이글라임, 아세토나이트릴, 벤조나이트릴, 테트라하이드로퓨란, 설폴레인, 및 설톤 중 하나를 사용할 수 있고, 또는 이들 용매 중 2종류 이상을 적절히 조합하여 적절한 비율로 사용할 수 있다.
전해액의 용매로서 비인화성 및 비휘발성의 특징을 갖는 이온성 액체(상온 용융염)를 1종류 이상 사용하면, 이차 전지가 내부 단락되거나, 과충전 등에 의하여 내부 온도가 상승되더라도, 이차 전지가 폭발되거나 발화되는 것을 방지할 수 있다. 이차 전지를 휴대 단말기 및 차량 등의 기기에 제공하는 경우에는, 사용자가 이차 전지와 가까운 상태로 이 기기가 사용될 가능성이 있다. 이차 전지가 폭발되거나 발화되면, 예를 들어 사용자의 신체가 위험에 처할 수 있다. 전해액의 용매가 이온 액체를 포함하면, 사용자는 이차 전지가 각각 제공된 휴대 단말기 및 차량 등을 더 안전하게 사용할 수 있다. 이온 액체는 양이온과 음이온, 구체적으로는 유기 양이온과 음이온을 포함한다. 전해액에 사용하는 유기 양이온의 예에는 4급 암모늄 양이온, 3급 설포늄 양이온, 및 4급 포스포늄 양이온 등의 지방족 오늄 양이온, 및 이미다졸륨 양이온 및 피리디늄 양이온 등의 방향족 양이온이 포함된다. 전해액에 사용하는 음이온의 예에는 1가 아마이드계 음이온, 1가 메티드계 음이온, 플루오로설폰산 음이온, 퍼플루오로알킬설폰산 음이온, 테트라플루오로붕산 음이온, 퍼플루오로알킬붕산 음이온, 헥사플루오로인산염 음이온, 및 퍼플루오로알킬인산 음이온이 포함된다.
상술한 용매에 용해되는 전해질로서는 LiPF6, LiClO4, LiAsF6, LiBF4, LiAlCl4, LiSCN, LiBr, LiI, Li2SO4, Li2B10Cl10, Li2B12Cl12, LiCF3SO3, LiC4F9SO3, LiC(CF3SO2)3, LiC(C2F5SO2)3, LiN(CF3SO2)2, LiN(C4F9SO2)(CF3SO2), 및 LiN(C2F5SO2)2 등의 리튬염 중 하나를 사용할 수 있고, 또는 이들 리튬염 중 2개 이상을 적절히 조합하여 적절한 비율로 사용할 수 있다.
이차 전지에 사용하는 전해액의 용매로서는, 유기 용매와 이온 액체의 혼합 용매를 사용하여도 좋다.
이차 전지에 사용하는 전해액은, 고순도화되고, 먼지 입자 및 전해액의 구성 원소 이외의 원소(이하에서는, 단순히 불순물이라고도 함)를 적게 포함하는 것이 바람직하다. 구체적으로, 전해액에 대한 불순물의 중량비는 1% 이하, 바람직하게는 0.1% 이하, 더 바람직하게는 0.01% 이하이다.
또한, 바이닐렌카보네이트(VC), 프로페인설톤(PS), tert-뷰틸벤젠(TBB), 플루오로에틸렌카보네이트(FEC), 리튬비스(옥사레이토)볼레이트(LiBOB), 혹은 석시노나이트릴 또는 아디포나이트릴 등의 다이나이트릴 화합물 등의 첨가제를 전해액에 첨가하여도 좋다. 용매 전체에서의 이러한 첨가제의 농도는 예를 들어, 0.1wt% 이상 5wt% 이하로 한다.
폴리머가 전해액으로 부풀어 얻어진 폴리머 겔 전해질을 사용하여도 좋다.
폴리머 겔 전해질을 사용하면, 액체 누설 등에 대한 안전성이 향상된다. 또한, 이차 전지를 더 얇고 더 가볍게 할 수 있다.
겔화되는 폴리머로서는, 실리콘(silicone) 겔, 아크릴 겔, 아크릴로나이트릴 겔, 폴리에틸렌 옥사이드계 겔, 폴리프로필렌 옥사이드계 겔, 또는 플루오린계 폴리머 겔 등을 사용할 수 있다.
폴리머의 예에는, 폴리에틸렌 옥사이드(PEO) 등의 폴리알킬렌 옥사이드 구조를 갖는 폴리머; PVDF; 폴리아크릴로나이트릴; 및 이들 중 어느 것을 포함한 공중합체가 포함된다. 예를 들어, PVDF와 헥사플루오로프로필렌(HFP)의 공중합체인 PVDF-HFP를 사용할 수 있다. 폴리머는 다공성(多孔性)이어도 좋다.
전해액 대신에, 황화물계 무기 재료 또는 산화물계 무기 재료 등의 무기 재료를 포함한 고체 전해질, 또는 폴리에틸렌 옥사이드(PEO)계 고분자 재료 등의 고분자 재료를 포함한 고체 전해질을 사용하여도 좋다. 고체 전해질을 사용하는 경우, 세퍼레이터 및 스페이서가 불필요하다. 또한, 전지를 전체적으로 고체화할 수 있기 때문에, 액체 누설의 가능성이 없으므로 축전지의 안전성이 현저하게 높아진다.
본 발명의 일 형태에 따른 이차 전지로서는, 전고체 전지(all-solid-state battery)를 사용할 수 있다. 본 발명의 일 형태에 따른 이차 전지는 복수의 래미네이트형 이차 전지로 구성되어 있다. 도 18의 (D)에는 전고체 전지인 래미네이트형 이차 전지의 예를 도시하였다.
도 18의 (D)에 도시된 래미네이트형 이차 전지(500)는 양극 리드 전극(510) 및 음극 리드 전극(511)을 포함한다.
래미네이트형 이차 전지의 제작 절차에 대하여 간략하게 설명한다. 먼저, 양극 및 음극을 준비한다. 양극은 양극 집전체를 포함하고, 양극 집전체의 표면에는 양극 활물질층이 제공되어 있다. 양극은 양극 집전체의 일부가 노출된 영역(이하, 이 영역을 태브 영역이라고 함)을 포함한다. 음극은 음극 집전체를 포함하고, 음극 집전체의 표면에는 음극 활물질층이 제공되어 있다. 음극은 음극 집전체의 일부가 노출된 영역, 즉 태브 영역을 포함한다.
그리고, 음극, 고체 전해질층, 및 양극을 적층한다. 여기서는, 5개의 음극과 4개의 양극을 포함한 예에 대하여 설명한다. 그 후, 양극의 태브 영역을 서로 접합하고, 가장 바깥쪽의 양극의 태브 영역에 양극 리드 전극(510)을 접합한다. 접합은 예를 들어 초음파 용접에 의하여 수행될 수 있다. 마찬가지로, 음극의 태브 영역을 서로 접합하고, 가장 바깥쪽의 음극의 태브 영역에 음극 리드 전극(511)을 접합한다.
그리고, 외장체 위에 음극, 고체 전해질층, 및 양극을 제공한다. 고체 전해질층은, 리튬 이온 전도성을 갖는 고체 성분을 포함한 재료층(예를 들어 세라믹층)이어도 좋다. 고체 전해질층으로서는 예를 들어, 세라믹 분말 또는 유리 분말로 만든 슬러리를 사용하여 시트를 형성한다. 또한, "세라믹"은 산화물, 탄화물, 질화물, 및 붕화물 등의 무기 화합물의 금속 또는 비금속 재료로 정의된다. 유리는 유리 전이 현상을 갖는 비정질 재료로 정의되고, 미정질 유리를 세라믹 유리라고 부르는 경우가 있다. 결정성을 갖는 세라믹 유리는 X선 회절에 의하여 확인될 수 있다. 고체 전해질의 예에는 산화물 고체 전해질 및 황화물 고체 전해질이 포함된다. 양극 활물질층 및 음극 활물질층의 각각은 고체 전해질도 포함하고, 도전조제를 포함하여도 좋다. 도전조제는 탄소 재료 및 금속 재료 등의 전기 전도성을 갖는 임의의 재료일 수 있다.
양극 활물질로서 사용되는 산화물 고체 전해질의 예에는 Li3PO4, Li3BO3, Li4SiO4, Li4GeO4, LiNbO3, LiVO2, LiTiO3, 및 LiZrO3이 포함된다. 다른 예로서는 Li3BO3-Li4SiO4 등의 복합 화합물이 있다. 고체 전해질의 표면의 적어도 일부는 두께 1nm 내지 20nm의 코트층으로 덮여 있어도 좋다. 코트층의 재료로서는, 리튬 이온 전도성 산화물을 사용한다.
음극 활물질로서 사용되는 산화물 고체 전해질의 예에는 Nb2O5, Li4Ti5O12, 및 SiO가 포함된다. 본 명세서 등에서, SiO란 예를 들어 일산화 실리콘을 말한다. 또한, SiO는, SiO2보다 실리콘의 함유량이 많은 재료를 말하고, SiO x 로 나타내어도 좋다. 여기서 x는 약 1의 값을 갖는 것이 바람직하다. 예를 들어, x는 0.2 이상 1.5 이하가 바람직하고, 0.3 이상 1.2 이하가 더 바람직하다.
양극 활물질로서 사용되는 황화물 고체 전해질의 예에는 Li7P3S11, Li2S-SiS2, 및 Li2S-P2S5 등의 Li 및 S를 포함한 재료가 포함된다.
다음으로, 외장체를 구부린다. 그리고, 외장체의 외주를 접합한다. 외장체에는, 예를 들어 알루미늄박 또는 스테인리스강박 등의 금속박과, 유기 수지 필름을 적층한 래미네이트 필름을 사용할 수 있다. 접합에는, 예를 들어 열 압착을 수행한다. 상술한 식으로, 도 18의 (D)에 도시된 래미네이트형 이차 전지(500)를 제작할 수 있다. 이 예에서는 하나의 래미네이트 필름을 사용하여 접합을 수행하지만, 적층된 2개의 래미네이트 필름을, 그 외주가 서로 접착된 상태로 밀봉하여도 좋다.
도 18의 (A)는 양극(81)과 음극(82) 사이에 고체 전해질층(83)을 포함한 고체 전지의 개념도이다. 고체 전지의 예에는 박막형 전고체 전지 및 벌크형 전고체 전지가 포함된다. 박막형 전고체 전지는 박막을 적층함으로써 얻어지고, 벌크형 전고체 전지는 미립자를 퇴적함으로써 얻어진다.
도 18의 (B)는 양극(81) 근방에 입자 형태의 양극 활물질(87)과, 음극(82) 근방에 입자 형태의 음극 활물질(88)을 포함한, 벌크형 전고체 전지의 예이다. 고체 전해질층(83)은, 양극 활물질(87)과 음극 활물질(88) 사이의 공간을 채우도록 제공된다. 양극(81)과 음극(82) 사이의 공간은 압착에 의하여 복수 종류의 입자로 채워진다.
도 18의 (C)는 박막형 전고체 전지의 예를 도시한 것이다. 박막형 전고체 전지의 구성 요소는, 기상법(예를 들어 진공 증착법, 용사법, 펄스 레이저 퇴적법, 이온 플레이팅법, 콜드 스프레이법, 에어로졸 퇴적법, 및 스퍼터링법)에 의하여 퇴적된다. 도 18의 (C)는 기판(84) 위에 배선 전극(85 및 86)을 형성하고, 배선 전극(85) 위에 양극(81)을 형성하고, 양극(81) 위에 고체 전해질층(83)을 형성하고, 고체 전해질층(83) 및 배선 전극(86) 위에 음극(82)을 형성하는 식으로 리튬 이온 축전지를 제작하는 예를 도시한 것이다. 기판(84)으로서는, 세라믹 기판, 유리 기판, 플라스틱 기판, 및 금속 기판 등을 사용할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태에 따른 전력 저장 시스템을 각각 포함한 차량의 예에 대하여 설명한다. 차량의 예에는 자동차, 오토바이, 및 자전거가 포함된다.
전력 저장 시스템을 차량에 사용하면, 하이브리드 전기 자동차(HEV), 전기 자동차(EV), 및 플러그인 하이브리드 전기 자동차(PHEV) 등 차세대 클린 에너지 차량을 생산할 수 있다.
도 19의 (A) 내지 (C)는 본 발명의 일 형태를 사용한 차량의 예를 각각 도시한 것이다. 도 19의 (A)에 도시된 자동차(8400)는 전기 모터의 동력으로 달리는 전기 자동차이다. 또는, 자동차(8400)는 전기 모터 및 엔진 중 어느 한쪽을 적절히 사용하여 구동될 수 있는 하이브리드 전기 자동차이다. 본 발명의 일 형태에 따른 이차 전지를 사용하면, 고연비 차량을 제작할 수 있다. 자동차(8400)는 전력 저장 시스템을 포함한다. 전력 저장 시스템은 전기 모터(8406)를 구동할 뿐만 아니라, 전조등(8401) 또는 실내 전등(도시하지 않았음) 등의 발광 장치에 전력을 공급하기 위해서도 사용된다.
전력 저장 시스템은 자동차(8400)에 포함되는 속도계 또는 태코미터 등의 표시 장치에 전력을 공급할 수도 있다. 또한, 전력 저장 시스템은 자동차(8400)에 포함되는 내비게이션 시스템에 전력을 공급할 수 있다.
도 19의 (B)는 전력 저장 시스템(8024)을 포함하는 자동차(8500)를 도시한 것이다. 플러그인 시스템 또는 비접촉 급전 시스템 등에 의하여 외부의 충전 설비를 통하여 전력 저장 시스템(8024)에 전력이 공급될 때, 자동차(8500)가 충전될 수 있다. 도 19의 (B)에서는, 케이블(8022)을 통하여 지상 충전 기기(8021)를 사용하여 자동차(8500)에 포함된 전력 저장 시스템(8024)이 충전된다. 충전에는, 충전 방법 또는 커넥터의 규격 등으로서 CHAdeMO(등록 상표) 또는 Combined Charging System 등의 소정의 방법을 적절히 채용할 수 있다. 지상 충전 기기(8021)는 상용 시설에 제공된 충전 스테이션 또는 주택의 전원이어도 좋다. 예를 들어, 플러그인 기술을 이용하여, 외부로부터 전력이 공급됨으로써 자동차(8500)에 포함된 전력 저장 시스템(8024)을 충전할 수 있다. 충전은 AC-DC 컨버터 등의 컨버터를 통하여 AC 전력을 DC 전력으로 변환함으로써 수행할 수 있다.
또한, 도시하지 않았지만, 상기 차량은, 지상 송전 장치로부터 전력을 비접촉 방식으로 공급받아 충전될 수 있도록 수전 장치를 포함하여도 좋다. 비접촉 급전 시스템의 경우, 도로 또는 외벽에 송전 장치를 설치함으로써 전기 자동차가 멈출 때뿐만 아니라 움직일 때에도 충전을 수행할 수 있다. 또한, 이 비접촉 급전 시스템은 차량들 간에서 전력을 송수신하는 데 이용되어도 좋다. 또한, 자동차의 외장에 태양 전지를 제공하여, 자동차가 멈출 때 또는 움직일 때에 전력 저장 시스템을 충전하여도 좋다. 이러한 비접촉 방식으로 전력을 공급하기 위해서는 전자기 유도 방식 또는 자기 공명 방식을 사용할 수 있다.
도 19의 (C)는 본 발명의 일 형태에 따른 전력 저장 시스템을 사용한 오토바이의 예를 나타낸 것이다. 도 19의 (C)에 도시된 모터스쿠터(8600)는 전력 저장 시스템(8602), 사이드미러(8601), 및 방향 지시등(8603)을 포함한다. 전력 저장 시스템(8602)은 방향 지시등(8603)에 전력을 공급할 수 있다.
또한, 도 19의 (C)에 도시된 모터스쿠터(8600)에서는, 전력 저장 시스템(8602)을 시트 아래의 수납 부분(8604)에서 보관할 수 있다. 시트 아래의 수납 부분(8604)이 소형이어도 전력 저장 시스템(8602)을 보관할 수 있다.
도 20의 (A)는 본 발명의 일 형태에 따른 전력 저장 시스템을 사용한 전동 자전거의 예이다. 도 20의 (A)의 전동 자전거(8700)에 본 발명의 일 형태에 따른 전력 저장 시스템을 사용할 수 있다. 본 발명의 일 형태에 따른 전력 저장 시스템은 예를 들어, 복수의 축전지, 복수의 보호 회로, 및 신경망을 포함한다.
전동 자전거(8700)에는 전지 팩(8702)이 제공된다. 전지 팩(8702)은 운전자를 도와주는 모터에 전력을 공급할 수 있다. 전지 팩(8702)은 들고 다닐 수 있고, 도 20의 (B)에는 전지 팩(8702)을 전동 자전거로부터 떼어낸 상태를 나타내었다. 전지 팩(8702)은 본 발명의 일 형태에 따른 전력 저장 시스템에 복수의 축전지(8701)를 포함하고, 배터리 잔량 등을 표시부(8703)에 표시할 수 있다. 전지 팩(8702)은 보호 회로 및 신경망 등을 포함하는 것이 바람직하다.
도 20의 (C)는 본 발명의 일 형태에 따른 전력 저장 시스템을 사용한 전동 오토바이(8710)를 도시한 것이다. 도 20의 (C)의 전동 오토바이(8710)에 본 발명의 일 형태에 따른 전력 저장 시스템을 사용할 수 있다. 본 발명의 일 형태에 따른 전력 저장 시스템은 예를 들어, 복수의 축전지, 복수의 보호 회로, 및 신경망을 포함한다.
전동 오토바이(8710)는 축전지(8711), 표시부(8712), 및 핸들(8713)을 포함한다. 축전지(8711)는 동력으로서 기능하는 모터에 전력을 공급할 수 있다. 표시부(8712)는, 축전지(8711)의 배터리 잔량 및 전동 오토바이(8710)의 속도 및 수평 상태 등을 표시할 수 있다. 축전지(8711)는 보호 회로 및 신경망 등을 포함하는 것이 바람직하다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 7)
본 실시형태에서는, 상기 실시형태에서 설명한 전력 저장 시스템을 포함한 전자 기기의 예에 대하여 설명한다.
도 21의 (A) 및 (B)는 반으로 접을 수 있는 태블릿 단말기의 예를 도시한 것이다. 도 21의 (A) 및 (B)에 도시된 태블릿 단말기(9600)는 하우징(9630a), 하우징(9630b), 하우징들(9630a 및 9630b)을 접속시키는 가동부(9640), 표시부(9631), 표시 모드 전환 스위치(9626), 전원 스위치(9627), 절전 모드 전환 스위치(9625), 파스너(9629), 및 조작 스위치(9628)를 포함한다. 플렉시블 패널을 표시부(9631)에 사용함으로써, 더 큰 표시부를 갖는 태블릿 단말기를 제공할 수 있다. 도 21의 (A)는 펼쳐진 태블릿 단말기(9600)를 도시한 것이고, 도 21의 (B)는 닫힌 태블릿 단말기(9600)를 도시한 것이다.
태블릿 단말기(9600)는 하우징(9630a 및 9630b)의 내부에 전력 저장 유닛(9635)을 포함한다. 전력 저장 유닛(9635)은 가동부(9640)를 통하여 하우징(9630a)과 하우징(9630b)에 걸쳐 제공된다.
표시부(9631)의 일부를 터치 패널 영역으로 할 수 있고, 표시된 조작 키를 터치하면 데이터를 입력할 수 있다. 터치 패널의 키보드를 표시하거나 숨기는 전환 버튼을 손가락 또는 스타일러스 등으로 터치하면, 표시부(9631)에 키보드 버튼을 표시할 수 있다.
표시 모드 전환 스위치(9626)는 예를 들어, 세로 모드와 가로 모드 사이, 및 흑백 표시와 컬러 표시 사이에서 표시를 전환할 수 있다. 절전 모드 전환 스위치(9625)는, 태블릿 단말기(9600)에 내장된 광학 센서에 의하여 측정되는, 태블릿 단말기(9600) 사용 시의 외광의 양에 따라 표시 휘도를 제어할 수 있다. 광학 센서에 더하여, 자이로스코프 또는 가속도 센서 등 기울기를 검출하는 센서를 포함한 다른 검출 장치가 태블릿 단말기에 내장되어도 좋다.
도 21의 (B)에서 태블릿 단말기는 닫혀 있다. 태블릿 단말기는 하우징(9630), 태양 전지(9633), 및 DCDC 컨버터(9636)를 포함한 충방전 제어 회로(9634)를 포함한다. 본 발명의 일 형태에 따른 전력 저장 시스템을 전력 저장 유닛(9635)으로서 사용할 수 있다.
상기 실시형태에서 설명한 바와 같이, 본 발명의 일 형태에 따른 전력 저장 시스템은 축전지, 보호 회로, 제어 회로, 및 신경망을 포함하는 것이 바람직하다. 본 발명의 일 형태에 따른 전력 저장 시스템의 제어 회로, 신경망, 및 보호 회로 등의 집적 회로는 예를 들어, 구동 회로 등 표시부(9631)를 제어하는 회로와 함께 IC칩 상에 탑재되어도 좋다. 또는, 집적 회로는 충방전 제어 회로(9634)와 함께 IC칩 상에 탑재되어도 좋다.
태블릿 단말기(9600)는 사용하지 않을 때는 하우징(9630a)과 하우징(9630b)이 서로 중첩되도록 접을 수 있다. 이로써, 표시부(9631)를 보호할 수 있어, 태블릿 단말기(9600)의 내구성이 높아진다.
도 21의 (A) 및 (B)에 도시된 태블릿 단말기는 다양한 종류의 데이터(예를 들어, 정지 화상, 동영상, 및 텍스트 화상)를 표시하는 기능, 달력, 날짜, 또는 시각을 표시부에 표시하는 기능, 표시부에 표시된 데이터를 터치 입력에 의하여 조작 또는 편집하는 터치 입력 기능, 및 다양한 종류의 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수도 있다.
태블릿 단말기의 표면에 부착된 태양 전지(9633)는 터치 패널, 표시부, 및 화상 신호 처리부 등에 전력을 공급한다. 또한, 태양 전지(9633)는 하우징(9630)의 한쪽 면 또는 양쪽 면에 제공될 수 있고, 전력 저장 유닛(9635)을 효율적으로 충전할 수 있다.
도 21의 (B)에 도시된 충방전 제어 회로(9634)의 구조 및 동작에 대하여 도 21의 (C)의 블록도를 참조하여 설명한다. 도 21의 (C)에는 태양 전지(9633), 전력 저장 유닛(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1 내지 SW3), 및 표시부(9631)를 도시하였고, 전력 저장 유닛(9635), DCDC 컨버터(9636), 컨버터(9637), 및 스위치(SW1 내지 SW3)는 도 21의 (B)에서의 충방전 제어 회로(9634)에 대응한다.
먼저, 외광을 사용하여 태양 전지(9633)에 의하여 전력이 발생되는 경우의 동작의 예에 대하여 설명한다. 태양 전지에 의하여 발생된 전력의 전압은, 전력 저장 유닛(9635)을 충전하기 위한 전압으로 DCDC 컨버터(9636)에 의하여 상승 또는 강하된다. 태양 전지(9633)로부터의 전력이 표시부(9631)의 동작에 사용될 때는, 스위치(SW1)를 온으로 하고, 전력의 전압을 표시부(9631)를 동작하는 데 필요한 전압으로 컨버터(9637)에 의하여 상승 또는 강하시킨다. 표시부(9631)에서의 표시를 하지 않을 때는, 스위치(SW1)를 오프로 하고 스위치(SW2)를 온으로 하여 전력 저장 유닛(9635)을 충전할 수 있다.
또한, 태양 전지(9633)에 대하여 발전 수단의 예로서 설명하였지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 전력 저장 유닛(9635)은 압전 소자 또는 열전 변환 소자(펠티에 소자) 등 다른 발전 수단을 사용하여 충전되어도 좋다. 예를 들어, 무선으로(접촉 없이) 전력을 송수신하여 전지를 충전하는 무접점 전력 전송 모듈에 의하여, 또는 다른 충전 수단과 조합하여 전력 저장 유닛(9635)을 충전하여도 좋다.
도 22의 (A) 및 (B)는 전력 저장 시스템 및 전자 기기의 다른 예를 도시한 것이다. 도 22의 (A)에는, 본 발명의 일 형태에 따른 전력 저장 시스템에 대응하는 전력 저장 시스템(8300), 및 태양 전지판(8230)을 포함한 주택의 예. 주택은 지상 충전 기기(8240)를 갖추는 것이 바람직하다. 전력 저장 시스템(8300)은 보호 회로, 제어 회로, 및 신경망을 포함하는 것이 바람직하다.
전력 저장 시스템(8300), 태양 전지판(8230), 및 충전 기기(8240)는 배선(8231) 등을 통하여 서로 전기적으로 접속되어 있다. 태양 전지판(8230)에 의하여 발생된 전력은 전력 저장 시스템(8300)에 공급될 수 있다. 전력 저장 시스템(8300)에 저장된 전력은 자동차(8250)에 포함되는 축전지(8251)에 공급될 수 있다. 또한, 자동차(8250)는 전기 자동차 또는 플러그인 하이브리드 자동차이다.
전력 저장 시스템(8300)에 저장된 전력은 다른 전자 기기에 공급될 수 있다. 예를 들어, 도 22의 (B)에 도시된 바와 같이, 전력 저장 시스템(8300)에 접속된 설치형 조명 장치(8100)에 전력을 공급할 수 있다. 조명 장치(8100)는 하우징(8101), 광원(8102), 및 제어 회로(8103) 등을 포함한다. 조망 장치(8100)는 상용 전원으로부터 전력을 받을 수 있다. 또는, 조명 장치(8100)는 전력 저장 시스템(8300)에 저장된 전력을 사용할 수 있다. 그러므로, 정전 등으로 인하여 상용 전원으로부터 전력을 받을 수 없을 때에도, 본 발명의 일 형태에 따른 전력 저장 시스템에 대응하는 전력 저장 시스템(8300)을 무정전 전원으로서 사용함으로써, 조명 장치(8100)를 동작시킬 수 있다.
도 22의 (B)에서는 천장(8104)에 제공된 설치형 조명 장치(8100)를 예로서 도시하였지만, 본 발명의 일 형태에 따른 전력 저장 시스템에 대응하는 전력 저장 시스템(8300)은 천장 이외, 예를 들어 벽, 바닥, 또는 창문 등에 제공된 설치형 조명 장치에 전력을 공급할 수 있다. 또는, 전력 저장 시스템(8300)은 탁상형 조명 장치 등에 전력을 공급할 수 있다.
광원(8102)으로서는, 전력을 이용하여 광을 인공적으로 방출하는 인공 광원을 사용할 수 있다. 구체적으로는, 백열등 또는 형광등 등의 방전등, 및 LED 또는 유기 EL 소자 등의 발광 소자가 상기 인공 광원의 예로서 제시된다.
마찬가지로, 전력 저장 시스템(8300)은 표시 장치(8000)에 전력을 공급할 수 있다. 표시 장치(8000)는 하우징(8001), 표시부(8002), 스피커부(8003), 및 제어 회로(8004) 등을 포함한다. 표시 장치(8000)는 상용 전원으로부터 전력을 받을 수 있다. 또는, 표시 장치(8000)는 전력 저장 시스템(8300)에 저장된 전력을 사용할 수 있다. 표시부(8002)에는 액정 표시 장치, 각 화소에 유기 EL 소자 등의 발광 소자가 제공된 발광 장치, 전기 영동 표시 장치, DMD(digital micromirror device), PDP(plasma display panel), 또는 FED(field emission display) 등의 반도체 표시 장치를 사용할 수 있다.
또한, 표시 장치는, TV 방송 수신용 이외에, 퍼스널 컴퓨터용 및 광고 표시용 등 모든 정보 표시 장치를 그 범주에 포함한다.
마찬가지로, 전력 저장 시스템(8300)은 실내기(8200) 및 실외기(8204)를 포함한 에어컨에 전력을 공급할 수 있다. 실내기(8200)는 하우징(8201), 공기 출구(8202), 및 제어 회로(8203) 등을 포함한다. 에어컨은 상용 전원으로부터 전력을 받을 수 있다. 또는, 에어컨은 전력 저장 시스템(8300)에 저장된 전력을 사용할 수 있다.
또한, 도 22의 (B)에는 실내기 및 실외기를 포함한 스플릿형(split-type) 에어컨을 예로서 도시하였지만, 본 발명의 일 형태에 따른 전력 저장 시스템은 실내기의 기능과 실외기의 기능이 하나의 하우징에 통합된 에어컨에 전력을 공급하여도 좋다.
또한, 전력 저장 시스템(8300)은 충전 기기(8301)를 포함하는 것이 바람직하다. 충전 기기(8301)가 포함되면, 전력 저장 시스템(8300)으로부터 각종 전자 기기를 충전할 수 있다. 충전 기기(8301)는 유선 충전 또는 무선 충전(무선 충전을 비접촉 충전 또는 와이어리스 전력 전송이라고도 함)을 수행하여도 좋다. 전력 저장 시스템(8300)이 무선 충전 기기를 포함하는 경우에는, 무선 충전 시스템이 제공된 스마트폰(8302) 등을 충전할 수 있다.
도 23의 (A) 내지 (F)는 본 발명의 일 형태에 따른 전력 저장 시스템을 포함한 전자 기기의 예를 도시한 것이다. 본 발명의 일 형태에 따른 축전지를 적용한 전자 기기의 예에는, 텔레비전 장치(TV 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라, 디지털 액자, 휴대 전화(휴대 전화기 또는 휴대용 전화기라고도 함), 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치, 및 파친코기 등의 대형 게임기가 포함된다.
도 23의 (A)는 휴대 전화의 예를 도시한 것이다. 휴대 전화(7400)에는, 하우징(7401)에 포함된 표시부(7402), 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 및 마이크로폰(7406) 등이 제공되어 있다. 또한, 휴대 전화(7400)는 본 발명의 일 형태에 따른 전력 저장 시스템을 포함한다. 본 발명의 일 형태에 따른 전력 저장 시스템은 예를 들어, 축전지(7407), 보호 회로, 제어 회로, 및 신경망을 포함한다.
도 23의 (B)는 구부러진 휴대 전화(7400)를 도시한 것이다. 휴대 전화(7400) 전체가 외력으로 구부러지면, 휴대 전화(7400)에 포함되는 축전지(7407)도 구부러지는 경우가 있다. 이 경우에는, 축전지(7407)로서 플렉시블 축전지를 사용하는 것이 바람직하다. 도 23의 (C)는 구부러진 플렉시블 전지를 도시한 것이다.
또한, 플렉시블 축전지는 집 또는 빌딩의 만곡된 내벽/외벽의 표면, 또는 자동차의 만곡된 내장/외장의 표면을 따라 포함될 수 있다.
도 23의 (D)는 뱅글형 표시 장치의 예를 도시한 것이다. 휴대용 표시 장치(7100)는 하우징(7101), 표시부(7102), 조작 버튼(7103), 및 본 발명의 일 형태에 따른 전력 저장 시스템을 포함한다. 본 발명의 일 형태에 따른 전력 저장 시스템은 예를 들어, 축전지(7104), 보호 회로, 제어 회로, 및 신경망을 포함한다.
도 23의 (E)는 손목시계형 휴대 정보 단말기의 예를 도시한 것이다. 휴대 정보 단말기(7200)는 하우징(7201), 표시부(7202), 밴드(7203), 버클(7204), 조작 버튼(7205), 및 입출력 단자(7206) 등을 포함한다.
휴대 정보 단말기(7200)는 휴대 전화 통화, 전자 메일, 문장 열람 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
표시부(7202)의 표시면은 구부러져 있고, 구부러진 표시면에 화상을 표시할 수 있다. 또한, 표시부(7202)는 터치 센서를 포함하고, 손가락 또는 스타일러스 등으로 화면을 터치함으로써 조작을 할 수 있다. 예를 들어, 표시부(7202)에 표시된 아이콘(7207)을 터치함으로써 애플리케이션을 기동할 수 있다.
조작 버튼(7205)에 의하여, 시각 설정, 전원의 온/오프, 무선 통신의 온/오프, 매너 모드의 설정 및 해제, 및 절전 모드의 설정 및 해제 등 다양한 기능을 수행할 수 있다. 예를 들어, 휴대 정보 단말기(7200)에 포함된 운영 체제를 설정함으로써, 조작 버튼(7205)의 기능을 자유로이 설정할 수 있다.
휴대 정보 단말기(7200)는 기존의 통신 표준에 따른 통신 방식인 근거리 무선 통신을 채용할 수 있다. 이 경우, 예를 들어, 무선 통신이 가능한 헤드셋과 휴대 정보 단말기(7200) 간의 상호 통신을 수행할 수 있어 핸즈프리로 통화할 수 있다.
또한, 휴대 정보 단말기(7200)는 입출력 단자(7206)를 포함하고, 커넥터를 통하여 다른 정보 단말기에 데이터를 직접 송신하거나 다른 정보 단말기로부터 데이터를 직접 수신할 수 있다. 또한, 입출력 단자(7206)를 통한 충전이 가능하다. 또한, 충전 동작은 입출력 단자(7206)를 사용하지 않고 무선 급전으로 수행하여도 좋다.
휴대 정보 단말기(7200)는 본 발명의 일 형태에 따른 전력 저장 시스템을 포함한다.
휴대 정보 단말기(7200)는 센서를 포함하는 것이 바람직하다. 센서로서는, 예를 들어 지문 센서, 맥박 센서, 또는 온도 센서 등의 인체 센서, 터치 센서, 감압 센서, 또는 가속도 센서 등이 탑재되는 것이 바람직하다.
도 23의 (F)는 복수의 로터(7302)를 포함한 무인 항공기(7300)를 도시한 것이다. 무인 항공기(7300)는 본 발명의 일 형태에 따른 전력 저장 시스템에 대응하는 전력 저장 시스템(7301), 카메라(7303), 및 안테나(도시하지 않았음)를 포함한다. 무인 항공기(7300)는 안테나를 통하여 원격 조종할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 8)
본 실시형태에서는, 상기 실시형태에서 설명한 반도체 장치의 일 형태에 대하여 도 24 및 도 25를 참조하여 설명한다.
<반도체 장치(100)의 단면 구조>
도 24는 반도체 장치(100)의 예를 도시한 단면도이다. 반도체 장치(100)는 트랜지스터(300), 트랜지스터(200), 및 용량 소자(140)를 포함한다. 트랜지스터(200)는 트랜지스터(300) 위에 제공되고, 용량 소자(140)는 트랜지스터(300) 및 트랜지스터(200) 위에 제공되어 있다.
트랜지스터(200)는 채널 형성 영역에 산화물 반도체를 포함한 OS 트랜지스터이다.
트랜지스터(300)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부인 반도체 영역(313), 및 소스 영역 및 드레인 영역으로서 기능하는 저저항 영역(314a 및 314b)을 포함한다.
트랜지스터(300)는 p채널 트랜지스터이어도 좋고 n채널 트랜지스터이어도 좋다.
반도체 영역(313)의 채널이 형성되는 영역, 그 근방의 영역, 및 소스 영역 및 드레인 영역으로서 기능하는 저저항 영역(314a 및 314b) 등은, 실리콘계 반도체 등의 반도체, 더 바람직하게는 단결정 실리콘을 포함하는 것이 바람직하다. 또는, 저마늄(Ge), 실리콘 저마늄(SiGe), 갈륨 비소(GaAs), 또는 갈륨 알루미늄 비소(GaAlAs) 등을 포함한 재료가 포함되어도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량이 제어되는 실리콘이 포함되어도 좋다.
저저항 영역(314a 및 314b)은, 반도체 영역(313)에 사용되는 반도체 재료에 더하여, 비소 또는 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)는 비소 또는 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함한 실리콘 등의 반도체 재료, 또는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용하여 형성될 수 있다.
도 24에 도시된 트랜지스터(300)에서는, 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 돌출부를 갖는다. 또한, 절연체(315)를 개재하여 반도체 영역(313)의 상면 및 측면을 덮도록 도전체(316)가 제공되어 있다. 또한, 도전체(316)는 일함수를 조정하는 재료를 사용하여 형성되어도 좋다. 이러한 구조를 갖는 트랜지스터(300)는, 반도체 기판의 돌출부를 이용하기 때문에 FIN 트랜지스터라고도 한다. 돌출부를 형성하기 위한 마스크로서 기능하는 절연체를 돌출부의 상면과 접촉하여 제공하여도 좋다. 여기서는, 반도체 기판의 일부를 가공하여 돌출부를 형성하는 경우에 대하여 설명하였지만, 돌출 형상을 갖는 반도체막을 SOI 기판을 가공함으로써 형성하여도 좋다.
또한, 도 24에 도시된 트랜지스터(300)는 예일 뿐이고, 거기에 도시된 구조에 한정되지 않고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터를 사용하여도 좋다.
트랜지스터(300)를 덮도록 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄 등을 사용하여 형성될 수 있다.
또한, 본 명세서에서, "산화질화 실리콘"이란 질소보다 높은 비율로 산소를 포함하는 재료를 말하고, "질화산화 실리콘"이란 산소보다 높은 비율로 질소를 포함하는 재료를 말한다. 또한, 본 명세서에서, "산화질화 알루미늄"이란 질소보다 높은 비율로 산소를 포함하는 재료를 말하고, "질화산화 알루미늄"이란 산소보다 높은 비율로 질소를 포함하는 재료를 말한다.
절연체(322)는, 절연체(322) 아래에 놓인 트랜지스터(300) 등에 의하여 생긴 단차를 없애는 평탄화막으로서 기능하여도 좋다. 예를 들어, 절연체(322)의 상면은 평탄화의 수준을 높이기 위하여 CMP(chemical mechanical polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(324)는, 기판(311) 또는 트랜지스터(300) 등으로부터 트랜지스터(200)가 형성되는 영역으로 수소 또는 불순물이 확산되는 것을 방지하는 배리어성을 갖는 막을 사용하여 형성되는 것이 바람직하다.
또한, 절연체(326)의 비유전율은 절연체(324)보다 낮은 것이 바람직하다. 예를 들어, 절연체(326)의 비유전율은 바람직하게는 4 미만이고, 더 바람직하게는 3 미만이다. 예를 들어, 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 절연체(324)의 비유전율의 0.6배 이하가 더 바람직하다. 비유전율이 낮은 재료를 층간막으로서 사용하는 경우, 배선들 사이의 기생 용량을 저감할 수 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 도전체(328) 및 도전체(330) 등이 제공되어 있다. 또한, 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 각각 기능한다. 또한, 플러그 또는 배선으로서 기능하는 도전체의 복수의 구조를 총괄하여 같은 부호로 나타내는 경우가 있다. 또한, 본 명세서 등에서는, 배선 및 배선에 전기적으로 접속되는 플러그가 하나의 구성 요소이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하고, 도전체의 일부가 플러그로서 기능하는 경우가 있다.
각 플러그 및 배선(예를 들어, 도전체(328) 및 도전체(330))의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층 구조 또는 적층 구조로 사용할 수 있다. 내열성 및 도전성의 양쪽 모두를 갖는, 텅스텐 또는 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또는, 알루미늄 또는 구리 등의 저저항 도전성 재료를 사용하는 것이 바람직하다. 저저항 도전성 재료를 사용하면 배선의 저항을 저감할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 24에서는 절연체(350), 절연체(352), 및 절연체(354), 절연체(360), 절연체(362), 절연체(364), 절연체(370), 절연체(372), 절연체(374), 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 있다. 또한, 이들 절연체에는 도전체(356), 도전체(366), 도전체(376), 및 도전체(386)가 형성되어 있다. 이들 도전체는 플러그 또는 배선으로서 기능한다. 또한, 이들 도전체는, 도전체(328) 또는 도전체(330)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
또한, 절연체(350), 절연체(360), 절연체(370), 및 절연체(380)는 절연체(324)와 같이, 수소에 대한 배리어성을 갖는 절연체를 사용하여 형성되는 것이 바람직하다. 또한, 도전체(356), 도전체(366), 도전체(376), 및 도전체(386)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 예를 들어, 절연체(350) 및 도전체(356)에 초점을 맞춘 경우, 절연체(350)의 개구에 도전체(356)가 형성됨으로써, 트랜지스터(300)로부터 트랜지스터(200)로 수소가 확산되는 것을 방지할 수 있다. 이는 다른 절연체 및 도전체에도 해당될 수 있다.
또한, 수소에 대한 배리어성을 갖는 도전체로서는, 예를 들어 질화 탄탈럼을 사용할 수 있다. 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선의 도전성을 지키면서 트랜지스터(300)로부터의 수소의 확산을 방지할 수 있다.
절연체(384) 위에는 절연체(214) 및 절연체(216)가 순차적으로 적층되어 있다. 절연체(214) 및 절연체(216) 중 임의의 것에는 산소 또는 수소에 대한 배리어성을 갖는 재료를 사용하는 것이 바람직하다.
절연체(214)는, 예를 들어 기판(311), 또는 트랜지스터(300)가 형성되는 영역 등으로부터 트랜지스터(200)가 형성되는 영역으로, 수소 및 불순물이 확산되는 것을 방지하는 배리어성을 갖는 막을 사용하여 형성되는 것이 바람직하다. 그러므로, 절연체(214)는 절연체(324)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
수소에 대한 배리어성을 갖는 막으로서, 예를 들어, 절연체(214)로서는 산화 알루미늄, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
예를 들어, 절연체(216)는 절연체(320)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다. 비유전율이 낮은 재료를 층간막으로서 사용하는 경우, 배선들 사이의 기생 용량을 저감할 수 있다. 예를 들어, 절연체(216)로서는 산화 실리콘막 또는 산화질화 실리콘막 등을 사용할 수 있다.
절연체(214 및 216)에는 도전체(218), 및 트랜지스터(200)에 포함되는 도전체(예를 들어 백 게이트로서 기능하는 전극) 등이 제공되어 있다. 도전체(218)는 도전체(328) 및 도전체(330)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
도전체(218)는 산소, 수소, 및 물에 대한 배리어성을 갖는 도전체인 것이 바람직하다. 이러한 구조에서는, 산소, 수소, 및 물에 대한 배리어성을 갖는 층으로 트랜지스터들(300 및 200)을 완전히 분리할 수 있다. 이 결과, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 방지할 수 있다.
절연체(216) 위에는 트랜지스터(200)가 제공되어 있다. 또한, 트랜지스터(200)로서는 OS 트랜지스터를 사용하여도 좋다. 트랜지스터(200)의 자세한 사항에 대해서는 실시형태 9에서 설명한다.
트랜지스터(200) 위에는 절연체(280)를 제공한다. 절연체(280)에는 과잉 산소 영역이 형성되어 있는 것이 바람직하다. 특히, 트랜지스터(200)에 산화물 반도체를 사용하는 경우에는, 과잉 산소 영역을 포함한 절연체를 트랜지스터(200) 근방의 층간막 등에 제공하면, 트랜지스터(200)에 포함되는 산화물(230)의 산소 결손이 저감되어, 신뢰성을 향상시킬 수 있다. 트랜지스터(200)를 덮는 절연체(280)는 그 아래의 거칠기를 덮는 평탄화막으로서 기능하여도 좋다. 또한, 절연체(280)는 트랜지스터(200) 위에 형성되는 절연체(225)와 접하여 제공된다.
과잉 산소 영역을 포함하는 절연체로서는, 구체적으로 가열에 의하여 산소의 일부가 방출되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소의 일부가 방출되는 산화물은, TDS 분석에 있어서 산소 원자로 환산한 산소의 방출량이 1.0×1018atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한, 이 TDS 분석에서의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하인 것이 바람직하다.
예를 들어, 이러한 재료로서는, 산화 실리콘 또는 산화질화 실리콘을 포함한 재료를 사용하는 것이 바람직하다. 또는, 금속 산화물을 사용할 수 있다.
절연체(280) 위에 절연체(282)가 제공되어도 좋다. 절연체(282)에는 산소 또는 수소에 대한 배리어성을 갖는 재료를 사용하는 것이 바람직하다. 따라서, 절연체(282)는 절연체(214)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다. 예를 들어 절연체(282)로서는, 산화 알루미늄, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 산소를 포함한 플라스마를 사용하여 절연체(282)를 스퍼터링법에 의하여 형성하면, 상기 절연체의 하지층으로서 기능하는 절연체(280)에 산소를 첨가할 수 있다.
절연체(282) 위에는 절연체(286)가 제공되어 있다. 절연체(286)는 절연체(320)와 비슷한 재료를 사용하여 형성될 수 있다. 비유전율이 낮은 재료를 층간막으로서 사용하는 경우, 배선들 사이의 기생 용량을 저감할 수 있다. 예를 들어, 절연체(286)에는 산화 실리콘막 또는 산화질화 실리콘막 등을 사용할 수 있다.
절연체(220, 222, 224, 225, 280, 282, 및 286)에는 도전체(246 및 248) 등이 제공되어 있다.
도전체(246 및 248)는, 도전체(328 및 330)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
트랜지스터(200) 상방에는 용량 소자(140)가 제공되어 있다. 용량 소자(140)는 도전체(110), 도전체(120), 및 절연체(105)를 포함한다.
도전체(246 및 248) 위에 도전체(112)를 제공하여도 좋다. 도전체(112) 및 도전체(110)는 동시에 형성할 수 있다.
몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 및 스칸듐에서 선택된 원소를 포함한 금속막; 또는 그 성분으로서 상기 원소 중 임의의 것을 포함한 금속 질화물막(예를 들어, 질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 또는 질화 텅스텐막) 등을 사용하여 도전체(112) 및 도전체(110)를 형성할 수 있다. 또는, 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 도전성 재료를 사용할 수도 있다.
도 24에서 도전체(112) 및 도전체(110)는 각각 단층 구조를 갖지만, 본 발명의 일 형태는 이에 한정되지 않고, 2층 이상의 적층 구조를 사용하여도 좋다. 예를 들어, 배리어성을 갖는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 갖는 도전체 및 도전성이 높은 도전체에 대한 밀착성이 높은 도전체를 형성하여도 좋다.
용량 소자(140)의 유전체로서, 도전체(112 및 110) 위에 절연체(105)를 제공한다. 절연체(105)는 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 또는 질화 하프늄 등을 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
예를 들어, 절연체(105)에는 산화질화 실리콘 등 절연 내력이 높은 재료를 사용하는 것이 바람직하다. 상기 구조를 갖는 용량 소자(140)에서는, 절연체(105)에 의하여 절연 내력을 높일 수 있고 용량 소자(140)의 정전 파괴를 방지할 수 있다.
도전체(110)와 중첩되도록 절연체(105) 위에 도전체(120)를 제공한다. 또한, 도전체(120)는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용하여 형성될 수 있다. 텅스텐 또는 몰리브데넘 등, 내열성 및 도전성의 양쪽 모두를 갖는 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 도전체(120)를 도전체 등의 다른 구성 요소와 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리) 또는 Al(알루미늄) 등을 사용하여도 좋다.
도전체(120) 및 절연체(105) 위에는 절연체(150)가 제공되어 있다. 절연체(150)는 절연체(320)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다. 절연체(150)는 그 아래의 거칠기를 덮는 평탄화막으로서 기능하여도 좋다.
절연체(150)에는 도전체(156)가 제공되어 있다. 또한, 도전체(156)는 도전체(328) 및 도전체(330)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
도전체(156) 위에는 도전체(166)도 제공되어 있다. 또한, 도전체(166) 및 절연체(150) 위에 절연체(160)가 제공되어 있다. 절연체(160)는 그 아래의 거칠기를 덮는 평탄화막으로서 기능하여도 좋다.
이상이 구조예에 대한 설명이다. 상기 구조를 사용함으로써, OS 트랜지스터를 포함한 반도체 장치에서 전기 특성의 변동을 저감할 수 있고 신뢰성을 향상시킬 수 있다. OS 트랜지스터를 포함한 반도체 장치의 소비전력을 저감할 수 있다. OS 트랜지스터를 포함한 반도체 장치의 미세화 또는 고집적화를 실현할 수 있다. 또는, 미세화 또는 고집적화된 반도체 장치를 높은 생산성으로 제공할 수 있다.
<반도체 장치(100)의 변형예>
도 25는 본 실시형태의 변형예를 도시한 것이다.
도 25는, 도 24에 도시된 트랜지스터(200)를 트랜지스터(201)와 교체한 단면 모식도이다. 트랜지스터(200)와 같이, 트랜지스터(201)는 OS 트랜지스터이다. 또한, 트랜지스터(201)의 자세한 사항에 대해서는 실시형태 9에서 설명한다.
도 25에서의 다른 구성 요소의 자세한 사항에 대해서는, 도 24에 관한 기재를 참조할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시형태 9)
본 실시형태에서는, 실시형태 8에서의 트랜지스터(200) 및 트랜지스터(201)의 자세한 사항에 대하여 도 26의 (A) 내지 (C) 및 도 27의 (A) 내지 (C)를 참조하여 설명한다.
<트랜지스터(200)>
먼저, 도 24의 (A) 내지 (C)에 도시된 트랜지스터(200)의 자세한 사항에 대하여 설명한다.
도 26의 (A)는 트랜지스터(200)를 포함한 반도체 장치의 상면도이다. 도 26의 (B)는 도 26의 (A)의 일점쇄선 A1-A2를 따라 취한 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도에 상당한다. 도 26의 (C)는 도 26의 (A)의 일점쇄선 A3-A4를 따라 취한 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도에 상당한다. 도면의 명료화를 위하여, 도 26의 (A)의 상면도에는 일부 구성 요소를 도시하지 않았다.
도 26의 (A) 내지 (C)에 도시된 바와 같이, 트랜지스터(200)는 기판(도시하지 않았음) 위의 절연체(224), 절연체(224) 위의 금속 산화물(406a), 금속 산화물(406a)의 상면의 적어도 일부와 접하는 금속 산화물(406b), 금속 산화물(406b) 위의 절연체(412), 절연체(412) 위의 도전체(404a), 도전체(404a) 위의 도전체(404b), 도전체(404b) 위의 절연체(419), 절연체(412), 도전체(404a), 도전체(404b), 및 절연체(419)의 측면과 접하는 절연체(418), 및 금속 산화물(406b)의 상면 및 절연체(418)의 측면과 접하는 절연체(225)를 포함한다. 여기서, 도 26의 (B)에 도시된 바와 같이, 절연체(418)의 상면은 절연체(419)의 상면과 실질적으로 정렬되는 것이 바람직하다. 또한, 절연체(225)는 절연체(419), 도전체(404), 절연체(418), 및 금속 산화물(406)을 덮어 제공되는 것이 바람직하다.
이하의 설명에서는, 금속 산화물(406a) 및 금속 산화물(406b)을 통틀어 금속 산화물(406)이라고 하는 경우가 있다. 트랜지스터(200)에서는 금속 산화물(406a)과 금속 산화물(406b)이 적층되어 있지만, 본 발명의 일 형태는 이 구조에 한정되지 않는다. 예를 들어, 금속 산화물(406b)만을 제공하여도 좋다. 또한, 도전체(404a) 및 도전체(404b)를 통틀어 도전체(404)라고 할 수 있다. 트랜지스터(200)에서는 도전체(404a)와 도전체(404b)가 적층되어 있지만, 본 발명의 일 형태는 이 구조에 한정되지 않는다. 예를 들어, 도전체(404b)만을 제공하여도 좋다.
도전체(440)는 도전체(440a) 및 도전체(440b)를 포함한다. 도전체(440a)는 절연체(384)의 개구의 내벽과 접하고, 도전체(440a) 내부에는 도전체(440b)가 위치한다. 여기서, 도전체(440a 및 440b)의 상면은 절연체(384)의 상면과 실질적으로 같은 높이로 할 수 있다. 트랜지스터(200)에서는 도전체(440a)와 도전체(440b)가 적층되어 있지만, 본 발명의 일 형태는 이 구조에 한정되지 않는다. 예를 들어, 도전체(440b)만을 제공하여도 좋다.
도전체(310)는 도전체(310a) 및 도전체(310b)를 포함한다. 도전체(310a)는 절연체(214 및 216)의 개구의 내벽과 접하고, 도전체(310a) 내부에는 도전체(310b)가 위치한다. 그러므로, 도전체(310a)가 도전체(440b)와 접하는 구조가 바람직하다. 여기서, 도전체(310a 및 310b)의 상면은 절연체(216)의 상면과 실질적으로 같은 높이로 할 수 있다. 트랜지스터(200)에서는 도전체(310a)와 도전체(310b)가 적층되어 있지만, 본 발명의 일 형태는 이 구조에 한정되지 않는다. 예를 들어, 도전체(310b)만을 제공하여도 좋다.
도전체(404)는 톱 게이트로서 기능할 수 있고, 도전체(310)는 백 게이트로서 기능할 수 있다. 백 게이트의 전위는 톱 게이트의 전위, 접지 전위, 또는 임의의 전위와 같게 할 수 있다. 백 게이트의 전위를 톱 게이트의 전위와 독립적으로 변경함으로써, 트랜지스터의 문턱 전압을 변경할 수 있다.
도전체(440)는 도전체(404)와 마찬가지로 채널 폭 방향으로 연장되어 있고, 도전체(310), 즉 백 게이트에 전위를 인가하는 배선으로서 기능한다. 백 게이트의 배선으로서 기능하는 도전체(440) 위에, 절연체(214 및 216)에 매립되도록 도전체(310)를 적층하면, 도전체(440)와 도전체(404) 사이에 절연체(214 및 216) 등이 배치되어 도전체(440)와 도전체(404) 사이의 기생 용량이 저감되기 때문에, 절연 내압이 높아진다. 도전체(440)와 도전체(404) 사이의 기생 용량이 저감되면, 트랜지스터의 스위칭 속도가 향상되므로, 주파수 특성이 높은 트랜지스터로 할 수 있다. 도전체(440)와 도전체(404) 사이의 절연 내압이 높아지면, 트랜지스터(200)의 신뢰성이 향상될 수 있다. 따라서, 절연체(214) 및 절연체(216)의 두께를 두껍게 하는 것이 바람직하다. 또한, 도전체(440)의 연장 방향은 이 예에 한정되지 않고, 예를 들어 도전체(440)는 트랜지스터(200)의 채널 길이 방향으로 연장되어도 좋다.
여기서, 도전체(310a) 및 도전체(440a)에는 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 갖거나, 이러한 불순물을 거의 투과시키지 않는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어, 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하고, 단층 또는 적층을 사용할 수 있다. 이에 의하여, 아래층으로부터 물 또는 수소 등의 불순물이 도전체(440 및 310)를 통하여 위층으로 확산되는 것을 억제할 수 있다. 또한, 도전체(310a 및 440a)는 수소 원사, 수소 분자, 물 분자, 산소 원자, 산소 분자, 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 및 구리 원자 등의 불순물, 및 산소(예를 들어 산소 원자 또는 산소 분자) 중 적어도 하나의 투과를 억제하는 기능을 갖는 것이 바람직하다. 또한, 이는, 이하의 설명에서 불순물의 투과를 억제하는 기능을 갖는 도전성 재료에도 해당된다. 도전체(310a 및 440a)가 산소의 투과를 억제하는 기능을 가지면, 산화로 인하여 도전체(310b 및 440b)의 도전성이 저하되는 것을 방지할 수 있다.
도전체(310b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용하여 형성되는 것이 바람직하다. 배선으로서 기능하는 도전체(440b)는, 도전체(310b)보다 도전성이 높은 도전체를 사용하여 형성되는 것이 바람직하고, 예를 들어 구리 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용할 수 있다. 도시하지 않았지만, 도전체(310b) 및 도전체(440b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄, 질화 타이타늄, 및 상술한 도전성 재료의 적층을 형성하여도 좋다.
절연체(214)는 아래층으로부터 물 또는 수소 등의 불순물이 트랜지스터로 들어가는 것을 방지하는 배리어 절연막으로서 기능할 수 있다. 또한, 절연체(214)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 및 구리 원자 등의 불순물 중 적어도 하나의 투과를 억제하는 기능을 갖는 것이 바람직하다. 또한, 절연체(214)에는 산소(예를 들어 산소 원자 또는 산소 분자)의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 바람직하다. 이 재료에 의하여, 절연체(224) 등에 포함되는 산소가 아래층으로 확산되는 것을 억제할 수 있다.
또한, 도전체(440) 위에 도전체(310)를 적층하는 구조로 함으로써, 도전체(440)와 도전체(310) 사이에 절연체(214)를 제공할 수 있다. 여기서, 도전체(440b)로서 구리 등 확산되기 쉬운 금속을 사용하여도, 절연체(214)로서 질화 실리콘 등을 제공함으로써, 상기 금속이 절연체(214) 상방에 위치하는 층으로 확산되는 것을 방지할 수 있다.
절연체(222)는, 산소, 및 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하여 형성되는 것이 바람직하다. 이로써, 절연체(222) 아래의 층으로부터 절연체(222) 위의 층으로 물 또는 수소 등의 불순물이 확산되는 것을 억제할 수 있다. 또한, 절연체(224) 등에 포함되는 산소가 아래층으로 확산되는 것을 억제할 수 있다.
또한, 절연체(224) 내의 물, 수소, 또는 질소 산화물 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 예를 들어, 절연체(224)의 단위 면적당 수소 분자로 환산된 절연체(224)로부터의 수소의 방출량은 50℃에서 500℃까지의 막 표면 온도 범위에 있어서 TDS(thermal desorption spectroscopy) 분석에서 2×1015molecules/cm2 이하, 바람직하게는 1×1015molecules/cm2 이하, 더 바람직하게는 5×1014molecules/cm2 이하이다. 또한, 절연체(224)는 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다.
절연체(412)는 제 1 게이트 절연막으로서 기능할 수 있고, 절연체(220), 절연체(222), 및 절연체(224)는 제 2 게이트 절연막으로서 기능할 수 있다. 트랜지스터(200)에서는 절연체(220), 절연체(222), 및 절연체(224)가 적층되어 있지만, 본 발명은 이 구조에 한정되지 않는다. 예를 들어, 절연체(220, 222, 및 224) 중 임의의 2개를 적층하여도 좋고, 또는 이들 절연체 중 어느 하나를 사용하여도 좋다.
금속 산화물(406)은 산화물 반도체로서 기능하는 금속 산화물을 사용하여 형성되는 것이 바람직하다. 금속 산화물은 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것이 바람직하다. 이러한 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 상태 전류를 저감할 수 있다.
금속 산화물을 사용하여 형성된 트랜지스터는 오프 상태에서의 누설 전류가 매우 낮기 때문에, 소비전력이 낮은 반도체 장치를 제공할 수 있다. 금속 산화물은 스퍼터링법 등에 의하여 형성할 수 있기 때문에, 고집적화된 반도체 장치에 포함되는 트랜지스터에 사용할 수 있다.
금속 산화물(406)은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 알루미늄, 갈륨, 이트륨, 또는 주석 등을 포함하는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 하나 이상의 원소를 포함하여도 좋다.
여기서는, 금속 산화물(406)이 인듐, 원소 M, 및 아연을 포함한 In-M-Zn 산화물인 경우에 대하여 생각한다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 원소 M으로서 사용할 수 있는 다른 원소에는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘이 포함된다. 또한, 상기 원소 중 2개 이상을 조합하여 원소 M으로서 사용하여도 좋다.
또한, 본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물이라고 부르는 경우가 있다. 또한, 질소를 포함하는 금속 산화물을 금속 산화질화물(metal oxynitride)이라고 불러도 좋다.
여기서, 금속 산화물(406a)로서 사용되는 금속 산화물의 구성 원소에 대한 원소 M의 원자수비가, 금속 산화물(406b)로서 사용되는 금속 산화물보다 큰 것이 바람직하다. 또한, 금속 산화물(406a)로서 사용되는 금속 산화물의 In에 대한 원소 M의 원자수비가, 금속 산화물(406b)로서 사용되는 금속 산화물보다 큰 것이 바람직하다. 또한, 금속 산화물(406b)로서 사용되는 금속 산화물의 원소 M에 대한 In의 원자수비가, 금속 산화물(406a)로서 사용되는 금속 산화물보다 큰 것이 바람직하다.
상기 금속 산화물을 금속 산화물(406a)로서 사용함으로써, 금속 산화물(406a)의 전도대 하단의 에너지가, 금속 산화물(406b)에서 전도대 하단의 에너지가 낮은 영역의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 바꿔 말하면, 금속 산화물(406a)의 전자 친화력이, 금속 산화물(406b)에서 전도대 하단의 에너지가 낮은 영역의 전자 친화력보다 작은 것이 바람직하다.
여기서, 금속 산화물(406a 및 406b)에서 전도대 하단의 에너지 준위는 서서히 변화된다. 바꿔 말하면, 전도대 하단의 에너지 준위는 연속적으로 변화되거나 연속적으로 접합된다. 이러한 에너지 준위를 얻기 위해서는, 금속 산화물(406a 및 406b)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮게 하는 것이 바람직하다.
구체적으로는, 금속 산화물(406a 및 406b)이 산소에 더하여 같은 원소를 (주성분으로서) 포함하면, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 금속 산화물(406b)이 In-Ga-Zn 산화물인 경우, 금속 산화물(406a)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 또는 산화 갈륨 등을 사용하는 것이 바람직하다.
이때, 금속 산화물(406b)에 형성되는 내로 갭 부분은, 주된 캐리어 경로로서 기능한다. 금속 산화물(406a 및 406b)의 계면에서의 결함 준위 밀도를 낮게 할 수 있기 때문에, 계면 산란의 캐리어 전도에 대한 영향이 작고, 높은 온 상태 전류를 얻을 수 있다.
또한, 금속 산화물(406)은 영역(426a), 영역(426b), 및 영역(426c)을 포함한다. 도 26의 (B)에 도시된 바와 같이, 영역(426a)은 영역(426b)과 영역(426c) 사이에 끼워져 있다. 영역(426b) 및 영역(426c)은 절연체(225)의 형성에 의하여 저항이 저감된 영역이기 때문에, 영역(426a)보다 도전성이 높아진다. 영역(426b) 및 영역(426c)에는, 절연체(225)를 형성하는 분위기에 포함되는 수소 또는 질소 등의 불순물 원소가 첨가된다. 따라서, 불순물 원소가 첨가되면, 금속 산화물(406b)에서 절연체(225)와 중첩되는 영역에 있어서 산소 결손이 주로 발생되고, 또한 상기 불순물 원소가 산소 결손에 들어가기 때문에, 캐리어 밀도가 높아지고 저항이 저감된다.
따라서, 수소 및 질소 중 적어도 한쪽의 농도가 영역(426a)보다 영역(426b 및 426c)에서 높아지는 것이 바람직하다. 수소 또는 질소의 농도는 SIMS(secondary ion mass spectrometry) 등에 의하여 측정할 수 있다. 여기서, 영역(426a)의 수소 또는 질소의 농도로서는, 금속 산화물(406b)에서 절연체(412)와 중첩되는 영역의 중앙(예를 들어 금속 산화물(406b)에서 절연체(412)의 채널 길이 방향의 양쪽 측면으로부터 등거리에 위치하는 부분)의 수소 또는 질소의 농도를 측정한다.
영역(426b 및 426c)은, 산소 결손을 형성하는 원소 또는 산소 결손과 결합되는 원소가 첨가되는 경우에 저항이 저감된다. 상기 원소의 대표적인 예로서는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 타이타늄, 및 희가스 원소가 있다. 희가스 원소의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논이 있다. 따라서, 영역(426b 및 426c)이 상기 원소 중 하나 이상을 포함하도록 한다.
또한, 금속 산화물(406a)에서는, 영역(426b 및 426c)에서의 원소 M에 대한 In의 원자수비가 금속 산화물(406b)에서와 실질적으로 같은 것이 바람직하다. 바꿔 말하면, 금속 산화물(406a)에서는, 영역(426b) 및 영역(426c)에서의 원소 M에 대한 In의 원자수비가 영역(426a)에서보다 큰 것이 바람직하다. 여기서, 금속 산화물(406)에서의 인듐의 함유율을 높이면, 캐리어 밀도가 높아지고 저항이 저감될 수 있다. 이 구조로 함으로써, 트랜지스터(200)의 제작 공정에서 금속 산화물(406b)의 두께가 얇아지고, 금속 산화물(406b)의 전기 저항이 높아진 경우에도, 영역(426b) 및 영역(426c)에서의 금속 산화물(406a)의 저항이 충분히 저감되어 있기 때문에, 금속 산화물(406)에서의 영역(426b) 및 영역(426c)은 소스 영역 및 드레인 영역으로서 기능할 수 있다.
도 27의 (A)는 도 26의 (B)에 도시된 영역(426a) 및 그 근방의 확대도이다. 도 27의 (A)에 도시된 바와 같이, 영역(426b) 및 영역(426c)은 금속 산화물(406)에서 적어도 절연체(225)와 중첩되는 영역에 형성된다. 여기서, 금속 산화물(406b)에서의 영역(426b) 및 영역(426c) 중 한쪽은 소스 영역으로서 기능할 수 있고, 다른 쪽은 드레인 영역으로서 기능할 수 있다. 또한, 금속 산화물(406b)에서의 영역(426a)은 채널 형성 영역으로서 기능할 수 있다.
도 26의 (B) 및 도 27의 (A)에서는 금속 산화물(406b 및 406a)에 영역(426a, 426b, 및 426c)이 형성되어 있지만, 이들 영역은 금속 산화물(406b)에 형성되기만 하면 좋다. 또한, 도 26의 (B) 등에서는, 영역(426a)과 영역(426b)의 경계, 및 영역(426a)과 영역(426c)의 경계를 금속 산화물(406)의 상면에 대하여 실질적으로 수직으로 도시하였지만, 본 실시형태는 이 구조에 한정되지 않는다. 예를 들어, 영역(426b) 및 영역(426c)이 금속 산화물(406b)의 표면 근방에서는 도전체(404) 측으로 돌출되고, 금속 산화물(406a)의 하면 근방에서는 절연체(225) 측으로 후퇴하는 경우가 있다.
트랜지스터(200)에서는, 도 27의 (A)에 도시된 바와 같이 영역(426b) 및 영역(426c)이, 금속 산화물(406)에서 절연체(225)와 접하는 영역, 및 절연체(418 및 412)의 단부 근방과 중첩되는 영역에 형성된다. 이 경우, 영역(426b 및 426c)에서 도전체(404)와 중첩되는 부분은 소위 오버랩 영역(Lov 영역이라고도 함)으로서 기능한다. Lov 영역을 가지면, 금속 산화물(406)의 채널 형성 영역과, 소스 영역 또는 드레인 영역 사이에 고저항 영역이 형성되지 않기 때문에, 트랜지스터의 온 상태 전류 및 이동도를 크게 할 수 있다.
또한, 본 실시형태에서 설명하는 반도체 장치는 이에 한정되지 않는다. 예를 들어, 도 27의 (B)에 도시된 바와 같이, 영역(426b) 및 영역(426c)은, 금속 산화물(406)에서 절연체(225) 및 절연체(418)와 중첩되는 영역에 형성되어도 좋다. 도 27의 (B)에 도시된 구조는, 도전체(404)의 채널 길이 방향의 폭이 영역(426a)의 폭과 실질적으로 같은 구조라고 바꿔 말할 수 있다. 도 27의 (B)에 도시된 구조에서는 소스 영역과 드레인 영역 사이에 고저항 영역이 형성되지 않기 때문에, 트랜지스터의 온 상태 전류를 높일 수 있다. 도 27의 (B)에 도시된 구조에서는 채널 길이 방향에서 게이트가 소스 영역 및 드레인 영역과 중첩하지 않기 때문에, 불필요한 용량이 형성되는 것을 억제할 수 있다.
상술한 식으로 영역(426b 및 426c)의 범위를 적절히 선택함으로써, 회로 설계에 따라, 원하는 전기 특성을 갖는 트랜지스터를 쉽게 제공할 수 있다.
절연체(412)는 금속 산화물(406b)의 상면과 접하여 제공되는 것이 바람직하다. 절연체(412)는 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다. 상기 절연체를 사용하여 형성되는 절연체(412)를 금속 산화물(406b)의 상면과 접하여 형성하면, 금속 산화물(406b)에 산소를 효과적으로 공급할 수 있다. 또한, 절연체(224)와 같이, 절연체(412) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(412)의 두께는 1nm 이상 20nm 이하(예를 들어 약 1nm)로 하는 것이 바람직하다.
절연체(412)는 산소를 포함하는 것이 바람직하다. 예를 들어, 절연체(412)의 단위 면적당 산소 분자로 환산된 절연체(412)로부터의 산소의 방출량은 100℃ 이상 700℃ 이하 또는 100℃ 이상 500℃ 이하의 막 표면 온도 범위에 있어서 TDS(thermal desorption spectroscopy)에서 1×1014molecules/cm2 이상, 바람직하게는 2×1014molecules/cm2 이상, 더 바람직하게는 4×1014molecules/cm2 이상이다.
절연체(412), 도전체(404), 및 절연체(419)는 금속 산화물(406b)과 중첩되는 영역을 각각 포함한다. 또한, 절연체(412), 도전체(404a), 도전체(404b), 및 절연체(419)의 측면은 서로 실질적으로 정렬되는 것이 바람직하다.
도전체(404a)는 도전성 산화물을 사용하여 형성되는 것이 바람직하다. 예를 들어, 금속 산화물(406a) 또는 금속 산화물(406b)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히, 도전성이 높은, 원자수비가 In:Ga:Zn=4:2:3 내지 4.1 또는 그 근방의 In-Ga-Zn계 산화물을 사용하는 것이 바람직하다. 이러한 재료를 사용하여 도전체(404a)를 형성하면, 도전체(404b)에 산소가 들어가는 것을 방지할 수 있고, 산화로 인하여 도전체(404b)의 전기 저항값이 높아지는 것을 방지할 수 있다.
이러한 도전성 산화물을 스퍼터링법에 의하여 형성하면, 절연체(412)에 산소가 첨가되므로 금속 산화물(406b)에 산소를 공급할 수 있다. 따라서, 금속 산화물(406)의 영역(426a)의 산소 결손을 저감할 수 있다.
도전체(404b)는 예를 들어 텅스텐 등의 금속을 사용하여 형성될 수 있다. 도전체(404b)로서는, 질소 등의 불순물을 도전체(404a)에 첨가하여 도전체(404a)의 도전성을 향상시킬 수 있는 도전체를 사용할 수도 있다. 예를 들어, 도전체(404b)에는 질화 타이타늄 등을 사용하는 것이 바람직하다. 또는, 도전체(404b)는 질화 타이타늄 등의 금속 질화물과, 그 위의 텅스텐 등의 금속을 포함한 적층이어도 좋다.
여기서, 게이트 전극으로서 기능하는 도전체(404)가 절연체(412)를 개재하여 금속 산화물(406b)의 영역(426a) 및 그 근방의 상면, 그리고 채널 폭 방향의 측면을 덮어 제공된다. 그러므로, 게이트 전극으로서 기능하는 도전체(404)의 전계로, 금속 산화물(406b)의 영역(426a) 및 그 근방의 상면, 그리고 채널 폭 방향의 측면을 전기적으로 둘러쌀 수 있다. 도전체(404)의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 s-channel(surrounded channel) 구조라고 한다. 따라서, 금속 산화물(406b)의 영역(426a) 및 그 근방의 상면, 그리고 채널 폭 방향의 측면에 채널을 형성할 수 있기 때문에, 소스와 드레인 사이에 대량의 전류를 흘릴 수 있어, 온 상태에서의 전류(온 상태 전류)를 높게 할 수 있다. 또한, 금속 산화물(406b)의 영역(426a) 및 그 근방의 상면, 그리고 채널 폭 방향의 측면이 도전체(404)의 전계로 둘러싸여 있기 때문에, 오프 상태에서의 누설 전류(오프 상태 전류)를 낮게 할 수 있다.
도전체(404b) 위에 절연체(419)가 제공되는 것이 바람직하다. 또한, 절연체(419), 도전체(404a), 도전체(404b), 및 절연체(412)의 측면은 서로 실질적으로 정렬되는 것이 바람직하다. 절연체(419)는 ALD(atomic layer deposition)법에 의하여 형성되는 것이 바람직하다. 이 경우, 절연체(419)를 약 1nm 이상 20nm 이하, 바람직하게는 약 5nm 이상 10nm 이하의 두께로 형성할 수 있다. 절연체(419)는 절연체(418)와 마찬가지로, 산소, 및 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하여 형성되는 것이 바람직하고, 예를 들어 산화 알루미늄 또는 산화 하프늄을 사용하여 형성되는 것이 바람직하다.
절연체(419)를 제공하면, 물 또는 수소 등의 불순물, 및 산소의 투과를 억제하는 기능을 갖는 절연체(419) 및 절연체(418)로 도전체(404)의 상면 및 측면을 덮을 수 있다. 이에 의하여, 도전체(404)를 통하여 물 또는 수소 등의 불순물이 금속 산화물(406)에 들어가는 것을 방지할 수 있다. 이와 같이, 절연체(418 및 419)는 게이트를 보호하는 게이트 캡으로서 기능한다.
절연체(418)는 절연체(412), 도전체(404), 및 절연체(419)의 측면과 접하여 제공된다. 또한, 절연체(418)의 상면은 절연체(419)의 상면과 정렬되는 것이 바람직하다. 절연체(418)는 ALD법에 의하여 퇴적되는 것이 바람직하고, 이 경우 절연체(418)의 두께를 약 1nm 이상 20nm 이하, 바람직하게는 약 1nm 이상 3nm 이하(예를 들어 1nm)로 할 수 있다.
상술한 바와 같이, 금속 산화물(406)의 영역(426b) 및 영역(426c)은, 절연체(225)의 형성에서 첨가된 불순물 원소에 의하여 형성된다. 트랜지스터가 미세화되어 채널 길이가 약 10nm 내지 30nm인 경우, 소스 영역 또는 드레인 영역에 포함되는 불순물 원소가 확산되어 소스 영역과 드레인 영역이 전기적으로 접속되는 경우가 있다. 그러나, 본 실시형태에서는, 금속 산화물(406)에서 절연체(225)와 접하는 영역들 사이의 거리를 절연체(418)에 의하여 크게 할 수 있기 때문에, 소스 영역과 드레인 영역이 전기적으로 접속되는 것을 방지할 수 있다. 또한, ALD법을 사용함으로써, 미세화된 채널 길이와 같거나 그 이하의 두께로 절연체(418)를 형성할 수 있다. 따라서, 소스 영역과 드레인 영역 사이의 거리가 지나치게 커지지는 않기 때문에, 저항이 증가되는 것을 방지할 수 있다.
여기서, 절연체(418 및 419)는 물 또는 수소 등의 불순물, 및 산소의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하여 형성되는 것이 바람직하다. 이 경우, 절연체(412) 내의 산소가 외부로 확산되는 것을 방지할 수 있다. 또한, 절연체(412)의 단부 등으로부터 금속 산화물(406)에 수소 또는 물 등의 불순물이 들어가는 것을 방지할 수 있다.
절연체(418)는, ALD법에 의하여 절연막을 퇴적한 다음, 이방성 에칭을 실시하여 절연체(412), 도전체(404), 및 절연체(419)의 측면과 접하는 부분을 남기도록 형성하는 것이 바람직하다. 이로써, 상술한 바와 같이 두께가 얇은 절연체를 쉽게 형성할 수 있다. 이때, 도전체(404) 위에 제공된 절연체(419)가 상기 이방성 에칭에 의하여 부분적으로 제거되어도, 절연체(418)에서 절연체(412) 및 도전체(404)와 접하는 부분을 충분히 남길 수 있다.
절연체(225)는 절연체(419), 절연체(418), 금속 산화물(406), 및 절연체(224)를 덮어 제공된다. 여기서, 절연체(225)는 절연체(419) 및 절연체(418)의 상면, 그리고 절연체(418)의 측면과 접하여 제공된다. 상술한 바와 같이, 수소 또는 질소 등의 불순물을 절연체(225)로부터 금속 산화물(406)에 첨가하여, 영역(426b) 및 영역(426c)을 형성한다. 그러므로, 절연체(225)는 수소 및 질소 중 적어도 한쪽을 포함하는 것이 바람직하다.
또한, 절연체(225)는, 금속 산화물(406b)의 상면에 더하여, 금속 산화물(406b 및 406a)의 측면과 접하여 제공되는 것이 바람직하다. 이에 의하여, 영역(426b) 및 영역(426c)에서 금속 산화물(406b 및 406a)의 측면까지 저항을 저감할 수 있다.
또한, 절연체(225)는 물 또는 수소 등의 불순물, 및 산소의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어, 절연체(225)로서는 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 질화 알루미늄, 또는 질화산화 알루미늄 등을 사용하는 것이 바람직하다.
절연체(225) 위에 절연체(280)를 제공하는 것이 바람직하다. 절연체(224) 등과 같이, 절연체(280) 내의 물 또는 수소 등의 불순물의 농도는 저감되어 있는 것이 바람직하다.
절연체(280) 및 절연체(225)에 형성된 개구에는, 도전체(450a)와 도전체(451a)의 조합, 및 도전체(450b)와 도전체(451b)의 조합이 제공된다. 도전체(450a)와 도전체(451a)의 조합, 및 도전체(450b)와 도전체(451b)의 조합은 도전체(404)를 개재하여 서로 대향하여 제공되는 것이 바람직하다.
여기서, 절연체(280) 및 절연체(225)에 제공된 개구의 내벽과 접하여 도전체(450a)가 형성되고, 도전체(450a) 내부에는 도전체(451a)가 더 제공되어 있다. 상기 개구의 바닥 부분의 적어도 일부에는 금속 산화물(406)의 영역(426b)이 위치하고, 도전체(450a)는 영역(426b)과 접한다. 마찬가지로, 절연체(280) 및 절연체(225)에 제공된 개구의 내벽과 접하여 도전체(450b)가 형성되고, 도전체(450b) 내부에는 도전체(451b)가 더 제공되어 있다. 상기 개구의 바닥 부분의 적어도 일부에는 금속 산화물(406)의 영역(426c)이 위치하고, 도전체(450b)는 영역(426c)과 접한다.
따라서, 도전체(450a 및 451a)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있고, 도전체(450b 및 451b)는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다.
도전체(450a) 및 도전체(450b)는, 도전체(310a) 등과 같이, 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 사용하여 형성되는 것이 바람직하다.
또한, 도전체(451a) 및 도전체(451b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용하여 형성되는 것이 바람직하다. 도시하지 않았지만, 도전체(451a) 및 도전체(451b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄, 질화 타이타늄, 및 상술한 도전성 재료의 적층을 형성하여도 좋다.
다음으로, 트랜지스터(200)의 구성 요소에 대하여 설명한다.
<기판>
트랜지스터(200)가 형성되는 기판으로서는 예를 들어, 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용할 수 있다. 절연체 기판으로서는, 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(예를 들어, 이트리아 안정화 지르코니아 기판), 또는 수지 기판을 사용한다. 반도체 기판으로서는, 예를 들어, 실리콘 또는 저마늄 등으로 이루어진 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨으로 이루어진 화합물 반도체 기판을 사용할 수 있다. 상술한 반도체 기판에 절연체 영역이 제공된 반도체 기판, 예를 들어 SOI(silicon on insulator) 기판 등을 사용한다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 또는 도전성 수지 기판 등을 사용한다. 금속 질화물을 포함한 기판 또는 금속 산화물을 포함한 기판 등을 사용한다. 도전체 또는 반도체가 제공된 절연체 기판, 도전체 또는 절연체가 제공된 반도체 기판, 혹은 반도체 또는 절연체가 제공된 도전체 기판 등을 사용한다. 또는, 이들 기판 중 어느 것 위에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공하는 소자로서는, 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 또는 기억 소자 등을 사용한다.
또는, 기판으로서 플렉시블 기판을 사용하여도 좋다. 플렉시블 기판 위에 트랜지스터를 제공하는 방법으로서는, 비(非)플렉시블 기판 위에 트랜지스터를 형성한 다음에 트랜지스터를 분리하여, 플렉시블 기판인 기판으로 전치(轉置)하는 방법이 있다. 이 경우, 비플렉시블 기판과 트랜지스터 사이에 분리층을 제공하는 것이 바람직하다. 기판으로서는, 섬유를 포함한 시트, 필름, 또는 박을 사용하여도 좋다. 기판은 탄성을 가져도 좋다. 기판은, 구부리거나 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 가져도 좋다. 또는, 기판은 원래의 형상으로 되돌아가지 않는 성질을 가져도 좋다. 기판은, 예를 들어, 두께가 5μm 이상 700μm 이하, 바람직하게는 10μm 이상 500μm 이하, 더 바람직하게는 15μm 이상 300μm 이하인 영역을 갖는다. 기판의 두께가 얇으면, 트랜지스터를 포함하는 반도체 장치의 중량을 저감할 수 있다. 기판의 두께가 얇으면, 유리 등을 사용한 경우에도, 기판이 탄성, 또는 구부리거나 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 갖는 경우가 있다. 따라서, 떨어뜨리는 것 등으로 인하여 기판 위의 반도체 장치에 가해지는 충격을 줄일 수 있다. 즉, 내구성이 있는 반도체 장치를 제공할 수 있다.
플렉시블 기판인 기판에는 예를 들어 금속, 합금, 수지, 유리, 또는 이들의 섬유를 사용할 수 있다. 플렉시블 기판은, 선 팽창 계수가 낮을수록 환경에 기인한 변형이 억제되므로 바람직하다. 플렉시블 기판은 예를 들어, 선 팽창 계수가 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재료를 사용하여 형성된다. 수지의 예에는 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 및 아크릴이 포함된다. 특히, 아라미드는 선 팽창 계수가 낮기 때문에 플렉시블 기판에 바람직하게 사용된다.
<절연체>
절연체의 예에는 절연성 산화물, 절연성 질화물, 절연성 산화질화물, 절연성 질화산화물, 절연성 금속 산화물, 절연성 금속 산화질화물, 및 절연성 금속 질화산화물이 포함된다.
산소, 및 수소 등의 불순물의 투과를 억제하는 기능을 갖는 절연체로 트랜지스터를 둘러쌈으로써, 전기 특성이 안정된 트랜지스터로 할 수 있다. 예를 들어, 절연체(222) 및 절연체(214)로서 산소, 및 수소 등의 불순물의 투과를 억제하는 기능을 갖는 절연체를 사용한다.
산소, 및 수소 등의 불순물의 투과를 억제하는 기능을 갖는 절연체는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 포함하는 단층 구조 또는 적층 구조를 가질 수 있다.
또한, 예를 들어, 절연체(222) 및 절연체(214)는, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물; 질화산화 실리콘; 또는 질화 실리콘을 사용하여 형성될 수 있다. 또한, 절연체(222) 및 절연체(214)는 산화 알루미늄 또는 산화 하프늄 등을 포함하는 것이 바람직하다.
절연체(384), 절연체(216), 절연체(220), 절연체(224), 및 절연체(412)는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 각각 형성될 수 있다. 예를 들어, 절연체(384), 절연체(216), 절연체(220), 절연체(224), 및 절연체(412)는 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 각각 포함하는 것이 바람직하다.
절연체(220), 절연체(222), 절연체(224), 및/또는 절연체(412)는 비유전율이 높은 절연체를 포함하는 것이 바람직하다. 예를 들어, 절연체(220), 절연체(222), 절연체(224), 및/또는 절연체(412)는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄과 하프늄을 포함한 산화물, 알루미늄과 하프늄을 포함한 산화질화물, 실리콘과 하프늄을 포함한 산화물, 실리콘과 하프늄을 포함한 산화질화물, 또는 실리콘과 하프늄을 포함한 질화물 등을 각각 포함하는 것이 바람직하다. 또는, 절연체(220), 절연체(222), 절연체(224), 및/또는 절연체(412)는 산화 실리콘 또는 산화질화 실리콘과, 비유전율이 높은 절연체의 적층 구조를 각각 갖는 것이 바람직하다.
절연체(384), 절연체(216), 및 절연체(280)는 비유전율이 낮은 절연체를 포함하는 것이 바람직하다. 예를 들어 절연체(384), 절연체(216), 및 절연체(280)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린이 첨가된 산화 실리콘, 탄소가 첨가된 산화 실리콘, 탄소 및 질소가 첨가된 산화 실리콘, 다공성 산화 실리콘, 또는 수지 등을 포함하는 것이 바람직하다. 또는, 절연체(384), 절연체(216), 및 절연체(280)는 수지와, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린이 첨가된 산화 실리콘, 탄소가 첨가된 산화 실리콘, 탄소 및 질소가 첨가된 산화 실리콘, 및 다공성 산화 실리콘 중 하나의 재료의 적층 구조를 갖는 것이 바람직하다. 열적으로 안정적인 산화 실리콘 또는 산화질화 실리콘이 수지와 조합되면, 열적으로 안정적이고 비유전율이 낮은 적층 구조로 할 수 있다. 수지의 예에는 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 및 아크릴이 포함된다.
절연체(418) 및 절연체(419)로서는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물; 질화산화 실리콘; 또는 질화 실리콘을 사용할 수 있다.
<도전체>
도전체(404a), 도전체(404b), 도전체(310a), 도전체(310b), 도전체(450a), 도전체(450b), 도전체(451a), 및 도전체(451b)는, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 및 루테늄 등에서 선택된 하나 이상의 금속 원소를 포함한 재료를 사용하여 형성될 수 있다. 또는, 인 등의 불순물 원소를 포함한 다결정 실리콘으로 대표되는 전기 전도도가 높은 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
상술한 도전체, 특히 도전체(404a), 도전체(310a), 도전체(450a), 및 도전체(450b)로서는, 금속 산화물(406)에 사용할 수 있는 금속 산화물에 포함되는 금속 원소, 및 산소를 포함한 도전성 재료를 사용하여도 좋다. 상술한 금속 원소와 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어, 질화 타이타늄 또는 질화 탄탈럼 등 질소를 포함하는 도전성 재료를 사용하여도 좋다. 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 또는 실리콘이 첨가된 인듐 주석 산화물을 사용하여도 좋다. 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다.
상기 재료로 형성된 복수의 도전층의 적층을 사용하여도 좋다. 예를 들어, 위에서 열거한 금속 원소 중 임의의 것을 포함한 재료와, 산소를 포함한 도전성 재료의 조합을 사용하여 형성된 적층 구조를 사용하여도 좋다. 또는, 위에서 열거한 금속 원소 중 임의의 것을 포함한 재료와, 질소를 포함한 도전성 재료의 조합을 사용하여 형성된 적층 구조를 사용하여도 좋다. 또는, 위에서 열거한 금속 원소 중 임의의 것을 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료의 조합을 사용하여 형성된 적층 구조를 사용하여도 좋다.
트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우에는, 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 사용하여 형성된 적층 구조를 게이트 전극에 사용하는 것이 바람직하다. 이 경우, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 형성하는 것이 바람직하다. 이 경우, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하면, 상기 도전성 재료로부터 방출된 산소가 채널 형성 영역에 공급되기 쉬워지므로 바람직하다.
<<트랜지스터(201)>>
다음으로, 도 25에 도시된 트랜지스터(201)의 자세한 사항에 대하여 설명한다.
도 28의 (A)는 트랜지스터(201)의 상면도이다. 도 28의 (B)는 도 28의 (A)의 일점쇄선 A1-A2를 따라 취한 단면도이고, 트랜지스터(201)의 채널 길이 방향의 단면도에 상당한다. 도 28의 (C)는 도 28의 (A)의 일점쇄선 A3-A4를 따라 취한 단면도이고, 트랜지스터(201)의 채널 폭 방향의 단면도에 상당한다. 도면의 명료화를 위하여, 도 28의 (A)의 상면도에는 일부 구성 요소를 도시하지 않았다. 트랜지스터(201 및 200)에 공통되는 구성 요소는 같은 부호로 나타낸다.
도 28의 (A) 내지 (C)에 도시된 바와 같이, 트랜지스터(201)는 기판(도시하지 않았음) 위의 절연체(224), 절연체(224) 위의 금속 산화물(406a), 금속 산화물(406a)의 상면의 적어도 일부와 접하는 금속 산화물(406b), 금속 산화물(406b)의 상면의 적어도 일부와 접하는 도전체(452a) 및 도전체(452b), 금속 산화물(406b)의 상면의 적어도 일부와 접하고 도전체(452a) 및 도전체(452b) 위에 있는 금속 산화물(406c), 금속 산화물(406c) 위의 절연체(413), 절연체(413) 위의 도전체(405a), 도전체(405a) 위의 도전체(405b), 및 도전체(405b) 위의 절연체(420)를 포함한다.
도전체(405)(도전체(405a) 및 도전체(405b))는 톱 게이트로서 기능할 수 있고, 도전체(310)는 백 게이트로서 기능할 수 있다. 백 게이트의 전위는 톱 게이트의 전위, 접지 전위, 또는 임의의 전위와 같게 할 수 있다. 백 게이트의 전위를 톱 게이트의 전위와 독립적으로 변경함으로써, 트랜지스터의 문턱 전압을 변경할 수 있다.
도전체(405a)는 도 26의 (A) 내지 (C)에 도시된 도전체(404a)에 사용할 수 있는 재료를 사용하여 형성될 수 있다. 도전체(405b)는 도 26의 (A) 내지 (C)에 도시된 도전체(404b)에 사용할 수 있는 재료를 사용하여 형성될 수 있다.
도전체(452a)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전체(452b)는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다.
알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속 중 임의의 것, 또는 상기 금속 중 임의의 것을 주성분으로서 포함한 합금을 도전체(452a 및 452b) 각각에 사용할 수 있다. 도면에는 단층 구조를 도시하였지만, 2층 이상의 적층 구조를 사용하여도 좋다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함한 투명 도전성 재료를 사용하여도 좋다.
트랜지스터(201)에서, 채널은 금속 산화물(406b)에 형성되는 것이 바람직하다. 따라서, 금속 산화물(406c)은 금속 산화물(406b)보다 절연성이 높은 재료를 사용하여 형성되는 것이 바람직하다. 금속 산화물(406c)은 금속 산화물(406a)에 사용하는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
금속 산화물(406c)을 제공함으로써, 트랜지스터(201)를 매립 채널 트랜지스터(buried-channel transistor)로 할 수 있다. 또한, 도전체(452a 및 452b)의 단부의 산화를 방지할 수 있다. 또한, 도전체(405)와 도전체(452a) 사이(또는 도전체(405)와 도전체(452b) 사이)의 누설 전류를 방지할 수 있다. 또한, 금속 산화물(406c)은 경우에 따라서는 생략하여도 좋다.
절연체(420)는 물 또는 수소 등의 불순물, 및 산소의 투과를 억제하는 기능을 갖는 절연성 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어, 절연체(420)는 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물; 질화산화 실리콘; 또는 질화 실리콘을 사용하여 형성될 수 있다.
트랜지스터(201)에 절연체(420)를 제공하면, 도전체(405)의 산화를 방지할 수 있다. 또한, 물 또는 수소 등의 불순물이 금속 산화물(406)에 들어가는 것을 방지할 수 있다.
트랜지스터(201)는 트랜지스터(200)보다 금속 산화물(406b)과 전극(소스 전극 또는 드레인 전극)의 접촉 면적을 크게 할 수 있다. 또한, 도 26의 (A) 내지 (C)에 도시된 영역(426b) 및 영역(426c)을 형성하는 단계가 필요하지 않다. 그러므로, 트랜지스터(201)는 트랜지스터(200)보다 온 상태 전류를 크게 할 수 있다. 또한, 제작 공정을 단순화할 수 있다.
트랜지스터(201)의 다른 구성 요소의 자세한 사항에 대해서는, 트랜지스터(200)에 관한 기재를 참조할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 임의의 것과 적절히 조합될 수 있다.
(실시예 1)
본 실시예에서는, 본 발명의 일 형태에 따른 신경망을 이차 전지의 이상 발생(구체적으로는 마이크로 단락(micro short circuit))을 예측 및 검출하는 데 사용하는 예에 대하여 설명한다.
도 29의 (C)는 마이크로 단락이 발생한 경우의 충방전 곡선을 나타낸 모식도의 예이다.
여기서, 마이크로 단락이란, 이차 전지에서 발생되는 미소한 단락을 말한다. 이 현상은 충방전을 못하게 하지는 않지만, 미소한 단락부에서 약간 단락 전류가 흐른다. 마이크로 단락의 요인은 다음과 같다고 한다. 충방전이 복수 회 수행되면, 양극 활물질의 분포가 불균일해지므로, 양극의 일부와 음극의 일부에서 국소적인 전류 집중이 일어난다. 그 결과, 세퍼레이터의 일부에서 기능 불량이 일어난다. 마이크로 단락의 다른 요인은 부반응으로 인한 생성물의 발생이라고 한다.
이상적인 이차 전지를 제작하기 위해서는, 이차 전지의 소형화를 위하여 세퍼레이터의 두께를 줄이는 것이 요구되고 있다. 또한, 높은 전압으로의 고속 급전에 의한 충전이 요구되고 있다. 그러나, 앞에 말한 이들은 모두 이차 전지의 마이크로 단락을 쉽게 일으킬 수 있다. 또한, 마이크로 단락이 반복하여 발생하면, 이차 전지의 이상 발열 및 발화 등 중대 사고로 이어질 가능성이 있다.
그러므로, 마이크로 단락을 가능한 한 빨리 발견함으로써 중대 사고를 방지하기 위한 전력 저장 시스템, 또는 이차 전지의 제어 시스템을 구성하는 첫 번째 단계로서, 신경망을 사용하여 이차 전지의 이상 발생의 예측을 시도한다.
신경망으로서는, LSTM이라고 불리는 순환 신경망을 채용하였다. LSTM의 네트워크는 시계열 데이터를 해석하는 데 적합하고, 일정 간격으로 충전 전압을 측정함으로써, 축적된 시계열 데이터보다 조금 전의 충전 특성을 예측할 수 있다. LSTM의 알고리듬은 Python(Chainer)으로 고안한다. 이 알고리듬에 기초하여, 채널 형성 영역이 산화물 반도체를 포함하는 트랜지스터를 포함한 회로를 사용하여 시스템을 구성하였다. 도 29의 (A)는 LSTM의 네트워크 모델을 도시한 것이다.
도 29의 (B)에서, 실선의 곡선은 충전이 수행되고 있을 때의 충전 곡선이고, 점선의 곡선은 예측한 충전 곡선이다.
구체적으로, 네트워크는 정상적인 충전 곡선을 학습하고, 조금 전의 예측된 충전 곡선이 정상적인 충전 곡선과 중첩되는 동안은 이상이 없다고 판단하고, 또는 도 29의 (C)에서의 충전 곡선의 오른쪽 단부에 나타낸 바와 같이 파형에 변칙이 나타난 시점, 즉 마이크로 단락이 발생하여 정상적인 충전 곡선으로부터 어긋나면 이상이 있다고 판단한다.
도 30의 (A)는, 리튬 이온 이차 전지에서 마이크로 단락을 모의로 일으키고, 이 전지의 거동을 예측하고, 디스플레이에 실시간의 상태(충전 곡선)를 나타내는 시제품의 블록도이다.
도 30의 (A)에서, 601은 의사 이상 발생 스위치(pseudo abnormality generating switch)를 나타내고, 602는 전지라고 간주할 수 있는 에뮬레이터를 나타낸다. 에뮬레이터(602)는 충전 측정 데이터를 출력하고, 컨트롤러 IC(603)는 측정 및 판단을 실시한다. OS-LSI 추론 칩(604)은 적화 연산 회로에 OS-FET를 사용한 비휘발성 메모리를 포함하고, 중량의 값을 끊임없이 로딩할 수 있다. 컨트롤러 IC(603)는 OS-LSI 추론 칩(604)에 적화 연산용 입력 데이터를 입력하고, OS-LSI 추론 칩(604)은 산술 연산의 결과를 출력한다. 디스플레이(605)는, 추론 데이터와 측정 데이터를 비교를 위하여 다른 색깔로 나타내어 서로를 중첩시키도록 설정되어 있다. 또한, 노트북 퍼스널 컴퓨터의 디스플레이(605)는 2개의 충전 곡선(예를 들어, 녹색: 측정 데이터, 황색: 예측된 충전 곡선)을 표시한다.
도 30의 (B)는 도 30의 (A)에서의 블록도에 대응하는 시제품의 외관을 나타낸 사진이다. OS-LSI 추론 칩(604)은 도 30의 (B)의 오른쪽 아래의 부분의 기판에 탑재되어 있다. 도 30의 (B)에서, 중앙 부분의 기판이 컨트롤러 IC(603)이고, 의사 이상 발생 스위치(601)를 포함한 에뮬레이터(602)가 왼쪽 아래의 부분에 배치되어 있다.
도 31은, 도 30의 (B)에 나타낸 시제품의 오른쪽에, 실제의 코인형 리튬 이온 이차 전지를 모니터하고, 예측한 이상을 실시간으로 표시하는 패널을 추가적으로 제공한 시제품의 외관을 나타낸 사진이다.
이하에서는, 상술한 LSTM의 알고리듬에 대하여 자세히 설명한다.
[식 19]
Figure pct00019
상기 알고리듬에서, tl은 각각 시간 및 층의 인덱스(index)이다. 즉, t-1은 앞의 시간을 의미하고, l-1은 앞의 층을 의미한다. 상기 식에서 기호 ⊙는 아다마르 곱(요소 곱: element-wise multiplication)을 나타내고, 다음 식으로 나타내어지는 산술 연산이 수행되는 것을 의미한다.
[식 20]
Figure pct00020
또한, T는 2n 차원을 4n 차원으로 변환하는 행렬 연산을 의미하고, n개의 요소를 갖는 벡터, i(input gate), f(forget gate), o(output gate), 및 g(input modulation gate)로 변환하기 위하여 n개의 요소마다 "sigm" 및 "tanh"의 계산을 수행한다. 또한, "sigm"은 시그모이드 함수를 사용한 계산을 의미하고, "tanh"는 쌍곡선 탄젠트 함수를 사용한 계산을 의미한다.
상기 연산의 종류로서는, 적화 연산, 요소 곱, 및 활성화 함수(시그모이드 및 tanh)가 있다. 또한, LSTM은 전결합층의 네트워크를 포함하는 경우가 있고, 상기 네트워크에서도 "적화 연산"이 수행된다.
L층의 계산을, 추론 계산에서 중량이 변화되지 않도록 시간 Time(=0 내지 t단계) 수행한다. 또한, 본 실시예에서, Time=0은 실질적으로 1에 상당하기 때문에, 1 내지 t+1단계 수행된다. 시간 단계에서 셀 상태와 출력의 값을 저장하고, 다음 시간 단계에서 사용한다. 각 단계에서는 새로운 입력이 공급된다. (셀 상태 및 출력의 저장된 값은, 입력값으로서 사용한 후에는 불필요하기 때문에 재기록할 수 있다.)
도 32는 실제로 수행한 산술 연산 전체를 나타낸 것이다. 도 33은 도 32에서의 PU의 단위를 나타낸 것이다. 도 34는 도 33에서의 AU의 단위를 나타낸 것이다. 도 35는 도 34에서의 NNM의 단위를 나타낸 것이다. 도 36은 도 35에서의 LSTM의 단위를 나타낸 것이다. LSTM의 알고리듬은 도 36에 나타내었다.
도 35에서의 네트워크는, 3개의 LSTM층이 포함된, 5개의 층을 포함한다. 은닉층의 개수는 30개이다.
상기 알고리듬으로 예측된 파형은 정확하기 때문에, 이상을 검출하자 곧 충전을 정지하거나 경고를 표시하는 제어 시스템을 구성할 수 있다.
81: 양극, 82: 음극, 83: 고체 전해질층, 84: 기판, 85: 배선 전극, 86: 배선 전극, 87: 양극 활물질, 88: 음극 활물질, 100: 반도체 장치, 105: 절연체, 110: 도전체, 112: 도전체, 120: 도전체, 130: 전력 저장 시스템, 131: 제어 회로, 135: 축전지, 135_k: 축전지, 135_m: 축전지, 135_S: 축전지, 135_1: 축전지, 135_2: 축전지, 135_3: 축전지, 135_4: 축전지, 137: 보호 회로, 137_S: 보호 회로, 137_2: 보호 회로, 140: 용량 소자, 141: 스위치 그룹, 142: 스위치 그룹, 144: 저항 소자, 145: 저항 소자, 146: 용량 소자, 147: 트랜지스터, 148: 트랜지스터, 149: 집적 회로, 150: 절연체, 156: 도전체, 160: 절연체, 166: 도전체, 200: 트랜지스터, 201: 트랜지스터, 214: 절연체, 216: 절연체, 218: 도전체, 220: 절연체, 222: 절연체, 224: 절연체, 225: 절연체, 230: 산화물, 246: 도전체, 248: 도전체, 280: 절연체, 282: 절연체, 286: 절연체, 300: 트랜지스터, 310: 도전체, 310a: 도전체, 310b: 도전체, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 370: 절연체, 372: 절연체, 374: 절연체, 376: 도전체, 380: 절연체, 382: 절연체, 384: 절연체, 386: 도전체, 404: 도전체, 404a: 도전체, 404b: 도전체, 405: 도전체, 405a: 도전체, 405b: 도전체, 406: 금속 산화물, 406a: 금속 산화물, 406b: 금속 산화물, 406c: 금속 산화물, 412: 절연체, 413: 절연체, 418: 절연체, 419: 절연체, 420: 절연체, 426a: 영역, 426b: 영역, 426c: 영역, 440: 도전체, 440a: 도전체, 440b: 도전체, 450a: 도전체, 450b: 도전체, 451a: 도전체, 451b: 도전체, 452a: 도전체, 452b: 도전체, 500: 이차 전지, 510: 양극 리드 전극, 511: 음극 리드 전극, 601: 의사 이상 발생 스위치(pseudo abnormality generating switch), 602: 에뮬레이터, 603: 컨트롤러 IC, 604: OS-LSI 추론 칩, 605: 디스플레이, 700: 이차 전지, 701: 양극 캡, 702: 전지 캔, 703: 양극 단자, 704: 양극, 705: 세퍼레이터, 706: 음극, 707: 음극 단자, 708: 절연판, 709: 절연판, 710: 개스킷, 711: PTC(positive temperature coefficient) 소자, 712: 안전 밸브 기구, 7100: 휴대용 표시 장치, 7101: 하우징, 7102: 표시부, 7103: 조작 버튼, 7104: 축전지, 7200: 휴대 정보 단말기, 7201: 하우징, 7202: 표시부, 7203: 밴드, 7204: 버클, 7205: 조작 버튼, 7206: 입출력 단자, 7207: 아이콘, 7300: 무인 항공기, 7301: 축전지 시스템, 7302: 로터, 7303: 카메라, 7400: 휴대 전화, 7401: 하우징, 7402: 표시부, 7403: 조작 버튼, 7404: 외부 접속 포트, 7405: 스피커, 7406: 마이크로폰, 7407: 축전지, 8000: 표시 장치, 8001: 하우징, 8002: 표시부, 8003: 스피커부, 8004: 제어 회로, 8021: 충전 기기, 8022: 케이블, 8024: 전력 저장 시스템, 8100: 조명 장치, 8101: 하우징, 8102: 광원, 8103: 제어 회로, 8104: 천장, 8200: 실내기, 8201: 하우징, 8202: 공기 출구, 8203: 제어 회로, 8204: 실외기, 8230: 태양 전지판, 8231: 배선, 8240: 충전 기기, 8250: 자동차, 8251: 축전지, 8300: 전력 저장 시스템, 8301: 8301, 8302: 스마트폰, 8400: 자동차, 8401: 전조등, 8406: 전기 모터, 8500: 자동차, 8600: 모터스쿠터, 8601: 사이드미러, 8602: 전력 저장 시스템, 8603: 방향 지시등, 8604: 시트 아래의 수납 부분, 8700: 전동 자전거, 8701: 축전지, 8702: 전지 팩, 8703: 표시부, 8710: 전동 오토바이, 8711: 축전지, 8712: 표시부, 8713: 핸들, 9600: 태블릿 단말기, 9625: 스위치, 9626: 스위치, 9627: 전원 스위치, 9628: 조작 스위치, 9629: 파스너, 9630: 하우징, 9630a: 하우징, 9630b: 하우징, 9631: 표시부, 9633: 태양 전지, 9634: 충방전 제어 회로, 9635: 전력 저장 유닛, 9636: DCDC 컨버터, 9637: 컨버터, 9640: 가동부
본 출원은 2017년 5월 3일에 일본 특허청에 출원된 일련 번호 2017-092024의 일본 특허 출원, 2017년 6월 26일에 일본 특허청에 출원된 일련 번호 2017-124077의 일본 특허 출원, 및 2017년 8월 4일에 일본 특허청에 출원된 일련 번호 2017-151306의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (13)

  1. 전력 저장 시스템으로서,
    신경망; 및
    축전지를 포함하고,
    상기 신경망은 입력층, 출력층, 및 상기 입력층과 상기 출력층 사이의 하나 이상의 은닉층을 포함하고,
    소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 상기 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합되고,
    상기 축전지에서, 상기 축전지의 전압과 상기 전압이 취득된 시각이 하나의 데이터 세트로서 측정되고,
    상기 입력층에는 다른 시각에 측정된 상기 데이터 세트가 공급되고,
    상기 출력층으로부터 출력되는 신호에 따라 상기 축전지의 동작 조건이 변경되는, 전력 저장 시스템.
  2. 제 1 항에 있어서,
    상기 축전지에 외부에서 공급되는 전류가 상기 데이터 세트로서 측정되는, 전력 저장 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 축전지의 온도가 상기 데이터 세트로서 측정되는, 전력 저장 시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터 세트는 상기 축전지를 충전하는 기간에 상기 축전지에서 측정되고,
    상기 출력층으로부터 제 1 신호가 출력되는 경우에는 상기 축전지의 동작이 정지되는, 전력 저장 시스템.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터 세트는 상기 축전지를 충전하는 기간에 상기 축전지에서 측정되고,
    상기 출력층으로부터 제 1 신호가 출력되는 경우에는 상기 축전지의 상기 충전은 정지되고,
    상기 출력층으로부터 제 2 신호가 출력되는 경우에는 상기 충전은 계속되는, 전력 저장 시스템.
  6. 전력 저장 시스템으로서,
    신경망; 및
    n개의 축전지를 포함하고,
    n은 2 이상의 정수(整數)이고,
    상기 신경망은 입력층, 출력층, 및 상기 입력층과 상기 출력층 사이의 하나 이상의 은닉층을 포함하고,
    소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 상기 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합되고,
    상기 n개의 축전지에서, 제 1 내지 제 (n-1) 축전지가 전기적으로 직렬로 접속되고,
    상기 입력층에는 상기 제 1 내지 상기 제 (n-1) 축전지의 각각에서 측정된 데이터 세트가 공급되고,
    상기 제 1 내지 상기 제 (n-1) 축전지의 각각에서 전압과 상기 전압이 취득된 시각의 상기 데이터 세트가 측정되고,
    상기 출력층으로부터 출력되는 신호에 따라 상기 제 1 축전지의 동작이 정지되고, 상기 제 1 축전지는 상기 제 n 축전지와 교체되고, 상기 제 n 축전지는 상기 제 2 내지 상기 제 (n-1) 축전지에 전기적으로 직렬로 접속되는, 전력 저장 시스템.
  7. 제 1 항, 제 2 항, 및 제 6 항 중 어느 한 항에 있어서,
    상기 신경망은 제 1 회로를 포함하고,
    상기 제 1 회로는 적화 연산을 수행하고,
    상기 제 1 회로는 제 1 트랜지스터, 용량 소자, 및 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 용량 소자의 한쪽 전극 및 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 금속 산화물은 인듐 및 원소 M을 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소이고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 한쪽에는 아날로그 데이터에 대응하는 전위가 저장되는, 전력 저장 시스템.
  8. 제 7 항에 있어서,
    상기 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하는, 전력 저장 시스템.
  9. 제 7 항에 있어서,
    상기 제 2 트랜지스터는 채널 형성 영역에 제 2 금속 산화물을 포함하고,
    상기 제 2 금속 산화물은 인듐 및 원소 M2를 포함하고,
    상기 원소 M2는 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소인, 전력 저장 시스템.
  10. 전력 저장 시스템으로서,
    축전지; 및
    제 1 회로를 포함하고,
    상기 축전지의 전압과 상기 전압이 취득된 시각이 하나의 데이터 세트로서 측정되고,
    상기 데이터 세트는 상기 축전지를 충전하는 기간에 상기 축전지에서 측정되고,
    다른 시각에 측정된 상기 데이터 세트는 상기 제 1 회로에 입력되고,
    상기 제 1 회로는 상기 데이터 세트에 따라 상기 축전지의 동작 조건을 변경하는, 전력 저장 시스템.
  11. 차량으로서,
    제 1 항, 제 2 항, 제 6 항, 및 제 10 항 중 어느 한 항에 따른 전력 저장 시스템을 포함하는, 차량.
  12. 전자 기기로서,
    제 1 항, 제 2 항, 제 6 항, 및 제 10 항 중 어느 한 항에 따른 전력 저장 시스템을 포함하는, 전자 기기.
  13. 신경망으로서,
    입력층,
    출력층,
    상기 입력층과 상기 출력층 사이의 하나 이상의 은닉층; 및
    제 1 회로를 포함하고,
    소정의 은닉층은 앞의 은닉층 또는 앞의 입력층과 소정의 중량 계수로 결합되고, 상기 소정의 은닉층은 다음의 은닉층 또는 다음의 출력층과 소정의 중량 계수로 결합되고,
    제 1 값과 상기 제 1 값이 취득된 시각이 하나의 데이터 세트로서 측정되고,
    상기 입력층에는 다른 시각에 측정된 상기 데이터 세트가 입력되고,
    상기 입력층에 공급되는 상기 데이터 세트에 따른 제 2 값이 상기 출력층으로부터 출력되고,
    상기 제 1 회로는 적화 연산을 수행하고,
    상기 제 1 회로는 제 1 트랜지스터, 용량 소자, 및 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 용량 소자의 한쪽 전극 및 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 금속 산화물은 인듐 및 원소 M을 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 주석, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 이트륨, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐에서 선택되는 하나 이상의 원소이고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 한쪽에는 아날로그 데이터에 대응하는 전위가 저장되는, 신경망.
KR1020197034793A 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기 KR102613749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237042649A KR20230170991A (ko) 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017092024 2017-05-03
JPJP-P-2017-092024 2017-05-03
JP2017124077 2017-06-26
JPJP-P-2017-124077 2017-06-26
JP2017151306 2017-08-04
JPJP-P-2017-151306 2017-08-04
PCT/IB2018/052744 WO2018203170A1 (en) 2017-05-03 2018-04-20 Neural network, power storage system, vehicle, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237042649A Division KR20230170991A (ko) 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20190140996A true KR20190140996A (ko) 2019-12-20
KR102613749B1 KR102613749B1 (ko) 2023-12-13

Family

ID=64016011

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197034793A KR102613749B1 (ko) 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기
KR1020237042649A KR20230170991A (ko) 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237042649A KR20230170991A (ko) 2017-05-03 2018-04-20 신경망, 전력 저장 시스템, 차량, 및 전자 기기

Country Status (6)

Country Link
US (2) US11594770B2 (ko)
JP (3) JP7064940B2 (ko)
KR (2) KR102613749B1 (ko)
CN (1) CN110622348A (ko)
TW (1) TWI793120B (ko)
WO (1) WO2018203170A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339485B1 (ko) * 2020-06-30 2021-12-15 강원대학교산학협력단 인공신경망을 이용한 아크신호 검출방법
KR20220087810A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 전기 화학 임피던스 분광법을 이용한 배터리 상태 판단 장치 및 방법
KR20230058965A (ko) * 2021-10-25 2023-05-03 연세대학교 산학협력단 전극 특성 검출 장치 및 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019021099A1 (ja) 2017-07-25 2019-01-31 株式会社半導体エネルギー研究所 蓄電システム、電子機器及び車両、並びに推定方法
US11313910B2 (en) 2017-09-14 2022-04-26 Semiconductor Energy Laboratory Co., Ltd. Anomaly detection system and anomaly detection method for a secondary battery
WO2019131141A1 (ja) * 2017-12-28 2019-07-04 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算器の使用方法
JP6973213B2 (ja) * 2018-03-16 2021-11-24 トヨタ自動車株式会社 二次電池システム、及び二次電池制御方法
CN111919128A (zh) * 2018-04-06 2020-11-10 株式会社半导体能源研究所 蓄电装置的充电状态推测方法及蓄电装置的充电状态推测系统
WO2019207399A1 (ja) * 2018-04-27 2019-10-31 株式会社半導体エネルギー研究所 蓄電装置の充電状態推定方法及び蓄電装置の充電状態推定システム
US10692991B2 (en) 2018-09-06 2020-06-23 Globalfoundries Inc. Gate-all-around field effect transistors with air-gap inner spacers and methods
JP7390310B2 (ja) * 2018-12-28 2023-12-01 株式会社Gsユアサ データ処理装置、データ処理方法、及びコンピュータプログラム
JP6989552B2 (ja) * 2019-03-18 2022-01-05 株式会社東芝 ニューラルネットワーク装置
KR102354112B1 (ko) * 2019-03-26 2022-01-24 서강대학교산학협력단 인공 지능에 기반하여 배터리의 상태를 추정하는 장치 및 방법
US10903317B1 (en) 2019-08-07 2021-01-26 Globalfoundries U.S. Inc. Gate-all-around field effect transistors with robust inner spacers and methods
US11790217B2 (en) * 2019-09-25 2023-10-17 Intel Corporation LSTM circuit with selective input computation
JP6808858B1 (ja) * 2020-01-07 2021-01-06 廣美 畑中 全固体電池とledを組み合わせた構造の蓄電型電灯による照明方法。
JP7420224B2 (ja) * 2020-03-26 2024-01-23 株式会社村田製作所 蓄電装置、電動車両および電力システム
KR102387780B1 (ko) * 2020-03-30 2022-04-18 주식회사 아르고스다인 신경망 기반의 배터리 용량 추정 방법 및 장치
TWM614073U (zh) * 2020-05-04 2021-07-01 神亞科技股份有限公司 用於執行卷積神經網路運算的處理裝置
DE102020117609B8 (de) 2020-07-03 2022-11-03 TWAICE Technologies GmbH Verarbeitung von Zustandsdaten einer Batterie zur Alterungsschätzung
JPWO2022106955A1 (ko) * 2020-11-20 2022-05-27
CN113219358A (zh) * 2021-04-29 2021-08-06 东软睿驰汽车技术(沈阳)有限公司 电池包健康状态计算方法、系统及电子设备
CN113972714B (zh) * 2021-09-27 2023-08-08 湖南国天电子科技有限公司 重型水下机器人超级电容器的节能控制方法及系统
CN113962154A (zh) * 2021-10-22 2022-01-21 山东大学 一种基于迁移学习的锂电池核温评估方法及系统
DE102022134464A1 (de) 2022-12-22 2024-06-27 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Computerimplementiertes Verfahren zur Detektion anomaler Ladezyklen einer wiederaufladbaren Batterie
CN116299038B (zh) * 2023-02-13 2024-04-05 上海玫克生储能科技有限公司 电芯微短路的检测方法、系统、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060181245A1 (en) 2005-02-14 2006-08-17 Denso Corporation Method and apparatus for detecting charged state of secondary battery based on neural network calculation
CN103941191A (zh) * 2014-03-26 2014-07-23 海博瑞恩电子科技无锡有限公司 一种储能装置综合管理的方法及储能装置
KR20160000317A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 배터리의 상태 정보를 학습 및 추정하는 장치 및 방법
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172574A (ja) * 1990-11-07 1992-06-19 Matsushita Electric Ind Co Ltd グラフ認識装置
US6064180A (en) 1996-10-29 2000-05-16 General Motors Corporation Method and apparatus for determining battery state-of-charge using neural network architecture
JP2000329834A (ja) * 1999-05-20 2000-11-30 Hitachi Shonan Denshi Co Ltd バッテリー劣化検出方法とその装置
WO2002015365A2 (en) 2000-08-11 2002-02-21 Nisource Energy Technologies Energy management system and methods for the optimization of distributed generation
DE10107583A1 (de) 2001-02-17 2002-08-29 Vb Autobatterie Gmbh Verfahren zur Bestimmung der Leistungsfähigkeit einer Speicherbatterie
JP4038788B2 (ja) 2002-02-22 2008-01-30 アクソンデータマシン株式会社 バッテリの残存容量判定方法と、その装置
JP3935099B2 (ja) 2003-04-15 2007-06-20 株式会社デンソー 車両用蓄電装置の内部状態検出システム
WO2005059579A1 (en) * 2003-12-18 2005-06-30 Lg Chem, Ltd. Apparatus and method for estimating state of charge of battery using neural network
JP4314223B2 (ja) 2004-09-24 2009-08-12 株式会社東芝 回生用蓄電システム、蓄電池システムならびに自動車
CN100433447C (zh) 2004-09-24 2008-11-12 株式会社东芝 蓄电系统、再生蓄电系统和汽车
JP5366166B2 (ja) 2006-02-09 2013-12-11 株式会社デンソー 二次電池の状態量演算方式
US8132026B2 (en) 2006-06-02 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Power storage device and mobile electronic device having the same
JP2008232758A (ja) 2007-03-19 2008-10-02 Nippon Soken Inc 二次電池の内部状態検出装置及びニューラルネット式状態量推定装置
CN101067644B (zh) 2007-04-20 2010-05-26 杭州高特电子设备有限公司 蓄电池性能分析专家诊断方法
JP5467010B2 (ja) * 2010-07-22 2014-04-09 ニチコン株式会社 学習型蓄電池マネジメントシステム
JP6073686B2 (ja) 2010-12-28 2017-02-01 三洋電機株式会社 電池の劣化度の検出方法
CN102324582B (zh) 2011-08-12 2013-10-02 重庆东电通信技术有限公司 一种多功能铅酸蓄电池智能维护装置及容量预测方法
JP2013219996A (ja) * 2012-04-12 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> 電源システムおよび可搬型電源システム
CN102738525A (zh) 2012-06-14 2012-10-17 沈阳中科正方新能源技术有限公司 一种车载锂动力电池的电池管理系统
JP5810116B2 (ja) 2013-03-14 2015-11-11 古河電気工業株式会社 二次電池状態検出装置および二次電池状態検出方法
US9553465B2 (en) 2014-04-21 2017-01-24 Palo Alto Research Center Incorporated Battery management based on internal optical sensing
JP6174805B2 (ja) * 2014-07-07 2017-08-02 日立オートモティブシステムズ株式会社 電池制御装置
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
JP6145824B2 (ja) * 2014-10-31 2017-06-14 エンネット株式会社 電池診断装置および電池診断方法
US11080587B2 (en) * 2015-02-06 2021-08-03 Deepmind Technologies Limited Recurrent neural networks for data item generation
KR102468895B1 (ko) * 2015-07-21 2022-11-21 삼성전자주식회사 배터리의 상태를 추정하는 방법 및 장치
AU2015404618A1 (en) 2015-07-31 2018-02-15 Kabushiki Kaisha Toshiba Storage battery evaluating device, power storage system and storage battery evaluating method
JP2017060373A (ja) 2015-09-18 2017-03-23 エリーパワー株式会社 蓄電池の充放電制御装置及び充放電制御方法
CN105678300A (zh) * 2015-12-30 2016-06-15 成都数联铭品科技有限公司 一种复杂图像文字序列识别方法
CN105680109B (zh) 2016-03-25 2018-01-30 杭州电子科技大学 一种基于深度学习的动力电池配组方法
CN105932762A (zh) 2016-05-30 2016-09-07 深圳市天泽慧通新能源科技有限公司 一种基于太阳能发电的电池组的应用系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060181245A1 (en) 2005-02-14 2006-08-17 Denso Corporation Method and apparatus for detecting charged state of secondary battery based on neural network calculation
CN103941191A (zh) * 2014-03-26 2014-07-23 海博瑞恩电子科技无锡有限公司 一种储能装置综合管理的方法及储能装置
KR20160000317A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 배터리의 상태 정보를 학습 및 추정하는 장치 및 방법
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339485B1 (ko) * 2020-06-30 2021-12-15 강원대학교산학협력단 인공신경망을 이용한 아크신호 검출방법
KR20220087810A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 전기 화학 임피던스 분광법을 이용한 배터리 상태 판단 장치 및 방법
KR20230058965A (ko) * 2021-10-25 2023-05-03 연세대학교 산학협력단 전극 특성 검출 장치 및 방법

Also Published As

Publication number Publication date
JP6533607B2 (ja) 2019-06-19
CN110622348A (zh) 2019-12-27
TW201843904A (zh) 2018-12-16
US11955612B2 (en) 2024-04-09
TWI793120B (zh) 2023-02-21
KR102613749B1 (ko) 2023-12-13
JP2019023853A (ja) 2019-02-14
JP2019023995A (ja) 2019-02-14
US20230155199A1 (en) 2023-05-18
WO2018203170A1 (en) 2018-11-08
KR20230170991A (ko) 2023-12-19
US20210288357A1 (en) 2021-09-16
JP2022109974A (ja) 2022-07-28
US11594770B2 (en) 2023-02-28
JP7064940B2 (ja) 2022-05-11

Similar Documents

Publication Publication Date Title
KR102613749B1 (ko) 신경망, 전력 저장 시스템, 차량, 및 전자 기기
JP6728435B2 (ja) 蓄電装置の制御システム
US11870042B2 (en) Power storage system, vehicle, electronic device, and semiconductor device
CN115966676A (zh) 正极活性物质粒子及正极活性物质粒子的制造方法
US20230100524A1 (en) Semiconductor device, power storage device, battery management circuit, electronic component, vehicle, and electronic device
CN115188932A (zh) 正极活性物质粒子以及正极活性物质粒子的制造方法
US20220045532A1 (en) Semiconductor device and charge control system
JP7507097B2 (ja) 半導体装置
US11988720B2 (en) Semiconductor device and battery pack
JP7463298B2 (ja) 半導体装置及び半導体装置の動作方法
WO2022064319A1 (ja) 制御回路および電子機器
WO2022112894A1 (ja) 蓄電システム、車両、および電子機器
US12034322B2 (en) Semiconductor device and operating method of semiconductor device
CN116547882A (zh) 蓄电系统、车辆以及电子设备
KR20230029614A (ko) 그래핀 화합물, 이차 전지, 이동체, 및 전자 기기
CN118302896A (en) Battery, electronic equipment and vehicle

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant