KR20190135913A - Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate - Google Patents

Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate Download PDF

Info

Publication number
KR20190135913A
KR20190135913A KR1020190045181A KR20190045181A KR20190135913A KR 20190135913 A KR20190135913 A KR 20190135913A KR 1020190045181 A KR1020190045181 A KR 1020190045181A KR 20190045181 A KR20190045181 A KR 20190045181A KR 20190135913 A KR20190135913 A KR 20190135913A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
nitrogen
crystal
raw material
Prior art date
Application number
KR1020190045181A
Other languages
Korean (ko)
Inventor
코세이 스가와라
료지 호시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20190135913A publication Critical patent/KR20190135913A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

The present invention relates to a low/defect-free crystalline silicon single crystal substrate which is promoted to be extracted by nitrogen doping, an epitaxial silicon wafer, and a method for manufacturing a silicon signal crystal, which can form sufficient BMD in a high-technology device process at low temperature and short time, and can manufacture a wafer having high gettering capability at high yield. The method for manufacturing a silicon signal crystal is a method for growing a silicon single crystal by raising a condition to have the entire crystal surface to be an N-region, by a czochralski technique, nitrogen is doped with a concentration of 2 × 10^13 to 3.2 × 10^14 atoms/cm^3, a ratio of a temperature gradient Gc of a crystal central part of the silicon single crystal in a rising axial direction to a temperature gradient Ge of a crystal peripheral part satisfies Ge / Gc > 1, and Ge / Gc is gradually increased as the concentration of nitrogen is increased by segregation during rising of the silicon single crystal.

Description

실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판{METHOD FOR MANUFACTURING SILICON SINGLE CRYSTAL, EPITAXIAL SILICON WAFER AND SILICON SINGLE CRYSTAL SUBSTRATE} METHOD FOR MANUFACTURING SILICON SINGLE CRYSTAL, EPITAXIAL SILICON WAFER AND SILICON SINGLE CRYSTAL SUBSTRATE}

본 발명은, 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판에 관한 것이다.The present invention relates to a method for producing a silicon single crystal, an epitaxial silicon wafer and a silicon single crystal substrate.

최근, 미세화가 진행되는 반도체 디바이스(Logic, NAND, DRAM 등)에 있어서는, 2개의 큰 과제가 있다.Recently, there are two major problems in semiconductor devices (Logic, NAND, DRAM, etc.) in which miniaturization proceeds.

하나는, 웨이퍼표면 근방의 매우 작은 결함이라도 디바이스불량의 요인이 될 수 있으므로, 디바이스 동작영역이 되는 표면근방에서 결함이 적거나 혹은 없는 고품질의 웨이퍼를 제조해야 한다는 것이다.One is that even a very small defect near the wafer surface can be a cause of device defects. Therefore, a high quality wafer with few or no defects must be manufactured in the vicinity of the surface serving as the device operating area.

또 하나는, 프로세스가 저온·단시간화되고 있는 영향으로, 종래는 디바이스 프로세스 중에 충분히 형성이 가능했던, 불순물금속의 게터링사이트가 되는 BMD(Bulk Micro Defect)가 형성되기 어려워, 디바이스의 수율의 저하요인이 되는 것이다.In addition, due to the low temperature and short time process, the BMD (Bulk Micro Defect), which becomes a gettering site of impurity metal, which has been sufficiently formed in the device process in the past, is difficult to be formed, and the yield of the device is lowered. It is a factor.

전자의 웨이퍼표면 근방의 결함에 대한 요구를 만족하는 것으로는, 공공 기인의 COP(Crystal Originated Particle)를 갖는 V-rich영역이나 열산화시에 링상으로 산화유기적층결함이 발생하는 R-OSF영역, 격자간 실리콘 기인의 전위 루프나 전위 클래스터의 어느 것도 포함하지 않는 N(Neutral)영역에서 제조된 저/무결함 결정의 실리콘 단결정 기판이나, 기판 상에 무결함의 층을 형성하는 에피택셜 실리콘 웨이퍼, 어닐웨이퍼가 있다.In order to satisfy the requirement for defects near the wafer surface of the former, V-rich region having COP (Crystal Originated Particle) originating from the public, or R-OSF region in which oxidative organic layer defects occur in a ring phase during thermal oxidation, A low / defect-free silicon single crystal substrate fabricated in the N (Neutral) region which does not include any of the dislocation loops or dislocation cutters due to inter-grating silicon, or an epitaxial silicon wafer which forms a defect free layer on the substrate, There is an anneal wafer.

이 중, 어닐웨이퍼에 있어서는, 무결함층을 형성하기 위해 요하는 후처리시간이 길어, 대량공급에는 부적합하고 고비용이 되기 쉽다는 문제가 있다.Among these, in the annealing wafer, there is a problem that the post-treatment time required for forming the defect-free layer is long, which is unsuitable for mass supply and likely to be expensive.

에피택셜 실리콘 웨이퍼는 비교적 단시간의 후처리로 무결함층형성이 가능하나, 저/무결함 결정의 실리콘 단결정 기판과 비교하면 추가의 비용이 든다.Epitaxial silicon wafers can form a defect free layer with a relatively short post-process, but at an additional cost compared to silicon single crystal substrates of low / defective crystals.

또한, 에피택셜 실리콘 웨이퍼에서는, 후처리의 추가비용을 상쇄하기 위해, 저/무결함 결정보다 고속으로 결정 성장시킨 고생산성의 V-rich결정을 이용하는 것이 일반적으로 되어 있다.In addition, in epitaxial silicon wafers, it is common to use high-productivity V-rich crystals grown by crystal growth at a higher speed than low / defective crystals in order to offset the additional cost of post-processing.

불순물금속의 게터링사이트가 되는 BMD를 늘리려면, 질소도프가 유효한 것이 알려져 있다. 그러나, 질소도프한 V-rich결정에 있어서는, 웨이퍼 외주부에서 R-OSF영역 기인의 BMD 밀도저하, EP 결함화, 및 고질소 원자농도로 도프했을 때의 판상 또는 봉상의 COP에 기인하는 EP 결함화가 문제가 되는 경우가 있다.It is known that nitrogen dope is effective to increase the BMD that becomes the gettering site of the impurity metal. However, in the nitrogen-doped V-rich crystals, the BMD density reduction due to the R-OSF region, the EP defects, and the EP defects due to the plate- or rod-like COP when doped with a high nitrogen atom concentration are observed at the outer peripheral portion of the wafer. This may be a problem.

이것을 회피하기 위해, 결정을 제품 직경보다 두껍게 성장시켜, 원통 연삭으로 R-OSF에 해당하는 부분을 제거하는 방법이 있으나, 연삭 로스, 연삭 가공의 비용, 및 시간이 든다. 또한, 다른 방법으로서, R-OSF를 포함하지 않는 N-영역의 결정을 이용하는 방법이 있는데, 질소를 도프하여, 수율좋게 R-OSF를 포함하지 않는 결정을 얻는 것은 곤란하였다.In order to avoid this, there is a method in which the crystal is grown thicker than the product diameter and the portion corresponding to the R-OSF is removed by cylindrical grinding, but it takes grinding loss, the cost of grinding, and time. As another method, there is a method of using an N-region crystal containing no R-OSF, but it is difficult to obtain a crystal containing no R-OSF by doping nitrogen.

다음에, 후자의 미세화에 수반하는 저온·단시간 프로세스의 영향에 대하여 설명한다.Next, the influence of the low temperature and short time process accompanying refinement | miniaturization of the latter is demonstrated.

MOSFET의 동작(소스·드레인전류)에는, 게이트절연막의 정전용량(=절연막비유전율×게이트면적/절연막두께)이 필요량 확보되어야 한다. 이에, 반도체 디바이스의 미세화의 진행으로, 게이트길이가 짧아져 게이트면적이 감소하는 만큼을, 게이트 절연막의 박막화로 보충하고 있다.For the operation (source / drain current) of the MOSFET, a required amount of capacitance of the gate insulating film (= dielectric film dielectric constant x gate area / insulation film thickness) must be ensured. As a result of the miniaturization of the semiconductor device, the gate length is shortened and the gate area is reduced to compensate for the thinning of the gate insulating film.

이 때문에, 최근의 반도체 디바이스에 있어서는, 게이트 절연막은 0.5nm 정도로 매우 얇은 EOT(등가산화막두께)로 되어 있고, 게이트 절연막의 균일성이 디바이스 동작의 신뢰성에 대한 중요한 팩터를 차지하게 되는 것으로 되어 있다. 이에, 디바이스 공정의 각종 열처리를 저온·단시간화함으로써 게이트 절연막의 막두께·막질의 균일화가 도모되고 있다.For this reason, in recent semiconductor devices, the gate insulating film has an extremely thin EOT (equivalent oxide film thickness) of about 0.5 nm, and the uniformity of the gate insulating film becomes an important factor for the reliability of device operation. As a result, the various heat treatments in the device process are reduced in temperature and time, thereby achieving uniform film thickness and film quality of the gate insulating film.

그러나, 디바이스 프로세스의 저온·단시간화의 폐해로서, 종래는, 불순물 금속의 게터링사이트가 되는 BMD가, 디바이스 프로세스 중에 있어서, 기판 중에 충분히 형성되어 있었던 것에 반해, 저온·단시간의 디바이스 프로세스 중에서는 BMD형성이 적고, 불순물 금속에 대한 게터링 능력이 감소되고, 디바이스 수율의 저하요인이 되는 경우가 있다.However, as a disadvantage of low temperature and short time of the device process, conventionally, BMD, which is a gettering site of impurity metal, is sufficiently formed in the substrate in the device process, whereas in the low temperature and short time device process, BMD There is little formation, the gettering ability with respect to an impurity metal is reduced, and it may become a deterioration factor of a device yield.

이러한 문제가 있으므로, 첨단의 저온·단시간의 디바이스 프로세스에 있어서, 종래보다 BMD를 형성하기 쉽고, 저온·단시간의 디바이스 프로세스 중에 있어서도 고게터링능력을 얻을 수 있는 웨이퍼가 필요시되고 있다.In view of such a problem, there is a need for a wafer capable of forming a BMD more easily than in the prior art in a low-temperature and short-time device process and obtaining a high gettering capability even in a low-temperature and short-term device process.

저온·단시간의 디바이스 프로세스 중에 충분한 BMD를 형성하기 위해서는, 특허문헌 1에 나타낸 바와 같이, 질소도프에 의해 공공 응집을 억제하여, 잔존 과잉 공공에 의한 석출핵 형성의 촉진에 의해, 디바이스 프로세스 전에 열적으로 안정된(큰 사이즈의) 석출핵을 증가시키는 방법이 유효한 것이 알려져 있다.In order to form a sufficient BMD in the low-temperature and short-term device process, as shown in Patent Literature 1, the coagulation is suppressed by nitrogen dope, and thermally before the device process by promoting the formation of precipitation nuclei by the remaining excess pores. It is known that a method of increasing stable (large size) precipitation nuclei is effective.

그러나, 앞서 서술한 질소도프한 V-rich결정을 기판에 이용한 에피택셜 실리콘 웨이퍼에 있어서는, 웨이퍼 외주부에서 R-OSF영역 기인의 BMD 밀도저하, EP 결함화, 및 고농도로 질소도프했을 때의 판상 또는 봉상의 COP에 기인하는 EP 결함화가 문제가 되는 경우가 있었다.However, in the epitaxial silicon wafer using the nitrogen-doped V-rich crystal described above for the substrate, the plate shape when the nitrogen-doped BMD density decrease due to the R-OSF region, the EP defect, and the high concentration of the nitrogen-doped V-rich crystal were used. EP defects due to the COP of the rods may be a problem.

일본특허공개 2001-139396호 공보Japanese Patent Application Laid-Open No. 2001-139396 일본특허공개 2000-53497호 공보Japanese Patent Laid-Open No. 2000-53497 일본특허공개 H11-79889호 공보Japanese Patent Laid-Open No. H11-79889 일본특허공개 2000-178099호 공보Japanese Patent Application Laid-Open No. 2000-178099 WO2002/000969WO2002 / 000969 일본특허공개 2000-16897호 공보Japanese Patent Laid-Open No. 2000-16897 일본특허공개 2000-159595호 공보Japanese Patent Application Laid-Open No. 2000-159595 일본특허공개 2008-66357호 공보Japanese Patent Publication No. 2008-66357 일본특허공개 2007-70132호 공보Japanese Patent Publication No. 2007-70132 일본특허공개 2016-13957호 공보Japanese Patent Application Laid-Open No. 2016-13957

본 발명은 상기 문제를 감안하여 이루어진 것으로, 질소도프에 의해 석출(BMD형성)이 촉진된 저/무결함 결정실리콘 단결정 기판 및 이것을 기판에 이용한 에피택셜 실리콘 웨이퍼에 있어서, 첨단의 저온·단시간의 디바이스 프로세스에 있어서도 충분한 BMD 형성이 가능하고, 높은 게터링 능력을 갖는 웨이퍼를 높은 수율로 제조 가능하게 하는 실리콘 단결정의 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and is an advanced low-temperature / short-time device in a low / defective crystalline silicon single crystal substrate in which precipitation (BMD formation) is promoted by nitrogen doping and an epitaxial silicon wafer using the same for a substrate. It is an object of the present invention to provide a method for producing a silicon single crystal that enables sufficient BMD formation even in a process and enables the production of a wafer having high gettering capability in a high yield.

상기 과제를 해결하기 위해, 본 발명은, 쵸크랄스키법에 의해, 결정 전체면이 N-영역이 되는 조건으로 인상함으로써 실리콘 단결정을 육성하는 방법으로서, 상기 실리콘 단결정을 육성할 때에, 질소를 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프하고, 상기 실리콘 단결정의 인상축방향의 결정 중심부의 온도구배 Gc와 결정 주변부(결정 외주부)의 온도구배 Ge의 비를 Ge/Gc>1이 되도록 하고, 상기 Ge/Gc를, 상기 실리콘 단결정의 인상 시의 편석에 의한 질소 농도의 증가에 따라, 서서히 크게 하는 것을 특징으로 하는 실리콘 단결정의 제조방법을 제공한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, this invention raises | generates a silicon single crystal by pulling up on the conditions that the whole crystal surface becomes an N-region by Czochralski method. × 10 13 atoms / cm 3 at least 3.2 × 10 14 atoms / cm 3 is doped in a concentration of up to the ratio of the temperature gradient Ge of the temperature gradient Gc and crystal periphery (crystal outer peripheral portion) of the central decision of the pulling axis direction of the silicon single crystal Is Ge / Gc> 1, and the Ge / Gc is gradually increased with increasing nitrogen concentration due to segregation during pulling up of the silicon single crystal, thereby providing a method for producing a silicon single crystal.

이러한 실리콘 단결정의 제조방법이면, 고농도로 질소를 도프함으로써, 열적으로 안정된 큰 사이즈의 석출핵을 증가시켜, 저온·단시간의 디바이스 프로세스에 있어서도 높은 BMD 형성능력(게터링능력)을 달성하면서, 결정육성 중 편석에 의한 질소 고농도화에 의해 발생하는 결함분포 변화를 교정·조정하여, 결정 전체길이가 넓은 질소 농도범위에 있어서도 R-OSF영역을 회피한 실리콘 단결정을 제조할 수 있다.In the silicon single crystal manufacturing method, by dope nitrogen at a high concentration, the precipitate nuclei of a large size which are thermally stable are increased, and crystal growth is achieved while achieving a high BMD formation ability (gettering ability) even in a low temperature and short time device process. By modifying and adjusting the defect distribution change caused by the high concentration of nitrogen due to heavy segregation, it is possible to produce a silicon single crystal that avoids the R-OSF region even in a nitrogen concentration range having a large crystal total length.

이때, 상기 Ge/Gc의 조정을, 석영도가니내의 원료융액 직상에 배치된 열차폐체와 상기 원료융액의 액면의 간격을 제어하는 것, 상기 석영도가니를 둘러싸도록 배치된 히터의 위치를 상기 원료융액의 액면에 대하여 낮게 하는 것, 상기 실리콘 단결정의 제조장치의 메인 챔버의 외측에 배치된 자장 인가장치의 자장 강도를 약하게 하는 것, 및 상기 자 장인가장치의 위치를 낮게 하는 것, 중 어느 하나 혹은 2개 이상의 조합에 의해 행하는 것이 바람직하다.At this time, the Ge / Gc is adjusted to control the gap between the heat shield and the liquid level of the raw material melt disposed directly on the raw material melt in the quartz crucible, and the position of the heater arranged to surround the quartz crucible is used to determine the location of the raw material melt. Any one or two of lowering the liquid level, lowering the magnetic field strength of the magnetic field application device disposed outside the main chamber of the silicon single crystal production device, and lowering the position of the magnetic field application device. It is preferable to perform by the above combination.

이러한 Ge/Gc의 조정방법이면, 제조장치를 크게 변경할 일이 없으므로, 간편하게 Ge/Gc를 조정하는 것이 가능해진다.According to the Ge / Gc adjustment method, since the manufacturing apparatus is not greatly changed, Ge / Gc can be easily adjusted.

또한 이때, 상기 Ge/Gc의 조정을, 상기 열차폐체와 상기 원료융액의 액면의 간격을 제어함으로써 행할 때에, 질소를 도프하지 않는 경우에 결정 전체면이 N-영역이 되는 조건에 있어서의 상기 열차폐체와 상기 원료융액의 액면의 간격을 D로 했을 때에, 질소를 도프하는 경우의 상기 열차폐체와 상기 원료융액의 액면의 간격D’을, 질소농도에 따라, D’/D=0.94-질소농도/(2.41×1015)로부터 구한 D’가 되도록 변화시키는 것이 바람직하다.At this time, when the Ge / Gc is adjusted by controlling the gap between the heat shield and the liquid surface of the raw material melt, the heat under the condition that the entire crystal surface becomes the N-region when the nitrogen is not doped. When the distance between the shield and the liquid level of the raw material melt is D, the interval D 'between the heat shield and the liquid level of the raw material melt when nitrogen is doped is D' / D = 0.94-nitrogen concentration depending on the nitrogen concentration. It is preferable to change it so that it becomes D 'calculated | required from / (2.41 * 10 <15> ).

이러한 Ge/Gc의 조정방법이면, Ge/Gc의 조정을, 간편하고 정확히 질소농도에 따라, 열차폐체와 원료융액의 액면의 간격을 조정함으로써 행할 수 있으므로, 보다 간편히 Ge/Gc를 조정하는 것이 가능해진다.According to the Ge / Gc adjustment method, the Ge / Gc can be adjusted simply and accurately according to the nitrogen concentration, so that the Ge / Gc can be adjusted more easily by adjusting the gap between the heat shield and the liquid level of the raw material melt. Become.

또한 이때, 상기 구한 D’가 20mm보다 커지는 경우에는, 상기 열차폐체와 상기 원료융액의 액면의 간격을 상기 구한 D’로 함으로써 상기 Ge/Gc를 조정하고, 상기 구한 D’가 20mm 이하가 되는 경우에는, 상기 열차폐체와 상기 원료융액의 액면의 간격을 20mm로 하고, 나아가, 상기 석영도가니를 둘러싸도록 배치된 히터의 위치를 상기 원료융액의 액면에 대하여 낮게 하는 것, 상기 실리콘 단결정의 제조장치의 메인챔버의 외측에 배치된 자장 인가장치의 자장강도를 약하게 하는 것, 및 상기 자장 인가장치의 위치를 낮게 하는 것, 중 어느 하나 혹은 2개 이상의 조합에 의해 상기 Ge/Gc를 조정하는 것이 바람직하다.At this time, when the calculated D 'is larger than 20 mm, the Ge / Gc is adjusted by setting the distance between the heat shield and the liquid level of the raw material melt to the calculated D', and the obtained D 'becomes 20 mm or less. The gap between the heat shield and the liquid level of the raw material melt is set to 20 mm, and further, the position of the heater disposed to surround the quartz crucible is lowered with respect to the liquid level of the raw material melt. It is preferable to adjust the Ge / Gc by any one or a combination of two or more of weakening the magnetic field strength of the magnetic field applying device disposed outside the main chamber, and lowering the position of the magnetic field applying device. .

이러한 실리콘 단결정의 제조방법이면, 열차폐체와 원료융액의 액면과의 간격이 지나치게 좁아지는 일이 없으므로, 열차폐체에 의해 실리콘 단결정의 인상을 방해하는 일 없이 실리콘 단결정을 제조할 수 있다.In such a method for producing a silicon single crystal, the gap between the heat shield and the liquid level of the raw material melt does not become too narrow. Thus, the silicon single crystal can be produced without disturbing the pulling of the silicon single crystal by the heat shield.

또한, 본 발명은, 결정 전체면이 N-영역의 실리콘 단결정 기판 상에 에피택셜층을 갖는 에피택셜 실리콘 웨이퍼로서, 상기 실리콘 단결정 기판에, 질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프되어 있고, 사이즈가 28nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판 평균으로 2개/매 이하이고, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼를 제공한다.In addition, the present invention is an epitaxial silicon wafer in which the entire crystal surface has an epitaxial layer on a silicon single crystal substrate having an N-region, wherein nitrogen is contained in the silicon single crystal substrate at 2 × 10 13 atoms / cm 3 or more and 3.2 × 10. The number of defects doped at a concentration of 14 atoms / cm 3 or less, and the number of defects having a size of 28 nm or more was 2 / sheet or less as the total substrate average in a silicon single crystal block of 10 cm or more, and the heat treatment was performed at 800 ° C, 3hr + 1000 ° C and 2hr An epitaxial silicon wafer is provided, characterized in that a BMD of 45 nm or more in average size detected afterwards has a density of 1 × 10 8 / cm 3 or more.

이러한 에피택셜 실리콘 웨이퍼이면, R-OSF영역 기인의 BMD 밀도저하, EP 결함화, 및 고농도로 질소도프했을 때의 판상 또는 봉상의 COP에 기인하는 EP 결함화가 없는 것이 된다.With such an epitaxial silicon wafer, there is no decrease in BMD density due to the R-OSF region, EP defects, and EP defects due to plate- or rod-shaped COP when nitrogen-doped at a high concentration.

또한, 본 발명은, 경면연마 가공된 표면을 갖는 결정 전체면이 N-영역의 실리콘 단결정 기판으로서, 질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프되어 있고, TDDB 특성의 양품률이 90% 이상이고, 사이즈가 45nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판 평균으로 2개/매 이하이며, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 실리콘 단결정 기판을 제공한다.Moreover, this invention is the silicon single crystal board | substrate of the whole crystal surface which has a mirror-polished surface as N-region, and nitrogen dope in concentration of 2 * 10 <13> atoms / cm <3> or more and 3.2 * 10 <14> atoms / cm <3> or less The yield of TDDB characteristics is 90% or more, and the number of defects having a size of 45 nm or more is 2 / sheet or less as the total substrate average in a silicon single crystal block of 10 cm or more, and the heat treatment is performed at 800 ° C, 3hr + 1000 ° C, and 2hr. After that, a BMD having an average size of 45 nm or more detected and a density of 1 × 10 8 / cm 3 or more are provided.

이러한 실리콘 단결정 기판이면, R-OSF영역 기인의 BMD 밀도 저하가 없고, TDDB 특성이 양호한 것이 된다.With such a silicon single crystal substrate, there is no decrease in BMD density due to the R-OSF region, and the TDDB characteristics are good.

본 발명의 실리콘 단결정의 제조방법이면, 고농도로 질소를 도프함으로써, 열적으로 안정된 큰 사이즈의 석출핵을 증가시켜, 저온·단시간의 디바이스 프로세스에 있어서도 높은 BMD 형성능력(게터링 능력)을 달성하면서, 결정육성 중 편석에 의한 질소 고농도화에 의해 발생하는 결함분포 변화를 교정·조정하여, 결정 전체길이가 넓은 질소 농도범위에 있어서도 R-OSF 영역을 회피한 실리콘 단결정을 제조할 수 있다.According to the method for producing the silicon single crystal of the present invention, by doping nitrogen at a high concentration, the precipitated nucleus of a large size that is thermally stable is increased, while achieving a high BMD formation ability (gettering capability) even in a low temperature and short time device process, By modifying and adjusting the defect distribution change caused by high concentration of nitrogen due to segregation during crystal growth, it is possible to produce a silicon single crystal that avoids the R-OSF region even in a nitrogen concentration range having a large crystal total length.

나아가, 본 발명의 에피택셜 실리콘 웨이퍼이면, R-OSF 영역 기인의 BMD 밀도저하, EP 결함화, 및, 고농도의 질소도프에 의한 판상 또는 봉상의 COP에 기인하는 EP 결함화가 없는 것이 된다. 또한, 본 발명의 실리콘 단결정 기판이면, R-OSF영역 기인의 BMD 밀도 저하가 없고, TDDB 특성이 양호한 것이 된다.Further, the epitaxial silicon wafer of the present invention is free of BMD density reduction due to the R-OSF region, EP defects, and EP defects due to plate- or rod-shaped COP due to high nitrogen concentration. In addition, with the silicon single crystal substrate of the present invention, there is no decrease in BMD density due to the R-OSF region, and the TDDB characteristics are good.

도 1은 본 발명에 이용할 수 있는 쵸크랄스키법에 의한 실리콘 단결정의 제조장치의 일례를 나타낸 도면이다.
도 2는 비교예 1, 비교예 2, 및, 실시예 1의 인상조건으로 실리콘 단결정을 제조한 경우의, 실리콘 단결정의 직경 방향위치를 횡축으로 한 실리콘 단결정의 인상축방향에 있어서의 결함분포도이다.
도 3은 비교예 3에 있어서의 에피택셜 웨이퍼의 결함평가의 결과를 나타내는 EP 결함분포도이다.
도 4는 비교예 4에 있어서의 에피택셜 웨이퍼의 결함평가의 결과를 나타내는 EP 결함분포도이다.
도 5는 실시예 2에 있어서의 에피택셜 웨이퍼의 결함평가의 결과를 나타내는 EP 결함분포도이다.
도 6은 비교예 5에 있어서의 실리콘 단결정 기판의 TDDB 특성 평가의 결과를 나타내는 도면이다.
도 7은 비교예 6에 있어서의 실리콘 단결정 기판의 TDDB 특성 평가의 결과를 나타내는 도면이다.
도 8은 실시예 3에 있어서의 실리콘 단결정 기판의 TDDB 특성 평가의 결과를 나타내는 도면이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows an example of the manufacturing apparatus of the silicon single crystal by the Czochralski method which can be used for this invention.
Fig. 2 is a defect distribution diagram in the pulling axial direction of a silicon single crystal in which the silicon single crystal is the horizontal axis of the silicon single crystal when the silicon single crystal is manufactured under the pulling conditions of Comparative Example 1, Comparative Example 2 and Example 1; .
3 is an EP defect distribution diagram showing a result of defect evaluation of an epitaxial wafer in Comparative Example 3. FIG.
4 is an EP defect distribution diagram showing a result of defect evaluation of the epitaxial wafer in Comparative Example 4. FIG.
FIG. 5 is an EP defect distribution diagram showing a result of defect evaluation of an epitaxial wafer in Example 2. FIG.
It is a figure which shows the result of TDDB characteristic evaluation of the silicon single crystal substrate in the comparative example 5.
It is a figure which shows the result of TDDB characteristic evaluation of the silicon single crystal substrate in the comparative example 6.
It is a figure which shows the result of TDDB characteristic evaluation of the silicon single crystal substrate in Example 3. FIG.

이하, 본 발명에 대하여, 실시태양의 일례로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것이 아니다.EMBODIMENT OF THE INVENTION Hereinafter, although this invention is demonstrated in detail as an example of embodiment with reference to drawings, this invention is not limited to this.

한편, 본 발명자들이 본 발명을 안출함에 이를 때까지의 고찰이나 실험의 내용도 함께 기재하면서, 본 발명의 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼, 및, 실리콘 단결정 기판을 설명한다.On the other hand, the present inventors describe the method for producing the silicon single crystal, the epitaxial silicon wafer, and the silicon single crystal substrate of the present invention while describing the contents of the consideration and experiment until the present invention is devised.

상기 서술한 바와 같이, 질소도프한 V-rich 결정을 기판에 이용한 에피택셜 실리콘 웨이퍼에 있어서는, 웨이퍼 외주부에서 R-OSF 영역 기인의 BMD 밀도저하, EP 결함화, 및, 고농도로 질소도프했을 때의 판상 또는 봉상의 COP에 기인하는 EP결함화가 문제가 되는 경우가 있었다.As described above, in an epitaxial silicon wafer using a nitrogen-doped V-rich crystal for a substrate, the density of BMD due to the R-OSF region, EP defects, and nitrogen doping at a high concentration in the outer peripheral portion of the wafer In some cases, EP defects due to plate- or rod-shaped COPs may be a problem.

이에 반해, 본 발명자들은, 특허문헌 2에 기재된 바와 같은, 질소도프한 N(Neutral)영역에서 제조된 저/무결함 결정의 실리콘 단결정 기판 또는 이것을 기판에 이용한 에피택셜 실리콘 웨이퍼이면, R-OSF영역 기인의 BMD 밀도저하의 문제를 해소하면서, 질소도프에 의한 열적으로 안정된(큰 사이즈의) 석출핵의 증가와 웨이퍼 표층 디바이스 동작영역의 저/무결함 요구를 양립할 수 있다고 생각하였다.On the other hand, the inventors of the present invention have the R-OSF region as long as it is a silicon single crystal substrate of low / defective crystal manufactured in nitrogen doped N (Neutral) region as described in Patent Document 2 or an epitaxial silicon wafer using the same for the substrate. While solving the problem of lowering the BMD density due to the problem, it was thought that both the increase of thermally stable (large size) precipitation nuclei due to nitrogen doping and the low / no defect requirement of the wafer surface layer device operating area could be achieved.

그러나, 이러한 생각에 기초하여, 본 발명자들이 예의 연구를 진행하는 중에, 질소도프를 행하지 않는, N-영역에서 저/무결함 결정을 쵸크랄스키법에 의해 제조할 때에, 결정성장 축방향 전체 길이에 있어서 R-OSF 영역을 회피하는 것이 곤란하고, 결정 1개 중에서의 수율이 매우 낮아지는 문제에 직면하였다.However, based on this idea, when the inventors made the low / integrity crystals in the N-region by the Czochralski method during the intensive study, they did not carry out nitrogen doping. In this case, it was difficult to avoid the R-OSF region and faced a problem of a very low yield in one crystal.

구체적으로는, 질소를 도프하지 않는 N-영역에서의 저/무결함 결정의 제조에 있어서, R-OSF 영역을 회피하여 결정성장 축방향 전체 길이에 있어서 N-영역을 고수율로 채취하는 육성방법(특허문헌 3 내지 7)을 이용해도, 질소를 도프했을 때에는, 결정성장 축방향 전체 길이 중 질소 농도가 낮은 일부의 범위에서만 R-OSF를 회피한 N-영역에서의 저/무결함 결정의 제조를 할 수 있었다.Specifically, in the production of low / integrity crystals in the N-region that is not doped with nitrogen, a growth method for avoiding the R-OSF region and extracting the N-region at high yield in the entire axial length of the crystal growth. Even when using (Patent Documents 3 to 7), when nitrogen is doped, the production of low / defect-free crystals in the N-region in which R-OSF is avoided only in a part of the range where the nitrogen concentration is low in the total length of the crystal growth axis direction Could.

또한, 질소를 도프한 N-영역에서의 저/무결함 결정의 제조에 관한 특허문헌 8에 나타낸 바와 같이, TDDB 특성이 우수하고, BMD 밀도격차가 작은 웨이퍼를 제공가능하게 하는 3×1013atoms/cm3 이하의 질소 농도에서는, 디바이스 프로세스 전에 열적으로 안정된(큰 사이즈의) 석출핵을 증가시키기에는 불충분하고, 첨단의 저온·단시간의 디바이스 프로세스에 있어서의 고BMD 밀도(게터링능력)에 대한 요구를 만족시키는 것은 아니었다.Further, as shown in Patent Document 8 relating to the production of low / defect-free crystals in the N-region doped with nitrogen, a 3 × 10 13 atoms which makes it possible to provide a wafer having excellent TDDB characteristics and a small BMD density gap. Nitrogen concentrations below / cm 3 are insufficient to increase thermally stable (large sized) precipitation nuclei prior to the device process, and for high BMD density (gettering capability) in advanced low temperature, short time device processes. It did not satisfy the demand.

또한, 질소농도를, 디바이스 프로세스 전에 열적으로 안정된(큰 사이즈의) 석출핵을 증가시키기에 충분한 3×1013atoms/cm3 이상의 고질소농도로 하면, 특허문헌 2에 기재되어 있는 바와 같이 결정중심부의 온도구배 Gc와 결정주변부분의 온도구배 Ge의 차를 ΔG=Ge-Gc≤5℃/cm로 해도, 특허문헌 9에 기재되어 있는 바와 같이 결정육성 중 편석에 의한 질소 농도변화에 따른 인상속도의 조정을 행하여도, 웨이퍼 외주부에서 R-OSF 영역이 발생하기 쉬워지고, 이것을 회피하기 위해 결정성장 속도를 저하시키면 웨이퍼중심부의 BMD의 수가 감소하여 면내의 BMD 밀도(게터링능력)의 불균일화가 생기는 것이나, 경우에 따라서는 웨이퍼중심부에서 전위 루프나 전위 클래스터를 갖는 I-rich영역이 되는 문제가 발생하였다.In addition, when the nitrogen concentration is set to a high nitrogen concentration of 3 × 10 13 atoms / cm 3 or more sufficient to increase the thermally stable (large size) precipitation nuclei before the device process, the crystal center portion as described in Patent Document 2 Even when the difference between the temperature gradient Gc and the temperature gradient Ge of the crystal peripheral portion is ΔG = Ge-Gc ≦ 5 ° C./cm, as described in Patent Literature 9, the pulling rate according to the nitrogen concentration change due to segregation during crystal growth is described. R-OSF region is more likely to occur in the outer peripheral portion of the wafer even if the adjustment is made. If the crystal growth rate is lowered to avoid this, the number of BMDs in the wafer center portion decreases, resulting in uneven in-plane BMD density (gettering ability). In some cases, however, there has been a problem that the wafer center portion has an I-rich region having a dislocation loop or dislocation classifier.

이들 문제에 직면하여, 더욱 본 발명자가 예의 연구를 진행한 결과, 질소를 도프한 N-영역에서의 저/무결함 결정의 제조에 있어서는, 질소농도에 따라 결정주변부(결정외주부)에서 결함영역의 변화가 발생하는 것을 발견하였다.In the face of these problems, the inventors have intensively studied, and as a result, in the production of low / defect-free crystals in the N-region doped with nitrogen, the defect region in the crystal periphery (crystal outer periphery) may depend on the nitrogen concentration. It was found that a change occurred.

이어서, 질소농도에 따른 결정주변부에서의 결함영역의 변화에 대하여 구체적으로 설명한다.Next, the change of the defect area | region in the crystal periphery part with nitrogen concentration is demonstrated concretely.

결정의 열환경 이외의 요인에 의한 결함분포의 변화는, 특허문헌 10에 기재된 바와 같이, 점결함의 외방 확산에 의한 것으로서 이해할 수 있다. 결정주변부에서는, 격자간 실리콘이나 공공 등의 점결함의 외방 확산의 영향이 커지고, 공공의 외방 확산은 결정주변부에서의 잔류 공공농도를 감소시키는 효과가 있다. 그러나, 질소가 고농도로 도프되면, 질소와 공공의 페어(NV페어) 형성에 의해 공공의 외방 확산이 억제된다.The change in the defect distribution due to factors other than the thermal environment of the crystal can be understood as being caused by outward diffusion of point defects, as described in Patent Document 10. In the crystal periphery, the influence of outward diffusion of point defects such as silicon and pores between the lattice is increased, and the outward diffusion of the pore reduces the residual pore concentration at the periphery of the crystal. However, when nitrogen is doped at a high concentration, the outward diffusion of the vacancy is suppressed by the formation of a pair of nitrogen and vacancy (NV pair).

이 때문에, 질소를 도프하지 않는 경우에 비해 질소를 도프한 경우에는, 질소의 농도가 높아질수록 결정주변부의 잔류 공공농도가 상승하고, 결정주변부의 결함영역이 R-OSF 영역측으로 시프트하게 된다.For this reason, when nitrogen is doped as compared with the case where nitrogen is not doped, as the concentration of nitrogen increases, the residual porosity of the crystal periphery increases, and the defect region of the crystal periphery shifts toward the R-OSF region.

본 발명자들은, 이것이, 질소를 도프하여 N-영역에서의 저/무결함 결정을 제조했을 때에, 웨이퍼 외주부에서 R-OSF 영역이 발생하기 쉬워지고, 그것을 회피하기 위해 결정 성장속도를 저하시키면 웨이퍼중심부의 BMD가 감소하여 면내의 BMD 밀도(게터링능력)의 불균일화가 발생하는 것이나, 경우에 따라서는 웨이퍼중심부에서 전위 루프나 전위 클래스터를 갖는 I-rich영역이 되는 문제의 원인이며, 대략 질소농도가 2×1013atoms/cm3로부터 공공의 외방확산 억제의 영향이 보이고, 3×1013atoms/cm3 이상이 되면 심각하게 결정수율에 영향을 부여하는 레벨이 되어 있는 것을 발견하였다.The inventors of the present invention found that, when a nitrogen-doped low-defect crystal is produced in an N-region, an R-OSF region tends to occur at the outer peripheral portion of the wafer, and the crystal growth rate is lowered to avoid it. This decreases the BMD of the surface and causes inhomogeneity of the in-plane BMD density (gettering ability), but in some cases, causes the problem of I-rich regions with dislocation loops or dislocation cutters at the wafer center. The effect of suppressing the outward diffusion of the vacancy was found from 2 × 10 13 atoms / cm 3, and when it became 3 × 10 13 atoms / cm 3 or more, it was found that the level seriously affected the crystal yield.

본 발명은, 이와 같이 본 발명자들의 예의 연구에 의해 완성된 것이며, 질소도프의 N-영역에서 제조된 저/무결함 결정의 실리콘 단결정 기판 및 이것을 기판에 이용한 에피택셜 실리콘 웨이퍼에 있어서, 질소 편석의 영향을 고려한 실리콘 단결정의 결정 육성을 행하고, 이 육성한 실리콘 단결정을 이용하여 실리콘 단결정 기판 및 이것을 기판에 이용한 에피택셜 실리콘 웨이퍼를 제작함으로써, R-OSF영역 기인의 문제를 완전히 해소하고, 질소도프에 의한 열적으로 안정된(큰 사이즈의) 석출핵의 증가와 웨이퍼 표층 디바이스 동작영역의 저/무결함 요구의 양립이 가능해지는 것을 발견하고, 본 발명에 도달하였다.The present invention has been completed by the inventors' intensive studies in this way, and the nitrogen segregation in a low / defect-free silicon single crystal substrate produced in the N-region of nitrogen dope and an epitaxial silicon wafer using the same for a substrate By growing crystals of silicon single crystals in consideration of the influence, and using the grown silicon single crystals to produce a silicon single crystal substrate and an epitaxial silicon wafer using the same, the problems caused by the R-OSF region are completely eliminated. It has been found that both the increase in thermally stable (large size) precipitation nuclei and low / defect-free requirements of the wafer surface layer device operating area are made possible, thereby reaching the present invention.

우선, 본 발명의 실리콘 단결정 육성방법에 대하여 상세히 서술한다.First, the silicon single crystal growth method of the present invention will be described in detail.

본 발명은, 쵸크랄스키법에 의해, 결정전체면이 N-영역이 되는 조건으로 인상함으로써 실리콘 단결정을 육성하는 방법으로서, 실리콘 단결정을 육성할 때에, 질소를 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 질소농도로 도프하고, 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배 Ge의 비를 Ge/Gc>1이 되도록 하고, Ge/Gc를, 실리콘 단결정의 인상 시 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하는 것을 특징으로 하는 실리콘 단결정의 제조방법이다. 여기서, 결정주변부는 실리콘 단결정의 외주단으로부터 대략 직경의 1/3 이하의 영역내에서 적당히 결정한다.The present invention is a method of growing a silicon single crystal by pulling it under the condition that the entire crystal surface becomes an N-region by the Czochralski method. When growing a silicon single crystal, nitrogen is 2 × 10 13 atoms / cm 3 or more 3.2 × 10 14 atoms / cm 3 is doped with less nitrogen concentration, and the ratio of the temperature gradient Ge of the temperature gradient Gc and determining the peripheral portion of the crystal center of the pulling axis direction of the silicon single crystal so that the Ge / Gc> 1, Ge / Gc It is a method for producing a silicon single crystal, characterized in that gradually increasing as the concentration of nitrogen due to segregation at the time of pulling up the silicon single crystal. Here, the crystal peripheral portion is appropriately determined within an area of approximately 1/3 or less of the diameter from the outer peripheral end of the silicon single crystal.

이러한 실리콘 단결정의 제조방법이면, 고농도로 질소를 도프함으로써, 열적으로 안정된 큰 사이즈의 석출핵을 증가시켜, 저온·단시간의 디바이스 프로세스에 있어서도 높은 BMD 형성능력(게터링능력)을 달성하면서, 결정육성 중의 편석에 의한 질소 고농도화에 의해 발생하는 결함분포 변화를 교정·조정하여, 결정 전체길이가 넓은 질소 농도범위에 있어서도 R-OSF 영역을 회피한 실리콘 단결정을 제조할 수 있다.In the silicon single crystal manufacturing method, by dope nitrogen at a high concentration, the precipitate nuclei of a large size which are thermally stable are increased, and crystal growth is achieved while achieving a high BMD formation ability (gettering ability) even in a low temperature and short time device process. By modifying and adjusting the defect distribution change caused by the high concentration of nitrogen due to segregation in the silicon, it is possible to produce a silicon single crystal which avoids the R-OSF region even in a nitrogen concentration range having a large crystal total length.

또한, 본 발명의 실리콘 단결정의 제조방법에 의해 제조된 실리콘 단결정을 이용함으로써, 실리콘 단결정 기판 및 이것을 이용한 에피택셜 실리콘 웨이퍼에 있어서, 고질소 농도로 도프하는 것에 의한 R-OSF영역 기인의 폐해가 없어지므로, 저온·단시간의 디바이스 프로세스에 있어서도 높은 BMD 형성능력(게터링능력)을 갖는 웨이퍼를 고수율로 얻는 것이 가능해진다.In addition, by using the silicon single crystal manufactured by the method for producing a silicon single crystal of the present invention, there is no harm due to the R-OSF region caused by doping at a high nitrogen concentration in the silicon single crystal substrate and the epitaxial silicon wafer using the same. Therefore, a wafer having a high BMD forming ability (gettering capability) can be obtained with a high yield even in a low temperature and short time device process.

질소를 도프하지 않을 때에 결정 전체길이·전체면에서 N-영역이 얻어지도록 결정성장 중의 온도분포가 조정된 조건에 있어서, 질소도프량을, 2×1013atoms/cm3보다 작은 질소농도로 한 경우에는, 결함분포에 대한 영향은 경미하고, 실리콘 단결정 기판으로 한 상태에서의 TDDB 특성이나 실리콘 단결정 기판을 이용한 에피택셜 실리콘 웨이퍼에서의 EP 결함발생은 거의 문제가 되지 않는다.When the temperature distribution during the crystal growth is adjusted so that the N-region is obtained in the entire crystal length and the entire surface when the nitrogen is not doped, the nitrogen dope amount is adjusted to a nitrogen concentration smaller than 2 x 10 13 atoms / cm 3 . In this case, the influence on the defect distribution is slight, and the TDDB characteristics in the state of using the silicon single crystal substrate and the occurrence of EP defects in the epitaxial silicon wafer using the silicon single crystal substrate are rarely a problem.

그러나, 3×1013atoms/cm3의 질소농도가 되면, 결함분포에 대한 영향이 보이고, 실리콘 단결정 기판으로 한 상태에서의 TDDB 특성의 악화나, 실리콘 단결정 기판을 이용한 에피택셜 실리콘 웨이퍼에서의 EP 결함발생이 발생한다. 또한, 특허문헌 9에 기재된 바와 같이, 질소농도에 따라 인상속도를 조정(질소농도 증가에 따라 인상속도를 느리게 조정)해도, 이 질소농도로는 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리에서는 충분한 BMD 밀도는 얻을 수 없다.However, when the nitrogen concentration is 3 × 10 13 atoms / cm 3 , the effect on the defect distribution is observed, and the deterioration of the TDDB characteristics in the state of using the silicon single crystal substrate, or the EP in the epitaxial silicon wafer using the silicon single crystal substrate. Defect occurs. In addition, as described in Patent Document 9, even if the pulling speed is adjusted according to the nitrogen concentration (slowing speed is adjusted as the nitrogen concentration is increased), the nitrogen concentration is sufficient for low temperature and short time heat treatment used in an advanced device process. Density cannot be obtained.

3×1013atoms/cm3 이상의 질소농도이면, 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리로 충분한 BMD 밀도를 얻기에 유효하나, 특히 결정주변부에서 결함분포 변화가 커지고, 실리콘 단결정 기판으로 한 상태에서의 TDDB 특성의 추가적인 악화나, 에피택셜 실리콘 웨이퍼에서의 EP 결함발생이 가중(重度化)된다. 이 질소농도범위에 있어서는, 특허문헌 9의 질소농도 증가에 대하여 인상속도를 느리게 조정함으로써 충분히 개선할 수는 없고, 결정외주부에 있어서의 실리콘 단결정 웨이퍼로 한 경우의 TDDB 특성이나 에피택셜 실리콘 웨이퍼에서의 EP 결함발생을 개선할 수 있을 때까지 인상속도를 느리게 하면, 웨이퍼중심부의 BMD 가 감소하여 면내의 BMD 밀도(게터링능력)의 불균일이 발생하는 것이나, 경우에 따라서는 웨이퍼중심부에서 전위루프나 전위클래스터를 갖는 I-rich 영역이 되어 중심부에서 EP 결함이 발생한다.A nitrogen concentration of 3 × 10 13 atoms / cm 3 or more is effective for obtaining a sufficient BMD density by low temperature and short time heat treatment used in an advanced device process, but especially in a state where a defect distribution change is large in the crystal periphery and a silicon single crystal substrate is used. Further deterioration of the TDDB characteristics and the occurrence of EP defects in the epitaxial silicon wafer are weighted. In this nitrogen concentration range, it cannot be sufficiently improved by adjusting the pulling rate slowly with respect to the increase in nitrogen concentration of Patent Document 9, and the TDDB characteristics and epitaxial silicon wafer in the case of using a silicon single crystal wafer in the crystal outer peripheral portion If the pulling speed is lowered until the EP defects can be improved, the BMD of the wafer center portion decreases, resulting in non-uniformity of the in-plane BMD density (gettering ability), but in some cases, the potential loop or dislocation at the wafer center portion. EP defects occur in the center of the I-rich region with the cutter.

6×1013atoms/cm3 이상의 질소농도에서는, 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리로 충분한 BMD 밀도를 얻기에 보다 바람직하나, 특히 결정주변부에서 결함분포 변화가 더욱 커지고, 실리콘 단결정 기판으로 한 상태에서의 TDDB 특성의 악화나, 실리콘 단결정 기판을 이용한 에피택셜 실리콘 웨이퍼에서의 EP 결함발생이 보다 가중되어 진다. 이 질소농도범위에 있어서는, 특허문헌 9의 질소농도증가에 대하여 인상속도를 느리게 조정함으로써 충분히 개선할 수는 없고, 결정주변부에 있어서의 실리콘 단결정 기판으로 한 상태에서의 TDDB특성이나 실리콘 단결정 기판을 이용한 에피택셜 실리콘 웨이퍼에서의 EP결함발생을 개선할 수 있을 때까지 인상속도를 느리게 하면, 이미 전체면 N-영역을 유지할 수 없고, 웨이퍼중심부에서 전위루프나 전위클래스터를 갖는 I-rich영역이 되어, 이것을 기초로 한 중심부에서 EP결함이 발생한다.At nitrogen concentrations of 6 × 10 13 atoms / cm 3 or more, it is more preferable to obtain a sufficient BMD density by low temperature and short time heat treatment used in advanced device processes, but the variation of defect distribution in the periphery of crystals is further increased, and the silicon single crystal substrate is used. The deterioration of TDDB characteristics in the state and the occurrence of EP defects in epitaxial silicon wafers using a silicon single crystal substrate are further increased. In this nitrogen concentration range, it cannot be sufficiently improved by adjusting the pulling speed slowly with respect to the nitrogen concentration increase of Patent Document 9, and using the TDDB characteristic or the silicon single crystal substrate in the state of using the silicon single crystal substrate in the crystal peripheral portion If the pulling speed is slowed down until the occurrence of EP defects in the epitaxial silicon wafer can be improved, the entire surface N-region cannot be maintained, and the wafer center portion becomes an I-rich region having a dislocation loop or dislocation classifier. EP defects occur at the center of the core.

본 발명의 실리콘 단결정의 제조방법이면, 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리로 충분한 BMD 밀도를 얻기에 최적의 질소농도 3.2×1014atoms/cm3까지, 제조된 실리콘 단결정을 이용하여 실리콘 단결정 기판을 제조했을 때의 TDDB 특성이 양호하고, 이 실리콘 단결정 기판을 이용하여 에피택셜 실리콘 웨이퍼로 한 상태에서의 EP 결함발생도 없는 웨이퍼를 얻을 수 있다.According to the method for producing a silicon single crystal of the present invention, a silicon single crystal is produced by using a silicon single crystal manufactured to an optimum nitrogen concentration of 3.2 × 10 14 atoms / cm 3 to obtain a sufficient BMD density by low temperature and short time heat treatment used in an advanced device process. The TDDB characteristic at the time of manufacturing a board | substrate is favorable, and the wafer which does not produce EP defect in the state which set it as the epitaxial silicon wafer using this silicon single crystal board | substrate can be obtained.

본 발명에 있어서는, 예를 들어 도 1에 나타낸 바와 같은 실리콘 단결정의 제조장치(14)로서, 쵸크랄스키법에 의해 결정전체면이 N-영역이 되는 조건으로 인상함으로써 실리콘 단결정을 육성하는 것이 가능한 실리콘 단결정의 제조장치를 이용한다. 이러한 실리콘 단결정의 제조장치에 대하여 도 1을 참조하여 설명하나, 본 발명에 있어서 이용할 수 있는 단결정제조장치는, 이것으로 한정되지 않는다.In the present invention, for example, a silicon single crystal manufacturing apparatus 14 as shown in FIG. 1, which can be grown by raising the silicon single crystal by the Czochralski method under conditions where the entire crystal surface becomes an N-region. A single crystal manufacturing apparatus is used. Although the silicon single crystal manufacturing apparatus is described with reference to FIG. 1, the single crystal manufacturing apparatus which can be used in this invention is not limited to this.

도 1에 나타낸 실리콘 단결정의 제조장치(14)의 외관은, 메인챔버(1), 이것에 연통하는 인상챔버(2)로 구성되어 있다. 메인챔버(1)의 내부에는, 흑연도가니(6) 및 석영도가니(5)가 설치되어 있다. 흑연도가니(6) 및 석영도가니(5)를 둘러싸도록 히터(7)가 마련되어 있고, 히터(7)에 의해, 석영도가니(5)내에 수용된 원료실리콘 다결정이 용융되어 원료융액(4)이 된다. 또한, 단열부재(8)가 마련되어 있고, 히터(7)로부터의 복사열의 메인챔버(1) 등에 대한 영향을 방지하고 있다.The external appearance of the silicon single crystal manufacturing apparatus 14 shown in FIG. 1 is comprised by the main chamber 1 and the pulling chamber 2 which communicates with this. Inside the main chamber 1, a graphite crucible 6 and a quartz crucible 5 are provided. The heater 7 is provided so that the graphite crucible 6 and the quartz crucible 5 may be enclosed, and the raw material polycrystalline polycrystal accommodated in the quartz crucible 5 is melted by the heater 7 to become the raw material melt 4. Moreover, the heat insulating member 8 is provided and the influence of the radiant heat from the heater 7 to the main chamber 1 etc. is prevented.

원료융액(4)의 융액면 상에서는 열차폐체(12)가, 융액면에 소정간격으로 대향 배치되고, 원료융액(4)의 융액면으로부터의 복사열을 차단하고 있다. 이 도가니 중에 종(種)결정을 침지한 후, 원료융액(4)으로부터 봉상의 단결정봉(3)이 인상된다. 도가니는 결정성장 축방향을 승강가능하며, 단결정의 성장이 진행하여 감소한 원료융액(4)의 액면하강분을 보충하도록, 성장 중에 도가니를 상승시킴으로써, 원료융액(4)의 융액면의 높이는 대략 일정하게 유지된다.On the melt surface of the raw material melt 4, the heat shield 12 is disposed facing the melt surface at a predetermined interval to block radiant heat from the melt surface of the raw material melt 4. After immersing the seed crystal in this crucible, the rod-shaped single crystal rod 3 is pulled out from the raw material melt 4. The crucible is capable of lifting in the axial direction of crystal growth, and by raising the crucible during growth to compensate for the lowering of the liquid melt of the raw material melt 4 in which the growth of the single crystal proceeds, the height of the melt surface of the raw material melt 4 is approximately constant. Is maintained.

또한, 단결정육성 시에 퍼지가스로서 아르곤가스 등의 불활성가스가, 가스도입구(10)로부터 도입되고, 인상 중의 단결정봉(3)과 가스정류통(11)의 사이를 통과한 후, 열차폐체(12)와 원료융액(4)의 융액면의 사이를 통과하고, 가스유출구(9)로부터 배출하고 있다. 도입하는 가스의 유량과, 펌프나 밸브에 의한 가스의 배출량을 제어함으로써, 인상 중의 챔버 내의 압력이 제어된다.In addition, an inert gas such as argon gas is introduced from the gas inlet 10 as a purge gas at the time of single crystal growth, and passes between the single crystal rod 3 and the gas rectifying cylinder 11 during pulling, and then the heat shield body. It passes between the melt surface of the 12 and the raw material melt 4, and is discharged | emitted from the gas outlet 9. By controlling the flow rate of the gas to be introduced and the amount of gas discharged by the pump or the valve, the pressure in the chamber during the pulling is controlled.

또한, CZ법에 의해 결정을 육성함에 있어서, 자장인가장치(13)에 의해 자장을 인가할 수도 있다.In addition, in growing a crystal by the CZ method, a magnetic field may be applied by the magnetic field applying device 13.

여기서, 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배 Ge를, Ge/Gc>1이 되도록 하고, Ge/Gc를, 실리콘 단결정의 인상시의 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하면 좋은 이유를 설명한다.Here, the temperature gradient Gc of the crystal center portion in the pulling axis direction of the silicon single crystal and the temperature gradient Ge of the crystal periphery portion are Ge / Gc> 1, and Ge / Gc is the concentration of nitrogen due to segregation during the pulling of the silicon single crystal. As you increase, explain why you can increase it slowly.

편석에 의해 질소농도가 증가함에 따라서, NV 페어형성이 증가하여, 결정외표면에 대한 공공(Vacancy)의 외방확산이 감소하고, 결정주변의 잔류 Vacancy농도가 고농도화하므로, 결정주변이 Vacancy 우세의 결함영역으로 시프트해간다.As the concentration of nitrogen increases due to segregation, NV pair formation increases, decreasing the outward diffusion of vacancy to the outer surface of the crystal and increasing the residual vacancy concentration around the crystal. Shift to the defective area.

질소의 편석에 의해 결정주변의 결함영역이 Vacancy 우세측으로 시프트한 그대로는, 결정주변의 잔류 Vacancy 농도가 결정중심~r/2(여기서 r은 실리콘 단결정의 반경이다.)의 잔류 Vacancy 농도보다 크게 하는 것에 따른 BMD 분포의 불균일화나, 외주부에서의 결함영역의 N-영역으로부터 R-OSF 영역으로의 시프트가 일어난다.As long as the defect region around the crystal shifts to the vacancy dominant side due to segregation of nitrogen, the residual Vacancy concentration around the crystal is larger than the residual Vacancy concentration of the crystal center to r / 2 (where r is the radius of the silicon single crystal). The non-uniformity of the BMD distribution or the shift from the N-region of the defective region to the R-OSF region occurs in the outer peripheral portion.

이것을 회피하려면, NV 페어형성의 영향에 의해 결정주변에서 잔류 Vacancy가 많아지는 만큼을, 이미 고액계면의 Vacancy 취입량으로 조정하는 것이 유효해진다.In order to avoid this, it is effective to adjust the amount by which the amount of residual Vacancy is increased around the crystal due to the effect of NV pair formation to the amount of Vacancy intake of the high liquid interface.

즉, 고액계면의 결정주변 이외의 부분으로 취입되는 Vacancy량보다, 결정주변부에서 취입되는 Vacancy량을 적게 한다.That is, the amount of Vacancy blown in the crystal periphery portion is made smaller than the amount of Vacancy blown in the portion other than the crystal periphery of the solid-state interface.

실리콘 단결정 성장에 있어서의 점결함의 취입에 관해서는, 보론코프의 이론이 널리 알려져 있고, 실리콘 단결정의 성장속도 V와 계면근방의 온도구배 G의 비V/G에 의존하여 점결함농도가 결정된다.As to the incorporation of point defects in silicon single crystal growth, boronkov's theory is widely known, and the concentration of point defects is determined depending on the growth rate V of the silicon single crystal and the ratio V / G of the temperature gradient G near the interface.

Vacancy농도와 격자간 실리콘(Interstial-Si)농도가 길항하는 V/G에 대하여, V/G가 크면 고액계면에서의 Vacancy농도가 증가하고, 작으면 고액계면의 Interstial-Si농도가 증가한다.With respect to V / G where the vacancy concentration and the interstitial-Si concentration are antagonistic, a large V / G increases the Vacancy concentration at the liquid-liquid interface, and a small V-G increases the interstial-Si concentration at the solid-liquid interface.

이 때문에, 보론코프의 이론에 기초하여, NV 페어형성의 영향에 의해 결정주변에서 잔류 Vacancy가 커지는 만큼을, 미리, 결정주변의 V/Ge를 중심의 V/Gc보다도 작은 값이 되도록 한다. 즉,For this reason, the V / Ge of the crystal periphery is set to be smaller than the V / Gc of the center in advance as much as the residual Vacancy increases around the crystal due to the effect of NV pair formation. In other words,

V/Gc>V/GeV / Gc> V / Ge

로 한다.Shall be.

정상적인 단결정육성 중, 결정성장 축방향으로 수직인 면에서의 성장속도 V는 결정중심부로부터 결정주변부에서 동일하므로, 1/Gc>1/Ge, Ge/Gc>1로 하는 것이 유효하며, 질소농도가 증가함에 따라 NV 페어형성의 영향에 의해 결정주변부에서 잔류 Vacancy가 많아지는 만큼을, Ge/Gc가 서서히 커지도록 하여 상쇄하는 것이 가능해진다. 이때, Ge/Gc가 1.2 이하이면, 보다 확실히 웨이퍼 전체면을 무결함으로 할 수 있으므로 바람직하다.During normal single crystal growth, the growth rate V in the plane perpendicular to the crystal growth axis direction is the same from the crystal center to the crystal periphery, so it is effective to set 1 / Gc> 1 / Ge and Ge / Gc> 1, and the nitrogen concentration is effective. As it increases, the amount of residual Vacancy in the crystal periphery increases due to the effect of NV pair formation, thereby making it possible to offset Ge / Gc gradually. At this time, if Ge / Gc is 1.2 or less, it is preferable because the entire surface of the wafer can be made more sure.

Ge/Gc의 조정은, 석영도가니(5)내의 원료융액 직상에 배치된 열차폐체(12)와 상기 원료융액의 액면의 간격을 제어하는 것, 상기 석영도가니(5)를 둘러싸도록 배치된 히터(7)의 위치를 상기 원료융액의 액면에 대하여 낮게 하는 것, 상기 실리콘 단결정의 제조장치의 메인챔버(1)의 외측에 배치된 자장인가장치(13)의 자장강도를 약하게 하는 것, 및, 상기 자장인가장치(13)의 위치를 낮게 하는 것, 중 어느 하나 혹은 2개 이상의 조합에 의해 행하는 것이 바람직하다. 이러한 Ge/Gc의 조정방법이면, 제조장치를 크게 변경하는 일이 없으므로, 간편히 Ge/Gc를 조정하는 것이 가능해진다.The adjustment of Ge / Gc is performed by controlling a gap between the heat shield 12 disposed directly above the raw material melt in the quartz crucible 5 and the liquid level of the raw material melt, and a heater arranged to surround the quartz crucible 5 ( 7) lowering the position of the raw material melt relative to the liquid level, weakening the magnetic field strength of the magnetic field applying device 13 disposed outside the main chamber 1 of the silicon single crystal manufacturing apparatus, and It is preferable to lower the position of the magnetic field applying device 13 by any one or a combination of two or more thereof. According to the Ge / Gc adjustment method, since the manufacturing apparatus is not greatly changed, it is possible to easily adjust Ge / Gc.

어째서, 이러한 Ge/Gc의 조정방법에 의해, Ge/Gc가 커지는지를 설명한다.The reason why Ge / Gc is increased by this Ge / Gc adjustment method is explained.

Ge/Gc를 크게 하는 방법에는, Ge를 크게 하는 방법과 Gc를 작게 하는 방법의 2개가 있다.There are two methods of increasing Ge / Gc, a method of increasing Ge and a method of decreasing Gc.

Ge를 크게 하려면, 고액계면 상부의 결정측면부에 대한 열복사(복사에 의한 열공급)를 줄이는 것이 유효하다. 그 구체적 방법으로는, 원료융액(4) 직상의 열차폐체(12)와 원료융액(4)의 액면의 간격을 좁게 하여, 흑연도가니(6) 외측에 배치되어 있는 열원의 가열용의 히터(7)로부터의 열복사의 일부를 차열하는 방법, 열원의 가열용의 히터(7)를 원료융액(4)의 액면위치에 대하여 낮게 배치하여 고액계면 상부에 대한 열복사를 줄이는 방법이 있다.In order to increase Ge, it is effective to reduce heat radiation (heat supply by radiation) to the crystal side portion of the upper portion of the solid-liquid interface. As a specific method, the heater 7 for heating the heat source disposed outside the graphite crucible 6 by narrowing the gap between the heat shield 12 immediately above the raw material melt 4 and the liquid level of the raw material melt 4. A method of shielding part of the heat radiation from the heat sink, and a method of reducing the heat radiation to the upper part of the solid-liquid interface by arranging the heater 7 for heating the heat source lower than the liquid surface position of the raw material melt 4.

한편, 노내가스의 열전도나 가스의 흐름에 의한 대류전열에 의해서도 약간 Ge는 변화하나, 융점 1420℃ 이상의 상온환경이 주가 되는 CZ법에 의한 실리콘 단결정 제조환경에 있어서는 열복사의 영향이 지배적이 되므로, 열복사에 의한 제어가 중요해진다.On the other hand, the Ge changes slightly due to the heat conduction of the furnace gas and the convective heat transfer due to the flow of the gas.However, the heat radiation is dominant in the silicon single crystal manufacturing environment by the CZ method, which is mainly a room temperature environment of melting temperature of 1420 ° C or higher. Control becomes important.

Gc를 작게 하는 방법은, 고액계면(융점 등 온선)의 높이를 저하시켜, 고액계면 상부와의 온도구배를 완화하는 방법이 되고, 자장에 의한 결정성장계면 하부의 융액대류의 억제를 약하게 하고, 결정육성 중에 발생한 응고잠열을 대류에서 제거하기 쉬워진다. 응고잠열이 대류에 의해 제거되게 되면, 그렇지 않은 경우와 비교하여, 열발란스에 의해 고액계면의 높이가 저하되게 된다. 이때, 결정 최외주부의 융점 등 온선은 항상 원료융액(4) 표면으로 이어지고 있으므로, Gc가 선택적으로 작아지게 된다.The method of decreasing Gc lowers the height of the solid-liquid interface (warm temperature, such as melting point), and becomes a method of relieving the temperature gradient with the upper portion of the solid-liquid interface, and weakens the suppression of the melt convection under the crystal growth interface by the magnetic field, The latent heat of coagulation generated during crystal growth can be easily removed from convection. When the latent heat of coagulation is removed by convection, the height of the solid-liquid interface is lowered by heat balance as compared with the case where it is not. At this time, since the hot line such as the melting point of the outermost part of the crystal always leads to the surface of the raw material melt 4, the Gc becomes selectively small.

자장에 의해 결정성장계면 하부의 융액대류의 억제를 약하게 하는 방법으로는, 자장위치를 동일 그대로 하는 경우에는, 자장강도를 약하게 하는 방법이 있다. 또한, 자장강도를 고정으로 하는 경우는, 자장위치를 원료융액(4) 표면위치로부터 멀어지는 방법이 있다. 자장위치, 자장강도 어느 것이나 변경가능한 경우에는, 자장강도를 약하게 하는 방법과 자장위치를 변경하는 방법을 조합해도 된다.As a method of weakening the suppression of the melt convection under the crystal growth interface by the magnetic field, there is a method of weakening the magnetic field strength when the magnetic field positions remain the same. In the case where the magnetic field strength is fixed, there is a method in which the magnetic field position is far from the surface position of the raw material melt 4. When both the magnetic field position and the magnetic field strength can be changed, a method of weakening the magnetic field strength and a method of changing the magnetic field position may be combined.

고액계면의 높이를 저하시키는 방법으로서, 결정회전을 약하게 하는 것으로도 고액계면을 저하시킬 수 있으나, 면내의 도펀트농도, 산소농도의 불균일로 이어지므로, 고액계면부의 자장강도를 약하게 하는 방법이 바람직하다.As a method of lowering the height of the solid-liquid interface, although the solid-liquid interface can be reduced by weakening the crystal rotation, a method of weakening the magnetic field strength of the solid-liquid interface is preferable because it leads to unevenness of the dopant concentration and the oxygen concentration in the surface. .

또한, Ge/Gc의 조정을, 열차폐체(12)와 원료융액(4)의 액면의 간격을 제어함으로써 행할 때에, 질소를 도프하지 않는 경우에 결정전체면이 N-영역이 되는 조건에 있어서의 열차폐체(12)와 원료융액(4)의 액면의 간격을 D로 했을 때에, 질소를 도프하는 경우의 열차폐체(12)와 원료융액(4)의 액면의 간격을, 질소농도에 따라, D’/D=0.94-질소농도/(2.41×1015)로부터 구한 D’가 되도록 변화시키는 것이 바람직하다.In addition, when Ge / Gc is adjusted by controlling the interval between the liquid level of the heat shield 12 and the raw material melt 4, the heat under the condition that the entire crystal surface becomes the N-region when nitrogen is not doped. When the gap between the shielding body 12 and the raw material melt 4 is set to D, the gap between the heat shield 12 and the raw material melt 4 when the nitrogen is doped is determined according to the nitrogen concentration. It is preferable to change so that it becomes D 'calculated | required from /D=0.94-nitrogen concentration / (2.41 * 10 <15> ).

이러한 Ge/Gc의 조정방법이면, Ge/Gc의 조정을, 질소농도에 따라, 열차폐체(12)와 원료융액(4)의 액면의 간격을 조정함으로써 행할 수 있으므로, 보다 간편하고 정확히 Ge/Gc를 조정하는 것이 가능해진다.According to the Ge / Gc adjustment method, the Ge / Gc can be adjusted by adjusting the gap between the heat shield 12 and the raw material melt 4 in accordance with the nitrogen concentration. It becomes possible to adjust.

어떻게 해서, 이 D’의 관계식을 도출했는지를 기재한다.How did you derive this D 'relationship?

첫번째, 전체면에서 N-영역이 얻어지는 원료융액(4) 직상의 열차폐체(12)와 융액의 간격 D으로서, 질소를 도프하지 않는 경우, 질소를 2-2.2×1013, 3-3.2×1013, 6-6.2×1013, 1-1.2×1014, 1.5-1.7×1014, 2.2-2.4×1014, 3-3.2×1014atoms/cm3의 질소농도로 도프한 경우 각각에 대하여, 질소 이외의 조건은 동일하게 하고, 직동(直胴)성장 중에 인상속도를 서서히 점감(漸減)시켜, 실리콘 단결정 블록내에 결함영역 V-rich, R-OSF영역, Nv영역, Ni영역, I-rich영역을 포함하도록 하고, 얻어진 실리콘 단결정 블록으로부터 결정성장축방향으로 평행한 샘플을 잘라내고, 웨트산화분위기에서 800℃ 4hr+1000℃ 16hr의 열처리를 실시하여, X선 토포그래프법(XRT)으로 각 질소농도에 의한 결함분포의 변화를 조사하였다.First, as the distance D between the heat shield 12 immediately above the raw material melt 4 from which the N-region is obtained from the entire surface and the melt, when nitrogen is not doped, 2-2.2 × 10 13 , 3-3.2 × 10 13 , 6-6.2 × 10 13 , 1-1.2 × 10 14 , 1.5-1.7 × 10 14 , 2.2-2.4 × 10 14 , 3-3.2 × 10 14 atoms / cm 3 In the silicon single crystal block, defect regions V-rich, R-OSF region, Nv region, Ni region, and I- A rich region was included, and a sample parallel to the crystal growth axis direction was cut out from the obtained silicon single crystal block, and subjected to a heat treatment at 800 ° C. 4hr + 1000 ° C. for 16hr in a wet oxidation atmosphere, and subjected to X-ray topography (XRT). The change of defect distribution by nitrogen concentration was investigated.

두번째, 각 질소농도에 있어서, 원료융액(4) 직상의 열차폐체(12)와 원료융액(4)의 액면의 간격을 변화시키고, 질소를 도프하지 않는 경우와 동등한 N-영역의 분포가 얻어지는 원료융액(4) 직상의 열차폐체(12)와 원료융액(4)의 액면과의 간격D’ 을 구하였다.Second, at each nitrogen concentration, the raw material from which the gap between the heat shield 12 and the raw material melt 4 directly above the raw material melt 4 and the liquid level is changed, and an N-region distribution equivalent to the case where no nitrogen is doped is obtained. The distance D 'between the heat shield 12 immediately above the melt 4 and the liquid level of the raw material melt 4 was determined.

세번째, 질소농도에 대한 열차폐체(12)와 원료융액(4)의 액면과의 간격D’과 간격D의 비의 변화의 관계식을 최소이승법에 의해 구하고, D’/D=0.94-질소농도/(2.41×1015)를 얻었다.Third, the relational expression of the change of the ratio of the gap D 'and the ratio of the gap D between the heat shield 12 and the raw material melt 4 to the nitrogen concentration was determined by the least square method, and D' / D = 0.94-nitrogen concentration / (2.41 × 10 15 ) was obtained.

구한 D’가 20mm보다 커지는 경우에는, 열차폐체(12)와 원료융액(4)의 액면의 간격을 구한 D’로 함으로써 Ge/Gc를 조정하고, 구한 D’가 20mm 이하가 되는 경우에는, 열차폐체(12)와 원료융액(4)의 액면의 간격을 20mm로 하고, 나아가, 석영도가니(5)를 둘러싸도록 배치된 히터(7)의 위치를 상기 원료융액(4)의 액면에 대하여 낮게 하는 것, 실리콘 단결정의 제조장치(14)의 메인챔버(1)의 외측에 배치된 자장인가장치(13)의 자장강도를 약하게 하는 것, 및, 자장인가장치(13)의 위치를 낮게 하는 것, 중 어느 하나 혹은 2개 이상의 조합에 의해 상기 Ge/Gc를 조정하는 것이 바람직하다.When the calculated D 'is larger than 20 mm, Ge / Gc is adjusted by setting the distance between the heat shield 12 and the liquid level of the raw material melt 4 to be D', and when the calculated D 'becomes 20 mm or less, The distance between the shield surface 12 and the liquid level of the raw material melt 4 is 20 mm, and the position of the heater 7 arranged to surround the quartz crucible 5 is lowered relative to the liquid level of the raw material melt 4. Weakening the magnetic field strength of the magnetic field applying device 13 disposed outside the main chamber 1 of the silicon single crystal manufacturing device 14, and lowering the position of the magnetic field applying device 13, It is preferable to adjust the Ge / Gc by any one or a combination of two or more of them.

이러한 실리콘 단결정의 제조방법이면, 열차폐체(12)와 원료융액(4)의 액면과의 간격이 20mm 이하로 좁아진 경우에, 열차폐체(12)가 원료융액(4)과 접촉되는 등에 의해 실리콘 단결정의 인상을 방해하는 일 없이 실리콘 단결정을 제조할 수 있다.According to the method for producing a silicon single crystal, when the gap between the heat shield 12 and the liquid level of the raw material melt 4 is narrowed to 20 mm or less, the silicon single crystal is brought into contact with the raw material melt 4 by, for example. The silicon single crystal can be manufactured without disturbing the impression of.

상기와 같은, 본 발명의 방법에 의해, 결정전체면이 N-영역의 실리콘 단결정 기판 상에 에피택셜층을 갖는 에피택셜 실리콘 웨이퍼로서, 실리콘 단결정 기판에, 질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 질소농도로 도프되어 있고, 사이즈가 28nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판평균으로 2개/매 이하(0개/매 이상 2개/매 이하)이며, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼가 제공된다. 이때, BMD가 1×1010/cm3 이하의 밀도이면, BMD 밀도가 적당해지고, 웨이퍼휨 등이 문제가 되는 일이 없으므로 바람직하다.According to the method of the present invention as described above, an epitaxial silicon wafer having an epitaxial layer on a silicon single crystal substrate having an N-region on its entire crystal surface, wherein the silicon single crystal substrate has nitrogen of 2 × 10 13 atoms / cm 3 or more. Number of defects doped with a nitrogen concentration of 3.2 x 10 14 atoms / cm 3 or less and a size of 28 nm or more is 2 / sheet or less (0 / sheet or more and 2 / sheet or less) as the total substrate average in a silicon single crystal block of 10cm or more. And an average size of 45 nm or more of BMD detected after a heat treatment of 800 ° C., 3 hr + 1000 ° C., and 2 hr is a density of 1 × 10 8 / cm 3 or more. At this time, if BMD is a density of 1x10 <10> / cm <3> or less, since BMD density becomes moderate and wafer curvature etc. do not become a problem, it is preferable.

이러한 에피택셜 실리콘 웨이퍼이면, R-OSF 영역 기인의 BMD 밀도저하, EP 결함화, 및, 고농도의 질소도프에 의한 판상 또는 봉상의 COP에 기인하는 EP 결함화가 없는 것이 된다. 또한, 800℃, 3hr+1000℃, 2hr의 열처리에 의해 충분한 BMD밀도가 형성되고, 면내 BMD품질이 균일한 에피택셜 실리콘 웨이퍼가 된다.With such an epitaxial silicon wafer, there is no decrease in BMD density due to the R-OSF region, EP defects, and EP defects due to plate- or rod-shaped COP due to high concentration of nitrogen dope. Moreover, sufficient BMD density is formed by heat processing of 800 degreeC, 3hr + 1000 degreeC, and 2hr, and it becomes an epitaxial silicon wafer with uniform in-plane BMD quality.

또한, 본 발명의 방법에 의해, 경면연마가공된 표면을 갖는 결정전체면이 N-영역의 실리콘 단결정 기판으로서, 질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 질소농도로 도프되어 있고, TDDB 특성의 양품률이 90% 이상이고, 사이즈가 45nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판 평균으로 2개/매 이하(0개/매 이상 2개/매 이하)이며, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 실리콘 단결정 기판을 제공할 수 있다. 이때, BMD가 1×1010/cm3 이하인 밀도이면, BMD 밀도가 적당해지며, 웨이퍼휨 등이 문제가 없는 것이 되므로 바람직하다.In addition, according to the method of the present invention, the entire surface of the crystal having the mirror-polished surface is a silicon single crystal substrate having an N-region, wherein nitrogen is 2 × 10 13 atoms / cm 3 or more and 3.2 × 10 14 atoms / cm 3 or less Number of defects doped at a concentration, yield of TDDB characteristics of 90% or more, and size of 45 nm or more is 2 / sheet or less (0 / sheet or more, 2 / sheet or less) as the total substrate average in a silicon single crystal block of 10 cm or more. And a BMD having an average size of 45 nm or more detected after the heat treatment at 800 ° C., 3 hr + 1000 ° C., and 2 hrs has a density of 1 × 10 8 / cm 3 or more. At this time, if the BMD is 1 × 10 10 / cm 3 or less dense, it becomes suitable for the BMD density, it is preferable because it is such as wafer warpage is not a problem.

이러한 실리콘 단결정 기판이면, R-OSF영역 기인의 BMD 밀도의 저하가 없고, TDDB 특성이 양호한 것이 된다. 또한, 800℃, 3hr+1000℃, 2hr의 열처리에 의해 충분한 BMD 밀도가 형성되고, 면내 BMD 품질이 균일한 실리콘 단결정 기판이 된다.With such a silicon single crystal substrate, there is no decrease in the BMD density attributable to the R-OSF region, and the TDDB characteristics are good. Moreover, sufficient BMD density is formed by heat processing of 800 degreeC, 3hr + 1000 degreeC, and 2hr, and it becomes a silicon single crystal substrate with uniform in-plane BMD quality.

실시예Example

이하, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하나, 본 발명은 이것들로 제한되는 것은 아니다.Hereinafter, although an Example and a comparative example are given and this invention is concretely demonstrated, this invention is not limited to these.

(비교예 1)(Comparative Example 1)

질소를 도프하지 않고, 32인치(812.8mm) 도가니에 410kg의 원료를 용융하고, 4000g의 자장인가하에서 직경 300mm의 결정 제조를 실시하였다. 이때, 미리 원료융액 직상의 열차폐체와 원료융액과의 간격(50mm), 히터위치, 자장인가장치의 위치를 조정하여, 결정전체길이에 걸쳐 전체면에서 N(Neutral)영역이 얻어지도록 결정성장 중의 온도분포를 조정하였다. 이 조건에 있어서, 직동성장 중에 인상속도를 서서히 점감시켜, 실리콘 단결정 블록내에 결함영역 V-rich, R-OSF영역, Nv영역, Ni영역, I-rich영역(V-rich로부터 I-rich의 각 영역)을 포함하도록 하고, 얻어진 실리콘 단결정 블록으로부터 결정성장축방향으로 평행한 샘플을 잘라내고, 웨트산화분위기에서 800℃ 4hr+1000℃ 16hr의 열처리를 실시하여, XRT(X선토포그래프법)로 결함분포를 평가하였다.410 kg of raw material was melted in a 32 inch (812.8 mm) crucible without being doped with nitrogen, and crystals having a diameter of 300 mm were produced under a magnetic field application of 4000 g. At this time, the gap (50mm) between the heat shield directly above the raw material melt and the raw material melt, the position of the heater, and the position of the magnetic field applying device are adjusted, so that the N (Neutral) region is obtained in the entire surface over the entire crystal length. The temperature distribution was adjusted. Under this condition, the pulling speed is gradually decreased during the linear motion growth, and the defect regions V-rich, R-OSF region, Nv region, Ni region, and I-rich region (V-rich to I-rich region) in the silicon single crystal block are gradually reduced. Area), a sample parallel to the crystal growth axis direction is cut out from the obtained silicon single crystal block, and subjected to a heat treatment at 800 ° C. 4hr + 1000 ° C. for 16hr in a wet oxidation atmosphere, and subjected to defects by XRT (X-ray Topography). The distribution was evaluated.

(비교예 2)(Comparative Example 2)

비교예 1과 동일한 원료융액 직상의 열차폐체와 원료융액과의 간격(50mm), 히터위치, 자장위치, 자장강도에 있어서, 질소를 도프하고, 직동성장 중에 인상속도를 서서히 점감시켜 실리콘 단결정 블록내에 V-rich로부터 I-rich의 각 영역을 포함하는 결함분포 평가실리콘 단결정 블록을 제조하였다. 질소농도는, 2×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 2×1013-2.2×1013atoms/cm3), 3×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 3×1013-3.2×1013atoms/cm3), 6×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 6×1013-6.2×1013atoms/cm3), 3×1014atoms/cm3 수준(실리콘 단결정 블록내 질소농도 3×1014-3.2×1014atoms/cm3)으로 하여, 각각의 실리콘 단결정 블록을 제조하고, 각 질소농도로의 결함분포를 비교예 1과 마찬가지로 평가하였다.In the silicon single crystal block by doping nitrogen and gradually decreasing the pulling speed during the linear growth in the gap (50 mm), heater position, magnetic field position, and magnetic field strength between the heat shield directly on the raw material melt and the raw material melt as in Comparative Example 1. A defect distribution evaluation silicon single crystal block containing each region of I-rich was prepared from V-rich. The nitrogen concentration is 2 × 10 13 atoms / cm 3 level (nitrogen concentration 2 × 10 13 -2.2 × 10 13 atoms / cm 3 in silicon single crystal block), 3 × 10 13 atoms / cm 3 level (nitrogen in silicon single crystal block) Concentration 3 × 10 13 -3.2 × 10 13 atoms / cm 3 ), 6 × 10 13 atoms / cm 3 level (nitrogen concentration 6 × 10 13 -6.2 × 10 13 atoms / cm 3 in silicon single crystal block), 3 × 10 Each silicon single crystal block was produced at a level of 14 atoms / cm 3 (nitrogen concentration in silicon single crystal block 3 × 10 14 -3.2 × 10 14 atoms / cm 3 ), and the defect distribution at each nitrogen concentration was compared. And evaluated in the same manner.

(실시예 1)(Example 1)

원료융액 직상의 열차폐체와 원료융액의 액면의 간격을, D’/D=0.94-질소농도/2.41×1015로부터 구한 D’로 한 것 이외는, 비교예 2와 마찬가지로 실시하였다. 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 이와 같이 변화시킴으로써, 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배Ge를, Ge/Gc>1이 되도록 하고, Ge/Gc를, 실리콘 단결정의 인상시의 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하였다. 여기서, D는 50mm이다. 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 2×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 2-2.2×1013atoms/cm3)에서는 D’=46.6mm(D’/D=0.932), 3×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 3-3.2×1013atoms/cm3)에서는 D’=46.3mm(D’/D=0.926), 6×1013atoms/cm3 수준(실리콘 단결정 블록내 질소농도 6-6.2×1013atoms/cm3)에서는 D’=45.8mm(D’/D=0.916), 3×1014atoms/cm3 수준(실리콘 단결정 블록내 질소농도 3-3.2×1014atoms/cm3)에서는 D’=40.8mm(D’/D=0.816)로 하여 실리콘 단결정 블록을 제조하고, 각 질소농도로 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 조정했을 때의 결함분포를 평가하였다. 원료융액 직상의 열차폐체와 원료융액의 액면과의 간격의 변경은, 도가니의 높이위치의 변경에 따라 실시하였다.It carried out similarly to the comparative example 2 except having set D 'calculated | required from D' / D = 0.94-nitrogen concentration / 2.41 * 10 < 15 >, and the space | interval of the heat shield body directly above a raw material melt. By varying the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt, the temperature gradient Gc of the crystal center in the pulling axis direction of the silicon single crystal and the temperature gradient Ge of the crystal periphery are made Ge / Gc> 1. Ge / Gc was gradually increased with increasing nitrogen concentration due to segregation during pulling up of the silicon single crystal. Where D is 50 mm. The gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt is set to D '= 46.6 mm (D') at the level of 2 × 10 13 atoms / cm 3 (nitrogen concentration 2-2.2 × 10 13 atoms / cm 3 in the silicon single crystal block). /D=0.932), 3 × 10 13 atoms / cm 3 levels (in the nitrogen concentration of the silicon single crystal block 3-3.2 × 10 13 atoms / cm 3 ) D '= 46.3mm (D' / D = 0.926), 6 × At the 10 13 atoms / cm 3 level (nitrogen concentration 6-6.2 × 10 13 atoms / cm 3 in the silicon single crystal block), D '= 45.8 mm (D' / D = 0.916) and 3 × 10 14 atoms / cm 3 levels ( At a nitrogen concentration of 3-3.2 × 10 14 atoms / cm 3 in a silicon single crystal block, a silicon single crystal block was produced with D '= 40.8 mm (D' / D = 0.816), and the heat shielding body immediately above the raw material melt at each nitrogen concentration. And defect distribution when the gap between the liquid level of the raw material melt and the raw material melt were adjusted. The change of the space | interval of the heat shield body directly above a raw material melt and the liquid level of a raw material melt was implemented according to the change of the height position of a crucible.

도 2에, 비교예 1, 비교예 2, 및, 실시예 1의 인상조건으로 실리콘 단결정을 제조한 경우의, 실리콘 단결정의 직경방향위치를 횡축으로 한 실리콘 단결정의 인상축방향에 있어서의 결함분포도를 나타낸다.Fig. 2 shows a defect distribution diagram in the pulling axial direction of a silicon single crystal in which the silicon single crystal is the horizontal position of the silicon single crystal when the silicon single crystal is manufactured under the pulling conditions of Comparative Example 1, Comparative Example 2 and Example 1. Indicates.

비교예 1에 대하여, 질소를 도프한 비교예 2의 결함분포는, 질소도프량 2×1013atoms/cm3 수준, 3×1013atoms/cm3 수준, 6×1013atoms/cm3 수준, 3×1014atoms/cm3 수준 각각에 있어서, 질소농도가 증가함에 따라서 질소와 공공의 페어(NV페어)형성에 의해 결정육성 중의 공공(Vacancy)의 외방확산이 감소되므로, 결정외주측의 결함영역이 Vacancy 우세측(고V/G측)으로 시프트하고, R-OSF 영역이 외주부에서 처진 분포로 변화되고 있다.For Comparative Example 1, the defect distribution of Comparative Example 2 which was doped with nitrogen was 2 × 10 13 atoms / cm 3 level of nitrogen, 3 × 10 13 atoms / cm 3 level, and 6 × 10 13 atoms / cm 3 level. , At 3x10 14 atoms / cm 3 , the outward diffusion of the vacancies during crystal growth is reduced by the formation of a pair of nitrogen and vacancies as the concentration of nitrogen increases. The defect area is shifted to the vacancy dominant side (high V / G side), and the R-OSF area is changed to a sag distribution at the outer peripheral part.

이러한 결함분포에서는, 웨이퍼를 제작할 때에, 면내에서 잔류 Vacancy농도가 크게 상이한 결함영역이 혼재(외주부의 R-OSF영역+R/2~중심부의 Nv영역, 외주부의 Nv영역+R/2~중심부의 Ni영역, 외주부의 R-OSF영역+R/2부의 Nv영역+중심부의 Ni영역)하는 것이나, 면내 전체가 동일한 Nv영역이어도 웨이퍼외주는 잔류 Vacancy가 많아지게 된다. 이 때문에, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후의 면내의 BMD(Bulk Micro Defect)밀도가 크게 상이해지게 되고, 웨이퍼면내의 저BMD영역에서의 게터링능력부족에 의한 디바이스수율저하 등의 요인이 된다.In such a defect distribution, when manufacturing a wafer, a defect region with a large difference in residual Vacancy concentration in the plane is mixed (R-OSF region + R / 2-center portion Nv region of outer peripheral portion, Nv region + R / 2-center portion of outer peripheral portion). Even if the Ni region, the R-OSF region of the outer peripheral portion + the Nv region of the R / 2 portion + the Ni region of the center portion) or the Nv region in the entire in-plane, the wafer outer periphery increases the residual Vacancy. As a result, the in-plane BMD (Bulk Micro Defect) density after 800 ° C, 3hr + 1000 ° C, and 2hr heat treatment is significantly different, and the device yield decreases due to lack of gettering capability in the low BMD region in the wafer surface. It is such a factor.

이에 반해, 본 발명의 실시예 1에서는, 질소농도증가에 수반하는 결함분포변화(결정외주측의 결함영역이 Vacancy우세측으로 시프트하고, R-OSF영역이 외주부에서 처진 분포로 변화)가 교정되어 있으며, 웨이퍼를 제작했을 때에, 웨이퍼면내 전체면을 균일한 결함영역으로 할 수 있으므로, 저온, 단시간, 예를 들어 800℃, 3hr+1000℃, 2hr의 열처리를 한 후의 웨이퍼면내 BMD 밀도를 균일하게 컨트롤할 수 있다. 또한, R-OSF영역의 혼재에 의한 실리콘 단결정 기판상태에서의 TDDB 특성악화나, 제조한 실리콘 단결정 기판을 에피택셜 실리콘 웨이퍼용 기판에 이용한 경우의 EP 결함화도 억제할 수 있는 점에서도 디바이스수율, 웨이퍼수율이 양호해진다.In contrast, in Example 1 of the present invention, the defect distribution change (defect region on the outer circumferential side shifts to the Vacancy dominant side and the R-OSF region changes on the sag distribution on the outer circumferential side) with increasing nitrogen concentration is corrected. When the wafer is fabricated, the entire surface in the wafer surface can be made into a uniform defect area, so that the BMD density in the wafer surface is uniformly controlled after a low temperature, a short time, for example, 800 ° C, 3hr + 1000 ° C, and 2hr heat treatment can do. In addition, in terms of device yield and wafer, the TDDB characteristics in the silicon single crystal substrate state due to the mixed R-OSF region and the EP defect in the case where the manufactured silicon single crystal substrate is used for the epitaxial silicon wafer substrate can also be suppressed. Yield is good.

또한, 질소는 결정육성 중의 편석현상(평형편석계수 7×10-4)에 의해, 결정육성이 진행되면 서서히 고농도화되므로, 장척(長尺)결정 전체길이로부터 수율좋게 제품을 얻기 위해, 본 발명은 매우 유효해진다.In addition, nitrogen is gradually concentrated due to segregation phenomenon (equilibrium segregation coefficient of 7 × 10 −4 ) during crystal growth, and therefore, it is gradually concentrated to increase the yield. The invention becomes very effective.

[에피택셜 실리콘 웨이퍼의 양품률변화(실리콘 단결정 1개 중의 품질추이)][Quality Change of Epitaxial Silicon Wafer (Quality Trend in One Silicon Single Crystal)]

다음에, 본 발명을 실제의 제품제조에 적용했을 때에 얻어지는 효과에 대하여, 에피택셜 웨이퍼의 양품률을 예로서 상세하게 설명한다.Next, the yield of an epitaxial wafer will be described in detail with reference to the effect obtained when the present invention is applied to actual product manufacturing.

(비교예 3)(Comparative Example 3)

32인치(812.8mm) 도가니에 410kg의 원료를 용융하고, 4000g의 자장인가하에서 직경 300mm의 결정제조를 실시하였다. 원료융액 직상의 열차폐체와 원료융액의 액면과의 간격 50mm로, 질소를 도프하지 않을 때에 결정전체길이에 걸쳐 전체면에서 N-영역이 얻어지도록 결정육성 중의 히터위치, 자장인가장치의 위치를 조정한 조건에 있어서, 직동제품 채취부에 있어서, 질소논도프(비교예 3-1), 2×1013-6×1013atoms/cm3의 질소농도(비교예 3-2), 1×1014-3.2×1014atoms/cm3의 질소농도(비교예 3-3)가 되도록 3개의 결정제조를 행하고, 얻어진 결정으로부터 실리콘 단결정 기판을 제작하고, 에피택셜 실리콘 웨이퍼용 기판으로서 이용하여 에피택셜 실리콘 웨이퍼의 제조를 행하였다. 에피택셜 실리콘 웨이퍼의 결함평가를 위해, KLA Tencor사제의 SP3을 이용하여, Oblique모드에서 28nm 이상으로 검출되는 결함을 평가하였다. 또한, 제작한 에피택셜 웨이퍼를 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD밀도를 측정하였다.A 410 kg raw material was melted in a 32 inch (812.8 mm) crucible, and crystallization of 300 mm in diameter was performed under a magnetic field of 4000 g. Adjust the heater position and the position of the magnetic field application device during crystal growth so that the gap between the heat shield directly above the raw material melt and the liquid surface of the raw material melt is 50 mm over the entire length of the crystal when nitrogen is not doped. Under one condition, in the linear motion product collecting section, nitrogen non-dope (Comparative Example 3-1), nitrogen concentration of 2 × 10 13 -6 × 10 13 atoms / cm 3 (Comparative Example 3-2), 1 × 10 Three crystals are produced so as to have a nitrogen concentration of 14 -3.2 x 10 14 atoms / cm 3 (Comparative Example 3-3), and a silicon single crystal substrate is produced from the obtained crystals, and is used as an epitaxial silicon wafer substrate. The silicon wafer was manufactured. For defect evaluation of epitaxial silicon wafers, defects detected at 28 nm or more in Oblique mode were evaluated using SP3 manufactured by KLA Tencor. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat-processing the produced epitaxial wafer at 800 degreeC, 3hr + 1000 degreeC, and 2hr.

(비교예 4)(Comparative Example 4)

원료융액 직상의 열차폐체와 원료융액의 액면과의 간격도 50mm인 그대로, 특허문헌 9에 개시되어 있는 바와 같이 질소농도에 따라 인상속도를 조정(질소농도증가에 대하여 인상속도를 느리게 조정)한 것 이외는, 비교예 3-2와 동일(비교예 4-1), 비교예 3-3과 동일한(비교예 4-2)한 것으로 하고, 비교예 3과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제조하여, 결함평가를 행하였다. 또한, 제작한 에피택셜 웨이퍼를 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD밀도를 측정하였다.As the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt is 50 mm, as described in Patent Literature 9, the pulling speed is adjusted according to the nitrogen concentration (the pulling speed is slowed down to increase the nitrogen concentration). Other than the same thing as the comparative example 3-2 (comparative example 4-1), and the same as the comparative example 3-3 (comparative example 4-2), similarly to the comparative example 3, an epitaxial silicon wafer was manufactured, The defect evaluation was performed. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat-processing the produced epitaxial wafer at 800 degreeC, 3hr + 1000 degreeC, and 2hr.

(실시예 2)(Example 2)

원료융액 직상의 열차폐체와 원료융액의 액면과의 간격D’를, D’/D=0.94-질소농도/(2.41×1015)로부터 구한 D’로 하였다. 실시예 2-1은, 2×1013-6×1013atoms/cm3의 질소농도로, 결정육성 중의 질소편석의 영향을 상쇄하기 위해 결정콘측으로부터 Tail측에 있어서의 질소에 의한 편석에서의 질소농도변화에 맞추어 D’=46.6mm로부터 45.8mm로 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 조정한 것 이외는 비교예 4-1과 동일한 것으로 하고, 실시예 2-2는, 1×1014-3.2×1014atoms/cm3의 질소농도로, D’=44.9mm 내지 40.3mm로 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 조정한 것 이외는 비교예 4-2와 동일한 것으로 하고, 비교예 3과 마찬가지로, 에피택셜 웨이퍼를 제조하여, 결함평가를 행하였다. 또한, 제작한 에피택셜 웨이퍼를 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD밀도를 측정하였다. 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 이와 같이 변화시킴으로써, 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배 Ge를, Ge/Gc>1이 되도록 하고, Ge/Gc를, 실리콘 단결정의 인상시의 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하였다.The distance D 'between the heat shield directly above the raw material melt and the liquid level of the raw material melt was defined as D' obtained from D '/ D = 0.94-nitrogen concentration / (2.41 × 10 15 ). Example 2-1, 2 × 10 13 -6 × 10 13 with a nitrogen concentration of atoms / cm 3, the determination in the segregation of the nitrogen in the Tail side from koncheuk determined to offset the effect of the nitrogen segregation foster According to the nitrogen concentration change, D '= 46.6mm to 45.8mm, except that the gap between the heat shield directly on the raw material melt and the liquid level of the raw material melt was adjusted to be the same as in Comparative Example 4-1. Comparative Example 4- with a nitrogen concentration of 1 × 10 14 -3.2 × 10 14 atoms / cm 3 except that the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt was adjusted to D '= 44.9 mm to 40.3 mm. It was set as the same as 2, and similarly to the comparative example 3, the epitaxial wafer was manufactured and defect evaluation was performed. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat-processing the produced epitaxial wafer at 800 degreeC, 3hr + 1000 degreeC, and 2hr. By changing the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt in this manner, the temperature gradient Gc of the crystal center in the pulling axis direction of the silicon single crystal and the temperature gradient Ge of the crystal periphery are made Ge / Gc> 1. Ge / Gc was gradually increased with increasing nitrogen concentration due to segregation during pulling up of the silicon single crystal.

도 3, 4, 및, 5는, 각각 비교예 3, 비교예 4, 및, 실시예 2에 있어서의 에피택셜 웨이퍼의 결함평가의 결과를 나타내는 EP결함분포도이다. 고프로세스 비용의 첨단 디바이스에 있어서는, 웨이퍼 1매당 수개의 결함이어도, 이에 따라 발생하는 불량칩이 큰 문제가 된다.3, 4, and 5 are EP defect distribution diagrams showing the results of defect evaluation of the epitaxial wafers in Comparative Example 3, Comparative Example 4, and Example 2, respectively. In high-end devices with high process costs, even if several defects per wafer, a defective chip caused by this becomes a big problem.

비교예 3에 있어서, 2×1013atoms/cm3의 질소농도까지는 EP 결함발생은 거의 문제가 되지 않으나, 열적으로 안정된(큰 사이즈의) 석출핵을 증가시키기에 충분한 고질소농도가 되는 3×1013atoms/cm3의 질소농도가 되면 EP 결함발생이 보이게 되었다. 나아가 질소농도가 높은 3×1013atoms/cm3 이상에서는, 질소농도의 증가에 수반하여 EP 결함이 증가하고, 고프로세스비용의 첨단 디바이스에 대한 사용에는 견디지 못하는 레벨로 되어 있다. 또한, 비교예 3-1, 3-2, 및, 3-3에 있어서의, 800℃, 3hr+1000℃, 2hr의 열처리 후의 에피택셜 실리콘 웨이퍼의 BMD 밀도는 각각 1-3×107, 1-2×108, 및, 2.5-15×108/cm3이었다. 질소농도 2×1013atoms/cm3 이상에서 첨단디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD 밀도를 1×108 이상으로 할 수 있었다.In Comparative Example 3, the occurrence of EP defects is rarely a problem up to a nitrogen concentration of 2 × 10 13 atoms / cm 3 , but a 3 × that is high enough to increase thermally stable (large sized) precipitation nuclei. When the nitrogen concentration was 10 13 atoms / cm 3 , EP defects were observed. Further, at 3 × 10 13 atoms / cm 3 or more having a high nitrogen concentration, the EP defects increase with the increase of the nitrogen concentration, and the level is unbearable for use in high-end devices with high process cost. In Comparative Examples 3-1, 3-2, and 3-3, the BMD densities of the epitaxial silicon wafers after heat treatment at 800 ° C, 3hr + 1000 ° C, and 2hr were 1-3x10 7 and 1, respectively. -2x10 <8> and 2.5-15 * 10 <8> / cm <3> . At a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, a BMD density of 45 nm or more of an average size of 45 nm or more, which is considered to have sufficient gettering capability in advanced devices, could be made 1 × 10 8 or more.

비교예 4에서는, 질소농도증가에 대하여 인상속도를 저하시킴으로써 개선효과가 보이나, 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리로 충분한 BMD 밀도를 얻기에 보다 바람직한 6×1013atoms/cm3 이상의 질소농도로부터 EP 결함이 증가하기 시작하고, 질소 1×1014atoms/cm3 이상에서는 첨단디바이스에 사용에 적합한 레벨로는 되어 있지 않다. 나아가, 보다 인상속도를 저하시킨 경우, 800℃, 3hr+1000℃, 2hr의 열처리를 했을 때에, 웨이퍼중심부의 BMD가 감소하여, 면내의 BMD 밀도(게터링능력)의 불균일이 발생하는 것이나, 경우에 따라서는 웨이퍼중심부에서 전위루프나 전위클래스터를 갖는 I-rich영역이 되어, 중심부에서 EP 결함이 발생하였으므로, 질소농도에 대한 인상속도조정만으로는 완전히 EP 결함을 억제하는 것은 불가능하였다. 또한, 비교예 4-1, 및, 4-2에 있어서의, 800℃, 3hr+1000℃, 2hr의 열처리 후의 에피택셜 실리콘 웨이퍼의 BMD 밀도는 각각 1-2×108, 및, 2.5-15×108/cm3이었다. 질소농도 2×1013atoms/cm3 이상에서 첨단디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD 밀도를 1×108 이상으로 할 수 있었다.In Comparative Example 4, although the improvement effect is shown by lowering the pulling rate with respect to the increase in the nitrogen concentration, the nitrogen concentration of 6 × 10 13 atoms / cm 3 or more is more preferable for obtaining a sufficient BMD density by low temperature and short time heat treatment used in an advanced device process. EP defects start to increase, and at nitrogen 1 × 10 14 atoms / cm 3 or more, the level is not suitable for use in advanced devices. Furthermore, when the pulling speed is lowered, when the heat treatment is performed at 800 ° C., 3 hr + 1000 ° C., and 2 hr, the BMD of the wafer center portion decreases, causing unevenness of in-plane BMD density (gettering capacity). In some cases, an I-rich region having a dislocation loop or dislocation classer at the center of the wafer, and an EP defect occurred at the center portion, it was impossible to completely suppress the EP defect only by adjusting the pulling rate with respect to the nitrogen concentration. In Comparative Examples 4-1 and 4-2, the BMD densities of the epitaxial silicon wafers after heat treatment at 800 ° C, 3hr + 1000 ° C, and 2hr were 1-2 × 10 8 , and 2.5-15, respectively. X10 8 / cm 3 . At a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, a BMD density of 45 nm or more of an average size of 45 nm or more, which is considered to have sufficient gettering capability in advanced devices, could be made 1 × 10 8 or more.

이에 반해, 실시예 2에서는, 3.2×1014atoms/cm3의 질소농도까지 EP 결함은 양호한 레벨로 억제할 수 있다. 그 결과, 28nm 이상에서의 결함은, 10cm 이상의 실리콘 단결정 블록내의 전체기판평균으로 2개/매 이하로 매우 양호한 결함레벨이며, 비교예 3 및 4보다 결함이 적은 에피택셜 실리콘 웨이퍼를 얻을 수 있다. 또한, 800℃, 3hr+1000℃, 2hr의 열처리 후의 에피택셜 실리콘 웨이퍼의 BMD 밀도는 실시예 2-1에서 1-2×108/cm3, 실시예 2-2에서 2.5-5×108/cm3이며, 질소농도 2×1013atoms/cm3 이상에서 첨단 디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD의 밀도를 1×108/cm3 이상으로 할 수 있었다. 한편, 3.5×1014atoms/cm3의 질소농도로는 석출물 기인의 EP 결함발생이 발생하는 경우가 있으므로, 질소농도는 3.2×1014atoms/cm3 이하로 하는 것이 바람직하다.On the other hand, in Example 2, EP defects can be suppressed to a favorable level up to nitrogen concentration of 3.2x10 <14> atoms / cm <3> . As a result, the defect at 28 nm or more is a very good defect level of 2 / sheet or less as the total substrate average in a silicon single crystal block of 10 cm or more, and an epitaxial silicon wafer having fewer defects than Comparative Examples 3 and 4 can be obtained. The BMD density of the epitaxial silicon wafer after heat treatment at 800 ° C., 3 hr + 1000 ° C., and 2 hr was 1-2 × 10 8 / cm 3 in Example 2-1 and 2.5-5 × 10 8 in Example 2-2. The density of BMD with an average size of 45 nm or more, which is / cm 3 and a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, which is considered to have sufficient gettering capability in advanced devices, can be set to 1 × 10 8 / cm 3 or more. On the other hand, since the EP defect generation attributable to the precipitate may occur at a nitrogen concentration of 3.5 × 10 14 atoms / cm 3 , the nitrogen concentration is preferably 3.2 × 10 14 atoms / cm 3 or less.

이와 같이, 본 발명을 이용하면, 첨단의 저온·단시간디바이스 프로세스에 있어서 높은 게터링능력을 기대할 수 있는 고질소농도조건에 있어서도, 양호한 EP결함레벨을 갖는 에피택셜 실리콘 웨이퍼를 결정전체길이에서 매우 높은 수율로 제조하는 것이 가능해진다.Thus, by using the present invention, an epitaxial silicon wafer having a good EP defect level is very high in the crystal total length even in a high nitrogen concentration condition where high gettering capability can be expected in an advanced low temperature and short time device process. It becomes possible to manufacture in yield.

[실리콘 단결정 기판의 양품률변화(실리콘 단결정 1개 중의 품질추이)][Quality Change of Silicon Single Crystal Substrate (Quality Trend in One Silicon Single Crystal)]

다음에, 본 발명을 실제의 제품제조에 적용했을 때에 얻어지는 효과에 대하여, 실리콘 단결정 기판의 양품률을 예로서 상세하게 설명한다.Next, the yield of the silicon single crystal substrate will be described in detail with reference to the effect obtained when the present invention is applied to actual product manufacturing.

(비교예 5)(Comparative Example 5)

32인치(812.8mm) 도가니에 410kg의 원료를 용융하고, 4000g의 자장인가하에서 직경 300mm의 결정제조를 실시하였다. 원료융액 직상의 열차폐체와 원료융액의 액면과의 간격 50mm로, 질소를 도프하지 않을 때에 결정전체길이에 걸쳐 전체면에서 N(Neutral)영역이 얻어지도록 결정육성 중의 히터위치, 자장인가장치의 위치를 조정한 조건에 있어서, 직동제품 채취부에 있어서, 질소논도프(비교예 5-1), 2×1013-6×1013atoms/cm3의 질소농도(비교예 5-2), 1×1014-3.2×1014atoms/cm3의 질소농도(비교예 5-3)가 되도록 3개의 결정제조를 행하고, 얻어진 결정으로부터 실리콘 단결정 기판을 제작하여, TDDB 특성을 평가하였다. 또한, 실리콘 단결정 기판의 결함평가를 위해, KLA Tencor사제의 SP3을 이용하여, Oblique모드에서 45nm 이상으로 검출되는 결함을 평가하였다. 또한, 제작한 실리콘 단결정 기판을 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD 밀도를 측정하였다.A 410 kg raw material was melted in a 32 inch (812.8 mm) crucible, and crystallization of 300 mm in diameter was performed under a magnetic field of 4000 g. The position of the heater and the magnetic field applying device during crystal growth so that the N (Nututral) region is obtained over the entire length of the crystal when the nitrogen is not doped, and the gap between the heat shield directly above the raw material melt and the liquid surface of the raw material melt is 50 mm. Under the condition of adjusting, the nonlinear dope (Comparative Example 5-1), nitrogen concentration of 2 × 10 13 -6 × 10 13 atoms / cm 3 (Comparative Example 5-2), 1 Three crystals were produced so as to have a nitrogen concentration (Comparative Example 5-3) of × 10 14 -3.2 × 10 14 atoms / cm 3 , a silicon single crystal substrate was produced from the obtained crystals, and the TDDB characteristics were evaluated. In addition, in order to evaluate the defect of a silicon single crystal substrate, the defect detected by 45 nm or more in Oblique mode was evaluated using SP3 by KLA Tencor. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat processing of the produced silicon single crystal board | substrate at 800 degreeC, 3hr + 1000 degreeC, and 2hr.

(비교예 6)(Comparative Example 6)

원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 50mm인 그대로, 특허문헌 9에 개시되어 있는 바와 같이 질소농도에 따라 인상속도를 조정(질소농도증가에 대하여 인상속도를 느리게 조정)한 것 이외는, 비교예 5-2와 동일(비교예 6-1), 비교예 5-3과 동일(비교예 6-2)한 것으로 하고, 비교예 5와 마찬가지로 제조한 실리콘 단결정 기판의 TDDB 특성 및 결함을 평가하였다. 또한, 제작한 실리콘 단결정 기판을 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD 밀도를 측정하였다.As described in Patent Literature 9, the pulling speed was adjusted according to the nitrogen concentration (slowing the speed of the nitrogen concentration increase) as described in Patent Literature 9, with the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt being 50 mm. Is the same as Comparative Example 5-2 (Comparative Example 6-1) and the same as Comparative Example 5-3 (Comparative Example 6-2), and the TDDB characteristics and defects of the silicon single crystal substrate manufactured in the same manner as Comparative Example 5 Was evaluated. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat processing of the produced silicon single crystal board | substrate at 800 degreeC, 3hr + 1000 degreeC, and 2hr.

(실시예 3)(Example 3)

원료융액 직상의 열차폐체와 원료융액의 액면의 간격을, D’/D=0.94-질소농도/(2.41×1015)로부터 구한 D’로 하였다. 실시예 3-1은, 2×1013-6×1013atoms/cm3의 질소농도로, 결정육성 중의 질소편석의 영향을 상쇄하기 위해 결정콘측으로부터 Tail측에 있어서의 질소에 의한 편석에서의 질소농도변화에 맞추어 D’=46.6mm 내지 45.8mm로 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 조정한 것 이외는 비교예 6-1과 동일하게 하고, 실시예 3-2는, 1×1014-3.2×1014atoms/cm3의 질소농도로, D’=44.9mm 내지 40.3mm로 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 조정한 것 이외는 비교예 6-2와 동일한 것으로 하고, 비교예 5와 마찬가지로, 실리콘 단결정 기판을 제조하여, TDDB 특성 및 결함을 평가하였다. 또한, 제작한 실리콘 단결정 기판을 800℃, 3hr+1000℃, 2hr의 열처리 후, 적외산란법에 의해 30nm 이상의 BMD 밀도를 측정하였다. 원료융액 직상의 열차폐체와 원료융액의 액면의 간격을 이와 같이 변화시킴으로써, 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배 Ge를, Ge/Gc>1이 되도록 하고, Ge/Gc를, 실리콘 단결정의 인상시의 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하였다.The gap between the heat shield and the liquid level of the raw material melt immediately above the raw material melt was taken as D 'obtained from D' / D = 0.94-nitrogen concentration / (2.41 × 10 15 ). Example 3-1, 2 × 10 13 -6 × 10 13 with a nitrogen concentration of atoms / cm 3, the determination in the segregation of the nitrogen in the Tail side from koncheuk determined to offset the effect of the nitrogen segregation foster Example 3-2 was carried out in the same manner as in Comparative Example 6-1 except that the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt was adjusted to D '= 46.6 mm to 45.8 mm in accordance with the nitrogen concentration change. Comparative Example 6- except that the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt was adjusted to a nitrogen concentration of 1 × 10 14 -3.2 × 10 14 atoms / cm 3 at D '= 44.9 mm to 40.3 mm. It was set as the same as 2, and similarly to the comparative example 5, the silicon single crystal board | substrate was produced and TDDB characteristic and the defect were evaluated. In addition, the BMD density of 30 nm or more was measured by the infrared scattering method after heat processing of the produced silicon single crystal board | substrate at 800 degreeC, 3hr + 1000 degreeC, and 2hr. By changing the gap between the heat shield directly above the raw material melt and the liquid level of the raw material melt in this manner, the temperature gradient Gc of the crystal center in the pulling axis direction of the silicon single crystal and the temperature gradient Ge of the crystal periphery are made Ge / Gc> 1. Ge / Gc was gradually increased with increasing nitrogen concentration due to segregation during pulling up of the silicon single crystal.

도 6, 7, 및, 8은, 각각 비교예 5, 비교예 6, 및, 실시예 3에 있어서의 실리콘 단결정 기판의 TDDB 특성 평가의 결과를 나타내는 도면이다.6, 7, and 8 are figures which show the result of TDDB characteristic evaluation of the silicon single crystal substrate in Comparative Example 5, Comparative Example 6, and Example 3, respectively.

도 6, 7, 및, 8에 있어서, 회색셀이 TDDB 불량 개소가 되어 있다. TDDB 불량결함과 EP 결함원은 관계성이 있으며, 비교예 3, 비교예 4, 및, 실시예 2의 EP 결함의 평가(도 3, 4, 및, 5)와 동일한 결과가 되어 있다. 비교예 5에 있어서는, 3×1013atoms/cm3 이상의 질소농도로, 질소농도증가에 따라서 서서히 TDDB 불량이 증가하고 있다. 비교예 5에 있어서의 TDDB 특성의 양품률은, 비교예 5-1, 비교예 5-2 및 비교예 5-3에 있어서, 각각 99.7-99.3, 99.3-69.2, 및, 50.7-14.7%였다. 또한, 비교예 5-1, 5-2, 및, 5-3에 있어서의, 45nm 이상에서의 결함은, 10cm 이상의 실리콘 단결정 블록내의 전체기판평균으로 1-2, 1.8-158, 및, 73-1250개/매였다. 또한, 비교예 5-1, 5-2, 및, 5-3에 있어서의, 800℃, 3hr+1000℃, 2hr의 열처리 후의 실리콘 단결정 기판의 BMD 밀도는 각각 1-3×107, 1-2×108, 및, 2.5-15×108/cm3였다. 질소농도 2×1013atoms/cm3 이상에서 첨단 디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD 밀도를 1×108 이상으로 할 수 있었다.6, 7, and 8, the gray cell is a TDDB defective point. The TDDB defect defect is related to the EP defect source, and has the same result as the evaluation (FIGS. 3, 4, and 5) of the EP defects of Comparative Example 3, Comparative Example 4, and Example 2. In the comparative example 5, TDDB defects gradually increase with nitrogen concentration of 3x10 <13> atoms / cm <3> or more as nitrogen concentration increases. The yield of the TDDB characteristic in the comparative example 5 was 99.7-99.3, 99.3-69.2, and 50.7-14.7% in the comparative example 5-1, the comparative example 5-2, and the comparative example 5-3, respectively. In Comparative Examples 5-1, 5-2, and 5-3, the defects at 45 nm or more are 1-2, 1.8-158, and 73- in the total substrate mean in the silicon single crystal block of 10 cm or more. 1250 / sheet. In Comparative Examples 5-1, 5-2, and 5-3, the BMD densities of the silicon single crystal substrates after heat treatment at 800 ° C, 3hr + 1000 ° C, and 2hr were 1-3x10 7 and 1-, respectively. 2 * 10 <8> and 2.5-15 * 10 <8> / cm <3> . At a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, a BMD density of 45 nm or more in average size, which is expected to have sufficient gettering capability in advanced devices, could be set to 1 × 10 8 or more.

비교예 6에서도, EP 결함의 경향과 마찬가지로, 비교예 5에 대해서는 개선효과가 보이지만, 완전히는 개선할 수 없고, 6×1013atoms/cm3 이상의 질소농도로부터 TDDB 불량이 증가하고, 악화해간다. 비교예 6에 있어서의 TDDB 특성의 양품률은, 비교예 6-1 및 비교예 6-2에 있어서, 각각 99.7-87.3, 69.9-51.7%였다. 또한, 비교예 6-1 및 비교예 6-2에 있어서의 45nm 이상에서의 결함은, 10cm 이상의 실리콘 단결정 블록내의 전체기판평균으로 1-57개/매, 및, 160-364개/매였다. 또한, 비교예 6-1, 및, 6-2에 있어서의, 800℃, 3hr+1000℃, 2hr의 열처리 후의 실리콘 단결정 기판의 BMD 밀도는 각각 1-2×108, 및, 2.5-15×108/cm3였다. 질소농도 2×1013atoms/cm3 이상에서 첨단디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD 밀도를 1×108 이상으로 할 수 있었다.In Comparative Example 6, similarly to the tendency of the EP defects, the improvement effect was observed in Comparative Example 5, but it could not be completely improved, and TDDB defects increased and worsened from a nitrogen concentration of 6 × 10 13 atoms / cm 3 or more. . The yield of the TDDB characteristic in the comparative example 6 was 99.7-87.3 and 69.9-51.7% in the comparative example 6-1 and the comparative example 6-2, respectively. In addition, the defect in 45 nm or more in Comparative Example 6-1 and Comparative Example 6-2 was 1-57 piece / sheet, and 160-364 piece / sheet in the total board average in a silicon single crystal block of 10 cm or more. In Comparative Examples 6-1 and 6-2, the BMD densities of the silicon single crystal substrates after heat treatment at 800 ° C, 3hr + 1000 ° C, and 2hr were 1-2 × 10 8 , and 2.5-15 ×, respectively. 10 8 / cm 3 . At a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, a BMD density of 45 nm or more of an average size of 45 nm or more, which is considered to have sufficient gettering capability in advanced devices, could be made 1 × 10 8 or more.

이에 반해, 실시예 3에서는, 3.2×1014atoms/cm3의 질소농도까지 TDDB 불량을 억제할 수 있다. 실시예 3에 있어서의 TDDB 특성의 양품률은, 실시예 3-1 및 실시예 3-2에 있어서, 질소농도 2-3.2×1014atoms/cm3의 범위에서, 각각 99.7-99.3%였다. 또한, 실시예 3-1 및 실시예 3-2에 있어서의 45nm 이상에서의 결함은, 10cm 이상의 실리콘 단결정 블록내의 전체기판평균으로 1-1.9, 및, 1.2-2개/매였다. 또한, 실시예 3-1 및 실시예 3-2에 있어서의, 800℃, 3hr+1000℃, 2hr의 열처리 후의 실리콘 단결정 기판의 BMD 밀도는 각각 1-2×108, 및, 2.5-15×108/cm3였다. 질소농도 2×1013atoms/cm3 이상에서 첨단디바이스에서 충분한 게터링능력을 가질 것으로 생각되는 평균사이즈 45nm 이상의 BMD 밀도를 1×108 이상으로 할 수 있다.In contrast, in Example 3, TDDB defects can be suppressed up to a nitrogen concentration of 3.2 × 10 14 atoms / cm 3 . The yield of the TDDB characteristic in Example 3 was 99.7-99.3%, respectively in the range of nitrogen concentration 2-3.2x10 <14> atoms / cm <3> in Example 3-1 and Example 3-2. In addition, the defect in 45 nm or more in Example 3-1 and Example 3-2 was 1-1.9, and 1.2-2 piece / sheet by the total board average in a silicon single crystal block of 10 cm or more. In addition, in Example 3-1 and Example 3-2, the BMD density of the silicon single crystal substrate after heat treatment at 800 ° C, 3hr + 1000 ° C, and 2hr was 1-2x10 8 , and 2.5-15x, respectively. 10 8 / cm 3 . At a nitrogen concentration of 2 × 10 13 atoms / cm 3 or more, a BMD density of 45 nm or more in average size, which is considered to have sufficient gettering capability in advanced devices, can be 1 × 10 8 or more.

이와 같이, 본 발명을 이용하면, 첨단의 저온·단시간 디바이스 프로세스에 있어서 높은 게터링능력을 기대할 수 있는 고질소농도조건에 있어서도, TDDB 불량의 증가가 없고, 양호한 결함레벨을 갖는 실리콘 단결정 기판을, 결정전체길이에서 매우 높은 수율로 제조하는 것이 가능해진다.Thus, by using the present invention, a silicon single crystal substrate having an excellent defect level without increasing TDDB defects even under high nitrogen concentration conditions in which high gettering capability can be expected in an advanced low temperature and short time device process, It is possible to produce a very high yield in the total crystal length.

이상과 같이, 본 발명을 이용하면, 첨단 디바이스 프로세스에 이용하는 저온·단시간의 열처리로 충분한 BMD 밀도를 얻기에 최적인 질소농도 3×1013atoms/cm3에서 3.2×1014atoms/cm3까지, 실리콘 단결정 기판으로 한 상태에서의 TDDB 특성이 양호하고, 에피택셜 실리콘 웨이퍼에서의 EP 결함발생도 없는 웨이퍼를 얻을 수 있다.As described above, when the present invention is used, the nitrogen concentration of 3 × 10 13 atoms / cm 3 to 3.2 × 10 14 atoms / cm 3 , which is optimal for obtaining sufficient BMD density by low temperature and short time heat treatment used in an advanced device process, A wafer having a good TDDB characteristic in a state where the silicon single crystal substrate is used and no EP defect occurrence in the epitaxial silicon wafer can be obtained.

한편, 본 발명은, 상기 실시형태로 한정되는 것이 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.In addition, this invention is not limited to the said embodiment. The said embodiment is an illustration, Any thing which has a structure substantially the same as the technical idea described in the claim of this invention, and shows the same effect is included in the technical scope of this invention.

1: 메인챔버
2: 인상챔버
3: 단결정봉
4: 원료융액
5: 석영도가니
6: 흑연도가니
7: 히터
8: 단열부재
9: 가스유출구
10: 가스도입구
11: 가스정류통
12: 열차폐체
13: 자장인가장치
14: 실리콘 단결정의 제조장치
1: main chamber
2: impression chamber
3: single crystal rod
4: raw material melt
5: quartz crucible
6: graphite crucible
7: heater
8: insulation
9: gas outlet
10: gas inlet
11: gas rectifier
12: heat shield
13: Magnetic field applying device
14: apparatus for manufacturing silicon single crystal

Claims (6)

쵸크랄스키법에 의해, 결정전체면이 N-영역이 되는 조건으로 인상함으로써 실리콘 단결정을 육성하는 방법으로서,
상기 실리콘 단결정을 육성할 때에, 질소를 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프하고,
상기 실리콘 단결정의 인상축방향의 결정중심부의 온도구배 Gc와 결정주변부의 온도구배 Ge의 비를 Ge/Gc>1이 되도록 하고,
상기 Ge/Gc를, 상기 실리콘 단결정의 인상시의 편석에 의한 질소농도의 증가에 따라, 서서히 크게 하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
As a method of growing a silicon single crystal by the Czochralski method, the whole surface of the crystal is pulled under the condition of forming an N-region,
When growing the silicon single crystal, nitrogen is doped at a concentration of 2 × 10 13 atoms / cm 3 or more and 3.2 × 10 14 atoms / cm 3 or less,
The ratio of the temperature gradient Gc of the crystal center portion in the pulling axis direction of the silicon single crystal to the temperature gradient Ge of the crystal peripheral portion is such that Ge / Gc >
The Ge / Gc is gradually increased as the nitrogen concentration increases due to segregation during pulling up of the silicon single crystal.
제1항에 있어서,
상기 Ge/Gc의 조정을, 석영도가니내의 원료융액 직상에 배치된 열차폐체와 상기 원료융액의 액면의 간격을 제어하는 것, 상기 석영도가니를 둘러싸도록 배치된 히터의 위치를 상기 원료융액의 액면에 대하여 낮게 하는 것, 상기 실리콘 단결정의 제조장치의 메인챔버의 외측에 배치된 자장인가장치의 자장강도를 약하게 하는 것, 및 상기 자장인가장치의 위치를 낮게 하는 것, 중 어느 하나 혹은 2개 이상의 조합에 의해 행하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
The method of claim 1,
The Ge / Gc adjustment is performed by controlling the gap between the heat shield disposed directly above the raw material melt in the quartz crucible and the liquid level of the raw material melt, and the position of the heater disposed to surround the quartz crucible at the liquid level of the raw material melt. Lowering the magnetic field strength of the magnetic field application device disposed outside the main chamber of the silicon single crystal production apparatus, and lowering the position of the magnetic field application device, or a combination of two or more of them. A method for producing a silicon single crystal, characterized by the above.
제2항에 있어서,
상기 Ge/Gc의 조정을, 상기 열차폐체와 상기 원료융액의 액면의 간격을 제어함으로써 행할 때에, 질소를 도프하지 않는 경우에 결정전체면이 N-영역이 되는 조건에 있어서의 상기 열차폐체와 상기 원료융액의 액면의 간격을 D로 했을 때에, 질소를 도프하는 경우의 상기 열차폐체와 상기 원료융액의 액면의 간격을, 질소농도에 따라, D’/D=0.94-질소농도/(2.41×1015)로부터 구한 D’가 되도록 변화시키는 것을 특징으로 하는 실리콘 단결정의 제조방법.
The method of claim 2,
When the Ge / Gc is adjusted by controlling the gap between the heat shield and the liquid surface of the raw material melt, the heat shield and the raw material under the condition that the entire crystal surface becomes the N-region when the nitrogen is not doped. When the liquid level of the melt is set to D, the interval between the heat shield and the liquid level of the raw material melt in the case of doping nitrogen is D '/ D = 0.94-nitrogen concentration / (2.41 × 10 15 depending on the nitrogen concentration. A method for producing a silicon single crystal, characterized by changing so as to be D 'obtained from.
제3항에 있어서,
상기 구한 D’가 20mm보다 커지는 경우에는, 상기 열차폐체와 상기 원료융액의 액면의 간격을 상기 구한 D’로 함으로써 상기 Ge/Gc를 조정하고, 상기 구한 D’가 20mm 이하가 되는 경우에는, 상기 열차폐체와 상기 원료융액의 액면의 간격을 20mm로 하고, 다시, 상기 석영도가니를 둘러싸도록 배치된 히터의 위치를 상기 원료융액의 액면에 대하여 낮게 하는 것, 상기 실리콘 단결정의 제조장치의 메인챔버의 외측에 배치된 자장인가장치의 자장강도를 약하게 하는 것, 및 상기 자장인가장치의 위치를 낮게 하는 것 중 어느 하나 혹은 2개 이상의 조합에 의해 상기 Ge/Gc를 조정하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
The method of claim 3,
When the calculated D 'is larger than 20 mm, the Ge / Gc is adjusted by setting the distance between the heat shield and the liquid level of the raw material melt to the calculated D', and when the calculated D 'becomes 20 mm or less, the The distance between the heat shield and the liquid level of the raw material melt is set to 20 mm, and the position of the heater disposed to surround the quartz crucible is lowered with respect to the liquid level of the raw material melt. The silicon single crystal is characterized in that the Ge / Gc is adjusted by any one or a combination of two or more of weakening the magnetic field strength of the magnetic field application device disposed on the outside and lowering the position of the magnetic field application device. Manufacturing method.
결정전체면이 N-영역의 실리콘 단결정 기판 상에 에피택셜층을 갖는 실리콘 에피택셜 웨이퍼로서,
상기 실리콘 단결정 기판에, 질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프되어 있고,
사이즈가 28nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판 평균으로 2개/매 이하이고, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
A silicon epitaxial wafer having an epitaxial layer on a silicon single crystal substrate having an N-region crystal surface,
Nitrogen is doped to the said silicon single crystal board in the density | concentration of 2 * 10 <13> atoms / cm <3> or more and 3.2 * 10 <14> atoms / cm <3> ,
The entire substrate average in the above number of defects greater than the size is 28nm 10cm silicon single crystal block 2 / a sheet or less, the average size of 45nm or more BMD is detected after a heat treatment at 800 ℃, 3hr + 1000 ℃, 2hr 1 × 10 8 An epitaxial silicon wafer, characterized by a density of at least / cm 3 .
경면연마가공된 표면을 갖는 결정전체면이 N-영역의 실리콘 단결정 기판으로서,
질소가 2×1013atoms/cm3 이상 3.2×1014atoms/cm3 이하의 농도로 도프되어 있고,
TDDB 특성의 양품률이 90% 이상이고, 사이즈가 45nm 이상인 결함의 수가 10cm 이상의 실리콘 단결정 블록내의 전체기판 평균으로 2개/매 이하이며, 800℃, 3hr+1000℃, 2hr의 열처리를 한 후에 검출되는 평균사이즈 45nm 이상의 BMD가 1×108/cm3 이상의 밀도인 것을 특징으로 하는 실리콘 단결정 기판.
The whole crystal surface having the mirror polished surface is an N-region silicon single crystal substrate,
Nitrogen is doped at a concentration of 2 × 10 13 atoms / cm 3 or more and 3.2 × 10 14 atoms / cm 3 or less,
The yield of TDDB characteristic is 90% or more, the number of defects of size 45nm or more is 2 / sheet or less as the total substrate average in 10cm or more silicon single crystal block, and it is detected after heat treatment at 800 ℃, 3hr + 1000 ℃, 2hr A silicon single crystal substrate, wherein a BMD having an average size of 45 nm or more is 1 × 10 8 / cm 3 or more.
KR1020190045181A 2018-05-29 2019-04-18 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate KR20190135913A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-102016 2018-05-29
JP2018102016A JP6927150B2 (en) 2018-05-29 2018-05-29 Method for manufacturing silicon single crystal

Publications (1)

Publication Number Publication Date
KR20190135913A true KR20190135913A (en) 2019-12-09

Family

ID=68709593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190045181A KR20190135913A (en) 2018-05-29 2019-04-18 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate

Country Status (3)

Country Link
JP (1) JP6927150B2 (en)
KR (1) KR20190135913A (en)
CN (1) CN110541191B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113862791A (en) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 Crystal pulling furnace for pulling monocrystalline silicon rod
CN113897671B (en) * 2021-09-30 2023-05-05 西安奕斯伟材料科技股份有限公司 Preparation method of nitrogen-doped monocrystalline silicon rod
CN115404539A (en) * 2022-08-30 2022-11-29 西安奕斯伟材料科技有限公司 Method for pulling single crystal silicon rod by Czochralski method, single crystal silicon rod, silicon wafer and epitaxial silicon wafer
CN115574722B (en) * 2022-11-04 2024-03-29 中国计量科学研究院 Self-tracing interference type displacement sensor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179889A (en) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd Production of and production unit for silicon single crystal with few crystal defect, and silicon single crystal and silicon wafer produced thereby
JP2000016897A (en) 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd Production of high quality silicon single crystal
JP2000053497A (en) 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd Low defect density silicon single crystal wafer doped with nitrogen and its production
JP2000159595A (en) 1998-11-20 2000-06-13 Komatsu Electronic Metals Co Ltd Production of silicon single crystal
JP2000178099A (en) 1998-12-14 2000-06-27 Shin Etsu Handotai Co Ltd Production of silicon single crystal, and silicon single crystal and silicon water produced with the same
JP2001139396A (en) 1999-11-12 2001-05-22 Shin Etsu Handotai Co Ltd Silicon wafer, method of producing the same and method of evaluating silicon wafer
WO2002000969A1 (en) 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer
JP2007070132A (en) 2005-09-05 2007-03-22 Sumco Corp Method for manufacturing single crystal silicon wafer, single crystal silicon wafer, and method for inspecting wafer
JP2008066357A (en) 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd Silicon single crystal wafer and method of manufacturing the same
JP2016013957A (en) 2014-07-03 2016-01-28 信越半導体株式会社 Point defect concentration calculation method, grown-in defect calculation method, grow-in defect in-plane distribution calculation method, and silicon single crystal manufacturing method using said methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463950B2 (en) * 2000-08-11 2010-05-19 信越半導体株式会社 Method for manufacturing silicon wafer
JP3624827B2 (en) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 Method for producing silicon single crystal
JP4806975B2 (en) * 2005-06-20 2011-11-02 株式会社Sumco Method for growing silicon single crystal
JP6044530B2 (en) * 2013-12-05 2016-12-14 株式会社Sumco Method for growing silicon single crystal

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179889A (en) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd Production of and production unit for silicon single crystal with few crystal defect, and silicon single crystal and silicon wafer produced thereby
JP2000053497A (en) 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd Low defect density silicon single crystal wafer doped with nitrogen and its production
JP2000016897A (en) 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd Production of high quality silicon single crystal
JP2000159595A (en) 1998-11-20 2000-06-13 Komatsu Electronic Metals Co Ltd Production of silicon single crystal
JP2000178099A (en) 1998-12-14 2000-06-27 Shin Etsu Handotai Co Ltd Production of silicon single crystal, and silicon single crystal and silicon water produced with the same
JP2001139396A (en) 1999-11-12 2001-05-22 Shin Etsu Handotai Co Ltd Silicon wafer, method of producing the same and method of evaluating silicon wafer
WO2002000969A1 (en) 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer
JP2007070132A (en) 2005-09-05 2007-03-22 Sumco Corp Method for manufacturing single crystal silicon wafer, single crystal silicon wafer, and method for inspecting wafer
JP2008066357A (en) 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd Silicon single crystal wafer and method of manufacturing the same
JP2016013957A (en) 2014-07-03 2016-01-28 信越半導体株式会社 Point defect concentration calculation method, grown-in defect calculation method, grow-in defect in-plane distribution calculation method, and silicon single crystal manufacturing method using said methods

Also Published As

Publication number Publication date
JP6927150B2 (en) 2021-08-25
CN110541191B (en) 2022-08-09
CN110541191A (en) 2019-12-06
JP2019206451A (en) 2019-12-05

Similar Documents

Publication Publication Date Title
KR20190135913A (en) Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate
KR100847112B1 (en) Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
KR100792773B1 (en) Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
CN108368638B (en) Semiconductor wafer made of monocrystalline silicon and method for producing the same
JP2008066357A (en) Silicon single crystal wafer and method of manufacturing the same
JP6044277B2 (en) Manufacturing method of silicon single crystal wafer
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
US20090061140A1 (en) Silicon Single Crystal Producing Method, Annealed Wafer, and Method of Producing Annealed Wafer
JP2001139396A (en) Silicon wafer, method of producing the same and method of evaluating silicon wafer
KR20020019025A (en) Silicon wafer and method for producing silicon single crystal
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
KR101001981B1 (en) Silicon Wafer for Epitaxial Growth, Epitaxial Wafer, and Its Manufacturing Method
JP4151474B2 (en) Method for producing single crystal and single crystal
JP2009274888A (en) Production method of silicon single crystal, and silicon single crystal wafer
KR100445190B1 (en) Manufacturing method of silicon single crystal ingot
JP4089137B2 (en) Method for producing silicon single crystal and method for producing epitaxial wafer
JP4080657B2 (en) Method for producing silicon single crystal ingot
JP4360208B2 (en) Method for producing silicon single crystal
JP7384264B1 (en) Silicon wafers and epitaxial wafers for epitaxial growth
WO2002015253A1 (en) Method of producing silicon wafer
TWI420005B (en) Method of manufacturing single crystal ingot and wafer manufactured by thereby
KR101464566B1 (en) Silicon wafer
JP2002093814A (en) Substrate single crystal of silicon epitaxial wafer, and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal