JP4463950B2 - Method for manufacturing silicon wafer - Google Patents

Method for manufacturing silicon wafer Download PDF

Info

Publication number
JP4463950B2
JP4463950B2 JP2000244201A JP2000244201A JP4463950B2 JP 4463950 B2 JP4463950 B2 JP 4463950B2 JP 2000244201 A JP2000244201 A JP 2000244201A JP 2000244201 A JP2000244201 A JP 2000244201A JP 4463950 B2 JP4463950 B2 JP 4463950B2
Authority
JP
Japan
Prior art keywords
wafer
defect
crystal
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000244201A
Other languages
Japanese (ja)
Other versions
JP2002057160A (en
Inventor
誠 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000244201A priority Critical patent/JP4463950B2/en
Priority to PCT/JP2001/006626 priority patent/WO2002015253A1/en
Priority to TW90119383A priority patent/TW515008B/en
Publication of JP2002057160A publication Critical patent/JP2002057160A/en
Application granted granted Critical
Publication of JP4463950B2 publication Critical patent/JP4463950B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Description

【0001】
【発明が属する技術分野】
本発明は、窒素をドープして引上げたチョクラルスキー法(CZ法)シリコン単結晶から作製されたシリコンウエーハに熱処理(アニール)を施すことにより、ウエーハ表層部に無欠陥層を有し、バルク部にイントリンシックゲッタリング(IG、Intrinsic Gettering)層が形成されるシリコンウエーハ(アニールウエーハ)を製造するのに好適なシリコンウエーハの製造方法に関する。
【0002】
【従来の技術】
半導体デバイスの高集積化・微細化に伴い、ウエーハ表層の一層の完全性とバルク中のゲッタリング能力の強化が強く要求されている。それに対し、最近、窒素をドープしたCZ法シリコンウエーハに熱処理を施すことにより、上記の2つの要求を同時に満たしたウエーハが開発された。
【0003】
すなわち、CZ法シリコン単結晶に窒素をドープすることにより、as−grown結晶中のグローンイン(grown−in)欠陥(主に原子空孔の集合体により形成されるボイド欠陥)のサイズが小さくなるため、後工程の高温アニールによりウエーハ表層部の無欠陥化が容易になり、しかもバルク部においては窒素が有する酸素析出促進効果により、析出熱処理やデバイス熱処理工程を経ることによって、ゲッタリングに寄与する酸素析出物等の欠陥(以下、BMD(Bulk Micro Defects)と呼ぶことがある)を高密度に有するIG層が形成されるというものである。
【0004】
【発明が解決しようとする課題】
ところで、CZ法シリコンウエーハのバルク部に形成され、ゲッタリングに寄与するBMDの密度と、表層部の無欠陥層の形成に影響するグローンイン欠陥のサイズは、通常、面内分布を有することが知られており、特に、ウエーハの中心付近でBMD密度、グローンイン欠陥サイズともに大きく、ウエーハ周辺では両者とも徐々に低下している傾向がある。
【0005】
この傾向は窒素ドープ結晶においても同様で、BMD密度やグローンイン欠陥サイズの絶対値は変化するが、面内分布を持つことには変わりはない。よって、表層部に無欠陥層を形成するための高温アニールを施した後は、アニールウエーハの中心部分に特にグローンイン欠陥が残り易いことになる。
【0006】
また、バルクのゲッタリング能力を決定する析出熱処理後のBMD密度に関し、ウエーハ周辺部でBMD密度が低下する傾向は、特に窒素ドープウエーハに関して顕著であることが、本発明者の調査により明確になった。
【0007】
このように、アニールウエーハに求められるウエーハ表層部に形成される無欠陥層と析出熱処理またはデバイス熱処理後のBMD密度のいずれの特性も、現時点では面内で不均一であるという問題を抱えている。
【0008】
そこで本発明は、このような問題点を解決するためになされたもので、熱処理後のアニールウエーハに見られる無欠陥層の面内バラツキ(すなわち、グローンイン欠陥サイズの面内バラツキ)と、析出熱処理またはデバイス熱処理等の熱処理後のBMD密度の面内バラツキを抑えて、十分な無欠陥層とBMD密度を面内均一に有するアニールウエーハを作製するために好適なシリコンウエーハを製造する方法およびそのようなシリコンウエーハを提供することを主たる目的としている。
【0009】
【課題を解決するための手段】
上記目的を達成する本発明のシリコンウエーハの製造方法に係る発明は、チョクラルスキー法により窒素をドープして引上げられたシリコン単結晶からシリコンウエーハを作製し、該シリコンウエーハに熱処理を施すシリコンウエーハの製造方法において、前記シリコン単結晶を引上げる際の引上速度V(mm/min)と固液界面の温度勾配G(K/mm)の比V/Gが、引上げ結晶径方向の90%以上の範囲において0.175〜0.225mm/K・minとなる条件で育成することを特徴としている。
【0010】
このような条件下で育成された窒素をドープしたシリコン単結晶から切り出されたシリコンウエーハは、グローンイン欠陥サイズの面内分布もBMD密度の面内分布も均一なものとすることができる。従って、これに高温熱処理を施せば、ウエーハ表層部の無欠陥層の面内バラツキがなく、バルク部のBMD密度が面内均一で高密度なIG能力の高いアニールウエーハを得ることができる。
【0011】
この場合、前記シリコンウエーハ中の窒素濃度は、1×1013〜5×1015個/cmであることが好ましい。
窒素濃度をこのような範囲内に納めれば、グローンイン欠陥のサイズを小さくする効果が十分であるとともに、単結晶の育成にも悪影響を及ぼさないので、後工程の高温アニールによりウエーハ表層部の無欠陥化が容易になるとともに、バルク部においては窒素が有する酸素析出促進効果により、析出熱処理やデバイス熱処理を経ることによって、ゲッタリングに寄与するBMDを高密度に有するIG層を形成することができる。
【0012】
そして本発明によれば、熱処理後のアニールウエーハに見られる無欠陥層の面内バラツキと、析出熱処理またはデバイス熱処理等の熱処理後のBMD密度の面内バラツキを抑えて、十分な無欠陥層とBMD密度を面内均一に有するアニールウエーハを得ることのできるシリコンウエーハが提供される。
【0013】
以下、本発明についてさらに詳細に説明する。
本発明者は、十分な無欠陥層とBMD密度を面内均一に有するアニールウエーハを作製するためには、シリコンウエーハとして、バルク部に形成されるゲッタリングに寄与するBMDの密度と、表層部の無欠陥層の形成に影響するグローンイン欠陥のサイズがともに面内分布を持たないものを用意する必要があることを知見した。
【0014】
すなわち本発明者は、アニールウエーハ用として現状製造している窒素ドープされたCZ法シリコンウエーハに高温アニールを施した後のウエーハ表層部のグローンイン欠陥密度と、追加熱理後のBMD密度に関して鋭意調査を行った。
その結果、ウエーハ中心部では残存欠陥数は多く、BMD密度も高いが、ウエーハ周辺部では残存欠陥数は少なく、BMD密度も少ないことがわかった。また、その中間の位置(以下、R/2位置という。Rはウエーハ半径)では、残存欠陥も程々に少なく、BMD密度も程々に高くなっていた。
【0015】
これら3箇所の中ではR/2位置が、表層部の完全性とバルク中のゲッタリング能力のバランスが最も良いことになる。つまり、このR/2位置の状態をウエーハ面内に拡大できれば、面内均一で高品質なウエーハが得られることになる。そこで、このR/2位置の状態を拡大するため、BMDやグローンイン欠陥の分布とCZ法シリコン単結晶の引上げ方法との相関関係を調査した。
【0016】
その結果、このようにグローンイン欠陥サイズやBMD密度の面内分布が不均一になる原因は、少なくとも結晶育成時の引上げ速度V(mm/min)とシリコンの融点から1400℃までの範囲における引き上げ軸方向の固液界面の温度勾配G(K/mm)の比であるV/Gが面内で分布を持つ、すなわちV/Gが面内で変動するためであることがわかってきた。そこでウエーハ面内の位置に関わらずグローンイン欠陥サイズやBMD密度を所望のものとするために必要な具体的なV/G値を求めることにした。以下、これについて説明する。
【0017】
グローンイン欠陥がV/Gの影響を受けることは既に良く知られているので、結晶引上げ装置の特定のホットゾーン(Hot Zone、HZ、炉内構造)を用いて引上げ結晶中に取り込まれる窒素濃度を1×1013個/cm3 とし、1.0〜1.4mm/minの範囲から選択された引上げ速度にて複数本の結晶の育成を行い、それぞれのV/Gの面内分布とグローンイン欠陥のサイズとの関係及び800℃×4時間+1000℃×16時間の熱処理後のBMD密度との関係を調査した。その結果を図1および図2に示す。
【0018】
図1はウエーハの面内の中央部、R/2部、周辺部(ウエーハ外周より10mmの位置)について測定したBMD密度の全データとV/Gとの関係を示しており、BMD密度がV/Gと直接相関していることを表している。V/Gが0.190mm2 /K・min付近より小さくなるとBMD密度が急激に低下し、0.175mm2 /K・minを下回るとゲッタリング能力が不十分となる1×109 個/cm3 以下に低下することがわかる。すなわち、高密度のBMDを得るためには、ウエーハ面内位置にかかわらず、V/Gを0.175mm2 /K・min以上とすれば良いことがわかった。
【0019】
一方、図2はOPP(Optical Precipitate Profiler)によりグローンイン欠陥のサイズを相対評価し、V/Gとの関係を調査した結果を示している。図1と同様にウエーハの面内の中央部、R/2部、周辺部について測定したOPPサイズの全データとV/Gとの関係を示しており、OPPサイズがV/Gと直接相関していることを表している。すなわち、V/Gが0.225mm2 /K・min以下ではグローンイン欠陥のサイズが急激に小さくなり、0.225mm2 /K・minを越えるような範囲では、グローンイン欠陥のサイズが大きな値で飽和傾向にあることを新規に発見した。従って、熱処理により消滅させ易いサイズの小さいグローンイン欠陥とするためには、ウエーハの面内の位置に関わらず、V/Gを0.225mm2 /K・min以下とすればよい。
【0020】
以上、図1および図2の結果から、窒素ドープされたCZ法シリコン単結晶を引上げる際に、V/Gを結晶の径方向で0.175〜0.225mm2 /K・minの範囲内となるように製造すれば、ウエーハ面内で不均一とはならず、グローンイン欠陥サイズが適度に小さいためウエーハ全面にわたり十分にグローンイン欠陥を消滅させ、かつ、適度なBMD密度が形成されるアニールウエーハが得られることになる。
【0021】
ここで、引上げ結晶の外周部においては、グローンイン欠陥のサイズやBMD密度を決める点欠陥が、結晶育成中に外方拡散してしまう。従って、引上げ結晶の外周端から半径の5%程度までの領域(例えば、直径200mmの結晶を引上げた場合には外周端から10mmまで)においては、グローンイン欠陥のサイズやBMD密度とV/Gの相関が弱くなる。すなわち、本発明におけるV/Gが適用されるのは、引上げ結晶の径方向の両外周部5%づつを除く、少なくとも90%の領域であり、この領域は引上げ条件により90〜100%の範囲で変動する。
【0022】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
まず、本発明で使用したCZ法による単結晶引上げ装置の構成例を図6により説明する。図6に示すように、この単結晶引上げ装置30は、引上げ室31と、引上げ室31中に設けられたルツボ32と、ルツボ32の周囲に配置されたヒータ34と、ルツボ32を回転させるルツボ保持軸33及びその回転機構(図示せず)と、シリコンの種結晶5を保持するシードチャック6と、シードチャック6を引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取機構(図示せず)を備えて構成されている。ルツボ32は、その内側のシリコン融液(湯)2を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ34の外側周囲には断熱材35が配置されている。
【0023】
また、本発明の製造方法に関わる製造条件として、V/Gの適正な範囲を径方向および軸方向に拡大する方法は既に良く知られている方法で行えばよい。即ち、結晶周辺の温度勾配(Ge)と結晶中心の温度勾配(Gc)の差(Ge−Gc)を小さくして固液界面温度勾配Gが面内でフラットになるように、例えば結晶の固液界面の外周に環状の固液界面断熱材8を設け、その上に上部囲繞断熱材9を配置したHZを設置している。この固液界面断熱材8は、その下端とシリコン融液2の湯面との間に3〜5cmの隙間10を設けて設置されている。上部囲繞断熱材9は条件によっては使用しないこともある。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置36を設けてもよい。
【0024】
別に、最近では引上げ室31の水平方向の外側に、図示しない磁石を設置し、シリコン融液2に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるMCZ法が用いられることも多い。
【0025】
次に、上記の単結晶引上げ装置30による単結晶育成方法について説明する。まず、ルツボ32内でシリコンの高純度多結晶原料を融点(約1420°C)以上に加熱して融解する。窒素ドープは、例えば原料シリコン中に窒化膜付きシリコンウエーハを投入することによって行うことができる。次に、ワイヤ7を巻き出すことにより融液2の表面略中心部に種結晶5の先端を接触又は浸漬させる。その後、ルツボ保持軸33を適宜の方向に回転させるとともに、ワイヤ7を回転させながら巻き取り種結晶5を引上げることにより、単結晶育成が開始される。以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒1を得ることができる。
【0026】
得られた単結晶棒を通常の方法により、ワイヤーソー等で切り出し、面取り、ラッピング、エッチング、研磨等を施すことによって、窒素ドープシリコンウエーハとすることができる。
【0027】
次に、本発明では、得られたシリコンウエーハに熱処理を施す。これによって表面に面内均一に無欠陥層が形成され、バルク部には高密度にBMDが発生する。具体的な熱処理条件としては、通常のヒータ式のバッチ炉を用い、アルゴン等の不活性ガス、水素ガス、またはこれらの混合雰囲気下で、1000〜1350℃で1時間以上の熱処理(例えば、1200℃・1時間、または1150℃・4時間等)を行う。また、ランプ加熱等によるRTA(Rapid Thermal Annealing)装置を用いて、急速加熱・急速冷却による熱処理を行ったり、バッチ炉とRTA装置を併用した熱処理とすることもできる。
【0028】
【実施例】
以下、本発明の実施例と比較例を挙げて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
実施例1として、結晶中心温度勾配Gc=3.543[K/mm]、結晶周辺温度勾配Ge=3.933[K/mm]、Ge−Gc=0.390[K/mm]と比較的Ge−Gcの小さいHZを有する単結晶引上げ装置を用い、引上げ速度を約0.74mm/minに調整して、直径6インチの窒素ドープシリコン単結晶を引上げた。窒素ドープは、原料シリコン中に窒化膜付きシリコンウエーハを投入し、引上げ結晶の肩の位置での窒素濃度(計算値)が2×1013/cm3 となるようにした。また、酸素濃度は14〜15ppma(JEIDA(日本電子工業振興協会)規格)となるように調整した。
【0029】
図3に結晶引上げ時のV/Gの結晶径方向の分布を示した。V/Gは径方向全体が約0.180〜0.223mm2 /K・minの範囲に入っていた。
【0030】
引上げられた結晶からシリコンウエーハを作製し、OPP法によりグローンイン欠陥のサイズを測定した後、800℃、4時間+1000℃、16時間の析出熱処理を加えてBMDを形成し、OPP法によりBMD密度を測定した。グローンイン欠陥のサイズの測定結果を図4に、BMD密度の測定結果を図5に示した。
【0031】
グローンイン欠陥は、1200℃、1時間のアルゴン雰囲気により十分に消滅させることができるサイズ(1.5以下)であり(図4)、面内分布も小さかった。また、BMD密度は、ウエーハ面内いずれの位置においても、ほぼ2〜5×109/cm3 であり、高密度でかつ均一な面内分布が得られた(図5)。
【0032】
(比較例1、比較例2)
比較例1、2として、Gc=3.778[K/mm]、Ge=4.904[K/mm]、Ge−Gc=1.126[K/mm]と比較的Ge−Gcの大きいHZを有する単結晶引上げ装置を用い、比較例1では引上速度を約0.84mm/min、比較例2では約0.87mm/minに調整して、直径6インチの窒素ドープシリコン単結晶を引上げた。窒素ドープは、原料シリコン中に窒化膜付きシリコンウエーハを投入し、引上げ結晶の肩の位置での窒素濃度(計算値)が2×1013/cm3 となるようにした。また、酸素濃度は14〜15ppma(JEIDA)となるように調整した。
【0033】
比較例1、比較例2の結晶引上げ時のV/Gの結晶径方向の分布を図3に併記した。比較例1でV/Gが0.175〜0.225mm2 /K・minの範囲に入っていたのは、結晶の中心から約62mmの範囲までの約83%であり、比較例2の場合は、結晶の中心から外周方向に約30mmの位置から約66mmの位置までの約48%であった。
【0034】
引上げられた結晶からシリコンウエーハを作製し、OPP法によりグローンイン欠陥のサイズを測定した後、800℃、4時間+1000℃、16時間の析出熱処理を加えてBMDを形成し、OPP法によりBMD密度を測定した。グローンイン欠陥のサイズの測定結果を図4に、BMD密度の測定結果を図5に併記した。
【0035】
比較例1ではウエーハ中心側においてグローンイン欠陥サイズがある程度小さく、ウエーハ周辺部では極めて小さくなっており、欠陥サイズの面内分布こそ大きいが、全体的にアニールにより消え易いサイズの欠陥であった。しかしながら、析出熱処理後のBMD密度に関してはV/Gの値が低いウエーハ周辺部においてBMD密度が2×108/cm3 程度と低くなっており、周辺部でゲッタリング能力の小さい、面内分布が大きいものであることがわかった。
【0036】
比較例2では、BMD密度に関しては面内でほぼ1×109/cm3 以上が得られたが、グローンイン欠陥サイズの面内分布が大きく、特にウエーハ中心側のサイズがかなり大きいため、1200℃、1時間のアルゴン雰囲気によるアニールを行っても中心部分のグローンイン欠陥が一部残留することを確認した。
【0037】
これらの結果より、比較例1、2で使用した結晶引上げ装置のHZの場合、グローンイン欠陥のサイズとBMD密度の双方を面内均一にするためには、たとえ引上げ速度を0.84〜0.87mm/minの限られた範囲に制御したとしても極めて困難であることがわかる。
【0038】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0039】
例えば、上記実施形態においては、直径6インチのシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径8〜16インチあるいはそれ以上のシリコン単結晶にも適用できる。
また、本発明は、シリコン融液に水平磁場、縦磁場、カスプ磁場等を印加するいわゆるMCZ法にも適用できることは言うまでもない。
【0040】
【発明の効果】
本発明によれば、グローンイン欠陥サイズの面内分布もBMD密度の面内分布も均一な窒素をドープしたシリコンウエーハを形成することができる。従って、これに高温熱処理を施せば、ウエーハ表層部の無欠陥層の面内バラツキがなく、バルク部にBMD密度が面内均一なIG層を有するアニールウエーハを製造することができる。
【図面の簡単な説明】
【図1】本発明におけるV/GとBMD密度との関係を示す図である。
【図2】本発明におけるV/Gとグローンイン欠陥サイズとの関係を示す図である。
【図3】実施例1、比較例1、比較例2に関し、結晶引上げ時の結晶径方向におけるV/Gの分布図である。
【図4】実施例1、比較例1、比較例2に関し、引上げ結晶の結晶径方向におけるグローンイン欠陥サイズの分布図である。
【図5】実施例1、比較例1、比較例2に関し、引上げ結晶の結晶径方向におけるBMD密度の分布図である。
【図6】本発明で使用したCZ法による単結晶引上げ装置の概略説明図である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、 4…固液界面、
5…種結晶、 6…シードチャック、 7…ワイヤ、
8…固液界面断熱材、 9…上部囲繞断熱材、
10…湯面と固液界面断熱材下端との隙間、
30…単結晶引上げ装置、 31…引上げ室、 32…ルツボ、
33…ルツボ保持軸、 34…ヒータ、 35…断熱材、 36…冷却装置。
[0001]
[Technical field to which the invention belongs]
The present invention has a defect-free layer on the surface layer of a wafer by performing a heat treatment (annealing) on a silicon wafer produced from a Czochralski method (CZ method) silicon single crystal that has been pulled up by doping nitrogen. The present invention relates to a method of manufacturing a silicon wafer suitable for manufacturing a silicon wafer (annealed wafer) in which an intrinsic gettering (IG) layer is formed in a portion.
[0002]
[Prior art]
As semiconductor devices are highly integrated and miniaturized, there is a strong demand for further enhancement of wafer surface layer integrity and gettering capability in the bulk. On the other hand, recently, a wafer satisfying the above two requirements has been developed by performing a heat treatment on a nitrogen-doped CZ method silicon wafer.
[0003]
That is, by doping nitrogen into the CZ method silicon single crystal, the size of grown-in defects (void defects formed mainly by aggregates of atomic vacancies) in the as-grown crystal is reduced. In addition, it becomes easy to eliminate defects in the wafer surface layer part by high-temperature annealing in the subsequent process, and oxygen contributes to gettering by performing precipitation heat treatment and device heat treatment process due to the oxygen precipitation promoting effect of nitrogen in the bulk part. An IG layer having a high density of defects such as precipitates (hereinafter sometimes referred to as BMD (Bulk Micro Defects)) is formed.
[0004]
[Problems to be solved by the invention]
By the way, it is known that the density of BMD that contributes to gettering and the size of the grown-in defect that affects the formation of a defect-free layer in the surface layer usually has an in-plane distribution. In particular, both the BMD density and the grown-in defect size are large near the center of the wafer, and both tend to gradually decrease around the wafer.
[0005]
This tendency is the same in the nitrogen-doped crystal, and the BMD density and the absolute value of the grown-in defect size change, but the in-plane distribution remains unchanged. Therefore, after performing high temperature annealing for forming a defect-free layer in the surface layer portion, a grown-in defect tends to remain particularly in the central portion of the annealed wafer.
[0006]
Further, regarding the BMD density after the precipitation heat treatment that determines the bulk gettering ability, the tendency of the BMD density to decrease in the peripheral portion of the wafer is particularly remarkable with respect to the nitrogen-doped wafer. It was.
[0007]
As described above, both the defect-free layer formed on the wafer surface layer portion required for the annealed wafer and the BMD density after the precipitation heat treatment or the device heat treatment have a problem that they are non-uniform in the plane at present. .
[0008]
Accordingly, the present invention has been made to solve such problems, and includes in-plane variation of the defect-free layer (that is, in-plane variation of the grow-in defect size) found in the annealed wafer after heat treatment, and precipitation heat treatment. Alternatively, a method for producing a silicon wafer suitable for producing an annealed wafer having a sufficient defect-free layer and BMD density in the surface while suppressing in-plane variation of the BMD density after heat treatment such as device heat treatment, and the like The main purpose is to provide a simple silicon wafer.
[0009]
[Means for Solving the Problems]
An invention relating to a method of manufacturing a silicon wafer according to the present invention that achieves the above object is to manufacture a silicon wafer from a silicon single crystal pulled by doping with nitrogen by the Czochralski method, and subjecting the silicon wafer to a heat treatment. In the manufacturing method, the ratio V / G of the pulling speed V (mm / min) and the temperature gradient G (K / mm) at the solid-liquid interface when pulling up the silicon single crystal is 90% in the pulling crystal diameter direction. it is characterized by growing under conditions to be 0.175~0.225mm 2 / K · min in the above range.
[0010]
A silicon wafer cut out from a nitrogen-doped silicon single crystal grown under such conditions can have uniform in-plane distribution of grow-in defect size and in-plane distribution of BMD density. Therefore, if a high temperature heat treatment is applied to this, an in-plane variation of the defect-free layer in the surface layer portion of the wafer can be eliminated, and an annealed wafer having a high IG ability can be obtained in which the BMD density in the bulk portion is uniform in the surface.
[0011]
In this case, the nitrogen concentration of the silicon wafer in the, 1 × 10 13 ~5 × 10 15 atoms / cm 3 is that it is not preferable.
If the nitrogen concentration is within such a range, the effect of reducing the size of the grown-in defect is sufficient, and the growth of the single crystal is not adversely affected. In addition to facilitating defect formation, an IG layer having a high density of BMD contributing to gettering can be formed by performing precipitation heat treatment and device heat treatment due to the oxygen precipitation promoting effect of nitrogen in the bulk portion. .
[0012]
According to the present invention, the in-plane variation of the defect-free layer found in the annealed wafer after the heat treatment and the in-plane variation of the BMD density after the heat treatment such as the precipitation heat treatment or the device heat treatment are suppressed. silicon wafer can be obtained annealed wafer having BMD density in-plane uniform Ru are provided.
[0013]
Hereinafter, the present invention will be described in more detail.
In order to fabricate an annealed wafer having a sufficient defect-free layer and BMD density uniformly in the surface, the present inventor used a silicon wafer as the BMD density contributing to gettering formed in the bulk portion and the surface layer portion. It has been found that it is necessary to prepare a grain-in defect that does not have an in-plane distribution that affects the formation of a defect-free layer.
[0014]
That is, the present inventor has conducted an intensive investigation on the grown-in defect density of the wafer surface layer after high-temperature annealing is performed on a nitrogen-doped CZ method silicon wafer currently manufactured for annealing wafers and the BMD density after additional thermal processing. Went.
As a result, it was found that the number of remaining defects was large and the BMD density was high at the wafer center, but the number of remaining defects was small and the BMD density was small at the wafer periphery. Further, at the intermediate position (hereinafter referred to as R / 2 position, where R is the wafer radius), the remaining defects were moderately small and the BMD density was moderately high.
[0015]
Among these three locations, the R / 2 position provides the best balance between the integrity of the surface layer and the gettering ability in the bulk. That is, if the state of the R / 2 position can be expanded in the wafer plane, a wafer having a uniform in-plane and high quality can be obtained. Therefore, in order to expand the state at the R / 2 position, the correlation between the distribution of BMD and grown-in defects and the pulling method of the CZ method silicon single crystal was investigated.
[0016]
As a result, the reason why the in-plane distribution of the grow-in defect size and the BMD density is not uniform is that at least the pulling speed V (mm / min) during crystal growth and the pulling axis in the range from the melting point of silicon to 1400 ° C. It has been found that V / G, which is the ratio of the temperature gradient G (K / mm) at the solid-liquid interface in the direction, has a distribution in the plane, that is, V / G varies in the plane. Therefore, a specific V / G value necessary for obtaining the desired grain-in defect size and BMD density regardless of the position in the wafer plane was determined. This will be described below.
[0017]
Since it is already well known that grow-in defects are affected by V / G, the concentration of nitrogen incorporated into the pulled crystal is determined using a specific hot zone (Hot Zone, HZ, in-furnace structure) of the crystal pulling apparatus. 1 × 10 13 pieces / cm 3, and a plurality of crystals are grown at a pulling speed selected from a range of 1.0 to 1.4 mm / min. And the relationship with the BMD density after heat treatment at 800 ° C. × 4 hours + 1000 ° C. × 16 hours were investigated. The results are shown in FIG. 1 and FIG.
[0018]
FIG. 1 shows the relationship between V / G and all BMD density data measured at the center, R / 2, and peripheral part (position 10 mm from the wafer outer periphery) in the plane of the wafer. / G represents a direct correlation. V / G is decreased abruptly BMD density becomes less than around 0.190mm 2 / K · min, 0.175mm 2 / K · min the below becomes insufficient gettering capability 1 × 10 9 / cm It turns out that it falls to 3 or less. That is, in order to obtain high-density BMD, it has been found that V / G should be 0.175 mm 2 / K · min or more regardless of the position in the wafer plane.
[0019]
On the other hand, FIG. 2 shows the result of a relative evaluation of the size of a grow-in defect using an OPP (Optical Precipitate Profiler) and the investigation of the relationship with V / G. As in FIG. 1, the relationship between all data of the OPP size measured at the center, R / 2, and periphery in the wafer surface and the V / G is shown. The OPP size is directly correlated with the V / G. It represents that. That is, when the V / G is 0.225 mm 2 / K · min or less, the size of the grow-in defect is rapidly reduced, and when it exceeds 0.225 mm 2 / K · min, the size of the grow-in defect is saturated at a large value. I found a new trend. Therefore, in order to obtain a small-sized grow-in defect that can be easily eliminated by heat treatment, V / G may be 0.225 mm 2 / K · min or less regardless of the position in the wafer surface.
[0020]
From the results shown in FIGS. 1 and 2, when pulling the nitrogen-doped CZ method silicon single crystal, V / G is within the range of 0.175 to 0.225 mm 2 / K · min in the radial direction of the crystal. If the wafer is manufactured in such a way that the wafer surface does not become non-uniform, the grown-in defect size is reasonably small, so that the grown-in defect is sufficiently eliminated over the entire surface of the wafer, and an appropriate BMD density is formed. Will be obtained.
[0021]
Here, in the outer peripheral portion of the pulled crystal, point defects that determine the size of the grown-in defect and the BMD density are diffused outward during crystal growth. Therefore, in the region from the outer peripheral edge of the pulling crystal to about 5% of the radius (for example, when the crystal having a diameter of 200 mm is pulled up to 10 mm from the outer peripheral edge), the size of the grown-in defect, BMD density and V / G Correlation weakens. That is, V / G in the present invention is applied to at least 90% of the region excluding 5% of both outer peripheral portions in the radial direction of the pulled crystal, and this region is in the range of 90 to 100% depending on the pulling condition. Fluctuates.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
First, a configuration example of a single crystal pulling apparatus using the CZ method used in the present invention will be described with reference to FIG. As shown in FIG. 6, the single crystal pulling apparatus 30 includes a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, a heater 34 disposed around the crucible 32, and a crucible that rotates the crucible 32. Holding shaft 33 and its rotation mechanism (not shown), seed chuck 6 holding silicon seed crystal 5, wire 7 pulling up seed chuck 6, and winding mechanism (not shown) for rotating or winding wire 7 Z). The crucible 32 is provided with a quartz crucible on the inner side containing the silicon melt (hot water) 2 and on the outer side with a graphite crucible. A heat insulating material 35 is disposed around the outside of the heater 34.
[0023]
Moreover, as a manufacturing condition related to the manufacturing method of the present invention, a method for expanding an appropriate range of V / G in the radial direction and the axial direction may be performed by a well-known method. That is, for example, the solid-liquid interface temperature gradient G is flattened in the plane by reducing the difference (Ge-Gc) between the temperature gradient (Ge) around the crystal and the temperature gradient (Gc) at the crystal center. An annular solid-liquid interface heat insulating material 8 is provided on the outer periphery of the liquid interface, and an HZ in which an upper surrounding heat insulating material 9 is disposed is provided thereon. This solid-liquid interface heat insulating material 8 is installed with a gap 10 of 3 to 5 cm between its lower end and the molten metal surface of the silicon melt 2. The upper surrounding heat insulating material 9 may not be used depending on conditions. Further, a cylindrical cooling device 36 that cools the single crystal by blowing cooling gas or blocking radiant heat may be provided.
[0024]
In addition, recently, a magnet (not shown) is installed outside the pulling chamber 31 in the horizontal direction, and a magnetic field in the horizontal direction or the vertical direction is applied to the silicon melt 2 to suppress the convection of the melt. The so-called MCZ method is often used to achieve stable growth.
[0025]
Next, a single crystal growth method using the single crystal pulling apparatus 30 will be described. First, in a crucible 32, a high-purity polycrystalline raw material of silicon is heated to a melting point (about 1420 ° C.) or higher and melted. Nitrogen doping can be performed, for example, by introducing a silicon wafer with a nitride film into raw material silicon. Next, the tip of the seed crystal 5 is brought into contact with or immersed in the substantially central portion of the surface of the melt 2 by unwinding the wire 7. Thereafter, the crucible holding shaft 33 is rotated in an appropriate direction, and the winding seed crystal 5 is pulled up while rotating the wire 7, thereby starting single crystal growth. Thereafter, a substantially cylindrical single crystal rod 1 can be obtained by appropriately adjusting the pulling speed and temperature.
[0026]
The obtained single crystal rod can be cut out with a wire saw or the like by a normal method, and chamfered, lapped, etched, polished, or the like to be a nitrogen-doped silicon wafer.
[0027]
Next, in the present invention, the obtained silicon wafer is subjected to heat treatment. As a result, a defect-free layer is uniformly formed on the surface, and BMD is generated at a high density in the bulk portion. As specific heat treatment conditions, an ordinary heater-type batch furnace is used, and heat treatment is performed at 1000 to 1350 ° C. for 1 hour or longer in an inert gas such as argon, hydrogen gas, or a mixed atmosphere thereof (for example, 1200). And 1150 ° C. for 4 hours). Further, heat treatment by rapid heating / cooling can be performed using an RTA (Rapid Thermal Annealing) apparatus such as lamp heating, or a heat treatment using a batch furnace and an RTA apparatus in combination.
[0028]
【Example】
EXAMPLES Hereinafter, although an Example and comparative example of this invention are given and this invention is demonstrated concretely, this invention is not limited to these.
Example 1
As Example 1, the crystal center temperature gradient Gc = 3.543 [K / mm], the crystal periphery temperature gradient Ge = 3.933 [K / mm], and Ge-Gc = 0.390 [K / mm]. Using a single crystal pulling apparatus having an HZ with a small Ge-Gc, the pulling speed was adjusted to about 0.74 mm / min, and a nitrogen-doped silicon single crystal having a diameter of 6 inches was pulled. Nitrogen doping was performed by introducing a silicon wafer with a nitride film into the raw material silicon so that the nitrogen concentration (calculated value) at the shoulder of the pulled crystal was 2 × 10 13 / cm 3 . The oxygen concentration was adjusted to be 14 to 15 ppma (JEIDA (Japan Electronics Industry Promotion Association) standard).
[0029]
FIG. 3 shows the distribution of V / G in the crystal diameter direction during crystal pulling. V / G was in the range of about 0.180 to 0.223 mm 2 / K · min in the entire radial direction.
[0030]
A silicon wafer is prepared from the pulled crystal, and the size of the grown-in defect is measured by the OPP method. Then, a BMD is formed by applying precipitation heat treatment at 800 ° C., 4 hours + 1000 ° C., 16 hours, and the BMD density is increased by the OPP method. It was measured. The measurement result of the size of the grown-in defect is shown in FIG. 4, and the measurement result of the BMD density is shown in FIG.
[0031]
The grown-in defect was a size (1.5 or less) that can be sufficiently eliminated by an argon atmosphere at 1200 ° C. for 1 hour (FIG. 4), and the in-plane distribution was also small. Further, the BMD density was approximately 2 to 5 × 10 9 / cm 3 at any position in the wafer plane, and a high-density and uniform in-plane distribution was obtained (FIG. 5).
[0032]
(Comparative Example 1 and Comparative Example 2)
As Comparative Examples 1 and 2, Gc = 3.778 [K / mm], Ge = 4.904 [K / mm], Ge-Gc = 1.126 [K / mm] and HZ having a relatively large Ge-Gc. Using a single crystal pulling device having a diameter of 6 inches in diameter, the pulling speed is adjusted to about 0.84 mm / min in Comparative Example 1 and about 0.87 mm / min in Comparative Example 2 to pull up a 6-inch diameter nitrogen-doped silicon single crystal. It was. Nitrogen doping was performed by introducing a silicon wafer with a nitride film into the raw material silicon so that the nitrogen concentration (calculated value) at the shoulder of the pulled crystal was 2 × 10 13 / cm 3 . The oxygen concentration was adjusted to 14-15 ppma (JEIDA).
[0033]
The distribution in the crystal diameter direction of V / G at the time of crystal pulling in Comparative Example 1 and Comparative Example 2 is also shown in FIG. In Comparative Example 1, V / G was in the range of 0.175 to 0.225 mm 2 / K · min, about 83% from the center of the crystal to the range of about 62 mm. Was about 48% from the position of about 30 mm to the position of about 66 mm in the outer peripheral direction from the center of the crystal.
[0034]
A silicon wafer is prepared from the pulled crystal, and the size of the grown-in defect is measured by the OPP method. Then, a BMD is formed by applying precipitation heat treatment at 800 ° C., 4 hours + 1000 ° C., 16 hours, and the BMD density is increased by the OPP method. It was measured. The measurement result of the size of the grown-in defect is shown in FIG. 4, and the measurement result of the BMD density is shown in FIG.
[0035]
In Comparative Example 1, the grain-in defect size is somewhat small on the wafer center side and extremely small on the periphery of the wafer. Although the in-plane distribution of the defect size is large, the defect has a size that is easy to disappear by annealing as a whole. However, regarding the BMD density after the precipitation heat treatment, the BMD density is as low as about 2 × 10 8 / cm 3 at the wafer periphery where the V / G value is low, and the gettering ability is small in the in-plane distribution at the periphery. Was found to be large.
[0036]
In Comparative Example 2, a BMD density of approximately 1 × 10 9 / cm 3 or more was obtained in the plane, but the in-plane distribution of the grain-in defect size was large, and in particular, the size on the wafer center side was considerably large. It was confirmed that some grown-in defects remained in the central portion even after annealing in an argon atmosphere for 1 hour.
[0037]
From these results, in the case of HZ of the crystal pulling apparatus used in Comparative Examples 1 and 2, in order to make both the size of the grow-in defect and the BMD density uniform in the plane, even if the pulling speed is 0.84 to 0.00. It can be seen that even if it is controlled within a limited range of 87 mm / min, it is extremely difficult.
[0038]
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0039]
For example, in the above embodiment, the case where a silicon single crystal having a diameter of 6 inches is grown has been described as an example. However, the present invention is not limited to this, and the silicon single crystal having a diameter of 8 to 16 inches or more is described. It can also be applied to.
Needless to say, the present invention can also be applied to a so-called MCZ method in which a horizontal magnetic field, a vertical magnetic field, a cusp magnetic field, or the like is applied to a silicon melt.
[0040]
【The invention's effect】
According to the present invention, it is possible to form a silicon wafer doped with nitrogen that has a uniform in-plane distribution of grow-in defect sizes and an in-plane distribution of BMD density. Accordingly, if this is subjected to high-temperature heat treatment, an annealed wafer having an in-plane IG layer with uniform BMD density in the bulk portion without in-plane variation of the defect-free layer in the surface layer portion of the wafer can be produced.
[Brief description of the drawings]
FIG. 1 is a diagram showing the relationship between V / G and BMD density in the present invention.
FIG. 2 is a diagram showing the relationship between V / G and grow-in defect size in the present invention.
FIG. 3 is a distribution diagram of V / G in the crystal diameter direction during crystal pulling for Example 1, Comparative Example 1, and Comparative Example 2.
FIG. 4 is a distribution diagram of grow-in defect size in the crystal diameter direction of a pulled crystal with respect to Example 1, Comparative Example 1, and Comparative Example 2.
FIG. 5 is a distribution diagram of BMD density in the crystal diameter direction of the pulled crystal with respect to Example 1, Comparative Example 1, and Comparative Example 2;
FIG. 6 is a schematic explanatory diagram of a single crystal pulling apparatus using a CZ method used in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Growing single crystal rod, 2 ... Silicon melt, 3 ... Hot water surface, 4 ... Solid-liquid interface,
5 ... Seed crystal, 6 ... Seed chuck, 7 ... Wire,
8: Solid-liquid interface heat insulating material
10: A gap between the hot water surface and the lower end of the solid-liquid interface heat insulating material,
30 ... Single crystal pulling device, 31 ... Pulling chamber, 32 ... Crucible,
33 ... crucible holding shaft, 34 ... heater, 35 ... heat insulating material, 36 ... cooling device.

Claims (2)

チョクラルスキー法により窒素をドープして引上げられたシリコン単結晶からシリコンウエーハを作製し、該シリコンウエーハに熱処理を施すシリコンウエーハの製造方法において、前記シリコン単結晶を引上げる際の引上速度V(mm/min)と固液界面の温度勾配G(K/mm)の比V/Gが、引上げ結晶径方向の90%以上の範囲において0.175〜0.225mm/K・minとなる条件で育成し、かつ、前記シリコンウエーハ中の窒素濃度を1×10 13 〜5×10 15 個/cm とすることを特徴とするシリコンウエーハの製造方法。In a silicon wafer manufacturing method in which a silicon wafer is produced from a silicon single crystal pulled by doping with nitrogen by the Czochralski method, and the silicon wafer is heat-treated, the pulling speed V when pulling up the silicon single crystal The ratio V / G of the temperature gradient G (K / mm) at the solid-liquid interface to 0.175 to 0.225 mm 2 / K · min in the range of 90% or more in the pulled crystal diameter direction. grown under conditions, and method for producing a silicon wafer, characterized in that a nitrogen concentration of 1 × 10 13 ~5 × 10 15 atoms / cm 3 of the silicon wafer in. 前記請求項1に記載した製造方法により製造されたことを特徴とするシリコンウエーハ。A silicon wafer manufactured by the manufacturing method according to claim 1 .
JP2000244201A 2000-08-11 2000-08-11 Method for manufacturing silicon wafer Expired - Fee Related JP4463950B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000244201A JP4463950B2 (en) 2000-08-11 2000-08-11 Method for manufacturing silicon wafer
PCT/JP2001/006626 WO2002015253A1 (en) 2000-08-11 2001-08-01 Method of producing silicon wafer
TW90119383A TW515008B (en) 2000-08-11 2001-08-08 Manufacturing method of silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000244201A JP4463950B2 (en) 2000-08-11 2000-08-11 Method for manufacturing silicon wafer

Publications (2)

Publication Number Publication Date
JP2002057160A JP2002057160A (en) 2002-02-22
JP4463950B2 true JP4463950B2 (en) 2010-05-19

Family

ID=18734919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000244201A Expired - Fee Related JP4463950B2 (en) 2000-08-11 2000-08-11 Method for manufacturing silicon wafer

Country Status (3)

Country Link
JP (1) JP4463950B2 (en)
TW (1) TW515008B (en)
WO (1) WO2002015253A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151474B2 (en) 2003-05-13 2008-09-17 信越半導体株式会社 Method for producing single crystal and single crystal
JP2005015313A (en) 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd Method for manufacturing single crystal, and single crystal
KR101275418B1 (en) * 2010-03-16 2013-06-14 주식회사 엘지실트론 Method for Manufacturing Single Crystal Ingot, and Wafer manufactured by the same
JP5510256B2 (en) * 2010-10-06 2014-06-04 株式会社Sumco Silicon wafer manufacturing method
JP6927150B2 (en) * 2018-05-29 2021-08-25 信越半導体株式会社 Method for manufacturing silicon single crystal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (en) * 1995-05-31 2000-09-04 住友金属工業株式会社 Silicon single crystal wafer and method of manufacturing the same
JP3428627B2 (en) * 1998-09-11 2003-07-22 三菱住友シリコン株式会社 Silicon single crystal pulling method
JP3601340B2 (en) * 1999-02-01 2004-12-15 信越半導体株式会社 Epitaxial silicon wafer, method for manufacturing the same, and substrate for epitaxial silicon wafer
JP2001026196A (en) * 2000-01-01 2001-01-30 Fujitsu Ltd Electronic blackboard

Also Published As

Publication number Publication date
TW515008B (en) 2002-12-21
JP2002057160A (en) 2002-02-22
WO2002015253A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
US6261361B1 (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3901092B2 (en) Method for producing silicon single crystal
JP4224966B2 (en) Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer
WO2010119614A1 (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
JP3692812B2 (en) Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof
JP2001146498A (en) Silicon single crystal wafer, method for producing the same and soi wafer
JP6044660B2 (en) Silicon wafer manufacturing method
JP4020987B2 (en) Silicon single crystal having no crystal defects around the wafer and its manufacturing method
JP5439305B2 (en) Silicon substrate manufacturing method and silicon substrate
JP2010040587A (en) Method of manufacturing silicon wafer
JP3787472B2 (en) Silicon wafer, method for manufacturing the same, and method for evaluating silicon wafer
KR101703696B1 (en) Method of manufacturing silicon substrate and silicon substrate
JP4061906B2 (en) Heat treatment method for silicon single crystal wafer
JP4529416B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP2005162599A (en) Single crystal silicon ingot and wafer having homogeneous vacancy defect, and method and apparatus for making same
JP3634133B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal wafer
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP4102988B2 (en) Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer
JPH11322490A (en) Production of silicon single crystal wafer and silicon single crystal wafer
JP4463950B2 (en) Method for manufacturing silicon wafer
JP2001199794A (en) Silicon single crystal ingot, method for producing the same and method for producing silicon wafer
JP4080657B2 (en) Method for producing silicon single crystal ingot
JP2005060153A (en) Silicon single crystal production method and silicon single crystal wafer
JP2007210820A (en) Method of manufacturing silicon single crystal
JP4407192B2 (en) Single crystal manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4463950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees