JP2000053497A - Low defect density silicon single crystal wafer doped with nitrogen and its production - Google Patents

Low defect density silicon single crystal wafer doped with nitrogen and its production

Info

Publication number
JP2000053497A
JP2000053497A JP11022919A JP2291999A JP2000053497A JP 2000053497 A JP2000053497 A JP 2000053497A JP 11022919 A JP11022919 A JP 11022919A JP 2291999 A JP2291999 A JP 2291999A JP 2000053497 A JP2000053497 A JP 2000053497A
Authority
JP
Japan
Prior art keywords
single crystal
wafer
silicon single
nitrogen
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11022919A
Other languages
Japanese (ja)
Other versions
JP3692812B2 (en
Inventor
Makoto Iida
誠 飯田
Masaro Tamazuka
正郎 玉塚
Masaki Kimura
雅規 木村
Shozo Muraoka
正三 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP02291999A priority Critical patent/JP3692812B2/en
Publication of JP2000053497A publication Critical patent/JP2000053497A/en
Application granted granted Critical
Publication of JP3692812B2 publication Critical patent/JP3692812B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a production method of a single crystal wafer in which any V-rich region (vacancy-rich region) or I-rich region (interstitial-silicon-rich region) is absent and which consists of an N-region (neutral region) having extremely low defect density throughout the whole crystal surface and is formed from a single crystal grown by a CZ(Czochralski) method under easily controllable production conditions having broad controllable width, in a high yield while maintaining high productivity. SOLUTION: In this production, at the time of growing a silicon single crystal by a CZ method, the single crystal is pulled up while doping the crystal with nitrogen under conditions such that the whole crystal surface of any of the resulting single crystal wafers becomes an N-region. More specifically, the pulling-up method comprises pulling up a single crystal while doping the crystal with nitrogen, under conditions falling within an N-region in a defect distribution diagram which represents defect distribution in the single crystal and is drawn with the distance D (mm) from the center of the single crystal up to its periphery as abscissa and with F/G (mm2/ deg.C.min) as the ordinate (wherein: F is the pulling-up rate (mm/min) of the single crystal; and G is the average temp. gradient ( deg.C/mm) within the single crystal in the direction of the pulling-up axis, in the temp. range from the silicon melting point to 1,400 deg.C).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒素をドープした
結晶欠陥が少ないシリコン単結晶ウエーハおよびその製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon single crystal wafer doped with nitrogen and having a small number of crystal defects, and a method for producing the same.

【0002】[0002]

【従来の技術】近年、DRAM等の半導体回路の高集積
化に伴う素子の微細化に伴い、その基板となるチョクラ
ルスキー法(以下、CZ法と略記することがある)で作
製されたシリコン単結晶に対する品質要求が高まってき
ている。特に、FPD、LSTD、COP等のグローン
イン(Grown−in)欠陥と呼ばれる酸化膜耐圧特
性やデバイスの特性を悪化させる、単結晶成長起因の欠
陥が存在しその密度とサイズの低減が重要視されてい
る。
2. Description of the Related Art In recent years, along with the miniaturization of elements accompanying the high integration of semiconductor circuits such as DRAMs, silicon produced by the Czochralski method (hereinafter sometimes abbreviated as CZ method) has been used as the substrate. Quality requirements for single crystals are increasing. In particular, there is a defect due to single crystal growth, which deteriorates oxide breakdown voltage characteristics and device characteristics called “grown-in” defects such as FPD, LSTD, and COP. I have.

【0003】これらの欠陥を説明するに当たって、先
ず、シリコン単結晶に取り込まれるベイカンシイ(Va
cancy、以下Vと略記することがある)と呼ばれる
空孔型の点欠陥と、インタースティシアル−シリコン
(Interstitial−Si、以下Iと略記する
ことがある)と呼ばれる格子間型シリコン点欠陥のそれ
ぞれの取り込まれる濃度を決定する因子について、一般
的に知られていることを説明する。
In explaining these defects, first, vacancy (Va) incorporated into a silicon single crystal is used.
vacancy (hereinafter sometimes abbreviated as V) and interstitial silicon point defect called interstitial-Si (hereinafter sometimes abbreviated as I), respectively. What is generally known about factors that determine the concentration in which is taken up will be explained.

【0004】シリコン単結晶において、V−領域とは、
Vacancy、つまりシリコン原子の不足から発生す
る凹部、穴のようなものが多い領域であり、I−領域と
は、シリコン原子が余分に存在することにより発生する
転位や余分なシリコン原子の塊が多い領域のことであ
り、そしてV−領域とI−領域の間には、原子の不足や
余分が無い(少ない)ニュートラル領域(Neutra
l領域、以下N−領域と略記することがある)が存在し
ていることになる。そして、前記グローンイン欠陥(F
PD、LSTD、COP等)というのは、あくまでもV
やIが過飽和な状態の時に発生するものであり、多少の
原子の偏りがあっても、飽和以下であれば、欠陥として
は存在しないことが判ってきた。
In a silicon single crystal, the V-region is
Vacancy, that is, a region where there are many recesses and holes generated due to a shortage of silicon atoms, and an I-region is a region where dislocations and excess silicon atoms are generated due to extra silicon atoms are large. Region, and between the V-region and the I-region, there is no (small) neutral region (neutral region) with lack or lack of atoms.
1 region, sometimes abbreviated as N-region). Then, the above-mentioned grown-in defect (F
PD, LSTD, COP, etc.)
And I occur in a supersaturated state, and it has been found that even if there is a slight bias of atoms, if it is less than saturation, it does not exist as a defect.

【0005】この両点欠陥の濃度は、CZ法における結
晶の引上げ速度(成長速度)と結晶中の固液界面近傍の
温度勾配Gとの関係から決まることが知られている。ま
た、V−領域とI−領域との間のN−領域には、OSF
(酸化誘起積層欠陥、Oxidation Indus
ed Stacking Fault)と呼ばれるリン
グ状の欠陥の存在が確認されている。
It is known that the concentration of both point defects is determined by the relationship between the crystal pulling rate (growth rate) in the CZ method and the temperature gradient G near the solid-liquid interface in the crystal. OSF is located in the N-region between the V-region and the I-region.
(Oxidation Indus
The existence of a ring-shaped defect called ed Stacking Fault has been confirmed.

【0006】これら結晶成長起因の欠陥を分類すると、
例えば成長速度が0.6mm/min前後以上と比較的
高速の場合には、空孔タイプの点欠陥が集合したボイド
起因とされているFPD、LSTD、COP等のグロー
ンイン欠陥が結晶径方向全域に高密度に存在し、これら
欠陥が存在する領域はV−リッチ領域と呼ばれている。
また、成長速度が0.6mm/min以下の場合は、成
長速度の低下に伴い、上記したOSFリングが結晶の周
辺から発生し、このリングの外側に転位ループ起因と考
えられているL/D(Large Dislocati
on:格子間転位ループの略号、LSEPD、LFPD
等)の欠陥が低密度に存在し、これら欠陥が存在する領
域はI−リッチ領域と呼ばれている。さらに、成長速度
を0.4mm/min前後以下に低速にすると、OSF
リングがウエーハの中心に凝集して消滅し、全面がI−
リッチ領域となる。
[0006] When these defects caused by crystal growth are classified,
For example, when the growth rate is relatively high, such as about 0.6 mm / min or more, grown-in defects such as FPDs, LSTDs, and COPs, which are considered to be caused by voids in which vacancy-type point defects are aggregated, are formed over the entire area in the crystal diameter direction. A region that exists at high density and has these defects is called a V-rich region.
When the growth rate is 0.6 mm / min or less, the OSF ring described above is generated from the periphery of the crystal as the growth rate decreases, and the L / D is considered to be caused by dislocation loops outside the ring. (Large Dislocati
on: abbreviation for interstitial dislocation loop, LSEPD, LFPD
Etc.) are present at a low density, and the region where these defects are present is called an I-rich region. Further, when the growth rate is reduced to about 0.4 mm / min or less, the OSF
The ring agglomerates at the center of the wafer and disappears, and the entire surface is I-
It becomes a rich area.

【0007】また、最近V−リッチ領域とI−リッチ領
域の中間でOSFリングの外側に、空孔起因のFPD、
LSTD、COPも、転位ループ起因のLSEPD、L
FPDも、さらにはOSFも存在しないN−領域の存在
が発見されている。この領域はOSFリングの外側にあ
り、そして、酸素析出熱処理を施し、X−ray観察等
で析出のコントラストを確認した場合に、酸素析出がほ
とんどなく、かつ、LSEPD、LFPDが形成される
ほどリッチではないI−リッチ領域側である。さらに、
OSFリングの内側にも、空孔起因の欠陥も、転位ルー
プ起因の欠陥も存在せず、OSFも存在しないN−領域
の存在が確認されている。
Further, recently, an FPD caused by vacancies, outside the OSF ring between the V-rich region and the I-rich region,
LSTD, COP are also LSEPD, L
The existence of an N-region where neither FPD nor OSF is present has been discovered. This region is outside the OSF ring, and when oxygen precipitation heat treatment is performed and the contrast of deposition is confirmed by X-ray observation or the like, there is almost no oxygen precipitation, and the region is rich enough to form LSEPD and LFPD. Not on the I-rich region side. further,
It is confirmed that there is neither a defect caused by a vacancy nor a defect caused by a dislocation loop inside the OSF ring, and the presence of an N-region where no OSF exists.

【0008】これらのN−領域は、通常の方法では、成
長速度を下げた時に成長軸方向に対して斜めに存在する
ため、ウエーハ面内では一部分にしか存在しなかった。
このN−領域について、ボロンコフ理論(V.V.Vo
ronkov;Journal of Crystal
Growth,59(1982)625〜643)で
は、引上げ速度(F)と結晶固液界面軸方向温度勾配
(G)の比であるF/Gというパラメータが点欠陥のト
ータルな濃度を決定すると唱えている。このことから考
えると、面内で引上げ速度は一定のはずであるから、面
内でGが分布を持つために、例えば、ある引上げ速度で
は中心がV−リッチ領域でN−領域を挟んで周辺でI−
リッチ領域となるような結晶しか得られなかった。
In the usual method, these N-regions exist obliquely to the direction of the growth axis when the growth rate is reduced, and therefore exist only partially in the wafer plane.
For this N-region, the Bornkov theory (VV Vo)
ronkov; Journal of Crystal
Growth, 59 (1982) 625 to 643), argues that the parameter F / G, which is the ratio of the pulling rate (F) to the temperature gradient (G) in the axial direction of the crystal-solid interface, determines the total concentration of point defects. I have. Considering this, the pulling speed should be constant in the plane, so that G has a distribution in the plane. For example, at a certain pulling speed, the center is located around the N- region in the V-rich region. And I-
Only a crystal that could be a rich region was obtained.

【0009】そこで最近、面内のGの分布を改良して、
この斜めでしか存在しなかったN−領域を、例えば、引
上げ速度Fを徐々に下げながら引上げた時に、ある引上
げ速度でN−領域が横全面に広がった結晶が製造できる
ようになった。また、この全面N−領域の結晶を長さ方
向へ拡大するには、このN−領域が横に広がった時の引
上げ速度を維持して引上げればある程度達成できる。ま
た、結晶が成長するに従ってGが変化することを考慮
し、それを補正して、あくまでもF/Gが一定になるよ
うに、引上げ速度を調節すれば、それなりに成長方向に
も、全面N−領域となる結晶が拡大できるようになっ
た。
Therefore, recently, the distribution of G in the plane has been improved,
When the N- region existing only obliquely is pulled up, for example, while gradually lowering the pulling speed F, a crystal in which the N- region spreads over the entire horizontal surface at a certain pulling speed can be manufactured. Further, in order to enlarge the crystal of this entire N-region in the length direction, it can be achieved to some extent by pulling while maintaining the pulling speed when the N-region spreads laterally. Also, considering that G changes as the crystal grows, it is corrected and the pulling speed is adjusted so that F / G is kept constant. The crystal serving as a region can be enlarged.

【0010】一方、従来から、窒素をドープしたシリコ
ン単結晶が、FZシリコン中の欠陥を減らすことが知ら
れており、この方法は、その特異な酸素析出特性等を利
用しながらCZ法にも応用されている。
On the other hand, it has been known that a nitrogen-doped silicon single crystal reduces defects in FZ silicon. This method is also applicable to the CZ method while utilizing its unique oxygen precipitation characteristics and the like. Applied.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、このよ
うな極低欠陥領域であるN−領域を結晶全体に広げて製
造しようとする時に、N−領域となる引上げ速度の制御
範囲が狭く、結晶成長装置の炉内構造(ホットゾーン:
HZ)にも限界があるために、結晶の軸方向にN−領域
を拡大することは困難であった。従って、このような全
面N−領域である結晶の製造の歩留りは低く、結晶の品
質を保証することは困難であった。
However, when the N- region, which is such an extremely low defect region, is to be spread over the entire crystal, the control range of the pulling speed to be the N- region is narrow, and the crystal growth is limited. Furnace internal structure (Hot zone:
Since HZ) has a limit, it is difficult to expand the N- region in the axial direction of the crystal. Therefore, the yield in the production of such a crystal, which is the entire N-region, is low, and it has been difficult to guarantee the quality of the crystal.

【0012】一方、窒素をドープした通常のCZ結晶
(V−リッチ領域が大半)は、一見グローンイン欠陥が
殆ど観察されないため、良好な品質であると思われた。
ところが詳細に評価を行うと、窒素ドープにより欠陥の
凝集を抑える効果があるだけで、小さい欠陥が大量に存
在することが確認された。さらにこの結晶の酸化膜耐圧
を測定したところあまり良くなかった。また、欠陥を消
滅させるレベルの高濃度に窒素をドープした場合、デバ
イス工程中の熱処理等で、窒素による酸素析出起因のO
SF等の欠陥が存在していた。
On the other hand, a normal CZ crystal doped with nitrogen (mostly in a V-rich region) seemed to be of good quality because almost no grown-in defects were observed at first glance.
However, when the evaluation was performed in detail, it was confirmed that nitrogen doping only had an effect of suppressing the aggregation of defects and that a large number of small defects were present. Further, when the oxide film breakdown voltage of this crystal was measured, it was not so good. Further, when nitrogen is doped at a high concentration enough to eliminate defects, O 2 caused by oxygen precipitation due to nitrogen is subjected to heat treatment during a device process or the like.
There were defects such as SF.

【0013】本発明は、このような問題点に鑑みなされ
たもので、制御幅が広く、制御し易い安定した製造条件
の下で、V−リッチ領域およびI−リッチ領域のいずれ
も存在しない、結晶全面に亙って極低欠陥密度であるN
−領域からなるCZ法によるシリコン単結晶ウエーハ
を、高生産性を維持しながら得ることを目的とする。
The present invention has been made in view of such problems, and has neither a V-rich region nor an I-rich region under stable manufacturing conditions with a wide control range and easy control. N with extremely low defect density over the entire surface of the crystal
The object is to obtain a silicon single crystal wafer composed of regions by the CZ method while maintaining high productivity.

【0014】[0014]

【課題を解決するための手段】本発明は、前記目的を達
成するために為されたもので、本発明の請求項1に記載
した発明は、CZ法によって育成されたシリコン単結晶
ウエーハにおいて、窒素がドープされ、かつ、全面N−
領域であることを特徴とするシリコン単結晶ウエーハで
ある。
Means for Solving the Problems The present invention has been made to achieve the above object, and the invention described in claim 1 of the present invention relates to a silicon single crystal wafer grown by the CZ method. Nitrogen is doped and the whole surface is N-
This is a silicon single crystal wafer characterized by being a region.

【0015】そして、本発明の請求項2に記載した発明
は、CZ法によって育成されたシリコン単結晶ウエーハ
において、窒素がドープされ、熱酸化処理した際に酸化
誘起積層欠陥が発生せず、かつウエーハ全面から転位ク
ラスターが排除されていることを特徴とするシリコン単
結晶ウエーハである。
According to a second aspect of the present invention, in a silicon single crystal wafer grown by the CZ method, nitrogen is doped and oxidation-induced stacking faults do not occur when subjected to thermal oxidation, and A silicon single crystal wafer characterized in that dislocation clusters are eliminated from the entire surface of the wafer.

【0016】この場合、請求項3に記載したように、前
記ドープされた窒素濃度を5×10 14atoms/cm
3 以下5×1011atoms/cm3 以上とするのが好
ましい。5×1014atoms/cm3 を越えると、例
えば、ウエーハに熱処理を施した時に異常酸素析出のよ
うな窒素の弊害が発生する場合があるからである。ま
た、5×1011atoms/cm3 以上とすれば、窒素
をドープした効果はより大きなものとなるからである。
In this case, as described in claim 3,
The doped nitrogen concentration is 5 × 10 14atoms / cm
Three Below 5 × 1011atoms / cmThree It is better to do above
Good. 5 × 1014atoms / cmThree Beyond
For example, abnormal oxygen precipitation may occur when a wafer is subjected to heat treatment.
This is because such adverse effects of nitrogen may occur. Ma
5 × 1011atoms / cmThree Above, nitrogen
This is because the effect of doping becomes larger.

【0017】そして、本発明の請求項4に記載した発明
は、CZ法によって育成されたシリコン単結晶ウエーハ
において、窒素がドープされ、TZDB(Time Zero Di
electric Breakdown)とTDDB(Time Dependent Die
lectric breakdown)の良品率が共に90%以上であ
り、かつウエーハ全面から転位クラスターが排除されて
いることを特徴とするシリコン単結晶ウエーハである。
ここで、TZDBとTDDBの良品率が90%以上と
は、TZDBのCモード収率あるいはTDDBのγモー
ド収率が90%以上であることを示す。
According to a fourth aspect of the present invention, in a silicon single crystal wafer grown by the CZ method, nitrogen is doped and a TZDB (Time Zero Diode) is formed.
electric Breakdown) and TDDB (Time Dependent Die)
The silicon single crystal wafer is characterized in that the non-defective rate of electrical breakdown is 90% or more, and dislocation clusters are eliminated from the entire surface of the wafer.
Here, that the yield rate of TZDB and TDDB is 90% or more means that the C mode yield of TZDB or the γ mode yield of TDDB is 90% or more.

【0018】そして、本発明の請求項5に記載した発明
は、前記請求項1ないし請求項4のいずれか1項に記載
したシリコン単結晶ウエーハであって、酸素濃度が13
〜16ppma(−JEIDA(20.8〜25.6p
pma−oldASTM))であり、ゲッタリング熱処
理後またはデバイス製造熱処理後の内部欠陥密度が、少
なくとも5×10ケ/cm以上であることを特徴とす
るシリコン単結晶ウエーハである。
According to a fifth aspect of the present invention, there is provided the silicon single crystal wafer according to any one of the first to fourth aspects, wherein the oxygen concentration is 13%.
1616 ppma (-JEIDA (20.8 to 25.6 p
pma-old ASTM)), wherein the silicon single crystal wafer has an internal defect density of at least 5 × 10 8 / cm 3 after gettering heat treatment or device manufacturing heat treatment.

【0019】すなわち、よく使用される酸素濃度のウエ
ーハであっても、高いゲッタリング効果を有するウエー
ハとすることができる。なお、ここでゲッタリング熱処
理とは、育成されたシリコン単結晶棒をウエーハに加工
した後からデバイス工程に入る前までに施される熱処理
を総称し、デバイス熱処理とは、ゲッタリング熱処理そ
の他の処理の有無にかかわらず、デバイス製造工程で施
される熱処理またはこれを簡略化したシミュレーション
熱処理を総称するものである。
That is, a wafer having a high gettering effect can be obtained even with a commonly used wafer having an oxygen concentration. Here, the gettering heat treatment is a general term for heat treatment performed after processing the grown silicon single crystal rod into a wafer and before entering a device process, and the device heat treatment is a gettering heat treatment or other treatment. Irrespective of the presence or absence of the heat treatment, the heat treatment performed in the device manufacturing process or a simplified simulation heat treatment.

【0020】さらに、本発明の請求項6に記載した発明
は、前記請求項1ないし請求項5のいずれか1項に記載
したシリコン単結晶ウエーハであって、ウエーハ表面の
窒素を熱処理により外方拡散させたものである。
Further, according to a sixth aspect of the present invention, there is provided the silicon single crystal wafer according to any one of the first to fifth aspects, wherein nitrogen on the surface of the wafer is removed by heat treatment. It is diffused.

【0021】そして、このようなシリコン単結晶ウエー
ハの製造方法としては、本発明の請求項7に記載したよ
うに、チョクラルスキー法によってシリコン単結晶を育
成する際に、窒素をドープしながら結晶全面がN−領域
となる条件で引上げることを特徴とするシリコン単結晶
ウエーハの製造方法とすることができる。
As a method for producing such a silicon single crystal wafer, as described in claim 7 of the present invention, when growing a silicon single crystal by the Czochralski method, the crystal is doped while being doped with nitrogen. A method for manufacturing a silicon single crystal wafer, characterized in that pulling is performed under the condition that the entire surface is an N-region.

【0022】このように窒素をドープしながら結晶を引
上げれば、N−領域の範囲が大幅に拡大される。従っ
て、窒素をドープしながらN−領域結晶製造条件で引上
げれば、制御幅が広く、制御も容易でありシリコン単結
晶ウエーハを高歩留りで製造することができる。
When the crystal is pulled while doping with nitrogen as described above, the range of the N- region is greatly expanded. Therefore, by pulling up under the N-region crystal manufacturing conditions while doping with nitrogen, the control width is wide, the control is easy, and a silicon single crystal wafer can be manufactured at a high yield.

【0023】さらに具体的には、請求項8に記載したよ
うに、CZ法によってシリコン単結晶を育成する際に、
引上げ速度をF[mm/min]とし、シリコンの融点
から1400℃の間の引上げ軸方向の結晶内温度勾配の
平均値をG[℃/mm]で表した時、結晶中心から結晶
周辺までの距離D[mm]を横軸とし、F/G[mm 2
/℃・min]の値を縦軸として欠陥分布を示した欠陥
分布図のN−領域内で結晶を引上げる場合において、窒
素をドープしながら結晶を引上げることを特徴とするシ
リコン単結晶ウエーハの製造方法である。
More specifically, the present invention is described in claim 8.
Thus, when growing a silicon single crystal by the CZ method,
The pulling speed is F [mm / min] and the melting point of silicon
Of the temperature gradient in the crystal along the pulling axis between
When the average value is represented by G [° C./mm], the crystal
The horizontal axis is the distance D [mm] to the periphery, and F / G [mm] Two 
/ ° C./min] with the value of the vertical axis representing the defect distribution.
When pulling a crystal in the N- region of the distribution map,
The crystal is pulled while doping with silicon.
This is a method for manufacturing a recon single crystal wafer.

【0024】このように、実験・調査の結果を解析して
求めた図1の欠陥分布図を元に、窒素をドープしなが
ら、V−リッチ領域とN−領域の境界線ならびにN−領
域とI−リッチ領域の境界線で囲繞されたN−領域内に
収まるように、結晶の引上げ速度Fとシリコンの融点か
ら1400℃の間の引上げ軸方向の結晶内温度勾配の平
均値Gを制御して結晶を引上げれば、N−領域の範囲が
大幅に拡大する。従って、窒素をドープしながらN−領
域結晶製造条件で引上げれば、制御幅が広く、制御も容
易でありシリコン単結晶ウエーハを高歩留りで製造する
ことができる。
As described above, based on the defect distribution diagram of FIG. 1 obtained by analyzing the results of the experiment and investigation, the boundary between the V-rich region and the N-region and the N-region The crystal pulling rate F and the average value G of the temperature gradient G in the pulling axis direction between the melting point of silicon and 1400 ° C. are controlled so as to fall within the N-region surrounded by the boundary line of the I-rich region. If the crystal is pulled up, the range of the N- region is greatly expanded. Therefore, by pulling up under the N-region crystal manufacturing conditions while doping with nitrogen, the control width is wide, the control is easy, and a silicon single crystal wafer can be manufactured at a high yield.

【0025】すなわち、前記請求項1または請求項2に
記載した、窒素がドープされ、かつ、全面N−領域であ
るシリコン単結晶ウエーハ、あるいは窒素がドープさ
れ、熱酸化処理した際に酸化誘起積層欠陥が発生せず、
かつウエーハ全面から転位クラスターが排除されている
シリコン単結晶ウエーハを容易に作製することができ
る。
That is, when a silicon single crystal wafer which is doped with nitrogen and which is an N-region and which is doped with nitrogen as described in claim 1 or 2 is doped with nitrogen and subjected to thermal oxidation treatment, oxidation-induced lamination is performed. No defects occur,
In addition, a silicon single crystal wafer in which dislocation clusters are eliminated from the entire surface of the wafer can be easily manufactured.

【0026】この場合、請求項9に記載したように、C
Z法によって結晶を育成するに際し、磁場を印加しても
よい。このようにいわゆるMCZ法によれば、窒素ドー
プの効果と相乗して、N−領域の範囲が一層拡大するよ
うになる。従って、磁場を印加し、かつ窒素をドープし
ながらN−領域結晶製造条件で引上げれば、制御幅が一
層広く、制御も極めて容易でありかつ高生産性を維持し
て極低欠陥のシリコン単結晶ウエーハを容易に製造する
ことができる。
In this case, as described in claim 9, C
When growing a crystal by the Z method, a magnetic field may be applied. Thus, according to the so-called MCZ method, the range of the N − region is further expanded in synergy with the effect of nitrogen doping. Therefore, if the pull-up is performed under N-region crystal manufacturing conditions while applying a magnetic field and doping with nitrogen, the control width is wider, the control is extremely easy, and extremely low defect silicon unit is maintained while maintaining high productivity. A crystal wafer can be easily manufactured.

【0027】また、本発明では請求項10に記載したよ
うに、ドープする窒素濃度を5×1014atoms/c
3 以下5×1011atoms/cm3 以上とするのが
望ましい。5×1014atoms/cm3 を超える
と、例えば、ウエーハに熱処理を施した時に、窒素の弊
害である異常酸素析出等が起こり易くなることがあるか
らである。また、5×1011atoms/cm3 以上と
すれば、窒素をドープした効果はより大きなものとなる
からである。
In the present invention, the concentration of nitrogen to be doped is 5 × 10 14 atoms / c.
It is desirable to set it to 5 × 10 11 atoms / cm 3 or less, which is m 3 or less. If it exceeds 5 × 10 14 atoms / cm 3 , for example, when heat treatment is performed on the wafer, abnormal oxygen precipitation, which is a harmful effect of nitrogen, may easily occur. Also, if the concentration is set to 5 × 10 11 atoms / cm 3 or more, the effect of doping with nitrogen becomes greater.

【0028】そして、本発明の請求項11に記載した発
明は、前記請求項6ないし請求項10のいずれか1項に
記載した方法で得られたシリコン単結晶ウエーハに熱処
理を加えてウエーハ表面の窒素を外方拡散させるシリコ
ン単結晶ウエーハの製造方法である。このようにすれ
ば、表面近傍は窒素がないので先に述べた窒素の弊害に
対してより安全になる。また、ウエーハ表面においては
極めて結晶欠陥が少なく、かつウエーハのバルク部は窒
素が含有されているため、酸素の析出が促進され、十分
にIG効果(イントリンシックゲッタリング効果)を有
するウエーハを製造することができる。
According to an eleventh aspect of the present invention, a silicon single crystal wafer obtained by the method according to any one of the sixth to tenth aspects is subjected to a heat treatment to reduce the surface of the wafer. This is a method for manufacturing a silicon single crystal wafer in which nitrogen is diffused outward. In this way, since there is no nitrogen in the vicinity of the surface, it is safer against the above-mentioned adverse effects of nitrogen. In addition, since the wafer surface has very few crystal defects and the bulk portion of the wafer contains nitrogen, the precipitation of oxygen is promoted and a wafer having a sufficient IG effect (intrinsic gettering effect) is manufactured. be able to.

【0029】この場合、請求項12に記載したように、
前記熱処理を急速加熱・急速冷却装置[以下、RTA
(Rapid Thermal Anneler )装置ということがある]に
より行うことが望ましい。この装置は、枚葉式の自動連
続熱処理装置であって、熱処理前後の加熱、冷却を数秒
〜数百秒で行うので、弊害の多い長時間の熱履歴をウエ
ーハに与えることなく、数秒〜数百秒の短時間の効果的
な熱処理を施すことができる。
In this case, as described in claim 12,
The heat treatment is performed by a rapid heating / rapid cooling device [hereinafter, RTA
(Rapid Thermal Anneler) device]. This apparatus is a single-wafer type automatic continuous heat treatment apparatus, and performs heating and cooling before and after the heat treatment in several seconds to several hundred seconds. Effective heat treatment for a short time of 100 seconds can be performed.

【0030】以下、本発明につき詳細に説明するが、本
発明はこれらに限定されるものではない。説明に先立ち
各用語につき予め解説しておく。 1)FPD(Flow Pattern Defec
t)とは、成長後のシリコン単結晶棒からウェーハを切
り出し、表面の歪み層を弗酸と硝酸の混合液でエッチン
グして取り除いた後、K2 Cr27 と弗酸と水の混合
液で表面を無攪拌でエッチング(Seccoエッチン
グ)することによりピットおよびさざ波模様が生じる。
このさざ波模様をFPDと称し、ウェーハ面内のFPD
密度が高いほど酸化膜耐圧の不良が増える(特開平4−
192345号公報参照)。
Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto. Prior to the explanation, each term will be explained in advance. 1) FPD (Flow Pattern Defec)
t) means that a wafer is cut out from a silicon single crystal rod after growth, the strained layer on the surface is removed by etching with a mixed solution of hydrofluoric acid and nitric acid, and then K 2 Cr 2 O 7 , hydrofluoric acid and water are mixed. When the surface is etched with a liquid without stirring (Secco etching), pits and ripples are generated.
This ripple pattern is called FPD, and the FPD on the wafer surface
The higher the density, the more defects in the oxide film breakdown voltage increase
192345).

【0031】2)SEPD(Secco Etch P
it Defect)とは、FPDと同一のSecco
エッチングを施した時に、流れ模様(flow pat
tern)を伴うものをFPDと呼び、流れ模様を伴わ
ないものをSEPDと呼ぶ。この中で10μm以上の大
きいSEPD(LSEPD)は転位クラスターに起因す
ると考えられ、デバイスに転位クラスターが存在する場
合、この転位を通じて電流がリークし、P−Nジャンク
ションとしての機能を果たさなくなる。
2) SEPD (Secco Etch P)
it Defect) is the same as Secco as FPD
When etching is performed, a flow pattern (flow pat)
The one with tern) is called FPD, and the one without flow pattern is called SEPD. Among them, a large SEPD (LSEPD) of 10 μm or more is considered to be caused by a dislocation cluster. When a dislocation cluster exists in a device, a current leaks through the dislocation and the device does not function as a PN junction.

【0032】3)LSTD(Laser Scatte
ring Tomography Defect)と
は、成長後のシリコン単結晶棒からウエーハを切り出
し、表面の歪み層を弗酸と硝酸の混合液でエッチングし
て取り除いた後、ウエーハを劈開する。この劈開面より
赤外光を入射し、ウエーハ表面から出た光を検出するこ
とでウエーハ内に存在する欠陥による散乱光を検出する
ことができる。ここで観察される散乱体については学会
等ですでに報告があり、酸素析出物とみなされている
(J.J.A.P. Vol.32,P3679,19
93参照)。また、最近の研究では、八面体のボイド
(穴)であるという結果も報告されている。
3) LSTD (Laser Scatte)
In “Ring Tomography Defect”, a wafer is cut out from a silicon single crystal rod after growth, and a strained layer on the surface is removed by etching with a mixed solution of hydrofluoric acid and nitric acid, and then the wafer is cleaved. By irradiating infrared light from the cleavage plane and detecting light emitted from the wafer surface, scattered light due to defects existing in the wafer can be detected. The scatterers observed here have already been reported in academic societies and the like, and are regarded as oxygen precipitates (JJAP Vol. 32, P3679, 19).
93). Recent studies have also reported that it is an octahedral void.

【0033】4)COP(Crystal Origi
nated Particle)とは、ウエーハの中心
部の酸化膜耐圧を劣化させる原因となる欠陥で、Sec
coエッチではFPDになる欠陥が、SC−1洗浄(N
4 OH:H22 :H2 O=1:1:10の混合液に
よる洗浄)では選択エッチング液として働き、COPに
なる。このピットの直径は1μm以下で光散乱法で調べ
る。
4) COP (Crystal Origin)
A “nated particle” is a defect that causes deterioration of the oxide film breakdown voltage at the center of the wafer, and
The defect that becomes FPD in the co-etch is SC-1 cleaning (N
In the case of washing with a mixed solution of H 4 OH: H 2 O 2 : H 2 O = 1: 1: 10), it works as a selective etching solution and becomes COP. The diameter of the pit is 1 μm or less and is examined by a light scattering method.

【0034】5)L/D(Large Disloca
tion:格子間転位ループの略号)には、LSEP
D、LFPD等があり、転位ループ起因と考えられてい
る欠陥である。LSEPDは、上記したようにSEPD
の中でも10μm以上の大きいものをいう。また、LF
PDは、上記したFPDの中でも先端ピットの大きさが
10μm以上の大きいものをいい、こちらも転位ループ
起因と考えられている。
5) L / D (Large Disloca)
tion: abbreviation for interstitial dislocation loop)
D, LFPD, etc., which are considered to be caused by dislocation loops. LSEPD is the SEPD
Among them, those having a size of 10 μm or more are referred. Also, LF
The PD refers to the above-mentioned FPD having a large tip pit size of 10 μm or more, which is also considered to be caused by a dislocation loop.

【0035】本発明者らは、先に特願平9−19941
5号で提案したように、CZ法によるシリコン単結晶成
長に関し、V−領域とI−領域の境界近辺について、詳
細に調査したところ、この境界近辺の極く狭い領域にF
PD、LSTD、COPの数が著しく少なく、LSEP
Dも存在しないニュートラルな領域(N−領域)がある
ことを発見した。
The present inventors have previously disclosed in Japanese Patent Application No. 9-19994.
As proposed in No. 5, the vicinity of the boundary between the V-region and the I-region was investigated in detail with respect to the silicon single crystal growth by the CZ method.
The number of PDs, LSTDs, COPs is extremely small, and LSEP
It has been found that there is a neutral region (N-region) in which D does not exist.

【0036】そこで、このN−領域をウエーハ全面に広
げることができれば、点欠陥を大幅に減らせると発想
し、成長(引上げ)速度と温度勾配の関係の中で、結晶
のウエーハ面内では、引上げ速度はほぼ一定であるか
ら、面内の点欠陥の濃度分布を決定する主な因子は温度
勾配である。つまり、ウエーハ面内で、軸方向の温度勾
配に差があることが問題で、この差を減らすことが出来
れば、ウエーハ面内の点欠陥の濃度差も減らせることを
見出し、結晶中心部の温度勾配Gcと結晶周辺部分の温
度勾配Geとの差を△G=(Ge−Gc)≦5℃/cm
となるように炉内温度を制御して引上げ速度を調節すれ
ば、ウエーハ全面がN領域からなる欠陥のないウエーハ
が得られるようになった。しかしながら、この方法で
は、N−領域となる引上げ速度の制御範囲が狭く、HZ
の構造にも限界があるために、結晶の軸方向にN−領域
を拡大することは困難であるとともに、成長速度も低下
させざるを得なかった。
Therefore, it is conceived that if this N- region can be spread over the entire surface of the wafer, point defects can be greatly reduced, and in the relationship between the growth (pulling) speed and the temperature gradient, the following can be considered: Since the pulling speed is almost constant, the main factor that determines the concentration distribution of point defects in the plane is the temperature gradient. In other words, it is a problem that there is a difference in the temperature gradient in the axial direction in the wafer plane, and if this difference can be reduced, it is found that the difference in the concentration of point defects in the wafer plane can be reduced. The difference between the temperature gradient Gc and the temperature gradient Ge around the crystal is represented by ΔG = (Ge−Gc) ≦ 5 ° C./cm
If the pulling speed is adjusted by controlling the temperature in the furnace so as to obtain a defect-free wafer in which the entire surface of the wafer is composed of an N region, it has become possible to obtain a wafer without defects. However, in this method, the control range of the pulling speed in the N-region is narrow, and HZ
Since there is a limit to the structure, it is difficult to expand the N- region in the axial direction of the crystal, and the growth rate has to be reduced.

【0037】一方、窒素等の軽元素不純物をドープした
場合、グローンイン欠陥分布に対する不純物の影響につ
いては、従来からボロンをドープした場合に、OSFリ
ングが縮小する成長速度がやや速くなることや転位ルー
プが発生しにくくなることが報告されている。また、窒
素をシリコン単結晶中にドープすると、シリコン中の原
子空孔の凝集が抑制され、結晶欠陥密度が低下すること
が指摘されている(T.Abe and H.Takeno,Mat.Res.Soc.S
ymp.Proc.Vol.262,3,1992 )。
On the other hand, when a light element impurity such as nitrogen is doped, the influence of the impurity on the growth-in defect distribution is as follows. Are reported to be less likely to occur. In addition, it has been pointed out that doping nitrogen into a silicon single crystal suppresses the aggregation of atomic vacancies in silicon and lowers the crystal defect density (T. Abe and H. Takeno, Mat. Res. Soc. .S
ymp.Proc.Vol.262,3,1992).

【0038】そこで、窒素ドープについて、結晶軸方向
の温度勾配は大きく、結晶中心部と結晶周辺部の温度勾
配の差△Gを出来るだけ小さくするようなHZ構造を備
えた結晶引上げ装置を使用し、引上げ速度を変えて結晶
面内を調査した結果、新たに次のような知見を得、諸条
件を確立して本発明を完成させた。
Therefore, for nitrogen doping, use is made of a crystal pulling apparatus having an HZ structure in which the temperature gradient in the crystal axis direction is large and the difference ΔG in the temperature gradient between the central portion and the peripheral portion of the crystal is made as small as possible. As a result of examining the crystal plane with changing the pulling speed, the following new knowledge was obtained, and various conditions were established to complete the present invention.

【0039】すなわち、窒素をドープすることによっ
て、FPDやCOPもなく、転位クラスターも存在しな
い領域の引上げ速度のマージンが拡大していることが判
った。そして、OSFの発生挙動が従来のものとはかな
り異なることも判った。これは、窒素をドープし、引上
げ速度を変化させながら結晶を成長させ、得られた単結
晶棒から輪切りのサンプルやウエーハ、及び縦割りのサ
ンプルを切り出し、グローイン欠陥を測定し、また、熱
酸化処理を施してOSFの発生状況を確認した結果、判
明したものである。
That is, it was found that doping with nitrogen increased the margin of the pulling rate in a region where there was no FPD or COP and there was no dislocation cluster. It was also found that the OSF generation behavior was considerably different from the conventional one. This is done by doping with nitrogen, growing the crystal while changing the pulling rate, cutting out a sliced sample, a wafer, and a vertically divided sample from the obtained single crystal rod, measuring the glow-in defect, and measuring the thermal oxidation. As a result of performing processing and confirming the state of occurrence of OSF, it was found.

【0040】図1に窒素を1×1013atoms/c
3 ドープした場合における結晶のグローイン欠陥の様
子、図2に同一のHZを使用して窒素をドープしていな
い場合における結晶のグローイン欠陥の様子を示す。図
2に示すように、窒素をドープしていない場合、まず引
上げ速度が0.56mm/minでFPDが0になり、
それより僅かに引上げ速度を低めるとOSFがリング状
に発生し、0.54mm/minでOSFが中心に消
え、これ以下の引上げ速度ではOSFもFPDも転位ク
ラスターも存在しない領域となり、0.52mm/mi
nで転位クラスターが発生する。
FIG. 1 shows that nitrogen was supplied at 1 × 10 13 atoms / c.
FIG. 2 shows the state of the glow-in defect in the crystal when m 3 is doped, and FIG. 2 shows the state of the glow-in defect in the crystal when the same HZ is not used and nitrogen is not doped. As shown in FIG. 2, when nitrogen is not doped, FPD becomes 0 at a pulling rate of 0.56 mm / min.
When the pulling speed is slightly lowered, the OSF is formed in a ring shape, and the OSF disappears at the center at 0.54 mm / min. At a pulling speed lower than 0.54 mm / min, the OSF, the FPD and the dislocation cluster do not exist. / Mi
Dislocation clusters occur at n.

【0041】このような結晶欠陥分布が、窒素を1×1
13atoms/cm3 ドープした場合は、図1に示す
ようにFPDが0になるよりも高い引上げ速度でOSF
が径方向全面に発生し、ある部分ではFPDすなわちV
−リッチ欠陥でもあり、OSFも発生するような領域が
存在する。そして、0.640mm/minの引上げ速
度でFPDが0になり、OSFのみの領域となり、0.
577mm/minでは中心ではOSFが消去している
が、周辺ではOSFが少し残るような領域となる。さら
に0.570mm/minで周辺部分のOSFが消去
し、OSFもFPDも転位クラスターも存在しない領域
となる。そして、0.500mm/minで転位クラス
ターが発生した。すなわち、欠陥のない領域が大きく拡
大し、またOSFの発生消滅挙動がノンドープの場合と
は、かなり異なることが判った。
Such a crystal defect distribution indicates that nitrogen is 1 × 1
When 0 13 atoms / cm 3 is doped, as shown in FIG.
Is generated over the entire surface in the radial direction.
-There is a region where the defect is also a rich defect and OSF also occurs. Then, at a pulling speed of 0.640 mm / min, the FPD becomes 0, and the region becomes only the OSF.
At 577 mm / min, the OSF is erased at the center, but a little OSF remains in the periphery. Further, at 0.570 mm / min, the peripheral portion of the OSF is erased, and the OSF, the FPD, and the dislocation cluster do not exist. Then, dislocation clusters were generated at 0.500 mm / min. In other words, it was found that the region without any defects was greatly expanded, and that the OSF generation and annihilation behavior was considerably different from that in the case of non-doping.

【0042】これを、従来報告されているようなF/G
に直すと、ノンドープの場合は、0.146〜0.15
7mm2 /℃・minの範囲でFPD、及び転位クラス
ターがないN−領域となり、OSFもない領域となると
0.146〜0.152mm2 /℃・minと大変に狭
い領域でしかない。しかし、窒素をドープした場合は、
0.141〜0.180mm2 /℃・minもの大変広
い範囲でN−領域となり、OSFが無い領域であって
も、0.141〜0.161mm2 /℃・minと拡大
していることが判る。
This is compared with the previously reported F / G
In the case of non-doping, 0.146 to 0.15
In the range of 7 mm 2 / ° C. · min, the region becomes an N-region without FPD and dislocation cluster, and the region without OSF is only a very narrow region of 0.146 to 0.152 mm 2 / ° C. · min. However, when doped with nitrogen,
0.141~0.180mm 2 / ℃ · min as a very wide range becomes the N- region, even OSF is not region, that is to enlarge 0.141~0.161mm 2 / ℃ · min I understand.

【0043】これは、従来のボロンコフらによって報告
されていた、「欠陥の分布はF/Gによって決まり、O
SFの発生する部分や、FPDの境界や転位クラスター
発生の境界は、ある一定のF/G値によって決まる。」
という法則が、窒素ドープの場合には破綻することを示
すものであり、かつ、「OSFリングは引上げ速度の低
下に伴い中央に収縮し、あるF/Gの時に中央で消滅す
る。」といった、従来報告されているOSFの挙動と
は、窒素ドープの場合にはかなり異なることを示す。
This was reported by the conventional Bornkov et al., "The distribution of defects is determined by F / G.
The part where SF occurs, the boundary of FPD and the boundary of dislocation cluster generation are determined by a certain F / G value. "
This rule indicates that the case of nitrogen doping breaks down, and that the OSF ring contracts at the center with a decrease in the pulling speed and disappears at the time of a certain F / G. It shows that the behavior of OSF reported so far is considerably different in the case of nitrogen doping.

【0044】この例では、ノンドープで0.04mm/
min(OSFが無い領域とする場合は0.02mm/
min)しかなかった引上げ速度のマージンが、窒素を
ドープした場合には0.14mm/min(OSFが無
い領域とする場合は0.07mm/min)ものマージ
ンが存在し、例えば0.50〜0.57mm/minの
範囲で結晶を成長させることにより、ウエーハ全面から
OSFもFPDも転位クラスターも排除されている、極
低欠陥のウエーハを容易に製造することができる。しか
も、従来より高速で全面N領域のウエーハを得ることも
可能であり、結晶の生産性を向上させることも可能であ
る。
In this example, non-doped 0.04 mm /
min (0.02 mm /
min), there is a margin of 0.14 mm / min in the case of doping with nitrogen (0.07 mm / min in the case where there is no OSF), for example, 0.50-0. By growing a crystal at a rate of 0.57 mm / min, a wafer with extremely low defects, in which OSF, FPD and dislocation clusters are excluded from the entire surface of the wafer, can be easily produced. In addition, it is possible to obtain a wafer in the entire N region at a higher speed than before, and it is also possible to improve the productivity of the crystal.

【0045】本発明において、CZ法によって窒素をド
ープしたシリコン単結晶棒を育成するには、例えば特開
昭60−251190号に記載されているような公知の
方法によれば良い。すなわち、CZ法は、石英ルツボ中
に収容された多結晶シリコン原料の融液に種結晶を接触
させ、これを回転させながらゆっくりと引き上げて所望
直径のシリコン単結晶棒を育成する方法であるが、あら
かじめ石英ルツボ内に窒化物を入れておくか、シリコン
融液中に窒化物を投入するか、雰囲気ガスを窒素を含む
雰囲気等とすることによって、引き上げ結晶中に窒素を
ドープすることができる。この際、窒化物の量あるいは
窒素ガスの濃度あるいは導入時間等を調整することによ
って、結晶中のドープ量を制御することが出来る。この
ように、CZ法によって単結晶棒を育成する際に、窒素
をドープすることによって、結晶成長中に導入される結
晶欠陥の発生を抑制することが出来る。
In the present invention, a silicon single crystal rod doped with nitrogen by the CZ method may be grown by a known method, for example, as described in Japanese Patent Application Laid-Open No. 60-251190. That is, the CZ method is a method in which a seed crystal is brought into contact with a melt of a polycrystalline silicon raw material contained in a quartz crucible, and is slowly pulled up while rotating to grow a silicon single crystal rod having a desired diameter. By pulling nitride in a quartz crucible in advance, putting nitride in a silicon melt, or setting the atmosphere gas to an atmosphere containing nitrogen, nitrogen can be doped into the pulled crystal. . At this time, the doping amount in the crystal can be controlled by adjusting the amount of the nitride, the concentration of the nitrogen gas, the introduction time, and the like. As described above, when a single crystal rod is grown by the CZ method, the generation of crystal defects introduced during crystal growth can be suppressed by doping with nitrogen.

【0046】この時に、ノンドープ時にも言われている
ように、結晶が成長するにしたがって、結晶の温度勾配
は変化するので、実際は結晶の頭の方と尾部の直前で
は、上記のような欠陥が無いN−領域となる引上げ速度
が徐々に変化する。つまり、上記データは結晶中心付近
のデータであるので、結晶の頭ではこれよりも速めに引
上げ速度を設定し、後半では遅めに引上げ速度を決めれ
ば良い。その結果、結晶全域にわたって、極低欠陥とな
る結晶が容易に作製でき、歩留りの向上と、簡便な品質
管理を実現できる。
At this time, as is also said at the time of non-doping, the temperature gradient of the crystal changes as the crystal grows, so that the above-mentioned defects are actually formed immediately before the head and tail of the crystal. The pulling speed in the non-existent N-region gradually changes. That is, since the above data is data near the center of the crystal, the pulling speed may be set faster at the head of the crystal and slower in the latter half. As a result, a crystal having an extremely low defect can be easily formed over the entire crystal area, and an improvement in yield and easy quality control can be realized.

【0047】この場合、CZ法によって結晶を育成する
に際し、磁場を印加してもよい。このようにいわゆるM
CZ法によれば、窒素ドープの効果と相乗して、引上げ
速度が高速側にシフトすると共に、N−領域の範囲も大
幅に拡大するようになる。シリコン融液に印加する磁場
は、水平磁場、縦磁場またはカスプ磁場等が使用され
る。印加する磁場の強度は、2000G以上、好ましく
は3000G以上が良い。2000G未満では磁場印加
効果が少ないからである。従って、磁場を印加し、かつ
窒素をドープしながらN−領域結晶製造条件で引上げれ
ば、一層制御幅が広く、制御も容易でありかつ高生産性
を維持して極低欠陥のシリコン単結晶ウエーハを極めて
容易に製造することができる。
In this case, a magnetic field may be applied when growing the crystal by the CZ method. Thus, the so-called M
According to the CZ method, the pulling speed shifts to a higher speed side in synergy with the effect of nitrogen doping, and the range of the N- region is greatly expanded. As the magnetic field applied to the silicon melt, a horizontal magnetic field, a vertical magnetic field, a cusp magnetic field, or the like is used. The strength of the applied magnetic field is preferably 2000 G or more, and more preferably 3000 G or more. This is because the effect of applying a magnetic field is less at less than 2000G. Therefore, by pulling up under the N-region crystal manufacturing conditions while applying a magnetic field and doping with nitrogen, a silicon single crystal having an extremely low defect is obtained with a wider control range, easier control and high productivity. Wafers can be manufactured very easily.

【0048】本発明における窒素のドープ量は、5×1
11atoms/cm3 以上ドープした場合に特に効果
が大きく、N−領域の範囲が大幅に拡大することが判っ
た。例えば1×1014atoms/cm3 ドープした場
合には、先の効果は促進されており、窒素濃度が増加す
ればするほど、N−領域が拡大する効果は大きい。しか
し、窒素濃度が5×1014atoms/cm3 を越えて
しまうと、ウエーハに熱処理を施した時に異常酸素析出
が発生する等の弊害が発生する場合があるので、窒素濃
度は5×1014atoms/cm3 以下5×1011at
oms/cm3以上であることが好ましい。すなわち、
前述のF/Gの定量値は、あくまでも1×1013ato
ms/cm 3の窒素がドープされた時の値である。つま
り、F/Gは窒素ドープ量に対して変化するので、実験
で確認すればよい。
The doping amount of nitrogen in the present invention is 5 × 1
011atoms / cmThree Particularly effective when doped above
Is large, and the range of the N-region is greatly expanded.
Was. For example, 1 × 1014atoms / cmThree Doping place
In this case, the previous effect is promoted and the nitrogen concentration increases.
The more the effect, the greater the effect of expanding the N-region. Only
And the nitrogen concentration is 5 × 1014atoms / cmThree Beyond
Otherwise, abnormal oxygen precipitation occurs when the wafer is subjected to heat treatment.
May cause adverse effects such as the generation of nitrogen.
The degree is 5 × 1014atoms / cmThree Below 5 × 1011at
oms / cmThreeIt is preferable that it is above. That is,
The aforementioned quantitative value of F / G is 1 × 1013ato
ms / cm ThreeIs the value when nitrogen is doped. Toes
Since F / G changes with the nitrogen doping amount,
You can check with.

【0049】このようにして、窒素がドープされ、か
つ、全面N−領域であるシリコン単結晶ウエーハ、ある
いは窒素がドープされ、熱酸化処理した際に酸化誘起積
層欠陥が発生せず、かつウエーハ全面から転位クラスタ
ーが排除されているという本発明のシリコン単結晶ウエ
ーハを作製することができる。
In this manner, a silicon single crystal wafer doped with nitrogen and being an N-region on the entire surface, or an oxide-induced stacking fault is not generated when thermal oxidation is performed and nitrogen is doped, and the entire surface of the wafer is not exposed. The silicon single crystal wafer of the present invention in which dislocation clusters are eliminated from the wafer can be produced.

【0050】この場合、結晶中に過剰に存在する窒素
は、窒素ドープして得られたシリコン単結晶ウエーハに
熱処理を加えてウエーハ表面の窒素を外方拡散させれば
よい。このようにすれば、ウエーハ表面において極めて
結晶欠陥の少ないウエーハを得ることができる。また、
ウエーハのバルク部は、窒素が含有されているため、酸
素の析出が促進され、十分にIG効果(イントリンシッ
クゲッタリング効果)を有するウエーハを製造すること
ができる。
In this case, excess nitrogen in the crystal may be obtained by subjecting a silicon single crystal wafer obtained by nitrogen doping to a heat treatment to diffuse nitrogen on the wafer surface outward. In this way, a wafer having extremely few crystal defects on the wafer surface can be obtained. Also,
Since nitrogen is contained in the bulk portion of the wafer, precipitation of oxygen is promoted, and a wafer having a sufficient IG effect (intrinsic gettering effect) can be manufactured.

【0051】通常、シリコン単結晶のN領域には、どち
らかといえばベイカンシイが優勢なN(V)領域と、ど
ちらかといえばインタースティシアル−シリコンが優勢
なN(I)領域が存在しており、従来の窒素をドープし
ていないシリコン単結晶においては、よく使用される酸
素濃度(13〜16ppma−JEIDA(20.8〜
25.6ppma−oldASTM))では、一枚のウ
エーハでゲッタリング効果がある部分であるN(V)領
域の部分と無い部分であるN(I)領域の部分が混在す
るような場合があった。ちなみに、窒素をドープしない
場合のN(I)領域では、例えば、800℃×4時間+
1000℃×16時間の熱処理後における内部欠陥密度
は1×10〜1×10ケ/cmに留まっており、ウ
エーハ全体でのゲッタリング効果は低かった。
Usually, in the N region of the silicon single crystal, there are an N (V) region in which vacancies are predominant and an N (I) region in which interstitial-silicon is predominant. In a conventional silicon single crystal not doped with nitrogen, a commonly used oxygen concentration (13 to 16 ppma-JEIDA (20.8 to
25.6 ppma-old ASTM)), there is a case where a portion of the N (V) region, which is a portion having a gettering effect, and a portion of the N (I) region, which is a portion having no gettering effect, are mixed in one wafer. . Incidentally, in the N (I) region where nitrogen is not doped, for example, 800 ° C. × 4 hours +
The internal defect density after heat treatment at 1000 ° C. for 16 hours was 1 × 10 7 to 1 × 10 8 / cm 3 , and the gettering effect on the entire wafer was low.

【0052】しかし、窒素をドープした場合は、N
(I)領域の部分においても、上記、800℃×4時間
+1000℃×16時間の熱処理を行った後に、1×1
ケ/cmを超える内部欠陥(BMD:Bulk Micro De
fect)が確認されており、全N領域で高いゲッタリング
能力を持たせることが可能となった。そのためウエーハ
全体のゲッタリング効果を大幅に向上させることができ
るようになった。
However, when nitrogen is doped, N
Also in the region (I), after the above heat treatment of 800 ° C. × 4 hours + 1000 ° C. × 16 hours, 1 × 1
Internal defects exceeding 9 / cm 3 (BMD: Bulk Micro De
fect) has been confirmed, and high gettering ability can be provided in all N regions. Therefore, the gettering effect of the entire wafer can be greatly improved.

【0053】なお、このウエーハのゲッタリング効果
は、バルク部に含有されている窒素の働きにより、低酸
素濃度のウエーハであってもゲッタリング効果は高いも
のとなるが、特に酸素濃度が13ppma(−JEID
A,(20.8ppma−ASTM‘79))以上であ
れば、さらにゲッタリング効果は高いものとなる。
The gettering effect of this wafer is high even with a wafer having a low oxygen concentration due to the function of nitrogen contained in the bulk portion. In particular, the oxygen concentration is 13 ppma ( -JEID
A, (20.8 ppma-ASTM '79)) or more results in a higher gettering effect.

【0054】ウエーハ表面の窒素を外方拡散させる具体
的な熱処理の条件としては、900℃〜シリコンの融点
以下の温度で行なうのが好ましい。このような温度範囲
で熱処理をすることによって、十分にウエーハ表面層の
窒素を外方拡散できるとともに、同時に酸素をも外方拡
散させることができるので、表面層における酸素析出物
に起因する欠陥の発生をほぼ完全に防止することが出来
るからである。一方、バルク部においては、上記熱処理
によって酸素析出物を成長させることができるので、I
G効果を有するウエーハとすることができる。特に、本
発明では、バルク部においては、窒素の存在により酸素
析出が促進されるので、IG効果の高いものとなり、た
とえ低酸素濃度のシリコンウエーハであっても十分にI
G効果を発揮することが出来るものとなる。
As a specific heat treatment condition for out-diffusing nitrogen on the wafer surface, the heat treatment is preferably performed at a temperature of 900 ° C. to the melting point of silicon or lower. By performing the heat treatment in such a temperature range, nitrogen in the wafer surface layer can be sufficiently diffused outward, and oxygen can also be diffused outward at the same time, so that defects caused by oxygen precipitates in the surface layer can be reduced. This is because generation can be almost completely prevented. On the other hand, in the bulk portion, oxygen precipitates can be grown by the above-described heat treatment.
A wafer having the G effect can be obtained. In particular, in the present invention, in the bulk portion, the precipitation of oxygen is promoted by the presence of nitrogen, so that the IG effect is high.
G effect can be exhibited.

【0055】この場合、熱処理を急速加熱・急速冷却装
置により行うことが望ましい。この装置は、いわゆるR
TA装置と呼ばれるもので、枚葉式の自動連続熱処理装
置であって、熱処理前後の加熱、冷却を数秒〜数百秒で
行うので、弊害の多い長時間の熱履歴をウエーハに与え
ることなく、数秒〜数百秒の短時間内に効果的な熱処理
を施すことができる。
In this case, it is desirable that the heat treatment be performed by a rapid heating / cooling device. This device is a so-called R
It is called a TA device and is a single-wafer type automatic continuous heat treatment device.Because heating and cooling before and after heat treatment are performed in a few seconds to several hundred seconds, without giving a long-term heat history with harmful effects to the wafer, An effective heat treatment can be performed within a short time of several seconds to several hundred seconds.

【0056】また、ウエーハ表面の窒素を外方拡散させ
るための熱処理雰囲気を、酸素、水素、アルゴンあるい
はこれらの混合雰囲気下で行なうのが好ましい。このよ
うなガス雰囲気で熱処理をすることによって、シリコン
ウエーハに有害となる表面被膜を形成させることなく、
効率的に窒素を外方拡散させることができる。特に、水
素、アルゴンあるいはこれらの混合雰囲気のような、還
元性の雰囲気で高温熱処理を行なうと、ウエーハ表面の
結晶欠陥が消滅し易いのでより好ましい。
The heat treatment for diffusing nitrogen on the wafer surface outward is preferably performed in an atmosphere of oxygen, hydrogen, argon or a mixture of these. By performing heat treatment in such a gas atmosphere, without forming a harmful surface film on the silicon wafer,
It is possible to efficiently diffuse nitrogen outward. In particular, it is more preferable to perform the high-temperature heat treatment in a reducing atmosphere such as an atmosphere of hydrogen, argon, or a mixture thereof because crystal defects on the wafer surface are easily eliminated.

【0057】こうして、窒素をドープしたCZ法による
極低欠陥シリコン単結晶ウエーハであって、該シリコン
単結晶ウエーハ表面の窒素が、熱処理により外方拡散さ
れているという本発明のシリコン単結晶ウエーハを得る
ことが出来る。本発明のシリコンウエーハは、ウエーハ
表面が極低欠陥なため、酸化膜耐圧特性等の電気的特性
に優れたものとなり、デバイス製造の歩留りを向上させ
ることができる。
Thus, a silicon single crystal wafer of the present invention, which is a very low defect silicon single crystal wafer doped with nitrogen by the CZ method, wherein nitrogen on the surface of the silicon single crystal wafer is outwardly diffused by heat treatment. Can be obtained. The silicon wafer of the present invention has excellent electrical characteristics such as oxide withstand voltage characteristics since the surface of the wafer has extremely low defects, and can improve the yield of device manufacturing.

【0058】[0058]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するCZ法による単結晶引上げ装置の構成例を図
3により説明する。図3に示すように、この単結晶引上
げ装置30は、引上げ室31と、引上げ室31中に設け
られたルツボ32と、ルツボ32の周囲に配置されたヒ
ータ34と、ルツボ32を回転させるルツボ保持軸33
及びその回転機構(図示せず)と、シリコンの種結晶5
を保持するシードチャック6と、シードチャック6を引
上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取機
構(図示せず)を備えて構成されている。ルツボ32
は、その内側のシリコン融液(湯)2を収容する側には
石英ルツボが設けられ、その外側には黒鉛ルツボが設け
られている。また、ヒータ34の外側周囲には断熱材3
5が配置されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, a configuration example of a single crystal pulling apparatus using the CZ method used in the present invention will be described with reference to FIG. As shown in FIG. 3, the single crystal pulling apparatus 30 includes a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, a heater 34 disposed around the crucible 32, and a crucible for rotating the crucible 32. Holding shaft 33
And its rotation mechanism (not shown), and a silicon seed crystal 5.
, A wire 7 for pulling up the seed chuck 6, and a winding mechanism (not shown) for rotating or winding the wire 7. Crucible 32
Is provided with a quartz crucible on the side for containing the silicon melt (hot water) 2 inside, and a graphite crucible on the outside thereof. A heat insulating material 3 is provided around the outside of the heater 34.
5 are arranged.

【0059】また、本発明の製造方法に関わる製造条件
を設定するために、結晶の固液界面の外周に環状の固液
界面断熱材8を設け、その上に上部囲繞断熱材9が配置
されている。この固液界面断熱材8は、その下端とシリ
コン融液2の湯面との間に3〜5cmの隙間10を設け
て設置されている。上部囲繞断熱材9は条件によっては
使用しないこともある。さらに、冷却ガスを吹き付けた
り、輻射熱を遮って単結晶を冷却する不図示の筒状の冷
却装置を設けてもよい。別に、最近では引上げ室31の
水平方向の外側に、図示しない磁石を設置し、シリコン
融液2に水平方向あるいは垂直方向等の磁場を印加する
ことによって、融液の対流を抑制し、単結晶の安定成長
をはかる、いわゆるMCZ法が用いられることも多い。
Further, in order to set the manufacturing conditions relating to the manufacturing method of the present invention, an annular solid-liquid interface heat insulator 8 is provided on the outer periphery of the solid-liquid interface of the crystal, and an upper surrounding heat insulator 9 is disposed thereon. ing. The solid-liquid interface heat insulating material 8 is provided with a gap 10 of 3 to 5 cm between its lower end and the surface of the silicon melt 2. The upper surrounding insulating material 9 may not be used depending on conditions. Furthermore, a cylindrical cooling device (not shown) for blowing a cooling gas or cooling the single crystal by blocking radiant heat may be provided. Separately, recently, a magnet (not shown) is installed outside the pulling chamber 31 in the horizontal direction, and a magnetic field in the horizontal direction or the vertical direction is applied to the silicon melt 2 to suppress the convection of the melt and obtain a single crystal. In many cases, a so-called MCZ method is used to achieve stable growth.

【0060】次に、上記の単結晶引上げ装置30による
単結晶育成方法について説明する。まず、ルツボ32内
でシリコンの高純度多結晶原料を融点(約1420°
C)以上に加熱して融解する。この時、窒素をドープす
るために、例えば窒化膜付きシリコンウエーハを投入し
ておく。次に、ワイヤ7を巻き出すことにより融液2の
表面略中心部に種結晶5の先端を接触又は浸漬させる。
その後、ルツボ保持軸33を適宜の方向に回転させると
ともに、ワイヤ7を回転させながら巻き取り種結晶5を
引上げることにより、単結晶育成が開始される。以後、
引上げ速度と温度を適切に調節することにより略円柱形
状の窒素をドープした単結晶棒1を得ることができる。
Next, a method for growing a single crystal by the single crystal pulling apparatus 30 will be described. First, a high-purity polycrystalline silicon material is melted in a crucible 32 at a melting point (about 1420 °).
C) Heat to melt above. At this time, for example, a silicon wafer with a nitride film is charged in order to dope nitrogen. Next, by unwinding the wire 7, the tip of the seed crystal 5 is brought into contact with or immersed substantially in the center of the surface of the melt 2.
Thereafter, the crucible holding shaft 33 is rotated in an appropriate direction, and at the same time, the wound seed crystal 5 is pulled up while rotating the wire 7, thereby starting single crystal growth. Since then
By appropriately adjusting the pulling speed and the temperature, a substantially cylindrical nitrogen-doped single crystal rod 1 can be obtained.

【0061】この場合、本発明では、本発明の目的を達
成するために、図3に示したように、引上げ室31の湯
面上の単結晶棒1中の液状部分の外周空間において、湯
面近傍の結晶の温度が例えば1420℃から1400℃
までの温度域に環状の固液界面断熱材8を設けたこと
と、その上に上部囲繞断熱材9を配置したことである。
さらに、必要に応じてこの断熱材の上部に結晶を冷却す
る装置を設けて、これに上部より冷却ガスを吹きつけて
結晶を冷却できるものとし、筒下部に輻射熱反射板を取
り付けた構造としてもよい。
In this case, according to the present invention, in order to achieve the object of the present invention, as shown in FIG. The temperature of the crystal in the vicinity of the plane is, for example, 1420 ° C. to 1400 ° C.
That is, the annular solid-liquid interface heat insulating material 8 is provided in the temperature range up to and the upper surrounding heat insulating material 9 is disposed thereon.
Further, if necessary, a device for cooling the crystal is provided on the upper part of the heat insulating material, and a cooling gas can be blown from the upper part to cool the crystal, and a structure in which a radiant heat reflecting plate is attached to the lower part of the cylinder. Good.

【0062】このように液面の直上の位置に所定の隙間
を設けて断熱材を配置し、さらにこの断熱材の上部に結
晶を冷却する装置を設けた構造とすることによって、結
晶成長界面近傍では輻射熱により保温効果が得られ、結
晶の上部ではヒータ等からの輻射熱をカットできるの
で、本発明の製造条件を満足させることができる。
As described above, a structure is provided in which a predetermined gap is provided at a position immediately above the liquid level and a heat insulating material is provided, and a device for cooling a crystal is provided above the heat insulating material, thereby providing a structure near the crystal growth interface. In this case, a heat retention effect is obtained by radiant heat, and radiant heat from a heater or the like can be cut off above the crystal, so that the production conditions of the present invention can be satisfied.

【0063】次に、得られた窒素含有シリコン単結晶棒
をスライスして所定のウエーハ加工して得られるウエー
ハに熱処理を加えてウエーハ表面の窒素を外方拡散させ
ることになるが、本発明ではこの熱処理に急速加熱・急
速冷却できる装置を使用することにした。このRTA装
置としては、熱放射によるランプ加熱器のような装置を
挙げることができる。また、その他市販されているもの
として、例えばAST社製、SHS−2800のような
装置を挙げることができ、これらは特別複雑で高価なも
のではない。
Next, the wafer obtained by slicing the obtained nitrogen-containing silicon single crystal rod and subjecting it to predetermined wafer processing is subjected to a heat treatment so that nitrogen on the wafer surface is diffused outward. A device capable of rapid heating and rapid cooling was used for this heat treatment. Examples of the RTA apparatus include an apparatus such as a lamp heater using heat radiation. Other commercially available devices such as SHS-2800 manufactured by AST are not particularly complicated and expensive.

【0064】ここで、本発明で使用するRTA装置の一
例を図4に示す。図4の熱処理装置20は、例えば炭化
珪素あるいは石英からなるベルジャ21を有し、このベ
ルジャ21内でウエーハを熱処理するようになってい
る。加熱は、ベルジャ21を囲繞するように配置される
加熱ヒータ22,22’によって行う。この加熱ヒータ
は上下方向で分割されており、それぞれ独立に供給され
る電力を制御できるようになっている。もちろん加熱方
式は、これに限定されるものではなく、いわゆる輻射加
熱、高周波加熱方式としてもよい。加熱ヒータ22,2
2’の外側には、熱を遮蔽するためのハウジング23が
配置されている。
FIG. 4 shows an example of the RTA apparatus used in the present invention. The heat treatment apparatus 20 shown in FIG. 4 has a bell jar 21 made of, for example, silicon carbide or quartz, and heats a wafer in the bell jar 21. The heating is performed by heaters 22 and 22 ′ arranged to surround the bell jar 21. The heater is divided in the vertical direction, so that the power supplied independently can be controlled. Of course, the heating method is not limited to this, and may be a so-called radiant heating or high-frequency heating method. Heater 22,2
A housing 23 for shielding heat is arranged outside 2 '.

【0065】炉の下方には、水冷チャンバ24とベース
プレート25が配置され、ベルジャ21内と、外気とを
封鎖している。そしてシリコンウエーハ28はステージ
27上に保持されるようになっており、ステージ27は
モータ29によって上下動自在な支持軸26の上端に取
りつけられている。水冷チャンバ24には横方向からウ
エーハを炉内に出し入れできるように、ゲートバルブに
よって開閉可能に構成される不図示のウエーハ挿入口が
設けられている。また、ベースプレート25には、ガス
流入口と排気口が設けられており、炉内ガス雰囲気を調
整できるようになっている。
A water cooling chamber 24 and a base plate 25 are arranged below the furnace, and seal the inside of the bell jar 21 from the outside air. The silicon wafer 28 is held on a stage 27, and the stage 27 is attached to the upper end of a support shaft 26 which can be moved up and down by a motor 29. The water cooling chamber 24 is provided with a wafer insertion port (not shown) that can be opened and closed by a gate valve so that the wafer can be taken in and out of the furnace from the lateral direction. Further, the base plate 25 is provided with a gas inlet and an outlet, so that the gas atmosphere in the furnace can be adjusted.

【0066】以上のような熱処理装置20によって、窒
素含有シリコンウエーハの急速加熱・急速冷却する熱処
理は次のように行われる。まず、加熱ヒータ22,2
2’によってベルジャ21内を、例えば900℃〜シリ
コンの融点以下の所望温度に加熱し、その温度に保持す
る。分割された加熱ヒータそれぞれを独立して供給電力
を制御すれば、ベルジャ21内を高さ方向に沿って温度
分布をつけることができる。したがって、ウエーハの処
理温度は、ステージ27の位置、すなわち支持軸26の
炉内への挿入量によって決定することができる。熱処理
雰囲気は、酸素、水素、アルゴンあるいはこれらの混合
ガスが使用される。
The heat treatment for rapidly heating and rapidly cooling the nitrogen-containing silicon wafer by the heat treatment apparatus 20 as described above is performed as follows. First, the heaters 22 and 2
The inside of the bell jar 21 is heated to a desired temperature of, for example, 900 ° C. to the melting point of silicon by 2 ′, and is maintained at that temperature. If the supply power is controlled independently for each of the divided heaters, a temperature distribution can be provided in the bell jar 21 along the height direction. Therefore, the processing temperature of the wafer can be determined by the position of the stage 27, that is, the insertion amount of the support shaft 26 into the furnace. As the heat treatment atmosphere, oxygen, hydrogen, argon, or a mixed gas thereof is used.

【0067】ベルジャ21内が所望温度で維持されたな
ら、熱処理装置20に隣接して配置される、不図示のウ
エーハハンドリング装置によってウエーハを水冷チャン
バ24の挿入口から入れ、最下端位置で待機させたステ
ージ27上に例えばSiCボートを介してウエーハを乗
せる。この時、水冷チャンバ24およびベースプレート
25は水冷されているので、ウエーハはこの位置では高
温化しない。
When the inside of the bell jar 21 is maintained at the desired temperature, the wafer is inserted from the insertion port of the water cooling chamber 24 by a wafer handling device (not shown) arranged adjacent to the heat treatment device 20 and is made to stand by at the lowermost position. A wafer is placed on the stage 27, for example, via a SiC boat. At this time, since the water-cooling chamber 24 and the base plate 25 are water-cooled, the temperature of the wafer does not rise at this position.

【0068】そして、ウエーハのステージ27上への載
置が完了したなら、すぐにモータ29によって支持軸2
6を炉内に挿入することによって、ステージ27を90
0℃〜シリコンの融点以下の所望温度位置まで上昇さ
せ、ステージ上のシリコンウエーハに高温熱処理を加え
る。この場合、水冷チャンバ24内のステージ下端位置
から、所望温度位置までの移動には、例えば20秒程度
しかかからないので、ウエーハは急速に加熱されること
になる。
When the mounting of the wafer on the stage 27 is completed, the support shaft 2 is immediately driven by the motor 29.
6 into the furnace, the stage 27
The temperature is raised to a desired temperature position from 0 ° C. to the melting point of silicon, and a high-temperature heat treatment is applied to the silicon wafer on the stage. In this case, the movement from the lower end position of the stage in the water cooling chamber 24 to the desired temperature position takes, for example, only about 20 seconds, so that the wafer is rapidly heated.

【0069】そして、ステージ27を所望温度位置で、
所定時間停止(数秒〜数百秒)させることによって、ウ
エーハに停止時間分の高温熱処理を加えることができ
る。所定時間が経過し高温熱処理が終了したなら、すぐ
にモータ29によって支持軸26を炉内から引き抜くこ
とによって、ステージ27を下降させ水冷チャンバ24
内の下端位置とする。この下降動作も、例えば20秒程
度で行うことができる。ステージ27上のウエーハは、
水冷チャンバ24およびベースプレート25が水冷され
ているので、急速に冷却される。最後に、ウエーハハン
ドリング装置によって、ウエーハを取り出すことによっ
て、熱処理を完了する。さらに熱処理するウエーハがあ
る場合には、熱処理装置20の温度を降温させていない
ので、次々にウエーハを投入し連続的に熱処理をするこ
とができる。
Then, the stage 27 is moved to a desired temperature position.
By stopping for a predetermined time (several seconds to several hundred seconds), the wafer can be subjected to high-temperature heat treatment for the stop time. After the predetermined time has elapsed and the high-temperature heat treatment has been completed, the stage 27 is lowered by immediately pulling out the support shaft 26 from the furnace by the motor 29 to lower the water-cooling chamber 24.
At the lower end position. This lowering operation can be performed, for example, in about 20 seconds. The wafer on stage 27
Since the water cooling chamber 24 and the base plate 25 are water-cooled, they are rapidly cooled. Finally, the heat treatment is completed by taking out the wafer with a wafer handling device. Further, when there is a wafer to be heat-treated, the temperature of the heat treatment apparatus 20 is not lowered, so that the wafers can be charged one after another to perform the heat treatment continuously.

【0070】[0070]

【実施例】以下、本発明の具体的な実施の形態を実施例
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。 (実施例1)図3に示した引上げ装置30で、18イン
チ石英ルツボに原料多結晶シリコンをチャージし、直径
6インチ、方位<100>、導電型P型のシリコン単結
晶棒を引上げた。ルツボの回転速度は4rpmとし、結
晶回転速度を15rpmとした。磁場強度を3000G
として、引上げ速度を0.57〜0.50mm/min
の範囲で変化させて結晶を育成した。
EXAMPLES Hereinafter, specific embodiments of the present invention will be described with reference to examples, but the present invention is not limited to these. (Example 1) The 18-inch quartz crucible was charged with the raw material polycrystalline silicon using the pulling apparatus 30 shown in FIG. 3, and a silicon single crystal rod of 6 inches in diameter, orientation <100>, and conductivity type was pulled up. The rotation speed of the crucible was 4 rpm, and the crystal rotation speed was 15 rpm. 3000G magnetic field strength
And the pulling speed is 0.57 to 0.50 mm / min.
The crystal was grown by changing the range.

【0071】シリコン融液の湯温は約1420℃、湯面
から環状の固液界面断熱材の下端までは、4cmの空間
とし、その上に10cm高さの環状固液界面断熱材を配
置し、湯面から引上げ室天井までの高さをルツボ保持軸
を調整して30cmに設定し、上部囲繞断熱材を配備し
た。窒素ドープ量は1×1013atoms/cm3 とし
た。酸素濃度は、7〜10ppma(JEIDA)とし
た。そして、結晶中心部でのF/G値を0.161〜
0.141mm2 /℃・minに変化させて引上げた。
The temperature of the silicon melt is about 1420 ° C., a space of 4 cm is provided from the surface of the silicon to the lower end of the annular solid-liquid interface heat insulator, and an annular solid-liquid interface heat insulator having a height of 10 cm is arranged thereon. The height from the hot water surface to the ceiling of the pulling room was set to 30 cm by adjusting the crucible holding shaft, and the upper surrounding insulating material was provided. The nitrogen doping amount was 1 × 10 13 atoms / cm 3 . The oxygen concentration was 7 to 10 ppma (JEIDA). Then, the F / G value at the center of the crystal is set to 0.161 to
It was changed to 0.141 mm 2 / ° C. · min and pulled up.

【0072】ここで得られた単結晶棒から、ウエーハを
切り出し、鏡面加工を施してシリコン単結晶の鏡面ウエ
ーハを作製し、グローンイン欠陥(FPD、LEP(L
SEP、LFPD))の測定を行った。また、熱酸化処
理を施してOSFリング発生の有無を確認した。その結
果、結晶全長でグローイン欠陥もOSFリングも観察さ
れなかった。
A wafer was cut out from the obtained single crystal rod and mirror-finished to produce a mirror-polished silicon single crystal wafer.
SEP, LFPD)). In addition, thermal oxidation treatment was performed to check for the occurrence of an OSF ring. As a result, neither glow-in defects nor OSF rings were observed over the entire length of the crystal.

【0073】次に、このウエーハの酸化膜耐圧特性につ
いて評価した。まず、TZDBのCモード収率を求め
た。ウエーハの表面にリンドープポリシリコン電極(酸
化膜厚25nm、電極面積8mm2)を作成し、判定電
流値1mA/cmで評価した絶縁破壊電界8MV/c
m以上の良品率で評価した。また、TDDBのγモード
収率についても測定を行った。これは上記リンドープポ
リシリコン電極にストレス電流0.01nA/cm2
継続的に流し、電荷量25C/cm2以上で絶縁破壊が
発生するものを良品として、その良品率で評価した。
Next, the oxide film breakdown voltage characteristics of this wafer were evaluated. First, the C-mode yield of TZDB was determined. A phosphorus-doped polysilicon electrode (oxide film thickness 25 nm, electrode area 8 mm 2 ) was formed on the surface of the wafer, and a dielectric breakdown electric field of 8 MV / c evaluated at a judgment current value of 1 mA / cm 2.
The evaluation was made at a good product rate of m or more. In addition, the γ mode yield of TDDB was also measured. In this test, a stress current of 0.01 nA / cm 2 was continuously passed through the above-mentioned phosphorus-doped polysilicon electrode, and a material which caused dielectric breakdown with a charge amount of 25 C / cm 2 or more was evaluated as a non-defective product and evaluated by its non-defective product ratio.

【0074】測定の結果、TZDBは平均100%であ
り、TDDBは平均94%と高い良品率を示した。した
がって、本発明のシリコンウエーハは酸化膜耐圧特性に
優れており、このウエーハをデバイス作製に用いた場
合、デバイス特性の向上と歩留りの向上が期待できる。
As a result of the measurement, TZDB was 100% on average, and TDDB was 94% on average, indicating a high yield rate. Therefore, the silicon wafer of the present invention has excellent oxide film breakdown voltage characteristics, and when this wafer is used for device fabrication, improvement in device characteristics and improvement in yield can be expected.

【0075】(比較例1)比較例として窒素ドープを行
わず、引上げ速度を0.54〜0.52mm/min
(F/G:0.152〜0.146mm2 /℃・mi
n)として引上げた以外は実施例と全く同様の条件でシ
リコン単結晶棒の引上げを行い、シリコンウエーハを作
製した。そして、実施例と同様にグローイン欠陥の測定
とOSFリングの有無を測定した。その結果、ウエーハ
が切り出された単結晶棒の部位によっては、グローイン
欠陥やOSFリングが観察された。これは、窒素をドー
プしない場合は、OSFが無いN−領域は極めて狭い範
囲であり、安定して全面N−領域ウエーハを製造するこ
とは難しいことを意味している。
(Comparative Example 1) As a comparative example, the pulling speed was 0.54 to 0.52 mm / min without nitrogen doping.
(F / G: 0.152 to 0.146 mm 2 /°C.mi
A silicon single crystal rod was pulled under exactly the same conditions as in the example except that it was pulled as n) to produce a silicon wafer. Then, the glow-in defect was measured and the presence or absence of the OSF ring was measured in the same manner as in the example. As a result, glow-in defects and OSF rings were observed depending on the portion of the single crystal rod from which the wafer was cut. This means that when nitrogen is not doped, the N-region without OSF is extremely narrow, and it is difficult to stably manufacture an entire N-region wafer.

【0076】(実施例2)酸素濃度を14ppma(J
EIDA)とした以外は、実施例と同様にして、窒素が
ドープされたシリコン単結晶棒を引上げた。次に、得ら
れた単結晶棒からウエーハを切り出し、このウエーハ
に、800℃×4時間+1000℃×16時間の熱処理
を施した。そして、熱処理後のウエーハの内部欠陥密度
を測定した。内部欠陥密度の測定は、OPP(Optical
Precipitate Profiler バイオラッド社製)を用いて測
定した。
Example 2 An oxygen concentration of 14 ppma (J
A silicon single crystal rod doped with nitrogen was pulled in the same manner as in the example, except that EIDA) was used. Next, a wafer was cut out from the obtained single crystal rod, and the wafer was subjected to a heat treatment at 800 ° C. × 4 hours + 1000 ° C. × 16 hours. Then, the internal defect density of the wafer after the heat treatment was measured. The measurement of the internal defect density is performed using an OPP (Optical
Precipitate Profiler (Bio-Rad).

【0077】測定結果は5×10〜7×1010ケ/c
mとなり、従来のシリコンウエーハに比べて、内部欠
陥密度は高いものであることが判った。このことは、こ
のウエーハのゲッタリング効果の高さを示すものであ
る。
The measurement results were 5 × 10 9 to 7 × 10 10 / c
m 3, and the compared with the conventional silicon wafer, it was found that the internal defect density is high. This indicates the height of the gettering effect of the wafer.

【0078】(比較例2)比較例として窒素ドープを行
わず、実施例2と同様に酸素濃度を14ppma(JE
IDA)としてシリコン単結晶棒を引上げた。実施例2
と同様に、得られた単結晶棒からウエーハを切り出し、
このウエーハに、800℃×4時間+1000℃×16
時間の熱処理を施した。そして、熱処理後のウエーハの
内部欠陥密度を実施例2と同様にOPPを用いて測定し
た。
(Comparative Example 2) As a comparative example, the oxygen concentration was 14 ppma (JE
A silicon single crystal rod was pulled up as IDA). Example 2
In the same manner as above, a wafer is cut out from the obtained single crystal rod,
The wafer is placed at 800 ° C. × 4 hours + 1000 ° C. × 16
Time heat treatment was applied. Then, the internal defect density of the wafer after the heat treatment was measured using OPP in the same manner as in Example 2.

【0079】測定結果は、5×10〜2×10ケ/c
mと低い数値に留まった。これは、窒素をドープして
いない場合は酸素析出が促進されないためであると考え
られる。特にウエーハ中のゲッタリング効果が低いN
(I)領域の部分では、結晶欠陥密度が低くなるため、
ウエーハ全体での結晶欠陥密度も低くなるためであると
考えられる。
The measurement result was 5 × 10 7 to 2 × 10 8 / c
remained m 3 and a low value. This is considered to be because oxygen precipitation is not promoted when nitrogen is not doped. Especially, the gettering effect in the wafer is low.
In the region (I), the crystal defect density is low,
It is considered that this is because the crystal defect density in the entire wafer also becomes low.

【0080】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the scope of the claims of the present invention. It is included in the technical scope of the invention.

【0081】例えば、上記実施形態においては、直径6
インチのシリコン単結晶を育成する場合につき例を挙げ
て説明したが、本発明はこれには限定されず、窒素をド
ープしながら結晶全面がN−領域となるように制御すれ
ば、直径8〜16インチあるいはそれ以上のシリコン単
結晶にも適用できる。
For example, in the above embodiment, the diameter 6
The case of growing an inch silicon single crystal has been described by way of example. However, the present invention is not limited to this. If the entire surface of the crystal is controlled to be an N- region while doping with nitrogen, the diameter is 8 to It can be applied to a silicon single crystal of 16 inches or more.

【0082】[0082]

【発明の効果】以上説明したように、本発明によれば、
窒素ドープを行って全面N−領域となる条件で結晶を引
上げることによって、N−領域の引上げ速度の限界を拡
大させることができ、極低欠陥結晶を安定して高歩留り
高生産性で作製することができる。さらにこの結晶に熱
処理を施すことにより、表面近傍では窒素が消滅し極低
欠陥とし、バルク中では窒素によるゲッタリングに十分
な酸素析出が起こったシリコン単結晶ウエーハを簡単に
製造することができる。
As described above, according to the present invention,
By pulling the crystal under the condition that the entire surface becomes an N-region by performing nitrogen doping, the limit of the pulling speed of the N-region can be expanded, and extremely low-defect crystals can be stably produced with high yield and high productivity. can do. Further, by subjecting this crystal to heat treatment, it is possible to easily produce a silicon single crystal wafer in which nitrogen disappears in the vicinity of the surface and has extremely low defects, and in a bulk, oxygen precipitation sufficient for gettering by nitrogen has occurred.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のシリコン単結晶における、結晶の径方
向位置を横軸とし、F/G値を縦軸とした場合の諸欠陥
分布図である。
FIG. 1 is a distribution diagram of various defects in a silicon single crystal of the present invention when the radial position of the crystal is taken on the horizontal axis and the F / G value is taken on the vertical axis.

【図2】従来の引上げ方法における結晶内の結晶の径方
向位置を横軸とし、F/G値を縦軸とした場合の諸欠陥
分布図である。
FIG. 2 is a diagram illustrating various defect distributions in a case where a horizontal axis represents a radial position of a crystal in a crystal and a vertical axis represents an F / G value in a conventional pulling method.

【図3】本発明で使用したCZ法による単結晶引上げ装
置の概略説明図である。
FIG. 3 is a schematic explanatory view of a single crystal pulling apparatus by a CZ method used in the present invention.

【図4】本発明で使用した急速加熱・急速冷却装置の一
例を示す概略説明図である。
FIG. 4 is a schematic explanatory view showing one example of a rapid heating / rapid cooling device used in the present invention.

【符号の説明】[Explanation of symbols]

1…成長単結晶棒、2…シリコン融液、3…湯面、4…
固液界面、5…種結晶、6…シードチャック、7…ワイ
ヤ、8…固液界面断熱材、9…上部囲繞断熱材、10…
湯面と固液界面断熱材下端との隙間、30…単結晶引上
げ装置、31…引上げ室、32…ルツボ、33…ルツボ
保持軸、34…ヒータ、35…断熱材。20…熱処理装
置、21…ベルジャ、 22,22’…加熱ヒータ、2
3…ハウジング、24…水冷チャンバ、 25…ベース
プレート、26 …支持軸、27…ステージ、 28…
シリコンウエーハ、29…モータ。
1 ... grown single crystal rod, 2 ... silicon melt, 3 ... hot surface, 4 ...
Solid-liquid interface, 5: Seed crystal, 6: Seed chuck, 7: Wire, 8: Solid-liquid interface heat insulator, 9: Upper surrounding heat insulator, 10 ...
A gap between the molten metal surface and the lower end of the solid-liquid interface heat insulating material, 30: single crystal pulling device, 31: pulling chamber, 32: crucible, 33: crucible holding shaft, 34: heater, 35: heat insulating material. Reference numeral 20: heat treatment apparatus, 21: bell jar, 22, 22 ': heater, 2
3 ... housing, 24 ... water cooling chamber, 25 ... base plate, 26 ... support shaft, 27 ... stage, 28 ...
Silicon wafer, 29 ... motor.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 雅規 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 村岡 正三 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masanori Kimura 2-13-1, Isobe, Annaka-shi, Gunma Shin-Etsu Semiconductor Semiconductor Isobe Laboratory (72) Inventor Shozo Muraoka 2-chome, Isobe, Annaka-shi, Gunma No. 13-1 Shin-Etsu Semiconductor Co., Ltd.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 チョクラルスキー法によって育成された
シリコン単結晶ウエーハにおいて、窒素がドープされ、
かつ、全面N−領域であることを特徴とするシリコン単
結晶ウエーハ。
A silicon single crystal wafer grown by the Czochralski method is doped with nitrogen,
And a silicon single crystal wafer characterized by being a whole N-region.
【請求項2】 チョクラルスキー法によって育成された
シリコン単結晶ウエーハにおいて、窒素がドープされ、
熱酸化処理した際に酸化誘起積層欠陥が発生せず、かつ
ウエーハ全面から転位クラスターが排除されていること
を特徴とするシリコン単結晶ウエーハ。
2. A silicon single crystal wafer grown by the Czochralski method, doped with nitrogen,
A silicon single crystal wafer characterized in that oxidation-induced stacking faults do not occur upon thermal oxidation treatment and dislocation clusters are eliminated from the entire surface of the wafer.
【請求項3】 前記ドープされた窒素濃度が5×1014
atoms/cm3 以下5×1011atoms/cm3
以上であることを特徴とする請求項1または請求項2に
記載したシリコン単結晶ウエーハ。
3. The method according to claim 1, wherein said doped nitrogen concentration is 5 × 10 14.
atoms / cm 3 or less 5 × 10 11 atoms / cm 3
3. The silicon single crystal wafer according to claim 1 or 2, wherein:
【請求項4】 チョクラルスキー法によって育成された
シリコン単結晶ウエーハにおいて、窒素がドープされ、
TZDBとTDDBの良品率が共に90%以上であり、
かつウエーハ全面から転位クラスターが排除されている
ことを特徴とするシリコン単結晶ウエーハ。
4. A silicon single crystal wafer grown by the Czochralski method is doped with nitrogen,
The non-defective rate of both TZDB and TDDB is 90% or more,
A silicon single crystal wafer characterized in that dislocation clusters are eliminated from the entire surface of the wafer.
【請求項5】 前記請求項1ないし請求項4のいずれか
1項に記載したシリコン単結晶ウエーハであって、酸素
濃度が13〜16ppmaであり、ゲッタリング熱処理
後またはデバイス製造熱処理後の内部欠陥密度が、少な
くとも5×10 ケ/cm以上であることを特徴とする
シリコン単結晶ウエーハ。
5. The method according to claim 1, wherein
2. The silicon single crystal wafer according to item 1, wherein
Concentration is 13-16ppma, gettering heat treatment
Internal defect density after heat treatment
At least 5 × 10 8Ke / cm3Characterized by the above
Silicon single crystal wafer.
【請求項6】 前記請求項1ないし請求項5のいずれか
1項に記載したシリコン単結晶ウエーハであって、ウエ
ーハ表面の窒素を熱処理により外方拡散させたものであ
ることを特徴とするシリコン単結晶ウエーハ。
6. The silicon single crystal wafer according to claim 1, wherein nitrogen on the surface of the wafer is outwardly diffused by a heat treatment. Single crystal wafer.
【請求項7】 チョクラルスキー法によってシリコン単
結晶を育成する際に、窒素をドープしながら結晶全面が
N−領域となる条件で引上げることを特徴とするシリコ
ン単結晶ウエーハの製造方法。
7. A method for producing a silicon single crystal wafer, characterized in that when growing a silicon single crystal by the Czochralski method, the silicon single crystal wafer is pulled under the condition that the entire surface of the crystal becomes an N− region while doping with nitrogen.
【請求項8】 チョクラルスキー法によってシリコン単
結晶を育成する際に、引上げ速度をF[mm/min]
とし、シリコンの融点から1400℃の間の引上げ軸方
向の結晶内温度勾配の平均値をG[℃/mm]で表した
時、結晶中心から結晶周辺までの距離D[mm]を横軸
とし、F/G[mm2 /℃・min]の値を縦軸として
欠陥分布を示した欠陥分布図のN−領域内で結晶を引上
げる場合において、窒素をドープしながら結晶を引上げ
ることを特徴とするシリコン単結晶ウエーハの製造方
法。
8. When growing a silicon single crystal by the Czochralski method, the pulling speed is set to F [mm / min].
When the average value of the temperature gradient in the crystal in the pulling axis direction from the melting point of silicon to 1400 ° C. is represented by G [° C./mm], the distance D [mm] from the crystal center to the periphery of the crystal is represented by the horizontal axis. , F / G [mm 2 / ° C. · min], when the crystal is pulled in the N− region of the defect distribution diagram showing the defect distribution with the vertical axis, the crystal is pulled while doping with nitrogen. Characteristic method for producing a silicon single crystal wafer.
【請求項9】 前記チョクラルスキー法によって結晶を
育成するに際し、磁場を印加することを特徴とする請求
項7または請求項8に記載したシリコン単結晶ウエーハ
の製造方法。
9. The method for producing a silicon single crystal wafer according to claim 7, wherein a magnetic field is applied when growing the crystal by the Czochralski method.
【請求項10】 前記ドープする窒素濃度を5×1014
atoms/cm3 以下5×1011atoms/cm3
以上とすることを特徴とする請求項7ないし請求項9の
いずれか1項に記載したシリコン単結晶ウエーハの製造
方法。
10. The nitrogen concentration for doping is 5 × 10 14
atoms / cm 3 or less 5 × 10 11 atoms / cm 3
The method of manufacturing a silicon single crystal wafer according to claim 7, wherein:
【請求項11】 前記請求項7ないし請求項10のいず
れか1項に記載した方法で得られたシリコン単結晶ウエ
ーハに熱処理を加えてウエーハ表面の窒素を外方拡散さ
せることを特徴とするシリコン単結晶ウエーハの製造方
法。
11. A silicon single crystal wafer obtained by the method according to any one of claims 7 to 10, wherein the silicon single crystal wafer is subjected to a heat treatment to diffuse nitrogen on the wafer surface outward. A method for producing a single crystal wafer.
【請求項12】 前記熱処理を急速加熱・急速冷却装置
により行うことを特徴とする請求項11に記載したシリ
コン単結晶ウエーハの製造方法。
12. The method for producing a silicon single crystal wafer according to claim 11, wherein said heat treatment is performed by a rapid heating / cooling device.
JP02291999A 1998-06-04 1999-01-29 Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof Expired - Lifetime JP3692812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02291999A JP3692812B2 (en) 1998-06-04 1999-01-29 Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-172273 1998-06-04
JP17227398 1998-06-04
JP02291999A JP3692812B2 (en) 1998-06-04 1999-01-29 Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005000155A Division JP2005119964A (en) 1998-06-04 2005-01-04 Nitrogen-doped silicon single crystal wafer having few defects and method for producing the same

Publications (2)

Publication Number Publication Date
JP2000053497A true JP2000053497A (en) 2000-02-22
JP3692812B2 JP3692812B2 (en) 2005-09-07

Family

ID=26360219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02291999A Expired - Lifetime JP3692812B2 (en) 1998-06-04 1999-01-29 Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3692812B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016071A (en) * 2000-06-30 2002-01-18 Mitsubishi Materials Silicon Corp Silicon wafer and its manufacturing method
JP2003002786A (en) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd Silicon single crystal substrate, epitaxial wafer and method for producing them
WO2005053010A1 (en) * 2003-11-26 2005-06-09 Shin-Etsu Handotai Co., Ltd. Annealed wafer and annealed wafer manufacturing method
WO2005054549A1 (en) * 2003-12-04 2005-06-16 Shin-Etsu Handotai Co., Ltd. Silicon single crystal manufacturing system, silicon single crystal manufacturing method, and silicon single crystal
JP2007186418A (en) * 2007-03-12 2007-07-26 Sumco Corp Method for growing silicon single crystal, and silicon wafer
JP2007186356A (en) * 2006-01-11 2007-07-26 Sumco Corp Apparatus and method for producing single crystal
JP2007186419A (en) * 2007-03-12 2007-07-26 Sumco Corp Method for growing silicon single crystal
WO2007083476A1 (en) * 2006-01-17 2007-07-26 Shin-Etsu Handotai Co., Ltd. Process for producing silicon single crystal wafer
JP2007223894A (en) * 2007-03-12 2007-09-06 Sumco Corp Method for manufacturing silicon wafer
JP2007254274A (en) * 2006-02-21 2007-10-04 Sumco Corp Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JP2008028355A (en) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd Silicon wafer manufacturing method, and silicon wafer manufactured by the method
WO2008029579A1 (en) * 2006-09-05 2008-03-13 Shin-Etsu Handotai Co., Ltd. Silicon single-crystal wafer and process for producing the same
JP2008227525A (en) * 1999-07-28 2008-09-25 Sumco Corp Method for manufacturing silicon wafer with no aggregate of point defect
JP2009212537A (en) * 2000-11-28 2009-09-17 Sumco Corp Method for producing silicon wafer and silicon wafer
JP2009218620A (en) * 2009-06-23 2009-09-24 Sumco Corp Method of manufacturing silicon wafer
DE112007002816T5 (en) 2006-11-21 2009-10-01 Shin-Etsu Handotai Co. Ltd. Vertical boat for a heat treatment and heat treatment process of semiconductor wafers using the same
DE112008000667T5 (en) 2007-03-12 2010-01-21 Shin-Etsu Handotai Co. Ltd. Vertical heat treatment vessel and heat treatment process for semiconductor wafers
JP2013157453A (en) * 2012-01-30 2013-08-15 Shin Etsu Handotai Co Ltd Semiconductor element and formation method of the same
WO2014073164A1 (en) * 2012-11-08 2014-05-15 信越半導体株式会社 Silicon single crystal production method, silicon single crystal wafer production method, and silicon single crystal wafer
JP2014093457A (en) * 2012-11-05 2014-05-19 Shin Etsu Handotai Co Ltd Silicon wafer evaluation method and etching liquid therefor
US8795432B2 (en) 2007-05-30 2014-08-05 Sumco Corporation Apparatus for pulling silicon single crystal
WO2018037755A1 (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Silicon single crystal wafer production method, silicon epitaxial wafer production method, silicon single crystal wafer, and silicon epitaxial wafer
KR20190135913A (en) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate
CN113009075A (en) * 2019-12-20 2021-06-22 胜高股份有限公司 Method for evaluating oxide film withstand voltage of single crystal silicon wafer

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227525A (en) * 1999-07-28 2008-09-25 Sumco Corp Method for manufacturing silicon wafer with no aggregate of point defect
JP2002016071A (en) * 2000-06-30 2002-01-18 Mitsubishi Materials Silicon Corp Silicon wafer and its manufacturing method
JP2009212537A (en) * 2000-11-28 2009-09-17 Sumco Corp Method for producing silicon wafer and silicon wafer
JP2003002786A (en) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd Silicon single crystal substrate, epitaxial wafer and method for producing them
WO2005053010A1 (en) * 2003-11-26 2005-06-09 Shin-Etsu Handotai Co., Ltd. Annealed wafer and annealed wafer manufacturing method
JP2005159028A (en) * 2003-11-26 2005-06-16 Shin Etsu Handotai Co Ltd Anneal wafer and manufacturing method thereof
WO2005054549A1 (en) * 2003-12-04 2005-06-16 Shin-Etsu Handotai Co., Ltd. Silicon single crystal manufacturing system, silicon single crystal manufacturing method, and silicon single crystal
JP2007186356A (en) * 2006-01-11 2007-07-26 Sumco Corp Apparatus and method for producing single crystal
KR101341859B1 (en) 2006-01-17 2013-12-17 신에쯔 한도타이 가부시키가이샤 Process for Producing Silicon Single Crystal Wafer
JP2007191320A (en) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd Method for producing silicon single crystal wafer
WO2007083476A1 (en) * 2006-01-17 2007-07-26 Shin-Etsu Handotai Co., Ltd. Process for producing silicon single crystal wafer
JP2007254274A (en) * 2006-02-21 2007-10-04 Sumco Corp Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8377202B2 (en) 2006-06-20 2013-02-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer manufactured by this method
JP2008028355A (en) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd Silicon wafer manufacturing method, and silicon wafer manufactured by the method
KR101340003B1 (en) * 2006-06-20 2013-12-11 신에쯔 한도타이 가부시키가이샤 Silicon wafer manufacturing method and silicon wafer manufactured by the method
WO2008029579A1 (en) * 2006-09-05 2008-03-13 Shin-Etsu Handotai Co., Ltd. Silicon single-crystal wafer and process for producing the same
JP2008066357A (en) * 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd Silicon single crystal wafer and method of manufacturing the same
DE112007002816T5 (en) 2006-11-21 2009-10-01 Shin-Etsu Handotai Co. Ltd. Vertical boat for a heat treatment and heat treatment process of semiconductor wafers using the same
US8469703B2 (en) 2006-11-21 2013-06-25 Shin-Etsu Handotai Co., Ltd. Vertical boat for heat treatment and heat treatment method of semiconductor wafer using thereof
DE112007002816B4 (en) 2006-11-21 2022-07-14 Shin-Etsu Handotai Co., Ltd. Vertical boat for heat treatment and heat treatment method of semiconductor wafers using the same
JP4577320B2 (en) * 2007-03-12 2010-11-10 株式会社Sumco Silicon wafer manufacturing method
DE112008000667B4 (en) 2007-03-12 2022-03-17 Shin-Etsu Handotai Co. Ltd. Vertical heat treatment tank and heat treatment method for semiconductor wafers
US8003918B2 (en) 2007-03-12 2011-08-23 Shin-Etsu Handotai Co., Ltd. Vertical heat treatment boat and heat treatment method for semiconductor wafer
JP4577319B2 (en) * 2007-03-12 2010-11-10 株式会社Sumco Method for growing silicon single crystal
DE112008000667T5 (en) 2007-03-12 2010-01-21 Shin-Etsu Handotai Co. Ltd. Vertical heat treatment vessel and heat treatment process for semiconductor wafers
JP2007223894A (en) * 2007-03-12 2007-09-06 Sumco Corp Method for manufacturing silicon wafer
JP2007186419A (en) * 2007-03-12 2007-07-26 Sumco Corp Method for growing silicon single crystal
JP4715782B2 (en) * 2007-03-12 2011-07-06 株式会社Sumco Silicon single crystal growth method and silicon wafer
JP2007186418A (en) * 2007-03-12 2007-07-26 Sumco Corp Method for growing silicon single crystal, and silicon wafer
US8795432B2 (en) 2007-05-30 2014-08-05 Sumco Corporation Apparatus for pulling silicon single crystal
JP2009218620A (en) * 2009-06-23 2009-09-24 Sumco Corp Method of manufacturing silicon wafer
JP2013157453A (en) * 2012-01-30 2013-08-15 Shin Etsu Handotai Co Ltd Semiconductor element and formation method of the same
JP2014093457A (en) * 2012-11-05 2014-05-19 Shin Etsu Handotai Co Ltd Silicon wafer evaluation method and etching liquid therefor
WO2014073164A1 (en) * 2012-11-08 2014-05-15 信越半導体株式会社 Silicon single crystal production method, silicon single crystal wafer production method, and silicon single crystal wafer
JP2014094851A (en) * 2012-11-08 2014-05-22 Shin Etsu Handotai Co Ltd Manufacturing method of silicon single crystal, manufacturing method of silicon single crystal wafer, and silicon single crystal wafer
WO2018037755A1 (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Silicon single crystal wafer production method, silicon epitaxial wafer production method, silicon single crystal wafer, and silicon epitaxial wafer
KR20190135913A (en) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate
CN113009075A (en) * 2019-12-20 2021-06-22 胜高股份有限公司 Method for evaluating oxide film withstand voltage of single crystal silicon wafer
CN113009075B (en) * 2019-12-20 2023-05-30 胜高股份有限公司 Method for evaluating oxide film withstand voltage of single crystal silicon wafer

Also Published As

Publication number Publication date
JP3692812B2 (en) 2005-09-07

Similar Documents

Publication Publication Date Title
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3692812B2 (en) Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof
US6843847B1 (en) Silicon single crystal wafer and production method thereof and soi wafer
JP3747123B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal wafer
JP3943717B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP3460551B2 (en) Silicon single crystal wafer with few crystal defects and method of manufacturing the same
JP4224966B2 (en) Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer
US6174364B1 (en) Method for producing silicon monocrystal and silicon monocrystal wafer
JP5993550B2 (en) Manufacturing method of silicon single crystal wafer
JP3255114B2 (en) Method for producing nitrogen-doped low defect silicon single crystal
JP4699675B2 (en) Annealed wafer manufacturing method
WO2008029579A1 (en) Silicon single-crystal wafer and process for producing the same
KR20140001815A (en) Method of manufacturing silicon substrate, and silicon substrate
EP1074643B1 (en) Single-crystal silicon wafer having few crystal defects and method for manufacturing the same
US6632411B2 (en) Silicon wafer and method for producing silicon single crystal
JP3634133B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal wafer
JP4218080B2 (en) Silicon single crystal wafer and manufacturing method thereof
JPH11349394A (en) Nitrogen-doped silicon single crystal wafer having low defect density and it production
JP2005119964A (en) Nitrogen-doped silicon single crystal wafer having few defects and method for producing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080701

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term