KR20190129204A - 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법 - Google Patents

다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법 Download PDF

Info

Publication number
KR20190129204A
KR20190129204A KR1020180053483A KR20180053483A KR20190129204A KR 20190129204 A KR20190129204 A KR 20190129204A KR 1020180053483 A KR1020180053483 A KR 1020180053483A KR 20180053483 A KR20180053483 A KR 20180053483A KR 20190129204 A KR20190129204 A KR 20190129204A
Authority
KR
South Korea
Prior art keywords
metal substrate
tin
etching
metal
plated
Prior art date
Application number
KR1020180053483A
Other languages
English (en)
Other versions
KR102062330B1 (ko
Inventor
이강
장종관
이규완
전영환
Original Assignee
(주)화백엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)화백엔지니어링 filed Critical (주)화백엔지니어링
Priority to KR1020180053483A priority Critical patent/KR102062330B1/ko
Publication of KR20190129204A publication Critical patent/KR20190129204A/ko
Application granted granted Critical
Publication of KR102062330B1 publication Critical patent/KR102062330B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 금속 기재 표면에 무전해 주석도금을 실시한 후 주석을 용해시키는 산성 또는 중성 산화성 물질, 계면활성제, 착화제 및 커플링제를 포함하는 에칭용액으로 주석도금 피막을 에칭하여 금속표면을 처리하는 방법, 이를 이용한 적층체의 제조방법 및 적층체를 포함하는 인쇄회로기판에 관한 것으로, 본 발명에 의하면 기존의 에칭공정과 표면개질 공정을 하나로 통합하여 공정 단계를 간소화하여 공정 시간 및 공수를 최소화할 수 있다. 또한, 에칭용액 내에 포함된 질산염 또는 질산은이 주석을 용해하면서 도금 표면을 에칭하여 표면조도 값이 낮게 유지될 뿐 아니라 실란 커플링제가 주석 산화표면과 반응하여 금속 표면이 개질되기 때문에 금속도금층 두께의 감소 없이 표면 조도를 용이하게 제어할 수 있다.

Description

다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법{Metal surface treatment method having improved adhesion property with resin layer for laminating process of multil-layer printed circuit board}
본 발명은 다층 인쇄회로기판 적층공정에서 표면처리된 금속층과 고분자 수지층과의 접착성이 향상된 금속표면 처리방법에 관한 것으로, 더욱 상세하게는 금속 기재 표면에 무전해 주석도금을 실시한 후 주석피막을 용해시키는 산성 또는 중성 산화성 물질, 계면활성제, 착화제 및 커플링제를 포함하는 에칭 표면처리 용액을 사용한 주석도금 에칭과 커플링 표면처리를 통해 금속도금층의 두께조절 및 표면조도 제어가 용이할 뿐 아니라 커플링제를 이용한 공정이 매우 간단한 금속표면 처리방법, 이를 이용한 적층체의 제조방법 및 적층체를 포함하는 인쇄회로기판에 관한 것이다.
최근 정보화 산업 및 5G 통신 산업의 급속한 성장으로 인하여 정보의 대량전송 및 전송 속도에 대한 요구가 커지고 있다. 특히 인쇄회로 기판 제조에 있어 고속 전송 및 정보의 대량전송에 대한 필요성이 대두되고 있으나, 현재 마이크로 에칭 또는 구리 옥사이드 처리하는 방법은 표피 효과(Skin Effect)에 의해 고주파 전송시 신호 소실이 발생되는 문제점을 가지고 있다. 이러한 문제점을 해결하기 위하여 인쇄회로기판 제조시 구리 또는 구리합금 위에 각종 표면처리를 실시하고 있으며, 이를 위하여 구리 또는 구리합금 위에 다양한 금속을 도금하는 기술이 사용되고 있다. 이러한 방법으로는 화학증착, 금속 스퍼터링, 전기도금 및 무전해 금속도금이 포함될 수 있는데, 특히 다양한 금속이 전자부품 표면에 무전해로 도금될 수 있다.
다층 인쇄회로기판 제조시의 필수공정인 적층공정은 미세회로를 다층으로 배열하면서 고집적화된 인쇄회로기판을 제조하는 공정이다. 이러한 적층공정에서 고분자 재료에 대한 금속의 접착력을 향상시키기 위하여 구리와 같은 금속기판의 표면을 화학적 또는 물리적으로 처리하는 각종 방법이 사용되고 있다. 일례로, 적층공정시 구리표면을 산화시켜 절연물과 부착력을 높이는 방법이 알려져 있다. 그러나 구리표면을 산화시키는 방법은 회로에 형성된 구리가 산화되기 때문에 구리의 두께가 감소되어 미세회로 또는 고집적화된 회로에 사용하기에는 한계가 있을 뿐 아니라, 구리산화물에 의한 표면의 거칠기가 매우 커져 고속통신에 적용시 신호가 감소되는 문제점이 있다.
한편, 금속표면과 수지와의 접착성을 향상시키기 위하여, 구리표면의 표면조도를 미세하게 제어하는 방법, 금속표면을 주석도금한 후 다시 실란 커플링제로 처리하는 방법, 내층기판의 동표면에 주석층을 형성하는 방법 등도 알려져 있다. 일례로 미국등록특허 제6,506,314호에는 금속 기재 표면을 입자간 에칭(intergranular etching)하는 단계 및 도금 금속을 포함한 침지 도금 조성물 내에 상기 표면을 침지하여 입자간 에칭된 표면에 침지 도금된 금속을 도포하는 단계를 포함하는 고분자 재료의 접착성 향상을 위한 금속 기재 처리방법이 개시되어 있다. 또한, 미국등록특허 제8,828,554호에는 수지 접착층에 접착시키는 도전층에 있어서, 구리층 및 구리층에 적층된 구리-주석 합금층을 포함하는 도전층이 개시되어 있다. 그러나 상기 선행문헌들에 기술된 금속표면에 주석층이나 주석 포함 합금층을 형성하는 방법에서 수지의 종류가 유리 전이온도가 높은 수지인 경우 접착성 향상효과가 불충분한 경우가 있다. 또한, 주석도금 후 에칭공정 및 표면개질 공정을 개별적으로 거쳐야 하기 때문에 공정 단계가 번거롭고 시간이 많이 소요된다는 단점이 있다.
상술한 종래기술의 문제를 해결하기 위한 본 발명의 하나의 목적은 도금된 주석피막의 도금층 두께 제어가 용이하고 금속표면의 표면거칠기를 감소시킬 수 있을 뿐 아니라 에칭과 표면처리의 2단계로 구성된 공정 단계를 1단계로 단순화시킬 수 있는 금속기판 표면처리 방법을 제공하는 것이다.
상술한 종래기술의 문제를 해결하기 위한 본 발명의 다른 목적은 고분자 수지와 표면처리된 금속표면과의 부착력이 우수하고, 표면조도 제어를 통한 고집적화 및 고속통신이 가능한 인쇄회로기판용 적층체의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은,
ⅰ) 금속 기재 표면을 무전해 주석도금 처리하여 주석도금된 금속 기재를 수득하는 단계; ⅱ) 질산(Nitric Acid) 또는 질산염(Sodium Nitrate) 0.1 내지 10wt%, 구연산(Citric Acid) 0.1 내지 10 wt%, 및 세틸트리메틸암모늄브로미드(Cetyl Trimethylammonium Bromide, CTAB) 0.005 내지 5 wt%를 70 내지 85 wt%의 탈이온수(Deionized Water)에 용해한 후 3-글리시딜옥시프로필-트리메톡시실란(3-Glycidyloxypropyl-trimethoxysilane, GPTS)을 0.005 내지 1wt% 첨가하고 혼합물을 교반하여 에칭용액을 제조하는 단계; 및 ⅲ) 상기 에칭용액을 상기 주석도금된 금속 기재 표면과 접촉시키는 단계를 포함하는 금속표면 처리방법에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 상기 금속표면 처리방법에 의해 무전해 주석도금층을 표면처리하는 공정과, 상기 무전해 주석도금층과 수지 접착층을 접착하는 공정을 포함하는 적층체의 제조방법에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 상기 적층체의 제조방법에 의해 제조된 적층체를 포함하는 인쇄회로기판에 관한 것이다.
본 발명에 의한 금속표면 처리방법에 의하면 기존의 에칭공정과 표면개질 공정을 하나로 통합하여 공정 단계를 간소화하여 공정 시간 및 공수를 최소화할 수 있다. 또한, 에칭용액 내에 포함된 질산염 또는 질산이 주석을 용해하면서 도금 피막을 에칭하여 표면조도 값이 낮게 유지될 뿐 아니라 실란 커플링제가 주석 산화표면과 반응하여 금속 표면이 개질되기 때문에 금속도금층의 두께 및 표면 조도를 용이하게 제어할 수 있다.
본 발명에 의하면 금속표면에 무전해 주석도금을 실시한 후 주석을 용해시키는 산성 또는 중성의 산화성 물질과 계면활성제, 착화제 및 커플링제를 포함하는 에칭용액으로 주석도금 피막을 에칭하여 금속표면을 처리한다.
이하에서 본 발명에 의한 금속표면 처리방법에 대하여 실시예를 참조하여 상세하게 설명한다.
1. 무전해 주석도금 단계
본 단계는 금속 기재를 화이트 옥사이드(White Oxide) 처리하기 위한 표면처리 단계이다. 본 발명에서 표면처리 대상이 되는 금속 기재는 모든 금속을 포함할 수 있으나, 바람직하게는 구리 또는 구리합금 기재가 사용된다. 본 발명의 구리 또는 구리합금 기재는, 예를 들면 전자 기판, 리드 프레임 등의 전자 부품, 장식품, 건재 등에 사용되는 동박이나, 구리 도금막(무전해 구리 도금막, 전해 구리 도금막), 또는 선상, 막대 형상, 관상, 판상 등 여러 용도의 구리 또는 구리합금 기재를 예시할 수 있다.
금속 기재는 (1) 산탈지 공정, (2) 소프트에칭 공정, (3) 프리 딥(Pre-Dip)에 의한 주석도금 공정 및 (4) 수세 공정을 거쳐 무전해 주석도금 처리된다. 이하, 각각의 공정을 보다 상세하게 설명하면 다음과 같다.
(1) 산탈지 공정
침지 탈지에 사용되는 산 농도 0.5 내지 15wt%의 황산 수용액에 도금될 금속 기재를 약 30초 내지 5분 동안 침지시켜 이물질 및 유기물을 제거한다. 황산 수용액은 금속 표면에 존재하는 산화물 또는 이물질을 제거하여 주석도금된 피막 표면의 접착성이 향상되도록 한다. 황산 수용액 내에서 산의 바람직한 농도는 0.5 내지 15wt% 이다. 0.5wt% 미만에서는 금속표면의 이물질 및 산화물의 제거가 용이하지 않아 주석피막의 접착층이 원활하게 형성되지 않을 수 있고, 15wt%를 초과하는 경우 금속을 산화 또는 에칭할 수 있어 금속표면에 악영향을 줄 수 있다. 또한, 황산 수용액의 온도는 45 내지 55℃인 것이 바람직하다. 바람직한 황산 수용액으로 (주)화백엔지니어링의 ACS-200 약품이 사용될 수 있다.
(2) 소프트에칭 공정
산탈지 공정을 마친 금속 기재를 20 내지 30℃의 온도에서 에칭 속도 1.0㎛/min로 약 30초 내지 3분 동안 소프트에칭한다. 소프트에칭을 위한 바람직한 황산/과수 수용액으로 (주)화백엔지니어링의 DME-205 약품이 사용될 수 있다.
(3) 프리 딥에 의한 주석도금 공정
표면이 소프트에칭된 금속 기재를 20 내지 30℃의 온도에서 주석이온 농도 16.0±4.0g/L, 산도(acidity)가 5.5±1.5N 이며, 비중이 1.33인 (주) 화백엔지니어링의 ELSN-280 무전해 주석도금용액 내에 약 30초 내지 3분 동안 침지하여 프리 딥 공정을 실시하고 이어서 온도를 60 내지 70℃로 승온시켜 약 30초 내지 3분 동안 추가로 침지하여 주석도금 공정을 수행한다. XRF 도금측정기로 측정된 주석도금층의 두께는 0.2 내지 0.7㎛ 인 것이 바람직하다. 본 단계에서 주석도금층의 두께가 0.2um 미만인 경우에는 후의 에칭 표면처리 공정에서 에칭을 통한 표면조도의 제어가 불안정하여 수지층과의 접착성이 약화되고 또한 신호 소실을 감소시키는 효과가 반감된다. 또한 0.7um를 초과하는 경우에는 이후의 에칭 표면처리 공정 시간이 길어질 뿐 아니라 에칭이 원활하지 않아 표면조도가 커지고 신호 소실이 커지는 문제점이 있다.
(4) 수세 공정
주석도금된 금속 기재를 초순수가 담긴 수세조에서 세척하고 75 내지 85℃의 건조 온도에서 건조시켜 무전해 주석도금된 금속 기재를 수득한다.
2. 무전해 주석도금된 금속 기재의 표면 개질
무전해 주석도금된 금속 기재의 표면개질 공정은 (1) 산탈지 공정 및 (2) 에칭 공정으로 구성된다.
(1) 산탈지 공정
침지 탈지에 사용되는 산 농도 0.5 내지 15wt%의 황산 수용액에 주석도금된 금속 기재를 약 30초 내지 5분 동안 침지하여 이물질 및 유기물을 제거한다. 황산 수용액 내에서 산의 바람직한 농도는 0.5 내지 15wt% 이다. 0.5wt% 미만에서는 금속표면의 이물질 및 산화물의 제거가 용이하지 않아 이후의 에칭처리 공정에서 에칭이 원할하지 않아 균일한 에칭이 되지 않을 수 있고, 15wt%를 초과하는 경우 금속을 산화 또는 에칭할 수 있어 금속표면에 악영향을 줄 수 있다. 황산 수용액의 온도는 45 내지 55℃인 것이 바람직하다. 바람직한 황산 수용액으로 (주)화백엔지니어링의 ACS-200 약품이 사용될 수 있다.
(2) 에칭 공정
가. 에칭용액 제조단계
0.1 내지 10wt%의 질산염 또는 질산 수용액에 착화제인 구연산을 0.1 내지 10 wt%, 계면활성제로서 세틸트리메틸암모늄브로미드 0.005 내지 5 wt%을 용해한 후 실란 커플링제로서 3-글리시딜옥시프로필-트리메톡시실란(GPTS)을 0.005 내지 1wt% 첨가하고 탈이온수로 전체 용액의 조성비를 맞추어 혼합 용액을 교반하여 에칭용액을 제조한다.
표면처리시의 에칭용액에 포함되는 질산염 또는 질산 수용액의 바람직한 조성비는 0.1 내지 10wt%의 범위이다. 에칭용액에 포함되는 질산염 또는 질산은 수용액의 조성비가 0.1wt% 미만이면 에칭 효과가 미미하고, 10wt%를 초과하는 경우 기재 표면이 소정의 두께 이상으로 식각될 수 있다.
나. 에칭용액 접촉단계
무전해 주석도금된 금속 기재 표면에 제조된 에칭용액을 25 내지 35℃에서 1 내지 15분간 접촉시켜 에칭을 수행한다. 에칭용액을 접촉시키는 방법으로는, 침지 또는 분무 등에 의한 방법을 사용할 수 있으나 반드시 이에 제한되는 것은 아니다. 이에 의해 질산염 또는 질산 수용액이 주석을 용해하면서 도금 표면을 에칭하여 표면조도 값이 낮게 유지되고 실란 커플링제인 GPTS가 주석 산화표면과 반응하여 금속 표면이 개질된다. 바람직하게는 주석도금된 금속 기재의 도금 두께가 0.01 내지 0.5㎛, 더욱 바람직하게는 0.05 내지 0.2㎛ 가 되도록 주석도금 피막을 에칭한다. 에칭용액과 금속 기재 표면의 접촉 시간이 1분 미만이면 금속 기재의 표면처리 효과가 미미하고 15분을 초과하는 경우 주석도금된 금속 기재의 두께를 소정의 범위 내로 제어할 수 없다. 이 때 에칭용액의 온도는 25 내지 35℃인 것이 바람직하다. 이 범위 내에 있으면, 금속(예를 들어, 구리)-주석 합금층 두께를 소정의 범위 내에서 용이하게 제어할 수 있다.
(3) 수세 공정
표면이 개질된 주석도금된 금속 기재를 초순수가 담긴 수세조에서 세척하고 75 내지 85℃의 건조 온도에서 건조시켜 표면처리된 무전해 주석도금 금속 기재를 수득한다.
본 발명에 따른 표면처리방법에 있어서, 표면처리된 무전해 주석도금 금속 기재 표면과 접촉하는 고분자 소재는 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리카보네이트, 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리이미드, 아크릴수지, 불소수지 및 고무로 이루어진 군에서 선택된 1종 또는 2종 이상의 혼합물을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이들 수지는 관능기에 의해 변성되어 있어도 되고, 유리섬유, 아라미드섬유, 그 밖의 섬유 등으로 강화되어 있을 수도 있다. 본 발명에 의해 표면처리된 무전해 주석도금층을 고분자 수지로 구성된 수지 접착층에 접착시켜 적층체를 구성할 수 있다. 표면처리된 무전해 주석도금층 표면에 적층되는 고분자 수지 접착층은 20 내지 250 ㎛의 두께를 가질 수 있다. 본 발명에 의해 표면처리된 주석도금층을 포함하는 적층체는 적층의 부착력이 우수하고 표면의 거칠기가 크게 감소된다. 따라서 이러한 적층체를 포함하는 인쇄회로기판의 고집적화 및 고속통신이 가능하다.
이하, 본 발명을 하기에서 구체적인 실시예를 참조하여 상세하게 설명한다. 제시된 실시예는 단지 본 발명을 구체적으로 예시하기 위한 것일 뿐이며, 본 발명의 청구범위를 제한하는 것은 아니다.
< 실시예 1: 표면처리된 주석도금 구리금속판의 제조 >
(주)화백엔지니어링의 ELSN-280 무전해 주석도금용액(산도: 5.5N, 주석이온 농도 16g/L, 비중 1.33)을 사용하여 구리 또는 구리합금기재 표면에 무전해 주석도금을 실시하였다. 먼저 도금될 구리판을 황산 농도 10wt%인 (주)화백엔지니어링의 ACS-200 황산 약품 내에 50℃에서 약 30초 내지 3분 동안 침지시켜 이물질 및 유기물을 제거하였다. 탈지 공정을 마친 구리판을 25℃의 온도에서 약 1분 동안 소프트에칭 하였다. 표면이 소프트에칭된 구리판을 25℃의 온도에서 ELSN-280 무전해 주석도금용액 내에 약 1분 동안 침지하여 프리 딥 공정을 실시하고 이어서 온도를 65℃로 승온하여 약 1분 동안 추가로 침지하여 주석도금 공정을 수행하였다. XRF 도금측정기로 측정된 주석도금층의 두께는 0.2 내지 0.3 ㎛ 이었다. 주석이 도금된 구리판을 초순수가 담긴 수세조에서 세척하고 80℃의 건조 온도에서 건조시켜 무전해 주석도금된 구리판을 수득하였다. 수득된 무전해 주석도금된 구리판을 50℃의 (주)화백엔지니어링의 ACS-200 황산 약품에 1분간 침지하여 주석도금된 구리금속판 표면의 이물질을 제거하였다. 이어서 에칭공정에 사용되는 약품으로, 3wt% 질산염에 CTAB 1g/L을 용해한 후 GPTS를 0.1wt% 첨가하고 교반하여 에칭용액을 제조하였다. 제조된 에칭용액 내에 주석도금된 구리판을 30℃에서 10분간 침지시켜 최종 도금두께를 0.05 내지 0.2 ㎛로 조절하였다.
< 실시예 2 내지 5: 표면처리된 주석도금 구리금속판의 제조 >
사용된 질산염, CTAB 및 GPTS의 농도와 에칭온도 및 구리판과 에칭용액의 접촉시간을 하기와 같이 달리 설정한 것을 제외하고 실시예 1과 동일한 방법으로 실시예 2 내지 5를 실시하였다.
Figure pat00001
<실험예: 표면처리된 주석도금 구리금속판의 표면조도 및 접합강도 측정>
실시예 1 내지 5에서 제조된 표면처리된 주석도금된 구리금속판의 표면조도 및 접합강도를 측정하여 그 결과를 하기 표 2에 기재하였다. 표면조도는 원자현미경 (AFM)를 이용하여 측정하였다. 결과값은 평균값인 Ra와 조도차인 Rz 값을 가지고 비교분석 하였다. 접합강도는 구리 옥사이드 접합강도를 측정할 때와 동일한 조건에서 평가하였다. 또한, 애질런트(Agilent)사의 PNA E8363모델 제품을 이용하여 S-Parameter 값을 측정하여 신호손실 값을 측정하였다. 평가를 위한 기재금속은 표 2에 나타난 바와 같이 Ra 값으로 42nm, Rz 값으로 103nm의 값을 나타내었다. 구리금속에 주석도금 후 표면조도값은 Ra로 62nm, Rz로는 153nm 값을 갖는 표면조도를 나타내었다. 실시예 1 내지 5에 의해 표면처리된 주석도금 구리금속판의 표면조도를 측정하여 그 결과를 하기 표 3에 나타내었다.
Figure pat00002
Figure pat00003
표 3에 의하면 실시예에 따라 표면조도 값은 조건에 따라 변화되는 것을 확인할 수 있으며, 양호한 표면조도 값을 얻을 수 있음을 알 수 있다. 그러나 신호손실 값이 적정한 조건을 벗어날 경우 손실값이 커지는 것을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것은 아니고, 본 발명의 취지 또는 범위를 벗어나지 않고 본 발명의 구조를 다양하게 변경하고 변형할 수 있다는 사실은 당업자에게 자명할 것이다. 따라서, 본 발명의 보호범위는 첨부한 특허청구범위 및 그와 균등한 범위로 정해져야 할 것이다.

Claims (13)

  1. ⅰ) 금속 기재 표면을 무전해 주석도금 처리하여 주석도금된 금속 기재를 수득하는 단계;
    ⅱ) 질산(Nitric Acid) 또는 질산염(Sodium Nitrate) 0.1 내지 10wt%, 구연산(Citric Acid) 0.1 내지 10 wt%, 및 세틸트리메틸암모늄브로미드(Cetyl Trimethylammonium Bromide, CTAB) 0.005 내지 5 wt%를 70 내지 85 wt%의 탈이온수(Deionized Water)에 용해한 후 3-글리시딜옥시프로필-트리메톡시실란(3-Glycidyloxypropyl-trimethoxysilane, GPTS)을 0.005 내지 1wt% 첨가하고 혼합물을 교반하여 에칭용액을 제조하는 단계; 및
    ⅲ) 상기 에칭용액을 상기 주석도금된 금속 기재 표면과 접촉시키는 단계를 포함하는 금속표면 처리방법.
  2. 제1항에 있어서, 상기 주석도금된 금속 기재를 수득하는 단계 이후에 45 내지 55℃에서 0.5 내지 15wt%의 황산 수용액에 주석도금된 금속 기재를 30초 내지 5분간 침지시켜 금속 기재의 표면을 세척하는 단계를 추가로 포함하는, 금속표면 처리방법.
  3. 제1항에 있어서, 상기 에칭용액을 주석도금된 금속 기재 표면과 접촉시키는 단계는 상기 주석도금된 금속 기재 표면과 상기 에칭용액을 25 내지 35℃에서 1 내지 15분간 접촉시키는 단계를 포함하는, 금속표면 처리방법.
  4. 제1항에 있어서, 상기 에칭용액을 주석도금된 금속 기재 표면과 접촉시키는 단계는 주석도금된 금속 기재의 두께가 0.01 내지 0.5㎛가 되도록 주석도금 피막을 에칭하는 단계를 포함하는, 금속표면 처리방법.
  5. 제1항에 있어서, 상기 에칭용액을 주석도금된 금속 기재 표면과 접촉시키는 단계는 침지 또는 분무 공정에 의해 수행되는, 금속표면 처리방법.
  6. 제1항에 있어서, 상기 주석도금된 금속 기재를 수득하는 단계는 산탈지 공정, 소프트에칭 공정, 프리 딥에 의한 주석도금 공정 및 수세 공정을 포함하는, 금속표면 처리방법.
  7. 제6항에 있어서, 상기 산탈지 공정은 금속 기재를 5 내지 15wt% 황산 수용액 내에 약 30초 내지 3분 동안 침지시켜 금속 기재 표면의 이물질 및 유기물을 제거하는 단계를 포함하는, 금속표면 처리방법.
  8. 제6항에 있어서, 상기 소프트에칭 공정은 상기 산탈지 공정을 마친 금속 기재를 20 내지 30℃의 온도에서 에칭 속도 1.0㎛/min로 30초 내지 3분 동안 에칭하는 단계를 포함하는 금속표면 처리방법.
  9. 제6항에 있어서, 상기 프리 딥에 의한 주석도금 공정은 표면이 소프트에칭된 금속 기재를 20 내지 30℃의 온도에서 무전해 주석도금 용액 내에 약 30초 내지 3분 동안 침지하는 단계; 및 상기 무전해 주석도금 용액의 온도를 60 내지 70℃로 승온시키고 30초 내지 3분 동안 추가로 침지하는 단계를 포함하는 금속표면 처리방법.
  10. 제1항에 있어서, 무전해 주석도금 처리 이후에 주석도금층의 두께는 0.2 내지 0.7㎛인 금속표면 처리방법.
  11. 수지 접착층, 상기 수지 접착층에 접착된 무전해 주석도금층을 포함하는 적층체의 제조방법에 있어서, 제1항 내지 제10항 중 어느 한 항에 기재된 금속표면 처리방법에 의해 상기 무전해 주석도금층을 표면처리하는 공정과, 상기 무전해 주석도금층과 상기 수지 접착층을 접착하는 공정을 포함하는 적층체 제조방법.
  12. 제11항에 있어서, 상기 수지 접착층은 두께가 20 내지 250 ㎛인 적층체 제조방법.
  13. 제11항에 의해 제조된 적층체를 포함하는 인쇄회로기판.
KR1020180053483A 2018-05-10 2018-05-10 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법 KR102062330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180053483A KR102062330B1 (ko) 2018-05-10 2018-05-10 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053483A KR102062330B1 (ko) 2018-05-10 2018-05-10 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법

Publications (2)

Publication Number Publication Date
KR20190129204A true KR20190129204A (ko) 2019-11-20
KR102062330B1 KR102062330B1 (ko) 2020-01-03

Family

ID=68729173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053483A KR102062330B1 (ko) 2018-05-10 2018-05-10 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법

Country Status (1)

Country Link
KR (1) KR102062330B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352447B1 (ko) * 2020-08-19 2022-01-17 남부대학교산학협력단 연성회로 기판의 롤투롤 연속생산을 위한 금속표면처리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522031B1 (ko) * 2008-02-01 2015-05-20 멕크 가부시키가이샤 도전층, 이것을 이용한 적층체 및 이들의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522031B1 (ko) * 2008-02-01 2015-05-20 멕크 가부시키가이샤 도전층, 이것을 이용한 적층체 및 이들의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352447B1 (ko) * 2020-08-19 2022-01-17 남부대학교산학협력단 연성회로 기판의 롤투롤 연속생산을 위한 금속표면처리 방법

Also Published As

Publication number Publication date
KR102062330B1 (ko) 2020-01-03

Similar Documents

Publication Publication Date Title
US5622782A (en) Foil with adhesion promoting layer derived from silane mixture
EP2823084B1 (en) Method for promoting adhesion between dielectric substrates and metal layers
KR101522031B1 (ko) 도전층, 이것을 이용한 적층체 및 이들의 제조 방법
US20010015257A1 (en) Coatings for improved resin dust resistance
KR20080028819A (ko) 대 수지 접착층 및 이를 이용한 적층체의 제조 방법
EP0391201B1 (en) Method for treating polyetherimide substrates and articles obtained therefrom
JP2008109111A (ja) 対樹脂接着層及びこれを用いた積層体の製造方法
TW201823511A (zh) 印刷配線基板之製造方法
WO2014042412A1 (ko) 동박의 표면처리 방법 및 그 방법으로 표면처리된 동박
KR102062330B1 (ko) 다층 인쇄회로기판의 적층공정을 위한 수지층과의 접착성이 향상된 금속표면 처리방법
KR101312802B1 (ko) 접착층 형성액 및 접착층 형성 방법
JPH03204992A (ja) 無電解金属前に合成樹脂を前処理するための膨潤剤、全面の金属化された基材の製造方法、全面の金属化された基材、及びプリント配線板、チツプ支持体、ハイブリツド回路、多層積層物半製品及び電磁遮蔽用半製品の製造方法
US4457951A (en) Etch solution and method
EP1807549B1 (en) Method for coating substrates containing antimony compounds with tin and tin alloys
JPS63183178A (ja) プリント回路用銅箔およびその製造方法
JP4572363B2 (ja) 銅と配線基板用樹脂との接着層形成液及びその液を用いた銅と配線基板用樹脂との接着層の製造方法
KR102634267B1 (ko) 주석 박리액 및 이를 이용한 주석 합금층 형성방법
KR20100004060A (ko) 접착층 형성액
KR102618832B1 (ko) 구리-주석 합금층의 형성방법
JP4083927B2 (ja) 銅箔の表面処理方法
KR20070017547A (ko) 표면 처리 동박 및 그 표면 처리 동박을 이용하여 제조한플렉서블 동박 적층판 및 필름 캐리어 테이프
JPS61253886A (ja) プリント回路用銅箔
JPH05206639A (ja) 回路板の銅回路の処理方法
WO2010007755A1 (ja) 銅の表面処理剤および表面処理方法、並びに銅表面の皮膜
JPH07243049A (ja) 無電解めっき前処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right