KR20190116392A - 성막 시스템, 성막 방법 및 컴퓨터 기억 매체 - Google Patents

성막 시스템, 성막 방법 및 컴퓨터 기억 매체 Download PDF

Info

Publication number
KR20190116392A
KR20190116392A KR1020197026294A KR20197026294A KR20190116392A KR 20190116392 A KR20190116392 A KR 20190116392A KR 1020197026294 A KR1020197026294 A KR 1020197026294A KR 20197026294 A KR20197026294 A KR 20197026294A KR 20190116392 A KR20190116392 A KR 20190116392A
Authority
KR
South Korea
Prior art keywords
organic film
film
film thickness
organic
substrate
Prior art date
Application number
KR1020197026294A
Other languages
English (en)
Other versions
KR102469678B1 (ko
Inventor
사토루 시무라
마사시 에노모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190116392A publication Critical patent/KR20190116392A/ko
Application granted granted Critical
Publication of KR102469678B1 publication Critical patent/KR102469678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

성막 시스템은 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 것으로, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 유기막 형성부와, 기판 상의 유기막의 막 두께를 측정하는 막 두께 측정부와, 기판 상의 유기막에 대하여 자외선 조사 처리를 행하여 상기 유기막의 표면을 제거하는 자외선 처리부를 구비한다. 성막 시스템에서는, 유기막 형성부와, 막 두께 측정부와, 자외선 처리부가 기판의 반송 방향을 따라, 이 순으로 배열되어 마련되어 있다.

Description

성막 시스템, 성막 방법 및 컴퓨터 기억 매체
(관련 출원의 상호 참조)
본원은 2017년 2월 7일에 일본국에 출원된 특허출원 2017-20253호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 발명은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 시스템, 성막 방법 및 컴퓨터 기억 매체에 관한 것이다.
예를 들면, 다층 배선 구조의 반도체 디바이스의 제조 프로세스에 있어서의 포토리소그래피 공정에서는, 예를 들면 기판으로서의 반도체 웨이퍼(이하, '웨이퍼'라고 함) 표면 상에 도포액을 공급하여 반사 방지막 및 레지스트막을 형성하는 도포 처리, 레지스트막을 정해진 패턴으로 노광하는 노광 처리, 노광된 레지스트막을 현상하는 현상 처리, 웨이퍼를 가열하는 열 처리 등이 순차 행해져, 웨이퍼 상에 정해진 레지스트 패턴이 형성된다. 그리고, 레지스트 패턴을 마스크로서 에칭 처리가 행해지고, 이 후 레지스트막의 제거 처리 등이 행해져, 웨이퍼 상에 정해진 패턴이 형성된다. 이와 같이 정해진 층에 정해진 패턴이 형성되어 있는 공정이 복수 회 반복하여 행해져, 다층 배선 구조의 반도체 디바이스가 제조된다.
그런데, 이와 같이 웨이퍼 상에 정해진 패턴이 반복하여 형성되는 경우, n 층째에 정해진 패턴이 형성된 후에, (n+1) 층째의 레지스트막이 적절한 높이에 형성되기 위해서는, 레지스트액이 도포되는 면이 평탄한 것이 필요해진다.
따라서, 종래, 웨이퍼의 정해진 패턴 상에 SOC(Spin On Carbon)막 등의 유기막을 형성하고, 그 표면을 평탄화하는 것이 행해지고 있다.
특허 문헌 1에 개시된 방법에서는, 표면에 패턴이 형성된 웨이퍼 상에 유기 재료를 도포하고, 유기 재료를 열 처리하여 웨이퍼 상에 유기막을 형성한다. 그리고, 유기막에 대하여 자외선을 조사하고, 패턴의 표면이 노출될 때까지, 당해 유기막의 표면을 제거하여, 즉 에치백하여, 이에 의해 평탄화가 도모되고 있다.
일본특허공개공보 2014-165252호
그러나 에치백의 조건 설정에는, 종래, 단면 SEM(Scanning Electron Microscope) 등을 사용하고 있으며, 웨이퍼를 파괴할 필요가 있는 등, 상기 조건 설정은 수고롭고, 장시간을 요한다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 유기막의 에치백의 조건 설정이 용이한 성막 시스템, 이 성막 시스템을 이용한 성막 방법 및 컴퓨터 기억 매체를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일태양은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 시스템으로서, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 유기막 형성부와, 기판 상의 유기막의 막 두께를 측정하는 막 두께 측정부와, 기판 상의 유기막에 대하여 자외선 조사 처리를 행하여 상기 유기막의 표면을 제거하는 자외선 처리부를 구비하고, 상기 유기막 형성부, 상기 막 두께 측정부, 상기 자외선 처리부가 기판의 반송 방향을 따라, 이 순으로 배열되어 마련되어 있다.
다른 관점에 따른 본 발명의 일태양은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법으로서, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과, 유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 제거 공정과, 상기 제거 공정에 의해 표면이 제거된 유기막의 막 두께를 측정하는 막 두께 측정 공정과, 상기 측정 결과가 정해진 조건을 충족하지 않는 경우에, 상기 표면이 제거된 유기막의 표면을 더 제거하는 추가 제거 공정을 포함한다.
또 다른 관점에 따른 본 발명의 일태양은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법으로서, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과, 유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 공정과, 기판 상의 유기막의 막 두께를 측정하는 막 두께 측정 공정을 포함하고, 상기 막 두께 측정 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시 또는 자외선 조사 처리 시의 처리 조건을 조정한다.
또 다른 관점에 따른 본 발명은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법을 성막 시스템에 의해 실행시키도록 상기 성막 시스템 장치를 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체로서, 상기 성막 방법은, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과, 유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 제거 공정과, 상기 제거 공정에 의해 표면이 제거된 유기막의 막 두께를 측정하는 막 두께 측정 공정과, 상기 측정 결과가 정해진 조건을 충족하지 않는 경우에 상기 표면이 제거된 유기막의 표면을 더 제거하는 추가 제거 공정을 포함한다.
또 다른 관점에 따른 본 발명은, 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법을 성막 시스템에 의해 실행시키도록 상기 성막 시스템 장치를 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체로서, 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과, 유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 공정과, 기판 상의 유기막의 막 두께를 측정하는 막 두께 측정 공정을 포함하고, 상기 막 두께 측정 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시 또는 자외선 조사 처리 시의 처리 조건을 조정한다.
본 발명의 성막 시스템에 의하면, 유기막의 에치백의 조건 설정을 용이하게 행할 수 있다.
도 1은 본 발명의 제 1 실시 형태에 따른 성막 시스템의 구성의 개략을 나타내는 평면도이다.
도 2는 본 발명의 제 1 실시 형태에 따른 성막 시스템의 내부 구성의 개략을 나타내는 측면도이다.
도 3은 본 발명의 제 1 실시 형태에 따른 성막 시스템의 내부 구성의 개략을 나타내는 측면도이다.
도 4는 도포 처리 유닛의 구성의 개략을 나타내는 종단면도이다.
도 5는 도포 처리 유닛의 구성의 개략을 나타내는 횡단면도이다.
도 6은 자외선 처리 유닛의 구성의 개략을 나타내는 종단면도이다.
도 7은 자외선 처리 유닛의 구성의 개략을 나타내는 횡단면도이다.
도 8은 제 1 막 두께 측정 유닛의 구성의 개략을 나타내는 횡단면도이다.
도 9는 제 2 막 두께 측정 유닛의 구성의 개략을 나타내는 종단면도이다.
도 10은 제 2 막 두께 측정 유닛의 구성의 개략을 나타내는 횡단면도이다.
도 11은 성막 시스템에서 처리되기 전의 웨이퍼의 상태를 나타낸 설명도이다.
도 12a는 성막 처리의 각 공정에 있어서의 웨이퍼의 상태를 나타낸 설명도이며, 웨이퍼 상에 유기막이 형성된 모습을 나타내고 있다.
도 12b는 성막 처리의 각 공정에 있어서의 웨이퍼의 상태를 나타낸 설명도이며, 자외선 조사 처리가 행해져 유기막의 표면이 제거된 모습을 나타내고 있다.
도 12c는 성막 처리의 각 공정에 있어서의 웨이퍼의 상태를 나타낸 설명도이며, 표면이 제거된 유기막 상에 유기막이 형성된 모습을 나타내고 있다.
도 13은 본 발명의 제 1 실시 형태에 따른 성막 시스템을 이용한 자외선 조사 처리의 조건 설정 방법의 설명도이다.
도 14는 본 발명의 제 1 실시 형태에 따른 성막 시스템을 이용한 성막 방법의 일례를 설명하기 위한 순서도이다.
도 15는 본 발명의 제 1 실시 형태에 따른 성막 시스템을 이용한 성막 방법의 일례를 설명하기 위한 개념도이다.
도 16은 본 발명의 제 1 실시 형태에 따른 성막 시스템을 이용한 성막 방법의 일례를 설명하기 위한 개념도이다.
도 17은 본 발명의 제 2 실시 형태에 따른 성막 시스템의 내부 구성의 개략을 나타내는 측면도이다.
이하, 본 발명의 실시의 형태에 대하여 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 기능 구성을 가지는 요소에 있어서는 동일한 부호를 부여함으로써 중복 설명을 생략한다.
(제 1 실시 형태)
도 1은 제 1 실시 형태에 따른 성막 시스템(1)의 내부 구성의 개략을 나타내는 설명도이다. 도 2 및 도 3은 성막 시스템(1)의 내부 구성의 개략을 나타내는 측면도이다. 또한 이하에서는, 성막 시스템(1)이, 기판으로서의 웨이퍼(W) 상에 유기막으로서의 SOC막을 형성하는 예로 설명한다. 성막 시스템(1)이 성막하는 SOC막의 두께는, 수 십 μm ~ 수 십 nm이다. 또한, 성막 시스템(1)에서 처리되는 웨이퍼 상에는 미리 실리콘 산화막(SiO2막) 등의 정해진 패턴이 형성되어 있다.
성막 시스템(1)은, 도 1에 나타내는 바와 같이 예를 들면 외부와의 사이에서 카세트(C)가 반입반출되는 반입반출부로서의 카세트 스테이션(2)과, 유기 재료의 도포 처리 등의 정해진 처리를 실시하는 복수의 각종 처리 유닛을 구비한 처리 스테이션(3)과, 에칭 백을 행하는 에칭 스테이션(4)과, 처리 스테이션(3)과 에칭 스테이션(4) 사이에서 웨이퍼(W)의 전달을 행하는 인터페이스 스테이션(5)을 일체로 접속한 구성을 가지고 있다. 또한, 성막 시스템(1)은 당해 성막 시스템(1)의 제어를 행하는 제어부(6)를 가지고 있다.
카세트 스테이션(2)은, 예를 들면 카세트 반입반출부(10)와 웨이퍼 반송부(11)로 나누어져 있다. 예를 들면 카세트 반입반출부(10)는, 성막 시스템(1)의 Y 방향 부방향(도 1의 좌방향)측의 단부에 마련되어 있다. 카세트 반입반출부(10)에는 카세트 배치대(12)가 마련되어 있다. 카세트 배치대(12) 상에는 복수, 예를 들면 4 개의 배치판(13)이 마련되어 있다. 배치판(13)은 수평 방향의 X 방향(도 1의 상하 방향)으로 일렬로 배열되어 마련되어 있다. 이들 배치판(13)에는, 성막 시스템(1)의 외부에 대하여 카세트(C)를 반입반출할 시, 카세트(C)를 배치할 수 있다.
웨이퍼 반송부(11)에는, 도 1에 나타내는 바와 같이 X 방향으로 연장되는 반송로(20) 상을 이동 가능한 웨이퍼 반송 장치(21)가 마련되어 있다. 웨이퍼 반송 장치(21)는 상하 방향 및 연직축 둘레(θ방향)로도 이동 가능하며, 각 배치판(13) 상의 카세트(C)와 후술하는 처리 스테이션(3)의 제 3 블록(G3)의 전달 유닛과의 사이에서 웨이퍼(W)를 반송할 수 있다.
처리 스테이션(3)에는 각종 유닛을 구비한 복수 예를 들면 4 개의 블록(G1, G2, G3, G4)이 마련되어 있다. 예를 들면 처리 스테이션(3)의 정면측(도 1의 X 방향 부방향측)에는 제 1 블록(G1)이 마련되고, 처리 스테이션(3)의 배면측(도 1의 X 방향 정방향측)에는 제 2 블록(G2)이 마련되어 있다. 또한, 처리 스테이션(3)의 카세트 스테이션(2)측(도 1의 Y 방향 부방향측)에는 제 3 블록(G3)이 마련되고, 처리 스테이션(3)의 인터페이스 스테이션(5)측(도 1의 Y 방향 정방향측)에는 제 4 블록(G4)이 마련되어 있다.
제 1 블록(G1)에는, 도 2에 나타내는 바와 같이 도포 처리 유닛(30)이 4 단씩 2 열 마련되어 있다. 도포 처리 유닛(30)은 웨이퍼(W)에 유기막을 형성하기 위한 유기 재료를 도포하는 것이다. 또한, 유기 재료는 예를 들면 유기막인 SOC막의 조성물을 정해진 용매에 용해시킨 액체이다.
제 2 블록(G2)에는, 도 3에 나타내는 바와 같이 웨이퍼(W)에 대하여 열 처리를 행하는 열 처리 유닛(40)이 4 단씩 2 열 마련되어 있다.
제 3 블록(G3)에는 복수의 전달 유닛(50)이 마련되어 있다. 또한, 제 4 블록(G4)에는 복수의 전달 유닛(60)과, 제 1 막 두께 측정 유닛(61)과 제 2 막 두께 측정 유닛(62)이 아래로부터 차례로 마련되어 있다.
도 1에 나타내는 바와 같이 제 1 블록(G1) ~ 제 4 블록(G4)으로 둘러싸인 영역에는, 웨이퍼 반송 영역(D)이 형성되어 있다. 웨이퍼 반송 영역(D)에는 예를 들면 웨이퍼 반송 장치(70)가 배치되어 있다.
웨이퍼 반송 장치(70)는 예를 들면 Y 방향, 전후 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지고 있다. 웨이퍼 반송 장치(70)는 웨이퍼 반송 영역(D) 내를 이동하고, 주위의 제 1 블록(G1), 제 2 블록(G2), 제 3 블록(G3) 및 제 4 블록(G4) 내의 정해진 유닛으로 웨이퍼(W)를 반송할 수 있다. 웨이퍼 반송 장치(70)는 예를 들면 도 3에 나타내는 바와 같이 상하로 복수 대 배치되고, 예를 들면 각 블록(G1 ~ G4)의 동일 정도의 높이의 정해진 유닛으로 웨이퍼(W)를 반송할 수 있다.
또한, 웨이퍼 반송 영역(D)에는 제 3 블록(G3)과 제 4 블록(G4)과의 사이에서 직선적으로 웨이퍼(W)를 반송하는 셔틀 반송 장치(71)가 마련되어 있다.
셔틀 반송 장치(71)는, 예를 들면 도 3의 Y 방향으로 직선적으로 이동 가능하게 되어 있다. 셔틀 반송 장치(71)는 웨이퍼(W)를 지지한 상태로 Y 방향으로 이동하며, 동일 정도의 높이의 제 3 블록(G3)의 전달 유닛(50)과 제 4 블록(G4)의 전달 유닛(60)과의 사이에서 웨이퍼(W)를 반송할 수 있다.
도 1에 나타내는 바와 같이 제 3 블록(G3)의 X 방향 정방향측에는 웨이퍼 반송 장치(72)가 마련되어 있다. 웨이퍼 반송 장치(72)는, 예를 들면 전후 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지고 있다. 웨이퍼 반송 장치(72)는 웨이퍼(W)를 지지한 상태로 상하로 이동하여, 제 3 블록(G3) 내의 각 전달 유닛으로 웨이퍼(W)를 반송할 수 있다.
인터페이스 스테이션(5)에는 웨이퍼 반송 장치(73)가 마련되어 있다. 웨이퍼 반송 장치(73)는 예를 들면 전후 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지고 있다. 웨이퍼 반송 장치(73)는 예를 들면 반송 암에 웨이퍼(W)를 지지하여, 제 4 블록(G4) 내의 각 전달 유닛, 에칭 스테이션(4)으로 웨이퍼(W)를 반송할 수 있다.
에칭 스테이션(4)에는, 도 2에 나타내는 바와 같이 웨이퍼(W)에 대하여 자외선 조사 처리를 행하는 자외선 처리부로서의 자외선 처리 유닛(80)이 4 단씩 2 열 마련되어 있다.
이어서, 상술한 도포 처리 유닛(30)의 구성에 대하여 설명한다. 도포 처리 유닛(30)은 도 4에 나타내는 바와 같이 내부를 밀폐 가능한 처리 용기(100)를 가지고 있다. 처리 용기(100)의 웨이퍼 반송 장치(70)측의 측면에는, 웨이퍼(W)의 반입반출구(도시하지 않음)가 형성되고, 당해 반입반출구에는 개폐 셔터(도시하지 않음)가 마련되어 있다.
처리 용기(100) 내의 중앙부에는, 웨이퍼(W)를 유지하여 회전시키는 스핀 척(110)이 마련되어 있다. 스핀 척(110)은 수평인 표면을 가지고, 당해 상면에는, 예를 들면 웨이퍼(W)를 흡인하는 흡인구(도시하지 않음)가 마련되어 있다. 이 흡인구로부터의 흡인에 의해, 웨이퍼(W)를 스핀 척(110) 상에 흡착 유지할 수 있다.
스핀 척(110)의 하방에는, 예를 들면 모터 등을 구비한 척 구동부(111)가 마련되어 있다. 스핀 척(110)은 척 구동부(111)에 의해 정해진 속도로 회전할 수 있다. 또한, 척 구동부(111)에는, 예를 들면 실린더 등의 승강 구동원이 마련되어 있어, 스핀 척(110)은 승강 가능하게 되어 있다.
스핀 척(110)의 주위에는, 웨이퍼(W)로부터 비산 또는 낙하하는 액체를 받아, 회수하는 컵(112)이 마련되어 있다. 컵(112)의 하면에는 회수한 액체를 배출하는 배출관(113)과, 컵(112) 내의 분위기를 진공 배기하는 배기관(114)이 접속되어 있다.
도 5에 나타내는 바와 같이 컵(112)의 X 방향 부방향(도 5 중의 하방향)측에는, Y 방향(도 5 중의 좌우 방향)을 따라 연장되는 레일(120)이 형성되어 있다. 레일(120)은 예를 들면 컵(112)의 Y 방향 부방향(도 5 중의 좌방향)측의 외방으로부터 Y 방향 정방향(도 5 중의 우측향)측의 외방까지 형성되어 있다. 레일(120)에는 암(121)이 장착되어 있다.
암(121)에는 도 4 및 도 5에 나타내는 바와 같이 웨이퍼(W) 상에 유기 재료를 공급하는 도포 노즐(122)이 지지되어 있다. 암(121)은 도 5에 나타내는 노즐 구동부(123)에 의해, 레일(120) 상을 이동 가능하다. 이에 의해, 도포 노즐(122)은 컵(112)의 Y 방향 정방향측의 외방에 설치된 대기부(124)로부터 컵(112) 내의 웨이퍼(W)의 중심부 상방까지 이동할 수 있고, 또한 당해 웨이퍼(W) 상을 웨이퍼(W)의 직경 방향으로 이동할 수 있다. 또한, 암(121)은 노즐 구동부(123)에 의해 승강 가능하며, 도포 노즐(122)의 높이를 조절할 수 있다.
도포 노즐(122)에는, 도 4에 나타내는 바와 같이 당해 도포 노즐(122)에 유기 재료를 공급하는 공급관(125)이 접속되어 있다. 공급관(125)은 내부에 유기 재료를 저류하는 유기 재료 공급원(126)에 연통하고 있다. 또한, 공급관(125)에는 유기 재료의 흐름을 제어하는 밸브 및 유량 조절부 등을 포함하는 공급 기기군(127)이 마련되어 있다.
이어서, 상술한 자외선 처리 유닛(80)의 구성에 대하여 설명한다. 자외선 처리 유닛(80)은, 도 6 및 도 7에 나타내는 바와 같이 내부를 폐쇄 가능한 처리 용기(130)를 가지고 있다. 처리 용기(130)의 웨이퍼 반송 장치(73)측의 측면에는, 웨이퍼(W)의 반입반출구(도시하지 않음)가 형성되고, 당해 반입반출구에는 개폐 셔터(도시하지 않음)가 마련되어 있다.
처리 용기(130)의 천장면에는, 당해 처리 용기(130)의 내부로 예를 들면 산화성 가스를 공급하는 가스 공급구(131)가 형성되어 있다. 가스 공급구(131)에는 가스 공급원(132)에 연통하는 가스 공급관(133)이 접속되어 있다. 가스 공급관(133)에는 산화성 가스의 흐름을 제어하는 밸브 및 유량 조절부 등을 포함하는 공급 기기군(134)이 마련되어 있다.
또한, 본 실시의 형태에 있어서 산화성 가스에는, 통상의 대기보다 산소 농도가 높은 가스가 이용된다. 단, 처리 용기(130) 내로 특정의 가스를 공급하지 않고 당해 처리 용기(130)의 내부를 대기 분위기로 해도 되며, 이러한 경우에는, 상기 가스 공급구(131), 가스 공급원(132), 가스 공급관(133), 공급 기기군(134)을 생략해도 된다.
처리 용기(130)의 저면에는, 당해 처리 용기(130)의 내부의 분위기를 흡인하는 흡기구(135)가 형성되어 있다. 흡기구(135)에는 예를 들면 진공 펌프 등의 부압 발생 장치(136)에 연통하는 흡기관(137)이 접속되어 있다.
처리 용기(130)의 내부에는 열 처리부(140)와 자외선 조사부(141)가 마련되어 있다. 자외선 조사부(141)는 열 처리부(140)의 상방에 배치되어 있다.
열 처리부(140)는 열 처리 유닛(40)에 의한 열 처리가 행해져 유기막이 형성된 후의 웨이퍼(W)에 대하여, 자외선 조사부(141)에 의한 자외선 조사 처리를 행할 시, 웨이퍼(W) 상의 유기막을 가열한다.
열 처리부(140)는 열판(150)을 수용하여 열판(150)의 외주부를 유지하는 환상의 유지 부재(151)와, 그 유지 부재(151)의 외주를 둘러싸는 대략 통 형상의 서포트 링(152)을 구비하고 있다. 열판(150)은 두께가 있는 대략 원반 형상을 가지며, 웨이퍼(W)를 배치하여 가열할 수 있다. 또한, 열판(150)에는 예를 들면 가열 기구(153)가 내장되어 있다. 가열 기구(153)에는 예를 들면 히터가 이용된다. 열판(150)의 가열 온도는 예를 들면 제어부(6)에 의해 제어되고, 열판(150) 상에 배치된 웨이퍼(W)가 정해진 온도로 가열된다.
열판(150)의 하방에는, 웨이퍼(W)를 하방으로부터 지지하여 승강시키기 위한 승강 핀(160)이 예를 들면 3 개 마련되어 있다. 승강 핀(160)은 승강 구동부(161)에 의해 상하동할 수 있다. 열판(150)의 중앙부 부근에는, 당해 열판(150)을 두께 방향으로 관통하는 관통홀(162)이 예를 들면 3 개소에 형성되어 있다. 그리고, 승강 핀(160)은 관통홀(162)을 삽입 관통하여, 열판(150)의 상면으로부터 돌출 가능하게 되어 있다.
자외선 조사부(141)는 예를 들면 172 nm의 파장의 자외선을 조사한다. 그리고, 열 처리부(140)에 있어서 열 처리를 행한 후, 자외선 조사부(141)는 웨이퍼(W) 상의 유기막에 대하여 자외선 조사 처리를 행한다. 또한, 도시의 예에 있어서 자외선 조사부(141)는 처리 용기(130)의 천장면에 지지되어 마련되어 있지만, 당해 자외선 조사부(141)는 처리 용기(130)의 천장면에 마련된 유리창(도시하지 않음) 상에 마련되어 있어도 된다. 이러한 경우, 자외선 조사부(141)로부터 조사된 자외선은 유리창을 개재하여 처리 용기(130)의 내부에 진입한다.
또한, 열 처리 유닛(40)은 도포 처리 유닛(30)에 있어서 웨이퍼(W) 상에 도포된 유기 재료를 가열하여, 당해 웨이퍼(W) 상에 유기막을 형성하는 것이다. 이 열 처리 유닛(40)은 상술한 자외선 처리 유닛(80)의 구조와 대략 동일하며, 자외선 처리 유닛(80)과는, 자외선 조사부(141) 및 산화성 가스의 공급 및 배기에 따른 구조만이 상이하기 때문에, 이 열 처리 유닛(40)의 구성의 설명은 생략한다.
이어서, 상술한 제 1 막 두께 측정 유닛(61)의 구성에 대하여 설명한다. 제 1 막 두께 측정 유닛(61)은, 도 8에 나타내는 바와 같이 내부를 폐쇄 가능한 케이싱(170)을 가지고 있다.
케이싱(170) 내의 저면에는 웨이퍼(W)를 배치하는 배치대(180)와, 광학식 표면 형상 측정계(181)가 마련되어 있다. 배치대(180)는 예를 들면 수평 방향의 2 차원 방향으로 이동할 수 있다. 광학식 표면 형상 측정계(181)는, 예를 들면 웨이퍼(W)에 대하여 경사 방향으로부터 광을 조사하는 광 조사부(182)와, 광 조사부(182)로부터 조사되어 웨이퍼(W)에서 반사된 광을 검출하는 광 검출부(183)와, 당해 광 검출부(183)의 수광 정보에 기초하여 웨이퍼(W) 상의 유기막(F)의 막 두께를 산출하는 측정부(184)를 구비하고 있다. 제 1 막 두께 측정 유닛(61)은, 예를 들면 스캐터로메트리법을 이용하여 유기막(F)의 막 두께를 측정하는 것이며, 측정부(184)에 있어서, 광 검출부(183)에 의해 검출된 웨이퍼 면내의 광 강도 분포와, 미리 기억되어 있는 가상의 광 강도 분포를 조합하여, 그 조합된 가상의 광 강도 분포에 대응하는 유기막(F)의 막 두께를 구함으로써, 유기막(F)의 막 두께를 측정할 수 있다.
제 1 막 두께 측정 유닛(61)에서는, 먼저 웨이퍼(W)가 배치대(180)에 배치된다. 이어서 웨이퍼(W)에 광 조사부(182)로부터 광이 조사되고, 그 반사광이 광 검출부(183)에 의해 검출된다. 그리고 측정부(184)에 있어서, 웨이퍼(W) 상의 유기막(F)의 막 두께가 측정된다. 이 유기막(F)의 막 두께 측정 결과는 제어부(6)에 출력된다.
이어서, 상술한 제 2 막 두께 측정 유닛(62)의 구성에 대하여 설명한다. 제 2 막 두께 측정 유닛(62)은, 도 9 및 도 10에 나타내는 바와 같이 케이싱(190)을 가지고 있다. 케이싱(190) 내에는 웨이퍼(W)를 배치하는 배치대(200)가 마련되어 있다. 이 배치대(200)는 모터 등의 회전 구동부(201)에 의해 회전, 정지가 가능하다. 케이싱(190)의 저면에는, 케이싱(190) 내의 일단측(도 10 중의 X 방향 부방향측)으로부터 타단측(도 10 중의 X 방향 정방향측)까지 연장되는 가이드 레일(202)이 마련되어 있다. 배치대(200)와 회전 구동부(201)는 가이드 레일(202) 상에 마련되어, 구동 장치(203)에 의해 가이드 레일(202)을 따라 이동할 수 있다.
케이싱(190) 내의 타단측(도 10의 X 방향 정방향측)의 측면에는 촬상 장치(210)가 마련되어 있다. 촬상 장치(210)에는 예를 들면 광각형의 CCD 카메라가 이용되어 있다.
케이싱(190)의 상부 중앙 부근에는 하프 미러(211)가 마련되어 있다. 하프 미러(211)는 촬상 장치(210)와 대향하는 위치에, 경면이 연직 하방을 향한 상태로부터 촬상 장치(210)의 방향을 향해 45 도 상방으로 경사진 상태로 마련되어 있다. 하프 미러(211)의 상방에는 조명 장치(212)가 마련되어 있다. 하프 미러(211)와 조명 장치(212)는 케이싱(190) 내부의 상면에 고정되어 있다. 조명 장치(212)로부터의 조명은 하프 미러(211)를 통과하여 하방을 향해 비추어진다. 따라서, 조명 장치(212)의 하방에 있는 물체에 의해 반사된 광은, 하프 미러(211)에서 더 반사되어, 촬상 장치(210)로 도입된다. 즉, 촬상 장치(210)는 조명 장치(212)에 의한 조사 영역에 있는 물체를 촬상할 수 있다. 그리고, 촬상한 웨이퍼(W)의 화상은 측정부(220)에 입력된다. 측정부(220)는 촬상 장치(210)에서의 촬상 결과에 기초하여 웨이퍼(W) 상의 유기막(F)의 막 두께를 산출(측정)한다.
측정부(220)에 있어서의 유기막(F)의 막 두께의 산출 방법은 예를 들면 이하와 같다. 즉, 측정 준비용 웨이퍼 상에 형성된 불균일한 두께를 가지는 유기막에 대하여, 당해 측정 준비용 웨이퍼 상의 복수 점을 미리 측정하여, 막 두께 측정값과, 당해 막 두께 측정값에 대응하는 각 좌표를 취득한다. 이어서, 미리 촬상 장치(210)에서 측정 준비용 웨이퍼를 촬상하여 얻어진 측정 준비용 촬상 화상으로부터, 상기 취득한 각 좌표에 있어서의 화소값을 추출한다. 이 후, 각 좌표에 있어서 추출된 화소값과, 각 좌표에 있어서의 막 두께 측정값과의 상관 데이터를 생성한다. 그리고, 막 두께의 산출(측정) 시에는, 막 두께 측정 대상이 되는 웨이퍼(W)의 촬상 화상을 취득하고, 촬상 화상의 화소값과 상기 상관 데이터에 기초하여, 막 두께 측정 대상이 되는 웨이퍼 상에 형성된 유기막의 막 두께를 산출한다.
상술한 제어부(6)는 예를 들면 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는 성막 시스템(1)에 있어서의 성막 처리를 실행하는 프로그램이 저장되어 있다. 또한, 상기 프로그램은 예를 들면 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체(H)에 기록되어 있던 것으로, 그 기억 매체(H)로부터 제어부(6)에 인스톨된 것이어도 된다.
본 실시의 형태에 따른 성막 시스템(1)은 이상과 같이 구성되어 있다. 이어서, 이 성막 시스템(1)을 이용한 유기막의 성막 방법 중 종래와 동일한 방법에 대하여 설명한다. 도 11은 성막 시스템(1)에서 처리되기 전의 웨이퍼(W)의 상태를 나타내고, 도 12a 내지 도 12c는 성막 방법의 각 공정에 있어서의 웨이퍼(W)의 상태를 나타내고 있다.
성막 시스템(1)에서 처리되는 웨이퍼(W) 상에는, 도 11에 나타내는 바와 같이 미리 SiO2막 등의 정해진 패턴(P)이 형성되어 있다. 웨이퍼(W) 상에 있어서 패턴(P)은 소밀(疎密)하게 형성되어 있으며, 웨이퍼(W) 상에는, 패턴(P)의 오목부가 형성되지 않고 막(패턴(P))이 웨이퍼(W)의 표면을 덮는 제 1 영역(A)과, 패턴(P, P) 사이에 오목부(Q)가 형성된 제 2 영역(B)이 형성되어 있다. 즉, 제 1 영역(A)은 이른바 블랭킷 영역이며, 제 2 영역(B)은 예를 들면 라인 앤드 스페이스의 패턴(P)이 형성된 영역이다.
먼저, 웨이퍼 반송 장치(21)에 의해, 카세트 배치대(12) 상의 카세트(C)로부터 웨이퍼(W)가 취출되어, 처리 스테이션(3)의 전달 유닛(50)으로 반송된다.
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 도포 처리 유닛(30)으로 반송된다. 도포 처리 유닛(30)으로 반입된 웨이퍼(W)는, 웨이퍼 반송 장치(70)로부터 스핀 척(110)으로 전달되어 흡착 유지된다. 이어서, 암(121)에 의해 대기부(124)의 도포 노즐(122)을 웨이퍼(W)의 중심부의 상방까지 이동시킨다. 이 후, 스핀 척(110)에 의해 웨이퍼(W)를 회전시키면서, 도포 노즐(122)로부터 웨이퍼(W) 상에 유기 재료를 공급한다. 공급된 유기 재료는 원심력에 의해 웨이퍼(W)의 표면 전면에 확산되어, 당해 웨이퍼(W) 상에 유기 재료가 도포된다(공정(S1)).
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 열 처리 유닛(40)으로 반송된다. 이 때, 열 처리 유닛(40)으로 반입된 웨이퍼(W)는 정해진 온도, 예를 들면 300℃로 가열된다. 웨이퍼(W)가 정해진 시간 가열되면, 웨이퍼(W) 상의 유기 재료가 가열되어, 도 12의 (a)에 나타내는 바와 같이 웨이퍼(W) 상에 유기막(F)이 형성된다(공정(S2)). 또한, 제 1 영역(A)의 유기막(F)(이하, '유기막(FA)'이라고 하는 경우가 있음)과 제 2 영역(B)의 유기막(F)(이하, '유기막(FB)'이라고 하는 경우가 있음) 사이에는 단차(D1)가 생겨 있다. 단차(D1)는 웨이퍼(W) 상에 도포된 유기 재료의 표면 장력 또는 점도, 가열 시의 유기 재료의 수축량의 차 등에 기인하여 생긴다.
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제 4 블록(G4)의 전달 유닛(60)으로 반송된다. 그리고, 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 자외선 처리 유닛(80)으로 반송된다. 이 때, 자외선 처리 유닛(80)의 내부는 산화성 가스의 상압 분위기로 유지되어 있다. 자외선 처리 유닛(80)으로 반입된 웨이퍼(W)는 열 처리부(140)로 반송되고, 미리 상승하여 대기하고 있던 승강 핀(160)으로 전달된다. 이어서 승강 핀(160)이 하강하여, 웨이퍼(W)는 열판(150) 상에 배치된다. 그리고 열판(150) 상의 웨이퍼(W)는 정해진 온도, 예를 들면 300℃로 가열된다.
또한, 웨이퍼(W)가 열판(150) 상에 배치되면, 자외선 조사부(141)로부터 172 nm의 파장의 자외선을 조사한다. 조사된 자외선에 의해, 처리 용기(130) 내의 산화성 가스의 처리 분위기 중에 활성 산소와 오존이 발생한다. 이들 활성 산소와 오존에 의해, 유기막(F)의 표면이 분해되어 제거된다(공정(S3)). 즉, 유기막(F)의 에치백이 행해진다.
이와 같이 유기막(F)의 표면의 제거는, 열판(150)에 의해 유기막(F)을 가열하면서, 자외선 조사부(141)로부터 자외선을 조사함으로써 행해진다. 그리고, 도 12의 (b)에 나타내는 바와 같이 유기막(F)의 표면의 제거는, 유기막(FA)이 완전하게 제거되는 정해진 깊이까지 제거된다. 그러면, 패턴(P)의 표면이 노출되어, 제 1 영역(A)에는 유기막(FA)이 존재하지 않고, 제 2 영역(B)에 있어서 패턴(P)의 오목부(Q) 내에 유기막(FB)이 잔존한다.
또한, 자외선 조사부(141)에 의한 자외선 처리를 행할 시, 유기막(F)을 가열함으로써, 유기막(F)의 표면의 제거를 단시간에 효율적으로 행할 수 있다.
또한, 자외선 조사부(141)로부터 조사하는 자외선의 파장은, 본 실시의 형태에서는 피크 파장이 172 nm의 것이었지만, 특히 이 파장에 한정되지 않고, 피크 파장이 200 nm 이하의 것이면 되며, 예를 들면 193 nm의 것이어도 된다. 피크 파장이 172 nm 또는 193 nm의 자외선이면 활성 산소 및 오존을 효율적으로 생성할 수 있다.
그리고, 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 전달 유닛(60)으로 되돌려져, 웨이퍼 반송 장치(70)에 의해 재차 도포 처리 유닛(30)으로 반송되고, 도포 처리 유닛(30)에 있어서 상술한 공정(S1)과 마찬가지로 웨이퍼(W) 상에 정해진 막 두께의 유기 재료가 도포되고, 열 처리 유닛(40)에 있어서 상술한 공정(S2)과 마찬가지로 웨이퍼(W) 상의 유기 재료가 가열된다(공정(S4)). 이에 의해, 도 12의 (c)에 나타내는 바와 같이 웨이퍼(W) 상에 유기막(F)이 형성된다. 이 때, 유기막(FA)과 유기막(FB)의 사이에는 단차(D2)가 생겨 있다. 단, 이 단차(D2)는 최초의 단차(D1)보다 작아져 있다. 즉, 유기막(F)의 표면이 평탄화되어 있다.
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 전달 유닛(50)으로 반송되어, 웨이퍼 반송 장치(21)에 의해 카세트(C)로 되돌려진다.
[자외선 조사 처리 시의 처리 조건의 결정 방법]
이어서, 본 실시의 형태에 따른 성막 시스템(1)에서 행하는 것이 가능한 자외선 조사 처리 시의 처리 조건의 결정 방법, 즉 자외선 조사 처리의 조건 설정 방법에 대하여 설명한다. 도 13은 자외선 조사 처리의 조건 설정 방법을 설명하는 모식도이다.
자외선 조사 처리의 조건 설정 시에는, 먼저 상술한 공정(S1 및 S2)과 동일하게 하여, 도포 처리 유닛(30)에 있어서 웨이퍼(W) 상에 정해진 막 두께의 유기 재료가 도포되고, 열 처리 유닛(40)에 있어서 웨이퍼(W) 상의 유기 재료가 가열되어, 웨이퍼(W) 상에 유기막이 형성된다(유기막 형성 공정(K1)).
이어서, 상술한 공정(S3)과 동일하게 하여, 자외선 처리 유닛(80)에 있어서 자외선 조사부(141)에 의한 자외선 조사 처리가 행해져, 웨이퍼(W) 상의 유기막의 표면이 제거된다(제거 공정(K2)). 최초의 자외선 조사 처리 시의 처리 조건, 즉, 자외선 조사 처리 시의 초기 조건은 미리 정해져 있다. 또한, 자외선 조사 처리 시의 처리 조건이란 예를 들면 조사 시간, 출력(도스량), 처리 용기(130) 내의 산소 농도 등이다. 처리 조건으로서의 산소 농도는 0.01% ~ 80%의 범위에서 정해진다.
그리고, 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 반송되어, 당해 막 두께 측정 유닛(61, 62)에 있어서 제거 공정(K2) 후의 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(막 두께 측정 공정(K3)).
측정 결과, 정해진 조건(예를 들면 웨이퍼(W)의 제 1 영역(A)의 막 두께가 0이라고 하는 조건)을 충족하면, 초기 조건이 자외선 조사 처리 시의 처리 조건으로서 결정된다.
또한 측정 결과, 정해진 조건을 충족하지 않는 경우, 즉 예를 들면 웨이퍼(W)의 제 1 영역(A)에 유기막이 남아 있는 경우, 상술한 제거 공정(K2)이 재차 행해져, 웨이퍼(W)는 재차 자외선 처리 유닛(80)으로 반송되고, 자외선 처리 유닛(80)에 있어서 자외선 조사부(141)에 의한 자외선 조사 처리가 행해져, 웨이퍼(W) 상의 유기막의 표면이 더 제거된다. 이 때의 제거량, 즉 에치백량 / 에치백하는 시간은, 남아 있는 유기막의 두께 및 이 유기막의 에칭 레이트로부터 산출해도 되고, 미리 정해진 시간이어도 된다.
추가의 제거 공정(K2) 후, 막 두께 측정 공정(K3)이 행해지고, 웨이퍼(W)는 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 재차 반송되어, 추가의 제거 공정(K2) 후의 웨이퍼(W) 상의 유기막의 막 두께가 측정된다.
이 제거 공정(K2)과 막 두께 측정 공정(K3)이 웨이퍼(W)가 정해진 조건을 충족할 때까지 반복된다.
그리고 정해진 조건을 충족하게 된 경우, 그때까지 행해진 제거 공정에서의 자외선 조사 시간의 합이, 자외선 조사 처리 시의 처리 조건으로서 결정된다.
이와 같이, 성막 시스템(1)에서는, 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)에서의 막 두께 측정 결과, 즉 웨이퍼(W)를 파괴할 필요가 없는 방법을 이용한 막 두께 측정 결과에 기초하여, 자외선 조사 처리 시의 조건 설정을 행할 수 있다. 따라서, 간단히 단시간에 조건 설정을 행할 수 있다. 또한, 스캐터로메트리법 또는 촬상 화상을 이용한 막 두께 측정 방법은 대기압 분위기 하에서의 막 두께 측정이 가능하기 때문에, 시스템의 제조 코스트를 억제할 수 있다.
또한, 성막 시스템(1)은 도포 처리 유닛(30) 및 열 처리 유닛(40)으로 구성되는 유기막 형성부와, 제 1 막 두께 측정 유닛(61) 및 제 2 막 두께 측정 유닛(62)으로 구성되는 막 두께 측정부와, 자외선 처리 유닛(80)으로 구성되는 자외선 처리부가, 웨이퍼(W)의 반송 방향을 따라, 이 순으로 배열되어 마련되어 있다. 따라서, 성막 시스템(1)에서는 자외선 조사 처리의 조건 설정 시에, 원활하게 웨이퍼(W)의 전달을 할 수 있으므로, 조건 설정의 시간을 더 단축할 수 있다.
또한, 막 두께 측정 공정에서의 측정 결과, 정해진 조건을 충족하는 경우, 상술한 공정(S4)과 마찬가지로, 유기막의 표면의 제거 후의 웨이퍼(W) 상에 유기막이 형성되도록 해도 된다.
(성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 일례)
이어서, 성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 일례를, 도 14를 이용하여 설명한다.
양산 운용 중에는, 먼저 상술한 공정(S1 및 S2)과 동일하게 하여, 도포 처리 유닛(30)에 있어서 웨이퍼(W) 상에 정해진 막 두께의 유기 재료가 도포되고, 열 처리 유닛(40)에 있어서 웨이퍼(W) 상의 유기 재료가 가열되어, 웨이퍼(W) 상에 유기막이 형성된다(공정(S10)).
이어서, 상술한 공정(S3)과 동일하게 하여, 자외선 처리 유닛(80)에 있어서 자외선 조사부(141)에 의한 자외선 조사 처리가 행해져, 웨이퍼(W) 상의 유기막의 표면이 제거된다(공정(S11)).
그리고, 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 반송되고, 당해 막 두께 측정 유닛(61, 62)에 있어서 제거 공정 후의 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(공정(S12)). 또한, 촬상 화상에 기초한 방법이, 단시간에 막 두께가 측정 가능하기 때문에, 제 2 막 두께 측정 유닛(62)으로 반송하는 것이 바람직하다.
그리고, 측정 결과가 정해진 조건(예를 들면 웨이퍼(W)의 제 1 영역(A)의 막 두께가 0이라고 하는 조건)을 충족하는지 여부가 판단된다(공정(S13)).
측정 결과, 웨이퍼(W)의 제 1 영역(A)의 막 두께가 0인 경우, 즉 정해진 조건을 충족하고 있는 경우, 상술한 공정(S4)과 마찬가지로, 유기막의 표면의 제거 후의 웨이퍼(W) 상에 유기막이 형성된다(공정(S14)).
또한 측정 결과, 웨이퍼(W)의 제 1 영역(A)에 유기막이 남아 있는 경우, 즉 정해진 조건을 충족하지 않는 경우, 웨이퍼(W)는 재차 자외선 처리 유닛(80)으로 반송되어, 자외선 처리 유닛(80)에 있어서 자외선 조사부(141)에 의한 자외선 조사 처리가 행해져, 웨이퍼(W) 상의 유기막의 표면이 더 제거되고(공정(S15)), 즉 추가의 제거 공정이 행해진다. 이 때의 제거량, 즉 에치백량 / 에치백하는 시간은, 남아 있는 유기막의 두께 및 이 유기막의 에칭 레이트로부터 산출할 수 있다.
공정(S15) 즉 추가의 제거 공정은, 측정 결과가 정해진 조건을 충족할 때까지 행해진다.
이 성막 방법에 의하면, 확실하게 웨이퍼(W) 상의 유기막을 제거할 수 있어, 일정한 품질로 성막할 수 있다.
(성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 다른 예)
이어서, 성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 다른 예를, 도 15를 이용하여 설명한다.
양산 운용에는 품질 관리(QC)를 행하는 기간 즉 QC 시와, 통상의 생산을 행하는 기간 즉 정상 시가 있으며, 각 기간 중에 웨이퍼(W)는 병행하여 처리된다. 또한, 품질 관리 기간은 정해진 시간 경과마다 마련되며, 예를 들면 하루에 1 회 또는 주에 1 회, 한달에 1 회 마련되어 있다.
양산 운용 중의 QC 시에는 상술한 공정(S1 및 S2)과 동일하게 하여, 각 웨이퍼(W) 상에 유기막이 형성된다(유기막 형성 공정(K11)).
이어서, 각 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제 1 막 두께 측정 유닛(61)으로 반송되어, 각 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(제 1 막 두께 측정 공정(K12)).
측정 후, 상술한 공정(S3)과 동일하게 하여, 자외선 처리 유닛(80)에 있어서 각 웨이퍼(W) 상의 유기막의 표면이 제거된다(제거 공정(K13)).
제거 후, 각 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 제 1 막 두께 측정 유닛(61)으로 반송되어, 제거 후의 유기막의 막 두께가 측정된다(제 2 막 두께 측정 공정(K14)).
측정 후, 상술한 공정(S4)과 동일하게 하여, 유기막의 표면의 제거 후의 웨이퍼(W) 상에 유기막이 형성된다(추가의 유기막 형성 공정(K15)).
추가의 유기막 형성 처리 후, 각 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제 1 막 두께 측정 유닛(61)으로 반송되어, 추가의 유기막 형성 처리 후의 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(제 3 막 두께 측정 공정(K16)).
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 전달 유닛(50)으로 반송되어, 웨이퍼 반송 장치(21)에 의해 카세트(C)로 되돌려진다.
제 1 막 두께 측정 공정(K12)에서의 측정 결과는, 유기막 형성 공정(K11)에서의 유기막 형성 처리 시의 처리 조건에 피드백(FB)되고, 구체적으로 유기막 형성 공정(K11)에서 형성되는 유기막의 막 두께가 정해진 값이 되도록 처리 조건이 조정된다. 이 경우의 처리 조건이란, 예를 들면 유기 재료의 토출량 및 스핀 척(스핀 코터)(110)의 회전수이다.
또한, 제 2 막 두께 측정 공정(K14)에서의 측정 결과는, 제거 공정(K13)에서의 자외선 조사 처리 시의 처리 조건에 피드백(FB)되고, 구체적으로 제거 공정(K13) 후의 유기막의 막 두께가 정해진 값이 되도록 처리 조건이 조정된다. 이 경우의 처리 조건이란, 예를 들면 자외선의 조사 시간이다.
또한 제 3 막 두께 측정 공정(K16)에서의 측정 결과는, 추가의 유기막 형성 공정(K15)에서의 유기막 형성 처리 시의 처리 조건에 피드백(FB)되고, 구체적으로 추가의 유기막 형성 공정(K15) 후의 유기막의 막 두께가 정해진 값이 되도록 처리 조건이 조정된다. 이 경우의 처리 조건이란, 예를 들면 유기 재료의 토출량 및 스핀 척(110)의 회전수이다.
또한, 형성되는 유기막의 막 두께에 성막 시스템(1) 내에서의 모듈 간 차, 즉, 유닛 간 차가 생기지 않도록, 유기막 형성 공정(K11)에서의 처리 조건의 보정, 제거 공정(K13)에서의 처리 조건의 보정, 추가의 유기막 형성 공정(K15)에서의 처리 조건의 보정이 행해진다.
양산 운용 중의 정상 시의 공정은, 양산 운용 중의 QC 시의 공정과 동일하지만, 이하의 점에서 상이하다. 즉, 양산 운용 중의 정상 시에서는, QC 시와는 달리, 제1 ~ 제 3 막 두께 측정 공정(K12′, K14′, K16′)에 있어서, 제 2 막 두께 측정 유닛(62)이 이용되고, 이 유닛(62)에서의 측정 결과가, 유기막 형성 공정(K11), 및 제거 공정(K13), 추가의 유기막 형성 공정(K15)에 피드백(FB)된다.
본 성막 방법에 의하면, 각 처리 조건을 조정할 수 있기 때문에, 보다 균일한 품질로 성막을 행할 수 있다.
또한, QC 시에는 보다 정확하게 막 두께를 측정할 수 있는 제 1 막 두께 측정 유닛(61)을 사용하고, 정상 시에는 보다 고속으로 막 두께를 측정할 수 있는 제 2 막 두께 측정 유닛(62)을 사용하기 때문에, 품질 관리를 정확하게 행할 수 있고, 또한 균일한 품질의 성막을 단시간에 양산할 수 있다.
또한, 정상 시의 제 1 막 두께 측정 공정(K12′)에 있어서의 막 두께의 산출 / 측정 결과와, QC 시의 제 1 막 두께 측정 공정(K12)에 있어서의 막 두께의 산출 / 측정 결과는 상관지어진다. 구체적으로, 예를 들면 정상 시의 제 1 막 두께 측정 공정(K12′)에 있어서의 촬상 화상에 기초하는 막 두께의 측정 결과와, QC 시의 제 1 막 두께 측정 공정(K12)에 있어서의 스캐터로메트리법에 따른 막 두께의 측정 결과와의 상관으로부터, 촬상 화상의 각 색에 대응하는 막 두께를 보정한다. 이에 의해, 정상 시의 제 1 막 두께 측정 공정(K12′)에 있어서의 촬상 화상에 기초하는 막 두께의 측정 결과의 모듈 간 차를 없앨 수 있다. 따라서, 성막 시스템(1)에 있어서, 형성되는 유기막의 막 두께의 모듈 간 차이를 저감시킬 수 있다. 제 2 막 두께 측정 공정(K14′, K14) 및 제 3 막 두께 측정 공정(K16′, K16)에 대해서도 동일하다.
(성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 다른 예)
도 15의 예에서는, 유기막 형성 공정(K11) 후에, 유기막의 막 두께를 측정하고, 그 측정 결과를 유기막 형성 공정(K11)에 피드백하고 있었다.
그러나, 유기막 형성 공정(K11)과 제거 공정(K13) 사이의 막 두께 측정 공정을 생략하고, 제거 공정(K13)과 추가의 유기막 형성 공정(K15) 사이의 막 두께 측정 공정에서의 측정 결과를, 제거 공정(K13)에 피드백하지 않고, 유기막 형성 공정(K11)에 피드백하도록 해도 된다.
이에 의해, 일련의 성막 처리에 요하는 시간을 짧게 할 수 있다.
(성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 또 다른 예)
이어서, 성막 시스템(1)을 이용한, 양산 운용 시의 유기막의 성막 방법의 다른 예를 도 16을 이용하여 설명한다.
양산 운용 중의 유기막 형성 공정 및 제거 공정, 추가의 유기막 형성 공정에서의 적절한 처리 조건은, 웨이퍼(W) 상의 패턴의 종류 및 유기막의 원료가 되는 유기 재료의 종류에 따라 상이하며, 종래는, 실제로 각 공정을 행하고, 그 결과에 기초하여 상기 처리 조건의 조건 설정을 행하여, 미리 결정되어 있었다.
그에 대하여, 본 방법에 있어서, 처리 조건은 미리 결정되지 않고, 웨이퍼(W)의 패턴의 정보에 기초하여 시뮬레이션에 의해 결정된다.
구체적으로, 본 방법에서는, 먼저 웨이퍼(W)의 패턴의 정보가 입력되고, 그 정보에 기초하여 정해진 형상의 유기막을 얻기 위한 시뮬레이션이 행해지고, 각 처리 조건이 산출된다(시뮬레이션 공정(K21)). 웨이퍼(W)의 패턴의 정보는 외부로부터 입력되어도 되고, 웨이퍼(W)의 패턴을 촬상하는 촬상 장치를 성막 시스템(1)에 마련하여, 이 촬상 장치에서의 촬상 결과로부터 취득하도록 해도 된다.
시뮬레이션 결과로서의 각 처리 조건은, 유기막 형성 공정(K22), 제거 공정(K24) 및 추가의 유기막 형성 공정(K26)에 피드 포워드(FF)된다.
이어서, 상술한 공정(S1 및 S2)과 동일하게 하여, 피드 포워드된 처리 조건에 기초하여, 웨이퍼(W) 상에 유기막이 형성된다(유기막 형성 공정(K22)).
그리고, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 반송되어, 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(제 1 막 두께 측정 공정(K23)).
측정 후, 상술한 공정(S3)과 동일하게 하여, 자외선 처리 유닛(80)에 있어서, 피드 포워드된 처리 조건에 기초하여, 각 웨이퍼(W) 상의 유기막의 표면이 제거된다(제거 공정(K24)).
제거 후, 웨이퍼(W)는 웨이퍼 반송 장치(73)에 의해 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 반송되어, 제거 후의 유기막의 막 두께가 측정된다(제 2 막 두께 측정 공정(K25)).
측정 후, 상술한 공정(S4)과 동일하게 하여, 피드 포워드된 처리 조건에 기초하여, 유기막의 표면의 제거 후의 웨이퍼(W) 상에 유기막이 형성된다(추가의 유기막 형성 공정(K26)).
추가의 유기막 형성 처리 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)으로 반송되어, 추가의 유기막 형성 처리 후의 웨이퍼(W) 상의 유기막의 막 두께가 측정된다(제 3 막 두께 측정 공정(K27)).
이 후, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 전달 유닛(50)으로 반송되어, 웨이퍼 반송 장치(21)에 의해 카세트(C)로 되돌려진다.
제 1 ~ 제 3 막 두께 측정 공정(K23, K25, K27)에서의 측정 결과는, 시뮬레이션 공정(K21)에서 산출된 각 처리 조건에 피드백된다.
본 방법은, 각 처리 조건의 조건 설정에 요하는 시간을 큰 폭으로 단축할 수 있기 때문에, 보다 양산화에 적합하다. 또한, 시뮬레이션 결과를 이용함으로써, 막 두께의 측정 개소의 수를 줄일 수 있기 때문에, 성막 처리의 효율을 올릴 수 있다.
(제 1 막 두께 측정 유닛(61) 및 제 2 막 두께 측정 유닛(62)의 다른 이용 방법)
제 1 막 두께 측정 유닛(61) 또는 제 2 막 두께 측정 유닛(62)을 이용하여, 도포 처리 유닛(30)에서의 웨이퍼(W)에의 도포 처리 후 열 처리 유닛(40)에서의 열 처리 전에, 웨이퍼(W) 상의 유기액의 도포막의 두께를 측정하고, 측정 결과에 기초하여 열 처리 유닛(40)에서의 열 처리 시의 처리 조건을 조정해도 된다.
또한, 제 1 막 두께 측정 유닛(61) 및 제 2 막 두께 측정 유닛(62)에서의 측정 결과에 의해, 웨이퍼(W) 상의 유기막의 막 두께 분포를 얻을 수 있기 때문에, 웨이퍼 상의 패턴(P)의 소밀 정도도 판별할 수 있다.
이 소밀 정도와 막 두께 측정 결과에 기초하여, 유기막 형성 처리, 및 자외선 조사 처리, 추가의 유기막 형성 처리에서의 처리 조건의 조건 설정을 행하거나 조정해도 되고, 또한 다른 처리를 행해도 된다.
(제 2 실시 형태)
도 17은 제 2 실시 형태에 따른 성막 시스템(1)의 내부 구성의 개략을 나타내는 측면도이다.
도 17의 성막 시스템(1)은 도 1 등의 성막 시스템(1)과는 달리, 제 1 및 제 2 막 두께 측정 유닛(61, 62)과는 다른 막 두께 측정 유닛(300)을 구비한다. 이 다른 막 두께 측정 유닛(300)은 카세트 반입반출부(10)로 구성되는 기판 반입반출부와, 당해 다른 막 두께 측정 유닛(300)으로 구성되는 다른 막 두께 측정부와, 도포 처리 유닛(30) 및 열 처리 유닛(40)으로 구성되는 유기막 형성부가 웨이퍼(W)의 반송 방향을 따라, 이 순으로 배열되도록 설치되어 있다.
다른 막 두께 측정 유닛(300)은, 스캐터로메트리법을 이용하여 막 두께를 측정하는 방식의 것이어도, 촬상 화상에 기초하여 막 두께를 측정하는 방식의 것이어도 된다.
이 다른 막 두께 측정 유닛(300)은 카세트 반입반출부(10)로 반출되기 직전의 웨이퍼(W)의 유기막의 막 두께를 측정하고, 이 웨이퍼(W)의 유기막 표면의 평탄성을 평가하기 위한 것이다. 본 성막 시스템(1)에서는, 평탄성이 양호한 경우에는 카세트 반입반출부(10)의 카세트(C)로 되돌려지지만, 평탄성이 양호하지 않은 경우에는 별도 반출된다.
이 다른 막 두께 측정 유닛(300)을 상술한 바와 같은 위치에 마련함으로써, 평탄성의 평가를 포함한 성막 처리 중의 웨이퍼(W)의 전달을 순조롭게 행할 수 있기 때문에, 웨이퍼 1 매당 성막 처리에 요하는 시간을 단축할 수 있다.
또한 이상에서는, 조건 설정 대상 및 조정 대상의 자외선 조사 처리의 처리 조건으로서 자외선 조사 시간을 예로 설명하고 있었지만, 자외선 조사 시간 대신에, 자외선 조사 처리 시의 웨이퍼(W)의 온도를 조건 설정 대상 등으로 해도 된다.
또한 이상의 설명에서는, 동일 웨이퍼(W)에 대한 유기막 형성 처리는 2 회까지였지만, 본 발명은 유기막 생성 처리를 3 회 이상 행하는 경우에도 적용할 수 있다.
이상, 첨부 도면을 참조하여 본 발명의 적합한 실시의 형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허 청구의 범위에 기재된 사상의 범주 내에 있어서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
1 : 성막 시스템
6 : 제어부
10 : 카세트 반입반출부
30 : 도포 처리 유닛
40 : 열 처리 유닛
61 : 제 1 막 두께 측정 유닛
62 : 제 2 막 두께 측정 유닛
80 : 자외선 처리 유닛
140 : 열 처리부
141 : 자외선 조사부
300 : 다른 막 두께 측정 유닛

Claims (20)

  1. 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 시스템으로서,
    기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 유기막 형성부와,
    기판 상의 유기막의 막 두께를 측정하는 막 두께 측정부와,
    기판 상의 유기막에 대하여 자외선 조사 처리를 행하여 상기 유기막의 표면을 제거하는 자외선 처리부를 구비하고,
    상기 유기막 형성부, 상기 막 두께 측정부, 상기 자외선 처리부가 기판의 반송 방향을 따라, 이 순으로 배열되어 마련되는, 성막 시스템.
  2. 제 1 항에 있어서,
    상기 유기막 형성부, 상기 막 두께 측정부 및 상기 자외선 처리부를 제어하는 제어부를 구비하는, 성막 시스템.
  3. 제 2 항에 있어서,
    상기 제어부는,
    상기 유기막 형성부가 기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하고, 상기 유기막의 표면을 상기 자외선 처리부가 제거하여, 상기 표면이 제거된 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한
    상기 막 두께 측정부에서의 측정 결과가 정해진 조건을 충족하지 않는 경우에, 상기 자외선 처리부가 상기 표면이 제거된 유기막의 표면을 더 제거하도록 제어하는, 성막 시스템.
  4. 제 3 항에 있어서,
    상기 제어부는, 상기 막 두께 측정부에서의 측정 결과가 정해진 조건을 충족하는 경우에, 상기 유기막 형성부가 상기 표면이 제거된 유기막에 대하여 추가의 유기막 형성 처리를 행하도록 제어하는, 성막 시스템.
  5. 제 2 항에 있어서,
    상기 제어부는,
    상기 유기막 형성부의 유기막 형성 처리에 의해 형성된 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한 측정 결과에 기초하여 유기막 형성 처리 시의 처리 조건을 조정하고,
    유기막 형성 처리에 의해 형성되고 상기 자외선 처리부에 의해 표면이 제거된 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한 측정 결과에 기초하여 자외선 조사 처리 시의 처리 조건을 조정하는, 성막 시스템.
  6. 제 2 항에 있어서,
    상기 제어부는,
    상기 유기막 형성부의 유기막 형성 처리에 의해 형성되고 상기 자외선 처리부에 의해 표면이 제거된 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한 측정 결과에 기초하여 유기막 형성 처리 시의 처리 조건을 조정하는, 성막 시스템.
  7. 제 5 항에 있어서,
    상기 표면이 제거된 유기막에 대한 상기 유기막 형성부에 의한 추가의 유기막 형성 처리 후의 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한 측정 결과에 기초하여 추가의 유기막 형성 처리 시의 처리 조건을 조정하는, 성막 시스템.
  8. 제 2 항에 있어서,
    상기 막 두께 측정부는 스캐터로메트리법을 이용하여 막 두께를 측정하는 제 1 측정부와, 촬상 화상에 기초하여 막 두께를 측정하는 제 2 측정부를 포함하는, 성막 시스템.
  9. 제 4 항에 있어서,
    상기 제어부는,
    기판 상의 패턴에 관한 정보에 기초하여, 유기막 형성 처리 시의 처리 조건, 자외선 조사 처리의 처리 조건 및 추가의 유기막 형성 처리 시의 처리 조건 중 적어도 어느 하나를 산출하고,
    산출 결과에 관한 처리 조건에서의 처리 후의 유기막의 막 두께를 상기 막 두께 측정부가 측정하도록 제어하고, 또한 측정 결과에 기초하여 상기 산출 결과에 관한 처리 조건을 조정하는, 성막 시스템.
  10. 제 1 항에 있어서,
    기판 상의 유기막의 막 두께를 측정하는 다른 막 두께 측정부를 구비하고,
    상기 성막 시스템에 대하여 기판을 반입반출하기 위한 반입반출부와, 상기 다른 막 두께 측정부와, 상기 유기막 형성부가 기판의 반송 방향을 따라 이 순으로 배열되어 마련되어 있는, 성막 시스템.
  11. 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법으로서,
    기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과,
    유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 제거 공정과,
    상기 제거 공정에 의해 표면이 제거된 유기막의 막 두께를 측정하는 막 두께 측정 공정과,
    상기 막 두께 측정 공정에서의 측정 결과가 정해진 조건을 충족하지 않는 경우에, 상기 표면이 제거된 유기막의 표면을 더 제거하는 추가 제거 공정을 포함하는, 성막 방법.
  12. 제 11 항에 있어서,
    상기 막 두께 측정 공정에서의 측정 결과가 정해진 조건을 충족하는 경우에, 상기 표면이 제거된 유기막에 대하여 추가의 유기막 형성 처리를 행하는 공정을 포함하는, 성막 방법.
  13. 제 11 항에 있어서,
    기판 상의 패턴에 관한 정보에 기초하여, 유기막 형성 처리 시의 처리 조건, 자외선 조사 처리 시의 처리 조건 및 추가의 유기막 형성 처리 시의 처리 조건 중 적어도 어느 하나를 산출하는 공정과,
    산출 결과에 관한 처리 조건에서의 처리 후의 유기막의 막 두께를 측정하는 공정을 포함하고,
    측정 결과에 기초하여, 상기 산출 결과에 관한 처리 조건을 조정하는, 성막 방법.
  14. 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법으로서,
    기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과,
    유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 공정과,
    기판 상의 유기막의 막 두께를 측정하는 막 두께 측정 공정을 포함하고,
    상기 막 두께 측정 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시 또는 자외선 조사 처리 시의 처리 조건을 조정하는, 성막 방법.
  15. 제 14 항에 있어서,
    상기 막 두께 측정 공정은, 유기막 형성 처리에 의해 형성된 유기막의 막 두께를 측정하는 제 1 막 두께 측정 공정과, 자외선 조사 처리에 의해 표면이 제거된 유기막의 막 두께를 측정하는 제 2 막 두께 측정 공정을 포함하고,
    상기 제 1 막 두께 측정 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시의 처리 조건을 조정하고, 상기 제 2 막 두께 측정 공정에서의 측정 결과에 기초하여 자외선 처리 시의 처리 조건을 조정하는, 성막 방법.
  16. 제 14 항에 있어서,
    상기 막 두께 측정 공정은 자외선 조사 처리에 의해 표면이 제거된 유기막의 막 두께를 측정하는 공정을 포함하고,
    상기 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시의 처리 조건을 조정하는, 성막 방법.
  17. 제 15 항에 있어서,
    상기 표면이 제거된 유기막에 대하여 추가의 유기막 형성 처리를 행하는 공정을 포함하고,
    상기 막 두께 측정 공정은 상기 추가의 유기막 형성 처리 후의 유기막의 막 두께를 측정하는 추가 측정 공정을 포함하고,
    상기 추가 측정 공정에서의 측정 결과에 기초하여 추가의 유기막 형성 처리 시의 처리 조건을 조정하는, 성막 방법.
  18. 제 11 항에 있어서,
    상기 막 두께 측정 공정은 스캐터로메트리법을 이용하여 막 두께를 측정하는 공정과,
    촬상 화상에 기초하여 막 두께를 측정하는 공정을 포함하는, 성막 방법.
  19. 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법을 성막 시스템에 의해 실행시키도록 상기 성막 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체로서,
    상기 성막 방법은,
    기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과,
    유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 제거 공정과,
    상기 제거 공정에 의해 표면이 제거된 유기막의 막 두께를 측정하는 막 두께 측정 공정과,
    상기 막 두께 측정 공정에서의 측정 결과가 정해진 조건을 충족하지 않는 경우에 상기 표면이 제거된 유기막의 표면을 더 제거하는 추가 제거 공정을 포함하는, 컴퓨터 기억 매체.
  20. 표면에 패턴이 형성된 기판 상에 유기막을 형성하는 성막 방법을 성막 시스템에 의해 실행시키도록 상기 성막 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체로서,
    상기 성막 방법은,
    기판에 대하여 유기막 형성 처리를 행하여 기판 상에 유기막을 형성하는 공정과,
    유기막 형성 처리에 의해 형성된 유기막의 표면을 자외선 조사 처리에 의해 제거하는 공정과,
    기판 상의 유기막의 막 두께를 측정하는 막 두께 측정 공정을 포함하고,
    상기 막 두께 측정 공정에서의 측정 결과에 기초하여 유기막 형성 처리 시 또는 자외선 조사 처리 시의 처리 조건을 조정하는, 컴퓨터 기억 매체.
KR1020197026294A 2017-02-07 2018-01-04 성막 시스템, 성막 방법 및 컴퓨터 기억 매체 KR102469678B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-020253 2017-02-07
JP2017020253 2017-02-07
PCT/JP2018/000031 WO2018146981A1 (ja) 2017-02-07 2018-01-04 成膜システム、成膜方法及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
KR20190116392A true KR20190116392A (ko) 2019-10-14
KR102469678B1 KR102469678B1 (ko) 2022-11-22

Family

ID=63108338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197026294A KR102469678B1 (ko) 2017-02-07 2018-01-04 성막 시스템, 성막 방법 및 컴퓨터 기억 매체

Country Status (6)

Country Link
US (1) US10964606B2 (ko)
JP (1) JP6775036B2 (ko)
KR (1) KR102469678B1 (ko)
CN (1) CN110268509B (ko)
TW (1) TWI761431B (ko)
WO (1) WO2018146981A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11939665B2 (en) * 2020-03-10 2024-03-26 Tokyo Electron Limted Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method
US11720088B2 (en) * 2021-03-26 2023-08-08 Lynceus Sas Real-time AI-based quality assurance for semiconductor production machines

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186682A (ja) * 2002-11-18 2004-07-02 Tokyo Electron Ltd 絶縁膜形成装置
KR20120008447A (ko) * 2010-07-16 2012-01-30 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법, 프로그램 및 컴퓨터 기억 매체
JP2014165252A (ja) 2013-02-22 2014-09-08 Tokyo Electron Ltd 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
KR20150016887A (ko) * 2013-08-05 2015-02-13 도쿄엘렉트론가부시키가이샤 자외선 조사 장치 및 기판 처리 방법
JP2016015371A (ja) * 2014-07-01 2016-01-28 ウシオ電機株式会社 厚さ測定装置、厚さ測定方法及び露光装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201823A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置の製造方法
JP3165885B2 (ja) * 1996-03-18 2001-05-14 日本電信電話株式会社 半導体装置断面構造の表示方法
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
TW594421B (en) * 2002-01-30 2004-06-21 Toshiba Corp Film forming method/device, image-forming method and semiconductor device manufacturing method
US7250309B2 (en) * 2004-01-09 2007-07-31 Applied Materials, Inc. Integrated phase angle and optical critical dimension measurement metrology for feed forward and feedback process control
US7993937B2 (en) * 2009-09-23 2011-08-09 Tokyo Electron Limited DC and RF hybrid processing system
JP5681453B2 (ja) * 2010-11-08 2015-03-11 株式会社ディスコ 測定方法および測定装置
JP2012212847A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体装置の製造方法、製造システムおよび調整装置
CN103189990A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体器件及其制造方法
US10309013B2 (en) * 2013-03-15 2019-06-04 Applied Materials, Inc. Method and system for identifying a clean endpoint time for a chamber
JP6717191B2 (ja) * 2014-04-18 2020-07-01 株式会社ニコン 成膜装置、基板処理装置、および、デバイス製造方法
US10950421B2 (en) * 2014-04-21 2021-03-16 Lam Research Corporation Using modeling for identifying a location of a fault in an RF transmission system for a plasma system
JP6035279B2 (ja) * 2014-05-08 2016-11-30 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体
US10430719B2 (en) * 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186682A (ja) * 2002-11-18 2004-07-02 Tokyo Electron Ltd 絶縁膜形成装置
KR20120008447A (ko) * 2010-07-16 2012-01-30 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법, 프로그램 및 컴퓨터 기억 매체
JP2014165252A (ja) 2013-02-22 2014-09-08 Tokyo Electron Ltd 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
KR20150124950A (ko) * 2013-02-22 2015-11-06 도쿄엘렉트론가부시키가이샤 성막 방법, 컴퓨터 기억 매체 및 성막 시스템
KR20150016887A (ko) * 2013-08-05 2015-02-13 도쿄엘렉트론가부시키가이샤 자외선 조사 장치 및 기판 처리 방법
JP2016015371A (ja) * 2014-07-01 2016-01-28 ウシオ電機株式会社 厚さ測定装置、厚さ測定方法及び露光装置

Also Published As

Publication number Publication date
US10964606B2 (en) 2021-03-30
WO2018146981A1 (ja) 2018-08-16
US20190355573A1 (en) 2019-11-21
CN110268509B (zh) 2023-06-16
JPWO2018146981A1 (ja) 2019-12-12
CN110268509A (zh) 2019-09-20
TWI761431B (zh) 2022-04-21
TW201842582A (zh) 2018-12-01
JP6775036B2 (ja) 2020-10-28
KR102469678B1 (ko) 2022-11-22

Similar Documents

Publication Publication Date Title
JP5934665B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
KR101006800B1 (ko) 기판의 처리막의 표면 거침을 개선하는 방법 및 기판 처리장치
KR101359804B1 (ko) 기판 처리 장치
JP4328667B2 (ja) 基板の処理膜の表面荒れを改善する方法及び基板の処理装置
KR101357506B1 (ko) 임프린트 방법, 컴퓨터 기억 매체 및 임프린트 장치
WO2017047355A1 (ja) 基板処理装置、基板処理方法及び記憶媒体
CN110678962B (zh) 处理条件设定方法、存储介质和基板处理系统
JP2020027915A (ja) 処理条件補正方法及び基板処理システム
KR20190116392A (ko) 성막 시스템, 성막 방법 및 컴퓨터 기억 매체
US10529604B2 (en) Substrate position adjustment method, storage medium and substrate treatment system
TW201833672A (zh) 曝光裝置、曝光方法及記憶媒體
JP7308087B2 (ja) 基板処理装置及び基板処理方法
CN110838453B (zh) 处理条件修正方法和基片处理系统
JP2012143704A (ja) 塗布膜除去方法及びその装置
JP5537063B2 (ja) プロキシミティ露光装置、プロキシミティ露光装置のギャップ制御方法、及び表示用パネル基板の製造方法
JP2011123102A (ja) プロキシミティ露光装置、プロキシミティ露光装置の基板温度調節方法、及び表示用パネル基板の製造方法
JP6149139B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
JP2007311469A (ja) 基板の処理方法、プログラム及び基板処理システム
JP2012234021A (ja) プロキシミティ露光装置、プロキシミティ露光装置のアライメント方法、及び表示用パネル基板の製造方法
JP2013088792A (ja) プロキシミティ露光装置、プロキシミティ露光装置の基板温度調節方法、及び表示用パネル基板の製造方法
JP2011123103A (ja) プロキシミティ露光装置、プロキシミティ露光装置のギャップ制御方法、及び表示用パネル基板の製造方法
JP2012068434A (ja) プロキシミティ露光装置、プロキシミティ露光装置のアライメント方法、及び表示用パネル基板の製造方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant