KR20190109940A - 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법 - Google Patents

다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법 Download PDF

Info

Publication number
KR20190109940A
KR20190109940A KR1020180031667A KR20180031667A KR20190109940A KR 20190109940 A KR20190109940 A KR 20190109940A KR 1020180031667 A KR1020180031667 A KR 1020180031667A KR 20180031667 A KR20180031667 A KR 20180031667A KR 20190109940 A KR20190109940 A KR 20190109940A
Authority
KR
South Korea
Prior art keywords
plastic
plating
circuit
electronic
electronic component
Prior art date
Application number
KR1020180031667A
Other languages
English (en)
Inventor
김호찬
Original Assignee
안동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안동대학교 산학협력단 filed Critical 안동대학교 산학협력단
Priority to KR1020180031667A priority Critical patent/KR20190109940A/ko
Publication of KR20190109940A publication Critical patent/KR20190109940A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means

Abstract

다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 관한 것으로,
무전해 도금이 불가능한 플라스틱 소재를 사용하여 3D 프린터로 전자부품 본체를 다층으로 출력하면서 전자부품 본체의 전기회로가 필요한 출력층의 표면에 무전해 도금이 가능한 플라스틱 소재를 사용하여 3D 프린터로 회로패턴층을 출력하는 단계; 무전해 도금을 통해 상기 회로패턴층에 전자회로를 형성하는 단계;를 포함하는 기술 구성을 통하여
간단한 공정을 통해 전기회로가 일체로 형성된 플라스틱 전자부품을 제조할 수 있게 되므로 생산성 향상과 원가절감을 도모할 수 있게 되는 것이다.

Description

다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법 { METHOD FOR MANUFACTURING PLASTIC ELECTICITY PARTS HAVING ELECTRIC CIRCUIT BY MULTI RESIN MATERIALS PRINT }
본 발명은 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 관한 것으로, 더 자세하게는 무전해 도금이 불가능한 플라스틱 소재를 이용하여 3D프린터로 전자부품 본체를 다층으로 출력하면서 전기회로가 필요한 출력층의 표면에 무전해 도금이 가능한 플라스틱 소재를 이용하여 회로패턴층을 출력한 후 무전해 도금을 통해 회로패턴에 전자회로를 형성하는 것에 관한 것이다.
오늘날의 전자기기는 사용자의 안전 및 편리성을 위해서 수많은 센서 및 전자 장치가 사용되고 있으며, 시간이 갈수록 더욱 지능화 되어가고 있다.
이러한 전자기기의 지능화는 센서, 버튼, 플러그, 연결 단자 등의 수많은 전기 신호를 빠른 시간에 제어해야 가능해진다.
이를 위해서는 수많은 배선이 필요하며, 배선의 직접화가 필수적이다.
기존의 자동차의 전장 제품 및 각종 전자제품에서는 신호 및 전력을 별도의 배선과 커넥터를 이용하여 연결하였다.
그러나 이것은 많은 부품을 필요로 함은 물론 수작업으로 조립되어야 하며, 다수의 공정을 거쳐 조립되어 많은 노동력과 비용이 소요된다.
이러한 단점을 보완하기 위하여 최근 들어, 3D-AMIDs(3D Additive Molded Interconnect Devices) 기술이 부상하고 있으며, 이는 기존의 PCB와 각종 배선을 사출 성형으로 제작된 플라스틱 부품의 표면에 다양한 방법으로 전자 회로를 직접 주사 및 도금을 함으로써 기존의 배선을 대체하는 공정 기술이다.
이 방식은 일체화된 3차원 기계 도면과 2차원 전자회로 도면을 이용하여 기계 부품 및 전자 회로 형성을 가능하게 한다.
하지만, 전자 회로를 플라스틱 사출 부품의 표면에 입히기 위해서 플라스틱 부품을 레이저 등으로 표면 처리를 해야 하며, 최종적으로 도금하는 공정이 필요하다.
도 1은 레이저 식각 방식의 회로부품 제조공정도이다.
레이저 식각 (LDS;Laser Direct structuring) 방식은 전도성 재료와 비전도성 재료가 혼합된 재료를 원하는 형상으로 사출한 후 재료의 표면에 레이저를 조사하여 비전도성 물질을 제거하고 전도성 물질만 표면에 남게 하여 전도성 물질에 도금을 하는 방식이다.
상기 LDS 방식은 플라스틱 표면에 도금을 하기 위하여 전도성 물질과 비전도성 물질인 열가소성 수지를 혼합한 후 레이저로 식각하여 회로패턴을 형성하고, 형성된 회로패턴에 전도성 물질의 씨드를 도금하여 최종 회로를 형성한다.
그러나 상기 LDS 방식은 도금이 쉽지 않은 단점이 있다.
즉, LDS 방식으로 회로를 제작할 경우 비전해 도금을 하는데 도금 씨드가 미세하게 표면에 있기 때문에 여러 공정의 도금 절차를 거처여야만 도금이 가능할 뿐 아니라 레이저로 식각하여 회로패턴을 형성하더라도 도금을 하지 않고서는 사용할 수 있는 단점이 있다.
하기의 특허문헌 1에는 중합체 수지를 사출 성형하고, 회로를 형성하고, 접착 촉진제 도포 및 무전해 도금하고, 전구 소켓 및 스위치 접점을 마련하는 스위치 조립체의 제조 과정이 개시되어 있다.
하기의 특허문헌 2에는 전기회로를 구비한 플라스틱 사출품 및 그의 제조방법이 개시되어 있다.
특허문헌 2의 전기회로를 구비한 플라스틱 사출품의 제조방법은 플라스틱 사출품에 적용될 전자회로를 설계하는 단계; 설계된 전자회로에 대응하여 사출품에 회로를 형성하는 단계; 형성된 회로에 페이스트를 도포하는 단계; 회로에 전자소자를 접착하는 단계; 전자소자에 대응하여 스위치 버튼을 조립하는 단계;를 포함한다.
국제공개공보 WO99/28161 (1999년 06월 10일 공개) 대한민국 등록특허공보 제10-1541730호 (2015년 07월 29일 등록)
한편, 종래 기술에 따른 전기회로를 구비한 플라스틱 전자부품의 제조방법은 회로패턴의 식각 및 도금작업이 번거롭게 되어 생산성이 떨어지게 되는 등의 문제가 있었다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 그 목적이 간단한 공정으로 플라스틱 전자부품에 전자회로를 일체로 형성할 수 있도록 함으로써 플라스틱 전자부품의 생산성 향상과 원가절감을 도모할 수 있도록 하고, 플라스틱 전자부품의 설계 자유도를 높일 수 있도록 하는 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법을 제공하는 데에 있는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법은 무전해 도금이 불가능한 플라스틱 소재를 사용하여 3D 프린터로 전자부품 본체를 다층으로 출력하면서 전자부품 본체의 전기회로가 필요한 출력층의 표면에 무전해 도금이 가능한 플라스틱 소재를 사용하여 3D 프린터로 회로패턴층을 출력하는 단계; 무전해 도금을 통해 상기 회로패턴층에 전자회로를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법은 전자부품 본체의 각 출력층을 PLA 소재로 출력하고, 회로패턴층을 ABS 소재로 출력하는 것을 특징으로 한다.
본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법의 무전해 도금에 의한 전자회로 형성 단계는 플라스틱 표면에 묻은 오물을 제거하여 도금액의 밀착성을 높이는 탈지, 플라스틱 표면에 요철을 만들기 위한 에칭, 에칭 공정 중에서 표면에 묻은 크롬산 성분을 제거하기 위한 중화, 도금을 위해 도금 시드 표면에 Pd 금속핵 성분을 부여하는 촉매, 촉매 공정에 이용된 염화주석을 제거하는 활성화의 5단계의 전처리 공정을 포함하는 것을 특징으로 한다.
본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 의하면, 3D프린터로 전자부품 본체를 다층으로 출력하는 과정에서 전자부품 본체의 전기회로가 필요한 출력층에 회로패턴층을 출력한 후 무전해 도금을 통해 회로패턴층에 도금하는 것에 의해 간편하게 전자회로가 일체로 형성된 플라스틱 전자부품을 제조할 수 있게 되므로 생산성 향상과 원가절감을 도모할 수 있게 된다.
또한, 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 의하면, 전자부품 본체의 표면이나 내부에 원하는 입체 형태로 자유롭게 전자회로를 형성할 수 있게 되므로 전자회로를 가지는 플라스틱 전자부품의 설계자유도를 크게 높일 수 있게 된다.
도 1은 레이저 식각 방식의 회로부품 제조공정도,
도 2는 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법의 순서도,
도 3은 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법의 공정도,
도 4는 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 의해 제조된 플라스틱 전자부품의 개략도,
도 5a는 ABS의 에칭후 표면 확대사진,
도 5b는 PLA의 에칭후 표면 확대사진,
도 6a는 전자부품 본체와 회로패턴층을 모두 ABS로 출력한 후 무전해 도금한 상태의 플라스틱 전자부품의 공정사진,
도 6b는 전자부품 본체를 PLA로 출력하고 회로패턴층을 ABS로 출력한 후 무전해 도금한 상태의 플라스틱 전자부품의 공정사진.
이하 본 발명의 바람직한 실시 예에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법을 첨부된 도면에 의거하여 상세하게 설명하면 다음과 같다.
이하에서, "상방", "하방", "전방" 및 "후방" 및 그 외 다른 방향성 용어들은 도면에 도시된 상태를 기준으로 정의한다.
도 2는 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법의 순서도이고, 도 3은 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법의 공정도이고, 도 4는 본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에 의해 제조된 플라스틱 전자부품의 개략도이다.
본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법은 전자부품 본체 및 회로패턴층을 출력하는 단계, 전자회로를 형성하는 단계를 포함한다.
전자부품 본체 및 회로패턴층을 출력하는 단계는 무전해 도금이 불가능한 플라스틱 소재를 사용하여 3D 프린터로 전자부품 본체(11)를 다층으로 출력한다.
무전해 도금이 불가능한 플라스틱 소재는 예를 들면 무전해 도금 공정 중에서 에칭 용액에 반응하더라도 표면에 홀(Hole)이 생성되지 않는 PLA(PolyLadtic Acid)가 사용될 수 있다.
또한 상기 도금이 불가능한 플라스틱 소재를 사용하여 전자부품 본체(11)를 다층으로 출력하는 과정에서 전자부품 본체의 전기회로가 필요한 출력층의 표면에 무전해 도금이 가능한 플라스틱 소재를 사용하여 3D 프린터로 회로패턴층(12)을 출력한다.
무전해 도금이 가능한 플라스틱 소재는 예를 들면 무전해 도금 공정 중에서 에칭 용액에 반응하여 도금되기 위한 홀(Hole)이 생성되는 ABS(Acrylonitrile-Butadiene-Styrene)가 사용될 수 있다.
전자회로를 형성하는 단계는 무전해 도금을 통해 상기 회로패턴층(12)에 전자회로(13)를 형성하여 전자회로가 일체로 형성된 플라스틱 전자부품(10)을 완성한다.
무전해 도금을 진행하기 위해서는 전처리 과정을 거친 후에 도금과정을 진행하여야 한다.
그 이유는 도금할 물질에 오물 등을 제거하고 활성화하여 도금하기에 청정한 상태로 하여 도금 밀착성을 향상시키도록 하기 위함이며, 도금할 물질의 재질에 따라 전처리 공정 과정을 달라진다.
이하 플라스틱 ABS 소재에 대한 무전해 도금을 진행하기 위한 ABS 수지 전처리과정을 설명한다.
ABS 수지에서의 전처리 공정은 수지표면에 도전성을 부여하기 위한 공정으로써 보통 탈지, 에칭, 중화, 촉매, 활성화 등의 5단계의 전처리 공정을 거친 후 도금을 진행하며, 공정 과정 사이에는 수세과정을 반드시 거친다.
탈지(Degreasing Cleaning) 수지성형 시에 도포된 이형제 존재, 지문 흔적, 버퍼 연마후의 부착물, 정전기에 의해 대기 중에서 부착된 먼지 등을 제거하는 목적으로 진행되며,. 플라스틱 전용 탈지제를 이용하거나 계면활성제가 혼합된 세정제를 이용하여 탈지한다.
에칭(Etching)은 표면에 대한 밀착성 향상을 위해 표면에 요철을 부여하는 공정으로 물리적으로 표면에 요철을 형성시킨다.
에칭은 요철 형성에 의한 물리적 효과와 관능기에 의한 화학적 결합이 밀착하는데 기여함으로써 관능기 생성은 촉매 흡착 촉진에 기여한다.
에칭에 사용되는 용액은 보통 무수크롬산(CrO3)과 황산(H2SO4) 혼합액이 사용된다.
중화(Neutralization)는 크롬산을 제거하기 위한 것이다.
에칭 공정에서 무수크롬산(CrO3)과 황산(H2SO4)을 사용하였기 때문에 도금에 사용되는 제품 표면에 크롬산이 남아있다.
표면에 크롬산이 남아있게 되면 촉매 공정에 영향을 끼치기 때문에 이를 제거하기 위해 염산(HCl)을 이용하여 표면에 남아 있는 크롬산을 제거한다.
촉매(Catalyst)는 중화 공정 이후 표면에 무전해 도금이 가능하도록 Pd 금속 핵을 부여하는 공정이다.
촉매로 사용되는 염화팔라듐(PdCl2) 단독으로는 ABS 수지 표면에 흡착되지 않기 때문에 염화주석(SnCl2)과 혼합하여 Pd 금속 핵을 ABS 수지 표면에 흡착시킨다.
촉매 공정에는 염화주석(SnCl2), 염화팔라듐(PdCl2), 염산(HCl)의 혼합액을 사용하며, 염화주석(SnCl2) 용액이 표면에 먼저 젖은 다음 염화팔라듐(PdCl2) 용액이 반응하며 흡착된다.
활성화(Activation)는 ABS 수지 표면에 Pd를 부착시키기 위하여 황산이나 염산 처리하는 공정이다.
아래와 같은 식으로 화학반응을 통해 Pd가 ABS 표면에 흡착되며, 활성화 공정에서 화학반응을 통한 주석 성분을 제거한다.
Figure pat00001
[실시 예]
(1) 탈지(Degreasing Cleaning)
탈지 공정은 플라스틱 표면에 묻은 오물을 제거 하여 도금액의 밀착성을 높이는 공정이다. 실시 예에서는 케이피엠테크사의 PURICLE N-1 용액을 사용하였고, 도금 조건은 50℃ / 5분이다.
(2) 에칭(Etching)
에칭 공정은 플라스틱 표면에 요철을 만들기 위한 공정이다. 도금 용액은 무수크롬산(CrO3)과 진한황산(95%, H2SO4) 혼합액을 이용하였고, 도금 조건은 65-70℃ / 10분이다.
(3) 중화(Neutralization)
에칭 공정 중에서 표면에 묻은 크롬산 성분이 촉매 공정에 영향을 끼치기 때문에 크롬산 성분을 제거하기 위한 공정이다. 사용된 도금 용액은 진한염산(35%, HCl)용액을 이용하였고, 도금 조건은 상온 / 1분이다.
(4) 촉매(Catalyst)
도금을 위해 도금 시드 표면에 Pd 금속핵 성분을 부여하는 공정이다. 촉매에 사용된 용액은 염화팔라듐(PdCl2), 염화주석(SnCl2), 진한염산(35%, HCl) 혼합액을 사용하였고 도금 조건은 40℃ / 1 ~ 3분이다.
(5) 활성화(Activation)
촉매 공정에 이용된 염화주석이 표면에 남아있게 되면 도금 공정에서 방해하기 때문에 활성화 공정에서 염화주석을 제거한다. 진한황산(95%, H2SO4)용액을 사용하였고 40℃ / 3 ~ 5분이다.
공정 단계 사용 용액(용량) / 도금 조건(온도, 시간)
탈지
(Degreasing Cleaning)
PURICLE N-1 (20ml/L) / 50℃, 5분
에칭
(Etching)
무수크롬산(300g/L),
진한황산((35%) 200ml/L)
/ 65~70℃, 10분
중화
(Neutralization)
진한염산((35%) 50ml/L) / 상온, 1분
촉매
(Catalyst)
염화주석(3g/L), 염화팔라듐(0.3g/L), 진한염산((35%) 20ml/L)
/ 40℃, 1~3분
활성화
(Activation)
진한황산((95%) 200ml/L)
/ 40℃, 3~5분
한편, 무전해 도금의 도금액에는 여러 용액들이 포함된다. 무전해 도금액의 주성분으로는 금속이온이 함유되어 금속을 추출할 금속염, 금속을 환원시켜줄 환원제가 있다. 그리고 도금액의 보조성분으로는 착화제, 완충제, 안정제, 촉진제 등이 무전해 도금 도금액에 포함되며 모든 종류의 보조성분의 용액을 첨가하지 않고 도금 실험에 따라 해당 용액을 넣는 종류가 달라지기도 하며 넣지 않는 경우도 있다.
(1) 금속염
금속이온을 함유한 용액이 도금액의 주성분이 된다. 금속염의 종류는 무전해 도금에 따라 다르며, 본 실시 예에서 사용된 무전해 니켈 도금에서는 황산니켈(NiSO4), 염화니켈(NiCl2), 초산니켈(Ni(CH3COO)2) 등이 금속염으로 사용된다.
(2) 환원제
전기를 사용하지 않는 무전해 도금에서는 환원제가 반드시 필요하다. 도금액 내에서 환원제 역할은 환원재의 산화반응으로 방출되는 전자에 의하여 금속이온을 환원시켜 금속을 도금할 수 있게 해준다. 일반적으로 무전해 도금에서 사용되는 환원제는 차아인산 나트륨, 수소화 붕소 나트륨, 디메틸 아민 보란(DMAB), 하이드라진, 포름알데히드 등이 있다. 각 환원제는 고유의 환원력이 있고 환원 가능한 금속이 다르기 때문에 도금에 사용되는 재질에 맞게 환원제를 사용해야 한다.
(3) 착화제
알칼리성에서 금속이온이 수산화물로 침전하는 것을 방지하는 역할을 하며 촉매표면에서만 환원반응이 일어나도록 유도한다. 또한 착화제에 의해 pH 변화 역시 억제되는데 이는 환원반응에 수소 이온을 빠르게 생성되는 것을 감소시킴으로서 완충제 역할을 하기도 한다. 착화제는 일정량을 첨가하면 도금속도를 증가시키지만 너무 많은 양의 착화제를 첨가하게 되면 착화제 농도 증가에 따라 도금 속도가 감소될 수 있다.
실시 예에서 도금액의 금속염은 염화니켈(NiCl2)이 사용되었고, 환원제로는 차아인산나트륨(NaH2PO2)이 사용되었다. 그리고 착화제로는 구연산나트륨(C6H7NaO7)을 사용하여 도금액을 만들었다. 도금액에 대한 사용 용액과 도금 조건은 표2와 같다.
공정 단계 사용 용액(용량)
/ 도금 조건(온도, 시간)
무전해 니켈 도금
(Electroless Nickel Plating)
염화니켈 (10g/L), 차아인산나트륨(40g/L), 구연산나트륨(40g/L)
/ 85℃, 30분
본 발명에 따른 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법에서 PLA로 전자부품 본체(11)를 출력하고 ABS로 회로패턴(12)을 출력하는 경우 무전해 도금을 통해 전자부품 본체(11)의 외부 표면에 출력된 회로패턴(12)에 전자회로(13)를 형성할 수 있게 된다.
도 5a는 ABS의 에칭후 표면 확대사진이고, 도 5b는 PLA의 에칭후 표면 확대사진이다.
도 5a 및 도 5b와 같이 무전해 도금의 에칭공정에서 PLA 소재의 전자부품 본체(11)의 각 출력층에는 도금이 되기 위한 홀이 형성되지 않고, ABS 소재의 회로패턴층(12)에는 도금이 되기 위한 홀이 형성되므로 회로패턴층(12)만이 도금되어 전자회로(13)를 형성할 수 있게 된다.
도 6a는 전자부품 본체와 회로패턴층을 모두 ABS로 출력한 후 무전해 도금한 상태의 플라스틱 전자부품의 공정사진이고, 도 6b는 전자부품 본체를 PLA로 출력하고 회로패턴층을 ABS로 출력한 후 무전해 도금한 상태의 플라스틱 전자부품의 공정사진이다.
도 6a와 같이 전자부품 본체(11)의 각 출력층과 회로패턴충(12)를 모두 ABS로 출력한 후 무전해 도금을 실시하게 되면 회로패턴층(12) 뿐만아니라 전자부품 본체(11)의 각 출력층까지도 도금이 진행되어 회로패턴층(12)에 전자회로를 형성할 수 없게 된다.
반면, 도 6b와 같이 전자부품 본체(11)의 각 출력층을 PLA로 출력하고 회로패턴층(12)를 ABS로 출력한 후 무전해 도금을 실시하게 되면 회로패턴층(12)만이 도금되므로 전자부품 본체(11)의 전기회로가 필요한 출력층의 표면에 출력된 회로패턴층(12)에 전자회로(13)를 형성할 수 있게 된다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (3)

  1. 무전해 도금이 불가능한 플라스틱 소재를 사용하여 3D 프린터로 전자부품 본체를 다층으로 출력하면서 전자부품 본체의 전기회로가 필요한 출력층의 표면에 무전해 도금이 가능한 플라스틱 소재를 사용하여 3D 프린터로 회로패턴층을 출력하는 단계;
    무전해 도금을 통해 상기 회로패턴층에 전자회로를 형성하는 단계;를 포함하는 것을 특징으로 하는 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법.
  2. 제1항에 있어서,
    전자부품 본체의 각 출력층을 PLA 소재로 출력하고, 회로패턴층을 ABS 소재로 출력하는 것을 특징으로 하는 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    무전해 도금은 플라스틱 표면에 묻은 오물을 제거하여 도금액의 밀착성을 높이는 탈지, 플라스틱 표면에 요철을 만들기 위한 에칭, 에칭 공정 중에서 표면에 묻은 크롬산 성분을 제거하기 위한 중화, 도금을 위해 도금 시드 표면에 Pd 금속핵 성분을 부여하는 촉매, 촉매 공정에 이용된 염화주석을 제거하는 활성화의 5단계의 전처리 공정을 포함하는 것을 특징으로 하는 다중재료 출력에 의한 플라스틱 전자부품의 제조방법.
KR1020180031667A 2018-03-19 2018-03-19 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법 KR20190109940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180031667A KR20190109940A (ko) 2018-03-19 2018-03-19 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180031667A KR20190109940A (ko) 2018-03-19 2018-03-19 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법

Publications (1)

Publication Number Publication Date
KR20190109940A true KR20190109940A (ko) 2019-09-27

Family

ID=68096820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031667A KR20190109940A (ko) 2018-03-19 2018-03-19 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법

Country Status (1)

Country Link
KR (1) KR20190109940A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114552198A (zh) * 2022-04-25 2022-05-27 中国电子科技集团公司第二十九研究所 一种轻质高性能电路的精密制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028161A1 (en) 1997-12-01 1999-06-10 Lear Automotive Dearborn, Inc. Interior trim panel and electrical harness apparatus for an automotive vehicle
KR101541730B1 (ko) 2013-12-23 2015-08-12 안동대학교 산학협력단 전기회로를 구비한 플라스틱 사출품 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028161A1 (en) 1997-12-01 1999-06-10 Lear Automotive Dearborn, Inc. Interior trim panel and electrical harness apparatus for an automotive vehicle
KR101541730B1 (ko) 2013-12-23 2015-08-12 안동대학교 산학협력단 전기회로를 구비한 플라스틱 사출품 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114552198A (zh) * 2022-04-25 2022-05-27 中国电子科技集团公司第二十九研究所 一种轻质高性能电路的精密制备方法
CN114552198B (zh) * 2022-04-25 2022-07-08 中国电子科技集团公司第二十九研究所 一种轻质高性能电路的精密制备方法

Similar Documents

Publication Publication Date Title
US5250105A (en) Selective process for printing circuit board manufacturing
TWI445474B (zh) Manufacturing method of plastic metallized three - dimensional line
KR100765363B1 (ko) 도전성 입자의 제조 방법
EP2581469B1 (en) Aqueous activator solution and process for electroless copper deposition on laser-direct structured substrates
CN105121700B (zh) 立体导电图案结构体的制造方法及用于其的立体成型用材料
US9249512B2 (en) Process for coating a surface of a substrate made of nonmetallic material with a metal layer
JPS63128181A (ja) プラスチツク成形品の製法
JP5570285B2 (ja) 無電解めっき法で用いる触媒水溶液、その触媒水溶液の調製方法及びその触媒水溶液を用いた無電解めっき法並びにその無電解めっき法を用いて形成した金属皮膜を備える金属層付被めっき物
KR101282183B1 (ko) 두 단계 전처리 과정을 갖는 엘디에스(lds) 무전해 도금 방법 및 이에 의한 인테나
KR101724071B1 (ko) 단일단계 전처리 과정을 갖는 엘디에스(lds) 무전해 도금 방법 및 이에 의한 인테나
US20140076618A1 (en) Method of forming gold thin film and printed circuit board
TWI425888B (zh) 線路基板結構及其製作方法
KR20190109940A (ko) 다중재료 출력에 의한 전자회로가 일체로 형성된 플라스틱 전자부품의 제조방법
KR20010023915A (ko) 전기적으로 비전도성 표면 구역을 갖는 기판의 금속화 방법
CN104955281B (zh) 一种在三维高分子材料表面制作或修复立体电路的方法
JP5584676B2 (ja) プラスチック金属化立体配線の製造方法
KR101541730B1 (ko) 전기회로를 구비한 플라스틱 사출품 및 그의 제조방법
CN115023059B (zh) 一种介质材料表面共形导电线路的制造方法
TWI423751B (zh) Method of manufacturing three - dimensional circuit
EP4204599A1 (en) Method for electroless nickel deposition onto copper without activation with palladium
CN111876759A (zh) 一种塑胶材料表面制作金属线路的方法
JPH01207989A (ja) プラスチック成形品
GB2253415A (en) Selective process for printed circuit board manufacturing employing noble metal oxide catalyst.
JP4848626B2 (ja) 回路成形品の製造方法
KR101457259B1 (ko) 금속을 입힌 플라스틱 3차원 회로의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application