KR20190104394A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20190104394A
KR20190104394A KR1020197023552A KR20197023552A KR20190104394A KR 20190104394 A KR20190104394 A KR 20190104394A KR 1020197023552 A KR1020197023552 A KR 1020197023552A KR 20197023552 A KR20197023552 A KR 20197023552A KR 20190104394 A KR20190104394 A KR 20190104394A
Authority
KR
South Korea
Prior art keywords
display
hash value
hash
transistor
display data
Prior art date
Application number
KR1020197023552A
Other languages
English (en)
Inventor
다카유키 이케다
다카히로 후쿠토메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190104394A publication Critical patent/KR20190104394A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L51/50—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

소비전력이 저감된 전자 기기를 제공한다. 전자 기기는 데이터를 송신하는 기능을 가진다. 제 1 데이터 및 제 2 데이터는 전자 기기에 공급된다. 전자 기기는 제 1 데이터로부터 제 1 해시값을 생성하고, 제 1 데이터를 송신하는 기능을 가진다. 전자 기기는 제 2 데이터로부터 제 2 해시값을 생성하고, 제 1 해시값과 제 2 해시값을 비교하고, 제 1 해시값이 제 2 해시값과 상이할 때 제 2 데이터를 송신하고, 제 1 해시값이 제 2 해시값과 동일할 때 제 2 데이터를 송신하지 않는 기능을 가진다.

Description

표시 장치 및 전자 기기
본 발명의 일 형태는 표시 장치 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 전력 저장 장치, 기억 장치, 그 구동 방법, 또는 그 제작 방법에 관한 것이다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 소자, 회로, 또는 장치 등을 말한다. 반도체 장치의 예에는 트랜지스터 또는 다이오드 등의 반도체 소자가 있다. 반도체 장치의 다른 예에는 반도체 소자를 포함하는 회로가 있다. 반도체 장치의 다른 예에는 반도체 소자를 포함하는 회로가 제공된 장치가 있다.
표시 장치는 스마트폰, 태블릿, 및 전자책 단말기 등의 모바일 기기에 사용되고, 모니터, 텔레비전, 및 디지털 사이니지 등의 전자 기기에도 사용된다. 모바일 기기에는 장기 사용이 요구되고 전자 기기에는 저소비전력이 요구되고 있다.
저소비전력을 실현하는 기술로서 트랜지스터에 적용할 수 있는 금속 산화물이 주목받고 있다. 예를 들어, 특허문헌 1에는 산화 아연 또는 In-Ga-Zn계 산화물 등의 금속 산화물을 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다. 금속 산화물로 만들어진 반도체층을 포함하는 트랜지스터를 OS 트랜지스터라고 한다.
OS 트랜지스터는 오프 상태 전류가 매우 낮다. 특허문헌 2에는 정지 화상의 표시에서의 리프레시 레이트를 저감하여 액정 디스플레이의 소비전력을 저감할 수 있는 기술이 개시되어 있다. 또한 본 명세서에서, 표시 장치의 소비전력을 저감하는 상술한 기술을 아이들링(idling) 스톱 구동 또는 IDS 구동이라고 한다.
특허문헌 3에는 해시값을 사용한 프로그램 또는 데이터 세트의 비교가 개시되어 있다.
보고된 다른 예에는, OS 트랜지스터의 낮은 오프 상태 전류에 의하여 실현된, OS 트랜지스터를 포함하는 기억 소자가 있다. 예를 들어, 특허문헌 4에는 DRAM(dynamic random access memory)에 OS 트랜지스터를 사용한 예가 개시되어 있다. 다른 예로서는, 특허문헌 5에 OS 트랜지스터를 포함하는 비휘발성 기억 소자가 개시되어 있다. 본 명세서에서는, OS 트랜지스터를 포함하는 기억 소자를 OS 메모리라고 한다. OS 메모리는 재기록의 횟수가 무제한이고 저소비전력이다.
일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2011-141522호 국제공개공보 WO2011/155098호 일본 공개특허공보 특개2013-168631호 일본 공개특허공보 특개2012-069932호
스마트폰, 태블릿, 및 전자책 단말기 등은 장기 사용을 위하여 전력을 아낄 필요가 있다. 소비전력은 대표적으로 파워 게이팅 또는 클럭 게이팅에 의하여 저감된다. 표시 장치를 위하여, 표시의 리프레시 레이트를 저감하는 방법이 제안되고 있다. 주변 회로를 제어하는 프로세서는 파워 게이팅 및 클럭 게이팅을 위하여 주변 회로를 모니터할 필요가 있다. 이에 의하여, 주변 회로의 모니터를 위한 폴링(polling) 또는 인터럽트 처리로 인한 프로세서의 처리 능력 저하가 일어난다.
또한, 전자 기기의 표시는 프로그램에 의하여 제어된다. 즉, 스마트폰, 태블릿, 전자책 단말기, 모니터, 텔레비전, 및 디지털 사이니지 등을 제어하기 위한 프로그램은 표시의 리프레시 레이트를 제어할 필요가 있다.
상술한 문제를 감안하여, 본 발명의 일 형태의 과제는 신규 구조를 가진 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 표시 내용에 따라 표시의 리프레시 레이트를 조정하는 것이다. 본 발명의 일 형태의 다른 과제는 소비전력이 저감된 전자 기기를 제공하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 실시형태에 있어서, 상술한 과제 모두를 달성할 필요는 없다. 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
또한 본 발명의 일 형태의 과제는 상술한 과제에 한정되지 않는다. 상술한 과제는 다른 과제의 존재를 방해하지 않는다. 다른 과제는 상술하지 않은 과제이며 이하에서 설명한다. 상술하지 않은 다른 과제는 통상의 기술자에 의하여 명세서 및 도면 등의 기재로부터 명백해질 것이고 추출될 수 있다. 또한, 본 발명의 일 형태는 상술한 과제 및 다른 과제 중 적어도 하나를 해결한다.
본 발명의 일 형태는 데이터를 송신하는 전자 기기이다. 전자 기기에는 제 1 데이터 및 제 2 데이터는 공급된다. 전자 기기는 제 1 데이터로부터 제 1 해시값을 생성하고; 제 1 데이터를 송신하고; 제 2 데이터로부터 제 2 해시값을 생성하고; 제 1 해시값과 제 2 해시값을 비교하고; 제 1 해시값이 제 2 해시값과 상이할 때 제 2 데이터를 송신하고; 제 1 해시값이 제 2 해시값과 동일할 때 제 2 데이터를 송신하지 않는다.
본 발명의 일 형태는 디스플레이 컨트롤러 및 표시 패널을 포함하는 표시 장치이다. 디스플레이 컨트롤러는 해시 생성 회로, 해시 제어 회로, 프레임 메모리, 비교 회로, 타이밍 제어 회로, 및 화상 처리 회로를 포함한다. 해시 생성 회로에는 제 1 표시 데이터가 공급된다. 해시 생성 회로는 제 1 해시값을 생성하고 제 1 데이터를 프레임 메모리에 공급한다. 해시 제어 회로는 제 1 해시값을 결정한다. 비교 회로는 제 1 해시값을 저장하고 타이밍 제어 회로를 기동한다. 타이밍 제어 회로는 화상 처리 회로를 기동하여 프레임 메모리에 저장된 제 1 표시 데이터에 화상 처리를 행하고, 처리된 제 1 표시 데이터를 화상 처리 회로로부터 표시 패널에 송신하여 표시를 갱신한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 해시 생성 회로에는 제 2 표시 데이터가 공급된다. 해시 생성 회로는 제 2 해시값을 생성하고 제 2 표시 데이터를 프레임 메모리에 공급한다. 해시 제어 회로는 제 2 해시값을 결정한다. 비교 회로는 저장된 제 1 해시값과 제 2 해시값을 비교하고, 제 1 해시값이 제 2 해시값과 상이할 때 제 2 해시값을 저장하고 타이밍 제어 회로를 기동한다. 타이밍 제어 회로는 화상 처리 회로를 기동하여 프레임 메모리에 저장된 제 2 표시 데이터에 화상 처리를 행하고, 처리된 제 2 표시 데이터를 화상 처리 회로로부터 표시 패널에 송신하여 표시를 갱신한다. 비교 회로는 제 1 해시값이 제 2 해시값과 동일할 때 타이밍 제어 회로의 동작을 정지한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 해시 생성 회로에는 제 2 표시 데이터가 공급된다. 해시 생성 회로는 제 2 해시값을 생성하고 제 2 표시 데이터를 프레임 메모리에 공급한다. 해시 제어 회로는 제 2 해시값을 결정한다. 비교 회로는 저장된 제 1 해시값과 제 2 해시값을 비교하고, 제 1 해시값이 제 2 해시값과 상이할 때 제 2 해시값을 저장하고 타이밍 제어 회로를 기동한다. 타이밍 제어 회로에 의하여 기동된 화상 처리 회로는 프레임 메모리에 저장된 제 2 표시 데이터를 표시 패널에 송신하여 표시를 갱신한다. 비교 회로는 제 1 해시값이 제 2 해시값과 동일할 때 타이밍 제어 회로의 동작을 정지한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 표시 패널은 복수의 화소를 포함한다. 화소는 표시 패널의 표시 위치를 나타내는 제 1 좌표 정보를 더 포함한다. 해시 생성 회로는 제 1 표시 데이터에 포함되는 제 1 좌표 정보를 규칙적으로 샘플링하고 샘플링된 제 1 표시 데이터로부터 제 1 해시값을 생성한다. 또한 해시 생성 회로는 제 2 표시 데이터에 포함되는 제 1 좌표 정보를 규칙적으로 샘플링하고 샘플링된 제 2 표시 데이터로부터 제 2 해시값을 생성한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 해시 생성 회로는 제 1 표시 데이터에 가중 계수를 추가하여 제 1 해시값을 생성한다. 해시 생성 회로는 제 2 표시 데이터에 가중 계수를 추가하여 제 2 해시값을 생성한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 화소는 복수의 부화소를 더 포함한다. 부화소는 표시 패널의 표시 위치를 나타내는 제 2 좌표 정보를 더 포함한다. 제 1 표시 데이터는 복수의 제 1 서브 표시 데이터를 포함한다. 해시 생성 회로는 제 1 서브 표시 데이터에 포함되는 제 2 좌표 정보로부터 제 1 서브 해시값을 생성한다. 제 2 표시 데이터는 복수의 제 2 서브 표시 데이터를 포함한다. 해시 생성 회로는 제 2 서브 표시 데이터에 포함되는 제 2 좌표 정보로부터 제 2 서브 해시값을 생성한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 해시 생성 회로는 제 1 서브 표시 데이터에 포함되는 제 2 좌표 정보를 규칙적으로 샘플링하고 제 1 서브 해시값을 생성한다. 또한 해시 생성 회로는 제 2 서브 표시 데이터에 포함되는 제 2 좌표 정보를 규칙적으로 샘플링하고 제 2 서브 해시값을 생성한다.
상술한 구조 중 어느 것을 가진 표시 장치는 다음과 같은 것이 바람직하다. 해시 생성 회로는 제 1 서브 표시 데이터에 가중 계수를 추가하여 제 1 서브 해시값을 생성한다. 또한 해시 생성 회로는 제 2 서브 표시 데이터에 가중 계수를 추가하여 제 2 서브 해시값을 생성한다.
상술한 구조를 가진 표시 장치 중 어느 것은 트랜지스터를 포함하고 상기 트랜지스터는 반도체층에 비정질 실리콘을 포함하는 것이 바람직하다.
상술한 구조를 가진 표시 장치 중 어느 것은 트랜지스터를 포함하고 상기 트랜지스터는 반도체층에 다결정 실리콘을 포함하는 것이 바람직하다.
상술한 구조를 가진 표시 장치 중 어느 것은 트랜지스터를 포함하고 상기 트랜지스터는 반도체층에 금속 산화물을 포함하는 것이 바람직하다.
본 발명의 일 형태는 상술한 구조를 가진 표시 장치 중 어느 것 및 터치 센서를 포함하는 표시 모듈인 것이 바람직하다.
본 발명의 일 형태는 상술한 구조를 가진 표시 장치 중 어느 것, 또는 표시 모듈, 및 조작 키를 포함하는 전자 기기인 것이 바람직하다.
상술한 문제를 감안하여, 본 발명의 일 형태에 따르면, 신규 구조를 가진 표시 장치를 제공할 수 있다. 본 발명의 다른 형태에 따르면, 표시 내용에 따라 표시의 리프레시 레이트를 조정할 수 있다. 본 발명의 다른 형태에 따르면, 소비전력이 저감된 전자 기기를 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 상술한 효과에 한정되지 않는다. 상술한 효과는 다른 효과의 존재를 방해하지 않는다. 다른 효과는 상술하지 않은 효과이며 이하에서 설명한다. 상술하지 않은 다른 효과는 통상의 기술자에 의하여 명세서 및 도면 등의 기재로부터 명백해질 것이고 추출될 수 있다. 또한 본 발명의 일 형태는 상술한 효과 및 다른 효과 중 적어도 하나를 가지는 것이다. 그러므로 본 발명의 일 형태는 상술한 효과를 가지지 않는 경우가 있다.
도 1은 전자 기기의 구성을 도시한 블록도.
도 2는 표시 장치의 구성을 도시한 것.
도 3은 표시 장치의 구성을 도시한 것.
도 4는 표시 패널을 도시한 것.
도 5의 (A) 내지 (F)는 각각 표시 패널을 도시한 것.
도 6의 (A)는 표시 데이터의 구성을 도시한 것이고 도 6의 (B) 및 (C)는 각각 연산 처리 방법을 도시한 것.
도 7은 표시 장치의 구조예를 도시한 것.
도 8은 표시 장치의 구조예를 도시한 것.
도 9의 (A) 내지 (D)는 각각 표시 장치의 구조예를 도시한 것.
도 10은 표시 장치의 구조예를 도시한 것.
도 11은 표시 장치의 구조예를 도시한 것.
도 12의 (A) 내지 (F)는 각각 표시 장치의 구조예를 도시한 것.
도 13의 (A) 및 (B)는 레이저 조사 방법 및 레이저 결정화 장치를 도시한 것.
도 14의 (A) 및 (B)는 레이저 조사 방법을 도시한 것.
도 15는 화소 유닛을 도시한 것.
도 16의 (A) 내지 (C)는 각각 화소 유닛을 도시한 것.
도 17의 (A)는 표시 장치의 회로를 도시한 것이고 도 17의 (B1) 및 (B2)는 화소의 상면도.
도 18은 표시 장치의 회로를 도시한 것.
도 19의 (A)는 표시 장치의 회로를 도시한 것이고 도 19의 (B)는 화소의 상면도.
도 20은 표시 장치의 구조를 도시한 것.
도 21은 표시 장치의 구조를 도시한 것.
도 22는 표시 장치의 구조를 도시한 것.
도 23은 표시 장치의 구조를 도시한 것.
도 24의 (A) 내지 (F)는 전자 기기를 도시한 것.
이하, 실시형태에 대하여 도면을 참조하여 설명한다. 그러나, 실시형태를 많은 상이한 형태로 실행할 수 있고, 본 발명의 취지 및 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 용이하게 이해될 것이다. 따라서, 따라서 본 발명은 이하의 실시형태의 기재에 한정하여 해석되지 말아야 한다.
도면에서, 크기, 층 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있기 때문에, 도시된 스케일에 한정되지 않는다. 또한 도면은 이상적인 예를 나타낸 모식도이고, 본 발명의 형태는 도면에 나타낸 형상 또는 값에 한정되지 않는다.
또한 본 명세서에서, "제 1", "제 2", 및 "제 3" 등의 서수사는, 구성요소 간의 혼동을 피하기 위하여 사용되고, 이 용어들은 구성요소를 수적으로 한정하지 않는다.
또한 본 명세서에서, "위에" 및 "아래에" 등 배치를 설명하는 용어는 구성요소의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용된다. 구성요소 사이의 위치 관계는 각 구성요소를 설명하는 방향에 따라 적절히 변화된다. 따라서, 위치 관계는 명세서에서 사용되는 용어로 설명된 것에 한정되지 않고, 상황에 따라서 적절하게 다른 용어로 설명될 수 있다.
본 명세서 등에서, 트랜지스터는 게이트, 드레인, 및 소스의 적어도 3개의 단자를 가지는 소자이다. 트랜지스터는 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지고, 드레인, 채널 영역, 및 소스 사이에 전류를 흘릴 수 있다. 또한, 본 명세서 등에서, 채널 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한, 예를 들어 소스 및 드레인의 기능은 반대의 극성의 트랜지스터가 채용될 때 또는 회로 동작에서 전류의 흐름의 방향이 변화될 때 교체될 수 있다. 따라서, "소스" 및 "드레인"이라는 용어는 본 명세서 등에서 서로 바꿀 수 있다.
본 명세서 등에서, "전기적으로 접속"이라는 용어는 구성요소가 "어떠한 전기적 작용을 가지는 물체"를 통하여 접속되어 있는 경우를 포함한다. "어떠한 전기적 작용을 가지는 물체"에는, 그 물체를 통하여 접속된 구성요소 간에서 전기 신호가 송수신될 수 있기만 하면, 특별한 한정은 없다. "어떠한 전기적 작용을 가지는 물체"의 예에는 전극 및 배선 뿐만 아니라, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자, 및 다양한 기능을 가진 소자가 포함된다.
본 명세서 등에서, "평행"이라는 용어는 2개의 직선 간에 형성되는 각도가 -10° 이상 10° 이하임을 나타내기 때문에, 그 각도가 -5° 이상 5° 이하인 경우도 포함한다. "수직"이라는 용어는 2개의 직선 간에 형성되는 각도가 80° 이상 100° 이하임을 나타내고, 따라서 그 각도가 85° 이상 95° 이하인 경우도 포함한다.
본 명세서 등에서 "막" 및 "층"이라는 용어는 서로 교체될 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있는 경우가 있다. 또한 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있는 경우가 있다.
별도로 명시되지 않으면, 본 명세서 등에서의 오프 상태 전류는, 오프 상태(비도통 상태 및 차단(cutoff) 상태라고도 함)의 트랜지스터의 드레인 전류를 말한다. 별도로 명시되지 않으면, n채널 트랜지스터의 오프 상태는 그 게이트와 소스 사이의 전압(V gs)이 문턱 전압 V th보다 낮은 것을 의미하고, p채널 트랜지스터의 오프 상태는 게이트-소스 전압 V gs가 문턱 전압 V th보다 높은 것을 의미한다. 예를 들어, n채널 트랜지스터의 오프 상태 전류는 게이트-소스 전압 V gs이 문턱 전압 V th보다 낮을 때에 흐르는 드레인 전류를 말하는 경우가 있다.
트랜지스터의 오프 상태 전류는 V gs에 의존하는 경우가 있다. 따라서, "트랜지스터의 오프 상태 전류가 I 이하"란, "트랜지스터의 오프 상태 전류가 I 이하가 되는 V gs가 있다"는 것을 의미하는 경우가 있다. 트랜지스터의 오프 상태 전류는, 소정의 V gs에서, 소정의 범위 내의 V gs에서, 또는 현저히 낮은 오프 상태 전류가 얻어지는 V gs에서 등의 오프 상태 전류를 말하는 경우가 있다.
일례로서, 문턱 전압 V th가 0.5V이고, 드레인 전류가 전압 V gs 0.5V에서 1×10-9A, 전압 V gs 0.1V에서 1×10-13A, 전압 V gs -0.5V에서 1×10-19A, 그리고 전압 V gs -0.8V에서 1×10-22A인 n채널 트랜지스터를 상정한다. 상기 트랜지스터의 드레인 전류는 V gs -0.5V에서 또는 V gs -0.8V 내지 -0.5V의 범위에서 1×10-19A 이하이기 때문에, 상기 트랜지스터의 오프 상태 전류는 1×10-19A 이하라고 할 수 있다. 상기 트랜지스터의 드레인 전류가 1×10-22A 이하가 되는 V gs가 있기 때문에, 상기 트랜지스터의 오프 상태 전류는 1×10-22A 이하라고 말할 수 있다.
본 명세서 등에서는, 채널 폭 W의 트랜지스터의 오프 상태 전류를 채널 폭 W에 관련된 전류값 또는 소정의 채널 폭(예를 들어, 1μm)당 전류값으로 나타내는 경우가 있다. 후자(後者)의 경우, 오프 상태 전류는 길이당 전류의 차원을 가지는 단위(예를 들어, A/μm)로 표현될 수 있다.
트랜지스터의 오프 상태 전류는 온도에 의존하는 경우가 있다. 별도로 명시되지 않으면, 본 명세서에서의 오프 상태 전류는 실온, 60℃, 85℃, 95℃, 또는 125℃에서의 오프 상태 전류인 경우가 있다. 또는, 오프 상태 전류는 상기 트랜지스터를 포함하는 반도체 장치 등의 신뢰성이 보장되는 온도, 또는 상기 반도체 장치 등이 사용되는 온도(예를 들어, 5℃ 내지 35℃의 범위의 온도)에서의 오프 상태 전류인 경우가 있다. 트랜지스터의 오프 상태 전류가 I 이하인 상태는, 실온, 60℃, 85℃, 95℃, 또는 125℃, 상기 트랜지스터를 포함하는 반도체 장치 등의 신뢰성이 보장되는 온도, 또는 상기 트랜지스터를 포함하는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃ 내지 35℃의 범위의 온도)에서의 오프 상태 전류가 소정의 V gs에서 I 이하라는 것을 나타내는 경우가 있다.
트랜지스터의 오프 상태 전류는 드레인과 소스 사이의 전압 V ds에 의존하는 경우가 있다. 별도로 명시되지 않으면, 본 명세서에서의 오프 상태 전류는, V ds 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V에서의 오프 상태 전류인 경우가 있다. 또는, 오프 상태 전류는 상기 트랜지스터를 포함하는 반도체 장치 등의 신뢰성이 보장되는 V ds, 또는 상기 트랜지스터를 포함하는 반도체 장치 등에 사용되는 V ds에서의 오프 상태 전류인 경우가 있다. 트랜지스터의 오프 상태 전류가 I 이하인 상태는, 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V의 V ds, 상기 트랜지스터를 포함하는 반도체 장치 등의 신뢰성이 보장되는 V ds, 또는 상기 트랜지스터를 포함하는 반도체 장치 등에서 사용되는 V ds에서의 트랜지스터의 오프 상태 전류가, 소정의 V gs에서 I 이하인 것을 나타내는 경우가 있다.
상술한 오프 상태 전류의 기재에서, 드레인이 소스와 교체되어도 좋다. 즉 오프 상태 전류는 트랜지스터가 오프일 때 소스를 흐르는 전류를 말하는 경우가 있다.
본 명세서 등에서, "누설 전류"라는 용어는 오프 상태 전류와 같은 뜻을 표현하는 경우가 있다. 본 명세서 등에서, 오프 상태 전류는 예를 들어, 트랜지스터가 오프 상태일 때 소스와 드레인 사이에 흐르는 전류를 말하는 경우가 있다.
또한 전압이란 2점 간의 전위차를 말하고, 전위란 어느 한 점에서의 정전기장 안에 있는 단위 전하의 정전 에너지(전기적인 전위 에너지)를 말한다. 다만, 일반적으로 한 지점에서의 전위와 기준 전위(예를 들어, 접지 전위) 간의 차를 단순히 전위 또는 전압이라 부르고, 전위와 전압은 동의어로서 사용되는 경우가 많다. 따라서, 본 명세서에서는 별도로 명시되지 않으면, 전위를 전압이라고 바꿔 말할 수 있고 전압을 전위라고 바꿔 말할 수 있다.
(실시형태 1)
본 실시형태에서, 표시 데이터로부터 생성된 해시값으로 표시의 리프레시 레이트가 조정되는 표시 장치에 대하여 도 1 내지 도 4, 도 5의 (A) 내지 (F), 및 도 6의 (A) 내지 (C)를 참조하여 설명한다.
도 1은 전자 기기(1000)의 구성을 도시한 것이다. 전자 기기(1000)는 표시 장치(1100), 프로세서(1011), 기억 장치(1012), 입력 장치(1013), 클럭 생성 회로(1014), 스피커(1015), 및 마이크로폰(1016)을 포함한다. 표시 장치(1100)는 디스플레이 컨트롤러(1101) 및 표시 패널(1102)을 포함한다. 디스플레이 컨트롤러(1101)는 디코더 회로(1111), 해시 생성 회로(1112), 프레임 메모리(1113), 화상 처리 회로(1114), 해시 제어 회로(1115), 비교 회로(1116), 및 타이밍 제어 회로(1117)를 포함한다.
전자 기기(1000)는 무선 및 유선 통신의 기능을 가진다. 따라서, 전자 기기(1000)는 무선 또는 유선 통신을 통하여 데이터 서버(1121)에 데이터를 송신하고 데이터 서버(1121)로부터 데이터를 수신한다. 예를 들어, 무선 통신에서, 반송파를 사용하여 데이터를 송수신할 수 있다. 본 실시형태에서, 전자 기기(1000)가 표시 데이터를 수신하는 경우를 일례로서 설명한다. 데이터 서버(1121)는 기억 장치를 포함하는 모바일 기기 등이어도 좋다.
무선 통신은 무선 LAN(wireless local area network), Wi-Fi(등록 상표), Bluetooth(등록 상표), 또는 ZigBee(등록 상표) 등의 IEEE에 준거하여 개발된 통신 규격을 사용하여 수행될 수 있다.
전자 기기(1000)는 외부 기억 장치(1122)에 전기적으로 접속되어도 좋다. 외부 기억 장치(1122)는 HDD, 광 디스크, 자기 디스크, 자기 테이프, USB 메모리가 접속될 수 있는 비휘발성 메모리, 또는 삽입된 외부 비휘발성 메모리인 것이 바람직하다. 외부 기억 장치(1122)는 전자 기기(1000)에 포함되어도 좋다.
기억 장치(1012)에는 제어 프로그램, 애플리케이션 프로그램, 및 데이터가 저장된다. 프로세서(1011)는 제어 프로그램 또는 애플리케이션 프로그램에 따라 표시 장치(1100), 기억 장치(1012), 입력 장치(1013), 클럭 생성 회로(1014), 스피커(1015), 및 마이크로폰(1016)을 제어하는 기능을 가진다. 기억 장치(1012)는 전자 기기(1000)의 전원이 오프가 된 후에도 데이터를 유지할 수 있다. 이에 의하여 전자 기기(1000)의 전원이 다시 온이 될 때 프로그램의 기동에 걸리는 시간을 단축할 수 있다.
기억 장치(1012) 또는 프레임 메모리(1113)는 내부 메모리(예를 들어 비휘발성 메모리, SRAM(static random access memory), DRAM, 또는 OS 메모리) 또는 삽입된 외부 비휘발성 메모리인 것이 바람직하다. 또는, 기억 장치(1012) 또는 프레임 메모리(1113)는 데이터, 또는 통신 모듈로 다운로드한 프로그램을 일시적으로 저장하는 워크 메모리(예를 들어 비휘발성 메모리, SRAM, DRAM, 또는 OS 메모리)이어도 좋다.
비휘발성 메모리인, EEPROM(electrically erasable and programmable read only memory) 또는 플래시 메모리는, 채널과 게이트 사이에 제공되는 플로팅 게이트라고 불리는 것에 전하를 저장함으로써 데이터를 유지한다. 그러나, 기존의 EEPROM 또는 플래시 메모리에서는, 플로팅 게이트로의 전하의 주입 또는 전하의 제거 시에 높은 전압이 필요하다. 이 때문에, 게이트 절연막의 열화를 피할 수 없고 기록 및 삭제 동작을 제한없이 반복할 수 없다.
OS 메모리는, 오프 상태 전류가 낮은 OS 트랜지스터에 의하여, 전원 공급이 정지되더라도 데이터를 유지할 수 있는 메모리 구성을 가진다. OS 메모리에 사용되는 트랜지스터는 실시형태 6에서 자세히 설명한다.
입력 장치(1013)의 예에는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전 진동수, 거리, 광, 액체, 자력, 온도, 화학 물질, 소리, 시간, 경도(硬度), 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정 또는 검출하는 기능을 가짐), 조이스틱, 키보드, 하드웨어 버튼, 포인팅 디바이스, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 및 자세 검출 장치가 포함된다.
클럭 생성 회로(1014)는 전자 기기(1000)에 사용되는 클럭을 생성한다. 프로세서(1011)는 클럭 생성 회로(1014)에 의하여 생성된 클럭으로 동작한다. 예를 들어, 클럭 생성 회로(1014)는 디스플레이 컨트롤러(1101)를 제어하기 위한 클럭을 생성한다. 또한, 클럭 생성 회로(1014)는 타이밍 제어 회로(1117)로부터 표시 패널(1102)에 공급되는 클럭을 생성하는 데 사용되는 기준 클럭 등을 생성한다.
디스플레이 컨트롤러(1101)에 대하여 설명한다. 디코더 회로(1111)는 데이터 서버(1121) 또는 외부 기억 장치(1122)로부터 데이터를 수신하고, 수신한 데이터로부터 헤더를 제거하고, 데이터에 엔트로피 디코딩을 행함으로써 표시 데이터를 추출한다.
표시 데이터는 해시 생성 회로(1112)에 공급된다. 해시 생성 회로(1112)는 프레임 메모리(1113)에 표시 데이터를 저장하고 동시에 표시 데이터로부터 해시값을 생성한다. 해시 제어 회로(1115)는 표시 데이터의 각 프레임의 중단점을 검출할 수 있다. 따라서, 해시 제어 회로(1115)는 각 프레임의 해시값을 결정할 수 있다.
여기서, 설명을 위하여 다음 정의를 사용한다. 제 1 해시값은 표시 패널(1102)에 표시되는 제 1 표시 데이터의 해시값이다. 제 2 해시값은 해시 제어 회로(1115)에 의하여 결정된다. 제 2 해시값은 프레임 메모리(1113)에 저장되는 제 2 표시 데이터, 즉, 표시 패널(1102)에 아직 공급되고 있지 않은 비표시의 제 2 표시 데이터를 나타낸다.
비교 회로(1116)는 제 1 해시값을 저장할 수 있다. 또한, 비교 회로(1116)는 제 1 해시값과 제 2 해시값을 비교할 수 있다. 비교된 값이 서로 상이할 때, 표시 패널(1102)을 제 2 표시 데이터를 사용하여 갱신할 수 있도록 타이밍 제어 회로(1117)를 동작시킨다. 또한, 제 2 해시값을 비교 회로(1116)에 저장한다. 한편으로, 비교된 값이 동일할 때, 타이밍 제어 회로(1117)는 동작을 정지하고, 비교 회로(1116)에 저장된 해시값도 표시 패널(1102)의 표시도 갱신되지 않는다.
타이밍 제어 회로(1117)는 표시 패널(1102)의 표시를 갱신하기 위한 제어 신호를 생성할 수 있다. 화상 처리 회로(1114)는 프레임 메모리(1113)에 저장된 표시 데이터에 화상 처리(예를 들어 감마 보정, 조색(toning), 및 조광(dimming))를 행할 수 있다. 예를 들어, 조색에서, 백색 표시의 색온도를 변경할 수 있다. 사용환경에 기초하여 조정되는 색온도에 의하여 전자 기기(1000)의 사용자의 눈의 피로가 완화될 수 있다.
화상 처리 회로(1114)는 프레임 메모리(1113)에 저장된 화상 데이터를 타이밍 제어 회로(1117)에 의하여 생성되는 제어 신호와 동기하여 표시 패널(1102)에 공급할 수 있다. 따라서, 표시 패널(1102)의 표시는 프레임 메모리(1113)에 저장된 제 2 표시 데이터를 사용하여 갱신된다.
도 2는 디스플레이 컨트롤러(1101)의 구체적인 구성을 도시한 것이다. 해시 제어 회로(1115)는 1프레임의 끝을 나타내는 EOF(end-of-frame flag)를 검출하는 EOF 검출 회로(1115a), 및 메모리(1115b)를 포함한다. 비교 회로(1116)는 비교 제어 회로(1116a) 및 메모리(1116b)를 포함한다.
도 1에서 설명을 위하여 정의된 조건하에서 여기서의 설명을 계속한다. 제 2 표시 데이터는 디코더 회로(1111)를 통하여 해시 생성 회로(1112)에 공급된다. 해시 생성 회로(1112)는 제 2 표시 데이터로부터 해시값을 생성할 수 있다. 해시 생성 회로(1112)는 프레임 메모리(1113)에 제 2 표시 데이터를 저장할 수 있다. 제 1 표시 데이터는 표시 패널(1102)에 표시되고 제 1 해시값은 메모리(1116b)에 저장된다.
EOF 검출 회로(1115a)는 각 프레임의 EOF를 검출하고 제 2 표시 데이터의 해시값을 결정할 수 있다. 바꿔 말하면, 제 2 해시값은 제 2 표시 데이터의 EOF가 검출될 때 결정된다. 결정된 제 2 해시값은 메모리(1115b)에 저장된다. EOF 검출 회로로서, 카운터 회로 또는 비교 회로 등을 사용할 수 있다. 예를 들어, 카운터 회로를 사용하여 EOF를 검출할 때, 프레임 메모리(1113)에 데이터가 기록되는 횟수를 카운트하여 EOF를 검출할 수 있다. 마찬가지로, 비교 회로를 사용하여 EOF를 검출할 때, 프레임 메모리(1113)에 기록되는 어드레스를 비교하여 EOF를 검출할 수 있다.
비교 회로(1116)에 포함되는 메모리(1116b)는 표시 패널(1102)에 표시되는 제 1 표시 데이터로부터 생성되는 제 1 해시값을 저장한다. EOF 검출 회로(1115a)로부터 EOF를 수신한 비교 제어 회로(1116a)는, 메모리(1116b)에 저장된 제 1 해시값과 메모리(1115b)에 저장된 제 2 해시값을 비교한다.
비교 제어 회로(1116a)가, 비교된 제 1 해시값과 제 2 해시값이 상이하다고 판단할 때, 제 2 해시값은 메모리(1116b)에 저장되고, 또한 타이밍 제어 회로(1117)가 기동된다. 타이밍 제어 회로(1117)는 화상 처리 회로(1114)를 기동하고, 화상 처리 회로(1114)에는 프레임 메모리(1113)에 저장된 표시 데이터가 공급된다. 표시 데이터는 화상 처리 회로(1114)에 의하여 화상 처리가 실시된다. 처리된 표시 데이터는 타이밍 제어 회로(1117)에 의하여 화상 처리 회로(1114)로부터 표시 패널(1102)에 송신되어 표시 패널(1102)의 표시가 갱신된다.
도 3은 해시 생성 회로(1112)의 구체적인 구성을 도시한 것이다. 해시 생성 회로(1112)는 래치 회로(1130), 연산 회로(1131), 가산 회로(1132), 및 메모리(1133)를 포함한다.
표시 패널(1102)은 복수의 화소를 포함하고, 복수의 화소 각각이 복수의 부화소를 포함한다. 여기서는, 화소가 3개의 부화소로 구성되는 예를 설명한다. 또한 화소의 부화소의 개수는 3개에 한정되지 않고 4개 이상이어도 좋다. 표시 패널(1102)이 그레이 스케일의 화상을 표시하는 경우, 각 화소는 하나의 부화소를 포함한다.
디코더 회로(1111)에 의하여 추출된 표시 데이터는 3개의 서브 표시 데이터로 구성된다. 래치 회로(1130)는 3개의 서브 표시 데이터를 저장할 수 있다.
래치 회로(1130)는 연산 회로(1131)에 3개의 서브 표시 데이터를 공급할 수 있다. 또한, 래치 회로(1130)는 프레임 메모리(1113)에 데이터를 공급할 수 있다. 또한, 래치 회로(1130)는 연산 회로(1131) 및 프레임 메모리(1113)에 데이터를 공급하는 타이밍을 EOF 검출 회로(1115a)에 제공할 수 있다. 상기 타이밍은 표시 데이터의 갱신에 사용되는, 프레임 메모리(1113)에 입력되는 제어 신호에 의하여 결정된다. 예를 들어, 제어 신호는 프레임 메모리(1113)에 데이터를 기록하는 데 사용되는, 선택 신호 또는 기록 신호로 할 수 있다. 따라서, 선택 신호 또는 기록 신호는 프레임 메모리(1113)에 데이터가 기록되는 횟수를 카운트하는 데 적합하다.
연산 회로(1131)는 각 서브 표시 데이터에 연산 처리를 행함으로써, 제 1 중간 데이터를 생성한다. 제 1 중간 데이터의 생성 방법에 대해서는 도 5의 (A) 내지 (F) 및 도 6의 (A) 내지 (C)를 참조하여 자세히 설명한다. 제 1 중간 데이터는 가산 회로(1132)에 공급된다. 가산 회로(1132)는 제 1 중간 데이터와, 메모리(1133)에 저장된 제 2 중간 데이터를 가산할 수 있다. 가산 결과는 서브 표시 데이터의 제 2 중간 데이터로서 메모리(1115b)에 공급된다. 또한, 가산 결과는 메모리(1133)에 겹쳐 쓰인다.
해시 생성 회로(1112)는 각 서브 표시 데이터에 연산 처리를 행함으로써, 서브 해시값을 결정한다. 해시값은 서브 해시값을 조합하여 생성된다. 그러므로, 해시값은 EOF 검출 회로(1115a)에 의하여 검출된 EOF의 타이밍에서 메모리(1115b)에 저장된다. 이하, EOF 검출 회로(1115a)에 의하여 결정되는 제 2 중간 데이터를 서브 해시값이라고 한다. 서브 해시값은 서브 표시 데이터의 적분값(integral value)을 나타낸다.
연산 회로(1131)로 해시값을 생성하는 연산 처리에 대하여 도 4, 도 5의 (A) 내지 (F), 및 도 6의 (A) 내지 (C)를 참조하여 설명한다. 일례로서, 도 4에 표시 패널(1102)의 좌표 정보를 나타내었다. 표시 패널(1102)은 화소 P(1,1) 내지 화소 P(m,n)를 포함한다. 예를 들어, 화소 P(i,j)는 좌표 정보 (i,j)를 가진다. 즉, 좌표 정보는 표시 데이터에 의하여 표시되는 화소의 위치를 나타낸다. 또한, i는 1 이상 m 이하의 자연수이고, j는 1 이상 n 이하의 자연수이다.
도 5의 (A) 내지 (F)에서는, 간략화를 위하여 화소 P(1,1) 내지 화소 P(4,4)에 대하여 설명한다. 도 5의 (A) 내지 (F)는 해시값을 생성하기 위하여 적분되는 표시 데이터의 좌표를 나타낸 것이다. 해시값은 도 5의 (A)에 나타낸 바와 같이 모든 표시 데이터를 적분함으료써 얻어지는 것이 바람직하다. 그러나, 모든 표시 데이터를 적분하기 위한 계산량은 화소수에 비례하여 증가된다. 또한, 소비전력은 화소수에 비례하여 증가된다. 모든 표시 데이터의 적분은, 도형 또는 문자 등의 표시 데이터가 세로, 가로, 또는 비스듬한 방향으로 평행 이동할 때, 해시값의 산출 결과가 변화하지 않는 문제도 생긴다.
예를 들어, 화소 P(1,1)의 표시 데이터가 화소 P(2,2)로 이동될 때, 화소 P(1,1) 및 화소 P(2,2) 양쪽의 표시 데이터는 함께 적분되어, 얻어지는 해시값은 변화하지 않는다. 즉, 해시값으로부터 표시 데이터의 변화를 검출하는 것은 어렵다.
도 5의 (B) 내지 (F)에서의, 해시값을 얻기 위한 계산량은, 도 5의 (A)에 비하여 저감할 수 있다. 또한, 도 5의 (B) 내지 (F)에서 나타내어진 위치의 표시 데이터를 적분하면, 도형 또는 문자 등의 표시가 평행 이동하더라도 정확한 해시값을 산출할 수 있다.
도 5의 (B)의 예에서는, 홀수의 x좌표의 표시 데이터가 적분되므로, 해시값의 계산량을 도 5의 (A)의 반으로 저감할 수 있다. 해시값의 계산량은 적분되는 x좌표들 사이의 거리를 길게 함으로써 더 저감할 수 있다. 그러나 그 경우, 계산되는 x좌표들 사이의 거리 내에서 표시가 x방향으로 평행 이동할 때, 해시값은 변화하지 않는다.
예를 들어, 화소 P(1,1)의 표시 데이터가 화소 P(3,1)로 이동하더라도, 화소 P(1,1) 및 화소 P(3,1) 양쪽의 표시 데이터는 함께 적분되므로, 얻어지는 해시값은 변화하지 않는다. 다른 예로서, 적분되는 x좌표들 사이의 거리가 예를 들어 화소 P(1,1)과 화소 P(1,4) 사이처럼 도 5의 (B)와 상이한 경우, 화소 P(2,1)의 표시 데이터가 화소 P(3,1)로 평행 이동하더라도, 화소 P(2,1) 및 화소 P(3,1)의 표시 데이터가 적분되지 않기 때문에 얻어지는 해시값은 변화하지 않는다. 즉, 해시값으로부터 표시 데이터의 변화를 검출하는 것은 어렵다.
또한, 표시 내용이 y방향으로 이동할 때, 해시값을 산출하기 위하여 모든 좌표가 적분될 수 있고 또는 적분되지 않을 수 있고, 이 경우 산출된 해시값에는 표시의 변화가 반영되지 않는다. 따라서, 표시 내용의 이동이 반영될 필요가 없는 범위는 전자 기기(1000)의 사용자에 의하여 결정되는 것이 바람직하다.
또는, 도 5의 (B)에서, 해시값을 얻기 위하여 짝수의 x좌표의 표시 데이터가 적분되어도 좋다. 또는, 홀수 또는 짝수의 y좌표의 표시 데이터가 적분되어도 좋다.
도 5의 (C)는 홀수의 x좌표 및 y좌표의 표시 데이터가 적분되고 짝수의 x 및 y좌표의 표시 데이터가 적분되는 예를 나타낸 것이다. 해시값의 계산량은 도 5의 (A)의 반으로 저감할 수 있다. 도 5의 (B)에 비하여, 도 5의 (C)는 세로 및 가로 방향의 평행 이동에 대한 변화를 반영할 수 있다.
도 5의 (D)는, 적분되는 x좌표의 수가 도 5의 (C)로부터 저감된 예를 나타낸 것이다. 따라서, 해시값의 계산량은 도 5의 (A)의 4분의 1로 저감할 수 있다. 바꿔 말하면, 도 5의 (D)의 배열은 도 5의 (B)와 (C)의 조합이고, 이는 계산량의 저감과, 세로 및 가로 방향뿐만 아니라 비스듬한 방향으로의 평행 이동에 대한 변화의 반영의 양쪽을 가능하게 한다.
도 5의 (E)는 비스듬하게 배열되는 좌표의 표시 데이터를 적분하는 예를 나타낸 것이다. 해시값의 계산량은 도 5의 (A)의 4분의 1로 저감할 수 있다. 또한, 해시값에는 세로 및 가로 방향뿐만 아니라 비스듬한 방향으로의 평행 이동에 대한 변화도 반영될 수 있다.
도 5의 (F)는 적분되는 x좌표의 개수가 도 5의 (E)로부터 저감된 예를 나타낸 것이다. 해시값의 계산량은 도 5의 (A)의 8분의 1로 저감할 수 있다. 또한, 해시값에는 세로 및 가로 방향뿐만 아니라 비스듬한 방향으로의 평행 이동에 대한 변화도 반영될 수 있다. 그러나, x방향으로의 평행 이동이 산출된 x좌표들 사이의 거리 내일 때, 해시값은 변화하지 않는다. y좌표에 대해서도 마찬가지이다.
예를 들어, 화소 P(1,1)의 표시 데이터가 화소 P(3,3)로 평행 이동하더라도, 화소 P(1,1) 및 화소 P(3,3) 양쪽의 표시 데이터는 함께 적분되므로, 얻어지는 해시값은 변화하지 않는다. 다른 예로서, 적분되는 x좌표가 예를 들어 화소 P(2,2)와 화소 P(4,4) 사이의 거리를 가지는 경우, 화소 P(2,2)의 표시 데이터가 화소 P(4,4)로 평행 이동하더라도, 화소 P(2,2) 및 화소 P(4,4)의 표시 데이터가 적분되지 않기 때문에 얻어지는 해시값은 변화하지 않는다. 즉, 해시값으로부터 표시 데이터의 변화를 검출하는 것은 어렵다.
도 5의 (B) 내지 (F)에서는, 적분되는 좌표 정보는 규칙적인 간격을 가진다. 이에 의하여, 연산 회로(1131)는 적분되는 좌표 정보를 쉽게 결정할 수 있다. 도 5의 (B) 내지 (F)에 나타낸 좌표 정보는 일례이고, 적분되는 좌표의 위치에 한정은 없다. 또한, 도 5의 (B) 내지 (F)에 나타낸 규칙적인 간격은, 더 넓은 영역, 예를 들어 화소 P(1,1)에서 화소 P(i,j)까지에 적용될 때 상이한 규칙적인 간격으로 변화되는 것이 바람직하다.
연산 회로(1131)의 연산 처리에 가중 계수를 추가하는 방법에 대하여 도 6의 (A) 내지 (C)를 참조하여 설명한다. 예를 들어, 표시 내용이 평행 이동할 때, 가중 계수를 제 1 중간 데이터에 추가하여 표시 내용의 변화가 정확하게 반영된 해시값을 산출할 수 있다.
도 6의 (A)는 표시 데이터의 예를 나타낸 것이다. 표시 데이터는 R, G, 및 B의 3개의 서브 표시 데이터로 구성된다. 각 서브 표시 데이터는 가중 계수를 가지기 때문에, 같은 계조이더라도 표시 데이터를 위하여 상이한 제 1 중간 데이터를 생성할 수 있다.
여기서, 간략화를 위하여 도 5의 (A)에 나타낸 바와 같이 표시되는 서브 표시 데이터가 적분되는 예에 대하여 설명한다. 표시 데이터는 R, G, 및 B의 3색으로 구성되고 데이터 폭은 24비트이다. 따라서, 각 서브 표시 데이터는 8(=24/3)비트 폭을 가진다. 서브 표시 데이터의 각 비트는 0(LSB) 내지 7(MSB)로 나타내어진다. 바이너리 데이터는 표시 계조를 실현하기 위하여 0 내지 7의 비트에 저장된다.
도 6의 (A) 내지 (C)는 서브 표시 데이터에 가중 계수를 추가하는 방법을 나타낸 것이다. 가중 계수는 비트 시프트를 사용하여 상이한 가중치를 추가하는 것이 바람직하다. 또한, 오버플로 비트는 비트 시프트에 의하여 생성되고, 서브 해시값의 산출 결과는 오버플로 비트가 소실될지(도 6의 (B)) 또는 재사용될지(도 6의 (C))에 따라 상이하다. 즉, 서브 해시값은 서브 표시 데이터를 왼쪽으로 시프트함(1비트 왼쪽으로 시프트하는 것에 의하여 서브 표시 데이터가 2배가 됨)으로써 산출되는 것이 바람직하다.
도 6의 (B)에서, 서브 표시 데이터가 왼쪽으로 시프트될 때, 예를 들어, 비트 7은 화소 P(2,1)에 나타낸 바와 같이 오버플로되고, 다시 말해 오버플로된 비트 7은 소실된다. 또한, 서브 표시 데이터가 왼쪽으로 시프트할 때, 비트 s는 비트 0의 위치에 스토어 비트로서 추가된다. 비트 s는 "0" 또는 "1"이다. 서브 표시 데이터의 비트 시프트 처리에 의하여, 상이한 표시 위치의 서브 표시 데이터를 상이한 제 1 중간 데이터로 변환할 수 있다.
예를 들어, 표시 내용이 x방향으로 평행 이동할 때, 가중 계수가 서브 표시 데이터에 추가되기 때문에 연산 회로(1131)는 동일한 서브 표시 데이터에 대하여 상이한 제 1 중간 데이터를 생성할 수 있다.
도 6의 (C)는 도 6의 (B)와 다른 방법에 의하여 가중 계수를 추가하는 예를 나타낸 것이다. 먼저, 도 6의 (B)에서와 같이, 서브 표시 데이터를 왼쪽으로 시프트하여 제 1 중간 데이터를 생성한다. 화소 P(2,1)에 나타낸 바와 같이 데이터가 왼쪽으로 시프트될 때, 비트 7이 오버플로된다. 그러나, 오버플로된 비트 7은 소실되지 않고 비트 0에 추가된다. 바꿔 말하면, 서브 표시 데이터는 루프되어 제 1 중간 데이터를 생성하여, 데이터의 소실을 방지한다.
따라서, 해시 생성 회로(1112)에서, 상이한 표시 위치마다 상이한 가중 계수에 의하여 생성된 제 1 중간 데이터를 적분하여, 표시 내용의 변화가 반영된 해시값을 생성할 수 있다. 위에서 1비트를 왼쪽으로 시프트하는 예를 나타내었지만, 시프트 방향, 각 좌표의 시프트 폭, 및 서브 표시 데이터의 비트 폭의 시프트량은 한정되지 않고 적절히 결정되는 것이 바람직하다.
도 6의 (B) 및 (C)는 상이한 좌표 화소에 상이한 가중 계수를 추가한 예를 나타낸 것이지만, 가중 계수를 추가하는 방법에 특별한 한정은 없다. 가중 계수를 추가하는 다른 방법을 조합하여도 좋다. 해시값을 생성하는 방법은 상술한 방법에 한정되지 않고, 해시값은 에러 검출 코드를 사용하여 생성되어도 좋다. 예를 들어, 다음의 알려진 함수 중 어느 것을 사용하여도 좋다: CRC32 등의 에러 검출 코드, 및 MD5, RIPEMD-256, SHA-1, SHA-256, 또는 SHA-384 등의 암호화 해시 함수.
도 5의 (A) 내지 (F)는 서브 표시 데이터가 적분되는 표시 위치를 선택함으로써 표시 내용의 변화가 정확하게 반영된 해시값을 생성하는 방법을 나타낸 것이다. 도 6의 (A) 내지 (C)에서, 서브 표시 데이터에 가중 계수를 더 추가하기 때문에 계산량이 저감되더라도 표시 내용의 변화가 반영된 해시값을 생성할 수 있다. 따라서, 표시 패널(1102)의 표시 내용이 다음 프레임의 표시 데이터와 동일할지는 표시 데이터의 해시값을 비교함으로써 판단할 수 있다. 표시 내용을 나타내는 해시값이 서로 상이할 때, 메모리(1116b)는 표시 패널의 표시를 갱신하기 위하여 제 2 해시값으로 갱신된다. 표시 내용을 나타내는 해시값이 동일할 때, 메모리(1116b)에 유지되는 해시값도 표시 패널의 표시도 갱신되지 않는다.
디스플레이 컨트롤러(1101)에서는, 표시 데이터의 해시값이 서로 상이할 때 표시가 갱신되고, 표시 데이터의 해시값이 동일할 때 프로세서에 의하여 모니터링할 필요 없이 아이들링 스톱 구동을 수행할 수 있다.
표시 패널의 표시를 갱신하기 위한 전력은 표시 패널의 화소수가 많아질수록 증가된다. 그러므로, 본 실시형태에 나타낸 표시 장치는 HD(high-definition) 장치(1366×768 화소)보다 풀 HD(full high-definition) 장치(1920×1080 화소)에 적용될 때, 소비전력을 저감하는 효과를 낸다. 본 실시형태의 표시 장치가 풀 HD 장치보다 4K 장치(3840×2160 화소)에 적용될 때, 소비전력의 한층 더한 저감이 달성된다. 또한, 본 실시형태의 표시 장치가 8K 장치(7680×4320 화소)에 적용될 때 소비전력 저감의 놀라운 효과를 얻을 수 있다.
본 실시형태에 기재된 구조 및 방법은 다른 실시형태에 기재된 다른 구조 및 방법 중 임의의 것과 적절히 조합하여 실시될 수 있다.
(실시형태 2)
본 실시형태에서, 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
본 발명의 일 형태는 복수의 화소가 매트릭스로 배열되는 표시 영역(화소부라고도 함)을 포함하는 표시 장치이다. 화소부에는, 선택 신호가 공급되는 복수의 배선(게이트선 또는 주사선이라고도 함) 및 화소에 기록되는 신호(비디오 신호 등이라고도 함)가 공급되는 복수의 배선(소스선, 신호선, 또는 데이터선 등이라고도 함)이 제공된다. 게이트선은 서로 평행하게 제공되고 소스선은 서로 평행하게 제공된다. 게이트선 및 소스선은 서로 교차된다.
하나의 화소는 적어도 하나의 트랜지스터 및 하나의 표시 소자를 포함한다. 표시 소자는 화소 전극으로서 기능하는 도전층을 포함한다. 도전층은 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터의 게이트는 게이트선에 전기적으로 접속된다. 소스 및 드레인 중 다른 쪽은 소스선에 전기적으로 접속된다.
여기서, 게이트선이 연장되는 방향을 행 방향 또는 제 1 방향이라고 부르고, 소스선이 연장되는 방향을 열 방향 또는 제 2 방향이라고 부른다.
같은 선택 신호가 2개의 인접한 게이트선에 공급되는 것이 바람직하다. 즉, 이들 게이트선의 선택 기간이 같은 것이 바람직하다. 다음 설명에서는, 3개의 게이트선을 하나의 그룹으로 간주한다. 또한 동시에 선택되는 게이트선의 개수는 3개에 한정되지 않고, 4개 이상의 게이트선을 하나의 그룹으로 간주하여도 좋다.
3개의 게이트선에 같은 선택 신호가 공급되는 경우, 열 방향에서 서로 인접한 3개의 화소가 동시에 선택된다. 따라서, 3개의 화소에 상이한 소스선이 접속된다. 즉, 각 열에는 3개의 소스선이 배열된다.
여기서, 3개의 소스선 중 중간의 소스선은 화소 전극으로서 기능하는 도전층과 중첩되도록 위치하는 것이 바람직하다. 이에 의하여 화소 전극들 사이의 거리를 줄일 수 있다.
또한, 트랜지스터의 반도체층의 일부는 3개의 소스선 중 외측의 소스선과 중간의 소스선 사이에 위치되는 것이 바람직하다. 예를 들어, 제 1 내지 제 3 소스선이 이 순서대로 배열되는 경우, 제 1 소스선과 접속되는 트랜지스터의 반도체층의 일부 및 제 2 소스선과 접속되는 트랜지스터의 반도체층의 일부는 제 1 소스선과 제 2 소스선 사이에 위치한다. 또한, 제 3 소스선에 접속되는 트랜지스터의 반도체층의 일부는 제 2 소스선과 제 3 소스선 사이에 위치한다. 이로써, 각 소스선과 각 반도체층 사이의 노드가 다른 소스선과 교차되는 것을 방지할 수 있다. 그러므로, 소스선간의 기생 용량을 저감할 수 있다.
이러한 구성을 사용하여, 일수평 기간을 기존보다 길게 할 수 있다. 예를 들어, 3개의 게이트선에 같은 선택 신호가 공급되는 경우, 일수평 기간의 길이를 기존의 3배로 할 수 있다. 또한, 소스선간의 기생 용량을 저감할 수 있기 때문에, 소스선의 부하를 저감할 수 있다. 이로써, 4K 표시 또는 8K 표시 등의 해상도가 매우 높은 표시 장치이더라도 전계 효과 이동도가 낮은 트랜지스터를 사용하여 동작시킬 수 있다. 상술한 구성은 대각선 스크린 크기가 50인치 이상, 60인치 이상, 또는 70인치 이상의 대형 표시 장치에 적용할 수 있다.
표시 장치의 더 구체적인 예에 대하여 도면을 참조하여 이하에서 설명한다.
[표시 장치의 구조예]
도 7은 본 발명의 일 형태의 표시 장치(1100)의 블록도이다. 표시 장치(1100)는 화소 영역(표시 영역), 소스 드라이버, 및 게이트 드라이버를 포함한다.
도 7은 표시 장치(1100)가 화소 영역을 개재(介在)하여 2개의 게이트 드라이버를 포함하는 예를 나타낸 것이다. 복수의 게이트선 GL0이 상기 2개의 게이트 드라이버에 접속된다. 도 7에는, i번째 게이트선 GL0(i)이 도시되었다. 게이트선 GL0(i)은 3개의 게이트선(게이트선 GL(i), 게이트선 GL(i+1), 및 게이트선 GL(i+2))에 전기적으로 접속된다. 따라서, 3개의 게이트선에는 같은 선택 신호가 공급된다.
소스 드라이버에는 복수의 소스선이 접속된다. 3개의 소스선이 하나의 화소 열에 제공된다. 도 7은 j번째 화소 열에 대한 3개의 소스선(소스선 SL1(j), 소스선 SL2(j), 및 소스선 SL3(j)) 및 (j+1)번째 화소 열에 대한 3개의 소스선(소스선 SL1(j+1), 소스선 SL2(j+1), 및 소스선 SL3(j+1))을 도시한 것이다.
하나의 화소는 적어도 하나의 트랜지스터 및 표시 소자의 화소 전극으로서 기능하는 하나의 도전층(21)을 포함한다. 각 화소는 하나의 색에 대응한다. 복수의 화소로부터 방출된 광의 혼합을 이용하여 컬러 표시가 실시되는 경우, 화소는 부화소라고 부를 수 있다.
또한, 열 방향으로 배열되는 화소는 같은 색의 광을 방출하는 것이 바람직하다. 액정 소자를 표시 소자로서 사용하는 경우, 열 방향으로 배열되는 화소에는 액정 소자와 중첩되도록 같은 색의 광을 투과하는 착색층이 제공된다.
여기서, 하나의 화소 열에 대한 3개의 소스선 중, 내측의 소스선(소스선 SL2(j))의 일부가 도전층(21)과 중첩되는 것이 바람직하다. 또한, 소스선 SL2(j)를 다른 소스선에서 떨어지도록 도전층(21)의 중심부에 배열하는 것이 바람직하다. 예를 들어, 소스선 SL1(j)과 소스선 SL2(j) 사이의 거리는 소스선 SL2(j)와 소스선 SL3(j) 사이의 거리와 대략 동등한 것이 바람직하다. 결과적으로, 소스선간의 기생 용량을 더 효과적으로 저감하고, 각 소스선의 부하를 저감할 수 있다.
높은 전계 효과 이동도를 가지기 어려운 비정질 실리콘 등을 포함하는 트랜지스터를 사용하여 고해상도를 실현하는 방법으로서, 표시 장치의 표시 영역을 복수의 화소 영역으로 분할하여 구동시키는 방법이 있다. 상술한 방법에서는, 분할된 화소 영역 사이의 경계부가 구동 회로의 특성의 편차에 의하여 시인될 수 있고, 이는 시인성을 저하시키는 경우가 있다. 또한, 입력되는 화상 데이터를 미리 분할하기 위한 화상 처리 등이 필요하므로, 고속으로 동작할 수 있는 대규모의 화상 처리 장치가 요구된다.
한편, 본 발명의 일 형태의 표시 장치는 비교적으로 낮은 전계 효과 이동도를 가진 트랜지스터를 포함하더라도 표시 영역을 분할하지 않고 구동할 수 있다.
도 7에 소스 드라이버가 화소 영역의 1변을 따라 배치된 예를 도시하였지만, 소스 드라이버는 화소 영역의 대향하는 2변을 따라, 화소 영역이 소스 드라이버에 개재되도록 배치되어도 좋다.
도 8에 나타낸 예에서는, 화소 영역에 제공되는 복수의 소스선 중 홀수번째의 소스선에 접속되는 소스 드라이버 IC와 짝수번째의 소스선에 접속되는 소스 드라이버 IC가 서로 대향하도록 위치한다. 즉, 행 방향으로 배열되는 복수의 소스선은 상이한 소스 드라이버 IC에 교대로 접속된다. 도 8은 소스선 SL1(j) 및 소스선 SL3(j)이 위 측의 소스 드라이버 IC에 접속되고, 소스선 SL2(j)가 아래 측의 소스 드라이버 IC에 접속되는 예를 나타낸 것이다. 이러한 구조에 의하여, 대형 표시 장치에서도 배선 저항에 의하여 일어나는 전위 강하로 인한 표시의 불균일을 억제할 수 있다. 도 8의 구조에서, 소스 드라이버 IC를 배치하는 면적을 도 7의 구조보다 크게 할 수 있다. 따라서, 2개의 인접한 소스 드라이버 IC 사이의 거리를 크게 할 수 있어, 제조 수율을 향상시킬 수 있다.
[화소의 구조예]
표시 장치(1100)의 화소 영역에 배열되는 화소의 구조예에 대하여 이하에서 설명한다.
도 9의 (A)는 열 방향으로 배열되는 3개의 화소를 포함하는 회로도이다.
각 화소는 트랜지스터(30), 액정 소자(20), 및 용량 소자(60)를 포함한다.
배선(S1 내지 S3)은 소스선이고, 배선(G1 내지 G3)은 게이트선이다. 배선(CS)은 용량 소자(60)의 한쪽 전극에 전기적으로 접속되고 소정의 전위가 배선(CS)에 인가된다.
화소는 배선(S1 내지 S3) 중 어느 하나 및 배선(G1 내지 G3) 중 어느 하나에 전기적으로 접속된다. 일례로서, 배선(S1) 및 배선(G1)에 접속되는 화소에 대하여 설명한다. 트랜지스터(30)에서, 게이트는 배선(G1)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 배선(S1)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(60)의 다른 쪽 전극 및 액정 소자(20)의 한쪽 전극(화소 전극)에 전기적으로 접속된다. 용량 소자(60)의 한쪽 전극에는 공통 전위가 공급된다.
도 9의 (B)는 배선(S1) 및 배선(G1)에 접속된 화소의 레이아웃의 예를 도시한 것이다.
도 9의 (B)에 도시된 바와 같이, 배선(G1) 및 배선(CS)은 행 방향(가로 방향)으로 연장되고, 배선(S1 내지 S3)은 열 방향(세로 방향)으로 연장된다.
트랜지스터(30)에서, 반도체층(32)이 배선(G1) 위에 제공되고, 배선(G1)의 일부가 게이트 전극으로서 기능한다. 배선(S1)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다. 반도체층(32)은 배선(S1)과 배선(S2) 사이에 위치하는 영역을 포함한다.
트랜지스터(30)의 소스 전극 및 드레인 전극 중 다른 쪽은 화소 전극으로서 기능하는 도전층(21)에 접속부(38)를 통하여 전기적으로 접속된다. 착색층(41)은 도전층(21)과 중첩되는 위치에 제공된다.
도전층(21)은 배선(S2)과 중첩되는 부분을 포함한다. 도전층(21)이, 양변을 따라 위치하는 배선(S1) 및 배선(S3)과 중첩되지 않는 것이 바람직하다. 이로써, 배선(S1) 및 배선(S3)의 기생 용량을 저감할 수 있다.
배선(S1)과 배선(S2) 사이의 거리를 거리(D1)라고 부르고 배선(S2)과 배선(S3) 사이의 거리를 거리(D2)라고 부를 때, 거리(D1)는 거리(D2)와 대략 동등한 것이 바람직하다. 예를 들어, 거리(D1)에 대한 거리(D2)의 비(즉, D2/D1의 값)는 0.8 내지 1.2, 바람직하게는 0.9 내지 1.1이다. 이에 의하여, 배선(S1)과 배선(S2) 사이의 기생 용량 및 배선(S2)과 배선(S3) 사이의 기생 용량을 저감할 수 있다.
배선들 사이의 넓은 거리에 의하여, 제작 공정에서 배선들 사이에 부착되는 먼지 등이 세정에 의하여 쉽게 제거되어, 수율이 향상된다. 세정이 라인 세정 장치로 수행될 때, 세정 동안, 배선(S1) 등이 연장된 방향을 따라 기판이 움직이는 것이 바람직하고, 이 경우 먼지를 더 쉽게 제거할 수 있다.
또한, 도 9의 (B)에서, 배선(S1 내지 S3)의 일부 및 배선(CS)의 일부는 각각 다른 부분보다 넓은 부분을 가진다. 이로써, 배선 저항을 작게 할 수 있다.
도 9의 (C) 및 (D)는 각각 배선(G2)에 접속되는 화소 및 배선(G3)에 접속되는 화소의 레이아웃의 예를 도시한 것이다.
도 9의 (C)에서, 배선(G2) 위에 제공되는 반도체층(32)은 배선(S2)에 전기적으로 접속되고, 배선(S1)과 배선(S2) 사이에 위치한 영역을 가진다.
도 9의 (D)에서는, 배선(G3) 위에 제공되는 반도체층(32)은 배선(S3)에 전기적으로 접속되고, 배선(S2)과 배선(S3) 사이에 위치한 영역을 가진다.
도 9의 (B) 내지 (D)에 도시된 화소는 같은 색의 광을 방출하는 것이 바람직하다. 같은 색의 광을 투과하는 착색층(41)은 도전층(21)과 중첩되는 영역에 제공될 수 있다. 열 방향으로 인접한 화소는 도 9의 (B) 내지 (D)와 동일한 구조를 가질 수 있지만, 착색층(41)은 상이한 색의 광을 방출한다.
[단면 구조예]
표시 장치의 단면 구조예에 대하여 이하에서 설명한다.
[단면 구조예 1]
도 10은 도 9의 (B)의 선 A1-A2를 따르는 단면의 예를 도시한 것이다. 여기서, 투과형 액정 소자(20)가 표시 소자로서 사용된 예를 나타내었다. 도 10에서, 기판(12) 측은 표시면 측이다.
표시 장치(1100)에서, 액정(22)은 기판(11)과 기판(12) 사이에 제공된다. 액정 소자(20)는 기판(11) 측에 제공된 도전층(21), 기판(12) 측에 제공된 도전층(23), 및 도전층(21)과 도전층(23) 사이에 제공된 액정(22)을 포함한다. 또한, 배향막(24a)이 액정(22)과 도전층(21) 사이에 제공되고 배향막(24b)이 액정(22)과 도전층(23) 사이에 제공된다.
도전층(21)은 화소 전극으로서 기능한다. 도전층(23)은 공통 전극 등으로서 기능한다. 도전층(21) 및 도전층(23)은 각각 가시광을 투과하는 기능을 가진다. 따라서, 액정 소자(20)는 투과형 액정 소자이다.
착색층(41) 및 차광층(42)은 기판(12)의 기판(11) 측 면에 제공된다. 절연층(26)은 착색층(41) 및 차광층(42)을 덮도록 제공되고, 도전층(23)은 절연층(26)을 덮도록 제공된다. 착색층(41)은 도전층(21)과 중첩되는 영역에 제공된다. 차광층(42)은 트랜지스터(30) 및 접속부(38)를 덮도록 제공된다.
편광판(39a)은 기판(11)보다 외측에 위치하고, 편광판(39b)은 기판(12)보다 외측에 위치한다. 또한, 백라이트 유닛(90)은 편광판(39a)보다 외측에 위치한다.
트랜지스터(30) 및 용량 소자(60) 등은 기판(11) 위에 제공된다. 트랜지스터(30)는 화소의 선택 트랜지스터로서 기능한다. 트랜지스터(30)는 접속부(38)를 통하여 액정 소자(20)에 전기적으로 접속된다.
도 10에 도시된 트랜지스터(30)는 채널 에치 보텀 게이트 트랜지스터라고 불리는 것이다. 트랜지스터(30)는 게이트 전극으로서 기능하는 도전층(31), 게이트 절연층으로서 기능하는 절연층(34), 반도체층(32), 소스 및 드레인 영역으로서 기능하는 한 쌍의 불순물 반도체층(35), 그리고 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전층(33a 및 33b)을 포함한다. 도전층(31)과 중첩되는 반도체층(32)의 영역은 채널 형성 영역으로서 기능한다. 반도체층(32)은 불순물 반도체층(35)과 접촉되고 불순물 반도체층(35)은 도전층(33a 또는 33b)과 접촉된다.
또한, 도전층(31)은 도 9의 (B)에서의 배선(G1)의 일부에 상당하고, 도전층(33a)은 배선(S1)의 일부에 상당한다. 또한, 나중에 설명하는 도전층(31a), 도전층(33c), 및 도전층(33d)은 각각 배선(CS), 배선(S2), 및 배선(S3)에 상당한다.
실리콘을 포함하는 반도체가 반도체층(32)에 사용되는 것이 바람직하다. 예를 들어, 비정질 실리콘, 미결정 실리콘, 또는 다결정 실리콘 등을 사용할 수 있다. 비정질 실리콘은 대형 기판 위에 높은 수율로 형성할 수 있기 때문에 특히 바람직하다. 본 발명의 일 형태의 표시 장치는 비교적 낮은 전계 효과 이동도를 가지는 비정질 실리콘을 포함하는 트랜지스터이더라도 양호한 표시를 수행할 수 있다. 비정질 실리콘으로서, 수소에 의하여 댕글링 본드가 종단되는 수소화 비정질 실리콘(a-Si:H이라고 나타내는 경우가 있음)을 사용하는 것이 바람직하다.
불순물 반도체층(35)을 형성하는 불순물 반도체막은 하나의 도전형을 부여하는 불순물 원소가 첨가된 반도체를 사용하여 형성된다. 트랜지스터가 n채널 트랜지스터인 경우, 예를 들어, 하나의 도전형을 부여하는 불순물 원소가 첨가된 반도체로서 P 또는 As가 첨가된 실리콘을 들 수 있다. 트랜지스터가 p채널 트랜지스터인 경우, 예를 들어, 하나의 도전형을 부여하는 불순물 원소로서 B를 첨가할 수 있지만, n채널 트랜지스터를 사용하는 것이 바람직하다. 또한 불순물 반도체층(35)은 비정질 반도체, 또는 미결정 반도체 등의 결정성 반도체를 사용하여 형성하여도 좋다.
용량 소자(60)는 도전층(31a), 절연층(34), 및 도전층(33b)을 포함한다. 또한, 도전층(33c) 및 도전층(33d)은 절연층(34)을 개재하여 도전층(31a) 위에 제공된다.
절연층(82) 및 절연층(81)은 트랜지스터(30) 등을 덮도록 적층된다. 화소 전극으로서 기능하는 도전층(21)은 절연층(81) 위에 제공된다. 접속부(38)에서, 도전층(21)은 절연층(81 및 82)에서의 개구를 통하여 도전층(33b)에 전기적으로 접속된다. 절연층(81)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(82)은 트랜지스터(30) 등으로의 불순물 등의 확산을 억제하는 보호막으로서 기능하는 것이 바람직하다. 예를 들어, 절연층(82)은 무기 절연 재료를 사용하여 형성될 수 있고, 절연층(81)은 유기 절연 재료를 사용하여 형성될 수 있다.
[단면 구조예 2]
상기 예에서는, 한 쌍의 전극이 액정의 상하에 제공된 수직 전계 모드의 액정 소자가 액정 소자로서 사용되고, 상기 액정 소자의 구조는 이에 한정되지 않고 다양한 액정 소자 중 임의의 것을 사용할 수 있다.
도 11은 FFS(fringe field switching) 모드를 사용한 액정 소자를 포함하는 표시 장치의 단면 모식도이다.
액정 소자(20)는 화소 전극으로서 기능하는 도전층(21), 및 절연층(83)을 개재하여 도전층(21)과 중첩되는 도전층(23)을 포함한다. 도전층(23)은 슬릿 형상 또는 빗 형상의 상면을 가진다.
이러한 구조에서, 용량 소자(60)로서 사용될 수 있는 용량 소자는 도전층(21)과 도전층(23)이 서로 중첩되는 영역에 형성된다. 이로써, 화소에 의하여 점유되는 면적을 축소할 수 있어, 고화질의 표시 장치로 이어진다. 따라서, 개구율을 향상시킬 수 있다.
여기서, 표시 장치의 제작 공정에서의 포토리소그래피 단계수가 적을수록, 즉 포토마스크의 개수가 적을수록, 제작 비용을 더 낮출 수 있다.
예를 들어, 도 10에 도시된 구조는, 기판(11) 측의 단계 중 5개의 포토리소그래피 단계, 즉, 도전층(31) 등의 형성 단계, 반도체층(32) 및 불순물 반도체층(35)의 형성 단계, 도전층(33a) 등의 형성 단계, 접속부(38)가 되는 개구의 형성 단계, 및 도전층(21)의 형성 단계를 거쳐 제작될 수 있다. 즉, 5개의 포토마스크로 백 플레인 기판을 제작할 수 있다. 한편, 기판(12)(대향 기판) 측에서, 잉크젯법 또는 스크린 인쇄법 등이 착색층(41) 및 차광층(42)의 형성 방법으로서 바람직하게 사용되고, 이 경우 포토마스크가 불필요하다. 예를 들어, 3색의 착색층(41) 및 차광층(42)이 제공되는 경우, 이들을 포토리소그래피 공정에 의하여 형성하는 경우에 비하여 4개의 포토마스크를 삭감할 수 있다.
상기가 단면 구조예에 대한 설명이다.
[트랜지스터의 구조]
상술한 것과 다른 트랜지스터의 구조예에 대하여 이하에서 설명한다.
도 12의 (A)에 도시된 트랜지스터는 반도체층(32)과 불순물 반도체층(35) 사이에 반도체층(37)을 포함한다.
반도체층(37)은 반도체층(32)과 같은 반도체막을 사용하여 형성되어도 좋다. 반도체층(37)은, 불순물 반도체층(35)의 에칭 시에 반도체층(32)이 제거되는 것을 방지하기 위한 에칭 스토퍼로서 기능할 수 있다. 도 12의 (A)에 반도체층(37)이 오른쪽 부분과 왼쪽 부분으로 나누어지는 예를 도시하였지만, 반도체층(37)의 일부가 반도체층(32)의 채널 형성 영역을 덮어도 좋다.
또한, 반도체층(37)은 불순물 반도체층(35)보다 낮은 농도로 불순물을 포함하여도 좋다. 이로써, 반도체층(37)은 LDD(lightly doped drain) 영역으로서 기능할 수 있고 트랜지스터가 구동될 때 생기는 핫 캐리어 열화를 억제할 수 있다.
도 12의 (B)에 도시된 트랜지스터에서는, 절연층(84)이 반도체층(32)의 채널 형성 영역 위에 제공된다. 절연층(84)은 불순물 반도체층(35)의 에칭 시에 에칭 스토퍼로서 기능한다.
도 12의 (C)에 도시된 트랜지스터는 반도체층(32) 대신에 반도체층(32p)을 포함한다. 반도체층(32p)은 높은 결정성을 가지는 반도체막을 포함한다. 예를 들어, 반도체층(32p)은 다결정 반도체 또는 단결정 반도체를 포함한다. 이로써, 전계 효과 이동도가 높은 트랜지스터를 제공할 수 있다.
도 12의 (D)에 도시된 트랜지스터는 반도체층(32)의 채널 형성 영역에 반도체층(32p)을 포함한다. 예를 들어, 도 12의 (D)에 도시된 트랜지스터는 반도체층(32)이 되는 반도체막에 레이저 광 등을 조사하여 국소적으로 결정화가 일어남으로써 형성할 수 있다. 이로써, 전계 효과 이동도가 높은 트랜지스터를 제공할 수 있다.
도 12의 (E)에 도시된 트랜지스터는 도 12의 (A)에 도시된 트랜지스터의 반도체층(32)의 채널 형성 영역에, 결정성을 가지는 반도체층(32p)을 포함한다.
도 12의 (F)에 도시된 트랜지스터는 도 12의 (B)에 도시된 트랜지스터의 반도체층(32)의 채널 형성 영역에, 결정성을 가지는 반도체층(32p)을 포함한다.
상기가 트랜지스터의 구조예의 설명이다.
[구성요소]
상술한 구성요소에 대하여 이하에서 설명한다.
<기판>
표시 패널에 포함되는 기판으로서 평탄면을 가지는 재료를 사용할 수 있다. 표시 소자로부터의 광을 추출하는 측의 기판은 상기 광을 투과시키는 재료를 사용하여 형성된다. 예를 들어 유리, 석영, 세라믹, 사파이어, 또는 유기 수지 등의 재료를 사용할 수 있다.
얇은 기판을 사용함으로써 표시 패널의 중량 및 두께를 저감할 수 있다. 가요성을 가질 정도로 얇은 기판을 사용함으로써 플렉시블 표시 패널을 얻을 수 있다. 또는, 가요성을 가질 정도로 얇은 유리 등을 기판으로서 사용할 수 있다. 또는 유리와 수지 재료가 접착층에 의하여 서로 접합되는 복합 재료를 사용하여도 좋다.
<트랜지스터>
트랜지스터는 게이트 전극으로서 기능하는 도전층, 반도체층, 소스 전극으로서 기능하는 도전층, 드레인 전극으로서 기능하는 도전층, 및 게이트 절연층으로서 기능하는 절연층을 포함한다.
또한, 본 발명의 일 형태의 표시 장치에 포함되는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역스태거형 트랜지스터를 사용할 수 있다. 톱 게이트 트랜지스터 또는 보텀 게이트 트랜지스터를 사용할 수도 있다. 채널의 상방 및 하방에 게이트 전극이 제공되어도 좋다.
트랜지스터에 사용되는 반도체 재료의 결정성에 특별한 한정은 없고, 비정질 반도체 또는 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 부분적으로 결정 영역을 포함하는 반도체)를 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
예를 들어, 트랜지스터의 채널이 형성되는 반도체로서 실리콘을 사용할 수 있다. 특히, 비정질 실리콘을 실리콘으로서 사용하면, 트랜지스터를 높은 수율로 대형 기판 위에 형성할 수 있어, 우수한 생산성을 달성하기 때문에 바람직하다.
또한, 미결정 실리콘, 다결정 실리콘, 또는 단결정 실리콘 등의 결정성을 가지는 실리콘을 사용할 수 있다. 특히, 다결정 실리콘은 단결정 실리콘보다 낮은 온도로 형성될 수 있으며, 비정질 실리콘보다 높은 전계 효과 이동도와 신뢰성을 가진다.
또는, 금속 산화물을 트랜지스터의 반도체층에 사용하여도 좋다. 반도체층에 금속 산화물을 포함하는 트랜지스터는 오프 상태 전류가 낮은 것이 알려져 있다. 오프 상태 전류가 낮은 트랜지스터가 화소의 선택 트랜지스터로서 사용되면, 표시의 리프레시 레이트가 길더라도 표시 품질이 열화되기 어렵다. 따라서, 정지 화상을 저감된 표시의 리프레시 레이트로 표시할 수 있어, 소비전력이 저감된다. 실시형태 1의 디스플레이 컨트롤러(1101)는 반도체층에 금속 산화물을 포함하는 선택 트랜지스터를 제어하는 데 적합하다. 반도체층에 금속 산화물을 포함하는 트랜지스터에 대해서는 실시형태 6에서 자세히 설명한다.
본 실시형태에서 설명한 보텀 게이트 트랜지스터는 제작 공정의 수를 줄일 수 있기 때문에 바람직하다. 다결정 실리콘보다 저온에서 형성할 수 있는 비정질 실리콘을 반도체층에 사용하면, 내열성이 낮은 재료를 반도체층보다 아래에 있는 배선, 전극, 또는 기판에 사용할 수 있어, 재료 선택의 폭이 넓어진다. 예를 들어, 매우 큰 유리 기판을 바람직하게 사용할 수 있다. 한편 톱 게이트 트랜지스터는, 자기 정합(self-aligned)적으로 불순물 영역을 형성하기 쉽고, 특성의 편차를 저감시킬 수 있기 때문에 바람직하다. 톱 게이트 트랜지스터는 다결정 실리콘 또는 단결정 실리콘 등을 채용하는 경우에 특히 바람직한 경우가 있다.
<도전층>
트랜지스터의 게이트, 소스, 및 드레인, 그리고 표시 장치에 포함되는 배선 및 전극으로서 기능하는 도전층의 재료로서는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속 중 어느 것, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 합금을 사용할 수 있다. 이들 재료 중 어느 것을 포함하는 막을 포함하는 단층 구조 또는 적층 구조를 사용할 수 있다. 예를 들어, 이하의 구조를 들 수 있다: 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막이 적층된 2층 구조, 텅스텐막 위에 알루미늄막이 적층된 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막이 적층된 2층 구조, 타이타늄막 위에 구리막이 적층된 2층 구조, 텅스텐막 위에 구리막이 적층된 2층 구조, 타이타늄막 또는 질화 타이타늄막, 알루미늄막 또는 구리막, 및 타이타늄막 또는 질화 타이타늄막이 이 순서대로 적층된 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막, 알루미늄막 또는 구리막, 및 몰리브데넘막 또는 질화 몰리브데넘막이 이 순서대로 적층된 3층 구조. 또한 산화 인듐, 산화 주석, 또는 산화 아연 등의 산화물을 사용하여도 좋다. 망가니즈를 포함하는 구리는 에칭에 의한 형상 제어성을 높이기 때문에 바람직하다.
트랜지스터의 게이트, 소스, 및 드레인, 그리고 표시 장치에 포함되는 배선 및 전극 등의 도전층에 사용할 수 있는 투광성 도전 재료로서, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨이 첨가된 산화 아연 등의 도전성 산화물, 또는 그래핀을 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 또는 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 또는, 이 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우, 광을 투과할 수 있을 정도로 두께를 얇게 한다. 상술한 재료 중 어느 것의 적층막을 도전층에 사용할 수 있다. 예를 들어, 인듐 주석 산화물과, 은과 마그네슘의 합금의 적층막은 도전성을 높일 수 있기 때문에 바람직하게 사용된다. 이들은 표시 장치에 포함되는 배선 및 전극 등의 도전층, 및 표시 소자에 포함되는 도전층(예를 들어 화소 전극 또는 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
<절연층>
절연층에 사용될 수 있는 절연 재료의 예에는 아크릴 또는 에폭시 수지 등의 수지, 실록산 결합을 가지는 수지, 및 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 또는 산화 알루미늄 등의 무기 절연 재료가 포함된다.
투수성이 낮은 절연막의 예에는 질소 및 실리콘을 포함하는 막(예를 들어 질화 실리콘막 및 질화산화 실리콘막), 그리고 질소 및 알루미늄을 포함하는 막(예를 들어 질화 알루미늄막) 등이 포함된다. 또는 산화 실리콘막, 산화질화 실리콘막, 또는 산화 알루미늄막 등을 사용하여도 좋다.
<액정 소자>
액정 소자에는 예를 들어 VA(vertical alignment) 모드를 채용할 수 있다. 수직 배향 모드의 예에는 MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, 및 ASV(advanced super view) 모드가 포함된다.
액정 소자에는 다양한 모드를 채용할 수 있다; 예를 들어 VA 모드 외에, TN(twisted nematic) 모드, IPS(in-plane switching) 모드, FFS(fringe field switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optically compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드, ECB(electrically controlled birefringence), 또는 게스트-호스트 모드를 사용할 수 있다.
액정 소자는 액정의 광학 변조 작용을 이용하여 광의 투과 또는 비투과를 제어한다. 또한, 액정의 광학 변조 작용은 액정에 인가되는 전계(수평 전계, 수직 전계, 또는 경사 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서, 서모트로픽 액정, 저분자 액정, 고분자 액정, PDLC(polymer dispersed liquid crystal), PNLC(polymer network liquid crystal), 강유전성 액정, 또는 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는, 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 또는 등방상 등을 나타낸다.
액정 재료로서는, 포지티브형 액정 또는 네거티브형 액정 중 어느 쪽을 사용하여도 좋고, 사용되는 모드 또는 디자인에 따라 적절한 액정 재료를 사용할 수 있다.
액정의 배향을 조정하기 위하여 배향막을 제공할 수 있다. 수평 전계 모드를 채용하는 경우, 배향막이 불필요한 블루상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 콜레스테릭 액정의 온도가 상승하면, 콜레스테릭상이 등방상으로 변하기 직전에 생성되는 액정상(liquid crystal phase)이다. 블루상은 좁은 온도 범위에서만 나타나기 때문에, 온도 범위를 향상시키기 위하여 키랄제가 수중량% 이상 점유하도록 혼합된 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정, 및 키랄제를 포함하는 액정 조성물은 응답 시간이 짧고 광학적 등방성을 가지고, 또한 배향 처리가 불필요하고 시야각 의존도가 저감된다. 배향막을 제공할 필요가 없기 때문에 러빙 처리가 필요 없어져, 러빙 처리로 인하여 일어나는 정전기 방전 대미지를 방지할 수 있고, 제작 공정에서의 액정 표시 장치의 불량 및 대미지를 저감한다.
액정 소자의 예에는 투과형 액정 소자, 반사형 액정 소자, 및 반투과형 액정 소자가 포함된다.
본 발명의 일 형태에서는, 투과형 액정 소자가 특히 적합하다.
투과형 또는 반투과형 액정 소자를 사용하는 경우, 한 쌍의 기판을 사이에 끼우도록, 2개의 편광판을 제공한다. 또한 백라이트를 편광판보다 외측에 제공한다. 백라이트를 직하형(direct-below) 백라이트 또는 에지 라이트형(edge-light) 백라이트로 하여도 좋다. 로컬 디밍의 수행이 용이해져 콘트라스트를 높일 수 있기 때문에, LED(light-emitting diode)를 포함하는 직하형 백라이트를 사용하는 것이 바람직하다. 에지 라이트형 백라이트를 사용하면 백라이트를 포함하는 모듈의 두께를 줄일 수 있어 바람직하다.
에지 라이트형 백라이트가 오프가 될 때, 시스루 표시를 수행할 수 있다.
<착색층>
착색층에 사용할 수 있는 재료의 예에는 금속 재료, 수지 재료, 및 안료 또는 염료를 포함한 수지 재료가 포함된다.
<차광층>
차광층에 사용할 수 있는 재료의 예에는 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 및 복수의 금속 산화물의 고용체를 포함하는 복합 산화물이 포함된다. 차광층은 수지 재료를 포함한 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 착색층의 재료를 포함하는 적층막을 차광층에 사용할 수도 있다. 예를 들어, 특정한 색의 광을 투과시키는 착색층의 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층의 재료를 포함하는 막을 포함하는 적층 구조를 적용할 수 있다. 같은 제조 장치를 사용할 수 있고 공정을 간략화할 수 있기 때문에 착색층 및 차광층은 같은 재료를 사용하여 형성되는 것이 바람직하다.
상기가 구성요소의 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서 설명되는 것은 트랜지스터의 반도체층에 사용할 수 있는 다결정 실리콘의 결정화 방법 및 레이저 결정화 장치의 예이다.
양호한 결정성을 가지는 다결정 실리콘층을 형성하기 위해서는, 기판 위에 비정질 실리콘층을 제공하고 레이저 조사에 의하여 결정화하는 것이 바람직하다. 예를 들어, 비정질 실리콘층에 선형 빔을 조사하면서 기판을 이동하여, 기판 위의 원하는 영역에 다결정 실리콘층을 형성할 수 있다.
선형 빔을 사용한 방법의 스루풋은 비교적 바람직하다. 한편, 이 방법은, 레이저 광이 어떤 영역에 대하여 상대적으로 이동되고 복수회 상기 영역으로 방출되기 때문에, 레이저 광의 출력의 변화 및 그 출력 변화로 일어나는 빔 프로파일의 변화로 인한 결정성의 편차가 생기는 경향이 있다. 예를 들어, 상기 방법으로 결정화된 반도체층이 표시 장치의 화소에 포함되는 트랜지스터에 사용되면, 화상을 표시할 때에 결정성의 편차로 인한 랜덤의 스트라이프 패턴이 보이는 경우가 있다.
선형 빔의 길이는 이상적으로는 기판의 일변의 길이 이상이지만, 선형 빔의 길이는 레이저 발진기의 출력 및 광학계의 구조에 의하여 한정된다. 따라서, 기판 면에서 레이저 광을 돌이킴으로써 대형 기판에 레이저 광을 조사하는 것이 현실적이다. 이 결과, 레이저 광이 복수회 조사되는 영역이 있다. 이러한 영역의 결정성은 다른 영역과 상이해지기 쉽기 때문에, 상기 영역에 표시의 불균일이 생길 경우가 있다.
이러한 문제를 피하기 위하여, 기판 위에 형성되는 비정질 실리콘층은 국소적인 레이저 조사에 의하여 결정화되어도 좋다. 국소적인 레이저 조사는 결정성의 편차가 적은 다결정 실리콘층을 형성하기 쉽다.
도 13의 (A)는 기판 위에 형성된 비정질 실리콘층에 레이저 광을 국소적으로 조사하는 방법을 도시한 것이다.
광학계 유닛(821)으로부터 방출되는 레이저 광(826)은 미러(822)에 의하여 반사되고 마이크로렌즈 어레이(823)로 들어간다. 마이크로렌즈 어레이(823)는 레이저 광(826)을 모아 복수의 레이저 빔(827)을 형성한다.
비정질 실리콘층(840)이 형성되는 기판(830)은 스테이지(815)에 고정된다. 비정질 실리콘층(840)에 복수의 레이저 빔(827)을 조사하여, 복수의 다결정 실리콘층(841)을 동시에 형성할 수 있다.
마이크로렌즈 어레이(823)의 마이크로렌즈는 표시 장치의 화소 피치에 제공되는 것이 바람직하다. 또는, 이들은 화소 피치의 정수배(整數倍)의 간격으로 제공되어도 좋다. 어떤 경우에도, 레이저 조사 및 X방향 또는 Y방향으로의 스테이지(815)의 이동을 반복함으로써 모든 화소에 대응하는 영역에 다결정 실리콘층을 형성할 수 있다.
예를 들어, 마이크로렌즈 어레이(823)가 화소 피치로 배열되는 M행 N열(M 및 N은 자연수)의 마이크로렌즈를 포함할 때, 먼저 소정의 개시(開始) 위치에서 레이저 조사를 수행하여, M행 N열의 다결정 실리콘층을 형성할 수 있다. 그리고, 스테이지(815)를 행 방향으로 N열만큼 이동하고 레이저 조사를 수행하여, M행 N열의 다결정 실리콘층(841)을 더 형성할 수 있다. 따라서, M행 2N열의 다결정 실리콘층(841)을 얻을 수 있다. 상기 단계를 반복함으로써, 복수의 다결정 실리콘층(841)을 원하는 영역에 형성할 수 있다. 레이저 조사가 레이저 광을 돌이킴으로써 수행되는 경우에는, 스테이지(815)를 행 방향으로 N열만큼 이동하고; 레이저 조사를 수행하고; 스테이지(815)를 열 방향으로 M행만큼 이동하고; 그리고 레이저 조사를 수행하는 단계들을 반복한다.
또한 스테이지(815)를 한 방향으로 이동하면서 레이저 조사를 수행하는 방법을 채용하더라도, 레이저 광의 발진 주파수 및 스테이지(815)의 이동 속도를 적절히 조정함으로써 다결정 실리콘층을 화소 피치로 형성할 수 있다.
레이저 빔(827)의 크기는 예를 들어, 트랜지스터의 반도체층 전체가 포함되는 면적으로 할 수 있다. 또는, 상기 크기는 트랜지스터의 채널 영역 전체가 포함되는 면적으로 할 수 있다. 또는, 상기 크기는 트랜지스터의 채널 영역의 일부가 포함되는 면적으로 할 수 있다. 상기 크기는 요구되는 트랜지스터의 전기적 특성에 따라 이들로부터 선택할 수 있다.
또한 화소에 복수의 트랜지스터를 포함하는 표시 장치의 경우, 레이저 빔(827)의 크기는 화소에서의 각 트랜지스터의 반도체층 전체가 포함되는 면적으로 할 수 있다. 또는, 레이저 빔(827)의 크기는 복수의 화소에서의 트랜지스터의 반도체층 전체가 포함되는 면적으로 하여도 좋다.
도 14의 (A)에 도시된 바와 같이, 미러(822)와 마이크로렌즈 어레이(823) 사이에 마스크(824)가 제공되어도 좋다. 마스크(824)는 각 마이크로렌즈에 대응하는 복수의 개구를 포함한다. 상기 개구의 형상은 레이저 빔(827)의 형상이 반영될 수 있고, 도 14의 (A)에 도시된 바와 같이, 마스크(824)가 원형의 개구를 포함하는 경우 원형을 가지는 레이저 빔(827)을 얻을 수 있다. 마스크(824)가 직사각형의 개구를 포함하는 경우 직사각형을 가지는 레이저 빔(827)을 얻을 수 있다. 마스크(824)는 예를 들어 트랜지스터의 채널 영역만을 결정화하는 경우에 효과적이다. 또한 마스크(824)는 도 14의 (B)에 도시된 바와 같이 광학계 유닛(821)과 미러(822) 사이에 제공되어도 좋다.
도 13의 (B)는 상술한 국소적 레이저 조사의 단계에서 사용될 수 있는 레이저 결정화 장치의 주요 구조를 도시한 사시도이다. 레이저 결정화 장치는 X-Y 스테이지의 구성요소인 이동 기구(812), 이동 기구(813), 및 스테이지(815)를 포함한다. 결정화 장치는 레이저 빔(827)을 성형하기 위하여 레이저 발진기(820), 광학계 유닛(821), 미러(822), 및 마이크로렌즈 어레이(823)를 더 포함한다.
이동 기구(812) 및 이동 기구(813)는 각각 수평 방향에서 왕복 직선 운동을 수행하는 기능을 가진다. 이동 기구(812) 및 이동 기구(813)에 동력을 공급하는 기구로서, 예를 들어 모터에 의하여 구동되는 볼 스크류 기구(816)를 사용할 수 있다. 이동 기구(812)와 이동 기구(813)의 이동 방향은 수직으로 교차하므로, 이동 기구(813)에 고정되는 스테이지(815)는 X방향 및 Y방향으로 자유로이 이동될 수 있다.
스테이지(815)는 진공 흡인 기구 등의 고정 기구를 포함하고, 기판(830) 등을 고정할 수 있다. 또한, 스테이지(815)는 필요에 따라 가열 기구를 포함하여도 좋다. 도시하지 않았지만, 스테이지(815)는 푸셔 핀 및 그 상하 이동 기구를 포함하여도 좋고, 기판(830) 등은 반송될 때 위 및 아래로 이동될 수 있다.
레이저 발진기(820)는 펄스 레이저가 바람직하지만, 공정의 목적에 적합한 파장 및 강도를 가진 광을 출력할 수 있기만 하면 CW 레이저이어도 좋다. 대표적으로는, 파장 351nm 내지 353nm(XeF) 또는 파장 308nm(XeCl) 등을 가진 자외광을 방출하는 엑시머 레이저를 사용할 수 있다. 또는, YAG 레이저 또는 섬유 레이저 등의 고체 상태 레이저의 2차 고조파 파장(515nm 또는 532nm 등) 또는 3차 고조파 파장(343nm 또는 355nm 등)을 사용하여도 좋다. 복수의 레이저 발진기(820)를 제공하여도 좋다.
광학계 유닛(821)은 미러, 빔 익스팬더, 또는 빔 호모지나이저 등을 포함하고, 예를 들어, 레이저 발진기(820)로부터 방출되는 레이저 광(825)의 에너지 면내 분포를 균일화하고 확장할 수 있다.
미러(822)로서, 예를 들어 유전체 다층 미러를 사용할 수 있고, 레이저 광의 입사 각도가 실질적으로 45°가 되도록 제공한다. 마이크로렌즈 어레이(823)는 예를 들어 석영 기판의 상면 또는 상하면에 복수의 볼록 렌즈가 제공되는 형상을 가질 수 있다.
상술한 레이저 결정화 장치를 사용하여, 결정성의 편차가 적은 다결정 실리콘층을 형성할 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서, 본 발명의 일 형태인 하이브리드 디스플레이에 대하여 설명한다.
또한 하이브리드 표시 방법은 하나의 화소 또는 하나의 부화소에 복수의 광을 표시하여 문자 및/또는 화상을 표시하는 방법이다. 하이브리드 디스플레이는, 표시부에 포함되는 하나의 화소 또는 하나의 부화소에 복수의 광을 표시하여 문자 및/또는 화상을 표시하는 집합체이다.
하이브리드 표시 방법의 예로서, 하나의 화소 또는 하나의 부화소에 상이한 타이밍에서 제 1 광 및 제 2 광을 표시하는 방법을 들 수 있다. 이때, 하나의 화소 또는 하나의 부화소에서, 같은 색조(적색, 녹색, 및 청색 중 어느 하나, 또는 시안, 마젠타, 및 황색 중 어느 하나)를 가지는 제 1 광 및 제 2 광을 동시에 표시하고, 문자 및/또는 화상을 표시부에 표시할 수 있다.
하이브리드 표시 방법의 다른 예로서, 반사광 및 자발광을 하나의 화소 또는 하나의 부화소에 표시하는 방법을 들 수 있다. 같은 색조를 가지는 반사광 및 자발광(예를 들어, 유기 발광 다이오드(OLED)로부터 방출되는 광 및 발광 다이오드(LED)로부터 방출되는 광)을 하나의 화소 또는 하나의 부화소에 동시에 표시할 수 있다.
또한 하이브리드 표시 방법에서, 하나의 화소 또는 하나의 부화소가 아니라 인접한 화소 또는 인접한 부화소에 복수의 광이 표시되어도 좋다. 또한, 동시에 제 1 광 및 제 2 광을 표시하는 것은, 보는 사람의 눈에 의하여 플리커가 인식되지 않을 정도의 시간의 길이로 제 1 광 및 제 2 광을 표시하는 것을 의미한다. 보는 사람의 눈에 의하여 플리커가 인식되지 않기만 하면, 제 1 광의 표시 기간은 제 2 광의 표시 기간에서 벗어나도 좋다.
또한, 하이브리드 디스플레이는 하나의 화소 또는 하나의 부화소에 복수의 표시 소자를 포함하고, 복수의 표시 소자의 각각이 같은 기간에서 표시를 수행하는 집합체이다. 하이브리드 디스플레이는 복수의 표시 소자, 및 하나의 화소 또는 하나의 부화소의 표시 소자를 구동하기 위한 능동 소자를 포함한다. 능동 소자로서, 스위치, 트랜지스터, 또는 박막 트랜지스터 등을 들 수 있다. 능동 소자는 복수의 표시 소자 각각에 접속되어, 복수의 표시 소자의 표시를 개별로 제어할 수 있다.
또한 본 명세서 등에서, 상술한 구조 중 어느 하나 또는 복수를 만족시키는 표시 방법을 하이브리드 표시라고 한다. 실시형태 1의 디스플레이 컨트롤러(1101)는 하이브리드 디스플레이를 제어할 수 있다.
또한, 하이브리드 디스플레이는 하나의 화소 또는 하나의 부화소에 복수의 표시 소자를 포함한다. 또한 복수의 표시 소자로서, 예를 들어 광을 반사하는 반사형 소자 및 광을 방출하는 자발광 소자를 들 수 있다. 또한, 반사형 소자 및 자발광 소자는 독립적으로 제어할 수 있다. 하이브이드 디스플레이는 반사광 및 자발광 중 한쪽 또는 양쪽을 사용하여 표시부에 문자 및/또는 화상을 표시하는 기능을 가진다.
본 발명의 일 형태의 표시 장치는 가시광을 반사하는 제 1 표시 소자가 제공되는 화소를 포함할 수 있다. 또는, 표시 장치는 가시광을 방출하는 제 2 표시 소자가 제공되는 화소를 포함할 수 있다. 또는, 표시 장치는 이러한 제 1 표시 소자 및 이러한 제 2 표시 소자가 제공되는 화소를 포함할 수 있다.
본 실시형태에서, 가시광을 반사하는 제 1 표시 소자 및 가시광을 방출하는 제 2 표시 소자를 포함하는 표시 장치에 대하여 설명한다.
상기 표시 장치는 제 1 표시 소자로부터 반사되는 제 1 광 및/또는 제 2 표시 소자로부터 방출되는 제 2 광을 이용하여 화상을 표시하는 기능을 가진다. 또는, 표시 장치는, 제 1 표시 소자로부터 반사되는 제 1 광의 양 및 제 2 표시 소자로부터 방출되는 제 2 광의 양을 개별적으로 제어함으로써 계조를 표현하는 기능을 가진다.
표시 장치는, 제 1 표시 소자로부터 반사되는 광의 양을 제어함으로써 계조를 표현하는 제 1 화소 및 제 2 표시 소자로부터 방출되는 광의 양을 제어함으로써 계조를 표현하는 제 2 화소를 포함하는 것이 바람직하다. 예를 들어, 제 1 화소 및 제 2 화소는 매트릭스로 배열되고 표시부를 형성한다.
제 1 화소 및 제 2 화소는 표시 영역에서, 같은 개수 및 같은 피치로 배열되는 것이 바람직하다. 여기서, 인접한 제 1 화소 및 제 2 화소는 통들어 화소 유닛이라고 할 수 있다. 따라서, 후술하는 것처럼, 복수의 제 1 화소만으로 표시되는 화상, 복수의 제 2 화소만으로 표시되는 화상, 및 복수의 제 1 화소 및 복수의 제 2 화소의 양쪽에 의하여 표시되는 화상을 같은 표시 영역에 표시할 수 있다.
제 1 화소에 포함되는 제 1 표시 소자로서, 외광을 반사하여 표시하는 소자를 사용할 수 있다. 이러한 소자는 광원을 포함하지 않으므로, 표시의 소비전력을 매우 저감할 수 있다.
제 1 표시 소자로서, 대표적으로 반사형 액정 소자를 사용할 수 있다. 또는, 제 1 표시 소자로서, MEMS(microelectromechanical systems) 셔터 소자, 또는 광 간섭형 MEMS 소자, 마이크로캡슐법, 전기 영동 방식, 일렉트로 웨팅법, 또는 전자 분류체(Electronic Liquid Powder(등록 상표))법 등이 적용된 소자 등을 사용할 수 있다.
제 2 화소에 포함되는 제 2 표시 소자로서, 그 자체의 광원으로부터의 광을 이용하여 표시하는 소자를 사용할 수 있다. 구체적으로, 전계의 인가에 의하여 발광 물질로부터 발광을 추출할 수 있는 전계발광 소자를 사용하는 것이 바람직하다. 이러한 화소로부터 방출되는 광의 휘도 및 색도는 외광에 영향을 받지 않기 때문에, 색 재현성이 높고(색역(color gamut)이 넓고) 콘트라스트가 높은 표시를 수행할 수 있고, 다시 말해 선명한 화상을 표시할 수 있다.
제 2 표시 소자로서, OLED, 발광 다이오드(LED), 퀀텀닷 발광 다이오드(QLED), 또는 반도체 레이저 등의 자발광성 발광 소자를 사용할 수 있다. 또는, 제 2 화소에 포함되는 표시 소자로서, 광원으로서 기능하는 백라이트와 투과되는 백라이트로부터의 광의 양을 제어하는 투과형 액정 소자의 조합을 사용하여도 좋다.
제 1 화소는 예를 들어, 백색(W)을 나타내는 부화소, 또는 적색(R), 녹색(G), 및 청색(B)의 3색 중 하나에 대응하는 광을 각각 나타내는 부화소들을 포함할 수 있다. 마찬가지로, 제 2 화소는 예를 들어, 백색(W)을 나타내는 부화소, 또는 적색(R), 녹색(G), 및 청색(B)의 3색 중 하나에 대응하는 광을 각각 나타내는 부화소들을 포함할 수 있다. 또한, 제 1 화소 및 제 2 화소는 각각 4색 이상의 부화소를 포함하여도 좋다. 부화소의 종류가 많아질수록, 소비전력을 저감할 수 있고 색 재현성을 향상시킬 수 있다.
본 발명의 일 형태에서, 제 1 화소에 의하여 화상이 표시되는 제 1 모드, 제 2 화소에 의하여 화상이 표시되는 제 2 모드, 그리고 제 1 화소 및 제 2 화소에 의하여 화상이 표시되는 제 3 모드 간에서 표시 모드를 전환할 수 있다. 상이한 화상 신호를 제 1 화소 및 제 2 화소에 입력하여 합성 화상을 표시할 수 있다.
제 1 모드에서는, 제 1 표시 소자로부터 반사되는 광을 사용하여 화상을 표시한다. 광원이 불필요한 제 1 모드는, 소비전력이 매우 낮은 구동 모드이다. 예를 들어, 제 1 모드는 외광이 충분히 조도가 높은 백색 또는 백색에 가까운 광인 경우에 효과적이다. 제 1 모드는 책 또는 문서 등의 텍스트 데이터를 표시하는 데 적합한 표시 모드이다. 반사된 광의 사용에 의하여, 눈에 착한 표시를 할 수 있어, 눈의 피로가 경감된다.
제 2 모드에서는, 제 2 표시 소자로부터 방출되는 광을 이용하여 화상을 표시한다. 그러므로, 외광의 조도 및 색도와 상관없이 매우 선명한 화상을 표시할 수 있다(콘트라스트가 높고 색 재현성이 높은 표시를 할 수 있다). 예를 들어, 제 2 모드는, 외광의 조도가 매우 낮을 때, 예를 들어 밤 또는 어두운 방에서 효과적이다. 약한 외광 하에서 밝은 화상을 표시할 때, 사용자가 화상을 눈부시게 느끼는 경우가 있다. 이를 방지하기 위하여, 제 2 모드에서는 휘도가 저감된 화상을 표시하는 것이 바람직하다. 이로써, 과도한 밝기를 억제하고, 소비전력을 저감할 수 있다. 제 2 모드는 선명한 화상 또는 매끄러운 동영상 등을 표시하는 데 적합하다.
제 3 모드에서는, 제 1 표시 소자로부터 반사되는 광과 제 2 표시 소자로부터 방출되는 광의 양쪽을 이용하여 표시를 수행한다. 구체적으로는, 구동 모드에서, 제 1 화소로부터의 광과, 제 1 화소와 인접한 제 2 화소로부터의 광을 혼합하여 하나의 색을 표현한다. 제 1 모드보다 더 선명하게 화상을 표시할 수 있고, 제 2 모드보다 소비전력을 낮출 수 있다. 예를 들어, 제 3 모드는, 예를 들어 실내 조명 아래, 또는 아침 또는 저녁 등 외광의 조도가 비교적으로 낮은 경우 또는 외광이 백색의 색도를 나타내지 않는 경우에 효과적이다.
본 발명의 일 형태의 더 구체적인 예에 대하여 도면을 참조하여 이하에서 설명한다.
[표시 장치의 구조예]
도 15는 본 발명의 일 형태에 따른 표시 장치에 포함되는 표시 영역(70)을 도시한 것이다. 표시 영역(70)은 매트릭스로 배열되는 복수의 화소 유닛(75)을 포함한다. 화소 유닛(75)은 각각 화소(76) 및 화소(77)를 포함한다.
도 15는 화소(76) 및 화소(77) 각각이 적색(R), 녹색(G), 및 청색(B)의 3색에 대응하는 표시 소자를 포함하는 예를 나타낸 것이다.
화소(76)는 적색(R)에 대응하는 표시 소자(76R), 녹색(G)에 대응하는 표시 소자(76G), 및 청색(B)에 대응하는 표시 소자(76B)를 포함한다. 표시 소자(76R, 76G, 및 76B)는 광원으로부터의 광을 이용한 제 2 표시 소자이다.
화소(77)는 적색(R)에 대응하는 표시 소자(77R), 녹색(G)에 대응하는 표시 소자(77G), 및 청색(B)에 대응하는 표시 소자(77B)를 포함한다. 표시 소자(77R, 77G, 및 77B)는 외광의 반사를 이용한 제 1 표시 소자이다.
이상이 표시 장치의 구조예에 대한 설명이다.
[화소 유닛의 구조예]
다음으로, 화소 유닛(75)에 대하여 도 16의 (A) 내지 (C)를 참조하여 설명한다. 도 16의 (A) 내지 (C)는 화소 유닛(75)의 구조예를 도시한 모식도이다.
화소(76)는 표시 소자(76R), 표시 소자(76G), 및 표시 소자(76B)를 포함한다. 표시 소자(76R)는 광원을 포함하고, 화소(76)에 입력되는 제 2 계조에 포함되는 적색의 계조에 상당하는 휘도를 가진 적색 광(RL2)을 표시면 측으로 방출한다. 마찬가지로, 표시 소자(76G) 및 표시 소자(76B)는 각각 녹색 광(GL2) 및 청색 광(BL2)을 표시면 측으로 방출한다.
화소(77)는 표시 소자(77R), 표시 소자(77G), 및 표시 소자(77B)를 포함한다. 표시 소자(77R)는 외광을 반사하고, 그리고 이 외광은, 화소(77)에 입력되는 제 1 계조에 포함되는 적색의 계조에 상당하는 휘도를 가진 적색 광(RL1)으로서 표시면 측으로 추출된다. 마찬가지로, 녹색 광(GL1) 및 청색 광(BL1)은 각각 표시 소자(77G) 및 표시 소자(77B)로부터 표시면 측으로 추출된다.
<제 1 모드>
도 16의 (A)는 외광을 반사하는 표시 소자(77R, 77G, 및 77B)를 구동함으로써 화상을 표시하는 동작 모드의 예를 나타낸 것이다. 도 16의 (A)에 도시된 바와 같이, 예를 들어, 외광의 조도가 충분히 높은 경우, 화소(76)는 구동하지 않고 화소(77)로부터의 광(광(RL1), 광(GL1), 및 광(BL1))의 색만을 혼합함으로써, 소정의 색의 광(79)을 화소 유닛(75)으로부터 표시면 측으로 추출할 수 있다. 이로써, 소비전력이 매우 낮은 구동을 수행할 수 있다.
<제 2 모드>
도 16의 (B)는 표시 소자(76R, 76G, 및 76B)를 구동함으로써 화상을 표시하는 동작 모드의 예를 나타낸 것이다. 도 16의 (B)에 도시된 바와 같이, 예를 들어, 외광의 조도가 매우 낮은 경우, 화소(77)는 구동하지 않고 화소(76)로부터의 광(광(RL2), 광(GL2), 및 광(BL2))의 색만을 혼합함으로써, 소정의 색의 광(79)을 화소 유닛(75)으로부터 표시면 측으로 추출할 수 있다. 이로써, 선명한 화상을 표시할 수 있다. 또한, 외광의 조도가 낮을 때 휘도를 저감하고, 이로써 사용자의 눈부심을 방지하고 소비전력을 낮출 수 있다.
<제 3 모드>
도 16의 (C)는 외광을 반사하는 표시 소자(77R, 77G, 및 77B)와, 광을 방출하는 표시 소자(76R, 76G, 및 76B)의 양쪽을 구동함으로써 화상을 표시하는 동작 모드의 예를 나타낸 것이다. 도 16의 (C)에 도시된 바와 같이, 6색의 광, 즉, 광(RL1), 광(GL1), 광(BL1), 광(RL2), 광(GL2), 및 광(BL2)을 혼합함으로써, 소정의 색의 광(79)을 화소 유닛(75)으로부터 표시면 측으로 추출할 수 있다.
따라서, 도 15에 도시된 표시 영역(70)은 발광형 표시 소자 및 반사형 표시 소자가 제공된 화소 유닛을 포함하고, 이는 선택된 영역을 표시하는 데 적합하다. 예를 들어, 표시 영역(70)이 반사형 표시 소자로 표시될 때, 선택된 영역은 발광형 표시 소자로 표시할 수 있다. 또한, 표시 영역(70)이 발광형 표시 소자로 표시될 때, 선택된 영역은 반사형 표시 소자로 표시하여도 좋다. 또는, 반사형 표시 소자를 위한 계조 데이터를 변경함으로써 또는 발광형 표시 소자를 위한 계조 데이터를 변경함으로써, 선택된 영역을 표시하여도 좋다.
이상이 화소 유닛(75)의 구조예에 대한 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
이하에서, 실시형태 4에서 설명한 하이브리드 표시 장치의 구체적인 구조예에 대하여 설명한다. 예로서 이하에서 설명하는 표시 패널은 반사형 액정 소자와 발광형 액정 소자의 양쪽을 포함하고, 투과 모드 및 반사 모드 양쪽의 화상을 표시할 수 있다.
[구성예]
도 17의 (A)는 표시 장치(400)의 구조예를 도시한 블록도이다. 표시 장치(400)는, 표시부(362)에서 매트릭스로 배열된 복수의 화소(410)를 포함한다. 또한, 표시 장치(400)는 회로(GD) 및 회로(SD)를 포함한다. 또한, 표시 장치(400)는 회로(GD), 및 방향 R로 배열된 복수의 화소(410)에 전기적으로 접속되는 복수의 배선(GD1), 복수의 배선(GD2), 복수의 배선(ANO), 및 복수의 배선(CSCOM)을 포함한다. 또한, 표시 장치(400)는, 회로(SD)에 전기적으로 접속된 복수의 배선(S1), 복수의 배선(S2), 그리고 방향 C로 배열된 복수의 화소(410)를 포함한다.
여기서 간략화를 위하여 하나의 회로(GD) 및 하나의 회로(SD)가 제공되었지만, 액정 소자를 구동하기 위한 회로(GD) 그리고 회로(SD) 및 발광 소자를 구동하기 위한 회로(GD) 및 회로(SD)를 따로따로 제공하여도 좋다.
화소(410)의 각각은 반사형 액정 소자 및 발광 소자를 포함한다. 화소(410)에서는, 액정 소자와 발광 소자가 부분적으로 서로 중첩된다.
도 17의 (B1)은, 화소(410)에 포함되는 도전층(311b)의 구조예를 도시한 것이다. 도전층(311b)은 화소(410)에서의 액정 소자의 반사 전극으로서 기능한다. 도전층(311b)은 개구(451)를 가진다.
도 17의 (B1)의 파선은, 도전층(311b)과 중첩되는 영역에 위치하는 발광 소자(360)를 나타낸 것이다. 발광 소자(360)는 도전층(311b)의 개구(451)와 중첩된다. 이로써, 발광 소자(360)로부터 방출되는 광이 개구(451)를 통하여 표시면 측으로 추출된다.
도 17의 (B1)에서, 방향 R로 인접한 화소(410)는 상이한 색의 화소이다. 도 17의 (B1)에 도시된 바와 같이, 방향 R로 인접한 2개의 화소의 개구(451)를 직선으로 배열되지 않도록 도전층(311b)의 상이한 위치에 제공되는 것이 바람직하다. 이에 의하여 인접한 2개의 발광 소자(360)를 서로 떨어지게 할 수 있어, 발광 소자(360)로부터 방출된 광이 인접한 화소(410)에 포함되는 착색층에 침입하는 것(이러한 현상을 크로스토크라고도 함)이 방지된다. 또한 인접한 2개의 발광 소자(360)를 서로 떨어지게 배치할 수 있기 때문에, 발광 소자(360)의 EL층이 섀도마스크 등에 의하여 따로따로 형성되는 경우에도, 해상도가 높은 표시 장치를 얻을 수 있다.
또는 도 17의 (B2)에 도시된 배열을 채용하여도 좋다.
개구를 제외한 전체 면적에 대한 개구(451)의 전체 면적의 비율이 지나치게 크면, 액정 소자를 사용하여 수행되는 표시가 어두워진다. 개구를 제외한 전체 면적에 대한 개구(451)의 전체 면적의 비율이 지나치게 작으면, 발광 소자(360)를 사용하여 수행되는 표시가 어두워진다.
반사 전극으로서 기능하는 도전층(311b)의 개구(451)의 면적이 지나치게 작으면, 발광 소자(360)로부터 방출되는 광의 추출 효율이 저하된다.
개구(451)는 예를 들어 다각형, 사각형, 타원형, 원형, 십자형, 줄무늬 형상, 슬릿 형상, 또는 체크무늬 형상을 가져도 좋다. 개구(451)는 인접한 화소에 가깝게 제공되어도 좋다. 개구(451)는 같은 색을 표시하는 다른 화소에 가깝게 제공되는 것이 바람직하고, 이 경우 크로스토크를 억제할 수 있다.
[회로 구성예]
도 18은 화소(410)의 구성예를 도시한 회로도이다. 도 18은 인접한 2개의 화소(410)를 도시한 것이다.
화소(410)는 스위치(SW1), 용량 소자(C1), 액정 소자(340), 스위치(SW2), 트랜지스터(M), 용량 소자(C2), 및 발광 소자(360) 등을 포함한다. 화소(410)는 배선(GD1), 배선(GD3), 배선(ANO), 배선(CSCOM), 배선(S1), 및 배선(S2)에 전기적으로 접속된다. 또한 도 18은 액정 소자(340)에 전기적으로 접속된 배선(VCOM1) 및 발광 소자(360)에 전기적으로 접속된 배선(VCOM2)을 도시한 것이다.
도 18은 트랜지스터가 스위치(SW1 및 SW2)로서 사용되는 예를 도시한 것이다.
스위치(SW1)의 게이트는 배선(GD3)에 접속된다. 스위치(SW1)의 소스 및 드레인 중 한쪽은 배선(S1)에 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C1)의 한쪽 전극 및 액정 소자(340)의 한쪽 전극에 접속된다. 용량 소자(C1)의 다른 쪽 전극은 배선(CSCOM)에 접속된다. 액정 소자(340)의 다른 쪽 전극은 배선(VCOM1)에 접속된다.
스위치(SW2)의 게이트는 배선(GD1)에 접속된다. 스위치(SW2)의 소스 및 드레인 중 한쪽은 배선(S2)에 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C2)의 한쪽 전극 및 트랜지스터(M)의 게이트에 접속된다. 용량 소자(C2)의 다른 쪽 전극은 배선(CSCOM)에 접속된다. 트랜지스터(M)의 소스 및 드레인 중 다른 쪽은 발광 소자(360)의 한쪽 전극에 접속된다. 발광 소자(360)의 다른 쪽 전극은 배선(VCOM2)에 접속된다.
도 18은 트랜지스터(M)가 반도체를 개재하여 서로 접속된 2개의 게이트를 포함하는 예를 도시한 것이다. 이 구조는 트랜지스터(M)를 통하여 흐를 수 있는 전류를 증가시킬 수 있다.
배선(GD3)에는 스위치(SW1)의 온/오프 상태를 변경하는 신호를 공급할 수 있다. 배선(VCOM1)에는 소정의 전위를 공급할 수 있다. 배선(S1)에는 액정 소자(340)에 포함되는 액정의 배향 상태를 변경하는 신호를 공급할 수 있다. 배선(CSCOM)에는 소정의 전위를 공급할 수 있다.
배선(GD1)에는 스위치(SW2)의 온/오프 상태를 변경하는 신호를 공급할 수 있다. 배선(VCOM2) 및 배선(ANO)에는, 발광 소자(360)가 광을 방출할 정도로 차이가 큰 전위를 공급할 수 있다. 배선(S2)에는 트랜지스터(M)의 도전 상태를 변경하는 신호를 공급할 수 있다.
반사 모드에서는, 예를 들어, 배선(GD3) 및 배선(S1)에 공급되는 신호로 도 18의 화소(410)를 구동하고 액정 소자(340)의 광학 변조를 이용하여 표시를 수행할 수 있다. 투과 모드에서는, 배선(GD1) 및 배선(S2)에 공급되는 신호로 화소를 구동하고 발광 소자(360)를 발광시켜 표시를 수행할 수 있다. 양쪽의 구동 모드를 조합하는 경우에는, 배선(GD1), 배선(GD3), 배선(S1), 및 배선(S2)에 공급되는 신호로 화소를 구동할 수 있다.
또한, 본 발명의 일 형태는 하나의 화소(410)가 하나의 액정 소자(340) 및 하나의 발광 소자(360)를 포함하는 도 18에 도시된 예에 한정되지 않는다. 도 19의 (A)는 하나의 화소(410)가 하나의 액정 소자(340)와 4개의 발광 소자(360)(발광 소자(360r, 360g, 360b, 및 360w))를 포함하는 예를 도시한 것이다.
도 19의 (A)에서는, 도 18의 배선에 더하여, 배선(GD4) 및 배선(S3)이 화소(410)에 접속된다.
도 19의 (A)에 도시된 예에서는, 예를 들어 4개의 발광 소자(360)로서 적색(R), 녹색(G), 청색(B), 및 백색(W)을 나타내는 발광 소자를 사용할 수 있다. 백색을 나타내는 반사형 액정 소자는 액정 소자(340)로서 사용될 수 있다. 이에 의하여 반사 모드에서 반사율이 높은 백색 표시가 가능하다. 또한 이에 의하여 투과 모드에서 연색성이 우수한 저소비전력 표시가 가능하다.
도 19의 (B)는, 화소(410)의 구조예를 도시한 것이다. 화소(410)는 전극(311)의 개구와 중첩하는 발광 소자(360w) 및 전극(311) 주변에 위치하는 발광 소자(360r, 360g, 및 360b)를 포함한다. 발광 소자(360r, 360g, 및 360b)는 실질적으로 같은 발광 면적을 가지는 것이 바람직하다.
[표시 패널의 구조예]
도 20은 본 발명의 일 형태의 표시 패널(300)을 도시한 사시 모식도이다. 표시 패널(300)에서는 기판(351)과 기판(361)이 서로 접합된다. 도 20에서는 기판(361)을 파선으로 나타내었다.
표시 패널(300)은 표시부(362), 회로(364), 및 배선(365) 등을 포함한다. 예를 들어, 기판(351)에는 회로(364), 배선(365), 및 화소 전극으로서 기능하는 도전층(311b)이 제공된다. 도 20은 기판(351)에 IC(373) 및 FPC(372)가 실장된 예를 도시한 것이다. 그러므로, 도 20에 도시된 구조는 표시 패널(300), FPC(372), 및 IC(373)를 포함하는 표시 모듈이라고 할 수 있다.
회로(364)로서 예를 들어, 주사선 구동 회로로서 기능하는 회로를 사용할 수 있다.
배선(365)은 표시부 및 회로(364)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(372)를 통하여 외부로부터, 또는 IC(373)로부터 배선(365)에 입력된다.
도 20은 COG(chip on glass)법 등에 의하여 기판(351) 위에 IC(373)가 제공된 예를 도시한 것이다. IC(373)로서는, 예를 들어 주사선 구동 회로 또는 신호선 구동 회로로서 기능하는 IC를 사용할 수 있다. 또한 예를 들어 표시 패널(300)이 주사선 구동 회로 및 신호선 구동 회로로서 기능하는 회로를 포함하는 경우, 또는 주사선 구동 회로 및 신호선 구동 회로로서 기능하는 회로가 외부로 제공되고 표시 패널(300)을 구동하기 위한 신호가 FPC(372)를 통하여 입력되는 경우에는, IC(373)를 생략하여도 좋다. 또는 IC(373)를 COF(chip on film)법 등에 의하여 FPC(372)에 실장하여도 좋다.
도 20은 표시부(362)의 일부의 확대도를 도시한 것이다. 복수의 표시 소자에 포함되는 도전층(311b)은 표시부(362)에서 매트릭스로 배열된다. 도전층(311b)은 가시광을 반사하는 기능을 가지고, 후술하는 액정 소자(340)의 반사 전극으로서 기능한다.
도 20에 도시된 바와 같이, 도전층(311b)은 개구를 가진다. 발광 소자(360)는 도전층(311b)보다 기판(351)에 가깝게 위치한다. 광은, 발광 소자(360)로부터 도전층(311b)의 개구를 통하여 기판(361) 측으로 방출된다.
또한, 입력 장치(366)를 기판(361) 위에 제공할 수 있다. 예를 들어, 시트형의 정전용량 터치 센서를 표시부(362)와 중첩하도록 제공하여도 좋다. 또는, 기판(361)과 기판(351) 사이에 터치 센서를 제공하여도 좋다. 터치 센서를 기판(361)과 기판(351) 사이에 제공하는 경우, 정전용량 터치 센서뿐만 아니라, 광전 변환 소자를 포함하는 광학 터치 센서를 사용하여도 좋다.
[단면 구조예 1]
도 21은, 도 20의 예에 도시된 표시 패널의, FPC(372)를 포함하는 영역의 일부, 회로(364)를 포함하는 영역의 일부, 및 표시부(362)를 포함하는 영역의 일부의 단면의 예를 도시한 것이다.
표시 패널은 기판(351)과 기판(361) 사이에 절연층(220)을 포함한다. 발광 소자(360), 트랜지스터(201), 트랜지스터(205), 트랜지스터(206), 및 착색층(134) 등이 기판(351)과 절연층(220) 사이에 제공된다. 액정 소자(340) 및 착색층(135) 등은 절연층(220)과 기판(361) 사이에 제공된다. 기판(361)과 절연층(220)은 접착층(143)에 의하여 서로 접합된다. 기판(351)과 절연층(220)은 접착층(142)에 의하여 서로 접합된다.
트랜지스터(206)는 액정 소자(340)에 전기적으로 접속되고, 트랜지스터(205)는 발광 소자(360)에 전기적으로 접속된다. 둘 다 절연층(220)의 기판(351) 측 면에 형성되는 트랜지스터(205) 및 트랜지스터(206)는, 같은 공정을 거쳐 형성될 수 있다.
기판(361)에는, 착색층(135), 차광층(136), 절연층(125), 액정 소자(340)의 공통 전극으로서 기능하는 도전층(313), 배향막(133b), 및 절연층(117) 등이 제공된다. 절연층(117)은 액정 소자(340)의 셀 갭을 유지하기 위한 스페이서로서 기능한다.
절연층(211), 절연층(212), 절연층(213), 절연층(214), 및 절연층(215) 등의 절연층은, 절연층(220)의 기판(351) 측에 제공된다. 절연층(211)의 일부는, 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(212), 절연층(213), 및 절연층(214)은 트랜지스터를 덮도록 제공된다. 절연층(215)은 절연층(214)을 덮도록 제공된다. 절연층(214) 및 절연층(215)은 각각 평탄화층으로서 기능한다. 또한, 여기서, 절연층(212), 절연층(213), 및 절연층(214)의 3개의 절연층이 트랜지스터 등을 덮도록 제공되지만, 절연층의 개수는 3개에 한정되지 않고, 1개, 2개, 또는 4개 이상이어도 좋다. 평탄화층으로서 기능하는 절연층(214)은 반드시 제공할 필요는 없다.
트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206) 각각은 일부가 게이트로서 기능하는 도전층(221), 일부가 소스 및 드레인으로서 기능하는 도전층(222), 및 반도체층(231)을 포함한다. 여기서, 동일한 도전막을 가공함으로써 얻어진 복수의 층을 동일한 해치 패턴으로 나타내었다.
액정 소자(340)는 반사형 액정 소자이다. 액정 소자(340)는 도전층(370), 액정(312), 및 도전층(313)이 적층된 구조를 가진다. 가시광을 반사하는 도전층(311b)은 도전층(370)의 기판(351) 측 면과 접촉하여 제공된다. 도전층(311b)은 개구(251)를 가진다. 도전층(370) 및 도전층(313)은 각각 가시광을 투과하는 재료를 포함한다. 또한, 액정(312)과 도전층(370) 사이에 배향막(133a)이 제공되고, 액정(312)과 도전층(313) 사이에 배향막(133b)이 제공된다.
광 확산판(129) 및 편광판(140)은 기판(361)의 외측 면에 제공된다. 편광판(140)으로서, 선 편광판 또는 원 편광판을 사용할 수 있다. 원 편광판의 예에는 선 편광판과 1/4 파장 위상차판의 적층이 있다. 이러한 구조는 외광의 반사를 억제할 수 있다. 외광의 반사를 억제하기 위하여 광 확산판(129)이 제공된다. 액정 소자(340)로서 사용되는 액정 소자의 셀 갭, 배향, 및 구동 전압 등은 원하는 콘트라스트가 얻어지도록, 편광판의 종류에 따라 조정된다.
액정 소자(340)에서, 도전층(311b)은 가시광을 반사하는 기능을 가지고, 도전층(313)은 가시광을 투과하는 기능을 가진다. 기판(361) 측으로부터 들어오는 광은 편광판(140)에 의하여 편광되고, 도전층(313) 및 액정(312)을 투과하고, 도전층(311b)에 의하여 반사된다. 그리고, 광은 액정(312) 및 도전층(313)을 다시 투과하고 편광판(140)으로 도달한다. 이 경우, 도전층(311b)과 도전층(313) 사이에 인가되는 전압으로 액정의 배향을 제어함으로써 광의 광학 변조를 제어할 수 있다. 즉, 편광판(140)을 통하여 추출되는 광의 강도는 제어할 수 있다. 특정 파장 영역의 광 외의 광은 착색층(135)에 의하여 흡수되어, 예를 들어 적색 광이 추출된다.
발광 소자(360)는 보텀 이미션형 발광 소자이다. 발광 소자(360)는, 도전층(191), EL층(192), 및 도전층(193b)이 절연층(220) 측으로부터 이 순서대로 적층된 구조를 가진다. 또한 도전층(193a)은 도전층(193b)을 덮어 제공된다. 도전층(193b)은 가시광을 반사하는 재료를 포함하고, 도전층(191) 및 도전층(193a)은 각각 가시광을 투과하는 재료를 포함한다. 착색층(134), 절연층(220), 개구(251), 및 도전층(313) 등을 통하여 발광 소자(360)로부터 기판(361) 측으로 광이 방출된다.
여기서, 도 21에 도시된 바와 같이, 개구(251)에는 가시광을 투과하는 도전층(370)이 제공되는 것이 바람직하다. 따라서, 다른 영역과 마찬가지로, 개구(251)와 중첩되는 영역에서도 액정(312)이 배향되므로, 이들 영역 사이의 경계부에서의 액정의 배향 불량(이는 의도하지 않은 광 누설을 일으킬 수 있다)을 억제할 수 있다.
도전층(191)의 단부를 덮는 절연층(216) 위에 절연층(217)이 제공된다. 절연층(217)은 기판(351)이 절연층(220)에 불필요하게 가까워지는 것을 방지하는 스페이서로서 기능한다. 또한, EL층(192) 또는 도전층(193a)이 차폐 마스크(메탈 마스크)를 사용하여 형성되는 경우, 절연층(217)은 차폐 마스크가 EL층(192) 또는 도전층(193a)이 형성되는 면에 접촉하는 것을 방지하는 기능을 가져도 좋다. 또한 절연층(217)은 반드시 제공할 필요는 없다.
트랜지스터(205)의 소스 및 드레인 중 한쪽은 도전층(224)을 통하여 발광 소자(360)의 도전층(191)에 전기적으로 접속된다.
트랜지스터(206)의 소스 및 드레인 중 한쪽은 접속부(207)를 통하여 도전층(311b)에 전기적으로 접속된다. 도전층(311b) 및 도전층(370)은 접촉되고 서로 전기적으로 접속된다. 접속부(207)에서, 절연층(220)의 양면에 제공되는 도전층은 절연층(220)의 개구를 통하여 서로 접속된다.
기판(351)과 기판(361)이 서로 중첩하지 않는 영역에 접속부(204)가 제공된다. 접속부(204)는 접속층(242)을 통하여 FPC(372)에 전기적으로 접속된다. 접속부(204)는 접속부(207)와 비슷한 구조를 가진다. 접속부(204)의 상면에서, 도전층(370)과 동일한 도전막을 가공하여 얻어지는 도전층이 노출된다. 이로써, 접속부(204) 및 FPC(372)를 접속층(242)을 통하여 서로 전기적으로 접속할 수 있다.
접속부(252)는 접착층(143)이 제공되는 영역의 일부에 제공된다. 접속부(252)에서, 도전층(370)과 동일한 도전막을 가공하여 얻어지는 도전층은 커넥터(243)를 통하여 도전층(313)의 일부에 전기적으로 접속된다. 따라서, 기판(351) 측에 접속되는 FPC(372)로부터 입력되는 신호 또는 전위를, 접속부(252)를 통하여 기판(361) 측에 형성되는 도전층(313)에 공급할 수 있다.
커넥터(243)로서, 예를 들어, 도전성 입자를 사용할 수 있다. 도전성 입자로서는, 금속 재료로 피복된 유기 수지 또는 실리카 등의 입자를 사용할 수 있다. 금속 재료로서 니켈 또는 금을 사용하면 접촉 저항을 저감할 수 있어 바람직하다. 니켈로 피복하고 금으로 더 피복한 입자 등, 2종류 이상의 금속 재료의 층으로 피복한 입자를 사용하는 것도 바람직하다. 커넥터(243)로서, 탄성 변형 또는 소성(塑性) 변형이 가능한 재료를 사용하는 것이 바람직하다. 도 21에 도시된 바와 같이, 도전성 입자인 커넥터(243)는 수직으로 찌부러진 형상을 가지는 경우가 있다. 그러므로, 커넥터(243)와, 커넥터(243)에 전기적으로 접속되는 도전층 사이의 접촉 면적을 증가시킬 수 있으므로, 접촉 저항이 저감되고 접속 불량 등의 문제를 억제할 수 있다.
커넥터(243)는 접착층(143)으로 덮이도록 제공되는 것이 바람직하다. 예를 들어 경화 전의 접착층(143)에 커넥터(243)를 분산시켜도 좋다.
도 21은 트랜지스터(201)가 제공된 회로(364)의 예를 도시한 것이다.
도 21에서, 예를 들어, 트랜지스터(201) 및 트랜지스터(205) 각각이, 채널이 형성되는 반도체층(231)이 2개의 게이트 사이에 제공되는 구조를 가진다. 상기 게이트 중 하나는 도전층(221)을 사용하여 형성되고, 다른 하나의 게이트는 절연층(212)을 개재하여 반도체층(231)과 중첩되는 도전층(223)을 사용하여 형성된다. 이러한 구조에 의하여, 트랜지스터의 문턱 전압을 제어할 수 있다. 이 경우, 2개의 게이트를 서로 접속하고, 같은 신호를 공급하여 트랜지스터를 동작시켜도 좋다. 이러한 트랜지스터는 다른 트랜지스터보다 높은 전계 효과 이동도와 온 상태 전류를 가질 수 있다. 그 결과, 고속 동작이 가능한 회로를 형성할 수 있다. 또한 회로부에 의하여 점유되는 면적을 축소할 수 있다. 온 상태 전류가 높은 트랜지스터를 사용함으로써, 표시 패널의 크기 또는 해상도의 증가로 배선수가 증가되더라도 배선에서의 신호 지연을 저감하고 표시의 불균일을 억제할 수 있다.
또한 회로(364)에 포함되는 트랜지스터와 표시부(362)에 포함되는 트랜지스터는 동일한 구조를 가져도 좋다. 회로(364)에 포함되는 복수의 트랜지스터는 동일한 구조 또는 상이한 구조를 가져도 좋다. 표시부(362)에 포함되는 복수의 트랜지스터는 동일한 구조 또는 상이한 구조를 가져도 좋다.
물 및 수소 등 불순물의 확산을 억제하는 재료가 트랜지스터를 덮는 절연층(212 및 213) 중 적어도 하나에 사용되는 것이 바람직하다. 즉, 절연층(212) 또는 절연층(213)은 배리어막으로서 기능될 수 있다. 이러한 구조는 외부로부터 트랜지스터로의 불순물의 확산을 효과적으로 억제할 수 있으므로, 신뢰성이 높은 표시 패널을 제공할 수 있다.
절연층(125)은 착색층(135) 및 차광층(136)을 덮도록 기판(361) 측에 제공된다. 절연층(125)은 평탄화층으로서 기능하여도 좋다. 절연층(125)에 의하여 도전층(313)은 실질적으로 평탄한 표면을 가질 수 있고, 이 결과 액정(312)의 배향 상태가 균일하게 된다.
[단면 구조예 2]
도 22는 도 21에 도시된 구조에서 각 트랜지스터로서 톱 게이트 트랜지스터가 사용되는 표시 패널의 예를 도시한 것이다. 톱 게이트 트랜지스터를 사용함으로써 기생 용량을 저감할 수 있고, 이는 표시의 프레임 주파수의 증가로 이어진다.
본 발명의 일 형태의 표시 장치에 포함되는 트랜지스터는 게이트 전극으로서 기능하는 도전층, 반도체층, 소스 전극으로서 기능하는 도전층, 드레인 전극으로서 기능하는 도전층, 및 게이트 절연층으로서 기능하는 절연층을 포함한다. 또한 트랜지스터의 구조에 특별한 한정은 없다.
트랜지스터에 사용되는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적인 예로서, 인듐을 포함하는 산화물 반도체를 들 수 있다.
실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 산화물 반도체를 포함하는 트랜지스터는 오프 상태 전류가 낮으므로, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장시간 유지될 수 있다.
반도체층으로서, 예를 들어, 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물, In-M계 산화물, M-Zn계 산화물, 또는 In-Zn계 산화물로 나타내어지는 막을 사용할 수 있다.
반도체층에 포함되는 산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn계 산화물의 퇴적에 사용되는 스퍼터링 타깃에서의 금속 원소의 원자수비는 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, 또는 In:M:Zn=5:1:8 등인 것이 바람직하다. 또한 퇴적된 반도체층에서의 금속 원소의 원자수비는 상술한 스퍼터링 타깃에서의 금속 원소의 원자수비로부터 ±40%의 범위 내에서 벗어나는 경우가 있다.
상술한 재료 등을 포함하는 금속 산화물은 불순물 및 산소 결손 등을 조정함으로써 투광성 도전체로서 기능할 수 있다. 따라서, 반도체층에 더하여, 소스 전극, 드레인 전극, 및 게이트 전극 등의 트랜지스터의 구성요소를 투광성 도전체를 사용하여 형성하면, 투광성 트랜지스터를 제작할 수 있다. 표시 장치의 화소에 투광성 트랜지스터를 사용함으로써, 표시 소자를 투과하는 광 또는 표시 소자로부터 방출되는 광이 트랜지스터를 투과할 수 있으므로, 개구율을 향상시킬 수 있다.
예를 들어, 도 23에 도시된 단면 구조예 1의 변형예로서, 트랜지스터(205 및 206) 및 접속부(207)의 구성요소를 투광성 도전체를 사용하여 형성할 수 있다. 도전층(311b)이 단면 구조예 1에서의 구조에 제공되지 않는 경우, 발광 소자(360)로부터 방출되는 광은 트랜지스터(205 및 206) 및 접속부(207)의 일부 또는 전체를 투과할 수 있다. 또한, 기판(361) 측으로부터 들어오고 액정(312)을 투과하는 광은 도전층(193b)에 의하여 반사될 수 있다. 트랜지스터(205 및 206)의 신뢰성을 향상시키기 위하여, 게이트 전극으로서 기능하는 도전층 및 백 게이트 전극으로서 기능하는 도전층 중 한쪽 또는 양쪽은 금속 등, 투광성을 가지지 않는 재료를 사용하여 형성하여도 좋다.
트랜지스터의 채널이 형성되는 반도체로서 실리콘을 사용하여도 좋다. 실리콘으로서 비정질 실리콘을 사용하여도 좋지만, 결정성을 가지는 실리콘이 특히 바람직하다. 예를 들어, 미결정 실리콘, 다결정 실리콘, 또는 단결정 실리콘을 사용하는 것이 바람직하다. 특히, 다결정 실리콘은 단결정 실리콘보다 낮은 온도로 형성될 수 있으며, 비정질 실리콘보다 높은 전계 효과 이동도와 신뢰성을 가진다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 명세서 등에 있어서 금속 산화물이란 넓은 의미에서 금속의 산화물을 뜻한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 사용하는 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 증폭 기능, 정류 기능, 및 스위칭 기능 중 적어도 하나를 가지는 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor), 또는 생략하여 OS라고 할 수 있다. 또한 OS FET는 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터를 말한다.
본 명세서 등에 있어서 질소를 포함하는 금속 산화물도 금속 산화물이라고 하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
본 명세서 등에 있어서 "CAAC(c-axis aligned crystal)" 또는 "CAC(cloud-aligned composite)"라고 말하는 경우가 있다. 또한 CAAC는 결정 구조의 예를 말하고, CAC는 기능 또는 재료 구성의 예를 말한다.
본 명세서 등에 있어서 CAC-OS 또는 CAC 금속 산화물은 재료의 일부에서 도전성 기능을 가지고, 재료의 다른 일부에서는 절연성 기능을 가지고, 전체로서는 반도체의 기능을 가진다. CAC-OS 또는 CAC 금속 산화물을 트랜지스터의 반도체층에 사용하는 경우, 도전성 기능은 캐리어로서 기능하는 전자(또는 정공)를 흘리고, 절연성 기능은 캐리어로서 기능하는 전자를 흘리지 않는 기능을 가진다. 도전성 기능과 절연성 기능을 상호 보완적으로 작용시킴으로써, CAC-OS 또는 CAC 금속 산화물은 스위칭 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC 금속 산화물에서는, 기능을 분리함으로써 각 기능을 최대화시킬 수 있다.
CAC-OS 또는 CAC 금속 산화물은 상이한 밴드갭을 가지는 성분을 포함한다. 예를 들어 CAC-OS 또는 CAC 금속 산화물은 절연성 영역에 기인하는 와이드(wide)갭을 가지는 성분과 도전성 영역에 기인하는 내로(narrow)갭을 가지는 성분을 포함한다. 이러한 구성의 경우에서는 주로 내로갭을 가지는 성분에서 캐리어가 흐른다. 내로갭을 가지는 성분은 와이드갭을 가지는 성분을 보완하고, 내로갭을 가지는 성분에 연동하여 와이드갭을 가지는 성분에서도 캐리어가 흐른다. 그러므로 상술한 CAC-OS 또는 CAC 금속 산화물을 트랜지스터의 채널 영역에 사용하는 경우, 온 상태의 트랜지스터는 높은 전류 구동 능력, 즉 높은 온 상태 전류 및 높은 전계 효과 이동도를 가질 수 있다.
바꿔 말하면 CAC-OS 또는 CAC 금속 산화물을 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고도 할 수 있다.
<CAC-OS의 구성>
이하의 설명은 본 발명의 일 형태에 개시된 트랜지스터에 적용할 수 있는 CAC-OS의 구성에 대한 것이다.
CAC-OS는 예를 들어 산화물 반도체에 포함되는 원소가 고르지 않게 분포되어 있는 구성을 가진다. 고르지 않게 분포된 원소를 포함하는 재료들은 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하의 크기, 또는 이와 비슷한 크기를 가진다. 또한 이하에서 설명하는 산화물 반도체에서, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 그 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하의 크기, 또는 이와 비슷한 크기를 가진다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연이 포함되는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되어도 좋다.
예를 들어 CAC-OS에서 CAC 구성을 가지는 In-Ga-Zn 산화물(이러한 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)은 인듐 산화물(InO X1 , X1은 0보다 큰 실수(實數)) 또는 인듐 아연 산화물(In X2 Zn Y2 O Z2 , X2, Y2, 및 Z2는 0보다 큰 실수)과, 갈륨 산화물(GaO X3 , X3은 0보다 큰 실수), 또는 갈륨 아연 산화물(Ga X4 Zn Y4 O Z4 , X4, Y4, 및 Z4는 0보다 큰 실수)로 재료가 분리되고 모자이크 패턴이 형성되는 구성을 가진다. 그리고 모자이크 패턴을 형성하는 InO X1 또는 In X2 Zn Y2 O Z2 가 막 내에 균일하게 분포된다. 이 구성을 클라우드상(cloud-like) 구성이라고도 한다.
즉 CAC-OS는 GaO X3 을 주성분으로서 포함하는 영역과, In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서, 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 클 때, 제 1 영역은 제 2 영역보다 In 농도가 높다.
또한 IGZO로서, In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. 대표적인 IGZO의 예에는 InGaO3(ZnO) m1 (m1은 자연수)로 나타내어지는 결정성 화합물 및 In(1+ x0 )Ga(1- x0 )O3(ZnO) m0 (-1≤x0≤1; m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상기 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. In, Ga, Zn, 및 O를 포함하는 CAC-OS의 재료 구성에서, Ga를 주성분으로서 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰되고, In을 주성분으로서 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰된다. 이들 나노 입자 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로 이 결정 구조는 CAC-OS에서 부차적인 요소이다.
또한 CAC-OS에서, 원자수비가 상이한 2개 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어 In을 주성분으로서 포함하는 막과 Ga를 주성분으로서 포함하는 막의 2층 구조는 포함되지 않는다.
GaO X3 을 주성분으로서 포함하는 영역과 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역의 경계가 명확하게 관찰되지 않는 경우가 있다.
CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함된 경우, CAC-OS의 일부에 선택된 금속 원소(들)를 주성분으로서 포함하는 나노 입자 영역이 관찰되고, CAC-OS의 일부에 In을 주성분으로서 포함하는 나노 입자 영역이 관찰되고, 이들 나노 입자 영역은 CAC-OS에서 무작위로 분산되어 모자이크 패턴을 형성한다.
예를 들어 기판을 가열하지 않는 조건하에 스퍼터링법에 의하여 CAC-OS를 형성할 수 있다. 스퍼터링법에 의하여 CAC-OS를 형성하는 경우, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스로부터 선택된 하나 이상을 퇴적 가스로서 사용하여도 좋다. 퇴적 시의 퇴적 가스의 총유량에 대한 산소 가스의 유량비는 가능한 한 낮은 것이 바람직하고, 예를 들어 산소 가스의 유량비는 0% 이상 30% 미만인 것이 바람직하고, 0% 이상 10% 이하인 것이 더 바람직하다.
CAC-OS는 X선 회절(XRD) 측정법인, out-of-plane법에 의한 θ/2θ 스캔을 사용한 측정에서 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉 X선 회절은 측정 영역에서 a-b면 방향 및 c축 방향에서의 배향성을 나타내지 않는다.
프로브 직경 1nm의 전자 빔(나노미터 크기의 전자 빔이라고도 함)에 의한 조사에 의하여 얻어지는, CAC-OS의 전자 회절 패턴에서, 휘도가 높은 링 형상의 영역, 및 이 링 형성의 영역에서 복수의 휘점이 관찰된다. 그러므로 전자 회절 패턴은 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성이 없는 나노 결정(nc) 구조를 포함하는 것을 가리킨다.
예를 들어 에너지 분산형 X선 분광법(EDX)의 매핑 화상으로부터, CAC 구성을 가지는 In-Ga-Zn 산화물은 GaO X 3을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 고르지 않게 분포되고 혼합되는 구조를 가지는 것이 확인된다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조를 가지고, IGZO 화합물과 상이한 특징을 가진다. 즉 CAC-OS에서, GaO X3 등을 주성분으로서 포함하는 영역 및 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역은 분리되어, 모자이크 패턴이 형성된다.
In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역의 도전성은, GaO X3 등을 주성분으로서 포함하는 영역의 도전성보다 높다. 바꿔 말하면 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역을 캐리어가 흐를 때, 산화물 반도체의 도전성이 발현된다. 따라서 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역이, 산화물 반도체에 클라우드상으로 분포되면, 높은 전계 효과 이동도(μ)가 실현될 수 있다.
한편, GaO X3 등을 주성분으로서 포함하는 영역의 절연성은, In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역의 절연성보다 높다. 바꿔 말하면 GaO X3 등을 주성분으로서 포함하는 영역이 산화물 반도체에 분포되면, 누설 전류가 억제될 수 있고 양호한 스위칭 동작이 실현될 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaO X3 등에서 유래하는 절연성과 In X2 Zn Y2 O Z2 또는 InO X1 에서 유래하는 도전성이 서로를 보완함으로써, 높은 온 상태 전류(Ion) 및 높은 전계 효과 이동도(μ)가 실현될 수 있다.
CAC-OS를 포함하는 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 디스플레이를 대표로 하는 다양한 반도체 장치에 적합하게 사용된다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 도면을 참조하여 설명한다.
이하에서 설명하는 전자 기기의 각각은 표시부에 본 발명의 일 형태의 표시 장치가 제공된다. 따라서, 전자 기기는 높은 해상도를 실현한다. 또한, 전자 기기는 높은 해상도와 대형 화면의 양쪽을 실현할 수 있다.
본 발명의 일 형태의 전자 기기의 표시부는 예를 들어, 풀 HD, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도의 화상을 표시할 수 있다. 표시부의 화면 크기로서, 대각선 크기를 20인치 이상, 30인치 이상, 50인치 이상, 60인치 이상, 또는 70인치 이상으로 할 수 있다.
전자 기기의 예에는, 텔레비전 장치, 데스크톱 또는 노트북형 퍼스널 컴퓨터, 컴퓨터 등의 모니터, 디지털 사이니지, 및 대형 게임기(예를 들어, 파칭코기) 등 비교적 큰 화면의 전자 기기; 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라; 디지털 포토 프레임; 휴대 전화기, 휴대용 게임기; 휴대 정보 단말기; 및 음성 재생 장치가 포함된다.
본 발명의 일 형태의 전자 기기 또는 조명 장치는 집 또는 건물의 만곡된 내벽/외벽의 표면, 또는 자동차의 만곡된 내장/외장의 표면을 따라 포함될 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 포함하여도 좋다. 신호가 안테나에 의하여 수신되면, 전자 장치는 화상 또는 정보 등을 표시부에 표시할 수 있다. 전자 기기가 안테나 및 이차 전지를 포함하는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서)를 포함하여도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 정보(예를 들어 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하는 기능 등의 다양한 기능을 가질 수 있다.
도 24의 (A)는 텔레비전 장치의 예를 도시한 것이다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함된다. 여기서 하우징(7101)은 스탠드(7103)에 의하여 지탱된다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 24의 (A)에 도시된 텔레비전 장치(7100)는 하우징(7101)에 제공된 조작 스위치 또는 독립된 리모트 컨트롤러(7111)로 조작할 수 있다. 또한, 표시부(7000)는 터치 센서를 포함하여도 좋다. 손가락 등으로 표시부(7000)를 터치함으로써, 텔레비전 장치(7100)를 조작할 수 있다. 또한, 리모트 컨트롤러(7111)에는, 리모트 컨트롤러(7111)로부터 출력된 정보를 표시하기 위한 표시부가 제공되어도 좋다. 리모트 컨트롤러(7111)의 조작 키 또는 터치 패널에 의하여 채널 및 음량을 제어할 수 있고, 표시부(7000)에 표시되는 화상을 제어할 수 있다.
또한 텔레비전 장치(7100)에는 수신기 및 모뎀 등이 제공되어도 좋다. 수신기를 사용하여, 일반 텔레비전 방송을 수신할 수 있다. 텔레비전 장치를 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 단방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이)의 정보 통신을 행할 수 있다.
도 24의 (B)는 노트북형 퍼스널 컴퓨터(7200)를 도시한 것이다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 및 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에는 표시부(7000)가 포함된다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 24의 (C) 및 (D)는 디지털 사이니지의 예를 도시한 것이다.
도 24의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한, 디지털 사이니지(7300)는 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 다양한 센서, 및 마이크로폰 등을 포함할 수 있다.
도 24의 (D)는 원주 형상의 기둥(7401)에 장착된 디지털 사이니지(7400)를 도시한 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.
본 발명의 일 형태의 표시 장치는 도 24의 (C) 및 (D)에 도시된 표시부(7000)의 각각에 사용될 수 있다.
표시부(7000)의 면적이 커지면 한번에 더 많은 정보를 제공할 수 있다. 또한, 표시부(7000)가 커지면 눈길을 더 끌기 때문에, 예를 들어 광고의 효과를 높일 수 있다. 표시부(7000)는 터치 패널을 포함하는 것이 바람직하다. 표시부(7000)의 일부를 터치함으로써, 사용자는 표시부(7000)의 표시 영역(7001)에 표시되는 자세한 정보를 얻을 수 있다.
표시부(7000)에 터치 패널을 사용하는 것은 표시부(7000)에 정지 화상 또는 동영상을 표시하는 것에 더하여, 사용자에 의한 직관적인 조작이 가능하기 때문에 바람직하다. 표시 장치를 노선 또는 교통 정보 등의 정보를 제공하는 데 사용하는 경우, 직관적인 조작에 의하여 유용성이 높아질 수 있다.
또한, 도 24의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 무선 통신을 통하여 사용자가 가지는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 연동하는 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보는 정보 단말기(7311 또는 7411)의 화면에 표시될 수 있다. 또한, 정보 단말기(7311 또는 7411)의 조작에 의하여, 표시부(7000)에 표시된 화상을 전환할 수 있다.
또한, 디지털 사이니지(7300 또는 7400)가 정보 단말기(7311 또는 7411)의 화면을 조작 수단(컨트롤러 또는 터치 패널)으로서 사용하여 게임을 실행하도록 할 수 있다. 따라서, 불특정 다수가 동시에 게임에 참가하고 즐길 수 있다.
도 24의 (E)는 휴대 정보 단말기(7500)의 사시도이다. 휴대 정보 단말기는 예를 들어, 전화기, 노트, 및 정보 열람 시스템 중 하나 이상으로서 기능한다. 구체적으로는, 이 휴대 정보 단말기는 스마트폰으로서 사용될 수 있다. 본 실시형태에 도시된 휴대 정보 단말기는 예를 들어, 휴대 전화의 통화, 전자 메일, 문서의 판독 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말기(7500)는 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 도 24의 (E)에 도시된 바와 같이, 3개의 조작 키(7502)를 하나의 면에 표시하고, 직사각형으로 나타낸 정보(7503)를 다른 면에 표시할 수 있다. 표시부(7000)에 표시되는 조작 키(7502)는 터치 패널을 통하여 조작되어도 좋다. 도 24의 (E)는 휴대 정보 단말기의 측면에 정보가 표시되는 예를 도시한 것이다. 휴대 정보 단말기의 3개 이상의 면에 정보를 표시하여도 좋다.
정보의 예에는 SNS(social networking service)로부터의 알림, 전자 메일의 수신 또는 전화의 착신을 나타내는 표시, 전자 메일 등의 제목, 전자 메일 등의 송신자, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 강도가 포함된다. 또는 정보 대신에 조작 키 또는 아이콘 등을 표시하여도 좋다.
도 24의 (F)는 하우징(7601), 하우징(7602), 본 발명의 일 형태의 표시부(7000), 광 센서(7604), 광 센서(7605), 및 스위치(7606) 등을 포함하는 태블릿형 퍼스널 컴퓨터를 도시한 것이다. 표시부(7000)는 하우징(7601) 및 하우징(7602)에 의하여 지지되어 있다. 표시부(7000)는 가요성 기판을 사용하여 형성되기 때문에 유연하게 구부릴 수 있는 기능을 가진다.
하우징(7601)과 하우징(7602) 간의 각도를 힌지(7607) 및 힌지(7608)를 사용하여 변경함으로써, 하우징(7601)과 하우징(7602)이 서로 중첩되도록 표시부(7000)를 접을 수 있다. 도시하지 않았지만, 개폐 센서를 내장함으로써, 상술한 각도 변화를 태블릿형 퍼스널 컴퓨터의 사용 조건에 관한 정보로서 사용할 수 있다. 태블릿형 퍼스널 컴퓨터에 사용되는 본 발명의 일 형태의 표시부(7000)는, 조작 환경에서의 외광의 강도에 상관없이 고품질의 화상을 표시할 수 있고 저소비전력을 실현할 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
BL1: 광, BL2: 광, C1: 용량 소자, C2: 용량 소자, D1: 거리, D2: 거리, G1: 배선, G2: 배선, G3: 배선, GD1: 배선, GD2: 배선, GD3: 배선, GD4: 배선, GL1: 광, GL2: 광, RL1: 광, RL2: 광, S1: 배선, S2: 배선, S3: 배선, SW1: 스위치, SW2: 스위치, VCOM1: 배선, VCOM2: 배선, 11: 기판, 12: 기판, 20: 액정 소자, 21: 도전층, 22: 액정, 23: 도전층, 24a: 배향막, 24b: 배향막, 26: 절연층, 30: 트랜지스터, 31: 도전층, 31a: 도전층, 32: 반도체층, 32p: 반도체층, 33a: 도전층, 33b: 도전층, 33c: 도전층, 33d: 도전층, 34: 절연층, 35: 불순물 반도체층, 37: 반도체층, 38: 접속부, 39a: 편광판, 39b: 편광판, 41: 착색층, 42: 차광층, 60: 용량 소자, 70: 표시 영역, 75: 화소 유닛, 76: 화소, 76B: 표시 소자, 76G: 표시 소자, 76R: 표시 소자, 77: 화소, 77B: 표시 소자, 77G: 표시 소자, 77R: 표시 소자, 79: 광, 81: 절연층, 82: 절연층, 83: 절연층, 84: 절연층, 90: 백라이트 유닛, 117: 절연층, 125: 절연층, 129: 광 확산판, 133a: 배향막, 133b: 배향막, 134: 착색층, 135: 착색층, 136: 차광층, 140: 편광판, 142: 접착층, 143: 접착층, 191: 도전층, 192: EL층, 193a: 도전층, 193b: 도전층, 201: 트랜지스터, 204: 접속부, 205: 트랜지스터, 206: 트랜지스터, 207: 접속부, 211: 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 216: 절연층, 217: 절연층, 220: 절연층, 221: 도전층, 222: 도전층, 223: 도전층, 224: 도전층, 231: 반도체층, 242: 접속층, 243: 커넥터, 251: 개구, 252: 접속부, 300: 표시 패널, 311: 전극, 311b: 도전층, 312: 액정, 313: 도전층, 340: 액정 소자, 351: 기판, 360: 발광 소자, 360b: 발광 소자, 360g: 발광 소자, 360r: 발광 소자, 360w: 발광 소자, 361: 기판, 362: 표시부, 364: 회로, 365: 배선, 366: 입력 장치, 370: 도전층, 372: FPC, 373: IC, 400: 표시 장치, 410: 화소, 451: 개구, 812: 이동 기구, 813: 이동 기구, 815: 스테이지, 816: 볼 스크류 기구, 820: 레이저 발진기, 821: 광학계 유닛, 822: 미러, 823: 마이크로렌즈 어레이, 824: 마스크, 825: 레이저 광, 826: 레이저 광, 827: 레이저 빔, 830: 기판, 840: 비정질 실리콘층, 841: 다결정 실리콘층, 1000: 전자 기기, 1011: 프로세서, 1012: 기억 장치, 1013: 입력 장치, 1014: 클럭 생성 회로, 1015: 스피커, 1016: 마이크로폰, 1100: 표시 장치, 1101: 디스플레이 컨트롤러, 1102: 표시 패널, 1111: 디코더 회로, 1112: 해시 생성 회로, 1113: 프레임 메모리, 1114: 화상 처리 회로, 1115: 해시 제어 회로, 1115a: EOF 검출 회로, 1115b: 메모리, 1116: 비교 회로, 1116a: 비교 제어 회로, 1116b: 메모리, 1117: 타이밍 제어 회로, 1121: 데이터 서버, 1122: 외부 기억 장치, 1130: 래치 회로, 1131: 연산 회로, 1132: 가산 회로, 1133: 메모리, 7000: 표시부, 7001: 표시 영역, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 7500: 휴대 정보 단말, 7502: 조작 키, 7503: 정보, 7601: 하우징, 7602: 하우징, 7604: 광 센서, 7605: 광 센서, 7606: 스위치, 7607: 힌지.
본 출원은 2017년 1월 24일에 일본 특허청에 출원된 일련 번호 2017-010511의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (18)

  1. 표시 장치로서,
    화소를 포함하는 표시 패널; 및
    해시 생성 회로, 해시 제어 회로, 비교 회로, 타이밍 제어 회로, 및 화상 처리 회로를 포함하는 디스플레이 컨트롤러를 포함하고,
    상기 해시 생성 회로는 제 1 표시 데이터로부터 제 1 해시값, 제 2 표시 데이터로부터 제 2 해시값을 생성하고, 상기 제 1 표시 데이터 및 상기 제 2 표시 데이터를 프레임 메모리에 공급하고,
    상기 해시 제어 회로는 상기 제 1 해시값 및 상기 제 2 해시값을 결정하고,
    상기 비교 회로는 상기 제 1 해시값과 상기 제 2 해시값을 비교하고, 상기 제 1 해시값이 상기 제 2 해시값과 상이할 때 상기 타이밍 제어 회로를 기동하고, 상기 제 1 해시값이 상기 제 2 해시값과 동일할 때 상기 타이밍 제어 회로의 동작을 정지하고,
    상기 타이밍 제어 회로는 상기 화상 처리 회로를 기동하여 상기 프레임 메모리에 저장된 상기 제 2 표시 데이터에 화상 처리를 행하고,
    상기 화상 처리 회로는 처리된 상기 제 2 표시 데이터를 상기 표시 패널에 송신하여 표시를 갱신하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 표시 데이터에 포함되는 상기 화소의 제 1 좌표 정보를 규칙적으로 샘플링하여 상기 제 1 해시값을 생성하고,
    상기 해시 생성 회로는 상기 제 2 표시 데이터에 포함되는 상기 화소의 상기 제 1 좌표 정보를 규칙적으로 샘플링하여 상기 제 2 해시값을 생성하는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 표시 데이터에 제 1 가중 계수를 추가하여 상기 제 1 해시값을 생성하고, 상기 제 2 표시 데이터에 제 2 가중 계수를 추가하여 상기 제 2 해시값을 생성하는, 표시 장치.
  4. 제 1 항에 있어서,
    상기 화소는 부화소를 포함하고,
    상기 제 1 표시 데이터는 제 1 서브 표시 데이터를 포함하고,
    상기 제 2 표시 데이터는 제 2 서브 표시 데이터를 포함하고,
    상기 해시 생성 회로는 상기 제 1 서브 표시 데이터로부터 제 1 서브 해시값, 상기 제 2 서브 표시 데이터로부터 제 2 서브 해시값을 생성하는, 표시 장치.
  5. 제 4 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 서브 표시 데이터에 포함되는 상기 부화소의 제 2 좌표 정보를 규칙적으로 샘플링하여 상기 제 1 서브 해시값을 생성하고,
    상기 해시 생성 회로는 상기 제 2 서브 표시 데이터에 포함되는 상기 부화소의 상기 제 2 좌표 정보를 규칙적으로 샘플링하여 상기 제 2 서브 해시값을 생성하는, 표시 장치.
  6. 제 4 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 서브 표시 데이터에 제 3 가중 계수를 추가하여 상기 제 1 서브 해시값을 생성하고, 상기 제 2 서브 표시 데이터에 제 4 가중 계수를 추가하여 상기 제 2 서브 해시값을 생성하는, 표시 장치.
  7. 제 1 항에 있어서,
    상기 디스플레이 컨트롤러 및 상기 표시 패널의 각각은 트랜지스터를 포함하고,
    상기 트랜지스터는 반도체층에 비정질 실리콘 또는 다결정 실리콘을 포함하는, 표시 장치.
  8. 제 1 항에 있어서,
    상기 디스플레이 컨트롤러 및 상기 표시 패널의 각각은 트랜지스터를 포함하고,
    상기 트랜지스터는 반도체층에 금속 산화물을 포함하는, 표시 장치.
  9. 제 1 항에 따른 표시 장치를 포함하는, 표시 모듈.
  10. 제 1 항에 따른 표시 장치를 포함하는, 전자 기기.
  11. 표시 장치로서,
    화소를 포함하는 표시 패널; 및
    해시 생성 회로, 비교 회로, 및 타이밍 제어 회로를 포함하는 디스플레이 컨트롤러를 포함하고,
    상기 해시 생성 회로는 제 1 표시 데이터로부터 제 1 해시값을 생성하고 상기 제 1 표시 데이터를 프레임 메모리에 공급하고,
    상기 비교 회로는 상기 제 1 해시값과 제 2 해시값을 비교하고, 상기 제 1 해시값이 상기 제 2 해시값과 상이할 때 상기 타이밍 제어 회로를 기동하고, 상기 제 1 해시값이 상기 제 2 해시값과 동일할 때 상기 타이밍 제어 회로의 동작을 정지하는, 표시 장치.
  12. 제 11 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 표시 데이터에 포함되는 상기 화소의 제 1 좌표 정보를 규칙적으로 샘플링하여 상기 제 1 해시값을 생성하는, 표시 장치.
  13. 제 11 항에 있어서,
    상기 해시 생성 회로는 상기 제 1 표시 데이터에 제 1 가중 계수를 추가하여 상기 제 1 해시값을 생성하는, 표시 장치.
  14. 제 11 항에 있어서,
    상기 디스플레이 컨트롤러 및 상기 표시 패널의 각각은 트랜지스터를 포함하고,
    상기 트랜지스터는 반도체층에 비정질 실리콘 또는 다결정 실리콘을 포함하는, 표시 장치.
  15. 제 11 항에 있어서,
    상기 디스플레이 컨트롤러 및 상기 표시 패널의 각각은 트랜지스터를 포함하고,
    상기 트랜지스터는 반도체층에 금속 산화물을 포함하는, 표시 장치.
  16. 제 11 항에 따른 표시 장치를 포함하는, 표시 모듈.
  17. 제 11 항에 따른 표시 장치를 포함하는, 전자 기기.
  18. 전자 기기로서,
    제 1 데이터로부터 제 1 해시값을 생성하고,
    제 2 데이터로부터 제 2 해시값을 생성하고,
    상기 제 1 해시값과 상기 제 2 해시값을 비교하고,
    상기 제 1 해시값이 상기 제 2 해시값과 상이할 때 상기 제 2 데이터를 송신하고,
    상기 제 1 해시값이 상기 제 2 해시값과 동일할 때 상기 제 2 데이터를 송신하지 않는, 전자 기기.
KR1020197023552A 2017-01-24 2018-01-10 표시 장치 및 전자 기기 KR20190104394A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-010511 2017-01-24
JP2017010511 2017-01-24
PCT/IB2018/050139 WO2018138590A1 (en) 2017-01-24 2018-01-10 Display device and electronic device

Publications (1)

Publication Number Publication Date
KR20190104394A true KR20190104394A (ko) 2019-09-09

Family

ID=62979270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023552A KR20190104394A (ko) 2017-01-24 2018-01-10 표시 장치 및 전자 기기

Country Status (7)

Country Link
US (1) US11200859B2 (ko)
JP (2) JP2018120220A (ko)
KR (1) KR20190104394A (ko)
CN (1) CN110192239A (ko)
DE (1) DE112018000492T5 (ko)
TW (1) TW201834256A (ko)
WO (1) WO2018138590A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876607B1 (ko) * 2014-10-30 2018-07-16 한국과학기술원 펌웨어 기반의 휴대 및 확장이 가능한 광분광학 시스템 및 그 제어 방법
JP6661162B1 (ja) * 2018-07-25 2020-03-11 株式会社エアロネクスト プロペラ、モータ部品及びこれを備えた飛行体
KR20200119601A (ko) * 2019-04-10 2020-10-20 현대모비스 주식회사 차량의 바이너리 데이터 처리 장치 및 방법
US11366879B2 (en) * 2019-07-08 2022-06-21 Microsoft Technology Licensing, Llc Server-side audio rendering licensing
CN113450724A (zh) 2020-03-26 2021-09-28 聚积科技股份有限公司 扫描式显示器及其驱动装置
CN113450721A (zh) 2020-03-26 2021-09-28 聚积科技股份有限公司 扫描式显示器及其驱动装置与驱动方法
US11348543B2 (en) 2020-03-26 2022-05-31 Macroblock, Inc. Scan-type display apparatus, and driving device and driving method thereof
CN113450719A (zh) 2020-03-26 2021-09-28 聚积科技股份有限公司 扫描式显示器的驱动方法及其驱动装置
US11568793B2 (en) 2020-03-26 2023-01-31 Macroblock, Inc. Scan-type display apparatus, and driving device and driving method thereof
CN113450723A (zh) 2020-03-26 2021-09-28 聚积科技股份有限公司 扫描式显示器及其驱动装置与驱动方法
TWI769616B (zh) * 2020-03-26 2022-07-01 聚積科技股份有限公司 掃描式顯示器的驅動方法及其驅動裝置
CN113872996A (zh) * 2020-06-30 2021-12-31 华为技术有限公司 数据对账方法及装置
CN113554967A (zh) * 2021-07-06 2021-10-26 北京奕斯伟计算技术有限公司 像素数据的处理方法、装置、电子设备及存储介质
DE102022109518B4 (de) 2022-04-20 2024-03-07 Lisa Dräxlmaier GmbH Beleuchtungsvorrichtung zur fahrzeuginnenraumbeleuchtung
CN115220251B (zh) * 2022-06-30 2023-11-17 清华大学深圳国际研究生院 液晶像素单元、显示电路、透射式和反射式液晶显示器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
WO2011155098A1 (ja) 2010-06-10 2011-12-15 パナソニック株式会社 再生装置、記録媒体、再生方法、プログラム
JP2012069932A (ja) 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2013168631A (ja) 2011-12-09 2013-08-29 Semiconductor Energy Lab Co Ltd 記憶装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2282307A (en) 1993-09-24 1995-03-29 Ibm Disabling display unit when image is unchanged
JPH07209672A (ja) 1993-12-03 1995-08-11 Semiconductor Energy Lab Co Ltd 非発光型ディスプレーを有する電子装置
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3266402B2 (ja) 1993-12-28 2002-03-18 キヤノン株式会社 表示装置
TW475079B (en) * 1994-05-24 2002-02-01 Semiconductor Energy Lab Liquid crystal display device
JP3593212B2 (ja) 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JP4035383B2 (ja) 2001-10-22 2008-01-23 株式会社リコー 電子透かしの符号生成装置と符号生成方法、および電子透かしの復号装置と復号方法、並びに電子透かしの符号生成復号プログラムと、これを記録した記録媒体
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
TW200949822A (en) * 2007-11-26 2009-12-01 Tpo Displays Corp Display system and method for reducing power consumption of same
JP2010281695A (ja) * 2009-06-04 2010-12-16 Toshiba Corp 半導体集積回路
JP5158982B2 (ja) 2009-09-10 2013-03-06 株式会社ナナオ 画像表示装置
US9406155B2 (en) 2009-09-25 2016-08-02 Arm Limited Graphics processing systems
CN102576518A (zh) 2009-10-16 2012-07-11 株式会社半导体能源研究所 液晶显示设备以及具有其的电子装置
WO2011052344A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic appliance including the same
KR101987790B1 (ko) 2009-11-13 2019-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
US20110164027A1 (en) 2010-01-06 2011-07-07 Qualcomm Mems Technologies, Inc. Method of detecting change in display data
TWI594173B (zh) 2010-03-08 2017-08-01 半導體能源研究所股份有限公司 電子裝置及電子系統
CN101887457B (zh) * 2010-07-02 2012-10-03 杭州电子科技大学 基于内容的复制图像检测方法
US8732496B2 (en) 2011-03-24 2014-05-20 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US8644620B1 (en) * 2011-06-21 2014-02-04 Google Inc. Processing of matching regions in a stream of screen images
CN102426824B (zh) * 2011-09-28 2014-09-17 福建华映显示科技有限公司 显示器、时序控制器及其操作方法
WO2013118644A1 (ja) * 2012-02-07 2013-08-15 シャープ株式会社 表示装置およびその駆動方法
US8749541B2 (en) * 2012-04-05 2014-06-10 Apple Inc. Decreasing power consumption in display devices
KR101954947B1 (ko) 2012-07-18 2019-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103247249B (zh) * 2013-04-27 2015-09-02 京东方科技集团股份有限公司 显示控制电路、显示控制方法及显示装置
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
JP6337506B2 (ja) 2014-02-24 2018-06-06 セイコーエプソン株式会社 画像表示装置、及び、画像表示装置の制御方法
US9940686B2 (en) * 2014-05-14 2018-04-10 Intel Corporation Exploiting frame to frame coherency in a sort-middle architecture
US9922613B2 (en) * 2014-07-11 2018-03-20 Sharp Kabushiki Kaisha Image display device
CN105159162B (zh) * 2015-08-14 2017-11-07 北京拓盛电子科技有限公司 计量系统中的非计量数据的处理方法
CN105844669B (zh) * 2016-03-28 2018-11-13 华中科技大学 一种基于局部哈希特征的视频目标实时跟踪方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
WO2011155098A1 (ja) 2010-06-10 2011-12-15 パナソニック株式会社 再生装置、記録媒体、再生方法、プログラム
JP2012069932A (ja) 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2013168631A (ja) 2011-12-09 2013-08-29 Semiconductor Energy Lab Co Ltd 記憶装置

Also Published As

Publication number Publication date
JP7463445B2 (ja) 2024-04-08
WO2018138590A1 (en) 2018-08-02
CN110192239A (zh) 2019-08-30
DE112018000492T5 (de) 2019-10-31
JP2022142796A (ja) 2022-09-30
US20190362683A1 (en) 2019-11-28
JP2018120220A (ja) 2018-08-02
TW201834256A (zh) 2018-09-16
US11200859B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
JP7463445B2 (ja) 表示装置
US11640807B2 (en) Display device
KR102567126B1 (ko) 표시 장치
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP7089478B2 (ja) 表示装置、表示モジュール、及び電子機器
CN101826521A (zh) 半导体装置
US11762250B2 (en) Display device and electronic device
JP2018120214A (ja) 表示装置
JP7439163B2 (ja) 表示装置
JP7051806B2 (ja) 認証システム及び通信システム
US10504470B2 (en) Driving method of display device
JP2018146730A (ja) 表示装置、および表示装置の動作方法
JP2018141947A (ja) 表示装置および電子機器
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法
CN117476701A (zh) 显示装置
TW202405786A (zh) 顯示裝置

Legal Events

Date Code Title Description
A201 Request for examination