KR20190099723A - 메모리 시스템 및 이의 동작 방법 - Google Patents

메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20190099723A
KR20190099723A KR1020180019528A KR20180019528A KR20190099723A KR 20190099723 A KR20190099723 A KR 20190099723A KR 1020180019528 A KR1020180019528 A KR 1020180019528A KR 20180019528 A KR20180019528 A KR 20180019528A KR 20190099723 A KR20190099723 A KR 20190099723A
Authority
KR
South Korea
Prior art keywords
diode
light
insulator
polarized
unit
Prior art date
Application number
KR1020180019528A
Other languages
English (en)
Other versions
KR102075036B1 (ko
Inventor
이재동
김칠민
김영재
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020180019528A priority Critical patent/KR102075036B1/ko
Publication of KR20190099723A publication Critical patent/KR20190099723A/ko
Application granted granted Critical
Publication of KR102075036B1 publication Critical patent/KR102075036B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예에 따르면, 메모리 셀 어레이를 포함하는 광학 메모리 시스템에 있어서, 상기 메모리 셀 어레이에 포함된 적어도 하나의 단위 셀은, 제1전극 및 제2전극을 포함하는 커패시터; 상기 제1전극에 각각 전기적으로 연결된 제1다이오드 및 제2다이오드를 포함하며, 상기 제1다이오드는 서로 접합된 제1부도체 및 제2부도체를 포함하고, 상기 제2다이오드는 서로 접합된 제3부도체 및 제4부도체를 포함하며, 상기 제1부도체 내지 상기 제4부도체는 각각 5 eV 이상의 밴드갭을 갖는, 광학 메모리 시스템을 제공한다.

Description

메모리 시스템 및 이의 동작 방법{MEMORY SYSTEM AND OPERATION METHOD FOR THE SAME}
본 발명은 메모리 시스템 및 이의 동작 방법에 관한 것으로서, 더 상세하게는 극초단파 레이저 펄스에 의해 동작하는 페타헤르츠 광학 메모리 시스템 및 이의 동작 방법에 관한 것이다.
정보통신기술의 비약적 발전으로 말미암아, 다루어지는 정보의 용량이나 네트워크의 전송량이 폭발적으로 늘어나고 있다. 한편, 네트워크 상의 고속 및 대용량 전송은 광섬유를 이용하여 실현되고 있으나, 네트워크의 노드 부분에서는 정보처리를 위해 광신호를 일단 전기신호로 변환하고 있다.
이와 같이, 광신호를 전기신호로 변환하여 신호처리를 함에 따라 네트워크 상의 통신속도가 제한되고 있으며, 광신호를 도중에 전기신호로 변환하지 않고 직접 정보를 처리하는 광정보 처리 기술이 요청되고 있다.
한편, 메모리 시스템은 퍼스널 컴퓨터 시스템(personal computer system), 임베디드 프로세서 기반 시스템(embedded processor-based systems), 비디오 이미지 처리 회로(video image processing cirduits), 휴대전화 등과 같은 많은 전자 제품에서 데이터, 프로그램 코드 및/또는 다른 정보의 저장을 위해 사용된다.
이러한 메모리 시스템을 광정보 처리 기술에 접목시키기 위해 광학 메모리 소자에 관한 연구가 진행되고 있다. 광학 메모리 소자는 광을 이용하여 정보를 기록/재생할 수 있는 메모리를 말한다.
광학 메모리 소자는 종래의 반도체 트랜지스터 기반의 메모리 소자가 가지는속도의 한계를 극복할 수 있는 소자라는 점에서 광학 메모리 소자에 대한 다양한 아이디어가 제안되고 있으나, 아직까지 페타헤르츠 속도의 광학 메모리 소자를 구현한 예는 보고되지 않고 있다.
KR 10-1531981 A, 2015.06.22
본 발명은, 페타헤르츠 구동 속도를 구현할 수 있는 광학 메모리 시스템 및 광학 메모리 시스템의 동작 방법을 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메모리 셀 어레이를 포함하는 광학 메모리 시스템에 있어서, 상기 메모리 셀 어레이에 포함된 적어도 하나의 단위 셀은, 제1전극 및 제2전극을 포함하는 커패시터; 상기 제1전극에 각각 전기적으로 연결된 제1다이오드 및 제2다이오드를 포함하며, 상기 제1다이오드는 서로 접합된 제1부도체 및 제2부도체를 포함하고, 상기 제2다이오드는 서로 접합된 제3부도체 및 제4부도체를 포함하며, 상기 제1부도체 내지 상기 제4부도체는 각각 5 eV 이상의 밴드갭을 갖는, 광학 메모리 시스템을 제공한다.
상기 제1부도체와 상기 제4부도체는 각각 낮은 전자 질량(LEM; low electron mass) 물질이며, 상기 제2부도체와 상기 제3부도체는 각각 낮은 정공 질량(LHM; low hole mass) 물질일 수 있으며, 여기서, 상기 LEM 물질은 전자의 질량이 정공의 질량보다 작은 물질을 의미하며 상기 LHM 물질은 정공의 질량이 전자의 질량보다 작은 물질을 의미한다.
상기 제1부도체와 상기 제3부도체는 각각 상기 커패시터의 제1전극과 전기적으로 연결될 수 있다.
상기 LEM 물질은 실리콘산화물(SiO2), LiF, NaF 및 KF를 포함하는 그룹에서 선택된 적어도 어느 하나이며, 상기 LHM 물질은 PbTiO3, B6O, ZrSO, Tl4V2O7, K2Pb2O3 및 Pb2Sn2O3를 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다.
상기 제1다이오드에 제1방향으로 편광된 광을 조사하고 상기 2다이오드에 상기 제1방향과 다른 제2방향으로 편광된 광을 조사하는 광원을 더 포함할 수 있다.
상기 제1방향과 상기 제2방향은 서로 수직일 수 있다.
상기 광원은 10 펨토초 이하의 펄스폭을 갖는 레이저일 수 있다.
상기 제1다이오드에 연결된 제3다이오드를 더 포함할 수 있다.
상기 제3다이오드에 제1방향으로 편광된 광을 조사하고 상기 제1다이오드 및 상기 제2다이오드에 상기 제1방향과 다른 제2방향으로 편광된 광을 조사하는 광원을 더 포함할 수 있다.
본 발명의 일 관점에 따르면, 제1전극 및 제2전극을 포함하는 커패시터, 상기 제1전극에 각각 전기적으로 연결된 제1다이오드 및 제2다이오드를 포함하며, 상기 제1다이오드는 서로 접합된 제1부도체 및 제2부도체를 포함하고, 상기 제2다이오드는 서로 접합된 제3부도체 및 제4부도체를 포함하며, 상기 제1부도체 내지 상기 제4부도체는 각각 5 eV 이상의 밴드갭을 갖는 메모리 셀 어레이을 포함하는 메모리 광학 메모리 시스템의 동작 방법에 있어서, 쓰기, 읽기 및 소거 시, 상기 제1다이오드 및 상기 제2다이오드 중 적어도 하나에 10 펨토초 이하의 펄스폭을 갖는 레이저를 조사하는, 광학 메모리 시스템의 동작 방법을 제공한다.
상기 제1다이오드에 제1방향으로 편광된 제1광을 조사하여 쓰기 동작을 수행, 상기 제2다이오드에 제2방향으로 편광된 제2광을 조사하여 읽기 동작을 수행, 및 상기 제2다이오드에 제2방향으로 편광된 제3광을 조사하여 소거 동작을 수행할 수 있다.
상기 제1방향과 상기 제2방향은 서로 수직이며, 상기 제3광의 세기는 상기 제2광의 세기보다 클 수 있다.
상기 제1부도체와 상기 제4부도체는 각각 낮은 전자 질량(LEM; low electron mass) 물질이며, 상기 제2부도체와 상기 제3부도체는 각각 낮은 정공 질량(LHM; low hole mass) 물질일 수 있으며, 여기서, 상기 LEM 물질은 전자의 질량이 정공의 질량보다 작은 물질을 의미하며 상기 LHM 물질은 정공의 질량이 전자의 질량보다 작은 물질을 의미한다.
상기 제1다이오드에 연결된 제3다이오드를 더 포함하며, 상기 제3다이오드에 제1방향으로 편광된 광을 조사하고 제1다이오드에 제2방향으로 편광된 광을 조사하여 쓰기 동작을 수행, 상기 제2다이오드에 제2방향으로 편광된 광을 조사하여 읽기 동작을 수행, 및 상기 제2다이오드에 제2방향으로 편광된 광을 조사하여 소거 동작을 수행할 수 있다.
상기 쓰기 동작은 상기 제3다이오드에 제1방향으로 편광된 광과 제1다이오드에 제2방향으로 편광된 광을 동시에 조사하여 수행될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 서로 다른 2개의 유전체의 헤테로 접합에 의해 구현된 페타헤르츠 다이오드를 이용한 고속의 광학 메모리 시스템 및 광학 메모리 시스템의 동작 방법을 제공할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 광학 메모리 시스템을 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 광학 메모리 시스템의 메모리 셀 어레이에 포함된 단위 셀을 나타낸 회로도이다.
도 3a는 도 2에 포함된 제1부도체와 제4부도체의 에너지 밴드를 개략적으로 나타낸 그래프이다.
도 3b는 도 2에 포함된 제2부도체와 제3부도체의 에너지 밴드를 개략적으로 나타낸 그래프이다.
도 4a는 LEM 물질과 LHM 물질이 접합된 다이오드에 제1방향으로 편광된 광이 조사된 경우를 나타낸 개념도이다.
도 4b는 도 4a의 다이오드에 흐르는 전류 밀도(J)를 시간에 따라 나타낸 그래프이다.
도 5a는 LEM 물질과 LHM 물질이 접합된 다이오드에 제2방향으로 편광된 광이 조사된 경우를 나타낸 개념도이다.
도 5b는 도 5a의 다이오드에 흐르는 전류 밀도(J)를 시간에 따라 나타낸 그래프이다.
도 6a는 본 발명의 일 실시예에 따른 단위 셀의 쓰기(write) 동작을 나타낸 개념도이다.
도 6b는 도 6a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)을 시간에 따라 나타낸 그래프이다.
도 7a는 본 발명의 일 실시예에 따른 단위 셀의 읽기(read) 동작을 나타낸 개념도이다.
도 7b는 도 7a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)을 시간에 따라 나타낸 그래프이다.
도 7c는 도 7a의 단위 셀에 포함된 제2다이오드로부터 출력되는 전류 밀도(JC)를 시간에 따라 나타낸 그래프이다.
도 8a는 본 발명의 일 실시예에 따른 단위 셀의 소거(erase) 동작을 나타낸 개념도이다.
도 8b는 도 8a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)을 시간에 따라 나타낸 그래프이다.
도 8c는 도 8a의 단위 셀에 포함된 제2다이오드로부터 출력되는 전류 밀도(JC)를 시간에 따라 나타낸 그래프이다.
도 9a는 본 발명의 일 실시예에 따른 광학 메모리 시스템의 메모리 셀 어레이에 포함된 2×2 셀 어레이를 나타낸 회로도이다.
도 9b는 도 9a의 2×2 셀 어레이의 제1다이오드 또는 제2다이오드에 조사되는 광, 커패시터에 축적된 전하량 및 출력되는 전류 밀도를 시간에 따라 나타낸 그래프이다.
도 10은 본 발명의 실시예들에 따른 광학 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타낸 블록도이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시의 다양한 실시예에서 사용될 수 있는 "포함한다" 또는 "포함할 수 있다" 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 개시의 다양한 실시예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제1 사용자 기기와 제2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 개시의 다양한 실시예의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.
본 개시의 다양한 실시예에서 사용한 용어는 단지 특정일 실시예를 설명하기 위해 사용된 것으로, 본 개시의 다양한 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 다양한 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 광학 메모리 시스템을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 광학 메모리 시스템(10)은 광학 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다. 광학 메모리 장치(100)는 메모리 셀 어레이(110), 광원(120), 및 제어 로직(130)을 포함할 수 있다. 메모리 셀 어레이(110)가 복수의 광학 메모리 셀들을 포함함에 따라, 메모리 시스템은 광학 메모리 시스템(10)으로 지칭된다.
메모리 컨트롤러(200)는 호스트(Host)로부터의 쓰기/읽기 요청에 응답하여 광학 메모리 장치(100)에 저장된 데이터를 읽거나, 또는 광학 메모리 장치(100)에 데이터를 쓰도록 광학 메모리 장치(100)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 광학 메모리 장치(100)에 커맨드(CMD) 및 제어 신호(CTRL) 등을 제공함으로써, 메모리 장치(100)에 대한 프로그램(program)(또는 쓰기), 읽기 및 소거(erase) 동작을 제어할 수 있다. 또한, 쓰여질 데이터(DATA)와 읽힌 데이터(DATA)가 메모리 컨트롤러(200)와 메모리 장치(100) 사이에서 송수신될 수 있다.
제어 로직(130)은 광학 메모리 장치(100)의 전반적인 동작을 제어할 수 있으며, 메모리 컨트롤러(200)로부터 제어 신호(CTRL)를 받아 광원(120)을 제어할 수 있다. 일 예로서, 제어 로직(130)은 광원(120)으로부터 방출되는 광의 편광 방향 및 세기 등을 조절할 수 있다.
도시하진 않았지만, 광학 메모리 장치(100)는 회로부(미도시)를 더 포함할 수 있으며, 회로부는 메모리 셀 어레이(110)로부터 읽혀진 데이터를 증폭하는 증폭기를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 광학 메모리 시스템의 메모리 셀 어레이에 포함된 단위 셀을 나타낸 회로도이고, 도 3a은 도 2에 포함된 제1부도체와 제4부도체의 에너지 밴드를 개략적으로 나타낸 그래프이며, 도 3b는 도 2에 포함된 제2부도체와 제3부도체의 에너지 밴드를 개략적으로 나타낸 그래프이다.
도 2를 참조하면, 일 실시예에 따른 광학 메모리 시스템(10)은 메모리 셀 어레이(110)를 포함하며, 메모리 셀 어레이(110)는 복수의 단위 셀(110unit)들의 어레이일 수 있다.
메모리 셀 어레이(110)에 포함된 적어도 하나의 단위 셀(110unit)은, 제1전극(3110a) 및 제2전극(3110b)을 포함하는 커패시터(3110), 제1전극(3110a)에 각각 각각 전기적으로 연결된 제1다이오드(1110) 및 제2다이오드(2110)를 포함한다. 상기 제1다이오드(1110)는 서로 접합된 제1부도체(1110a) 및 제2부도체(1110b)를 포함하고, 상기 제2다이오드(2110)는 서로 접합된 제3부도체(2110a) 및 제4부도체(2110b)를 포함한다. 여기서, 제1부도체 내지 상기 제4부도체(1110a, 1110b, 2110a, 2110b)는 각각 5 eV 이상의 밴드갭을 가질 수 있다. 여기서, 제1부도체 내지 제4부도체(1110a, 1110b, 2110a, 2110b)는 상기 밴드갭 요건을 만족하는 한 절연체뿐만 아니라, "넓은 갭 반도체"로 지칭되는 물질 또한 포함하는 개념일 수 있다.
즉, 커패시터(3110)의 제1전극(3110a), 제1다이오드(1110)의 제1부도체(1110a) 및 제2다이오드(2110)의 제3부도체(2110a)는 일 노드(Nd)에 연결될 수 있다.
도 3a 및 도 3b를 참고하면, 상기 제1부도체(1110a)와 제4부도체(2110b)는 각각 낮은 전자 질량(LEM; low electron mass) 물질이며, 제2부도체(1110b)와 제3부도체(2110a)는 각각 낮은 정공 질량(LHM; low hole mass) 물질일 수 있다.
제1 내지 제4부도체(1110a, 1110b, 2110a, 2110b)는 큰 밴드갭을 갖는 부도체이지만, LEM 물질과 LHM 물질을 헤테로 접합(heterojunction)하고 광을 조사하였을 때 LHM 물질로부터 LEM 물질로 터닐링 전류가 발생할 수 있다. 즉, 제1다이오드 및 제2다이오드는 전자기장에 의해 전류를 유발할 수 있다.
여기서, 상기 LEM 물질은 전자의 질량(me *)이 정공의 질량(mh *)보다 작은 물질, 즉 me * ≪ mh *인 조건을 만족하는 물질을 의미하며 도 3a에 도시된 바와 같은 전도대(CB)와 가전자대(VB)를 갖는 에너지 밴드를 나타내는 물질일 수 있다. 상기 LHM 물질은 정공의 질량(mh *)이 전자의 질량(me *)보다 작은 물질, 즉 mh * ≪ me *인 조건을 만족하는 물질을 의미하며 도 3b에 도시된 바와 같은 전도대(CB)와 가전자대(VB)를 갖는 에너지 밴드를 나타내는 물질일 수 있다. 전자의 질량(me *)은 유효 전자(effective electron) 질량이며, 정공의 질량(mh *)은 유효 정공(effective hole) 질량을 의미한다.
일 실시예에 따르면, 제1부도체(1110a)와 제4부도체(2110b)를 구성하는 LEM 물질은 실리콘산화물(SiO2), LiF, NaF 및 KF를 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있으며, 제2부도체(1110b)와 제3부도체(2110a)를 구성하는 LHM 물질은 PbTiO3, B6O, ZrSO, Tl4V2O7, K2Pb2O3 및 Pb2Sn2O3를 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다.
다시 도 2를 참고하면, 광학 메모리 시스템(10)은 제1다이오드(1110) 및 제2다이오드(2110)에 광을 조사하는 광원(120)을 더 포함할 수 있다. 광원(120)은 제1다이오드(1110)에 광을 조사하는 제1광원부(121) 및 제2광원부(122)를 포함할 수 있으며, 제1광원부(121)은 제1방향으로 편광된 광을 제1다이오드(1110)에 조사하고 제2광원부(122)는 제1방향과 다른 제2방향으로 편광된 광을 제2다이오드(2110)에 조사할 수 있다. 일 실시예에 따르면, 제1방향과 제2방향은 서로 수직일 수 있으며, 제1방향은 제1부도체 내지 제4부도체(1110a, 1110b, 2110a, 2110b)가 배치된 평면에 수평인 방향, 제2방향은 제1부도체 내지 제4부도체(1110a, 1110b, 2110a, 2110b)가 배치된 평면에 수직인 방향일 수 있다. 여기서, "수직"은 정확히 90도인 경우뿐만 아니라 통상의 기술자가 수직이라고 인식하는 정도인 "실질적으로 수직"을 포함하는 개념일 수 있다.
일 실시예에 따르면, 광원(120)은 10 펨토초 이하의 극초단파 펄스폭을 갖는 레이저일 수 있다. 즉, 광원(120)은 펨토초(femtosecond) 레이저 또는 아토초(attosecond) 레이저일 수 있다. 광원(120)의 펄스폭이 작을수록 광학 메모리 시스템의 동작 속도가 빨라지며, 이러한 광원(120)의 사용을 통해 페타헤르츠(petaherz) 구동 속도를 갖는 광학 메모리 시스템을 구현할 수 있다.
일 실시예에 따르면, 광원(120)은 별도의 소자로 구비된 경우뿐만 아니라, 외부의 레이저에서 광섬유를 통해 전달된 경우를 포함할 수 있다. 광원(120)은 광섬유를 통해 각각의 단위 셀(110unit)에 동시에 또는 순차적으로 광을 조사할 수 있다.
도 4a는 LEM 물질과 LHM 물질이 접합된 다이오드에 제1방향으로 편광된 광이 조사된 경우를 나타낸 개념도이고, 도 4b는 도 4a의 다이오드에 흐르는 전류 밀도(J)를 시간에 따라 나타낸 그래프이다.
도 4a를 참고하면, LEM 물질과 LHM 물질이 접합된 다이오드, 예컨대 제1다이오드(1110) 및 제2다이오드(2110)에 제1방향으로 편광된 광(La)을 조사한 경우를 나타낸 것이다. LHM 물질과 LHM 물질 상에는 각각 컨택전극(CE)이 배치될 수 있다. 도시하진 않았지만, 도 2의 제1다이오드(1110)의 제1부도체(1110a)와 제2부도체(1110b), 제2다이오드(2110)의 제3부도체(2110a)와 제4부도체(2110b) 각각에도 컨택전극(CE)이 배치될 수 있다.
도 4b를 참고하면, LHM 물질과 LHM 물질이 배치된 평면에 평행한 제1방향으로 편광된 광(La)이 조사되었을 때 LHM 물질로부터 LEM 물질 방향으로 전류가 흐른다는 것을 확인할 수 있다. 즉, 조사된 광에 포함된 펄스들의 진동(oscillation)에 대응하도록 시간(τ)에 따라 전류 밀도(J) 값이 진동하는 것을 확인할 수 있다. 그래프에서 연한 선은 광(전기장 세기 E∥=1.32 V/A)이 조사되었을 때, LHM 물질에서 여기된 전자의 양을 나타내며, 진한 선은 광(전기장 세기 E∥=1.32 V/A)이 조사되었을 때, LHM 물질로부터 LEM 물질로 흐르는 전류 밀도(J)를 나타낸다.
도 5a는 LEM 물질과 LHM 물질이 접합된 다이오드에 제2방향으로 편광된 광이 조사된 경우를 나타낸 개념도이고, 도 5b는 도 5a의 다이오드에 흐르는 전류 밀도(J)를 시간에 따라 나타낸 그래프이다.
도 5a를 참고하면, LEM 물질과 LHM 물질이 접합된 다이오드, 예컨대 제1다이오드(1110) 및 제2다이오드(2110)에 제1방향과 실질적으로 수직인 제2방향으로 편광된 광(Lb)을 조사한 경우를 나타낸 것이다. LHM 물질과 LHM 물질 상에는 각각 컨택전극(CE)이 배치될 수 있다. 도 5a의 경우 도 4a와 달리 LHM 상에 배치된 콘택전극(CE)과 LEM 상에 배치된 콘택전극(CE) 사이에 소정의 바이어스 전기장(Ebias)이 인가되어 있다.
도 5b를 참고하면, 제2방향으로 편광된 전기장의 세기(E⊥)가 1.32 V/A인 광(Lb)이 조사되었을 때 LHM 물질로부터 LEM 물질 방향으로 전류가 흐른다는 것을 확인할 수 있다. 즉, 광(Lb)이 조사됨에 따라 부도체인 LHM 물질과 LEM 물질의 접합 다이오드가 도전체로서 기능한다는 것을 알 수 있다. 반면, 광이 조사되지 않는 경우(E⊥=0)이 LHM 물질 및 LEM 물질은 본래의 성질과 같이 절연체로서 기능하게 되며, 따라서 바이어스 전기장(Ebias)의 존재에도 불구하고 전류가 흐르지 않음을 확인할 수 있다.
이하에서는, 상기와 같은 성질을 갖는 LHM 물질과 LEM 물질의 접합으로 구성된 제1다이오드(1110)와 제2다이오드(2110)를 포함하는 광학 메모리 시스템(10)에 구비되는 메모리 장치(100)의 구체적인 동작 방법을 도 6a 내지 도 6b, 도 7a 내지 도 7c, 도 8a 내지 도 8c를 참고하여 설명하기로 한다.
도 6a는 본 발명의 일 실시예에 따른 단위 셀의 쓰기(write) 동작을 나타낸 개념도이고, 도 6b는 도 6a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)를 시간에 따라 나타낸 그래프이다.
도 6a를 참고하면, 메모리 컨트롤러(200, 도 1)로부터 수신되는 쓰기 동작과 관련된 신호에 대응한 제어 신호에 따라 제1다이오드(1110)에 제1방향으로 편광된 제1광(L1)을 조사하는 동작이 수행될 수 있다. 이때, 제1광(L1)은 10 펨토초 이하의 펄스폭을 가진 고출력 레이저 광일 수 있으며, 편광자(미도시) 등에 의해 제1방향으로 편광될 수 있다.
도 4b에서 설명한 바와 같이, 제1광(L1)을 조사함에 따라 제2부도체(1110b)로부터 제1부도체(1110a) 방향으로 소정의 전류(Jc)가 흐를 수 있다. 따라서 제1다이오드(1110)와 연결된 커패시터(3110)에 전하에 저장될 수 있다.
도 6b를 참조하면, 제1광(L1)이 조사되면 커패시터(3110)에 저장된 전하량(Qc)이 증가하며, 소정의 전하량(Qc)이 저장됨에 따라 해당 단위 셀에 비트 값 "1"이 쓰여지게 된다. 즉, 제1광(L1)의 조사는 메모리 장치(1)의 해당 단위 셀을 미기록 상태(비트 값 "0")에서 기록 상태(비트 값 "1")로 바뀌며, 이러한 과정을 통해 쓰기 동작을 수행할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 단위 셀의 읽기(read) 동작을 나타낸 개념도이고, 도 7b는 도 7a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)를 시간에 따라 나타낸 그래프이고, 도 7c는 도 7a의 단위 셀에 포함된 제2다이오드로부터 출력되는 전류 밀도(JC)를 시간에 따라 나타낸 그래프이다.
도 7a를 참조하면, 제2다이오드(2110)에 제2방향으로 편광된 제2광(L2)을 조사하면 도 5b에서 설명한 바와 같이 제2다이오드(2110)가 도전성을 갖게 된다.
제2광(L2)은 제2다이오드(2110)에 약한 도전성, 즉 높은 저항을 갖는 도전 물질로서 기능하도록 하는 정도의 세기, 즉, 후술하는 제3광(L3)보다 매우 작은 세기를 갖는 광일 수 있다. 또한, 제2광(L2)이 조사되는 시간 또한 제1광(L1) 및 제3광(L3)이 조사되는 시간보다 짧을 수 있다.
도 7b를 참조하면, 해당 단위 셀의 비트 값이 "1"인 기록 상태인 경우, 제2다이오드(2110)에 제2광(L2)이 조사되면 커패시터(3110)에 소정의 전하량(Qc)이 저장되어 있는 상태이므로 전류가 제2다이오드(2110) 방향으로 흐르게 되어 전하량(Qc)이 감소하게 된다. 이 때, 제1다이오드(1110)에는 광이 조사되지 않는 상태이므로 제1다이오드(1110)은 절연체로서 기능하게 제1다이오드(1110)로는 전류가 흐르지 않는다.
반면, 해당 단위 셀의 비트 값이 "0"인 미기록 상태인 경우, 커패시터(3110)에 저장된 전하가 없으므로 제2광(L2)의 조사와 무관하게 전하량이 없는 상태로 계속 유지되게 된다.
도 7c를 참조하면, 해당 단위 셀의 비트 값이 "1"인 기록 상태인 경우, 제2다이오드(2110)에 제2광(L2)이 조사되면 커패시터(3110)에 저장된 전하량(Qc)이 감소하면서 소정의 도전성을 갖는 제2다이오드(2110) 방향으로 전류가 흐르게 된다. 이때, 제2다이오드(2110)로부터 출력되는 전류 밀도(Jc)는 제2광(L2)의 펄스들에 대응되도록 진동할 수 있다.
반면, 해당 단위 셀의 비트 값이 "0"인 미기록 상태인 경우, 커패시터(3110)에 저장된 전하가 없으므로 제2다이오드(2110)로부터 출력되는 전류 밀도(Jc)는 0이 된다.
결과적으로, 제2다이오드(2110)로부터 출력되는 전류 밀도(Jc)를 측정함으로써 해당 단위 셀이 기록 상태(비트 값 "1")인지 미기록 상태(비트 값 "0")인지 알 수 있다. 결과적으로 제2다이오드(2110)에 제2광(L2)을 조사함으로써 읽기 동작을 수행할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 단위 셀의 소거(erase) 동작을 나타낸 개념도이고, 도 8b는 도 8a의 단위 셀에 포함된 커패시터에 축적된 전하량(QC)를 시간에 따라 나타낸 그래프이고, 도 8c는 도 8a의 단위 셀에 포함된 제2다이오드로부터 출력되는 전류 밀도(JC)를 시간에 따라 나타낸 그래프이다.
도 8a를 참조하면, 제2다이오드(2110)에 제2방향으로 편광된 제3광(L3)을 조사하면 도 5b에서 설명한 바와 같이 제2다이오드(2110)가 도전성을 갖게 된다.
제3광(L3)은 제2다이오드(2110)에 강한 도전성, 즉 저항이 작은 도전 물질로서 기능하도록 하는 정도의 세기, 즉, 제2광(L2)보다 매우 큰 세기를 갖는 광일 수 있다.
도 8b를 참조하면, 해당 단위 셀의 비트 값이 "1"인 기록 상태인 경우, 제2다이오드(2110)에 제3광(L3)이 조사되면 커패시터(3110)에 소정의 전하량(Qc)이 저장되어 있는 상태이므로 전류가 제2다이오드(2110) 방향으로 흐르게 되어 전하량(Qc)이 감소하고 결과적으로 전하량(Qc)이 미기록 상태(비트 값 "0")에 대응되는 정도로 감소할 수 있다. 예컨대, 제3광(L3)의 조사에 의해 전하량(Qc)이 실질적으로 0이 될 수 있다. 물론 해당 단위 셀의 비트 값이 "0"인 미기록 상태인 경우 제3광(L3)의 조사와 무관하게 미기록 상태를 그대로 유지하게 된다.
도 8c를 참조하면, 해당 단위 셀의 비트 값이 "1"인 기록 상태인 경우, 제2다이오드(2110)에 제3광(L3)이 조사되면 커패시터(3110)에 저장된 전하량(Qc)이 감소하면서 도전성을 갖는 제2다이오드(2110) 방향으로 전류가 흐르게 된다. 이때, 제2다이오드(2110)로부터 출력되는 전류 밀도(Jc)는 제3광(L3)의 펄스들에 대응되도록 진동할 수 있다.
결과적으로, 제2다이오드(2110)에 제3광(L3)을 조사함으로써 소거 동작을 수행할 수 있다.
상술한 쓰기, 읽기 및 소거 동작은 일 예로서 본 발명은 이에 한정되지 않는다. 예컨대, 쓰기 동작을 수행하기 위해 제1다이오드(1110)에 제1방향으로 편광된 광이 아닌 제2방향으로 편광된 광을 조사할 수도 있다. 이 경우, 제1다이오드(1110)는 전류를 생성하는 역할을 하지 않고, 제2방향으로 편광된 광의 조사 여부에 의해 제1다이오드(1110)로 흘러들어오는 전류를 통과시키거나 통과시키지 않는 기능을 수행할 수 있다. 이에 대해서는 도 9a 및 도 9b에서 후술한다.
도 9a는 본 발명의 일 실시예에 따른 광학 메모리 시스템의 메모리 셀 어레이에 포함된 2×2 셀 어레이를 나타낸 회로도이고, 도 9b는 도 9a의 2×2 셀 어레이의 제1다이오드 또는 제2다이오드에 조사되는 광, 커패시터에 축적된 전하량 및 출력되는 전류 밀도를 시간에 따라 나타낸 그래프이다.
도 9a를 참조하면, 광학 메모리 시스템(10, 도 1)의 메모리 셀 어레이(110)은 복수의 단위 셀들(110unit -1, 110unit -2, 110unit -3, 110unit - 4)을 포함하며, 도 9a는 4개의 단위 셀들(110unit -1, 110unit -2, 110unit -3, 110unit - 4)이 2×2로 배치되어 있는 어레이를 나타낸 것이다. 이하에서 4개의 단위 셀들(110unit -1, 110unit -2, 110unit -3, 110unit -4)을 각각 제1단위 셀(110unit -1), 제2단위 셀(110unit -2), 제3단위 셀(110unit -3), 및 제4단위 셀(110unit-4)으로 명명한다.
메모리 셀 어레이(110)은 제1비트라인(BL1)과 제2비트라인(BL2)을 포함하며, 제1비트라인(BL1)에는 제1단위 셀(110unit -1) 및 제3단위 셀(110unit - 3)의 제1다이오드(1110)가 연결된다. 도 9a에서는 2개의 단위 셀들이 하나의 비트라인에 연결된 경우를 도시하였지만, 3개 이상의 단위 셀들이 하나의 비트라인에 연결될 수 있음은 물론이다. 이하에서는 제1비트라인(BL1) 및 제2비트라인(BL2) 각각이 연장된 방향을 열 방향으로 정의한다.
제1비트라인(BL1) 및 제2비트라인(BL2) 각각에는 제3다이오드(4110)가 연결될 수 있으며, 제3다이오드(4110)로부터의 전류는 제1비트라인(BL1) 및 제2비트라인(BL2)에 연결된 복수의 제1다이오드(1110)로 흐를 수 있다.
도 9b를 참조하면, Step I에서 제1비트라인(BL1)에 연결된 제3다이오드(4110), 즉 지점 Bit1에 제1방향으로 편광된 광이 조사되고 이와 동시에 행 방향을 따라 나열된 제1단위 셀(110unit -1) 및 제2단위 셀(110unit - 2)의 제1다이오드(1110), 즉 지점 W1에 제2방향으로 편광된 광이 조사된다.
결과적으로, 제3다이오드(4110)는 제1방향으로 편광된 광에 의해 소정의 전류를 발생시키며, 제1비트라인(BL1)과 연결된 제1단위 셀(110unit - 1)의 제1다이오드(1110)에 조사된 제2방향으로 편광된 광에 의해 제1단위 셀(110unit - 1)의 커패시터(3110), 즉 지점 A1에 전하가 저장된다.
지점 Bit1과 시간차를 두고 제2비트라인(BL2)에 연결된 제3다이오드(4110), 즉 지점 Bit2에 제1방향으로 편광된 광이 조사되고 이와 동시에 행 방향으로 나열된 제3단위 셀(110unit -3) 및 제4단위 셀(110unit - 4)의 제1다이오드(1110), 즉 지점 W2에 제2방향으로 편광된 광이 조사된다.
결과적으로, 제3다이오드(4110)는 제1방향으로 편광된 광에 의해 소정의 전류를 발생시키며, 제2비트라인(BL2)과 연결된 제4단위 셀(110unit - 4)의 제1다이오드(1110)에 조사된 제2방향으로 편광된 광에 의해 제4단위 셀(110unit - 4)의 커패시터(3110), 즉 지점 D1에 전하가 저장된다.
즉, Step I 이후, 제1단위 셀(110unit - 1)과 제4단위 셀(110unit - 4)이 기록 상태(비트 값 "1"인 상태)가 된다.
Step II에서 제1단위 셀 내지 제4단위 셀(110unit -1, 110unit -2, 110unit -3, 110unit-4)의 제2다이오드(2110), 즉 지점 R에 제2방향으로 편광된 광을 약한 세기로 조사한다. 제1단위 셀(110unit - 1)과 제4단위 셀(110unit - 4)이 기록 상태이므로, 제2다이오드(2110)에 광이 조사됨에 따라 제1단위 셀(110unit - 1)과 제4단위 셀(110unit - 4)로부터 소정의 전류(Jc)가 흐르게 된다. 이러한 전류(Jc)는 지점 A2 및 D2에서 검출되어 제1단위 셀(110unit - 1)과 제4단위 셀(110unit - 4)로부터 "1" 데이터를 추출하게 된다. 즉, 읽기 동작에 의해 제1단위 셀 내지 제4단위 셀(110unit -1, 110unit -2, 110unit -3, 110unit-4)로부터 1001의 데이터를 추출할 수 있다.
Step II에서 읽기 동작 후에 제2다이오드(2110), 즉 지점 R에 제2방향으로 편광된 광을 강한 세기로 조사한다. 광의 조사로 인해 소거 동작이 수행되어 제1단위 셀(110unit - 1)과 제4단위 셀(110unit - 4)에 저장된 전하가 소거된다. 즉, 기록 상태에서 미기록 상태로 변화된다.
Step III에서 다시 지점 Bit1 및 지점 Bit2에 순차적으로 제1방향으로 편광된 광이 조사되며, 지점 Bit2에 광이 조사됨에 동시에 행 방향을 따라 나열된 제1단위 셀(110unit -1) 및 제2단위 셀(110unit - 2)의 제1다이오드(1110), 즉 지점 W1에 제2방향으로 편광된 광이 조사된다.
결과적으로, 제3다이오드(4110)는 제1방향으로 편광된 광에 의해 소정의 전류를 발생시키며, 제2비트라인(BL2)과 연결된 제2단위 셀(110unit - 2)의 제1다이오드(1110)에 조사된 제2방향으로 편광된 광에 의해 제2단위 셀(110unit - 2)의 커패시터(3110), 즉 지점 B1에 전하가 저장된다. 즉, 제2단위 셀(110unit - 2)이 기록 상태(비트 값 "1"인 상태)가 된다.
이후, 제1단위 셀 내지 제4단위 셀(110unit -1, 110unit -2, 110unit -3, 110unit - 4)의 제2다이오드(2110), 즉 지점 R에 제2방향으로 편광된 광을 약한 세기로 조사한다. 제2단위 셀(110unit - 2)이 기록 상태이므로, 제2다이오드(2110)에 광이 조사됨에 따라 제2단위 셀(110unit - 2)로부터 소정의 전류(Jc)가 흐르게 된다. 이러한 전류(Jc)는 지점 B2에서 검출되어 제2단위 셀(110unit - 2)로부터 "1" 데이터를 추출하게 된다. 즉, 읽기 동작에 의해 제1단위 셀 내지 제4단위 셀(110unit -1, 110unit -2, 110unit -3, 110unit -4)로부터 0100의 데이터를 추출할 수 있다.
도 9b는 4 비트에서의 데이터 추출 과정을 예시적으로 설명한 것으로, 비트 수는 필요에 따라 더 커질 수 있으며 동작 방법 또한 다양한 변형이 가능하다.
도 10은 본 발명의 실시예들에 따른 광학 메모리 시스템을 포함하는 컴퓨터 시스템을 나타낸 블록도이다.
도 10을 참조하면, 컴퓨팅 시스템(1)은 시스템 버스(20)에 전기적으로 연결되는 광학 메모리 시스템(10), 중앙 처리장치(30), 사용자 인터페이스(40) 및 모뎀(50)을 구비할 수 있다.
광학 메모리 시스템(10)은 광학 메모리 장치(100)와 메모리 컨트롤러(200)를 포함할 수 있다. 광학 메모리 장치(100)에는 중앙 처리 장치(30)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 광학 메모리 장치(100)는 컴퓨팅 시스템(1)에 요구되는 대용량의 데이터를 저장하기 위한 스토리지 또는 시스템 데이터 등의 빠른 액세스를 요하는 데이터를 저장하는 메인 메모리 용도로 적용될 수 있다.
한편, 도시되지 않았으나, 컴퓨팅 시스템(1)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있다.
본 발명의 일 실시예에 따른 광학 메모리 시스템(10)은 광원(120, 도 1)으로서 10 펨토초 이하의 펄스폭을 갖는 고출력 레이저를 이용할 수 있으며, 메모리 셀 어레이(110, 도 1)에 포함된 각각의 단위 셀(110unit, 도 2)는 광원(120)으로부터 조사된 광의 펄스들에 대응되는 응답을 나타낸다. 따라서, 상기의 광원(120) 및 광원(120)으로부터 조사된 광에 의해 동작하는 도 2에 도시된 단위 셀(110unit)을 통해 광학 메모리 시스템(10)은 페타헤르츠(Petaherz)의 동작 속도를 구현할 수 있다. 이러한 광학 메모리 시스템(10)을 다양한 전자 기기로서 구현되는 컴퓨팅 시스템(1)에 적용함으로써 종래의 컴퓨팅 시스템(1)의 속도 한계를 극복할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 광학 메모리 시스템
100: 광학 메모리 장치
110: 메모리 셀 어레이
120: 광원
1110: 제1다이오드
2110: 제2다이오드
3110: 커패시터

Claims (15)

  1. 메모리 셀 어레이를 포함하는 광학 메모리 시스템에 있어서,
    상기 메모리 셀 어레이에 포함된 적어도 하나의 단위 셀은,
    제1전극 및 제2전극을 포함하는 커패시터;
    상기 제1전극에 각각 전기적으로 연결된 제1다이오드 및 제2다이오드를 포함하며,
    상기 제1다이오드는 서로 접합된 제1부도체 및 제2부도체를 포함하고,
    상기 제2다이오드는 서로 접합된 제3부도체 및 제4부도체를 포함하며,
    상기 제1부도체 내지 상기 제4부도체는 각각 5 eV 이상의 밴드갭을 갖는, 광학 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1부도체와 상기 제4부도체는 각각 낮은 전자 질량(LEM; low electron mass) 물질이며, 상기 제2부도체와 상기 제3부도체는 각각 낮은 정공 질량(LHM; low hole mass) 물질인, 광학 메모리 시스템.
    여기서, 상기 LEM 물질은 전자의 질량이 정공의 질량보다 작은 물질을 의미하며 상기 LHM 물질은 정공의 질량이 전자의 질량보다 작은 물질을 의미한다.
  3. 제2항에 있어서,
    상기 제1부도체와 상기 제3부도체는 각각 상기 커패시터의 제1전극과 전기적으로 연결된, 광학 메모리 시스템.
  4. 제2항에 있어서,
    상기 LEM 물질은 실리콘산화물(SiO2), LiF, NaF 및 KF를 포함하는 그룹에서 선택된 적어도 어느 하나이며, 상기 LHM 물질은 PbTiO3, B6O, ZrSO, Tl4V2O7, K2Pb2O3 및 Pb2Sn2O3를 포함하는 그룹에서 선택된 적어도 어느 하나인, 광학 메모리 시스템.
  5. 제1항에 있어서,
    상기 제1다이오드에 제1방향으로 편광된 광을 조사하고 상기 제2다이오드에 상기 제1방향과 다른 제2방향으로 편광된 광을 조사하는 광원을 더 포함하는, 광학 메모리 시스템.
  6. 제5항에 있어서,
    상기 제1방향과 상기 제2방향은 서로 수직인, 광학 메모리 시스템.
  7. 제5항에 있어서,
    상기 광원은 10 펨토초 이하의 펄스폭을 갖는 레이저인, 광학 메모리 시스템.
  8. 제1항에 있어서,
    상기 제1다이오드에 연결된 제3다이오드를 더 포함하는, 광학 메모리 시스템.
  9. 제8항에 있어서,
    상기 제3다이오드에 제1방향으로 편광된 광을 조사하고 상기 제1다이오드 및 상기 제2다이오드에 상기 제1방향과 다른 제2방향으로 편광된 광을 조사하는 광원을 더 포함하는, 광학 메모리 시스템.
  10. 제1전극 및 제2전극을 포함하는 커패시터, 상기 제1전극에 각각 전기적으로 연결된 제1다이오드 및 제2다이오드를 포함하며, 상기 제1다이오드는 서로 접합된 제1부도체 및 제2부도체를 포함하고, 상기 제2다이오드는 서로 접합된 제3부도체 및 제4부도체를 포함하며, 상기 제1부도체 내지 상기 제4부도체는 각각 5 eV 이상의 밴드갭을 갖는 메모리 셀 어레이을 포함하는 메모리 광학 메모리 시스템의 동작 방법에 있어서,
    쓰기, 읽기 및 소거 시, 상기 제1다이오드 및 상기 제2다이오드 중 적어도 하나에 10 펨토초 이하의 펄스폭을 갖는 레이저를 조사하는, 광학 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 제1다이오드에 제1방향으로 편광된 제1광을 조사하여 쓰기 동작을 수행, 상기 제2다이오드에 제2방향으로 편광된 제2광을 조사하여 읽기 동작을 수행, 및 상기 제2다이오드에 제2방향으로 편광된 제3광을 조사하여 소거 동작을 수행하는, 광학 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 제1방향과 상기 제2방향은 서로 수직이며,
    상기 제3광의 세기는 상기 제2광의 세기보다 큰, 광학 메모리 시스템의 동작 방법.
  13. 제11항에 있어서
    상기 제1부도체와 상기 제4부도체는 각각 낮은 전자 질량(LEM; low electron mass) 물질이며, 상기 제2부도체와 상기 제3부도체는 각각 낮은 정공 질량(LHM; low hole mass) 물질인, 광학 메모리 시스템의 동작 방법.
    여기서, 상기 LEM 물질은 전자의 질량이 정공의 질량보다 작은 물질을 의미하며 상기 LHM 물질은 정공의 질량이 전자의 질량보다 작은 물질을 의미한다.
  14. 제10항에 있어서,
    상기 제1다이오드에 연결된 제3다이오드를 더 포함하며,
    상기 제3다이오드에 제1방향으로 편광된 광을 조사하고 제1다이오드에 제2방향으로 편광된 광을 조사하여 쓰기 동작을 수행, 상기 제2다이오드에 제2방향으로 편광된 광을 조사하여 읽기 동작을 수행, 및 상기 제2다이오드에 제2방향으로 편광된 광을 조사하여 소거 동작을 수행하는, 광학 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 쓰기 동작은 상기 제3다이오드에 제1방향으로 편광된 광과 제1다이오드에 제2방향으로 편광된 광을 동시에 조사하여 수행되는, 광학 메모리 시스템의 동작 방법.
KR1020180019528A 2018-02-19 2018-02-19 메모리 시스템 및 이의 동작 방법 KR102075036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180019528A KR102075036B1 (ko) 2018-02-19 2018-02-19 메모리 시스템 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180019528A KR102075036B1 (ko) 2018-02-19 2018-02-19 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190099723A true KR20190099723A (ko) 2019-08-28
KR102075036B1 KR102075036B1 (ko) 2020-02-07

Family

ID=67775437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019528A KR102075036B1 (ko) 2018-02-19 2018-02-19 메모리 시스템 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR102075036B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268862A (en) * 1989-04-25 1993-12-07 The Regents Of The Unversity Of California Three-dimensional optical memory
KR20050063200A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR20130122827A (ko) * 2012-05-01 2013-11-11 서울대학교산학협력단 가변 저항체 및 저항형 메모리 소자
KR101531981B1 (ko) 2009-04-29 2015-06-26 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 광학 메모리 확장

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268862A (en) * 1989-04-25 1993-12-07 The Regents Of The Unversity Of California Three-dimensional optical memory
KR20050063200A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR101531981B1 (ko) 2009-04-29 2015-06-26 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 광학 메모리 확장
KR20130122827A (ko) * 2012-05-01 2013-11-11 서울대학교산학협력단 가변 저항체 및 저항형 메모리 소자

Also Published As

Publication number Publication date
KR102075036B1 (ko) 2020-02-07

Similar Documents

Publication Publication Date Title
Chen et al. Efficient in-memory computing architecture based on crossbar arrays
KR100973607B1 (ko) 메모리 어레이 장치, 그 방법 및 시스템
JP5176018B2 (ja) 可変抵抗特性を有するメモリ装置の制御
US20140078820A1 (en) Data readout circuit of phase change memory
CN100524510C (zh) 存储器件和半导体器件
CN113228185B (zh) 三维存储器件和用于增强的页寄存器复位的方法
US20190080759A1 (en) Memory Devices and Memory Operational Methods
KR20170120056A (ko) 교차점 메모리 싱글-선택 기입 기술
KR102216563B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US9153318B2 (en) Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path
US10223004B2 (en) Parallel read and writes in 3D flash memory
KR20210096682A (ko) 공유된 판독/기입 비트 라인을 가진 수직 ３ｄ 단일 워드 라인 이득 셀
IT201600121631A1 (it) Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
KR102075036B1 (ko) 메모리 시스템 및 이의 동작 방법
CN105654987B (zh) Sonos结构eeprom及其存储器阵列和操作的方法、及sonos器件
CN102867544A (zh) 测试存储阵列的方法及控制装置
US20180102176A1 (en) Delaying programming requests in flash memory
US20220351767A1 (en) Magnetic random access memory and electronic device
US11900987B2 (en) Non-volatile static random access memory with independently accessible non-volatile bit cell and method of operating the same
KR102222813B1 (ko) 3차원 플래시메모리가 도입된 6t 비휘발성 sram
JP6368526B2 (ja) 不揮発性半導体記憶装置
CN102623048A (zh) 一种非易失性存储单元及其数据编程、读取、擦除方法
US10984843B2 (en) RAM memory with pre-charging circuitry coupled to global bit-lines and method for reducing power consumption
US11894061B2 (en) Non-volatile memory programming circuit and a method of programming non-volatile memory devices
US3516080A (en) Magneto-optical memory sensing using thermal modulation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant