KR20190082947A - 본딩된 웨이퍼 계측 - Google Patents

본딩된 웨이퍼 계측 Download PDF

Info

Publication number
KR20190082947A
KR20190082947A KR1020197017836A KR20197017836A KR20190082947A KR 20190082947 A KR20190082947 A KR 20190082947A KR 1020197017836 A KR1020197017836 A KR 1020197017836A KR 20197017836 A KR20197017836 A KR 20197017836A KR 20190082947 A KR20190082947 A KR 20190082947A
Authority
KR
South Korea
Prior art keywords
wafer
edge profile
profile images
vertical line
images
Prior art date
Application number
KR1020197017836A
Other languages
English (en)
Other versions
KR102301552B1 (ko
Inventor
카우쉭 사
토마스 크라
쉬팡 리
하이코 아이젠바흐
모리쯔 스퇴링
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20190082947A publication Critical patent/KR20190082947A/ko
Application granted granted Critical
Publication of KR102301552B1 publication Critical patent/KR102301552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/002—Measuring arrangements characterised by the use of optical techniques for measuring two or more coordinates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/2433—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures for measuring outlines by shadow casting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20048—Transform domain processing
    • G06T2207/20061—Hough transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

웨이퍼 에지 프로파일 이미지들은 최상부 웨이퍼 및 캐리어 웨이퍼를 가질 수 있는 본딩된 웨이퍼 주위의 위치들에서 분석된다. 오프셋 곡선은 웨이퍼 에지 프로파일 이미지들에 기초하여 생성된다. 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위는 오프셋 곡선에 기초하여 결정된다. 웨이퍼 에지 프로파일 이미지들은 웨이퍼 주위의 다수의 위치들에서 생성될 수 있다. 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지들일 수 있다. 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위를 결정하기 위한 시스템은 제어기에 연결된 이미징 시스템을 포함할 수 있다.

Description

본딩된 웨이퍼 계측
관련 출원들에 대한 상호-참조
본 출원은 2016년 11월 29일에 출원되고 미국 출원 번호 제62/427,373호가 지정된 가특허 출원을 우선권으로 주장하며, 이로써 그의 개시내용은 인용에 의해 포함된다.
본 개시내용은 웨이퍼 계측에 관한 것이다.
로직 및 메모리 디바이스들과 같은 반도체 디바이스들을 제조하는 것은 통상적으로, 반도체 디바이스들의 다양한 피처들 및 다수의 레벨들을 형성하기 위해 매우 다수의 반도체 제조 프로세스들을 사용하여 반도체 웨이퍼와 같은 기판을 프로세싱하는 것을 포함한다. 예를 들어, 리소그래피는 레티클로부터 반도체 웨이퍼 상에 배열된 레지스트로 패턴을 전사하는 것을 포함하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 부가적인 예들은 화학 기계적 폴리싱(CMP), 에칭, 증착 및 이온 주입을 포함(그러나 이에 제한되지 않음)한다. 다수의 반도체 디바이스들은 단일 반도체 웨이퍼 상에 배열(arrangement)로 제조되고 그 후 개별 반도체 디바이스들로 분리될 수 있다.
본딩된(또는 스택된) 웨이퍼들은 반도체 산업에서 자주 사용된다. 캐리어 웨이퍼에 본딩된 하나 이상의 초박형 웨이퍼들이 본딩된 웨이퍼의 예이지만, 다른 반도체 웨이퍼 설계들이 또한 본딩된 웨이퍼들일 수 있다. 예를 들어, 본딩된 웨이퍼는 캐리어 웨이퍼에 본딩된 최상부 웨이퍼(예를 들어, 디바이스 웨이퍼)를 포함할 수 있다. 이러한 본딩된 웨이퍼들은 메모리 및 로직 애플리케이션들 둘 모두에 사용될 수 있다. 3-차원 집적 회로들(3D IC)이 본딩된 웨이퍼들을 사용하여 생성될 수 있다.
본딩된 웨이퍼들은 복합 에지 프로파일(edge profile)들을 가질 수 있다. 본딩된 웨이퍼의 다양한 층들은 상이한 높이들 및 직경들을 가질 수 있다. 이러한 치수들은 스택 이전에 또는 프로세싱 단계들에 의해 다양한 웨이퍼들의 크기에 의해 영향을 받을 수 있다.
제조 에러들을 갖는 본딩된 웨이퍼들은 제조 동안 문제들을 야기할 수 있다. 예를 들어, 본딩된 웨이퍼의 중심성(centricity)은 CMP 프로세스에 영향을 미치거나 핸들링 위험들을 증가시킨다. CMP 동안, 중심성은 본딩된 웨이퍼의 중심 및 후속 평탄화에 대한 폴리싱 패드의 배치에 영향을 미친다. 웨이퍼 핸들링 동안, 본딩된 웨이퍼의 균형 또는 제조 장비 내의 틈(clearance)은 본딩된 웨이퍼의 중심성에 의해 영향을 받을 수 있다.
부적절한 중심성은 심지어 본딩된 웨이퍼를 파손시키거나 제조 장비를 손상시킬 수 있다. 본딩된 웨이퍼가 언더컷되거나 부적절하게 함께 결합되거나 너무 많은 접착제를 포함하는 경우, 본딩된 웨이퍼는 CMP 툴 내에서 파손되어 CMP 툴을 오염시키거나 손상시킬 수 있다. 이러한 오염 또는 손상은 원하지 않는 가동 중지시간으로 이어지거나 심지어 반도체 공장 내에서 생산을 중단시킬 수 있다.
또한, 부적절한 중심성을 갖는 본딩된 웨이퍼 상의 CMP 프로세스는 본딩된 웨이퍼 상에 원치 않는 에지 프로파일을 초래할 수 있다. 예를 들어, CMP 프로세스 동안 너무 많거나 충분하지 않은 재료가 제거될 수 있거나, 또는 CMP 프로세스는 언더컷들, 오버행(overhang)들 또는 위스커(whisker)들을 초래할 수 있다. 이러한 원하지 않는 에지 프로파일들은 디바이스 수율에 영향을 미치거나 추후의 제조 단계들에 영향을 줄 수 있다.
따라서, 본딩된 웨이퍼 계측 및 연관된 시스템들에 대한 개선된 기술들이 필요하다.
계측 시스템이 제1 실시예에서 제공된다. 계측 시스템은 본딩된 웨이퍼를 지지하도록 구성된 스테이지, 본딩된 웨이퍼의 원주 에지의 웨이퍼 에지 프로파일 이미지들을 생성하도록 구성된 이미징 시스템, 및 이미징 시스템과 전자 통신하는 제어기를 포함한다. 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 갖는다. 이미징 시스템은 시준된 광을 생성하도록 구성된 광원 및 웨이퍼 에지 프로파일 이미지들을 생성하도록 구성된 검출기를 포함한다. 제어기는, 본딩된 웨이퍼 주위의 복수의 위치들에서의 웨이퍼 에지 프로파일 이미지들을 분석하고; 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선을 생성하고; 그리고 오프셋 곡선에 기초하여 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위를 결정하도록 프로그래밍된다. 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지(shadowgram image)들일 수 있다.
분석 동안, 제어기는 추가로, 최상부 웨이퍼에 대한 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하고; 캐리어 웨이퍼에 대한 에지 프로파일 이미지들의 각각에서 제2 수직 라인 세그먼트를 결정하고; 에지 프로파일 이미지들 각각에 대한 제1 수직 라인 세그먼트 및 제2 수직 라인 세그먼트의 측방향 포지션(lateral position)을 비교하도록 구성될 수 있다.
분석 동안, 제어기는 또한, 추가로, 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하고; 에지 프로파일 이미지들 각각에서 사면(bevel) 및 정점의 포인트들의 좌표들을 결정하고; 좌표들을 타원형 모델에 피팅하고; 최상부 웨이퍼 및 캐리어 웨이퍼의 중심 포지션을 계산하도록 구성될 수 있다.
제2 실시예에서, 방법이 제공된다. 방법은, 제어기로, 본딩된 웨이퍼 주위의 복수의 위치들에서의 웨이퍼 에지 프로파일 이미지들을 분석하는 단계; 제어기로, 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선을 생성하는 단계; 및 제어기로, 오프셋 곡선에 기초하여 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위를 결정하는 단계를 포함한다. 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 갖는다. 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지들일 수 있다.
웨이퍼 에지 프로파일 이미지들은 본딩된 웨이퍼 주위의 복수의 위치들에서 생성될 수 있다.
분석하는 단계는, 최상부 웨이퍼에 대한 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하는 단계; 캐리어 웨이퍼에 대한 에지 프로파일 이미지들의 각각에서 제2 수직 라인 세그먼트를 결정하는 단계; 및 에지 프로파일 이미지들 각각에 대한 제1 수직 라인 세그먼트 및 제2 수직 라인 세그먼트의 측방향 포지션(lateral position)을 비교하는 단계를 더 포함할 수 있다. 제1 수직 라인 세그먼트를 결정하는 단계 및 제2 수직 라인 세그먼트를 결정하는 단계는 허프 변환(Hough Transform)을 사용하여 웨이퍼 에지 프로파일 이미지들의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 단계를 포함할 수 있다. 정현파 모델이 변위를 결정하기 위해 사용될 수 있다.
분석하는 단계는 또한, 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하는 단계; 에지 프로파일 이미지들 각각에서 사면(bevel) 및 정점의 포인트들의 좌표들을 결정하는 단계; 좌표들을 타원형 모델에 피팅하는 단계; 및 최상부 웨이퍼 및 캐리어 웨이퍼의 중심 포지션을 계산하는 단계를 더 포함할 수 있다. 스테이지 효과들은 추출하는 단계 후에 정정될 수 있다.
최상부 웨이퍼 및 캐리어 웨이퍼의 에지 프로파일의 형상이 또한 평가될 수 있다.
제3 실시예에서, 프로그램을 저장한 비-일시적인 컴퓨터-판독 가능 저장 매체가 제공된다. 비-일시적인 컴퓨터-판독 가능 매체는, 본딩된 웨이퍼 주위의 복수의 위치들에서의 웨이퍼 에지 프로파일 이미지들을 분석하고; 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선을 생성하고; 그리고 오프셋 곡선에 기초하여 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위를 결정하도록 프로세서에 지시하게 구성된다. 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 갖는다. 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지들일 수 있다.
변위를 분석하는 것은, 최상부 웨이퍼에 대한 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하는 것; 캐리어 웨이퍼에 대한 에지 프로파일 이미지들의 각각에서 제2 수직 라인 세그먼트를 결정하는 것; 그리고 에지 프로파일 이미지들 각각에 대한 제1 수직 라인 세그먼트 및 제2 수직 라인 세그먼트의 측방향 포지션을 비교하는 것을 포함할 수 있다. 제1 수직 라인 세그먼트를 결정하는 것 및 제2 수직 라인 세그먼트를 결정하는 것은 허프 변환을 사용하여 웨이퍼 에지 프로파일 이미지들의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 것을 포함할 수 있다. 정현파 모델이 변위를 결정하기 위해 사용될 수 있다.
변위를 분석하는 것은 또한, 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하는 것; 에지 프로파일 이미지들 각각에서 사면 및 정점의 포인트들의 좌표들을 결정하는 것; 좌표들을 타원형 모델에 피팅하는 것; 그리고 최상부 웨이퍼 및 캐리어 웨이퍼의 중심 포지션을 계산하는 것을 포함할 수 있다. 스테이지 효과들은 추출 후에 정정될 수 있다.
본 개시내용의 성질 및 목적들을 보다 완전히 이해하기 위해, 첨부 도면들과 관련하여 취해진 다음의 상세한 설명에 대한 참조가 이루어져야 한다.
도 1은 본딩된 웨이퍼의 원주 에지의 예시적인 웨이퍼 에지 프로파일 이미지이다.
도 2는 도 1의 웨이퍼 에지 프로파일 이미지로부터 추출된 윤곽이다.
도 3은 그룹핑 후의 도 2의 윤곽의 수직 라인 세그먼트들을 예시한다.
도 4a 및 도 4b는 웨이퍼의 분석된 이미지들에 대한 예시적인 오프셋 곡선들이다.
도 5는 본 개시내용에 따른 모델 설명이다.
도 6은 좌측 상에 웨이퍼의 원주 에지의 예시적인 웨이퍼 에지 프로파일 이미지를 그리고 우측 상에 웨이퍼 에지 프로파일 이미지로부터 추출된 에지 윤곽 좌표들을 포함한다.
도 7은 슬라이스별로 도 6의 웨이퍼 에지 프로파일 이미지를 분석하는 알고리즘을 예시한다.
도 8은 본 개시내용에 따른 모델 설명이다.
도 9는 반경이 각도의 함수로서 도시되는 에지 데이터 및 모델 피팅 결과들이다.
도 10은 모델 결과들이 도시되는 에지 데이터 및 모델 피팅 결과들이다.
도 11 및 도 12는 웨이퍼 반경 및 원형도 결과들을 예시한다.
도 13은 본 개시내용에 따른 방법의 실시예의 흐름도이다.
도 14 및 도 15는 본 개시내용의 일 실시예에 따른 시스템의 블록도의 A-A를 따른 평면도 및 대응하는 측 단면도이다.
도 16은 도 14 및 도 15의 실시예에 대응하는 시스템의 사시도이다.
청구된 청구 대상이 소정의 실시예들의 관점에서 설명될 것이지만, 본원에서 기술된 이점들 및 특징들 모두를 제공하진 않는 실시예들을 포함하는 다른 실시예들이 또한 본 개시내용의 범위 내에 있다. 다양한 구조적, 논리적, 프로세스 단계 및 전자적 변화들이 본 개시내용의 범위를 벗어나지 않고 이루어질 수 있다. 따라서, 본 개시내용의 범위는 오직 첨부된 청구항들을 참조하여 정의된다.
3D-통합 프로세스의 부분으로서, 반도체 웨이퍼들이 스택되고 함께 본딩될 수 있다. 디바이스 웨이퍼 또는 일부 다른 유형의 웨이퍼일 수 있는 적어도 하나의 최상부 웨이퍼가 캐리어 웨이퍼 상에 배치된다. 최상부 웨이퍼와 캐리어 웨이퍼는 접착 재료에 의해 연결될 수 있다. 접착제의 양, 힘, 온도, 웨이퍼 형상, 및 배치 정확도와 같은 여러 프로세스 파라미터들이 최상부 웨이퍼와 캐리어 웨이퍼 사이의 웨이퍼 변위(이를테면, 캐리어 웨이퍼 및 최상부 웨이퍼가 서로 중심이 맞지 않음)를 야기할 수 있다. 본딩된 웨이퍼에서 2개 이상의 웨이퍼들(예를 들어, 최상부 웨이퍼 및 캐리어 웨이퍼)의 웨이퍼간 변위를 측정하기 위한 방법들 및 시스템들이 개시된다. 예를 들어, X 및 Y 치수들의 변위가 결정될 수 있다. 웨이퍼 에지의 X, Y 및 Z 좌표들은 본딩된 웨이퍼들 각각의 중심을 결정하는 데 사용될 수 있다.
웨이퍼 에지 프로파일 이미지들은 이를테면, 미국 특허 제8,629,902호에서 개시된 시스템 또는 다른 시스템들을 사용하여 획득될 수 있으며, 이 문헌은 그 전체가 인용에 의해 포함된다. 도 1은 캐리어 웨이퍼(300) 및 최상부 웨이퍼(301)를 갖는 본딩된 웨이퍼의 원주 에지의 예시적인 웨이퍼 에지 프로파일 이미지이다. 도 1은 쉐도우그램 이미지의 예이다. 에지 윤곽 및 웨이퍼 회전 각으로부터, 웨이퍼 에지의 X, Y 및 Z 좌표들이 추출되며, Z는 본딩된 웨이퍼에서 웨이퍼들의 두께이다. 이 좌표들로부터, 본딩된 웨이퍼들 각각의 중심이 결정될 수 있다.
일 실시예에서, 이미지 프로세싱 기술들은 에지 프로파일러 이미지의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 데 사용된다. 사용자-정의 영역들 및 경사 공차 파라미터들에 기초하여, 수직으로 연결된 픽셀들(예를 들어, 수직 라인 세그먼트들)이 두 개의 구역들로 그룹핑된다. 하나의 구역은 최상부 웨이퍼와 연관되고 다른 구역들은 캐리어 웨이퍼와 연관된다. 그 후, 이들 라인 세그먼트들의 평균 X 거리들이 이미지 프레임의 에지 또는 두 그룹들에 대한 다른 기준 포인트로부터 계산될 수 있다. 절대 오프셋은 이러한 평균값들 간의 차이로서 계산된다. 이는 오프셋 곡선을 생성하기 위해 웨이퍼 주위에서(예를 들어, 본딩된 웨이퍼의 원주 주위에서 매 10도 마다) 획득된 모든 웨이퍼 에지 프로파일 이미지들에 대해 반복된다. 모델은 그 후, 이 곡선으로부터 최상부 웨이퍼와 캐리어 웨이퍼 사이의 X 및 Y 오프셋들을 계산하기 위해 적용된다.
예가 도 2 내지 도 5에 예시된다. 도 2는 도 1의 웨이퍼 에지 프로파일 이미지로부터 추출된 윤곽이다. 도 1의 웨이퍼 에지 프로파일 이미지는 이를테면, 스케일 바(scale bar)들을 제거하기 위해 추출 이전에 선명화되거나 다른 방식으로 정리될 수 있다. 스케일 바는 예를 들어, 이미지를 크로핑(cropping)함으로써 제거될 수 있다. 프린지 제거, 노이즈 필터링 또는 2 비트(흑색 및 백색)까지의 컬러 깊이 감소와 같은 다른 사전-프로세싱이 또한 수행될 수 있다.
도 2의 에지 프로파일의 윤곽은 이를테면, 고역 통과 필터를 사용함으로써 추출될 수 있다. 예를 들어, 이미지들에서 노이즈성 에지들을 회피하기 위해 일부 평활화(smoothing)가 수행되는 케니(canny) 에지 추출 방법이 사용될 수 있다. 에지 추출 알고리즘에 의존하여 에지 추출 동안 다른 평활화가 수행될 수 있다.
도 3은 그룹핑 후에 도 2에 도시된 윤곽의 수직 라인 세그먼트들을 예시한다. 라인 세그먼트들은 최상부 웨이퍼 및 캐리어 웨이퍼와 연관된 구역들로 그룹핑될 수 있다. 수직 라인 세그먼트들은 웨이퍼의 범위를 나타내거나 근사화하며 도 3에서 점선으로 둥글게 그려진다(circled). Xtop은 최상부 라인 세그먼트들(예를 들어, 최상부 웨이퍼)의 평균 X 거리이고, Xbot은 최하부 라인 세그먼트들(예를 들어, 캐리어 웨이퍼)의 평균 X 거리이다. Xtop 및 Xbot은 예를 들어, 이미지 프레임 또는 다른 기준의 에지로부터의 평균 거리일 수 있다. 예를 들어, 이는 이미지 프레임의 좌측에 대한 평균 거리일 수 있다. 두 평균들의 실제 평균 또는 기준 포인트는 두 평균들 사이의 차이가 사용되기 때문에 중요하지 않을 수 있다.
허프 변환(Hough Transform) 기반 기술, 로컬 경사 계산, 또는 당 분야에 알려진 다른 기술들이 에지 윤곽 상의 수직 라인 세그먼트들을 결정하는 데 사용될 수 있다. 예를 들어, 로컬 경사 계산은 소수의 픽셀들에 기초하며, 로컬 경사가 수직 에지를 나타내는 그러한 픽셀들만이 선택된다.
그 후 2개의 수직 라인 세그먼트들 사이의 오프셋이 계산된다. 예를 들어, 각각의 그룹에서 라인들에 대한 이미지 프레임의 에지로부터의 평균 X 거리는 도 3에 기초하여 계산된다. 또한, 이들 2개의 평균값들 사이의 차이로서 전체 오프셋이 도 3에 기초하여 계산된다.
도 2 및 도 3의 프로세스는 모든 웨이퍼 에지 프로파일 이미지들(예를 들어, 본딩된 웨이퍼의 원주 주위의 매 10도 마다)에 대해 반복될 수 있고 오프셋 곡선이 생성된다. 예시적인 오프셋 곡선이 도 4a 및 도 4b에 예시된다. 도 4b는 또한 정현파 피팅(sinusoidal fit)으로부터 모델링되는 데이터를 예시한다. 전체 오프셋 곡선으로부터 X 및 Y 오프셋들을 계산하기 위해 정현파 모델이 적용된다. 도 5는 모델 설명이지만, 다른 모델들도 가능할 수 있다. 도 5에서 X 및 Y 둘 모두의 오프셋이 존재할 때,
Figure pct00001
이다. A, Φ 및 C는 미지수들이다. 도 5에서, θ는 수평축에 대해 측정되고, Φ는 2개의 중심들을 결합하는 라인과 수평축 사이의 각도이고, C1는 최상부 웨이퍼의 중심이고, C2는 캐리어 웨이퍼의 중심이고, A는 두 웨이퍼들의 중심들 사이의 거리이고, X는 두 웨이퍼들 사이의 X 오프셋이고, Y는 두 웨이퍼들 사이의 Y 오프셋이다. 모델링된 피팅으로부터, 캐리어 웨이퍼에 대한 최상부 웨이퍼 오프셋들이 다음과 같이 계산된다.
Figure pct00002
C는 일부 단순한 경우들에 무시될 수 있다. 픽셀 크기는 예를 들어, 2.408㎛일 수 있지만, 다른 크기도 가능하다.
수직으로 연결된 픽셀들을 격리하는 이 실시예에 대한 입력 파라미터들은 경사 공차 및 영역을 포함할 수 있다. 경사 공차의 경우, 사용자는 완벽한 수직 라인으로부터 어느 정도의 공차가 허용되는지를 세팅할 수 있다. 영역의 경우, 사용자는 그룹핑 동안 정확한 컴퓨테이션을 위해 최상부 및 최하부 웨이퍼 영역들을 정의할 수 있다.
본딩된 웨이퍼에서 2개의 웨이퍼들 사이의 오프셋이 단일 이미지로부터 계산되기 때문에, 임의의 웨이퍼-스테이지간 배치 에러는 수직으로 연결된 픽셀들을 격리하는데 수반되는 컴퓨테이션들에 영향을 미치지 않는다. 따라서, 스테이지 상의 임의의 웨이퍼 배치가 수용 가능할 수 있다. 이 측정은 또한 오프셋 곡선을 생성하기 위해 두 개의 평균들 간의 차이가 계산되기 때문에, 교정 드리프트(calibration drift)들로 인한 이미지 좌표 공간에서의 임의의 시프트로부터 자유롭다. 따라서, 드리프트로 인해 개별 평균이 변경되는 경우에도, 차이는 영향을 받지 않을 것이다.
일 경우에서, 도 2 내지 도 5의 실시예는 지저분한 에지들 또는 아티팩트들을 제거하는 단계를 포함할 수 있다. 이는 수직 라인 세그먼트들을 발견하기 전에 발생할 수 있다. 다른 경우에서, 지저분한 에지들 또는 아티팩트들을 갖는 웨이퍼 에지 프로파일 이미지는 스킵될 수 있고, 웨이퍼의 다른 웨이퍼 에지 프로파일 이미지들이 대신 필요로 될 수 있다.
도 6 내지 도 12에 도시된 또 다른 실시예에서, 모델-기반 접근법이 사용된다. 사전-프로세싱 단계에서, 에지 프로파일 이미지들의 윤곽 좌표들이 추출된다. 웨이퍼 사면 및 정점 좌표에 대한 좌표들은 그 후 타원형 모델에 피팅하는 데 사용된다.
도 6은 좌측 상에 웨이퍼의 원주 에지의 예시적인 웨이퍼 에지 프로파일 이미지를 그리고 우측 상에 웨이퍼 에지 프로파일 이미지로부터 추출된 에지 윤곽 좌표들을 포함한다. 에지 좌표들은 예를 들어, 고역 통과 필터를 사용하여 웨이퍼 에지 프로파일 이미지로부터 추출될 수 있다. 스테이지 효과들은 정정될 수 있다. 사면 및 정점에서 포인트들의 좌표들(도 6에서 점선의 원)은 저장되거나 다른 방식으로 기록될 수 있다. 이 프로세스는 (예를 들어, 본딩된 웨이퍼의 원주 주위에서 매 10도 마다) 웨이퍼에 대한 모든 웨이퍼 에지 프로파일 이미지들에 대해 반복된다. 상대적인 중심 오프셋을 제공하기 위해 적어도 3개의 이미지들이 필요할 수 있지만, 더 많은 이미지들은 에지의 거칠기 또는 원형도 에러를 감소시키는 관점에서 정확도가 더 높은 것으로 입증되었다. 예를 들어, 36개의 이미지들이 촬영될 수 있다.
그 후, 에지 데이터가 모델에 피팅될 수 있다. 도 7은 슬라이스별로 도 6의 웨이퍼 에지 프로파일 이미지를 분석하는 알고리즘을 예시한다. 좌표들은 슬라이스별 단위로, 도 8에 예시된 것과 같은 타원형 모델에 피팅된다. 도 8에서, CoR은 회전의 중심이고, CoW는 웨이퍼의 중심이다. 이는 도 9 및 도 10에 도시된 바와 같이 슬라이스 당 웨이퍼의 중심을 초래한다. 통상적인 단계 크기는 2.5 마이크론일 수 있다. 각각의 슬라이스에 대해, 36개의 에지 포지션 포인트들이 있을 수 있지만, 다른 값들 또는 범위들이 가능하다. 각각의 포인트는 하나의 이미지에서 나온다. 그것의 좌표는 도 9에서 실선으로 도시된 배향(θ) 및 반경일 수 있다. 그 후, 이들 포인트들은 도 8에 도시된 바와 같이 모델에 피팅된다. 모델의 파라미터들은 현재 기준으로서 세팅된 CoR 및 CoW를 포함한다. 웨이퍼 원형도는 그의 장축 R+δ 및 단축 R-δ를 갖는 타원으로서 모델링된다. 가설 모델 파라미터들이 주어지면, 도 9에 점들로서 도시된 이미지들의 포지션이 계산된다. 모델 예측(도 9의 점들)이 측정된 값(도 9의 실선)과 최상으로 매칭되도록 가설 모델 파라미터들을 조정하기 위해 비선형 회귀 알고리즘이 사용될 수 있다. 최상의 매칭을 제공하는 모델 파라미터들은 도 8에 도시된 바와 같이 CoR, 웨이퍼 반경, 웨이퍼 타원도의 관점에서의 측정 결과들로서 보고된다.
예를 들어, 최소 제곱 피팅들을 사용하여, 웨이퍼들의 중심 포지션들이 슬라이스들의 결과들로부터 계산된다. 계산된 중심 포지션들은 N개의 세트들로 분류되며, 여기서 N은 본딩된 웨이퍼에서 웨이퍼들의 수이다(즉, N>1). 분류는 웨이퍼 두께 및/또는 필터링에 대한 지식을 사용하여 수행될 수 있다. 필터링은 중간값으로부터의 편차 및/또는 높이 위치에 대한 지식을 포함할 수 있다. 각각의 웨이퍼의 중심 포지션들은 평균에 의해, 중간값을 사용하여 또는 다른 기술들로 웨이퍼에 대응하는 각각의 세트에 대해 계산될 수 있다.
도 11 및 도 12는 웨이퍼 반경 및 원형 결과들을 예시한다. 도 11 및 도 12에서 회전의 중심에 대한 계산된 웨이퍼 중심들은 상이한 슬라이스들에서의 웨이퍼 반경 및 타원도를 도시한다.
도 6 내지 도 12의 실시예는 타원형 모델을 사용할 수 있다. 예를 들어, 타원 방정식은
Figure pct00003
이다. 이는 웨이퍼들이 완벽하게 원형이 아닐 수 있기 때문에 개선된 결과들을 제공할 수 있다. 그러나 다른 모델들(예를 들어, 원형 모델)이 여전히 수용 가능한 성능을 제공할 수 있다.
도 2 내지 도 5 및 도 6 내지 도 12의 실시예들은 개별적으로 또는 대안적으로 사용될 수 있지만, 도 2 내지 도 5의 실시예 및 도 6 내지 도 12의 실시예 둘 모두는 함께 사용될 수 있다. 예를 들어, 도 6 내지 도 12의 실시예가 먼저 수행될 수 있다. 그 다음, 결과들을 검증하기 위해 도 2 내지 도 5의 실시예가 수행될 수 있다. 도 6 내지 도 12의 실시예들은 그의 분석이 모델에 더 비-이상적 요인들을 포함하기 때문에 더 정확한 결과들을 제공할 수 있고, 상세한 에지 정보가 분석 프로세스에서 보존되기 때문에 더 많은 정보를 제공할 수 있고, 더 빠를 수 있다.
다른 예에서, 도 2 내지 도 5의 실시예들은, 도 6 내지 도 12의 실시예가 수용 가능한 또는 명확한 결과들을 제공할 수 없는 경우의 백업일 수 있다.
본 명세서에 개시된 실시예들에서, 웨이퍼 에지 데이터/좌표들은 웨이퍼 에지 프로파일 이미지들을 사용하여 획득된다. 프로파일러(profiler), 레이저 삼각측량 또는 다른 기술들이 입력들을 대신 생성하는 데 사용될 수 있다.
도 13은 본딩된 웨이퍼 계측 방법의 실시예의 흐름도이다. 200에서, 웨이퍼 에지 프로파일 이미지들은 최상부 웨이퍼 및 캐리어 웨이퍼를 가질 수 있는 본딩된 웨이퍼 주위의 위치들에서 분석된다. 201에서, 오프셋 곡선은 웨이퍼 에지 프로파일 이미지들에 기초하여 생성된다. 202에서, 캐리어 웨이퍼에 대한 최상부 웨이퍼의 변위는 오프셋 곡선에 기초하여 결정된다. 웨이퍼 에지 프로파일 이미지들은 분석(200) 이전에 웨이퍼 주위의 다수의 위치들에서 생성될 수 있다. 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지들일 수 있다.
2개의 웨이퍼들(예를 들어, 캐리어 웨이퍼 및 최상부 웨이퍼)가 예시되지만, 2개 초과의 웨이퍼들이 함께 본딩될 수 있다. 예를 들어, 3개의 웨이퍼들이 캐리어 웨이퍼에 본딩될 수 있다. 인접한 웨이퍼 사이, 웨이퍼들의 쌍들 사이 또는 전체 본딩된 웨이퍼에 대한 오프셋이 계산될 수 있다.
분석(200)의 경우에서, 최상부 웨이퍼에 대한 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트가 결정되고, 캐리어 웨이퍼에 대한 에지 프로파일 이미지들 각각에서 제2 수직 라인 세그먼트가 결정된다. 제1 수직 라인 세그먼트 및 제2 수직 라인 세그먼트의 측방향 포지션(lateral position)이 에지 프로파일 이미지들 각각에 대해 비교된다. 제1 수직 라인 세그먼트를 결정하는 것 및 제2 수직 라인 세그먼트를 결정하는것은 허프 변환(Hough Transform)을 사용하여 웨이퍼 에지 프로파일 이미지들의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 것을 포함할 수 있다. 정현파 모델이 변위를 결정하기 위해 사용될 수 있다.
분석(200)의 다른 경우에서, 에지 좌표들은 에지 프로파일 이미지들 각각으로부터 추출된다. 에지 프로파일 이미지들 각각에서 사면(bevel) 및 정점의 포인트들의 좌표들이 결정된다. 좌표는 타원형 모델에 피팅된다. 최상부 웨이퍼 및 캐리어 웨이퍼의 중심 포지션이 계산된다. 스테이지 효과들은 추출 후에 정정될 수 있다.
부가적인 웨이퍼 성질들, 이를테면 웨이퍼 원형도 또는 개별 웨이퍼 에지들의 형상과 같은 다른 불규칙성이 이미지 분석으로부터 획득될 수 있다. 예를 들어, 웨이퍼 에지가 기울어지는지 여부 그리고 각도의 방향이 결정될 수 있다. 따라서, 본원에서 개시된 시스템들 및 방법들은 동시성 웨이퍼 에지 검사 및 에지 프로파일링에 사용될 수 있다.
도 14 및 도 15는 본 개시내용의 일 실시예에 따른 시스템(100)의 블록도의 A-A를 따른 평면도 및 대응하는 측 단면도이다. 도 16은 도 14 및 도 15의 실시예에 대응하는 시스템(100)의 사시도이다. 시스템(100)은 쉐도우그램들인 이미지들을 획득함으로써 본딩된 웨이퍼의 계측을 수행하도록 구성된다. 쉐도우그램은 쉐도우그래프 기술을 적용하고 본딩된 웨이퍼(102)의 원주 에지와 같은, 본딩된 웨이퍼(102)의 그림자를 시각화하거나 이미징한다. 스테이지(101)는 본딩된 웨이퍼(102)를 회전시키도록 구성될 수 있지만, 시스템(100)이 또한 본딩된 웨이퍼(102)에 대해 회전할 수 있다. 이러한 회전은 단계적 또는 연속적일 수 있다. 또한, 본딩된 웨이퍼(102)는 이미징 동안 회전하지 않을 수 있고, 시스템(100)의 컴포넌트들은 고정될 수 있다.
예시적인 본딩된 웨이퍼(102)는 캐리어 웨이퍼(107) 및 최상부 웨이퍼(108)와 함께 도시된다. 캐리어 웨이퍼(107) 및 최상부 웨이퍼(108)는 도 1에 예시된 것과 같은 상이한 직경들을 가질 수 있다. 예를 들어, 캐리어 웨이퍼(107)는 캐리어 웨이퍼일 수 있고, 최상부 웨이퍼(108)는 디바이스 웨이퍼일 수 있다. 대안적으로, 캐리어 웨이퍼(107) 및 최상부 웨이퍼(108) 둘 모두는 디바이스 웨이퍼들이거나 또는 더 많은 캐리어 웨이퍼(107) 및 최상부 웨이퍼(108)가 본딩된 웨이퍼(102)를 형성할 수 있다.
광원(103)이 본딩된 웨이퍼(102)의 에지에 시준된 광(104)을 지향시키도록 구성된다. 일부 실시예들에서, 시준된 광(104)은 에지 프로파일의 그림자를 생성하도록 본딩된 웨이퍼(102)에 대해 접선 방향으로(tangentially) 지향된다. 따라서, 본딩된 웨이퍼(102)는 시준된 광(104)의 일부를 차단한다. 시준된 광(104)은 대략 원형으로서 예시되지만, 다른 형상들일 수 있다. 예시적인 실시예에서, 광원(103)은 발광 다이오드(LED)를 활용한다. 시준된 광을 생성하는 램프, 레이저, 초연속 레이저, 레이저-구동식 인광체 또는 레이저-구동식 램프와 같은 다른 적합한 광원들(103)이 본 개시내용에 비추어 명백할 것이다. 레이저 및 LED와 같은 광원들(103)의 조합이 활용될 수 있다. 광원(103)은 단일 시스템 또는 다수의 시스템들에서 단일 대역 및 광대역 광원들 둘 모두를 포함할 수 있다. 시준된 광(104)은 본딩된 웨이퍼(102)의 평면에 평행할 수 있다. 예를 들어, 시준된 광(104)은 최상부 웨이퍼(108)가 배치되는 캐리어 웨이퍼(107)의 평면에 평행할 수 있다. 회절 억제 기술들이 사용되어 측정들에 악영향을 줄 수 있는 회절-관련 아티팩트들을 제거할 수 있다. 본딩된 웨이퍼(102)의 대략 수 밀리미터들이 시준된 광(104)을 사용하는 프로파일에서 도시되지만, 다른 치수들도 가능하다.
광원(103)으로부터 떨어져 위치되는 검출기(105)는 시준된 광(104)의 적어도 일부를 수용한다. 검출기(105)는 본딩된 웨이퍼(102)가 이미징될 때, 그림자의 적어도 일부(즉, 그림자를 생성하는 광)가 검출기(105)에 의해 수신되도록 위치된다. 검출기(105)는 예를 들어, 전하-커플링 디바이스(CCD) 또는 상보적 금속-산화물-반도체(CMOS) 카메라일 수 있다. 이러한 방식으로, 웨이퍼 에지 실루엣의 이미지(즉, 웨이퍼 에지 프로파일 이미지)가 형성된다. 검출기(105)는 높은 샘플링을 위해 본딩된 웨이퍼(102)의 수백 개의 웨이퍼 에지 프로파일 이미지들을 수집하도록 구성될 수 있다. 예를 들어, 본딩된 웨이퍼(102)의 2개 내지 500개의 웨이퍼 에지 프로파일 이미지들이 수집될 수 있지만, 더 많은 이미지들이 수집될 수 있다. 일 예에서, 본딩된 웨이퍼의 16개의 웨이퍼 에지 프로파일 이미지들이 수집된다. 다른 예에서, 본딩된 웨이퍼의 36개의 웨이퍼 에지 프로파일 이미지들이 수집된다. 다른 예에서, 본딩된 웨이퍼의 360개의 웨이퍼 에지 프로파일 이미지들이 수집된다.
시준된 광(104)은 그림자를 생성하는 파장 또는 파장들을 가질 수 있다. 예를 들어, 청색 광 또는 백색 광과 같은 가시광이 사용될 수 있다. 다른 적합한 시준된 광(104)이 본 개시내용에 비추어 명백할 것이다. 예를 들어, 자외선이 사용될 수 있다. 시준된 광(104)은 편광될 수 있고 펄스식 또는 연속적일 수 있다.
단지 단일 광원(103) 및 검출기(105)가 도 14 내지 도 16에 예시되지만, 다수의 광원들(103) 및 검출기들(105)이 사용될 수 있다. 다수의 광원들(103) 및 검출기들(105)은 본딩된 웨이퍼(102)의 상이한 위치들에서의 이미지들을 수집하기 위해 본딩된 웨이퍼(102)의 둘레 주위의 다양한 위치들에 배치될 수 있다. 이는, 검사 쓰루풋을 증가시키거나 검사 쓰루풋에 대한 영향을 최소화하면서 생성된 이미지들의 수를 증가시킬 수 있다. 다수의 광원들(103) 및 검출기들(105)이 본딩된 웨이퍼(102)의 둘레 주위의 다양한 위치들에 배치되는 경우, 본딩된 웨이퍼(102)는 광원(103) 또는 검출기(105)에 대해 회전하지 않을 수 있다.
제어기(106)는 검출기(105)에 동작 가능하게 연결된다. 제어기(106)는 본딩된 웨이퍼(102)의 에지의 이미지를 분석하도록 구성되고, 검출기(105)를 사용한 이미지들의 획득을 제어할 수 있다. 예를 들어, 제어기(106)는 광원(103) 또는 검출기(105)에 대해 본딩된 웨이퍼(102)를 회전시킬 수 있다. 또한, 제어기(106)는 본딩된 웨이퍼(102) 상의 이미지 획득의 타이밍 또는 위치들을 제어할 수 있다. 제어기(106)는 검출기(105)의 출력을 사용하여 다른 기능들 또는 부가적인 단계들을 수행하도록 구성될 수 있다. 예를 들어, 제어기(106)는 도 13의 단계들 중 일부 또는 전부를 수행하도록 프로그래밍될 수 있다. 제어기(106)는 프로세서(109) 및 메모리(110)를 포함할 수 있다.
본원에서 설명된 제어기(106), 다른 시스템(들) 또는 다른 서브시스템(들)은 개인용 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기구, 인터넷 기구, 병렬 프로세서 또는 다른 디바이스를 포함하는 다양한 형태들을 취할 수 있다. 일반적으로, "제어기"라는 용어는 메모리 매체로부터의 명령들을 실행하는 하나 이상의 프로세서들을 갖는 임의의 디바이스를 포괄하도록 광범위하게 정의될 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 당 분야에 알려진 임의의 적합한 프로세서, 이를테면, 병렬 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 자립형 또는 네트워킹된 툴로서 고속 프로세싱 및 소프트웨어를 가진 플랫폼을 포함할 수 있다.
시스템이 둘 이상의 서브시스템을 포함하는 경우, 상이한 서브시스템들은 서로 커플링되어서, 이미지들, 데이터, 정보, 명령들 등이 서브시스템들 사이에서 전송될 수 있다. 예를 들어, 하나의 서브시스템은 당 분야에 알려진 임의의 적합한 유선 및/또는 무선 송신 매체를 포함할 수 있는 임의의 적합한 송신 매체에 의해 부가적인 서브시스템(들)에 커플링될 수 있다. 이러한 서브시스템들 중 2개 이상은 또한, 공유된 컴퓨터-판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 커플링될 수 있다.
다른 실시예에서, 제어기(106)는 당 분야에 알려진 임의의 방식으로 시스템(100)의 다양한 컴포넌트들 또는 서브-시스템들 중 임의의 것에 통신 가능하게 커플링될 수 있다. 또한, 제어기(106)는 유선 및/또는 무선 부분들을 포함할 수 있는 송신 매체에 의해 다른 시스템들로부터 데이터 또는 정보를 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식으로, 송신 매체는 제어기(106)와 시스템(100)의 다른 서브시스템들 또는 시스템(100) 외부의 시스템 사이의 데이터 링크로서 역할을 할 수 있다.
부가적인 실시예는 본딩된 웨이퍼 계측을 위한 컴퓨터-구현 방법을 수행하기 위해, 이를테면, 본원에서 개시된 기술들을 수행하기 위해 제어기 상에서 실행 가능한 프로그램 명령들을 저장하는 비-일시적인 컴퓨터-판독 가능 매체에 관한 것이다. 특히, 도 14 에 도시된 바와 같이, 제어기(106)는 제어기(106) 상에서 실행 가능한 프로그램 명령들을 포함하는 메모리(110) 또는 비-일시적인 컴퓨터 판독 가능 매체를 갖는 다른 전자 데이터 저장 매체를 포함할 수 있다. 컴퓨터-구현 방법은 도 13에 대해 개시된 것과 같은, 본원에서 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 메모리(110) 또는 다른 전자 데이터 저장 매체는, 당 분야에 알려진 판독-전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비-휘발성 메모리, 솔리드 스테이트(solid state) 메모리, 자기 테이프 또는 임의의 다른 적합한 비-일시적인 컴퓨터-판독 가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령들은 다른 것들 중에서도, 프로시저-기반 기술들, 컴포넌트-기반 기술들 및/또는 객체-지향 기술들을 포함하는 다양한 방식들 중 임의의 것으로 구현될 수 있다. 예를 들어, 프로그램 명령들은, ActiveX 컨트롤들, C++ 객체들, JavaBeans, MFC(Microsoft Foundation Class), SSE(Streaming SIMD Extension) 또는 다른 기술들 또는 방법들을 사용하여 원하는 대로 구현될 수 있다.
일부 실시예들에서, 본원에서 개시된 시스템(100) 및/또는 방법들의 다양한 단계들, 기능들 및/또는 동작들은 다음들, 즉 전자 회로들, 로직 게이트들, 멀티플렉서들, 프로그래밍 가능 로직 디바이스들, 주문형 집적 회로들(ASIC), 아날로그 또는 디지털 제어들/스위치들, 마이크로제어기들 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 본원에서 설명된 바와 같은 방법들을 구현하는 프로그램 명령들은 캐리어 매체를 통해 송신되거나 캐리어 매체에 저장될 수 있다. 캐리어 매체는 메모리(110)의 것과 같은 전자 데이터 저장 매체, 또는 유선, 케이블 또는 무선 송신 링크와 같은 송신 매체를 포함할 수 있다. 예를 들어, 본 개시내용 전반에 걸쳐 설명된 다양한 단계들은 단일 제어기(106)(또는 컴퓨터 시스템) 또는 대안적으로, 다수의 제어기들(106)(또는 다수의 컴퓨터 시스템들)에 의해 수행될 수 있다. 또한, 시스템(100)의 상이한 서브-시스템들은 하나 이상의 컴퓨팅 또는 로직 시스템들을 포함할 수 있다. 그러므로, 위의 설명은 본 발명에 관한 제한으로서 해석되어서는 안 되며 단지 예시에 불과한 것이다.
본 개시내용 전반에 걸쳐 사용된 바와 같은 "웨이퍼"는 반도체 또는 비-반도체 재료로 형성된 기판을 지칭할 수 있다. 예를 들어, 반도체 또는 비-반도체 재료는 단결정 실리콘, 갈륨 비화물 또는 인듐 인화물을 포함(그러나 이에 제한되지 않음)할 수 있다. 웨이퍼는 하나 이상의 층들을 포함할 수 있다. 예를 들어, 이러한 층들은 레지스트, 유전체 재료, 도전성 재료 또는 반도체 재료를 포함(그러나 이에 제한되지 않음)할 수 있다. 격리 층들, 주입 층들 등과 같은(그러나 이에 제한되지 않음) 다수의 상이한 유형들의 그러한 층들이 당 분야에 알려져 있다. 본원에서 사용된 바와 같은 "웨이퍼"라는 용어는 이러한 층들 중 임의의 층이 형성될 수 있는 기판을 포괄하도록 의도된다.
방법의 단계들 각각은 본원에서 설명된 바와 같이 수행될 수 있다. 방법들은 또한 본원에서 설명된 제어기 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계들은 본원에서 설명된 실시예들 중 임의의 것에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템들에 의해 수행될 수 있다. 또한, 위에서 설명된 방법들은 본원에서 설명된 시스템 실시예들 중 임의의 것에 의해 수행될 수 있다.
본 발명이 하나 이상의 특정한 실시예들에 대해 설명되었지만, 본 발명의 다른 실시예들이 본 발명의 범위를 벗어나지 않으면서 행해질 수도 있음을 이해할 것이다. 따라서, 본 발명은, 첨부된 청구항들 및 그의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (20)

  1. 계측 시스템에 있어서,
    본딩된 웨이퍼를 지지하도록 구성된 스테이지 - 상기 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 가짐 -;
    상기 본딩된 웨이퍼의 원주 에지의 웨이퍼 에지 프로파일 이미지들을 생성하도록 구성된 이미징 시스템 - 상기 이미징 시스템은, 시준된 광을 생성하도록 구성된 광원 및 상기 웨이퍼 에지 프로파일 이미지들을 생성하도록 구성된 검출기를 포함함 -; 및
    상기 이미징 시스템과 전자 통신하는 제어기
    를 포함하고,
    상기 제어기는,
    상기 본딩된 웨이퍼 주위의 복수의 위치들에서의 상기 웨이퍼 에지 프로파일 이미지들을 분석하고;
    상기 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선(offset curve)을 생성하며;
    상기 오프셋 곡선에 기초하여 상기 캐리어 웨이퍼에 대한 상기 최상부 웨이퍼의 변위를 결정하도록
    프로그래밍되는 것인, 계측 시스템.
  2. 제1항에 있어서,
    상기 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지(shadowgram image)들인 것인, 계측 시스템.
  3. 제1항에 있어서,
    상기 분석 동안, 상기 제어기는 또한,
    상기 최상부 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하고;
    상기 캐리어 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제2 수직 라인 세그먼트를 결정하며;
    상기 에지 프로파일 이미지들 각각에 대한 상기 제1 수직 라인 세그먼트 및 상기 제2 수직 라인 세그먼트의 측방향 포지션(lateral position)을 비교하도록
    구성되는 것인, 계측 시스템.
  4. 제1항에 있어서,
    상기 분석 동안, 상기 제어기는 또한,
    상기 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하고;
    상기 에지 프로파일 이미지들 각각에서 사면(bevel) 및 정점(apex)의 포인트들의 좌표들을 결정하고;
    상기 좌표들을 타원형 모델에 피팅(fitting)하며;
    상기 최상부 웨이퍼 및 상기 캐리어 웨이퍼의 중심 포지션을 계산하도록
    구성되는 것인, 계측 시스템.
  5. 방법에 있어서,
    제어기로, 본딩된 웨이퍼 주위의 복수의 위치들에서의 웨이퍼 에지 프로파일 이미지들을 분석하는 단계 - 상기 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 가짐 -;
    상기 제어기로, 상기 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선을 생성하는 단계; 및
    상기 제어기로, 상기 오프셋 곡선에 기초하여 상기 캐리어 웨이퍼에 대한 상기 최상부 웨이퍼의 변위를 결정하는 단계
    를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 본딩된 웨이퍼 주위의 복수의 위치들에서의 상기 웨이퍼 에지 프로파일 이미지들을 생성하는 단계를 더 포함하는, 방법.
  7. 제5항에 있어서,
    상기 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지들인 것인, 방법.
  8. 제5항에 있어서,
    상기 분석하는 단계는,
    상기 최상부 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하는 단계;
    상기 캐리어 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제2 수직 라인 세그먼트를 결정하는 단계; 및
    상기 에지 프로파일 이미지들 각각에 대한 상기 제1 수직 라인 세그먼트 및 상기 제2 수직 라인 세그먼트의 측방향 포지션을 비교하는 단계
    를 더 포함하는 것인, 방법.
  9. 제8항에 있어서,
    상기 제1 수직 라인 세그먼트를 결정하는 단계 및 상기 제2 수직 라인 세그먼트를 결정하는 단계는, 허프 변환(Hough Transform)을 사용하여 상기 웨이퍼 에지 프로파일 이미지들의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 단계를 포함하는 것인, 방법.
  10. 제8항에 있어서,
    상기 변위를 결정하는 데 정현파 모델이 사용되는 것인, 방법.
  11. 제5항에 있어서,
    상기 분석하는 단계는,
    상기 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하는 단계;
    상기 에지 프로파일 이미지들 각각에서 사면 및 정점의 포인트들의 좌표들을 결정하는 단계;
    상기 좌표들을 타원형 모델에 피팅하는 단계; 및
    상기 최상부 웨이퍼 및 상기 캐리어 웨이퍼의 중심 포지션을 계산하는 단계
    를 더 포함하는 것인, 방법.
  12. 제11항에 있어서,
    상기 추출하는 단계 후에, 스테이지 효과들을 정정하는 단계를 더 포함하는, 방법.
  13. 제5항에 있어서,
    상기 최상부 웨이퍼 및 상기 캐리어 웨이퍼의 에지 프로파일의 형상을 평가하는 단계를 더 포함하는, 방법.
  14. 프로그램을 저장한 비-일시적인 컴퓨터-판독 가능 매체에 있어서,
    상기 프로그램은,
    본딩된 웨이퍼 주위의 복수의 위치들에서의 웨이퍼 에지 프로파일 이미지들을 분석하고 - 상기 본딩된 웨이퍼는 캐리어 웨이퍼 상에 배치된 최상부 웨이퍼를 가짐 -;
    상기 웨이퍼 에지 프로파일 이미지들에 기초하여 오프셋 곡선을 생성하며;
    상기 오프셋 곡선에 기초하여 상기 캐리어 웨이퍼에 대한 상기 최상부 웨이퍼의 변위를 결정하도록
    프로세서에게 지시하게 구성되는 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  15. 제14항에 있어서,
    상기 웨이퍼 에지 프로파일 이미지들은 쉐도우그램 이미지인 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  16. 제14항에 있어서,
    상기 변위를 분석하는 것은,
    상기 최상부 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제1 수직 라인 세그먼트를 결정하는 것;
    상기 캐리어 웨이퍼에 대한 상기 에지 프로파일 이미지들 각각에서 제2 수직 라인 세그먼트를 결정하는 것; 및
    상기 에지 프로파일 이미지들 각각에 대한 상기 제1 수직 라인 세그먼트 및 상기 제2 수직 라인 세그먼트의 측방향 포지션을 비교하는 것
    을 포함하는 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  17. 제16항에 있어서,
    상기 제1 수직 라인 세그먼트를 결정하는 것 및 상기 제2 수직 라인 세그먼트를 결정하는 것은, 허프 변환을 사용하여 상기 웨이퍼 에지 프로파일 이미지들의 윤곽을 따라 수직으로 연결된 픽셀들을 격리하는 것을 포함하는 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  18. 제16항에 있어서,
    상기 변위를 결정하는 데 정현파 모델이 사용되는 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  19. 제14항에 있어서,
    상기 변위를 분석하는 것은,
    상기 에지 프로파일 이미지들 각각으로부터 에지 좌표들을 추출하는 것;
    상기 에지 프로파일 이미지들 각각에서 사면 및 정점의 포인트들의 좌표들을 결정하는 것;
    상기 좌표들을 타원형 모델에 피팅하는 것; 및
    상기 최상부 웨이퍼 및 상기 캐리어 웨이퍼의 중심 포지션을 계산하는 것
    을 포함하는 것인, 비-일시적인 컴퓨터-판독 가능 매체.
  20. 제19항에 있어서,
    상기 추출 후에, 스테이지 효과들을 정정하는 것을 더 포함하는, 비-일시적인 컴퓨터-판독 가능 매체.
KR1020197017836A 2016-11-29 2017-11-27 본딩된 웨이퍼 계측 KR102301552B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662427373P 2016-11-29 2016-11-29
US62/427,373 2016-11-29
US15/627,834 2017-06-20
US15/627,834 US10540759B2 (en) 2016-11-29 2017-06-20 Bonded wafer metrology
PCT/US2017/063310 WO2018102260A1 (en) 2016-11-29 2017-11-27 Bonded wafer metrology

Publications (2)

Publication Number Publication Date
KR20190082947A true KR20190082947A (ko) 2019-07-10
KR102301552B1 KR102301552B1 (ko) 2021-09-13

Family

ID=62190293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017836A KR102301552B1 (ko) 2016-11-29 2017-11-27 본딩된 웨이퍼 계측

Country Status (7)

Country Link
US (1) US10540759B2 (ko)
EP (1) EP3507826A4 (ko)
JP (1) JP6916877B2 (ko)
KR (1) KR102301552B1 (ko)
CN (1) CN109964307B (ko)
TW (1) TWI731197B (ko)
WO (1) WO2018102260A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488751B (zh) * 2018-08-29 2022-08-19 中山大学 一种自动化工艺线的石墨料盘视觉定位系统
KR20220030454A (ko) 2020-09-01 2022-03-11 삼성전자주식회사 기판 정렬 장치 및 이를 구비하는 기판 본딩 설비
US20230085039A1 (en) * 2021-09-15 2023-03-16 Onto Innovation, Inc. Substrate mapping using deep neural-networks
CN115661143B (zh) * 2022-12-14 2023-05-30 惠州威尔高电子有限公司 用于MiniLED晶圆缺陷的快速检测系统
CN116313971B (zh) * 2023-05-17 2023-10-20 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120195490A1 (en) * 2010-04-11 2012-08-02 Eldad Langmans Method and system for wafer registration
US20130139950A1 (en) * 2011-12-02 2013-06-06 Kobelco Research Institute, Inc. Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate
WO2016152582A1 (ja) * 2015-03-20 2016-09-29 株式会社日立ハイテクノロジーズ 電子線式パターン検査装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0979398B1 (en) * 1996-06-04 2012-01-04 KLA-Tencor Corporation Optical scanning system for surface inspection
US6901171B1 (en) 1999-04-30 2005-05-31 Cognex Technology And Investment Corporation Methods and apparatuses for refining groupings of edge points that represent a contour in an image
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP4533563B2 (ja) * 2001-07-13 2010-09-01 株式会社東芝 パターン評価方法，位置合わせ方法、検査装置の検査方法，半導体製造工程の管理方法
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
WO2004104566A1 (de) 2003-05-19 2004-12-02 Micro-Epsilon Messtechnik Gmbh & Co. Kg Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor­zugsweise kreisförmig umlaufendem rand
US7340087B2 (en) 2003-07-14 2008-03-04 Rudolph Technologies, Inc. Edge inspection
JP4500157B2 (ja) 2004-11-24 2010-07-14 株式会社神戸製鋼所 形状計測装置用光学系
JP4585926B2 (ja) 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
US7616804B2 (en) 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
JP4262285B2 (ja) 2007-07-18 2009-05-13 株式会社コベルコ科研 形状測定装置，形状測定方法
DE102007042271B3 (de) * 2007-09-06 2009-02-05 Vistec Semiconductor Systems Gmbh Verfahren zur Bestimmung der Lage der Entlackungskante eines scheibenförmigen Objekts
US20090142916A1 (en) 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
JP5409080B2 (ja) * 2009-03-31 2014-02-05 アズビル株式会社 円盤状部材の中心位置推定方法及び画像処理装置
FR2955654B1 (fr) 2010-01-25 2012-03-30 Soitec Silicon Insulator Technologies Systeme et procede d'evaluation de deformations inhomogenes dans des plaques multicouches
US8629902B2 (en) 2010-10-12 2014-01-14 Kla-Tencor Corporation Coordinate fusion and thickness calibration for semiconductor wafer edge inspection
US8525973B2 (en) * 2010-10-13 2013-09-03 Eulitha A.G. Method and apparatus for printing periodic patterns
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
JP2013093389A (ja) 2011-10-24 2013-05-16 Hitachi High-Technologies Corp 光学式検査装置及びエッジ検査装置
US9646896B2 (en) 2013-07-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic overlay sampling
US9734568B2 (en) * 2014-02-25 2017-08-15 Kla-Tencor Corporation Automated inline inspection and metrology using shadow-gram images
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
US9719943B2 (en) 2014-09-30 2017-08-01 Kla-Tencor Corporation Wafer edge inspection with trajectory following edge profile

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120195490A1 (en) * 2010-04-11 2012-08-02 Eldad Langmans Method and system for wafer registration
US20130139950A1 (en) * 2011-12-02 2013-06-06 Kobelco Research Institute, Inc. Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate
WO2016152582A1 (ja) * 2015-03-20 2016-09-29 株式会社日立ハイテクノロジーズ 電子線式パターン検査装置

Also Published As

Publication number Publication date
EP3507826A4 (en) 2020-04-15
WO2018102260A1 (en) 2018-06-07
JP6916877B2 (ja) 2021-08-11
JP2019537263A (ja) 2019-12-19
US10540759B2 (en) 2020-01-21
TWI731197B (zh) 2021-06-21
TW201828254A (zh) 2018-08-01
EP3507826A1 (en) 2019-07-10
KR102301552B1 (ko) 2021-09-13
CN109964307B (zh) 2023-03-10
CN109964307A (zh) 2019-07-02
US20180150952A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
KR102301552B1 (ko) 본딩된 웨이퍼 계측
JP6618478B2 (ja) 射影画像を用いた自動インライン検査及び計測
JP6312370B2 (ja) ウェーハジオメトリ計測ツールによるウェーハ表面フィーチャの検出、分類および定量化のためのシステムおよび方法
US12001191B2 (en) Automated 360-degree dense point object inspection
WO2020223594A2 (en) Automated 360-degree dense point object inspection
TWI716684B (zh) 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置
US20150269723A1 (en) Stereo vision measurement system and method
Tyge et al. Characterizing digital light processing (DLP) 3D printed primitives
KR20230173571A (ko) 박리 결함에 대한 에지 프로파일 검사
TWI826123B (zh) 以更高的精度對半導體晶圓進行３ｄ體積檢測的方法和檢測系統
US10473454B1 (en) Imaging-based height measurement based on known geometric information
JP5765713B2 (ja) 欠陥検査装置、欠陥検査方法、及び欠陥検査プログラム
JP2012190935A (ja) チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
EP3516683B1 (en) Method for defocus detection
TW202242394A (zh) 用於離層缺陷之邊緣輪廓檢測
CN107533994B (zh) 自动化的基于图像的过程监测及控制
US11703767B2 (en) Overlay mark design for electron beam overlay
KR20180089543A (ko) 웨이퍼 싱귤레이션 공정 제어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant