CN109964307A - 接合晶片计量 - Google Patents

接合晶片计量 Download PDF

Info

Publication number
CN109964307A
CN109964307A CN201780070558.9A CN201780070558A CN109964307A CN 109964307 A CN109964307 A CN 109964307A CN 201780070558 A CN201780070558 A CN 201780070558A CN 109964307 A CN109964307 A CN 109964307A
Authority
CN
China
Prior art keywords
wafer
edge profile
profile image
vertical line
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780070558.9A
Other languages
English (en)
Other versions
CN109964307B (zh
Inventor
K·沙赫
T·克拉
李诗芳
H·艾森巴赫
M·施特林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN109964307A publication Critical patent/CN109964307A/zh
Application granted granted Critical
Publication of CN109964307B publication Critical patent/CN109964307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/002—Measuring arrangements characterised by the use of optical techniques for measuring two or more coordinates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/2433—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures for measuring outlines by shadow casting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20048—Transform domain processing
    • G06T2207/20061—Hough transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

在可具有顶部晶片及载体晶片的接合晶片周围的位置处分析晶片边缘剖面图像。基于所述晶片边缘剖面图像产生偏移曲线。基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。可在所述晶片周围的多个位置处产生所述晶片边缘剖面图像。所述晶片边缘剖面图像可为轮廓剪影照片图像。用以确定所述顶部晶片到所述载体晶片的位移的系统可包含与控制器连接的成像系统。

Description

接合晶片计量
相关申请案的交叉参考
本申请案主张2016年11月29日申请且指定为第62/427,373号美国申请案的临时专利申请案的优先权，所述临时专利申请案的揭示内容特此以引用的方式并入。
技术领域
本发明涉及晶片计量。
背景技术
制造例如逻辑及存储器装置的半导体装置通常包含：使用大量半导体制造过程来处理比如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从分划板转印到布置于半导体晶片上的抗蚀剂的半导体制造过程。半导体制造过程的额外实例包含但不限于化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可被制造为单个半导体晶片上的布置，且接着被分离成个别半导体装置。
接合(或堆叠)晶片经常用于半导体工业中。接合到载体晶片的一或多个超薄晶片是接合晶片的实例，但其它半导体晶片设计也可为接合晶片。举例来说，接合晶片可包含接合到载体晶片的顶部晶片(例如，装置晶片)。这些接合晶片可用于存储器及逻辑应用两者。可使用接合晶片来生产三维集成电路(3D IC)。
接合晶片可具有复杂边缘剖面。接合晶片的各个层可具有不同高度及直径。这些尺寸可能会受各种晶片在堆叠之前的大小或受处理步骤的影响。
具有制造误差的接合晶片可能会在制造期间造成问题。举例来说，接合晶片的中心性(centricity)会影响CMP过程或增加处置风险。在CMP期间，中心性会影响抛光垫相对于接合晶片中心的放置以及后续平面化。在晶片处置期间，制造设备内的接合晶片平衡或间隙可能会受接合晶片的中心性的影响。
不适当的中心性甚至可能会毁坏接合晶片或损坏制造设备。如果接合晶片被底切，不适当地接合在一起，或含有太多的胶水，那么接合晶片可能会在CMP工具内断裂，从而污染或损坏CMP工具。此类污染或损坏会导致不想要的停机时间或甚至可能会使半导体晶片厂内的生产停止。
此外，具有不适当的中心性的接合晶片上的CMP过程可能会在接合晶片上产生非期望的边缘剖面。举例来说，可能会在CMP过程期间移除过多或不够的材料，或CMP过程可能会产生底切物、悬垂物或晶须。这些非期望的边缘剖面可能会影响装置合格率或可能会影响后续制造步骤。
因此，需要用于接合晶片计量的经改进技术及关联系统。
发明内容
在第一实施例中提供一种计量系统。所述计量系统包括：载物台，其经配置以支撑接合晶片；成像系统，其经配置以产生所述接合晶片的圆周边缘的晶片边缘剖面图像；及控制器，其与所述成像系统进行电子通信。所述接合晶片具有安置于载体晶片上的顶部晶片。所述成像系统包含经配置以产生准直光的光源及经配置以产生所述晶片边缘剖面图像的检测器。所述控制器经编程以：在所述接合晶片周围的多个位置处分析所述晶片边缘剖面图像；基于所述晶片边缘剖面图像产生偏移曲线；及基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。所述晶片边缘剖面图像可为轮廓剪影照片(shadowgram)图像。
在所述分析期间，所述控制器可进一步经配置以：确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。
在所述分析期间，所述控制器还可进一步经配置以：从所述边缘剖面图像中的每一者提取边缘坐标；确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；将所述坐标拟合到椭圆模型；及计算所述顶部晶片及所述载体晶片的中心位置。
在第二实施例中，提供一种方法。所述方法包括：运用控制器在接合晶片周围的多个位置处分析晶片边缘剖面图像；运用所述控制器基于所述晶片边缘剖面图像产生偏移曲线；及运用所述控制器基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。所述接合晶片具有安置于载体晶片上的顶部晶片。所述晶片边缘剖面图像可为轮廓剪影照片图像。
可在所述接合晶片周围的所述多个位置处产生所述晶片边缘剖面图像。
所述分析可进一步包含：确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。确定所述第一竖直线段及确定所述第二竖直线段可包含：使用霍夫变换沿着所述晶片边缘剖面图像的轮廓隔离竖直连接像素。可使用正弦模型来确定所述位移。
所述分析还可进一步包含：从所述边缘剖面图像中的每一者提取边缘坐标；确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；将所述坐标拟合到椭圆模型；及计算所述顶部晶片及所述载体晶片的中心位置。可在所述提取之后校正阶段效应。
还可评估所述顶部晶片及所述载体晶片的边缘剖面的形状。
在第三实施例中，提供一种存储程序的非暂时性计算机可读媒体。所述非暂时性计算机可读媒体经配置以指示处理器：在接合晶片周围的多个位置处分析晶片边缘剖面图像；基于所述晶片边缘剖面图像产生偏移曲线；及基于所述偏移曲线确定顶部晶片到载体晶片的位移。所述接合晶片具有安置于载体晶片上的顶部晶片。所述晶片边缘剖面图像可为轮廓剪影照片图像。
分析所述位移可包含：确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。确定所述第一竖直线段及确定所述第二竖直线段可包含：使用霍夫变换沿着所述晶片边缘剖面图像的轮廓隔离竖直连接像素。可使用正弦模型来确定所述位移。
分析所述位移还可包含：从所述边缘剖面图像中的每一者提取边缘坐标；确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；将所述坐标拟合到椭圆模型；及计算所述顶部晶片及所述载体晶片的中心位置。可在所述提取之后校正阶段效应。
附图说明
为了更充分地理解本发明的性质及目标，应参考结合附图获取的以下详细描述，附图中：
图1是接合晶片的圆周边缘的示范性晶片边缘剖面图像；
图2是从图1的晶片边缘剖面图像提取的轮廓；
图3绘示在分组之后的图2的轮廓的竖直线段；
图4A及4B是晶片的经分析图像的示范性偏移曲线；
图5是根据本发明的模型描述；
图6在左侧包含晶片的圆周边缘的示范性晶片边缘剖面图像且在右侧包含来自晶片边缘剖面图像的经提取边缘轮廓坐标；
图7绘示逐切片地(slice by slice)分析图6的晶片边缘剖面图像的算法；
图8是根据本发明的模型描述；
图9是边缘数据及模型拟合结果，其中半径被展示为依据角度而变化；
图10是边缘数据及模型拟合结果，其中展示了模型结果；
图11到12绘示晶片半径及真圆度(circularity)结果；
图13是根据本发明的方法的实施例的流程图；
图14到15是根据本发明的实施例的沿着系统的框图的A-A的俯视图及对应横截面侧视图；及
图16是对应于图14到15的实施例的系统的透视图。
具体实施方式
尽管将按照特定实施例描述所主张的主题，但包含未提供本文中所陈述的全部优点及特征的实施例的其它实施例也在本发明的范围内。可作出各种结构、逻辑、过程步骤及电子变化而不背离本发明的范围。因此，仅通过参考所附权利要求书界定本发明的范围。
作为3D集成过程的部分，可将半导体晶片堆叠及接合在一起。将可为装置晶片或某种其它类型的晶片的至少一个顶部晶片放置于载体晶片上。可由粘着剂材料连接顶部晶片及载体晶片。例如粘着剂量、力、温度、晶片形状及放置准确性的数个过程参数可能会在顶部晶片与载体晶片之间造成晶片位移，例如载体晶片及顶部晶片未相对于彼此居中。揭示了用以测量接合晶片中的两个或多于两个晶片(例如，顶部晶片及载体晶片)的晶片间位移的方法及系统。举例来说，可确定X及Y维度上的位移。可使用晶片边缘的X、Y及Z坐标来确定接合晶片中的每一者的中心。
可例如使用全文以引用的方式并入的第8,629,902号美国专利中所揭示的系统或其它系统来获取晶片边缘剖面图像。图1是具有载体晶片300及顶部晶片301的接合晶片的圆周边缘的示范性晶片边缘剖面图像。图1是轮廓剪影照片图像的实例。从边缘轮廓及晶片旋转角度提取晶片边缘的X、Y及Z坐标，其中Z是接合晶片中的晶片的厚度。从这些坐标可确定接合晶片中的每一者的中心。
在实施例中，使用图像处理技术以沿着边缘剖面仪图像的轮廓隔离竖直连接像素。基于用户定义的区域及斜率容限参数，将竖直连接像素(例如，竖直线段)分组成两个区。一个区与顶部晶片相关联且另一区与载体晶片相关联。接着，可从图像帧的边缘或两个群组的某一其它参考点计算这些线段的平均X距离。绝对偏移经计算为这些平均值之间的差。将此情形针对围绕晶片(例如，围绕接合晶片的圆周每10度)获取的全部晶片边缘剖面图像重复以产生偏移曲线。接着，应用模型以从此曲线计算顶部晶片与载体晶片之间的X及Y偏移。
在图2到5中绘示了实例。图2是从图1的晶片边缘剖面图像提取的轮廓。可使图1的晶片边缘剖面图像在提取之前清晰或以其它方式被清理，例如以移除比例尺。可通过例如裁剪图像而移除比例尺。还可执行其它预处理，例如条纹移除、噪声过滤，或颜色深度减小到两位(黑及白)。
可例如通过使用高通滤波器而提取图2中的边缘剖面的轮廓。在例子中，使用坎尼(canny)边缘提取方法，在此期间可执行某种平滑化以避免图像中的噪声边缘。在边缘提取期间可取决于边缘提取算法而执行其它平滑化。
图3绘示在分组之后的图2中所展示的轮廓的竖直线段。线段可经分组成与顶部晶片及载体晶片相关联的区。竖直线段表示或近似于晶片的范围且在图3中用虚线圈出。Xtop是顶部线段(例如，顶部晶片)的平均X距离且Xbot是底部线段(例如，载体晶片)的平均X距离。Xtop及Xbot可为例如距图像帧的边缘或其它参考的平均距离。举例来说，此平均距离可为相对于图像帧的左侧的平均距离。两个平均值的实际平均值或参考点可能无关紧要，这是因为使用了两个平均值之间的差。
可使用基于霍夫变换的技术、局部斜率计算或所属领域中已知的其它技术来确定边缘轮廓上的竖直线段。在例子中，局部斜率计算是基于几个像素，且仅选择局部斜率指示竖直边缘的那些像素。
接着计算两个竖直线段之间的偏移。举例来说，基于图3计算每一群组中的线距图像帧的边缘的平均X距离。还基于图3计算作为此两个平均值之间的差的总偏移。
可针对全部晶片边缘剖面图像(例如，围绕接合晶片的圆周每10度)重复图2及3中的过程，且产生了偏移曲线。在图4A及4B中绘示了示范性偏移曲线。图4B还绘示了从正弦拟合建模的数据。可应用正弦模型以从总偏移曲线计算X及Y偏移。图5是模型描述，但其它模型可能是可行的。当图5中的X及Y两者上存在偏移时，a＝A cos(θ-Φ)+C。A、Φ及C是未知数。在图5中，θ是相对于水平轴测得，Φ是结合两个中心的线与水平轴之间的角度，C1是顶部晶片的中心，C2是载体晶片的中心。A是两个晶片的中心之间的距离，X是两个晶片之间的X偏移，且Y是两个晶片之间的Y偏移。从建模拟合，如下计算顶部晶片相对于载体晶片的偏移。
Xoffset_top(μm)＝A cosΦ*pixel_size
Yoffset_top(μm)＝A sinΦ*pixel_size
在一些简单情况下可忽略C。像素大小可为例如2.408μm，但其它大小是可行的。
隔离竖直连接像素的此实施例的输入参数可包含斜率容限及区域。对于斜率容限来说，用户可设置允许相较于完美竖直线的容限量。对于区域来说，用户可定义顶部及底部晶片区域用于在分组期间进行准确计算。
由于从单个图像计算接合晶片中的两个晶片之间的偏移，因此任何晶片到载物台放置误差都不会影响隔离竖直连接像素所涉及的计算。因此，载物台上的任何晶片放置可为可接受的。此测量还没有图像坐标空间中由于校准漂移的任何移位，这是因为两个平均值之间的差经计算为具有偏移曲线。因此，即使个别平均值由于漂移而变化，差也将不会受影响。
在例子中，图2到5的实施例可包含用以移除杂乱边缘或伪影的步骤。此步骤可在找到竖直线段之前发生。在另一例子中，可跳过具有杂乱边缘或伪影的晶片边缘剖面图像，且可代替地依赖于晶片的其它晶片边缘剖面图像。
在图6到12中所展示的另一实施例中，使用基于模型的方法。在预处理步骤中，提取边缘剖面图像的轮廓坐标。接着，使用晶片斜面及顶点的坐标来拟合椭圆模型。
图6在左侧包含晶片的圆周边缘的示范性晶片边缘剖面图像且在右侧包含来自晶片边缘剖面图像的经提取边缘轮廓坐标。可使用例如高通滤波器从晶片边缘剖面图像提取边缘坐标。可校正阶段效应。可保存或以其它方式记录斜面及顶点处的点的坐标(在图6中用虚线圈出)。可针对晶片的全部晶片边缘剖面图像(例如，围绕接合晶片的圆周每10度)重复此过程。可能需要至少三个图像以提供相对中心偏移，但更多图像可被证实在减小边缘处的粗糙度或真圆度误差方面的较高准确性。举例来说，可获取36个图像。
接着，可将边缘数据拟合到模型。图7绘示逐切片地分析图6的晶片边缘剖面图像的算法。在逐切片基础上将坐标拟合到椭圆模型，例如图8中所绘示的椭圆模型。在图8中，CoR是旋转中心且CoW是晶片中心。这会得到每个切片的晶片中心，如图9到10中所展示。典型的步长可为2.5微米。对于每一切片来说，可能存在36个边缘位置点，但其它值或范围是可行的。每一点来自一个图像。点的坐标可为定向(θ)及半径，在图9中被展示为实线。接着，将这些点拟合到模型中，如图8中所见。模型的参数包含当前设置为参考的CoR及CoW。晶片真圆度经建模为椭圆，其长轴为R+δ且其短轴为R-δ。考虑到假设模型参数，计算图像的位置，在图9中被展示为点。可使用非线性回归算法来调整假设模型参数，使得模型预测(图9中的点)与测量值(图9中的实线)最佳匹配。按照如图8中所展示的CoR、晶片半径、晶片椭圆度，将赋予最佳匹配的模型参数报告为测量结果。
举例来说，使用最小平方拟合，从切片的结果计算晶片的中心位置。将所计算出的中心位置分类成N个集合，其中N是接合晶片中的晶片的数目(即，N>1)。可使用对晶片厚度及/或过滤的认识来完成分类。过滤可包含与中位数的偏差及/或关于高度位置的认识。可通过求平均值、使用中位数或运用其它技术针对对应于晶片的每一集合计算每一晶片的中心位置。
图11到12绘示晶片半径及真圆度结果。相对于图11及图12中的旋转中心的所计算出的晶片中心展示不同切片处的晶片半径及椭圆度。
图6到12的实施例可使用椭圆模型。在例子中，椭圆方程是Ax2+Bxy+Cy2+Dx+Ey+F＝0。这可提供经改进结果，这是因为晶片可能并非完美圆形。然而，其它模型(例如，圆形模型)仍可提供可接受的性能。
虽然图2到5及图6到12的实施例可被单独地或在替代例中使用，但图2到5的实施例及图6到12的实施例两者可被一起使用。举例来说，可首先执行图6到12的实施例。接着，可执行图2到5的实施例以验证结果。图6到12的实施例可能因为其分析包含模型中的更多非理想因素而提供更准确的结果，可能因为分析过程中保留详细边缘信息而提供更多信息，且可能较快速。
在另一实例中，如果图6到12的实施例无法提供可接受的或清楚的结果，那么图2到5的实施例可为备用。
在本文中所揭示的实施例中，使用晶片边缘剖面图像来获取晶片边缘数据/坐标。可代替地使用剖面仪、激光三角测量或其它技术来产生输入。
图13是接合晶片计量方法的实施例的流程图。在200处，在可具有顶部晶片及载体晶片的接合晶片周围的位置处分析晶片边缘剖面图像。在201处，基于晶片边缘剖面图像产生偏移曲线。在202处，基于偏移曲线确定顶部晶片到载体晶片的位移。在分析200之前，可在晶片周围的多个位置处产生晶片边缘剖面图像。晶片边缘剖面图像可为轮廓剪影照片图像。
虽然绘示了两个晶片(例如，载体晶片及顶部晶片)，但多于两个晶片可接合在一起。举例来说，三个晶片可接合到载体晶片。可计算相邻晶片之间、晶片对之间或针对整体接合晶片的偏移。
在分析200的例子中，确定针对顶部晶片的边缘剖面图像中的每一者中的第一竖直线段，且确定针对载体晶片的边缘剖面图像中的每一者中的第二竖直线段。针对边缘剖面图像中的每一者比较第一竖直线段及第二竖直线段的横向位置。确定第一竖直线段及确定第二竖直线段可包含：使用霍夫变换沿着晶片边缘剖面图像的轮廓隔离竖直连接像素。可使用正弦模型来确定位移。
在分析200的另一例子中，从边缘剖面图像中的每一者提取边缘坐标。确定边缘剖面图像中的每一者中的斜面及顶点处的点的坐标。将坐标拟合到椭圆模型。计算顶部晶片及载体晶片的中心位置。可在提取之后校正阶段效应。
可从图像分析获得额外晶片性质，例如晶片真圆度或其它不规则性，例如个别晶片边缘的形状。举例来说，可确定晶片边缘是否成角度及角度的方向。因此，本文中所揭示的系统及方法可用于同时的晶片边缘检验及边缘压型(edge profiling)。
图14到15是根据本发明的实施例的沿着系统100的框图的A-A的俯视图及对应横截面侧视图。图16是对应于图14到15的实施例的系统100的透视图。系统100经配置以通过获取为轮廓剪影照片的图像而执行接合晶片的计量。轮廓剪影照片应用阴影显像(shadowgraph)技术且使接合晶片102的阴影(例如接合晶片102的圆周边缘)可视化或成像。载物台101可经配置以使接合晶片102旋转，但系统100还可相对于接合晶片102旋转。此类旋转可为步进的或连续的。接合晶片102也可在成像期间不旋转，且系统100的组件可为固定的。
示范性接合晶片102被展示成具有载体晶片107及顶部晶片108。载体晶片107及顶部晶片108可具有不同直径，例如图1中所绘示的不同直径。举例来说，载体晶片107可为载体晶片且顶部晶片108可为装置晶片。替代地，载体晶片107及顶部晶片108两者都可为装置晶片，或不止载体晶片107及顶部晶片108可形成接合晶片102。
光源103经配置以在接合晶片102的边缘处引导准直光104。在一些实施例中，相对于接合晶片102切向地引导准直光104，以便形成边缘剖面的阴影。因此，接合晶片102阻挡了一些准直光104。准直光104经绘示为大致圆形，但可为其它形状。在示范性实施例中，光源103利用发光二极管(LED)。鉴于本发明，其它适合光源103，例如产生准直光的灯、激光、超连续能谱激光、激光驱动磷光体或激光驱动灯，将是显而易见的。可利用光源103的组合，例如激光及LED。光源103可包含单个系统或多个系统中的单带及宽带光源。准直光104可平行于接合晶片102的平面。举例来说，准直光104可平行于载体晶片107的平面，顶部晶片108安置于所述平面上。可使用衍射抑制技术来移除可能会不利地影响测量的衍射相关伪影。使用准直光104在剖面中看见大致几毫米的接合晶片102，但其它尺寸是可行的。
远离光源103定位的检测器105接收至少一些准直光104。检测器105经定位使得当接合晶片102被成像时，由检测器105接收阴影的至少一部分(即，产生阴影的光)。检测器105可为例如电荷耦合装置(CCD)或互补金属氧化物半导体(CMOS)相机。以此方式，形成了晶片边缘剪影的图像(即，晶片边缘剖面图像)。检测器105可经配置以收集接合晶片102的数百个晶片边缘剖面图像以供高取样。举例来说，可收集接合晶片102的介于2个与500个之间的晶片边缘剖面图像，但可收集更多图像。在实例中，收集接合晶片的16个晶片边缘剖面图像。在另一实例中，收集接合晶片的36个晶片边缘剖面图像。在另一实例中，收集接合晶片的360个晶片边缘剖面图像。
准直光104可具有产生阴影的一或若干波长。举例来说，可使用例如蓝光或白光的可见光。鉴于本发明，其它适合准直光104将是显而易见的。举例来说，可使用紫外光。准直光104可经偏光且可为脉冲的或连续的。
虽然图14到16中仅绘示了单个光源103及检测器105，但可使用多个光源103及检测器105。可将多个光源103及检测器105放置在接合晶片102的周界周围的各种位置处以在接合晶片102的不同位置处收集图像。这可增大检验处理量或增加所产生的图像的数目，同时最小化对检验处理量的影响。如果将多个光源103及检测器105放置在接合晶片102的周界周围的各种位置处，那么接合晶片102可能不会相对于光源103或检测器105旋转。
控制器106可操作地连接到检测器105。控制器106经配置以分析接合晶片102的边缘的图像，且可控制使用检测器105获取图像。举例来说，控制器106可使接合晶片102相对于光源103或检测器105旋转。控制器106还可控制接合晶片102上的图像获取的时序或位置。控制器106可经配置以使用检测器105的输出来执行其它功能或额外步骤。举例来说，控制器106可经编程以执行图13的一些或全部步骤。控制器106可包含处理器109及存储器110。
本文中所描述的控制器106、(若干)其它系统或(若干)其它子系统可采取各种形式，包含个人计算机系统、工作站、图像计算机、主计算机系统、工作站、网络设备、因特网设备、并行处理器或其它装置。一般来说，术语“控制器”可经广泛定义以涵盖具有执行来自存储器媒体的指令的一或多个处理器的任何装置。(若干)子系统或(若干)系统还可包含所属领域中已知的任何适合处理器，例如并行处理器。另外，(若干)子系统或(若干)系统可包含具有高速处理及软件的平台，作为独立工具或网络工具。
如果系统包含多于一个子系统，那么不同子系统可彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。举例来说，一个子系统可由可包含所属领域中已知的任何适合有线及/或无线传输媒体的任何适合传输媒体耦合到(若干)额外子系统。两个或多于两个此类子系统还可由共享计算机可读存储媒体(未展示)有效地耦合。
在另一实施例中，控制器106可以所属领域中已知的任何方式以通信方式耦合到系统100的各种组件或子系统中的任何者。此外，控制器106可经配置以由可包含有线及/或无线部分的传输媒体从其它系统接收及/或获取数据或信息。以此方式，传输媒体可充当控制器106与系统100的其它子系统或系统100外部的系统之间的数据链路。
额外实施例涉及一种存储程序指令的非暂时性计算机可读媒体，所述程序指令可在控制器上执行以执行用于接合晶片计量的计算机实施方法，例如以执行本文中所揭示的技术。特定来说，如图14中所展示，控制器106可包含具有非暂时性计算机可读媒体的存储器110或其它电子数据存储媒体，所述非暂时性计算机可读媒体包含可在控制器106上执行的程序指令。计算机实施方法可包含本文中所描述的(若干)任何方法的(若干)任何步骤，例如关于图13所揭示的(若干)任何方法的(若干)任何步骤。存储器110或其它电子数据存储媒体可为例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带或所属领域中已知的任何其它适合非暂时性计算机可读媒体的存储媒体。
可以多种方式中的任何者实施程序指令，所述多种方式包含基于程序的技术、基于组件的技术，及/或面向对象的技术等。举例来说，可视需要而使用ActiveX控件、C++对象、JavaBeans、微软基础类别(MFC)、SSE(流SIMD扩展)或其它技术或方法论实施程序指令。
在一些实施例中，由以下各者中的一或多者执行本文中所揭示的系统100及方法的各种步骤、功能及/或操作：电子电路；逻辑门；多路复用器；可编程逻辑装置；专用集成电路(ASIC)；模拟或数字控制件/开关；微控制器；或计算系统。实施例如本文中所描述的方法的程序指令可经由载体媒体而传输或存储于载体媒体上。载体媒体可包含例如存储器110的电子数据存储媒体的电子数据存储媒体，或例如电线、缆线或无线传输链路的传输媒体。举例来说，贯穿本发明所描述的各种步骤可由单个控制器106(或计算机系统)或替代地由多个控制器106(或多个计算机系统)执行。此外，系统100的不同子系统可包含一或多个计算或逻辑系统。因此，上述描述不应被解释为对本发明的限制，而仅仅为说明。
如贯穿本发明所使用，“晶片”可指由半导体或非半导体材料形成的衬底。举例来说，半导体或非半导体材料可包含但不限于单晶硅、砷化镓或磷化铟。晶片可包含一或多个层。举例来说，此类层可包含但不限于抗蚀剂、介电材料、导电材料或半导电材料。所属领域中已知许多不同类型的此类层，例如但不限于隔离层、植入层等。如本文中所使用的术语“晶片”希望涵盖衬底，此类层中的任何者可形成于所述衬底上。
可如本文中所描述而执行所述方法的步骤中的每一者。所述方法还可包含可由本文中所描述的控制器及/或(若干)计算机子系统或(若干)系统执行的(若干)任何其它步骤。所述步骤可由一或多个计算机系统执行，所述一或多个计算机系统可根据本文中所描述的任何实施例而配置。另外，上文所描述的方法可由本文中所描述的任何系统实施例执行。
尽管已关于一或多个特定实施例描述了本发明，但将理解，可实现本发明的其它实施例而不背离本发明的范围。因此，认为本发明仅受所附权利要求书及其合理解释的限制。

Claims (20)

1.一种计量系统，其包括：
载物台，其经配置以支撑接合晶片，其中所述接合晶片具有安置于载体晶片上的顶部晶片；
成像系统，其经配置以产生所述接合晶片的圆周边缘的晶片边缘剖面图像，其中所述成像系统包含经配置以产生准直光的光源及经配置以产生所述晶片边缘剖面图像的检测器；及
控制器，其与所述成像系统进行电子通信，其中所述控制器经编程以：
在所述接合晶片周围的多个位置处分析所述晶片边缘剖面图像；
基于所述晶片边缘剖面图像产生偏移曲线；及
基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。
2.根据权利要求1所述的计量系统，其中所述晶片边缘剖面图像是轮廓剪影照片图像。
3.根据权利要求1所述的计量系统，其中在所述分析期间，所述控制器进一步经配置以：
确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；
确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及
针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。
4.根据权利要求1所述的计量系统，其中在所述分析期间，所述控制器进一步经配置以：
从所述边缘剖面图像中的每一者提取边缘坐标；
确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；
将所述坐标拟合到椭圆模型；及
计算所述顶部晶片及所述载体晶片的中心位置。
5.一种方法，其包括：
运用控制器在接合晶片周围的多个位置处分析晶片边缘剖面图像，其中所述接合晶片具有安置于载体晶片上的顶部晶片；
运用所述控制器基于所述晶片边缘剖面图像产生偏移曲线；及
运用所述控制器基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。
6.根据权利要求5所述的方法，其进一步包括在所述接合晶片周围的所述多个位置处产生所述晶片边缘剖面图像。
7.根据权利要求5所述的方法，其中所述晶片边缘剖面图像是轮廓剪影照片图像。
8.根据权利要求5所述的方法，其中所述分析进一步包括：
确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；
确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及
针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。
9.根据权利要求8所述的方法，其中所述确定所述第一竖直线段及所述确定所述第二竖直线段包含：使用霍夫变换沿着所述晶片边缘剖面图像的轮廓隔离竖直连接像素。
10.根据权利要求8所述的方法，其中使用正弦模型来确定所述位移。
11.根据权利要求5所述的方法，其中所述分析进一步包括：
从所述边缘剖面图像中的每一者提取边缘坐标；
确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；
将所述坐标拟合到椭圆模型；及
计算所述顶部晶片及所述载体晶片的中心位置。
12.根据权利要求11所述的方法，其进一步包括在所述提取之后校正阶段效应。
13.根据权利要求5所述的方法，其进一步包括评估所述顶部晶片及所述载体晶片的边缘剖面的形状。
14.一种存储程序的非暂时性计算机可读媒体，所述程序经配置以指示处理器：
在接合晶片周围的多个位置处分析晶片边缘剖面图像，其中所述接合晶片具有安置于载体晶片上的顶部晶片；
基于所述晶片边缘剖面图像产生偏移曲线；及
基于所述偏移曲线确定所述顶部晶片到所述载体晶片的位移。
15.根据权利要求14所述的非暂时性计算机可读媒体，其中所述晶片边缘剖面图像是轮廓剪影照片图像。
16.根据权利要求14所述的非暂时性计算机可读媒体，其中所述分析所述位移包含：
确定针对所述顶部晶片的所述边缘剖面图像中的每一者中的第一竖直线段；
确定针对所述载体晶片的所述边缘剖面图像中的每一者中的第二竖直线段；及
针对所述边缘剖面图像中的每一者比较所述第一竖直线段及所述第二竖直线段的横向位置。
17.根据权利要求16所述的非暂时性计算机可读媒体，其中所述确定所述第一竖直线段及所述确定所述第二竖直线段包含：使用霍夫变换沿着所述晶片边缘剖面图像的轮廓隔离竖直连接像素。
18.根据权利要求16所述的非暂时性计算机可读媒体，其中使用正弦模型来确定所述位移。
19.根据权利要求14所述的非暂时性计算机可读媒体，其中所述分析所述位移包含：
从所述边缘剖面图像中的每一者提取边缘坐标；
确定所述边缘剖面图像中的每一者中的斜面及顶点处的点的坐标；
将所述坐标拟合到椭圆模型；及
计算所述顶部晶片及所述载体晶片的中心位置。
20.根据权利要求19所述的非暂时性计算机可读媒体，其进一步包括在所述提取之后校正阶段效应。
CN201780070558.9A 2016-11-29 2017-11-27 接合晶片计量 Active CN109964307B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662427373P 2016-11-29 2016-11-29
US62/427,373 2016-11-29
US15/627,834 US10540759B2 (en) 2016-11-29 2017-06-20 Bonded wafer metrology
US15/627,834 2017-06-20
PCT/US2017/063310 WO2018102260A1 (en) 2016-11-29 2017-11-27 Bonded wafer metrology

Publications (2)

Publication Number Publication Date
CN109964307A true CN109964307A (zh) 2019-07-02
CN109964307B CN109964307B (zh) 2023-03-10

Family

ID=62190293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780070558.9A Active CN109964307B (zh) 2016-11-29 2017-11-27 接合晶片计量

Country Status (7)

Country Link
US (1) US10540759B2 (zh)
EP (1) EP3507826A4 (zh)
JP (1) JP6916877B2 (zh)
KR (1) KR102301552B1 (zh)
CN (1) CN109964307B (zh)
TW (1) TWI731197B (zh)
WO (1) WO2018102260A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115661143A (zh) * 2022-12-14 2023-01-31 惠州威尔高电子有限公司 用于MiniLED晶圆缺陷的快速检测系统
CN116313971A (zh) * 2023-05-17 2023-06-23 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488751B (zh) * 2018-08-29 2022-08-19 中山大学 一种自动化工艺线的石墨料盘视觉定位系统
KR20220030454A (ko) 2020-09-01 2022-03-11 삼성전자주식회사 기판 정렬 장치 및 이를 구비하는 기판 본딩 설비
JP2024536774A (ja) * 2021-09-15 2024-10-08 オントゥー イノヴェイション インコーポレイテッド 深層ニューラルネットワークを使用した基板マッピング

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025652A1 (en) * 2000-07-31 2002-02-28 Kazutaka Yanagita Method and apparatus for processing composite member
JP2003031469A (ja) * 2001-07-13 2003-01-31 Toshiba Corp パターン評価方法，位置合わせ方法、検査装置の検査方法，半導体製造工程の管理方法
US20030206294A1 (en) * 1996-06-04 2003-11-06 Leslie Brian C. Optical scanning system for surface inspection
US6901171B1 (en) * 1999-04-30 2005-05-31 Cognex Technology And Investment Corporation Methods and apparatuses for refining groupings of edge points that represent a contour in an image
US20090130784A1 (en) * 2007-09-06 2009-05-21 Vistec Semiconductor Systems Gmbh Method for determining the position of the edge bead removal line of a disk-like object
JP2010238970A (ja) * 2009-03-31 2010-10-21 Yamatake Corp 円盤状部材の中心位置推定方法及び画像処理装置
US20120195490A1 (en) * 2010-04-11 2012-08-02 Eldad Langmans Method and system for wafer registration
US20130139950A1 (en) * 2011-12-02 2013-06-06 Kobelco Research Institute, Inc. Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate
CN103403620A (zh) * 2010-10-13 2013-11-20 尤利塔股份公司 用于印制周期图案的方法和设备
TWI447842B (zh) * 2010-12-13 2014-08-01 Ev Group E Thallner Gmbh 判定對準誤差的裝置、器件和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
WO2004104566A1 (de) 2003-05-19 2004-12-02 Micro-Epsilon Messtechnik Gmbh & Co. Kg Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor­zugsweise kreisförmig umlaufendem rand
US7340087B2 (en) 2003-07-14 2008-03-04 Rudolph Technologies, Inc. Edge inspection
JP4500157B2 (ja) 2004-11-24 2010-07-14 株式会社神戸製鋼所 形状計測装置用光学系
JP4585926B2 (ja) 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
US7616804B2 (en) 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
JP4262285B2 (ja) 2007-07-18 2009-05-13 株式会社コベルコ科研 形状測定装置，形状測定方法
US20090142916A1 (en) 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
FR2955654B1 (fr) 2010-01-25 2012-03-30 Soitec Silicon Insulator Technologies Systeme et procede d'evaluation de deformations inhomogenes dans des plaques multicouches
US8629902B2 (en) 2010-10-12 2014-01-14 Kla-Tencor Corporation Coordinate fusion and thickness calibration for semiconductor wafer edge inspection
JP2013093389A (ja) 2011-10-24 2013-05-16 Hitachi High-Technologies Corp 光学式検査装置及びエッジ検査装置
US9646896B2 (en) 2013-07-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic overlay sampling
US9734568B2 (en) * 2014-02-25 2017-08-15 Kla-Tencor Corporation Automated inline inspection and metrology using shadow-gram images
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
US9719943B2 (en) 2014-09-30 2017-08-01 Kla-Tencor Corporation Wafer edge inspection with trajectory following edge profile
WO2016152582A1 (ja) 2015-03-20 2016-09-29 株式会社日立ハイテクノロジーズ 電子線式パターン検査装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030206294A1 (en) * 1996-06-04 2003-11-06 Leslie Brian C. Optical scanning system for surface inspection
US6901171B1 (en) * 1999-04-30 2005-05-31 Cognex Technology And Investment Corporation Methods and apparatuses for refining groupings of edge points that represent a contour in an image
US20020025652A1 (en) * 2000-07-31 2002-02-28 Kazutaka Yanagita Method and apparatus for processing composite member
JP2003031469A (ja) * 2001-07-13 2003-01-31 Toshiba Corp パターン評価方法，位置合わせ方法、検査装置の検査方法，半導体製造工程の管理方法
US20090130784A1 (en) * 2007-09-06 2009-05-21 Vistec Semiconductor Systems Gmbh Method for determining the position of the edge bead removal line of a disk-like object
JP2010238970A (ja) * 2009-03-31 2010-10-21 Yamatake Corp 円盤状部材の中心位置推定方法及び画像処理装置
US20120195490A1 (en) * 2010-04-11 2012-08-02 Eldad Langmans Method and system for wafer registration
CN103403620A (zh) * 2010-10-13 2013-11-20 尤利塔股份公司 用于印制周期图案的方法和设备
TWI447842B (zh) * 2010-12-13 2014-08-01 Ev Group E Thallner Gmbh 判定對準誤差的裝置、器件和方法
US20130139950A1 (en) * 2011-12-02 2013-06-06 Kobelco Research Institute, Inc. Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115661143A (zh) * 2022-12-14 2023-01-31 惠州威尔高电子有限公司 用于MiniLED晶圆缺陷的快速检测系统
CN116313971A (zh) * 2023-05-17 2023-06-23 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法
CN116313971B (zh) * 2023-05-17 2023-10-20 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法

Also Published As

Publication number Publication date
US10540759B2 (en) 2020-01-21
WO2018102260A1 (en) 2018-06-07
KR20190082947A (ko) 2019-07-10
JP2019537263A (ja) 2019-12-19
KR102301552B1 (ko) 2021-09-13
EP3507826A4 (en) 2020-04-15
EP3507826A1 (en) 2019-07-10
US20180150952A1 (en) 2018-05-31
CN109964307B (zh) 2023-03-10
TW201828254A (zh) 2018-08-01
TWI731197B (zh) 2021-06-21
JP6916877B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
CN109964307A (zh) 接合晶片计量
JP6618478B2 (ja) 射影画像を用いた自動インライン検査及び計測
KR102046192B1 (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
JP6312370B2 (ja) ウェーハジオメトリ計測ツールによるウェーハ表面フィーチャの検出、分類および定量化のためのシステムおよび方法
TWI642127B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
US20170178980A1 (en) Full-wafer inspection methods having selectable pixel density
US9704232B2 (en) Stereo vision measurement system and method
WO2013061976A1 (ja) 形状検査方法およびその装置
JP2013186100A (ja) 形状検査方法およびその装置
JP6899080B2 (ja) ウェーハ形状データ化方法
TWI826123B (zh) 以更高的精度對半導體晶圓進行３ｄ體積檢測的方法和檢測系統
TW201432831A (zh) 校正目標値的方法以及用來校正該目標値的處理系統
CN110954013B (zh) 检测方法及其检测系统
CN115581123A (zh) 脱层缺陷的边缘轮廓检验
JP5071782B2 (ja) 基板の欠陥検査方法及び欠陥検査プログラム
JP7439070B2 (ja) ３次元表面のトポグラフィのモデリング
JP3775680B2 (ja) 被測定物の形状計測方法
JP6515866B2 (ja) エピタキシャルウェーハの評価方法
TW202242394A (zh) 用於離層缺陷之邊緣輪廓檢測

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant