KR20190065471A

KR20190065471A - 조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법

Info

Publication number: KR20190065471A
Application number: KR1020197015893A
Authority: KR
Inventors: 케빈 마이클 코클리; 말콤 브라운
Original assignee: 셀링크 코포레이션
Priority date: 2015-02-03
Filing date: 2016-02-03
Publication date: 2019-06-11
Also published as: US20170034902A1; US20180063943A1; CN107408544A; US20160225969A1; KR102354876B1; US10172229B2; WO2016126890A1; US10542616B2; US9466777B2; US20190098745A1; US9832857B2; KR20180031626A; EP3254308B1; EP3254308A4; EP3254308A1; CN107408544B

Abstract

인터커넥트 회로들에 연결된 디바이스들에의 조합된 전기 및 열 에너지 전달을 위한 인터커넥트 회로들이 제공된다. 또한 이러한 인터커넥트 회로들을 제조하는 방법들이 제공된다. 인터커넥트 회로는 전기-열 전도체 및 전도체의 상이한 부분들의 서로에 대한 지지를 제공하는 적어도 하나의 절연체를 포함할 수 있다. 절연체는 전기-열 전도체와의 전기적 연결들 및/또는 열 교환을 위한 하나 이상의 개구부들을 포함할 수 있다. 전도체의 부분들은 최종 회로에서 서로 전기적으로 격리될 수 있다. 초기에, 이 부분들은, 적어도 약 50 마이크로미터의 두께를 갖는 금속 포일과 같은, 동일한 전도성 시트로 형성될 수 있다. 이 두께는, 우수한 전기 전도도를 제공하는 것에 부가하여, 충분한 열 전달을 보장한다. 일부 실시예들에서, 전도체는 그의 베이스 재료를 산화로부터 보호하기 위해, 전기적 연결들을 향상시키기 위해, 그리고/또는 다른 목적들을 위해 표면 코팅을 포함할 수 있다.

Description

조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법{SYSTEMS AND METHODS FOR COMBINED THERMAL AND ELECTRICAL ENERGY TRANSFER}

관련 출원의 상호 참조

본 출원은 35 U.S.C. § 119(e)에 따라 2016년 1월 11일에 출원된, 발명의 명칭이 “SYSTEMS AND METHODS FOR COMBINED THERMAL AND ELECTRICAL ENERGY TRANSFER”인 미국 가특허출원 제62/277,093호(대리인 사건 번호 CLNKP006PUS) 및 2015년 2월 3일에 출원된, 발명의 명칭이 "Interconnect for Battery Packs"인 미국 가특허출원 제62/111,333호(대리인 사건 번호 CLNKP005P2US)의 이익을 주장하고, 이 미국 출원들 둘 다는 참조에 의해 모든 목적을 위해 그 전체가 본원에 원용된다.

본 개시내용은, LED(light emitting diode)들과 같은, 디바이스들을 전기적으로 연결시키기 위한 인터커넥트 회로(interconnect circuit)들에 관한 것이다. 보다 구체적으로는, 본 개시내용은 이 회로들 내에서의 조합된 열 및 전기 에너지 전달을 제공하고 디바이스들에 대한 열 관리를 제공하는 인터커넥트 회로들에 관한 것이다.

다양한 전기 및 전자 디바이스들의 동작 중에, 이 디바이스들은 열 에너지를 발생시킬(또는 소비할) 수 있다. 예를 들어, 디바이스에 의해 소비되는 전기 에너지의 일부분은 디바이스의 동작 중에 열 에너지로 변환될 수 있다. 이 전기-열 에너지 변환은 디바이스 효율에 의존한다. 밀집 패킹된(closely packed) 회로들에서의 열 에너지의 발생(또는 소비)가 종종 바람직하지 않지만, 이는 많은 디바이스들의 고유 특성(inherent characteristic)이다. 종래의 전자 회로들의 일부 예들은 PCB(printed circuit board)들, FPC(flexible printed circuit)들, 및 FFC(flexible flat cable)들을 포함하지만, 이들로 한정되지는 않는다. 일반적으로, 이 회로들은, 열 관리를 방해할 수 있는, 높은 패킹 밀도(packing density)의 디바이스들로 설계되어 있다. 이와 동시에, 많은 디바이스들은 제한된 동작 온도 범위들을 가지며, 이 범위들 밖에서는 디바이스들의 성능이 일시적으로 또는 영구적으로 열화된다. 히트 싱크(heat sink), 히트 스프레더(heat spreader), 쿨러(cooler), 열 교환기(heat exchanger), 히트 파이프(heat pipe) 및 팬(fan)과 같은, 다양한 열 전달 특징부(heat transfer feature)들이 회로들의 열 관리를 용이하게 하기 위해 회로들에 추가될 수 있다. 그렇지만, 이 열 전달 특징부들 중 다수는 소형 회로들에 통합하기 어렵다. 게다가, 이 열 전달 특징부들은 전체 시스템의 복잡도, 크기, 및 중량을 증가시킨다. 마지막으로, 이 열 전달 특징부들 중 다수는, 절연체들 및 접착제들과 같은, 다른 컴포넌트들에 의해 디바이스들로부터 얼마간 열적으로 격리된 채로 있으며, 이는 열 전달 특징부들의 유효성을 감소시킨다.

이 회로들에 연결된 디바이스들에의 조합된 전기 및 열 에너지 전달을 위한 인터커넥트 회로들이 제공된다. 또한 이러한 인터커넥트 회로들을 제조하는 방법들이 제공된다. 인터커넥트 회로는 전기-열 전도체(electro-thermal conductor) 및 전도체의 상이한 부분들의 서로에 대한 지지를 제공하는 적어도 하나의 절연체를 포함할 수 있다. 절연체는 전기-열 전도체와의 전기적 연결들 및/또는 열 교환을 위한 하나 이상의 개구부(opening)들을 포함할 수 있다. 전도체의 부분들은 최종 회로에서 서로 전기적으로 격리될 수 있다. 초기에, 이 부분들은, 적어도 약 50 마이크로미터의 두께를 갖는 금속 포일(metal foil)과 같은, 동일한 전도성 시트로 형성될 수 있다. 이 두께는, 우수한 전기 전도도(electrical conductance)를 제공하는 것에 부가하여, 충분한 열 전달(thermal transfer)을 보장한다. 일부 실시예들에서, 전도체는 그의 베이스 재료(base material)를 산화로부터 보호하기 위해, 전기적 연결들을 향상시키기 위해, 그리고/또는 다른 목적들을 위해 표면 코팅을 포함할 수 있다.

절연체가 전기-열 전도체의 디바이스측에 배치될 때, 디바이스와 전도체 사이의 전기적 및 열적 연결(electrical and thermal connection)들은 절연체에 있는 하나 이상의 개구부들을 통해 형성될 수 있다. 환언하면, 인터커넥트 회로 및 디바이스를 포함하는 어셈블리에서, 절연체는 전기-열 전도체와 디바이스 사이에 배치될 수 있고 전기-열 전도체를 위한 하나 이상의 개구부들을 가질 수 있다. 이 유형의 절연체는 디바이스측 절연체(device-side insulator)라고 지칭될 수 있다. 전도체의 반대쪽에 배치된 절연체는 배면측 절연체(back-side insulator)라고 지칭될 수 있다. 인터커넥트 회로는 디바이스측 절연체만, 배면측 절연체만, 또는 디바이스측 절연체와 배면측 절연체 둘 다를 포함할 수 있다. 일부 실시예들에서, 배면측 절연체는 2개의 전기-열 전도체들 사이에 배치되어 그들에 의해 공유될 수 있다.

디바이스측 절연체 및/또는 배면측 절연체는 전기-열 전도체와 환경 사이의 열 전달을 향상시키기 위해 개구부들을 포함할 수 있다. 예를 들어, 전기-열 전도체는, 히트 싱크와 같은, 상당한 열 질량(thermal mass) 및/또는 큰 열 소산 표면(heat dissipation surface)을 갖는 외부 컴포넌트에 (절연체를 통해) 열적으로 결합될 수 있다. 일부 실시예들에서, 히트 싱크는 인터커넥트 회로를 포함하는 어셈블리의 하우징일 수 있다. (예컨대, 디바이스와 전기-열 전도체 사이의 그리고/또는 전기-열 전도체와 히트 싱크 사이의) 열적 결합(thermal coupling)은 열 전도성 접착제에 의해 또는 어떤 다른 수단에 의해 제공될 수 있다. 일부 실시예들에서, 전기-열 전도체는 어떤 중간 절연체들도 없이 히트 싱크에 직접적으로 열적으로 결합될 수 있다.

일부 실시예들에서, 인터커넥트 회로는 전기-열 전도체 및, 디바이스측 절연체일 수 있는, 제1 절연체를 포함한다. 전기-열 전도체는 열 전도체 부분(thermal conductor portion) 및, 제1 전기 전도체 부분(electrical conductor portion)과 같은, 하나 이상의 전기 전도체 부분들을 포함할 수 있다. 열 전도체 부분은 이 회로에 전유(specific)되거나 다수의 인터커넥트 회로들에 의해 공유될 수 있다. 예를 들어, 다수의 인터커넥트 회로들이 어레이로 배열될 수 있다. 전기-열 전도체의 일부 열 전도율(thermal conductivity)이 그의 전기 전도체 부분들에 의해 제공될 수 있지만, 열 전도율의 대부분이 열 전도체 부분에 의해 제공된다는 것에 유의해야 한다. 일부 실시예들에서, 열 전도체 부분이 또한, 전기 전도체 부분들과 유사한, 전기 리드(electrical lead)들 중 하나로서 동작가능할 수 있다.

본 개시내용의 목적들을 위해 그리고 달리 언급하지 않는 한, "절연체"라는 용어는 10 S/cm 미만의 전기 전도율(electrical conductivity)을 갖는 구조물을 지칭한다. "전도체"라는 용어는 적어도 약 10,000 S/cm의 전기 전도율을 갖는 구조물을 지칭한다. "열 전도체"라는 용어는 적어도 약 10 W/mK의 열 전도율을 갖는 구조물을 지칭한다. 1 W/mK 미만의 열 전도율을 갖는 구조물들은 "열 절연체들"이라고 지칭될 수 있다. 열 전도체가 또한 전기 전도체일 수 있지만 반드시 그럴 필요는 없다는 것에 유의해야 한다. 예를 들어, 다이아몬드 및 알루미늄 질화물과 같은, 한 부류의 전기 절연성 재료들은 양호한 열 전도체들이다. 이 재료들은, 예를 들어, 전기-열 전도체의 표면 코팅으로서 사용될 수 있다.

전기 전도체들은 전형적으로 열 전도성이다. "전기-열 전도체"라는 용어는 10,000 S/cm 초과의 전기 전도율 및 10 W/mK 초과의 열 전도율을 갖는 구조물을 지칭한다. "전기적으로 격리된"이라는 용어는, 직접적으로 또는 하나 이상의 다른 전기 전도체들을 통해, 2개의 전기 전도체들 사이에 물리적 연결이 없는 것을 지칭할 수 있다.

또한, 몸체(body)의(예컨대, 층의) 총 열 전도도가 몸체의 크기 및 형상에 의존한다는 것에 유의해야 한다. 예를 들어, 층의 횡방향 열 전도도(lateral thermal conductance)는 일반적으로 그 층의 두께에 비례하는 반면, 층의 두께방향 열 전도도(through-thickness thermal conductance)는 일반적으로 그의 두께에 반비례한다. 게다가, 어떤 경우에, 공칭상 열 절연체인 층이 그의 두께를 최소화하는 것에 의해 높은 두께방향 열 전도도를 여전히 갖도록 제조될 수 있다.

인터커넥트 회로 예로 돌아가서, 열 전도체 부분이 제1 전기 전도체 부분으로부터 전기적으로 격리될 수 있다. 예를 들어, 열 전도체 부분과 제1 전기 전도체 부분 사이에 갭이 연장될 수 있다. 갭은 제1 전기 전도체 부분의 경계를 정의할 수 있다. 일부 실시예들에서, 열 전도체 부분의 풋프린트(footprint)는 제1 전기 전도체 부분의 풋프린트보다 실질적으로 더 크다.

2개의 부분들 사이의 갭의 폭은 약 100 마이크로미터 내지 3 밀리미터 또는, 보다 구체적으로는, 약 250 마이크로미터 내지 1 밀리미터일 수 있다. 갭의 폭을 전도체 두께(실질적으로 갭의 깊이임)로 나눈 것에 의해 정의되는 바와 같은, 갭의 종횡비는 약 10 미만 또는, 보다 구체적으로는, 약 5 미만 또는 심지어 약 2 미만일 수 있다. 갭은 비어 있거나 접착제로 충전(fill)될 수 있다.

일부 실시예들에서, 열 전도체 부분과 제1 전기 전도체 부분은 동일한 조성을 갖는다. 게다가, 열 전도체 부분과 제1 전기 전도체 부분은 동일한 두께를 가질 수 있다. 동일한 조성과 두께의 조합은 열 전도체 부분과 제1 전기 전도체 부분 둘 다를 형성하는 데 동일한 전도성 시트를 사용하는 것에 의해 달성될 수 있다. 이에 따라, 열 전도체 부분 및 제1 전기 전도체 부분의 재료 특성들 전부가 동일할 수 있다.

일부 실시예들에서, 제1 절연체가 전기-열 전도체에 접착되고, 열 전도체 부분과 제1 전기 전도체 부분을 서로에 대해 지지한다. 구체적으로는, 제1 절연체는 열 전도체 부분을 제1 전기 전도체 부분으로부터 전기적으로 격리된 채로 유지할 수 있다. 보다 구체적으로는, 제1 절연체는 열 전도체 부분과 제1 전기 전도체 부분 사이의 갭을 유지하는 데 사용될 수 있다.

제1 절연체는 전기-열 전도체에의 전기적 및/또는 열적 연결들을 이루기 위한 하나 이상의 개구부들을 포함할 수 있다. 예를 들어, 제1 절연체는 적어도 제1 전기 전도체 부분과 중첩되는 제1 개구부를 포함할 수 있다. 이 개구부는 이 부분에의 전기적 및/또는 열적 연결을 이루기 위해 사용될 수 있다. 일부 실시예들에서, 동일한 개구부가 전기-열 전도체의 다수의 부분들과 중첩될 수 있고, 동일한 개구부들을 통해 다수의 독립적인 연결들을 이루는 데 사용될 수 있다. 이 연결들은 서로 전기적으로 격리될 수 있다.

일부 실시예들에서, 제1 절연체는 제1 개구부 및 제2 개구부를 포함한다. 제1 개구부는 전기-열 전도체의 제1 전기 전도체 부분과 중첩(예컨대, 정렬)될 수 있고, 이 부분에의 전기적 연결을 형성하는 데 사용될 수 있다. 제2 개구부는 전기-열 전도체의 열 전도체 부분과 중첩(예컨대, 정렬)될 수 있고, 이 부분에의 적어도 열적 연결을 형성하는 데 사용될 수 있다. 모든 전기적 연결들이 또한 열적 연결들로서 동작가능할 수 있다는 것에 유의해야 한다. 그렇지만, 일부 열적 연결들이 전류를 전도하는 데 반드시 사용되는 것은 아닐 수 있다.

일부 실시예들에서, 제1 절연체의 제1 개구부와 정렬된 제1 전기 전도체 부분의 표면 부분이 노출된다. 이 표면 부분에는 어떤 전기 절연성 접착제들도 없을 수 있다. 마찬가지로, 제1 절연체의 제2 개구부와 정렬된 열 전도체 부분의 표면 부분이 노출되거나 열 전도성 접착제로 덮일 수 있다. 이 부분은 열적 연결 및, 일부 실시예들에서, 디바이스에 전기적 연결을 형성하는 데 사용될 수 있다.

일부 실시예들에서, 제1 절연체의 제1 개구부는 제2 개구부에 연결되지 않는다. 제1 개구부와 제2 개구부 사이의 이러한 분리는, 예를 들어, 열 전도체 부분과 제1 전기 전도체 부분 사이의 전기적 단락을 방지하기 위해 사용될 수 있다. 개구부들 사이의 최소 이격 거리는 적어도 약 0.2 밀리미터 또는, 보다 구체적으로는, 적어도 약 0.5 밀리미터일 수 있다.

일부 실시예들에서, 제1 개구부는 제1 전기 전도체 부분의 단부와 정렬된다.

이러한 특징은 이 단부가, 예를 들어, 디바이스에의 직접적인 전기적 연결을 형성하기 위해, (제1 전기 전도체 부분과 마주하는 제1 개구부의 에지들에 의해 정의되는) 평면을 벗어나(out of plane) 변형되어 제1 개구부 내로 돌출할 수 있게 한다. 이 예에서, 제1 개구부의 폭은, 제1 전기 전도체 부분의 단부가 제1 개구부 내로 돌출할 수 있게 하기 위해, 제1 전기 전도체 부분의 단부의 폭보다 클 수 있다. 대안적으로, 제1 개구부를 형성하는 제1 절연체의 에지들은 제1 전기 전도체 부분의 이 단부를 지지하는 데 사용된다. 이 예에서, 제1 전도체 부분의 단부가 편평한 채로 있을 수 있고 개구부 내로 돌출하지 않을 수 있다.

일부 실시예들에서, 전기-열 전도체는 제2 전기 전도체 부분을 추가로 포함한다. 제2 전기 전도체 부분은 열 전도체 부분으로부터 그리고 제1 전기 전도체 부분으로부터 전기적으로 격리될 수 있다. 예를 들어, 제2 전기 전도체 부분과 열 전도체 부분 사이에 갭이 연장될 수 있다. 제2 전기 전도체 부분과 제1 전기 전도체 부분 사이에 열 전도체 부분이 배치될 수 있다. 열 전도체 부분과 제2 전기 전도체 부분은 동일한 조성을 가질 수 있다. 게다가, 열 전도체 부분과 제2 전기 전도체 부분은 동일한 두께를 가질 수 있다. 제1 절연체는, 제2 전기 전도체 부분의 단부와 같은, 전기-열 전도체의 제2 전기 전도체 부분과 중첩되는 제3 개구부를 포함할 수 있다.

일부 실시예들에서, 제1 전기 전도체 부분은 인터커넥트 회로에 연결된 디바이스에 대한 제1 전기 리드로서 역할할 수 있는 반면, 제2 전기 전도체 부분은 제2 전기 리드로서 역할할 수 있다. 열 전도체 부분은 전기적으로 부유(electrically floating)된 채로 있을 수 있고(어떤 전류도 전도하는 데 사용되지 않음), 접지될 수 있거나, (예컨대, 전압 모니터링 또는 별도의 위상을 위한) 제3 전기 리드로서 역할할 수 있다.

대안적으로, 전기-열 전도체는 2개의 부분들, 즉 열 전도체 부분 및 제1 전기 전도체 부분만을 포함할 수 있다. 이 실시예들에서, 제2 전기 전도체 부분이 존재하지 않는다. 열 전도체 부분은 디바이스를 위한 제2 전기 리드로서 동작가능하다. 환언하면, 열 전도체 부분은 전기 전도 및 디바이스로의/디바이스로부터의 열 전도의 대부분을 담당한다.

일부 실시예들에서, 인터커넥트 회로는, 전기-열 전도체가 제1 절연체와 제2 절연체 사이에 배치되어 제1 절연체와 제2 절연체 둘 다에 접착되도록, 제2 절연체를 추가로 포함한다. 제2 절연체는 배면측 절연체일 수 있다.

제2 절연체는 적어도 열 전도체 부분과 중첩되는 하나 이상의 개구부들을 포함할 수 있다. 개구부들은, 예를 들어, 열 전도체 부분과 다른 컴포넌트들(예컨대, 열 전도체 부분의 반대쪽에 있는 디바이스, 같은 쪽에 있는 히트 싱크/하우징 등) 사이에 하나 이상의 연결들을 형성할 때 열 전도체 부분에 접근하기 위해 사용될 수 있다. 게다가, 이 개구부들은 열 전도체 부분과 환경, 히트 싱크, 또는 다른 컴포넌트 사이의 열 교환을 위해 사용될 수 있다.

일부 실시예들에서, 제2 절연체는 제2 절연체 내의 적어도 2개의 개구부들 사이에 연장되는 브리징 부분(bridging portion)을 포함한다. 브리징 부분은 제1 전기 전도체 부분 및 열 전도체 부분 둘 다와 중첩되어 이 부분들의 서로에 대한 지지를 제공할 수 있다. 일부 실시예들에서, 브리징 부분은 전기-열 전도체의 2개의 부분들 사이의 전체 갭과 중첩될 수 있다. 브리징 부분의 폭은 제1 전기 전도체 부분의 폭보다 클 수 있다.

일부 실시예들에서, 제2 절연체의 어느 개구부도 제1 전기 전도체 부분과 중첩되지 않는다. 환언하면, 제1 전기 전도체 부분은 제2 절연체에 의해 완전히 덮일 수 있다. 제2 절연체는 제1 전기 전도체 부분을 외부 히트 싱크 또는 하우징에 단락하는 것으로부터 보호할 수 있다. 이와 동시에, 열 전도체 부분의 일부분(예컨대, 대부분)은 제2 절연체 내의 개구부들을 통해 노출될 수 있다.

일부 실시예들에서, 제1 절연체는 제1 접착제를 사용하여 전기-열 전도체에 접착되는 반면, 제2 절연체는 제2 접착제를 사용하여 전기-열 전도체에 접착된다. 제1 접착제의 용융 흐름 지수(melt flow index)는 제2 접착제의 용융 흐름 지수보다 작을 수 있다. 예를 들어, 제1 접착제의 용융 흐름 지수는 (ASTM D1238, 2.16 kg, 190 C에 의해 정의된 바와 같이) 약 6 dg/min 이하일 수 있는 반면, 제2 접착제의 용융 흐름 지수는 약 10 dg/min 이상일 수 있다. 이에 따라, 제2 접착제는 전기-열 전도체의 부분들 사이의 갭들을 충전시킬 수 있다. 제1 접착제는 실질적으로 제1 절연체와 전기-열 전도체 사이에서 이 2개의 컴포넌트들 사이의 계면(interface)을 넘어서지 않은 채로 있을 수 있다. 대안적으로, 제1 접착제의 일부가 갭 내로 들어갈 수 있지만, 갭에서의 제1 접착제의 부피는 제2 접착제의 부피보다 작을 수 있다. 일부 실시예들에서, 제1 접착제와 제2 접착제는 동일한 재료일 수 있다. 이 실시예들에서, 2개의 접착제들에 의한 갭 충전(gap filling)은 2개의 절연체들이 전기-열 전도체에 라미네이트(laminate)되는 순서에 의해 제어될 수 있다. 예를 들어, 제2 절연체가 나중에 라미네이트될 때, 갭은 제1 접착제로 이미 충전되어 있을 수 있다.

일부 실시예들에서, 열 전도체 부분과 제1 전기 전도체 부분 사이의 갭은 비어 있거나, 환언하면, 그 갭에 어떤 고체 또는 액체 재료들도 없다. 갭은 인터커넥트 회로의 제조 중에 처리 환경으로부터 포집된 공기 또는 임의의 다른 가스들을 포함할 수 있다.

일부 실시예들에서, 전기-열 전도체는 베이스 서브층(base sublayer) 및 베이스 서브층과 상이한 조성을 갖는 표면 서브층(surface sublayer)을 포함한다. 제1 절연체는 표면 서브층에 라미네이트되고, 표면 서브층과 직접적으로 계면을 형성(interface)할 수 있다. 구체적으로는, 라미네이션(lamination) 이후에 베이스 서브층과 제1 절연체 사이에 표면 서브층이 배치된다. 베이스 서브층은 알루미늄, 티타늄, 니켈, 구리, 강철, 이 금속들을 포함하는 합금들, 및 이 금속들의 다양한 조합들로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다. 베이스 서브층의 재료 조성은, 적절한 기계적 강도 및 지지를 제공하고 저비용을 가지면서, 전체 전기-열 전도체의 원하는 전기 전도도 및 열 전도도를 달성하도록 선택될 수 있다.

표면 서브층은 주석, 납, 아연, 니켈, 은, 팔라듐, 백금, 금, 인듐, 텅스텐, 몰리브덴, 크롬, 및 구리로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다. 표면 서브층의 재료는 베이스 서브층을 산화로부터 보호하기 위해, 디바이스에 대한 전기적 및/또는 열적 콘택트(electrical and/or thermal contact)를 형성할 때 표면 전도율(surface conductivity)을 개선시키기 위해, 전기-열 전도체에 대한 접착력(adhesion)을 개선시키기 위해, 그리고/또는 다른 목적들을 위해 선택될 수 있다. 예를 들어, 알루미늄이 베이스 서브층에 대해 사용될 수 있다. 알루미늄이 양호한 열 전도율 및 양호한 전기 전도율을 갖지만, 알루미늄은 공기에 노출될 때 표면 산화물을 쉽게 형성한다. 금속 알루미늄과는 달리, 알루미늄 산화물은 좋지 않은 전기 전도율을 갖고, 전기-열 전도체와 디바이스 사이의 계면에 바람직하지 않을 수 있다. 알루미늄 산화물이 형성되기 전에 주석, 납, 아연, 니켈, 은, 팔라듐, 백금, 금, 인듐, 텅스텐, 몰리브덴, 크롬, 또는 구리 중 하나로 알루미늄을 코팅하는 것은 이 문제점을 완화시키고, 전기-열 전도체와 디바이스 사이의 전기 전도율을 손상시키는 일 없이, 베이스 서브층에 대해 알루미늄을 사용하는 것을 가능하게 한다. 게다가, 알루미늄이 제조성(manufacturability), 기계적 강도, 비용, 및 다른 인자들의 면에서 구리보다 우수하다는 것이 밝혀졌다. 알루미늄이 히트 싱크로서 사용되어 왔지만, 전기 전도체들에 대해 알루미늄을 사용하는 것은 표면 산화물들로 인해 제한되어 왔다.

표면 서브층은 약 0.01 마이크로미터 내지 10 마이크로미터 또는, 보다 구체적으로는, 약 0.1 마이크로미터 내지 1 마이크로미터의 두께를 가질 수 있다. 비교를 위해, 베이스 서브층의 두께는 약 10 마이크로미터 내지 1000 마이크로미터 또는, 보다 구체적으로는, 약 100 마이크로미터 내지 500 마이크로미터일 수 있다. 이에 따라, 베이스 서브층은 체적으로(by volume) 전기-열 전도체의 적어도 약 90% 또는, 보다 구체적으로는, 적어도 약 95% 또는 심지어 적어도 약 99%일 수 있다.

표면 서브층의 일부가 제1 절연체에 라미네이트될 수 있지만, 표면 서브층의 일부분은 노출된 채로 있을 수 있다. 이 부분은, 예를 들어, 솔더링된 콘택트(soldered contact)들과 같은 전기-열 전도체와 디바이스 사이에 전기적 및/또는 열적 콘택트들을 형성하는 데 사용될 수 있다. 표면 서브층은 또한 제1 절연체와 전기-열 전도체 사이의 접착력을 개선시키는 데 사용될 수 있다. 일부 실시예들에서, 표면 서브층은 OSP(organic solderability preservative)와 같은 부식 방지 코팅(anti-corrosion coating)으로 코팅될 수 있다.

일부 실시예들에서, 전기-열 전도체는 베이스 서브층과 표면 서브층 사이에 배치된 하나 이상의 중간 서브층들을 추가로 포함한다. 하나 이상의 중간 서브층들은 베이스 서브층 및 표면 서브층과 상이한 조성을 갖는다. 예를 들어, 중간 서브층은 크롬, 티타늄, 니켈, 바나듐, 아연, 및 구리로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다. 일부 실시예들에서,

하나 이상의 중간 서브층들은 베이스 서브층과 표면 서브층 사이의 금속간 형성(intermetallic formation)을 방지하는 데 도움이 될 수 있다.

일부 실시예들에서, 전기-열 전도체는 제1 절연체의 반대쪽에 전기-열 전도체의 표면을 형성하는 절연성 코팅(insulating coating)을 포함한다. 인터커넥트 회로에서 이 표면의 적어도 일부분이 노출된 채로 있을 수 있고, 인터커넥트 회로로부터의 열 제거(heat removal)를 위해 사용될 수 있다. 절연성 코팅은 디바이스측의 반대쪽에 있는 측면 상에 배치될 수 있다. 이 실시예들에서, 전기-열 전도체는 부가의 절연체들에 의해 보호되지 않고 전기 전도를 위해 사용될 수 있다. 예를 들어, 인터커넥트 회로에서 표면 전체가 노출될 수 있다. 임의로, 절연성 코팅은 실리콘 이산화물, 실리콘 질화물, 알루미늄 산화물, 붕소 질화물, 알루미늄 질화물, 다이아몬드, 및 실리콘 탄화물로 이루어진 그룹 중에서 선택된 재료를 포함할 수 있다.

또한, 디바이스 및 디바이스에 연결된 인터커넥트 회로를 포함하는 어셈블리가 제공된다. 인터커넥트 회로의 다양한 예들이 다른 곳에서 기술된다. 일부 실시예들에서, 디바이스는 LED(light emitting diode)들, 다이오드들, 트랜지스터들, 저항기들, 커패시터들, 인덕터들, 및 다른 전자 디바이스들로 이루어진 그룹 중에서 선택된다. 이 유형의 디바이스들은 크기가 비교적 작지만 많은 열을 발생시키는 경향이 있으며, 본원에 기술되는 인터커넥트 회로에 의해 제공되는 열 소산이 이 유형의 디바이스들에 특히 중요할 수 있다.

도 1a는 디바이스 및 종래의 전기 전도체를 포함하는 어셈블리의 개략도.
도 1b는 일부 실시예들에 따른, 디바이스 및 본원에 기술되는 전기-열 전도체를 포함하는 다른 어셈블리의 개략도.
도 1c는 도 1a에 도시된 어셈블리의 전도체 및 도 1b에 도시된 어셈블리의 전기-열 전도체에 대한 열 프로파일(thermal profile)들을 나타낸 도면.
도 1d는 일부 실시예들에 따른, 디바이스 및, 외부 히트 싱크 상에 지지된 내부 히트 싱크에 접착된, 종래의 전기 전도체를 포함하는 어셈블리의 개략도.
도 1e는 일부 실시예들에 따른, 디바이스 및, 내부 히트 싱크로서 역시 동작가능하고 외부 히트 싱크 상에 지지되는, 전기 전도체를 포함하는 다른 어셈블리의 개략도이다.
도 2a는 일부 실시예들에 따른, 2개의 절연체들 사이에 배치된 전기-열 전도체를 갖는 인터커넥트 회로를 포함하는 어셈블리의 분해 사시도.
도 2b는 일부 실시예들에 따른, 전기-열 전도체 및 전도체의 디바이스측에 배치된 하나의 절연체를 갖는 다른 인터커넥트 회로를 포함하는 어셈블리의 분해 사시도.
도 2c는 일부 실시예들에 따른, 전기-열 전도체 및 전도체의 배면측에 배치된 하나의 절연체를 갖는 또 다른 인터커넥트 회로를 포함하는 어셈블리의 분해 사시도.
도 2d는 일부 실시예들에 따른, 도 2a에 도시된 어셈블리의 개략 단면도.
도 2e는 일부 실시예들에 따른, 도 2b에 도시된 어셈블리의 개략 단면도.
도 2f는 일부 실시예들에 따른, 도 2c에 도시된 어셈블리의 개략 단면도.
도 3a는 일부 실시예들에 따른, 하나의 전기 전도체 부분을 갖는 전기-열 전도체를 갖는 인터커넥트 회로를 포함하는 어셈블리의 분해 사시도.
도 3b는 일부 실시예들에 따른, 상이한 유형의 디바이스에 연결된 인터커넥트 회로를 포함하는 어셈블리의 분해 사시도.
도 4a는 일부 실시예들에 따른, 전기-열 전도체의 부분들 사이에 충전되지 않은 갭(unfilled gap)을 갖는, 2개의 절연체들 사이에 배치된 전기-열 전도체를 갖는 인터커넥트 회로를 포함하는 어셈블리의 개략 단면도.
도 4b는 일부 실시예들에 따른, 전기-열 전도체의 부분들 사이에 충전된 갭(filled gap)을 갖는, 2개의 절연체들 사이에 배치된 전기-열 전도체를 갖는 인터커넥트 회로를 포함하는 상이한 어셈블리의 개략 단면도.
도 4c는 일부 실시예들에 따른, 디바이스에의 임의의 연결들을 형성하기 이전의 인터커넥트 회로의 개략 단면도.
도 4d는 일부 실시예들에 따른, 디바이스의 반대쪽에 있는 회로의 측면 상의 실장 접착제 층(mounting adhesive layer)을 보호하는 제거가능 막(removable film)을 보여주는 인터커넥트 회로의 개략 단면도.
도 4e는 일부 실시예들에 따른, 도 2a의 인터커넥트 회로 및 디바이스를 포함하는 어셈블리의 개략 단면도.
도 5는 일부 실시예들에 따른, 인터커넥트 회로를 형성하는 방법에 대응하는 공정 플로차트.
도 6a 내지 도 7c는 인터커넥트 회로의 형성 동안의 상이한 스테이지들 및 예들을 나타낸 도면.
도 8a 및 도 8b는 일부 실시예들에 따른, 전기-열 전도체들에 의해 형성된 2차원 어레이들을 갖는 인터커넥트 회로들의 개략도.
도 9a 및 도 9b는 일부 실시예들에 따른, 열 전도체 부분 및 전기 전도체 부분 상에 배치된 응력 완화 개구부(stress relieving opening)들을 포함하는 전기-열 전도체들의 2개의 예들을 나타낸 도면.
도 10a 내지 도 10c는 일부 실시예들에 따른, 전기-열 전도체의 상이한 예들의 개략 단면도.
도 11a 내지 도 11c는 일부 실시예들에 따른, 인터커넥트 회로의 상이한 예들의 개략 단면도.
이 실시예들 및 다른 실시예들이 도면들을 참조하여 이하에서 추가로 기술된다.

서론

전기 및 전자 디바이스들이 보다 작아지고 그리고/또는 보다 강력해짐에 따라, 강인한 전기적 연결들을 형성하고 이 디바이스들에 대한 열 관리를 제공하는 것이 점점 더 어려워지고 중요해지고 있다. 전기적 연결 및 열 관리 문제들에 의해 다수의 유형의 디바이스들의 축소(scale-down)가 제한되었다. 예를 들어, LED들은 광을 발생시키는 효율적인 방법들을 제공하며, 디스플레이들, 전구들 등과 같은, 많은 적용분야들에 대해 사용될 수 있다. 그러나, LED들은 작고, 상당한 양의 집중된 열을 발생시킨다. 과도한 발열은, 제어되지 않으면, LED 성능 및/또는 신뢰성에, 이 LED들에 대한 연결들에, 그리고 심지어 주변 디바이스들에, 다양한 문제들을 야기할 수 있다.

많은 종래의 회로들은 강인한 전기적 연결들 및 열 관리보다는 신호 전송에 중점을 두고 있으며, 그 결과, 매우 작은 (얇은) 전기 리드들을 사용한다. 예를 들어, PCB(printed circuit board)들의 전도성 트레이스(conductive trace)들은 주로 도금된 또는 에칭된 구리로 형성되며, 전형적으로 50 마이크로미터 미만의 두께를 갖는다. 도금과 에칭을 사용하여 보다 두꺼운 전도성 트레이스들을 형성하는 것은 종종 실용적이지 않거나 심지어 가능하지도 않다. 이 종래의 리드들이 신호 전송에는 충분할 수 있지만, 도 1a 내지 도 1c를 참조하여 이제부터 설명될 것인 바와 같이, 이들이 작은 두께로 인해 효과적인 열 전도체들은 되지 못한다.

구체적으로는, 도 1a는 디바이스(150) 및 종래의 얇은 전도체(15)(예컨대, 50 마이크로미터 미만의 두께)를 포함하는 어셈블리(10)의 개략도이다. 도 1b는 디바이스(150) 및 본원에 기술되는 전기-열 전도체(25)를 포함하는 어셈블리(20)의 개략도이다. 전기-열 전도체(25)는 종래의 전도체(15)보다 훨씬 더 두껍다. 일부 실시예들에서, 전기-열 전도체(25)의 두께는 적어도 약 100 마이크로미터 또는, 보다 구체적으로는, 적어도 약 200 마이크로미터 또는 심지어 적어도 약 500 마이크로미터이다. 종래의 전도체(15) 및 전기-열 전도체(25) 둘 다가 디바이스(150)에 전력을 공급하기에 충분한 전기 전도율을 가질 수 있지만, 이 전도체들에 의해 제공되는 열 소산은 상당히 다르다. 전도체(15) 및 전기-열 전도체(25)에 대한 대응하는 열 프로파일이 디바이스 계면으로부터의 거리의 함수로서 도 1c에 개략적으로 제시되어 있다. 구체적으로는, 라인(35)은 전도체(15)를 나타내는 반면, 라인(45)은 전기-열 전도체(25)를 나타낸다. 전기-열 전도체(25)가 전도체(15)보다 훨씬 더 두껍기 때문에, 전기-열 전도체(25)에 대해 디바이스 계면에서의 온도가 보다 낮다. 이 보다 낮은 계면 온도는, LED들과 같은, 다수의 유형의 디바이스들에 대한 동작 관점에서 볼 때 유익할 수 있다. 이 디바이스들은 보다 낮은 온도들에서 보다 나은 동작 성능을 가질 뿐만 아니라, 보다 낮은 계면 온도들은 새로운 유형의 디바이스들을 사용하는 것, 보다 높은 동작 전력들로 동작하는 것, 및/또는 보다 큰 패킹 밀도 및 다른 유사한 특성들을 갖는 것을 가능하게 할 수 있다. 예를 들어, 주어진 광 출력을 위한 LED들의 개수를 감소시키기 위해, LED들을 보다 높은 전력에서 작동시킬 수 있는 것이 사용될 수 있다. 그에 부가하여, 양호한 열 관리를 갖는 밀집 패킹된(densely packed) LED들은 디스플레이들 및 다른 유사한 적용분야들의 백라이팅(backlighting) 또는 에지 라이팅(edge-lighting)을 위해 사용될 수 있다.

종래의 회로들이 열 관리를 위해 히트 싱크들 및 다른 유사한 컴포넌트들을 사용하지만, 이 컴포넌트들은 전형적으로 이 회로들의 열 발생(소비) 디바이스들에의 좋지 않은 열적 결합을 갖는다. 도 1d는 전기 전도체들(15a 및 15b)이 이 전도체들을 히트 싱크(17)에 본딩(bond)하는 내부 접착제(16) 위에 위치되어 있는 것을 보여주는 금속 코어 PCB(MCPCB) 어셈블리(10)의 개략 단면도이다. 앞서 기술된 바와 같이, 전기 전도체들(15a 및 15b)은 그들의 작은 두께로 인해 충분한 열 관리를 제공하지 못한다. 그 결과, 이 문제를 완화시키기 위해 히트 싱크(17)가 추가된다. 그렇지만, 히트 싱크(17)와 전기 전도체(15a 및 15b) 사이에 배치된 내부 접착제(16)는 전형적으로 열 절연체이다. 전기 전도체들(15a 및 15b) 및/또는 히트 싱크(17)의 표면 결함(surface imperfection)들로 인해 내부 접착제(16)의 두께가 상당할 수 있다. 전체적으로, 히트 싱크(17)와 디바이스(150) 사이의 열적 결합은 근소하고, 예를 들어, 전기 전도체들(15a 및 15b)과 디바이스(150) 사이보다 훨씬 더 나쁘다. 참고로서, 이 어셈블리(10)는 실장 접착제 층(18)을 사용하여 외부 히트 싱크(19)(예컨대, 하우징) 상에 실장된 것으로 도시되어 있다.

도 1e는 디바이스(150)에 연결된 전기-열 전도체(25)를 갖는 어셈블리(20)의 개략도이다. 전기-열 전도체(25)와 디바이스(150) 사이에는, 접착제 등과 같은, 방해하는 열 절연체(interfering thermal insulator)가 없이, 직접적인 열적 결합이 있다. 이에 따라, 전기-열 전도체(25)는 앞서 기술된 MCPCB 어셈블리(10)의 히트 싱크(17)보다 디바이스의 열 관리에 더 효과적일 것이다. 또한, 참고로서, 이 어셈블리(20)는 실장 접착제 층(28)을 사용하여 외부 히트 싱크(19)(예컨대, 하우징) 상에 실장된 것으로 도시되어 있다.

(어셈블리(10)와 비교하여) 어셈블리(20)의 다른 양태는 그의 유연성이다. 전기-열 전도체(25)와 디바이스(150) 사이의 보다 직접적인 열적 결합으로 인해, 전기-열 전도체(25)는 어셈블리(10)의 내부 히트 싱크(17)보다 더 얇을 수 있고, 그에 의해 유연성에 도움을 준다. 게다가, (어셈블리(10)와 비교하여) 어셈블리(20)의 감소된 층 개수는 보다 적은 파괴(failure)(예컨대, 박리(delamination)) 지점들을 제공한다.

앞서 기술되고 도 1a 및 도 1b와 도 1d 및 도 1e에 예시된 어셈블리들의 다양한 예들을 분석하기 위해 열 모델링(thermal modeling)이 사용되었다. 간단함을 위해, 열이 회로의 한쪽 표면(예컨대, 디바이스측 표면 또는 배면측 표면)만을 통해 유출되는 것으로 가정된다. 이 가정은 적어도 한쪽 측면 상에 열 절연성 구조물들을 갖는 많은 유형의 회로들(예컨대, LED 어레이들)과 매우 비슷하다.

도 1a 및 도 1b에 예시된 어셈블리들(10 및 20)을 참조하면, 제1 열 모델은 LED들 사이에 50 밀리미터의 간격을 갖는 1차원 멀티-LED 어레이(one-dimensional multi-LED array)의 기본적인 구성을 가정한다. 각각의 LED는 5W의 전력 및 25%의 효율을 갖는다. 이 열 모델은 (PCB를 나타내는) 35 마이크로미터 두께의 구리 구조물과 250 마이크로미터 두께의 알루미늄 구조물(본원에 기술되는 전기-열 전도체의 일 예)의 열 확산 성능(heat spreading performance)을 비교한다. 이 열 모델은 또한 이 열 확산 구조물들의 배면측 표면 상에 위치된 열 절연체(0.2 W/mK)를 고려하고 있다. 열 절연체의 상이한 두께들이 조사되었다.

알루미늄의 열 전도율은 구리의 열 전도율의 55 내지 60%에 불과하지만, 250 마이크로미터 두께의 알루미늄 구조물은 이하의 표 1에 나타낸 바와 같이 열 절연체의 상이한 두께들에 걸쳐 우수한 열 확산 성능을 보여주었다. 구체적으로는, 주변 온도에 대한 LED 솔더 패드(solder pad)의 온도 증가는 열 절연체의 모든 두께들에 걸쳐 35 마이크로미터 두께의 구리 구조물에 대해서보다 250 마이크로미터 두께의 알루미늄 구조물에 대해 거의 2배 더 낮았다. 이 우수한 성능은, 열 확산에서의 핵심 인자인, 250 마이크로미터 두께의 알루미늄 구조물의 훨씬 더 큰 두께에 기인한다.

다른 열 모델은 도 1d 및 도 1e에 예시된 어셈블리 예들에 대략적으로 대응하는 2개의 스택(stack)들 내에서의 열 소산을 비교한다. 제1 스택은 10 밀리미터 간격으로 있는 5W LED들의 1차원 어레이, 100 마이크로미터 두께의 알루미늄 구조물, 125 마이크로미터 두께의 실장 접착제의 층(즉, LED/100μm-Al/125μm 접착제 스택)을 포함한다. 제2 스택은 동일한 LED 어레이, 35 마이크로미터 두께의 구리 구조물, 125 마이크로미터 두께의 내부 접착제의 제1 층, 1000 마이크로미터 두께의 알루미늄 구조물, 및 125 마이크로미터 두께의 실장 접착제의 제2 층(즉, LED/35μm-Cu/125μm-접착제/1000μm-Al/125μm- 접착제 스택)을 포함한다. 이 열 모델에서도, LED 효율은 25%였다. 실장 접착제의 열 전도율과 내부 접착제의 열 전도율이 동일하고 0.7 W/mK인 것으로 가정된다. 이 레벨의 열 전도율은, 예를 들어, 무기 입자 충전된 유전체 막(inorganic particle-filled dielectric film) 또는 열 전도성 감압 접착제(PSA) 막에서 획득될 수 있다. 모델링 결과들은 주변 온도에 대해 LED 솔더 패드의 온도 증가가 제1 스택의 경우 5.7°C이고 제2 스택의 경우 11.4°C라고 예측한다. 제2 스택이 훨씬 더 큰 히트 스프레더, 즉 1000 마이크로미터 두께의 알루미늄 구조물을 갖지만, 이 히트 스프레더는 내부 접착제 층에 의해 LED 및 35 마이크로미터 두께의 구리 구조물로부터 열적으로 격리된다. 이에 따라, 히트 스프레더의 효율이 실질적으로 감소된다.

하나 이상의 디바이스들에의 전기적 연결들과, 이와 동시에, 예를 들어, 도 1e에 도시된 바와 같은 이 디바이스들에 대한 열 관리 둘 다를 제공하는 전기-열 전도체의 다양한 예들이 본원에서 기술된다. 전기적 연결들 및 열 관리 둘 다가 동일한 금속 층에 의해 제공된다. 이 층은 서로 전기적으로 격리된 다수의 부분들을 포함할 수 있지만, 그들 모두는 인터커넥트 회로가 평탄할 때 동일한 평면 내에 위치될 수 있다. 이것은, 예를 들어, 도 1d에 도시된 바와 같은 전기적 연결들과 열 관리 기능들을 분리시키는 종래의 접근법들과 상반된다.

이하의 설명은 일반적으로 회로에 연결된 단일의 디바이스를 언급하고 예시하지만, 본 기술분야의 통상의 기술자는 동일한 인터커넥트 회로가 (예컨대, 직렬, 병렬, 또는 이 연결 방식들의 다양한 조합들로 연결된) 다수의 디바이스들에 연결하는 데 사용될 수 있다는 것을 이해할 것이다. 일부 실시예들에서, 다수의 인터커넥트 회로들이 이 회로들의 어레이 및 공유 부분들(예컨대, 열 전도체 부분)로 배열될 수 있다. 게다가, 본 기술분야의 통상의 기술자는 인터커넥트 회로가, LED들, 배터리들, 전력 저항기들, 전력 다이오드들, 전력 트랜지스터들 등과 같은, 다양한 유형의 디바이스들에 연결하기 위해 사용될 수 있다는 것을 이해할 것이다. 일부 실시예들에서, 인터커넥트 회로는 1 W/cm2 초과의 열을 발생시키는 디바이스들로부터의 열 소산에 특히 아주 적합할 수 있다.

이러한 인터커넥트들을 사용하는 인터커넥트 회로들 및 어셈블리들의 예들

도 2a는 일부 실시예들에 따른, 인터커넥트 회로(100) 및 디바이스(150)를 포함하는 어셈블리(140)의 분해 사시도이다. 도 2a에 도시된 디바이스(150)가 반드시 인터커넥트 회로(100)의 일부인 것은 아니다. 일부 실시예들에서, 디바이스(150)는 LED(light emitting diode)이다. 이 유형의 디바이스는 크기가 비교적 작을 수 있지만, 많은 열을 발생시키는 경향이 있다. 본원에 기술되는 인터커넥트 회로(100)에 의해 제공되는 열 소산은 이 유형의 디바이스에 특히 중요하다.

일부 실시예들에서, 어셈블리(140)는, 이하에서 추가로 기술되는 바와 같이 외부 히트 싱크들(예컨대, 하우징, 플레이트(plate), 또는 포스트(post)), 전원들 등과 같은, 다른 컴포넌트들을 포함할 수 있다. 도 2a 및 다른 도면들에 도시된 어셈블리들이 원형 형상 또는 디스크 형상으로 도시되어 있지만, 이 어셈블리들이 그의 적용분야에 적당한 임의의 다른 형상을 취할 수 있다는 것에 유의해야 한다.

인터커넥트 회로(100)는 전기-열 전도체(120) 및 적어도 하나의 절연체(예컨대, 제1 절연체(110) 또는 제2 절연체(130))를 포함할 수 있다. 일부 실시예들에서, 인터커넥트 회로(100)는, 예를 들어, 도 2b 및 도 2e에 개략적으로 도시된 바와 같이, 제1 절연체(110)만을 포함하고 제2 절연체(130)는 포함하지 않는다. 이 경우에, 전기-열 전도체(120)의 배면측(121b)은 노출된 채로 있어, 예를 들어, 열 전달을 위해 이용가능할 수 있다. 제1 절연체(110)는 전기-열 전도체(120)의 디바이스측(121a)에 라미네이트될 수 있다. 이 예를 계속하면, 전기-열 전도체(120)의 대부분이 전기 전도성일지라도, 배면측(121b)의 표면은 (예컨대, 절연성 코팅으로 인해) 전기 절연성일 수 있다.

일부 실시예들에서, 인터커넥트 회로(100)가, 예를 들어, 도 2c 및 도 2f에 개략적으로 도시된 바와 같이, 제2 절연체(130)는 포함하지만 제1 절연체(110)는 포함하지 않을 수 있다. 이 경우에, 전기-열 전도체(120)의 디바이스측(121a)은 노출된 채로 있어, 예를 들어, 열 전달을 위해 이용가능할 수 있으며, 디바이스(150) 및 다른 컴포넌트들 등에의 전기적 연결들을 형성할 수 있다. 전기-열 전도체(120)의 대부분이 전기 전도성임에도 불구하고, 디바이스측(121a)이 전기 절연성 표면을 가질 수 있어야만 한다. 제2 절연체(130)는 이 실시예들에서 전기-열 전도체(120)의 배면측(121b)에 라미네이트된다.

일부 실시예들에서, 인터커넥트 회로(100)는, 예를 들어, 도 2a 및 도 2d에 개략적으로 도시된 바와 같이, 제1 절연체(110)와 제2 절연체(130) 둘 다를 포함할 수 있다. 전기-열 전도체(120)는, 제1 절연체(110)가 전기-열 전도체(120)의 디바이스측(121a)에 라미네이트되고 제2 절연체(130)가 배면측(121b)에 라미네이트되도록, 이 절연체들 사이에 배치된다.

일부 실시예들에서, 인터커넥트 회로(100)는, 예를 들어, 도 8a 및 도 8b에 도시된 바와 같이, 다수의 전기-열 전도체들(120)을 포함한다. 이러한 인터커넥트 회로(100)는, 예를 들어, LED 텔레비전 백라이트와 같은, LED들의 2차원 어레이를 인터커넥트하는 데 사용될 수 있다. 전기-열 전도체들(120)은, 1차원 어레이들 및 2차원 어레이들과 같은, 어레이들로 배열될 수 있다. 상이한 전기-열 전도체들(120)이 일부 컴포넌트들을 공유할 수 있다. 예를 들어, 도 8a 및 도 8b에 도시된 전기-열 전도체들(120a 내지 120d)은 열 전도체 부분(122)을 공유한다. 이와 동시에, 전기-열 전도체들(120a 내지 120d) 각각은, 열 전도체 부분(122)으로부터 전기적으로 격리된, 별도의 전기 전도체 부분들(124a 내지 124d)을 사용하여 개별적으로 어드레싱가능하다. 이 전기-열 전도체들(120a 내지 120d)은, 예를 들어, 로컬 디밍(local dimming)을 갖는 LED 백라이트에 이용될 수 있는 바와 같이, 인터커넥트 회로(100)의 에지에서 하나 이상의 드라이버들에 연결될 수 있다. 열 전도체 부분(122) 내에서 가장 많은 열 교환을 제공하기 위해, 전기 전도체 부분들(124a 내지 124d)은 전기-열 전도체들(120a 내지 120d)의 인접한 행(row)들 사이에서 중심선(802)을 따라 연장되고 중심선(802)으로부터 전기-열 전도체들(120a 내지 120d)까지 똑바로 연장되는 좁은 스트립들로서 형성될 수 있다. 이에 따라, 열 전도체 부분(122)은, 전기-열 전도체들(120a 내지 120d)에 나중에 연결되는 디바이스들과의 가장 많은 열 교환을 보장하기 위해, 전기-열 전도체들(120a 내지 120d) 각각에 대한 가장 많은 주변부를 형성한다. 전기-열 전도체들(120a 내지 120d)의 상이한 부분들의 전기적 절연을 위해 사용되는 갭들(128)이 열 장벽(thermal barrier)들이라고 간주될 수 있고, 가능한 경우 열 경로 상에서 회피되어야만 한다는 것에 유의해야 한다.

일부 실시예들에서, 인터커넥트 회로(100)의 길이 및 폭 각각은 적어도 약 500 밀리미터 또는 심지어 적어도 약 1000 밀리미터이다. 전기도금 및/또는 에칭 기법들이 일반적으로 이러한 대형 회로들을 균일하게 처리할 수 없다는 것에 유의해야 한다.

전기-열 전도체 예들

전기-열 전도체(120)는 열 전도체 부분(122) 및, 제1 전기 전도체 부분(124) 및/또는 제2 전기 전도체 부분(126)과 같은, 적어도 하나의 전기 전도체 부분을 포함할 수 있다. 일부 실시예들에서, 다수의 전기 전도체 부분들, 예컨대, 제1 전기 전도체 부분(124) 및 제2 전기 전도체 부분(126) 둘 다가 사용된다. 열 전도체 부분(122)은, 열 전도체인 것 이외에, 전기적으로 바이어스되거나, 중성이거나, 부유되거나, 접지되거나, 전기 전도체로서 사용될 수 있다. 하나 이상의 전기 전도체 부분들이 또한 약간의 열 전도를 제공할 수 있다는 것에 유의해야 한다. 그렇지만, 열 전도체 부분(122)에 의해 제공되는 열 전도는 전기 전도체 부분들에 의해 제공되는 열 전도보다 더 클 수 있다.

일부 실시예들에서, 열 전도체 부분(122) 및 모든 전기 전도 부분들(예컨대, 적어도 전기 전도체 부분(124))은 동일한 재료로 형성된다. 예를 들어, 열 전도체 부분(122) 및 모든 전기 전도체 부분들(예컨대, 적어도 전기 전도체 부분 (124)) 둘 다를 형성하기 위해 동일한 금속 시트(예컨대, 금속 포일)가 처리될 수 있다. 이에 따라, 열 전도체 부분(122)과 제1 전기 전도체 부분(124)은 동일한 조성 및 동일한 두께를 가질 수 있다.

전기-열 전도체(120)의 모든 부분들을 형성하는 벌크 재료(bulk material)의 열 전도율은 적어도 약 10 W/mK 이상 또는, 보다 구체적으로는, 적어도 약 50 W/mK일 수 있다. 벌크 재료는 적어도 약 10^4 S/cm 또는 적어도 약 10^5 S/cm의 전기 전도율을 가질 수 있다. 전기-열 전도체(120)의 한쪽 표면 또는 양쪽 표면들이 디바이스(150)에의 전기적 연결들을 형성하는 접촉 패드들을 제외하고는 (예컨대, 표면 코팅으로 인해) 전기 절연성일 수 있다. 벌크 재료는 알루미늄, 티타늄, 니켈, 구리, 강철, 이 금속들을 포함하는 합금들, 및 이 재료들의 조합들로 이루어진 그룹 중에서 선택될 수 있다. 전기-열 전도체(120)는 적어도 약 50 마이크로미터 또는, 보다 구체적으로는, 적어도 약 100 마이크로미터의 두께를 가질 수 있다. 일부 실시예들에서, 주로 적절한 열 전달을 보장하기 위해, 두께는 약 50 마이크로미터 내지 5,000 마이크로미터 또는, 보다 구체적으로는, 약 100 마이크로미터 내지 500 마이크로미터이다. 두께는 주로 디바이스(150)로부터 멀어지는 쪽으로 열의 흐름을 용이하게 하도록 선택될 수 있고, 보다 두꺼운 층은 일반적으로, 열 전도체 부분(122)을 포함하는, 히트 스프레더 영역을 가로질러 열의 보다 나은 전달을 제공한다. 임의의 특정 이론으로 제한되지 않고, 전기-열 전도체(120)에 적당하고 앞서 열거된 재료들 대부분이 또한 앞서 열거된 두께 범위들에서 디바이스(150)에 충분한 전기 전도율을 제공할 것으로 생각된다.

전기-열 전도체(120)의 상이한 부분들을 형성하는 것은, 예를 들어, 도 2a에 도시된 바와 같이, 시트에 갭들(128)을 형성하는 것을 수반할 수 있다. 이 갭들(128)은 각각의 부분의 경계들을 정의한다. 이에 따라, 열 전도체 부분(122) 및 모든 전기 전도체 부분들의 열적 특성들, 전기적 특성들, 및 다른 특성들은 동일할 수 있다. 그렇지만, 열 전도체 부분(122) 및 전기 전도체 부분들의 풋프린트 및 형상은 상이할 수 있다. 예를 들어, 열 전도체 부분(122)은 제1 전기 전도체 부분(124)보다 훨씬 더 큰, 예컨대, 적어도 2배 더 크거나, 적어도 5배 더 크거나, 또는 심지어 적어도 10배 더 큰, 총 풋프린트(overall footprint)를 가질 수 있다. 게다가, 갭들(128)은 상이한 부분들의 전기적 격리를 제공한다. 예를 들어, 열 전도체 부분(122)은, 예를 들어, 도 2a에 도시된 바와 같이, 열 전도체 부분(122)에 의해 둘러싸일 수 있는, 제1 전기 전도체 부분(124)으로부터 전기적으로 격리되어 있다. 갭들(128)은, 예를 들어, 도 4e에 도시된 바와 같이, 어떤 고체 또는 액체 재료들도 없게 비어 있을 수 있거나, 예를 들어, 도 4b에 도시되고 이하에서 추가로 기술되는 바와 같이, 하나 이상의 전기 절연성 재료들(예컨대, 접착제)로 충전될 수 있다.

갭(128)의 폭은 약 100 마이크로미터 내지 1 밀리미터 또는, 보다 구체적으로는, 약 200 마이크로미터 내지 500 마이크로미터일 수 있다. 갭의 폭을 전도체 두께로 나눈 것에 의해 정의되는 바와 같은, 갭(128)의 종횡비는 약 10 미만 또는, 보다 구체적으로는, 약 5 미만 또는 심지어 약 2 미만일 수 있다. 유사한 갭이 열 전도체 부분(122)과 제2 전기 전도체 부분(126) 사이에 존재할 수 있다. 갭(128)의 측벽들은, 예를 들어, 도 4a에 도시된 바와 같이, 전기-열 전도체(120)의 두께 전체에 걸쳐 서로 평행할 수 있다. 다른 예들에서,

갭(128)의 측벽들은 전기-열 전도체(120)의 상부 표면 및 하부 표면에 수직이 아니면서 서로 평행할 수 있다(환언하면, 갭(128)의 단면이 평행사변형의 형상을 가질 수 있다).

일부 실시예들에서, 전기-열 전도체(120)는, 예를 들어, 도 2a 내지 도 2c에 도시된 바와 같이, 제1 전기 전도체 부분(124)에 부가하여 제2 전기 전도체 부분(126)을 포함한다. 제2 전기 전도체 부분(126)는 열 전도체 부분(122)으로부터 그리고 제1 전기 전도체 부분(124)로부터 전기적으로 격리될 수 있다. 제2 전기 전도체 부분(126)은, 예를 들어, 도 2a에 도시된 바와 같이, 열 전도체 부분(122)에 의해 둘러싸여 있고 갭(128)에 의해 열 전도체 부분(122)으로부터 분리될 수 있다. 제2 전기 전도체 부분(126)과 열 전도체 부분(122) 사이의 갭(128)은 제1 전기 전도체 부분(124)과의 사이의 갭(128)과 유사할 수 있다. 일부 실시예들에서, 열 전도체 부분(122)은 동일한 인터커넥트 회로(100)의 모든 전기 전도체 부분들을 실질적으로 둘러싸면서, 전기 전도체 부분들이 전류를 다른 디바이스들로, 전원으로, 그리고/또는 접지로 전도하는 경로들을 여전히 제공할 수 있다.

대안의 실시예들에서, 전기-열 전도체(120)는, 예를 들어, 도 3a 및 도 3b에 도시된 바와 같이, 2개의 컴포넌트들만, 즉 열 전도체 부분(122)과 하나의 전기 전도체 부분(예컨대, 제1 전기 전도체 부분(124))을 포함한다.

일부 실시예들에서, 예컨대, 디바이스(150)가 LED 또는 다른 발광 디바이스일 때, 전기-열 전도체(120)의 및/또는 제1 절연체(110)의 디바이스측(121a) 표면은 높은 확산 반사율(diffuse reflectance)을 가질 수 있다. 이 특징은 LED로부터의 광의 분배(distribution)에 도움을 준다. 예를 들어, 전기-열 전도체(120) 및/또는 제1 절연체(110)의 디바이스측(121a) 표면의 총 반사율은 약 50% 초과일 수 있으며, 전기-열 전도체(120) 및/또는 제1 절연체(110)의 확산 반사율은 약 25% 초과일 수 있다.

절연체 예들

일부 실시예들에서, 제1 절연체(110)는 전기-열 전도체(120)의 적어도 일부분에 또는, 보다 구체적으로는, 디바이스측 표면(121a)의 일부분에 접착된다. 이 실시예들에서, 제1 절연체(110)는, 열 전도체 부분(122)과 제1 전기 전도체 부분(124) 사이와 같은, 전기-열 전도체(120)의 상이한 부분들 사이에서 위치맞춤(registration)을 유지한다. 구체적으로는, 제1 절연체(110)는 열 전도체 부분(122)을 제1 전기 전도체 부분(124)으로부터, 예를 들어, 이 2개의 부분들 사이에 갭(128)을 유지하는 것에 의해, 전기적으로 격리된 채로 유지할 수 있다.

제1 절연체(110)는, 제1 개구부(112) 및 제2 개구부(114)와 같은, 하나 이상의 개구부들을 포함할 수 있다. 이 개구부들은 전기-열 전도체(120)와 디바이스(150) 사이의 전기적 및/또는 열적 연결들을 형성하는 데 사용될 수 있다. 동일한 또는 다른 예들에서, 개구부들은 디바이스(150)로부터 전기-열 전도체(120)로 열을 소산시키기 위해 사용될 수 있다. 일부 실시예들에서, 하나의 개구부가, (예컨대, 에어 갭에 의해) 서로 전기적으로 격리될 수 있는, 다수의 독립적인 전기적 연결들을 형성하는 데 사용될 수 있다.

제1 절연체(110)가 다수의 개구부들을 가질 때, 제1 개구부(112)는, 예를 들어, 도 2a에 도시된 바와 같이, 제2 개구부(114)에 연결되지 않을 수 있다. 제1 개구부(112)와 제2 개구부(114) 사이의 이러한 분리는 상이한 개구부들을 통해 형성된 전기적 연결들 사이의 전기적 단락을 방지하는 데 사용될 수 있다. 예를 들어, 개구부들을 통해 전기적 연결들을 이루기 위해 전도성 접착제 또는 솔더(solder)와 같은 전도성 재료가 사용될 수 있으며, 따라서 개구부들이 전도성 재료로 부분적으로 또는 전체적으로 충전될 수 있다. 개구부들 사이의 간격은 이 재료가 개구부들 사이에서 흘러서 전기적 단락을 야기하는 것을 방지한다. 일부 실시예들에서, 개구부들 사이의 최소 이격 거리는 적어도 약 0.2 밀리미터 또는, 보다 구체적으로는, 적어도 약 0.5 밀리미터이다.

일부 실시예들에서, 예컨대, 제2 전기 전도체 부분(126)이 존재할 때, 제1 절연체(110)는 제3 개구부(116)를 포함할 수 있다. 이 제3 개구부(116)는 제2 전기 전도체 부분(126)과 중첩될 수 있다. 제3 개구부(116)는, 예를 들어, 도 2d에 도시된 바와 같이, 제2 전기 전도체 부분(126)의 단부(126')와 정렬될 수 있다. 유사한 방식으로, 제2 개구부(114)는 제1 전기 전도체 부분(124)의 단부(124')와 정렬될 수 있다.

제1 절연체(110)의 재료들의 일부 예들은 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리메틸 메타크릴레이트(PMMA), 에틸 비닐 아세테이트(EVA), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리비닐 플루오라이드(PVF), 폴리아미드(PA), 솔더마스크, 또는 폴리비닐 부티랄(PVB)을 포함하지만, 이들로 한정되지는 않는다. 제1 절연체(110)의 조성 및 두께는 제1 절연체(110)를 통한 열 소산을 최대화하고, 주변 환경에 대한 절연 파괴(dielectric breakdown)를 방지하며, 공기 및 습기에 대한 충분한 기계적 장벽으로서 기능하고, 제1 절연체(110)에서의 개구부들 및 다른 곳에서 기술된 전기-열 전도체(120)의 특징들의 왜곡을 최소화하도록 선택될 수 있다.

제1 절연체(110)의 두께는 1 마이크로미터 내지 500 마이크로미터 또는, 보다 구체적으로는, 10 마이크로미터 내지 125 마이크로미터일 수 있다. 일부 실시예들에서, 제1 절연체(110)는, 전기-열 전도체(120)의 반대쪽에 있는 측면인, 그 자신의 디바이스측 상의 접착제 층을 포함한다. 접착제 층(412)은 도 4a에 도시되어 있으며, 디바이스(150)를 인터커넥트 회로(100)에 접착시키는 데 사용될 수 있다.

일부 실시예들에서, 인터커넥트 회로(100)는 제1 절연체(110)에 부가하여 제2 절연체(130)를 추가로 포함한다. 이 실시예들에서, 전기-열 전도체(120)는, 예를 들어, 도 2a 및 도 2d에 도시된 바와 같이, 제1 절연체(110)와 제2 절연체(130) 사이에 배치된다. 전기-열 전도체(120)는 제1 절연체(110) 및 제2 절연체(130) 둘 다에 접착될 수 있다.

제2 절연체(130)의 재료 조성은 제1 절연체(110)의 재료 조성과 동일하거나 상이할 수 있다. 제2 절연체(130)의 두께는 제1 절연체(110)의 두께와 동일하거나 상이할 수 있다. 예를 들어, 절연체들 중 하나는 1차적 구조 지지체(primary structural support)로서 사용될 수 있고, 다른 절연체보다 더 두꺼울 수 있거나 기계적으로 더 강한 재료로 제조될 수 있다. 제1 절연체(110)의 다양한 예들이 앞서 기술되어 있다. 이 예들은 일반적으로 제2 절연체(130)에도 적용된다.

일부 실시예들에서, 제2 절연체(130)는 어떤 개구부들도 없는 연속적인 시트이다. 대안적으로, 제2 절연체(130)는, 도 2a에 도시된 개구부들(132 및 136)과 같은, 하나 이상의 개구부들을 포함할 수 있다. 개구부들(132 및 136)은 열 전도체 부분(122)과 중첩될 수 있다. 개구부들(132 및 136)은, 예를 들어, 열 전도체 부분(122)과 디바이스(150) 사이에 하나 이상의 연결들을 형성할 때, 열 전도체 부분(122)으로부터의 열의 제거 및/또는 열 전도체 부분(122)에의 접근을 위해 사용될 수 있다. 구체적으로는, 디바이스 영역 개구부(device area opening)(136)는 제1 절연체(110)의 제1 개구부(112)와 정렬될 수 있다. 처리 중에, 열 전도체 부분(122)의 후방 표면(디바이스(150)의 반대쪽에 있는 표면)은, 제1 절연체(110)의 제1 개구부(112)를 통해 열 전도체 부분(122)과 디바이스(150) 사이에 하나 이상의 연결들을 형성하면서, 열 전도체 부분(122)에 열, 전류, 및/또는 압력을 가하기 위해 접촉될 수 있다. 개구부들(132 및/또는 136)은 열 전도체 부분(122)으로부터의 열의 제거를 위해 사용될 수 있다. 이 개구부들(132) 및/또는 개구부들(136)의 크기 및 위치는 열 전도체 부분(122)의 기능(예컨대, 열 전도체 부분(122)이 중성이거나, 접지되거나, 디바이스(150)에 대한 전도성 트레이스로서 사용되는 경우), 열 전도체 부분(122)의 후방 표면의 열 전도율, 및 열 전도체 부분(122)의 후방 표면과 접촉하거나 그에 근접해 있을 수 있는 회로 컴포넌트들에 의존한다.

일부 실시예들에서, 제2 절연체(130)의 하나 이상의 개구부들(132 및 136) 중 어느 것도 전기-열 전도체(120)의 제1 전기 전도체 부분(124)과 중첩되지 않는다. 환언하면, 제1 전기 전도체 부분(124)은 제2 절연체(130)에 의해 완전히 덮일 수 있다. 제2 절연체(130)는 제1 전기 전도체 부분(124)을 제1 전기 전도체 부분(124)의 적어도 배면측 상에서의 단락으로부터 보호할 수 있다. 제1 전기 전도체 부분(124)의 디바이스측은 제1 절연체(110)에 의해 부분적으로 보호될 수 있다. 그렇지만, 제1 절연체(110)는 제1 절연체(110)를 통해 제1 전기 전도체 부분(124)에의 전기적 연결을 형성하기 위해 적어도 제2 개구부(114)를 가질 수 있다.

일부 실시예들에서, 제2 절연체(130)는 적어도 2개의 개구부들(132) 사이에서 연장하는 브리징 부분(134)을 포함한다. 브리징 부분(134)은, 제1 전기 전도체 부분(124) 및 열 전도체 부분(122) 둘 다의 서로에 대한 지지를 보장하기 위해, 제1 전기 전도체 부분(124) 및 열 전도체 부분(122) 둘 다와 중첩될 수 있다. 환언하면, 브리징 부분(134)은 제1 전기 전도체 부분(124) 및 열 전도체 부분(122) 둘 다에 접착될 수 있다. 제2 전기 전도체 부분(126)이 사용되는 경우, 제2 전기 전도체 부분(126)과 열 전도체 부분(122) 사이에 유사한 브리징 부분이 사용될 수 있다.

접착제 예들

일부 실시예들에서, 제1 절연체(110)는 제1 접착제(410)를 사용하여 전기-열 전도체(120)에 또는, 보다 구체적으로는, 전기-열 전도체(120)의 디바이스측(121a)에 접착된다. 제2 절연체(130)는, 예를 들어, 도 4a에 도시된 바와 같이, 제2 접착제(430)를 사용하여 전기-열 전도체(120)에 또는, 보다 구체적으로는, 전기-열 전도체(120)의 배면측(121b)에 접착될 수 있다. 제1 접착제(410)는 제2 접착제(430)와 동일할 수 있다. 대안적으로, 제1 접착제(410)는 제2 접착제(430)와 상이할 수 있다. 예를 들어, 제1 접착제(410)의 용융 흐름 지수는 (ASTM D1238, 2.16 kg, 190 C에 의해 정의된 바와 같이) 약 6 dg/min 이하일 수 있는 반면, 제2 접착제(430)의 용융 흐름 지수는 약 10 dg/min 이상일 수 있다. 이 예에서, 제2 접착제(430)는 인터커넥트 회로(100)의 열 라미네이션(thermal lamination) 동안 제1 접착제(410)보다 더 쉽게 흐를 것이다. 제2 접착제(430)는, 예를 들어, 도 4b에 도시된 바와 같이, 전도체 부분들 사이의 갭(128)을 충전시킬 수 있다. 제1 접착제(410)는 제1 접촉 부분(125) 및 제2 접촉 부분(123) 내로 그다지 블리딩(bleed)되지 않고 실질적으로 제1 절연체(110)와 전기-열 전도체(120) 사이에 남아 있을 수 있다. 일부 실시예들에서, 예를 들어, 도 4a에 도시된 바와 같이, 갭(128)이 제1 절연체(110)로 덮여 있다면, 제1 접착제(410)의 일부분이 갭(128) 위에도 존재한다. 대안적으로, 제1 접착제(410)와 제2 접착제(430) 둘 다가 갭들(128)을 충전시킬 수 있지만, 갭들(128)에서의 제1 접착제(410)의 부피는 제2 접착제(430)의 부피보다 더 작을 수 있다. 게다가, 제1 접착제(410) 및/또는 제2 접착제(430)가 갭들(128)과 중첩되더라도 갭들(128)이 실질적으로 비어있는 채로 있을 수 있다.

제1 접착제(410) 및 제2 접착제(430)의 일부 예들은 폴리올레핀 접착제, 폴리에스테르 접착제, 폴리이미드 접착제, 아크릴, 에폭시, 가교결합 접착제, PSA, 및/또는 열가소성 접착제를 포함하지만, 이들로 한정되지는 않는다. 임의로, 제1 접착제(410) 및 제2 접착제(430)는 접착제 재료를 통한 열 전달을 용이하게 하기 위해 열 전도성, 전기 절연성 입자들(예컨대, 알루미나)로 충전될 수 있다. 제1 접착제(410)의 재료 조성은 임의의 전기적 연결들이 제1 절연체(110)를 통해 형성되는지에 의존할 수 있다. 제1 절연체(110)에서의 디바이스측 솔더 패드 개구부에 대해, 전형적인 소면적(small-area)(예컨대, 3mm × 3mm) LED를 가정하면, 에지로부터의 제1 접착제(410)의 블리드 아웃(bleed out)은 200 마이크로미터 미만 또는, 보다 구체적으로는, 100 마이크로미터 미만일 수 있다. 이와 달리, 배면측 절연체 개구부에 대해, 제2 접착제(430)의 블리드 아웃은 어려움을 야기하지 않으면서 1 밀리미터 정도로 높을 수 있다.

인터커넥트 회로(100)를 디바이스(150)에 부착하기 전에, 제1 절연체(110)의 제1 개구부(112)와 정렬되는 전기-열 전도체(120)의 제1 전기 전도체 부분(124)의 표면 영역은, 예를 들어, 도 4c에 도시된 바와 같이 노출된다. 이 표면은 제1 접촉 부분(125)이라고 지칭될 수 있다. 마찬가지로, 제1 절연체(110)의 제2 개구부(114)와 정렬되는 전기-열 전도체(120)의 열 전도체 부분(122)의 표면 영역이 노출될 수 있고, 제2 접촉 부분(123)이라고 지칭될 수 있다. 이 표면들은 (제1 절연체(110)에서 제1 개구부(112) 및 제2 개구부(114)의 에지들 근방에서의 약간의 접착제 블리드 아웃 이외에) 어떤 접착제들도 실질적으로 없을 수 있고, 전기-열 전도체(120)와 디바이스(150) 사이의 연결들을 형성하는 데 사용될 수 있다.

일부 실시예들에서, 부가의 접착제 층(440)이 전기-열 전도체(120)의 반대쪽에 있는 제2 절연체(130)의 표면 상에 배치될 수 있다. 이 부가의 접착제 층(440)은 (예컨대, 도 1e에 도시되고 앞서 기술된 바와 같이) 인터커넥트 회로(100)의 설치 동안 인터커넥트 회로(100)를 지지 구조물에 접착시키는 데 사용될 수 있고 실장 접착제(mounting adhesive)라고 지칭될 수 있다. 환언하면, 제2 절연체(130)는 2개의 접착제 층들(430 및 440) 사이에 배치될 수 있다. 일부 실시예들에서, 제2 절연체(130) 및 2개의 접착제 층들(430 및 440)은, 예를 들어, 열 PSA 테이프(thermal PSA tape)와 같은 단일 컴포넌트로서 제공된다. 제1 접착제(410) 및 제2 접착제(430)에서와 같이, 인접한 층들로의 열 전달을 용이하게 하기 위해, 부가의 접착제 층(440)이 열 전도성이지만 전기 절연성인 입자들로 충전될 수 있다. 대안적으로, 실장 접착제(440)는 전기-열 전도체(120)의 배면측(121b) 바로 위에 배치될 수 있고, 제2 절연체(130)는, 예를 들어, 도 4d에 도시된 바와 같이, 없을 수 있다. 인터커넥트 회로(100)의 설치 이전에, 실장 접착제 층(440)은, 실장 접착제 층(445)을 보호하고 그의 접착 특성들을 보존하기 위해, 제거가능 막(450)(예컨대, 이형 라이너(releasable liner))으로 덮일 수 있다.

전기-열 전도체들의 서브층들의 예들

일부 실시예들에서, 전기-열 전도체(120)는, 예를 들어, 도 10a에 도시된 바와 같이, 베이스 서브층(1002) 및 표면 서브층(1006)을 포함한다. 표면 서브층(1006)은 베이스 서브층(1002)과 상이한 조성을 가질 수 있다. 제1 절연체(110)는, 예를 들어, 도 11a 및 도 11c에 도시된 바와 같이, 표면 서브층(1006) 위에 라미네이트될 수 있다. 보다 구체적으로는, 표면 서브층(1006)의 적어도 일부분은 제1 절연체(110) 또는 제1 절연체(110)를 전기-열 전도체(120)에 부착시키는 데 사용되는 접착제와 직접적으로 계면을 형성할 수 있다. 이 접근법은, 도 11b에 도시된 표면 층들(1006)의 패터닝된 도금과 공통적인, 다른 예와 상반된다.

이 예들에서, 표면 서브층(1006)은 베이스 서브층(1002)과 제1 절연체(110) 사이에 배치된다. 표면 서브층(1006)은, 구체적으로는, 전기-열 전도체(120)에 대한 제1 절연체(110)의 접착력을 개선시키도록 그리고/또는 이하에서 기술되는 바와 같은 다른 목적들을 위해 선택될 수 있다.

베이스 서브층(1002)은 알루미늄, 티타늄, 니켈, 구리, 강철, 및 이 금속들을 포함하는 합금들로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다. 베이스 서브층(1002)의 재료는 최소의 비용을 유지하면서 전체 전기-열 전도체(120)의 원하는 전기 전도율 및 열 전도율을 달성하도록 선택될 수 있다.

표면 서브층(1006)은 주석, 납, 아연, 니켈, 은, 팔라듐, 백금, 금, 인듐, 텅스텐, 몰리브덴, 크롬, 구리, 이들의 합금들, OSP(organic solderability preservative), 또는 다른 전기 전도성 재료들로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다. 표면 서브층(1006)의 재료는 베이스 서브층(1002)을 산화로부터 보호하기 위해, 디바이스에 대한 전기적 및/또는 열적 콘택트를 형성할 때 표면 전도율을 개선시키기 위해, 전기-열 전도체(120)에 대한 접착력을 개선시키기 위해, 그리고/또는 다른 목적들을 위해 선택될 수 있다. 게다가, 일부 실시예들에서, 표면 서브층(1006) 위에 OSP의 코팅을 추가하는 것은 시간에 따라 표면 서브층(1006) 자체가 산화되는 것을 방지하는 데 도움을 줄 수 있다.

예를 들어, 알루미늄이 베이스 서브층(1002)에 대해 사용될 수 있다. 알루미늄이 양호한 열 전도율 및 전기 전도율을 갖지만, 알루미늄은 공기에 노출될 때 표면 산화물을 형성한다. 알루미늄 산화물은 좋지 않은 전기 전도율을 갖고, 전기-열 전도체(120)와 디바이스(150) 사이의 계면에 바람직하지 않을 수 있다. 그에 부가하여, 적당한 표면 서브층이 없는 경우, 알루미늄의 표면 산화물과 많은 접착제 층들 사이에 양호하고 균일한 접착력을 달성하는 것이 어려울 수 있다. 따라서, 알루미늄 산화물이 형성되기 전에 알루미늄을 주석, 납, 아연, 니켈, 은, 팔라듐, 백금, 금, 인듐, 텅스텐, 몰리브덴, 크롬, 또는 구리 중 하나로 코팅하는 것은 이 문제점을 완화시키고, 전기-열 전도체(120)와 인터커넥트 회로(100)의 다른 층들 사이의 전기 전도율 또는 접착력을 손상시키지 않으면서, 알루미늄을 베이스 서브층(1002)으로서 사용하는 것을 가능하게 한다.

표면 서브층(1006)은 약 0.01 마이크로미터 내지 10 마이크로미터의 두께 또는, 보다 구체적으로는, 약 0.1 마이크로미터 내지 1 마이크로미터의 두께를 가질 수 있다. 비교를 위해, 베이스 서브층(1002)의 두께는 약 10 마이크로미터 내지 1000 마이크로미터 또는, 보다 구체적으로는, 약 100 마이크로미터 내지 500 마이크로미터일 수 있다. 이에 따라, 베이스 서브층(1002)은 체적으로 전기-열 전도체(120)의 적어도 약 90% 또는, 보다 구체적으로는, 적어도 약 95% 또는 심지어 적어도 약 99%일 수 있다.

표면 서브층(1006)의 일부가 제1 절연체(110)에 라미네이트될 수 있지만, 표면 서브층(1006)의 일부분은 노출된 채로 있을 수 있다. 이 부분은 전기-열 전도체(120)와 디바이스(150) 사이에 전기적 및/또는 열적 콘택트들을 형성하는 데 사용될 수 있다.

일부 실시예들에서, 전기-열 전도체(120)는 베이스 서브층(1002)과 표면 서브층(1006) 사이에 배치된 하나 이상의 중간 서브층들(1004)을 추가로 포함한다. 중간 서브층(1004)은 베이스 서브층(1002) 및 표면 서브층(1006)과 상이한 조성을 갖는다. 일부 실시예들에서, 하나 이상의 중간 서브층들(1004)은 베이스 서브층(1002)과 표면 서브층(1006) 사이의 금속간 형성을 방지하는 데 도움이 될 수 있다. 예를 들어, 중간 서브층(1004)은 크롬, 티타늄, 니켈, 바나듐, 아연, 및 구리로 이루어진 그룹 중에서 선택된 금속을 포함할 수 있다.

일부 실시예들에서, 전기-열 전도체(120)는 압연된 금속 포일(rolled metal foil)을 포함할 수 있다. 전착된 포일(electrodeposited foil) 및/또는 도금된 금속과 연관된 수직 결정립 구조물(vertical grain structure)과 달리, 압연된 금속 포일의 수평으로 가늘고 긴 결정립 구조물(horizontally-elongated grain structure)은 주기적 부하 조건(cyclical loading condition)들 하에서 전기-열 전도체(120)에서의 균열 전파(crack propagation)에 대한 내성을 증가시키는 데 도움이 될 수 있다. 이것은 인터커넥트 회로(100)의 피로 수명을 증가시키는 데 도움을 줄 수 있다.

일부 실시예들에서, 전기-열 전도체(120)는, 예를 들어, 도 10c에 도시된 바와 같이, 디바이스측 표면(1007)의 반대쪽에 있는 전기-열 전도체(120)의 표면(1009)을 형성하는 전기 절연성 코팅(1008)을 포함한다. 이 표면(1009)의 적어도 일부분은 인터커넥트 회로(100)에서 노출된 채로 있을 수 있고, 인터커넥트 회로(100)로부터의 열 제거를 위해 사용될 수 있다. 일부 실시예들에서, 인터커넥트 회로(100)에서 표면(1009) 전체가 노출된 채로 있다. 절연성 코팅(1008)은 비교적 높은 열 전도율 및 비교적 높은 전기 저항률을 위해 선택될 수 있고, 실리콘 이산화물, 실리콘 질화물, 양극산화된 알루미나(anodized alumina), 알루미늄 산화물, 붕소 질화물, 알루미늄 질화물, 다이아몬드, 및 실리콘 탄화물로 이루어진 그룹 중에서 선택된 재료를 포함할 수 있다. 대안적으로, 절연성 코팅은 열 전도성, 전기 절연성 무기 입자들로 로딩(load)된 중합체 매트릭스(polymer matrix)와 같은 복합 재료를 포함할 수 있다.

일부 실시예들에서, 전기-열 전도체(120)는 솔더링가능하다. 전기-열 전도체(120)가 알루미늄을 포함할 때, 알루미늄은 베이스 서브층으로서 위치될 수 있는 반면, 표면 서브층은 솔더의 용융 온도보다 더 높은 용융 온도를 갖는 재료로 제조될 수 있다. 그렇지 않고, 회로 본딩(circuit bonding) 동안 표면 서브층이 용융되면, 산소가 표면 서브층을 관통하여 베이스 서브층 내의 알루미늄을 산화시킬 수 있다. 이것은 차례로 2개의 서브층들의 계면에서의 전도율을 감소시킬 수 있고, 어쩌면 기계적 접착력의 손실을 야기할 수 있다. 따라서, 150부터 300C까지의 범위에 있는 온도들에서 도포되는 많은 솔더들에 대해, 표면 서브층은 아연, 은, 팔라듐, 백금, 구리, 니켈, 크롬, 텅스텐, 몰리브덴, 또는 금으로 형성될 수 있다.

인터커넥트 회로들을 형성하는 방법들의 예들

전기도금 또는 에칭과 같은, 전기 전도성 트레이스들을 제조하는 종래의 기법들은, 적어도 약 100 마이크로미터의 두께를 갖는 구조물들과 같은, 보다 두꺼운 전도성 구조물들의 제조를 위해 쉽게 스케일링되지 않는다. 구체적으로는, 두꺼운 전도성 층들을 에칭하면 마스크 층들 아래에 언더컷(undercut)들이 생기고, 이는 최종 회로들에 좋지 않게 정의된 트레이스(poorly-defined trace)들을 가져올 수 있다. 게다가, 마스크-앤-에치(mask-and-etch) 기법들은, 과도한 화학적 에칭 낭비 및 큰 표면들에 걸친 에칭 파라미터들의 불일치들로 인해, 다양한 1차원 및 2차원 인터커넥트된 어레이들을 만드는 데 사용되는 대면적 인터커넥트 회로들의 제조에 일반적으로 적합하지 않다.

종래의 방법들에서의 다른 어려움은 절연체 개구부들을 형성하는 것을 포함한다. 예를 들어, 배면측 절연체에 개구부들을 형성하는 것은 열 관리 관점에서, 예컨대, 절연체를 통하는 것보다는 개구부를 통해 열을 소산시키는 데 유리할 수 있다. 그렇지만, 이러한 "백-베어드(back-bared)"회로들을 형성하는 것과 연관된 문제점들은 미리 패터닝된 배면측 절연체(pre-patterned back-side insulator)가 마스킹된(그러나 에칭되지 않은) 전도성 층에 위치맞춤되어 라미네이트되는 공정 단계로부터 발생한다. 전도성 층이 에칭되지 않았기 때문에, 층들 사이에 적절한 정렬을 보장하기 위해 이용가능한 어떤 가시선(line of sight)도 없다. 그에 부가하여, 에칭 동안 백-베어드 금속 영역의 의도하지 않은 제거를 방지하는 것이 어려울 수 있다. 이 문제들은 이 유형의 회로에 대한 낮은 제조 수율 및 증가된 제조 비용을 가져올 수 있다.

이 난제들을 극복하기 위해, 마스크-앤-에치 기법들을 포함하지 않는 제조 방법들의 다양한 예들이 본원에 기술된다. 구체적으로는, 도 5는 앞서 기술된 인터커넥트 회로를 형성하는 방법(500)에 대응하는 공정 플로차트이다. 도 6a 내지 도 7c는 이 방법의 다양한 스테이지들에서의 인터커넥트 회로(100) 및 그의 컴포넌트들을 도시하고 있다.

방법(500)은 전기-열 전도체를 형성하는 것 또는, 보다 구체적으로는, 임의적인 동작(510) 동안 전도체의 한쪽 측면 또는 양쪽 측면들 상에 하나 이상의 표면 서브층들을 형성하는 단계로 시작될 수 있다. 이 동작은, 이하에서 추가로 기술되는 바와 같이, 전기-열 전도체를 절연체 층에 또는 임시 지지 라이너(support liner)에 라미네이트하기 전에 수행될 수 있다. 게다가, 이 형성 동작은 전도체에 개구부들을 형성하기 전에 수행될 수 있다. 일부 실시예들에서, 전기-열 전도체가 상이한 공정에서 형성되고, 바로 사용가능한 형태(ready-to-use form)로 방법(500)에 공급될 수 있다. 동작(510) 동안 형성되는(또는 그 자체로서 공급되는) 전기-열 전도체의 예들은 도 10a 내지 도 10c에 도시되고 앞서 기술되어 있다.

도 5로 돌아가서, 방법(500)은 동작(512) 동안 전기-열 전도체에 하나 이상의 초기 개구부들을 형성하는 단계로 진행할 수 있다. 이 개구부들은 전기-열 전도체의 상이한 부분들을 적어도 부분적으로 정의할 수 있고, 부분적으로 형성된 갭들이라고 지칭될 수 있다. 이 개구부들은 펀칭(punching), 플랫 베드 다이 커팅(flat bed die cutting), 매치-메탈 다이 커팅(match-metal die cutting), 암수 다이 커팅(male/female die cutting), 로터리 다이 커팅(rotary die cutting), 강철 자 다이 커팅(steel rule die cutting), 레이저 커팅(laser cutting), 워터젯 커팅(water-jet cutting), 머시닝(machining), 또는 이들의 조합들을 비롯한 다양한 기법들을 사용하여 형성될 수 있다. 일부 실시예들에서, 로터리 다이 커팅은 이러한 개구부 세트들을 형성하는 데 사용될 수 있다. 각각의 개구부 세트는 전기-열 전도체의 영역(예컨대, 디바이스에 전기적으로 결합하기 위한 접촉 패드 또는 트레이스)을 부분적으로 정의할 수 있다.

전통적인 마스크-앤-에치 기반의 연성 회로 제조 방법들과 연관된 난제는 전도성 포일의 두께의 4배 내지 5배보다 더 작은 선폭(linewidth)으로 회로 트레이스들을 패터닝하는 데 있어서의 어려움이다. 일부 실시예들에서, 앞서 기술된 비-화학적 에칭 기반 패터닝 방법들이 전기-열 전도체의 두께와 무관하게 갭들의 폭을 정확하게 정의하는 데 사용될 수 있다. 이에 따라, 전기-열 전도체의 최대 풋프린트가 전기 및 열 전도도를 위해 사용될 수 있도록 전기-열 전도체에 매우 작은 정밀한 갭들이 형성될 수 있다.

이 개구부들(그리고 나중에 갭들의 폭)의 정확한 제어를 달성하기 위해 비-화학적 에칭 기반 패터닝을 사용하는 것은 전통적인 제조 수단보다 상이한 부분들의 위치맞춤에 대한 더 나은 제어를 가져올 수 있다. 패터닝은 전기-열 전도체가 절연 층에 부착되기 전에 전기-열 전도체를 스루-커팅(through-cutting)하는 것에 의해, 또는, 레이저 가공(laser processing) 또는 머시닝의 경우에, 부착이 이루어진 후에 전기-열 전도체를 절연 층으로부터 어블레이션(ablating) 또는 밀링(milling away)하는 것 중 어느 하나에 의해 달성될 수 있다.

동작(512)을 완료한 후에, 하나 이상의 연결 탭(connecting tab)들(127)이, 예를 들어, 도 6a에 도시된 바와 같이, 갭들을 가로질러 연장될 수 있다. 전기-열 전도체의 상이한 부분들의 서로에 대한 위치맞춤을 기계적으로 지지하고 유지하기 위해, 연결 탭들(127)이 이 처리 스테이지에서 제자리에 남아 있을 수 있다. 이 스테이지에서, 이 상이한 부분들이, 절연체 또는 임시 지지 라이너들과 같은, 임의의 다른 컴포넌트들에 의해 지지될 수 없을지도 모른다. 전기-열 전도체(120)가 임의의 지지 층들에 라미네이트되기 전의 전기-열 전도체(120)의 일 예를 예시하는 도 6a를 참조하면, 3개의 연결 탭들(127)이 열 전도체 부분(122)과 제1 전기 전도체 부분(124) 사이에서 연장되고, 3개의 부가의 연결 탭들(127)이 열 전도체 부분(122)과 제2 전기 전도체 부분(126) 사이에서 연장된다. 이 연결 탭들(127)의 개수 및 크기는 크기, 유연성, 필요한 지지, 및 전기-열 전도체와 연관된 다른 인자들에 기초하여 결정된다. 예를 들어, 균일한 지지를 제공하기 위해 연결 탭들(127)이 각각의 부분 주위에 고르게 분포될 수 있다.

방법(500)은 또한 동작(516) 동안 하나 이상의 절연체들에 개구부들을 형성하는 단계(예컨대, 제1 절연체에 개구부들을 형성하는 단계)를 포함할 수 있다. 이 개구부들은 펀칭, 플랫 베드 다이 커팅, 매치-메탈 다이 커팅, 암수 다이 커팅, 로터리 다이 커팅, 강철 자 다이 커팅, 레이저 커팅, 워터젯 커팅, 머시닝, 또는 이들의 조합들을 비롯한 다양한 기법들을 사용하여 형성될 수 있다. 또한, 절연체 내의 개구부들 및 전기-열 전도체 내의 개구부들은 라미네이션 동안 절연체의 전기-열 전도체에 대한 위치맞춤을 위해 사용될 수 있다.

연결 탭들(127)을 제거하기 위해, 전기-열 전도체의 상이한 부분들이 먼저 지지되고 서로에 대한 위치맞춤을 유지할 수 있을 필요가 있을 수 있다. 이것은 전기-열 전도체에 지지 층을 부착하는 것에 의해 달성될 수 있다. 지지 층은 도 5에서의 결정 블록(514)에 의해 도시된 바와 같이 제1 절연체 또는 임시 지지 라이너 중 어느 하나일 수 있다. 지지층이 제1 절연체일 때, 방법(500)은 동작(520) 동안 전기-열 전도체를 제1 절연체에 라미네이트하는 단계로 진행할 수 있다. 도 6b는 연결 탭들(127)이 여전히 전기-열 전도체(120)의 일부인, 제1 절연체(110)에 라미네이트된 전기-열 전도체(120)의 개략도이다. 그렇지만, 이 라미네이션 동작 이후에, 제1 전기 전도체 부분(124), 제2 전기 전도체 부분(126), 및 열 전도체 부분(122)은 또한 제1 절연체(110)에 의해 서로에 대해 지지되고, 연결 탭들(127)은 더 이상 필요하지 않으며, 후속 동작에서 제거될 수 있다.

동작(520) 동안 사용된 제1 층이 임의의 패터닝된 특징부들을 갖는다면, 라미네이션 직전에, 이 특징부들이 전기-열 전도체에 이전에 형성된 개구부들과 정렬될 수 있다. 이 예에서, 패터닝된 절연체를 부분적으로 패터닝된 전기-열 전도체와 정렬시키는 것은 층들 각각에 있는 개구부들을 정렬 특징부들로서 사용하여 수행될 수 있다. 백-베어드 연성 회로를 제조하기 위한 종래의 기법들과 비교하여, 전기-열 전도체 및 절연 층 둘 다의 동일한 측면 상에 패터닝된 특징부들의 이용가능성은 층들의 정렬을 단순화하여 처리하는 데 도움이 될 수 있고, 그에 따라 수율을 개선시키고 비용을 감소시킨다.

일부 실시예들에서, 전기-열 전도체(120)를 제1 절연체(110) 및 제2 절연체(130) 중 하나 또는 둘 다에 라미네이트하는 동안, 열 전도체 부분(122)과 전기-열 전도체(120)의 제1 전기 전도체 부분(124) 사이의 갭(128)(또는 적어도 부분적으로 형성된 갭(128))이 접착제로 충전될 수 있다. 갭을 충전시키는 접착제는 제1 절연체(110)를 전기-열 전도체(120)에 라미네이트하는 데 사용되는 접착제와 동일할 수 있다. 대안적으로, 갭을 충전시키는 접착제는 제1 절연체(110)를 전기-열 전도체(120)에 라미네이트하는 데 사용되는 접착제와 상이할 수 있다. 예를 들어, 제2 절연체(130)가 도포될 때 갭을 충전시키는 접착제는 제1 절연체(110)를 전기-열 전도체(120)에 라미네이트하는 데 사용되는 접착제보다 훨씬 더 높은 용융 흐름 지수를 가질 수 있다.

방법(500)은 동작(530) 동안 전기-열 전도체에 최종 개구부들을 형성하는 단계로 진행할 수 있다. 이 동작 동안 전기-열 전도체가 이미 제1 절연체에 라미네이트되어 있는 경우, 이 부가의 개구부들은, 예를 들어, 도 6c 및 도 6d에 개략적으로 도시된 바와 같이, 제1 절연체를 통해서도 형성될 수 있다. 구체적으로는, 도 6c는, 이전의 연결 탭들 대신에 부가의 개구부들(129)이 형성되는, 제1 절연체(110)와 전기-열 전도체(120)를 포함하는 어셈블리의 상부 개략도이다. 이에 따라, 이 부가의 개구부들(129)를 형성하는 것이 연결 탭들을 제거하지만, 다이 커팅 또는 다른 유사한 기법이 개구부들(129)을 형성하는 데 사용될 때 제1 절연체(110)에 개구부들(129)를 형성할 수도 있다. 도 6d는 제1 절연체(110)에 있는 개구부들(129)을 보여주는 제1 절연체(110)의 단면 개략도이다. (이전의 연결 탭들의 크기에 의해 대략적으로 정의되는) 개구부들(129)의 작은 크기 때문에, 이 개구부들이 (예컨대, 전기-열 전도체(120)의 상이한 부분들을 지지하는, 전기-열 전도체(120)의 부분들을 전기적으로 격리시키는) 제1 절연체(110)의 성능을 방해하지 않는다.

지지 층이 (절연체 중 하나가 아닌) 임시 지지 라이너일 때, 방법(500)은 동작(522) 동안 전기-열 전도체를 임시 지지 라이너에 라미네이트하는 단계로 진행할 수 있다. 도 7a는, 연결 탭들(127)이 여전히 전기-열 전도체(120)의 일부인, 임시 지지 라이너(700)에 라미네이트된 전기-열 전도체(120)를 갖는 어셈블리를 예시하고 있다. 임시 지지 라이너(700)는 (절연체 층과 달리) 어떤 개구부들도 갖지 않거나 전기-열 전도체(120)에 대한 어떤 특정의 위치맞춤을 필요로 하지 않을 수 있다. 이 라미네이션 동작 이후에, 제1 전기 전도체 부분(124), 제2 전기 전도체 부분(126), 및 열 전도체 부분(122)은 또한 임시 지지 라이너(700)에 의해 서로에 대해 지지되고, 연결 탭들(127)이 더 이상 필요하지 않다.

임시 지지 라이너에 적당할 수 있는 재료들은 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리메틸 메타크릴레이트(PMMA), 에틸 비닐 아세테이트(EVA), 폴리비닐 부티랄(PVB), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리올레핀, 종이, 또는 전도성 포일을 포함하지만, 이들로 한정되지는 않는다. 게다가, 임시 지지 라이너는, 전도성 포일에 대한 본딩을 용이하게 하기 위해, 그의 표면 상에 PSA와 같은 저점도 접착제 코팅(low-tack adhesive coating)을 포함할 수 있다. 대안적으로, 임시 지지 라이너가 접착제 코팅을 포함하지 않는다면, 열가소성 시트(thermoplastic sheet) 또는 습윤-코팅가능 PSA(wet-coatable PSA)와 같은 접착제 재료가 라미네이션 직전에 전기-열 전도체와 임시 지지 라이너 사이에 혼입(incorporate)될 수 있다. 임시 지지 라이너 및 그의 코팅들은, 최종 개구부들(갭들)을 형성하는 것 및 전기-열 전도체를 절연체에 라미네이트하는 것을 비롯한, 몇몇 동작들을 통해 전기-열 전도체에 대한 저점도 접착제 본딩(low-tack adhesive bond)을 유지할 수 있다. 이 특징은 전기-열 전도체의 상이한 부분들에 대한 기계적 지지를 보장함과 동시에, 이 지지가 나중에 절연 층에 의해 제공될 때 임시 지지 라이너가 제거될 수 있게 한다.

앞서 살펴본 바와 같이, 임시 지지 라이너 층은 절연체가 나중에 전도체에 라미네이트될 때 패터닝된 절연체를 패터닝된 전기-열 전도체에 위치맞춤하는 데 사용될 수 있다. 예를 들어, 롤투롤 기반 제조 공정(roll-to-roll-based manufacturing process)에서, 부분적으로 패터닝된 전기-열 전도체의 롤은 패터닝 동안 형성된 전기-열 전도체 컴포넌트들의 다양한 부분들에 대한 기계적 지지를 제공하기 위해 임시 지지 라이너가 그에 라미네이트된 상태에서 추가로 패터닝될 수 있다. 이 패터닝 공정은 전기-열 전도체 및 이형 층을 포함하는 라미네이트의 롤들을 패터닝된 전기-열 전도체 및 이형 층을 포함하는 개별 부분들로 싱귤레이션(singulation)하는 것에 의해 수행될 수 있다. 예를 들어, 개별 부분들은 단일 인터커넥트 회로 또는 2-100 인터커넥트 회로들에 대응할 수 있다. 이와 유사하게, 절연 층의 롤들은 또한 인라인으로(in-line) 패터닝되고 이어서 임의로 단일 인터커넥트 회로 또는 2-100 인터커넥트 회로들에 대응하는 개별 부분들로 싱귤레이션될 수 있다. 개별 부분들(하나의 부분은 패터닝된 전기-열 전도체/이형 층 라미네이트이고 다른 부분은 패터닝된 절연 층임)이 이어서 서로 정렬될 수 있다. 예를 들어, 핀 기반(pin-based) 또는 광학 위치맞춤과 같은, 다양한 연성 회로 라미네이션 기법들이 이 목적을 위해 사용될 수 있다. 일부 실시예들에서, 이형 층은 위치맞춤에 관여되지 않는다. 이 실시예들에서, 이형 층은 단순히 제2 커팅 동안 전기-열 전도체를 제자리에 보유한다. 제1 커팅 동안 전기-열 전도체에 넣어진 특징부들에 대한 제2 커팅의 위치맞춤이 이루어질 수 있다. 정렬 이후에, 부분들이 함께 라미네이트되고 이형 층은 제거된다. 이 공정을 패터닝된 전기-열 전도체와 패터닝된 절연체가 연속적인 롤들로서 인라인으로 서로 위치맞춤되는 종래의 공정들과 비교하면, 본원에 기술되는 공정은 제조를 단순화하고, 처리량을 개선시키며, 수율을 개선시키는 데 도움이 될 수 있다.

방법(500)은 동작(530) 동안 전기-열 전도체에 최종 개구부들을 형성하는 단계로 진행할 수 있다. 이 최종 개구부들은 앞서 기술된 바와 같은 최종 갭들을 포함할 수 있다. 이 최종 개구부는 연결 탭들을 제거하기 위해 부가의 개구부들을 형성하는 것을 포함할 수 있으며, 이 부가의 개구부들은, 예를 들어, 도 7b 및 도 7c에 개략적으로 도시된 바와 같이 임시 지지 라이너를 통해 형성될 수 있다. 구체적으로는, 도 7b는, 연결 탭들 대신에 부가의 개구부들(129)이 형성되는, 임시 지지 라이너(700)와 전기-열 전도체(120)를 포함하는 어셈블리의 상부 개략도이다. 이에 따라, 이 부가의 개구부들(129)을 형성하는 것은 이 연결 탭들을 제거하지만 또한 임시 지지 라이너(700)에 개구부들(129)를 형성한다. 이 경우에, 방법(500)은 동작(520) 동안 제1 절연체를 전기-열 전도체에 라미네이트하는 단계로 진행할 수 있다. 제1 절연체는 전기-열 전도체의 노출된 표면(즉, 임시 이형 라이너(temporary release liner)가 도포된 표면의 반대쪽에 있는 표면)에 라미네이트될 수 있다. 이 스테이지에서, 제1 절연체는 전기-열 전도체의 상이한 부분들에 대한 지지를 제공하고, 방법(500)은 동작(550) 동안 임시 지지 라이너를 제거하는 단계로 진행한다. 연결 탭들이 제1 절연체를 라미네이트하기 전에 제거되었기 때문에, 제1 절연체는 대응하는 개구부들을 갖지 않는다. 도 7c는, 전기-열 전도체(120)에 연속적인 개구부들이 있는, 제1 절연체(110) 및 전기-열 전도체(120)를 포함하는 어셈블리의 상부 개략도이다.

일부 실시예들에서, 임의적인 동작(560) 동안 제2 절연체가 전기-열 전도체에 라미네이트될 수 있다. 제2 절연체는 전기-열 전도체의 노출된 표면(즉, 제1 절연체가 도포된 표면의 반대쪽에 있는 표면)에 라미네이트될 수 있다.

Claims

인터커넥트 회로(interconnect circuit)로서,
열 전도체 부분(thermal conductor portion) 및 제1 전기 전도체 부분(electrical conductor portion)을 포함하는 전기-열 전도체(electro-thermal conductor) - 상기 열 전도체 부분은 상기 제1 전기 전도체 부분의 경계를 정의하는 갭에 의해 상기 제1 전기 전도체 부분으로부터 전기적으로 격리되고,
상기 열 전도체 부분과 상기 제1 전기 전도체 부분은 동일한 조성을 가지며, 상기 열 전도체 부분 및 상기 제1 전기 전도체 부분 각각은 베이스 서브층(base sublayer) 및 상기 베이스 서브층과 상이한 조성을 갖는 표면 서브층(surface sublayer)을 포함하고,
상기 베이스 서브층은 알루미늄을 포함하며,
상기 열 전도체 부분과 상기 제1 전기 전도체 부분은 적어도 100마이크로미터의 동일한 두께를 가짐 -;
제1 접착제;
상기 제1 접착제를 사용하여 상기 전기-열 전도체의 상기 표면 서브층에 접착된 제1 절연체 - 상기 제1 절연체는 전기적으로 절연성이고,
상기 제1 절연체는 상기 열 전도체 부분과 상기 제1 전기 전도체 부분을 서로에 대해 지지하고 상기 열 전도체 부분과 상기 제1 전기 전도체 부분 사이의 상기 갭을 유지함 -;
상기 전기-열 전도체가 상기 제1 접착제와 제2 접착제 사이에 배치되도록, 열-전도성 전기-절연성 접착제이고, 열-전도성 전기-절연성 입자들을 포함하며, 상기 전기-열 전도체에 접착된 상기 제2 접착제 - 상기 열 전도체 부분의 풋프린트(footprint)는 상기 제1 전기 전도체 부분의 풋프린트보다 더 큼 -; 및
상기 제2 접착제가 히트 싱크와 상기 전기-열 전도체 사이에 배치되도록 상기 제2 접착제에 접착된 상기 히트 싱크 - 상기 히트 싱크는 상기 제2 접착제에 의해 상기 전기-열 전도체에 열적으로 결합됨 -
를 포함하는, 인터커넥트 회로.
제1항에 있어서, 상기 제2 접착제는 열 전도성 감압 접착제(PSA) 막인, 인터커넥트 회로.
제1항에 있어서, 상기 제2 접착제는 전기 절연성인, 인터커넥트 회로.
제1항에 있어서, 상기 제2 접착제는 열-전도성 및 전기-절연성 입자들을 포함하는, 인터커넥트 회로.
제1항에 있어서, 상기 제2 접착제는 상기 전기-열 전도체에 직접적으로 접착되는, 인터커넥트 회로.
제1항에 있어서, 상기 제2 접착제는 2개의 접착제 서브층들 및 상기 2개의 접착제 서브층들 사이에 배치된 절연체 서브층을 포함하는 다층 스택(multi-layered stack)인, 인터커넥트 회로.
제1항에 있어서, 상기 히트 싱크는 하우징인, 인터커넥트 회로.
제1항에 있어서, 상기 표면 서브층은 구리를 포함하는, 인터커넥트 회로.
제1항에 있어서, 상기 열 전도체 부분 및 상기 제1 전기 전도체 부분 각각은 상기 베이스 서브층과 상기 표면 서브층 사이에 배치되고 상기 베이스 서브층 및 상기 표면 서브층과 상이한 조성을 갖는 중간 서브층(intermediate sublayer)을 포함하는, 인터커넥트 회로.
제9항에 있어서, 상기 베이스 서브층은 알루미늄을 포함하고, 상기 중간 층은 니켈을 포함하며, 상기 표면 서브층은 구리를 포함하는, 인터커넥트 회로.
제1항에 있어서, 상기 전기-열 전도체로부터 먼쪽으로 향해 있는 상기 제1 절연체의 표면은 반사 표면인, 인터커넥트 회로.
제11항에 있어서, 상기 전기-열 전도체로부터 먼쪽으로 향해 있는 상기 제1 절연체의 상기 표면은 50% 초과의 총 반사율(total reflectance)을 갖고 25% 초과의 확산 반사율(diffuse reflectance)을 갖는, 인터커넥트 회로.
제10항에 있어서, 상기 제1 전기 전도체 부분은 상기 표면 서브층에 의해 형성된 제1 접촉 부분을 포함하고, 상기 열 전도체 부분은 상기 표면 서브층에 의해 형성된 제2 접촉 부분을 포함하며, 상기 제1 접촉 부분 및 상기 제2 접촉 부분은 상기 제1 절연체에 있는 적어도 하나의 개구부를 통해 노출되는, 인터커넥트 회로.
제1항에 있어서, 상기 열 전도체와 상기 제1 전기 전도체 부분 사이의 상기 갭은 노출되는, 인터커넥트 회로.
제1항에 있어서, 상기 열 전도체와 상기 제1 전기 전도체 부분 사이의 상기 갭은 상기 제2 접착제로 충전되는, 인터커넥트 회로.
어셈블리로서,
디바이스; 및
인터커넥트 회로를 포함하고,
상기 인터커넥트 회로는:
열 전도체 부분 및 제1 전기 전도체 부분을 포함하는 전기-열 전도체 - 상기 열 전도체 부분은 상기 제1 전기 전도체 부분의 경계를 정의하는 갭에 의해 상기 제1 전기 전도체 부분으로부터 전기적으로 격리되고,
상기 열 전도체 부분은 상기 디바이스에 전기적으로 결합되며,
상기 제1 전기 전도체 부분은 상기 디바이스에 전기적으로 결합되고,
상기 열 전도체 부분과 상기 제1 전기 전도체 부분은 동일한 조성을 가지며, 상기 열 전도체 부분 및 상기 제1 전기 전도체 부분 각각은 베이스 서브층 및 상기 베이스 서브층과 상이한 조성을 갖는 표면 서브층을 포함하고,
상기 베이스 서브층은 알루미늄을 포함하며,
상기 열 전도체 부분과 상기 제1 전기 전도체 부분은 적어도 100마이크로미터의 동일한 두께를 가짐 -;
제1 접착제;
상기 제1 접착제를 사용하여 상기 전기-열 전도체의 상기 표면 서브층에 접착된 제1 절연체 - 상기 제1 절연체는 전기적으로 절연성이고,
상기 제1 절연체는 상기 열 전도체 부분과 상기 제1 전기 전도체 부분을 서로에 대해 지지하고 상기 열 전도체 부분과 상기 제1 전기 전도체 부분 사이의 상기 갭을 유지함 -;
상기 전기-열 전도체가 상기 제1 접착제와 제2 접착제 사이에 배치되도록, 열-전도성 전기-절연성 접착제이고, 열-전도성 전기-절연성 입자들을 포함하며, 상기 전기-열 전도체에 접착된 상기 제2 접착제 - 상기 열 전도체 부분의 풋프린트는 상기 제1 전기 전도체 부분의 풋프린트보다 더 큼 -; 및
상기 제2 접착제가 히트 싱크와 상기 전기-열 전도체 사이에 배치되도록 상기 제2 접착제에 접착된 상기 히트 싱크 - 상기 히트 싱크는 상기 제2 접착제에 의해 상기 전기-열 전도체에 열적으로 결합됨 - 를 포함하는, 어셈블리.
제16항에 있어서, 상기 디바이스는 발광 다이오드인, 어셈블리.
제16항에 있어서, 상기 디바이스는 상기 전기-열 전도체의 적어도 상기 열 전도체 부분에 열적으로 결합되는, 어셈블리.