KR20190044065A - Cem 스위칭 장치 - Google Patents

Cem 스위칭 장치 Download PDF

Info

Publication number
KR20190044065A
KR20190044065A KR1020197004987A KR20197004987A KR20190044065A KR 20190044065 A KR20190044065 A KR 20190044065A KR 1020197004987 A KR1020197004987 A KR 1020197004987A KR 20197004987 A KR20197004987 A KR 20197004987A KR 20190044065 A KR20190044065 A KR 20190044065A
Authority
KR
South Korea
Prior art keywords
cem
layer
ions
metal
metal compound
Prior art date
Application number
KR1020197004987A
Other languages
English (en)
Other versions
KR102317625B1 (ko
Inventor
킴벌리 게이 레이드
루치안 시프렌
카를로스 파즈 데 아라우조
조란타 셀린스카
Original Assignee
암, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 암, 리미티드 filed Critical 암, 리미티드
Publication of KR20190044065A publication Critical patent/KR20190044065A/ko
Application granted granted Critical
Publication of KR102317625B1 publication Critical patent/KR102317625B1/ko

Links

Images

Classifications

    • H01L45/145
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H01L45/04
    • H01L45/1233
    • H01L45/1616
    • H01L45/1625
    • H01L45/1641
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

일반적으로 본 기술은 동일한 금속 원소의 이온들이 상이한 산화 상태들로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 CEM 층이 포함하는 CEM 스위칭 장치의 제조 방법에 관한 것이다. 상기 방법은 2.0V 이하의 작동 전압으로 스위칭 가능한 본 온(born on) CEM 층을 제공할 수 있다.

Description

CEM 스위칭 장치
본 발명은 CEM(correlated electron material) 층을 포함하는 스위칭 장치 및 그 장치의 제조 방법에 관한 것이다.
전자 스위칭 장치는 컴퓨터, 디지털 카메라, 셀룰러 전화기, 태블릿 장치, 개인 휴대 정보 단말기 등과 같은 메모리 및/또는 논리 장치로서 기능할 수 있는 다양한 전자 장치 타입에서 발견된다.
특정 전자 스위칭 장치가 이러한 기능에 적합한지의 여부를 고려할 때 설계자가 관심을 갖는 요소로는 물리적 크기, 저장 밀도, 작동 전압, 임피던스 범위 및/또는 전력 소비량을 포함할 수 있다. 관심을 갖는 다른 요소로는 제조 비용, 제조 용이성, 확장성 및/또는 신뢰성을 포함할 수 있다.
더 낮은 전력 및/또는 더 높은 속도를 나타내는 메모리 및/또는 논리 장치를 향해 계속 증가하는 추세에 있는 것으로 보인다. CEM으로 구성되는 스위칭 장치는 낮은 전력 및/또는 높은 속도를 나타낼 수 있을뿐만 아니라 일반적으로 신뢰할 수 있고 용이하고 저렴하게 제조될 수 있기 때문에 이 추세를 이끌고 있다.
본 기술은 실리콘 함유 CEM에 기초하는 스위칭 장치의 제조 방법을 제공한다. CEM 스위칭 장치는, 예를 들어, 메모리 제어기, 메모리 어레이, 필터 회로, 데이터 변환기, 광학 기기, 위상 고정 루프 회로, 마이크로파 및 밀리미터파 송수신기 등과 같은, 광범위한 전자 회로 타입과 함께 사용될 수 있는 메모리 및/또는 논리 장치 내의 CERAM(correlated electron random access memory)으로서 응용을 찾을 수 있다.
CEM 스위칭 장치는 다른 스위칭 장치와 비교하여 신속한 도체-절연체 전이를 나타낼 수 있는데, 그 이유는 상 변화 메모리 장치 및 저항성 RAM 장치에서 각각 발견되는 바와 같이, 고체 상태 구조 상 변화 또는 필라멘트의 형성에 의한 것보다는 전자 상관에 의해서 스위칭이 야기되기 때문이다.
CEM 스위칭 장치의 신속한 도체-절연체 전이는 특히 양자 기계적 현상에 응답할 수 있는데, 이것은, 상 변화 및 저항성 RAM 장치에서 각각 발견되는 용융/고화 또는 필라멘트 형성에 응답하는 것과 대조된다. 상대적으로 도전성인 상태와 상대적으로 절연성인 상태 사이(또는 제 1 임피던스 상태와 제 2 임피던스 상태 사이)의 이러한 CEM 스위칭 장치에서의 양자 기계적 전이는 여러 가지 방법으로 발생할 수 있다.
상대적으로 절연성인/더 높은 임피던스 상태와 상대적으로 도전성인/더 낮은 임피던스 상태 사이의 CEM의 양자 기계적 전이는 모트 전이(Mott transition)의 관점에서 이해될 수 있다. 모트 전이에 따르면, 재료는 모트 전이 조건이 충족되면 상대적으로 절연성인/더 높은 임피던스 상태에서 상대적으로 도전성인/더 낮은 임피던스 상태로 스위칭될 수 있다. 모트 기준은
Figure pct00001
에 의해 정의될 수 있으며, 여기서 nc는 전자의 농도를 나타내고, "a"는 보어 반지름을 나타낸다. 모트 기준이 충족되도록 임계 캐리어 농도가 달성되면, 모트 전이가 일어나는 것으로 여겨진다. 모트 전이 발생에 응답하여, CEM 장치의 상태는 상대적으로 더 높은 저항/더 높은 커패시턴스 상태(예를 들면, 절연성인/더 높은 임피던스 상태)에서 상대적으로 더 낮은 저항/더 낮은 커패시턴스 상태(예를 들면, 도전성인/더 낮은 임피던스 상태)로 변환된다.
모트 전이는 전자들의 로컬라이제이션(localization)에 의해 제어될 수 있다. 예를 들어, 전자와 같은 캐리어들이 로컬라이제이션될 경우, 캐리어들 사이의 강한 쿨롬 상호 작용이 CEM의 밴드를 분할하여 상대적으로 절연성인(상대적으로 더 높은 임피던스) 상태로 만드는 것으로 여겨진다. 전자들이 더 이상 로컬라이제이션되지 않을 경우, 약한 쿨롬 상호 작용이 우세해질 수 있으며, 이로 인해 밴드 분할(band splitting)의 제거가 발생되어, 상대적으로 더 높은 임피던스 상태와 실질적으로 다른 금속(도전성) 밴드(상대적으로 더 낮은 임피던스 상태)를 초래할 수 있다.
상대적으로 절연성인/더 높은 임피던스 상태로부터 상대적으로 도전성인/더 낮은 임피던스 상태로 스위칭하는 것에 의해 저항의 변화뿐만 아니라 커패시턴스의 변화도 발생할 수 있다. 예를 들어, CEM 스위치는 가변 커패시턴스의 특성과 함께 가변 저항을 나타낼 수 있다. 즉, CEM 스위치의 임피던스 특성은 저항성 및 용량성 성분을 모두 포함할 수 있다. 예를 들어, 금속 상태에서, CEM 스위치는 0에 접근할 수 있는 상대적으로 낮은 전기장을 포함할 수 있으며, 따라서 마찬가지로 0에 접근할 수 있는 실질적으로 낮은 커패시턴스를 나타낼 수 있다.
이와 유사하게, 더 높은 밀도의 결합 전자 또는 상관 전자에 의해 초래될 수 있는 상대적으로 절연성인/더 높은 임피던스 상태에서는, 외부 전기장이 CEM을 투과할 수 있으며, 따라서 CEM은 CEM 내에 저장된 추가 전하에, 적어도 부분적으로 기초하여, 더 높은 커패시턴스를 나타낼 수 있다. 따라서, 예를 들어, CEM 스위치에 있어서 상대적으로 절연성인/더 높은 임피던스 상태로부터 상대적으로 도전성인/더 낮은 임피던스 상태로의 전이는 저항 및 커패시턴스 모두의 변화를 초래할 수 있다.
CEM으로 형성되는 스위칭 장치는 이 장치를 구성하는 대다수 볼륨의 CEM에서 모트 전이에 응답하여 임피던스 상태의 스위칭을 나타낼 수 있다. CEM은 특히 "벌크 스위치(bulk switch)"를 형성할 수 있다. 본 명세서에서 사용되는 "벌크 스위치"라는 용어는 예를 들어 모트 전이에 응답하여, 장치의 임피던스 상태를 스위칭하는 적어도 대다수 볼륨의 CEM을 의미한다. 예를 들어, 장치의 실질적으로 모든 CEM은 모트 전이에 응답하여 상대적으로 절연성인/더 높은 임피던스 상태로부터 상대적으로 도전성인/더 낮은 임피던스 상태로 또는 상대적으로 도전성인/더 낮은 임피던스 상태로부터 상대적으로 절연성인/더 높은 임피던스 상태로 스위칭할 수 있다.
도 1에 도시된 일 구성에서, CEM 스위칭 장치는 도전성 기판과 도전성 오버레이 사이에 개재되는 CEM 층을 포함할 수 있다. 이러한 구성에서, CEM 스위칭 장치는 메모리 저장 요소로서 작용할 수 있다. 다른 구성들에서, CEM 스위칭 장치는 도전성 기판 상에 제공된 CEM 층 또는 도전성 오버레이가 제공된 CEM 층을 포함할 수 있다. 이러한 다른 구성들에서, 본 장치는 이 장치를 가로지르는 전류의 흐름을 제공하는 소스 및 드레인 영역들을 포함한다.
이제 도 1a를 참조하면, CEM 스위칭 장치의 전압 프로파일(100)에 대한 전류 밀도가 도시되어 있으며 이것은 그 스위칭 동작을 나타낸다. 예를 들어 "쓰기 동작" 동안 CEM 장치의 단자들에 인가된 전압에 적어도 부분적으로 기초하여, CEM 장치는 상대적으로 낮은 임피던스 상태 또는 상대적으로 높은 임피던스 상태에 놓일 수 있다. 예를 들어, 전압 Vset 및 전류 밀도 Jset의 인가는 CEM 스위칭 장치를 상대적으로 낮은 임피던스 메모리 상태로 전이시킬 수 있다. 반대로, 전압 Vreset 및 전류 밀도 Jreset의 인가는 CEM 장치를 상대적으로 높은 임피던스 메모리 상태로 전이시킬 수 있다.
도 1a에 도시된 바와 같이, 참조 부호 110은 Vset을 Vreset으로부터 분리시킬 수 있는 전압 범위를 나타낸다. CEM 스위칭 장치를 높은 임피던스 상태 또는 낮은 임피던스 상태로 놓은 후에, CEM 스위칭 장치의 특정 상태는 전압 Vread의 인가(예를 들어, 판독 동작 동안) 및 CEM 스위칭 장치의 단자들에서의 전류 또는 전류 밀도의 검출(예를 들면, 판독 윈도우(107) 이용)에 의해 검출될 수 있다.
도 1a에 따르면, 충분한 바이어스가 인가되고(예를 들어, 밴드 분할 전위를 초과하는 경우) 전술한 모트 조건이 충족되는(예를 들어, 주입된 전자 정공의 포퓰레이션이, 예컨대, 스위칭 영역 내의 전자들의 포퓰레이션에 필적) 경우, CEM 스위칭 장치는 예를 들어 모트 전이에 응답하여, 상대적으로 낮은 임피던스 상태에서 상대적으로 높은 임피던스 상태로 스위칭할 수 있다. 이것은 도 1a의 전압 대 전류 밀도 프로파일의 지점(108)에 대응할 수 있다. 이 지점에서 또는 이 지점 근처에서, 전자들은 더 이상 가려지지 않고 금속 이온 근처에서 로컬라이제이션된다. 이러한 상관 관계로 인해 강한 전자-전자 상호 작용 전위가 야기될 수 있으며, 이것이 밴드를 분할하도록 작용하여 상대적으로 높은 임피던스의 재료를 형성할 수 있다.
CEM 스위칭 장치가 상대적으로 높은 임피던스 상태를 포함하는 경우, 전류는 전자 정공의 운송에 의해서 발생될 수 있다. 결과적으로, 임계 전압이 CEM 장치의 단자들에 걸쳐 인가되면, 전자들이 MIM(metal-insulator-metal) 장치의 전위 장벽을 넘어서 MIM 다이오드로 주입될 수 있다. 특정 장치들에 있어서, CEM 장치의 단자들에 걸쳐 인가되는 임계 전위에서, 전자들의 임계 전류가 주입되면 CEM 장치를 낮은 임피던스 상태로 만드는 "세트" 동작을 수행할 수 있다. 낮은 임피던스 상태에서, 전자들의 증가는 들어오는 전자를 차단하고 전자들의 로컬라이제이션을 제거하여 대역 분할 전위를 붕괴시키도록 작동할 수 있으며, 이에 따라 낮은 임피던스 상태를 야기시킬 수 있다.
CEM 스위칭 장치에서의 전류는 예를 들어 CEM 장치를 상대적으로 높은 임피던스 상태로 만들기 위해, 쓰기 동작 동안 제한될 수 있는, 인가된 외부 전류에 적어도 부분적으로 기초하여 결정될 수 있는, 외부에서 인가되는 "컴플라이언스(compliance)" 조건에 의해 제어될 수 있다. 또한 이러한 외부에서 인가되는 컴플라이언스 전류는, 몇몇 장치들에 있어서, CEM 장치를 상대적으로 높은 임피던스 상태로 만들도록 하는 후속 리세트 동작을 위한 전류 밀도의 조건을 세트할 수도 있다. 도 1a의 특정 장치에 도시된 바와 같이, 전류 밀도 Jcomp가 CEM 스위칭 장치를 상대적으로 낮은 임피던스 상태로 만들기 위해 지점(116)에서 쓰기 동작 동안 인가될 수 있으며, 후속 쓰기 동작에서 CEM 장치를 높은 임피던스 상태로 만들기 위한 컴플라이언스 조건을 결정할 수 있다. 도 1a에 도시된 바와 같이, CEM 장치는 후속하여 Jcomp가 외부에서 인가되는 지점(108)에서 전압 Vreset에서 전류 밀도 Jreset ≥ Jcomp의 인가에 의해 높은 임피던스 상태에 놓일 수 있다.
컴플라이언스는 특히, 모트 전이를 위해 정공들에 의해 "포획"될 수 있는 CEM 스위칭 장치 내의 전자 개수를 세트할 수 있다. 즉, CEM 장치를 상대적으로 낮은 임피던스의 메모리 상태로 만들기 위해 쓰기 동작에 인가되는 전류는 후속하여 CEM 스위칭 장치를 상대적으로 높은 임피던스 메모리 상태로 전이시키기 위해 CEM 장치에 주입되어야 할 정공의 개수를 결정할 수 있다.
앞서 지적한 바와 같이, 리세트 조건은 지점(108)에서의 모트 전이에 응답하여 발생할 수 있다. 이러한 모트 전이는 전자들의 농도 n이 전자 정공들의 농도 p와 대략 동일하거나 적어도 필적하게 되는 CEM 스위칭 장치에서의 조건을 야기할 수 있다. 이 조건은 다음과 같은 식 (1)에 따라 모델링될 수 있다:
Figure pct00002
여기서, λTF는 토마스 페르미(Thomas Fermi) 스크리닝 길이에 대응하며, C는 상수이다.
도 1a에 도시된 전압 대 전류 밀도 프로파일의 영역(104)에서의 전류 또는 전류 밀도는 CEM 스위칭 장치의 단자들에 걸쳐 인가되는 전압 신호로부터의 정공들의 주입에 응답하여 존재할 수 있다. 여기서, 정공들의 주입은 임계 전압 VMI가 CEM 장치의 단자들에 걸쳐 인가될 시에 전류 IMI에서 낮은 임피던스 상태에서 높은 임피던스 상태로의 전이를 위한 모트 전위 기준을 충족시킬 수 있다. 이것은 다음과 같은 식 (2)에 따라 모델링될 수 있다:
Figure pct00003
여기서 Q(VMI)는 주입된 전하(정공 또는 전자)에 대응하며, 인가되는 전압의 함수이다. 모트 전이를 가능하게 하기 위한 전자 및/또는 정공의 주입은 밴드 사이에서 임계 전압 VMI 및 임계 전류 IMI에 응답하여 이루어질 수 있다. 식 (1)에 따라 식 (2)에서 IMI에 의해 주입되는 정공에 의한 모트 전이를 유도하기 위해 전자 농도 n을 전하 농도와 동일하게 함으로써, 토마스 페르미 스크리닝 길이 λTF에 대한 이러한 임계 전압 VMI의 의존성이 다음과 같이, 식 (3)에 따라 모델링될 수 있다:
Figure pct00004
여기서, ACEM는 CEM 스위칭 장치의 단면적이고, Jreset(VMI)는 임계 전압 VMI에서 CEM 스위칭 장치에 인가되는 CEM 스위칭 장치를 통과하는 전류 밀도를 나타낼 수 있으며, 이것은 CEM 스위칭 장치를 상대적으로 높은 임피던스 상태로 만들 수 있다.
도 1b는 도전성 기판(170)과 도전성 오버레이(180) 사이에 개재되는 CEM 층(160)을 포함하는 CEM 스위칭 장치(150) 및 스위칭 장치에 대한 등가 회로의 개략도를 도시한 것이다.
전술한 바와 같이, CEM 스위칭 장치는 가변 저항 및 가변 커패시턴스 모두의 특성을 나타낼 수 있다. 즉, CEM 스위칭 장치는 임피던스가 장치 단자들(190 및 190')에 걸쳐 측정되는 경우 장치의 저항 및 커패시턴스 특성에 적어도 부분적으로 의존하는 가변 임피던스 장치로 간주될 수 있다. 가변 임피던스 장치에 대한 등가 회로는 가변 커패시터(194)와 병렬로 이루어지는 가변 저항과 같은 가변 저항(192)을 포함할 수 있다. 물론, 가변 저항 및 가변 커패시터가 도 1b에 개별 컴포넌트를 포함하는 것으로 도시되어 있지만, 도시된 것과 같은 가변 임피던스 장치는 실질적으로 균일한 CEM을 포함할 수 있다.
아래의 표 1은 도 1a의 장치와 같은 예시적인 가변 임피던스 장치에 대한 예시적인 진리표를 나타낸다.
Figure pct00005
표 1 - 상관 전자 스위치 진리표
표 1은 도시된 바와 같은 가변 임피던스 장치의 저항이 CEM 스위칭 장치에 걸쳐 인가되는 전압에 적어도 부분적으로 의존하는 함수로서, 낮은 임피던스 상태와 실질적으로 다른 높은 임피던스 상태 사이에서 전이될 수 있음을 보여준다. 낮은 임피던스 상태에서 나타나는 임피던스는 예를 들어, 높은 임피던스 상태에서 나타나는 임피던스보다 대략 10.0 - 100,000.0 배의 범위로 더 낮을 수 있다. 그러나, 낮은 임피던스 상태에서 나타나는 임피던스는 높은 임피던스 상태에서 나타나는 임피던스보다 대략 5.0 내지 10.0 배의 범위로 더 낮을 수 있다. 또한, 표 1은 도시된 장치와 같은 가변 임피던스 장치의 커패시턴스가, 예를 들어 대략 0 또는 매우 작은 커패시턴스를 포함할 수 있는 더 낮은 커패시턴스 상태와, 적어도 부분적으로 CEM 스위칭 장치에 걸쳐 인가되는 전압의 함수인 더 높은 커패시턴스 상태 사이에서 전이될 수 있음을 보여준다.
CEM 스위칭 장치는, 예를 들어 모트 전이 기준을 만족시키기에 충분한 양의 전자의 주입을 통해, 상대적으로 높은 임피던스 상태로부터 전이시킴으로써, 상대적으로 낮은 임피던스 메모리 상태에 놓일 수 있다. CEM 스위칭 장치를 상대적으로 낮은 임피던스 상태로 전이시킴에 있어서, 충분한 전자가 주입되고 CEM 장치의 단자들에 걸친 전위가 임계 스위칭 전위(예를 들면, Vset)를 극복하면, 주입된 전자가 스크리닝(screen)을 시작할 수 있다. 앞서 언급한 바와 같이, 스크리닝은 밴드 분할 전위를 붕괴시키도록 이중 점유 전자(double-occupied electrons)를 디로컬라이징(delocalize)하는 작용을 하며, 이에 따라 상대적으로 낮은 임피던스 상태를 초래할 수 있다.
본 기술은 상당한 양의 유리 금속(free metal)(즉, 산화 상태 0의 금속 원소)의 발생없이 동일한 금속 원소의 하나보다 많은 금속 이온을 갖는 도핑된 금속 화합물을 포함하는 CEM 층을 형성하는 CEM 스위칭 장치의 제조 방법에 관한 것이다. 동일한 금속 원소에서의 상이한 산화 상태 이온의 존재 및 유리 금속의 부존재는 전자 로컬라이제이션 및 디로컬라이제이션에 의해 전체적으로 제어되며 및/또는 바람직한 작동 전압 내에서 발생한다(예를 들어, 2.0V 이하).
또한 본 방법은 높은 도핑 레벨을 갖는 CEM 층을 형성할 수 있으며, 특히, 장치가 완전히 형성될 경우 10%보다 큰 도펀트 레벨을 제공할 수 있다. 완전하게 형성된 장치의 제조는 CEM 층의 형성에 따라 CEM 층에서 도펀트를 소모할 수 있는, 에칭과 같은 처리 단계들을 포함하기 때문에 이러한 도핑 레벨을 얻기가 어려울 수 있다.
따라서, 본 기술은 CEM 스위칭 장치의 제조 방법을 제공하며, 이 방법은 동일한 금속 원소의 이온들이 상이한 산화 상태(oxidation state)들로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 포함하는 상관 전자 재료(correlated electron material, CEM)의 층을 형성하는 단계를 포함한다. CEM 층은 특히 5 at. % 미만의 유리 금속 또는 2 at. % 미만의 유리 금속을 포함할 수 있다 - 그러나 일부 실시예들에서는, X-선 광전자 분광법으로 얻을 수 있는 검출 가능한 한계 내에서 유리 금속이 CEM 층에 존재하지 않는다.
CeRAM을 형성하기에 적합한 특정 실시예에서, 본 방법은 도전성 기판을 형성하는 단계, 도전성 기판 상에 또는 그 위에 CEM 층을 형성하는 단계 및 CEM 층 상에 도전성 오버레이를 형성하는 단계를 포함하며, 상기 CEM 층을 형성하는 단계는 동일한 금속 원소의 이온들이 상이한 산화 상태들로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 형성하는 단계를 포함한다.
일부 실시예들에서, 본 방법은 동일한 금속의 2개 또는 3개의 상이한 이온을 갖는(즉, 2개 또는 3개의 상이한 산화 상태에서) 도핑된 금속 화합물을 포함하는 CEM 층을 형성하는 단계를 포함한다. 이들 실시예들에서, 상이한 산화 상태들은 +1, +2 및 +3 또는 +2 및 +3일 수 있지만, +1, +3 및 +5와 같은 다른 산화 상태들이 가능하다. 산화 상태들의 차이가 단조적(monotonic)일 필요가 없으며, 금속 화합물 내의 상이한 산화 상태들의 금속 이온 농도가 동일할 필요는 없지만, 예를 들어, 대략 3:2, 4:3, 2:1 등의 비율로 다를 수 있다.
본 방법은 니켈, 코발트, 철, 이트륨 또는 이테르븀과 같은 d-블록 또는 f- 블록 원소(특히 불완전한 d-전자 또는 f-전자 껍질을 나타내는 것)의 도핑된 금속 화합물을 포함하는 CEM 층을 형성할 수 있다. 본 방법은 d-블록 또는 f-블록 원소의 산화물, 특히 니켈 산화물, 코발트 산화물, 철 산화물 또는 희토류 원소의 산화물(예를 들어, 이트륨 산화물)과 같은 전이 금속 산화물(transition metal oxide, TMO)을 포함하는 CEM 층을 형성하는 것을 포함할 수 있다. 본 방법은 대안적으로, 예를 들어 크로뮴 도핑된 스트론튬 타이타네이트, 란타넘 타이타네이트, 프라세오디뮴 칼슘 망가네이트 또는 프라세오디뮴 란타넘 망가나이트와 같은 페로브스카이트로서, d-블록 및/또는 f-블록 원소들의 복합(또는 "혼합") 산화물 또는 이트륨 티타늄 산화물이나 이테르븀 티타늄 산화물과 같은 희토류 원소와 전이 금속의 복합 산화물을 포함하는 CEM 층을 형성하는 단계를 포함할 수 있다.
특정 실시예에서, 본 방법은 +1, +2 및 +3의 산화 상태 또는 +2 및 +3의 산화 상태를 갖는 동일한 금속의 2개 또는 3개의 상이한 이온을 포함하는 도핑된 금속 화합물로서 CEM 층을 형성하는 단계를 포함한다. 본 방법은 예를 들어 니켈 이온 Ni+, Ni2+ 및 Ni3+ 또는 니켈 이온 Ni2+ 및 Ni3+를 갖는 니켈 산화물(NiO:도펀트)과 같은 도핑된 전이 금속 산화물로서 CEM 층을 형성할 수 있다.
따라서, 일 실시예에서, 본 방법은 CEM 층의 X-선 광전자 분광법에 의해 얻어진 니켈 2p3/2 엔벨로프가 (예를 들어, 852.4 내지 853.1 eV에서) 니켈 금속에 대응하는 피크를 실질적으로 갖지 않는 도핑된 니켈 산화물(NiO:도펀트)로서 CEM 층을 형성하는 단계를 포함한다. 본 방법은 특히, 도 2에 도시된 것과 실질적으로 유사한 CEM 층의 X-선 광전자 분광법에 의해 얻어진 니켈 2p3/2 엔벨로프를 갖는 니켈 산화물(NiO:도펀트)을 형성할 수 있다. 이 실시예에서, CEM 층의 X-선 광전자 분광법에 의해 얻어진 산소 1s 엔벨로프는 도 3에 도시된 것과 실질적으로 유사할 수 있다.
다른 실시예에서, 본 방법은 하나보다 많은 금속의 2개 또는 3개의 상이한 이온을 갖는 도핑된 금속 화합물을 포함하는 CEM 층을 형성하는 단계를 포함한다. 본 방법은 예를 들어, 이트륨 이온 Y2+, Y3+과 티타늄 이온 Ti2+, Ti3+ 또는 이트륨 이온 Y+, Y2+, Y3+과 티타늄 이온 Ti+, Ti2+, Ti3+을 갖는 도핑된 이트륨 티타늄 산화물(YxTiyO:도펀트)로서 CEM 층을 형성할 수 있다. 상이한 금속의 이온들에 대한 산화 상태가 이와 대응될 필요는 없으며, Ti4+와 같은 다른 산화 상태들이 또한 이용될 수 있음에 유의한다.
본 방법은 전자를 금속 화합물에 공여할 수 있으며 동시에 금속 화합물로부터 전자를 수용할 수 있는(예를 들어, 파이 백-본딩에 의해) 도펀트로 CEM 층을 형성하는 단계를 포함할 수 있다. 이러한 "역 공여(back-donating)"는 CEM 층이 장치의 작동 중에 금속 화합물의 컨덕션 밴드에 대한 전자들의 조절 가능하고 가역적인 공여 특성을 나타냄으로써 금속 화합물이 상대적으로 도전성인 상태와 상대적으로 절연성인 상태 사이에서 스위칭될 수 있게 한다.
역 공여 도펀트에 적합한 도펀트 전구체로는 일산화탄소(CO), 암모니아(NH3) 또는 아민(NR3, R=H 또는 알킬 또는 아릴), 예컨대 에틸렌 디아민(C2H8N2), 및 화학식 NxOy의 질소 산화물, 즉 아산화질소, 산화질소 또는 이산화질소를 포함할 수 있다.
다른 적합한 역 공여 도펀트는 하나 이상의 탄소 함유 리간드, 질소 함유 리간드, 인 함유 리간드 또는 황 함유 리간드를 포함하는 금속 화합물에 대한 유기 금속 전구체로부터 발생할 수 있다. 이러한 리간드로는 카르보닐(-CO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 또는 알킬, C6-C10 아릴), 알켄(예를 들어, 에텐), 알킨(예를 들어, 에틴), 클로로(-Cl), 아민(-NR3), 알킬 아미드(-NR3), 설파이드(-SR) 및 포스핀(-PR3, 여기서 R = C1-C6 또는 알킬, C6-C10 아릴, 예를 들어 페닐)뿐만 아니라 보다 복잡한 리간드들 예를 들어 아미디네이트(AMD), 시클로펜타디에닐(Cp), 메틸시클로펜타디에닐(MeCp), 에틸시클로펜타디에닐(EtCp), 펜타메틸시클로펜타디에닐(Me5Cp), 2,2,6,6-테트라메틸헵탄-3,5-디오나토(thd), 아세틸아세토네이트(acac), 메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-오나토(apo), 1-디메틸아미노-2-메틸-2-부탄올레이트(dmamb), 1-디메틸아미노-2-메틸-2-프로판올레이트(dmamp)를 포함한다.
특정 실시예에서, 본 방법은 도핑된 금속 화합물을 포함하는 CEM 층을 형성하는 단계를 포함하며, 여기서 탄소 또는 질소의 함량은 (예를 들어) 1 at. % 내지 20 at. %, 특히 5 at. % 내지 20 at. %, 예를 들어 10 at. % 또는 15 at. % 이상이다. 이러한 일 실시예에서, 본 방법은 그 도펀트가 일산화탄소 가스 또는 카보닐(-CO) 리간드로부터 유도되는 도핑된 니켈 산화물(NiO:도펀트) 또는 도핑된 이트륨 티타늄 산화물(YxTiyO:도펀트)로서 CEM 층을 형성하는 단계를 포함할 수 있다.
따라서, 본 방법은 CEM 층의 X-선 광전자 분광법에 의해 얻어진 니켈 2p3/2 엔벨로프가 도 2에 도시된 것과 실질적으로 유사하고, CEM 층의 X-선 광전자 분광법에 의해 얻어진 산소 1s 엔벨로프가 도 3에 도시된 것과 실질적으로 유사하고, X-선 광전자 분광법에 의해 얻어진 탄소 1s 엔벨로프가 도 4에 도시된 것과 실질적으로 유사한 니켈 산화물(NiO:CO)로서 CEM 층을 형성하는 단계를 포함한다.
본 방법은 "본 온(born on)" CEM 층(즉 상대적으로 도전성인(낮은 저항) 상태로 형성되는 CEM 층)으로서 CEM 층을 형성하는 단계를 포함할 수 있다. 일 실시예에서, 본 방법은 본 온 CEM 층으로서 도 2 내지 도 4에 의해 설명된 도핑된 니켈 산화물(NiO:CO)을 형성한다.
이 CEM 층은 산화 상태 +2 및 +3의 2개의 상이한 니켈 이온을 가지며 니켈 금속을 함유하지 않음에 유의한다. 이러한 니켈 이온의 상이한 산화 상태들은 CEM 층에서의 상이한 도전성(또는 절연성 상태)과 관련될 수 있다. 특히, 상대적으로 도전성인 상태로부터 상대적으로 절연성인 상태로의 CEM 층의 스위칭은 산화 상태 +2의 니켈 이온들의 산화 상태 +1 및 +3의 니켈 이온들로의 불균등화(disproportionation)와 관련될 수 있다(Ni2+ = Ni+ + Ni3+). 반대로, 상대적으로 절연성인 상태로부터 상대적으로 도전성인 상태로의 CEM 층의 스위칭은 산화 상태 +1 및 +2의 니켈 이온들의 산화 상태 +2의 니켈 이온들로의 역불균등화(comproportionation)와 관련될 수 있다(Ni+ + N3+ = Ni2+). 이 경우, 산화 상태 +1의 니켈 이온은 장치가 처음 스위칭하여 "세트(set)"될 때까지 CEM 층에 나타나지 않는다.
또한, 하나보다 많은 금속의 2개 또는 3개의 상이한 이온을 포함하는 CEM 층은 수반되는 불균등화 및/또는 모든 금속들의 이온들의 역불균등화를 통해 스위칭할 수 있음에 유의한다. 상대적으로 도전성인 상태로부터 상대적으로 절연성인 상태로의 CEM 층의 스위칭은, 특히 제 1 금속(예를 들어, Y)의 이온의 불균등화 및 제 2 금속(예를 들어, Ti)의 이온의 불균등화와 관련될 수 있다. 반대로, 상대적으로 절연성인 상태로부터 상대적으로 도전성인 상태로의 CEM 층의 스위칭은 제 1 금속(예를 들어, Y)의 이온의 역불균등화 및 제 2 금속(예를 들어, Ti)의 이온의 역불균등화와 관련될 수 있다.
본 방법은 물리 기상 증착 또는 화학 기상 증착, 특히 원자 층 증착, 레이저 또는 플라스마 강화 원자 층 증착, 레이저 또는 플라스마 강화 화학 기상 증착, 급속 열 또는 열선 화학 기상 증착, 전자 또는 이온 빔 화학 기상 증착, 음극 아크 화학 기상 증착, 스퍼터링, 이온 빔 스퍼터링 및 반응성 스퍼터링, 이온 플레이팅 등을 포함할 수 있다.
본 방법은 산화제 및 도펀트 전구체와 같은 반응물을 포함하는 분위기에서 유기 금속 전구체로부터 도핑된 금속 화합물의 층을 증착시키거나 또는 금속 또는 유기 금속 전구체로부터 도핑된 금속 화합물의 층을 형성함으로써 CEM 층을 형성하는 단계를 포함할 수 있다. 본 방법은 증착된 층의 CEM 특성을 향상시키기 위해 어닐링을 더 포함할 수도 있다.
대안적으로, 본 방법은 금속 화합물의 층을 증착시키고 후속적으로 그것을 처리하여 도펀트를 혼입시킴으로써 CEM 층을 형성하는 단계를 포함할 수 있다. 이 처리는 특히, 도핑 전구체를 함유하는 분위기에서 증착 층을 어닐링하는 단계를 포함할 수 있다. 물론, 본 방법은 또한 도핑된 금속 화합물의 층을 증착시키고 그것을 처리하여 추가의 도펀트를 혼입시킴으로써 CEM 층을 형성하는 단계를 포함할 수도 있다. 특히, 이 처리는 동일하거나 상이한 도펀트를 포함하는 분위기에서 어닐링하는 단계를 포함할 수 있다.
실질적으로 금속이 없고 동일한 금속 원소의 상이한 이온들을 포함하는 도핑된 금속 화합물을 포함하는 CEM 층의 형성은 장치뿐만 아니라 선택되는 방법 및 공정, 그리고 해당 공정에 대한 파라미터들, 예를 들어 유량, 온도 및 압력에 크게 의존하게 된다. 이것은 또한 특정 공정에 대해 선택되는 전구체 및 반응물 그리고 그 농도들에도 크게 의존한다. 다양한 가능성을 다루는 자세한 설명이 여기서는 시도되지 않았지만, 실질적으로 금속이 없고 상이한 산화 상태들의 금속 이온들을 포함하는 것이 X-선 광전자 분광법에 의해 관찰될 때까지의 변화에 의해 특정 방법, 공정 및 장치에 대한 적절한 전구체, 반응물 및 공정 파라미터가 결정될 수 있음을 나타내는 것으로 충분하다고 여겨진다.
또한, CEM 층의 도핑 정도는 동일한 방식으로 의존하게 되며, 완전하게 형성된 장치 내의 탄소 또는 다른 도펀트의 농도가 1 at. % 내지 20 at. %, 특히 10 at. % 내지 15 at. %인 것이 이차적 이온 질량 분광법에 의해 관찰될 때까지의 변화에 의해 특정 방법, 공정 및 장치에 대한 적절한 전구체, 반응물 및 공정 파라미터들이 결정될 수 있다는 점에 유의한다. 이것은 완전하게 형성된 장치의 CEM 층에서의 도펀트 농도와 비교하여 CEM 층이 처음으로 형성될 때 CEM 층 내의 도펀트의 농도가 더 높다는 것을 의미할 수 있다.
그러나, 일반적으로, 본 방법에 의해 사용되는 온도는 20.0 ℃ 내지 1000.0 ℃, 특히 50.0 ℃ 내지 800.0 ℃, 예를 들어 30 ℃ 내지 500 ℃ 또는 100 ℃ 내지 400 ℃일 수 있다. 어닐링은 특히 30 초 내지 5 시간, 예를 들어 1 분 내지 2 시간의 기간 동안 상기 온도에서 수행될 수 있다.
특정 실시예에서, 본 방법은 아래의 식 (4)에 따라 개별 전구체 분자들, AX 및 BY를 사용하여 원자 층 증착에 의해서 CEM 층을 형성할 수 있다:
Figure pct00006
여기서, 식 (4)의 "A"는 전이 금속에 해당하고, "AB"는 전이 금속 화합물에 해당한다.
이 실시예들에서, 식 (4)의 "X"는 유기 리간드와 같은 하나 이상의 리간드를 포함할 수 있으며, 이것은 아미디네이트(AMD), 시클로펜타디에닐(Cp), 메틸시클로펜타디에닐(MeCp), 에틸시클로펜타디에닐(EtCp), 펜타메틸시클로펜타디에닐(Me5Cp), 2,2,6,6-테트라메틸헵탄-3,5-디오나토(thd), 아세틸아세토네이트(acac), 메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-오나토(apo), 1-디메틸아미노-2-메틸-2-부탄올레이트(dmamb), 1-디메틸아미노-2-메틸-2-프로판올레이트(dmamp) 및 카르보닐(CO)을 포함할 수 있다.
따라서, 니켈계 전구체 AX는, 예를 들어, 니켈 아미디네이트(Ni(AMD)), 비스(시클로펜타디에닐) 니켈(Ni(Cp)2), 비스(에틸시클로펜타디에닐) 니켈(Ni(EtCp)2), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토) 니켈(II)(Ni(thd)2), 니켈 아세틸아세토네이트(Ni(acac)2), 비스(메틸시클로펜타디에닐) 니켈(Ni(CH3C5H4)2, 니켈 디메틸글리옥시메이트(Ni(dmg)2),, 니켈 2-아미노-펜트-2-엔-4-오나토(Ni(apo)2), Ni(dmamb)2(여기서, dmamb는 1-디메틸아미노-2-메틸-2-부탄올레이트를 나타냄), Ni(dmamp)2(여기서, dmamp는 1-디메틸아미노-2-메틸-2-프로판올레이트를 나타냄), 비스(펜타메틸시클로펜타디에닐) 니켈(Ni(C5(CH3)5)2, 및 니켈 테트라카르보닐(Ni(CO)4)을 포함할 수 있다.
식 (4)의 전구체 "BY"는 특히 물(H2O), 산소(O2), 오존(O3), 산화질소(NO), 과산화수소(H2O2) 또는 플라스마-형성 산소 라디칼(O·)과 같은 산화제를 포함할 수 있다. 이 경우, 식 (4)의 전이 금속 화합물 "AB"는 니켈 산화물(NiO:도펀트)과 같은 전이 금속 산화물일 수 있다.
다른 실시예들에서, 본 방법은 전구체들 AX와 BY 및 추가적인 도펀트 전구체를 사용하여 CEM 층을 형성할 수 있다. 추가적인 도펀트 전구체는 암모니아(NH3), 메탄(CH4), 일산화탄소(CO) 또는 금속 화합물에 역 공여 도펀트를 제공하는 임의의 다른 분자를 포함할 수 있으며, 이것은 전구체 AX와 함께 유동할 수 있다. 이 경우, 식 (5)에 따라 형성되는 CEM 층은 아래의 식 (5)에 따라 실질적으로 역 공여 재료를 포함하는 추가적인 도펀트 리간드를 포함하도록 수정될 수 있다:
AX(gas) + (NH3 또는 다른 질소 함유 전구체) + BY(gas)
= AB:NH3(solid) + XY(gas) (5)
식 (5)에서, "BY"는 산소(O2), 오존(O3), 산화질소(NO), 과산화수소(H2O2) 또는 플라스마 형성 산소 라디칼(O.)과 같은 산화제를 포함할 수 있다. 이 경우, 식 (5)의 전이 금속 화합물 "AB"는 니켈 산화물(NiO:NH3)과 같은 전이 금속 산화물일 수 있다. 플라스마는 또한 도펀트 전구체와 함께 사용되어 CEM 층에서 도펀트 농도 제어를 제공하는 활성화된 도펀트 종들을 형성할 수도 있음에 유의한다.
이러한 일 실시예에서, 본 방법은 약 0.1 초 내지 300 초 범위의 지속 시간 동안 전구체 가스들(AX, BY, NH3 또는 질소를 포함하는 다른 리간드)의 노출 및 약 0.5 초 내지 180.0 초 범위의 지속 시간 동안 전구체들의 퍼지를 통해 20.0 ℃ 내지 400.0 ℃ 범위의 온도로 가열된 챔버 내의 원자 층 증착에 의해 탄소 함유 및/또는 질소 함유 도펀트(예를 들어, NiO:NH3)로 도핑된 니켈 산화물을 포함하는 CEM 층을 형성할 수 있다.
특정 실시예들에서, 단일 원자 층 증착 2-전구체 사이클(예를 들어, 식 (4)를 참조하여 기술된 바와 같은 AX 및 BY) 또는 단일 3-전구체 사이클(예를 들어, AX, NH3, CH4 또는 질소, 탄소 또는 역 공여 재료를 포함하는 다른 도펀트를 포함하는 다른 리간드, 및 BY)은, 식 (5)를 참조하여 설명한 바와 같이, 사이클당 약 0.6Å 내지 5.0Å 범위의 두께로 구성되는 CEM 층을 생성할 수 있다.
따라서, 본 방법은 사이클당 약 0.6Å 두께의 층을 형성하는 원자 층 증착 공정의 800-900 2-전구체 사이클들에 의해서 약 500.0Å 두께의 CEM 층을 형성하는 단계를 포함할 수 있다. 대안적으로, 본 방법은 사이클당 약 5.0Å 두께의 층을 형성하는 원자 층 증착 공정의 100 2-전구체 사이클들에 의해서 약 500.0Å 두께의 CEM 층을 형성할 수 있다.
그러나, 본 방법은 임의의 적절한 두께의 CEM 층, 특히 원자 층 또는 다른 증착에 의해 1.5 nm 내지 150.0 nm의 두께를 갖는 CEM 층을 형성할 수 있다.
특정 실시예에서, 본 방법은 2-전구체(예를 들어, AX 및 BY) 또는 3-전구체(예를 들어, AX, NH3, CH4 또는 다른 도펀트 전구체 및 BY) 원자 층 증착 및 인 시츄(in situ) 어닐링에 의해서 CEM 층을 형성할 수 있다. 인 시츄 어닐링은 층 특성의 향상 또는 도펀트의 혼입을 허용할 수 있다. 이것은 20.0 ℃ 내지 1000.0 ℃의 온도에서 수행될 수 있으며, 일부 실시예들에서는 50.0 ℃ 내지 800.0 ℃의 온도에서 수행될 수 있다. 어닐링의 지속 시간은 1.0 초 내지 5.0 시간일 수 있으며, 일부 실시예들에서는, 0.5 분 내지 180.0 분이 될 수도 있다.
특정 실시예에서, 본 방법은 용액으로부터 전구체(예를 들어, AX)의 층을 스핀 코팅하고, 30 ℃ 내지 500 ℃의 온도, 특히 100 ℃ 내지 400 ℃의 온도에서 물(H2O), 산소(O2), 오존(O3)과 같은 산화제를 포함하는 분위기에서 그 층을 어닐링함으로써 CEM 층을 형성할 수 있다. 어닐링의 지속 시간은 1.0 초 내지 5.0 시간, 특히 0.5 분 내지 180.0 분일 수 있다.
도전성 기판 및/또는 도전성 오버레이는 임의의 적합한 방법으로 형성될 수 있음에 유의한다. 또한, 도전성 기판 또는 도전성 오버레이 중 하나가 CEM 층과 함께 존재하고 소스 및 드레인 영역이 제공되는 것을 포함하는 CEM 스위칭 장치를 위한 다른 구성들이 가능하다는 것에 유의해야 한다.
도전성 기판 및/또는 도전성 오버레이를 형성하기 위한 적합한 방법은 전이 금속 또는 전이 금속 화합물 중 하나 이상을 제공하는 물리 기상 증착 또는 화학 기상 증착을 포함한다. 본 방법은 특히, 원자 층 증착이나 금속 유기 화학 기상 증착에 의해서 또는 스퍼터링이나 반응성 스퍼터링에 의해서 도전성 기판 및/또는 도전성 오버레이를 형성할 수 있다.
일 실시예에서, 본 방법은 위에서 언급한 것들과 유사한 리간드들을 갖는 전구체들을 수소나 트리에틸실란과 같은 환원제 또는 물, 산소 또는 오존과 같은 산화제와 함께 사용하는 원자 층 증착에 의해 도전성 기판 및/또는 도전성 오버레이를 형성하는 단계를 포함할 수 있다. 이 실시예에서, 도전성 기판 및/또는 도전성 오버레이는 금속 또는 금속 산화물로서 형성될 수 있다. 다른 실시예에서, 본 방법은 스퍼터링 또는 반응성 스퍼터링에 의해 도전성 기판을 형성하는 단계를 포함할 수 있다. 이 실시예에서, 도전성 기판 및/또는 도전성 오버레이는 금속 질화물 또는 금속 실리사이드로서 형성될 수 있다.
따라서, 본 방법은 예를 들어, 티탄늄 질화물, 탄탈럼 질화물, 백금, 티타늄, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 코발트 실리사이드, 루테늄 , 루테늄 산화물, 크로뮴, 금, 팔라듐, 인듐 주석 산화물, 탄탈럼, 은, 이리듐 및 이리듐 산화물 중의 하나 이상을 포함하는 도전성 기판 및/또는 도전성 오버레이를 형성할 수 있다.
본 기술은 또한 동일한 금속 원소의 이온들이 상이한 산화 상태들로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 포함하는 상관 전자 재료(correlated electron material, CEM)의 층을 갖는 CEM 스위칭 장치를 제공한다. CEM 층은 특히 5 at. % 미만 또는 2 at. % 미만의 유리 금속을 포함할 수 있다 - 그러나 일부 실시예들에서는, X-선 광전자 분광법으로 얻을 수 있는 검출 가능한 한계 내에서 유리 금속이 CEM 층에 존재하지 않는다.
CeRAM으로서 적합한 특정 실시예에서, CEM 스위칭 장치는 CEM 층 상의 도전성 오버레이와 도전성 기판 사이에 개재된 CEM 층을 포함하며, 여기서 CEM 층은 동일한 금속 원소의 이온들이 상이한 산화 상태로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 포함한다. CEM 층은, 특히, 도전성 기판과 도전성 오버레이 사이에 개재될 수 있다. 그러나, 다른 구성들이 가능할 수 있으며, 앞서 언급한 바와 같이, CEM 스위칭 장치는 CEM 층과 함께 도전성 기판 또는 도전성 오버레이 중 하나만이 제공되는 구성들을 포함할 수도 있음에 유의해야 한다.
따라서, 다른 실시예에서, CEM 스위칭 장치는 도전성 오버레이 없이 도전성 기판 상에 제공되는 상관 전자 재료(CEM)의 층을 포함할 수 있으며, 여기서 CEM 층은 동일한 금속 원소의 이온들이 상이한 산화 상태로 존재하는, 실질적으로 금속이 없는 금속 화합물을 포함한다.
일부 실시예들에서, CEM 스위칭 장치는 동일한 금속의 2개 또는 3개의 상이한 이온을 갖는(즉, 2개 또는 3개의 상이한 산화 상태의) 도핑된 금속 화합물을 포함하는 CEM 층을 포함할 수 있다. 이 실시예들에서, 상이한 산화 상태는 +1, +2 및 +3 또는 +2 및 +3일 수 있지만, +1, +3 및 +5와 같은 다른 산화 상태가 가능하다. 장치의 세팅으로 추가의 상이한 산화 상태들 중 하나 이상을 발생시킬 수 있음에 유의한다. 또한, 산화 상태들의 차이가 단조적(monotonic)일 필요가 없으며, 금속 화합물 내의 상이한 산화 상태들의 금속 이온 농도가 동일할 필요는 없지만, 예를 들어, 대략 3:2, 4:3, 2:1 등의 비율로 다를 수 있다.
CEM 층은 니켈, 코발트, 철, 이트륨 또는 이테르븀과 같은 d-블록 또는 f- 블록 원소(특히 불완전한 d-전자 또는 f-전자 껍질을 나타내는 것)의 금속 화합물을 포함할 수 있다. 특히, CEM 층은 전이 금속 산화물(TMO) 또는 희토류 원소의 산화물과 같은 d-블록 또는 f-블록 원소의 산화물, 예를 들어 니켈 산화물, 코발트 산화물, 철 산화물 또는 이트륨 산화물을 포함할 수 있다. CEM 층은 대안적으로, 예를 들어 크로뮴 도핑된 스트론튬 타이타네이트, 란타넘 타이타네이트, 프라세오디뮴 칼슘 망가네이트 또는 프라세오디뮴 란타넘 망가나이트와 같은 페로브스카이트로서, d-블록 및/또는 f-블록 원소들의 복합(또는 "혼합") 산화물 또는 이트륨 티타늄 산화물이나 이테르븀 티타늄 산화물과 같은 희토류 원소와 전이 금속의 복합 산화물을 포함할 수 있다.
특정 실시예에서, CEM 층은 +1, +2 및 +3의 산화 상태 또는 각각의 +2 및 +3의 산화 상태를 갖는 동일한 금속의 2개 또는 3개의 상이한 이온을 포함하는 도핑된 금속 화합물을 포함한다. CEM 스위칭 장치는 예를 들어 니켈 이온들이 Ni+, Ni2+ 및 Ni3+ 또는 Ni2+ 및 Ni3+인 니켈 산화물(NiO:도펀트)과 같은 도핑된 전이 금속을 포함하는 CEM 층을 가질 수 있다.
이러한 일 실시예에서, CEM 스위칭 장치는 CEM 층의 X-선 광전자 분광법에 의해 얻어진 니켈 2p3/2 엔벨로프가 (예를 들어, 852.1 내지 853.1 eV에서) 니켈 금속에 대응하는 피크를 실질적으로 갖지 않는 도핑된 니켈 산화물(NiO:도펀트)에 의해 형성되는 CEM 층을 포함할 수 있다. 니켈 2p3/2 엔벨로프는 특히 도 2에 도시된 것과 실질적으로 유사할 수 있다. 이 실시예에서, CEM 층의 X-선 광전자 분광법에 의해 얻어진 산소 1s 엔벨로프는 도 3에 도시된 것과 실질적으로 유사할 수 있다.
다른 실시예에서, CEM 층은 하나보다 많은 전이 금속의 2개 또는 3개의 상이한 이온들, 즉 제 1 금속의 2개 또는 3개의 상이한 이온들 및 제 2 금속의 2개 또는 3개의 상이한 이온들을 포함한다. CEM 층은 예를 들어 이트륨 이온 Y2+, Y3+과 티타늄 이온 Ti2+, Ti3+ 또는 이트륨 이온 Y+, Y2+, Y3+과 티타늄 이온 Ti+, Ti2+, Ti3+을 갖는 도핑된 이트륨 티타늄 산화물(YxTiyO:도펀트)을 포함할 수 있다. 상이한 금속의 이온들에 대한 산화 상태가 이와 대응될 필요는 없으며, Ti4+와 같은 다른 산화 상태들이 또한 이용될 수 있음에 유의한다.
CEM 층은 전자를 금속 화합물에 공여 가능한 도펀트로 도핑될 수 있다. 전술한 바와 같이, 이러한 "역 공여"는 CEM 층이 장치의 작동 중에 금속 화합물의 컨덕션 밴드에 대한 전자들의 조절 가능하고 가역적인 공여 특성을 나타냄으로써 금속 화합물이 상대적으로 도전성인 상태와 상대적으로 절연성인 상태 사이에서 스위칭될 수 있게 한다.
이러한 역 공여 도펀트로는 탄소 함유, 질소 함유, 황 함유, 할로겐 또는 인 함유 도펀트들을 포함할 수 있다. 적합한 도펀트는 일산화탄소(CO), 할로겐(예를 들면, 염소), 암모니아(NH3) 또는 아민(NR3, R=H 또는 알킬 또는 아릴), 예컨대 에틸렌 디아민(C2H8N2) 및 화학식 NxOy의 질소 산화물, 즉 아산화질소, 산화질소 또는 이산화질소와 같은 전구체로 도핑함으로써 발생할 수 있다. 적합한 질소 함유 도펀트 전구체는 화학식 CxHyNz(여기서 x,y = 0 및 N ≥= 1)에 따를 수 있으며, 이것은 암모니아, 에틸렌디아민, 시아노(CN-), 아지드(N3 -), 펜(1,10-페난트롤린), 피리딘, 2-2'-비피리딘, 아세토니트릴(CH3CN) 및 티오시아네이트(NCS-)와 같은 시아노설파나이드를 포함한다.
다른 적합한 역 공여 도펀트는 탄소 함유 리간드, 질소 함유 리간드, 할로겐, 인 함유 리간드 또는 황 함유 리간드 중 하나 이상을 포함하는 금속 화합물에 대한 유기 금속 전구체로부터 발생할 수 있다. 이러한 리간드로는 카르보닐(-CO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 또는 알킬, C6-C10 아릴), 알켄(예를 들어, 에텐), 알킨(예를 들어, 에틴), 클로로(-Cl), 아민(-NR3), 알킬 아미드(-NR3), 설파이드(-SR) 및 포스핀(-PR3, 여기서 R = C1-C6 또는 알킬, C6-C10 아릴, 예를 들어 페닐)뿐만 아니라 보다 복잡한 리간드들 예를 들어 아미디네이트(AMD), 시클로펜타디에닐(Cp), 메틸시클로펜타디에닐(MeCp), 에틸시클로펜타디에닐(EtCp), 펜타메틸시클로펜타디에닐(Me5Cp), 2,2,6,6-테트라메틸헵탄-3,5-디오나토(thd), 아세틸아세토네이트(acac), 메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-오나토(apo), 1-디메틸아미노-2-메틸-2-부탄올레이트(dmamb), 1-디메틸아미노-2-메틸-2-프로판올레이트(dmamp)를 포함한다.
특정 실시예들에서, CEM 스위칭 장치는 도핑된 금속 화합물을 포함하는 CEM 층을 포함하며, 여기서 탄소 또는 질소의 함량은 (예를 들어) 1 atom% 내지 20 atom%, 특히 5 atom% 내지 20 atom%, 예를 들어 10 atom% 또는 15 atom% 이상이다. 이러한 일 실시예에서, CEM 층은 그 탄소 함량이 유기 금속 전구체 내의 일산화탄소 기체 또는 카르보닐(-CO) 리간드로부터 유도될 수 있는 도핑된 니켈 산화물(NiO:도펀트)로서 형성된다.
CEM 스위칭 장치는 특히, CEM 층의 X-선 광전자 분광법에 의해 얻어진 니켈 2p3/2 엔벨로프가 도 2에 도시된 것과 실질적으로 유사하고, CEM 층의 X-선 광전자 분광법에 의해 얻어진 산소 1s 엔벨로프가 도 3에 도시된 것과 실질적으로 유사하고, X-선 광전자 분광법에 의해 얻어진 탄소 1s 엔벨로프가 도 4에 도시된 것과 실질적으로 유사한 니켈 산화물(NiO:CO)로서 형성된 CEM 층을 포함할 수 있다.
특정 실시예들에서, CEM 스위칭 장치는 "본 온(born on)"인 CEM 층, 즉 상대적으로 도전성인(낮은 저항) 상태로 형성된 CEM 층을 포함한다. 도핑된 니켈 산화물(NiO:CO)로서 형성되는 도 2 내지 도 4에 의해 설명된 CEM 층은 본 온 CEM 층의 일례이다. 전술한 바와 같이, 이 CEM 층은 산화 상태 +2 및 +3의 2개의 상이한 니켈 이온을 가지며 니켈 금속을 함유하지 않는다. 이러한 니켈 이온의 상이한 산화 상태들은 CEM 층에서의 상이한 도전성(또는 절연성 상태)과 관련될 수 있다. 특히, 상대적으로 도전성인 상태로부터 상대적으로 절연성인 상태로의 CEM 층의 스위칭은 산화 상태 +2의 니켈 이온들의 산화 상태 +1 및 +3의 니켈 이온들로의 불균등화와 관련될 수 있다(Ni2+ = Ni+ + Ni3+). 반대로, 상대적으로 절연성인 상태로부터 상대적으로 도전성인 상태로의 CEM 층의 스위칭은 산화 상태 +1 및 +2의 니켈 이온들의 산화 상태 +2의 니켈 이온들로의 역불균등화와 관련될 수 있다(Ni+ + N3+ = Ni2+). 이 경우, 산화 상태 +1의 니켈 이온은 장치가 처음 스위칭하여 "세트(set)"될 때까지 CEM 층에 나타나지 않는다.
하나보다 많은 금속의 2개 또는 3개의 상이한 이온을 포함하는 CEM 층은 수반되는 불균등화 및/또는 모든 금속들의 이온들의 역불균등화를 통해 스위칭할 수 있음에 유의한다. 상대적으로 도전성인 상태로부터 상대적으로 절연성인 상태로의 CEM 층의 스위칭은, 특히 제 1 금속(예를 들어, Y)의 이온의 불균등화 및 제 2 금속(예를 들어, Ti)의 이온의 불균등화와 관련될 수 있다. 반대로, 상대적으로 절연성인 상태로부터 상대적으로 도전성인 상태로의 CEM 층의 스위칭은 제 1 금속(예를 들어, Y)의 이온의 역불균등화 및 제 2 금속(예를 들어, Ti)의 이온의 역불균등화와 관련될 수 있다.
CEM 스위칭 장치에서의 CEM 층(예를 들어, 전술한 도핑된 니켈 산화물(NiO:CO))의 두께는 1.5 nm 내지 150.0 nm일 수 있다 - 그러나 다른 적절한 두께가 가능하다.
도전성 기판 및/또는 도전성 오버레이는 티탄늄 질화물, 탄탈럼 질화물, 텅스텐 질화물, 백금, 티타늄, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 코발트 실리사이드, 루테늄 산화물, 크로뮴, 금, 팔라듐, 인듐 주석 산화물, 탄탈럼, 은, 이리듐 및 이리듐 산화물 중의 하나 이상을 포함할 수 있다. 일 실시예에서, 스위칭 장치는 백금 전극 상에 형성된 CEM 층(예를 들어, 전술한 도핑된 니켈 산화물 NiO:CO)을 포함한다. 이 실시예에서, CEM 층 상에 제공된 도전성 오버레이는 백금 또는 티타늄 질화물 전극을 포함할 수 있다.
특정 실시예들에서, CEM 스위칭 장치는 2.0V 이하의 작동 전압에서 스위칭할 수 있다. 이러한 저전압은 CEM 층이 적절한 산화 상태 분포 및 오비탈 스위칭(orbital switching)을 지원하는 도펀트 레벨을 제공하는 금속 이온들을 포함할 때 얻어진다.
본 개시된 CEM 스위칭 장치 및 그 제조 방법에 대한 다른 실시예들은 다음의 설명 및 도면으로부터 명백해질 것이다.
도 1a는 CEM 스위칭 장치의 전류 밀도 대 전압 프로파일의 개략도이고,
도 1b는 도 1a의 CEM 스위칭 장치의 개략도 및 스위칭 장치에 대한 등가 회로의 개략도이고,
도 2는 장치의 CEM 층의 니켈 2p 엔벨로프를 보고하는 X-선 광전자 분광법(XPS)에 의해 얻어진 그래프이고,
도 3은 장치의 CEM 층의 산소 1s 엔벨로프를 보고하는 XPS에 의해 얻어진 그래프이고,
도 4는 장치의 CEM 층의 탄소 1s 엔벨로프를 보고하는 XPS에 의해 얻어진 그래프이고,
도 5는 장치의 CEM 층의 탄소 함량을 보고하는 2 차 이온 질량 분광법(SIMS)에 의해 얻어진 그래프이고,
도 6은 장치에 대한 (부분) 전류 밀도 대 전압 프로파일의 도면이며, 또한
도 7은 장치의 제조를 일반적으로 설명하는 흐름도이다.
도 2 및 도 3은 백금 전극 상에 형성된 도핑된 니켈 산화물 박막의 X-선 광전자 분광(XPS) 분석 결과를 나타낸 것이다. 도핑된 니켈 산화물 막은 유기 용매 내의 비스(시클로펜타디에닐)니켈의 용액을 스핀 코팅하고 30 ℃ 내지 500 ℃의 온도, 특정 실시예들에서는 100 ℃ 내지 400 ℃의 온도에서 30 초 내지 5 시간 동안, 일부 실시예들에서는 1 분 내지 2 시간 동안 산소 및 일산화탄소를 포함하는 분위기에서 상기 코팅을 어닐링함으로써 형성될 수 있다.
XPS 분석은 단색 Al Kα 소스(1486.6 eV) 및 탄소 1s 284.8 eV로의 전하 보정을 사용하여 수행될 수 있다. 수용 각도는 +/- 23o일 수 있고, 테이크-오프(take-off) 각도는 75o일 수 있다. 이온 총(ion gun)은 특히 1 keV 및 3 x 3 래스터에서 Ar+를 포함할 수 있다. 분석 영역은 예를 들어, 1400 ㎛ × 300 ㎛일 수 있다. 분석은 Casa XPS 소프트웨어(버전 2.3.14)와 표준 Shirley 배경 보정(2p3/2)을 사용할 수 있다.
이제 도 2를 참조하면, 니켈 2p 엔벨로프(2p3/2에 기초함)에 대한 XPS 스펙트럼은 853 eV와 854 eV 사이의 프라이머리 피크(primary peak)와 855 eV와 856 eV 사이의 세컨더리 피크(secondary peak)를 보여준다. 프라이머리 피크는 860 eV와 861 eV 사이의 세틀라이트 피크(satellite peak)를 가지며 이러한 피크들은 니켈 2+ 이온(854.6 eV)에 대하여 보고된 값들과 일치한다. 세컨더리 피크는 Ni 3+ 이온(856.1 eV 또는 니켈 수산화물)의 보고된 값들과 일치한다. 당업자는 이 스펙트럼에는 유리 니켈 금속(852.1 eV와 853.1 eV 사이에 있는 것으로 보고됨)과 일치하는 피크가 없다는 것을 이해할 것이다.
이제 도 3을 참조하면, 산소 1s 엔벨로프에 대한 XPS 스펙트럼은 530 eV와 533 eV 사이에서 숄더(shoulder)를 갖는 529 eV에서의 프라이머리 피크를 보여준다. 프라이머리 피크는 니켈 2+ 이온을 나타내는 보고된 값들과 일치하며 숄더는 니켈 3+ 이온(또는 니켈 수산화물)과 일치한다.
두 스펙트럼은 Biesinger, M.C. 등에 의해 발표된 니켈 산화물과 니켈 수산화물의 순수 샘플들에 관한 Surf. Interface Anal. 2009, 41, 324 - 332에서의 것들과 잘 비교된다. 이 문헌과의 비교는 이 막이 대부분 니켈 산화물이며, 즉 우세한 이온은 니켈 3+에 비해 니켈 2+이라는 것을 시사한다.
이제 도 4를 참조하면, 이 탄소 1s 엔벨로프에 대한 XPS 스펙트럼은 숄더가 287 eV에서 시작하여 290 eV에서 끝나는 283 eV와 287 eV 사이의 프라이머리 피크를 보여준다. 이 스펙트럼은 wings R.R에 의해서 플로리다 대학(2003)의 박사 논문 "Polarons and Impurities in Nickel Cobalt Oxide"에 기재된 카르보닐 리간드(-CO) 종들과 일치한다. 프라이머리 피크(약 284.8)는 니켈-탄소 및 탄소-탄소 결합에 할당되고, 숄더는 니켈-탄소 및 탄소-산소 결합에 할당된다.
함께 얻어진 이들 스펙트럼은 이 막이 니켈 2+ 이온 및 니켈 3+ 이온을 포함하는 고농도로(탄소) 도핑된 니켈 산화물 막을 본질적으로 포함하며, 유리 니켈 금속이 없다는 것을 나타낸다.
도 5는 CEM 층으로서 니켈 산화물 막을 포함하는 완전히 형성된 CEM 스위칭 장치의 2 차 이온 질량 분광법(SIMS) 분석의 결과를 보여준다. 이 그래프는 실리카 및 티타늄 산화물(TiOx)을 포함하는 개재 층들이 실리콘 기판과 그것의 백금 전극 사이에 제공되는 전술한 스위칭 장치의 구조 프로파일에 대응한다. 이들 층은 장치로부터 실리콘 기판을 격리시키고 백금 전극의 보다 양호한 접착을 위해서 각각 제공된다.
두 개의 세로축은 탄소의 절대 농도(LHS)와 비교되는 니켈, 규소 및 다른 원소의 상대적 함량(LHS)을 나타낸다. 알 수 있는 바와 같이, 탄소의 피크 농도는 CEM(니켈 산화물) 층에서 1 X 1022 atom/cm3이다.
이제 도 6을 참조하면, 스위칭 장치(CEM 막이 5 ㎛ × 5 ㎛의 영역을 가짐)의 처음 14개 스위프에 대한 (부분) 전류 대 전압 프로파일은 니켈 산화물(NiO:CO) 막이 본 온 CEM 층이며, 2.0V 미만의 작동 전압에서 CeRAM 장치에 적합한 스위칭 특성을 갖는다는 것을 보여준다.
도 7은 본 발명에 따른 CEM 스위칭 장치를 얻는 방법을 나타내는 흐름도이다. 전술한 바와 같이, 금속을 실질적으로 함유하지 않고 동일한 금속 원소의 상이한 이온들을 포함하는 도핑된 금속 화합물을 포함하는 CEM 층의 형성은 장치뿐만 아니라 선택되는 공정 및 방법, 그리고 유속, 온도 및 압력과 같은 해당 공정의 파라미터들에 의존하게 된다.
이것은 또한 특정 공정에 대해 선택된 전구체 및 반응물뿐만 아니라 이들의 농도에도 크게 의존하게 된다. 특정 방법이 선택되면, 예를 들어, 유기 금속 전구체 및 산화제로부터 도펀트의 직접적인 혼입으로 CEM 층을 형성하면, 원자 층 증착과 같은 적절한 공정이 채택되어 고농도로 도핑된 CEM 막이 백금 전극과 같은 선택된 도전성 기판 상에 증착된다.
고농도로 도핑된 CEM 막을 X-선 광전자 분광법으로 검사하고, 문헌 또는 대응하는 단일 금속 이온 종을 함유하는 화합물의 순수 샘플과 비교하여 금속 이온 종을 결정한다. 또한, X-선 광전자 분광법으로 문헌 또는 대응하는 금속의 순수 샘플과 비교하여 유리 금속의 존재 여부를 결정한다.
CEM 막의 도핑 레벨은 CEM 스위칭 장치를 제조하는데 필요한 후속 단계들에서 CEM 층으로부터의 임의의 도펀트 손실을 보상하기 위해 고농도가 되도록 선택된다. 그러나, 이 레벨은 여기서는 검사되지 않으며 완전히 형성된 장치에서 2 차 이온 질량 분광법(SIMS)을 통해서만 검사된다.
유리 금속이 CEM 막에서 발견될 경우, 실질적으로 유리 금속이 없는 고농도로 도핑된 CEM 막이 발견될 때까지 예를 들어 산화제와 같은 반응물들의 상이한 농도, 상이한 온도 및/또는 압력 그리고 상이한 유속을 사용하여, 선택된 도전성 기판 상에 다른 CEM 막들을 형성한다.
낮은 작동 전압들이 가능하도록 CEM 막 내의 금속 이온 종들이 오비탈 스위칭과 일치하도록 결정되면, 선택된 전구체들, 공정 및 공정 파라미터들이 CEM 스위칭 장치의 제조에 채택될 수 있다. 도전성 오버레이가 CEM 막 상에 증착될 수 있으며, 특정 요구 사항에 따라 그 밖의 후속 단계들(예를 들면, 에칭)이 수행됨으로써 완전히 형성된 CEM 스위칭 장치를 제조할 수 있다.
CEM 스위칭 장치가 처음 형성될 경우, CEM 막 내의 도펀트 레벨을 2 차 이온 질량 분광법(SIMS)에 의해 검사하고, 그것이 처음 형성될 시의 도펀트 레벨이 CEM 층에 비해 높다고 판정되면, CEM 스위칭 장치에 대하여 스위칭 특성, 특히 낮은 작동 전압, 예를 들어 0V 내지 4V, 특히 0V 내지 2V에서의 스위칭을 테스트한다.
그러나, 도핑 레벨이 낮은 작동 전압에서 오비탈 스위칭을 지원하지 않을 것으로 판단되거나, 장치의 스위칭 특성이 비교적 높은 작동 전압을 필요로 하는 것이 발견되면(또는 만족스럽지 않으면), 추가의 CEM 막들이 상이한 유기 금속 전구체 및/또는 추가 도펀트 전구체를 사용하여 선택된 기판 상에 형성될 수 있다.
물론, 전술한 바와 같은 공정 파라미터들은 적절한 금속 이온들을 함유하며 실질적으로 유리 금속을 함유하지 않는 고농도로 도핑된 CEM 막이 발견될 때까지 상기한 바와 같이 조정될 수 있다. 이 경우, 새로운 CEM 스위칭 장치가 전술한 바와 같이 형성되며 도펀트 레벨이 재검사된다.
이러한 단계들은 금속이 실질적으로 존재하지 않고 동일한 금속 원소의 상이한 이온들을 포함하는 고농도로 도핑된 금속 화합물을 포함하는 CEM 층을 구비한 CEM 스위칭 장치가 얻어질 때까지 반복된다. 탄소 또는 다른 원자 도펀트의 레벨은 CEM 스위칭 장치가, 특히 5 atom% 내지 20 atom%로 되거나, 예를 들어 10 atom% 또는 15 atom%를 초과하는 것으로 되는 것일 수 있다.
본원에서 "100 ℃ 내지 400 ℃"와 같은 범위를 보고하는 것에 대한 언급은 시작 및 종료 값, 예를 들어 100 ℃ 및 400 ℃에 대한 언급을 포함한다.
또한, 본원에서 금속 화합물에 대한 언급은 반드시 특정 화학양론을 필요로 하는 것이 아니며, 경우에 따라 산화물들의 혼합과 같은 화합물들의 혼합으로 간주될 수 있는 화합물들에 대한 언급을 포함하는 것임에 유의해야 한다.
또한, 본원에서 도핑된 금속 화합물을 포함하는 CEM 층에 대한 언급은 하나보다 많은(예를 들어 2개 또는 3개) 그러한 금속 화합물에 의해 형성된 CEM 층에 대한 언급을 포함하는 것임에 유의해야 한다. 이러한 2개 또는 3개의 금속 화합물 층으로 형성된 CEM 층은 특히 상이한 금속들을 포함할 수 있으며, 각각의 금속의 상이한 이온들의 산화 상태는 이들 금속 사이에서 다를 수 있다.

Claims (20)

  1. CEM 스위칭 장치로서,
    도전성 기판, 도전성 오버레이 및 그 사이에 개재되는 상관 전자 재료(correlated electron material, CEM) 층을 포함하며,
    상기 CEM 층은 동일한 금속 원소의 이온들이 상이한 산화 상태(oxidation state)들로 존재하는, 실질적으로 금속이 없는 도핑된(doped) 금속 화합물을 포함하는 CEM 스위칭 장치.
  2. 제 1 항에 있어서,
    상기 금속 화합물은 동일한 금속 원소의 2개의 상이한 이온을 포함하고, 상기 상이한 산화 상태들은 +2 및 +3인 CEM 스위칭 장치.
  3. 제 1 항에 있어서,
    상기 금속 화합물은 동일한 금속 원소의 3개의 상이한 이온을 포함하고, 상기 상이한 산화 상태들은 +1, +2 및 +3인 CEM 스위칭 장치.
  4. 제 1 항에 있어서,
    상기 금속 화합물은 동일한 금속 원소의 2개의 상이한 이온을 1:5 내지 5:1의 비율로 포함하는 CEM 스위칭 장치.
  5. 제 1 항에 있어서,
    상기 금속 화합물은 산화 상태들 +2 및 +3의 니켈 이온들을 함유하는 니켈 산화물을 포함하는 CEM 스위칭 장치.
  6. 제 5 항에 있어서,
    상기 니켈 산화물은 산화 상태 +1의 니켈 이온들을 함유하는 CEM 스위칭 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 CEM 층은 역 공여(back-donating) 금속 리간드를 제공하는 도펀트로 도핑된 것인 CEM 스위칭 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 CEM 층은 본 온(born on) CEM 층인 CEM 스위칭 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 CEM 스위칭 장치의 스위칭 전압은 2.0V 이하인 CEM 스위칭 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 금속 화합물은 d-블록 원소 또는 f-블록 원소의 화합물인 CEM 스위칭 장치.
  11. 제 10 항에 있어서,
    상기 금속 화합물은 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈, 팔라듐, 레늄, 루테늄, 은, 탄탈륨, 주석, 티타늄, 바나듐, 이트륨, 이테르븀 및 아연의 산화물 중 하나 이상을 포함하는 CEM 스위칭 장치.
  12. 제 11 항에 있어서,
    상기 산화물은 탄소 함유 또는 질소 함유 도펀트에 의해 도핑된 것인 CEM 스위칭 장치.
  13. CEM 스위칭 장치의 제조 방법으로서,
    도전성 기판을 형성하는 단계,
    상기 도전성 기판 상에 또는 그 위에 상관 전자 재료(correlated electron material, CEM) 층을 형성하는 단계, 및
    상기 CEM 층 상에 도전성 오버레이를 형성하는 단계를 포함하며,
    상기 CEM 층을 형성하는 단계는 동일한 금속 원소의 이온들이 상이한 산화 상태들로 존재하는, 실질적으로 금속이 없는 도핑된 금속 화합물을 포함하는 상관 전자 재료(CEM) 층을 형성하는 단계를 포함하는 제조 방법.
  14. 제 13 항에 있어서,
    동일한 금속 원소의 2개의 상이한 이온을 포함하는 도핑된 금속 화합물을 형성하는 단계를 포함하는 제조 방법.
  15. 제 14 항에 있어서,
    동일한 금속 원소의 3개의 상이한 이온을 포함하는 도핑된 금속 화합물을 형성하는 단계를 포함하는 제조 방법.
  16. 제 13 항에 있어서,
    동일한 금속 원소의 상이한 이온들이 산화 상태들 +2 및 +3을 갖는 제조 방법.
  17. 제 13 항에 있어서,
    Ni2+ 및 Ni3+ 이온들을 포함하는 도핑된 니켈 산화물을 형성하는 단계를 포함하는 제조 방법.
  18. 제 18 항에 있어서,
    Ni+, Ni2+ 및 Ni3+ 이온들을 포함하는 도핑된 니켈 산화물을 형성하는 단계를 포함하는 제조 방법.
  19. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 금속 화합물에 역 공여를 제공하는 도펀트로 상기 금속 화합물을 형성하는 단계를 포함하는 제조 방법.
  20. 제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 금속 화합물을 니켈 산화물, 코발트 산화물 또는 철 산화물과 같은 전이 금속 산화물로서 형성하는 단계를 포함하는 제조 방법.
KR1020197004987A 2016-09-09 2017-08-18 Cem 스위칭 장치 KR102317625B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/260,515 2016-09-09
US15/260,515 US10128438B2 (en) 2016-09-09 2016-09-09 CEM switching device
PCT/GB2017/052454 WO2018046884A1 (en) 2016-09-09 2017-08-18 A cem switching device

Publications (2)

Publication Number Publication Date
KR20190044065A true KR20190044065A (ko) 2019-04-29
KR102317625B1 KR102317625B1 (ko) 2021-10-26

Family

ID=59745304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004987A KR102317625B1 (ko) 2016-09-09 2017-08-18 Cem 스위칭 장치

Country Status (7)

Country Link
US (2) US10128438B2 (ko)
EP (1) EP3510643A1 (ko)
JP (1) JP2019532501A (ko)
KR (1) KR102317625B1 (ko)
CN (1) CN109661732A (ko)
TW (1) TWI738856B (ko)
WO (1) WO2018046884A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10734805B2 (en) * 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US10734640B2 (en) * 2018-03-16 2020-08-04 Polymorph Quantum Energy Non-chemical electric battery using two-phase working material
US10580981B1 (en) * 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US12015191B2 (en) 2019-02-08 2024-06-18 Texas Instruments Incorporated Antenna-on-package integrated circuit device
US11258161B2 (en) 2019-02-08 2022-02-22 Texas Instmments Incorporated Antenna-on-package integrated circuit device
US11201276B2 (en) * 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
KR20120046327A (ko) * 2009-09-04 2012-05-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 혼합된-금속-원자가 화합물에 기초한 멤리스터
WO2013012423A1 (en) * 2011-07-20 2013-01-24 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source
US20130122651A1 (en) * 2010-07-27 2013-05-16 Panasonic Corporation Manufacturing method of non-volatile memory device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB860396A (en) * 1958-04-10 1961-02-01 Bruce Peebles & Co Ltd Improvements relating to limit switching apparatus
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
JP5277524B2 (ja) * 2006-08-07 2013-08-28 日本電気株式会社 スイッチング素子
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
JP5170107B2 (ja) 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009140305A1 (en) 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
JP5502339B2 (ja) 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8748070B2 (en) * 2011-01-28 2014-06-10 Fuji Xerox Co., Ltd. Thiol group-containing charge transporting material, thiol group-containing charge transporting material-dissolving solution, photoelectric conversion device, electrophotographic photoreceptor, image forming apparatus, and process cartridge
US20140113428A1 (en) 2011-07-06 2014-04-24 Fudan University Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
JP5999853B2 (ja) 2012-07-06 2016-09-28 神島化学工業株式会社 透光性希土類ガリウムガーネットセラミックスとその製造方法及びファラデー回転子
US8629421B1 (en) 2012-10-15 2014-01-14 Micron Technology, Inc. Memory cells
US8686389B1 (en) 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US9224878B2 (en) 2012-12-27 2015-12-29 Intermolecular, Inc. High work function, manufacturable top electrode
KR102014375B1 (ko) 2013-04-05 2019-08-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
KR101729597B1 (ko) * 2013-08-13 2017-04-24 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 터널 전계 효과 트랜지스터, 그 제조 방법 및 스위치 소자
US10403498B2 (en) * 2013-10-31 2019-09-03 National University Corporation Hakkaido University Group III-V compound semiconductor nanowire, field effect transistor, and switching element
US9397143B2 (en) * 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
GB2552014B (en) 2016-07-07 2020-05-13 Advanced Risc Mach Ltd Reconfigurable artificial neural networks comprising programmable non-volatile memory elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
KR20120046327A (ko) * 2009-09-04 2012-05-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 혼합된-금속-원자가 화합물에 기초한 멤리스터
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
US20130122651A1 (en) * 2010-07-27 2013-05-16 Panasonic Corporation Manufacturing method of non-volatile memory device
WO2013012423A1 (en) * 2011-07-20 2013-01-24 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source

Also Published As

Publication number Publication date
TWI738856B (zh) 2021-09-11
TW201813097A (zh) 2018-04-01
US20180076388A1 (en) 2018-03-15
JP2019532501A (ja) 2019-11-07
KR102317625B1 (ko) 2021-10-26
CN109661732A (zh) 2019-04-19
US20190058119A1 (en) 2019-02-21
US10658587B2 (en) 2020-05-19
WO2018046884A1 (en) 2018-03-15
US10128438B2 (en) 2018-11-13
EP3510643A1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
US10014468B2 (en) Barrier layer for correlated electron material
KR102317625B1 (ko) Cem 스위칭 장치
KR102295434B1 (ko) 감소된 계면층 임피던스를 가진 상관 전자 물질 장치의 제작
US10586924B2 (en) CEM switching device
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
US20170244027A1 (en) Method providing for a storage element
WO2017141043A1 (en) Fabrication of correlated electron material devices method to control carbon
EP3408875A1 (en) Fabrication of correlated electron material devices
WO2018029481A1 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
TW201831711A (zh) 在相關電子材料元件中形成成核層
WO2018033707A1 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
WO2019180404A1 (en) Method for fabrication of a cem device
US10403816B2 (en) CEM switching device
WO2019186120A1 (en) Fabrication of correlated electron material devices
US11133466B1 (en) Methods for controlling switching characteristics of a correlated electron material device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant