KR20190039379A - 반도체 장치 및 그의 제조 방법, 그리고 적층체 - Google Patents

반도체 장치 및 그의 제조 방법, 그리고 적층체 Download PDF

Info

Publication number
KR20190039379A
KR20190039379A KR1020180115547A KR20180115547A KR20190039379A KR 20190039379 A KR20190039379 A KR 20190039379A KR 1020180115547 A KR1020180115547 A KR 1020180115547A KR 20180115547 A KR20180115547 A KR 20180115547A KR 20190039379 A KR20190039379 A KR 20190039379A
Authority
KR
South Korea
Prior art keywords
layer
resin
resin layer
forming
semiconductor device
Prior art date
Application number
KR1020180115547A
Other languages
English (en)
Other versions
KR102637336B1 (ko
Inventor
히로유키 야스다
미치히로 스고
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20190039379A publication Critical patent/KR20190039379A/ko
Application granted granted Critical
Publication of KR102637336B1 publication Critical patent/KR102637336B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J161/00—Adhesives based on condensation polymers of aldehydes or ketones; Adhesives based on derivatives of such polymers
    • C09J161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09J161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J161/00—Adhesives based on condensation polymers of aldehydes or ketones; Adhesives based on derivatives of such polymers
    • C09J161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09J161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C09J161/12—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols with polyhydric phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/20—Thermoplastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2499/00—Presence of natural macromolecular compounds or on derivatives thereof, not provided for in groups C09J2489/00 - C09J2497/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

제조가 용이하고, 열프로세스 내성이 우수하고, 지지체의 박리도 용이하고, 반도체 패키지의 생산성을 높일 수 있는 반도체 장치 및 그의 제조 방법, 및 해당 반도체 장치 제조에 적합한 적층체를 제공한다.
지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층 및 재배선층과, 칩층과, 몰드 수지층을 구비하는 반도체 장치로서, 상기 접착제 수지층이, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함하고, 상기 광의 조사에 의해 분해 가능한 수지는 주쇄에 축합환을 포함하는 수지이고, 상기 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 반도체 장치.

Description

반도체 장치 및 그의 제조 방법, 그리고 적층체 {SEMICONDUCTOR DEVICE, METHOD FOR PRODUCING THE SAME, AND LAMINATE}
본 발명은, 반도체 장치 및 그의 제조 방법, 그리고 적층체에 관한 것이다.
3차원의 반도체 실장은, 한층 더 고밀도, 대용량화를 실현하기 위해 필수가 되어 오고 있다. 3차원 실장 기술이란, 하나의 반도체 칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV: through silicon via)에 의해 결선하면서 다층으로 적층해가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면」이라고도 말함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여, 연마시의 웨이퍼 파손을 방지하였다. 그러나, 이 테이프는 유기 수지 필름을 지지 기재에 사용하고 있어, 유연성이 있는 반면, 강도나 내열성이 불충분하여, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않다.
그래서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 통해 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다(특허문헌 1, 2). 그러나, 이들 TSV에 관한 기술은, 칩간의 고밀도 접속 기술, 그 중에서도 프로세서로의 광대역 메모리 접속 기술로서 기대되고 있지만, 현 상황에서는 고비용이 난관이 되어, 일부 용도로의 적용에 그치고 있다.
그래서 최근 몇년간, FOWLP(Fan-Out Wafer Level Package)가 주목받고 있다(특허문헌 3). 이 FOWLP는 IC 칩 상에 형성된 미세한 절연 재배선층(RDL: Redistribution Layer)이 칩의 외형으로부터 외측으로 확장되어 형성되어 있는 구조의 패키지이며, 이에 의해 복수의 칩간을 고밀도인 배선으로 형성하거나, 종래의 패키지와 비교하여 대폭적인 소형·박형화를 실현할 수 있다.
그 중에서도, 칩과 재배선의 얼라인먼트 정밀도를 향상시키고, 단자수가 많은 어플리케이션·프로세서에도 적용할 수 있도록 RDL 형성을 지지 기판 상에서 직접 처리하여, 디바이스 칩을 배열, 수지 밀봉하는 RDL first라 불리는 방법이 검토되고 있다. RDL의 형성, 패키징 후, 이 지지 기판을 박리할 필요가 있지만, 이 경우, 지지체와 반도체 기판을 접합한 후에 반도체 기판의 이면측을 가공하는 경우와 방법이 상이하기 때문에 먼저 설명한 TSV 형성 기술에서 사용된 접착제 시스템에서는 대응할 수 없다는 문제가 있었다.
그 중에서도, 최근에는 지지체 상에 레이저에 의해 분해 가능한 수지를 포함하는 박리층을 갖는 구조체의 검토가 행해지고 있다(특허문헌 4). 이 경우, 박리층 상에 직접 RDL층을 형성하게 되지만, 레이저 조사 후 지지체를 박리한 RDL층 상에 잔존하는 박리층이 용매로 세정 가능한 열가소성 수지인 경우, RDL층을 형성할 때의 절연층의 고온 경화 조건하에서 박리층이 변형된 결과, 금속 배선 등도 변형되어버리는 문제가 염려되고 있다.
일본 특허 공개 제2003-177528호 공보 국제 공개 제2015/072418호 일본 특허 공개 제2013-58520호 공보 일본 특허 공개 제2016-146402호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 제조가 용이하고, 열프로세스 내성이 우수하고, 지지체의 박리도 용이하고, 반도체 패키지의 생산성을 높일 수 있는 반도체 장치 및 그의 제조 방법, 그리고 해당 반도체 장치 제조에 적합한 적층체를 제공하는 것을 목적으로 한다.
본 발명자들은 상기 목적을 달성하기 위해 예의 검토를 행한 결과, 지지체 상에 2층을 포함하는 접착제 수지층, 재배선층의 형성에 사용되는 절연층, 재배선층, 칩층 및 몰드 수지층을 구비하는 반도체 장치, 및 해당 반도체 장치를 제조하기 위한 적층체에 의해 상기 목적을 달성할 수 있는 것을 알아내어, 본 발명을 완성시켰다.
따라서, 본 발명은 하기 반도체 장치 및 그의 제조 방법, 그리고 적층체를 제공한다.
1. 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층 및 재배선층과, 칩층과, 몰드 수지층을 구비하는 반도체 장치로서,
상기 접착제 수지층이, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함하고, 상기 광의 조사에 의해 분해 가능한 수지가 주쇄에 축합환을 포함하는 수지이고, 상기 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 반도체 장치.
2. 수지층 A의 파장 355nm의 광의 투과율이 20％ 이하인 1의 반도체 장치.
3. 수지층 A가, 하기 식 (1)로 표시되는 반복 단위를 포함하는 수지 A를 포함하는 수지 조성물 A의 경화물을 포함하는 것인 1 또는 2의 반도체 장치.
Figure pat00001
(식 중, R1 내지 R3은, 각각 독립적으로 수소 원자, 히드록시기, 또는 탄소수 1 내지 20의 1가의 유기기이지만, R1 내지 R3 중 적어도 하나는 히드록시기이다. R4는, 수소 원자, 또는 치환기를 갖고 있어도 되는 탄소수 1 내지 30의 1가의 유기기이다.)
4. 상기 비실리콘계 열가소성 수지가 주쇄에 방향족환을 포함하는 것인 1 내지 3 중 어느 하나의 반도체 장치.
5. (a) 지지체에 직접 수지층 A를 형성하는 공정,
(b) 상기 수지층 A 상에 수지층 B를 형성하는 공정,
(c) 상기 수지층 B 상에 절연층을 형성하고, 해당 절연층에 패턴을 형성하는 공정,
(d) 상기 패턴을 형성한 절연층 상에 도전층을 형성하는 공정,
(e) 상기 도전층 상에 도금 레지스트층을 형성하고, 해당 도금 레지스트층에 패턴을 형성하고, 상기 도금 레지스트층의 패턴간에 상기 도전층을 노출시키는 공정,
(f) 상기 도금 레지스트층의 패턴간에 노출된 도전층 상에 재배선층을 형성하는 공정,
(g) 상기 도금 레지스트층을 제거 후, 노출된 도전층을 제거하는 공정,
(h) 상기 공정 후, 2층째의 절연층을 형성하고, 해당 2층째의 절연층에 패턴을 형성하고, 상기 재배선층을 노출시키는 공정,
(i) 상기 재배선층 상에 칩층을 형성하는 공정,
(j) 상기 칩층과 절연층 사이에 언더필제를 충전하는 공정, 및
(k) 상기 칩층 상에 몰드 수지층을 형성하는 공정
을 포함하는 1 내지 4 중 어느 하나의 반도체 장치의 제조 방법.
6. 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층과, 도금 레지스트층을 구비하는 적층체로서,
상기 접착제 수지층이, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함하고, 상기 광의 조사에 의해 분해 가능한 수지가 주쇄에 축합환을 포함하는 수지이고, 상기 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 적층체.
본 발명에 따르면, 지지체로부터 절연층 및 재배선층까지 견고하게 접착하여 지지하면서, 열 내성이 있고, 지지체로부터 반도체 기판을 용이하게 분리할 수 있는 반도체 장치를 제공할 수 있다.
[반도체 장치 및 적층체]
본 발명의 반도체 장치는, 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층 및 재배선층과, 칩층과, 몰드 수지층을 구비하는 것이다. 상기 접착제 수지층은, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함한다. 상기 광의 조사에 의해 분해 가능한 수지는, 주쇄에 축합환을 포함하는 수지이다. 또한, 상기 비실리콘계 열가소성 수지는, 그의 유리 전이 온도가 200℃ 이상이다.
또한, 본 발명의 적층체는, 상기 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 도금 레지스트층을 구비하는 것이다. 상기 적층체에 대하여 재배선화하고, 또한 칩을 형성함으로써, 반도체 장치로 할 수 있다.
[지지체]
상기 지지체로서는 투명 기판, 실리콘 기판, 세라믹 기판 등을 들 수 있지만, 지지체를 박리할 때에 조사하는 레이저의 투과성의 관점에서 투명 기판이 바람직하다. 상기 투명 기판으로서는, 통상 유리 기판이나 석영 기판이 사용되며, 그의 두께는 통상 300 내지 1,500㎛가 바람직하고, 500 내지 1,100㎛가 보다 바람직하다. 지지체의 형상은 특별히 한정되지 않지만, 원형 또는 각형이 적합하다.
[접착제 수지층]
접착제 수지층은, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함한다.
[수지층 A]
수지층 A는, 차광성을 갖는 수지층(차광층)이며, 파장 355nm의 광의 투과율이 20％ 이하인 것이 바람직하고, 18％ 이하인 것이 보다 바람직하고, 15％ 이하인 것이 더욱 바람직하다. 또한, 수지층 A는, 파장 300 내지 500nm의 광의 투과율이 20％ 이하인 것이 바람직하다.
내열성, 접착성, 내약품성 등의 관점에서, 수지층 A에 포함되는 수지는 주쇄에 축합환을 포함하는 것이 바람직하다. 이러한 수지로서는, 특히 하기 식 (1)로 표시되는 반복 단위를 포함하는 것(이하, 수지 A라고도 한다.)이 바람직하다. 또한, 식 (1)로 표시되는 반복 단위는 1종만이 포함되어 있어도 되고, 2종 이상이 포함되어 있어도 된다.
Figure pat00002
식 (1) 중, R1 내지 R3은, 각각 독립적으로 수소 원자, 히드록시기, 또는 탄소수 1 내지 20, 바람직하게는 탄소수 1 내지 10의 1가의 유기기이다. 단, R1 내지 R3 중 적어도 하나는, 히드록시기이다.
상기 1가의 유기기로서는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, tert-부틸기, n-펜틸기, 네오펜틸기, n-헥실기, n-헵틸기, n-옥틸기, n-노닐기, n-데실기, n-도데실기, n-펜타데실기, n-이코실기, 시클로펜틸기, 시클로헥실기, 시클로펜틸메틸기, 시클로헥실메틸기, 시클로펜틸에틸기, 시클로헥실에틸기, 시클로펜틸부틸기, 시클로헥실부틸기, 아다만틸기 등의 직쇄상, 분지상 또는 환상의 탄소수 1 내지 20의 알킬기; 메톡시기 등의 직쇄상, 분지상 또는 환상의 탄소수 1 내지 5의 알콕시기; 글리시딜옥시기 등의 에폭시기 함유기; 페닐기, 나프틸기 등의 아릴기 등을 들 수 있다. R1 내지 R3으로서는, 수소 원자, 히드록시기, 메틸기 등이 바람직하다.
식 (1) 중, R4는, 수소 원자, 또는 치환기를 갖고 있어도 되는 탄소수 1 내지 30, 바람직하게는 탄소수 1 내지 10의 1가의 유기기이다. R4로 표시되는 1가의 유기기로서는, 알킬기, 페닐기, 나프틸기, 안트라세닐기, 노르보르닐기 등을 들 수 있으며, 이들 기의 수소 원자의 일부가 알킬기, 아릴기, 알데히드기, 할로겐 원자, 니트로기, 니트릴기, 히드록시기 등으로 치환되어 있어도 된다.
수지 A는, 통상 무용매 또는 용매 중에서 산 또는 염기를 촉매로서 사용하여, 실온 또는 필요에 따라 냉각 또는 가열하에서 나프톨 또는 그의 유도체와 알데히드 화합물을 중축합 반응시킴으로써 얻을 수 있다.
상기 나프톨 또는 그의 유도체로서는, 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨, 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 2,3-디히드록시나프탈렌, 1,4-디히드록시나프탈렌, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 2,6-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,7-디히드록시나프탈렌, 1,8-디히드록시나프탈렌, 5-아미노-1-나프톨, 2-메톡시카르보닐-1-나프톨, 1-(4-히드록시페닐)나프탈렌, 6-(4-히드록시페닐)-2-나프톨, 6-(시클로헥실)-2-나프톨, 1,1'-비-2-나프톨, 6,6'-비-2-나프톨, 9,9-비스(6-히드록시-2-나프틸)플루오렌, 6-히드록시-2-비닐나프탈렌, 1-히드록시메틸나프탈렌, 2-히드록시메틸나프탈렌 등을 들 수 있다. 상기 나프톨 또는 그의 유도체는, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 알데히드 화합물로서는, 하기 식으로 표시되는 것을 들 수 있다.
R4-CHO
(식 중, R4는 상기와 동일하다.)
상기 알데히드 화합물로서 구체적으로는, 포름알데히드, 트리옥산, 파라포름알데히드, 아세트알데히드, 프로필알데히드, 아다만탄카르보알데히드, 벤즈알데히드, 페닐아세트알데히드, α-페닐프로필알데히드, β-페닐프로필알데히드, o-클로로벤즈알데히드, m-클로로벤즈알데히드, p-클로로벤즈알데히드, o-니트로벤즈알데히드, m-니트로벤즈알데히드, p-니트로벤즈알데히드, o-메틸벤즈알데히드, m-메틸벤즈알데히드, p-메틸벤즈알데히드, p-에틸벤즈알데히드, p-n-부틸벤즈알데히드, 1-나프토알데히드, 2-나프토알데히드, 2-히드록시-1-나프토알데히드, 4-히드록시-1-나프토알데히드, 1-히드록시-2-나프토알데히드, 3-히드록시-2-나프토알데히드, 6-히드록시-2-나프토알데히드, 안트라센카르보알데히드, 피렌카르보알데히드, 푸르푸랄, 메티랄, 프탈알데히드, 이소프탈알데히드, 테레프탈알데히드, 나프탈렌디카르보알데히드, 안트라센디카르보알데히드, 피렌디카르보알데히드 등을 들 수 있다. 상기 알데히드 화합물은, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 중축합 반응에 사용되는 용매로서는, 예를 들어 메탄올, 에탄올, 이소프로필알코올, 부탄올, 에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜, 글리세롤, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 프로필렌글리콜모노메틸에테르 등의 알코올류; 디에틸에테르, 디부틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜디메틸에테르, 테트라히드로푸란(THF), 1,4-디옥산 등의 에테르류; 염화메틸렌, 클로로포름, 디클로로에탄, 트리클로로에틸렌 등의 염소계 용매; 헥산, 헵탄, 벤젠, 톨루엔, 크실렌, 쿠멘 등의 탄화수소류; 아세토니트릴 등의 니트릴류; 아세톤, 에틸메틸케톤, 이소부틸메틸케톤 등의 케톤류; 아세트산에틸, 아세트산n-부틸, 프로필렌글리콜메틸에테르아세테이트 등의 에스테르류; γ-부티로락톤 등의 락톤류; 디메틸술폭시드, N,N-디메틸포름아미드, 헥사메틸포스포릭트리아미드 등의 비프로톤성 극성 용매를 들 수 있다. 이들 용매는, 1종 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 이들 용매는, 나프톨 또는 그의 유도체와 알데히드 화합물의 합계 100질량부에 대하여, 바람직하게는 0 내지 2,000질량부, 보다 바람직하게는 10 내지 2,000질량부의 범위에서 사용할 수 있다.
상기 중축합 반응에 사용되는 산 촉매로서는, 예를 들어 염산, 브롬화수소산, 황산, 질산, 인산, 헤테로폴리산 등의 무기산류, 옥살산, 트리플루오로아세트산, 메탄술폰산, 벤젠술폰산, p-톨루엔술폰산, 트리플루오로메탄술폰산 등의 유기산류, 삼염화알루미늄, 알루미늄에톡시드, 알루미늄이소프로폭시드, 삼불화붕소, 삼염화붕소, 삼브롬화붕소, 사염화주석, 사브롬화주석, 이염화디부틸주석, 디부틸주석디메톡시드, 디부틸주석옥시드, 사염화티타늄, 사브롬화티타늄, 티타늄(IV)메톡시드, 티타늄(IV)에톡시드, 티타늄(IV)이소프로폭시드, 산화티타늄(IV) 등의 루이스산류를 들 수 있다.
또한, 상기 중축합 반응에 사용되는 염기 촉매로서는, 예를 들어 수산화나트륨, 수산화칼륨, 수산화바륨, 탄산나트륨, 탄산수소나트륨, 탄산칼륨, 수소화리튬, 수소화나트륨, 수소화칼륨, 수소화칼슘 등의 무기 염기류, 메틸리튬, n-부틸리튬, 염화메틸마그네슘, 브롬화에틸마그네슘 등의 알킬 금속류, 나트륨메톡시드, 나트륨에톡시드, 칼륨tert-부톡시드 등의 알콕시드류, 트리에틸아민, 디이소프로필에틸아민, N,N-디메틸아닐린, 피리딘, 4-디메틸아미노피리딘 등의 유기 염기류를 들 수 있다.
촉매의 사용량은, 나프톨 또는 그의 유도체와 알데히드 화합물의 합계 100질량부에 대하여, 바람직하게는 0.001 내지 100질량부, 보다 바람직하게는 0.005 내지 50질량부의 범위이다. 반응 온도는 -50℃부터 용매의 비점 정도가 바람직하고, 실온부터 100℃가 더욱 바람직하다.
중축합 반응 방법으로서는, 나프톨 또는 그의 유도체, 알데히드류, 촉매를 일괄적으로 투입하는 방법이나, 촉매 존재하에서 나프톨 또는 그의 유도체, 알데히드류를 적하해가는 방법을 들 수 있다.
나프톨 또는 그의 유도체와 알데히드 화합물의 사용 비율은, 나프톨 또는 그의 유도체의 합계에 대하여 알데히드 화합물이 몰비로 바람직하게는 0.01 내지 5이고, 보다 바람직하게는 0.05 내지 2이고, 더욱 바람직하게는 0.05 내지 1이고, 가장 바람직하게는 0.1 내지 0.9이다.
중축합 반응 종료 후, 계 내에 존재하는 미반응 원료, 촉매 등을 제거하기 위해, 반응 가마의 온도를 130 내지 230℃까지 상승시키고, 감압하(예를 들어, 1 내지 50mmHg 정도)에서 휘발분을 제거하거나, 적절한 용매나 물을 가하여 폴리머를 분획하거나, 폴리머를 양용매에 용해한 후 빈용매 중에서 재침하거나 해도 된다. 이들은, 얻어진 반응 생성물의 성질에 따라 구분하여 사용할 수 있다.
수지 A의 중량 평균 분자량(Mw)은 500 내지 500,000인 것이 바람직하고, 1,000 내지 100,000인 것이 보다 바람직하다. 수지 A의 분산도는 1.2 내지 20의 범위인 것이 바람직하지만, 모노머 성분, 올리고머 성분 또는 Mw가 500 미만인 저분자량체를 커트하면, 베이크 중의 휘발 성분을 억제할 수 있으며, 베이크 컵 주변의 오염이나 휘발 성분의 낙하에 의한 표면 결함의 발생을 방지할 수 있다. 또한, 본 발명에 있어서 Mw는, THF를 용매로서 사용한 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산 측정값이다.
수지층 A는, 수지 A를 포함하는 수지 조성물 A의 경화물을 포함하는 것인 것이 바람직하다.
수지 조성물 A는, 수지 A를 열 반응에 의해 가교시키는 가교제를 더 포함하는 것이 바람직하다. 상기 가교제로서는, 분자 내에 2개 이상의 관능기를 갖는 에폭시 화합물, 에폭시 수지, 메틸올멜라민 등의 아미노 화합물 또는 아미노 수지 등이 적합하게 사용되며, 이들 가교제와 수지 A의 가교 반응을 촉진시키기 위해, 촉매를 더 첨가하는 것이 바람직하다.
상기 에폭시 화합물이나 에폭시 수지로서는, 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들어 니혼 가야쿠(주)제의 EOCN-1020(하기 식 참조), EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나, 하기 식으로 표시되는 것 등을 들 수 있다.
Figure pat00003
상기 에폭시 화합물이나 에폭시 수지를 가교제로서 사용하는 경우, 그의 배합량은 식 (1)로 표시되는 반복 단위를 갖는 수지 A 100질량부에 대하여 바람직하게는 0.1 내지 50질량부, 보다 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 30질량부이다. 가교제는, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 배합량이 상기 범위이면 충분한 가교 밀도가 얻어지고, 얻어진 경화물이 충분히 기능한다.
상기 에폭시 수지를 가교제로서 사용한 경우, 촉매로서 경화 촉진제를 첨가하는 것이 바람직하다. 에폭시 수지 경화 촉진제를 함유함으로써, 경화 반응을 적절하면서 균일하게 진행시킬 수 있다.
에폭시 수지 경화 촉진제는, 예를 들어 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 및 이들 화합물의 에틸이소시아네이트 화합물, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸 등의 이미다졸 화합물, 1,8-디아자비시클로[5.4.0]운데센-7(DBU), 1,5-디아자비시클로[4.3.0]노넨-5(DBN), DBU의 유기산염, DBU의 페놀 수지 염, DBU 유도체의 테트라페닐보레이트염 등의 DBU계 화합물, 트리페닐포스핀, 트리부틸포스핀, 트리스(p-메틸페닐)포스핀, 트리스(p-메톡시페닐)포스핀, 트리스(p-에톡시페닐)포스핀, 트리페닐포스핀·트리페닐보레이트, 테트라페닐포스핀·테트라페닐보레이트 등의 트리오르가노포스핀류, 4급 포스포늄염, 트리에틸렌암모늄·트리페닐보레이트 등의 제3급 아민, 및 그의 테트라페닐붕소산염 등을 들 수 있다. 상기 에폭시 수지 경화 촉진제는 1종 단독으로 사용해도, 2종 이상을 병용해도 된다.
에폭시 수지 경화 촉진제를 사용하는 경우, 그의 배합량은 수지 A 100질량부에 대하여 바람직하게는 0.1 내지 10질량부, 보다 바람직하게는 0.2 내지 5질량부이다.
또한, 본 발명에서 사용되는 메틸올멜라민 등의 아미노 화합물 또는 아미노 수지로서는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물 및 1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물로 이루어지는 군으로부터 선택되는 1종 이상의 화합물을 들 수 있다.
상기 아미노 화합물 또는 아미노 수지는 Mw가 150 내지 10,000인 것이 바람직하고, 200 내지 3,000인 것이 보다 바람직하다. Mw가 상기 범위이면 충분한 경화성이 얻어지고, 조성물의 경화 후의 내열성도 양호하다.
상기 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물로서는, 예를 들어 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 축합물, 또는 포르말린 또는 포르말린-알코올에 의해 변성된 요소 축합물을 들 수 있다.
상기 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 축합물은, 예를 들어 공지된 방법에 따라 멜라민 모노머를 포르말린으로 메틸올화하여 변성하거나, 또는 이것을 알코올로 알콕시화하여 더 변성하여, 하기 식 (2)로 표시되는 변성 멜라민으로 함으로써 제조할 수 있다. 또한, 상기 알코올로서는 저급 알코올, 예를 들어 탄소수 1 내지 4의 알코올이 바람직하다.
Figure pat00004
식 중, R5 내지 R10은, 각각 독립적으로 메틸올기, 직쇄상, 분지상 또는 환상의 탄소수 1 내지 4의 알콕시기를 포함하는 알콕시메틸기, 또는 수소 원자이지만, 적어도 하나는 메틸올기 또는 알콕시메틸기이다.
식 (2)로 표시되는 변성 멜라민으로서는, 트리메톡시메틸모노메틸올멜라민, 디메톡시메틸모노메틸올멜라민, 트리메틸올멜라민, 헥사메틸올멜라민, 헥사메톡시메틸올멜라민 등을 들 수 있다. 이어서, 상기 변성 멜라민 또는 이로부터 얻어지는 다량체(예를 들어, 이량체, 삼량체 등의 올리고머)를 통상법에 따라 포름알데히드와 원하는 분자량이 될 때까지 부가 축합 중합시킴으로써, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 축합물이 얻어진다. 또한, 상기 변성 멜라민 및 그의 축합체 중 1종 이상의 변성 멜라민 축합물을 가교제로서 사용할 수 있다.
또한, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 축합물은, 예를 들어 공지된 방법을 따라 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화하여 변성하거나, 또는 이것을 알코올로 알콕시화하여 더 변성함으로써 제조할 수 있다. 상기 변성 요소 축합물의 구체예로서는, 예를 들어 메톡시메틸화 요소 축합물, 에톡시메틸화 요소 축합물, 프로폭시메틸화 요소 축합물 등을 들 수 있다. 또한, 이들 1종 이상의 변성 요소 축합물을 사용할 수 있다.
1 분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물로서는, 예를 들어 (2-히드록시-5-메틸)-1,3-벤젠디메탄올, 2,2',6,6'-테트라메톡시메틸비스페놀 A 등을 들 수 있다.
이들 아미노 축합물 또는 페놀 화합물은, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 상기 메틸올멜라민 등의 아미노 화합물 또는 아미노 수지를 가교제로서 사용한 경우, 촉매로서 열산 발생제를 첨가하는 것이 바람직하다. 열산 발생제로서는 특별히 한정되지 않지만, 예를 들어 하기 식 (3)으로 표시되는 암모늄염을 들 수 있다.
Figure pat00005
식 중, R11 내지 R14는, 각각 독립적으로 수소 원자, 직쇄상, 분지상 혹은 환상의 탄소수 1 내지 12의 알킬기, 직쇄상, 분지상 혹은 환상의 탄소수 2 내지 12의 알케닐기, 탄소수 6 내지 20의 아릴기, 또는 탄소수 7 내지 12의 아르알킬기 혹은 아릴옥시알킬기를 나타내고, 이들 기의 수소 원자의 일부가 옥소기로 치환되어 있어도 되고, 이들 기의 수소 원자의 일부 또는 전부가 알콕시기로 치환되어 있어도 된다. R11 내지 R14로부터 선택되는 2개는, 이들이 결합하는 질소 원자와 함께 환을 형성해도 되고, 이 경우, 해당 환은 식 중의 질소 원자를 환 중에 갖는 탄소수 3 내지 10의 지방족환이거나, 또는 식 중의 질소 원자를 환 중에 갖는 탄소수 5 내지 10의 복소 방향족환이다. X-는, α위치에 적어도 하나의 불소 원자를 갖는 술폰산 이온, 퍼플루오로알킬이미드 이온 또는 퍼플루오로알킬메티드 이온이다.
X-로서 구체적으로는, 트리플레이트 음이온, 노나플레이트 음이온 등의 퍼플루오로알칸술폰산 음이온, α위치에 적어도 하나의 불소 원자를 갖는 술포네이트 음이온, 비스(트리플루오로메틸술포닐)이미드 음이온, 비스(퍼플루오로에틸술포닐)이미드 음이온, 비스(퍼플루오로부틸술포닐)이미드 음이온 등의 이미드 음이온, 트리스(트리플루오로메틸술포닐)메타니드 음이온, 트리스(퍼플루오로에틸술포닐)메타니드 음이온 등의 메타니드 음이온을 들 수 있다.
열산 발생제를 배합하는 경우, 그의 배합량은 수지 A 100질량부에 대하여 바람직하게는 0.1 내지 15질량부, 보다 바람직하게는 0.2 내지 10질량부이다. 상기 범위이면 수지 조성물 A가 충분히 경화되고, 수지 조성물 A의 보존 안정성도 양호하다.
수지 조성물 A는, 용매를 포함해도 된다. 상기 용매로서, 예를 들어 시클로헥사논, 시클로펜타논, 메틸-2-n-펜틸케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있다. 이들은, 1종 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 상기 용매를 배합하는 경우, 그의 배합량은 수지 A 100질량부에 대하여 바람직하게는 100 내지 5,000질량부, 보다 바람직하게는 150 내지 2,500질량부이다.
또한, 수지 조성물 A는, 용매를 포함하지 않는 필름상 조성물로서도 사용할 수 있다.
수지 조성물 A는, 필요에 따라 계면활성제나, 내열성의 한층 더한 향상을 목적으로서 산화 방지제 등을 포함해도 된다.
계면활성제로서는 특별히 한정되지 않지만, 예를 들어 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌올레인에테르 등의 폴리옥시에틸렌알킬에테르류, 폴리옥시에틸렌옥틸페놀에테르, 폴리옥시에틸렌노닐페놀에테르 등의 폴리옥시에틸렌알킬아릴에테르류, 폴리옥시에틸렌폴리옥시프로필렌 블록 공중합체류, 소르비탄모노라우레이트, 소르비탄모노팔미테이트, 소르비탄모노스테아레이트 등의 소르비탄 지방산 에스테르류, 폴리옥시에틸렌소르비탄모노라우레이트, 폴리옥시에틸렌소르비탄모노팔미테이트, 폴리옥시에틸렌소르비탄모노스테아레이트, 폴리옥시에틸렌소르비탄트리올레에이트, 폴리옥시에틸렌소르비탄트리스테아레이트 등의 폴리옥시에틸렌소르비탄 지방산 에스테르의 비이온계 계면활성제, 에프톱(등록 상표) EF301, EF303, EF352((주)토켐 프로덕츠제), 메가팍(등록 상표) F171, F172, F173(DIC(주)제), 플루오라드(등록 상표) FC430, FC431(쓰리엠사제), 아사히가드 AG710, 서플론(등록 상표) S-381, S-382, SC101, SC102, SC103, SC104, SC105, SC106, 서피놀(등록 상표) E1004, KH-10, KH-20, KH-30, KH-40(아사히 가라스(주)) 등의 불소계 계면활성제, 오르가노실록산 폴리머 KP341, X-70-092, X-70-093, X-70-1102(신에쯔 가가꾸 고교(주)제), 아크릴산계 또는 메타크릴산계 폴리플로우 No.75, No.95(교에샤 가가꾸(주)제)를 들 수 있다. 이들은, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
산화 방지제로서는, 힌더드 페놀계 화합물, 힌더드 아민계 화합물, 유기 인화합물 및 유기 황 화합물로부터 선택되는 적어도 1종인 것이 바람직하다.
상기 힌더드 페놀계 화합물로서는 특별히 한정되지 않지만, 이하에 예시하는 것이 바람직하다. 예를 들어, 1,3,5-트리메틸-2,4,6-트리스(3,5-디-tert-부틸-4-히드록시벤질)벤젠(상품명: IRGANOX 1330), 2,6-디-tert-부틸-4-메틸페놀(상품명: Sumilizer BHT), 2,5-디-tert-부틸-하이드로퀴논(상품명: Nocrac NS-7), 2,6-디-tert-부틸-4-에틸페놀(상품명: Nocrac M-17), 2,5-디-tert-펜틸하이드로퀴논(상품명: Nocrac DAH), 2,2'-메틸렌비스(4-메틸-6-tert-부틸페놀)(상품명: Nocrac NS-6), 3,5-디-tert-부틸-4-히드록시-벤질포스포네이트-디에틸에스테르(상품명: IRGANOX 1222), 4,4'-티오비스(3-메틸-6-tert-부틸페놀)(상품명: Nocrac 300), 2,2'-메틸렌비스(4-에틸-6-tert-부틸페놀)(상품명: Nocrac NS-5), 4,4'-부틸리덴비스(3-메틸-6-tert-부틸페놀)(상품명: 아데카스탭 AO-40), 2-tert-부틸-6-(3-tert-부틸-2-히드록시-5-메틸벤질)-4-메틸페닐아크릴레이트(상품명: Sumilizer GM), 2-[1-(2-히드록시-3,5-디-tert-펜틸페닐)에틸]-4,6-디-tert-펜틸페닐아크릴레이트(상품명: Sumilizer GS), 2,2'-메틸렌비스[4-메틸-6-(α-메틸-시클로헥실)페놀], 4,4'-메틸렌비스(2,6-디-tert-부틸페놀)(상품명: 시녹스 226M), 4,6-비스(옥틸티오메틸)-o-크레졸(상품명: IRGANOX 1520L), 2,2'-에틸렌비스(4,6-디-tert-부틸페놀), 옥타데실-3-(3,5-디-tert-부틸-4-히드록시페닐)프로피오네이트(상품명: IRGANOX 1076), 1,1,3-트리스-(2-메틸-4-히드록시-5-tert-부틸페닐)부탄(상품명: 아데카스탭 AO-30), 테트라키스[메틸렌-(3,5-디-tert-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60), 트리에틸렌글리콜비스[3-(3-tert-부틸-5-메틸-4-히드록시페닐)프로피오네이트](상품명: IRGANOX 245), 2,4-비스-(n-옥틸티오)-6-(4-히드록시-3,5-디-tert-부틸아닐리노)-1,3,5-트리아진(상품명: IRGANOX 565), N,N'-헥사메틸렌비스(3,5-디-tert-부틸-4-히드록시-히드로신남아미드)(상품명: IRGANOX 1098), 1,6-헥산디올-비스[3-(3,5-디-tert-부틸-4-히드록시페닐)프로피오네이트](상품명: IRGANOX 259), 2,2-티오-디에틸렌비스[3-(3,5-디-tert-부틸-4-히드록시페닐)프로피오네이트](상품명: IRGANOX 1035), 3,9-비스[2-[3-(3-tert-부틸-4-히드록시-5-메틸페닐)프로피오닐옥시]1,1-디메틸에틸]2,4,8,10-테트라옥사스피로[5.5]운데칸(상품명: Sumilizer GA-80), 트리스-(3,5-디-tert-부틸-4-히드록시벤질)이소시아누레이트(상품명: IRGANOX 3114), 비스(3,5-디-tert-부틸-4-히드록시벤질포스폰산에틸)칼슘/폴리에틸렌 왁스 혼합물(50:50)(상품명: IRGANOX 1425WL), 이소옥틸-3-(3,5-디-tert-부틸-4-히드록시페닐)프로피오네이트(상품명: IRGANOX 1135), 4,4'-티오비스(6-tert-부틸-3-메틸페놀)(상품명: Sumilizer WX-R), 6-[3-(3-tert-부틸-4-히드록시-5-메틸페닐)프로폭시]-2,4,8,10-테트라-tert-부틸디벤즈[d,f][1,3,2]디옥사포스페핀(상품명: Sumilizer GP) 등을 들 수 있다.
상기 힌더드 아민계 화합물로서는 특별히 한정되지 않지만, 이하에 예시하는 것이 바람직하다. 예를 들어, p,p'-디옥틸디페닐아민(상품명: IRGANOX 5057), 페닐-α-나프틸아민(상품명: Nocrac PA), 폴리(2,2,4-트리메틸-1,2-디히드로퀴놀린)(상품명: Nocrac 224, 224-S), 6-에톡시-2,2,4-트리메틸-1,2-디히드로퀴놀린(상품명: Nocrac AW), N,N'-디페닐-p-페닐렌디아민(상품명: Nocrac DP), N,N'-디-β-나프틸-p-페닐렌디아민(상품명: Nocrac White), N-페닐-N'-이소프로필-p-페닐렌디아민(상품명: Nocrac 810NA), N,N'-디알릴-p-페닐렌디아민(상품명: Nonflex TP), 4,4'-(α,α-디메틸벤질)디페닐아민(상품명: Nocrac CD), p,p-톨루엔술포닐아미노디페닐아민(상품명: Nocrac TD), N-페닐-N'-(3-메타크로일옥시-2-히드록시프로필)-p-페닐렌디아민(상품명: Nocrac G1), N-(1-메틸헵틸)-N'-페닐-p-페닐렌디아민(상품명: Ozonon 35), N,N'-디-sec-부틸-p-페닐렌디아민(상품명: Sumilizer BPA), N-페닐-N'-1,3-디메틸부틸-p-페닐렌디아민(상품명: Antigene 6C), 알킬화디페닐아민(상품명: Sumilizer 9A), 숙신산디메틸-1-(2-히드록시에틸)-4-히드록시-2,2,6,6-테트라메틸피페리딘 중축합물(상품명: Tinuvin 622LD), 폴리[[6-(1,1,3,3-테트라메틸부틸)아미노-1,3,5-트리아진-2,4-디일][(2,2,6,6-테트라메틸-4-피페리딜)이미노]헥사메틸렌[(2,2,6,6-테트라메틸-4-피페리딜)이미노]](상품명: CHIMASSORB 944), N,N'-비스(3-아미노프로필)에틸렌디아민-2,4-비스[N-부틸-N-(1,2,2,6,6-펜타메틸-4-피페리딜)아미노]-6-클로로-1,3,5-트리아진 축합물(상품명: CHIMASSORB 119FL), 비스(1-옥틸옥시-2,2,6,6-테트라메틸-4-피페리딜)세바케이트(상품명: TINUVIN 123), 비스(2,2,6,6-테트라메틸-4-피페리딜)세바케이트(상품명: TINUVIN 770), 2-(3,5-디-tert-부틸-4-히드록시벤질)-2-n-부틸말론산비스(1,2,2,6,6-펜타메틸-4-피페리딜)(상품명: TINUVIN 144), 비스(1,2,2,6,6-펜타메틸-4-피페리딜)세바케이트(상품명: TINUVIN 765), 테트라키스(1,2,2,6,6-펜타메틸-4-피페리딜)1,2,3,4-부탄테트라카르복실레이트(상품명: LA-57), 테트라키스(2,2,6,6-테트라메틸-4-피페리딜)1,2,3,4-부탄테트라카르복실레이트(상품명: LA-52), 1,2,3,4-부탄테트라카르복실산과 1,2,2,6,6-펜타메틸-4-피페리딘올 및 1-트리데칸올의 혼합 에스테르화물(상품명: LA-62), 1,2,3,4-부탄테트라카르복실산과 2,2,6,6-테트라메틸-4-피페리딘올 및 1-트리데칸올의 혼합 에스테르화물(상품명: LA-67), 1,2,3,4-부탄테트라카르복실산과 1,2,2,6,6-펜타메틸-4-피페리딘올 및 3,9-비스(2-히드록시-1,1-디메틸에틸)-2,4,8,10-테트라옥사스피로[5.5]운데칸의 혼합 에스테르화물(상품명: LA-63P), 1,2,3,4-부탄테트라카르복실산과 2,2,6,6-테트라메틸-4-피페리딘올 및 3,9-비스(2-히드록시-1,1-디메틸에틸)-2,4,8,10-테트라옥사스피로[5.5]운데칸의 혼합 에스테르화물(상품명: LA-68LD), (2,2,6,6-테트라메틸렌-4-피페리딜)-2-프로필렌카르복실레이트(상품명: 아데카스탭 LA-82), (1,2,2,6,6-펜타메틸-4-피페리딜)-2-프로필렌카르복실레이트(상품명: 아데카스탭 LA-87) 등을 들 수 있다.
상기 유기 인 화합물로서는 특별히 한정되지 않지만, 이하에 예시하는 것이 바람직하다. 예를 들어, 비스(2,4-디-tert-부틸페닐)[1,1-비페닐]-4,4'-디일비스포스파이트, 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥사이드(상품명: SANKO-HCA), 트리에틸포스파이트(상품명: JP302), 트리-n-부틸포스파이트(상품명: JP304), 트리페닐포스파이트(상품명: 아데카스탭TPP), 디페닐모노옥틸포스파이트(상품명: 아데카스탭C), 트리(p-크레실)포스파이트(상품명: Chelex-PC), 디페닐모노데실포스파이트(상품명: 아데카스탭135A), 디페닐모노(트리데실)포스파이트(상품명: JPM313), 트리스(2-에틸헥실)포스파이트(상품명: JP308), 페닐디데실포스파이트(상품명: 아데카스탭517), 트리데실포스파이트(상품명: 아데카스탭3010), 테트라페닐디프로필렌글리콜디포스파이트(상품명: JPP100), 비스(2,4-디-tert-부틸페닐)펜타에리트리톨디포스파이트(상품명: 아데카스탭PEP-24G), 트리스(트리데실)포스파이트(상품명: JP333E), 비스(노닐페닐)펜타에리트리톨디포스파이트(상품명: 아데카스탭PEP-4C), 비스(2,6-디-tert-부틸-4-메틸페닐)펜타에리트리톨디포스파이트(상품명: 아데카스탭PEP-36), 비스[2,4-디(1-페닐이소프로필)페닐]펜타에리트리톨디포스파이트(상품명: 아데카스탭PEP-45), 트리라우릴트리티오포스파이트(상품명: JPS312), 트리스(2,4-디-tert-부틸페닐)포스파이트(상품명: IRGAFOS 168), 트리스(노닐페닐)포스파이트(상품명: 아데카스탭1178), 디스테아릴펜타에리트리톨디포스파이트(상품명: 아데카스탭PEP-8), 트리스(모노, 디노닐페닐)포스파이트(상품명: 아데카스탭329K), 트리올레일포스파이트(상품명: Chelex-OL), 트리스테아릴포스파이트(상품명: JP318E), 4,4'-부틸리덴비스(3-메틸-6-tert-부틸페닐디트리데실)포스파이트(상품명: JPH1200), 테트라(C12-C15혼합 알킬)-4,4'-이소프로필리덴디페닐디포스파이트(상품명: 아데카스탭1500), 테트라(트리데실)-4,4'-부틸리덴비스(3-메틸-6-tert-부틸페놀)디포스파이트(상품명: 아데카스탭260), 헥사(트리데실)-1,1,3-트리스(2-메틸-5-tert-부틸-4-히드록시페닐)부탄-트리포스파이트(상품명: 아데카스탭522A), 수소 첨가 비스페놀 A 포스파이트 폴리머(HBP), 테트라키스(2,4-디-tert-부틸페닐옥시)4,4'-비페닐렌-디-포스핀(상품명: P-EPQ), 테트라키스(2,4-디-tert-부틸-5-메틸페닐옥시)4,4'-비페닐렌-디-포스핀(상품명: GSY-101P), 2-[[2,4,8,10-테트라키스(1,1-디메틸에틸)디벤조[d,f][1,3,2]디옥사포스페핀-6-일]옥시]-N,N-비스[2-[[2,4,8,10-테트라키스(1,1-디메틸에틸)디벤조[d,f][1,3,2]디옥사포스페핀-6-일]옥시]-에틸]에탄아민(상품명: IRGAFOS 12), 2,2'-메틸렌비스(4,6-디-tert-부틸페닐)옥틸포스파이트(상품명: 아데카스탭HP-10) 등을 들 수 있다.
상기 유기 황 화합물로서는 특별히 한정되지 않지만, 이하에 예시하는 것이 바람직하다. 예를 들어, 디라우릴-3,3'-티오디프로피오네이트(상품명: Sumilizer TPL-R), 디미리스틸-3,3'-티오디프로피오네이트(상품명: Sumilizer TPM), 디스테아릴-3,3'-티오디프로피오네이트(상품명: Sumilizer TPS), 펜타에리트리톨테트라키스(3-라우릴티오프로피오네이트)(상품명: Sumilizer TP-D), 디트리데실-3,3'-티오디프로피오네이트(상품명: Sumilizer TL), 2-머캅토벤즈이미다졸(상품명: Sumilizer MB), 디트리데실-3,3'-티오디프로피오네이트(상품명: 아데카스탭AO-503A), 1,3,5-트리스-β-스테아릴티오프로피오닐옥시에틸이소시아누레이트, 3,3'-티오비스프로피온산디도데실에스테르(상품명: IRGANOX PS 800FL), 3,3'-티오비스프로피온산디옥타데실에스테르(상품명: IRGANOX PS 802FL) 등을 들 수 있다.
상기 산화 방지제 중에서도, 테트라키스[메틸렌-(3,5-디-tert-부틸-4-히드록시하이드로신나메이트)]메탄이 특히 바람직하다. 상기 산화 방지제의 첨가량은, 수지 A 100질량부에 대하여 0.5 내지 5질량부가 바람직하고, 1 내지 3질량부가 보다 바람직하다. 상기 범위이면 충분한 내열 효과가 얻어지고, 상용성도 얻어진다. 또한, 산화 방지제는, 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 수지 조성물 A에는, 내열성을 더욱 높이기 위해 공지된 실리카 등의 필러를 수지 A 100질량부에 대하여 50질량부 이하 첨가해도 된다.
수지 조성물 A가 용액인 경우에는, 스핀 코트, 롤 코트, 다이 코트, 인쇄, 디핑 등의 방법으로 지지체 상에 도포하고, 그의 용매의 휘발 조건에 따라 바람직하게는 80 내지 200℃, 보다 바람직하게는 100 내지 180℃의 온도에서 프리베이크를 행하고, 용매를 휘발시킴으로써, 수지 조성물층 A'이 형성된다.
한편, 수지 조성물 A가 필름상 조성물인 경우에는, 라미네이트법에 의해 지지체 상에 수지 조성물층 A'을 형성할 수 있다.
지지체 상에 형성된 수지 조성물층 A'은, 더욱 가열 경화시킴으로써 수지층 A로서 기능한다. 가열 경화는 핫 플레이트나 오븐에 의해 행하는 것이 가능하고, 그의 조건은 통상 100 내지 350℃에서 5 내지 150분간, 적합하게는 150 내지 300℃에서 10 내지 120분간이다. 이 경화 반응은 수지층 A 상에 수지층 B를 형성하기 전에 실시하는 것이 바람직하다.
지지체 상에 형성된 수지층 A의 두께는 0.1 내지 50㎛가 바람직하고, 0.3 내지 30㎛가 보다 바람직하다. 수지층 A의 두께가 상기 범위이면, 차광성이 충분히 있으며, 막의 평탄성도 양호하다.
[수지층 B]
수지층 B는, 비실리콘계 열가소성 수지(실록산 골격을 갖지 않는 열가소성 수지)를 포함하고, 해당 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 것이다. 유리 전이 온도가 200℃ 미만이면, 수지층 B 상으로의 절연층의 형성시에 수지층 B가 유동, 변형되어버려, 절연층의 계면에 있어서 박리 또는 절연층에 크랙이 발생할 우려가 있다.
유리 전이 온도는 바람직하게는 205℃ 이상이고, 보다 바람직하게는 210℃ 이상이다. 유리 전이 온도에 특별히 상한은 없지만, 400℃ 정도까지이면 절연층과의 접착성이 유지되며, 보다 안정적으로 적층체를 제작할 수 있다. 또한, 본 발명에 있어서, 유리 전이 온도는 공지된 동적 점탄성 측정 장치를 사용하여 측정할 수 있다.
수지층 B는, 수지층 A 상으로의 적용성으로부터 주쇄에 방향족환을 포함하는 것이 바람직하다. 이러한 재료이면, 수지층 A 상으로의 스핀 코트성이 양호하다. 상기 비실리콘계 열가소성 수지는, Mw가 바람직하게는 10,000 내지 200,000, 보다 바람직하게는 15,000 내지 150,000인 것이 바람직하다.
상기 비실리콘계 열가소성 수지로서는, 예를 들어 폴리이미드 수지(오럼(등록 상표) PL450C(Tg: 250℃), 미쓰이 가가쿠(주)제), 폴리아릴레이트 수지(유니파이너(등록 상표) M-2040(Tg: 220℃), M-2000H(Tg: 270℃), 유니티카(주)제), 폴리페닐렌에테르 수지(자이론(등록 상표) S201A(Tg: 216℃), 아사히 가세이(주)제) 및 폴리에테르술폰 수지(스미카엑셀(등록 상표) PES 4800G(Tg: 240℃), 스미토모 가가꾸(주)제) 등을 들 수 있다. 그 중에서도 폴리아릴레이트 수지 M-2040을 용해성의 면에서 사용하는 것이 바람직하다.
수지층 B는, 상기 비실리콘계 열가소성 수지를 포함하는 수지 조성물 B의 경화물을 포함하는 것인 것이 바람직하다.
수지 조성물 B는, 그의 내열성 향상의 목적으로 산화 방지제나 코팅성 향상을 위해 계면활성제를 포함해도 된다. 산화 방지제로서는, 디-tert-부틸페놀 등을 들 수 있다. 계면활성제로서는, 불소 실리콘계 계면활성제 X-70-1102(신에쯔 가가꾸 고교(주)제) 등을 들 수 있다.
수지 조성물 B는, 용매를 포함해도 된다. 상기 용매로서는, 바람직하게는 시클로펜타논, 시클로헥사논, N-메틸-2-피롤리돈, p-멘탄, 피넨, 이소옥탄, 톨루엔, 크실렌, 메시틸렌 등을 들 수 있지만, 그의 코팅성으로부터 시클로펜타논, 시클로헥사논, N-메틸-2-피롤리돈, 크실렌, 메시틸렌이 보다 바람직하다. 용매는, 1종 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 상기 용매의 배합량은, 비실리콘계 열가소성 수지 100질량부에 대하여 바람직하게는 250 내지 5,000질량부, 보다 바람직하게는 300 내지 4,000질량부이다.
또한, 수지 조성물 B는, 용매를 포함하지 않는 필름상 조성물로서도 사용할 수 있다.
수지 조성물 B가 용액인 경우에는, 스핀 코트, 롤 코트, 다이 코트, 슬릿 코트, 인쇄, 디핑 등의 방법으로 수지층 A 상에 도포하고, 그 후 핫 플레이트나 오븐에 의해 가열함으로써, 수지층 B를 형성할 수 있다. 이때, 가열 조건은, 통상 100 내지 200℃에서 1 내지 15분간, 적합하게는 130 내지 190℃에서 2 내지 10분간이다.
한편, 수지 조성물 B가 필름상 조성물인 경우에는, 라미네이트법에 의해 수지층 A 상에 수지층 B를 형성할 수 있다.
수지층 B의 두께는 바람직하게는 0.5 내지 70㎛, 보다 바람직하게는 1 내지 50㎛이다. 두께가 상기 범위이면, 가열 부족에 의한 용매의 잔존의 우려가 없어지고, 또한 절연층의 형성에 있어서 그의 평탄성을 향상시킬 수 있다.
절연층, 재배선층, 칩층 및 몰드 수지층에 대해서는, 이하의 반도체 장치의 제조 방법에 있어서 설명한다.
본 발명의 반도체 장치의 제조 방법은, 하기 공정을 포함한다.
[공정 (a)]
공정 (a)는, 지지체에 차광성을 갖는 수지층 A를 형성하는 공정이다. 수지층 A를 형성하기 위한 수지 조성물 A가 용액인 경우에는, 이것을 스핀 코트, 롤 코트 등의 방법에 의해 지지체 상에 도포하고, 그의 용매의 휘발 조건에 따라 바람직하게는 80 내지 200℃, 보다 바람직하게는 100 내지 180℃의 온도에서 프리베이크를 행하고, 용매를 휘발시킴으로써, 수지 조성물층 A'이 형성된다. 또한, 수지 조성물 A가 필름상 조성물인 경우에는, 라미네이트법에 의해 지지체 상에 수지 조성물층 A'이 형성된다.
지지체 상에 형성된 수지 조성물층 A'을 가열 경화시킴으로써, 수지층 A로서 기능할 수 있다. 가열 경화는, 핫 플레이트나 오븐에 의해 행하는 것이 가능하고, 그의 온도는 통상 100 내지 350℃, 적합하게는 150 내지 300℃이다. 또한, 경화 시간은 통상 5 내지 150분간, 적합하게는 10 내지 120분간이다.
[공정 (b)]
공정 (b)는, 수지층 A 상에 수지층 B를 형성하는 공정이다. 수지 조성물 B가 용액인 경우에는, 스핀 코트, 롤 코트, 다이 코트, 인쇄, 디핑 등의 방법으로 수지층 A 상에 도포하고, 그 후 핫 플레이트나 오븐에 의해 130 내지 190℃에서 가열함으로써, 수지층 B를 형성할 수 있다.
한편, 수지 조성물 B가 필름상 조성물인 경우에는, 라미네이트법에 의해 수지층 A 상에 수지층 B를 형성할 수 있다.
[공정 (c)]
공정 (c)는, 수지층 B 상에 재배선층의 형성에 사용되는 절연층을 형성하고, 해당 절연층에 패턴을 형성하는 공정이다. 상기 절연층으로서는 특별히 한정되지 않으며, 반도체 분야에 있어서의 공지된 것을 사용할 수 있지만, 에폭시 수지, 폴리이미드 수지, 실리콘 수지, 변성 실리콘 수지, 폴리벤조옥사졸(PBO), 또는 이들의 공중합체 등의 수지 재료를 사용하여 형성된 것이 바람직하다.
상기 절연층의 형성 방법은 특별히 한정되지 않으며, 공지된 기술을 사용하여 형성할 수 있다. 예를 들어, 상기 수지 재료를 포함하는 조성물을 제조하고, 이것을 스핀 코트, 롤 코트 등의 도포법으로 수지층 B 상에 도포하거나, 상기 조성물을 필름 상에 성형한 후, 해당 필름을 수지층 B 상에 진공 라미네이트법 등에 의해 적층하거나 하는 등의 방법에 의해 상기 절연층을 형성할 수 있다. 또한, 상기 조성물을 도포한 후, 필요에 따라 50 내지 300℃, 바람직하게는 100 내지 250℃의 가열을 실시해도 된다. 상기 절연층의 두께는 0.1 내지 100㎛가 바람직하고, 0.5 내지 40㎛가 보다 바람직하고, 1 내지 35㎛가 더욱 바람직하다.
또한, 상기 절연층에 패턴을 형성하는 방법도 특별히 한정되지 않으며, 종래 공지된 방법으로 형성할 수 있다. 예를 들어, 포토리소그래피에 의해 패턴을 형성할 수 있으며, 이 경우 상기 절연층을 형성한 후, 노광, 현상을 행함으로써 상기 절연층에 패턴을 형성할 수 있다.
[공정 (d)]
공정 (d)는, 상기 패턴을 형성한 절연층 상에 도전층을 형성하는 공정이다. 도전층은, 예를 들어 Ti, Cu, Ti/Cu 등의 층을 스퍼터에 의해 형성시킨다. 이 도전층은, 후술하는 재배선층의 형성에 필요로 된다. 상기 도전층의 두께는 0.01 내지 2㎛가 바람직하고, 0.02 내지 1㎛가 보다 바람직하다.
[공정 (e)]
공정 (e)는, 상기 도전층 상에 재배선층 형성용의 도금 레지스트층을 형성하고, 해당 도금 레지스트층에 패턴을 형성하고, 상기 도금 레지스트층의 패턴간에 상기 도전층을 노출시키는 공정이다. 상기 도금 레지스트층은 특별히 한정되지 않으며, 일반적으로 사용되고 있는 것을 사용할 수 있지만, 바람직하게는 i선용 포지티브형 레지스트가 바람직하다. 상기 레지스트층은 0.1 내지 100㎛ 정도의 두께로 형성되는 것이 바람직하다. 상기 도금 레지스트층에, 예를 들어 포토리소그래피에 의해 패턴을 형성할 수 있다.
[공정 (f)]
공정 (f)는, 상기 도금 레지스트층의 패턴간에 노출된 도전층 상에 재배선층을 형성하는 공정이다. 도전층 상에 도금을 실시함으로써, 재배선층을 형성할 수 있지만, 도금은, 구리 등의 금속, 구리/금 합금, 구리/니켈/금 합금 등의 합금을 전기 도금한 것이 바람직하다. 상기 재배선층의 두께는 0.5 내지 30㎛가 바람직하고, 1.0 내지 20㎛가 보다 바람직하다.
[공정 (g)]
공정 (g)는, 상기 도금 레지스트층을 제거하고, 또한 노출된 도전층을 제거하는 공정이다. 상기 도금 레지스트층은 반도체 분야에 있어서의 공지된 방법으로 제거할 수 있지만, 예를 들어 시클로펜타논이나 프로필렌글리콜모노메틸에테르아세테이트 등의 용매를 사용함으로써 제거 가능하다. 또한, 노출된 도전층의 제거에 대해서도 반도체 분야에 있어서의 공지된 방법으로 제거할 수 있지만, Ti의 경우에는 버퍼드 불산을, Cu의 경우에는 인산 가수를 사용함으로써 제거 가능하다.
[공정 (h)]
공정 (h)는, 상기 공정 (g) 후, 2층째의 절연층을 형성하고, 해당 2층째의 절연층에 패턴을 형성하고, 상기 재배선층을 노출시키는 공정이다. 상기 절연층으로서는 공정 (c)와 마찬가지의 것을 사용할 수 있으며, 패턴을 형성함으로써, 개구부에 다음 공정의 칩을 접속할 때에 필요로 되는 재배선층 부분을 노출시킬 수 있다.
[공정 (i)]
공정 (i)는, 상기 2층째의 절연층의 개구에 의해 표면에 노출된 상기 재배선층 상에 칩층을 형성하는 공정이다. 상기 칩층은, 예를 들어 Sn, Ag, Au, Cu, Ni, Pd, Pt 등의 금속이나 그의 합금 등을 사용하여 도금 등에 의해 범프를 형성한 기판을, 상기 재배선층 상에 플립 접속시킴으로써 형성할 수 있다.
[공정 (j)]
공정 (j)는, 상기 칩층과 절연층 사이에 언더필제를 충전하는 공정이다. 상기 언더필제는 반도체 분야에 있어서의 공지된 방법으로 충전할 수 있지만, 예를 들어 에폭시계 등의 재료를 캐필러리에 의해 칩층과 절연층 사이에 충전할 수 있다.
[공정 (k)]
공정 (k)는, 상기 칩층 상에 몰드 수지층을 형성하는 공정이다. 얻어진 반도체 장치를 몰드 재료로 더욱 밀봉함으로써, 원하는 반도체 장치가 얻어진다. 몰드 재료로서는, 예를 들어 실리콘 수지, 에폭시 수지 등의 수지에 실리카, 산화티타늄 등의 무기 필러를 가한 재료가 사용된다. 이러한 몰드 재료를 사용하여, 필요에 따라 가열 경화시킴으로써 밀봉할 수 있다. 몰드 수지층의 두께는 특별히 한정되지 않지만, 통상 10 내지 500㎛ 정도이다.
또한, 상기 지지체는, 예를 들어 355nm의 레이저광을 조사함으로써 박리할 수 있다. 지지체 박리 후, 상기 반도체 장치 상에 잔류한 수지층 B에 대하여, 용매 세정을 행함으로써 원하는 반도체 적층체가 얻어진다. 또한, 잔사가 남아있는 경우에는, 또한 산소 플라스마 등의 인가에 의해 제거하는 것도 가능하다. 또한, 상기 반도체 적층체를 다층 적층시킴으로써, 고밀도인 반도체 패키지를 얻을 수 있다.
[실시예]
이하, 제조예, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 실시예로 한정되지 않는다. 또한, 중량 평균 분자량(Mw) 및 수 평균 분자량(Mn)은, THF를 용매로서 사용한 GPC에 의한 폴리스티렌 환산 측정값이다. 또한, 하기 예에서 사용한 산 발생제 AG 및 가교제 니칼락 Mw390은, 이하와 같다.
Figure pat00006
[1] 수지 조성물의 제조
[제조예 1]
1,000mL의 플라스크에 1,5-디히드록시나프탈렌 80g(0.50몰), 6-히드록시-2-나프토알데히드 51.6g(0.30몰) 및 메틸셀로솔브 145g을 가하고, 70℃에서 교반하면서 20질량％ 파라톨루엔술폰산메틸셀로솔브 용액 20g을 첨가하였다. 온도를 85℃로 올려 6시간 교반한 후, 실온으로 냉각하고, 아세트산에틸 800mL로 희석하였다. 분액 깔때기에 옮기고, 탈이온수 200mL로 세정을 반복하여, 반응 촉매와 금속 불순물을 제거하였다. 얻어진 용액을 감압 농축한 후, 잔사에 아세트산에틸 600mL를 가하고, 헥산 2,400mL로 폴리머를 침전시켰다. 침전된 폴리머를 여과 분리, 회수 후, 감압 건조하여, 하기 식으로 표시되는 반복 단위를 포함하는 수지 A1을 얻었다. 수지 A1의 Mw는 3,200, 분산도(Mw/Mn)는 2.44였다.
수지 A1 20질량부, 산 발생제 AG 1질량부 및 가교제로서 니칼락 Mw390((주)산와 케미컬제) 4질량부를 FC-4430(쓰리엠사제 불소계 계면활성제) 0.1질량％를 포함하는 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 100질량부에 용해시키고, 0.1㎛의 불소 수지제의 필터로 여과함으로써, 수지 조성물 A1을 얻었다.
Figure pat00007
[제조예 2]
1,000mL의 플라스크에 1,5-디히드록시나프탈렌 80g(0.50몰), 파라포름알데히드 9.0g(0.30몰) 및 메틸셀로솔브 145g을 가하고, 70℃에서 교반하면서 20질량％ 파라톨루엔술폰산메틸셀로솔브 용액 20g을 첨가하였다. 온도를 85℃로 올려 6시간 교반한 후, 실온으로 냉각하고, 아세트산에틸 800mL로 희석하였다. 분액 깔때기에 옮기고, 탈이온수 200mL로 세정을 반복하여, 반응 촉매와 금속 불순물을 제거하였다. 얻어진 용액을 감압 농축한 후, 잔사에 아세트산에틸 600mL를 가하고, 헥산 2,400mL로 폴리머를 침전시켰다. 침전된 폴리머를 여과 분리, 회수 후, 감압 건조하여, 하기 식으로 표시되는 반복 단위를 포함하는 수지 A2를 얻었다. 수지 A2의 Mw는 1,500, Mw/Mn은 2.20이었다.
수지 A2 20질량부, 산 발생제 AG 1질량부 및 가교제로서 니칼락 Mw390((주)산와 케미컬제) 4질량부를 FC-4430(쓰리엠사제) 0.1질량％를 포함하는 PGMEA 100질량부에 용해시키고, 0.1㎛의 불소 수지제의 필터로 여과함으로써, 수지 조성물 A2를 얻었다.
Figure pat00008
[제조예 3]
1,000mL의 플라스크에 1-나프톨 72g(0.50몰), 6-히드록시-2-나프토알데히드 51.6g(0.30몰) 및 메틸셀로솔브 145g을 가하고, 70℃에서 교반하면서 20질량％ 파라톨루엔술폰산메틸셀로솔브 용액 20g을 첨가하였다. 온도를 85℃로 올려 6시간 교반한 후, 실온으로 냉각하고, 아세트산에틸 800mL로 희석하였다. 분액 깔때기에 옮기고, 탈이온수 200mL로 세정을 반복하여, 반응 촉매와 금속 불순물을 제거하였다. 얻어진 용액을 감압 농축한 후, 잔사에 아세트산에틸 600mL를 가하고, 헥산 2,400mL로 폴리머를 침전시켰다. 침전된 폴리머를 여과 분리, 회수 후, 감압 건조하여, 하기 식으로 표시되는 반복 단위를 포함하는 수지 A3을 얻었다. 수지 A3의 Mw는 2,700, Mw/Mn은 2.61이었다.
수지 A3 20질량부, 산 발생제 AG 1질량부 및 가교제로서 니칼락 Mw390((주)산와 케미컬제) 4질량부를 FC-4430(쓰리엠사제) 0.1질량％를 포함하는 PGMEA 100질량부에 용해시키고, 0.1㎛의 불소 수지제의 필터로 여과함으로써, 수지 조성물 A3을 얻었다.
Figure pat00009
[비교 제조예 1]
1,000mL의 플라스크에 2-메틸히드록시벤젠 32.4g(0.30몰), 6-히드록시-2-나프토알데히드 51.6g(0.30몰) 및 메틸셀로솔브 145g을 가하고, 70℃에서 교반하면서 20질량％ 파라톨루엔술폰산메틸셀로솔브 용액 20g을 첨가하였다. 온도를 85℃로 올려 6시간 교반한 후, 실온으로 냉각하고, 아세트산에틸 800mL로 희석하였다. 분액 깔때기에 옮기고, 탈이온수 200mL로 세정을 반복하여, 반응 촉매와 금속 불순물을 제거하였다. 얻어진 용액을 감압 농축한 후, 잔사에 아세트산에틸 600mL를 가하고, 헥산 2,400mL로 폴리머를 침전시켰다. 침전된 폴리머를 여과 분리, 회수 후, 감압 건조하여, 하기 식으로 표시되는 반복 단위를 포함하는 수지 A4를 얻었다. 수지 A4의 Mw는 2,100, Mw/Mn은 1.58이었다.
수지 A4 20질량부, 산 발생제 AG 1질량부 및 가교제로서 니칼락 Mw390((주)산와 케미컬제) 4질량부를 FC-4430(쓰리엠사제) 0.1질량％를 포함하는 PGMEA 100질량부에 용해시키고, 0.1㎛의 불소 수지제의 필터로 여과함으로써, 수지 조성물 A4를 얻었다.
Figure pat00010
[제조예 4]
폴리-2,6-디메틸-1,4-페닐렌에테르인 폴리페닐렌에테르 수지 자이론 S201A(아사히 가세이(주)제, Mn=19,000) 20g을 p-크실렌 180g에 용해하여, 10질량％의 자이론 S201A의 p-크실렌 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 수지 조성물 B1을 얻었다. 또한, 수지의 유리 전이 온도(Tg)를 측정한 바, 216℃였다.
[제조예 5]
폴리아릴레이트 수지인 유니파이너 M-2000H(유니티카(주)제) 20g을 시클로헥사논 134g에 용해하여, 13질량％의 유니파이너 M-2000H의 시클로헥사논 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 수지 조성물 B2를 얻었다. 또한, 수지의 Tg를 측정한 바, 270℃였다.
[제조예 6]
폴리이미드 수지 오럼 PL450C(미쓰이 가가쿠(주)제) 16g을 N-메틸-2-피롤리돈 184g에 용해하여, 8질량％의 오럼 PL450C의 N-메틸-2-피롤리돈 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 수지 조성물 B3을 얻었다. 또한, 수지의 유리 전이 온도(Tg)를 측정한 바, 250℃였다.
[비교 제조예 2]
수소 첨가 폴리스티렌계 열가소성 수지 셉톤 4033((주)쿠라레제 폴리스티렌-폴리(에틸렌/프로필렌)블록-폴리스티렌 공중합체, 스티렌 함유량 30질량％) 10g을 메시틸렌 190g에 용해하여, 5질량％의 셉톤 4033의 메시틸렌 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 수지 조성물 B4를 얻었다. 또한, 수지의 Tg를 측정한 바, 105℃였다.
또한, 수지의 Tg의 측정 방법은 이하와 같다.
수지 조성물 B1 내지 B4를 각각 180℃에서 10분간 가열하여 경화시켜, 두께 0.5mm, 각 변이 30mm×10mm인 사각형의 측정 시트를 제작하였다. 제작한 측정 시트를 사용하여, 동적 점탄성 측정 장치((주)히타치 하이테크 사이언스제 DMA7100)에 의해 주파수 1Hz, 승온 속도 3℃/분의 조건으로 0 내지 300℃의 범위에서 측정을 행하고, tanδ의 피크(극댓값)를 Tg로 하였다.
[2] 반도체 장치의 제작 및 그의 평가
[실시예 1 내지 5, 비교예 1 내지 4]
직경 200mm(두께: 500㎛)의 유리판에 수지 조성물 A1, A2, A3 또는 A4를 스핀 코트한 후, 핫 플레이트에서 180℃에서 2분간, 250℃에서 5분간 가열함으로써, 표 1에 나타내는 막 두께로 수지층 A를 형성하였다.
또한, 수지층 A 상에 수지 조성물 B1, B2, B3 또는 B4를 스핀 코트한 후, 핫 플레이트에 의해 150℃에서 5분간, 180℃에서 5분간 가열함으로써, 표 1에 나타내는 막 두께로 수지층 B를 형성하였다. 또한, 비교예 1은 수지층 A만을 형성한 것이며, 비교예 2는 수지층 B만을 형성한 것이다.
그 후, 수지층 A 및 수지층 B, 또는 수지층 A 혹은 수지층 B만이 성막된 유리판에 대하여 하기 시험을 행하였다. 결과를 표 1에 나타낸다. 또한, 이하의 순서로 평가를 실시하였다.
(1) 재배선층의 형성 및 다층 절연층의 경화에 의한 반복 내열성
일본 특허 제5417623호 공보의 실시예 2의 폴리이미드 실리콘 조성물을 사용하여, 수지층 B 상에 막 두께 4㎛가 되도록 스핀 코트하고, 100℃에서 가열하여 절연층을 형성하였다. 상기 절연층에 일본 특허 제5417623호 공보의 실시예 2와 마찬가지의 방법으로 패턴을 형성한 후, 오븐에서 220℃에서 1시간 가열함으로써 경화를 행하여, 절연층을 1층 형성하였다. 절연층 및 그의 개구부에 대하여, 스퍼터링에 의해 Ti층 및 Cu층을 각각 0.05㎛ 및 0.20㎛의 막 두께로 형성하였다. 이어서, Cu층 상에 일본 특허 제6003855호 공보의 실시예 1의 포지티브형 레지스트 조성물을 막 두께 10㎛가 되도록 스핀 코트에 의해 도포하고, 도금 레지스트층을 형성하였다. 상기 도금 레지스트층에 패턴을 형성한 후, 개구부에 Cu 전해 도금을 실시하고, 두께 5㎛가 되도록 배선을 형성시켰다. 그 후, PGMEA 세정에 의해 도금 레지스트층을 제거하고, 표면에 노출된 Cu층을, 인산 가수를 사용하여 실온에서 5분간 에칭을 행하고, 이어서 Ti층을 버퍼드 불산을 사용하여 실온에서 3분간 에칭을 행하고, 또한 그 위에 상기 폴리이미드 실리콘 조성물을 막 두께 4㎛가 되도록 스핀 코트하고, 상기와 동일한 방법으로 절연층을 형성하고, 패턴을 형성함으로써 Cu 배선이 형성된 부분을 개구시키고, 다시 오븐에서 220℃에서 1시간 가열함으로써 경화를 행하여, 절연층의 2층째를 형성하였다. 마찬가지의 방법으로 또 다른 1층을 형성하여, 절연층의 3층째를 형성하였다.
이 적층체에 대하여, 마지막으로 유리판측으로부터 눈으로 확인하여, 유리판으로부터 수지층 B까지의 사이에 박리가 발생하지 않은 경우를 양호로서 「○」로 나타내고, 이상이 발생한 경우를 불량으로서 「×」로 나타내었다.
(2) 재배선층 상으로의 칩 실장 및 언더필제의 충전
SnAg 범프를 갖는 칩을 상기 적층체의 Cu 배선부에 실장한 후, 칩과 절연층 사이에 일본 특허 제5579764호 공보의 실시예 1의 언더필제를 충전하고, 120℃에서 0.5시간, 또한 165℃에서 3시간 가열 경화시켰다. 경화 후, 유리판측으로부터 눈으로 확인하여, 유리판으로부터 수지층 B까지의 사이에 박리가 발생하지 않은 경우를 양호로서 「○」로 나타내고, 이상이 발생한 경우를 불량으로서 「×」로 나타내었다.
(3) 칩층 상으로의 몰드 수지층의 형성
몰드 재료로서, 일본 특허 공개 제2016-088952호 공보의 실시예 7의 박리 필름 (1)/수지 필름/박리 필름 (2)를 포함하는 복합 필름인 필름상 몰드 수지를 사용하였다. 박리 필름 (2)를 박리한 후, 진공 라미네이터((주)타카토리제, 제품명: TEAM-100RF)를 사용하여, 진공 챔버 내를 진공도 250Pa로 설정하고, 110℃에서 수지 필름을 일괄하여 상기 2층째의 절연층 상에 부착하였다. 상압으로 되돌린 후, 상기 적층체를 25℃로 냉각하여 상기 진공 라미네이터로부터 취출하고, 나머지 박리 필름 (1)을 박리하였다. 얻어진 적층체는, 이너트 오븐에서 180℃, 2시간 가열함으로써 수지의 경화를 행하여, 몰드 수지층을 형성하였다. 마지막으로 유리판측으로부터 눈으로 확인하여, 유리판으로부터 수지층 B까지의 사이에 박리가 발생하지 않은 경우를 양호로서 「○」로 나타내고, 박리가 발생한 경우를 불량으로서 「×」로 나타내었다.
(4) 지지체 박리성 시험
지지체의 박리성은, 이하의 방법으로 평가하였다. 우선, (3)에서 몰드한 적층체의 몰드 수지층면을 진공 흡착에 의해 흡착판에 세팅하였다. 그 후, 지지체측으로부터 전체면에 355nm의 레이저를 조사하였다. 지지체를 깨지 않고 박리할 수 있는 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량으로서 「×」로 나타내었다.
(5) 세정 제거성 시험
상기 박리성 시험 종료 후, 용매에 의한 세정 제거성의 시험을 이하의 방법으로 평가하였다. 절연층 및 몰드 수지층의 적층체를, 수지층 B를 위로 하여 세정 용매에 침지시켰다. 세정 용매로서는 수지 조성물 B1을 사용한 경우에는 p-크실렌을, 수지 조성물 B2를 사용한 경우에는 시클로헥사논을, 수지 조성물 B3을 사용한 경우에는 N-메틸-2-피롤리돈을 사용하고, 세정 방법으로서 5분간 침지를 행하고, 이어서 이소프로필알코올(IPA)로의 침지로 린스를 행하였다. 그 후, 외관을 관찰하여 잔존하는 수지층 B의 유무를 눈으로 보고 체크하였다. 수지층 B 유래의 잔존이 인정되지 않는 것을 양호로서 「○」로 나타내고, 수지층 B 유래의 잔존이 인정된 것을 불량으로서 「×」로 나타내었다.
(6) 투과성 시험
수지 조성물 A1, A2, A3 또는 A4를 두께 500㎛의 유리 기판에 막 두께 0.3㎛로 스핀 코트한 후, 250℃에서 5분간 열경화를 행하여, 수지층 A를 형성하고, 그의 투과율(파장 355nm)을 분광 광도계(U-4100형, (주)히타치 하이테크 사이언스제)를 사용하여 측정하였다. 투과율이 20％ 이하인 경우를 양호로서 「○」로 나타내고, 20％보다도 높은 경우를 불량으로서 「×」로 나타내었다. 또한, 투과율을 괄호 내에 나타내었다.
Figure pat00011
표 1에 나타낸 바와 같이, 실시예 1 내지 5에서는 적층체의 형성 및 지지체의 박리, 수지층의 제거가 용이하다는 것을 알 수 있었다. 한편, 비교예 1에서는, 세정 후에 절연층 상에 수지층 A 유래의 잔사가 보이고, 비교예 2 및 3에서는, 레이저 조사 후, 지지체가 박리되지 않고 깨짐이 발생하며, 비교예 4에서는 2층째의 절연층의 경화 후에 문제는 보이지 않았지만, 3층째의 절연층의 경화 후에 수지층 B와, 수지층 A 및 절연층의 계면에서 박리가 보였다.

Claims (6)

  1. 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층 및 재배선층과, 칩층과, 몰드 수지층을 구비하는 반도체 장치로서,
    상기 접착제 수지층이, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함하고, 상기 광의 조사에 의해 분해 가능한 수지가 주쇄에 축합환을 포함하는 수지이고, 상기 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 반도체 장치.
  2. 제1항에 있어서, 수지층 A의 파장 355nm의 광의 투과율이 20％ 이하인 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 수지층 A가, 하기 식 (1)로 표시되는 반복 단위를 포함하는 수지 A를 포함하는 수지 조성물 A의 경화물을 포함하는 것인 반도체 장치.
    Figure pat00012

    (식 중, R1 내지 R3은, 각각 독립적으로 수소 원자, 히드록시기, 또는 탄소수 1 내지 20의 1가의 유기기이지만, R1 내지 R3 중 적어도 하나는 히드록시기이다. R4는, 수소 원자, 또는 치환기를 갖고 있어도 되는 탄소수 1 내지 30의 1가의 유기기이다.)
  4. 제1항 또는 제2항에 있어서, 상기 비실리콘계 열가소성 수지가 주쇄에 방향족환을 포함하는 것인 반도체 장치.
  5. 제1항 또는 제2항에 있어서, (a) 지지체에 직접 수지층 A를 형성하는 공정,
    (b) 상기 수지층 A 상에 수지층 B를 형성하는 공정,
    (c) 상기 수지층 B 상에 절연층을 형성하고, 해당 절연층에 패턴을 형성하는 공정,
    (d) 상기 패턴을 형성한 절연층 상에 도전층을 형성하는 공정,
    (e) 상기 도전층 상에 도금 레지스트층을 형성하고, 해당 도금 레지스트층에 패턴을 형성하고, 상기 도금 레지스트층의 패턴간에 상기 도전층을 노출시키는 공정,
    (f) 상기 도금 레지스트층의 패턴간에 노출된 도전층 상에 재배선층을 형성하는 공정,
    (g) 상기 도금 레지스트층을 제거 후, 노출된 도전층을 제거하는 공정,
    (h) 상기 공정 후, 2층째의 절연층을 형성하고, 해당 2층째의 절연층에 패턴을 형성하고, 상기 재배선층을 노출시키는 공정,
    (i) 상기 재배선층 상에 칩층을 형성하는 공정,
    (j) 상기 칩층과 절연층 사이에 언더필제를 충전하는 공정, 및
    (k) 상기 칩층 상에 몰드 수지층을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  6. 지지체와, 해당 지지체 상에 형성된 2층을 포함하는 접착제 수지층과, 해당 접착제 수지층 상에 형성된 절연층과, 도금 레지스트층을 구비하는 적층체로서,
    상기 접착제 수지층이, 상기 지지체측으로부터 순서대로 광의 조사에 의해 분해 가능한 수지를 포함하는 수지층 A와, 비실리콘계 열가소성 수지를 포함하는 수지층 B를 포함하고, 상기 광의 조사에 의해 분해 가능한 수지가 주쇄에 축합환을 포함하는 수지이고, 상기 비실리콘계 열가소성 수지의 유리 전이 온도가 200℃ 이상인 적층체.
KR1020180115547A 2017-10-03 2018-09-28 반도체 장치 및 그의 제조 방법, 그리고 적층체 KR102637336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-193635 2017-10-03
JP2017193635A JP6879158B2 (ja) 2017-10-03 2017-10-03 半導体装置及びその製造方法、並びに積層体

Publications (2)

Publication Number Publication Date
KR20190039379A true KR20190039379A (ko) 2019-04-11
KR102637336B1 KR102637336B1 (ko) 2024-02-19

Family

ID=63832176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115547A KR102637336B1 (ko) 2017-10-03 2018-09-28 반도체 장치 및 그의 제조 방법, 그리고 적층체

Country Status (6)

Country Link
US (1) US10727103B2 (ko)
EP (1) EP3467069B1 (ko)
JP (1) JP6879158B2 (ko)
KR (1) KR102637336B1 (ko)
CN (1) CN109599371B (ko)
TW (1) TWI787360B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351260B2 (ja) * 2020-06-10 2023-09-27 信越化学工業株式会社 デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法
JP7490465B2 (ja) 2020-06-22 2024-05-27 旭化成株式会社 ポリフェニレンエーテル系樹脂組成物
US20240049395A1 (en) * 2020-12-25 2024-02-08 Resonac Corporation Layered plate and wiring base board production method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177528A (ja) 2001-09-21 2003-06-27 Tamura Kaken Co Ltd 感光性樹脂組成物及びプリント配線板
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2013058520A (ja) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
WO2015072418A1 (ja) 2013-11-12 2015-05-21 信越化学工業株式会社 シリコーン接着剤組成物及び固体撮像デバイス
KR20160094972A (ko) * 2013-12-09 2016-08-10 히타치가세이가부시끼가이샤 이형 폴리이미드 필름, 접착층 부착 이형 폴리이미드 필름이 부착된 적층판, 적층판, 접착층 부착 이형 폴리이미드 필름이 부착된 단층 또는 다층 배선판, 및 다층 배선판의 제조 방법
JP2016146402A (ja) 2015-02-06 2016-08-12 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
KR20170018449A (ko) * 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP2017069541A (ja) * 2015-09-28 2017-04-06 Jsr株式会社 対象物の処理方法、仮固定用組成物、半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296188A3 (en) 2001-09-21 2003-04-23 Tamura Kaken Corporation Photosensitive resin composition and printed wiring board
JP2009263441A (ja) * 2008-04-23 2009-11-12 Nof Corp 分解性硬化樹脂
JP5417623B2 (ja) 2009-12-10 2014-02-19 信越化学工業株式会社 ポリイミド系光硬化性樹脂組成物、パターン形成方法及び基板保護用皮膜
JP5580800B2 (ja) * 2010-10-29 2014-08-27 東京応化工業株式会社 積層体、およびその積層体の分離方法
JP5579764B2 (ja) 2012-03-05 2014-08-27 信越化学工業株式会社 アンダーフィル用液状エポキシ樹脂組成物、及び該組成物で封止された半導体装置
JP6508869B2 (ja) * 2013-02-14 2019-05-08 日東電工株式会社 粘着剤組成物、粘着剤層、粘着シート、光学部材、及びタッチパネル
JP6271156B2 (ja) * 2013-02-14 2018-01-31 日東電工株式会社 粘着剤組成物、粘着剤層、粘着シート、光学部材、及びタッチパネル
WO2014171399A1 (ja) * 2013-04-15 2014-10-23 富士フイルム株式会社 光学フィルム、光学フィルムの製造方法、偏光板、及び画像表示装置
JP6003855B2 (ja) 2013-09-13 2016-10-05 信越化学工業株式会社 ポジ型レジスト材料及びパターン形成方法
CN105593289A (zh) * 2013-10-04 2016-05-18 亚克朗聚合物系统公司 树脂组合物、基底和制造电子装置的方法
TWI661935B (zh) * 2014-06-13 2019-06-11 日商富士軟片股份有限公司 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
JP6265105B2 (ja) 2014-10-30 2018-01-24 信越化学工業株式会社 シリコーン樹脂、樹脂組成物、樹脂フィルム及び半導体装置とその製造方法
EP3260917B1 (en) * 2015-02-19 2020-06-10 Fujifilm Corporation Photosensitive resin composition, planographic printing original plate, method for producing planographic printing plate, and polymer compound
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6922158B2 (ja) 2016-04-20 2021-08-18 住友ベークライト株式会社 熱硬化性樹脂組成物、樹脂封止基板、および電子装置
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177528A (ja) 2001-09-21 2003-06-27 Tamura Kaken Co Ltd 感光性樹脂組成物及びプリント配線板
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2013058520A (ja) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
WO2015072418A1 (ja) 2013-11-12 2015-05-21 信越化学工業株式会社 シリコーン接着剤組成物及び固体撮像デバイス
KR20160094972A (ko) * 2013-12-09 2016-08-10 히타치가세이가부시끼가이샤 이형 폴리이미드 필름, 접착층 부착 이형 폴리이미드 필름이 부착된 적층판, 적층판, 접착층 부착 이형 폴리이미드 필름이 부착된 단층 또는 다층 배선판, 및 다층 배선판의 제조 방법
KR20170018449A (ko) * 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP2016146402A (ja) 2015-02-06 2016-08-12 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP2017069541A (ja) * 2015-09-28 2017-04-06 Jsr株式会社 対象物の処理方法、仮固定用組成物、半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6879158B2 (ja) 2021-06-02
EP3467069A1 (en) 2019-04-10
US10727103B2 (en) 2020-07-28
CN109599371A (zh) 2019-04-09
US20190103299A1 (en) 2019-04-04
JP2019067980A (ja) 2019-04-25
TWI787360B (zh) 2022-12-21
CN109599371B (zh) 2023-10-31
TW201922995A (zh) 2019-06-16
KR102637336B1 (ko) 2024-02-19
EP3467069B1 (en) 2020-04-29

Similar Documents

Publication Publication Date Title
JP7035915B2 (ja) 薄型ウエハの製造方法
US10553552B2 (en) Wafer laminate and method of producing the same
JP6791086B2 (ja) ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
JP6680266B2 (ja) ウエハ積層体及びその製造方法
KR102637336B1 (ko) 반도체 장치 및 그의 제조 방법, 그리고 적층체
KR102506002B1 (ko) 반도체 장치 및 그의 제조 방법, 및 적층체
KR102476071B1 (ko) 적층체 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant