KR20190037331A - 전기 부하의 제어를 위한 회로 장치 - Google Patents

전기 부하의 제어를 위한 회로 장치 Download PDF

Info

Publication number
KR20190037331A
KR20190037331A KR1020197007431A KR20197007431A KR20190037331A KR 20190037331 A KR20190037331 A KR 20190037331A KR 1020197007431 A KR1020197007431 A KR 1020197007431A KR 20197007431 A KR20197007431 A KR 20197007431A KR 20190037331 A KR20190037331 A KR 20190037331A
Authority
KR
South Korea
Prior art keywords
threshold value
circuit
down counter
electrical load
clock divider
Prior art date
Application number
KR1020197007431A
Other languages
English (en)
Other versions
KR102307716B1 (ko
Inventor
요하네스 촌들러
야닉 쇼베
미햐엘 빌헬름 하스
핀존 페데리코 이그나시오 산체스
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20190037331A publication Critical patent/KR20190037331A/ko
Application granted granted Critical
Publication of KR102307716B1 publication Critical patent/KR102307716B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 전기 부하(12)의 제어를 위한 회로 장치(10)에 관한 것이며, 이때 회로 장치(10)는 업다운 카운터(14)를 포함하고, 회로 장치(10)는 업다운 카운터(14)의 카운팅 상태에 따라 전기 부하(12)의 제어, 특히 전기 부하(12)의 차단을 위한 제어 신호(16)를 생성하도록 형성된다. 이 경우, 회로 장치(10)는 제어 가능 클럭 분할기 회로(18)를 포함하며, 이러한 클럭 분할기 회로에 의하여 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20, 22)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성된다.

Description

전기 부하의 제어를 위한 회로 장치
본 발명은 청구범위 제1항의 전제부에 따른 회로 장치와, 후속 독립 청구범위에 따른 방법에 관한 것이다.
전기 부하를 구동할 수 있으면서 전기 부하의 전력 소모량 또는 전류 소모량을 결정할 수 있는 전자 회로들이 시중에 공지되어 있다. 사전 결정 가능한 기준들에 따라, 전기 부하는 전기 부하의 열적 과부하가 방지되도록 구동될 수 있다.
본 발명의 기초가 되는 문제는 청구범위 제1항에 따른 회로 장치와, 후속 독립 청구범위에 따른 방법에 의해 해결된다. 바람직한 개선예들은 종속항들에 기재되어 있다. 또한, 본 발명에 중요한 장점들은 하기 설명부와 도면들에 나타나며, 이러한 장점들은 개별적으로 뿐만 아니라 상이한 조합들로도 본 발명을 위해 중요할 수 있는데, 이에 대해서 재차 명시적으로 언급되지는 않는다.
본 발명은 전기 부하의 제어를 위한 회로 장치에 관한 것이며, 이때 회로 장치는 업다운 카운터(up down counter)를 포함하고, 회로 장치는 업다운 카운터의 카운팅 상태에 따라 전기 부하의 제어, 특히 전기 부하의 차단을 위한 제어 신호를 생성하도록 형성된다. 이 경우, 회로 장치는 제어 가능한 클럭 분할기 회로를 포함하며, 이러한 클럭 분할기 회로에 의하여 회로 장치는 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라 업다운 카운터의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성된다.
업다운 카운터는, 하나 이상의 클럭 신호에 따라 선택적으로 카운트 업(상향) 또는 카운트 다운(하향)을 실행할 수 있는 디지털 카운터 회로로서, 이때 업다운 카운터의 카운팅 상태는 이에 상응하게 상승하거나 하강하는, 상기 디지털 카운터 회로를 통해 나타난다. 이는 동시에 업다운 카운터의 "카운팅 방향"을 나타낸다. 일 실시예에서, 업다운 카운터는 제1 및 제2 클럭 신호에 의해 구동되도록 형성된다. 제1 클럭 신호가 활성되는 경우, 카운터는 카운트 업을 실행하고, 제2 클럭 신호가 활성되는 경우, 카운터는 카운트 다운을 실행한다. 클럭 신호들 중 어느 것도 활성되지 않는 경우, 카운터는 카운트를 실행하지 않고, 자신의 카운팅 상태를 유지한다. 전기 부하의 제어를 위한 상술한 제어 신호는 바람직하게는, 업다운 카운터의 카운팅 상태가, 사전 결정된 오버플로우 임계치에 도달했거나 이를 초과한 경우에 생성된다.
업다운 카운터의 카운팅 속도("카운팅 주파수")는, 일반적으로 이진수를 통해 나타나는 카운팅 상태의 시간적 변화를 통해 규정된다. 바람직한 일 실시예에서, 카운팅 상태는 각각의 클럭 단계에 의해 "1"의 값만큼 변화한다. 이에 상응하게, 카운팅 속도는 클럭 주파수의 선택을 통해 그리고/또는 클럭 분할기 회로를 나타내는 분할 계수의 선택을 통해 사전 결정될 수 있다.
추가의 일 실시예에서, 회로 장치는, 업다운 카운터의 카운팅 상태가 각각의 클럭 단계에 의해 0보다 더 큰 양수 또는 음수만큼 변화 가능한 방식으로, 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라 업다운 카운터를 작동시키도록 형성되는 제어 로직을 포함하며, 이로 인해 업다운 카운터의 카운팅 속도 및 카운팅 방향이 사전 결정 가능하다. 이로 인해, 업다운 카운터의 증가 또는 감소가 동적으로 변화될 수 있다. 이러한 실시예는, 전환 가능한 클럭 분할기가 경우에 따라서는 없어도 된다는 장점을 갖는다.
전기 부하는 예를 들어 자석 코일, 전동기 등, 전기적으로 작동 가능한 임의의 장치일 수 있다. 예를 들어 전기 부하는 반도체 스위치, 특히 MOSFET[영문: "metal-oxide-semiconductor field-effect transistor(금속 산화막 반도체 전계효과 트랜지스터)"]에 의해 연결될 수 있다. 이러한 회로 장치는 반도체 스위치 및/또는 전기 부하의 열적 거동을 고려하거나 재현하도록 형성될 수 있다. 일 실시예에서, 회로 장치는, 특히 "더욱 취약하고" 또는 "더욱 임계적인" 요소, 예를 들어 MOSFET의 열적 거동을 고려하거나 재현하도록 형성된다.
전기 부하의 실제 전류는 예를 들어, 전기 부하의 전기 공급 라인에 연결된 비교적 저임피던스의 옴 저항에 의해 결정될 수 있다. 이러한 저항에서는 실제 전류에 비례하여 전위 또는 전압이 검출될 수 있다. 이 경우, 전위 또는 전압은 실제 전류를 나타내는 변수이다.
공칭 전류는 예를 들어 반도체 스위치 또는 전기 부하의 데이터 시트로부터 알 수 있다.
바람직하게, 회로 장치는 전기 부하의 실제 전류 및 공칭 전류를 나타내는 하나 이상의 변수에 따라 업다운 카운터의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성된다. 이 경우, 바람직하게 실제 전류 및 공칭 전류에 따라 편차가 구해질 수 있으며, 편차가 양의 값일 때는 업다운 카운터가 카운트 업을 실행하고, 편차가 음의 값일 때는 업다운 카운터가 카운트 다운을 실행한다. 이러한 편차가 사전 결정 가능한 수치에 미달하는 경우에, 업다운 카운터는 (바람직하게) 정지될 수 있고, 카운팅 상태는 유지된다. 상술한 편차는 예를 들어 가상으로 클럭 분할기 회로의 구성에 의해 구해질 수 있으며, 따라서 2개의 전류들 또는 전압들의 명시적인 감산을 반드시 요구하지는 않는다.
일 실시예에서, 회로 장치는 전기 부하의 실제 전류를 나타내는 하나 이상의 변수에 따라 업다운 카운터의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성된다. 즉, 이러한 실시예는 공칭 전류의 정보 또는 사용없이 실행된다.
전체적으로, 회로 장치는 적어도 대략적으로, 소위 "I2t 원리"에 따른, 전기 부하 및/또는 전기 부하를 제어하는 반도체 스위치의 (열적) 모니터링을 실행한다. 이 경우, 실제 전류의 제곱("I2")은 전기 부하에 의해 소비되는 전력을 나타낸다. 이에 상응하게, 실제 전류의 제곱과 시간의 곱셈값("I2t")은 전기 부하에 의해 소비되는 에너지, 특히 손실 에너지를 나타낸다. 이 경우, 업다운 카운터는 특히, 실제 전류의 언급한 곱셈값 "I2t"을 통한 적분 형성 또는 공칭 전류와 실제 전류의 곱셈값 "I2t"의 편차를 통한 적분 형성을 가능하게 한다. 회로 장치에 의해 실행된 적분 형성은 전기 부하 또는 반도체 스위치의, 소위 열적 거동을 재현한다.
일 실시예에서, 회로 장치는 반도체 집적 회로로서 형성되거나 반도체 집적 회로 내에 함께 포함된다. 이러한 반도체 집적 회로는 예를 들어 ASIC[영문: "Application-Specific Integrated Circuit(주문형 집적 회로)"], FPGA[영문: "Field Programmable Gate Array(필드 프로그램 가능 게이트 어레이)"], 마이크로 컨트롤러 등이다.
본 발명은 전기 부하가 단 시간 동안 공칭 전력보다 더 높은 전력으로 작동될 수 있다는 장점을 갖는다. 이는 예를 들어 전기 부하의 시동에 관련되거나, 작동 중에 가능한 단 시간 동안의 피크 부하와 관련된다. 전기 부하 또는 전기 부하를 제어하는 반도체 스위치의 가능한 열적 과부하가 방지될 수 있다.
특히, 회로 장치는 제어 가능한 클럭 분할기 회로 덕분에 바람직하게는 특히 간단한 디지털 스위칭 소자들의 사용 하에 구현될 수 있다. 특히, 추가로 하기에 더 상세히 설명되는 바와 같이, 실제 전류를 나타내는 변수를 명시적으로 제곱할 필요가 없다.
추가의 일 실시예에서, 회로 장치는 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라, 제어 가능한 클럭 분할기 회로의 하나 이상의 분할 계수를 사전 결정하도록 형성된다. 이로 인해, 특히 간단하고 비용면에서 유리한 방식으로, 업다운 카운터의 카운팅 속도("카운팅 주파수")는 실제 전류 및/또는 공칭 전류에 따라 사전 결정될 수 있다.
추가의 일 실시예에서, 분할 계수는 단계적으로 각각 팩터(factor) 2만큼 변화 가능하다. 이로 인해, 바람직하게는 제어 가능한 클럭 분할기 회로에 대한 특히 간단한 일 실시예가 가능하다. 이에 부가적으로 또는 대안적으로, 분할 계수는 임의로 각각 팩터 2 또는 4 또는 8 또는 16 또는 32 또는 64만큼 변화 가능한 것이 제공될 수 있다. 후자의 대안은 예를 들어, 일 실시예에서 클럭 분할기 회로가, 업다운 카운터가 2개의 카운팅 방향들에 대해 클럭 제어될 수 있도록 하는 단 하나의 클럭 분할기를 포함한다면 장점을 가질 수 있다.
추가의 일 실시예에서, 제어 가능한 클럭 분할기 회로는 제어 가능한 제1 및 제2 클럭 분할기를 포함하며, 제어 가능한 제1 클럭 분할기는 업다운 카운터를 카운트 업을 위해 클럭 제어하도록 형성되고, 제어 가능한 제2 클럭 분할기는 업다운 카운터를 카운트 다운을 위해 클럭 제어하도록 형성된다. 이로 인해, 클럭 분할기 회로의 제어는 특히 간단하게 실행될 수 있고, 업다운 카운터의 카운팅 속도는 특히 유연하게 변화될 수 있다.
일 실시예에서, 클럭 분할기 회로는 (단지) 제1 클럭 분할기를 포함하고, 제1 클럭 분할기는 업다운 카운터를 클럭 입력부에서 클럭 제어하도록 형성되며, 업다운 카운터는 업다운 카운터의 카운팅 방향에 대한 하나 이상의 제어 입력부를 포함하고, 업다운 카운터는 하나 이상의 제어 입력부에 따라 카운트 업을 실행하거나 카운트 다운을 실행하거나 카운팅 상태를 유지하도록 형성된다. 이로 인해, 필요한 경우에는 복잡도가 감소되고 비용이 절감될 수 있다. 예를 들어, 이로 인해 카운팅 상태는 업다운 카운터의 하나의 클럭 입력부가 디지털 게이트에 의해 차단됨으로써 유지될 수 있다.
추가의 일 실시예에서, 회로 장치는, 전기 부하의 실제 전류를 나타내는 변수를 임계값과 비교하고, 이러한 비교에 따라 그리고 특히 마찬가지로 임계값 자체에 따라 임계값을 변화시키도록 형성된다. 임계값과의 비교를 통해, 그리고 이에 따른 임계값의 변화를 통해, 바람직하게는 비교적 간단하지만 본원의 목적을 위해 매우 유용한 아날로그-디지털 변환이 가능하다. 이로 인해, 복잡도가 감소되고 비용이 절감될 수 있다.
회로 장치의 추가의 일 실시예에서, 전기 부하의 실제 전류를 나타내는 변수는 제1 전위이며, 이때 제1 전위는 비교기의 제1 입력부와 연결되고, 비교기의 제2 입력부는 제2 전위와 연결되고, 회로 장치는 제2 전위를 제2 전위 자체에 따라 그리고 비교기의 출력 신호에 따라 변화시키도록 형성된다. 이로 인해, 상술한 아날로그-디지털 변환을 위한 바람직한 가능성이 제안된다. 바람직한 일 실시예에서, 상술한 임계값은 제2 전위 또는 이에 필적할 만한 전압에 상응한다.
추가의 일 실시예에서, 회로 장치는 상이한 크기의 복수의 기준 임계값들로부터의 선택에 의해 임계값을 사전 결정하도록 형성되며, 또한 회로 장치는, 전기 부하의 실제 전류를 나타내는 변수가 임계값보다 큰 경우에는 현재 기준 임계값에 비해 더 큰 기준 임계값을 선택하고, 전기 부하의 실제 전류를 나타내는 변수가 임계값보다 작은 경우에는 현재 기준 임계값에 비해 더 작은 기준 임계값을 선택하도록 형성된다. 이로 인해, 바람직하게는 임계값이 변수의 시간 곡선을 비교적 신속하면서도 유용한 정확도로 따를 수 있게 된다. 각각 시간상 마지막에 사용된 적어도 2개의 기준 임계값들의 정보에 의해, 전기 부하의 실제 전류를 나타내는 변수에 대한 현재 값 범위가 결정될 수 있다.
추가의 일 실시예에서, 상이한 크기의 기준 임계값들 중 적어도 일부, 바람직하게는 모든 기준 임계값들은 연속적으로 적어도 대략적으로 각각 약 팩터 √2만큼 서로 상이하다. 일 실시예에서, 이러한 팩터는 약 1.3 내지 약 1.6의 값을 갖는다. 추가의 일 실시예에서, 이러한 팩터는 약 1.2 내지 약 1.7의 값을 갖는다. 또 다른 추가의 일 실시예에서, 이러한 팩터는 약 1.1 내지 약 1.9의 값을 갖는다. 즉, 상술한 아날로그-디지털 변환은 바람직하게는 비선형으로 실행된다. 분할 계수가 단계적으로 각각 팩터 2만큼 변화 가능하다는 상술한 특성과 함께, 실제 전류를 나타내는 변수에 대한, 상술한 "I2t 원리"를 위해 필요한 제곱이 소위 "자동으로" 얻어진다. 이로 인해, 회로 장치는 특히 간단한 디지털 스위칭 소자들의 사용 하에 바람직하게 구현될 수 있다.
추가의 일 실시예에서, 회로 장치는 임계값을 나타내는 디지털 변수에 따라, 제어 가능한 클럭 분할기 회로의 하나 이상의 분할 계수를 사전 결정하도록 형성된다. 이로 인해, 업다운 카운터의 카운팅 속도는 바람직하게는 분할 계수에 의해 사전 결정될 수 있다. 일반적으로 말해, 회로 장치는 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라, 제어 가능한 클럭 분할기 회로(또는 클럭 분할기 회로의 제1 및/또는 제2 클럭 분할기)의 분할 계수를 사전 결정하도록 형성된다.
일 실시예에서 회로 장치는, 사전 결정 가능한 최대 기준 임계값에 임계값이 도달한 경우에 전기 부하를 (신속하게) 차단하도록 형성된다. 따라서, 전기 부하 및/또는 전기 부하를 제어하는 반도체 스위치는 보완적으로, 발생 가능한 과전류에 대해 바람직하게 모니터링되고 보호될 수 있다.
또한, 본 발명은 전기 부하의 제어를 위한 회로 장치의 작동 방법에 관한 것이며, 이때 회로 장치는 업다운 카운터를 포함하고, 회로 장치는 업다운 카운터의 카운팅 상태에 따라 전기 부하의 제어, 특히 전기 부하의 차단을 위한 제어 신호를 생성한다. 이 경우, 회로 장치는 제어 가능한 클럭 분할기 회로를 포함하며, 이러한 클럭 분할기 회로에 의하여 회로 장치는 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라 업다운 카운터의 카운팅 방향 및 카운팅 속도를 사전 결정한다. 바람직한 일 실시예에서, 실제 전류를 나타내는 변수는 전위 또는 전압이다.
상기 방법의 일 실시예에서, 제어 가능한 클럭 분할기 회로는 제어 가능한 제1 및 제2 클럭 분할기를 포함하며, 상기 방법은
- 제어 가능한 제1 클럭 분할기는 업다운 카운터를 카운트 업을 위해 클럭 제어하는 단계와,
- 제어 가능한 제2 클럭 분할기는 업다운 카운터를 카운트 다운을 위해 클럭 제어하는 단계와,
- 회로 장치는 전기 부하의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수에 따라, 제어 가능한 제1 및/또는 제2 클럭 분할기의 분할 계수를 사전 결정하는 단계이며, 특히 분할 계수는 단계적으로 각각 팩터 2만큼 변화 가능한 단계 중 하나 이상의 단계를 포함한다.
상기 방법의 추가의 일 실시예에서, 전기 부하의 실제 전류를 나타내는 변수는 임계값과 비교되고, 이러한 비교에 따라 그리고 특히 마찬가지로 임계값 자체에 따라 임계값이 변화된다. 바람직한 일 실시예에서, 임계값은 전위 또는 전압이다.
상기 방법의 다른 일 실시예에서, 임계값은 상이한 크기의 복수의 기준 임계값들로부터의 선택에 의해 사전 결정되며, 전기 부하의 실제 전류를 나타내는 변수가 임계값보다 큰 경우에는 현재 기준 임계값에 비해 더 큰 기준 임계값이 선택되고, 전기 부하의 실제 전류를 나타내는 변수가 임계값보다 작은 경우에는 현재 기준 임계값에 비해 더 작은 기준 임계값이 선택된다.
상기 방법의 일 실시예에서, 전기 부하의 실제 전류를 나타내는 변수는 제1 전위이며, 이때 제1 전위는 비교기의 제1 입력부와 연결되고, 비교기의 제2 입력부는 제2 전위와 연결되고, 제2 전위는 제2 전위 자체에 따라 그리고 비교기의 출력 신호에 따라 사전 결정된다.
상기 방법의 추가의 일 실시예에서, 제2 전위는 상이한 크기의 복수의 기준 전위들로부터의 선택에 의해 사전 결정되며, 제1 전위가 제2 전위보다 큰 경우에는 현재 기준 전위에 비해 더 큰 기준 전위가 선택되고, 제1 전위가 제2 전위보다 작은 경우에는 현재 기준 전위에 비해 더 작은 기준 전위가 선택된다.
상기 방법의 추가의 일 실시예에서는, 임계값 또는 제2 전위에 따라 디지털 변수가 결정되고, 이러한 디지털 변수에 따라, 제어 가능한 클럭 분할기 회로(또는 클럭 분할기 회로의 제1 및 제2 클럭 분할기)의 하나 이상의 분할 계수가 사전 결정된다.
상기 방법의 추가의 일 실시예에서, 디지털 변수는 아날로그-디지털 변환기에 의해 결정된다. 이로 인해, 비교기 및 비교기와 상호 작용하는 디지털 로직이 완전히 또는 부분적으로 대체될 수 있다.
상기 방법의 추가의 일 실시예에서는,
(a) 전기 부하의 실제 전류를 나타내는 변수가 임계값과 비교되는 단계;
(b) 상기 비교가 제1 결과를 나타내는 경우, 현재 기준 임계값에 비해 더 큰 기준 임계값을 선택하는 단계;
(c) 상기 비교가 제2 결과를 나타내는 경우, 현재 기준 임계값에 비해 더 작은 기준 임계값을 선택하는 단계;
(d) 제어 가능한 클럭 분할기 회로를 제어하는 제어 회로에, 임계값을 나타내는 디지털 변수를 송신하는 단계;
(e) 디지털 변수에 따라 업다운 카운터의 카운팅 방향 및/또는 카운팅 속도를 변화시키는 단계;
(f) 상기 방법 단계 "(a)"로의 복귀 단계;가 주기적으로 실행된다.
상기 방법은 임계값 또는 제2 전위의 컨트롤되지 않은 진동을 방지하기 위해 적어도 부분적으로, 제한된 지연 시간에 의해 실행된다는 사실이 자명하다.
상술한 방법 및 그 실시예들에 대해서는, 추가로 본 발명에 따른 회로 장치에 대해 이미 상술한 것에 필적할 만한 장점들이 얻어진다.
하기에는 본 발명의 바람직한 실시예들이 도면을 참조로 설명된다.
도 1은 전기 부하의 제어를 위한 회로 장치의 일 실시예를 도시한 도면이다.
도 2는 도 1의 회로 장치를 작동하기 위한 제1 방법을 도시한 흐름도이다.
도 3은 도 1의 회로 장치를 작동하기 위한 제2 방법을 도시한 흐름도이다.
모든 도면들에서 기능적으로 대등한 요소들 및 변수들에 대해서는 상이한 실시예들에서도 동일한 도면 부호들이 사용된다.
도 1에는 전기 부하(12)의 제어를 위한 회로 장치(10)가 도시되며, 회로 장치(10)는 업다운 카운터(14)를 포함하고, 회로 장치(10)는 업다운 카운터(14)의 카운팅 상태에 따라 전기 부하(12)의 제어, 특히 전기 부하(12)의 차단을 위한 제어 신호(16)를 생성하도록 형성된다. 바람직하게, 도 1에 도면 부호 "12"로 도시된 블록은, 전기 부하(12)를 제어하는 반도체 스위치와; 그에 직렬 연결된, 실제 전류에 대한 저임피던스 측정 저항;을 포함한다.
또한, 회로 장치(10)는 제어 가능한 클럭 분할기 회로(18)를 포함하며, 이러한 클럭 분할기 회로에 의하여 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20 또는 22)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성된다.
이 경우, 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20 또는 22)에 따라, 제어 가능한 클럭 분할기 회로(18)의 하나 이상의 분할 계수(24)를 사전 결정하도록 형성된다. 도 1의 실시예에서, 분할 계수(24)는 단계적으로 각각 팩터 2만큼 변화 가능한데, 자세히 말해 이 경우 팩터 1/1로부터 팩터 1/64까지 변화 가능하다.
도 1의 회로 장치(10)에서, 제어 가능한 클럭 분할기 회로(18)는 제어 가능한 제1 및 제2 클럭 분할기(18a 및 18b)를 포함하며, 제어 가능한 제1 클럭 분할기(18a)는 업다운 카운터(14)를 카운트 업을 위해 클럭 제어하도록 형성되고, 제어 가능한 제2 클럭 분할기(18b)는 업다운 카운터(14)를 카운트 다운을 위해 클럭 제어하도록 형성된다. 화살표 기호 "26"은 카운트 업을 위한 업다운 카운터(14)의 클럭 입력부를 나타내고, 화살표 기호 "28"은 카운트 다운을 위한 업다운 카운터(14)의 클럭 입력부를 나타낸다.
또한, 회로 장치(10)는, 도 1에서 상부 영역에 도시된 (선택적인) 전치 분할기(29)를 포함한다. 이 경우, 전치 분할기(29)는 1/1, 1/2, 1/4 내지 1/128의 단계들로의 클럭 입력 신호(31)의 구성 가능한 전치 분할을 가능하게 하는 8개의 분할기 단계들을 포함한다. 이러한 방식으로 전치 분할된 클럭 입력 신호(31)는 제1 클럭 분할기(18a)를 위한 클럭 신호(31a)로서, 그리고 제2 클럭 분할기(18b)를 위한 클럭 신호(31b)로서 사용된다. 전치 분할기(29)에 의해, 클럭 신호들(31a 및 31b)의 클럭 주파수가 사전 결정 또는 구성될 수 있다. 일 실시예에서는, 소위 "MSC 버스"(Micro Second Bus)에 의한 회로 장치(10)의 구성이 실행된다.
전치 분할기(29) 아래의 수평 파선들(33)은 전치 분할기(29)에 의해 가능한 클럭 분할이 구성 가능함을 나타낸다. 이 경우, 클럭 신호(31a)에 대해 그리고 클럭 신호(31b)에 대해 상이한 클럭 주파수들이 사전 결정될 수 있다. 이러한 구성에 의해, 회로 장치(10)의 작동 방식은 클럭 분할기들(18a 및 18b)의 작동에 특히 양호하게 매칭되거나, 전기 부하(12)의 특성에 특히 양호하게 매칭될 수 있다.
도 1의 실시예에서, 회로 장치(10)는, 전기 부하(12)의 실제 전류를 나타내는 변수(20)를 임계값(30)과 비교하고, 이러한 비교에 따라 그리고 특히 마찬가지로 임계값(30) 자체에 따라 임계값(30)을 변화시키도록 형성된다.
이 경우, 본원에서 회로 장치(10)는 상이한 크기의 복수의 기준 임계값들(30')로부터의 선택에 의해 임계값(30)을 사전 결정하도록 형성되며, 또한 회로 장치(10)는, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 큰 경우에는 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')을 선택하고, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 작은 경우에는 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')을 선택하도록 형성된다.
이를 위해, 도 1의 회로 장치(10)는 비교기(32)와; 비교기(32)의 출력 신호(32a)가 공급되는 로직(34);을 포함한다. 실제 전류를 나타내는 변수(20)는 비교기(32)의 비반전 입력부에 공급되고, 임계값(30)은 비교기(32)의 반전 입력부에 공급된다. 이 경우, 변수(20) 및 임계값(30)은 각각 전위 또는 전압에 상응한다.
상이한 크기의 기준 임계값들(30') 중 적어도 일부, 바람직하게는 모든 기준 임계값들은 연속적으로 적어도 대략적으로 각각 약 팩터 √2만큼 서로 상이하다. 예를 들어, 실제 전류를 나타내는 변수(20) 및 기준 임계값들(30')은 각각 전압을 통해 나타난다. 예를 들어, 기준 임계값들(30')은 연속적으로 10㎷(Millivolt) / 15㎷ / 20㎷ / 30㎷ / 40㎷ / 60㎷ / 80㎷ / 110㎷의 값들을 갖는다. 예를 들어, 이로 인해 1A(Ampere) / 1.5A / 2A / 3A / 4A / 6A / 8A / 11A의, 전기 부하(12)의 실제 전류들이 나타난다.
도 1의 회로 장치(10)는 임계값(30)을 나타내는 디지털 변수(36)에 따라, 제어 가능한 클럭 분할기 회로(18)의 하나 이상의 분할 계수(24)를 사전 결정하도록 형성된다. 이는 제어 회로(37)에 의해 실행된다.
제1 클럭 분할기(18a)에 있어서, 화살표(38)는 도면의 각각의 분할 계수들(1/64 내지 1/1)에 우측에서부터 좌측으로 오름차순으로 할당된 기준 임계값들(30')을 나타낸다. 이들은 본 실시예에서 7개의 값들(15㎷ / 20㎷ / 30㎷ / 40㎷ / 60㎷ / 80㎷ / 110㎷)을 갖는다. 10㎷의 값을 갖는 제8 기준 임계값(30')은 도면에서 제1 클럭 분할기(18a)의 우측에 화살표 및 접지 기호(각각 도면 부호 없음)를 통해 나타난다.
제2 클럭 분할기(18b)에 있어서, 화살표(40)는 도면의 각각의 분할 계수들(1/1 내지 1/64)에 좌측에서부터 우측으로 오름차순으로 할당된 기준 임계값들(30')을 나타낸다. 이들은 본 실시예에서 7개의 값들(10㎷ / 15㎷ / 20㎷ / 30㎷ / 40㎷ / 60㎷ / 80㎷)을 갖는다. 110㎷의 값을 갖는 제8 기준 임계값(30')은 도면에서 제2 클럭 분할기(18b)의 우측에 화살표 및 접지 기호(각각 도면 부호 없음)를 통해 나타난다.
제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b) 윗쪽에 각각 표시된 수직 화살표는 전기 부하(12)의 공칭 전류를 나타내는 변수(22)를 지시한다. 변수(22)는 본 실시예에서 30㎷이며, 바람직하게는 2개의 클럭 분할기들(18a 및 18b)에 대해 동일하다. 이에 대해, 오름차순으로 화살표들(38 및 40)을 따라 할당된, 추가로 상기에 설명된 기준 임계값들(30')이 비교될 것이다.
제어 회로(37)의 출력부에서는 점선 및 화살표에 의해 제어 회로(37)의 기능이 도시된다. 수평으로 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b) 아랫쪽에 표시된 점선들(37a 및 37b)은 각각 "멀티플렉서 기능" 또는 "트래킹 제어기"를 나타낸다. 이에 부가적으로, 아랫쪽을 향해 배향된 7개의 화살표들(도면 부호 없음)이 각각 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 출력부에 도시되며, 이러한 화살표들은 수평으로 선들(37a 및 37b)을 따라 변위 가능한 원형 기호에 의해 각각 "접촉"될 수 있다.
이로 인해, 각각 제1 클럭 분할기(18a)의 출력부는 카운트 업을 위한 업다운 카운터(14)의 클럭 입력부(화살표 "26")와 연결될 수 있다. 이에 상응하게, 각각 제2 클럭 분할기(18b)의 출력부는 카운트 다운을 위한 업다운 카운터(14)의 클럭 입력부(화살표 "28")와 연결될 수 있다.
수평 화살표들(38 및 40) 윗쪽에 도시된 각각의 이진값들 "1" 및 "0"은 구성에 의해 사전 결정 가능한, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 각각의 출력부들의 활성화를 의미한다. 이 경우, 이진값 "1"은 활성화를 의미하고, 즉 각각의 출력부는 각각의 멀티플렉서 기능에 의해 접촉될 때, 분할 계수(24)에 상응하게 분할된 클럭 신호를 업다운 카운터(14)에 송신한다. 이에 상응하게, 이진값 "0"은 클럭 신호를 업다운 카운터(14)에 송신하지 않음을 의미한다.
이에 따라, 클럭 분할기들(18a 및 18b)의 비교적 유연한 구성이 가능하다. 각각의 임계값(30), 또는 기준 임계값(30'), 또는 클럭 분할기들(18a 및 18b)의 출력부에 대해서는 업다운 카운터(14)의 카운트 업, 카운트 다운, 또는 유지 상태가 구성될 수 있다. 각각의 출력부에 대해 원하지 않는 카운팅 방향은 구성에 의해 차단되고("비활성화", 이진값 "0"), 각각 원하는 카운팅 방향은 사전 결정 가능한 이진값 "1"에 의해 차단 해제된다("활성화").
공칭 전류를 나타내는 변수(22)보다 임계값(30)이 더 큰 경우에는, 단계적으로 커지는 임계값(30)에 의해, 분할 계수(24)에 상응하게 더욱 신속한 업다운 카운터(14)의 카운트 업이 발생한다. 제1 클럭 분할기(18a)가 비교될 것이며, 화살표(38)의 방향으로 점차적으로 "더 신속한" 분할 계수(24)가 달성된다.
공칭 전류를 나타내는 변수(22)보다 임계값(30)이 더 작은 경우에는, 단계적으로 작아지는 임계값(30)에 의해, 분할 계수(24)에 상응하게 더욱 신속한 업다운 카운터(14)의 카운트 다운이 발생한다. 제2 클럭 분할기(18b)가 비교될 것이며, 화살표(40)의 방향에 반대로 점차적으로 "더 신속한" 분할 계수(24)가 달성된다.
할당된 기준 임계값들(30') 및 멀티플렉서 기능("트래킹 제어기")과 상호 작용하는, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 출력부들의 언급한 활성화 또는 비활성화는 예를 들어 하기 규칙들에 따라 실행된다.
(1) 출력부들의 접촉(원형 기호)은 도 1의 실시예의 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)를 위해서 정확히 동일한 기준 임계값들(30')에 대해 실행된다. 도 1에서는 20㎷의 기준 임계값들(30')에 상응하여, 제1 클럭 분할기(18a)의 우측 두 번째 출력부가 접촉된다. 이에 상응하게, 마찬가지로 20㎷의 기준 임계값들(30')에 상응하여, 제2 클럭 분할기(18b)의 좌측 세 번째 출력부가 접촉된다.
(2) 공칭 전류를 나타내는 기준 임계값(30'), 이 경우 30㎷의 기준 임계값에 대해, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 할당된 두 출력부들이 비활성화되고, 즉 "0"이 된다. 공칭 전류의 경우, 업다운 카운터(14)는 카운팅을 실행하지 않고, 자신의 카운팅 상태를 유지한다.
(3) 다른 모든 기준 임계값들(30')에 대해, 화살표(26 및 28)를 통해 표시된 업다운 카운터(14)의 2개의 클럭 입력부들 중 정확히 하나의 클럭 입력부가 클럭 신호에 의해 구동된다. 30㎷를 초과하는 임계값(30)이 현재 존재하는 경우, 업다운 카운터(14)는 카운트 업을 실행한다(상향). 30㎷에 미달하는 임계값(30)이 현재 존재하는 경우, 업다운 카운터(14)는 카운트 다운을 실행한다(하향).
상술한 "멀티플렉서 기능" 또는 "트래킹 제어기"의 실시예는 단지 예시일 뿐이며, 다양한 유형의 요소들(게이트, 멀티플렉서 회로, 프로그램 가능한 분할기, 출력부들의 고임피던스 제어 등)에 의해 구현될 수 있다는 사실이 자명하다.
(도시되지 않은) 실시예에서, 회로 장치(10)는 제1 클럭 분할기(18a)만을 포함하고, 제1 클럭 분할기(18a)는 업다운 카운터(14)를 클럭 제어하도록 형성되며, 업다운 카운터(14)는 업다운 카운터(14)의 카운팅 방향에 대한 하나 이상의 제어 입력부를 포함하고, 업다운 카운터(14)는 하나 이상의 제어 입력부에 따라 카운트 업을 실행하거나 카운트 다운을 실행하거나 카운팅 상태를 유지하도록 형성된다. 이러한 실시예는 도 1의 실시예에 대해 기능적으로 대등하며, 필요한 경우에는 회로 구조를 단순화시킬 수 있다. 경우에 따라서, 상술한 멀티플렉서 기능의 구동은 약간 더 복잡할 수 있다.
도 1의 회로 장치(10)의 작동은 예를 들어 하기와 같이 실행된다.
제1 상태에서는, 전기 부하(12)의 실제 전류가, 예를 들어 2.5암페어인 공칭 전류에 상응한다고 가정된다. 이 경우, 실제 전류를 나타내는 변수(20)는 예를 들어 25㎷이다. 이후, 로직(34)은 하기와 같이 작동된다. 임계값(30)은 실제 전류를 나타내는 변수(20)보다 임계값(30)이 커질 때까지, 즉 이 경우 30㎷의 값에 이르기까지, 단계적으로 기준 임계값(30')의 사용 하에 단계들(10㎷, 15㎷, 20㎷, 30㎷, 40㎷, 60㎷, 80㎷, 110㎷)을 따라 증가된다.
후속 단계에서는, 실제 전류를 나타내는 변수(20)보다 임계값(30)이 더 크기 때문에, 임계값(30)은 동일한 기준 임계값들(30')의 사용 하에 일 단계만큼 하강되고, 즉 이 경우 20㎷의 값으로 하강된다. 후속 단계에서는, 실제 전류를 나타내는 변수(20)보다 임계값(30)이 더 작기 때문에, 임계값(30)은 동일한 기준 임계값(30')의 사용 하에 일 단계만큼 상승되고, 즉 이 경우 (재차) 30㎷의 값으로 상승된다. 그리고 이하는 동일하다.
따라서, 변수(20)가 대략 일정할 때, 즉 예를 들어 약 25㎷일 때, 임계값(30)은 20㎷ 및 30㎷의 두 기준 임계값들(30') 사이에서 지속적으로 진동한다. 로직(34)의 일 실시예에서는, 로직(34) 내의 사전 결정 가능한 지연을 통해, 언급한 진동의 주파수가 예를 들어 실제 전류의 예상될 변화 속도와 동일한 크기 순서를 갖는 것이 달성된다. 바람직하게, 진동의 주파수는 적어도 실제 전류의 예상될 변화 속도와 동일한 크기를 갖는다.
일 실시예에서, 디지털 변수(36)는 이러한 진동에 상응하게 교대로 20㎷ 및 30㎷의 임계값들(30)을 통해 나타난다. 이에 대안적인 일 실시예에서, 디지털 변수(36)는 일정하게 20㎷의 하위 임계값(30)을 통해 나타난다. 이에 대안적인 일 실시예에서, 디지털 변수(36)는 일정하게 30㎷의 상위 임계값(30)을 통해 나타난다.
디지털 변수(36)에 상응하게, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 접촉(원형 기호)은 멀티플렉서 기능에 의해, 서로 동일한 임계값들(30), 예를 들어 20㎷ 또는 30㎷이거나 교대로 20㎷와 30㎷ 인 임계값들을 갖는 출력부들에서 실행될 수 있다. 이에 상응하게, 제1 클럭 분할기(18a)에 대한 실시예에서는 1/32 또는 1/16이거나 교대로 1/32와 1/16인 분할 계수(24)가 얻어진다. 이에 상응하게, 제2 클럭 분할기(18b)에 대한 실시예에서는 1/4 또는 1/8이거나 교대로 1/4와 1/8인 분할 계수(24)가 얻어진다.
이러한 분할 계수들(24)에 상응하게 그리고 사전 결정된 이진값들 "1" 및 "0"에 상응하게[클럭 분할기들(18a 및 18b)에 대한 기호들 참조], 업다운 카운터(14)가 비교적 천천히 카운트 다운을 실행하거나(20㎷), 업다운 카운터(14)가 자신의 현재 카운팅 상태를 유지하거나(30㎷), 업다운 카운터(14)가 교대로 천천히 카운트 다운 및 자신의 카운팅 상태 유지를 실행한다(20㎷ 및 30㎷). 이는, 제1 클럭 분할기(18a)가 20㎷ 및 30㎷의 두 임계값들(30)에 대해 각각 이진값 "0"에 의하여 비활성화되기 때문에, 이 경우 제2 클럭 분할기(18b)에 의해서만 나타난다.
일 실시예에서는, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 할당된 출력부가 이진값 "1"에 의하여 활성화되는 경우에만, 클럭 분할기들(18a 및 18b)의 접촉(원형 기호)이 멀티플렉서 기능에 의해 실행된다. 이러한 방식으로, 각각 필요하지 않은 클럭 분할기들(18a 및 18b)에서의 필요하지 않은 선택 과정들이 방지될 수 있으므로, 경우에 따라 멀티플렉서 기능은 단순화될 수 있다.
도 1에 도시되는 바와 같이, 공칭 전류(22)를 나타내는 변수(22)는 이 경우 30㎷의 기준 임계값(30') 또는 임계값(30)을 통해 근사화된다. 이 경우, 2개의 클럭 분할기들(18a 및 18b)은 이진값 "0"을 포함하므로, 업다운 카운터(14)는 클럭 제어되지 않고, 이에 따라 자신의 현재 카운팅 상태를 유지할 수 있다. 이를 위해 선택된, 제1 클럭 분할기 및 제2 클럭 분할기(18a 및 18b)의 출력부들은 각각 화살표 "22"를 통해 나타난다.
이 경우, 이러한 현재 카운팅 상태가 업다운 카운터(14)의 오버플로우 임계치보다 작다고 가정된다. 이에 상응하게 제어 신호(16)는 비활성화되고, 예를 들어 "0"의 값을 갖는다. 전기 부하(12)는 구동 신호(42)에 의해 정상적인 방식으로 구동 및 작동될 수 있다.
도 1에 도시된, 전기 부하(12)의 회로 연결이 단지 예시일 뿐이라는 사실이 자명하다. 예를 들어, 제어 신호(16)와 구동 신호(42)는 전기 부하(12) 외부에서 로직 회로 등에 의해 조합될 수 있으므로, 전기 부하(12) 또는 전기 부하(12)를 구동하는 반도체 스위치는 조합된 신호에 의해 구동된다.
이에 후속하는 제2 상태에서는, 전기 부하(12)의 실제 전류가 더 작아지거나 더 작으며, 예를 들어 1.8암페어인 것으로 가정된다. 이때, 실제 전류를 나타내는 변수(20)는 예를 들어 18㎷이다. 이에 따라, 상술한 제1 상태에 필적하는 방식으로 하기 사실이 얻어진다.
- 로직(34)에서 사용된 임계값(30)은 15㎷ 및 20㎷의 두 기준 임계값들(30') 사이에서 진동한다.
- 디지털 변수(36)는 이에 상응하게 15㎷ 또는 20㎷의 임계값(30)을 통해 나타나거나, 교대로 15㎷ 및 20㎷의 임계값들(30)을 통해 나타난다.
- 제2 클럭 분할기(18b)의 분할 계수(24)는 1/2 또는 1/4이거나, 교대로 1/2 및 1/4이다.
- 제1 클럭 분할기(18a)는 15㎷ 또는 20㎷의 임계값(30)에 대해 구성된 이진값들 "0"에 의해 비활성화된다.
- 업다운 카운터(14)는 연속적으로 카운트 다운을 실행하는데, 자세히 말해 천천히 실행하거나[분할 계수(24)는 1/4], 중간 속도로 실행하거나[분할 계수(24)는 1/2], 교대로 천천히 그리고 중간 속도로 실행한다.
- 제어 신호(16)는 계속해서 비활성화된다.
제1 상태 및 제2 상태에 대한 로직(34) 또는 비교기(32)의 거동으로부터 나타나는 바와 같이, 임계값(30) 및 이에 상응하게 디지털 변수(36)는 적어도 대략적으로, 실제 전류를 나타내는 변수(20)의 시간 곡선을 따른다. 임계값(30)은 변수(20) 또는 전기 부하(12)의 실제 전류를 소위 "뒤?는다". 이 경우, 일반적으로 임계값(30)은 인접한 2개의 기준 임계값들(30') 사이에서 각각 진동한다.
이에 후속하는 제3 상태에서는, 전기 부하(12)의 실제 전류가 더 커지거나 더 크며, 최종적으로는 가정된 2.5암페어의 공칭 전류를 초과하는 것으로 가정된다.
업다운 카운터(14) 및 클럭 분할기들(18a 및 18b)의, 제어 회로(37)를 통해 야기되는 멀티플렉서 기능과; 제1 상태 및 제2 상태에 대해 설명된 로직(34)의 거동;에 상응하게, 업다운 카운터(14)는 카운트 업을 실행하며, 카운팅 속도는 임계값(30)이 더 커짐에 따라 초비례적으로, 특히 적어도 대략 제곱으로 상승한다.
업다운 카운터(14)의 현재 카운팅 상태가 오버플로우 임계치보다 크게되자마자, 제어 신호(16)는 활성화되고, 예를 들어 "1"이 된다. 이로 인해, 전기 부하(12)는 제어, 특히 차단될 수 있으므로, 전기 부하(12) 또는 전기 부하(12)를 구동하는 반도체 스위치의 가능한 열적 과부하가 방지될 수 있다.
일 실시예에서, 열용량과; 필요한 경우에는 전기 부하(12) 또는 반도체 스위치를 나타내는 기타의 변수, 특히 열적 변수는; 회로 장치(10)의 상응하는 매개변수를 통해 나타난다. 이러한 매개변수는 예를 들어 클럭 분할기들(18a 및 18b) 및 전치 분할기(29)의 특성들 그리고 업다운 카운터(14)의 최대 카운팅 영역 및 오버플로우 임계치의 사전 결정을 포함할 수 있다.
전체적으로, 도 1의 회로 장치(10)는 적어도 대략적으로, 소위 "I2t 원리"에 따른 전기 부하(12)의 (열적인) 모니터링을 가능하게 한다. 이 경우, 실제 전류("I2")의 제곱은 전기 부하(12)에 의해 소비되는 전력을 나타낸다. 이에 상응하게, 실제 전류의 제곱과 시간의 곱셈값("I2t")은 전기 부하(12)에 의해 소비되는 에너지, 특히 손실 에너지를 나타낸다. 이 경우, 업다운 카운터(14)는 특히, 언급한 곱셈값 "I2t"을 통한 적분 형성을 가능하게 한다.
회로 장치(10)의 특히 바람직한 일 실시예에서, 기준 임계값들(30')은 (도 1에 도시된 바와 같이) 연속적으로 적어도 대략적으로 각각 약 팩터 √2만큼 서로 상이하다. 분할 계수(24)가 [화살표들(38 또는 40)을 따라] 단계적으로 각각 팩터 2만큼 변화 가능하다는 특성과 함께, 상술한 실제 전류의 제곱("I2t")은 소위 "자동으로" 얻어진다. 이로 인해, 회로 장치(10)는 특히 간단한 디지털 스위칭 소자들의 사용 하에 바람직하게 구현될 수 있다.
추가의 일 실시예에서, 회로 장치(10), 특히 로직(34)은 전기 부하(12) 및/또는 전기 부하(12)를 제어하는 반도체 스위치를 보완적으로 너무 높은 실제 전류에 대해 모니터링하고, 필요한 경우에는 전기 부하(12)를 제어, 특히 차단하도록 형성된다. 이는 바람직하게는 업다운 카운터(14)의 공동 작용없이 실행된다.
도 1에 보완적으로 도 2에는 전기 부하(12)의 제어를 위한 회로 장치(10)의 작동 방법에 대한 제1 흐름도가 도시되어 있으며, 회로 장치(10)는 업다운 카운터(14)를 포함하고, 회로 장치(10)는 업다운 카운터(14)의 카운팅 상태에 따라 전기 부하(12)의 제어, 특히 전기 부하(12)의 차단을 위한 제어 신호(16)를 생성한다. 이 경우, 회로 장치(10)는 제어 가능한 클럭 분할기 회로(18)를 포함하며, 이러한 클럭 분할기 회로에 의하여 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20 또는 22)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도를 사전 결정한다.
제1 블럭(100)에서, 클럭 분할기 회로(18)는 전기 부하(12)의 공칭 전류에 상응하게 구성된다. 이는 특히, 추가로 상기에 도 1에서 이미 설명된 바와 같이 클럭 분할기들(18a 및 18b)의 출력부들에 대한 이진값들 "0" 및 "1"의 사전 결정을 통해 실행된다. 또한, 업다운 카운터(14)의 오버플로우 임계치 및 (선택적인) 전치 분할기(29)가 구성될 수 있다.
제2 블럭(110)에서는, 실제 전류를 나타내는 변수(20)가 결정된다. 후속 블럭(120)에서는, 변수(20)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도가 사전 결정된다.
후속 블럭(130)에서는, 업다운 카운터(14)의 오버플로우 임계치에 따라, 전기 부하(12)의 발생 가능한 차단을 위한 제어 신호(16)가 결정된다. 이후, 이러한 방법은 블럭(110)의 입력부로 분기하여, 주기적으로 반복된다.
일 실시예에서는, 블럭(110)에서 실행된 방법이 하기 단계들 중 하나 이상의 단계를 통해 나타난다.
전기 부하(12)의 실제 전류를 나타내는 변수(20)는 임계값(30)과 비교되고, 이러한 비교에 따라 그리고 특히 마찬가지로 임계값(30) 자체에 따라 임계값(30)이 변화된다.
이 경우, 임계값(30)은 상이한 크기의 복수의 기준 임계값들(30')로부터의 선택에 의해 사전 결정되며, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 큰 경우에는 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')이 선택되고, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 작은 경우에는 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')이 선택된다.
일 실시예에서는, 블럭(120)에서 실행된 방법이,
- 제어 가능한 제1 클럭 분할기(18a)는 업다운 카운터(14)를 카운트 업을 위해 클럭 제어하는 단계와,
- 제어 가능한 제2 클럭 분할기(18b)는 업다운 카운터(14)를 카운트 다운을 위해 클럭 제어하는 단계와,
- 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20 또는 22)에 따라, 제어 가능한 제1 및/또는 제2 클럭 분할기(18a 또는 18b)의 분할 계수(24)를 사전 결정하는 단계이며, 특히 분할 계수(24)는 단계적으로 각각 팩터 2만큼 변화 가능한 단계 중 하나 이상의 단계를 통해 나타난다. 추가로 상기에 설명된 이진값들에 의해서는, 업다운 카운터(14)가 클럭 분할기들(18a 또는 18b)로부터 최대 하나의 클럭 신호를 얻도록 보장된다.
도 3에는 도 1의 회로 장치(10)의 작동 방법에 대한 추가의 일 실시예가 도시되어 있다. 이 경우,
(a) 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)과 비교되는 단계(블럭 "200");
(b) 상기 비교가 제1 결과를 나타내는 경우, 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')을 선택하는 단계(블럭 "210");
(c) 상기 비교가 제2 결과를 나타내는 경우, 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')을 선택하고; 이러한 결과와 제1 결과가 바람직하게는 비교기(32)의 출력 신호(32a)의 각각의 로직 레벨을 통해 나타나는 단계(블럭 "220");
(d) 제어 가능한 클럭 분할기 회로(18)를 제어하는 제어 회로(37)에, 임계값(30)을 나타내는 디지털 변수(36)를 송신하는 단계(블럭 "230");
(e) 디지털 변수(36)에 따라 업다운 카운터(14)의 카운팅 방향 및/또는 카운팅 속도를 변화시키는 단계(블럭 "240");
(f) 상기 방법의 블럭 "200" 또는 단계 "(a)"로의 복귀 단계;가 주기적으로 실행된다.
적절하다면, 도 2 및 도 3에 따른 단계들은 선택적으로 조합될 수 있다.

Claims (13)

  1. 전기 부하(12)의 제어를 위한 회로 장치(10)이며, 회로 장치(10)는 업다운 카운터(14)를 포함하고, 회로 장치(10)는 업다운 카운터(14)의 카운팅 상태에 따라 전기 부하(12)의 제어, 특히 전기 부하(12)의 차단을 위한 제어 신호(16)를 생성하도록 형성되는, 전기 부하 제어용 회로 장치(10)에 있어서,
    회로 장치(10)는 제어 가능한 클럭 분할기 회로(18)를 포함하며, 상기 클럭 분할기 회로에 의하여 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20, 22)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도를 사전 결정하도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  2. 제1항에 있어서, 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20, 22)에 따라, 제어 가능한 클럭 분할기 회로(18)의 하나 이상의 분할 계수(24)를 사전 결정하도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  3. 제2항에 있어서, 분할 계수(24)는 단계적으로 각각 팩터 2만큼 변화 가능한 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  4. 제1항 내지 제3항 중 적어도 어느 한 항에 있어서, 제어 가능한 클럭 분할기 회로(18)는 제어 가능한 제1 및 제2 클럭 분할기(18a, 18b)를 포함하며, 제어 가능한 제1 클럭 분할기(18a)는 업다운 카운터(14)를 카운트 업을 위해 클럭 제어하도록 형성되고, 제어 가능한 제2 클럭 분할기(18b)는 업다운 카운터(14)를 카운트 다운을 위해 클럭 제어하도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  5. 제1항 내지 제4항 중 적어도 어느 한 항에 있어서, 회로 장치(10)는, 전기 부하(12)의 실제 전류를 나타내는 변수(20)를 임계값(30)과 비교하고, 상기 비교에 따라 그리고 특히 마찬가지로 임계값(30) 자체에 따라 임계값(30)을 변화시키도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  6. 제5항에 있어서, 회로 장치(10)는 상이한 크기의 복수의 기준 임계값들(30')로부터의 선택에 의해 임계값(30)을 사전 결정하도록 형성되며, 또한 회로 장치(10)는, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 큰 경우에는 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')을 선택하고, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 작은 경우에는 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')을 선택하도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  7. 제6항에 있어서, 상이한 크기의 기준 임계값들(30') 중 적어도 일부, 바람직하게는 모든 기준 임계값들은 연속적으로 적어도 대략적으로 각각 약 팩터 √2만큼 서로 상이한 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  8. 제5항 내지 제7항 중 적어도 어느 한 항에 있어서, 회로 장치(10)는 임계값(30)을 나타내는 디지털 변수(36)에 따라, 제어 가능한 클럭 분할기 회로(18)의 하나 이상의 분할 계수(24)를 사전 결정하도록 형성되는 것을 특징으로 하는, 전기 부하 제어용 회로 장치(10).
  9. 전기 부하(12)의 제어를 위한 회로 장치(10)의 작동 방법이며, 회로 장치(10)는 업다운 카운터(14)를 포함하고, 회로 장치(10)는 업다운 카운터(14)의 카운팅 상태에 따라 전기 부하(12)의 제어, 특히 전기 부하(12)의 차단을 위한 제어 신호(16)를 생성하는, 상기 전기 부하 제어용 회로 장치의 작동 방법에 있어서,
    회로 장치(10)는 제어 가능한 클럭 분할기 회로(18)를 포함하며, 상기 클럭 분할기 회로에 의하여 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20, 22)에 따라 업다운 카운터(14)의 카운팅 방향 및 카운팅 속도를 사전 결정하는 것을 특징으로 하는, 전기 부하 제어용 회로 장치의 작동 방법.
  10. 제9항에 있어서, 제어 가능한 클럭 분할기 회로(18)는 제어 가능한 제1 및 제2 클럭 분할기(18a, 18b)를 포함하며, 상기 전기 부하 제어용 회로 장치의 작동 방법은
    - 제어 가능한 제1 클럭 분할기(18a)는 업다운 카운터(14)를 카운트 업을 위해 클럭 제어하는 단계와,
    - 제어 가능한 제2 클럭 분할기(18b)는 업다운 카운터(14)를 카운트 다운을 위해 클럭 제어하는 단계와,
    - 회로 장치(10)는 전기 부하(12)의 실제 전류 및/또는 공칭 전류를 나타내는 하나 이상의 변수(20, 22)에 따라, 제어 가능한 제1 및/또는 제2 클럭 분할기(18a, 18b)의 분할 계수(24)를 사전 결정하는 단계이며, 특히 분할 계수(24)는 단계적으로 각각 팩터 2만큼 변화 가능한 단계,
    중 하나 이상의 단계를 포함하는, 전기 부하 제어용 회로 장치의 작동 방법.
  11. 제9항 또는 제10항에 있어서, 전기 부하(12)의 실제 전류를 나타내는 변수(20)는 임계값(30)과 비교되고, 상기 비교에 따라 그리고 특히 마찬가지로 임계값(30) 자체에 따라 임계값(30)이 변화되는, 전기 부하 제어용 회로 장치의 작동 방법.
  12. 제11항에 있어서, 임계값(30)은 상이한 크기의 복수의 기준 임계값들(30')로부터의 선택에 의해 사전 결정되며, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 큰 경우에는 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')이 선택되고, 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)보다 작은 경우에는 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')이 선택되는, 전기 부하 제어용 회로 장치의 작동 방법.
  13. 제12항에 있어서,
    (a) 전기 부하(12)의 실제 전류를 나타내는 변수(20)가 임계값(30)과 비교되는 단계;
    (b) 상기 비교가 제1 결과를 나타내는 경우, 현재 기준 임계값(30')에 비해 더 큰 기준 임계값(30')을 선택하는 단계;
    (c) 상기 비교가 제2 결과를 나타내는 경우, 현재 기준 임계값(30')에 비해 더 작은 기준 임계값(30')을 선택하는 단계;
    (d) 제어 가능한 클럭 분할기 회로(18)를 제어하는 제어 회로(37)에, 임계값(30)을 나타내는 디지털 변수(36)를 송신하는 단계;
    (e) 디지털 변수(36)에 따라 업다운 카운터(14)의 카운팅 방향 및/또는 카운팅 속도를 변화(37a, 37b)시키는 단계;
    (f) 상기 방법 단계 "(a)"로의 복귀 단계;가 주기적으로 실행되는, 전기 부하 제어용 회로 장치의 작동 방법.
KR1020197007431A 2016-08-17 2017-07-31 전기 부하의 제어를 위한 회로 장치 KR102307716B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016215324.2 2016-08-17
DE102016215324.2A DE102016215324A1 (de) 2016-08-17 2016-08-17 Schaltungsanordnung zur Steuerung eines elektrischen Verbrauchers
PCT/EP2017/069260 WO2018033374A1 (de) 2016-08-17 2017-07-31 Schaltungsanordnung zur steuerung eines elektrischen verbrauchers

Publications (2)

Publication Number Publication Date
KR20190037331A true KR20190037331A (ko) 2019-04-05
KR102307716B1 KR102307716B1 (ko) 2021-10-01

Family

ID=59683499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007431A KR102307716B1 (ko) 2016-08-17 2017-07-31 전기 부하의 제어를 위한 회로 장치

Country Status (6)

Country Link
US (1) US10958264B2 (ko)
KR (1) KR102307716B1 (ko)
CN (1) CN109565273A (ko)
AU (1) AU2017312407A1 (ko)
DE (1) DE102016215324A1 (ko)
WO (1) WO2018033374A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017202191A1 (de) 2017-02-13 2018-08-16 Robert Bosch Gmbh Schaltung und Verfahren zum Erkennen eines schleichenden Kurzschlusses bei Brückenschaltungen
DE102023105114A1 (de) 2023-03-01 2024-09-05 Lisa Dräxlmaier GmbH Elektronische sicherungsvorrichtung und verfahren für ein batterieelektrisches fahrzeug

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2244183A (en) * 1990-05-16 1991-11-20 Plessey Aerospace Limited Control circuit for a solid state switching device
JPH05184141A (ja) * 1991-03-19 1993-07-23 Canon Inc 電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600641B2 (en) * 1999-10-22 2003-07-29 Motorola, Inc. Overcurrent protection for the series fuse
TWI232017B (en) * 1999-12-17 2005-05-01 Motorola Inc Overcurrent protection for the series fuse
JP4161673B2 (ja) * 2002-10-17 2008-10-08 セイコーエプソン株式会社 電流検出回路
CN101566859B (zh) * 2008-12-18 2011-06-22 昆山锐芯微电子有限公司 参考电压控制装置和方法、参考电压产生装置
CN204464953U (zh) * 2015-01-13 2015-07-08 生迪光电科技股份有限公司 低温保护电路和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2244183A (en) * 1990-05-16 1991-11-20 Plessey Aerospace Limited Control circuit for a solid state switching device
JPH05184141A (ja) * 1991-03-19 1993-07-23 Canon Inc 電源装置

Also Published As

Publication number Publication date
US20190190509A1 (en) 2019-06-20
KR102307716B1 (ko) 2021-10-01
DE102016215324A1 (de) 2018-02-22
US10958264B2 (en) 2021-03-23
WO2018033374A1 (de) 2018-02-22
AU2017312407A1 (en) 2019-04-11
CN109565273A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN107534383B (zh) 驱动电路、开关控制电路以及开关装置
CN108736867B (zh) 半导体开关元件的驱动电路
JP4579292B2 (ja) 電力供給制御装置及びその閾値変更方法
CN108809059B (zh) 半导体元件的驱动装置
EP3293873A1 (en) Voltage generation circuit and overcurrent detection circuit
WO2012147489A1 (ja) 半導体スイッチング素子駆動回路
US20170214313A1 (en) Drive circuit for semiconductor switching element
CN108695832B (zh) 过电流保护的电路和方法以及仿真电缆的电流容量的方法
CN107210739B (zh) 用于控制并联的功率半导体开关的方法和设备
EP2958220B1 (en) Drive device for insulated-gate semiconductor element, and power conversion device
JP2015204659A (ja) 駆動回路のタイミング調整方法及び駆動回路のタイミング調整回路
JP6954013B2 (ja) 判定装置
KR20190037331A (ko) 전기 부하의 제어를 위한 회로 장치
JP2015153556A (ja) リレー駆動回路及び該リレー駆動回路を用いたリレーモジュール
JP2017163352A (ja) 駆動装置
KR20130134509A (ko) 레벨 변환 회로 및 그를 포함하는 게이트 드라이버 회로
US10855268B2 (en) Driver circuit for switch
CN107210740B (zh) 用于控制并联的功率半导体开关的方法和设备
US10756538B2 (en) Current limiting for high current drivers
US9628073B2 (en) Current control circuit
US9812944B2 (en) Discharge device
KR20110122527A (ko) 전원 장치
CN111200424B (zh) 用于控制开关器件中的动态雪崩的系统和方法
JP5447575B2 (ja) 駆動装置
JP4960807B2 (ja) 可変周波数発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant