KR20190037150A - Δς 변조기 - Google Patents

Δς 변조기 Download PDF

Info

Publication number
KR20190037150A
KR20190037150A KR1020180115021A KR20180115021A KR20190037150A KR 20190037150 A KR20190037150 A KR 20190037150A KR 1020180115021 A KR1020180115021 A KR 1020180115021A KR 20180115021 A KR20180115021 A KR 20180115021A KR 20190037150 A KR20190037150 A KR 20190037150A
Authority
KR
South Korea
Prior art keywords
capacitor
signal
output
circuit
integrating
Prior art date
Application number
KR1020180115021A
Other languages
English (en)
Inventor
에이키 이마이즈미
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20190037150A publication Critical patent/KR20190037150A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H03M2201/61—
    • H03M2201/93—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

ΔΣ 변조기는, 제1 콘덴서 및 제2 콘덴서를 가지고, 아날로그 입력 신호와 귀환 아날로그 신호를 적분하는 제1 적분 회로와, 제3 콘덴서 및 제4 콘덴서를 가지고, 상기 제1 적분 회로의 출력 신호를 적분하는 제2 적분 회로와, 입력 단자와 출력 단자가, 상기 제1 콘덴서 및 제2 콘덴서, 또는, 상기 제3 콘덴서 및 제4 콘덴서 중 어느 한쪽과, 스위치 회로를 통해 전환하여 접속되는 차동 증폭기와, 상기 제1 콘덴서 및 제2 콘덴서가 접속되는 상기 입력 단자의 극성 및 상기 출력 단자의 극성을 전환하는 초퍼 스위치와, 가산된 신호와 기준 신호를 비교하여 디지털치를 출력하는 양자화기와, 디지털치에 따른 귀환 아날로그 신호를 출력하는 디지털/아날로그 변환기를 구비하는 것을 특징으로 한다.

Description

ΔΣ 변조기{ΔΣ MODULATOR}
본 발명은, ΔΣ형 아날로그/디지털 변환기에 이용되는 고차의 ΔΣ 변조기에 관한 것이다.
아날로그/디지털 변환기에는, 나이퀴스트형 아날로그/디지털 변환기와 오버샘플형 아날로그/디지털 변환기가 있다. 신호 대역이 비교적 좁은 계측 용도의 아날로그/디지털 변환기에는, 고정밀도를 실현하기 쉽고, 회로 규모가 작은 오버샘플형 아날로그/디지털 변환기, 특히, ΔΣ형 아날로그/디지털 변환기가 많이 이용된다.
ΔΣ형 아날로그/디지털 변환기는, 입력 아날로그 신호와 소정의 귀환 아날로그 신호의 차분 신호를 증폭하여 적분하는 복수단의 증폭 적분 회로와, 증폭 적분 회로의 출력을 디지털치화하는 양자화기와, 디지털치로부터 귀환 아날로그 신호를 생성하는 디지털/아날로그 변환기로 이루어지는 ΔΣ 변조기와, ΔΣ 변조기로부터 출력된 디지털치의 수치열로부터 최종적인 아날로그/디지털 변환치를 산출하는 데시메이션 필터 등으로 이루어지는 디지털 필터로 구성되어 있다. ΔΣ형 아날로그/디지털 변환기의 정밀도는 ΔΣ 변조기의 구성에 의존하므로, 고정밀도를 실현하기 위해서 증폭 적분 회로가 복수단 직렬 접속된다.
그러나, 최근의 ΔΣ 변조기는, 고정밀도면서 회로 규모가 작고, 소비 전류가 적은 것이 요구되고 있다.
도 4는, 종래의 2차 ΔΣ 변조기(600)를 나타내는 블럭도이다.
종래의 ΔΣ 변조기(600)는, 입력 신호 Vin이 입력되는 첫단의 차분 증폭 적분 회로(611)와, 2단째의 증폭 적분 회로(612)로 구성되는 증폭 적분 회로(61)와, 디지털 신호 Dout를 출력하는 양자화기(62)와, 디지털 신호 Dout를 아날로그 신호화하는 디지털/아날로그 변환기(63)로 이루어진다.
첫단의 차분 증폭 적분 회로(611)는, 입력 신호 Vin을 증폭(b배)하는 증폭기와, 아날로그 신호를 증폭(－b배)하는 증폭기와, 두 개의 증폭기의 출력 신호를 가산하는 가산 회로와, 가산 회로의 출력을 적분하는 적분 회로로 이루어진다.
2단째의 증폭 적분 회로(612)는, 첫단의 차분 증폭 적분 회로(611)의 출력을 증폭(c1배)하는 증폭기와 증폭기의 출력을 적분하는 적분 회로로 이루어진다. 적분 회로는 무지연 적분 회로로 구성한다.
양자화기(62)는, 입력 신호 Vin과, 첫단의 차분 증폭 적분 회로(611)의 출력을 증폭한 증폭(a1배) 신호와, 2단째의 증폭 적분 회로(612)의 출력을 증폭한 증폭(a2배) 신호를 가산하는 가산기와, 가산 신호를 소정의 기준 전압과 비교하는 비교기로 이루어진다.
도 5는, 종래의 ΔΣ 변조기(600)를 나타내는 회로도이다. ΔΣ 변조기(600)는, 입력 신호를 차동 신호(Vin＋, Vin－)로 하고, 디지털 신호 Dout(XDout)를 출력한다. 또한, 차분 증폭 적분 회로(611)와 증폭 적분 회로(612)는, 증폭 기능과 적분 기능을 일체로 실현할 수 있는 스위치드 커패시터 앰프로 구성된다. 그리고, 차분 증폭 적분 회로(611)와 증폭 적분 회로(612)를 구성하는 스위치드 커패시터 앰프는, 차분 증폭 적분 회로(611)와 증폭 적분 회로(612)가 서로 반대의 모드로 동작하므로, 증폭기(613)를 스위치 회로로 전환하여 공용하는 구성으로 하고 있다.
종래의 ΔΣ 변조기(600)는, 이상과 같이 구성함으로써, 고정밀도면서, 회로 규모가 작으며, 소비 전류는 낮아지고 있다.
일본국 특허공개 2016－184792호 공보
그러나, 종래의 ΔΣ 변조기(600)에서는, 스위치드 커패시터 앰프에 이용되는 증폭기(613)의 오프셋 전압이 아날로그/디지털 변환의 정밀도를 열화시키는 경우가 있다.
본 발명에서는, 증폭기를 공용한 ΔΣ 변조기에 있어서의 증폭기의 오프셋 전압의 아날로그/디지털 변환의 정밀도로의 영향을 저감하는 것을 목적으로 하고 있다.
종래의 과제를 해결하기 위해서, 본 발명의 ΔΣ 변조기는,
제1 콘덴서 및 제2 콘덴서를 가지고, 아날로그 입력 신호와 귀환 아날로그 신호를 적분하는 제1 적분 회로와,
제3 콘덴서 및 제4 콘덴서를 가지고, 제1 적분 회로의 출력 신호를 적분하는 제2 적분 회로와,
입력 단자와 출력 단자가, 제1 콘덴서 및 제2 콘덴서와, 또는, 제3 콘덴서 및 제4 콘덴서와, 스위치 회로를 통해 전환하여 접속되는 차동 증폭기와,
제1 콘덴서 및 제2 콘덴서가 접속되는 차동 증폭기의 입력 단자의 극성 및 출력 단자의 극성을 전환하는 초퍼 스위치와,
아날로그 입력 신호 및 제1 적분 회로의 출력 신호 및 제2 적분 회로의 출력 신호를 가산한 신호와 기준 신호를 비교하여 디지털치를 출력하는 양자화기와,
양자화기가 출력하는 디지털치에 따라 귀환 아날로그 신호를 출력하는 디지털/아날로그 변환기를 구비하는 것을 특징으로 한다.
또한, 본 발명의 ΔΣ 변조기는,
제1 콘덴서 및 제2 콘덴서를 가지고, 아날로그 입력 신호와 귀환 아날로그 신호를 적분하는 제1 적분 회로와,
제3 콘덴서 및 제4 콘덴서를 가지고, 제1 적분 회로의 출력 신호를 적분하는 제2 적분 회로와,
입력 단자와 출력 단자가, 제1 콘덴서 및 제2 콘덴서와, 또는, 제3 콘덴서 및 제4 콘덴서와, 스위치 회로를 통해 전환하여 접속되는 차동 증폭기와,
아날로그 입력 신호 및 제1 적분 회로의 출력 신호 및 제2 적분 회로의 출력 신호를 가산한 신호와 기준 신호를 비교하여 디지털치를 출력하는 양자화기와,
양자화기가 출력하는 디지털치에 따라 귀환 아날로그 신호를 출력하는 디지털/아날로그 변환기를 구비하고,
차동 증폭기는, 제1 콘덴서 및 제2 콘덴서, 또는, 제3 콘덴서 및 제4 콘덴서가 접속되는 차동 증폭기의 입력 단자의 극성 및 출력 단자의 극성을 전환하는 초퍼 앰프인 것을 특징으로 한다.
본 발명의 ΔΣ 변조기에 의하면, 복수단의 증폭 적분 회로를 구비한 ΔΣ 변조기에 있어서, 첫단 및 다음 단에 이용되는 차동 증폭기를 한 개의 차동 증폭기로 공용하는 구성으로 하고, 첫단의 적분 회로에 있어서, 공용하는 차동 증폭기로의 접속을 전환하는 구성으로 했으므로, 첫단의 증폭 적분 동작에 이용되는 차동 증폭기의 오프셋 전압의 아날로그/디지털 변환 정밀도로의 영향을 저감할 수 있다.
도 1은 제1의 실시 형태의 2차 ΔΣ 변조기를 나타내는 회로도이다.
도 2는 각 스위치의 제어 신호의 일례를 나타내는 타이밍 차트이다.
도 3은 제2의 실시 형태의 2차 ΔΣ 변조기를 나타내는 회로도이다.
도 4는 종래의 2차 ΔΣ 변조기를 나타내는 블럭도이다.
도 5는 종래의 2차 ΔΣ 변조기를 나타내는 회로도이다.
도 1은, 본 발명의 제1의 실시 형태의 2차 ΔΣ 변조기(100)를 나타내는 회로도이다.
본 실시 형태의 ΔΣ 변조기(100)는, 증폭 적분 회로(11)와, 양자화기(12)와, 디지털/아날로그 변환기(13)를 구비한다.
증폭 적분 회로(11)는, 샘플 콘덴서 Csp1, Csn1과 적분용의 귀환 콘덴서 Cfp1, Cfn1과 복수의 스위치를 구비한 첫단의 적분 회로(111)와, 샘플 콘덴서 Csp2, Csn2와 적분용의 귀환 콘덴서 Cfp2, Cfn2와 복수의 스위치를 구비한 적분 회로(112)와, 적분 회로(111 및 112)에 있어서의 샘플 콘덴서 Csp1, Csn1 및 Csp2, Csn2의 전하를 귀환 콘덴서 Cfp1, Cfn1 및 Cfp2, Cfn2에 전송하고 증폭 적분을 행하기 위한 복수의 스위치 및 차동 증폭기(113)와, 적분 회로(111)의 귀환 콘덴서 Cfp1, Cfn1가 접속되는 차동 증폭기(113)의 입출력 단자의 극성을 전환하는 초퍼 스위치(114)를 구비한다.
양자화기(12)는, 입력 신호 Vin＋ 및 Vin－를 샘플하는 샘플 콘덴서 Ccpi 및 Ccni와, 적분 회로(111)가 출력하는 적분 전압을 샘플하는 샘플 콘덴서 Ccp1 및 Ccn1과, 적분 회로(112)가 출력하는 적분 전압을 샘플하는 샘플 콘덴서 Ccp2 및 Ccn2를 구비하고, 그들의 전압을 가산하는 가산 회로(121)와, 가산 회로(121)가 출력하는 가산 신호와 소정의 기준 전압을 비교하는 비교기(122)를 구비한다.
디지털/아날로그 변환기(13)는, 양자화기(12)의 출력 신호에 따라 전압 VR＋ 또는 전압 VR－를 출력하는 스위치를 구비한다.
샘플 콘덴서 Csp1, Csn1과 귀환 콘덴서 Cfp1, Cfn1과 복수의 스위치로 구성되는 회로는, 가산 기능이나 차동 증폭기(113)와 접속되는 것으로 증폭 기능도 가지는데, 설명의 편의상, 적분 회로라고 칭한다. 또한, 샘플 콘덴서 Csp2, Csn2와 귀환 콘덴서 Cfp2, Cfn2와 복수의 스위치로 구성되는 회로는, 차동 증폭기(113)와 접속되는 것으로 증폭 기능을 가지는데, 설명의 편의상, 적분 회로라고 칭한다.
본 실시 형태의 ΔΣ 변조기(100)는, 입력 신호를 차동 신호 Vin＋, Vin－로 하고, 출력 신호를 디지털 신호 Dout(XDout)로 하고 있다. 각 스위치의 제어 신호인 클록 φ1, φ2, φa, φb는, 예를 들면 도 2에 나타내는 파형이다. 스위치는, 제어 신호가 하이(high)로 온하고, 로(low)로 오프하도록 구성한다. 적분 회로(111) 및 적분 회로(112)는, 1/2 클록 지연의 스위치드 커패시터 앰프로 되어 있다. 또한, 클록 φr은 초기 상태에 있어서, 귀환 콘덴서 Cfp1, Cfn1, Cfp2, Cfn2를 리셋하는 신호이므로, 특별히 도시는 하지 않는다.
적분 회로(111)는, 클록 φ1이 하이이고, 클록 φ2가 로일 때, 샘플 콘덴서 Csp1 및 Csn1에 입력 신호 Vin＋ 및 Vin－를 샘플한다.
적분 회로(111)는, 클록 φ1이 로이고 클록 φ2가 하이일 때, 샘플 콘덴서 Csp1 및 Csn1에, 양자화기(12)가 출력하는 디지털 신호 Dout에 따라서 귀환 아날로그 신호인 전압 VR＋ 혹은 전압 VR－를 인가한다.
또한, 클록 φ1이 로이고 클록 φ2가 하이일 때, 적분 회로(111)는, 샘플 콘덴서 Csp1 및 Csn1에 샘플된 전하를 귀환 콘덴서 Cfp1 및 Cfn1에 전송하고, 차동 증폭기(113)의 입출력이 귀환 콘덴서 Cfp1 및 Cfn1의 양단에 접속되고, 그들의 전하를 적분하여 출력한다.
클록 φ1이 하이이고 클록 φ2가 로일 때, 적분 회로(112)는, 샘플 콘덴서 Csp2 및 Csn2에 샘플된 전하를 귀환 콘덴서 Cfp2 및 Cfn2에 전송하여, 차동 증폭기(113)의 입출력이 귀환 콘덴서 Cfp2 및 Cfn2의 양단에 접속되고, 그들의 전하를 적분하여 출력한다.
적분 회로(112)는, 클록 φ1이 로이고 클록 φ2가 하이일 때, 샘플 콘덴서 Csp2 및 Csn2는 적분 회로(111)가 출력하는 적분 전압을 샘플한다.
차동 증폭기(113)는, 클록 φ1이 하이이고 클록 φ2가 로일 때에 적분 회로(112)에 접속되고, 클록 φ1이 로이고 클록 φ2가 하이일 때에 초퍼 스위치(114)를 통해 적분 회로(111)에 접속된다.
초퍼 스위치(114)는, 클록 φa 및 φb에 의거하여, 적분 회로(111)의 귀환 콘덴서 Cfp1 및 Cfn1이 접속되는 차동 증폭기(113)의 입출력 단자의 극성을 전환한다.
양자화기(12)의 가산 회로(121)는, 클록 φ1이 하이이고 클록 φ2가 로일 때, 콘덴서 Ccpi 및 Ccni에는 입력 신호 Vin＋, Vin－가 인가되고, 콘덴서 Ccp1 및 Ccn1은 그라운드 전위가 인가되고, 콘덴서 Ccp2 및 Ccn2에는 적분 회로(112)의 적분 전압이 인가되어, 그들의 전압을 가산한다. 그리고, 양자화기(12)의 비교기(122)는, 이 가산 전압을 소정의 기준 전압과 비교하고, 디지털 신호 Dout를 출력한다.
양자화기(12)의 가산 회로(121)는, 클록 φ1이 로이고 클록 φ2가 하이일 때, 콘덴서 Ccpi 및 Ccni에는 그라운드 전위가 인가되고, 콘덴서 Ccp1 및 Ccn1에는 적분 회로(111)의 적분 전압이 인가되고, 콘덴서 Ccp2 및 Ccn2에는 그라운드 전위가 인가되어, 샘플 동작을 한다.
이하, 도 2의 타이밍 차트에 따라서, 본 실시 형태의 ΔΣ 변조기(100)의 동작에 대해서 설명한다.
시각 T1에서 클록 φ2가 로, 시각 T2에서 클록 φ1이 하이가 되면, 시각 T2부터 시각 T3에 있어서, 적분 회로(111)는, 입력 신호 Vin＋ 및 Vin－를 샘플 콘덴서 Csp1 및 Csn1에 샘플한다.
양자화기(12)의 가산 회로(121)는, 콘덴서 Ccpi에는 입력 신호 Vin＋가 인가되고, 콘덴서 Ccni에는 입력 신호 Vin－가 인가되고, 콘덴서 Ccp1 및 Ccn1은 그라운드 전위가 인가되고, 콘덴서 Ccp2 및 Ccn2에는 적분 회로(112)의 적분 전압이 인가되어, 그들의 전압을 가산한다. 그리고, 양자화기(12)의 비교기(122)는, 이 가산 전압을 소정의 기준 전압과 비교하고, 디지털 신호 Dout를 출력한다.
디지털/아날로그 변환기(13)는, 양자화기(12)의 출력 신호 Dout가 하이일 때에 전압 VR＋를 출력하고, 양자화기(12)의 출력 신호 Dout가 로일 때에 전압 VR－를 출력한다.
다음으로, 시각 T3에서 클록 φ1이 로, 시각 T4에서 클록 φ2가 하이가 되면, 시각 T4부터 시각T5에 있어서, 적분 회로(111)는, 샘플 콘덴서 Csp1 및 Csn1에, 디지털/아날로그 변환기(13)가 출력하는 전압 VR＋ 또는 전압 VR－가 인가된다.
또한, 적분 회로(111)는, 샘플 콘덴서 Csp1 및 Csn1에 샘플된 전하를 귀환 콘덴서 Cfp1 및 Cfn1에 전송하여, 차동 증폭기(113)의 입출력 단자가 초퍼 스위치(114)를 통해 귀환 콘덴서 Cfp1 및 Cfn1의 양단에 접속되므로, 그들의 전하를 적분하여 출력한다.
적분 회로(112)는, 샘플 콘덴서 Csp2 및 Csn2에 적분 회로(111)가 출력하는 적분 전압을 샘플한다.
양자화기(12)의 가산 회로(121)는, 샘플 콘덴서 Ccpi 및 Ccni에는 그라운드 전위가 인가되고, 샘플 콘덴서 Ccp1 및 Ccn1에는 적분 회로(111)의 적분 전압이 인가되고, 샘플 콘덴서 Ccp2 및 Ccn2에는 그라운드 전위가 인가되어, 샘플 동작 상태이며, 비교기(122)에 전압은 출력하지 않는다.
다음으로, 시각 T5에서 클록 φ2가 로, 시각 T6에서 클록 φ1이 하이가 되면, 시각 T6부터 시각 T7에 있어서, 적분 회로(112)는, 샘플 콘덴서 Csp2 및 Csn2에 샘플된 전하를 귀환 콘덴서 Cfp2 및 Cfn2에 전송하여, 차동 증폭기(113)의 입출력 단자가 초퍼 스위치(114)를 통해 귀환 콘덴서 Cfp2 및 Cfn2의 양단에 접속되고, 그러한 전하를 적분하여 출력한다.
양자화기(12)의 가산 회로(121)는, 샘플 콘덴서 Ccpi 및 Ccni에는 입력 신호 Vin＋, Vin－가 인가되고, 샘플 콘덴서 Ccp1 및 Ccn1에는 그라운드 전위가 인가되고, 샘플 콘덴서 Ccp2 및 Ccn2에는 적분 회로(112)의 적분 전압이 인가되어, 그들의 전압을 가산한다. 그리고 비교기(122)는, 이 가산 전압을 소정의 기준 전압과 비교하고, 디지털 신호 Dout를 출력한다.
디지털/아날로그 변환기(13)는, 양자화기(12)의 출력 신호 Dout가 하이일 때에 전압 VR＋를 출력하고, 양자화기(12)의 출력 신호 Dout가 로일 때에 전압 VR－를 출력한다.
또한, 적분 회로(111)는, 입력 신호 Vin＋ 및 Vin－를 샘플 콘덴서 Csp1 및 Csn1에 샘플한다.
본 실시 형태의 ΔΣ 변조기(100)는, 이상 설명한 것과 같은 동작을 반복하고, 입력된 아날로그 신호를 디지털 신호로 변환한다.
여기서, 초퍼 스위치(114)를 제어하는 클록 φa는, 시각 T1부터 시각 T2의 사이에서 하이로 전환하고, 시각 T5부터 시각 T6의 사이에서 로로 전환한다. 또한, 클록 φa는, 시각 T1부터 시각 T2의 사이에서 로로 전환하고, 시각 T5부터 시각 T6의 사이에서 하이로 전환한다.
따라서, 시각 T4부터 시각 T5에 있어서, 차동 증폭기(113)의 부입력 단자와 정출력 단자가 귀환 콘덴서 Cfp1의 양단에 접속되고, 차동 증폭기(113)의 정입력 단자와 부출력 단자가 귀환 콘덴서 Cfn1의 양단에 접속된다. 또한, 시각 T8부터 시각 T9에 있어서, 차동 증폭기(113)의 정입력 단자와 부출력 단자가 귀환 콘덴서 Cfp1의 양단에 접속되고, 차동 증폭기(113)의 부입력 단자와 정출력 단자가 귀환 콘덴서 Cfn1의 양단에 접속된다.
이와 같이, 시각 T4부터 시각 T5의 적분 처리와 시각 T8부터 시각 T9의 적분 처리에 있어서, 차동 증폭기(113)와 귀환 콘덴서 Cfp1 및 Cfn1의 접속을 전환함으로써, 첫단의 적분 회로(111)의 적분 동작에 있어서의 차동 증폭기(113)의 오프셋 전압의 영향을 캔슬할 수 있다.
구체적으로는, 차동 증폭기(113)의 오프셋 전압은 클록 φa(φb)의 주파수 이상의 영역에 시프트되므로, 양자화기(12)가 출력하는 디지털 신호 Dout(XDout)를 도시하지 않는 후단의 디지털 필터(이 경우는, low pass filter)로 제외시킬 수 있다.
이상 설명한 것과 같이, 본 실시 형태의 ΔΣ 변조기(100)는, 적분 회로(111)의 귀환 콘덴서 Cfp1 및 Cfn1가 접속되는 차동 증폭기(113)의 입출력 단자의 극성을 전환하는 초퍼 스위치(114)를 구비함으로써, 아날로그/디지털 변환에서의 차동 증폭기(113)의 오프셋 전압의 영향을 제외시킬 수 있으므로, 정밀도가 높은 ΔΣ 변조기를 실현하는 것이 가능하다.
본 실시 형태의 ΔΣ 변조기(100)는, 첫단의 적분 회로(111)가 차동 증폭기(113)와 접속될 때, 초퍼 스위치(114)에 의해 전환하는 구성으로 하고 있다. ΔΣ 변조기는 첫단의 적분 회로의 잡음(오프셋 전압)의 영향이 정밀도에 대하여 지배적으로 되므로, 충분한 효과를 바랄 수 있다.
또한, 본 실시 형태에서는, 클록 φa 및 φb는, 클록 φ1 및 φ2의 1/2의 주파수로서 설명했지만, 후단의 디지털 필터로 충분히 감쇠되는 영역의 주파수이면 되고, 또한, 반드시 단일 주파수일 필요도 없으며, 몇 개의 주파수 성분을 포함하고 있어도 된다.
도 3은, 제2의 실시 형태의 2차 ΔΣ 변조기(200)를 나타낸 회로도이다.
본 실시 형태의 ΔΣ 변조기(200)는, 증폭 적분 회로(11)와, 양자화기(12)와, 디지털/아날로그 변환기(13)를 구비한다. ΔΣ 변조기(200)는, ΔΣ 변조기(100)의 증폭 적분 회로(11)에 있어서, 차동 증폭기(113)를 추가로 초퍼 스위치를 구비한 초퍼 앰프(115)로 하고, 초퍼 스위치(114)를 삭제한 구성으로 한다. 그 이외의 회로 구성 및 제어 신호에 대해서는 ΔΣ 변조기(100)와 동일하므로, 설명은 생략한다.
이와 같이, 차동 증폭기(113)를 초퍼 앰프(115)로 함으로써, 증폭 적분 회로(11)의 적분 회로(112)도 귀환 콘덴서 Cfp2 및 Cfn2가 접속되는 차동 증폭기(113)의 입출력 단자의 극성을 전환하는 것이 가능하게 된다. 따라서, 시각 T2부터 시각 T3의 적분 처리와 시각 T6부터 시각 T7의 적분 처리에 있어서, 차동 증폭기(113)와 귀환 콘덴서 Cfp2 및 Cfn2의 접속을 전환함으로써, 적분 회로(112)의 적분 동작에 있어서의 차동 증폭기(113)의 오프셋 전압의 영향도 캔슬할 수 있다.
이상 설명한 것처럼, 본 실시 형태의 ΔΣ 변조기(200)는, 적분 회로(111) 및 적분 회로(112)의 귀환 콘덴서 Cfp1, Cfn1 및 Cfp2, Cfn2와 차동 증폭기(113)의 입출력 단자의 접속을 전환하는 초퍼 앰프 구성으로 했으므로, 아날로그/디지털 변환에서의 차동 증폭기(113)의 오프셋 전압의 영향을 제외시킬 수 있으므로, 고정밀도가 높은 ΔΣ 변조기를 실현하는 것이 가능하다.
본 실시 형태의 ΔΣ 변조기(200)는, 적분 회로(111) 및 적분 회로(112)가 차동 증폭기(113)로 접속될 때에 입출력 단자의 접속을 전환하는 초퍼 앰프 구성으로 했으므로, 적분 회로(112)에 있어서도 입력 신호가 증폭되는 구성을 가지는 경우에 효과를 바랄 수 있다.
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 이들의 실시 형태에 한정되지는 않는다. 예를 들면, 입력 신호 Vin＋ 및 Vin－의 동상 전압이 차동 증폭기(113)의 동상 전압과 다르더라도, 또한, 입력 신호 Vin＋ 및 Vin－의 신호 레인지와 차동 증폭기(113)의 차동 레인지에 오프셋이 있어도, 본 발명의 기술 사상을 적응하는 것이 가능하고, 같은 효과를 얻을 수 있다. 또한, 예를 들면, 3차 이상의 ΔΣ 변조기여도, 본 발명의 기술 사상을 적응하는 것이 가능하고, 같은 효과를 얻을 수 있다.
11: 증폭 적분 회로 12: 양자화기
13: 디지털/아날로그 변환기 100, 200: ΔΣ 변조기
111, 112: 적분 회로 113: 차동 증폭기
114: 초퍼 스위치 115: 초퍼 앰프
121: 가산 회로 122: 비교기

Claims (2)

  1. 제1 콘덴서 및 제2 콘덴서를 가지고, 아날로그 입력 신호와 귀환 아날로그 신호를 적분하는 제1 적분 회로와,
    제3 콘덴서 및 제4 콘덴서를 가지고, 상기 제1 적분 회로의 출력 신호를 적분하는 제2 적분 회로와,
    입력 단자와 출력 단자가, 상기 제1 콘덴서 및 제2 콘덴서, 또는, 상기 제3 콘덴서 및 제4 콘덴서 중 어느 한쪽과, 스위치 회로를 통해 전환하여 접속되는 차동 증폭기와,
    상기 제1 콘덴서 및 제2 콘덴서가 접속되는 상기 입력 단자의 극성 및 상기 출력 단자의 극성을 전환하는 초퍼 스위치와,
    상기 아날로그 입력 신호 및 상기 제1 적분 회로의 출력 신호 및 상기 제2 적분 회로의 출력 신호를 가산한 신호와 기준 신호를 비교하여 디지털치를 출력하는 양자화기와,
    상기 양자화기가 출력하는 디지털치에 따라 상기 귀환 아날로그 신호를 출력하는 디지털/아날로그 변환기,
    를 구비하는 것을 특징으로 하는 ΔΣ 변조기.
  2. 제1 콘덴서 및 제2 콘덴서를 가지고, 아날로그 입력 신호와 귀환 아날로그 신호를 적분하는 제1 적분 회로와,
    제3 콘덴서 및 제4 콘덴서를 가지고, 상기 제1 적분 회로의 출력 신호를 적분하는 제2 적분 회로와,
    입력 단자와 출력 단자가, 상기 제1 콘덴서 및 제2 콘덴서, 또는, 상기 제3 콘덴서 및 제4 콘덴서 중 어느 한쪽과, 스위치 회로를 통해 전환하여 접속되는 차동 증폭기와,
    상기 아날로그 입력 신호 및 상기 제1 적분 회로의 출력 신호 및 상기 제2 적분 회로의 출력 신호를 가산한 신호와 기준 신호를 비교하여 디지털치를 출력하는 양자화기와,
    상기 양자화기가 출력하는 디지털치에 따라 상기 귀환 아날로그 신호를 출력하는 디지털/아날로그 변환기를 구비하고,
    상기 차동 증폭기는, 상기 제1 콘덴서 및 제2 콘덴서, 또는, 상기 제3 콘덴서 및 제4 콘덴서 중 어느 한쪽이 접속되는 상기 입력 단자의 극성 및 상기 출력 단자의 극성을 전환하는 초퍼 앰프로 구성되어 있는 것을 특징으로 하는 ΔΣ 변조기.
KR1020180115021A 2017-09-28 2018-09-27 Δς 변조기 KR20190037150A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-188603 2017-09-28
JP2017188603A JP7074446B2 (ja) 2017-09-28 2017-09-28 Δς変調器

Publications (1)

Publication Number Publication Date
KR20190037150A true KR20190037150A (ko) 2019-04-05

Family

ID=65806854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115021A KR20190037150A (ko) 2017-09-28 2018-09-27 Δς 변조기

Country Status (5)

Country Link
US (1) US10461769B2 (ko)
JP (1) JP7074446B2 (ko)
KR (1) KR20190037150A (ko)
CN (1) CN109586727B (ko)
TW (1) TWI748128B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022104344A (ja) * 2020-12-28 2022-07-08 セイコーエプソン株式会社 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法
CN113114251B (zh) * 2021-04-22 2024-02-20 锐迪科创微电子（北京）有限公司 模数转换器、积分三角调制器及其控制电路
IT202100010280A1 (it) * 2021-04-22 2022-10-22 St Microelectronics Srl Circuito di auto-calibrazione per modulatori delta-sigma, dispositivo e procedimento corrispondenti

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184792A (ja) 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたａ／ｄ変換回路
US5252484A (en) * 1988-11-29 1993-10-12 Minnesota Mining And Manufacturing Company Rapid read-out biological indicator
US5148167A (en) * 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5392043A (en) * 1993-10-04 1995-02-21 General Electric Company Double-rate sampled signal integrator
US20030146786A1 (en) * 2002-02-04 2003-08-07 Kush Gulati ADC having chopper offset cancellation
US6744394B2 (en) 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
TWI223499B (en) * 2003-05-07 2004-11-01 Macronix Int Co Ltd Nested chopper delta-sigma modulator
JP4299588B2 (ja) * 2003-05-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
US7535392B2 (en) * 2007-10-04 2009-05-19 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
US7839316B2 (en) * 2008-12-31 2010-11-23 Texas Instruments Incorporated Chopping technique for continuous time sigma-delta ADCs without Q-noise folding
JP2010283745A (ja) * 2009-06-08 2010-12-16 Toshiba Corp アナログデジタル変換回路及び光結合型絶縁回路
JP5565859B2 (ja) 2010-05-24 2014-08-06 株式会社エイアールテック デルタシグマａｄ変換器
US8471744B1 (en) 2011-12-01 2013-06-25 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Reduced residual offset sigma delta analog-to-digital converter (ADC) with chopper timing at end of integrating phase before trailing edge
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
US9136867B2 (en) * 2012-04-19 2015-09-15 Toyota Jidosha Kabushiki Kaisha ΔΣ-modulator and ΔΣ-A/D converter
EP2658131A1 (en) * 2012-04-24 2013-10-30 Texas Instruments Deutschland Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling
US8604861B1 (en) * 2012-06-19 2013-12-10 Infineon Technologies Ag System and method for a switched capacitor circuit
JP6632425B2 (ja) 2016-02-26 2020-01-22 旭化成エレクトロニクス株式会社 インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマａｄ変換器
US9685967B1 (en) * 2016-09-08 2017-06-20 Infineon Technologies Ag Chopper stabilized sigma delta ADC
US10177779B2 (en) * 2016-12-23 2019-01-08 Avnera Corporation Chopper stabilized comparator for successive approximation register analog to digital converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184792A (ja) 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器

Also Published As

Publication number Publication date
CN109586727A (zh) 2019-04-05
CN109586727B (zh) 2023-09-15
TW201924230A (zh) 2019-06-16
TWI748128B (zh) 2021-12-01
JP7074446B2 (ja) 2022-05-24
US10461769B2 (en) 2019-10-29
JP2019068129A (ja) 2019-04-25
US20190097647A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
US9467163B1 (en) Power reduction in delta sigma modulator
US10790851B2 (en) Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter
CN107925415B (zh) A/d转换器
US5461381A (en) Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
JPH088489B2 (ja) アナログ・ディジタル変換用の二倍速度過剰標本化補間変調器
KR20190037150A (ko) Δς 변조기
JP5811153B2 (ja) Ａ／ｄ変換装置
US9077373B1 (en) Analog-to-digital conversion apparatus
US8344796B2 (en) Switched capacitor circuit
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
JPH04233332A (ja) アナログ‐ディジタル変換器
WO2021032837A1 (en) Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
US9800262B1 (en) Precision low noise continuous time sigma delta converter
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
CN111181567B (zh) Δς调制器、δς调制型a/d转换器以及增量式δς调制型a/d转换器
JP2011244200A (ja) デルタシグマ変調装置
WO2017208635A1 (ja) Ａ／ｄ変換器
US20230421170A1 (en) Delta-sigma modulator
US20200358454A1 (en) Delta-sigma modulator and analog-to-digital converter including the same
KR20200105203A (ko) 델타-시그마 변조기의 연산 증폭기
Ritter et al. A power efficient MDAC design with correlated double sampling for a 2-step-flash ADC