TWI748128B - Δς調變器 - Google Patents

Δς調變器 Download PDF

Info

Publication number
TWI748128B
TWI748128B TW107132217A TW107132217A TWI748128B TW I748128 B TWI748128 B TW I748128B TW 107132217 A TW107132217 A TW 107132217A TW 107132217 A TW107132217 A TW 107132217A TW I748128 B TWI748128 B TW I748128B
Authority
TW
Taiwan
Prior art keywords
capacitor
signal
circuit
output
analog
Prior art date
Application number
TW107132217A
Other languages
English (en)
Other versions
TW201924230A (zh
Inventor
今泉栄亀
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201924230A publication Critical patent/TW201924230A/zh
Application granted granted Critical
Publication of TWI748128B publication Critical patent/TWI748128B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種ΔΣ調變器，包括：第1積分電路，具有第1電容器及第2電容器，對類比輸入訊號與反饋類比訊號進行積分；第2積分電路，具有第3電容器及第4電容器，對第1積分電路的輸出訊號進行積分；差動放大器，輸入端子與輸出端子經由開關電路進行切換而與第1電容器及第2電容器、或第3電容器及第4電容器的任一者連接；斬波器開關，對連接第1電容器及第2電容器的輸入端子的極性及輸出端子的極性進行切換；量化器，將經相加的訊號與基準訊號進行比較，並輸出數位值；以及數位/類比轉換器，輸出對應於數位值的反饋類比訊號。

Description

ΔΣ調變器
本發明是有關於一種用於ΔΣ型類比/數位轉換器的高次的ΔΣ調變器。
在類比/數位轉換器中有奈奎斯特（nyquist）型類比/數位轉換器與過取樣（oversample）型類比/數位轉換器。在訊號頻帶比較窄之測量用途的類比/數位轉換器，大多使用容易實現高精度且電路規模小的過取樣型類比/數位轉換器，特別是ΔΣ型類比/數位轉換器。
ΔΣ型類比/數位轉換器包括ΔΣ調變器與數位濾波器，所述ΔΣ調變器包含將輸入類比訊號與規定的反饋類比訊號的差分訊號放大並進行積分的多段的放大積分電路、將放大積分電路的輸出加以數位值化的量化器、及根據數位值生成反饋類比訊號的數位/類比轉換器，所述數位濾波器包含根據自ΔΣ調變器中輸出的數位值的數值列算出最終的類比/數位轉換值的降頻濾波器（decimation filter）等。ΔΣ型類比/數位轉換器的精度依存於ΔΣ調變器的結構，因此為了實現高精度而將多段的放大積分電路串聯連接。
但是，近年來的ΔΣ調變器被期望不僅精度高，而且電路規模小、消耗電流少。
圖4是表示習知的二次的ΔΣ調變器600的方塊圖。 習知的ΔΣ調變器600包括：包含輸入輸入訊號Vin的初級差分放大積分電路611與第二級放大積分電路612的放大積分電路61、輸出數位訊號Dout的量化器62、及將數位訊號Dout加以類比訊號化的數位/類比轉換器63。
初級差分放大積分電路611包括：將輸入訊號Vin放大（b倍）的放大器、將類比訊號放大（-b倍）的放大器、使兩個放大器的輸出訊號相加的加法電路、及對加法電路的輸出進行積分的積分電路。
第二級放大積分電路612包括：將初級差分放大積分電路611的輸出放大（c1倍）的放大器、及對放大器的輸出進行積分的積分電路。積分電路包含無延遲的積分電路。
量化器62包括：使輸入訊號Vin、將初級差分放大積分電路611的輸出放大所得的放大（a1 倍）訊號、及將第二級放大積分電路612的輸出放大所得的放大（a2 倍）訊號相加的加法器，以及將相加訊號與規定的基準電壓進行比較的比較器。
圖5是表示習知的ΔΣ調變器600的電路圖。ΔΣ調變器600將輸入訊號做為差動訊號（Vin+、Vin-），並輸出數位訊號Dout（XDout）。另外，差分放大積分電路611與放大積分電路612包含可一體地實現放大功能與積分功能的切換式電容放大器（switched capacitor amplifier）。而且，構成差分放大積分電路611與放大積分電路612的切換式電容放大器因差分放大積分電路611與放大積分電路612相互以相反的模式動作，故呈利用開關電路進行切換來共用放大器613的結構。
席知的ΔΣ調變器600藉由如以上般構成，不僅精度高，而且電路規模小、消耗電流變低。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-184792號公報
[發明所欲解決之課題]
但是，在習知的ΔΣ調變器600中，存在切換式電容放大器中所使用之放大器613的偏移電壓使類比/數位轉換的精度劣化的情況。 本發明的目的在於減少共用放大器的ΔΣ調變器中的放大器的偏移電壓對於類比/數位轉換的精度的影響。 [解決課題之手段]
為了解決席知的課題，本發明的ΔΣ調變器的特徵在於包括： 第1積分電路，具有第1電容器及第2電容器，對類比輸入訊號與反饋類比訊號進行積分； 第2積分電路，具有第3電容器及第4電容器，對第1積分電路的輸出訊號進行積分； 差動放大器，輸入端子與輸出端子經由開關電路進行切換而與第1電容器及第2電容器、或第3電容器及第4電容器連接； 斬波器開關（chopper switch），對連接第1電容器及第2電容器的差動放大器的輸入端子的極性及輸出端子的極性進行切換； 量化器，將類比輸入訊號與第1積分電路的輸出訊號及第2積分電路的輸出訊號相加所得的訊號和基準訊號進行比較，並輸出數位值；以及 數位/類比轉換器，對應於量化器所輸出的數位值輸出反饋類比訊號。
另外，本發明的ΔΣ調變器的特徵在於包括： 第1積分電路，具有第1電容器及第2電容器，對類比輸入訊號與反饋類比訊號進行積分； 第2積分電路，具有第3電容器及第4電容器，對第1積分電路的輸出訊號進行積分； 差動放大器，輸入端子與輸出端子經由開關電路進行切換而與第1電容器及第2電容器、或第3電容器及第4電容器連接； 量化器，將類比輸入訊號與第1積分電路的輸出訊號及第2積分電路的輸出訊號相加所得的訊號和基準訊號進行比較，並輸出數位值；以及 數位/類比轉換器，對應於量化器所輸出的數位值輸出反饋類比訊號， 其中差動放大器是對連接第1電容器及第2電容器、或第3電容器及第4電容器的差動放大器的輸入端子的極性及輸出端子的極性進行切換的斬波器放大器（chopper amplifier）。 [發明的效果]
根據本發明的ΔΣ調變器，在包括多級的放大積分電路的ΔΣ調變器中，設為以一個差動放大器共用初級及下一級中所使用的差動放大器的結構，在初級積分電路中，設為對與共用的差動放大器的連接進行切換的結構，因此可減少初級放大積分動作中所使用的差動放大器的偏移電壓對於類比/數位轉換精度的影響。
圖1是表示本發明的第一實施方式的二次的ΔΣ調變器100的電路圖。
本實施方式的ΔΣ調變器100包括：放大積分電路11、量化器12、及數位/類比轉換器13。
放大積分電路11包括：初級的積分電路111，包含取樣電容器Csp1、取樣電容器Csn1與積分用的反饋電容器Cfp1、反饋電容器Cfn1及多個開關；積分電路112，包含取樣電容器Csp2、取樣電容器Csn2與積分用的反饋電容器Cfp2、反饋電容器Cfn2及多個開關；多個開關及差動放大器113，用於將積分電路111及積分電路112中的取樣電容器Csp1、取樣電容器Csn1及取樣電容器Csp2、取樣電容器Csn2的電荷轉送至反饋電容器Cfp1、反饋電容器Cfn1及反饋電容器Cfp2、反饋電容器Cfn2中並進行放大積分；以及斬波器開關114，對連接積分電路111的反饋電容器Cfp1、反饋電容器Cfn1的差動放大器113的輸入輸出端子的極性進行切換。
量化器12包括：加法電路121，包含對輸入訊號Vin+及輸入訊號Vin-進行取樣的取樣電容器Ccpi及取樣電容器Ccni、對積分電路111所輸出的積分電壓進行取樣的取樣電容器Ccp1及取樣電容器Ccn1、以及對積分電路112所輸出的積分電壓進行取樣的取樣電容器Ccp2及取樣電容器Ccn2，且使所述電壓相加；以及比較器122，將加法電路121所輸出的相加訊號與規定的基準電壓進行比較。
數位/類比轉換器13包括對應於量化器12的輸出訊號輸出電壓VR+或電壓VR-的開關。
包含取樣電容器Csp1、取樣電容器Csn1與反饋電容器Cfp1、反饋電容器Cfn1及多個開關的電路具有加法功能、或藉由與差動放大器113連接而亦具有放大功能，但為了便於說明，稱為積分電路。另外，包含取樣電容器Csp2、取樣電容器Csn2與反饋電容器Cfp2、反饋電容器Cfn2及多個開關的電路藉由與差動放大器113連接而具有放大功能，但為了便於說明，稱為積分電路。
本實施方式的ΔΣ調變器100將輸入訊號做為差動訊號Vin+、差動訊號Vin-，將輸出訊號做為數位訊號Dout（XDout）。做為各開關的控制訊號的時脈φ1、時脈φ2、時脈φa、時脈φb例如為如圖2所示的波形。開關構成為：控制訊號為高準位（high）時接通，控制訊號為低準位（low）時斷開。積分電路111及積分電路112變成1/2時脈延遲的切換式電容放大器。另外，時脈φr是於初期狀態下，對反饋電容器Cfp1、反饋電容器Cfn1、反饋電容器Cfp2、反饋電容器Cfn2進行重置的訊號，因此未特別圖示。
當時脈φ1為高且時脈φ2為低時，積分電路111將輸入訊號Vin+及輸入訊號Vin-取樣至取樣電容器Csp1及取樣電容器Csn1中。
當時脈φ1為低且時脈φ2為高時，積分電路111對應於量化器12所輸出的數位訊號Dout，將做為反饋類比訊號的電壓VR+或電壓VR-施加至取樣電容器Csp1及取樣電容器Csn1中。
另外，當時脈φ1為低且時脈φ2為高時，積分電路111將被取樣至取樣電容器Csp1及取樣電容器Csn1中的電荷轉送至反饋電容器Cfp1及反饋電容器Cfn1中，差動放大器113的輸入輸出端子與反饋電容器Cfp1及反饋電容器Cfn1的兩端連接，對所述電荷進行積分並輸出。
當時脈φ1為高且時脈φ2為低時，積分電路112將被取樣至取樣電容器Csp2及取樣電容器Csn2中的電荷轉送至反饋電容器Cfp2及反饋電容器Cfn2中，差動放大器113的輸入輸出端子與反饋電容器Cfp2及反饋電容器Cfn2的兩端連接，對所述電荷進行積分並輸出。
當時脈φ1為低準位且時脈φ2為高準位時，積分電路112將積分電路111所輸出的積分電壓取樣至取樣電容器Csp2及取樣電容器Csn2中。
當時脈φ1為高準位且時脈φ2為低準位時，差動放大器113與積分電路112連接，當時脈φ1為低準位且時脈φ2為高準位時，差動放大器113經由斬波器開關114而與積分電路111連接。
斬波器開關114根據時脈φa及時脈φb，對連接積分電路111的反饋電容器Cfp1及反饋電容器Cfn1的差動放大器113的輸入輸出端子的極性進行切換。
在量化器12的加法電路121，當時脈φ1為高準位且時脈φ2為低準位時，電容器Ccpi及電容器Ccni被施加輸入訊號Vin+、輸入訊號Vin-，電容器Ccp1及電容器Ccn1被施加接地電位，電容器Ccp2及電容器Ccn2被施加積分電路112的積分電壓，並使所述電壓相加。而且，量化器12的比較器122將該相加電壓與規定的基準電壓進行比較，並輸出數位訊號Dout。
在量化器12的加法電路121，當時脈φ1為低準位且時脈φ2為高準位時，電容器Ccpi及電容器Ccni被施加接地電位，電容器Ccp1及電容器Ccn1被施加積分電路111的積分電壓，電容器Ccp2及電容器Ccn2被施加接地電位，並進行取樣動作。
以下，根據圖2的時序圖對本實施方式的ΔΣ調變器100的動作進行說明。
若在時刻T1時脈φ2變成低準位，在時刻T2時脈φ1變成高準位，則在時刻T2至時刻T3，積分電路111將輸入訊號Vin+及輸入訊號Vin-取樣至取樣電容器Csp1及取樣電容器Csn1中。
在量化器12的加法電路121，電容器Ccpi被施加輸入訊號Vin+，電容器Ccni被施加輸入訊號Vin-，電容器Ccp1及電容器Ccn1被施加接地電位，電容器Ccp2及電容器Ccn2被施加積分電路112的積分電壓，並使所述電壓相加。而且，量化器12的比較器122將該相加電壓與規定的基準電壓進行比較，並輸出數位訊號Dout。
當量化器12的輸出訊號Dout為高準位時，數位/類比轉換器13輸出電壓VR+，當量化器12的輸出訊號Dout為低準位時，數位/類比轉換器13輸出電壓VR-。
繼而，若在時刻T3時脈φ1變成低準位，在時刻T4時脈φ2變成高準位，則在時刻T4至時刻T5，積分電路111在取樣電容器Csp1及取樣電容器Csn1被施加數位/類比轉換器13所輸出的電壓VR+或電壓VR-。
另外，積分電路111將被取樣至取樣電容器Csp1及取樣電容器Csn1中的電荷轉送至反饋電容器Cfp1及反饋電容器Cfn1中，差動放大器113的輸入輸出端子經由斬波器開關114而與反饋電容器Cfp1及反饋電容器Cfn1的兩端連接，因此對所述電荷進行積分並輸出。
積分電路112將積分電路111所輸出的積分電壓取樣至取樣電容器Csp2及取樣電容器Csn2中。
在量化器12的加法電路121，取樣電容器Ccpi及取樣電容器Ccni被施加接地電位，在取樣電容器Ccp1及取樣電容器Ccn1被施加積分電路111的積分電壓，在取樣電容器Ccp2及取樣電容器Ccn2被施加接地電位，且為取樣動作狀態，不朝比較器122中輸出電壓。
接著，若在時刻T5時脈φ2變成低準位，在時刻T6時脈φ1變成高準位，則在時刻T6至時刻T7，積分電路112將被取樣至取樣電容器Csp2及取樣電容器Csn2中的電荷轉送至反饋電容器Cfp2及反饋電容器Cfn2中，差動放大器113的輸入輸出端子經由斬波器開關114而與反饋電容器Cfp2及反饋電容器Cfn2的兩端連接，對所述電荷進行積分並輸出。
在量化器12的加法電路121，在取樣電容器Ccpi及取樣電容器Ccni被施加輸入訊號Vin+、輸入訊號Vin-，在取樣電容器Ccp1及取樣電容器Ccn1被施加接地電位，在取樣電容器Ccp2及取樣電容器Ccn2被施加積分電路112的積分電壓，並使所述電壓相加。而且，比較器122將該相加電壓與規定的基準電壓進行比較，並輸出數位訊號Dout。
當量化器12的輸出訊號Dout為高準位時，數位/類比轉換器13輸出電壓VR+，當量化器12的輸出訊號Dout為低準位時，數位/類比轉換器13輸出電壓VR-。
另外，積分電路111將輸入訊號Vin+及輸入訊號Vin-取樣至取樣電容器Csp1及取樣電容器Csn1中。
本實施方式的ΔΣ調變器100重複如以上所說明的動作，而將所輸入的類比訊號轉換成數位訊號。
此處，控制斬波器開關114的時脈φa在時刻T1至時刻T2之間切換成高準位，在時刻T5至時刻T6之間切換成低準位。另外，時脈φb在時刻T1至時刻T2之間切換成低準位，在時刻T5至時刻T6之間切換成高準位。
因此，在時刻T4至時刻T5，差動放大器113的負輸入端子及正輸出端子與反饋電容器Cfp1的兩端連接，差動放大器113的正輸入端子及負輸出端子與反饋電容器Cfn1的兩端連接。另外，在時刻T8至時刻T9，差動放大器113的正輸入端子及負輸出端子與反饋電容器Cfp1的兩端連接，差動放大器113的負輸入端子及正輸出端子與反饋電容器Cfn1的兩端連接。
如此，在時刻T4至時刻T5的積分處理與時刻T8至時刻T9的積分處理中，切換差動放大器113與反饋電容器Cfp1及反饋電容器Cfn1的連接，藉此可消除初級的積分電路111的積分動作中的差動放大器113的偏移電壓的影響。
具體而言，差動放大器113的偏移電壓移動至時脈φa（φb）的頻率以上的區域中，因此可藉由未圖示的後級的數位濾波器（於此情況下為低通濾波器）來去除量化器12所輸出的數位訊號Dout（XDout）。
如以上所說明般，本實施方式的ΔΣ調變器100包括對連接積分電路111的反饋電容器Cfp1及反饋電容器Cfn1的差動放大器113的輸入輸出端子的極性進行切換的斬波器開關114，藉此可消除類比/數位轉換中的差動放大器113的偏移電壓的影響，因此可實現精度高的ΔΣ調變器。
將本實施方式的ΔΣ調變器100設為於初級的積分電路111與差動放大器113連接時藉由斬波器開關114來進行切換的結構。ΔΣ調變器因初級的積分電路的雜訊（偏移電壓）的影響對於精度占支配地位，故可期待充分的效果
再者，於本實施方式中，將時脈φa及時脈φb設為時脈φ1及時脈φ2的1/2的頻率進行了說明，但只要是藉由後級的數位濾波器而充分地衰減的區域的頻率即可，另外，未必需要是單一頻率，亦可包含幾個頻率成分。
圖3是表示第二實施方式的二次的ΔΣ調變器200的電路圖。
本實施方式的ΔΣ調變器200包括：放大積分電路11、量化器12、及數位/類比轉換器13。將ΔΣ調變器200設為如下的結構：在ΔΣ調變器100的放大積分電路11中，將差動放大器113設為更包括斬波器開關的斬波器放大器115，並刪減了斬波器開關114。其他電路結構及控制訊號與ΔΣ調變器100相同，因此省略說明。
如此，藉由將差動放大器113設為斬波器放大器115，放大積分電路11的積分電路112亦可對連接反饋電容器Cfp2及反饋電容器Cfn2的差動放大器113的輸入輸出端子的極性進行切換。因此，在時刻T2至時刻T3的積分處理與時刻T6至時刻T7的積分處理中，切換差動放大器113與反饋電容器Cfp2及反饋電容器Cfn2的連接，藉此亦可消除積分電路112的積分動作中的差動放大器113的偏移電壓的影響。
如以上所說明般，將本實施方式的ΔΣ調變器200設為對積分電路111及積分電路112的反饋電容器Cfp1、反饋電容器Cfn1及反饋電容器Cfp2、反饋電容器Cfn2與差動放大器113的輸入輸出端子的連接進行切換的斬波器放大器結構，因此可消除類比/數位轉換中的差動放大器113的偏移電壓的影響，因此可實現精度高的ΔΣ調變器。
將本實施方式的ΔΣ調變器200設為於積分電路111及積分電路112與差動放大器113連接時切換輸入輸出端子的連接的斬波器放大器結構，因此當具有於積分電路112中輸入訊號亦被放大的結構時可期待效果。
以上，對本發明的實施方式進行了說明，但本發明並不限定於該些實施方式。例如，即便輸入訊號Vin+及輸入訊號Vin-的同相電壓與差動放大器113的同相電壓不同，另外，即便輸入訊號Vin+及輸入訊號Vin-的訊號範圍與差動放大器113的差動範圍中存在偏移，亦可應用本發明的技術思想，可獲得相同的效果。另外，例如即便是三次以上的ΔΣ調變器，亦可應用本發明的技術思想，可獲得相同的效果。
11、61、612‧‧‧放大積分電路12、62‧‧‧量化器13、63‧‧‧數位/類比轉換器100、200、600‧‧‧ΔΣ調變器111、112‧‧‧積分電路113‧‧‧差動放大器114‧‧‧斬波器開關115‧‧‧斬波器放大器121‧‧‧加法電路122‧‧‧比較器611‧‧‧差分放大積分電路613‧‧‧放大器Csp1、Csn1、Csp2、Csn2、Ccpi、Ccni、Ccp1、Ccn1、Ccp2、Ccn2‧‧‧取樣電容器Cfp1、Cfn1、Cfp2、Cfn2‧‧‧反饋電容器Dout、XDout‧‧‧數位訊號T1～T9‧‧‧時刻Vin、Vin+、Vin-‧‧‧輸入訊號VR+、VR-‧‧‧電壓φ1、φ2、φa、φb、φr‧‧‧時脈
圖1是表示第一實施方式的二次ΔΣ調變器的電路圖。 圖2是表示各開關的控制訊號的一例的時序圖。 圖3是表示第二實施方式的二次ΔΣ調變器的電路圖。 圖4是表示習知的二次ΔΣ調變器的方塊圖。 圖5是表示習知的二次ΔΣ調變器的電路圖。
11‧‧‧放大積分電路
12‧‧‧量化器
13‧‧‧數位/類比轉換器
100‧‧‧ΔΣ調變器
111、112‧‧‧積分電路
113‧‧‧差動放大器
114‧‧‧斬波器開關
121‧‧‧加法電路
122‧‧‧比較器
Csp1、Csn1、Csp2、Csn2、Ccpi、Ccni、Ccp1、Ccn1、Ccp2、Ccn2‧‧‧取樣電容器
Cfp1、Cfn1、Cfp2、Cfn2‧‧‧反饋電容器
Dout、XDout‧‧‧數位訊號
Vin+、Vin-‧‧‧輸入訊號
VR+、VR-‧‧‧電壓
φ 1、φ 2、φ a、φ b、φ r‧‧‧時脈

Claims (2)

  1. 一種△Σ調變器，其特徵在於包括：第1積分電路，具有第1電容器及第2電容器，對類比輸入訊號與反饋類比訊號進行積分；第2積分電路，具有第3電容器及第4電容器，對所述第1積分電路的輸出訊號進行積分；共用差動放大器，在第1時間由所述第1積分電路與在第二時間由所述第2積分電路之間被交地替共用，具有輸入端子與輸出端子經由開關電路進行切換而在所述第1時間與所述第1電容器及第2電容器連接，且在所述第2時間與所述第3電容器及第4電容器連接；斬波器開關，對連接所述第1電容器及第2電容器的所述輸入端子的極性及所述輸出端子的極性進行切換；量化器，將所述類比輸入訊號與所述第1積分電路的輸出訊號及所述第2積分電路的輸出訊號相加所得的訊號與基準訊號進行比較，並輸出數位值；以及數位/類比轉換器，對應於所述量化器所輸出的數位值輸出所述反饋類比訊號。
  2. 一種△Σ調變器，其特徵在於包括：第1積分電路，具有第1電容器及第2電容器，對類比輸入訊號與反饋類比訊號進行積分；第2積分電路，具有第3電容器及第4電容器，對所述第1 積分電路的輸出訊號進行積分；共用差動放大器，在第1時間由所述第1積分電路與在第二時間由所述第2積分電路之間被交地替共用，具有輸入端子與輸出端子，所述輸入端子與所述輸出端子經由開關電路進行切換而在所述第1時間與所述第1電容器及第2電容器連接，且在所述第2時間與所述第3電容器及第4電容器連接；量化器，將所述類比輸入訊號與所述第1積分電路的輸出訊號及所述第2積分電路的輸出訊號相加所得的訊號與基準訊號進行比較，並輸出數位值；以及數位/類比轉換器，對應於所述量化器所輸出的數位值輸出所述反饋類比訊號，其中所述共用差動放大器包含對所述輸入端子的極性及所述輸出端子的極性進行切換的斬波器放大器，所述輸入端子與所述輸出端子經由所述開關電路交替地在所述第1時間與所述第1電容器及第2電容器連接，且在所述第2時間與所述第3電容器及第4電容器連接。
TW107132217A 2017-09-28 2018-09-13 Δς調變器 TWI748128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-188603 2017-09-28
JP2017188603A JP7074446B2 (ja) 2017-09-28 2017-09-28 Δς変調器

Publications (2)

Publication Number Publication Date
TW201924230A TW201924230A (zh) 2019-06-16
TWI748128B true TWI748128B (zh) 2021-12-01

Family

ID=65806854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132217A TWI748128B (zh) 2017-09-28 2018-09-13 Δς調變器

Country Status (5)

Country Link
US (1) US10461769B2 (zh)
JP (1) JP7074446B2 (zh)
KR (1) KR20190037150A (zh)
CN (1) CN109586727B (zh)
TW (1) TWI748128B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022104344A (ja) * 2020-12-28 2022-07-08 セイコーエプソン株式会社 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法
IT202100010280A1 (it) * 2021-04-22 2022-10-22 St Microelectronics Srl Circuito di auto-calibrazione per modulatori delta-sigma, dispositivo e procedimento corrispondenti
CN113114251B (zh) * 2021-04-22 2024-02-20 锐迪科创微电子（北京）有限公司 模数转换器、积分三角调制器及其控制电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148167A (en) * 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
TW200425645A (en) * 2003-05-07 2004-11-16 Macronix Int Co Ltd Nested chopper delta-sigma modulator
US20110025402A1 (en) * 2008-12-31 2011-02-03 Texas Instruments Incorporated Chopping technique for continuous time sigma-delta adcs without q-noise folding
US20130278454A1 (en) * 2012-04-24 2013-10-24 Texas Instrument Deutschland Gmbh Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
US9685967B1 (en) * 2016-09-08 2017-06-20 Infineon Technologies Ag Chopper stabilized sigma delta ADC

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたａ／ｄ変換回路
US5252484A (en) * 1988-11-29 1993-10-12 Minnesota Mining And Manufacturing Company Rapid read-out biological indicator
US5392043A (en) * 1993-10-04 1995-02-21 General Electric Company Double-rate sampled signal integrator
US20030146786A1 (en) * 2002-02-04 2003-08-07 Kush Gulati ADC having chopper offset cancellation
US6744394B2 (en) 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
JP4299588B2 (ja) * 2003-05-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
US7535392B2 (en) * 2007-10-04 2009-05-19 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
JP2010283745A (ja) * 2009-06-08 2010-12-16 Toshiba Corp アナログデジタル変換回路及び光結合型絶縁回路
JP5565859B2 (ja) 2010-05-24 2014-08-06 株式会社エイアールテック デルタシグマａｄ変換器
US8471744B1 (en) 2011-12-01 2013-06-25 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Reduced residual offset sigma delta analog-to-digital converter (ADC) with chopper timing at end of integrating phase before trailing edge
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
US9136867B2 (en) * 2012-04-19 2015-09-15 Toyota Jidosha Kabushiki Kaisha ΔΣ-modulator and ΔΣ-A/D converter
US8604861B1 (en) * 2012-06-19 2013-12-10 Infineon Technologies Ag System and method for a switched capacitor circuit
JP2016184792A (ja) 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器
JP6632425B2 (ja) 2016-02-26 2020-01-22 旭化成エレクトロニクス株式会社 インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマａｄ変換器
US10177779B2 (en) * 2016-12-23 2019-01-08 Avnera Corporation Chopper stabilized comparator for successive approximation register analog to digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148167A (en) * 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
TW200425645A (en) * 2003-05-07 2004-11-16 Macronix Int Co Ltd Nested chopper delta-sigma modulator
US20110025402A1 (en) * 2008-12-31 2011-02-03 Texas Instruments Incorporated Chopping technique for continuous time sigma-delta adcs without q-noise folding
US20130278454A1 (en) * 2012-04-24 2013-10-24 Texas Instrument Deutschland Gmbh Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
US9685967B1 (en) * 2016-09-08 2017-06-20 Infineon Technologies Ag Chopper stabilized sigma delta ADC

Also Published As

Publication number Publication date
CN109586727B (zh) 2023-09-15
US20190097647A1 (en) 2019-03-28
JP7074446B2 (ja) 2022-05-24
US10461769B2 (en) 2019-10-29
JP2019068129A (ja) 2019-04-25
TW201924230A (zh) 2019-06-16
KR20190037150A (ko) 2019-04-05
CN109586727A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US9391628B1 (en) Low noise precision input stage for analog-to-digital converters
TWI748128B (zh) Δς調變器
US9467163B1 (en) Power reduction in delta sigma modulator
US20190363731A1 (en) Delta-sigma modulator, delta-sigma a/d converter, and incremental delta-sigma a/d converter
JPH088489B2 (ja) アナログ・ディジタル変換用の二倍速度過剰標本化補間変調器
EP2027654A1 (en) A/d converter and a/d converting method
JP5811153B2 (ja) Ａ／ｄ変換装置
US9641192B1 (en) Methods and apparatus for a delta sigma ADC with parallel-connected integrators
US9077373B1 (en) Analog-to-digital conversion apparatus
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
US11611347B2 (en) Integrator and analog-to-digital converter
Brewer et al. A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
US10985774B2 (en) Delta-sigma modulator and analog-to-digital converter including the same
Singh et al. A 14 bit dual channel incremental continuous-time delta sigma modulator for multiplexed data acquisition
CN111181567B (zh) Δς调制器、δς调制型a/d转换器以及增量式δς调制型a/d转换器
TWI437826B (zh) 共享之交換電容式積分器及三角積分調變器及其運作方法
US20230421170A1 (en) Delta-sigma modulator
US11133821B2 (en) Delta-sigma modulator and analog-to-digital converter including the same
JP6132095B2 (ja) 信号変換装置
US11070226B2 (en) A/D conversion device
CN107979375B (zh) Σ-δ模数转换器
JP5655033B2 (ja) サンプリング回路および積分回路
KR20200105203A (ko) 델타-시그마 변조기의 연산 증폭기