KR20190034191A - 송신 장치, 송신 방법, 및 통신 시스템 - Google Patents

송신 장치, 송신 방법, 및 통신 시스템 Download PDF

Info

Publication number
KR20190034191A
KR20190034191A KR1020197000278A KR20197000278A KR20190034191A KR 20190034191 A KR20190034191 A KR 20190034191A KR 1020197000278 A KR1020197000278 A KR 1020197000278A KR 20197000278 A KR20197000278 A KR 20197000278A KR 20190034191 A KR20190034191 A KR 20190034191A
Authority
KR
South Korea
Prior art keywords
voltage
driver
switch
output terminal
signal
Prior art date
Application number
KR1020197000278A
Other languages
English (en)
Other versions
KR102276012B1 (ko
Inventor
타카히로 시마다
히로아키 하야시
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20190034191A publication Critical patent/KR20190034191A/ko
Application granted granted Critical
Publication of KR102276012B1 publication Critical patent/KR102276012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Abstract

본 개시의 송신 장치는, 소정의 전압을 생성하는 전압 생성부와, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제1의 서브드라이버와, 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제2의 서브드라이버를 갖는 제1의 드라이버와, 엠퍼시스를 행하도록 제1의 드라이버의 동작을 제어하는 제어부를 구비한다.

Description

송신 장치, 송신 방법, 및 통신 시스템
본 개시는, 신호를 송신하는 송신 장치, 그와 같은 송신 장치에서 사용되는 송신 방법, 및, 그와 같은 송신 장치를 구비한 통신 시스템에 관한 것이다.
근래의 전자 기기의 고기능화 및 다기능화에 수반하여, 전자 기기에는, 반도체 칩, 센서, 표시 디바이스 등의 다양한 디바이스가 탑재된다. 이들의 디바이스 사이에서는, 많은 데이터의 교환이 행하여지고, 그 데이터량은, 전자 기기의 고기능화 및 다기능화에 응하여 많게 되어 오고 있다. 그래서, 종종, 예를 들면 수Gbps로 데이터를 송수신 가능한 고속 인터페이스를 이용하여, 데이터의 교환이 행하여진다.
고속 인터페이스에의 통신 성능의 향상을 도모하기 위해, 다양한 기술이 개시되어 있다. 예를 들면, 특허 문헌 1, 2에는, 3개의 전송로를 이용하여 3개의 차동 신호를 전송하는 통신 시스템이 개시되어 있다. 또한, 예를 들면, 특허 문헌 3에는, 프리엠퍼시스를 행하는 통신 시스템이 개시되어 있다.
일본 특개평06-261092호 공보 미국 특허 제8064535호 명세서 일본 특개2011-142382호 공보
그런데, 전자 기기에서는, 일반적으로 소비 전력의 저감이 요망되고 있고, 통신 시스템에서도, 소비 전력의 저감이 기대되고 있다.
소비 전력을 저감할 수 있는 송신 장치, 송신 방법, 및 통신 시스템을 제공하는 것이 바람직하다.
본 개시의 한 실시의 형태에서의 제1의 송신 장치는, 전압 생성부와, 제1의 드라이버와, 제어부를 구비하고 있다. 전압 생성부는, 소정의 전압을 생성하는 것이다. 제1의 드라이버는, 제1의 서브드라이버와, 제2의 서브드라이버를 갖고 있다. 제1의 서브드라이버는, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 것이다. 제2의 서브드라이버는, 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 것이다. 제어부는, 엠퍼시스를 행하도록 제1의 드라이버의 동작을 제어하는 것이다.
본 개시의 한 실시의 형태에서의 제2의 송신 장치는, 드라이버부와, 제어부와, 전압 생성부를 구비하고 있다. 드라이버부는, 3 이상의 소정수의 전압 상태를 이용하여 데이터 신호를 송신하고, 각 전압 상태에서의 전압을 설정 가능한 것이다. 제어부는, 소정수의 전압 상태 사이의 천이에 응한 엠퍼시스 전압을 설정함에 의해, 드라이버부에 엠퍼시스를 행하게 하는 것이다. 상기 드라이버부는, 제1의 전원으로부터 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부에서 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 것이다.
본 개시의 한 실시의 형태에서의 송신 방법은, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 제1의 서브드라이버의 동작을 제어함에 의해, 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정하고, 제2의 서브드라이버의 동작을 제어함에 의해, 엠퍼시스를 행하도록, 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정하는 것이다.
본 개시의 한 실시의 형태에서의 통신 시스템은, 송신 장치와, 수신 장치를 구비하고 있다. 송신 장치는, 전압 생성부와, 제1의 드라이버와, 제어부를 갖고 있다. 전압 생성부는, 소정의 전압을 생성하는 것이다. 제1의 드라이버는, 제1의 서브드라이버와, 제2의 서브드라이버를 갖고 있다. 제1의 서브드라이버는, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 것이다. 제2의 서브드라이버는, 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 것이다. 제어부는, 엠퍼시스를 행하도록 제1의 드라이버의 동작을 제어하는 것이다.
본 개시의 한 실시의 형태에서의 제1의 송신 장치, 송신 방법, 및 통신 시스템에서는, 제1의 출력 단자에서의 전압 상태는, 제1의 서브드라이버에 의해, 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정된다. 또한, 이 제1의 출력 단자에서의 각 전압 상태에서의 전압은, 제2의 서브드라이버에 의해 조정된다. 제1의 서브드라이버 및 제2의 서브드라이버는, 엠퍼시스를 행하도록 제어된다. 제1의 서브드라이버에는, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 제1의 스위치가 마련되고, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 제2의 스위치가 마련되고, 전압 생성부로부터 제1의 출력 단자로의 경로상에 제3의 스위치가 마련된다.
본 개시의 한 실시의 형태에서의 제2의 송신 장치에서는, 3 이상의 소정수의 전압 상태를 이용하여, 데이터 신호가 송신된다. 그리고, 소정수의 전압 상태 사이의 천이에 응한 엠퍼시스 전압을 설정함에 의해, 엠퍼시스가 행하여진다. 드라이버부에는, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 제1의 스위치가 마련되고, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 제2의 스위치가 마련되고, 전압 생성부로부터 제1의 출력 단자로의 경로상에 제3의 스위치가 마련된다.
본 개시의 한 실시의 형태에서의 제1 및 제2의 송신 장치, 송신 방법, 및 통신 시스템에 의하면, 제1의 전원으로부터 제1의 출력 단자로의 경로상에 제1의 스위치를 마련하고, 제2의 전원으로부터 제1의 출력 단자로의 경로상에 제2의 스위치를 마련하고, 전압 생성부로부터 제1의 출력 단자로의 경로상에 제3의 스위치를 마련 하였기 때문에, 소비 전력을 저감할 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과가 있어도 좋다.
도 1은 본 개시의 한 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 2는 도 1에 도시한 통신 시스템이 송수신하는 신호의 전압 상태를 도시하는 설명도.
도 3은 도 1에 도시한 통신 시스템이 송수신하는 신호의 전압 상태를 도시하는 다른 설명도.
도 4는 도 1에 도시한 통신 시스템이 송수신하는 심볼의 천이를 나타내는 설명도.
도 5는 도 1에 도시한 송신부의 한 구성례를 도시하는 블록도.
도 6은 도 5에 도시한 송신 심볼 생성부의 한 동작례를 도시하는 표.
도 7은 도 5에 도시한 출력부의 한 구성례를 도시하는 블록도.
도 8은 도 7에 도시한 드라이버의 한 구성례를 도시하는 블록도.
도 9는 도 7에 도시한 엠퍼시스 제어부의 한 동작례를 도시하는 표.
도 10a는 도 8에 도시한 드라이버의 한 동작례를 도시하는 설명도.
도 10b는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 10c는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 11a는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 11b는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 11c는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 12a는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 12b는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 12c는 도 8에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 13은 도 1에 도시한 수신부의 한 구성례를 도시하는 블록도.
도 14는 도 13에 도시한 수신부의 수신 동작의 한 예를 도시하는 설명도.
도 15는 도 7에 도시한 송신부의 한 동작례를 도시하는 파형도.
도 16은 도 8에 도시한 드라이버의 한 동작례를 도시하는 모식도.
도 17은 도 7에 도시한 송신부의 다른 동작례를 도시하는 파형도.
도 18은 도 8에 도시한 드라이버의 다른 동작례를 도시하는 모식도.
도 19는 도 7에 도시한 송신부의 다른 동작례를 도시하는 파형도.
도 20은 도 8에 도시한 드라이버의 한 동작례를 도시하는 모식도.
도 21a는 도 1에 도시한 통신 시스템의 한 동작례를 도시하는 타이밍 파형도.
도 21b는 도 1에 도시한 통신 시스템의 다른 동작례를 도시하는 타이밍 파형도.
도 21c는 도 1에 도시한 통신 시스템의 다른 동작례를 도시하는 타이밍 파형도.
도 21d는 도 1에 도시한 통신 시스템의 다른 동작례를 도시하는 타이밍 파형도.
도 21e는 도 1에 도시한 통신 시스템의 다른 동작례를 도시하는 타이밍 파형도.
도 22는 디엠퍼시스 동작을 행한 경우에 있어서의 신호의 한 예를 도시하는 아이 다이어그램.
도 23은 디엠퍼시스 동작을 행하지 않은 경우에 있어서의 신호의 한 예를 도시하는 아이 다이어그램.
도 24는 비교례에 관한 출력부의 한 구성례를 도시하는 블록도.
도 25는 도 24에 도시한 드라이버의 한 구성례를 도시하는 블록도.
도 26a는 도 25에 도시한 드라이버의 한 동작례를 도시하는 설명도.
도 26b는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 26c는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 27a는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 27b는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 27c는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 28a는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 28b는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 28c는 도 25에 도시한 드라이버의 다른 동작례를 도시하는 설명도.
도 29는 변형례에 관한 드라이버의 한 구성례를 도시하는 블록도.
도 30은 다른 변형례에 관한 드라이버의 한 구성례를 도시하는 블록도.
도 31은 다른 변형례에 관한 드라이버의 한 구성례를 도시하는 블록도.
도 32는 변형례에 관한 송신부의 한 구성례를 도시하는 블록도.
도 33은 도 32에 도시한 출력부의 한 구성례를 도시하는 블록도.
도 34는 다른 변형례에 관한 통신 시스템이 송수신하는 신호의 전압 상태를 도시하는 설명도.
도 35는 한 실시의 형태에 관한 통신 시스템이 적용된 스마트 폰의 외관 구성을 도시하는 사시도.
도 36은 한 실시의 형태에 관한 통신 시스템이 적용된 어플리케이션 프로세서의 한 구성례를 도시하는 블록도.
도 37은 한 실시의 형태에 관한 통신 시스템이 적용된 이미지 센서의 한 구성례를 도시하는 블록도.
도 38은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 39는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 40은 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면.
도 41은 도 40에 도시하는 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
이하, 본 개시의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 실시의 형태
2. 적용례
<1.실시의 형태>
[구성례]
도 1은, 한 실시의 형태에 관한 통신 시스템(통신 시스템(1))의 한 구성례를 도시하는 것이다. 통신 시스템(1)은, 디엠퍼시스(de-emphasis)에 의해 통신 성능의 향상을 도모하는 것이다.
통신 시스템(1)은, 송신 장치(10)와, 전송로(100)와, 수신 장치(30)를 구비하고 있다. 송신 장치(10)는, 3개의 출력 단자(ToutA, ToutB, ToutC)를 가지며, 전송로(100)는, 선로(110A, 110B, 110C)를 가지며, 수신 장치(30)는, 3개의 입력 단자(TinA, TinB, TinC)를 갖고 있다. 송신 장치(10)의 출력 단자(ToutA) 및 수신 장치(30)의 입력 단자(TinA)는, 선로(110A)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutB) 및 수신 장치(30)의 입력 단자(TinB)는, 선로(110B)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutC) 및 수신 장치(30)의 입력 단자(TinC)는, 선로(110C)를 통하여 서로 접속되어 있다. 선로(110A∼110C)의 특성 임피던스는, 이 예에서는 약 50[Ω]이다.
송신 장치(10)는, 출력 단자(ToutA)로부터 신호(SIGA)를 출력하고, 출력 단자(ToutB)로부터 신호(SIGB)를 출력하고, 출력 단자(ToutC)로부터 신호(SIGC)를 출력한다. 그리고, 수신 장치(30)는, 입력 단자(TinA)를 통하여 신호(SIGA)를 수신하고, 입력 단자(TinB)를 통하여 신호(SIGB)를 수신하고, 입력 단자(TinC)를 통하여 신호(SIGC)를 수신한다. 신호(SIGA, SIGB, SIGC)는, 각각, 3개의 전압 상태(SH, SM, SL)를 취할 수 있는 것이다.
도 2는, 3개의 전압 상태(SH, SM, SL)를 도시하는 것이다. 전압 상태(SH)는, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)에 대응하는 상태이다. 고레벨 전압(VH0, VH1, VH) 중, 고레벨 전압(VH0)은 가장 낮은 전압이고, 고레벨 전압(VH2)은 가장 높은 전압이다. 전압 상태(SM)는, 3개의 중레벨 전압(VM)(VM0, VM1plus, VM1minus)에 대응하는 상태이다. 중레벨 전압(VM0, VM1plus, VM1minus) 중, 중레벨 전압(VM1minus)은 가장 낮은 전압이고, 중레벨 전압(VM1plus)은 가장 높은 전압이다. 전압 상태(SL)는, 3개의 저레벨 전압(VL)(VL0, VL1, VL2)에 대응하는 상태이다. 저레벨 전압(VL0, VL1, VL2) 중, 저레벨 전압(VL0)은 가장 높은 전압이고, 저레벨 전압(VL2)은 가장 낮은 전압이다. 고레벨 전압(VH2)은, 디엠퍼시스를 걸지 않는 경우의 고레벨 전압이고, 중레벨 전압(VM0)은, 디엠퍼시스를 걸지 않는 경우의 중레벨 전압이고, 저레벨 전압(VL2)은, 디엠퍼시스를 걸지 않는 경우의 저레벨 전압이다.
도 3은, 신호(SIGA, SIGB, SIGC)의 전압 상태를 도시하는 것이다. 송신 장치(10)는, 3개의 신호(SIGA, SIGB, SIGC)를 이용하여, 6개의 심볼 "+x", "-x", "+y", "-y", "+z", "-z"를 송신한다. 예를 들면, 심볼 "+x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SH)로 하고, 신호(SIGB)를 전압 상태(SL)로 하고, 신호(SIGC)를 전압 상태(SM)로 한다. 심볼 "-x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SL)로 하고, 신호(SIGB)를 전압 상태(SH)로 하고, 신호(SIGC)를 전압 상태(SM)로 한다. 심볼 "+y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SM)로 하고, 신호(SIGB)를 전압 상태(SH)로 하고, 신호(SIGC)를 전압 상태(SL)로 한다. 심볼 "-y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SM)로 하고, 신호(SIGB)를 전압 상태(SL)로 하고, 신호(SIGC)를 전압 상태(SH)로 한다. 심볼 "+z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SL)로 하고, 신호(SIGB)를 전압 상태(SM)로 하고, 신호(SIGC)를 전압 상태(SH)로 한다. 심볼 "-z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 전압 상태(SH)로 하고, 신호(SIGB)를 전압 상태(SM)로 하고, 신호(SIGC)를 전압 상태(SL)로 하도록 되어 있다.
전송로(100)는, 이와 같은 신호(SIGA, SIGB, SIGC)를 이용하여, 심볼의 시퀀스를 전한다. 즉, 3개의 선로(110A, 110B, 110C)는, 심볼의 시퀀스를 전한 하나의 레인으로서 기능하도록 되어 있다.
(송신 장치(10))
송신 장치(10)는, 도 1에 도시한 바와 같이, 클록 생성부(11)와, 처리부(12)와, 송신부(20)를 갖고 있다.
클록 생성부(11)는, 클록 신호(TxCK)를 생성하는 것이다. 클록 신호(TxCK)의 주파수는, 예를 들면 2.5[㎓]이다. 또한, 이것으로 한정되는 것이 아니고, 예를 들면, 송신 장치(10)에서의 회로를, 이른바 하프 레이트 아키텍처를 이용하여 구성한 경우에는, 클록 신호(TxCK)의 주파수를 1.25[㎓]로 할 수 있다. 클록 생성부(11)는, 예를 들면 PLL(Phase Locked Loop)을 이용하여 구성되고, 예를 들면 송신 장치(10)의 외부로부터 공급되는 리퍼런스 클록(도시 생략)에 의거하여 클록 신호(TxCK)를 생성한다. 그리고, 클록 생성부(11)는, 이 클록 신호(TxCK)를, 처리부(12) 및 송신부(20)에 공급하도록 되어 있다.
처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성하는 것이다. 여기서, 1조(組)의 천이 신호(TxF0, TxR0, TxP0)는, 송신 장치(10)가 송신하는 심볼의 시퀀스에서의 심볼의 천이를 나타내는 것이다. 마찬가지로, 1조의 천이 신호(TxF1, TxR1, TxP1)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF2, TxR2, TxP2)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF3, TxR3, TxP3)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF4, TxR4, TxP4)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF5, TxR5, TxP5)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF6, TxR6, TxP6)는 심볼의 천이를 나타내는 것이다. 즉, 처리부(12)는, 7조의 천이 신호를 생성하는 것이다. 이하, 7조의 천이 신호 중의 임의의 1조를 나타내는 것으로서 천이 신호(TxF, TxR, TxP)를 적절히 이용한다.
도 4는, 천이 신호(TxF, TxR, TxP)와 심볼의 천이와의 관계를 도시하는 것이다. 각 천이에 붙인 3자릿수의 수치는, 천이 신호(TxF, TxR, TxP)의 값을 이 순서로 나타내는 것이다.
천이 신호(TxF)(Flip)는, "+x"와 "-x"의 사이에서 심볼을 천이시키고, "+y"와 "-y"의 사이에서 심볼을 천이시키고, "+z"와 "-z"의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxF)가 "1"인 경우에는, 심볼의 극성을 변경하도록(예를 들면 "+x"로부터 "-x"로) 천이하고, 천이 신호(TxF)가 "0"인 경우에는, 이와 같은 천이를 행하지 않도록 되어 있다.
천이 신호(TxR)(Rotation), TxP(Polarity)는, 천이 신호(TxF)가 "0"인 경우에 있어서, "+x"와 "-x" 이외와의 사이, "+y"와 "-y" 이외와의 사이, "+z"와 "-z" 이외와의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxR, TxP)가 "1", "0"인 경우에는, 심볼의 극성을 유지한 채, 도 4에서 우회전으로 (예를 들면 "+x"로부터 "+y"로) 천이하고, 천이 신호(TxR, TxP)가 "1", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 4에서 우회전으로 (예를 들면 "+x"로부터 "-y"로) 천이한다. 또한, 천이 신호(TxR, TxP)가 "0", "0"인 경우에는, 심볼의 극성을 유지한 채로, 도 4에서 좌회전으로 (예를 들면 "+x"로부터 "+z"로) 천이하고, 천이 신호(TxR, TxP)가 "0", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 4에서 좌회전으로 (예를 들면 "+x"로부터 "-z"로) 천이한다.
처리부(12)는, 이와 같은 천이 신호(TxF, TxR, TxP)를 7조 생성한다. 그리고, 처리부(12)는, 이 7조의 천이 신호(TxF, TxR, TxP)(천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6))를 송신부(20)에 공급하도록 되어 있다.
송신부(20)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.
도 5는, 송신부(20)의 한 구성례를 도시하는 것이다. 송신부(20)는, 시리얼라이저(21F, 21R, 21P)와, 송신 심볼 생성부(22)와, 출력부(26)를 갖고 있다.
시리얼라이저(21F)는, 천이 신호(TxF0∼TxF6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxF0∼TxF6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxF9)를 생성하는 것이다. 시리얼라이저(21R)는, 천이 신호(TxR0∼TxR6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxR0∼TxR6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxR9)를 생성하는 것이다. 시리얼라이저(21P)는, 천이 신호(TxP0∼TxP6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxP0∼TxP6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxP9)를 생성하는 것이다.
송신 심볼 생성부(22)는, 천이 신호(TxF9, TxR9, TxP9) 및 클록 신호(TxCK)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3) 및 심볼 신호(Dtx1, Dtx2, Dtx3)를 생성하는 것이다. 송신 심볼 생성부(22)는, 신호 생성부(23)와, 플립플롭(24)을 갖고 있다.
신호 생성부(23)는, 천이 신호(TxF9, TxR9, TxP9) 및 심볼 신호(Dtx1, Dtx2, Dtx3)에 의거하여, 현재의 심볼(NS)에 관한 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 구체적으로는, 신호 생성부(23)는, 심볼 신호(Dtx1, Dtx2, Dtx3)가 나타내는 심볼(하나 전의 심볼(DS))과, 천이 신호(TxF9, TxR9, TxP9)에 의거하여, 도 4에 도시한 바와 같이 현재의 심볼(NS)을 구하고, 심볼 신호(Tx1, Tx2, Tx3)로서 출력하도록 되어 있다.
플립플롭(24)은, 클록 신호(TxCK)에 의거하여 심볼 신호(Tx1, Tx2, Tx3)를 샘플링 하여, 그 샘플링 결과를 심볼 신호(Dtx1, Dtx2, Dtx3)로서 각각 출력하는 것이다.
도 6은, 송신 심볼 생성부(22)의 한 동작례를 도시하는 것이다. 이 도 6은, 심볼 신호(Dtx1, Dtx2, Dtx3)가 나타내는 심볼(DS)과 천이 신호(TxF9, TxR9, TxP9)에 의거하여 생성되는 심볼(NS)을 나타내고 있다. 심볼(DS)이 "+x"인 경우를 예로 들어 설명한다. 천이 신호(TxF9, TxR9, TxP9)가 "000"인 경우에는, 심볼(NS)은 "+z"이고, 천이 신호(TxF9, TxR9, TxP9)가 "001"인 경우에는, 심볼(NS)은 "-z"이고, 천이 신호(TxF9, TxR9, TxP9)가 "010"인 경우에는, 심볼(NS)은 "+y"이고, 천이 신호(TxF9, TxR9, TxP9)가 "011"인 경우에는, 심볼(NS)은 "-y"이고, 천이 신호(TxF9, TxR9, TxP9)가 "1XX"인 경우에는, 심볼(NS)은 "-x"이다. 여기서, "X"는, "1", "0"의 어느 것이라도 좋음을 나타내고 있다. 심볼(DS)이 "-x"인 경우, "+y"인 경우, "-y"인 경우, "+z"인 경우, "-z"인 경우에 관해서도 마찬가지이다.
출력부(26)는, 심볼 신호(Tx1, Tx2, Tx3), 심볼 신호(Dtx1, Dtx2, Dtx3), 및 클록 신호(TxCK)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.
도 7은, 출력부(26)의 한 구성례를 도시하는 것이다. 출력부(26)는, 전압 생성부(50)와, 드라이버 제어부(27N, 27D)와, 엠퍼시스 제어부(28A, 28B, 28C)와, 드라이버(2A), 29B, 29C)를 갖고 있다.
전압 생성부(50)는, 중레벨 전압(VM0)에 대응하는 전압(Vdc)을 생성하는 것이다. 전압 생성부(50)는, 리퍼런스 전압 생성부(51)와, 오페앰프(52)와, 용량 소자(53)를 갖고 있다. 리퍼런스 전압 생성부(51)는, 예를 들면 밴드 갭 리퍼런스 회로를 포함하여 구성되는 것이고, 중레벨 전압(VM0)에 대응하는 리퍼런스 전압(Vref)을 생성하는 것이다. 오페앰프(52)의 정입력 단자에는 리퍼런스 전압(Vref)이 공급되고, 부입력 단자는 출력 단자에 접속되어 있다. 이 구성에 의해, 오페앰프(52)는, 볼티지 팔로워로서 동작하고, 중레벨 전압(VM0)에 대응하는 전압(Vdc)을 출력하도록 되어 있다. 용량 소자(53)의 일단은 오페앰프(52)의 출력 단자에 접속되고, 타단은 접지되어 있다.
드라이버 제어부(27N)는, 현재의 심볼(NS)에 관한 심볼 신호(Tx1, Tx2, Tx3), 및 클록 신호(TxCK)에 의거하여, 신호(MAINAN, SUBAN), 신호(MAINBN, SUBBN), 및 신호(MAICN), SUBCN)를 생성하는 것이다. 구체적으로는, 드라이버 제어부(27N)는, 심볼 신호(Tx1, Tx2, Tx3)가 나타내는 현재의 심볼(NS)에 의거하여, 도 3에 도시한 바와 같이, 신호(SIGA, SIGB, SIGC)의 전압 상태를 각각 구한다. 그리고, 드라이버 제어부(27N)는, 예를 들면, 신호(SIGA)를 전압 상태(SH)로 하는 경우에는, 신호(MAINAN, SUBAN)를 각각 "1", "0"으로 하고 신호(SIGA)를 전압 상태(SL)로 하는 경우에는, 신호(MAINAN, SUBAN)를 각각 "0", "1"로 하고 신호(SIGA)를 전압 상태(SM)로 하는 경우에는, 신호(MAINAN, SUBAN)를 함께 "1" 또는 "0"으로 한다. 신호(MAINBN, SUBBN), 및 신호(MAICN), SUBCN)에 관해서도 마찬가지이다. 그리고, 드라이버 제어부(27N)는, 신호(MAINAN, SUBAN)를 엠퍼시스 제어부(28A)에 공급하고, 신호(MAINBN, SUBBN)를 엠퍼시스 제어부(28B)에 공급하고, 신호(MAICN), SUBCN)를 엠퍼시스 제어부(28C)에 공급하도록 되어 있다.
드라이버 제어부(27D)는, 하나 전의 심볼(DS)에 관한 심볼 신호(Dtx1, Dtx2, Dtx3), 및 클록 신호(TxCK)에 의거하여, 신호(MAINAD, SUBAD), 신호(MAINBD, SUBBD), 및 신호(MAINCD, SUBCD)를 생성하는 것이다. 드라이버 제어부(27D)는, 드라이버 제어부(27N)와 같은 회로 구성을 갖는 것이다. 그리고, 드라이버 제어부(27D)는, 신호(MAINAD, SUBAD)를 엠퍼시스 제어부(28A)에 공급하고, 신호(MAINBD, SUBBD)를 엠퍼시스 제어부(28B)에 공급하고, 신호(MAINCD, SUBCD)를 엠퍼시스 제어부(28C)에 공급하도록 되어 있다.
엠퍼시스 제어부(28A)는, 신호(MAINAN, SUBAN) 및 신호(MAINAD, SUBAD)에 의거하여, 6개의 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 생성하는 것이다. 드라이버(29A)는, 6개의 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)에 의거하여, 신호(SIGA)를 생성하는 것이다.
엠퍼시스 제어부(28B)는, 신호(MAINBN, SUBBN) 및 신호(MAINBD, SUBBD)에 의거하여, 6개의 신호(UPB0, UPB1, MDB0, MDB1, DNB0, DNB1)를 생성하는 것이다. 드라이버(29B)는, 6개의 신호(UPB0, UPB1, MDB0, MDB1, DNB0, DNB1)에 의거하여, 신호(SIGB)를 생성하는 것이다.
엠퍼시스 제어부(28C)는, 신호(MAICN), SUBCN) 및 신호(MAINCD, SUBCD)에 의거하여, 6개의 신호(UPC0, UPC1, MDC0, MDC1, DNC0, DNC1)를 생성하는 것이다. 드라이버(29C)는, 6개의 신호(UPC0, UPC1, MDC0, MDC1, DNC0, DNC1)에 의거하여, 신호(SIGC)를 생성하는 것이다.
도 8은, 드라이버(29A)의 한 구성례를 도시하는 것이다. 또한, 드라이버(29B, 29C)에 관해서도 마찬가지이다. 드라이버(29A)는, 2개의 서브드라이버(290, 291)를 갖고 있다. 서브드라이버(290)는, M개의 회로(U0)(회로(U01∼U0M))와, M개의 회로(D0)(회로(D01∼D0M))와, M개의 회로(M0)(회로(M01∼M0M))를 갖고 있다. 서브드라이버(291)는, N개의 회로(U1)(회로(U11∼U1N))와, N개의 회로(D1)(회로(D11∼D1N))와, N개의 회로(M1)(회로(M11∼M1N))를 갖고 있다. 이 예에서는, "M"은 "N"보다도 큰 수이다. 또한, 이 예에서는, 회로(U0)의 개수, 회로(M0)의 개수, 회로(D0)의 개수, 회로(U1)의 개수, 회로(M1)의 개수, 및 회로(D1)의 개수는, 각각 제각기 설정 가능하게 구성되어 있다.
회로(U01∼U0M, U11∼U1N)의 각각은, 트랜지스터(91)와, 저항 소자(92)를 갖고 있다. 트랜지스터(91)는, 이 예에서는, N채널 MOS(Metal Oxide Semiconductor)형의 FET(Field Effect Transistor)이다. 회로(U01∼U0M)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA0)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 저항 소자(92)의 일단에 접속되어 있다. 회로(U11∼U1N)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA1)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 저항 소자(92)의 일단에 접속되어 있다. 회로(U01∼U0M, U11∼U1N)의 각각에서, 저항 소자(92)의 일단은 트랜지스터(91)의 소스에 접속되고, 타단은 출력 단자(ToutA)에 접속되어 있다. 트랜지스터(91)의 온 상태에서의 저항치와, 저항 소자(92)의 저항치와의 합은, 이 예에서는 "50×(M+N)"[Ω]이다.
회로(D01∼D0M, D11∼D1N)의 각각은, 저항 소자(93)와, 트랜지스터(94)를 갖고 있다. 회로(D01∼D0M, D11∼D1N)의 각각에서, 저항 소자(93)의 일단은 출력 단자(ToutA)에 접속되고, 타단은 트랜지스터(94)의 드레인에 접속되어 있다. 트랜지스터(94)는, 이 예에서는, N채널 MOS형의 FET이다. 회로(D01∼D0M)의 각각에서, 트랜지스터(94)의 게이트에는 신호(DNA0)가 공급되고, 드레인은 저항 소자(93)의 타단에 접속되고, 소스는 접지되어 있다. 회로(D11∼D1N)의 각각에서, 트랜지스터(94)의 게이트에는 신호(DNA1)가 공급되고, 드레인은 저항 소자(93)의 타단에 접속되고, 소스는 접지되어 있다. 저항 소자(93)의 저항치와, 트랜지스터(94)의 온 상태에서의 저항치와의 합은, 이 예에서는 "50×(M+N)"[Ω]이다.
회로(M01∼M0M, M11∼M1N)의 각각은, 트랜지스터(95)와, 저항 소자(96)를 갖고 있다. 트랜지스터(95)는, 이 예에서는, N채널 MOS형의 FET이다. 회로(M01∼M0M)의 각각에서, 트랜지스터(95)의 게이트에는 신호(MDA0)가 공급되고, 소스에는 전압 생성부(50)가 생성한 전압(Vdc)이 공급되고, 드레인은 저항 소자(96)의 일단에 접속되어 있다. 회로(M11∼M1N)의 각각에서, 트랜지스터(95)의 게이트에는 신호(MDA1)가 공급되고, 소스에는 전압 생성부(50)가 생성한 전압(Vdc)이 공급되고, 드레인은 저항 소자(96)의 일단에 접속되어 있다. 회로(M01∼M0M, M11∼M1N)의 각각에서, 저항 소자(96)의 일단은 트랜지스터(95)의 드레인에 접속되고, 타단은 출력 단자(ToutA)에 접속되어 있다. 트랜지스터(95)의 온 상태에서의 저항치와, 저항 소자(96)의 저항치와의 합은, 이 예에서는 "50×(M+N)"[Ω]이다.
도 9는, 엠퍼시스 제어부(28A)의 한 동작례를 도시하는 것이다. 도 10a∼10c는, 신호(SIGA)를 전압 상태(SH)로 할 때의 드라이버(29A)의 한 동작례를 모식적으로 도시하는 것이고, 도 11a∼11c는, 신호(SIGA)를 전압 상태(SM)로 할 때의 드라이버(29A)의 한 동작례를 모식적으로 도시하는 것이고, 도 12a∼12c는, 신호(SIGA)를 전압 상태(SL)로 할 때의 드라이버(29A)의 한 동작례를 모식적으로 도시하는 것이다. 도 10a∼10c, 11a∼11c, 12a∼12c에서, 회로(U01∼U0M, U11∼U1N) 중, 망이 그려진 회로는, 트랜지스터(91)가 온 상태로 되어 있는 회로를 나타내고, 망이 그려지지 않은 회로는, 트랜지스터(91)가 오프 상태로 되어 있는 회로를 나타낸다. 마찬가지로, 회로(D01∼D0M, D11∼D1N) 중, 망이 그려진 회로는, 트랜지스터(94)가 온 상태로 되어 있는 회로를 나타내고, 망이 그려지지 않은 회로는, 트랜지스터(94)가 오프 상태로 되어 있는 회로를 나타낸다. 또한, 회로(M01∼M0M, M11∼M1N) 중, 망이 그려진 회로는, 트랜지스터(95)가 온 상태로 되어 있는 회로를 나타내고, 망이 그려지지 않은 회로는, 트랜지스터(95)가 오프 상태로 되어 있는 회로를 나타낸다. 또한, 여기서는, 엠퍼시스 제어부(28A) 및 드라이버(29A)를 예로 들어 설명하지만, 엠퍼시스 제어부(28B) 및 드라이버(29B)에 관해서도 마찬가지이고, 엠퍼시스 제어부(28C) 및 드라이버(29C)에 관해서도 마찬가지이다.
엠퍼시스 제어부(28A)는, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "0"인 경우에는, 도 10a∼10c에 도시한 바와 같이, 신호(SIGA)의 전압을 3개의 고레벨 전압(VH0, VH1, VH)의 어느 하나로 설정한다.
구체적으로는, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "110000"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 10a에 도시한 바와 같이, 회로(U01∼U0M, U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH2)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "100100"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 10b에 도시한 바와 같이, 회로(U01∼U0M)에서의 트랜지스터(91)가 온 상태가 됨과 함께, 회로(M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH1)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다. 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "0"인 경우도 마찬가지이다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "100001"로 한다. 이에 의해, 드라이버(29A)에서는, 도 10c에 도시한 바와 같이, 회로(U01∼U0M)에서의 트랜지스터(91)가 온 상태가 됨과 함께, 회로(D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH0)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다.
또한, 엠퍼시스 제어부(28A)는, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 모두 "0" 또는 "1"인 경우에는, 도 11a∼11c에 도시한 바와 같이, 신호(SIGA)의 전압을 3개의 중레벨 전압(VM0, VM1plus, VM1minus)의 어느 하나로 설정한다.
구체적으로는, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "011000"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 11a에 도시한 바와 같이, 회로(M01∼M0M)에서의 트랜지스터(95)가 온 상태가 됨과 함께, 회로(U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM1plus)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다. 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "1"인 경우도 마찬가지이다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "001100"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 11b에 도시한 바와 같이, 회로(M01∼M0M, M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM0)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다. 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "0"인 경우도 마찬가지이다. 또한, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "1"인 경우도 마찬가지이다. 또한, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "1"인 경우도 마찬가지이다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "0"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "001001"로 한다. 이에 의해, 드라이버(29A)에서는, 도 11c에 도시한 바와 같이, 회로(M01∼M0M)에서의 트랜지스터(95)가 온 상태가 됨과 함께, 회로(D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM1minus)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다. 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "1", "1"인 경우도 마찬가지이다.
또한, 엠퍼시스 제어부(28A)는, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "1"인 경우에는, 도 12a∼12c에 도시한 바와 같이, 신호(SIGA)의 전압을 3개의 저레벨 전압(VL0, VL1, VL2)의 어느 하나로 설정한다.
구체적으로는, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "1"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "010010"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 12a에 도시한 바와 같이, 회로(D01∼D0M)에서의 트랜지스터(94)가 온 상태가 됨과 함께, 회로(U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL0)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "0", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "1"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "000110"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 12b에 도시한 바와 같이, 회로(D01∼D0M)에서의 트랜지스터(94)가 온 상태가 됨과 함께, 회로(M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL1)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다. 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "1"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "1"인 경우도 마찬가지이다.
또한, 엠퍼시스 제어부(28A)는, 예를 들면, 도 9에 도시한 바와 같이, 하나 전의 심볼(DS)에 관한 신호(MAINAD, SUBAD)가 "1", "0"이고, 현재의 심볼(NS)에 관한 신호(MAINAN, SUBAN)가 "0", "1"인 경우에는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "000011"로 한다. 이에 의해, 드라이버(29A)에서는, 도 12c에 도시한 바와 같이, 회로(D01∼D0M, D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL2)이 됨과 함께, 드라이버(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]가 된다.
이와 같이 하여, 출력부(26)는, 현재의 심볼(NS) 및 하나 전의 심볼(DS)에 의거하여, 출력 단자(ToutA, ToutB, ToutC)에서의 전압을 설정한다. 그때, 송신 장치(10)는, 이른바 2탭의 FIR(Finite Impulse Response) 필터와 같이 동작하고, 디엠퍼시스 동작을 행한다. 이에 의해, 통신 시스템(1)에서는, 통신 성능을 높일 수 있도록 되어 있다.
(수신 장치(30))
도 1에 도시한 바와 같이, 수신 장치(30)는, 수신부(40)와, 처리부(32)를 갖고 있다.
수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다.
도 13은, 수신부(40)의 한 구성례를 도시하는 것이다. 수신부(40)는, 저항 소자(41A, 41B, 41C)와, 스위치(42A, 42B, 42C)와, 앰프(43A, 43B, 43C)와, 클록 생성부(44)와, 플립플롭(45, 46)과, 신호 생성부(47)를 갖고 있다.
저항 소자(41A, 41B, 41C)는, 통신 시스템(1)의 종단 저항으로서 기능하는 것이고, 저항치는, 이 예에서는, 50[Ω] 정도이다. 저항 소자(41A)의 일단은 입력 단자(TinA)에 접속됨과 함께 앰프(43A)의 정입력 단자 및 앰프(43C)의 부입력 단자에 접속되고, 타단은 스위치(42A)의 일단에 접속되어 있다. 저항 소자(41B)의 일단은 입력 단자(TinB)에 접속됨과 함께 앰프(43B)의 정입력 단자 및 앰프(43A)의 부입력 단자에 접속되고, 타단은 스위치(42B)의 일단에 접속되어 있다. 저항 소자(41C)의 일단은 입력 단자(TinC)에 접속됨과 함께 앰프(43C)의 정입력 단자 및 앰프(43B)의 부입력 단자에 접속되고, 타단은 스위치(42C)의 일단에 접속되어 있다.
스위치(42A)의 일단은 저항 소자(41A)의 타단에 접속되고, 타단은 스위치(42B, 42C)의 타단에 접속되어 있다. 스위치(42B)의 일단은 저항 소자(41B)의 타단에 접속되고, 타단은 스위치(42A, 42C)의 타단에 접속되어 있다. 스위치(42C)의 일단은 저항 소자(41C)의 타단에 접속되고, 타단은 스위치(42A, 42B)의 타단에 접속되어 있다. 수신 장치(30)에서는, 스위치(42A, 42B, 42C)는, 온 상태로 설정되고, 저항 소자(41A∼41C)가 종단 저항으로서 기능하도록 되어 있다.
앰프(43A)의 정입력 단자는, 앰프(43C)의 부입력 단자 및 저항 소자(41A)의 일단에 접속됨과 함께 입력 단자(TinA)에 접속되고, 부입력 단자는, 앰프(43B)의 정입력 단자 및 저항 소자(41B)의 일단에 접속됨과 함께 입력 단자(TinB)에 접속된다. 앰프(43B)의 정입력 단자는, 앰프(43A)의 부입력 단자 및 저항 소자(41B)의 일단에 접속됨과 함께 입력 단자(TinB)에 접속되고, 부입력 단자는, 앰프(43C)의 정입력 단자 및 저항 소자(41C)의 일단에 접속됨과 함께 입력 단자(TinC)에 접속된다. 앰프(43C)의 정입력 단자는, 앰프(43B)의 부입력 단자 및 저항 소자(41C)의 일단에 접속됨과 함께 입력 단자(TinC)에 접속되고, 부입력 단자는, 앰프(43A)의 정입력 단자 및 저항 소자(41A)의 일단에 접속됨과 함께 입력 단자(TinA)에 접속된다.
이 구성에 의해, 앰프(43A)는, 신호(SIGA)와 신호(SIGB)의 차분(AB)(SIGA-SIGB)에 응한 신호를 출력하고, 앰프(43B)는, 신호(SIGB)와 신호(SIGC)의 차분(BC)(SIGB-SIGC)에 응한 신호를 출력하고, 앰프(43C)는, 신호(SIGC)와 신호(SIGA)의 차분(CA)(SIGC-SIGA)에 응한 신호를 출력하도록 되어 있다.
도 14는, 수신부(40)가 심볼 "+x"를 수신하는 경우에 있어서의, 앰프(43A, 43B, 43C)의 한 동작례를 도시하는 것이다. 또한, 스위치(42A, 42B, 42C)는, 온 상태이기 때문에, 도시를 생략하고 있다. 이 예에서는, 신호(SIGA)의 전압 상태는 전압 상태(SH)이고, 신호(SIGB)의 전압 상태는 전압 상태(SL)이고, 신호(SIGC)의 전압 상태는 전압 상태(SM)이다. 이 경우에는, 입력 단자(TinA), 저항 소자(41A), 저항 소자(41B), 입력 단자(TinB)의 순서로 전류(Iin)가 흐른다. 그리고, 앰프(43A)의 정입력 단자에는 전압 상태(SH)에 대응하는 전압이 공급됨과 함께 부입력 단자에는 전압 상태(SL)에 대응하는 전압이 공급되고, 차분(AB)은 정(AB>0)이 되기 때문에, 앰프(43A)는 "1"을 출력한다. 또한, 앰프(43B)의 정입력 단자에는 전압 상태(SL)에 대응하는 전압이 공급됨과 함께 부입력 단자에는 전압 상태(SM)에 대응하는 전압이 공급되고, 차분(BC)은 부(BC<0)가 되기 때문에, 앰프(43B)는 "0"을 출력한다. 또한, 앰프(43C)의 정입력 단자에는 전압 상태(SM)에 대응하는 전압이 공급됨과 함께 부입력 단자에는 전압 상태(SH)에 대응하는 전압이 공급되고, 차분(CA)은 부(CA<0)가 되기 때문에, 앰프(43C)는 "0"을 출력하도록 되어 있다.
클록 생성부(44)는, 앰프(43A, 43B, 43C)의 출력 신호에 의거하여, 클록 신호(RxCK)를 생성하는 것이다.
플립플롭(45)은, 앰프(43A, 43B, 43C)의 출력 신호를, 클록 신호(RxCK)의 1클록분 지연시켜서, 각각 출력하는 것이다. 플립플롭(46)은, 플립플롭(45)의 3개의 출력 신호를, 클록 신호(RxCK)의 1클록분 지연시켜서, 각각 출력하는 것이다.
신호 생성부(47)는, 플립플롭(45, 46)의 출력 신호, 및 클록 신호(RxCK)에 의거하여, 천이 신호(RxF, RxR, RxP)를 생성하는 것이다. 이 천이 신호(RxF, RxR, RxP)는, 송신 장치(10)에서의 천이 신호(TxF9, TxR9, TxP9)(도 5)에 각각 대응하는 것이고, 심볼의 천이를 나타내는 것이다. 신호 생성부(47)는, 플립플롭(45)의 출력 신호가 나타내는 심볼과, 플립플롭(46)의 출력 신호가 나타내는 심볼에 의거하여, 심볼의 천이(도 4)를 특정하여, 천이 신호(RxF, RxR, RxP)를 생성하도록 되어 있다.
처리부(32)(도 1)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행하는 것이다.
여기서, 드라이버(2A), 29B, 29C)는, 각각, 본 개시에서의 「제1의 드라이버」, 「제2의 드라이버」, 「제3의 드라이버」의 한 구체례에 대응한다. 드라이버(2A), 29B, 29C)는, 본 개시에서의 「드라이버부」의 한 구체례에 대응한다. 서브드라이버(290)는, 본 개시에서의 「제1의 서브드라이버」의 한 구체례에 대응한다. 서브드라이버(291)는, 본 개시에서의 「제2의 서브드라이버」의 한 구체례에 대응한다. 서브드라이버(290)의 트랜지스터(91)는, 본 개시에서의 「제1의 스위치」의 한 구체례에 대응하고, 서브드라이버(290)의 트랜지스터(94)는, 본 개시에서의 「제2의 스위치」의 한 구체례에 대응하고, 서브드라이버(290)의 트랜지스터(95)는, 본 개시에서의 「제3의 스위치」의 한 구체례에 대응한다. 서브드라이버(291)의 트랜지스터(91)는, 본 개시에서의 「제4의 스위치」의 한 구체례에 대응하고, 서브드라이버(291)의 트랜지스터(94)는, 본 개시에서의 「제5의 스위치」의 한 구체례에 대응하고, 서브드라이버(291)의 트랜지스터(95)는, 본 개시에서의 「제6의 스위치」의 한 구체례에 대응한다. 엠퍼시스 제어부(28A∼28C)는, 본 개시에서의 「제어부」의 한 구체례에 대응한다. 송신 심볼 생성부(22)는, 본 개시에서의 「신호 생성부」의 한 구체례에 대응한다. 트랜지스터(91)의 드레인에 공급되는 전압(V1)은, 본 개시에서의 「제1의 전원」 및 「제2의 전원」 중의 일방의 한 구체례에 대응한다. 트랜지스터(94)의 소스에 공급되는 접지 전압은, 본 개시에서의 「제1의 전원」 및 「제2의 전원」 중의 타방의 한 구체례에 대응한다.
[동작 및 작용]
계속해서, 본 실시의 형태의 통신 시스템(1)의 동작 및 작용에 관해 설명한다.
(전체 동작 개요)
우선, 도 1, 5, 7을 참조하여, 통신 시스템(1)의 전체 동작 개요를 설명한다. 송신 장치(10)의 클록 생성부(11)는, 클록 신호(TxCK)를 생성한다. 처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성한다. 송신부(20)(도 5)에서, 시리얼라이저(21F)는, 천이 신호(TxF0∼TxF6) 및 클록 신호(TxCK)에 의거하여 천이 신호(TxF9)를 생성하고, 시리얼라이저(21R)는, 천이 신호(TxR0∼TxR6) 및 클록 신호(TxCK)에 의거하여 천이 신호(TxR9)를 생성하고, 시리얼라이저(21P)는, 천이 신호(TxP0∼TxP6) 및 클록 신호(TxCK)에 의거하여 천이 신호(TxP9)를 생성한다. 송신 심볼 생성부(22)는, 천이 신호(TxF9, TxR9, TxP9) 및 클록 신호(TxCK)에 의거하여, 현재의 심볼(NS)에 관한 심볼 신호(Tx1, Tx2, Tx3), 및 하나 전의 심볼(DS)에 관한 심볼 신호(Dtx1, Dtx2, Dtx3)를 생성한다.
출력부(26)(도 7)에서, 전압 생성부(50)는, 중레벨 전압(VM0)에 대응하는 전압을 갖는 전압(Vdc)을 생성한다. 드라이버 제어부(27N)는, 현재의 심볼(NS)에 관한 심볼 신호(Tx1, Tx2, Tx3), 및 클록 신호(TxCK)에 의거하여, 신호(MAINAN, SUBAN, MAINBN, SUBBN, MAINCN, SUBCN)를 생성한다. 드라이버 제어부(27D)는, 하나 전의 심볼(DS)에 관한 심볼 신호(Dtx1, Dtx2, Dtx3), 및 클록 신호(TxCK)에 의거하여, 신호(MAINAD, SUBAD, MAINBD, SUBBD, MAINCD, SUBCD)를 생성한다. 엠퍼시스 제어부(28A)는, 신호(MAINAN, SUBAN, MAINAD, SUBAD)에 의거하여, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 생성한다. 엠퍼시스 제어부(28B)는, 신호(MAINBN, SUBBN, MAINBD, SUBBD)에 의거하여, 신호(UPB0, UPB1, MDB0, MDB1, DNB0, DNB1)를 생성한다. 엠퍼시스 제어부(28B)는, 신호(MAICN, SUBCN, MAINCD, SUBCD)에 의거하여, 신호(UPC0, UPC1, MDC0, MDC1, DNC0, DNC1)를 생성한다. 드라이버(29A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)에 의거하여 신호(SIGA)를 생성한다. 드라이버(29B)는, 신호(UPB0, UPB1, MDB0, MDB1, DNB0, DNB1)에 의거하여 신호(SIGB)를 생성한다. 드라이버(29C)는, 신호(UPC0, UPC1, MDC0, MDC1, DNC0, DNC1)에 의거하여 신호(SIGC)를 생성한다.
수신 장치(30)(도 1)에서는, 수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성한다. 처리부(32)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행한다.
(상세 동작)
다음에, 송신 장치(10)의 동작에 관해, 상세히 설명한다. 송신 장치(10)의 출력부(26)는, 현재의 심볼(NS) 및 하나 전의 심볼(DS)에 의거하여, 출력 단자(ToutA, ToutB, ToutC)에서의 전압을 각각 설정한다.
도 15, 16은, 신호(SIGA)의 전압 상태가 전압 상태(SH)로부터 다른 전압 상태로 천이하는 경우에 있어서의 동작을 도시하는 것이고, 도 15는, 신호(SIGA)의 전압 변화를 나타내고, 도 16은, 드라이버(29A)에서의 동작 상태의 천이를 나타낸다. 또한, 신호(SIGB, SIGC)에 관해서도 마찬가지이다. 도 15에서, 1UI(Unit Interval)는, 하나의 심볼을 송신하는 기간이다. 또한, ΔV는, 고레벨 전압(VH0)과 중레벨 전압(VM0)과의 차이고, 마찬가지로, 중레벨 전압(VM0)과 저레벨 전압(VL0)과의 차이다. 이들의 고레벨 전압(VH0), 중레벨 전압(VM0), 및 저레벨 전압(VL0)은, 디엠퍼시스 동작의 기준이 되는 전압이다.
신호(SIGA)의 전압 상태가, 전압 상태(SH)로부터 전압 상태(SM)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 15에 도시한 바와 같이, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)의 어느 하나로부터 중레벨 전압(VM1minus)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAD, SUBAD)는 "1", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAN, SUBAN)는 예를 들면 "0", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "001001"로 한다. 이에 의해, 드라이버(29A)에서는, 도 16에 도시한 바와 같이, 회로(M01∼M0M)에서의 트랜지스터(95)가 온 상태가 됨과 함께, 회로(D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM1minus)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SH)로부터 전압 상태(SM)로 천이하는 경우에는, 신호(SIGA)의 전압은, 중레벨 전압(VM1minus)으로 설정된다. 즉, 이 경우에는, 도 15에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (-ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 낮은 중레벨 전압(VM1minus)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SH)로부터 전압 상태(SL)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 15에 도시한 바와 같이, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)의 어느 하나로부터 저레벨 전압(VL2)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAD, SUBAD)는 "1", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAN, SUBAN)는 "0", "1"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "000011"로 한다. 이에 의해, 드라이버(29A)에서는, 도 16에 도시한 바와 같이, 회로(D01∼D0M, D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL2)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SH)로부터 전압 상태(SL)로 천이하는 경우에는, 신호(SIGA)의 전압은, 저레벨 전압(VL2)으로 설정된다. 즉, 이 경우에는, 도 15에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (-2ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 2단계 낮은 저레벨 전압(VL2)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SH)로 유지되는 경우에는, 신호(SIGA)의 전압은, 도 15에 도시한 바와 같이, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)의 어느 하나로부터 고레벨 전압(VH0)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAD, SUBAD)는 "1", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAN, SUBAN)는 "1", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "100001"로 한다. 이에 의해, 드라이버(29A)에서는, 도 16에 도시한 바와 같이, 회로(U01∼U0M)에서의 트랜지스터(91)가 온 상태가 됨과 함께, 회로(D11∼D1N)에서의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH0)이 된다. 이와 같이, 송신 장치(10)에서는, 복수의 유닛 인터벌에 걸쳐서 신호(SIGA)의 전압 상태가 전압 상태(SH)로 유지되는 경우에는, 2번째 이후의 유닛 인터벌에서, 신호(SIGA)의 전압을 고레벨 전압(VH0)으로 한다. 즉, 이 고레벨 전압(VH0)은, 디엠퍼시스된 전압이다.
도 17, 18은, 신호(SIGA)의 전압 상태가 전압 상태(SM)로부터 다른 전압 상태로 천이하는 경우에 있어서의 동작을 도시하는 것이고, 도 17은, 신호(SIGA)의 전압 변화를 나타내고, 도 18은, 드라이버(29A)에서의 동작 상태의 천이를 나타낸다.
신호(SIGA)의 전압 상태가, 전압 상태(SM)로부터 전압 상태(SH)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 17에 도시한 바와 같이, 3개의 중레벨 전압(VM)(VM0, VM1plus, VM1minus)의 어느 하나로부터 고레벨 전압(VH1)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAD, SUBAD)는 예를 들면 "0", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAN, SUBAN)는 "1", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "100100"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 18에 도시한 바와 같이, 회로(U01∼U0M)에서의 트랜지스터(91)가 온 상태가 됨과 함께, 회로(M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH1)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SM)로부터 전압 상태(SH)로 천이하는 경우에는, 신호(SIGA)의 전압은, 고레벨 전압(VH1)으로 설정된다. 즉, 이 경우에는, 도 17에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (+ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 1단계 높은 고레벨 전압(VH1)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SM)로부터 전압 상태(SL)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 17에 도시한 바와 같이, 3개의 중레벨 전압(VM)(VM0, VM1plus, VM1minus)의 어느 하나로부터 저레벨 전압(VL1)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAD, SUBAD)는 예를 들면 "0", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAN, SUBAN)는 "0", "1"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "000110"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 18에 도시한 바와 같이, 회로(D01∼D0M)에서의 트랜지스터(94)가 온 상태가 됨과 함께, 회로(M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL1)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SM)로부터 전압 상태(SL)로 천이하는 경우에는, 신호(SIGA)의 전압은, 저레벨 전압(VL1)으로 설정된다. 즉, 이 경우에는, 도 17에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (-ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 1단계 낮은 저레벨 전압(VL1)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SM)로 유지되는 경우에는, 신호(SIGA)의 전압은, 도 17에 도시한 바와 같이, 3개의 중레벨 전압(VM)(VM0, VM1plus, VM1minus)의 어느 하나로부터 중레벨 전압(VM0)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAD, SUBAD)는 예를 들면 "0", "0"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAN, SUBAN)는 예를 들면 "0", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 예를 들면, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "001100"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 18에 도시한 바와 같이, 회로(M01∼M0M, M11∼M1N)에서의 트랜지스터(95)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM0)이 된다. 이와 같이, 송신 장치(10)에서는, 복수의 유닛 인터벌에 걸쳐서 신호(SIGA)의 전압 상태가 전압 상태(SM)로 유지되는 경우에는, 2번째 이후의 유닛 인터벌에서, 신호(SIGA)의 전압을 중레벨 전압(VM0)으로 한다. 즉, 이 중레벨 전압(VM0)은, 디엠퍼시스된 전압이다.
도 19, 20은, 신호(SIGA)의 전압 상태가 전압 상태(SL)로부터 다른 전압 상태로 천이하는 경우에 있어서의 동작을 도시하는 것이고, 도 19는, 신호(SIGA)의 전압 변화를 나타내고, 도 20은, 드라이버(29A)에서의 동작 상태의 천이를 나타낸다.
신호(SIGA)의 전압 상태가, 전압 상태(SL)로부터 전압 상태(SM)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 19에 도시한 바와 같이, 3개의 저레벨 전압(VL)(VL0, VL1, VL2)의 어느 하나로부터 중레벨 전압(VM1plus)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAD, SUBAD)는 "0", "1"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SM)이기 때문에, 신호(MAINAN, SUBAN)는 예를 들면 "0", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "011000"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 20에 도시한 바와 같이, 회로(M01∼M0M)에서의 트랜지스터(95)가 온 상태가 됨과 함께, 회로(U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 중레벨 전압(VM1plus)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SL)로부터 전압 상태(SM)로 천이하는 경우에는, 신호(SIGA)의 전압은, 중레벨 전압(VM1plus)으로 설정된다. 즉, 이 경우에는, 도 19에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (+ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 높은 중레벨 전압(VM1plus)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SL)로부터 전압 상태(SH)로 천이하는 경우에는, 신호(SIGA)의 전압은, 도 19에 도시한 바와 같이, 3개의 저레벨 전압(VL)(VL0, VL1, VL2)의 어느 하나로부터 고레벨 전압(VH2)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAD, SUBAD)는 "0", "1"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SH)이기 때문에, 신호(MAINAN, SUBAN)는 "1", "0"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "110000"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 20에 도시한 바와 같이, 회로(U01∼U0M, U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 고레벨 전압(VH2)이 된다.
이와 같이, 신호(SIGA)의 전압 상태가, 전압 상태(SL)로부터 전압 상태(SH)로 천이하는 경우에는, 신호(SIGA)의 전압은, 고레벨 전압(VH2)으로 설정된다. 즉, 이 경우에는, 도 19에 도시한 바와 같이, 신호(SIGA)의 천이량은, 약 (+2ΔV)이기 때문에, 엠퍼시스 제어부(28A)는, 신호(SIGA)의 천이 후의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 2단계 높은 고레벨 전압(VH2)으로 설정한다.
또한, 신호(SIGA)의 전압 상태가, 전압 상태(SL)로 유지되는 경우에는, 신호(SIGA)의 전압은, 도 19에 도시한 바와 같이, 3개의 저레벨 전압(VL)(VL0, VL1, VL2)의 어느 하나로부터 저레벨 전압(VL0)으로 변화한다. 구체적으로는, 이 경우에는, 하나 전의 심볼(DS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAD, SUBAD)는 "0", "1"이고, 현재의 심볼(NS)에서의 전압 상태가 전압 상태(SL)이기 때문에, 신호(MAINAN, SUBAN)는 "0", "1"이다. 따라서, 도 9에 도시한 바와 같이, 엠퍼시스 제어부(28A)는, 신호(UPA0, UPA1, MDA0, MDA1, DNA0, DNA1)를 "010010"으로 한다. 이에 의해, 드라이버(29A)에서는, 도 20에 도시한 바와 같이, 회로(D01∼D0M)에서의 트랜지스터(94)가 온 상태가 됨과 함께, 회로(U11∼U1N)에서의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)의 전압은 저레벨 전압(VL0)이 된다. 이와 같이, 송신 장치(10)에서는, 복수의 유닛 인터벌에 걸쳐서 신호(SIGA)의 전압 상태가 전압 상태(SL)로 유지되는 경우에는, 2번째 이후의 유닛 인터벌에서, 신호(SIGA)의 전압을 저레벨 전압(VL0)으로 한다. 즉, 이 저레벨 전압(VL0)은, 디엠퍼시스된 전압이다.
이와 같이, 송신 장치(10)는, 신호(SIGA, SIGB, SIGC)의 각각에서, 전압 상태의 천이에 수반하는 전압의 천이량에 응하여, 천이 후의 전압을 설정한다. 구체적으로는, 송신 장치(10)는, 전압 상태가 하나 높은 상태로 천이하는 경우에는, 천이 후의 전압을, 기준이 되는 전압(예를 들면 중레벨 전압(VM0)이나 고레벨 전압(VH0))보다도 1단계 높은 전압으로 설정한다. 즉, 이 경우에는, 송신 장치(10)는, 1단계분의 정의 엠퍼시스 전압을 설정한다. 또한, 송신 장치(10)는, 전압 상태가 2개 높은 상태로 천이하는 경우에는, 천이 후의 전압을, 기준이 되는 전압(예를 들면 고레벨 전압(VH0))보다도 2단계 높은 전압으로 설정한다. 즉, 이 경우에는, 송신 장치(10)는, 2단계분의 정의 엠퍼시스 전압을 설정한다. 또한, 송신 장치(10)는, 전압 상태가 1개 낮은 상태로 천이하는 경우에는, 천이 후의 전압을, 기준이 되는 전압(예를 들면 중레벨 전압(VM0)이나 저레벨 전압(VL0))보다도 1단계 낮은 전압으로 설정한다. 즉, 이 경우에는, 송신 장치(10)는, 1단계분의 부의 엠퍼시스 전압을 설정한다. 또한, 송신 장치(10)는, 전압 상태가 2개 낮은 상태로 천이하는 경우에는, 기준이 되는 전압(예를 들면 저레벨 전압(VL0))보다도 2단계 낮은 전압으로 설정한다. 즉, 이 경우에는, 송신 장치(10)는, 2단계분의 부의 엠퍼시스 전압을 설정한다. 이와 같이, 송신 장치(10)는, 신호(SIGA, SIGB, SIGC)의 각각에서, 전압의 천이량에 응하여, 그 천이량에 비례하도록, 엠퍼시스 전압을 설정한다.
도 21a∼21e는, 심볼이 "+x"로부터 "+x" 이외의 심볼로 천이하는 경우에 있어서의 통신 시스템(1)의 한 동작례를 도시하는 것이고, 도 21a는, 심볼이 "+x"로부터 "-x"로 천이하는 경우를 나타내고, 도 21b는, 심볼이 "+x"로부터 "+y"로 천이하는 경우를 나타내고, 도 21c는, 심볼이 "+x"로부터 "-y"로 천이하는 경우를 나타내고, 도 21d는, 심볼이 "+x"로부터 "+z"로 천이하는 경우를 나타내고, 도 21e는, 심볼이 "+x"로부터 "-z"로 천이하는 경우를 나타낸다. 도 21a∼21e의 각각에서, (A)는, 송신 장치(10)의 출력 단자(ToutA, ToutB, ToutC)에서의 신호(SIGA, SIGB, SIGC)의 파형을 나타내고, (B)는, 수신 장치(30)에서의 차분(AB, BC, CA)의 파형을 나타낸다. 또한, 실선은, 디엠퍼시스 동작을 행한 때의 파형을 나타내고, 파선은, 디엠퍼시스 동작을 행하지 않은 때의 파형을 나타낸다. 또한, 천이 전에 있어서의 신호(SIGA)의 전압은, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)의 어느 하나이지만, 이 도면에서는, 설명의 편의상, 신호(SIGA)의 전압을 고레벨 전압(VH0)으로 하고 있다. 마찬가지로, 천이 전에 있어서의 신호(SIGB)의 전압을 저레벨 전압(VL0)으로 하고, 천이 전에 있어서의 신호(SIGC)의 전압을 중레벨 전압(VM0)으로 하고 있다.
심볼이 "+x"로부터 "-x"로 천이하는 경우에는, 도 21a(A)에 도시한 바와 같이, 신호(SIGA)는 고레벨 전압(VH0)으로부터 저레벨 전압(VL2)으로 변화하고, 신호(SIGB)는 저레벨 전압(VL0)으로부터 고레벨 전압(VH2)으로 변화하고, 신호(SIGC)는 중레벨 전압(VM0)으로 유지된다. 즉, 신호(SIGA)의 천이량은, 약 (-2ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGA)의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 2단계 낮은 저레벨 전압(VL2)으로 설정한다. 또한, 신호(SIGB)의 천이량은, 약 (+2ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGB)의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 2단계 높은 고레벨 전압(VH2)으로 설정한다. 이때, 도 21a(B)에 도시한 바와 같이, 차분(AB)(SIGA-SIGB)의 천이량은, 약 (-4ΔV)이기 때문에, 천이 후의 차분(AB)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 4단계 낮아진다. 또한, 차분(BC)(SIGB-SIGC)의 천이량은, 약 (+2ΔV)이기 때문에, 천이 후의 차분(BC)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 2단계 높아진다. 또한, 차분(CA)(SIGC-SIGA)의 천이량은, 약 (+2ΔV)이기 때문에, 천이 후의 차분(CA)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 2단계 높아진다.
심볼이 "+x"로부터 "+y"로 천이하는 경우에는, 도 21b(A)에 도시한 바와 같이, 신호(SIGA)는 고레벨 전압(VH0)으로부터 중레벨 전압(VM1minus)으로 변화하고, 신호(SIGB)는 저레벨 전압(VL0)으로부터 고레벨 전압(VH2)으로 변화하고, 신호(SIGC)는 중레벨 전압(VM0)으로부터 저레벨 전압(VL1)으로 변화한다. 즉, 신호(SIGA)의 천이량은, 약 (-ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGA)의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 낮은 중레벨 전압(VM1minus)으로 설정한다. 또한, 신호(SIGB)의 천이량은, 약 (+2ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGB)의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 2단계 높은 고레벨 전압(VH2)으로 설정한다. 또한, 신호(SIGC)의 천이량은, 약 (-ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGC)의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 1단계 낮은 저레벨 전압(VL1)으로 설정한다. 이때, 도 21b(B)에 도시한 바와 같이, 차분(AB)(SIGA-SIGB)의 천이량은, 약 (-3ΔV)이기 때문에, 천이 후의 차분(AB)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 3단계 낮아진다. 또한, 차분(BC)(SIGB-SIGC)의 천이량은, 약 (+3ΔV)이기 때문에, 천이 후의 차분(BC)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 3단계 높아진다.
심볼이 "+x"로부터 "-y"로 천이하는 경우에는, 도 21c(A)에 도시한 바와 같이, 신호(SIGA)는 고레벨 전압(VH0)으로부터 중레벨 전압(VM1minus)으로 변화하고, 신호(SIGB)는 저레벨 전압(VL0)으로 유지되고, 신호(SIGC)는 중레벨 전압(VM0)으로부터 고레벨 전압(VH1)으로 변화한다. 즉, 신호(SIGA)의 천이량은, 약 (-ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGA)의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 낮은 중레벨 전압(VM1minus)으로 설정한다. 또한, 신호(SIGC)의 천이량은, 약 (+ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGC)의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 1단계 높은 고레벨 전압(VH1)으로 설정한다. 이때, 도 21c(B)에 도시한 바와 같이, 차분(AB)(SIGA-SIGB)의 천이량은, 약 (-ΔV)이기 때문에, 천이 후의 차분(AB)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 1단계 낮아진다. 또한, 차분(BC)(SIGB-SIGC)의 천이량은, 약 (-ΔV)이기 때문에, 천이 후의 차분(BC)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 1단계 낮아진다. 또한, 차분(CA)(SIGC-SIGA)의 천이량은, 약 (+2ΔV)이기 때문에, 천이 후의 차분(CA)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 2단계 높아진다.
심볼이 "+x"로부터 "+z"로 천이하는 경우에는, 도 21d(A)에 도시한 바와 같이, 신호(SIGA)는 고레벨 전압(VH0)으로부터 저레벨 전압(VL2)으로 변화하고, 신호(SIGB)는 저레벨 전압(VL0)으로부터 중레벨 전압(VM1plus)으로 변화하고, 신호(SIGC)는 중레벨 전압(VM0)으로부터 고레벨 전압(VH1)으로 변화한다. 즉, 신호(SIGA)의 천이량은, 약 (-2ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGA)의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 2단계 낮은 저레벨 전압(VL2)으로 설정한다. 또한, 신호(SIGB)의 천이량은, 약 (+ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGB)의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 높은 중레벨 전압(VM1plus)으로 설정한다. 또한, 신호(SIGC)의 천이량은, 약 (+ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGC)의 전압을, 기준이 되는 고레벨 전압(VH0)보다도 1단계 높은 고레벨 전압(VH1)으로 설정한다. 이때, 도 21d(B)에 도시한 바와 같이, 차분(AB)(SIGA-SIGB)의 천이량은, 약 (-3ΔV)이기 때문에, 천이 후의 차분(AB)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 3단계 낮아진다. 또한, 차분(CA)(SIGC-SIGA)의 천이량은, 약 (+3ΔV)이기 때문에, 천이 후의 차분(CA)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 3단계 높아진다.
심볼이 "+x"로부터 "-z"로 천이하는 경우에는, 도 21e(A)에 도시한 바와 같이, 신호(SIGA)는 고레벨 전압(VH0)으로 유지되고, 신호(SIGB)는 저레벨 전압(VL0)으로부터 중레벨 전압(VM1plus)으로 변화하고, 신호(SIGC)는 중레벨 전압(VM0)으로부터 저레벨 전압(VL1)으로 변화한다. 즉, 신호(SIGB)의 천이량은, 약 (+ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGB)의 전압을, 기준이 되는 중레벨 전압(VM0)보다도 1단계 높은 중레벨 전압(VM1plus)으로 설정한다. 또한, 신호(SIGC)의 천이량은, 약 (-ΔV)이기 때문에, 송신 장치(10)는, 신호(SIGC)의 전압을, 기준이 되는 저레벨 전압(VL0)보다도 1단계 낮은 저레벨 전압(VL1)으로 설정한다. 이때, 도 21e(B)에 도시한 바와 같이, 차분(AB)(SIGA-SIGB)의 천이량은, 약 (-ΔV)이기 때문에, 천이 후의 차분(AB)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 1단계 낮아진다. 또한, 차분(BC)(SIGB-SIGC)의 천이량은, 약 (+2ΔV)이기 때문에, 천이 후의 차분(BC)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 2단계 높아진다. 또한, 차분(CA)(SIGC-SIGA)의 천이량은, 약 (-ΔV)이기 때문에, 천이 후의 차분(CA)은, 디엠퍼시스 동작을 행하지 않은 경우에 비하여 1단계 낮아진다.
이와 같이, 통신 시스템(1)에서는, 신호(SIGA, SIGB, SIGC)의 각각에서, 전압의 천이량에 응하여, 엠퍼시스 전압을 설정한다. 즉, 송신 장치(10)는, 신호(SIGA, SIGB, SIGC)의 각각(싱글 엔드 신호)에 대해, 디엠퍼시스 동작을 행한다. 그 결과, 통신 시스템(1)에서는, 신호(SIGA, SIGB, SIGC)의 각각에 관해, 파형 품질을 높일 수 있기 때문에, 통신 성능을 높일 수 있다.
또한, 통신 시스템(1)에서는, 이와 같이 신호(SIGA, SIGB, SIGC)의 각각에 대해 엠퍼시스 전압을 설정함에 의해, 차동 신호인 차분(AB, BC, CA)의 각각에서도, 전압의 천이량에 응하여, 엠퍼시스 전압이 설정된다. 그 결과, 통신 시스템(1)에서는, 차분(AB, BC, CA)의 각각에 관해서도, 파형 품질을 높일 수 있기 때문에, 통신 성능을 높일 수 있다.
도 22는, 디엠퍼시스 동작을 행한 경우에 있어서의, 신호(SIGA)와 신호(SIGB)의 차분(AB), 신호(SIGB)와 신호(SIGC)의 차분(BC), 신호(SIGC)와 신호(SIGA)의 차분(CA)의 아이 다이어그램을 도시하는 것이다. 도 23은, 디엠퍼시스 동작을 행하지 않은 경우에 있어서, 차분(AB, BC, CA)의 아이 다이어그램을 도시하는 것이다. 통신 시스템(1)에서는, 전송로(100)가 길다란 경우에도, 도 22, 23에 도시한 바와 같이, 디엠퍼시스 동작을 행함에 의해, 아이 개구를 넓게 할 수 있고, 그 결과, 통신 성능을 높일 수 있다.
또한, 통신 시스템(1)에서는, 예를 들면 드라이버(29A)에 회로(M01∼M0M, M11∼M1M)를 마련하고, 예를 들면, 출력 단자(ToutA)에서의 전압 상태를 전압 상태(SM)로 설정할 때에, 이 회로(M01∼M0M)의 트랜지스터(95)를 온 상태에 하였다(도 11a∼11c). 그리고, 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM1plus)으로 설정하는 경우(도 11a)에는, U11∼U1N의 트랜지스터(91)를 온 상태로 하고 중레벨 전압(VM0)으로 설정하는 경우(도 11b)에는, M11∼M1M의 트랜지스터(95)를 온 상태로 하고 중레벨 전압(VM1minus)으로 설정하는 경우(도 11c)에는, D11∼D1M의 트랜지스터(94)를 온 상태로 하였다. 이에 의해, 다음에 설명하는 비교례의 경우에 비하여, 소비 전력을 저감할 수 있다.
(비교례)
다음에, 비교례와 대비하여, 본 실시의 형태의 작용을 설명한다. 비교례에 관한 통신 시스템(1R)은, 송신 장치(10R)를 구비하고 있다. 송신 장치(10R)는, 송신부(20R)를 갖고 있다. 이 송신부(20R)는, 본 실시의 형태에 관한 송신부(20)(도 5)와 마찬가지로, 출력부(26R)를 갖고 있다.
도 24는, 출력부(26R)의 한 구성례를 도시하는 것이다. 출력부(26R)는, 엠퍼시스 제어부(28RA, 28RB, 28RC)와, 드라이버(29RA, 29RB, 29RC)를 갖고 있다. 엠퍼시스 제어부(28RA)는, 신호(MAINAN, SUBAN) 및 신호(MAINAD, SUBAD)에 의거하여, 8개의 신호(UPAA0, UPAB0, UPAA1, UPAB1, DNAA0, DNAB0, DNAA1, DNAB1)를 생성하는 것이다. 드라이버(29RA)는, 8개의 신호(UPAA0, UPAB0, UPAA1, UPAB1, DNAA0, DNAB0, DNAA1, DNAB1)에 의거하여, 신호(SIGA)를 생성하는 것이다. 엠퍼시스 제어부(28RB) 및 드라이버(29RB)에 관해서도 마찬가지이고, 엠퍼시스 제어부(28RC) 및 드라이버(29RC)에 관해서도 마찬가지이다.
도 25는, 드라이버(29RA)의 한 구성례를 도시하는 것이다. 드라이버(29RB, 29RC)에 관해서도 마찬가지이다. 드라이버(29RA)는, K개의 회로(UA0)(회로(UA01∼UA0K))와, L개의 회로(UB0)(회로(UB01∼UB0L))와, K개의 회로(UA1)(회로(UA11∼UA1K))와, L개의 회로(UB1)(회로(UB11∼UB1L))와, K개의 회로(DA0)(회로(DA01∼DA0K))와, L개의 회로(DB0)(회로(DB01∼DB0L))와, K개의 회로(DA1)(회로(DA11∼DA1K))와, L개의 회로(DB1)(회로(DB11∼DB1L))를 갖고 있다. 이 예에서는, "K"는 "L"보다도 큰 수이다.
회로(UA01∼UA0K, UB01∼UB0L, UA11∼UA1K, UB11∼UB1L)의 각각은, 본 실시의 형태에 관한 회로(U01∼U0M, U11∼U1N)와 마찬가지로, 트랜지스터(91)와, 저항 소자(92)를 갖고 있다. 회로(UA01∼UA0K)의 트랜지스터(91)의 게이트에는, 신호(UPAA0)가 공급되고, 회로(UB01∼UB0L)의 트랜지스터(91)의 게이트에는, 신호(UPAB0)가 공급되고, 회로(UA11∼UA1K)의 트랜지스터(91)의 게이트에는, 신호(UPAA1)가 공급되고, 회로(UB11∼UB1L)의 트랜지스터(91)의 게이트에는, 신호(UPAB1)가 공급된다. 트랜지스터(91)의 온 상태에서의 저항치와, 저항 소자(92)의 저항치와의 합은, 이 예에서는 "50×(2×K+2×L)"[Ω]이다.
회로(DA01∼DA0K, DB01∼DB0L, DA11∼DA1K, DB11∼DB1L)의 각각은, 본 실시의 형태에 관한 회로(D01∼D0M, D11∼D1N)와 마찬가지로, 저항 소자(93)와, 트랜지스터(94)를 갖고 있다. 회로(DA01∼DA0K)의 트랜지스터(94)의 게이트에는 신호(DNAA0)가 공급되고, 회로(DB01∼DB0L)의 트랜지스터(94)의 게이트에는 신호(DNAB0)가 공급되고, 회로(DA11∼DA1K)의 트랜지스터(94)의 게이트에는 신호(DNAA1)가 공급되고, 회로(DB11∼DB1L)의 트랜지스터(94)의 게이트에는 신호(DNAB1)가 공급되어 있다. 저항 소자(93)의 저항치와, 트랜지스터(94)의 온 상태에서의 저항치와의 합은, 이 예에서는 "50×(2×K+2×L)"[Ω]이다.
도 26a∼26c는, 신호(SIGA)를 전압 상태(SH)로 할 때의 드라이버(29RA)의 한 동작례를 도시하는 것이고, 도 27a∼27c는, 신호(SIGA)를 전압 상태(SM)로 할 때의 드라이버(29RA)의 한 동작례를 도시하는 것이고, 도 28a∼28c는, 신호(SIGA)를 전압 상태(SL)로 할 때의 드라이버(29RA)의 한 동작례를 도시하는 것이다.
이 예에서는, 신호(SIGA)를 고레벨 전압(VH2)으로 하는 경우에는, 도 26a에 도시한 바와 같이, 회로(UA01∼UA0K, UB01∼UB0L, UA11∼UA1K, UB11∼UB1L)에서의 트랜지스터(91)를 온 상태로 한다. 또한, 신호(SIGA)를 고레벨 전압(VH1)으로 하는 경우에는, 도 26b에 도시한 바와 같이, 회로(UA01∼UA0K, UA11∼UA1K, UB11∼UB1L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DB11∼DB1L)에서의 트랜지스터(94)를 온 상태로 한다. 또한, 신호(SIGA)를 고레벨 전압(VH0)으로 하는 경우에는, 도 26c에 도시한 바와 같이, 회로(UA01∼UA0K, UA11∼UA1K)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DB01∼DB0L, DB11∼DB1L)에서의 트랜지스터(94)를 온 상태로 한다.
신호(SIGA)를 중레벨 전압(VM1plus)으로 하는 경우에는, 도 27a에 도시한 바와 같이, 회로(UA01∼UA0K, UB01∼UB0L, UB11∼UB1L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K)에서의 트랜지스터(94)를 온 상태로 한다. 또한, 신호(SIGA)를 중레벨 전압(VM0)으로 하는 경우에는, 도 27b에 도시한 바와 같이, 회로(UA01∼UA0K, UB01∼UB0L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K, DB01∼DB0L)에서의 트랜지스터(94)를 온 상태로 한다. 또한, 신호(SIGA)를 중레벨 전압(VM1minus)으로 하는 경우에는, 도 27c에 도시한 바와 같이, 회로(UA01∼UA0K)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K, DB01∼DB0L, DB11∼DB1L)에서의 트랜지스터(94)를 온 상태로 한다.
신호(SIGA)를 저레벨 전압(VL0)으로 하는 경우에는, 도 28a에 도시한 바와 같이, 회로(UB01∼UB0L, UB11∼UB1L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K, DA11∼DA1K)에서의 트랜지스터(94)를 온 상태로 한다. 또한, 신호(SIGA)를 저레벨 전압(VL1)으로 하는 경우에는, 도 28b에 도시한 바와 같이, 회로(UB01∼UB0L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K, DB01∼DB0L, DA11∼DA1K)에서의 트랜지스터(94)를 온 상태로 한다. 또한, 신호(SIGA)를 저레벨 전압(VL2)으로 하는 경우에는, 도 28c에 도시한 바와 같이, 회로(DA01∼DA0K, DB01∼DB0L, DA11∼DA1K, DB11∼DB1L)에서의 트랜지스터(94)를 온 상태로 한다.
이와 같이, 비교례에 관한 통신 시스템(1R)에서는, 예를 들면, 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM0)으로 설정하는 경우(도 27b)에는, 회로(UA01∼UA0K, UB01∼UB0L)에서의 트랜지스터(91)를 온 상태로 함과 함께, 회로(DA01∼DA0K, DB01∼DB0L)에서의 트랜지스터(94)를 온 상태로 한다. 이와 같이, 드라이버(29A)는, 테브난 종단에 의해, 출력 단자(ToutA)에서의 전압을 설정한다. 이 테브난 종단에 의해, 전압(V1)과 접지 전압과의 전위차에 기인하는 많은 전류가 흐른다. 이 테브난 종단의 직렬 저항치는, 약 100[Ω]이다. 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM1plus, VM1minus)으로 설정하는 경우(도 27a, 27c)에 관해서도 마찬가지이다. 따라서, 통신 시스템(1R)에서는, 이 테브난 종단에 의해 많은 전류가 흐르고, 그 결과, 소비 전력이 증가하여 버린다.
한편, 실시의 형태에 관한 통신 시스템(1)에서는, 예를 들면, 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM0)으로 설정하는 경우(도 11b)에는, 회로(M01∼M0M, M11∼M1M)의 트랜지스터(95)를 온 상태로 한다. 즉, 테브난 종단에 의해 출력 단자(ToutA)에서의 전압을 설정하는 것이 아니라, 전압 생성부(50)가 생성한 전압(Vdc)을 이용하여 출력 단자(ToutA)에서의 전압을 설정한다. 또한, 예를 들면, 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM1plus)으로 설정하는 경우(도 11a)에는, 회로(M01∼M0M)의 트랜지스터(95)를 온 상태로 함과 함께, 회로(U11∼U1M)의 트랜지스터(91)를 온 상태로 한다. 이 경우에는, 회로(U11∼U1M)로부터 회로(M01∼M0M)에 전류가 흐른다. 그렇지만, 이 전류는, 비교례의 경우(도 27a)에 비하여 작다. 즉, 첫번째로, 이 전류는, 비교례의 경우와 달리, 전압(V1)과 전압(Vdc)의 전위차에 기인하여 흐르는 것이다. 즉, 이 전위차는, 비교례의 경우의 약 반분이다. 그리고, 두번째로, 회로(U11∼U1M)의 임피던스는, 회로(M01∼M0M)의 임피던스보다도 충분히 크기 때문에, 직렬 저항치는 100[Ω]보다도 충분히 크다. 그 결과, 이 전류는, 비교례의 경우(도 27a)에 비하여 작아진다. 출력 단자(ToutA)에서의 전압을 중레벨 전압(VM1minus)으로 설정하는 경우(도 11c)에 관해서도 마찬가지이다. 그 결과, 통신 시스템(1)에서는, 소비 전력을 저감할 수 있다.
[효과]
이상과 같이 본 실시의 형태에서는, 서브드라이버(290)에 회로(M01∼M0M)를 마련하고, 예를 들면, 출력 단자(ToutA)에서의 전압 상태를 전압 상태(SM)로 설정할 때에, 이 회로(M01∼M0M)의 트랜지스터(95)를 온 상태로 하였기 때문에, 소비 전력을 저감할 수 있다.
본 실시의 형태에서는, 서브드라이버(291)가, 각 전압 상태에서의 전압을 조정함에 의해 엠퍼시스 전압을 설정하였기 때문에, 통신 성능을 높일 수 있다.
본 실시의 형태에서는, 신호(SIGA, SIGB, SIGC)의 각각에서, 전압의 천이량에 응하여, 엠퍼시스 전압을 설정하였기 때문에, 신호(SIGA, SIGB, SIGC)의 각각에 관해, 파형 품질을 높일 수 있기 때문에, 통신 성능을 높일 수 있다.
[변형례 1]
상기 실시의 형태에서는, 드라이버(2A), 29B, 29C)를 도 8에 도시한 바와 같이 구성 하였지만, 이것으로 한정되는 것이 아니다. 이하에, 본 변형례에 관해, 몇가지의 예를 들어 설명한다.
도 29는, 본 변형례에 관한 드라이버(39A)의 한 구성례를 도시하는 것이다. 이 드라이버(39A)는, 상기 실시의 형태에 관한 드라이버(29A)에 대응하는 것이다. 드라이버(39)는, 2개의 서브드라이버(390, 391)를 갖고 있다. 서브드라이버(390, 391)는, 상기 실시의 형태에 관한 서브드라이버(290, 291)(도 8)에서, 트랜지스터(91) 및 저항 소자(92)의 접속을 변경한 것이다. 회로(U01∼U0M, U11∼U1N)의 각각에서, 저항 소자(92)의 일단에는 전압(V1)이 공급되고, 타단은 트랜지스터(91)의 드레인에 접속되어 있다. 회로(U01∼U0M)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA0)가 공급되고, 드레인은 저항 소자(92)의 타단에 접속되고, 소스는 출력 단자(ToutA)에 접속되어 있다. 회로(U11∼U1N)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA1)가 공급되고, 드레인은 저항 소자(92)의 타단에 접속되고, 소스는 출력 단자(ToutA)에 접속되어 있다.
도 30은, 본 변형례에 관한 다른 드라이버(49A)의 한 구성례를 도시하는 것이다. 이 드라이버(49A)는, 상기 실시의 형태에 관한 드라이버(29A)에 대응하는 것이다. 드라이버(49A)는, 2개의 서브드라이버(490, 491)를 갖고 있다. 서브드라이버(490)는, M개의 회로(C0)(회로(C01∼C0M))를 갖고 있다. 서브드라이버(491)는, N개의 회로(C1)(회로(C11∼C1N))를 갖고 있다. 회로(C01∼C0M, C11∼C1N)의 각각은, 저항 소자(92, 97)와, 트랜지스터(91, 94, 95)를 갖고 있다.
우선, 회로(C01∼C0M)에 관해 설명한다. 회로(C01∼C0M)의 각각에서, 저항 소자(92)의 일단에는 전압(V1)이 공급되고, 타단은 트랜지스터(91)의 드레인에 접속되어 있다. 트랜지스터(91)의 게이트에는 신호(UPA0)가 공급되고, 드레인은 저항 소자(92)의 타단에 접속되고, 소스는 저항 소자(97)의 일단 및 출력 단자(ToutA)에 접속되어 있다. 저항 소자(97)의 일단은, 트랜지스터(91)의 소스 및 출력 단자(ToutA)에 접속되고, 타단은 트랜지스터(94, 95)의 드레인에 접속되어 있다. 트랜지스터(94)의 게이트에는 신호(DNA0)가 공급되고, 드레인은 저항 소자(97)의 타단 및 트랜지스터(95)의 드레인에 접속되고, 소스는 접지되어 있다. 트랜지스터(95)의 게이트에는 신호(MDA0)가 공급되고, 소스에는 전압 생성부(50)가 생성한 전압(Vdc)이 공급되고, 드레인은 저항 소자(97)의 타단 및 트랜지스터(94)의 드레인에 접속되어 있다.
다음에, 회로(C11∼C1N)에 관해 설명한다. 회로(C11∼C1N)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA1)가 공급되어 있다. 트랜지스터(94)의 게이트에는 신호(DNA1)가 공급되어 있다. 트랜지스터(95)의 게이트에는 신호(MDA1)가 공급되어 있다. 그 이외에 관해서는, 회로(C01∼C0M)와 마찬가지이다.
이 드라이버(49A)에서, 저항 소자(97)는, 상기 실시의 형태에 관한 드라이버(29A)(도 8)에서의 저항 소자(93, 96)에 대응하고 있다. 즉, 예를 들면, 서브드라이버(490)에서, 트랜지스터(94)가 온 상태가 되는 경우에는, 저항 소자(97)의 저항치 및 트랜지스터(94)의 온 저항이 서브드라이버(490)의 출력 임피던스를 구성하고, 트랜지스터(95)가 온 상태가 되는 경우에는, 저항 소자(97)의 저항치 및 트랜지스터(95)의 온 저항이 서브드라이버(490)의 출력 임피던스를 구성한다. 서브드라이버(491)에 관해서도 마찬가지이다. 이와 같이 구성함에 의해, 드라이버(49A)에서는, 소자수를 삭감할 수 있고, 그 결과, 회로 면적을 삭감할 수 있다.
도 31은, 본 변형례에 관한 다른 드라이버(59A)의 한 구성례를 도시하는 것이다. 이 드라이버(59A)는, 상기 실시의 형태에 관한 드라이버(29A)에 대응하는 것이다. 드라이버(59A)는, 2개의 서브드라이버(590, 591)를 갖고 있다. 서브드라이버(590)는, M개의 회로(CC0)(회로(CC01∼CC0M))를 갖고 있다. 서브드라이버(491)는, N개의 회로(CC1)(회로(CC11∼CC1N))를 갖고 있다. 회로(CC01∼CC0M, CC11∼CC1N)의 각각은, 트랜지스터(91, 94, 95)와, 저항 소자(98)를 갖고 있다.
우선, 회로(CC01∼CC0M)에 관해 설명한다. 회로(CC01∼CC0M)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA0)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 트랜지스터(94, 95)의 드레인 및 저항 소자(98)의 일단에 접속되어 있다. 트랜지스터(94)의 게이트에는 신호(DNA0)가 공급되고, 드레인은 트랜지스터(91)의 소스, 트랜지스터(95)의 드레인, 및 저항 소자(98)의 일단에 접속되고, 소스는 접지되어 있다. 트랜지스터(95)의 게이트에는 신호(MDA0)가 공급되고, 소스에는 전압 생성부(50)가 생성한 전압(Vdc)이 공급되고, 드레인은 트랜지스터(91)의 소스, 트랜지스터(94)의 드레인, 및 저항 소자(98)의 일단에 접속되어 있다. 저항 소자(98)의 일단은 트랜지스터(91)의 소스 및 트랜지스터(94, 95)의 드레인에 접속되고, 타단은 출력 단자(ToutA)에 접속되어 있다.
다음에, 회로(CC11∼CC1N)에 관해 설명한다. 회로(CC11∼CC1N)의 각각에서, 트랜지스터(91)의 게이트에는 신호(UPA1)가 공급되어 있다. 트랜지스터(94)의 게이트에는 신호(DNA1)가 공급되어 있다. 트랜지스터(95)의 게이트에는 신호(MDA1)가 공급되어 있다. 그 이외에 관해서는, 회로(CC01∼CC0M)와 마찬가지이다.
이 드라이버(59A)에서, 저항 소자(98)는, 상기 실시의 형태에 관한 드라이버(29A)(도 8)에서의 저항 소자(92, 93, 96)에 대응하고 있다. 즉, 예를 들면, 서브드라이버(590)에서, 트랜지스터(91)가 온 상태가 되는 경우에는, 저항 소자(98)의 저항치 및 트랜지스터(91)의 온 저항이 서브드라이버(590)의 출력 임피던스를 구성하고, 트랜지스터(94)가 온 상태가 되는 경우에는, 저항 소자(98)의 저항치 및 트랜지스터(94)의 온 저항이 서브드라이버(590)의 출력 임피던스를 구성하고, 트랜지스터(95)가 온 상태가 되는 경우에는, 저항 소자(98)의 저항치 및 트랜지스터(95)의 온 저항이 서브드라이버(590)의 출력 임피던스를 구성한다. 서브드라이버(591)에 관해서도 마찬가지이다. 이와 같이 구성함에 의해, 드라이버(59A)에서는, 소자수를 삭감할 수 있고, 그 결과, 회로 면적을 삭감할 수 있다.
[변형례 2]
상기 실시의 형태에서는, 출력부(26)는, 심볼 신호(Tx1, Tx2, Tx3), 심볼 신호(Dtx1, Dtx2, Dtx3), 및 클록 신호(TxCK)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성 하였지만, 이것으로 한정되는 것이 아니다. 이하에, 본 변형례에 관한 송신 장치(10A)에 관해 상세히 설명한다.
도 32는, 송신 장치(10A)의 송신부(20A)의 한 구성례를 도시하는 것이다. 송신부(20A)는, 송신 심볼 생성부(22A)와, 출력부(26A)를 갖고 있다. 송신 심볼 생성부(22A)는, 천이 신호(TxF9, TxR9, TxP9) 및 클록 신호(TxCK)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 출력부(26A)는, 심볼 신호(Tx1, Tx2, Tx3) 및 클록 신호(TxCK)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.
도 33은, 출력부(26A)의 한 구성례를 도시하는 것이다. 출력부(26A)는, 드라이버 제어부(27N)와, 플립플롭(17A, 17B, 17C)을 갖고 있다. 드라이버 제어부(27N)는, 현재의 심볼(NS)에 관한 심볼 신호(Tx1, Tx2, Tx3), 및 클록 신호(TxCK)에 의거하여, 신호(MAINAN, SUBAN, MAINBN, SUBBN, MAINCN, SUBCN)를 생성하는 것이다. 플립플롭(17A)은, 신호(MAINAN, SUBAN)를, 클록 신호(TxCK)의 1클록분 지연시키고, 그 지연된 신호를 신호(MAINAD, SUBAD)로서 각각 출력하는 것이다. 플립플롭(17B)은, 신호(MAINBN, SUBBN)를, 클록 신호(TxCK)의 1클록분 지연시키고, 그 지연된 신호를 신호(MAINBD, SUBBD)로서 각각 출력하는 것이다. 플립플롭(17C)은, 신호(MAICN), SUBCN)를, 클록 신호(TxCK)의 1클록분 지연시키고, 그 지연된 신호를 신호(MAINCD, SUBCD)로서 각각 출력하는 것이다.
이와 같이 구성하여도, 상기 실시의 형태의 경우와 같은 효과를 얻을 수 있다.
[변형례 3]
상기 실시의 형태에서는, 송신 장치(10)는 디엠퍼시스 동작을 행하도록 하였지만, 이것으로 한정되는 것이 아니고, 프리엠퍼시스 동작을 행하도록 하여도 좋다. 도 34는, 3개의 전압 상태(SH, SM, SL)를 도시하는 것이다. 전압 상태(SH)는, 3개의 고레벨 전압(VH)(VH0, VH1, VH2)에 대응하는 상태이고, 전압 상태(SM)는, 3개의 중레벨 전압(VM)(VM0, VM1plus, VM1minus)에 대응하는 상태이고, 전압 상태(SL)는, 3개의 저레벨 전압(VL)(VL0, VL1, VL2)에 대응하는 상태이다. 고레벨 전압(VH0)은, 프리엠퍼시스를 걸지 않은 경우의 고레벨 전압이고, 중레벨 전압(VM0)은, 프리엠퍼시스를 걸지 않은 경우의 중레벨 전압이고, 저레벨 전압(VL0)은, 프리엠퍼시스를 걸지 않은 경우의 저레벨 전압이다. 이와 같이 구성하여도, 상기 실시의 형태의 경우와 같은 효과를 얻을 수 있다.
[기타의 변형례]
또한, 이들의 변형례 중의 2 이상을 조합시켜도 좋다.
<2. 적용례>
다음에, 상기 실시의 형태 및 변형예로 설명한 통신 시스템의 적용례 및 응용례에 관해 설명한다.
(적용례)
도 35는, 상기 실시의 형태 등의 통신 시스템이 적용되는 스마트 폰(300)(다기능 휴대 전화)의 외관을 도시하는 것이다. 이 스마트 폰(300)에는, 다양한 디바이스가 탑재되어 있고, 그들의 디바이스 사이에서 데이터의 교환을 행하는 통신 시스템에서, 상기 실시의 형태 등의 통신 시스템이 적용되어 있다.
도 36은, 스마트 폰(300)에 사용되는 어플리케이션 프로세서(310)의 한 구성례를 도시하는 것이다. 어플리케이션 프로세서(310)는, CPU(Central Processing Unit)(311)와, 메모리 제어부(312)와, 전원 제어부(313)와, 외부 인터페이스(314)와, GPU(Graphics Processing Unit)(315)와, 미디어 처리부(316)와, 디스플레이 제어부(317)와, MIPI(Mobile Industry Processor Interface) 인터페이스(318)를 갖고 있다. CPU(311), 메모리 제어부(312), 전원 제어부(313), 외부 인터페이스(314), GPU(315), 미디어 처리부(316), 디스플레이 제어부(317)는, 이 예에서는, 시스템 버스(319)에 접속되고, 이 시스템 버스(319)를 이용하여, 서로 데이터의 교환을 할 수 있게 되어 있다.
CPU(311)는, 프로그램에 따라, 스마트 폰(300)에서 취급되는 다양한 정보를 처리하는 것이다. 메모리 제어부(312)는, CPU(311)가 정보 처리를 행할 때에 사용하는 메모리(501)를 제어하는 것이다. 전원 제어부(313)는, 스마트 폰(300)의 전원을 제어하는 것이다.
외부 인터페이스(314)는, 외부 디바이스와 통신하기 위한 인터페이스이고, 이 예에서는, 무선 통신부(502) 및 이미지 센서(410)와 접속되어 있다. 무선 통신부(502)는, 휴대 전화의 기지국과 무선 통신을 하는 것이고, 예를 들면, 베이스밴드부나, RF(Radio Frequency) 프런트 엔드부 등을 포함하여 구성된다. 이미지 센서(410)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서를 포함하여 구성된다.
GPU(315)는, 화상 처리를 행하는 것이다. 미디어 처리부(316)는, 음성이나, 문자나, 도형 등의 정보를 처리하는 것이다. 디스플레이 제어부(317)는, MIPI 인터페이스(318)를 통하여, 디스플레이(504)를 제어하는 것이다. MIPI 인터페이스(318)는, 화상 신호를 디스플레이(504)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. MIPI 인터페이스(318)는, 예를 들면 수정 진동자를 포함하는 발진 회로(330)로부터 공급되는 기준 클록에 의거하여 동작하도록 되어 있다. 이 MIPI 인터페이스(318)와 디스플레이(504) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.
도 37은, 이미지 센서(410)의 한 구성례를 도시하는 것이다. 이미지 센서(410)는, 센서부(411)와, ISP(Image Signal Processor)(412)와, JPEG(Joint Photographic Experts Group) 인코더(413)와, CPU(414)와, RAM(Random Access Memory)(415)과, ROM(Read Only Memory)(416)과, 전원 제어부(417)와, I2C(Inter-Integrated Circuit) 인터페이스(418)와, MIPI 인터페이스(419)를 갖고 있다. 이들의 각 블록은, 이 예에서는, 시스템 버스(420)에 접속되고, 이 시스템 버스(420)를 통하여, 서로 데이터의 교환을 할 수 있게 되어 있다.
센서부(411)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서에 의해 구성되는 것이다. ISP(412)는, 센서부(411)가 취득한 화상에 대해 소정의 처리를 행하는 것이다. JPEG 인코더(413)는, ISP(412)가 처리한 화상을 인코드하여 JPEG 형식의 화상을 생성하는 것이다. CPU(414)는, 프로그램에 따라 이미지 센서(410)의 각 블록을 제어하는 것이다. RAM(415)은, CPU(414)가 정보 처리를 행할 때에 사용하는 메모리이다. ROM(416)은, CPU(414)에서의 실행되는 프로그램이나 캘리브레이션에 의해 얻어진 설정치 등을 기억하는 것이다. 전원 제어부(417)는, 이미지 센서(410)의 전원을 제어하는 것이다. I2C 인터페이스(418)는, 어플리케이션 프로세서(310)로부터 제어 신호를 수취하는 것이다. 또한, 도시하지 않지만, 이미지 센서(410)는, 어플리케이션 프로세서(310)로부터, 제어 신호에 더하여 클록 신호도 수취하도록 되어 있다. 구체적으로는, 이미지 센서(410)는, 다양한 주파수의 클록 신호에 의거하여 동작할 수 있도록 구성되어 있다. MIPI 인터페이스(419)는, 화상 신호를 어플리케이션 프로세서(310)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. MIPI 인터페이스(419)는, 예를 들면 수정 진동자를 포함하는 발진 회로(430)로부터 공급되는 기준 클록에 의거하여 동작하도록 되어 있다. 이 MIPI 인터페이스(419)와 어플리케이션 프로세서(310) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.
(응용례 1)
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇, 건설 기계, 농업 기계(트랙터) 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 38은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템(7000)의 개략적인 구성례를 도시하는 블록도이다. 차량 제어 시스템(7000)은, 통신 네트워크(7010)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 38에 도시한 예에서는, 차량 제어 시스템(7000)은, 구동계 제어 유닛(7100), 바디계 제어 유닛(7200), 배터리 제어 유닛(7300), 차외 정보 검출 유닛(7400), 차내 정보 검출 유닛(7500), 및 통합 제어 유닛(7600)을 구비한다. 이들의 복수의 제어 유닛을 접속하는 통신 네트워크(7010)는, 예를 들면, CAN(Controller Area Network), LIN(Local Interconnect Network), LAN(Local Area Network) 또는 FlexRay(등록상표) 등의 임의의 규격에 준거한 차량탑재 통신 네트워크라도 좋다.
각 제어 유닛은, 각종 프로그램에 따라 연산 처리를 행하는 마이크로 컴퓨터와, 마이크로 컴퓨터에 의해 실행되는 프로그램 또는 각종 연산에 사용되는 파라미터 등을 기억하는 기억부와, 각종 제어 대상의 장치를 구동하는 구동 회로를 구비한다. 각 제어 유닛은, 통신 네트워크(7010)를 통하여 다른 제어 유닛과의 사이에서 통신을 행하기 위한 네트워크 I/F를 구비함과 함께, 차내외의 장치 또는 센서 등과의 사이에서, 유선 통신 또는 무선 통신에 의해 통신을 행하기 위한 통신 I/F를 구비한다. 도 38에서는, 통합 제어 유닛(7600)의 기능 구성으로서, 마이크로 컴퓨터(7610), 범용 통신 I/F(7620), 전용 통신 I/F(7630), 측위부(7640), 비컨 수신부(7650), 차내 기기 I/F(7660), 음성 화상 출력부(7670), 차량탑재 네트워크 I/F(7680) 및 기억부(7690)가 도시되어 있다. 다른 제어 유닛도 마찬가지로, 마이크로 컴퓨터, 통신 I/F 및 기억부 등을 구비한다.
구동계 제어 유닛(7100)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(7100)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다. 구동계 제어 유닛(7100)은, ABS(Antilock Brake System) 또는 ESC(Electronic Stability Control) 등의 제어 장치로서의 기능을 가져도 좋다.
구동계 제어 유닛(7100)에는, 차량 상태 검출부(7110)가 접속된다. 차량 상태 검출부(7110)에는, 예를 들면, 차체의 축 회전 운동의 각속도를 검출하는 자이로스코프 센서, 차량의 가속도를 검출하는 가속도 센서, 또는, 액셀 페달의 조작량, 브레이크 페달의 조작량, 스티어링휠의 조타각, 엔진 회전수 또는 차륜의 회전 속도 등을 검출하기 위한 센서 중의 적어도 하나가 포함된다. 구동계 제어 유닛(7100)은, 차량 상태 검출부(7110)로부터 입력되는 신호를 이용하여 연산 처리를 행하고, 내연 기관, 구동용 모터, 전동 파워 스티어링 장치 또는 브레이크 장치 등을 제어한다.
바디계 제어 유닛(7200)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(7200)은, 키레스 엔트리 시스템, 스마트키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(7200)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있는다. 바디계 제어 유닛(7200)은, 이들의 전파 또는 신호의 입력을 접수하고, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
배터리 제어 유닛(7300)은, 각종 프로그램에 따라 구동용 모터의 전력 공급원인 2차 전지(7310)를 제어한다. 예를 들면, 배터리 제어 유닛(7300)에는, 2차 전지(7310)를 구비한 배터리 장치로부터, 배터리 온도, 배터리 출력 전압 또는 배터리의 잔존 용량 등의 정보가 입력된다. 배터리 제어 유닛(7300)은, 이들의 신호를 이용하여 연산 처리를 행하고, 2차 전지(7310)의 온도 조절 제어 또는 배터리 장치에 구비된 냉각 장치 등의 제어를 행한다.
차외 정보 검출 유닛(7400)은, 차량 제어 시스템(7000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(7400)에는, 촬상부(7410) 및 차외 정보 검출부(7420) 중의 적어도 일방이 접속된다. 촬상부(7410)에는, ToF(Time Of Flight) 카메라, 스테레오 카메라, 단안 카메라, 적외선 카메라 및 기타의 카메라 중의 적어도 하나가 포함된다. 차외 정보 검출부(7420)에는, 예를 들면, 현재의 날씨 또는 기상을 검출하기 위한 환경 센서, 또는, 차량 제어 시스템(7000)을 탑재한 차량의 주위의 다른 차량, 장애물 또는 보행자 등을 검출하기 위한 주위 정보 검출 센서 중의 적어도 하나가 포함된다.
환경 센서는, 예를 들면, 우천을 검출하는 빗방울 센서, 안개를 검출하는 안개 센서, 일조(日照) 정도를 검출하는 일조 센서, 및 강설을 검출하는 눈 센서 중의 적어도 하나면 좋다. 주위 정보 검출 센서는, 초음파 센서, 레이더 장치 및 LIDAR(Light Detection and Ranging, Laser Imaging Detection and Ranging) 장치 중의 적어도 하나면 좋다. 이들의 촬상부(7410) 및 차외 정보 검출부(7420)는, 각각 독립한 센서 내지 장치로서 구비되어도 좋고, 복수의 센서 내지 장치가 통합된 장치로서 구비되어도 좋다.
여기서, 도 39는, 촬상부(7410) 및 차외 정보 검출부(7420)의 설치 위치의 예를 도시한다. 촬상부(7910, 7912, 7914, 7916, 7918)는, 예를 들면, 차량(7900)의 프런트 노우즈(front nose), 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트유리의 상부 중의 적어도 하나의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(7910) 및 차실내의 프론트유리의 상부에 구비되는 촬상부(7918)는, 주로 차량(7900)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(7912, 7914)는, 주로 차량(7900)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(7916)는, 주로 차량(7900)의 후방의 화상을 취득한다. 차실내의 프론트유리의 상부에 구비되는 촬상부(7918)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 39에는, 각각의 촬상부(7910, 7912, 7914, 7916)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(a)는, 프런트 노우즈에 구비된 촬상부(7910)의 촬상 범위를 나타내고, 촬상 범위(b, c)는, 각각 사이드 미러에 마련된 촬상부(7912, 7914)의 촬상 범위를 나타내고, 촬상 범위(d)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(7916)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(7910, 7912, 7914, 7916)에서 촬상된 화상 데이터가 겹쳐짐에 의해, 차량(7900)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
차량(7900)의 프런트, 리어, 사이드, 코너 및 차실 내의 프론트유리의 상부에 마련되는 차외 정보 검출부(7920, 7922, 7924, 7926, 7928, 7930)는, 예를 들면 초음파 센서 또는 레이더 장치라도 좋다. 차량(7900)의 프런트 노우즈, 리어 범퍼, 백 도어 및 차실내의 프론트유리의 상부에 마련되는 차외 정보 검출부(7920, 7926, 7930)는, 예를 들면 LIDAR 장치라도 좋다. 이들의 차외 정보 검출부(7920∼7930)는, 주로 선행 차량, 보행자 또는 장애물 등의 검출에 사용된다.
도 38로 되돌아와 설명을 계속한다. 차외 정보 검출 유닛(7400)은, 촬상부(7410)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상 데이터를 수신한다. 또한, 차외 정보 검출 유닛(7400)은, 접속되어 있는 차외 정보 검출부(7420)로부터 검출 정보를 수신한다. 차외 정보 검출부(7420)가 초음파 센서, 레이더 장치 또는 LIDAR 장치인 경우에는, 차외 정보 검출 유닛(7400)은, 초음파 또는 전자파 등을 발신시킴과 함께, 수신된 반사파의 정보를 수신한다. 차외 정보 검출 유닛(7400)은, 수신한 정보에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다. 차외 정보 검출 유닛(7400)은, 수신한 정보에 의거하여, 강우, 안개 또는 노면 상황 등을 인식하는 환경 인식 처리를 행하여도 좋다. 차외 정보 검출 유닛(7400)은, 수신한 정보에 의거하여, 차외의 물체까지의 거리를 산출하여도 좋다.
또한, 차외 정보 검출 유닛(7400)은, 수신한 화상 데이터에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등을 인식하는 화상 인식 처리 또는 거리 검출 처리를 행하여도 좋다. 차외 정보 검출 유닛(7400)은, 수신한 화상 데이터에 대해왜곡 보정 또는 위치맞춤 등의 처리를 행함과 함께, 다른 촬상부(7410)에 의해 촬상된 화상 데이터를 합성하여, 부감 화상 또는 파노라마 화상을 생성하여도 좋다. 차외 정보 검출 유닛(7400)은, 다른 촬상부(7410)에 의해 촬상된 화상 데이터를 이용하여, 시점(視點) 변환 처리를 행하여도 좋다.
차내 정보 검출 유닛(7500)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(7500)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(7510)가 접속된다. 운전자 상태 검출부(7510)는, 운전자를 촬상하는 카메라, 운전자의 생체 정보를 검출하는 생체 센서 또는 차실내의 음성을 모으는 마이크로폰 등을 포함하여도 좋다. 생체 센서는, 예를 들면, 좌면 또는 스티어링휠 등에 마련되고, 좌석에 앉은 탑승자 또는 스티어링휠을 쥐는 운전자의 생체 정보를 검출한다. 차내 정보 검출 유닛(7500)은, 운전자 상태 검출부(7510)로부터 입력되는 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다. 차내 정보 검출 유닛(7500)은, 집음(集音)된 음성 신호에 대해 노이즈 캔슬링 처리 등의 처리를 행하여도 좋다.
통합 제어 유닛(7600)은, 각종 프로그램에 따라 차량 제어 시스템(7000) 내의 동작 전반을 제어한다. 통합 제어 유닛(7600)에는, 입력부(7800)가 접속되어 있다. 입력부(7800)는, 예를 들면, 터치 패널, 버튼, 마이크로폰, 스위치 또는 레버 등, 탑승자에 의해 입력 조작될 수 있는 장치에 의해 실현된다. 통합 제어 유닛(7600)에는, 마이크로폰에 의해 입력되는 음성을 음성 인식함에 의해 얻은 데이터가 입력되어도 좋다. 입력부(7800)는, 예를 들면, 적외선 또는 기타의 전파를 이용한 리모트 컨트롤 장치라도 좋고, 차량 제어 시스템(7000)의 조작에 대응한 휴대 전화 또는 PDA(Personal Digital Assistant) 등 외부 접속 기기라도 좋다. 입력부(7800)는, 예를 들면 카메라라도 좋고, 그 경우 탑승자는 제스처에 의해 정보를 입력할 수 있다. 또는, 탑승자가 장착한 웨어러블 장치의 움직임을 검출함으로써 얻어진 데이터가 입력되어도 좋다. 또한, 입력부(7800)는, 예를 들면, 상기한 입력부(7800)를 이용하여 탑승자 등에 의해 입력된 정보에 의거하여 입력 신호를 생성하고, 통합 제어 유닛(7600)에 출력하는 입력 제어 회로 등을 포함하여도 좋다. 탑승자 등은, 이 입력부(7800)를 조작함에 의해, 차량 제어 시스템(7000)에 대해 각종의 데이터를 입력하거나 처리 동작을 지시하거나 한다.
기억부(7690)는, 마이크로 컴퓨터에 의해 실행되는 각종 프로그램을 기억하는 ROM(Read Only Memory), 및 각종 파라미터, 연산 결과 또는 센서 치 등을 기억하는 RAM(Random Access Memory)을 포함하고 있어도 좋다. 또한, 기억부(7690)는, HDD(Hard Disc Drive) 등의 자기 기억 디바이스, 반도체 기억 디바이스, 광기억 디바이스 또는 광자기 기억 디바이스 등에 의해 실현하여도 좋다.
범용 통신 I/F(7620)는, 외부 환경(7750)에 존재하는 다양한 기기와의 사이의 통신을 중개하는 범용적인 통신 I/F이다. 범용 통신 I/F(7620)는, GSM(등록상표)(Global System of Mobile communications), WiMAX, LTE(Long Term Evolution) 또는 LTE-A(LTE-Advanced) 등의 셀러 통신 프로토콜, 또는 무선 LAN(Wi-Fi(등록상표)라고도 한다), Bluetooth(등록상표) 등의 기타의 무선 통신 프로토콜을 실장하여도 좋다. 범용 통신 I/F(7620)는, 예를 들면, 기지국 또는 액세스 포인트를 통하여, 외부 네트워크(예를 들면, 인터넷, 클라우드 네트워크 또는 사업자 고유의 네트워크)상에 존재하는 기기(예를 들면, 어플리케이션 서버 또는 제어 서버)에 접속하여도 좋다. 또한, 범용 통신 I/F(7620)는, 예를 들면 P2P(Peer To Peer) 기술을 이용하여, 차량의 부근에 존재하는 단말(예를 들면, 운전자, 보행자 또는 점포의 단말, 또는 MTC(Machine Type Communication) 단말)와 접속하여도 좋다.
전용 통신 I/F(7630)는, 차량에서의 사용을 목적으로 하여 책정된 통신 프로토콜을 서포트하는 통신 I/F이다. 전용 통신 I/F(7630)는, 예를 들면, 하위 레이어인 IEEE802.11p와 상위 레이어인 IEEE1609와의 조합인 WAVE(Wireless Access in Vehicle Environment), DSRC(Dedicated Short Range Communications), 또는 셀러 통신 프로토콜이라고 하는 표준 프로토콜을 실장하여도 좋다. 전용 통신 I/F(7630)는, 전형적으로는, 차 차 사이(Vehicle to Vehicle) 통신, 노(路) 차 사이(Vehicle to Infrastructure) 통신, 차량과 집과의 사이(Vehicle to Home)의 통신 및 보행자 차 사이 통신(Vehicle to Pedestrian)의 중의 하나 이상을 포함하는 개념인 V2X 통신을 수행한다.
측위부(7640)는, 예를 들면, GNSS(Global Navigation Satellite System) 위성으로부터의 GNSS 신호(예를 들면, GPS(Global Positioning System) 위성으로부터의 GPS 신호)를 수신하여 측위를 실행하고, 차량의 위도, 경도 및 고도를 포함하는 위치 정보를 생성한다. 또한, 측위부(7640)는, 무선 액세스 포인트와의 신호의 교환에 의해 현재 위치를 특정하여도 좋고, 또는 측위 기능을 갖는 휴대 전화, PHS 또는 스마트 폰이라는 단말로부터 위치 정보를 취득하여도 좋다.
비컨 수신부(7650)는, 예를 들면, 도로상에 설치된 무선국 등으로부터 발신된 전파 또는 전자파를 수신하고, 현재 위치, 정체, 통행 금지 또는 소요 시간 등의 정보를 취득한다. 또한, 비컨 수신부(7650)의 기능은, 상술한 전용 통신 I/F(7630)에 포함되어도 좋다.
차내 기기 I/F(7660)는, 마이크로 컴퓨터(7610)와 차내에 존재하는 다양한 차내 기기(7760)와의 사이의 접속을 중개하는 통신 인터페이스이다. 차내 기기 I/F(7660)는, 무선 LAN, Bluetooth(등록상표), NFC(Near Field Communication) 또는 WUSB(Wireless USB)라는 무선 통신 프로토콜을 이용하여 무선 접속을 확립하여도 좋다. 또한, 차내 기기 I/F(7660)는, 도시하지 않은 접속단자(및, 필요하면 케이블)를 통하여, USB(Universal Serial Bus), HDMI(등록상표)(High-Definition Multimedia Interface), 또는 MHL(Mobile High-definition Link) 등의 유선 접속을 확립하여도 좋다. 차내 기기(7760)는, 예를 들면, 탑승자가 갖는 모바일 기기 또는 웨어러블 기기, 또는 차량에 반입되고 또는 부착되는 정보 기기 중의 적어도 하나를 포함하고 있어도 좋다. 또한, 차내 기기(7760)는, 임의의 목적지까지의 경로 탐색을 행하는 내비게이션 장치를 포함하고 있어도 좋다. 차내 기기 I/F(7660)는, 이들의 차내 기기(7760)와의 사이에서, 제어 신호 또는 데이터 신호를 교환한다.
차량탑재 네트워크 I/F(7680)는, 마이크로 컴퓨터(7610)와 통신 네트워크(7010)와의 사이의 통신을 중개하는 인터페이스이다. 차량탑재 네트워크 I/F(7680)는, 통신 네트워크(7010)에 의해 서포트되는 소정의 프로토콜에 따라, 신호 등을 송수신한다.
통합 제어 유닛(7600)의 마이크로 컴퓨터(7610)는, 범용 통신 I/F(7620), 전용 통신 I/F(7630), 측위부(7640), 비컨 수신부(7650), 차내 기기 I/F(7660) 및 차량탑재 네트워크 I/F(7680) 중의 적어도 하나를 통하여 취득되는 정보에 의거하여, 각종 프로그램에 따라, 차량 제어 시스템(7000)을 제어한다. 예를 들면, 마이크로 컴퓨터(7610)는, 취득된 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(7100)에 대해 제어 지령을 출력하여도 좋다. 예를 들면, 마이크로 컴퓨터(7610)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행하여도 좋다. 또한, 마이크로 컴퓨터(7610)는, 취득되는 차량 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행하여도 좋다.
마이크로 컴퓨터(7610)는, 범용 통신 I/F(7620), 전용 통신 I/F(7630), 측위부(7640), 비컨 수신부(7650), 차내 기기 I/F(7660) 및 차량탑재 네트워크 I/F(7680) 중의 적어도 하나를 통하여 취득된 정보에 의거하여, 차량과 주변의 구조물이나 인물 등의 물체와의 사이의 3차원 거리 정보를 생성하고, 차량의 현재 위치의 주변 정보를 포함하는 로컬 지도 정보를 작성하여도 좋다. 또한, 마이크로 컴퓨터(7610)는, 취득된 정보에 의거하여, 차량의 충돌, 보행자 등의 근접 또는 통행 금지의 도로에의 진입 등의 위험을 예측하고, 경고용 신호를 생성하여도 좋다. 경고용 신호는, 예를 들면, 경고음을 발생시키거나, 경고 램프를 점등시키거나 하기 위한 신호라도 좋다.
음성 화상 출력부(7670)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 38의 예에서는, 출력 장치로서, 오디오 스피커(7710), 표시부(7720) 및 인스트루먼트 패널(7730)이 예시되어 있다. 표시부(7720)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다. 표시부(7720)는, AR(Augmented Reality) 표시 기능을 갖고 있어도 좋다. 출력 장치는, 이들의 장치 이외의, 헤드폰, 탑승자가 장착하는 안경형 디스플레이 등의 웨어러블 디바이스, 프로젝터 또는 램프 등의 다른 장치라도 좋다. 출력 장치가 표시 장치인 경우, 표시 장치는, 마이크로 컴퓨터(7610)가 행하는 각종 처리에 의해 얻어진 결과 또는 다른 제어 유닛으로부터 수신된 정보를, 텍스트, 이미지, 표, 그래프 등, 다양한 형식으로 시각적으로 표시한다. 또한, 출력 장치가 음성 출력 장치인 경우, 음성 출력 장치는, 재생된 음성 데이터 또는 음향 데이터 등으로 이루어지는 오디오 신호를 아날로그 신호로 변환하여 청각적으로 출력한다.
또한, 도 38에 도시한 예에서, 통신 네트워크(7010)를 통하여 접속된 적어도 2개의 제어 유닛이 하나의 제어 유닛으로서 일체화되어도 좋다. 또는, 개개의 제어 유닛이, 복수의 제어 유닛에 의해 구성되어도 좋다. 또한, 차량 제어 시스템(7000)이, 도시되지 않은 다른 제어 유닛을 구비하여도 좋다. 또한, 상기한 설명에서, 어느 하나의 제어 유닛이 담당하는 기능의 일부 또는 전부를, 다른 제어 유닛에 갖게 하여도 좋다. 즉, 통신 네트워크(7010)를 통하여 정보의 송수신이 되도록 되어 있으면, 소정의 연산 처리가, 어떠한 제어 유닛에서 행하여지게 되어도 좋다. 마찬가지로, 어는 하나의 제어 유닛에 접속되어 있는 센서 또는 장치가, 다른 제어 유닛에 접속됨과 함께, 복수의 제어 유닛이, 통신 네트워크(7010)를 통하여 서로 검출 정보를 송수신하여도 좋다.
이상 설명한 차량 제어 시스템(7000)에서, 도 1을 이용하여 설명한 본 실시 형태에 관한 통신 시스템(1)은, 도 38에 도시한 응용례에서의 각 블록 사이의 통신 시스템에 적용할 수 있다. 구체적으로는, 예를 들면, 본 기술은, 촬상부(7410)(촬상부(7910, 7912, 7914, 7916, 7918)와, 차외 정보 검출 유닛(7400) 사이의 통신 시스템에 적용할 수 있다. 이에 의해, 차량 제어 시스템(7000)에서는, 예를 들면, 전송 레이트를 높일 수 있기 때문에, 높은 화질의 화상을 차외 정보 검출 유닛(7400)에 공급할 수 있다. 그 결과, 차량 제어 시스템(7000)에서는, 차외 정보를 보다 정확하게 파악할 수 있다.
(응용례 2)
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 40은, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템(5000)의 개략적인 구성의 한 예를 도시하는 도면이다. 도 40에서는, 시술자(의사)(5067)가, 내시경 수술 시스템(5000)을 이용하여, 환자 베드(5069)상의 환자(5071)게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(5000)은, 내시경(5001)과, 기타의 시술구(5017)와, 내시경(5001)을 지지하는 지지 암 장치(5027)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(5037)로 구성된다.
내시경 수술에서는, 복벽을 잘라서 개복(開腹)하는 대신에, 토로카(trocar)(5025a∼5025d)라고 불리는 통형상의 개공기구(開孔器具)가 복벽에 복수 찔려진다. 그리고, 토로카(5025a∼5025d)로부터, 내시경(5001)의 경통(5003)이나, 기타의 시술구(5017)가 환자(5071)의 체강(體腔) 내에 삽입된다. 도시한 예에서는, 기타의 시술구(5017)로서, 기복(氣腹) 튜브(5019), 에너지 처치구(5021) 및 겸자(鉗子, forceps)(5023)가, 환자(5071)의 체강 내에 삽입되어 있다. 또한, 에너지 처치구(5021)는, 고주파 전류나 초음파 진동에 의해, 조직의 절개 및 박리(剝離), 또는 혈관의 봉지 등을 행하는 처치구이다. 단, 도시한 시술구(5017)는 어디까지나 한 예이고, 시술구(5017)로서는, 예를 들면 섭자(攝子, tweezers), 리트랙터(retractor) 등, 일반적으로 내시경하 수술에서 사용되는 각종의 시술구가 사용되어도 좋다.
내시경(5001)에 의해 촬영된 환자(5071)의 체강 내의 시술부의 화상이, 표시 장치(5041)에 표시된다. 시술자(5067)는, 표시 장치(5041)에 표시된 시술부의 화상을 리얼타임으로 보면서, 에너지 처치구(5021)나 겸자(5023)를 이용하여, 예를 들면 환부를 절제하는 등의 처치를 행한다. 또한, 도시는 생략하고 있지만, 기복 튜브(5019), 에너지 처치구(5021) 및 겸자(5023)는, 수술 중에, 시술자(5067) 또는 조수 등에 의해 지지된다.
(지지 암 장치)
지지 암 장치(5027)는, 베이스부(5029)로부터 연신한 암부(5031)를 구비한다. 도시한 예에서는, 암부(5031)는, 관절부(5033a, 5033b, 5033c), 및 링크(5035a, 5035b)로 구성되어 있고, 암 제어 장치(5045)로부터의 제어에 의해 구동된다. 암부(5031)에 의해 내시경(5001)이 지지되고, 그 위치 및 자세가 제어된다. 이에 의해, 내시경(5001)의 안정적인 위치의 고정이 실현될 수 있다.
(내시경)
내시경(5001)은, 선단부터 소정 길이의 영역이 환자(5071)의 체강 내에 삽입되는 경통(5003)과, 경통(5003)의 기단에 접속되는 카메라 헤드(5005)로 구성된다. 도시한 예에서는, 경성(硬性)의 경통(5003)을 갖는 이른바 경성경으로서 구성되는 내시경(5001)을 도시하고 있지만, 내시경(5001)은, 연성의 경통(5003)을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(5003)의 선단에는, 대물 렌즈가 끼워넣어진 개구부가 마련되어 있다. 내시경(5001)에는 광원 장치(5043)가 접속되어 있고, 당해 광원 장치(5043)에 의해 생성된 광이, 경통(5003)의 내부에 연설(延設)되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(5071)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(5001)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(5005)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU : Camera Control Unit)(5039)에 송신되다. 또한, 카메라 헤드(5005)에는, 그 광학계를 적절히 구동시키는 것에 의해, 배율 및 초점거리를 조정하는 기능이 탑재된다.
또한, 예를 들면 입체시(3D 표시) 등에 대응하기 위해, 카메라 헤드(5005)에는 촬상 소자가 복수 마련되어도 좋다. 이 경우, 경통(5003)의 내부에는, 당해 복수의 촬상 소자의 각각에 관찰광을 도광하기 위해, 릴레이 광학계가 복수 계통 마련된다.
(카트에 탑재되는 각종의 장치)
CCU(5039)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(5001) 및 표시 장치(5041)의 동작을 통괄적으로 제어한다. 구체적으로는, CCU(5039)는, 카메라 헤드(5005)로부터 수취한 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리(demosaic process) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다. CCU(5039)는, 당해 화상 처리를 시행한 화상 신호를 표시 장치(5041)에 제공한다. 또한, CCU(5039)는, 카메라 헤드(5005)에 대해 제어 신호를 송신하여, 그 구동을 제어한다. 당해 제어 신호에는, 배율이나 초점거리 등, 촬상 조건에 관한 정보가 포함될 수 있는다.
표시 장치(5041)는, CCU(5039)로부터의 제어에 의해, 당해 CCU(5039)에 의해 화상 처리가 행하여진 화상 신호에 의거한 화상을 표시한다. 내시경(5001)이 예를 들면 4K(수평 화소수 3840×수직 화소수 2160) 또는 8K(수평 화소수 7680×수직 화소수 4320) 등의 고해상도의 촬영에 대응한 것인 경우, 및/또는 3D 표시에 대응한 것인 경우에는, 표시 장치(5041)로서는, 각각에 대응하여, 고해상도의 표시가 가능한 것, 및/또는 3D 표시 가능한 것이 사용될 수 있다. 4K 또는 8K 등의 고해상도의 촬영에 대응하는 것인 경우, 표시 장치(5041)로서 55인치 이상의 사이즈의 것을 이용함으로써 더한층의 몰입감을 얻을 수 있다. 또한, 용도에 응하여, 해상도, 사이즈가 다른 복수의 표시 장치(5041)가 마련되어도 좋다.
광원 장치(5043)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되어, 시술부를 촬영할 때의 조사광을 내시경(5001)에 공급한다.
암 제어 장치(5045)는, 예를 들면 CPU 등의 프로세서에 의해 구성되고, 소정의 프로그램에 따라 동작함에 의해, 소정의 제어 방식에 따라 지지 암 장치(5027)의 암부(5031)의 구동을 제어한다.
입력 장치(5047)는, 내시경 수술 시스템(5000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(5047)를 통하여, 내시경 수술 시스템(5000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 입력 장치(5047)를 통하여, 환자의 신체 정보나, 수술의 수술방식에 관한 정보 등, 수술에 관한 각종의 정보를 입력한다. 또한, 예를 들면, 유저는, 입력 장치(5047)를 통하여, 암부(5031)를 구동시키는 취지의 지시나, 내시경(5001)에 의한 촬상 조건(조사광의 종류, 배율 및 초점거리 등)을 변경하는 취지의 지시, 에너지 처치구(5021)를 구동시키는 취지의 지시 등을 입력한다.
입력 장치(5047)의 종류는 한정되지 않고, 입력 장치(5047)는 각종의 공지의 입력 장치라도 좋다. 입력 장치(5047)로서는, 예를 들면, 마우스, 키보드, 터치 패널, 스위치, 풋 스위치(5057) 및/또는 레버 등이 적용될 수 있는다. 입력 장치(5047)로서 터치 패널이 사용된 경우에는, 당해 터치 패널은 표시 장치(5041)의 표시면상에 마련되어도 좋다.
또는, 입력 장치(5047)는, 예를 들면 안경형의 웨어러블 디바이스나 HMD(Head Mounted Display) 등의, 유저에 의해 장착되는 디바이스이고, 이들의 디바이스에 의해 검출되는 유저의 제스처나 시선에 응하여 각종의 입력이 행하여진다. 또한, 입력 장치(5047)는, 유저의 움직임을 검출 가능한 카메라를 포함하고, 당해 카메라에 의해 촬상된 영상으로부터 검출된 유저의 제스처나 시선에 응하여 각종의 입력이 행하여진다. 또한, 입력 장치(5047)는, 유저의 소리를 수음(收音) 가능한 마이크로폰을 포함하고, 당해 마이크로폰을 통하여 음성에 의해 각종의 입력이 행하여진다. 이와 같이, 입력 장치(5047)가 비접촉으로 각종의 정보를 입력 가능하게 구성됨에 의해, 특히 청결역(淸潔域, clean area)에 속하는 유저(예를 들면 시술자(5067))가, 불결역(unclean area)에 속한 기기를 비접촉으로 조작하는 것이 가능해진다. 또한, 유저는, 소지하고 있는 시술구로부터 손을 떼는 일 없이 기기를 조작하는 것이 가능해지기 때문에, 유저의 편리성이 향상한다.
처치구 제어 장치(5049)는, 조직의 소작(燒灼, cautery), 절개(incision) 또는 혈관의 봉지(sealing) 등을 위한 에너지 처치구(5021)의 구동을 제어한다. 기복 장치(5051)는, 내시경(5001)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(5071)의 체강을 팽창시키기 위해, 기복 튜브(5019)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(5053)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(5055)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
이하, 내시경 수술 시스템(5000)에서의 특히 특징적인 구성에 관해, 더욱 상세히 설명한다.
(지지 암 장치)
지지 암 장치(5027)는, 기대인 베이스부(5029)와, 베이스부(5029)로부터 연신하는 암부(5031)를 구비한다. 도시하는 예에서는, 암부(5031)는, 복수의 관절부(5033a, 5033b, 5033c)와, 관절부(5033b)에 의해 연결되는 복수의 링크(5035a, 5035b)로 구성되어 있는데, 도 40에서는, 간단함을 위해, 암부(5031)의 구성을 간략화하여 도시하고 있다. 실제로는, 암부(5031)가 소망하는 자유도를 갖도록, 관절부(5033a∼5033c) 및 링크(5035a, 5035b)의 형상, 수 및 배치, 및 관절부(5033a∼5033c)의 회전축의 방향 등이 적절히 설정될 수 있는다. 예를 들면, 암부(5031)는, 알맞게, 6자유도 이상의 자유도를 갖도록 구성될 수 있는다. 이에 의해, 암부(5031)의 가동 범위 내에서 내시경(5001)을 자유롭게 이동시키는 것이 가능해지기 때문에, 소망하는 방향부터 내시경(5001)의 경통(5003)을 환자(5071)의 체강 내에 삽입하는 것이 가능해진다.
관절부(5033a∼5033c)에는 액추에이터가 마련되어 있고, 관절부(5033a∼5033c)는 당해 액추에이터의 구동에 의해 소정의 회전축 주위로 회전 가능하게 구성되어 있다. 당해 액추에이터의 구동이 암 제어 장치(5045)에 의해 제어됨에 의해, 각 관절부(5033a∼5033c)의 회전 각도가 제어되고, 암부(5031)의 구동이 제어된다. 이에 의해, 내시경(5001)의 위치 및 자세의 제어가 실현될 수 있다. 이때, 암 제어 장치(5045)는, 힘(力) 제어 또는 위치 제어 등, 각종의 공지의 제어 방식에 의해 암부(5031)의 구동을 제어할 수 있다.
예를 들면, 시술자(5067)가, 입력 장치(5047)(풋 스위치(5057)를 포함한다)를 통하여 적절히 조작 입력을 행함에 의해, 당해 조작 입력에 응하여 암 제어 장치(5045)에 의해 암부(5031)의 구동이 적절히 제어되고, 내시경(5001)의 위치 및 자세가 제어되어도 좋다. 당해 제어에 의해, 암부(5031)의 선단의 내시경(5001)을 임의의 위치로부터 임의의 위치까지 이동시킨 후, 그 이동 후의 위치에서 고정적으로 지지할 수 있다. 또한, 암부(5031)는, 이른바 마스터-슬레이브 방식으로 조작되어도 좋다. 이 경우, 암부(5031)는, 수술실로부터 떨어진 장소에 설치된 입력 장치(5047)를 통하여 유저에 의해 원격 조작될 수 있는다.
또한, 힘 제어가 적용되는 경우에는, 암 제어 장치(5045)는, 유저로부터의 외력을 받아, 그 외력을 모방하여 스무스하게 암부(5031)가 이동하도록, 각 관절부(5033a∼5033c)의 액추에이터를 구동시키는, 이른바 파워 어시스트 제어를 행하여도 좋다. 이에 의해, 유저가 직접 암부(5031)에 접촉하면서 암부(5031)를 이동시킬 때에, 비교적 가벼운 힘으로 당해 암부(5031)를 이동시킬 수 있다. 따라서, 보다 직감적으로, 보다 간이한 조작으로 내시경(5001)을 이동시키는 것이 가능해저서, 유저의 편리성을 향상시킬 수 있다.
여기서, 일반적으로, 내시경하 수술에서는, 스코피스트(scopist)라고 불리는 의사에 의해 내시경(5001)이 지지되고 있다. 이에 대해, 지지 암 장치(5027)를 이용함에 의해, 사람손에 의하지 않고서 내시경(5001)의 위치를 보다 확실하게 고정하는 것이 가능해지기 때문에, 시술부의 화상을 안정적으로 얻을 수 있고, 수술을 원활히 행하는 것이 가능해진다.
또한, 암 제어 장치(5045)는 반드시 카트(5037)에 마련되지 않아도 좋다. 또한, 암 제어 장치(5045)는 반드시 하나의 장치가 아니라도 좋다. 예를 들면, 암 제어 장치(5045)는, 지지 암 장치(5027)의 암부(5031)의 각 관절부(5033a∼5033c)에 각각 마련되어도 좋고, 복수의 암 제어 장치(5045)가 서로 협동함에 의해, 암부(5031)의 구동 제어가 실현되어도 좋다.
(광원 장치)
광원 장치(5043)는, 내시경(5001)으로 시술부를 촬영할 때의 조사광을 공급한다. 광원 장치(5043)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성된다. 이때, RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(5043)에서의 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(5005)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(5043)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(5005)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램(underexposed blocked up shadow) 및 백바램(overexposed highlight)이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(5043)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고(高)콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가(自家) 형광 관찰), 또는 인도시아닌그린(indocyanine)(ICG) 등의 시약을 체조직에 국주(局注)함(locally injecting)과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등이 행하여질 수 있다. 광원 장치(5043)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있는다.
(카메라 헤드 및 CCU)
도 41을 참조하여, 내시경(5001)의 카메라 헤드(5005) 및 CCU(5039)의 기능에 관해보다 상세히 설명한다. 도 41은, 도 40에 도시하는 카메라 헤드(5005) 및 CCU(5039)의 기능 구성의 한 예를 도시하는 블록도이다.
도 41을 참조하면, 카메라 헤드(5005)는, 그 기능으로서, 렌즈 유닛(5007)과, 촬상부(5009)와, 구동부(5011)와, 통신부(5013)와, 카메라 헤드 제어부(5015)를 갖는다. 또한, CCU(5039)는, 그 기능으로서, 통신부(5059)와, 화상 처리부(5061)와, 제어부(5063)를 갖는다. 카메라 헤드(5005)와 CCU(5039)는, 전송 케이블(5065)에 의해 쌍방향으로 통신 가능하게 접속되어 있다.
우선, 카메라 헤드(5005)의 기능 구성에 관해 설명한다. 렌즈 유닛(5007)은, 경통(5003)과의 접속부에 마련되는 광학계이다. 경통(5003)의 선단부터 받아들여진 관찰광은, 카메라 헤드(5005)까지 도광되고, 당해 렌즈 유닛(5007)에 입사한다. 렌즈 유닛(5007)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다. 렌즈 유닛(5007)은, 촬상부(5009)의 촬상 소자의 수광면상에 관찰광을 집광하도록, 그 광학 특성이 조정되어 있다. 또한, 줌렌즈 및 포커스 렌즈는, 촬상 화상의 배율 및 초점의 조정을 위해, 그 광축상의 위치가 이동 가능하게 구성된다.
촬상부(5009)는 촬상 소자에 의해 구성되고, 렌즈 유닛(5007)의 후단에 배치된다. 렌즈 유닛(5007)을 통과한 관찰광은, 당해 촬상 소자의 수광면에 집광되고, 광전 변환에 의해, 관찰상에 대응한 화상 신호가 생성된다. 촬상부(5009)에 의해 생성된 화상 신호는, 통신부(5013)에 제공된다.
촬상부(5009)를 구성하는 촬상 소자로서는, 예를 들면 CMOS(Complementary Metal Oxide Semiconductor) 타입의 이미지 센서이고, Bayer 배열을 갖는 컬러 촬영 가능한 것이 사용된다. 또한, 당해 촬상 소자로서는, 예를 들면 4K 이상의 고해상도의 화상의 촬영에 대응 가능한 것이 사용되어도 좋다. 시술부의 화상이 고해상도로 얻어짐에 의해, 시술자(5067)는, 당해 시술부의 양상을 보다 상세히 파악할 수 있고, 수술을 보다 원활히 진행하는 것이 가능해진다.
또한, 촬상부(5009)를 구성하는 촬상 소자는, 3D 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성된다. 3D 표시가 행하여짐에 의해, 시술자(5067)는 시술부에서의 생체조직의 깊이를 보다 정확하게 파악하는 것이 가능해지다. 또한, 촬상부(5009)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(5007)도 복수 계통 마련된다.
또한, 촬상부(5009)는, 반드시 카메라 헤드(5005)에 마련되지 않아도 좋다. 예를 들면, 촬상부(5009)는, 경통(5003)의 내부에, 대물 렌즈의 직후에 마련되어도 좋다.
구동부(5011)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(5015)로부터의 제어에 의해, 렌즈 유닛(5007)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(5009)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(5013)는, CCU(5039)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(5013)는, 촬상부(5009)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(5065)을 통하여 CCU(5039)에 송신한다. 이때, 시술부의 촬상 화상을 저(低)레이턴시로 표시하기 위해, 당해 화상 신호는 광통신에 의해 송신되는 것이 바람직하다. 수술시에는, 시술자(5067)가 촬상 화상에 의해 환부의 상태를 관찰하면서 수술을 행하기 위해, 보다 안전하고 확실한 수술을 위해서는, 시술부의 동화상이 가능한 한 리얼타임으로 표시되는 것이 요구되기 때문이다. 광통신이 행하여지는 경우에는, 통신부(5013)에는, 전기 신호를 광신호로 변환하는 광전 변환 모듈이 마련된다. 화상 신호는 당해 광전 변환 모듈에 의해 광신호로 변환된 후, 전송 케이블(5065)을 통하여 CCU(5039)에 송신된다.
또한, 통신부(5013)는, CCU(5039)로부터, 카메라 헤드(5005)의 구동을 제어하기 위한 제어 신호를 수신한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상시의 노출치를 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다. 통신부(5013)는, 수신한 제어 신호를 카메라 헤드 제어부(5015)에 제공한다. 또한, CCU(5039)로부터의 제어 신호도, 광통신에 의해 전송되어도 좋다. 이 경우, 통신부(5013)에는, 광신호를 전기 신호로 변환하는 광전 변환 모듈이 마련되고, 제어 신호는 당해 광전 변환 모듈에 의해 전기 신호로 변환된 후, 카메라 헤드 제어부(5015)에 제공된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 취득된 화상 신호에 의거하여 CCU(5039)의 제어부(5063)에 의해 자동적으로 설정된다. 즉, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(5001)에 탑재된다.
카메라 헤드 제어부(5015)는, 통신부(5013)를 통하여 수신한 CCU(5039)로부터의 제어 신호에 의거하여, 카메라 헤드(5005)의 구동을 제어한다. 예를 들면, 카메라 헤드 제어부(5015)는, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보 및/또는 촬상시의 노광을 지정하는 취지의 정보에 의거하여, 촬상부(5009)의 촬상 소자의 구동을 제어한다. 또한, 예를 들면, 카메라 헤드 제어부(5015)는, 촬상 화상의 배율 및 초점을 지정하는 취지의 정보에 의거하여, 구동부(5011)를 통하여 렌즈 유닛(5007)의 줌렌즈 및 포커스 렌즈를 적절히 이동시킨다. 카메라 헤드 제어부(5015)는, 또한, 경통(5003)이나 카메라 헤드(5005)를 식별하기 위한 정보를 기억하는 기능을 구비하여도 좋다.
또한, 렌즈 유닛(5007)이나 촬상부(5009) 등의 구성을, 기밀성 및 방수성이 높은 밀폐 구조 내에 배치함으로써, 카메라 헤드(5005)에 관해, 오토클레이브 멸균 처리에 대한 내성(耐性)을 갖게 할 수 있다.
다음에, CCU(5039)의 기능 구성에 관해 설명한다. 통신부(5059)는, 카메라 헤드(5005)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(5059)는, 카메라 헤드(5005)로부터, 전송 케이블(5065)을 통하여 송신되는 화상 신호를 수신한다. 이때, 상기한 바와 같이, 당해 화상 신호는 알맞게 광통신에 의해 송신될 수 있는다. 이 경우, 광통신에 대응하여, 통신부(5059)에는, 광신호를 전기 신호로 변환하는 광전 변환 모듈이 마련된다. 통신부(5059)는, 전기 신호로 변환한 화상 신호를 화상 처리부(5061)에 제공한다.
또한, 통신부(5059)는, 카메라 헤드(5005)에 대해, 카메라 헤드(5005)의 구동을 제어하기 위한 제어 신호를 송신한다. 당해 제어 신호도 광통신에 의해 송신되어도 좋다.
화상 처리부(5061)는, 카메라 헤드(5005)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다. 당해 화상 처리로서는, 예를 들면 현상 처리, 고화질화 처리(대역 엠퍼시스 처리, 초해상 처리, NR(Noise reduction) 처리 및/또는 손떨림 보정 처리 등), 및/또는 확대 처리(전자 줌 처리) 등, 각종의 공지의 신호 처리가 포함된다. 또한, 화상 처리부(5061)는, AE, AF 및 AWB를 행하기 위한, 화상 신호에 대한 검파 처리를 행한다.
화상 처리부(5061)는, CPU나 GPU 등의 프로세서에 의해 구성되고, 당해 프로세서가 소정의 프로그램에 따라 동작함에 의해, 상술한 화상 처리나 검파 처리가 행하여질 수 있다. 또한, 화상 처리부(5061)가 복수의 GPU에 의해 구성되는 경우에는, 화상 처리부(5061)는, 화상 신호에 관한 정보를 적절히 분할하고, 이들 복수의 GPU에 의해 병렬적으로 화상 처리를 행한다.
제어부(5063)는, 내시경(5001)에 의한 시술부의 촬상, 및 그 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(5063)는, 카메라 헤드(5005)의 구동을 제어하기 위한 제어 신호를 생성한다. 이때, 촬상 조건이 유저에 의해 입력되어 있는 경우에는, 제어부(5063)는, 당해 유저에 의한 입력에 의거하여 제어 신호를 생성한다. 또는, 내시경(5001)에 AE 기능, AF 기능 및 AWB 기능이 탑재되어 있는 경우에는, 제어부(5063)는, 화상 처리부(5061)에 의한 검파 처리의 결과에 응하여, 최적의 노출치, 초점거리 및 화이트 밸런스를 적절히 산출하고, 제어 신호를 생성한다.
또한, 제어부(5063)는, 화상 처리부(5061)에 의해 화상 처리가 시행된 화상 신호에 의거하여, 시술부의 화상을 표시 장치(5041)에 표시시킨다. 이때, 제어부(5063)는, 각종의 화상 인식 기술을 이용하여 시술부 화상 내에서의 각종의 물체를 인식한다. 예를 들면, 제어부(5063)는, 시술부 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(5021) 사용시의 미스트 등을 인식할 수 있다. 제어부(5063)는, 표시 장치(5041)에 시술부의 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 당해 시술부의 화상에 중첩 표시시킨다. 수술 지원 정보가 중첩 표시되어, 시술자(5067)에게 제시됨에 의해, 보다 안전하며 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(5005) 및 CCU(5039)를 접속하는 전송 케이블(5065)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(5065)을 이용하여 유선으로 통신이 행하여지고 있지만, 카메라 헤드(5005)와 CCU(5039) 사이의 통신은 무선으로 행하여져도 좋다. 양자 사이의 통신이 무선으로 행하여지는 경우에는, 전송 케이블(5065)을 수술실 내에 부설할 필요가 없어지기 때문에, 수술실 내에서 의료 스텝의 이동이 당해 전송 케이블(5065)에 의해 방해되는 사태가 해소될 수 있는다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템(5000)의 한 예에 관해 설명하였다. 또한, 여기서는, 한 예로서 내시경 수술 시스템(5000)에 관해 설명하였지만, 본 개시에 관한 기술이 적용될 수 있는 시스템은 이러한 예로 한정되지 않는다. 예를 들면, 본 개시에 관한 기술은, 검사용 연성 내시경 시스템이나 현미경 수술 시스템에 적용되어도 좋다.
본 개시에 관한 기술은, 이상 설명한 구성 중, 카메라 헤드(5005)와 CCU(5039) 사이의 통신 시스템에 알맞게 적용될 수 있는다. 구체적으로는, 예를 들면, 본 기술에 관한 송신 장치(10)를, 카메라 헤드(5005)의 통신부(5013)에 적용하고, 수신 장치(30)를, CCU(5039)의 통신부(5059)에 적용할 수 있다. 이에 의해, 내시경 수술 시스템(5000)에서는, 예를 들면, 전송 레이트를 높일 수 있기 때문에, 높은 화질의 화상을 CCU(5039)에 공급할 수 있다. 그 결과, 내시경 수술 시스템(5000)에서는, 시술자(5067)가, 환부의 상태를 보다 정확하게 파악할 수 있다.
이상, 실시의 형태 및 변형례, 및 전자 기기에의 적용례를 들어 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러가지의 변형이 가능하다.
예를 들면, 상기한 실시의 형태 등에서는, 현재의 심볼(NS) 및 하나 전의 심볼(DS)에 의거하여, 각 전압 상태에서의 전압 레벨을 설정하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 현재의 심볼(NS), 하나 전의 심볼(DS), 및 또 하나 전의 심볼에 의거하여, 각 전압 상태에서의 전압 레벨을 설정하여도 좋다. 이 경우에는, 송신 장치는, 이른바 3탭의 FIR 필터와 같이 동작하고, 디엠퍼시스 동작을 행한다. 또한, 이것으로 한정되는 것이 아니고, 현재의 심볼(NS)을 포함하는 4개 이상의 심볼에 의거하여, 각 전압 상태에서의 전압 레벨을 설정하여도 좋다.
또한, 예를 들면, 상기 실시의 형태 등에서는, 3개의 전압 상태(SH, SM, SL)를 이용 하였지만, 이것으로 한정되는 것이 아니고, 4개 이상의 전압 상태를 이용하여도 좋다. 예를 들면, 5개의 전압 상태를 이용하는 경우에는, 예를 들면, 서브드라이버(290)에 5개의 트랜지스터를 마련함과 함께, 서브드라이버(291)에 5개의 트랜지스터를 마련하여도 좋다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또한 다른 효과가 있어도 좋다.
또한, 본 기술은 이하와 같은 구성으로 할 수 있다.
(1) 소정의 전압을 생성하는 전압 생성부와,
제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제1의 서브드라이버와, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제2의 서브드라이버를 갖는 제1의 드라이버와,
엠퍼시스를 행하도록 상기 제1의 드라이버의 동작을 제어하는 제어부를 구비한 송신 장치.
(2) 상기 제2의 서브드라이버는, 상기 제1의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제4의 스위치와, 상기 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제5의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제6의 스위치를 갖는 상기 (1)에 기재된 송신 장치.
(3) 상기 소정수의 전압 상태는, 상기 제1의 전원에서의 전압에 대응하는 제1의 전압 상태와, 상기 제2의 전원에서의 전압에 대응하는 제2의 전압 상태와, 상기 소정의 전압에 대응하고, 상기 제1의 전압 상태와 상기 제2의 전압 상태 사이의 제3의 전압 상태를 포함하는 상기 (2)에 기재된 송신 장치.
(4) 상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로부터 상기 제1의 전압 상태 이외의 전압 상태로 천이시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제5의 스위치를 온 상태로 하도록 제어하는 상기 (3)에 기재된 송신 장치.
(5) 상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로부터 상기 제3의 전압 상태 이외의 전압 상태로 천이시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제6의 스위치를 온 상태로 하도록 제어하는 상기 (3) 또는 (4)에 기재된 송신 장치.
(6) 상기 제어부는, 상기 드라이버부의 상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로 유지시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제5의 스위치를 온 상태로 하도록 제어하는 상기 (3)부터 (5)의 어느 하나에 기재된 송신 장치.
(7) 상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로 유지시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제6의 스위치를 온 상태로 하도록 제어하는 상기 (3)부터 (6)의 어느 하나에 기재된 송신 장치.
(8) 상기 제어부는,
상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제1의 스위치를 온 상태로 하도록 제어하고,
상기 제1의 출력 단자에서의 전압 상태를 상기 제2의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제2의 스위치를 온 상태로 하도록 제어하고,
상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제3의 스위치를 온 상태로 하도록 제어하는 상기 (3)부터 (7)의 어느 하나에 기재된 송신 장치.
(9) 상기 제1의 서브드라이버는,
일단이 상기 제1의 전원에 접속되고, 타단이 상기 제1의 스위치의 일단에 접속된 제1의 저항 소자와,
일단이 상기 제1의 출력 단자에 접속되고, 타단이 상기 제2의 스위치의 일단 및 상기 제3의 스위치의 일단에 접속된 제2의 저항 소자를 가지며,
상기 제1의 스위치의 타단은 상기 제1의 출력 단자에 접속되고,
상기 제2의 스위치의 타단은 상기 제2의 전원에 접속되고,
상기 제3의 스위치의 타단은 상기 전압 생성부에 접속된 상기 (1)부터 (8)의 어느 하나에 기재된 송신 장치.
(10) 제2의 출력 단자에서의 전압 상태를 상기 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제3의 서브드라이버와, 상기 제2의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제4의 서브드라이버를 갖는 제2의 드라이버와,
제3의 출력 단자에서의 전압 상태를 상기 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제5의 서브드라이버와, 상기 제3의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제6의 서브드라이버를 갖는 제3의 드라이버를 또한 구비하고,
상기 제어부는, 상기 엠퍼시스를 행하도록, 상기 제2의 드라이버 및 상기 제3의 드라이버의 동작도 제어하는 상기 (1)부터 (9)의 어느 하나에 기재된 송신 장치.
(11) 상기 제1의 출력 단자, 상기 제2의 출력 단자, 및 상기 제3의 출력 단자에서의 전압 상태는 서로 다른 상기 (10)에 기재된 송신 장치.
(12) 신호 생성부를 또한 구비하고,
상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버는, 심볼의 시퀀스를 송신하고,
상기 신호 생성부는, 심볼의 천이를 나타내는 천이 신호에 의거하여, 심볼을 나타내는 제1의 심볼 신호와, 상기 제1의 심볼 신호가 나타내는 심볼의 하나 전의 심볼을 나타내는 제2의 심볼 신호를 생성하고,
상기 제어부는, 상기 제1의 심볼 신호 및 상기 제2의 심볼 신호에 의거하여, 상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버의 동작을 제어하는 상기 (10) 또는 (11)에 기재된 송신 장치.
(13) 신호 생성부를 또한 구비하고,
상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버는, 심볼의 시퀀스를 송신하고,
상기 신호 생성부는, 심볼의 천이를 나타내는 천이 신호에 의거하여, 심볼을 나타내는 심볼 신호를 생성하고,
상기 제어부는, 상기 심볼 신호가 나타내는 심볼의 시퀀스에 의거하여, 상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버의 동작을 제어하는 상기 (10) 또는 (11)에 기재된 송신 장치.
(14) 상기 제1의 서브드라이버의 출력 임피던스는, 상기 제2의 서브드라이버의 출력 임피던스보다도 낮은 상기 (1)부터 (13)의 어느 하나에 기재된 송신 장치.
(15) 상기 제1의 서브드라이버의 출력 임피던스 및 상기 제2의 서브드라이버의 출력 임피던스는, 각각 설정 가능한 상기 (1)부터 (14)의 어느 하나에 기재된 송신 장치.
(16) 상기 엠퍼시스는, 디엠퍼시스인 상기 (1)부터 (15)의 어느 하나에 기재된 송신 장치.
(17) 상기 엠퍼시스는, 프리엠퍼시스인 상기 (1)부터 (15)의 어느 하나에 기재된 송신 장치.
(18) 3 이상의 소정수의 전압 상태를 이용하여 데이터 신호를 송신하고, 각 전압 상태에서의 전압을 설정 가능한 드라이버부와,
상기 소정수의 전압 상태 사이의 천이에 응한 엠퍼시스 전압을 설정함에 의해, 상기 드라이버부에 엠퍼시스를 행하게 하는 제어부와,
전압 생성부를 구비하고,
상기 드라이버부는,
제1의 전원으로부터 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 송신 장치.
(19) 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 제1의 서브드라이버의 동작을 제어함에 의해, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정하고,
제2의 서브드라이버의 동작을 제어함에 의해, 엠퍼시스를 행하도록, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정하는 송신 방법.
(20) 송신 장치와
수신 장치를 구비하고,
상기 송신 장치는,
소정의 전압을 생성하는 전압 생성부와,
제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제1의 서브드라이버와, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제2의 서브드라이버를 갖는 제1의 드라이버와,
엠퍼시스를 행하도록 상기 제1의 드라이버의 동작을 제어하는 제어부를 갖는 통신 시스템.
본 출원은, 일본 특허청에서 2016년 7월 26일에 출원된 일본 특허출원 번호2016-145899호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션, 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (20)

  1. 소정의 전압을 생성하는 전압 생성부와,
    제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제1의 서브드라이버와, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제2의 서브드라이버를 갖는 제1의 드라이버와,
    엠퍼시스를 행하도록 상기 제1의 드라이버의 동작을 제어하는 제어부를 구비하는 것을 특징으로 하는 송신 장치.
  2. 제1항에 있어서,
    상기 제2의 서브드라이버는, 상기 제1의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제4의 스위치와, 상기 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제5의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제6의 스위치를 갖는 것을 특징으로 하는 송신 장치.
  3. 제2항에 있어서,
    상기 소정수의 전압 상태는, 상기 제1의 전원에서의 전압에 대응하는 제1의 전압 상태와, 상기 제2의 전원에서의 전압에 대응하는 제2의 전압 상태와, 상기 소정의 전압에 대응하고, 상기 제1의 전압 상태와 상기 제2의 전압 상태 사이의 제3의 전압 상태를 포함하는 것을 특징으로 하는 송신 장치.
  4. 제3항에 있어서,
    상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로부터 상기 제1의 전압 상태 이외의 전압 상태로 천이시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제5의 스위치를 온 상태로 하도록 제어하는 것을 특징으로 하는 송신 장치.
  5. 제3항에 있어서,
    상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로부터 상기 제3의 전압 상태 이외의 전압 상태로 천이시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제6의 스위치를 온 상태로 하도록 제어하는 것을 특징으로 하는 송신 장치.
  6. 제3항에 있어서,
    상기 제어부는, 상기 제1의 드라이버의 상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로 유지시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제5의 스위치를 온 상태로 하도록 제어하는 것을 특징으로 하는 송신 장치.
  7. 제3항에 있어서,
    상기 제어부는, 상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로 유지시키는 경우에는, 상기 제4의 스위치, 상기 제5의 스위치, 및 상기 제6의 스위치 중의 상기 제6의 스위치를 온 상태로 하도록 제어하는 것을 특징으로 하는 송신 장치.
  8. 제3항에 있어서,
    상기 제어부는,
    상기 제1의 출력 단자에서의 전압 상태를 상기 제1의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제1의 스위치를 온 상태로 하도록 제어하고,
    상기 제1의 출력 단자에서의 전압 상태를 상기 제2의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제2의 스위치를 온 상태로 하도록 제어하고,
    상기 제1의 출력 단자에서의 전압 상태를 상기 제3의 전압 상태로 설정하는 경우에는, 상기 제1의 스위치, 상기 제2의 스위치, 및 상기 제3의 스위치 중의 상기 제3의 스위치를 온 상태로 하도록 제어하는 것을 특징으로 하는 송신 장치.
  9. 제1항에 있어서,
    상기 제1의 서브드라이버는,
    일단이 상기 제1의 전원에 접속되고, 타단이 상기 제1의 스위치의 일단에 접속된 제1의 저항 소자와,
    일단이 상기 제1의 출력 단자에 접속되고, 타단이 상기 제2의 스위치의 일단 및 상기 제3의 스위치의 일단에 접속된 제2의 저항 소자를 가지며,
    상기 제1의 스위치의 타단은 상기 제1의 출력 단자에 접속되고,
    상기 제2의 스위치의 타단은 상기 제2의 전원에 접속되고,
    상기 제3의 스위치의 타단은 상기 전압 생성부에 접속된 것을 특징으로 하는 송신 장치.
  10. 제1항에 있어서,
    제2의 출력 단자에서의 전압 상태를 상기 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제3의 서브드라이버와, 상기 제2의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제4의 서브드라이버를 갖는 제2의 드라이버와,
    제3의 출력 단자에서의 전압 상태를 상기 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제5의 서브드라이버와, 상기 제3의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제6의 서브드라이버를 갖는 제3의 드라이버를 또한 구비하고,
    상기 제어부는, 상기 엠퍼시스를 행하도록, 상기 제2의 드라이버 및 상기 제3의 드라이버의 동작도 제어하는 것을 특징으로 하는 송신 장치.
  11. 제10항에 있어서,
    상기 제1의 출력 단자, 상기 제2의 출력 단자, 및 상기 제3의 출력 단자에서의 전압 상태는 서로 다른 것을 특징으로 하는 송신 장치.
  12. 제10항에 있어서,
    신호 생성부를 또한 구비하고,
    상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버는, 심볼의 시퀀스를 송신하고,
    상기 신호 생성부는, 심볼의 천이를 나타내는 천이 신호에 의거하여, 심볼을 나타내는 제1의 심볼 신호와, 상기 제1의 심볼 신호가 나타내는 심볼의 하나 전의 심볼을 나타내는 제2의 심볼 신호를 생성하고,
    상기 제어부는, 상기 제1의 심볼 신호 및 상기 제2의 심볼 신호에 의거하여, 상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버의 동작을 제어하는 것을 특징으로 하는 송신 장치.
  13. 제10항에 있어서,
    신호 생성부를 또한 구비하고,
    상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버는, 심볼의 시퀀스를 송신하고,
    상기 신호 생성부는, 심볼의 천이를 나타내는 천이 신호에 의거하여, 심볼을 나타내는 심볼 신호를 생성하고,
    상기 제어부는, 상기 심볼 신호가 나타내는 심볼의 시퀀스에 의거하여, 상기 제1의 드라이버, 상기 제2의 드라이버, 및 상기 제3의 드라이버의 동작을 제어하는 것을 특징으로 하는 송신 장치.
  14. 제1항에 있어서,
    상기 제1의 서브드라이버의 출력 임피던스는, 상기 제2의 서브드라이버의 출력 임피던스보다도 낮은 것을 특징으로 하는 송신 장치.
  15. 제1항에 있어서,
    상기 제1의 서브드라이버의 출력 임피던스 및 상기 제2의 서브드라이버의 출력 임피던스는, 각각 설정 가능한 것을 특징으로 하는 송신 장치.
  16. 제1항에 있어서,
    상기 엠퍼시스는, 디엠퍼시스인 것을 특징으로 하는 송신 장치.
  17. 제1항에 있어서,
    상기 엠퍼시스는, 프리엠퍼시스인 것을 특징으로 하는 송신 장치.
  18. 3 이상의 소정수의 전압 상태를 이용하여 데이터 신호를 송신하고, 각 전압 상태에서의 전압을 설정 가능한 드라이버부와,
    상기 소정수의 전압 상태 사이의 천이에 응한 엠퍼시스 전압을 설정함에 의해, 상기 드라이버부에 엠퍼시스를 행하게 하는 제어부와,
    전압 생성부를 구비하고,
    상기 드라이버부는,
    제1의 전원으로부터 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 것을 특징으로 하는 송신 장치.
  19. 제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 갖는 제1의 서브드라이버의 동작을 제어함에 의해, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정하고,
    제2의 서브드라이버의 동작을 제어함에 의해, 엠퍼시스를 행하도록, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정하는 것을 특징으로 하는 송신 방법.
  20. 송신 장치와
    수신 장치를 구비하고,
    상기 송신 장치는,
    소정의 전압을 생성하는 전압 생성부와,
    제1의 전원으로부터 제1의 출력 단자로의 경로상에 마련된 제1의 스위치와, 제2의 전원으로부터 상기 제1의 출력 단자로의 경로상에 마련된 제2의 스위치와, 상기 전압 생성부로부터 상기 제1의 출력 단자로의 경로상에 마련된 제3의 스위치를 가지며, 상기 제1의 출력 단자에서의 전압 상태를 3 이상의 소정수의 전압 상태 중의 어느 하나로 설정 가능한 제1의 서브드라이버와, 상기 제1의 출력 단자에서의 각 전압 상태에서의 전압을 조정 가능한 제2의 서브드라이버를 갖는 제1의 드라이버와,
    엠퍼시스를 행하도록 상기 제1의 드라이버의 동작을 제어하는 제어부를 갖는 것을 특징으로 하는 통신 시스템.
KR1020197000278A 2016-07-26 2017-06-08 송신 장치, 송신 방법, 및 통신 시스템 KR102276012B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-145899 2016-07-26
JP2016145899 2016-07-26
PCT/JP2017/021337 WO2018020852A1 (ja) 2016-07-26 2017-06-08 送信装置、送信方法、および通信システム

Publications (2)

Publication Number Publication Date
KR20190034191A true KR20190034191A (ko) 2019-04-01
KR102276012B1 KR102276012B1 (ko) 2021-07-12

Family

ID=61016697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197000278A KR102276012B1 (ko) 2016-07-26 2017-06-08 송신 장치, 송신 방법, 및 통신 시스템

Country Status (7)

Country Link
US (1) US10686443B2 (ko)
EP (1) EP3493497B1 (ko)
JP (1) JP6989504B2 (ko)
KR (1) KR102276012B1 (ko)
CN (1) CN109479039B (ko)
TW (2) TWI787187B (ko)
WO (1) WO2018020852A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
DE102018100974B4 (de) * 2018-01-17 2019-09-26 Phoenix Contact Gmbh & Co. Kg Schaltungsanordnung
CN111294041B (zh) * 2020-02-18 2023-01-31 电子科技大学 一种抗辐照加固的编解码器
JP7423367B2 (ja) * 2020-03-23 2024-01-29 キオクシア株式会社 通信システム、デバイス、及び通信方法
CN111482080B (zh) * 2020-04-21 2021-04-27 盐城佳华塑料制品有限公司 一种高频热合机用废气处理装置
WO2022090093A2 (en) * 2020-10-27 2022-05-05 Siliconally Gmbh Multi-mode line driver circuit for the physical layer of a network connection, particularly of an ethernet communication, supporting different signal levels for different communication standards

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261092A (ja) 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
KR20060016039A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
JP2011142382A (ja) 2010-01-05 2011-07-21 Renesas Electronics Corp プリエンファシス機能を含む出力回路と半導体装置
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US20160204964A1 (en) * 2014-05-30 2016-07-14 Sony Corporation Transmission unit, reception unit, and communication system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266379B1 (en) * 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
JP4340759B2 (ja) * 2003-09-10 2009-10-07 独立行政法人産業技術総合研究所 デジタルデータ伝送装置
JP4937609B2 (ja) * 2006-03-15 2012-05-23 株式会社日立製作所 出力バッファ回路と差動出力バッファ回路並びに伝送方法
US20080143697A1 (en) * 2006-12-13 2008-06-19 Tomokazu Kojima Drive voltage control device
US8026740B2 (en) * 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8441149B2 (en) * 2010-06-25 2013-05-14 Intel Corporation Distributed power delivery scheme for on-die voltage scaling
WO2012026134A1 (ja) * 2010-08-27 2012-03-01 三洋電機株式会社 電源装置およびそれを用いた電力変換装置
US8446172B2 (en) * 2011-05-06 2013-05-21 Altera Corporation Apparatus and methods of reducing pre-emphasis voltage jitter
GB201115045D0 (en) * 2011-09-01 2011-10-19 Rolls Royce Plc AC electrical power regulatory system
JP2013187678A (ja) * 2012-03-07 2013-09-19 Renesas Electronics Corp 出力回路、出力回路の制御方法及び半導体装置
TWI434487B (zh) * 2012-03-13 2014-04-11 Novatek Microelectronics Corp 充電系統
WO2014113727A1 (en) * 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
TWI752898B (zh) * 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
TWI748976B (zh) * 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
JP6780296B2 (ja) * 2016-05-31 2020-11-04 ソニー株式会社 送信装置および通信システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261092A (ja) 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
KR20060016039A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP2011142382A (ja) 2010-01-05 2011-07-21 Renesas Electronics Corp プリエンファシス機能を含む出力回路と半導体装置
US20160204964A1 (en) * 2014-05-30 2016-07-14 Sony Corporation Transmission unit, reception unit, and communication system

Also Published As

Publication number Publication date
KR102276012B1 (ko) 2021-07-12
TWI818809B (zh) 2023-10-11
TW202335437A (zh) 2023-09-01
EP3493497A1 (en) 2019-06-05
EP3493497A4 (en) 2019-07-10
WO2018020852A1 (ja) 2018-02-01
TWI787187B (zh) 2022-12-21
CN109479039A (zh) 2019-03-15
US10686443B2 (en) 2020-06-16
CN109479039B (zh) 2022-01-04
EP3493497B1 (en) 2021-01-27
TW201806324A (zh) 2018-02-16
JPWO2018020852A1 (ja) 2019-05-16
JP6989504B2 (ja) 2022-01-05
US20190165786A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
KR102276012B1 (ko) 송신 장치, 송신 방법, 및 통신 시스템
US10666284B2 (en) Solid-state imaging apparatus and electronic equipment
WO2018020857A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2018003305A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN113056768B (zh) 图像处理设备、图像处理方法和程序
WO2017221715A1 (ja) 撮像素子及び電子機器
TW201921020A (zh) 透鏡鏡筒及攝像裝置
US11119633B2 (en) Information processing device and method
US11272113B2 (en) Control apparatus and control method for exposure adjustment
US20200382823A1 (en) Display control apparatus, display control method, and video output apparatus
WO2018037680A1 (ja) 撮像装置、撮像システム、及び、信号処理方法
US11156751B2 (en) Imaging optical system, camera module, and electronic device
US11482159B2 (en) Display control device, display control method, and display control program
US11470295B2 (en) Signal processing device, signal processing method, and imaging device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant