KR20190028578A - 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법 - Google Patents

웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법 Download PDF

Info

Publication number
KR20190028578A
KR20190028578A KR1020197007106A KR20197007106A KR20190028578A KR 20190028578 A KR20190028578 A KR 20190028578A KR 1020197007106 A KR1020197007106 A KR 1020197007106A KR 20197007106 A KR20197007106 A KR 20197007106A KR 20190028578 A KR20190028578 A KR 20190028578A
Authority
KR
South Korea
Prior art keywords
test substrate
component
substrate
mask
particle distribution
Prior art date
Application number
KR1020197007106A
Other languages
English (en)
Other versions
KR102212375B1 (ko
Inventor
히로유키 오기소
지안후아 초우
종휘 수
주안 카를로스 로차-알바레즈
정민 이
카르틱 심마바쥴라 나라심하
릭 길버트
상 헌 박
압둘 아지즈 카자
비나이 프라바카르
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190028578A publication Critical patent/KR20190028578A/ko
Application granted granted Critical
Publication of KR102212375B1 publication Critical patent/KR102212375B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/12—Application of an electrode to the exposed surface of the selenium or tellurium after the selenium or tellurium has been applied to the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본원에서 설명되는 구현들은 일반적으로, 기판 위의 컴포넌트를 레벨링하기 위한 방법들에 관한 것이다. 일 구현에서, 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판이 배치된다. 기판 위에 컴포넌트, 이를테면 마스크가 위치된다. 컴포넌트는 컴포넌트와 기판이 접촉하도록, 일정 포지션으로 하강된다. 이어서, 컴포넌트가 리프팅되고, 테스트 기판 상의 입자 분포가 리뷰잉된다. 입자 분포에 기초하여, 컴포넌트가 조정될 수 있다. 프로세싱 챔버 내부에서 기판 지지부 상에 새로운 테스트 기판이 배치되고, 그리고 컴포넌트와 새로운 테스트 기판이 접촉하도록, 일정 포지션으로 컴포넌트가 하강된다. 새로운 테스트 기판 상의 입자 분포가 리뷰잉된다. 프로세스는 테스트 기판 상에 균일한 입자 분포가 나타날 때까지 반복될 수 있다.

Description

웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법
[0001] 본원에서 설명되는 구현들은 일반적으로, 반도체 기판을 프로세싱하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 구현들은, 기판 위의 컴포넌트를 레벨링(leveling)하고 컴포넌트와 기판 사이의 갭을 제어하기 위한 방법들에 관한 것이다.
[0002] 집적 회로 및 평판 디스플레이 제작의 분야에서, 다양한 설계 구조들을 형성하기 위해, 하나 이상의 프로세스 챔버들 사이에서 기판 상에 다수의 증착 및 에칭 프로세스들이 순차적으로 수행된다. 증착 또는 에칭 프로세스들 동안, 컴포넌트, 이를테면 마스크 또는 샤워헤드가 기판 위에 위치될 수 있다. 통상적으로, 컴포넌트를 레벨링하기 위한, 즉, 컴포넌트와 기판이 평행한 것을 보장하기 위한 방법들은 컴포넌트와 기판 사이에 적어도 0.65 인치(650 밀(mil))의 갭이 있는 상태로 수행된다. 일부 프로세스들에서, 프로세싱 동안 컴포넌트는 기판으로부터 약 10 밀만큼 위에 위치된다. 따라서, 컴포넌트가 프로세싱 포지션으로 하강될 때, 컴포넌트는 기판에 대하여 레벨링되어 있지 않을 수 있다. 부가하여, 컴포넌트와 기판 사이의 갭이 더 작아짐에 따라, 갭을 제어하는 것은 더 어렵게 된다.
[0003] 따라서, 컴포넌트를 레벨링하고, 컴포넌트와 기판 사이의 갭을 제어하기 위한 개선된 방법이 필요하다.
[0004] 본원에서 설명되는 구현들은 일반적으로, 반도체 기판을 프로세싱하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 구현들은, 기판 위의 컴포넌트를 레벨링하고 컴포넌트와 기판 사이의 갭을 제어하기 위한 방법들에 관한 것이다. 일 구현에서, 방법은 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계를 포함하며, 테스트 기판 위에 컴포넌트가 위치된다. 방법은, 컴포넌트와 테스트 기판이 접촉하도록, 일정 포지션으로 컴포넌트를 하강시키는 단계, 테스트 기판으로부터 컴포넌트를 리프팅하는 단계, 테스트 기판 상의 입자 분포를 리뷰잉(review)하는 단계, 및 컴포넌트를 조정하는 단계를 더 포함한다.
[0005] 다른 구현에서, 방법은 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계를 포함하며, 테스트 기판 위에 마스크가 위치된다. 방법은, 마스크와 테스트 기판이 접촉하도록, 일정 포지션으로 마스크를 하강시키는 단계, 테스트 기판으로부터 마스크를 리프팅하는 단계, 테스트 기판 상의 입자 분포를 리뷰잉하는 단계, 마스크를 조정하는 단계, 프로세싱 챔버 내부에서 기판 지지부 상에 새로운 테스트 기판을 배치하는 단계, 마스크와 테스트 기판이 접촉하도록, 일정 포지션으로 마스크를 하강시키는 단계, 및 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계를 더 포함한다.
[0006] 다른 구현에서, 방법은 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계를 포함하며, 테스트 기판 위에 컴포넌트가 위치된다. 방법은, 컴포넌트와 테스트 기판이 접촉하도록, 제1 포지션으로 컴포넌트를 하강시키는 단계, 테스트 기판으로부터 컴포넌트를 리프팅하는 단계, 테스트 기판 상의 입자 분포를 리뷰잉하는 단계, 프로세싱 챔버 내부에서 기판 지지부 상에 제1 새로운 테스트 기판을 배치하는 단계, 제1 포지션보다 더 높은 제2 포지션으로 컴포넌트를 하강시키는 단계, 및 제1 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계를 더 포함한다.
[0007] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 구현들을 참조로 하여 이루어질 수 있는데, 이러한 구현들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 구현들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
[0008] 도 1은 본원에서 개시되는 일 구현에 따른 방법의 동작들을 예시한다.
[0009] 도 2a 내지 도 2e는 도 1에서 참조된 방법에 기초하여 기판에 대하여 마스크를 레벨링하는 동작들을 예시한다.
[0010] 도 3은 본원에서 개시되는 일 구현에 따른 방법의 동작들을 예시한다.
[0011] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 구현의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 구현에 유익하게 포함될 수 있다는 것이 고려된다.
[0012] 본원에서 설명되는 구현들은 일반적으로, 반도체 기판을 프로세싱하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 구현들은, 기판 위의 컴포넌트를 레벨링(leveling)하고 컴포넌트와 기판 사이의 갭을 제어하기 위한 방법들에 관한 것이다. 일 구현에서, 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판이 배치된다. 기판 위에 컴포넌트, 이를테면 마스크가 위치된다. 컴포넌트는 컴포넌트와 기판이 접촉하도록, 일정 포지션으로 하강된다. 이어서, 컴포넌트가 리프팅되고, 테스트 기판 상의 입자 분포가 리뷰잉된다. 입자 분포에 기초하여, 컴포넌트가 조정될 수 있다. 프로세싱 챔버 내부에서 기판 지지부 상에 새로운 테스트 기판이 배치되고, 그리고 컴포넌트와 새로운 테스트 기판이 접촉하도록, 일정 포지션으로 컴포넌트가 하강된다. 새로운 테스트 기판 상의 입자 분포가 리뷰잉된다. 프로세스는 테스트 기판 상에 균일한 입자 분포가 나타날 때까지 반복될 수 있다.
[0013] 도 1은 본원에서 개시되는 일 구현에 따른 방법(100)의 동작들을 예시한다. 도 2a 내지 도 2e는 기판에 대하여 마스크를 레벨링하는 동작들을 예시하기 위해 방법(100)에 대응한다. 블록(102)에서, 도 2a에 도시된 바와 같이, 프로세싱 챔버 내부에서 기판 지지부(204) 상에 테스트 기판(202)이 배치된다. 프로세싱 챔버 내부에서 테스트 기판(202) 위에 컴포넌트(206), 이를테면 마스크가 위치된다. 테스트 기판(202)은, 컴포넌트(206)와 대면하는 표면 상에 입자들이 거의 위치되지 않은 메커니컬 그레이드 기판 또는 입자 기판일 수 있다. 컴포넌트(206)는 테스트 기판(202) 쪽으로 연장된 환상 돌출부(208)를 포함할 수 있다. 컴포넌트(206)는 기판 위에 위치된 임의의 적합한 컴포넌트일 수 있고, 임의의 적합한 형상 또는 패턴을 포함할 수 있다. 일 구현에서, 컴포넌트(206)는 샤워헤드이다. 일 구현에서, 컴포넌트(206)는 기판(202)과 대면하는 표면을 포함하고, 그 표면은 실질적으로 평탄하다. 기판 지지부(204)는 임의의 적합한 기판 지지부, 이를테면 진공 척, 정전 척, 또는 가열식 페데스탈일 수 있다.
[0014] 블록(104)에서, 도 2b에 도시된 바와 같이, 컴포넌트(206)와 테스트 기판(202)이 접촉하도록, 일정 포지션으로 컴포넌트(206)가 하강된다. 일 구현에서, 접촉은 컴포넌트(206)를 하강시키고/리프팅하는 모터에 의해 감지되는 마찰 또는 저항에 의해 결정된다. 컴포넌트(206)가 테스트 기판(202)과 실질적으로 평행하지 않은 경우, 도 2b에 도시된 바와 같이, 컴포넌트(206)의 일부분(환상 돌출부(208)의 일부분)은 테스트 기판(202)과 접촉하지만, 컴포넌트(206)의 나머지 부분(환상 돌출부(208)의 나머지 부분)은 테스트 기판(202)으로부터 이격된다. 블록(106)에서, 도 2c에 도시된 바와 같이, 컴포넌트(206)가 테스트 기판(202)으로부터 리프팅된다. 테스트 기판(202)이 프로세싱 챔버로부터 제거될 수 있고, 계측 툴 내에 배치될 수 있다. 블록(108)에 나타낸 바와 같이, 테스트 기판(202)의 표면 상의 입자 분포가 리뷰잉된다. 입자 분포는 계측 툴로부터 획득될 수 있다. 컴포넌트(206)와 테스트 기판(202) 사이의 접촉 포인트에서, 입자들이 생성되어 테스트 기판(202)의 표면 상에 남게 된다. 테스트 기판(202)의 표면 상의 입자들의 분포가 컴포넌트(206)의 표면 프로파일과 일치(match)하고 실질적으로 균일한 경우, 컴포넌트(206)는 레벨링된 것이고, 즉 테스트 기판(202)과 실질적으로 평행한 것이다. 예컨대, 컴포넌트(206)는 환상 돌출부(208)를 포함하고, 테스트 기판(202)의 표면 상의 입자들은 환상 돌출부(208)의 형상과 일치하는 환상 형상을 나타낸다. 부가하여, 테스트 기판(202)의 표면 상의 입자들은 환상 형상 내에서 실질적으로 균일하다.
[0015] 반면에, 테스트 기판(202)의 표면 상의 입자들의 분포가 컴포넌트(206)의 표면 프로파일과 일치하지 않고 그리고/또는 실질적으로 균일하지 않은 경우, 컴포넌트(206)는 레벨링되지 않은 것이고, 즉 테스트 기판(202)과 실질적으로 평행하지 않은 것이다. 예컨대, 컴포넌트(206)는 환상 돌출부(208)를 포함하고, 테스트 기판(202)의 표면 상의 입자들은 환상 돌출부(208)의 형상과 일치하는 환상 형상을 나타내지 않는다. 그렇지 않으면, 입자들은 환상 형상 내에서 실질적으로 균일하게 분포되지 않는다. 이러한 경우, 컴포넌트(206)는 프로세싱 동안 생산 기판(production substrate)에 대하여 레벨링되지 않고, 그리고 기울어진 컴포넌트(206)는 생산 기판 상의 결함들의 수가 증가되게 할 수 있다.
[0016] 블록(110)에 나타낸 바와 같이, 테스트 기판(202)에 대하여 컴포넌트(206)를 레벨링하기 위해, 컴포넌트(206)는 테스트 기판(202)과 접촉하는 컴포넌트(206)의 부분이 미리 결정된 양만큼 상승되도록 조정된다. 컴포넌트(206)의 부분은 임의의 적합한 방법에 의해 상승될 수 있다. 일 구현에서, 컴포넌트(206)는 복수의 스크루들에 의해 프로세싱 챔버에 고정되고, 그리고 컴포넌트(206)의 부분이, 복수의 스크루들 중 하나 이상의 대응하는 스크루들을 회전시킴으로써, 상승될 수 있다. 미리 결정된 양은 컴포넌트(206)의 부분을 상승시키기 위해 활용되는 디바이스에 따라 좌우될 수 있다. 예컨대, 스크루의 완전한 일 회전은 컴포넌트(206)의 대응하는 부분을 1 밀만큼 상승시킬 수 있다.
[0017] 다음으로, 블록(112)에서, 도 2d에 도시된 바와 같이, 프로세싱 챔버 내부에서 기판 지지부(204) 상에 새로운 테스트 기판(210)이 배치된다. 블록(114)에서, 도 2e에 도시된 바와 같이, 컴포넌트(206)와 새로운 테스트 기판(210)이 접촉하도록, 일정 포지션으로 컴포넌트(206)가 하강된다. 이어서, 컴포넌트(206)는 새로운 테스트 기판(210)으로부터 리프팅되고, 새로운 테스트 기판(210)은 프로세싱 챔버로부터 제거될 수 있고, 계측 툴 내에 배치될 수 있다. 블록(116)에서, 새로운 테스트 기판(210)의 표면 상의 입자 분포가 리뷰잉된다. 새로운 테스트 기판(210)의 표면 상의 입자들의 분포가 컴포넌트(206)의 표면 프로파일과 일치하고 실질적으로 균일한 경우, 컴포넌트(206)는 새로운 테스트 기판(210)에 대하여 수평(level)이다. 다시 말하면, 컴포넌트(206)는 프로세싱 챔버 내부에서 프로세싱될 생산 기판에 대하여 수평이다. 새로운 테스트 기판(210)의 표면 상의 입자들의 분포가 컴포넌트(206)의 표면 프로파일과 일치하지 않고 그리고/또는 실질적으로 균일하지 않은 경우, 테스트 기판의 표면 상의 입자들의 분포가 컴포넌트(206)의 표면 프로파일과 일치하고 실질적으로 균일하게 될 때까지, 블록들(110, 112, 114, 및 116)에 나타낸 동작들이 반복될 수 있다.
[0018] 도 3은 본원에서 개시되는 일 구현에 따른 방법(300)의 동작들을 예시한다. 블록(302)에서, 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판이 배치되고, 프로세싱 챔버 내부에서 테스트 기판 위에 컴포넌트가 위치된다. 테스트 기판은 테스트 기판(202)과 동일할 수 있고, 기판 지지부는 기판 지지부(204)와 동일할 수 있으며, 컴포넌트는 도 2a에 도시된 컴포넌트(206)와 동일할 수 있다.
[0019] 블록(304)에서, 컴포넌트와 테스트 기판이 접촉하도록, 제1 포지션으로 컴포넌트가 하강된다. 일 구현에서, 접촉은 컴포넌트를 하강시키고/리프팅하는 모터에 의해 감지되는 마찰 또는 저항에 의해 결정된다. 그러나, 모터에 의해 결정된 접촉은, 테스트 기판으로부터 컴포넌트를 리프팅하여 컴포넌트와 테스트 기판 사이에 100 밀 미만의 갭을 형성할 정도로 충분히 정확하지는 않다. 블록(306)에서, 컴포넌트가 테스트 기판으로부터 리프팅된다. 테스트 기판이 프로세싱 챔버로부터 제거될 수 있고, 계측 툴 내에 배치될 수 있다. 블록(308)에 나타낸 바와 같이, 테스트 기판(202)의 표면 상의 입자 분포가 리뷰잉된다. 입자 분포는 계측 툴로부터 획득될 수 있다. 컴포넌트가 기울어진 것으로 입자 분포가 나타내는 경우, 테스트 기판에 대하여 컴포넌트를 레벨링하기 위해, 도 1에 도시된 동작들이 수행될 수 있다. 컴포넌트가 테스트 기판에 대하여 수평인 경우, 입자 분포는 컴포넌트의 표면 프로파일과 일치하는 형상을 나타내야 하고, 입자들은 형상 내에서 실질적으로 균일하게 분포된다.
[0020] 다음으로, 블록(310)에 나타낸 바와 같이, 프로세싱 챔버 내부에서 기판 지지부 상에 새로운 테스트 기판이 배치된다. 블록(312)에 나타낸 바와 같이, 컴포넌트는 제1 포지션보다 더 높은 제2 포지션으로 하강된다. 일 구현에서, 제2 포지션은 제1 포지션보다 약 1 밀만큼 더 높다. 컴포넌트와 테스트 기판 사이의 갭을 제어하는 정밀도(accuracy)는 제1 포지션과 제2 포지션 사이의 차이에 의해 결정된다. 블록(314)에서, 컴포넌트와 새로운 테스트 기판이 접촉하는지 결정하기 위해, 새로운 테스트 기판 상의 입자 분포가 리뷰잉된다. 테스트 기판이 기판의 표면 상에 입자들을 거의 나타내지 않는 경우, 컴포넌트와 새로운 테스트 기판은 접촉하지 않은 것이고, 컴포넌트와 테스트 기판 사이의 갭은 약 1 밀의 정밀도로 제어될 수 있다. 반면에, 테스트 기판이 기판의 표면 상에 상당한 양의 입자들을 나타내는 경우, 컴포넌트와 새로운 테스트 기판은 여전히 접촉하고 있는 것이다. 블록(316)에 나타낸 바와 같이, 입자 분포에 기초하여, 컴포넌트와 새로운 테스트 기판이 여전히 접촉하고 있는 경우, 컴포넌트가 테스트 기판과 접촉하지 않는 포지션이 식별될 때까지, 블록들(310, 312, 및 314)에서 설명된 동작들이 반복될 수 있다. 블록(312)에서 설명된 동작들을 반복하는 경우, 새로운 포지션은 이전의 포지션보다 더 높다. 컴포넌트와 테스트 기판 사이의 갭은 약 1 밀의 정밀도로 제어될 수 있다.
[0021] 하나 이상의 테스트 기판들을 사용함으로써, 컴포넌트를 레벨링하고 컴포넌트와 기판 사이의 갭을 제어하는 것은, 컴포넌트와 기판 사이의 갭이 100 밀 미만, 이를테면 5 밀 내지 20 밀인 프로세스들에 대해, 1 밀 이내와 같은 높은 정밀도로 수행될 수 있다.
[0022] 전술한 바가 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 구현들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계 ― 상기 테스트 기판 위에 컴포넌트가 위치됨 ―;
    상기 컴포넌트와 상기 테스트 기판이 접촉하도록, 일정 포지션(position)으로 상기 컴포넌트를 하강시키는 단계;
    상기 테스트 기판으로부터 상기 컴포넌트를 리프팅(lift)하는 단계;
    상기 테스트 기판 상의 입자 분포를 리뷰잉(review)하는 단계; 및
    상기 컴포넌트를 조정하는 단계
    를 포함하는,
    방법.
  2. 제1 항에 있어서,
    상기 컴포넌트를 조정하는 단계 후에 상기 프로세싱 챔버 내부에서 상기 기판 지지부 상에 새로운 테스트 기판을 배치하는 단계를 더 포함하는,
    방법.
  3. 제2 항에 있어서,
    마스크와 상기 새로운 테스트 기판이 접촉하도록, 일정 포지션으로 상기 컴포넌트를 하강시키는 단계를 더 포함하는,
    방법.
  4. 제3 항에 있어서,
    상기 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계를 더 포함하는,
    방법.
  5. 제1 항에 있어서,
    상기 컴포넌트는 마스크인,
    방법.
  6. 제1 항에 있어서,
    상기 컴포넌트를 조정하는 단계는 하나 이상의 스크루들을 회전시키는 단계를 포함하는,
    방법.
  7. 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계 ― 상기 테스트 기판 위에 마스크가 위치됨 ―;
    상기 마스크와 상기 테스트 기판이 접촉하도록, 일정 포지션으로 상기 마스크를 하강시키는 단계;
    상기 테스트 기판으로부터 상기 마스크를 리프팅하는 단계;
    상기 테스트 기판 상의 입자 분포를 리뷰잉하는 단계;
    상기 마스크를 조정하는 단계;
    상기 프로세싱 챔버 내부에서 상기 기판 지지부 상에 새로운 테스트 기판을 배치하는 단계;
    상기 마스크와 상기 테스트 기판이 접촉하도록, 일정 포지션으로 상기 마스크를 하강시키는 단계; 및
    상기 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계
    를 포함하는,
    방법.
  8. 제7 항에 있어서,
    상기 마스크를 조정하는 단계는 하나 이상의 스크루들을 회전시키는 단계를 포함하는,
    방법.
  9. 제7 항에 있어서,
    상기 마스크는 상기 테스트 기판 쪽으로 연장된 환상 돌출부를 포함하는,
    방법.
  10. 제7 항에 있어서,
    상기 마스크와 상기 테스트 기판이 접촉하는 것은, 상기 마스크를 하강시키고 리프팅하기 위한 모터에 의해 결정되는,
    방법.
  11. 제7 항에 있어서,
    상기 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계 후에 상기 마스크를 조정하는 단계를 더 포함하는,
    방법.
  12. 제11 항에 있어서,
    상기 프로세싱 챔버 내부에서 기판 지지부 상에 새로운 테스트 기판을 배치하는 단계, 상기 마스크와 상기 테스트 기판이 접촉하도록, 일정 포지션으로 상기 마스크를 하강시키는 단계, 상기 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계, 및 상기 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계 후에 상기 마스크를 조정하는 단계는, 상기 마스크가 테스트 기판에 대하여 수평이 될 때까지 반복되는,
    방법.
  13. 프로세싱 챔버 내부에서 기판 지지부 상에 테스트 기판을 배치하는 단계 ― 상기 테스트 기판 위에 컴포넌트가 위치됨 ―;
    상기 컴포넌트와 상기 테스트 기판이 접촉하도록, 제1 포지션으로 상기 컴포넌트를 하강시키는 단계;
    상기 테스트 기판으로부터 상기 컴포넌트를 리프팅하는 단계;
    상기 테스트 기판 상의 입자 분포를 리뷰잉하는 단계;
    상기 프로세싱 챔버 내부에서 상기 기판 지지부 상에 제1 새로운 테스트 기판을 배치하는 단계;
    상기 제1 포지션보다 더 높은 제2 포지션으로 상기 컴포넌트를 하강시키는 단계; 및
    상기 제1 새로운 테스트 기판 상의 입자 분포를 리뷰잉하는 단계
    를 포함하는,
    방법.
  14. 제13 항에 있어서,
    상기 제2 포지션은 상기 제1 포지션보다 1 밀만큼 더 높은,
    방법.
  15. 제13 항에 있어서,
    상기 프로세싱 챔버 내부에서 상기 기판 지지부 상에 제2 새로운 기판을 배치하는 단계를 더 포함하는,
    방법.
KR1020197007106A 2016-08-12 2017-07-17 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법 KR102212375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662374602P 2016-08-12 2016-08-12
US62/374,602 2016-08-12
PCT/US2017/042386 WO2018031193A1 (en) 2016-08-12 2017-07-17 Critical methodology in vacuum chambers to determine gap and leveling between wafer and hardware components

Publications (2)

Publication Number Publication Date
KR20190028578A true KR20190028578A (ko) 2019-03-18
KR102212375B1 KR102212375B1 (ko) 2021-02-03

Family

ID=61160230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007106A KR102212375B1 (ko) 2016-08-12 2017-07-17 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법

Country Status (4)

Country Link
US (1) US10599043B2 (ko)
KR (1) KR102212375B1 (ko)
TW (1) TWI687972B (ko)
WO (1) WO2018031193A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015718A (en) * 1997-08-14 2000-01-18 Cypress Semiconductor Corporation Indentification of the composition of particles in a process chamber
US20050148104A1 (en) * 2003-12-24 2005-07-07 Kota Gowri P. Process controls for improved wafer uniformity using integrated or standalone metrology
US20130302134A1 (en) * 2009-09-25 2013-11-14 Jae-Mork PARK Substrate centering device and organic material deposition system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200303033Y1 (ko) * 1997-12-31 2003-03-28 주식회사 하이닉스반도체 반도체화학기상증착장비
US7417733B2 (en) * 2006-02-08 2008-08-26 Lam Research Corporation Chamber particle detection system
US7800766B2 (en) * 2007-09-21 2010-09-21 Northrop Grumman Space & Mission Systems Corp. Method and apparatus for detecting and adjusting substrate height
KR100992229B1 (ko) * 2008-08-29 2010-11-05 삼성전기주식회사 롤투롤타입의 박막형성장치
US9458532B2 (en) * 2009-09-15 2016-10-04 Sharp Kabushiki Kaisha Vapor deposition method and vapor deposition apparatus
US8745761B2 (en) * 2009-12-07 2014-06-03 Northwestern University Force feedback leveling of tip arrays for nanolithography
JP2013533460A (ja) * 2010-04-27 2013-08-22 ナノインク インコーポレーティッド 平面物体のレベリングのための力曲線分析方法
CN102348331B (zh) * 2010-08-05 2013-10-02 宏恒胜电子科技（淮安）有限公司 电路板制作治具及电路板制作方法
KR101514503B1 (ko) * 2012-12-21 2015-04-22 삼성전기주식회사 기판 인쇄 장치
KR101390063B1 (ko) * 2013-04-03 2014-04-30 파크시스템스 주식회사 레벨링 장치 및 이를 포함하는 원자현미경
KR101326061B1 (ko) * 2013-06-26 2013-11-07 주식회사 세미다린 마스크 레벨링수단을 구비한 노광장치 및 마스크 레벨링방법
WO2017091331A1 (en) * 2015-11-23 2017-06-01 Applied Materials, Inc. On-board metrology (obm) design and implication in process tool

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015718A (en) * 1997-08-14 2000-01-18 Cypress Semiconductor Corporation Indentification of the composition of particles in a process chamber
US20050148104A1 (en) * 2003-12-24 2005-07-07 Kota Gowri P. Process controls for improved wafer uniformity using integrated or standalone metrology
US20130302134A1 (en) * 2009-09-25 2013-11-14 Jae-Mork PARK Substrate centering device and organic material deposition system

Also Published As

Publication number Publication date
WO2018031193A1 (en) 2018-02-15
KR102212375B1 (ko) 2021-02-03
US20180046088A1 (en) 2018-02-15
TWI687972B (zh) 2020-03-11
TW201818448A (zh) 2018-05-16
US10599043B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN105810609B (zh) 半导体晶片处理期间控制边缘处理的可移动边缘耦合环
CN109983569B (zh) 使用环动态对准数据的边缘环居中方法
JP6976686B2 (ja) エッジリング特性評価を実行するためのシステムおよび方法
US8426317B2 (en) Plasma processing apparatus and plasma processing method
CN109844176B (zh) 带有小间隙的销升降器组件
CN110462810B (zh) 用于基板处理系统中的基板支撑件的基板位置校准方法
JP6810695B2 (ja) 面取り部のポリマー低減のためのエッジリング
KR20160047540A (ko) 기판 지지 시스템
JP2022130533A (ja) 調整可能／交換可能なエッジ結合リングのための検出システム
KR20210125107A (ko) 기판 이송 로봇의 자동 캘리브레이션 (Calibration) 을 위한 픽스처 (Fixture)
EP4226415A1 (en) Moveable edge rings for plasma processing systems
KR102212375B1 (ko) 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법
CN114846596A (zh) 在晶片外周附近具有凹入区域以减轻边缘/中心不均匀性的半导体处理卡盘
KR102622055B1 (ko) 에지 링의 패드 부착 방법 및 장치
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
CN115989560A (zh) 多尺度物理蚀刻建模及其方法
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
KR20220154736A (ko) 기판 프로세싱 시스템들을 위한 스터드 어레이들을 갖는 본딩 층들을 포함하는 기판 지지부들
KR20070020580A (ko) 기판 지지장치
TW202339086A (zh) 在基板處理系統中用於基板支撐件的基板位置校準
TW202231131A (zh) 用於基板極端邊緣保護的環
KR100739979B1 (ko) 플라즈마 건식 식각장치의 돔 온도 조절 유닛
KR20030017211A (ko) 반도체 소자 제조용 장비에서의 웨이퍼에 대한 새도우링의 위치를 조정하는 데 이용되는 지그 웨이퍼 및 이를이용한 새도우 링 위치 조정 방법
KR20060079341A (ko) 반도체 공정챔버의 수평 조절용 보조장치 및 이를 이용한수평 조절방법
KR20010035946A (ko) 건식 식각 장비의 플라즈마 인가용 전극

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant