KR20190027978A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20190027978A
KR20190027978A KR1020170114511A KR20170114511A KR20190027978A KR 20190027978 A KR20190027978 A KR 20190027978A KR 1020170114511 A KR1020170114511 A KR 1020170114511A KR 20170114511 A KR20170114511 A KR 20170114511A KR 20190027978 A KR20190027978 A KR 20190027978A
Authority
KR
South Korea
Prior art keywords
wiring
disposed
compensation
metal pattern
bridge
Prior art date
Application number
KR1020170114511A
Other languages
English (en)
Other versions
KR102362704B1 (ko
Inventor
가지현
차승지
권태훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170114511A priority Critical patent/KR102362704B1/ko
Priority to US16/103,854 priority patent/US10680054B2/en
Priority to CN202310402530.8A priority patent/CN116322188A/zh
Priority to CN201811024723.XA priority patent/CN109473454B/zh
Publication of KR20190027978A publication Critical patent/KR20190027978A/ko
Priority to US16/895,300 priority patent/US11616111B2/en
Priority to KR1020220016867A priority patent/KR102502071B1/ko
Application granted granted Critical
Publication of KR102362704B1 publication Critical patent/KR102362704B1/ko
Priority to KR1020230020576A priority patent/KR20230033660A/ko
Priority to US18/181,893 priority patent/US20230217756A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 메인 영역 및 적어도 하나의 돌출 영역을 포함하며 복수의 화소가 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판, 상기 메인 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제1 신호 배선, 상기 돌출 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제2 신호 배선, 상기 비표시 영역에서 상기 기판 상에 배치되고 상기 제2 신호 배선과 전기적으로 연결된 보상 배선, 상기 비표시 영역에서 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되고, 상기 제2 신호 배선과 상기 보상 배선을 전기적으로 연결하는 브릿지 패턴을 포함하되, 상기 브릿지 패턴은 이중 브릿지 구조이다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 빠른 응답 속도를 가지며, 휘도 및 시야각이 크고, 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
또한, 유기 발광 표시 장치는 각각의 화소가 직접 광을 생성하는 자발광 소자이어서, 영상이 표시되는 표시 영역의 모양을 다른 종류의 표시 장치에 비하여 보다 자유롭게 설계 가능한 장점이 있다.
유기 발광 표시 장치는 일반적으로 적색, 녹색 및 청색의 세 종류의 색을 표시하는 복수의 화소들을 포함한다. 각각의 화소는 복수의 박막 트랜지스터 및 각종 메탈 배선이 배치된 구동 소자에 의하여 독립적으로 구동될 수 있다.
유기 발광 표시 장치를 제조하는 과정에서 복수의 절연막 및 복수의 메탈층을 적층한다. 여기서, 각각의 절연막을 적층하는 과정에서 의도하지 않은 고전압의 정전기가 발생할 수 있다. 상기 정전기가 유기 발광 표시 장치의 구동 소자로 유입되는 경우, 각각의 화소별로 특성이 상이할 수 있으며, 이에 표시 품질이 저하될 우려가 있다.
이에, 본 발명이 해결하고자 하는 과제는 정전기에 의한 표시 품질의 저하가 최소화된 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 메인 영역 및 적어도 하나의 돌출 영역을 포함하며 복수의 화소가 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판, 상기 메인 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제1 신호 배선, 상기 돌출 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제2 신호 배선, 상기 비표시 영역에서 상기 기판 상에 배치되고 상기 제2 신호 배선과 전기적으로 연결된 보상 배선, 상기 비표시 영역에서 상기 제1 신호 배선, 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되고, 상기 제2 신호 배선과 상기 보상 배선을 전기적으로 연결하는 브릿지 패턴을 포함하되, 상기 브릿지 패턴은 이중 브릿지 구조이다.
또한, 상기 브릿지 패턴은 제1 내지 제3 브릿지 메탈 패턴을 포함하되, 상기 제1 브릿지 메탈 패턴은 상기 제1 신호 배선, 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되며 상기 제1 신호 배선과 전기적으로 연결되고, 상기 제2 브릿지 메탈 패턴은 상기 제1 신호 배선, 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되며 상기 보상 배선과 전기적으로 연결되고, 상기 제3 브릿지 메탈 패턴은 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴 상에 배치되며 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴을 서로 전기적으로 연결할 수 있다.
또한, 상기 브릿지 패턴은 절연막을 사이에 두고 상기 보상 배선과 서로 다른 층에 배치될 수 있다.
또한, 상기 제3 브릿지 메탈 패턴은 절연막을 사이에 두고 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴과 서로 다른 층에 배치될 수 있다.
또한, 상기 보상 배선은 절연막을 사이에 두고 상기 제1 신호 배선 및 상기 제2 신호 배선과 서로 다른 층에 배치될 수 있다.
또한, 각각의 상기 화소는 유기 발광 소자를 포함하되, 상기 제3 브릿지 메탈 패턴은 상기 유기 발광 소자의 일 전극과 동일 물질로 구성될 수 있다.
또한, 각각의 상기 화소는 유기 발광 소자를 포함하되, 상기 유기 발광 소자는 사이에 평탄화층을 사이에 두고 상기 제3 브릿지 메탈 패턴과 서로 다른 층에 배치될 수 있다.
또한, 상기 비표시 영역에서 상기 보상 배선 상에 배치되고, 상기 보상 배선과 보상 커패시턴스를 형성하는 보상 메탈 패턴을 더 포함할 수 있다.
또한, 상기 비표시 영역에서 상기 기판과 상기 보상 배선 사이의 층에 배치되고, 상기 보상 배선과 커패시턴스를 형성하는 보상 반도체 패턴을 더 포함할 수 있다.
또한, 상기 화소는 유기 발광 소자를 포함하되, 상기 보상 메탈 패턴에 상기 유기 발광 소자에 제공되는 전원 전압과 동일한 전압이 제공될 수 있다.
또한, 상기 신호는 게이트 신호일 수 있다.
또한, 상기 메인 영역 및 상기 돌출 영역은 서로 접할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 메인 영역 및 적어도 하나의 돌출 영역을 포함하며 복수의 화소가 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판, 상기 메인 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제1 신호 배선, 상기 돌출 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제2 신호 배선, 상기 비표시 영역에서 상기 기판 상에 배치되고 상기 제2 신호 배선과 전기적으로 연결된 보상 배선, 상기 제1 신호 배선, 상기 제2 신호 배선 및 상기 보상 배선 상에 배치된 제1 절연막, 상기 비표시 영역에서 상기 제1 절연막 상에 배치되며 상기 제1 절연막을 관통하여 상기 제2 신호 배선과 전기적으로 연결된 제1 브릿지 메탈 패턴, 상기 비표시 영역에서 상기 제1 절연막 상에 배치되며 상기 제1 절연막을 관통하여 상기 보상 배선과 전기적으로 연결된 제2 브릿지 메탈 패턴, 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴 상에 배치된 제2 절연막, 상기 비표시 영역에서 상기 제2 절연막 상에 배치되며 상기 제2 절연막을 관통하여 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴과 전기적으로 연결된 제3 브릿지 메탈 패턴을 포함한다.
또한, 상기 보상 배선은 상기 제1 신호 배선 및 상기 제2 신호 배선과 서로 다른 층에 배치될 수 있다.
또한, 상기 비표시 영역에서 상기 보상 배선 상에 배치되고, 상기 보상 배선과 보상 커패시턴스를 형성하는 보상 메탈 패턴을 더 포함할 수 있다.
또한, 상기 비표시 영역에서 상기 기판과 상기 보상 배선 사이의 층에 배치되고, 상기 보상 배선과 커패시턴스를 형성하는 보상 반도체 패턴을 더 포함할 수 있다.
또한, 상기 화소는 유기 발광 소자를 포함하되, 상기 보상 메탈 패턴에 상기 유기 발광 소자에 제공되는 전원 전압과 동일한 전압이 제공될 수 있다.
또한, 상기 제1 내지 제3 브릿지 메탈 패턴은 이중 브릿지 구조를 가질 수 있다.
또한, 상기 신호는 게이트 신호일 수 있다.
또한, 상기 메인 영역 및 상기 돌출 영역은 서로 접할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 의하면 정전기에 의한 표시 품질의 저하가 최소화된 유기 발광 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 블록도이다.
도 2는 일 실시예에 따른 화소의 예시적인 회로도이다.
도 3은 일 실시예에 따른 유기 발광 표시 장치의 레이아웃도이다.
도 4는 도 3의 A 영역을 확대 도시한 레이아웃도이다.
도 5는 도 4의 B 영역(B)을 확대 도시한 레이아웃도이다.
도 6은 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선을 따라 절단한 단면도이다.
도 7은 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 8은 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 9는 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 10은 다른 실시예에 따른 유기 발광 표시 장치에 대하여 도 3의 A 영역에 대응되는 영역을 확대 도시한 레이아웃도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 블록도이다.
도 1을 참조하면, 유기 발광 표시 장치는 표시 영역(DA), 신호 제어부(11), 데이터 구동부(12), 스캔 구동부(13), 게이트 구동부(140) 및 전원 공급부(14)를 포함한다.
표시 영역(DA)는 화상이 표시되는 영역일 수 있다. 본 실시예에서 표시 영역(BA)은 직사각형 모양으로 도시하였으나, 이는 개략적인 회로의 연결을 나타내기 위한 도시일 뿐, 실제 표시 영역의 구체적인 모양은 후술하기로 한다. 표시 영역(DA)은 복수의 게이트 배선, 복수의 게이트 배선과 교차하는 데이터 배선 및 각각의 게이트 배선 및 데이터 배선과 연결된 복수의 화소(PX)를 포함할 수 있다. 복수의 데이터 배선은 행의 숫자가 증가하는 방향인 행 방향을 따라 연장될 수 있으며, 복수의 게이트 배선은 열의 숫자가 증가하는 방향인 열 방향을 따라 연장될 수 있다. 표시 영역(DA)에는 복수의 전원 배선이 더 배치될 수 있다. 복수의 전원 배선은 대응되는 각 화소(PX)와 연결될 수 있다.
신호 제어부(11)는 외부 기기로부터 제어 신호(CS) 및 영상 신호(R, G, B)를 수신할 수 있다. 여기서, 영상 신호(R, G, B)는 복수의 화소(PX)의 휘도 정보를 담고 있다. . 제어 신호(CS)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE) 및 클럭 신호(CLK)를 포함할 수 있다. 신호 제어부(11)는 영상 신호(R, G, B) 및 제어 신호(CS)에 따라 제1 내지 제3 구동 제어 신호(CONT1~CONT3) 및 영상 데이터(DATA)를 생성할 수 있다.
게이트 구동부(140)는 표시 영역(DA)의 복수의 게이트 배선에 연결되고, 제2 구동 제어 신호(CONT2)에 따라 복수의 게이트 신호(G1, G2, ..., Gn)를 생성할 수 있다. 게이트 구동부(140)는 복수의 게이트 배선에 게이트 온 전압의 복수의 게이트 신호(G1, G2, ..., Gn)를 순차적으로 인가할 수 있다.
데이터 구동부(12)는 표시 영역(DA)의 복수의 데이터 배선에 연결되고, 제1 구동 제어 신호(CONT1)에 따라 입력된 영상 데이터(DATA)를 샘플링 및 홀딩하고 아날로그 전압으로 변경하여 복수의 데이터 신호(D1, D2, ..., Dm)을 생성할 수 있다. 데이터 구동부(12)는 복수의 데이터 신호(D1, D2, ..., Dm)을 복수의 데이터 배선 각각에 전달할 수 있다. 표시 영역(DA)의 각 화소(PX)는 게이트 온 전압의 게이트 신호(G1, G2, ..., Gn)에 의해 턴온될 수 있으며, 데이터 신호(D1, D2, ..., Dm)을 인가받을 수 있다.
스캔 구동부(13)는 표시 영역(DA)의 복수의 게이트 배선에 연결되고, 제2 구동 제어 신호(CONT2)에 따라 복수의 스캔 신호(G1, ..., Gn)을 생성하여 이를 게이트 배선에 제공할 수 있다.
전원 공급부(14)는 제1 전원 전압(ELVSS)과 제2 전원 전압(ELVSS)을 복수의 화소(PX)에 연결된 복수의 전원 배선으로 공급할 수 있다. 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)은 각 화소(PX)의 구동 전류를 생성할 수 있다.
도시되지는 않았으나, 각각의 화소에는 별도의 배선을 통하여 게이트 신호(G1, G2, ..., Gn), 데이터 신호(D1, D2, ..., Dm), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVDD)와 다른 신호들이 제공될 수도 있다. 이들 신호는 각각의 유기 발광 표시 장치(10)의 표시 품질 향상을 위한 특정 노드의 초기화, 문턱전압 보상, 열화 센싱 및 보상을 위한 구동에 이용될 수 있다.
도 2는 일 실시예에 따른 화소의 예시적인 회로도이다.
도 2를 참조하면, 화소(PX)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 커패시터(C1) 및 유기 발광 소자(EL)를 포함한다.
제1 트랜지스터는 게이트 배선(GL)에 연결된 제어 전극, 데이터 배선(DL)에 연결된 입력 전극 및 제1 노드(N1)에 연결된 출력 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 게이트 배선(GL)에 인가되는 온 레벨의 전압값을 갖는 게이트 신호(G1, G2, ..., Gn)에 의해 턴 온 되어 데이터 배선(DL)에 인가되는 데이터 신호(D1, D2, ..., Dm)를 제1 노드(N1)에 전달할 수 있다.
제2 트랜지스터(T2)는 제1 노드(N1)와 연결된 제어 전극, 제2 노드(N2)와 연결된 입력 전극 유기 발광 소자(EL)의 애노드 전극에 연결된 출력 전극을 포함할 수 있다. 여기서, 제2 노드(N2)는 제1 전원 전압(ELVDD)을 제공받을 수 있다.
그리고, 제1 노드(N1)와 제2 노드(N2) 사이에는 제1 커패시터(C1)가 배치될 수 있다. 제1 트랜지스터(T1)로부터 제공된 데이터 신호(D1, D2, ..., Dm)는 대응되는 전압을 제1 커패시터(C1)에 충전할 수 있으며, 제1 커패시터(C1)는 제2 트랜지스터(T2)의 제어 전극의 전압을 특정 전압으로 유지할 수 있다. 제2 트랜지스터(T2)는 제1 노드(N1)에 유지되는 전압에 대응하여 제1 전원 전압(ELVDD)으로부터 유기 발광 소자(EL)에 공급되는 구동 전류를 제어할 수 있다.
유기 발광 소자(EL)는 제3 노드(N3)에 연결된 애노드 전극, 제2 전원 전압(ELVSS)에 연결된 캐소드 전극 및 유기 발광층(미도시)을 포함할 수 있다. 유기 발광층은 기본색(primary color) 중 하나의 빛을 낼 수 있다. 여기서, 기본색은 적색, 녹색 또는 청색의 삼원색일 수 있다. 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 유기 발광층(미도시)은 각 색에 해당하는 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 유기 발광층(미도시)을 흐르는 전류량에 따라 각 색에 해당하는 유기물은 발광하여 빛을 발산할 수 있다.
도 3은 일 실시예에 따른 유기 발광 표시 장치의 레이아웃도이다.
도 3을 참조하면 일 실시예에 따른 유기 발광 표시 장치는 복수의 화소(PX)가 배치되어 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA) 이외의 영역인 비표시 영역(BA)을 포함한다.
표시 영역(DA)은 전술한 바와 같이 실제로 화상을 표시하는 영역이며, 복수의 화소(PX)들이 배치되는 영역이다.
본 실시예의 경우, 표시 영역(DA)은 메인 영역(MA), 제1 돌출 영역(TA1), 제2 돌출 영역(TA2)을 포함할 수 있다. 메인 영역(MA)은 표시 영역(DA)의 대부분의 면적을 차지하는 영역으로, 직사각형에 가까운 모양을 가질 수 있다. 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)은 메인 영역(MA)에 접하도록 배치되되, 메인 영역(MA)으로부터 특정 방향으로 돌출된 모양을 갖는 화상을 표시하는 영역일 수 있다. 본 실시예에서는, 도 3의 시점에서, 메인 영역(MA)의 좌측 상단에 제1 돌출 영역(TA1)이 접하도록 배치되고, 메인 영역(MA)의 우측 상단에 제2 돌출 영역(TA2)이 접하도록 배치된 구조를 예시하였다.
표시 영역(DA)이 이와 같은 모양을 갖는 경우, 각각의 게이트 배선(GL), 데이터 배선(DL) 및 전원 배선들의 길이는, 연장 방향에 따라 메인 영역(MA)에서의 길이, 제1 돌출 영역(TA1)에서의 길이 및 제2 돌출 영역(TA2)에서의 길이가 다를 수 있다. 특히, 메인 영역(MA)과 제1 돌출 영역(TA1)이 서로 접하는 경계와 메인 영역(MA)과 제2 돌출 영역(TA2)이 서로 접하는 경계 인근에 배치된 배선들의 길이 차이가 더욱 급격할 수 있다.
이러한 경우, 각각의 배선의 저항 및 다른 배선들에 대한 커패시턴스 또한 급격히 변화할 수 있어, 메인 영역(MA)과 제1 돌출 영역(TA1)의 경계 및 메인 영역(MA)과 제2 돌출 영역(TA2)의 경계를 기준으로 얼룩이 시인되는 등, 표시 품질의 저하가 발생할 우려가 있다.
따라서, 이를 방지하기 위한 별도의 보상 배선 구조가 요구되며, 이의 구체적인 구조에 대하여는 후술하기로 한다.
비표시 영역(BA)은 사용자에게 실제로 화상을 표시하지는 않지만, 표시 영역(DA)에 화상을 표시하기 위한 기타 구성 요소들이 배치되는 영역이며, 표시 영역(DA)을 둘러싸는 모양으로 배치될 수 있다.
비표시 영역(BA)에는 전술한 신호 제어부(11), 데이터 구동부(12), 게이트 구동부(140) 및 전원 공급부(14)의 기능을 수행하는 회로 소자, 구동 칩 및 전자 부품들이 배치될 수 있다. 나아가, 메인 영역(MA)과 제1 돌출 영역(TA1)의 경계 및 메인 영역(MA)과 제2 돌출 영역(TA2)의 경계에서의 얼룩의 발생 방지를 위한 보상 배선 구조가 배치될 수 있다.
도 4는 도 3의 A 영역을 확대 도시한 레이아웃도이다.
도 4를 참조하면, 유기 발광 표시 장치(10)는 메인 영역(MA), 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)을 포함하는 표시 영역(DA)과 이를 둘러싸도록 배치된 비표시 영역(BA)을 포함한다.
표시 영역(DA)에는 제1 방향(dr1)을 따라 연장된 복수의 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)과, 제2 방향(dr2)을 따라 연장된 복수의 데이터 배선(DL1~DLm)이 배치될 수 있다.
여기서, 표시 영역(DA) 전체로 보았을 경우(즉, 도 3의 시점에서 보았을 경우), 데이터 배선(DL1~DLm)들은 급격한 길이 차이 없이 표시 영역(DA)에 배치될 수 있다. 이에, 데이터 배선(DL1~DLm)의 길이 차이에 의한 표시 품질의 저하는 크지 않을 수 있다.
반면, 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)은 제1 방향(dr1)을 따라 연장되므로 제1 돌출 영역(TA1)과 제2 돌출 영역(TA2)을 동시에 통과할 수 없다. 이에 따라, 메인 영역(MA)에 배치된 게이트 배선(GL1_MA~GLn_MA)들의 길이, 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들의 길이 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들의 길이는 서로 크게 차이날 수 있다.
특히, 메인 영역(MA)과 제1 돌출 영역(TA1)의 경계에 배치된 두 게이트 배선(GL1_MA, GLx_TA1)은 다른 배선들에 비하여 상대적으로 큰 길이 차를 가질 수 있다. 마찬가지로, 메인 영역(MA)과 제2 돌출 영역(TA2)의 경계에 배치된 두 게이트 배선(GL1_MA, GLx_TA2)은 다른 배선들에 비하여 상대적으로 큰 길이 차를 가질 수 있다.
이에, 본 실시예서는 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들과 각각 전기적으로 연결되며, 비표시 영역(BA)에 배치되는 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)들을 더 포함할 수 있다.
제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들은 각각 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)들과 연결됨으로써 배선 길이가 증가할 수 있다. 즉, 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들은 각각 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)들과 연결됨으로써 메인 영역(MA)에 배치된 게이트 배선(GL1_MA~GLn_MA)과 유사한 저항값을 가질 수 있다. 이에, 표시 품질의 저하가 최소화될 수 있다.
나아가, 비표시 영역에서 각각의 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)의 일부 구간과 중첩되도록 배치되고, 일정 영역을 커버하는 판 모양을 갖는 보상 메탈 패턴(CMP_TA1, CMP_TA2)들이 배치될 수 있다. 이들 보상 메탈 패턴(CMP_TA1, CMP_TA2)은 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들이 메인 영역(MA)에 배치된 게이트 배선(GL1_MA~GLn_MA)과 유사한 커패시턴스 값을 갖도록 제어할 수 있다.
특히, 제1 전원 전압(ELVSS)을 각각의 화소(PX)에 제공하는 전원 배선들은 제2 전원 전압(ELVSS)을 각각의 화소(PX)에 제공하는 전원 배선들보다 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)들에 단면상으로 더욱 인접하도록 배치되므로, 더욱 강한 커패시턴스를 형성할 수 있다. 또한, 제1 전원 전압(ELVSS)을 각각의 화소(PX)에 제공하는 전원 배선들은 특정 전압값이 계속적으로 제공되거나, 전압의 변화량이 상대적으로 적은 신호가 계속적으로 제공되는 바, 다른 배선들에 비하여 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)들과 보다 강한 커패시턴스를 형성할 수 있다. 이에, 보상 메탈 패턴(CMP_TA1, CMP_TA2)은 제1 전원 전압(ELVSS)을 제공하는 전원 배선들과 동일 층에 동일 물질로 형성되는 메탈을 이용하여 형성될 수 있다. 나아가, 보상 메탈 패턴(CMP_TA1, CMP_TA2)에는 제1 전원 전압(ELVSS)이 제공될 수 있다.
한편, 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1~GLx_TA1)들 및 제2 돌출 영역(TA2)에 배치된 게이트 배선(GL1_TA2~GLx_TA2)들과 이에 대응되는 각각의 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)들은 복수의 브릿지 패턴(BP1_TA1~BPx_TA1, BP1_TA2~BPx_TA2)들을 통하여 전기적으로 연결될 수 있다.
각각의 브릿지 패턴(BP1_TA1~BPx_TA1, BP1_TA2~BPx_TA2)들은 유기 발광 표시 장치(10)의 단면상에서 적어도 두 개의 메탈 배선층을 경유 물리적으로 연결됨으로써 양측에 배치된 배선들을 전기적으로 연결시킬 수 있다. 이러한 브릿지 패턴(BP1_TA1~BPx_TA1, BP1_TA2~BPx_TA2)의 구조에 의하여 유기 발광 표시 장치(10)의 제조 시에 비표시 영역에서 발생할 수 있는 의도치 않은 고전압의 정전기가 표시 영역(DA)에 배치된 화소(PX)들의 구동 회로에 부정적인 영향을 미치는 것을 차단할 수 있다. 이에, 유기 발광 표시 장치(10)의 표시 품질의 저하가 최소화될 수 있다.
한편, 본 실시예에서는 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)들의 저항 및 커패시턴스 보상을 위한 구조를 예시하였으나, 이에 제한되지 않을 수 있다. 예를 들면, 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)의 돌출 방향 또는 데이터 배선(DL1~DLm)의 연장 방향에 따라, 데이터 배선(DL1~DLm)의 저항 및 커패시턴스 보상을 위한 구조일 수도 있다. 나아가, 게이트 배선(GL1_MA~GLn_MA, GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2) 또는 데이터 배선(DL1~DLm)의 보상이 아니라, 화소(PX)의 특정 노드의 초기화, 제2 트랜지스터(T2)의 문턱전압 보상, 유기 발광 소자(EL)의 센싱 및 이를 이용한 열화 보상에 이용되는 각종 배선들의 저항 및 커패시턴스 보상을 위한 구조일 수도 있다.
또한, 본 실시예에서는 메인 영역(MA)과 두 개의 돌출 영역(TA1, TA2)을 포함하는 표시 영역(DA)의 모양을 예시하였으나, 도시된 것과 상이한 모양의 표시 영역(DA)에 대한 보상 구조일 수도 있음은 물론이다. 나아가, 표시 영역(DA)은 두 개의 돌출 영역(TA1, TA2)을 갖는 것이 아니라, 더 적거나, 혹은 더 많은 수의 돌출 영역들을 포함할 수도 있음은 물론이며, 표시 영역이 돌출 영역을 포함하지 않더라도 직사각형이 아닌 다른 모양을 갖는 경우에 대한 보상 구조일 수도 있다.
이하에서는, 보상 배선(CL1_TA1~CLx_TA1, CL1_TA2~CLx_TA2)들 및 브릿지 패턴(BP1_TA1~BPx_TA1, BP1_TA2~BPx_TA2)들의 구조에 대하여 보다 구체적으로 설명하기로 한다.
도 5는 도 4의 B 영역(B)을 확대 도시한 레이아웃도이고, 도 6은 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선을 따라 절단한 단면도이다.
도 5 및 도 6에서는 도 4의 제1 돌출 영역(TA1)에 배치된 보상 배선(CL1_TA1~CLx_TA1)의 일부 및 브릿지 패턴(BP1_TA1~BPx_TA1)의 일부에 대하여 구체적으로 도시한다.
도 5 및 도 6을 참조하면, 일 실시예에 따른 유기 발광 표시 장치는 하부 기판(110), 버퍼층(120), 제1 절연막(130), 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1), 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1), 제2 절연막(140), 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1) 및 평탄화층(PL)을 포함한다.
하부 기판(110)은 일 실시예로 절연 기판일 수 있다. 하부 기판(110)은 유리 기판, 석영 기판, 세라믹 기판 또는 플라스틱 기판을 포함할 수 있다. 하부 기판(110)은 다른 실시예로 벤딩(bending), 폴딩(folding)이나 롤링(rolling)이 가능한 플렉서블(flexible) 기판일 수 있다. 이 경우 하부 기판(110)은 폴리이미드(polyimide)를 포함하여 이루어질 수 있으나, 이에 제한되는 것은 아니다.
버퍼층(120)은 하부 기판(110) 상에 배치될 수 있다. 버퍼층(120)은 불순 원소의 침투를 방지할 수 있으며, 표면을 평탄화할 수 있다. 버퍼층(120)은 일 실시예로 질화 규소(SiNx)막, 산화 규소(SiO2)막, 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다. 버퍼층(120)은 하부 기판(110)의 종류 또는 공정 조건 등에 따라 생략될 수도 있다.
도시되지는 않았으나, 버퍼층 상에는 반도체층이 배치될 수 있다. 상기 반도체층(미도시)은 각각의 화소(PX)를 구동하는 스위칭 트랜지스터들의 구성 요소일 수 있다. 상기 반도체층(미도시)은 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 산화물 반도체 중 선택되는 하나 또는 적어도 두 개를 혼합하여 형성될 수 있다.
버퍼층(120) 및 상기 반도체층(미도시) 상에는 제1 절연막(130)이 배치된다. 제1 절연막(130)은 일 실시예로 게이트 절연막일 수 있다. 제1 절연막(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
제1 절연막(130) 상에는 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)이 배치된다. 또한, 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)과 브릿지 패턴(BP1_TA1, BP2_TA2, BP3_TA1)을 통하여 전기적으로 연결된 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)이 배치된다.
게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)은 각각의 화소(PX) 행으로부터 비표시 영역(BA)을 향하여 제1 방향(dr1)으로 연장될 수 있으며, 브릿지 패턴(BP1_TA1, BP2_TA2, BP3_TA1)의 일측단과 연결될 수 있다.
보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)은 각각의 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)이 연결되지 않은 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1)의 맞은편 일측단과 연결될 수 있다. 또한, 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)은 제1 돌출 영역(TA1)의 외측을 둘러싸는 모양으로 비표시 영역(BA)에 배치될 수 있다.
보상 배선(CL1_TA1, CL2_TA1, CL3_TA1) 및 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)은 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티탄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
보상 배선(CL1_TA1, CL2_TA1, CL3_TA1) 및 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1) 상에는 제2 절연막(140)이 배치된다. 제2 절연막(140)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
제2 절연막(140) 상에는 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1)이 배치된다. 또한, 보상 메탈 패턴(CMP_TA1)이 배치된다.
제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1)은 브릿지 패턴 (BP1_TA1, BP2_TA1, BP3_TA1)의 구성 중 일부일 수 있다. 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1)은 후술할 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 각각의 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1)을 구성할 수 있다.
제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1)은 제2 절연막(140)을 관통하는 모양의 컨택홀을 통하여 각각 대응되는 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)과 물리적 및 전기적으로 연결될 수 있다. 또한, 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1)은 제2 절연막(140)을 관통하는 모양의 컨택홀을 통하여 각각 대응되는 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)과 물리적 및 전기적으로 연결될 수 있다.
이와 같이 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)과 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)을 직접 연결하지 않고 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1)을 통하여 전기적으로 연결함으로써, 제2 절연막(140) 및 제2 절연막(140) 상의 구성 요소를 형성함에 따라 발생할 수 있는 정전기에 의한 표시 품질의 저하를 최소화할 수 있다. 보다 구체적으로, 제2 절연막(140) 및 제2 절연막(140) 상의 구성 요소를 형성함에 따라 비표시 영역(BA)에서 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)에 발생할 수 있는 정전기가 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)을 통하여 각각의 화소(PX)로 유입되는 것을 방지하여, 표시 품질의 저하를 최소화할 수 있다. 다시 말하면, 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1)은 이중 브릿지 구조일 수 있다.
보상 메탈 패턴(CMP_TA1)은 비표시 영역(BA)의 일부 영역에 면 형태로 배치될 수 있다. 보상 메탈 패턴(CMP_TA1)은 도 6의 단면 시점에서 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)과 제2 절연막(140)을 사이에 두고 대향 배치될 수 있다. 이에, 각각의 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1)과 보상 메탈 패턴(CMP_TA1)과 보상 커패시턴스(Ccp)가 형성된다. 이러한 구조에 의하여, 제1 돌출 영역(TA1)에 배치된 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)은 메인 영역(MA)에 배치된 게이트 배선(GL1_MA~GLn_MA)과 유사한 커패시터스 값을 가질 수 있다.
본 실시예의 경우, 제1 돌출 영역(TA1)은 도 5의 시점에서 상측을 향할수록, 제1 방향(dr1)으로 측정된 폭이 좁아질 수 있다. 이에, 도 5의 시점에서, 상측으로부터 첫번째 배치된 게이트 배선(GL1_TA1)이 인접 배선들과 형성하는 커패시턴스가 가장 작을 수 있다. 이에, 보상 메탈 패턴(CMP_TA1)은 첫번째 배치된 게이트 배선(GL1_TA1)과 오버랩되는 면적이 가장 클 수 있다. 따라서, 보상 메탈 패턴(CMP_TA1)은 도 4에 도시된 것과 같이, 제1 방향(dr1)을 따라 연장된 폭이 위치별로 상이할 수 있다.
여기서, 보상 메탈 패턴(CMP_TA1)에는 전술한 바와 같이 제1 전원 전압(ELVSS)가 제공될 수 있다. 다만, 보상 메탈 패턴(CMP_TA1)에 제공되는 전압은 이에 제한되지 않을 수 있다.
제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1), 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1) 및 보상 메탈 패턴(CMP_TA1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질으로 이루어진 군 중 선택된 하나 이상을 포함할 수 있다. 일 실시예로 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈륨(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈륨(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금으로 형성될 수도 있다.
제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1, BM13_TA1), 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1, BM23_TA1) 및 보상 메탈 패턴(CMP_TA1) 상에는 평탄화층(PL)이 배치된다.
평탄화층(PL)은 상부 표면은 실질적으로 평탄할 수 있다. 이에 따라, 후술하는 유기 발광 소자(EL)의 발광 효율을 높일 수 있다. 평탄화층(PL)은 일 실시예로 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(PL)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 폴리실록산(polysiloxane) 중 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
평탄화층(PL) 상에는 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)이 배치된다. 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1)의 구성 요소일 수 있다.
제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 일측으로는 평탄화층(PL)을 관통하는 컨택홀을 통하여 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1 BM13_TA1)과 물리적 및 전기적으로 연결될 수 있다. 또한, 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 다른 일측으로는 평탄화층(PL)을 관통하는 컨택홀을 통하여 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1 BM23_TA1)과 물리적 및 전기적으로 연결될 수 있다. 이에 따라, 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 각각 대응하는 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1 BM13_TA1)과 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1 BM23_TA1)을 전기적으로 연결할 수 있다.
이와 같이 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1 BM13_TA1)과 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1 BM23_TA1)을 직접 연결하지 않고 제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)을 통하여 전기적으로 연결함으로써, 평탄화층(PL) 및 평탄화층(PL) 상의 구성 요소를 형성함에 따라 발생할 수 있는 정전기에 의한 표시 품질의 저하를 최소화할 수 있다. 보다 구체적으로, 평탄화층(PL) 및 평탄화층(PL) 상의 구성 요소를 형성함에 따라 비표시 영역(BA)에서 보상 메탈 패턴(CMP_TA1)에 발생한 정전기가 보상 커패시턴스(Ccp)에 의하여 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1), 제2 브릿지 메탈 패턴(BM21_TA1, BM22_TA1 BM23_TA1) 및 제1 브릿지 메탈 패턴(BM11_TA1, BM12_TA1 BM13_TA1)을 통하여 각각의 화소(PX)로 유입되는 것을 방지하여, 표시 품질의 저하를 최소화할 수 있다.
제3 브릿지 메탈 패턴(BM31_TA1, BM32_TA1, BM33_TA1)은 예컨대, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 다만, 이에 제한되지 아니하고, 유기 발광 소자(EL)의 전극 형성 물질과 동일한 물질로 형성될 수도 있다.
본 실시예에서는 제1 돌출 영역(TA1)에 배치된 일부의 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1), 일부의 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1) 및 일부의 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1)에 대하여 예시적으로 설명하였으나, 본 실시예에서 설명한 내용은 이에 제한되지 않을 수 있다. 즉, 도 5 및 도 6에는 도시되지 않았으나 제1 돌출 영역(TA1)에 배치된 다른 게이트 배선들, 다른 보상 배선들 및 다른 브릿지 패턴들에 대하여도 동일한 설명이 적용될 수도 있다. 나아가 제2 돌출 영역(TA2)에 대하여도 동일한 내용이 적용될 수도 있음은 물론이다.
도 7은 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 7에서는 도 1 내지 도 6에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명은 생략하기로 한다.
도 7을 참조하면, 본 실시예에 따른 유기 발광 표시 장치(10)는 하부 기판(110), 버퍼층(120), 보상 반도체 패턴(CAP_TA1), 제1 절연막(130), 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1), 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1), 제2 절연막(140), 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1) 및 평탄화층(PL)을 포함한다.
즉, 본 실시예에 따른 유기 발광 표시 장치(10)는 도 1 내지 도 6에 도시된 실시예에 따른 유기 발광 표시 장치(10)와는 달리, 보상 반도체 패턴(CAP_TA1)을 더 포함한다.
보상 반도체 패턴(CAP_TA1)은 버퍼층(120) 상에 배치된다. 보상 반도체 패턴(CAP_TA1)은 보상 배선(CL1_TA1)과 커패시턴스를 형성할 수 있다. 즉, 보상 메탈 패턴(CMP_TA1)은 보상 배선(CL1_TA1)과 제1 보상 커패시턴스(Ccp1)를 형성함으로써 표시 품질의 저하를 방지할 수 있으며, 이에 더하여 보상 반도체 패턴(CAP_TA1)이 추가로 배치되어 보상 배선(CL1_TA1)과 제2 보상 커패시턴스(Ccp1)를 형성함으로써 표시 품질의 저하를 더욱 효과적으로 방지할 수 있다.
보상 반도체 패턴(CAP_TA1)은 보상 메탈 패턴(CMP_TA1)에 의하여 오버랩되도록 배치될 수 있다. 도시되지는 않았으나, 보상 반도체 패턴(CAP_TA1)은 보상 메탈 패턴(CMP_TA1)과 동일한 모양을 갖도록 형성될 수 있다. 다만, 이에 제한되지 않고, 보상 반도체 패턴(CAP_TA1)은 보상 메탈 패턴(CMP_TA1)에 의하여 오버랩되는 연속하여 배치된 패드 형태로 형성될 수도 있다. 이외에도, 보상 반도체 패턴(CAP_TA1)은 보상 배선(CL1_TA1)과 커패시턴스를 형성할 수 있는 다양한 모양으로 형성될 수 있다.
보상 반도체 패턴(CAP_TA1)은 상기 반도체층(미도시)과 동일 층에 동일 물질로 형성될 수 있다.
도 8은 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 8에서는 도 1 내지 도 6에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명은 생략하기로 한다.
도 8을 참조하면 본 실시예에 따른 유기 발광 표시 장치(10)는 하부 기판(110), 버퍼층(120), 제1 절연막(130), 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1), 제2 절연막(140), 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1), 제3 절연막(140), 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1) 및 평탄화층(PL)을 포함한다.
즉, 본 실시예에 따른 유기 발광 표시 장치(10)는 도 1 내지 도 6에 도시된 실시예에 따른 유기 발광 표시 장치(10)와는 달리, 제3 절연막(140)을 더 포함한다. 이에 따라, 각각의 배선층 일부의 위치가 조정될 수 있다. 여기서, 제3 절연막(140)은 전술한 제1 절연막(130) 및 제2 절연막(130)과 동일 물질로 형성될 수 있다.
구체적으로, 버퍼층(120)은 하부 기판(110) 상에 배치된다.
버퍼층(120) 상에는 제1 절연막(130)이 배치된다.
제1 절연막(130) 상에는 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)이 배치된다.
게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1) 상에는 제2 절연막(140)이 배치된다.
제2 절연막(140) 상에는 보상 배선(CL1_TA1)이 배치된다.
보상 배선(CL1_TA1) 상에는 제3 절연막(150)이 배치된다.
제3 절연막(150) 상에는 제1 브릿지 메탈 패턴(BM11_TA1), 제2 브릿지 메탈 패턴(BM21_TA1) 및 보상 메탈 패턴(CMP_TA1)이 배치된다. 제1 브릿지 메탈 패턴(BM11_TA1)은 제2 절연막(140) 및 제3 절연막(150)을 관통하는 컨택홀을 통하여 게이트 배선(GL1_TA1)과 물리적 및 전기적으로 연결될 수 있다. 또한, 제2 브릿지 메탈 패턴(BM21_TA1)은 제3 절연막(150)을 관통하는 컨택홀을 통하여 보상 배선(CL1_TA1)과 물리적 및 전기적으로 연결될 수 있다.
제1 브릿지 메탈 패턴(BM11_TA1), 제2 브릿지 메탈 패턴(BM21_TA1) 및 보상 메탈 패턴(CMP_TA1) 상에는 평탄화층(PL)이 배치된다.
평탄화층 상에는 제3 브릿지 메탈 패턴(BM31_TA1)이 배치된다.
즉, 본 실시예에 따른 유기 발광 표시 장치(10)는 도 1 내지 도 6에 도시된 실시예에 따른 유기 발광 표시 장치에 비하여 더 많은 배선층을 이용하여 표시 품질의 저하를 방지할 수 있다.
도 9는 다른 실시예에 따른 유기 발광 표시 장치의 도 5의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 9에서는 도 8에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명은 생략하기로 한다.
도 9를 참조하면 본 실시예에 따른 유기 발광 표시 장치(10)는 하부 기판(110), 버퍼층(120), 제1 절연막(130), 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1), 제2 절연막(140), 보상 배선(CL1_TA1, CL2_TA1, CL3_TA1), 제3 절연막(150), 제4 절연막(160), 브릿지 패턴(BP1_TA1, BP2_TA1, BP3_TA1) 및 평탄화층(PL)을 포함한다.
즉, 본 실시예에 따른 유기 발광 표시 장치(10)는 도 8에 도시된 유기 발광 표시 장치(10)와 비교하여, 제4 절연막(160)을 더 포함하는 차이점을 갖는다. 이에 따라, 유기 발광 소자(EL)의 전극을 구성하는 물질로 제3 브릿지 메탈 패턴(BM31_TA1)을 형성하였던 도 8에 도시된 실시예와는 달리, 제3 브릿지 메탈 패턴(BM31_TA1)을 제1 브릿지 메탈 패턴(BM11_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1)과 동일한 물질로 구성된 또 다른 메탈층을 이용하여 형성될 수 있다.
구체적으로, 버퍼층(120)은 하부 기판(110) 상에 배치된다. 버퍼층(120) 상에는 제1 절연막(130)이 배치된다. 제1 절연막(130) 상에는 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1)이 배치된다. 게이트 배선(GL1_TA1, GL2_TA1, GL3_TA1) 상에는 제2 절연막(140)이 배치된다. 제2 절연막(140) 상에는 보상 배선(CL1_TA1)이 배치된다. 보상 배선(CL1_TA1) 상에는 제3 절연막(150)이 배치된다.제3 절연막(150) 상에는 제1 브릿지 메탈 패턴(BM11_TA1), 제2 브릿지 메탈 패턴(BM21_TA1) 및 보상 메탈 패턴(CMP_TA1)이 배치된다.
제1 브릿지 메탈 패턴(BM11_TA1), 제2 브릿지 메탈 패턴(BM21_TA1) 및 보상 메탈 패턴(CMP_TA1) 상에는 제4 절연막(160)이 배치된다. 제4 절연막(160)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
제4 절연막(160) 상에는 제3 브릿지 메탈 패턴(BM31_TA1)이 배치된다. 제3 브릿지 메탈 패턴(BM31_TA1)은 제4 절연막(160)을 관통하는 컨택홀들을 통하여 제1 브릿지 메탈 패턴(BM11_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1)과 물리적 및 전기적으로 연결될 수 있다.
제4 절연막 상에는 평탄화층(PL)이 배치된다.
즉, 본 실시예에 따른 유기 발광 표시 장치(10)는 제3 브릿지 메탈 패턴(BM31_TA1)을 제1 브릿지 메탈 패턴(BM11_TA1) 및 제2 브릿지 메탈 패턴(BM21_TA1)과 동일한 물질로 구성된 또 다른 메탈층을 이용하여 형성할 수 있다.
도 10은 다른 실시예에 따른 유기 발광 표시 장치에 대하여 도 3의 A 영역에 대응되는 영역을 확대 도시한 레이아웃도이다.
도 10에서는 도 1 내지 도 4에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명은 생략하기로 한다.
도 10을 참조하면, 본 실시예에 따른 유기 발광 표시 장치(10)는 메인 영역(MA), 제1 돌출 영역(TA1), 제2 돌출 영역(TA2)을 포함하는 표시 영역(DA)과 이를 둘러싸도록 배치된 비표시 영역(BA)을 포함한다.
표시 영역(DA)에는 제1 방향(dr1)을 따라 연장된 복수의 게이트 배선(GL1_MA~GLn)MA, GL1_TA1~GLk_TA1, GL1_TA2~GLk_TA2, GLk+1_TA12~GLx_TA12)이 배치될 수 있다(k는 1보다 크고 x보다 작은 양의 정수일 수 있다).
여기서, 본 실시예에 따른 유기 발광 표시 장치(10)는, 도 4에 도시된 실시예에 따른 유기 발광 표시 장치(10)와는 달리, 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)에 배치됨과 동시에 비표시 영역(BA)의 일부를 통하여 연장되는 게이트 배선(GLk+1_TA12~GLx_TA12)을 포함할 수 있다.
보다 구체적으로, 도 4에 도시된 실시예에 따른 유기 발광 표시 장치(10)에서는 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)에 배치된 모든 게이트 배선(도 4의 GL1_TA1~GLx_TA1, GL1_TA2~GLx_TA2)이 서로 전기적으로 연결되지 않았으나, 본 실시예에 따른 유기 발광 표시 장치(10)에서는 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)에 배치된 일부의 게이트 배선(GLk+1_TA12~GLx_TA12)은 비표시 영역에 배치되는 구간을 통하여 전기적으로 서로 연결됨으로써, 메인 영역(MA)에 배치된 게이트 배선(GL1_MA~GLn_MA)들과의 길이 차이가 최소화되도록 유지할 수 있다.
여기서, 비표시 영역(BA)에 배치된 게이트 배선(GLk+1_TA12~GLx_TA12)들의 일부 구간은 메인 영역(MA)에 최대한 가까이 배치되도록 휘어지는 모양을 가질 수 있다. 이에, 제2 방향(dr2)을 따라 측정된 게이트 배선(GLk+1_TA12~GLx_TA12)들 사이 간격은 비표시 영역(BA)에 배치된 구간들이 제1 돌출 영역(TA1) 및 제2 돌출 영역(TA2)에 배치된 구간들보다 더 작을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 유기 발광 표시 장치
MA: 메인 영역
TA1: 제1 돌출 영역
TA2: 제2 돌출 영역
DA: 표시 영역
BA: 비표시 영역

Claims (20)

  1. 메인 영역 및 적어도 하나의 돌출 영역을 포함하며 복수의 화소가 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판;
    상기 메인 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제1 신호 배선;
    상기 돌출 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제2 신호 배선;
    상기 비표시 영역에서 상기 기판 상에 배치되고 상기 제2 신호 배선과 전기적으로 연결된 보상 배선;
    상기 비표시 영역에서 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되고, 상기 제2 신호 배선과 상기 보상 배선을 전기적으로 연결하는 브릿지 패턴을 포함하되,
    상기 브릿지 패턴은 이중 브릿지 구조인 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 브릿지 패턴은 제1 내지 제3 브릿지 메탈 패턴을 포함하되,
    상기 제1 브릿지 메탈 패턴은 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되며 상기 제2 신호 배선과 전기적으로 연결되고,
    상기 제2 브릿지 메탈 패턴은 상기 제2 신호 배선 및 상기 보상 배선 상에 배치되며 상기 보상 배선과 전기적으로 연결되고,
    상기 제3 브릿지 메탈 패턴은 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴 상에 배치되며 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴을 서로 전기적으로 연결하는 유기 발광 표시 장치.
  3. 제2 항에 있어서,
    상기 브릿지 패턴은 절연막을 사이에 두고 상기 보상 배선과 서로 다른 층에 배치된 유기 발광 표시 장치.
  4. 제3 항에 있어서,
    상기 제3 브릿지 메탈 패턴은 절연막을 사이에 두고 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴과 서로 다른 층에 배치된 유기 발광 표시 장치.
  5. 제3 항에 있어서,
    상기 보상 배선은 절연막을 사이에 두고 상기 제1 신호 배선 및 상기 제2 신호 배선과 서로 다른 층에 배치된 유기 발광 표시 장치.
  6. 제2 항에 있어서,
    각각의 상기 화소는 유기 발광 소자를 포함하되,
    상기 제3 브릿지 메탈 패턴은 상기 유기 발광 소자의 일 전극과 동일 물질로 구성된 유기 발광 표시 장치.
  7. 제2 항에 있어서,
    각각의 상기 화소는 유기 발광 소자를 포함하되,
    상기 유기 발광 소자는 사이에 평탄화층을 사이에 두고 상기 제3 브릿지 메탈 패턴과 서로 다른 층에 배치된 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 비표시 영역에서 상기 보상 배선 상에 배치되고, 상기 보상 배선과 보상 커패시턴스를 형성하는 보상 메탈 패턴을 더 포함하는 유기 발광 표시 장치.
  9. 제8 항에 있어서,
    상기 비표시 영역에서 상기 기판과 상기 보상 배선 사이의 층에 배치되고, 상기 보상 배선과 커패시턴스를 형성하는 보상 반도체 패턴을 더 포함하는 유기 발광 표시 장치.
  10. 제8 항에 있어서,
    상기 화소는 유기 발광 소자를 포함하되,
    상기 보상 메탈 패턴에 상기 유기 발광 소자에 제공되는 전원 전압과 동일한 전압이 제공되는 유기 발광 표시 장치.
  11. 제1 항에 있어서,
    상기 신호는 게이트 신호인 유기 발광 표시 장치.
  12. 제1 항에 있어서,
    상기 메인 영역 및 상기 돌출 영역은 서로 접하는 유기 발광 표시 장치.
  13. 메인 영역 및 적어도 하나의 돌출 영역을 포함하며 복수의 화소가 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판;
    상기 메인 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제1 신호 배선;
    상기 돌출 영역에서 상기 기판 상에 배치되고 복수의 상기 화소에 신호를 제공하는 제2 신호 배선;
    상기 비표시 영역에서 상기 기판 상에 배치되고 상기 제2 신호 배선과 전기적으로 연결된 보상 배선;
    상기 제1 신호 배선, 상기 제2 신호 배선 및 상기 보상 배선 상에 배치된 제1 절연막;
    상기 비표시 영역에서 상기 제1 절연막 상에 배치되며 상기 제1 절연막을 관통하여 상기 제2 신호 배선과 전기적으로 연결된 제1 브릿지 메탈 패턴;
    상기 비표시 영역에서 상기 제1 절연막 상에 배치되며 상기 제1 절연막을 관통하여 상기 보상 배선과 전기적으로 연결된 제2 브릿지 메탈 패턴;
    상기 비표시 영역에서 상기 제1 절연막 상에 배치되고, 상기 보상 배선과 보상 커패시턴스를 형성하는 보상 메탈 패턴;
    상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴 상에 배치된 제2 절연막;
    상기 비표시 영역에서 상기 제2 절연막 상에 배치되며 상기 제2 절연막을 관통하여 상기 제1 브릿지 메탈 패턴 및 상기 제2 브릿지 메탈 패턴과 전기적으로 연결된 제3 브릿지 메탈 패턴을 포함하는 유기 발광 표시 장치.
  14. 제13 항에 있어서,
    상기 보상 배선은 상기 제1 신호 배선 및 상기 제2 신호 배선과 서로 다른 층에 배치된 유기 발광 표시 장치.
  15. 제13 항에 있어서,
    상기 보상 메탈 패턴은 상기 비표시 영역에서 상기 보상 배선의 일부 구간과 중첩 배치되는 유기 발광 표시 장치.
  16. 제15 항에 있어서,
    상기 비표시 영역에서 상기 기판과 상기 보상 배선 사이의 층에 배치되고, 상기 보상 배선과 커패시턴스를 형성하는 보상 반도체 패턴을 더 포함하는 유기 발광 표시 장치.
  17. 제15 항에 있어서,
    상기 화소는 유기 발광 소자를 포함하되,
    상기 보상 메탈 패턴에 상기 유기 발광 소자에 제공되는 전원 전압과 동일한 전압이 제공되는 유기 발광 표시 장치.
  18. 제13 항에 있어서,
    상기 제1 내지 제3 브릿지 메탈 패턴은 이중 브릿지 구조를 갖는 유기 발광 표시 장치.
  19. 제13 항에 있어서,
    상기 신호는 게이트 신호인 유기 발광 표시 장치.
  20. 제13 항에 있어서,
    상기 메인 영역 및 상기 돌출 영역은 서로 접하는 유기 발광 표시 장치.
KR1020170114511A 2017-09-07 2017-09-07 유기 발광 표시 장치 KR102362704B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020170114511A KR102362704B1 (ko) 2017-09-07 2017-09-07 유기 발광 표시 장치
US16/103,854 US10680054B2 (en) 2017-09-07 2018-08-14 Organic light-emitting display device including a compensation line and a bridge pattern
CN202310402530.8A CN116322188A (zh) 2017-09-07 2018-09-04 有机发光显示装置
CN201811024723.XA CN109473454B (zh) 2017-09-07 2018-09-04 有机发光显示装置
US16/895,300 US11616111B2 (en) 2017-09-07 2020-06-08 Organic light-emitting display device including a compensation line
KR1020220016867A KR102502071B1 (ko) 2017-09-07 2022-02-09 발광 표시 장치
KR1020230020576A KR20230033660A (ko) 2017-09-07 2023-02-16 발광 표시 장치
US18/181,893 US20230217756A1 (en) 2017-09-07 2023-03-10 Organic light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170114511A KR102362704B1 (ko) 2017-09-07 2017-09-07 유기 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016867A Division KR102502071B1 (ko) 2017-09-07 2022-02-09 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190027978A true KR20190027978A (ko) 2019-03-18
KR102362704B1 KR102362704B1 (ko) 2022-02-14

Family

ID=65518785

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170114511A KR102362704B1 (ko) 2017-09-07 2017-09-07 유기 발광 표시 장치
KR1020220016867A KR102502071B1 (ko) 2017-09-07 2022-02-09 발광 표시 장치
KR1020230020576A KR20230033660A (ko) 2017-09-07 2023-02-16 발광 표시 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220016867A KR102502071B1 (ko) 2017-09-07 2022-02-09 발광 표시 장치
KR1020230020576A KR20230033660A (ko) 2017-09-07 2023-02-16 발광 표시 장치

Country Status (3)

Country Link
US (3) US10680054B2 (ko)
KR (3) KR102362704B1 (ko)
CN (2) CN109473454B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102525343B1 (ko) * 2018-04-09 2023-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109300970B (zh) * 2018-11-30 2020-09-25 上海天马微电子有限公司 显示面板和显示装置
KR20210086814A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
EP4113495A4 (en) * 2020-02-27 2023-04-19 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MAKING IT AND METHOD OF COMPENSATING THE WIRING LOAD
CN113554969B (zh) * 2021-07-16 2024-04-12 武汉天马微电子有限公司 显示面板及显示装置
WO2023197111A1 (zh) * 2022-04-11 2023-10-19 京东方科技集团股份有限公司 显示基板及显示装置
CN115064112A (zh) * 2022-07-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050795A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조방법
US20160111040A1 (en) * 2014-10-16 2016-04-21 Lg Display Co., Ltd. Panel array for display device with narrow bezel

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20121631U1 (de) * 2001-11-09 2003-06-18 Friz Biochem Gmbh Molekulares elektronisches Bauelement zum Aufbau nanoelektronischer Schaltungen, molekulare elektronische Baugruppe und elektronische Schaltung
TWI318698B (en) * 2005-10-06 2009-12-21 Au Optronics Corp Display panels
KR101249984B1 (ko) 2007-02-08 2013-04-01 삼성디스플레이 주식회사 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의제조 방법
US8008665B2 (en) * 2007-01-02 2011-08-30 Samsung Electronics Co., Ltd. Fan-out, display substrate having the same and method for manufacturing the display substrate
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102401213B1 (ko) 2015-10-21 2022-05-24 삼성디스플레이 주식회사 액정 표시 장치
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
JP6938312B2 (ja) * 2017-09-28 2021-09-22 株式会社ジャパンディスプレイ 表示装置
KR102509413B1 (ko) * 2017-12-12 2023-03-10 엘지디스플레이 주식회사 표시 장치
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050795A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조방법
US20160111040A1 (en) * 2014-10-16 2016-04-21 Lg Display Co., Ltd. Panel array for display device with narrow bezel

Also Published As

Publication number Publication date
US20190074344A1 (en) 2019-03-07
US20200303489A1 (en) 2020-09-24
US20230217756A1 (en) 2023-07-06
CN109473454A (zh) 2019-03-15
US10680054B2 (en) 2020-06-09
KR20220026546A (ko) 2022-03-04
KR20230033660A (ko) 2023-03-08
CN116322188A (zh) 2023-06-23
CN109473454B (zh) 2023-05-05
KR102502071B1 (ko) 2023-02-21
KR102362704B1 (ko) 2022-02-14
US11616111B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
KR102502071B1 (ko) 발광 표시 장치
US10886359B2 (en) Organic light emitting display device including an organic light emitting diode connected to connection electrodes
CN107664862B (zh) 显示装置及其制造方法
WO2023241490A1 (zh) 显示基板和显示装置
KR20190107255A (ko) 표시장치
KR20180025431A (ko) 유기 발광 표시 장치
KR20060096857A (ko) 표시 장치 및 그 구동 방법
WO2021253392A1 (zh) 显示基板及其制作方法、显示装置
CN111326673A (zh) 显示装置
CN115000092A (zh) 显示基板及其制备方法、显示装置
WO2024046040A1 (zh) 显示面板和显示装置
JP2021015954A (ja) 薄膜トランジスタ基板
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
US20230316999A1 (en) Method for image display in a display apparatus, display apparatus, peripheral sensing circuit, and pixel driving circuit
KR20180074164A (ko) 유기 발광 표시 장치
US20240179982A1 (en) Light emitting display apparatus
WO2023205997A1 (zh) 显示基板及其制备方法、显示装置
WO2022227478A1 (zh) 一种显示基板及其制作方法、显示装置
WO2023230912A1 (zh) 显示基板及其制备方法、显示装置
CN218513458U (zh) 显示设备
WO2024036629A1 (zh) 显示基板及其驱动方法、显示装置
WO2023230915A1 (zh) 显示基板以及显示装置
WO2023028875A1 (zh) 显示面板及显示装置
US20240138200A1 (en) Display panel and display device
WO2023142110A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant